KR20170058167A

KR20170058167A - 시간 동기화 방법 및 그 장치

Info

Publication number: KR20170058167A
Application number: KR1020150162035A
Authority: KR
Inventors: 하영목; 박은지; 김태호
Original assignee: 한국전자통신연구원
Priority date: 2015-11-18
Filing date: 2015-11-18
Publication date: 2017-05-26
Also published as: US10404393B2; US20170141865A1; KR102013617B1

Abstract

본 발명은 시간 동기화 방법 및 그 장치에 관한 것으로, 특히 IEEE 1588 시스템에서 마스터와 슬레이브 간 시간 오프셋 및 네트워크 지연을 판단하여 시간을 동기화하는 방법 및 그 장치에 관한 것이다.
이에 따른 본 발명은, 마스터 노드로부터 수신되는 타이밍 패킷을 이용하여 시간 오프셋 및 전송 지연을 관찰하는 단계, 상기 관찰된 시간 오프셋 및 전송 지연으로부터 비선형 시간 오프셋 및 전송 지연을 추정하는 단계 및 상기 최종 시간 오프셋 및 전송 지연을 기초로 상기 마스터와 동기화를 수행하는 단계를 포함하는 것을 특징으로 하는 시간 동기화 방법 및 장치에 관한 것이다.

Description

시간 동기화 방법 및 그 장치{Method and apparatus for synchronizing time}

본 발명은 시간 동기화 방법 및 그 장치에 관한 것으로, 특히 IEEE 1588 시스템에서 마스터와 슬레이브 간 시간 오프셋 및 네트워크 지연을 판단하여 시간을 동기화하는 방법 및 그 장치에 관한 것이다.

IEEE 1588 시스템에서는 노드의 클럭을 동기화시키기 위한 기술로, IEEE 1588 정밀 시간 프로토콜(Precision Time Protocol; PTP)를 사용한다. IEEE 1588 PTP는 노드 간 클럭을 동기화시키기 위하여 마스터-슬레이브 방식을 사용한다. 마스터-슬레이브 방식에서 모드 슬레이브 노드는 마스터 노드에 클럭을 동기화시킨다.

마스터-슬레이브 방식의 IEEE 1588 PTP는 그 간단한 구조와 높은 성능 때문에 다양한 네트워크 시스템에서 자주 이용된다. 그러나 실제 네트워크 시스템에서 IEEE 1588 PTP는 다양한 요인에 의하여 그 성능이 악화되는 경향을 갖는다. IEEE 1588 PTP의 성능 악화 요인으로는, 마스터 노드의 선택 알고리즘, 마스터의 동기화 실패, 멀티 스탭 패킷 전송, 장거리 패킷 전송, 왜곡, 오프셋, 타임 스탬핑의 불확실성, 비제어 클럭의 안정성 및 시간 정보 교환의 속도 등이다.

그러나 IEEE1588 PTP에서 가장 주요한 성능 악화 요인은, 네트워크 지연 추정의 부정확성 때문이다. 구체적으로, IEEE 1588 PTP에서는 마스터로부터 슬레이브로의 네트워크 지연과 슬레이브로부터 마스터로의 네트워크 지연이 동일하다고 가정하는데, 실제 네트워크 환경에서 상기 두 네트워크 지연은 지터(jitter) 등 다양한 환경 변수 때문에 동일하지 않다. 따라서, 이러한 추정은 마스터와 슬레이브 간 시간 오프셋을 추정하는데 오류를 발생시키고, 마스터와 슬레이브 간 클럭이 완전히 동기화될 수 없게 한다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 분할된 실시간 시스템으로 구성되는 분산 시스템에서 언센티드 칼만 필터(Unscented Kalman Filter; UKF) 및 통합 중첩 라플라스 근사(Integrated Nested Laplace Approximation; INLA)를 이용하여 실시간 노드 간 시간 오프셋 및 네트워크 지연을 판단하여 시간을 정확하게 동기화하는 방법 및 장치를 제공한다.

상술한 과제를 해결하기 위한 본 발명에 따른 시간 동기화 방법은, 마스터 노드로부터 수신되는 타이밍 패킷을 이용하여 시간 오프셋 및 전송 지연을 관찰하는 단계, 상기 관찰된 시간 오프셋 및 전송 지연으로부터 비선형 시간 오프셋 및 전송 지연을 추정하는 단계 및 상기 최종 시간 오프셋 및 전송 지연을 기초로 상기 마스터와 동기화를 수행하는 단계를 포함하는 것을 특징으로 한다.

또한, 상술한 과제를 해결하기 위한 본 발명에 따른 시간 동기화 장치는, 마스터 노드로부터 타이밍 패킷을 수신하는 입력부 및 상기 타이밍 패킷을 이용하여 최종 시간 오프셋 및 전송 지연을 추정하고, 상기 최종 시간 오프셋 및 전송 지연을 기초로 상기 마스터와 동기화를 수행하는 제어부를 포함하되, 상기 제어부는, 상기 타이밍 패킷을 이용하여 관찰된 시간 오프셋 및 전송 지연으로부터 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 필터부를 포함하는 것을 특징으로 한다.

본 발명에 따른 시간 동기화 방법 및 장치는, 분할 실시간 시스템으로 구성된 분산 시스템에서 IEEE 1588 PTP를 이용하여 실시간 노드 간 정확한 시간 동기화가 가능하게 한다.

도 1은 본 발명이 적용될 수 있는 분산 시스템의 구성을 나타낸 도면이다.
도 2는 본 발명에 따른 노드 간 시간 동기화 방법을 나타낸 흐름도이다.
도 3은 본 발명에 따른 시간 동기화 장치의 구조를 나타낸 블록도이다.
도 4는 본 발명에 따른 필터부의 동작을 구체적으로 나타낸 순서도이다.

본 명세서의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략될 수 있다.

본 명세서에서 어떤 구성 요소가 다른 구성 요소에 “연결되어 있다.”거나 “접속되어 있다.”라고 언급된 때에는, 해당 구성 요소가 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있는 경우뿐만 아니라, 해당 구성 요소와 다른 구성 요소의 사이에 다른 구성 요소가 존재하는 경우도 포함하는 것으로 이해되어야 할 것이다.

본 명세서에서 사용되는 "포함한다," "포함할 수 있다." 등의 표현은 개시된 해당 기능, 동작, 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작, 구성요소 등을 제한하지 않는다. 또한, 본 명세서에서, "포함하다." 또는 "가지다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 　

본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.

도 1은 본 발명이 적용될 수 있는 분산 시스템의 구성을 나타낸 도면이다.

본 발명에 따른 분산 시스템(100)은 IEEE 1588 시스템으로 분산 시스템(100)을 구성하는 복수의 노드들(110-1, 110-2, 110-3, 110-4)은 본 발명에 따른 시간(클럭) 동기화 장치를 이용하여 상호 시간 동기를 맞춘다.

분산 시스템(100)을 구성하는 복수의 노드들(110-1, 110-2, 110-3, 110-4) 중 일부는 분산 시스템(100)의 모든 노드들에게 시간 동기화를 위한 정보를 송신할 수 있는 마스터 노드(110-1)로 동작한다. 또한, 분산 시스템(100)을 구성하는 복수의 노드들(110-1, 110-2, 110-3, 110-4) 중 다른 일부는 마스터 노드(110-1)가 송신한 시간 동기화 정보를 이용하여 마스터 노드(110-1)의 시간에 동기를 맞추는 슬레이브 노드(110-2)로 동작한다.

마스터 노드(110-1)는 GPS(Global Positioning System) 또는 정확한 클럭원으로부터 시간 정보를 IEEE 1588 PTP를 위한 기본 시간으로 이용하며, 슬레이브 노드(110-2)는 마스터 노드(110-1)로부터 수신한 시간 정보를 이용하여 슬레이브 노드(110-2)의 내부 시간(local clock)을 마스터 노드(110-1)의 시간에 맞춘다.

본 발명에 따른 분산 시스템(100)에서 마스터 노드(110-1) 및 슬레이브 노드(110-2)는 도 2에 도시된 방법에 따라 시간 동기화를 수행한다.

도 2를 참조하면, 마스터 노드(110-1)는 슬레이브 노드(110-2)로 패킷(타이밍 패킷) P1을 전송한다(201). 또한, 마스터 노드(110-1)는 패킷 P1을 전송한 시간 T0를 측정하여 슬레이브 노드(110-2)로 전송한다(202).

슬레이브 노드(110-2)는 패킷 P1을 수신한 시간 T1을 측정하고, T1-T0로부터 마스터 노드(110-1)와의 시간 편차를 판단한다. 슬레이브 노드(110-2)는 판단된 시간 편차를 이용하여 마스토 노드(110-1)와의 시간 오프셋을 보정한다(203).

그러나 T1-T0은 마스터 노드(110-1)와 슬레이브 노드(110-2) 간 전송 지연을 포함하고 있기 때문에, 슬레이브 노드(110-2)는 전송 지연 측정 과정을 수행한다.

구체적으로, 슬레이브 노드(110-2)는 마스터 노드(110-1)로 패킷 P2를 전송한다(204). 또한, 슬레이브 노드(110-2)는 패킷 P2를 전송한 시간 T2를 측정하여 마스터 노드(110-1)로 전송한다(205).

패킷 P2를 마스터 노드(110-1)는, 패킷 P2를 수신한 시간 T3를 측정하여 슬레이브 노드(110-2)로 전송한다(206).

슬레이브 노드(110-2)는 T0, T1, T2 및 T3를 이용하여 마스터 노드(110-1) 및 슬레이브 노드(110-2) 간 시간 오프셋 및 전송 지연을 판단하고, 그에 따라 시간 오프셋을 재보정한다(207). 시간 오프셋 재보정 과정을 구체적으로 설명하면 다음과 같다.

마스터 노드로(110-1)부터 슬레이브 노드(110-2)로의 전송 지연을 D1, 슬레이브 노드(110-2)로부터 마스터 노드(110-1)로의 전송 지연을 D2라 하면, T1-T0 및 T3-T2는 다음의 수학식 1과 같이 나타낼 수 있다.

상기 수학식 1로부터 시간 오프셋을 다음의 수학식 2와 같이 나타낼 수 있다.

만일, 이상적인 상황에서 마스터 노드(110-1)로부터 슬레이브 노드(110-2)의 전송 지연과 슬레이브 노드(110-2)로부터 마스터 노드(110-1)로의 전송 지연이 동일하다고 가정하면, 시간 오프셋 및 전송 지연은 다음 수학식 3과 같이 간략하게 나타낼 수 있다.

일반적인 IEEE 1588 PTP에서는 마스터 노드(110-1)로부터 슬레이브 노드(110-2)의 전송 지연과 슬레이브 노드(110-2)로부터 마스터 노드(110-1)로의 전송 지연이 동일하다고 가정하고, 수학식 3에 의하여 추정된 시간 오프셋 및 전송 지연에 따라 마스터 노드(110-1) 및 슬레이브 노드(110-2) 간 시간 오프셋을 재보정한다.

그러나 실제로 마스터 노드(110-1)로부터 슬레이브 노드(110-2)의 전송 지연과 슬레이브 노드(110-2)로부터 마스터 노드(110-1)로의 전송 지연은 다양한 환경 변수 때문에 동일하지 않다. 따라서, 일반적인 IEEE 1588 PTP에서의 가정은 시간 오프셋 동기화에 오류를 발생시키며 그 성능에 제한을 만든다.

따라서, 본 발명에 따른 슬레이브 노드(110-2)는 관찰된 시간 오프셋으로부터, 언센티드 칼만 필터(Unscented Kalman Filter; UKF) 및 통합 중첩 라플라스 근사(Integrated Nested Laplace Approximation; INLA)를 이용하여 실제 네트워크 환경을 반영한 시간 오프셋 및 전송 지연을 추정하고, 추정된 시간 오프셋 및 전송 지연을 이용하여 마스터 노드(110-1) 및 슬레이브 노드(110-2) 간 시간 오프셋을 재보정한다. 여기서, 전송 지연은 관찰된 시간 오프셋에 오차를 발생시킬 수 있는 요인으로 다양한 환경 변수 등 오프셋에 영향을 줄 수 있는 숨겨진 요인을 포함할 수 있다.

이하에서는, 상술한 본 발명에 따른 시간 동기화를 수행하기 위하여 복수의 노드들(110-1, 110-2, 110-3, 110-4)에 구비되는 시간 동기화 장치에 대하여 구체적으로 설명한다.

도 3은 본 발명에 따른 시간 동기화 장치의 구조를 나타낸 블록도이다. 도 3에서의 동기화 장치(300)는 슬레이브 노드(110-2)에 포함된 장치로써 마스터 노드(110-1)와 시간 동기화를 위한 동작을 수행하는 장치일 수 있다.

도 3을 참조하면, 본 발명에 따른 시간 동기화 장치(300)는 입력부(310), 제어부(320) 및 출력부(330)를 포함하여 구성될 수 있다.

입력부(310)는 마스터 노드(110-1)가 패킷 P1을 전송한 시간 T0, 슬레이브 노드(110-2)가 패킷 P1을 수신한 시간 T1, 슬레이브 노드(110-2)가 마스터 노드(110-1)로 패킷 P2를 전송한 시간 T2, 마스터 노드(110-1)가 패킷 P2를 수신한 시간 T3에 관한 정보들을 수집한다.

제어부(320)는 입력부(310)를 통하여 수집된 시스템 정보들을 이용하여 마스터 노드(110-1) 및 슬레이브 노드(110-2) 간 시간 오프셋 및 전송 지연을 추정한다. 또한, 제어부(320)는 추정된 시간 오프셋 및 전송 지연을 기초로 슬레이브 노드(110-2)의 시간 오프셋을 보정하여 마스터 노드(110-2) 및 슬레이브 노드(110-2) 간 시간 동기화를 수행한다.

본 발명의 다양한 실시 예에서, 제어부(320)는 수집된 시간 정보들을 이용하여 시간 오프셋을 관찰하고, 관찰된 시간 오프셋으로부터 언센티드 칼만 필터(Unscented Kalman Filter; UKF) 및 통합 중첩 라플라스 근사(Integrated Nested Laplace Approximation; INLA)를 이용하여 실제 시스템 환경을 반영한 시간 오프셋 및 전송 지연을 추정한다. 이를 위하여 제어부(320)는 언센티드 칼만 필터 동작을 수행하는 필터부(321) 및 통합 중첩 라플라스 근사화를 수행하는 라플라스 연산부(322)를 포함하여 구성될 수 있다.

필터부(321)와 라플라스 연산부(322)의 구체적인 동작은 후술한다.

제어부(320)는 추정된 시간 오프셋 및 전송 지연을 기초로 슬레이브 노드(110-2)의 시간 오프셋을 보정하여 마스터 노드(110-2)와의 시간 동기화를 직접 수행하거나, 출력부(330)를 통하여 추정된 시간 오프셋 및 전송 지연을 출력함으로써 슬레이브 노드(110-2)를 구성하는 다른 구성 요소에 의해 시간 동기화가 수행되도록 할 수 있다.

출력부(330)는 제어부(320)에 의하여 추정된 시간 오프셋 및 전송 지연을 외부로 출력할 수 있다.

이하에서는, 필터부(321)와 라플라스 연산부(322)의 구체적인 동작을 설명한다.

도 4는 본 발명에 따른 필터부의 동작을 구체적으로 나타낸 순서도이다.

필터부(321)는 언센티드 칼만 필터를 이용하여 전송 지연 및 시간 오프셋을 추정한다. 언센티드 칼만 필터는 추정하고자 하는 대상의 비선형성이 짙을 경우에도 정확한 추정을 할 수 있는 필터이다. 비선형 필터링을 위하여 언센티드 칼만 필터는 대칭 샘플링, 근사 가우시안 마코프 체인 및 칼만 필터 프레임워크를 사용한다.

본 발명에서 언센티드 칼만 필터의 모든 과정은 고정된 개수의 파라미터를 직관한 상태에서 수행된다. 필터부(321)는 전송 지연 및 시간 오프셋 추정에 영향을 줄 수 있는 파라미터들을 고려하여 설계된다. 즉, 필터부는 입력되는 관찰 시간 오프셋 및 파라미터, 시간에 따른 상태 공간 천이 모델을 기반으로 실제 환경에서의 시간 오프셋인 것으로 추정된 추정 시간 오프셋을 출력한다.

시간 오프셋 추정에 영향을 줄 수 있는 파라미터들로는 다음과 같은 것들이 고려될 수 있다.

- 스케줄링(OS의 작업 스케줄링 정책): 제어부(320)에서 구동되는 운영체제(Operating System; OS)는 한정된 시스템 자원으로부터 복수의 작업을 수행할 수 있도록 하는 스케줄러를 제공한다. 일반적으로, 시스템은 작업 수보다 적은 프로세서를 구비하기 때문에, 모든 작업은 동시에 수행될 수 없다. 제어부(320)는 시간 오프셋 판단을 위해 'Tyme sync. Module'을 이용하여 레지스터에 저장된 시간 정보를 읽거나 송신/수신 요청을 생성한다. 제어부(320)는 이러한 동작을 위해 구동되거나 스케줄링 되어야 한다. 그러나 시스템에서 복수의 작업이 수행되어야 하기 때문에, 제어부(320)는 처리 순서가 될 때까지 상기한 동작을 대기시켜야 한다. 따라서, 제어부(320)는 원하는 시간에 상기한 동작을 수행할 수 없다. 결과적으로, 시간 오프셋 판단을 위한 동작이 수행되는 시간은, 동기화 장치(300)의 작업 및 시스템 자원에 의하여 영향을 받는바, 스케줄링 관련 정보가 시간 오프셋 추정을 위한 파라미터로 고려될 수 있다.

- 시간 정보 읽기 및 쓰기(인터럽트 & 시스템 콜 호출): 시간 동기화를 위하여, 제어부(320)는 값을 읽기 또는 쓰기 위한 시간 정보를 획득하는 레지스터에 접근해야 한다. 제어부(320)는 하드웨어 인터페이스를 사용하기 때문에, OS의 시스템 콜을 이용하여 레지스터 값의 읽기 및 쓰기를 수행한다. 시스템 콜은 OA 내에서 인터럽트로 인식되고 이는 OS 내에서 오버헤드를 초래한다. 시스템 콜을 제어하기 위한 시간은 확정될 수 없다. 일 예로, ISR(Interrupt Service Routine)은 높은 우선순위를 갖는 임의의 인터럽트를 우선 처리하기 위한 시스템 콜 요청을 지연시킬 수 있다. 이런 경우, 시스템 콜의 원하는 값을 획득할 수 없다. 마스터-슬레이브 간 동기화는 마이크로 초 또는 심지어 나노 초 단위의 정확도를 요구하기 때문에, 이러한 오류는 시간 오프셋 추정을 위한 파라미터로 고려되어야 한다.

- 네트워크 큐잉 지연: 패킷의 크기가 시스템에 따라 서로 다르다는 사실과 패킷 관리 정책은 네트워크를 이용한 전송 지연의 정확한 추정을 방해한다. 또한, 노드에서 메시지의 출발 시간은 마스터와 슬레이브 노드 간 동기화의 효율에 영향을 미친다. 전송 지연 없이 네트워크 연결을 통하여 메시지를 송수신하기 위해서는, 네트워크 카드에 송수신 콜 요청 메시지가 도달했을 때, 송수신 요청의 보류가 없어야 한다. 이러한 지연은 동기화에서 네트워크 전송 지연을 추정할 때 고려되어야 할 파라미터 중 하나이다.

- 패킷 전송 지연(네트워크 혼잡도): 네트워크의 순간적 변경으로 인한 복잡성은 패킷이 이동하는 시간을 추정하기 어렵게 만든다. T1과 T2 간 패킷 전송 지연을 D1이라 하고, T3 및 T4 간 전송 지연을 D2라 하면, 도 2에서는 D1과 D2가 동일하다는 가정하에 전송 지연 및 시간 오프셋을 추정한다. 그러나 D1과 D2는 실제 환경에서 네트워크 지터, 혼잡/과다 트래픽 등 다양한 환경 변수 때문에 동일하지 않다. 실제 환경에서 이러한 환경 변수는 전송 지연 추정에서 오류를 야기한다. 또한, 이러한 전송 지연 추정은 또한 프로토콜에 대한 제한 특성을 만드는 요인이 된다. D1은 D1과 D2가 같다는 가정하에서, D1과 D2의 평균값으로 추정된다. 간단한 평균값은 독립 동일 분포(independent identically destributted; i.i.d) 가우시안 가정으로부터 유도되는 최대 우도 기반 추정(maximum likelihood based estimation)으로, 샘플이 적은 경우 큰 오차를 보인다.

- 클럭 동기화 정책(clock synchronization policy): 클럭 동기화 정책 역시 IEEE 1588 PTP의 성능에 영향을 미친다. 동기화의 잦은 수행은 비동기화 분산 시스템으로부터 발생할 수 있는 리스크를 감소시키지만, 시스템에 과도한 부담을 준다. 반면, 네트워크 및 시스템에서 시간에 따라 바뀌는 변수가 너무 많기 때문에, 동기화의 너무 적은 수행은 성능을 저하시킨다. 따라서, 클럭 동기화 정책 역시 고려되어야 할 파라미터 중 하나이다.

임의의 입력 벡터 u에 대하여, k+1번째 시간(현재) 동기화에서 관찰된 시간 오프셋 z_k ₊₁과 전송 지연 x_k ₊₁이 하기의 수학식 4와 같이 표현될 때, 필터부(321)는 언센티드 칼만 필터를 이용하여 비선형성을 갖는 {

,

}을 추정한다.

이때, x_k는 이전에 추정된 전송 지연, 즉 k 번째 동기화에서 추정된 전송 지연이다. 필터부(321)는 이전에 추정된 전송 지연과 현재 관찰된 시간 오프셋을 이용하여 현재의 시간 오프셋 및 전송 지연을 추정한다.

본 발명에 따른 분산 시스템(100)에서 함수 h 및 g는 동기화 또는 통신 분배 스케줄링, 주파수 왜곡, 프로세스 속도 및 인터럽트/시스템 호출 처리로부터 유래 되는 지터 때문에 선형 함수일 뿐만 아니라 비선형 함수일 수도 있다.

도 4를 참조하면, 필터부(321)는 전송 지연 x_k로부터 n 차원 상태 랜덤 벡터 x^a _k및 공분산 P^a _k을 정의한다(401). 여기서, 상태 랜덤 벡터 x^a _k는 수학식 5에 의하여 정의되며, 공분산 P^a _k는 수학식 6과 같이 표현될 수 있다.

다음으로, 필터부(321)는 공분산 P^a _k를 이용하여 시그마 포인트 세트를 생성한다(402). 이때, 필터부(321)는 N×N 매트릭스를 이용하여, 2N+1 대칭 포인트 X_j를 다음의 수학식 7과 같이 생성할 수 있다. 여기서, N은 상태 랜덤 변수 x^a _k의 개수이다.

여기서,

,

는 행렬

의 j(j={1, 2, …, N})번째 열이다.

다음으로, 필터부(321)는 가중치 W를 계산한다(403). 가중치 W는 다음의 수학식 8에 의하여 계산될 수 있다.

여기서, l={1, 2, …, 2N},

, {α, β, κ}는 스케일 변수이다.

다음으로, 필터부(321)는 생성된 시그마 포인트 세트 및 계산된 가중치 W를 이용하여,

,

를 예측한다(404). 필터부(321)는 시그마 포인트 세트 및 가중치 W가 결합된 가중 시그마 포인트 세트를 이용하여,

,

를 다음의 수학식 9와 같이 예측한다.

여기서,

,

는

및

에 기초한 2N+1 대칭 포인트들이다.

다음으로, 필터부(321)는 예측 오류를 이용하여, 예측된

를 갱신한다(405). 필터부(321)는 예측된

과 관찰된 시간 오프셋 z_k ₊₁ 간의 차이로부터 예측 오류

를 판단하고, 수학식 10 에 의해 교차 상관 행렬(cross correlation matrix)

를 계산한다.

필터부(321)는 계산된 교차 상관 행렬을 이용하여 수학식 11 및 12를 통해 예측된

를 갱신한다.

여기서,

이다.

라플라스 연산부(322)는 필터부(321)에서 추정된 시간 오프셋을 잠재적 가우시안 모형으로 보고, 추정된 시간 오프셋 z_k ₊₁에 대한 초모수(hyperparameter)

를 도출한다. 이를 위하여 라플라스 연산부(322)는 다음의 수학식 13과 같은 통합 중첩 라플라스 근사를 이용한다.

여기서,

는

의 근사식, F는 함수 모사(functional approximation), F*는 모드 값(value of mode)이다.

수학식 4가 1차 마코프 체인(first order Markov Chain)을 표현한 것임을 고려하면, 초모수

의 사후 분포(posterior marginal)

는 다음의 수학식 14와 같이 근사화된다.

수학식 14는 다음의 수학식 15와 같은 순차적으로 근사화될 수 있다.

계산을 위하여, 수학식 15에서

는 다음의 수학식 16에 의하여 대체될 수 있다.

및

를 뉴턴 랩슨 법칙(Newton-Rhapson method)으로 계산하면, 수학식 16은 다음의 수학식 17과 같이 표현된다.

수학식 17에서, 계산상의 효율을 위해, 초기 조건은

으로 설정된다.

다양한 실시 예에서, 라플라스 연산부(322)의 동작은 필터부(321)에서 언센티드 칼만 필터를 이용하여 시간 오프셋 및 전송 지연을 추정하는 동안, 초모수를 도출하기 위해 수행될 수 있다. 그에 따라 라플라스 연산부(322)는 필터부(321) 내에 구비되거나, 필터부(321) 자체를 구성할 수 있다.

다른 실시 예에서, INLA를 이용한 초모수 도출은 언센티드 칼만 필터를 이용한 시간 오프셋 및 전송 지연 추정 이전에 미리 수행될 수 있으며, 또는 INLA를 이용한 초모수 도출은 다음 주기의 시간 오프셋 추정을 위하여 언센티드 칼만 필터를 이용한 시간 오프셋 및 전송 지연 추정 이후에 수행될 수도 있다. 이에 대하여, 본 발명에서는 특별히 한정하지 않는다.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 그리고 본 명세서와 도면에 개시된 실시 예들은 본 발명의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 분산 시스템 110-1, 110-2, 110-3, 110-4: 노드
300: 시간 동기화 장치 310: 입력부
320: 제어부 321: 필터부
322: 라플라스 연산부 330: 출력부

Claims

마스터 노드로부터 수신되는 타이밍 패킷을 이용하여 시간 오프셋 및 전송 지연을 관찰하는 단계;
상기 관찰된 시간 오프셋 및 전송 지연으로부터 비선형 시간 오프셋 및 전송 지연을 추정하는 단계; 및
상기 비선형 시간 오프셋 및 전송 지연을 기초로 상기 마스터와 동기화를 수행하는 단계를 포함하는 것을 특징으로 하는 시간 동기화 방법.
제1항에 있어서, 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 단계는,
상기 마스터 노드로부터 수신되는 타이밍 패킷을 이용하여 시간 오프셋 및 전송 지연을 관찰하는 단계; 및
상기 관찰된 시간 오프셋 및 전송 지연을 기초로 언센티드 칼만 필터를 이용하여 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 단계를 포함하는 것을 특징으로 하는 시간 동기화 방법.
제2항에 있어서, 상기 언센티드 칼만 필터를 이용하여 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 단계는,
상기 관찰된 전송 지연으로부터 상태 랜덤 벡터 및 공분산을 정의하는 단계;
상기 공분산을 이용하여 시그마 포인트 세트를 생성하는 단계;
적어도 하나의 스케일 변수를 이용하여 가중치를 계산하는 단계;
상기 시그마 포인트 세트 및 상기 가중치를 이용하여 상기 비선형 시간 오프셋 및 전송 지연의 평균을 예측하는 단계; 및
예측 오류를 이용하여 상기 비선형 전송 지연의 평균을 갱신하는 단계를 포함하는 것을 특징으로 하는 시간 동기화 방법.
제3항에 있어서, 상기 비선형 시간 오프셋 및 전송 지연은 다음의 수학식 1에 의하여 정의되고, 상기 상태 랜덤 벡터 및 공분산은, 각각 다음의 수학식 2 및 수학식 3과 같이 정의되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 1]

[수학식 2]

[수학식 3]

여기서, z_k ₊ ₁는 상기 비선형 시간 오프셋, x_k ₊ ₁는 상기 비선형 전송 지연, x_k는 상기 관찰된 전송 지연, x^a _k 는 n차원의 상기 상태 랜덤 벡터, P^a _k는 상기 공분산이다.
제4항에 있어서, 상기 시그마 포인트 세트는,
다음의 수학식 4에 의하여 생성되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 4]

여기서, X_j는 상기 시그마 포인트 세트를 구성하는 2N+1 대칭 포인트, N은 상기 상태 랜덤 변수 x^a _k의 개수,
,
,
,
는 행렬
의 j(j={1, 2, …, N})번째 열이다..
제5항에 있어서, 상기 가중치는,
다음의 수학식 5에 의하여 계산되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 5]

여기서, W는 가중치, l={1, 2, …, 2N},
, {α, β, κ}는 상기 적어도 하나의 스케일 변수이다.
제6항에 있어서, 상기 비선형 시간 오프셋 및 전송 지연의 평균은,
다음의 수학식 6에 의하여 예측되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 6]

여기서,
는 상기 비선형 시간 오프셋의 평균,
는 상기 비선형 전송 지연의 평균,
,
,
는
및
에 기초한 2N+1 대칭 포인트들이다.
제7항에 있어서, 상기 비선형 전송 지연의 평균은,
다음의 수학식 7 내지 수학식 9에 의하여 갱신되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 7]

[수학식 8]

[수학식 9]

여기서,
는 교차 상관 행렬, 상기 예측 오류
,
이다.
제2항에 있어서, 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 단계는,
상기 비선형 시간 오프셋의 초모수를 판단하여 최종 시간 오프셋 및 전송 지연을 추정하는 단계를 더 포함하는 것을 특징으로 하는 시간 동기화 방법.
제9항에 있어서, 상기 비선형 시간 오프셋의 초모수
는,
다음의 수학식 10 내지 12에 의하여 판단되는 것을 특징으로 하는 시간 동기화 방법.
[수학식 10]

여기서,
는
의 근사식, F는 함수 모사(functional approximation), F*는 모드 값(value of mode)이다.
[수학식 11]

여기서,
는 초모수
의 사후 분포(posterior marginal)이다.
[수학식 12]
마스터 노드로부터 타이밍 패킷을 수신하는 입력부; 및
상기 타이밍 패킷을 이용하여 비선형 시간 오프셋 및 전송 지연을 추정하고, 상기 비선형 시간 오프셋 및 전송 지연을 기초로 상기 마스터와 동기화를 수행하는 제어부를 포함하되,
상기 제어부는,
상기 타이밍 패킷을 이용하여 관찰된 시간 오프셋 및 전송 지연으로부터 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 필터부를 포함하는 것을 특징으로 하는 시간 동기화 장치.
제11항에 있어서, 상기 필터부는,
상기 관찰된 시간 오프셋 및 전송 지연으로부터 상기 비선형 시간 오프셋 및 전송 지연을 추정하는 언센티드 칼만 필터인 것을 특징으로 하는 시간 동기화 장치.
제11항에 있어서, 상기 필터부는,
상기 관찰된 전송 지연으로부터 상태 랜덤 벡터 및 공분산을 정의하고, 상기 공분산을 이용하여 시그마 포인트 세트를 생성하고, 적어도 하나의 스케일 변수를 이용하여 가중치를 계산하고, 상기 시그마 포인트 세트 및 상기 가중치를 이용하여 상기 비선형 시간 오프셋 및 전송 지연의 평균을 예측하고, 예측 오류를 이용하여 상기 전송 지연의 평균을 갱신하는 것을 특징으로 하는 시간 동기화 장치.
제11항에 있어서,
통합 중첩 라플라스 근사를 수행하여 상기 추정된 비선형 시간 오프셋의 초모수를 판단하는 라플라스 연산부를 더 포함하는 것을 특징으로 하는 시간 동기화 장치.