KR20170048898A - Light emittng device and light emitting device package including the same - Google Patents

Light emittng device and light emitting device package including the same Download PDF

Info

Publication number
KR20170048898A
KR20170048898A KR1020150149559A KR20150149559A KR20170048898A KR 20170048898 A KR20170048898 A KR 20170048898A KR 1020150149559 A KR1020150149559 A KR 1020150149559A KR 20150149559 A KR20150149559 A KR 20150149559A KR 20170048898 A KR20170048898 A KR 20170048898A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
quantum well
Prior art date
Application number
KR1020150149559A
Other languages
Korean (ko)
Other versions
KR102393057B1 (en
Inventor
장정훈
남승근
박현종
이정식
임정순
최원희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150149559A priority Critical patent/KR102393057B1/en
Publication of KR20170048898A publication Critical patent/KR20170048898A/en
Application granted granted Critical
Publication of KR102393057B1 publication Critical patent/KR102393057B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

An embodiment of the present invention provides a light emitting device which includes: a first conductive type semiconductor layer including a first layer and a second layer; an active layer of a multiple quantum well structure disposed on the first conductive type semiconductor layer; a second conductive type semiconductor layer disposed on the active layer; and a first electrode and a second electrode which are disposed on the first conductive type semiconductor layer and the second conductive type semiconductor layer, respectively, wherein the thickness of a quantum well is thicker than the thickness of a quantum wall. Accordingly, the present invention can improve thermal conductivity and current spreading.

Description

발광 소자 및 이를 포함하는 발광 소자 패키지{LIGHT EMITTNG DEVICE AND LIGHT EMITTING DEVICE PACKAGE INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device and a light emitting device package including the light emitting device.

실시예는 발광 소자에 관한 것으로, 보다 상세하게는 질화물계 발광 구조물의 품질이 향상된 발광 소자에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a light emitting device having improved quality of a nitride based light emitting structure.

GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.GaN, and AlGaN are widely used for optoelectronics and electronic devices due to their advantages such as wide and easy bandgap energy.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode (Ligit Emitting Diode) or a laser diode using a semiconductor material of a 3-5 group or a 2-6 group compound semiconductor has been widely used in various fields such as red, green, blue and ultraviolet It can realize various colors, and it can realize efficient white light by using fluorescent material or color combination. It has low power consumption, semi-permanent lifetime, fast response speed, safety, and environment compared to conventional light sources such as fluorescent lamps and incandescent lamps Affinity.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

발광 소자는 질화물계 반도체인 GaN을 발광 구조물로 사용할 수 있으며, 발광 구조물은 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The light emitting device may be a nitride semiconductor, such as GaN, as a light emitting structure, and the light emitting structure may include a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.

절연성 기판인 사파이어 기판에서 성장되는 질화물계 반도체층은, 기판과 발광 구조물은 이종의 재료이므로 격자 상수 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있다.Since the substrate and the light emitting structure are different materials from each other in the nitride based semiconductor layer grown on the sapphire substrate which is an insulating substrate, the lattice mismatch is very large and the thermal expansion coefficient difference therebetween is very large, Dislocations, melt-backs, cracks, pits, surface morphology defects, and the like can occur.

상술한 문제점들 중 특히 전위 발생을 억제하기 위하여 ELOG(epitaxial lateral over-growth) 성장 방식이나 Pendeo 성장방식이 제안되었다.Among the above-mentioned problems, ELOG (epitaxial lateral over-growth) growth method or Pendeo growth method has been proposed in order to suppress dislocation generation.

도 1 및 도 2는 종래의 질화물계 반도체의 성장을 나타낸 도면이다.1 and 2 are views showing the growth of a conventional nitride-based semiconductor.

도 1은 ELOG 성장 방식을 나타낸 도면이다. 기판(substrate) 상에서 성장되는 질화물계 반도체(GaN)의 중간에 실리콘 산화물(SiO2) 등으로 마스크를 형성하여, 마스크 사이의 영역에서 성장되는 질화물계 반도체가 수직 성장 뿐만 아니라 마스크 위로 수평 성장을 하여, 마스크 상부의 영역에서는 결함을 제거할 수 있다.1 is a view showing an ELOG growth method. A mask is formed by a silicon oxide (SiO 2 ) or the like in the middle of a nitride-based semiconductor (GaN) grown on a substrate, and the nitride-based semiconductor grown in the region between the masks is grown not only vertically but also horizontally , Defects can be removed in the region above the mask.

도 2는 Pendeo 성장 방식을 나타낸 도면이다. 기판(substrate)을 식각하여 그루브(groove)를 형성하고, 그루브가 형성되지 않은 기판의 상부에서 질화물계 반도체층을 성장시킨다. 이때, 기판의 일부 영역에서 성장되는 질화물계 반도체는 수직 성장 및 수평 성장을 하여, 기판 상부의 전영역에서 질화물계 반도체층이 형성될 수 있다.2 is a view showing a Pendeo growth method. A substrate is etched to form a groove, and a nitride-based semiconductor layer is grown on a substrate on which a groove is not formed. At this time, the nitride-based semiconductor grown in a part of the substrate may undergo vertical growth and horizontal growth, and the nitride-based semiconductor layer may be formed in the entire region above the substrate.

그러나, 종래의 질화물계 반도체의 성장은 다음과 같은 문제점이 있다.However, the growth of the conventional nitride-based semiconductor has the following problems.

ELOG 방식의 경우 마스크로 사용되는 실리콘 산화물과 GaN과의 마찰로 인하여 틸트(tilt)가 발생하여 전위가 발생할 수 있다. 또한, 마스크 위에서 수평 성장을 하며 마스크 상부의 전영역에서도 질화물계 반도체가 성장하는데 시간이 증가할 수 있다.In the case of the ELOG method, a tilt occurs due to the friction between the silicon oxide used as a mask and GaN, and a potential may be generated. Further, the nitride semiconductor grows horizontally on the mask, and the time for growing the nitride-based semiconductor may increase in the entire region above the mask.

Pendeo 방식의 경우 사파이어 기판까지의 식각이 필수적인데, 공정 시간이 증가하고 또한 사파이어 기판에 정확한 패턴을 식각하기가 어렵다.In the case of the Pendeo method, etching to the sapphire substrate is indispensable, and the process time is increased and it is also difficult to etch an accurate pattern on the sapphire substrate.

상술한 바와 같이, 발광 소자를 이루는 질화물계 반도체층의 품질 저하는 ELOG(epitaxial lateral over-growth) 성장 방식이나 Pendeo 성장방식으로도 해결할 수 없다.As described above, the degradation of the quality of the nitride-based semiconductor layer constituting the light-emitting device can not be solved by the ELOC (epitaxial lateral over-growth) growth method or the Pendeo growth method.

실시예는 발광 구조물에서 결정 결함을 감소하여 품질이 우수한 발광 소자를 제공하고자 한다.The embodiment attempts to provide a light emitting device having reduced quality of crystal defects in a light emitting structure.

실시예는 제1 층과 제2 층을 포함하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 다중 양자 우물 구조의 활성층; 상기 활성층 상에 배치되는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치되는 제1 전극과 제2 전극을 포함하고, 상기 양자 우물의 두께는 상기 양자 벽의 두께보다 큰 발광 소자를 제공한다.An embodiment includes a first conductive semiconductor layer including a first layer and a second layer; An active layer of a multiple quantum well structure disposed on the first conductive type semiconductor layer; A second conductive semiconductor layer disposed on the active layer; And a first electrode and a second electrode that are respectively disposed on the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, wherein the thickness of the quantum well is larger than the thickness of the quantum well.

제1 층과 제2 층은 제1 도전형 도펀트가 도핑될 수 있다.The first and second layers may be doped with a first conductivity type dopant.

제2 층은, 제1 도전형 도펀트가 1×1019개/cm3 이상 도핑될 수 있다.The second layer may be doped with the first conductivity type dopant by 1 x 10 19 / cm 3 or more.

제1 도전형 도펀트는 실리콘일 수 있다.The first conductivity type dopant may be silicon.

제2 층은, 두께가 3 마이크로 미터 내지 10 마이크로 미터일 수 있다.The second layer may be from 3 micrometers to 10 micrometers in thickness.

양자 우물과 양자 벽이 10쌍 내지 20쌍 배치될 수 있다.10 to 20 pairs of quantum wells and quantum wells may be arranged.

양자 우물의 두께는 40 옴스트롱보다 클 수 있고, 양자 벽의 두께는 40 옴스트롱 보다 작을 수 있다.The thickness of the quantum well may be greater than 40 ohms Strong, and the thickness of the quantum well may be less than 40 ohms.

다중 양자 우물은, InGaN/GaN으로 이루어질 수 있다.The multiple quantum well can be made of InGaN / GaN.

제1 층의 바닥면에 패턴이 형성될 수 있다.A pattern may be formed on the bottom surface of the first layer.

다른 실시예는 패키지 몸체; 상기 패키지 몸체 상에 배치되고, 서로 전기적으로 분리되는 제1 리드 프레임과 제2 리드 프레임; 및 상기 제1 리드 프레임과 제2 리드 프레임에 플립 본딩되는 상술한 발광소자를 포함하는 발광소자 패키지를 제공한다.Another embodiment includes a package body; A first lead frame and a second lead frame disposed on the package body and electrically separated from each other; And the above-described light emitting device flip-bonded to the first lead frame and the second lead frame.

실시예들에 따른 발광 소자는 동종의 기판에서 질화물계 반도체층이 성장되어 품질이 우수하고, 압축 응력(compressive strain)이 감소하여 양자 우물(QW)을 이루는 InGaN이 성장하기에 유리하고, 동종의 기판인 GaN이 발광 구조물과 전기 전도도가 동일하여 current spreading이 향상되고, 열전도도가 개선될 수 있다.The light emitting device according to the embodiments is advantageous for growing InGaN that is a quantum well (QW) because the nitride based semiconductor layer is grown on the same kind of substrate and the quality is excellent and the compressive strain is reduced. GaN, which is a substrate, has the same electric conductivity as the light emitting structure, so that the current spreading can be improved and the thermal conductivity can be improved.

도 1 및 도 2는 종래의 질화물계 반도체의 성장을 나타낸 도면이고,
도 3은 발광 소자의 일 실시예의 단면도이고,
도 4는 도 3의 활성층의 구조를 상세히 나타낸 도면이고,
도 5는 bulk-GaN 위에서 성장되는 GaN의 보잉(bowing)을 비교예와 함께 나타낸 도면이고,
도 6은 실시예에 따른 발광 소자의 동작 전압을 비교예와 함께 나타낸 도면이고,
도 7은 실시예에 따른 발광 소자의 전극 배치의 다양한 예를 나타낸 도면이고,
도 8은 발광 소자가 배치된 발광 소자 패키지의 일실시예를 나타낸 도면이다.
1 and 2 are diagrams showing the growth of a conventional nitride-based semiconductor, and FIG.
3 is a cross-sectional view of an embodiment of a light emitting device,
4 is a detailed view showing the structure of the active layer of FIG. 3,
5 is a view showing bowing of GaN grown on bulk-GaN together with a comparative example,
6 is a diagram showing a comparison example and an operation voltage of the light emitting device according to the embodiment,
7 is a view showing various examples of the electrode arrangement of the light emitting device according to the embodiment,
8 is a view showing an embodiment of a light emitting device package in which a light emitting device is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 상(위) 또는 하(아래)(on or under) 등으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. In addition, when expressed by upper or lower (on or under), it is possible to include not only the upward direction but also the downward direction based on one element.

도 3은 발광 소자의 일 실시예의 단면도이고, 도 4는 도 3의 활성층의 구조를 상세히 나타낸 도면이다.3 is a cross-sectional view of one embodiment of the light emitting device, and FIG. 4 is a detailed view illustrating the structure of the active layer of FIG.

실시예에 따른 발광 소자(100)는 제1 층(122a)과 제2 층(122b)을 포함하는 제1 도전형 반도체층과, 활성층(124)과, 제2 도전형 반도체층(126)과, 투광성 도전층(140)과, 제1 전극(162) 및 제2 전극(166)을 포함하여 이루어진다.The light emitting device 100 according to the embodiment includes a first conductive semiconductor layer including a first layer 122a and a second layer 122b, an active layer 124, a second conductive semiconductor layer 126, A transmissive conductive layer 140, and a first electrode 162 and a second electrode 166.

제1 도전형 반도체층과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하여 발광 구조물이 이루어지는데, 사파이어 등 이종의 기판을 사용하지 않고 제1 도전형 반도체층인 제1 층(122a)이 기판으로 사용될 수 있다.The light emitting structure includes the first conductive semiconductor layer, the active layer 124, and the second conductive semiconductor layer 126. The first conductive semiconductor layer may include a first conductive semiconductor layer such as sapphire 122a may be used as the substrate.

제1 도전형 반도체층은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer may be formed of a compound semiconductor such as Group III-V or Group II-VI, and may be doped with a first conductive dopant. The first conductive semiconductor layer may be a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제1 도전형 반도체층이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.When the first conductivity type semiconductor layer is an n-type semiconductor layer, the first conductivity type dopant may include n-type dopants such as Si, Ge, Sn, Se, and Te.

제2 층(122b)은 제1 층(122a)의 성장 이후에 성장될 수 있다. 제2 층(122b)은 제1 도전형 도펀트, 예를 들면 실리콘(Si)이 고농도로 도핑될 수 있으며, 예를 들면 1×1019개/cm3 이상 도핑될 수 있다. 그리고, 제2 층(122b)은 두께(t1)가 3 마이크로 미터 내지 10 마이크로 미터일 수 있다.The second layer 122b may be grown after the growth of the first layer 122a. The second layer 122b may be doped with a first conductivity type dopant, for example, silicon (Si) at a high concentration, for example, doped to 1 x 10 19 / cm 3 or more. And, a second layer (122b) may be in the thickness (t 1) 3 micrometers to 10 micrometers.

활성층(124)은 제1 층(122b)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있으며, 특히 다중 양자 우물 구조일 수 있다.The active layer 124 is disposed between the first layer 122b and the second conductivity type semiconductor layer 126 and has a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) , A quantum dot structure, or a quantum well structure, and may be a multiple quantum well structure in particular.

활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않으며, 특히 InGaN/GaN의 페어 구조일 수 있다.InGaN / InGaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs (InGaAs), and AlGaN / AlGaN / InGaN / / AlGaAs, GaP (InGaP) / AlGaP, but is not limited thereto. In particular, it may be a pair structure of InGaN / GaN.

도 4에서, 다중 양자 우물 구조의 활성층(MQW)을 이루는, 양자 벽(QB)의 두께(t2)보다 양자 우물(QW)의 두께(t3)가 더 두꺼울 수 있다. 양자 벽(QB)과 양자 우물(QW)은 10쌍 내지 20쌍 배치될 수 있으며, 상세하게는 양자 벽(QB)의 두께(t2)는 40 옴스트롱보다 작고, 양자 우물(QW)의 두께(t3)는 40 옴스트롱보다 클 수 있다.In the Figure 4, forming the active layer (MQW) of the multiple quantum well structure, the thickness (t 3) of the two walls (QB) thickness of the quantum well (QW) than that (t 2) of the can thicker. Both walls (QB) and quantum well (QW) is 10 pairs to 20 pairs can be arranged and, particularly, the thickness of the two walls (QB) (t 2) is 40 angstroms smaller, the thickness of the quantum well (QW) (t 3 ) may be greater than 40 ohms Strong.

예를 들면, 양자 우물(QW)의 두께를 43 내지 45 옴스트롱으로 하고, 양자 벽(QB)의 두께를 34 내지 37 옴스트롱으로 하고, 마지막 양자 벽(QB)은 후술하는 전자 차단층으로 작용할 수 있으므로 98 옴스트롱의 두께로 배치할 수 있다.For example, the thickness of the quantum well QW may be between 43 and 45 ohms, the thickness of the quantum wall QB may be between 34 and 37 ohms, and the final quantum wall QB may serve as an electron blocking layer So it can be placed at a thickness of 98 ohm Strong.

종래의 사파이어 기판 상에서 성장된 발광 구조물에서 다중 양자 구조의 활성층은, 양자 우물(QW)의 두께를 32 옴스트롱 정도로 하고, 양자 벽(QB)의 두께를 54 옴스트롱 정도로 하고, 마지막 양자 벽(QB)은 80 옴스트롱의 두께로 배치할 수 있었다.The active layer of the multiple quantum structure in the light emitting structure grown on the conventional sapphire substrate has the quantum well QW of about 32 ohm Strength and the quantum wall QB about 54 Ohm Strong and the last quantum wall QB ) Could be placed at a thickness of 80 ohms.

즉, 종래의 사파이어 기판 상에서 성장되는 질화물계 반도체층의 경우, InGaN/GaN 구조의 다중 양자 우물의 품질이 저하되고 결정성이 약하여 양자 우물(QW)의 두께가 너무 크면 반도체층이 충분히 성장될 수 없었다. 그러나, 동종의 기판에서 성장되고 제2 층(122b)에서 고농도의 실리콘이 도핑된 경우, 양자 우물(QW)의 두께가 40 옴스트롱 이상까지 증가되어도 결정성이 악화되지 않고 충분히 성장될 수 있으며, 종래보다 큰 두께의 양자 우물(QW)에서 전자와 정공의 결합이 충분히 이루어져서 발광 소자의 광효율이 향상될 수 있다.That is, in the case of the nitride based semiconductor layer grown on the conventional sapphire substrate, if the quality of the multiple quantum well of the InGaN / GaN structure is deteriorated and the crystallinity is weak and the thickness of the quantum well QW is too large, There was no. However, when the thickness of the quantum well QW is increased to not less than 40 angstroms in the case where the substrate is grown on the same substrate and the high concentration silicon is doped in the second layer 122b, the crystallinity can be sufficiently grown without deteriorating the crystallinity, The coupling of electrons and holes is sufficiently performed in the quantum well QW having a thickness larger than that of the conventional art, so that the light efficiency of the light emitting device can be improved.

양자 우물은 양자 벽의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The quantum well can be formed of a material having an energy band gap smaller than the energy band gap of the quantum wall.

제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 예를 들어 제2 도전형 반도체층(326)이 AlxGa(1-x)N으로 이루어질 수 있다.The second conductive semiconductor layer 126 may be formed of a semiconductor compound. The second conductive semiconductor layer 126 may be formed of a compound semiconductor such as a Group III-V or a Group II-VI, and may be doped with a second conductive dopant. The second conductive semiconductor layer 126 may be a semiconductor material having a composition formula of In x Al y Ga 1 -xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) For example, the second conductivity type semiconductor layer 326 may be made of Al x Ga (1-x) N. The second conductivity type semiconductor layer 326 may be formed of Al x Ga y (1-x) N.

제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductive semiconductor layer 126 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductive semiconductor layer 126 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

도시되지는 않았으나, 활성층(124)과 제2 도전형 반도체층(126)의 사이에는 전자 차단층(Electron blocking layer)이 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교번하여 배치될 수도 있다.Although not shown, an electron blocking layer may be disposed between the active layer 124 and the second conductive semiconductor layer 126. The electron blocking layer may have a superlattice structure. For example, the superlattice may include AlGaN doped with a second conductive dopant, and GaN having a different composition ratio of aluminum may be formed as a layer And a plurality of these may be alternately arranged.

제2 도전형 반도체층(126)이 p형 GaN인 경우 제2 전극(166)으로부터 전류 주입 특성이 좋지 않을 수 있으므로, 제2 도전형 반도체층(126) 상에 투광성 도전층(140)을 배치할 수 있고, 투광성 도전층(140)은 예를 들면 ITO(Indium Tin Oxide)로 이루어질 수 있다.When the second conductivity type semiconductor layer 126 is p-type GaN, the current injection characteristic may not be good from the second electrode 166. Therefore, the light-transmitting conductive layer 140 is disposed on the second conductivity type semiconductor layer 126 And the transmissive conductive layer 140 may be made of ITO (Indium Tin Oxide), for example.

제2 도전형 반도체층(126)으로부터 활성층(124)과 제2 층(122b)의 일부까지 메사 식각되고, 식각되어 노출된 제2 층(122b)에 제1 전극(162)이 배치되고 투광성 도전층(140) 상에 제2 전극(166)이 배치될 수 있다.The first electrode 162 is disposed on the second layer 122b that is mesa etched from the second conductive type semiconductor layer 126 to a part of the active layer 124 and the second layer 122b and is etched and exposed, A second electrode 166 may be disposed on layer 140.

제1 전극(162)과 제2 전극(166)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Cu) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 162 and the second electrode 166 may include at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) Or a multi-layer structure.

도시되지는 않았으나, 노출된 발광 구조물의 측면에는 패시베이션층(passivation layer)이 배치되어 발광 구조물을 외부의 이물질 등으로부터 보호하고 절연시킬 수 있다.Although not shown, a passivation layer may be disposed on a side surface of the exposed light emitting structure to protect and isolate the light emitting structure from foreign substances or the like.

상술한 실시예에 따른 발광 소자(100)는, 벌크(bulk) 질화물계 반도체인 GaN 위에, 동종의 재료인 GaN 등으로 발광 구조물(120)이 성장되어, 발광 구조물의 품질이 우수할 수 있다.In the light emitting device 100 according to the above-described embodiment, the light emitting structure 120 is grown on GaN, which is a bulk nitride semiconductor, by GaN or the like, which is a homogeneous material, so that the quality of the light emitting structure can be excellent.

표 1은 실시예에 따른 발광 소자의 품질을 이종의 기판 위에서 질화물계 반도체층이 성장된 발광 소자와 비교하고 있다.Table 1 compares the quality of the light emitting device according to the embodiment with the light emitting device in which the nitride based semiconductor layer is grown on different kinds of substrates.

기판
Board
Lattice parameterLattice parameter BiaxialBiaxial UniaxialUniaxial TDD(Threading dislocation density) Threading dislocation density (TDD) XRCXRC Thermal conductivity(W/mK)
Thermal conductivity (W / mK)
Ohms/sq(LEI)
Ohms / sq (LEI)
aa cc StrainStrain Stress(Mpa)Stress (Mpa) StrainStrain Stress(Mpa)Stress (Mpa) (002)(002) (102)(102) 사파이어Sapphire 3.18323.1832 5.18925.1892 -0.086%-0.086% -169-169 +0.063%+ 0.063% +123+123 1~2×108 1 to 2 x 10 8 6565 124124 3030 ~10~ 10 bulk GaNbulk GaN 3.18903.1890 5.18475.1847 +0.097%+ 0.097% +190+190 -0.024%-0.024% -47-47 2~5×106 2 to 5 × 10 6 6363 5252 130130 ~0.5~ 0.5

실시예에 따른 발광 소자는 GaN의 c-plane을 기판으로 하여 주로 성장되는데, Biaxial은 수평 방향의 스트레인(strain)과 스트레스(stress)를 나타내고, +는 인장 응력 등에 의한 팽창을 -는 압축 응력 등에 의한 수축을 나타낼 수 있다.The light emitting device according to the embodiment is mainly grown using the c-plane of GaN as a substrate. The biaxial shows the strain and stress in the horizontal direction, and + indicates the compressive stress such as expansion due to tensile stress, etc. ≪ / RTI >

도 5는 bulk-GaN 위에서 성장되는 GaN의 보잉(bowing)을 비교예와 함께 나타낸 도면이다.Fig. 5 is a diagram showing bowing of GaN grown on bulk-GaN together with a comparative example.

도 5에서 가로축은 질화물계 반도체층의 성장 시간을 나타내고, 세로축은 각 층의 곡률을 나타낸다. 곡률이 음(-)일 경우 윗 방향으로 오목하게 휠 수 있고, 곡률이 양(+)일 경우 윗 방향으로 볼록하게 휠 수 있다.5, the horizontal axis represents the growth time of the nitride-based semiconductor layer, and the vertical axis represents the curvature of each layer. When the curvature is negative (-), it can be concave upward, and when the curvature is positive (+), it can be convex upward.

도 5에 도시된 바와 같이, 사파이어(SAP) 기판 상에 질화물계 반도체층을 성장시킬 때와 실리콘(Si) 기판 상에 질화물계 반도체층을 성장시킬 때는, 성장 공정의 후반에서 온도를 낮출 때 볼록한 방향으로 힘을 받아서, 질화물계 반도체층의 품질이 저하되고 결정성이 악화될 수 있다.As shown in FIG. 5, when the nitride based semiconductor layer is grown on the sapphire (SAP) substrate and when the nitride based semiconductor layer is grown on the silicon (Si) substrate, the convex Direction, the quality of the nitride based semiconductor layer may deteriorate and the crystallinity may deteriorate.

도 6은 실시예에 따른 발광 소자의 동작 전압을 비교예와 함께 나타낸 도면이다.6 is a diagram showing a comparison example and an operation voltage of the light emitting device according to the embodiment.

사파이어(SAP) 상에 성장된 GaN에서, 상술한 실시예에서 제2 층(122b)에 대응하는 n-GaN의 두께를 3 마이크로 미터로 하고 실리콘의 도핑량을 1×1019개/cm3으로 한 경우보다, GaN 상에서 성장된 GaN의 두께를 각각 3 마이크로 미터와 4 마이크로 미터로 하고 실리콘의 도핑량을 1×1019개/cm3으로 한 경우에, 100 A/cm2에서의 동작 전압이 감소함을 알 수 있다.In the GaN grown on the sapphire (SAP), the thickness of the n-GaN corresponding to the second layer 122b in the above embodiment is set to 3 micrometers and the doping amount of silicon is set to 1 x 10 19 pieces / cm 3 In the case where the thickness of GaN grown on GaN is set to 3 micrometers and 4 micrometers, respectively, and the doping amount of silicon is set to 1 x 10 19 atoms / cm 3 , the operating voltage at 100 A / cm 2 .

도 7은 실시예에 따른 발광 소자의 전극 배치의 다양한 예를 나타낸 도면이다.7 is a view showing various examples of the electrode arrangement of the light emitting device according to the embodiment.

디자인(Design)은 전극 특히 제1 전극의 디자인을 나타내며, 검은색 바탕에서 흰 색으로 표시된 영역이 제1 전극의 배치를 나타낸다. 도 7에 도시된 바와 같이, VF3 내지 VF6은 각각의 전류에 따른 동작 전압을 나타내는데, 4가지의 전극 디자인에서 동작 전압의 변화는 크게 나타나지 않고 있는데, 상술한 동종의 GaN 기판인 제1 층(122a)과 실리콘이 고농도로 도핑된 제2 층(122b)에 의하여, 제1 도전형 반도체층(122)에서 전류 스프레딩(current spreading)이 우수한 점에 기인한 것일 수 있다.The design represents the design of the electrodes, particularly the first electrode, and the area indicated by the white color on the black background represents the arrangement of the first electrodes. As shown in FIG. 7, VF3 to VF6 represent operating voltages according to the respective currents. In the four electrode designs, the change in the operating voltage is not significant. The first layer 122a ) And the second layer 122b doped with silicon at a high concentration, current spreading in the first conductivity type semiconductor layer 122 is excellent.

상술한 발광 소자는, 동종의 기판에서 질화물계 반도체층이 성장되어 품질이 우수하고, 압축 응력(compressive strain)이 감소하여 양자 우물(QW)을 이루는 InGaN이 성장하기에 유리하고, 동종의 기판인 GaN이 발광 구조물과 전기 전도도가 동일하여 current spreading이 향상되고, 열전도도가 개선될 수 있다.The above-described light emitting device is advantageous for growing InGaN that is a quantum well (QW) because the nitride based semiconductor layer is grown on the same kind of substrate and the quality is excellent and the compressive strain is reduced. GaN has the same electric conductivity as the light emitting structure, thereby improving the current spreading and improving the thermal conductivity.

도 8은 발광 소자가 배치된 발광 소자 패키지의 일실시예를 나타낸 도면이다.8 is a view showing an embodiment of a light emitting device package in which a light emitting device is disposed.

실시예에 따른 발광 소자 패키지는, 발광 소자가 플립 본딩되어 배치될 수 있다.In the light emitting device package according to the embodiment, the light emitting device may be flip-bonded.

발광 소자 패키지(200)는 패키지 몸체(210)와, 패키지 몸체(210)에 설치된 제1 리드 프레임(222) 및 제2 리드 프레임(226)과, 패키지 몸체(210)에 설치되어 상기 제1 리드 프레임(222) 및 제2 리드 프레임(226)과 전기적으로 연결되는 상술한 실시예들에 따른 발광 소자(100)와, 발광 소자(100)를 둘러싸고 보호하는 몰딩부(미도시)를 포함한다.The light emitting device package 200 includes a package body 210, a first lead frame 222 and a second lead frame 226 mounted on the package body 210, A light emitting device 100 according to the above embodiments electrically connected to the frame 222 and the second lead frame 226 and a molding part (not shown) surrounding and protecting the light emitting device 100.

패키지 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 패키지 몸체(210)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 패키지 몸체(210)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(222, 226) 간의 전기적 단락을 방지할 수 있다.The package body 210 may be formed of a silicon material, a synthetic resin material, or a metal material. When the package body 210 is made of a conductive material such as a metal material, although not shown, an insulating layer is coated on the surface of the package body 210 to electrically short circuit the first and second lead frames 222 and 226 .

제1 리드 프레임(222) 및 제2 리드 프레임(226)은 서로 전기적으로 분리되고, 솔더(242, 246) 등의 도전성 재료를 통하여 상기 발광 소자(100)에 전류를 공급한다. 또한, 제1 리드 프레임(222) 및 제2 리드 프레임(226)은 상기 발광 소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 222 and the second lead frame 226 are electrically separated from each other and supply current to the light emitting element 100 through a conductive material such as solder 242 and 246. [ The first lead frame 222 and the second lead frame 226 may reflect the light generated by the light emitting device 100 to increase the light efficiency. It may be discharged to the outside.

몰딩부는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부 상에는 형광체가 포함되어, 발광 소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있으며, 형광체는 YAG 계열의 형광체나 Nitride 계열의 형광체 또는 Silicate 계열의 형광체가 사용될 수 있다.The molding part can surround and protect the light emitting device 100. The phosphor may include a phosphor to change the wavelength of light emitted from the light emitting device 100. The phosphor may be a YAG-based phosphor, a Nitride-based phosphor, or a silicate-based phosphor.

발광 소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. The light of the first wavelength range emitted from the light emitting device 100 is excited by the phosphor to be converted into the light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) can be changed.

발광 소자 패키지(200)는 상술한 실시예들에 따른 발광 소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package 200 may be mounted on one or a plurality of light emitting devices according to the above-described embodiments, but the present invention is not limited thereto.

그리고, 도 7에서 플립 본딩된 수평형 발광 소자의 제1 층의 상부면에는 패턴이 형성되어, 발광 소자에서 방출된 광의 광추출 효율을 향상시킬 수 있다. 이때, 도 7에서 제1 층의 상부면은, 도 3 등에서 발광 소자(100)의 제1 층(122a)의 하부면에 대응될 수 있다.7, a pattern is formed on the upper surface of the first layer of the flip-bonded horizontal light emitting device, so that light extraction efficiency of light emitted from the light emitting device can be improved. 7, the upper surface of the first layer may correspond to the lower surface of the first layer 122a of the light emitting device 100 in FIG. 3 and the like.

그리고, 도 3의 실시예에서 발광 구조물의 일부를 메사 식각하여 제1 전극(162)을 배치하였으나, 제1 층(122a)의 하부면에 제1 전극을 배치하여 수직형 발광 소자로 사용할 수도 있다.In the embodiment of FIG. 3, a part of the light emitting structure is mesa-etched to dispose the first electrode 162, but the first electrode may be disposed on the lower surface of the first layer 122a to be used as a vertical light emitting device .

상술한 발광 소자 내지 발광 소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.The light emitting device to the light emitting device package described above can be used as a light source of an illumination system, for example, a backlight unit of a video display device and a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌트 타입의 광원에 사용될 수도 있다.When used as a backlight unit of an image display apparatus, it can be used as a backlight unit of an edge type or as a direct-type backlight unit, and can be used as a light source of a register or a ball type when used in a lighting apparatus.

또한, 차량용 헤드 램프와 프로젝터의 광원으로 사용될 수도 있다.It can also be used as a light source for a vehicle headlamp and a projector.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광 소자 120: 발광 구조물
122a: 제1 층 122b: 제2 층
124: 활성층 126: 제2 도전형 반도체층
140: 투광성 도전층 162: 제1 전극
166: 제2 전극 200: 발광소자 패키지
210: 기판 222, 226: 제1,2 리드 프레임
242, 246: 솔더
100: light emitting device 120: light emitting structure
122a: first layer 122b: second layer
124: active layer 126: second conductivity type semiconductor layer
140: translucent conductive layer 162: first electrode
166: second electrode 200: light emitting device package
210: substrates 222 and 226: first and second lead frames
242, 246: Solder

Claims (11)

제1 층과 제2 층을 포함하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 다중 양자 우물 구조의 활성층;
상기 활성층 상에 배치되는 제2 도전형 반도체층; 및
상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치되는 제1 전극과 제2 전극을 포함하고,
상기 양자 우물의 두께는 상기 양자 벽의 두께보다 큰 발광 소자.
A first conductive semiconductor layer including a first layer and a second layer;
An active layer of a multiple quantum well structure disposed on the first conductive type semiconductor layer;
A second conductive semiconductor layer disposed on the active layer; And
A first electrode and a second electrode which are respectively disposed on the first conductivity type semiconductor layer and the second conductivity type semiconductor layer,
Wherein a thickness of the quantum well is larger than a thickness of the quantum well.
제1 항에 있어서,
상기 제1 층과 제2 층은 제1 도전형 도펀트가 도핑된 발광 소자.
The method according to claim 1,
Wherein the first layer and the second layer are doped with a first conductive dopant.
제1 항에 있어서,
상기 제2 층은, 제1 도전형 도펀트가 1×1019개/cm3 이상 도핑된 발광 소자.
The method according to claim 1,
And the second layer is doped with a first conductivity type dopant of 1 x 10 19 / cm 3 or more.
제3 항에 있어서,
상기 제1 도전형 도펀트는 실리콘인 발광 소자.
The method of claim 3,
Wherein the first conductive dopant is silicon.
제1 항에 있어서,
상기 제2 층은, 두께가 3 마이크로 미터 내지 10 마이크로 미터인 발광 소자.
The method according to claim 1,
And the second layer has a thickness of 3 micrometers to 10 micrometers.
제1 항에 있어서,
상기 양자 우물과 양자 벽이 10쌍 내지 20쌍 배치된 발광 소자.
The method according to claim 1,
Wherein the quantum well and the quantum well are arranged in 10 pairs to 20 pairs.
제1 항에 있어서,
상기 양자 우물의 두께는 40 옴스트롱보다 큰 발광 소자.
The method according to claim 1,
Wherein the thickness of the quantum well is greater than 40 ohms.
제1 항에 있어서,
상기 양자 벽의 두께는 40 옴스트롱 보다 작은 발광 소자.
The method according to claim 1,
Wherein the thickness of the quantum wall is less than 40 ohms.
제1 항에 있어서,
상기 다중 양자 우물은, InGaN/GaN으로 이루어지는 발광 소자.
The method according to claim 1,
Wherein the multiple quantum well is made of InGaN / GaN.
제1 항에 있어서,
상기 제1 층의 바닥면에 패턴이 형성된 발광 소자.
The method according to claim 1,
And a pattern is formed on a bottom surface of the first layer.
패키지 몸체;
상기 패키지 몸체 상에 배치되고, 서로 전기적으로 분리되는 제1 리드 프레임과 제2 리드 프레임; 및
상기 제1 리드 프레임과 제2 리드 프레임에 플립 본딩되는 제1 항 내지 제10 항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
A package body;
A first lead frame and a second lead frame disposed on the package body and electrically separated from each other; And
The light emitting device package according to any one of claims 1 to 10, wherein the light emitting element is flip-bonded to the first lead frame and the second lead frame.
KR1020150149559A 2015-10-27 2015-10-27 Light emitting device and light emitting device package including the same KR102393057B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150149559A KR102393057B1 (en) 2015-10-27 2015-10-27 Light emitting device and light emitting device package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149559A KR102393057B1 (en) 2015-10-27 2015-10-27 Light emitting device and light emitting device package including the same

Publications (2)

Publication Number Publication Date
KR20170048898A true KR20170048898A (en) 2017-05-10
KR102393057B1 KR102393057B1 (en) 2022-05-03

Family

ID=58744233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149559A KR102393057B1 (en) 2015-10-27 2015-10-27 Light emitting device and light emitting device package including the same

Country Status (1)

Country Link
KR (1) KR102393057B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022114A (en) * 2002-09-06 2004-03-11 엘지이노텍 주식회사 Fabrication method of LED substrate
KR20090103855A (en) * 2009-08-26 2009-10-01 삼성전기주식회사 Nitride-based semiconductor light emitting device and method of manufacturing the same
KR101064025B1 (en) * 2010-07-09 2011-09-08 엘지이노텍 주식회사 Light emitting device, light emitting device package and lighting system
KR20140025056A (en) * 2012-08-21 2014-03-04 엘지전자 주식회사 Nitride semiconductor light emitting device
KR20150097952A (en) * 2014-02-19 2015-08-27 엘지이노텍 주식회사 Light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022114A (en) * 2002-09-06 2004-03-11 엘지이노텍 주식회사 Fabrication method of LED substrate
KR20090103855A (en) * 2009-08-26 2009-10-01 삼성전기주식회사 Nitride-based semiconductor light emitting device and method of manufacturing the same
KR101064025B1 (en) * 2010-07-09 2011-09-08 엘지이노텍 주식회사 Light emitting device, light emitting device package and lighting system
KR20140025056A (en) * 2012-08-21 2014-03-04 엘지전자 주식회사 Nitride semiconductor light emitting device
KR20150097952A (en) * 2014-02-19 2015-08-27 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR102393057B1 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US7868316B2 (en) Nitride semiconductor device
KR102322841B1 (en) Light emittng device and light emitting device array including the same
KR102189129B1 (en) Light emitting device module
KR20110048240A (en) Nitride Semiconductor Device
KR20150048337A (en) Near uv light emitting device
KR20100049451A (en) Nitride semiconductor device
KR101123011B1 (en) Nitride Semiconductor Device
KR20160118487A (en) Light emitting device
KR20120065607A (en) Semiconductor light emitting device and manufacturing method of the same
KR102486331B1 (en) Light emitting device
KR102393057B1 (en) Light emitting device and light emitting device package including the same
KR102302320B1 (en) Light emitting device
KR102542228B1 (en) Nitride-based semiconductor layer and method for growing the same
KR102449557B1 (en) Light emitting device
KR102455223B1 (en) Light emitting device and light emitting device package including the same
KR102464031B1 (en) Light emitting device
KR102358689B1 (en) Light emitting device
US10707375B2 (en) Light emitting device
KR20120095652A (en) Semiconductor light emitting device
KR101717669B1 (en) Semiconductor light emitting device, manufacturing method of the same and light emitting apparataus
KR102473764B1 (en) Nitride-based semiconductor layer and method for growing the same
KR101393356B1 (en) Light emitting diode
KR102419857B1 (en) Light emitting device and light emitting device package including the same
KR20170093736A (en) Light emitting device package
KR102182021B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant