KR20170048127A - High electron mobility transistor and fabrication method thereof - Google Patents
High electron mobility transistor and fabrication method thereof Download PDFInfo
- Publication number
- KR20170048127A KR20170048127A KR1020160047555A KR20160047555A KR20170048127A KR 20170048127 A KR20170048127 A KR 20170048127A KR 1020160047555 A KR1020160047555 A KR 1020160047555A KR 20160047555 A KR20160047555 A KR 20160047555A KR 20170048127 A KR20170048127 A KR 20170048127A
- Authority
- KR
- South Korea
- Prior art keywords
- source electrode
- pad
- insulating layer
- substrate
- drain electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000010931 gold Substances 0.000 claims description 19
- 238000000227 grinding Methods 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 36
- 238000009413 insulation Methods 0.000 abstract description 13
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 20
- 101150038023 PEX1 gene Proteins 0.000 description 20
- 101150014555 pas-1 gene Proteins 0.000 description 20
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 15
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 15
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 15
- 101000623895 Bos taurus Mucin-15 Proteins 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000007767 bonding agent Substances 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
- H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
Abstract
Description
본 발명은 고전자이동도 트랜지스터 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 소자의 수율 및 소자의 신뢰성을 향상시키는 고전자이동도 트랜지스터 및 그의 제조방법에 관한 것이다.The present invention relates to a high electron mobility transistor and a method of manufacturing the same, and more particularly, to a high electron mobility transistor and a method of manufacturing the same that improve device yield and device reliability.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 고내압 트랜지스터의 요청이 증가하고 있다. 이에 최근에 등장한 갈륨나이트라이드계 트랜지스터는 종래의 실리콘계 트랜지스터에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성을 통해 고전압 환경에 적용할 수 있는 장점이 있어 업계의 주목을 받고 있다. 특히 갈륨나이트라이드를 이용한 고전자이동도 트랜지스터(HEMT: High Electron Mobility Transistor)의 경우, 이종 물질간 계면에서 발생하는 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 이용함으로써 전자의 이동도(mobility)를 높일 수 있어 고속 신호 전송에 적합한 장점이 있다.BACKGROUND ART [0002] With the development of information and communication technologies, there is an increasing demand for high-voltage transistors operating in a high-speed switching environment or a high-voltage environment. Recently, the gallium nitride transistor appeared to be capable of high-speed switching operation as compared with the conventional silicon-based transistor, and thus it is not only suitable for ultra-high speed signal processing but also has advantages of being applicable to a high voltage environment through high- It is getting attention. Particularly, in the case of a high electron mobility transistor (HEMT) using gallium nitride, the mobility of electrons can be improved by using a two-dimensional electron gas (2DEG) generated at the interface between different materials mobility), which is advantageous for high-speed signal transmission.
이러한, 고전자이동도 트랜지스터는 소스전극과 전기적으로 연결되는 소스전극배선을 소스전극 하부에 형성하는 공정에 있어서, 백-그라인딩(backgrinding) 공정을 진행하여 얇아진 기판의 후면에서부터 소정 깊이로 식각하여 소스전극의 하부를 관통하는 소스전극배선용 비아를 형성하고 소스전극배선용 비아의 표면에 얇은 금속막을 도금하여 소스전극배선을 형성한다.In such a high electron mobility transistor, in the process of forming a source electrode wiring electrically connected to a source electrode under the source electrode, a backgrinding process is performed to etch the substrate from a back surface of the thinned substrate to a predetermined depth, A source electrode wiring via penetrating through the lower portion of the electrode is formed and a thin metal film is plated on the surface of the source electrode wiring via to form the source electrode wiring.
그러나 상기 소스전극배선 형성 공정은 백-그라인딩 공정을 진행하여 얇아진 기판의 후면에서부터 소정 깊이로 식각하기 때문에, 기판이 깨질 염려가 있어서, 백-그라인딩 공정 전의 두꺼운 기판을 식각하는 경우보다 식각속도가 감소되고, 식각 균일도가 저하되며 기판에 크랙(crack)이 발생하여 소자의 수율 및 소자의 신뢰성이 저하되는 문제점이 있다.However, since the process of forming the source electrode wiring is performed by back-grinding to etch the substrate from a back surface of the thinned substrate to a predetermined depth, the substrate may be broken and the etch rate may be reduced compared with the case of etching a thick substrate before the back- The etching uniformity is lowered, cracks are generated in the substrate, and the yield of the device and the reliability of the device are deteriorated.
또한, 상기 소스전극배선 형성 공정에 의한 기판의 온도 상승으로 백-그라인딩 공정 시 저온 접합제를 사용하지 못하고 제거가 어려운 고온 접합제를 사용함에 따라 공정을 매우 어렵게 하여 소자의 수율이 저하되는 문제점이 있다.In addition, due to the temperature rise of the substrate by the step of forming the source electrode wiring, the process is very difficult due to the use of the high-temperature bonding agent which is difficult to remove without using the low-temperature bonding agent during the back-grinding process, have.
또한, 상기 소스전극배선 형성 공정은 소스전극배선용 비아의 표면에 얇은 금속막을 도금하여 소스전극배선을 형성하기 때문에, 소스전극배선용 비아 내측이 비어 있어서 열 전도율이 낮아 소자의 열방출이 저하되는 문제점이 있다.Further, in the source electrode wiring forming step, since the source electrode wiring is formed by plating a thin metal film on the surface of the vias for the source electrode wiring, the inside of the via for the source electrode wiring is empty and the thermal conductivity is low, have.
또한, 상기 소스전극배선 형성 공정은 소스전극배선용 비아의 대부분이 비어 있기 때문에, 소자의 패키징을 위한 솔더본딩(solder bonding) 시 사용되는 솔더(solder)와 플럭스(flux)가 기판으로 유입될 수 있어 소자의 신뢰성이 저하되고 소자의 수명이 단축될 수 있는 문제점이 있다.Also, since the source electrode wiring vias are mostly empty, solder and flux used for solder bonding for device packaging can be introduced into the substrate There is a problem that the reliability of the device is lowered and the lifetime of the device can be shortened.
본 발명의 목적은, 소스전극과 전기적으로 연결되는 소스전극배선을 소스전극 하부에 형성하여 트랜지스터의 크기를 최소화하고, 소스전극배선 형성 공정을 전면에서 하고 소스전극배선용 비아를 전도체로 충진함으로써 공정이 용이하고 소자의 열방출을 향상시킬 수 있는 고전자이동도 트랜지스터 및 그의 제조방법을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing a semiconductor device, which comprises the steps of forming a source electrode wiring electrically connected to a source electrode under the source electrode to minimize a size of a transistor, filling the source electrode wiring via, And which can improve the heat dissipation of the device, and a method of manufacturing the same.
본 발명의 실시예에 따른 고전자이동도 트랜지스터는A high electron mobility transistor according to an embodiment of the present invention
소스전극배선형성부위가 정의된 기판, 상기 기판 상부에 형성되는 베이스층, 상기 소스전극배선형성부위의 상기 베이스층 상부에 형성되고 중공이 형성된 소스전극, 상기 소스전극과 이격되어 상기 베이스층 상부에 형성되는 드레인전극, 상기 소스전극과 상기 드레인전극 사이 상기 베이스층 상부에 형성되는 게이트전극, 상기 소스전극의 중공 내측을 제외한 상기 베이스층상에 형성되는 제1 절연층, 상기 소스전극과 상기 드레인전극사이에 형성되며 상기 제1 절연층과 상기 게이트전극을 덮는 제2 절연층, 상기 소스전극의 중공 외측의 소스전극상면부터 상기 게이트전극과 상기 드레인전극 사이의 상기 제2 절연층 상면까지 형성되는 필드플레이트, 상기 중공 내측으로 상기 소스전극배선형성부위의 상기 베이스층 및 상기 기판을 전면에서부터 소정 깊이로 식각하고 전도체를 충진하여 형성되는 소스전극배선용 비아패드, 상기 소스전극배선용 비아패드에서 연장되어 일체로 형성되는 소스전극패드, 상기 드레인전극 상측에 형성되는 드레인전극패드, 상기 소스전극패드 외주면과 상기 드레인전극패드 외주면 사이에서 상기 필드플레이트를 덮으며 형성되는 제3 절연층을 포함한다. A base electrode formed on the substrate, a source electrode formed on the base layer at a portion where the source electrode wiring is formed and having a hollow portion formed thereon, A gate electrode formed on the base layer between the source electrode and the drain electrode, a first insulation layer formed on the base layer except for a hollow inside of the source electrode, a first insulation layer formed between the source electrode and the drain electrode, A second insulating layer formed on the second insulating layer and covering the first insulating layer and the gate electrode, a field plate formed to a top surface of the second insulating layer between the gate electrode and the drain electrode, , The base layer of the source electrode wiring formation portion and the substrate are formed in the cavity from the front side A source electrode pad formed integrally with the via pad for the source electrode wiring, a drain electrode pad formed on the drain electrode, a drain electrode pad formed on the source electrode pad via the via hole, And a third insulating layer covering the field plate between the drain electrode pad and the outer peripheral surface of the drain electrode pad.
또한. 상기 필드플레이트는 상기 소스전극패드의 외주면 둘레를 따라 형성된다.Also. The field plate is formed around an outer peripheral surface of the source electrode pad.
또한, 상기 소스전극배선용 비아패드, 상기 소스전극패드 및 상기 드레인전극패드는 구리, 금 중 어느 하나일 수 있다.In addition, the via pad for the source electrode wiring, the source electrode pad, and the drain electrode pad may be any one of copper and gold.
또한, 상기 소스전극배선용 비아패드는 상기 소스전극과 인접한 상부부위의 직경이 상기 기판과 인접한 하부부위의 직경보다 클 수 있다.The via pad for a source electrode wiring may have a diameter of an upper portion adjacent to the source electrode larger than a diameter of a lower portion adjacent to the substrate.
또한, 상기 소스전극배선용 비아패드는 상기 기판의 후면까지 관통된 구조일 수 있다.In addition, the via pad for the source electrode wiring may have a structure penetrating to the back surface of the substrate.
또한, 상기 소스전극배선용 비아패드는 상기 소스전극에 적어도 하나 이상 형성될 수 있다.In addition, at least one via pad for the source electrode wiring may be formed in the source electrode.
또한, 상기 소스전극배선용 비아패드는 상기 소스전극의 전체 면적의 50% 이상을 차지할 수 있다.The via pad for the source electrode wiring may occupy 50% or more of the total area of the source electrode.
또한, 상기 베이스층은 갈륨나이트라이드(GaN)층을 포함한다. In addition, the base layer includes a gallium nitride (GaN) layer.
그리고 본 발명의 실시예에 따른 고전자이동도 트랜지스터의 제조 방법은 소스전극배선형성부위가 정의된 기판상에 베이스층을 형성하는 단계, 상기 소스전극배선형성부위의 상기 베이스층 상부에 중공이 형성된 소스전극과, 상기 소스전극배선형성부위와 이격된 상기 베이스층 상부에 드레인전극을 형성하는 단계, 상기 소스전극과 상기 드레인전극 및 베이스층의 전면에 제1 절연층을 형성하는 단계, 상기 소스전극과 상기 드레인전극 사이의 소정부위의 상기 제1 절연층을 제거하여 노출된 상기 베이스층상에 게이트전극을 형성하는 단계, 전면에 제2 절연층을 형성하는 단계, 상기 소스전극의 중공과 소스전극상면 일부의 상기 제2 절연층 및 상기 제1 절연층을 제거하여 노출된 상기 소스전극부터 상기 게이트전극과 상기 드레인전극 사이의 상기 제2 절연층 상면까지 필드플레이트를 형성하는 단계, 전면에 제3 절연층을 형성하는 단계, 상기 소스전극배선형성부위의 상기 소스전극 중공 내측의 상기 제3 절연층, 상기 베이스층 및 상기 기판을 전면에서부터 소정의 깊이로 식각하여 소스전극배선용 비아를 형성하는 단계, 상기 소스전극 상부의 상기 제3 절연층 일부를 제거하고, 상기 드레인전극 상부의 상기 제3 절연층, 상기 제2 절연층과 상기 제1 절연층의 일부를 제거하여 노출된 각각 소스전극패드용 비아 및 드레인전극패드용 비아를 형성하는 단계, 상기 소스전극배선용 비아, 상기 소스전극패드용 비아 및 상기 드레인전극패드용 비아를 전도체로 충진하여 각각 소스전극배선용 비아패드, 소스전극패드 및 드레인전극패드를 형성하는 단계를 포함한다. A method of fabricating a high electron mobility transistor according to an embodiment of the present invention includes the steps of forming a base layer on a substrate on which a source electrode wiring formation region is defined, forming a hollow on the base layer in the source electrode wiring formation region Forming a source electrode and a drain electrode on the base layer spaced apart from the source electrode wiring formation portion; forming a first insulation layer on the entire surface of the source electrode, the drain electrode, and the base layer; Forming a gate electrode on the exposed base layer by removing the first insulating layer between the drain electrode and the drain electrode, forming a second insulating layer on the front surface, The second insulating layer and the first insulating layer are partially removed to expose the source electrode from the exposed gate electrode to the drain electrode Forming a third insulating layer over the entire surface of the second insulating layer, forming a third insulating layer on the front surface of the second insulating layer, forming the third insulating layer, the base layer, Forming a via hole for a source electrode wiring by etching the insulating layer to a predetermined depth from the front surface; removing a portion of the third insulating layer above the source electrode; and removing the third insulating layer, Forming a via hole for the source electrode pad via and a via hole for the source electrode pad by removing a portion of the first insulating layer; And forming via holes for source electrode wiring, source electrode pad and drain electrode pad, respectively.
상기 필드플레이트는, 상기 소스전극의 중공에 대응되는 중공을 구비하고, 상기 소스전극배선용 비아패드 및 상기 소스전극패드를 형성하는 단계는, 상기 필드플레이트의 중공에 상기 전도체가 충진되어, 상기 필드플레이트가 상기 소스전극패드 외주면 둘레를 따라 형성된다. Wherein the field plate has a hollow corresponding to the hollow of the source electrode, the step of forming the via pad for the source electrode wiring and the source electrode pad comprises filling the hollow of the field plate with the conductor, Is formed around the periphery of the source electrode pad.
상기 소스전극배선용 비아패드, 상기 소스전극패드 및 상기 드레인전극패드를 형성하는 단계 이후에, 상기 소스전극배선용 비아패드의 후단이 노출되도록 상기 기판 후면을 백-그라인딩하는 단계 및 상기 기판의 후면에 노출된 상기 비아패드와 연결되는 배면층을 형성하는 단계를 더 포함한다.Grinding the rear surface of the substrate so as to expose a rear end of the via pad for the source electrode wiring after forming the source electrode wiring via pad, the source electrode pad, and the drain electrode pad; And forming a backside layer connected to the via pad.
본 발명의 고전자이동도 트랜지스터 및 그의 제조 방법은 소스전극과 전기적으로 연결되는 소스전극배선을 소스전극 하부에 형성하는 공정에 있어서, 백-그라인딩 공정 전의 소자 형성 공정 중에 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각하고 충진하여 소스전극배선용 비아패드를 형성함으로써, 백-그라인딩 공정을 진행하여 얇아진 기판의 후면에서부터 소정 깊이로 식각하는 종래 기술보다 식각속도가 증가하고, 식각 균일도를 향상시키며 기판의 크랙 발생을 억제하여 소자의 수율 및 소자의 신뢰성을 향상시키는 효과를 가진다.A high electron mobility transistor and a method of manufacturing the same according to the present invention are characterized in that in a process of forming a source electrode wiring electrically connected to a source electrode under a source electrode, a substrate in a thick state during the element forming process before the back- The etch rate is increased and the etch uniformity is improved and the cracks of the substrate are reduced by etching the substrate to a predetermined depth and filling the via hole for the source electrode wiring by the back- The effect of improving the yield of the device and the reliability of the device can be obtained.
또한, 본 발명은 소스전극배선용 비아패드를 형성하고 백-그라인딩 공정을 진행함으로써, 소스전극배선용 비아를 형성하기 위한 기판 식각 공정 없이 백-그라인딩 공정이 진행되기 때문에, 백-그라인딩 공정 시 고온 접합제보다 제거가 용이한 저온 접합제를 사용할 수 있어 공정이 용이하여 소자의 수율을 향상시키는 효과를 가진다.In addition, since the present invention forms a via pad for a source electrode wiring and performs a back-grinding process, a back-grinding process is performed without a substrate etching process for forming a via for a source electrode wiring, It is possible to use a low-temperature bonding agent which is easier to remove, so that the process is easy and the yield of the device is improved.
또한, 본 발명은 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각하고 충진하여 소스전극배선용 비아패드를 형성함으로써, 소스전극배선용 비아 전부가 충진되기 때문에 종래 기술의 대부분이 빈 소스전극배선용 비아보다 열 전도율이 높아 소자의 열방출을 향상시켜 소자의 성능을 향상시키는 효과를 가진다.In addition, the present invention forms a via pad for source electrode wiring by etching and filling the substrate in a thick state to a predetermined depth from the front surface, so that most of the prior art is filled with the via hole for the source electrode wiring, Is high, which improves the performance of the device by improving the heat emission of the device.
또한, 본 발명은 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각하고 충진하여 소스전극배선용 비아패드를 형성함으로써, 소자의 패키징을 위한 솔더본딩 시 사용되는 솔더와 플럭스가 기판으로 유입될 수 없어 소자의 신뢰성을 향상시키고 소자의 수명 단축을 방지하는 효과를 가진다.In addition, since the solder and flux used for solder bonding for packaging the device can not be introduced into the substrate by etching and filling the substrate in a thick state to a predetermined depth from the front to form a via pad for source electrode wiring, Thereby improving the reliability and preventing the life span of the device from being shortened.
또한, 본 발명은 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각함으로써, 얇은 상태의 기판을 후면에서부터 소정 깊이로 식각하는 것에 비해 안정적으로 식각할 수 있어 소스전극배선용 비아패드의 폭을 넓게 형성할 수 있어 전기 전도율 및 열 전도율을 향상시킬 수 있다.Further, by etching the substrate in a thick state to a predetermined depth from the front surface, the substrate can be etched stably in comparison with the case where the thin substrate is etched to a predetermined depth from the back surface, so that the width of the via pad for source electrode wiring can be made wide So that the electrical conductivity and the thermal conductivity can be improved.
도 1은 실시예에 따른 고전자이동도 트랜지스터를 나타낸 단면도이다.
도 2는 도 1의 소스전극에 형성된 복수의 소스전극배선용 비아패드를 나타낸 평면도이다.
도 3은 도 1의 소스전극에 형성된 하나의 소스전극배선용 비아패드를 나타낸 평면도이다.
도 4a 내지 도 4i는 실시예에 따른 고전자이동도 트랜지스터의 제조 방법을 나타내기 위한 단면도이다.1 is a cross-sectional view of a high electron mobility transistor according to an embodiment.
FIG. 2 is a plan view showing a plurality of source electrode wiring via pads formed on the source electrode of FIG. 1; FIG.
3 is a plan view showing a via pad for a source electrode wiring formed in the source electrode of FIG.
4A to 4I are cross-sectional views illustrating a method of manufacturing a high electron mobility transistor according to an embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art, and the following embodiments may be modified in various other forms, The present invention is not limited to the following embodiments. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는"포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a", "an," and "the" include plural forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, regions and / or regions, it should be understood that these elements, components, regions, layers and / Do. These terms do not imply any particular order, top, bottom, or top row, and are used only to distinguish one member, region, or region from another member, region, or region. Thus, the first member, region or region described below may refer to a second member, region or region without departing from the teachings of the present invention.
이하, 본 발명의 실시예들은 본 발명의 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, embodiments of the present invention should not be construed as limited to any particular shape of the regions illustrated herein, including, for example, variations in shape resulting from manufacturing.
도 1은 실시예에 따른 고전자이동도 트랜지스터를 나타낸 단면도이다. 도 1에 도시된 바와 같이, 실시예에 따른 고전자이동도 트랜지스터는 소스전극배선형성부위가 정의된 기판(11), 기판(11) 상부에 형성되는 베이스층(10), 소스전극배선형성부위의 베이스층(10) 상부에 형성되고 중공이 형성된 소스전극(SE), 소스전극(SE)과 이격되어 베이스층(10) 상부에 형성되는 드레인전극(DE), 소스전극(SE)과 드레인전극(DE) 사이 베이스층(10) 상부에 형성되는 게이트전극(GE), 소스전극(SE)의 중공 내측을 제외한 베이스층(10) 상부에 형성되는 제1 절연층(PAS1), 소스전극(SE)과 드레인전극(DE) 사이에 형성되며 제1 절연층(PAS1)과 게이트전극(GE)을 덮는 제2 절연층(PAS2), 소스전극(SE)의 중공 외측의 소스전극(SE) 상면부터 게이트전극(GE)과 드레인전극(DE) 사이의 제2 절연층(PAS2) 상면까지 형성되는 필드플레이트(FDP), 중공 내측으로 소스전극배선형성부위의 베이스층(10) 및 기판(11)을 전면에서부터 소정 깊이로 식각하고 전도체를 충진하여 형성되는 소스전극배선용 비아패드(VAP), 소스전극배선용 비아패드(VAP)에서 연장되어 일체로 형성되는 소스전극패드(PSE), 드레인전극(DE) 상측에 형성되는 드레인전극패드(PDE), 소스전극패드(PSE) 외주면과 드레인전극패드(PDE) 외주면 사이에서 필드플레이트(FDP)를 덮으며 형성되는 제3 절연층(PAS3)을 포함한다. 필드플레이트(FDP)는 소스전극패드(PSE)의 외주면 둘레를 따라 형성된다.1 is a cross-sectional view of a high electron mobility transistor according to an embodiment. 1, the high electron mobility transistor according to the embodiment includes a
여기서, 기판(11) 상부에 베이스층(10)이 형성된다. 그리고 소스전극(SE)과 전기적으로 연결되는 소스전극패드(PSE)가 소스전극배선용 비아패드(VAP) 상부에 형성된다. 이때, 소스전극배선용 비아패드(VAP)는 소스전극패드(PSE)를 통하여 소스전극(SE)과 전기적으로 연결된다. 또한, 상기 드레인전극(DE)과 전기적으로 연결되는 드레인전극패드(PDE)가 드레인전극(DE) 상부에 형성된다.Here, the
기판(11)은 소스전극배선형성부위, 상기 소스전극배선형성부위의 상측으로 단차(S)를 가지며 형성되는 소스전극패드형성부위, 드레인전극패드형성부위 및 필드플레이트형성부위가 각각 정의되며, 사파이어(Al2O3), 질화 갈륨(GaN), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 이루어질 수 있다. 그리고 베이스층(10)은 상기 소스전극배선형성부위의 둘레 외측을 따라 기판(11) 상부에 형성되며, 핵형성층(12) 상부에 버퍼층(13)이 형성되고, 버퍼층(13) 상부에 배리어층(15)이 형성되어 이루어진다. 여기서, 핵형성층(12)과 버퍼층(13)과 배리어층(15)은 각각 알루미늄나이트라이드(AlN)와 갈륨나이트라이드(GaN)와 알루미늄 갈륨나이트라이드(AlGaN)로 이루어질 수 있다. 소스전극(SE)은 상기 소스전극패드형성부위의 단차(S)가 만들어지도록 중공을 가지는 중공 형성체로써, 베이스층(10) 상부에 형성된다. 그리고 드레인전극(DE)은 소스전극(SE)과 이격되어 베이스층(10) 상부에 형성된다. 게이트전극(GE)은 소스전극(SE)과 드레인전극(DE) 사이 소정부위의 베이스층(10) 상부에 형성된다.A source electrode pad formation region, a drain electrode pad formation region, and a field plate formation region, each having a step S as an upper portion of the source electrode wiring formation region, are defined in the
이하, 소스전극배선용 비아패드(VAP)에 대해 상세하게 설명한다.Hereinafter, the via pad for a source electrode wiring (VAP) will be described in detail.
도 2는 도 1의 소스전극(SE)에 형성된 복수의 소스전극배선용 비아패드(VAP)를 나타낸 평면도이고, 도 3은 도 1의 소스전극(SE)에 형성된 하나의 소스전극배선용 비아패드(VAP)를 나타낸 평면도이다.FIG. 2 is a plan view showing a plurality of source electrode wiring via pads VAP formed in the source electrode SE of FIG. 1, and FIG. 3 is a plan view of one of the source electrode wiring via pads VAP Fig.
소스전극배선용 비아패드(VAP)는 기판(11)과 베이스층(10)으로 둘러싸이고 소스전극배선형성부위에 전면에서부터 소정 깊이로 식각하고 충진하여 형성된다. 그리고 소스전극배선용 비아패드(VAP)는 소스전극패드(PSE)와 일체형으로 형성된다.The via pad VAP for the source electrode wiring is formed by being surrounded by the
이때, 소스전극배선용 비아패드(VAP)는 기판(11)의 전면에서부터 소정 깊이로 식각하고 충진하여 형성되기 때문에, 전면측 방향인 상부부위의 직경이 후면측 방향인 하부부위보다 크게 형성될 수 있다. 이 경우, 후면에서부터 식각하는 종래 기술과 소스전극배선용 비아패드(VAP)의 모양과 반대로 형성된다. 하지만, 보쉬공정(Bosch process) 등으로 상부부위와 하부부위의 직경을 동일하게 식각 할 수도 있다. At this time, since the via pad VAP for source electrode wiring is formed by etching and filling at a predetermined depth from the front surface of the
그리고 소스전극배선용 비아패드(VAP)는 후술될 소스전극패드(PSE) 및 드레인전극패드(PDE) 형성 이후 백-그라인딩 공정 시, 기판(11)의 후면까지 관통된다. 그렇게 하면 종래 기술에 기판(11) 후면에서 소스전극배선용 비아패드(VAP)를 형성한 것과 같이 전면과 후면을 관통하는 소스전극배선용 비아패드(VAP)가 형성된다. 따라서 종래 기술에서처럼 후면에서 소스전극배선용 비아패드(VAP)를 형성할 경우 발생하는 문제점들을 해결하면서도 전면과 후면을 관통하는 소스전극배선용 비아패드(VAP)가 형성되는 것이다. The via pad VAP for the source electrode wiring is penetrated to the back surface of the
여기서, 소스전극배선용 비아패드(VAP)는 트랜지스터의 전기 전도율 및 열 전도율을 향상시키도록, 상기 소스전극배선형성부위를 구리(Cu), 금(Au) 등 전도체로 충진하여 형성된다.Here, the via pad VAP for the source electrode wiring is formed by filling the source electrode wiring formation portion with a conductor such as copper (Cu) or gold (Au) to improve the electrical conductivity and the thermal conductivity of the transistor.
또한, 상기 소스전극배선용 비아패드(VAP)는 도 2에 도시된 바와 같이, 소스전극(SE)에 적어도 하나 이상 형성되거나, 도 3에 도시된 바와 같이, 소스전극(SE)의 전체 면적의 50% 이상을 차지하며 형성될 수 있다. 모두 비아패드(VAP)를 통한 전기 전도율 및 열 전도율을 향상시키기 위함이다. As shown in FIG. 2, the via pad VAP for the source electrode wiring may be formed in at least one or more than one of the source electrodes SE, % ≪ / RTI > All to improve electrical conductivity and thermal conductivity through the via pad (VAP).
전면에서 소스전극배선용 비아패드(VAP)를 형성할 경우, 그 개수를 하나만 형성할 수도 있고, 트랜지스터의 열방출 효율을 향상시키기 위하여 둘 이상의 복수개로 형성할 수 있다. 또한, 소스전극배선용 비아패드(VAP)를 하나만 형성할 경우에도 도 3에 도시된 것처럼 소스전극(SE)의 전체면적의 50% 이상으로 소스전극배선용 비아패드(VAP)를 형성함으로써 전기 전도율 및 열 전도율을 향상시킬 수 있다. 소스전극배선용 비아패드(VAP)를 하나만 형성할 경우 도 3에 도시된 것처럼 그 크기를 소스전극(SE)의 크기와 모양에 근접하게 형성한다면 전기 전도율 및 열 전도율을 향상시킬 수 있다. When the via pad VAP for the source electrode wiring is formed on the front surface, only one of the via pads VAP may be formed, or a plurality of the via pads VAP may be formed to improve the heat emission efficiency of the transistor. In the case of forming only one via pad VAP for the source electrode wiring, as shown in FIG. 3, by forming the via pad VAP for the source electrode wiring to not less than 50% of the total area of the source electrode SE as shown in FIG. 3, The conductivity can be improved. If only one via pad VAP for source electrode wiring is formed, if the size of the via pad VAP is formed close to the size and shape of the source electrode SE as shown in FIG. 3, the electrical conductivity and thermal conductivity can be improved.
본 발명은 두꺼운 상태의 기판(11)을 전면에서부터 소정 깊이로 식각함으로써, 얇은 상태의 기판(11)을 후면에서부터 소정 깊이로 식각하는 것에 비해 안정적으로 식각할 수 있어 소스전극배선용 비아패드(VAP)의 폭을 넓게 형성할 수 있으므로 도 2와 도3과 같이 소스전극배선용 비아패드(VAP)를 형성할 수 있어 전기 전도율 및 열 전도율을 향상시킬 수 있다.The present invention can stably etch the
이하, 실시예에 따른 고전자이동도 트랜지스터의 제조 방법을 상세하게 설명한다. Hereinafter, a method for manufacturing a high electron mobility transistor according to an embodiment will be described in detail.
도 4a 내지 도 4i는 실시예에 따른 고전자이동도 트랜지스터의 제조 방법을 나타내기 위한 단면도이다.4A to 4I are cross-sectional views illustrating a method of manufacturing a high electron mobility transistor according to an embodiment.
본 발명의 실시예에 따른 고전자이동도 트랜지스터의 제조 방법은 소스전극배선형성부위가 정의된 기판(11) 상부에 베이스층(10)을 형성하는 단계, 상기 소스전극배선형성부위의 베이스층(10) 상부에 중공이 형성된 소스전극(SE)과 소스전극배선형성부위와 이격된 베이스층(10) 상부에 드레인전극(DE)을 형성하는 단계, 소스전극(SE)과 드레인전극(DE) 및 베이스층(10)의 전면에 제1 절연층(PAS1)을 형성하는 단계, 소스전극(SE)과 드레인전극(DE) 사이의 소정부위의 제1 절연층(PAS1)을 제거하여 노출된 베이스층(10) 상부에 게이트전극(GE)을 형성하는 단계, 전면에 제2 절연층(PAS2)을 형성하는 단계, 소스전극(SE)의 중공과 소스전극(SE) 상면 일부의 제2 절연층(PAS2) 및 제1 절연층(PAS1)을 제거하여 노출된 소스전극(SE)부터 게이트전극(GE)과 드레인전극(DE) 사이의 제2 절연층(PAS2) 상면까지 필드플레이트(FDP)를 형성하는 단계, 전면에 제3 절연층(PAS3)을 형성하는 단계, 상기 소스전극배선형성부위의 소스전극(SE) 중공 내측의 제3 절연층(PAS3), 베이스층(10) 및 기판(11)을 전면에서부터 소정의 깊이로 식각하여 소스전극배선용 비아(VA)를 형성하는 단계, 상기 소스전극(SE) 상부의 상기 제3 절연층(PAS3) 일부를 제거하여 소스전극패드용 비아(PSEVA)를 형성하고, 드레인전극(DE) 상부의 제3 절연층(PAS3), 제2 절연층(PAS2) 및 제1 절연층(PAS1)의 일부를 제거하여 노출된 드레인전극(DE) 상부에 드레인전극패드용 비아(PDEVA)를 형성하는 단계, 소스전극배선용 비아(VA), 소스전극패드용 비아(PSEVA) 및 드레인전극패드용 비아(PDEVA)를 전도체로 충진하여 각각 소스전극배선용 비아패드(VAP), 소스전극패드(PSE) 및 드레인전극패드(PDE)를 형성하는 단계를 포함한다.A method of manufacturing a high electron mobility transistor according to an embodiment of the present invention includes the steps of forming a
또한, 필드플레이트(FDP)는 소스전극(SE)의 중공에 대응되는 중공을 구비하고, 소스전극배선용 비아패드(VAP) 및 소스전극패드(PSE)를 형성하는 단계는 필드플레이트(FDP)의 중공에 상기 전도체가 충진되어, 필드플레이트(FDP)가 소스전극패드(PSE) 외주면 둘레를 따라 형성된다.In addition, the field plate FDP has a hollow corresponding to the hollow of the source electrode SE, and the step of forming the via pad VAP and the source electrode pad PSE for the source electrode wiring includes the step of forming the hollow The field plates FDP are formed along the circumference of the source electrode pad PSE.
또한, 소스전극배선용 비아패드(VAP), 소스전극패드(PSE) 및 드레인전극패드(PDE)를 형성하는 단계 이후에, 상기 소스전극배선용 비아패드(VAP)가 상기 기판(11)의 후면에 노출되도록 상기 기판 하부를 그라인딩하는 단계 및 기판(11)의 후면에 노출된 비아패드(VAP)와 연결되는 배면층(BSP)을 형성하는 단계를 더 포함한다. After the step of forming the source electrode wiring via pad (VAP), the source electrode pad (PSE) and the drain electrode pad (PDE), the via pad for source electrode wiring VAP is exposed on the back surface of the substrate 11 (BSP) connected to the via pad (VAP) exposed on the rear surface of the substrate (11).
도 4a에 도시된 바와 같이, 실시예에 따른 고전자이동도 트랜지스터의 제조 방법은 기판(11) 상부에 베이스층(10)을 증착한다. 여기서, 베이스층(10)은 핵형성층(12)과 버퍼층(13)과 배리어층(15)이 적층되어 이루어질 수 있다. 그리고 핵형성층(12)과 버퍼층(13)과 배리어층(15)은 각각 알루미늄나이트라이드(AlN)와 갈륨나이트라이드(GaN)와 알루미늄 갈륨나이트라이드(AlGaN)로 이루어질 수 있다. 그리고 상기 소스전극패드형성부위는 상기 소스전극배선형성부위보다 면적이 크다. 또한, 후술될 공정에서 형성되는 소스전극배선용 비아패드(VAP) 상측의 필드플레이트(FDP)가 위치될 상기 필드플레이트형성부위는 상기 소스전극패드형성부위보다 면적이 크다.As shown in FIG. 4A, a method of manufacturing a high electron mobility transistor according to an embodiment includes depositing a
도 4b에 도시된 바와 같이, 베이스층(10) 상부에 상기 소스전극패드형성부위의 단차(S)가 만들어지도록 중공을 가지는 중공 형성체인 소스전극(SE)을 형성하고, 소스전극(SE)과 이격되어 상기 베이스층(10) 상부에 드레인전극(DE)을 형성한다.4B, a source electrode SE is formed on the
즉, 포토리소그래피(photolithography) 공정을 진행하기 위해 감광막(미도시)을 도포한다. 이후, 소스전극(SE) 및 드레인전극(DE)이 형성될 부위에만 상기 감광막이 제거되도록, 상기 감광막을 선택적으로 노광 및 현상한다. 이때, 소스전극(SE) 및 드레인전극(DE)이 형성될 부위의 베이스층(10)만 노출된다.That is, a photoresist film (not shown) is applied to perform a photolithography process. Thereafter, the photoresist film is selectively exposed and developed such that the photoresist film is removed only in a region where the source electrode SE and the drain electrode DE are to be formed. At this time, only the
그리고 상기 감광막을 마스크로 전면에 제1 도전층(미도시)을 증착하고, 리프트 오프(lift-off) 공정 등을 진행하여 상기 소스전극패드형성부위의 단차(S)가 만들어지도록 중공을 가지는 중공 형성체인 소스전극(SE), 소스전극(SE)과 이격된 드레인전극(DE)을 형성한다. 여기서, 상기 제1 도전층은 Ti/Al/Ni/Au, Ti/Al/Ti/Ni/Au 등의 오믹 접촉(ohmic contact)용 금속으로 이루어질 수 있다. 또한, 상기 제1 도전층을 증착한 후 열처리하여 오믹 접촉을 형성한다.Then, a first conductive layer (not shown) is deposited on the entire surface of the photoresist layer as a mask, and a lift-off process is performed to form a hollow S Thereby forming a source electrode SE and a drain electrode DE spaced apart from the source electrode SE. Here, the first conductive layer may be made of an ohmic contact metal such as Ti / Al / Ni / Au or Ti / Al / Ti / Ni / Au. Also, the first conductive layer is deposited and then annealed to form an ohmic contact.
본 실시예에서는 소스전극(SE)이 중공형상인 경우로 설명하고 있으나, 소스전극(SE)이 중공형상이 아닌 경우도 가능하며, 이 경우에는 소스전극(SE)의 중앙부분을 포함하여 그 하방으로 식각할 수도 있으며, 그 공정은 당업자라면 이해할 수 있으므로 상세한 설명을 생략한다. Although the source electrode SE is hollow in this embodiment, the source electrode SE may not be hollow. In this case, the source electrode SE may include a center portion of the source electrode SE, And the process can be understood by those skilled in the art, so that a detailed description thereof will be omitted.
도 4c에 도시된 바와 같이, 상기 소스전극(SE)과 드레인전극(DE)을 포함한 전면에 제1 절연층(PAS1)을 증착하고, 후공정에서 게이트전극(GE) 하부부위가 형성될 베이스층(10)이 노출되도록, 포토리소그래피 공정을 진행하여 제1 절연층(PAS1)을 선택 식각한다. 여기서, 상기 제1 절연층(PAS1)은 질화규소(silicon nitride) 등으로 이루어진다.A first insulating layer PAS1 is deposited on the entire surface including the source electrode SE and the drain electrode DE as shown in FIG. The first insulation layer PAS1 is selectively etched by performing a photolithography process so that the first insulation layer PAS1 is exposed. Here, the first insulating layer PAS1 is made of silicon nitride or the like.
제1 절연층(PAS1)이후, 게이트전극(GE) 상부부위가 게이트전극(GE)의 하부부위보다 면적이 넓기 때문에, 포토리소그래피 공정을 진행하여 게이트전극(GE)의 상부부위가 안착될 제1 절연층(PAS1)을 노출시킨다. 노출된 제1 절연층(PAS1)부분은 게이트전극(GE)의 하부부위를 위해서 선택적으로 식각된 제1 절연층(PAS1)의 양측부분이다.Since the upper portion of the gate electrode GE is wider than the lower portion of the gate electrode GE after the first insulating layer PAS1, the photolithography process is performed, and the first portion of the gate electrode GE, The insulating layer PAS1 is exposed. The portion of the exposed first insulating layer PAS1 is both side portions of the first insulating layer PAS1 selectively etched for the lower portion of the gate electrode GE.
그 다음, 상기 게이트전극(GE)을 형성할 부위가 노출된 전면에 제2 도전층(미도시)을 증착하고 리프트 오프 공정을 진행하여 게이트전극(GE)을 형성한다. 여기서, 상기 제2 도전층은 Ni/Au, Ti/Al/Ni/Au, Ti/Al/Ti/Ni/Au 등으로 이루어질 수 있다. 그리고 게이트전극(GE)은 소스전극(SE)과 드레인전극(DE) 사이에 형성된다.Next, a second conductive layer (not shown) is deposited on the entire exposed surface of the gate electrode GE, and a lift-off process is performed to form the gate electrode GE. The second conductive layer may be formed of Ni / Au, Ti / Al / Ni / Au, Ti / Al / Ti / Ni / The gate electrode GE is formed between the source electrode SE and the drain electrode DE.
도 4d에 도시된 바와 같이, 게이트전극(GE) 상부 및 제1 절연층(PAS1) 상부에 제2 절연층(PAS2)을 증착한다. 여기서, 제2 절연층(PAS2)은 질화규소 등으로 이루어진다.As shown in FIG. 4D, a second insulating layer PAS2 is deposited on the gate electrode GE and the first insulating layer PAS1. Here, the second insulating layer PAS2 is made of silicon nitride or the like.
그리고 포토리소그래피 공정을 진행하여 후술될 공정에서 형성되는 소스전극배선용 비아패드(VAP) 상측의 필드플레이트(FDP)가 위치될 상기 필드플레이트형성부위의 제1, 제2 절연층(PAS1, PAS2)을 제거한다. 이때, 상기 제1, 제2 절연층(PAS1, PAS2)을 제거한 부위의 베이스층(10)과 소스전극(SE)은 노출된다.Then, the first and second insulating layers PAS1 and PAS2 on the field plate forming portion where the field plate FDP on the upper side of the via pad VAP for the source electrode wiring formed in the process to be described later are to be positioned, Remove. At this time, the
도 4e에 도시된 바와 같이, 포토리소그래피 공정을 진행하여 상기 노출된 베이스층(10)과 상기 필드플레이트형성부위 양측의 제2 절연층(PAS2)을 마스킹(masking)하고, 제3 도전층(미도시)을 증착하고 리프트 오프 공정을 진행하여 소스전극(SE)부터 게이트전극(GE)과 드레인전극(DE) 사이의 제2 절연층(PAS2)까지의 필드플레이트형성부위에 소스전극(SE)과 접촉되는 필드플레이트(FDP)를 형성한다. 여기서, 필드플레이트(FDP)는 소스전극(SE)의 중공에 대응되는 중공을 구비하고, Ti/Pt/Au, Ti/Al/Ni/Au, Ti/Al/Ti/Ni/Au 등으로 이루어질 수 있다.As shown in FIG. 4E, the photolithography process is performed to mask the exposed
도 4f에 도시된 바와 같이, 필드플레이트(FDP)를 포함한 전면에 제3 절연층(PAS3)을 증착하고, 제3 절연층(PAS3) 상부에 제1 시드(seed)층(SD1)을 증착한다. 여기서, 제1 시드층(SD1)은 스퍼터링(sputter) 등의 증착공정을 이용하여 증착되고, Ti/Cu, Ti/Al, Ti/W, Ti/Au, Ti/Ni/Cu 등으로 이루어질 수 있다.A third insulating layer PAS3 is deposited on the entire surface including the field plate FDP and a first seed layer SD1 is deposited on the third insulating layer PAS3 as shown in FIG. . The first seed layer SD1 is deposited using a deposition process such as sputtering and may be formed of Ti / Cu, Ti / Al, Ti / W, Ti / Au, Ti / Ni / .
이후, 제1 시드층(SD1) 상부에 포토리소그래피 공정을 진행하여 상기 소스전극배선형성부위 양측의 제1 시드층(SD1) 상부에 메탈마스크(19)를 성장시킨다. 이때, 메탈마스크(19)는 약 7~10㎛로 성장시킨다. 여기서, 상기 메탈마스크(19)는 니켈(Ni), 구리(Cu), 금(Au) 등으로 이루어질 수 있다.Thereafter, a photolithography process is performed on the first seed layer SD1 to grow the
그 다음, 메탈마스크(19)를 마스크로 사용하여 상기 소스전극배선형성부위의 제1 시드층(SD1), 제3 절연층(PAS3), 베이스층(10) 및 기판(11)을 전면에서부터 소정의 깊이로 식각하여 소스전극배선용 비아(VA)를 형성한다. 그 후, 제3 절연층(PAS3) 상부의 제1 시드층(SD1)과 메탈마스크(19)를 제거한다.Next, the first seed layer SD1, the third insulating layer PAS3, the
소스전극배선용 비아(VA)를 식각하는 크기는 소스전극(SE)의 중공부위의 크기에 맞게 식각하거나, 도 4f처럼 소스전극(SE)의 중공부위의 크기보다 작게 식각을 진행할 수도 있다. The size of etching the vias VA for the source electrode wiring may be etched according to the size of the hollow portion of the source electrode SE or may be smaller than the size of the hollow portion of the source electrode SE as shown in FIG.
도 4g에 도시된 바와 같이, 포토리소그래피 공정을 진행하여 상기 소스전극패드형성부위의 제3 절연층(PAS3)과 상기 드레인전극패드형성부위의 제1, 제2, 제3 절연층(PAS1, PAS2, PAS3)을 제거한다. 이때, 상기 소스전극패드형성부위에는 베이스층(10)과 소스전극(SE)이 노출된 소스전극패드용 비아(PSEVA)가 형성되고, 상기 드레인전극패드형성부위에는 드레인전극(DE)이 노출된 드레인전극패드용 비아(PDEVA)가 형성된다.As shown in FIG. 4G, the photolithography process is performed to form the third insulating layer PAS3 at the source electrode pad forming portion and the first, second and third insulating layers PAS1 and PAS2 at the drain electrode pad forming portion , PAS3) are removed. At this time, a source electrode pad via (PSEVA) in which the
도 4h에 도시된 바와 같이, 소스전극패드용 비아(PSEVA)와 드레인전극패드용 비아(PDEVA)를 포함한 전면에 제2 시드층(SD2)을 증착하고, 포토리소그래피 공정을 진행하여 소스전극패드용 비아(PSEVA) 상부 및 드레인전극패드용 비아(PDEVA) 상부의 제2 시드층(SD2)만 노출시킨다.The second seed layer SD2 is deposited on the entire surface including the via hole for the source electrode pad (PSEVA) and the drain electrode pad (PDEVA), and the photolithography process is performed to form the source electrode pad Only the second seed layer SD2 on the upper portion of the via (PSEVA) and the via (PDEVA) for the drain electrode pad is exposed.
그리고 상기 노출된 제2 시드층(SD2) 상부에 전도체를 성장시켜 상기 소스전극패드형성부위의 소스전극배선용 비아(VA)에 소스전극배선용 비아패드(VAP)를 형성하고, 소스전극배선용 비아패드(VAP) 상부의 소스전극패드용 비아(PSEVA)에 소스전극배선용 비아패드(VAP)와 일체로 소스전극패드(PSE)를 형성하며, 상기 드레인전극패드형성부위의 드레인전극패드용 비아(PDEVA)에 드레인전극패드(PDE)를 형성한다. 그 후, 소스전극패드(PSE) 양측과 드레인전극패드(PDE) 양측 제3 절연층(PAS3) 상부의 제2 시드층(SD2)을 제거한다. 여기서, 제2 시드층(SD2)은 Ti/Cu, Ti/Al, Ti/Ni/Cu, Ti/Au, 등으로 이루어질 수 있다. 그리고 상기 전도체는 구리(Cu), 금(Au) 등으로 이루어질 수 있다.Then, a conductor is grown on the exposed second seed layer SD2 to form a source electrode wiring via pad (VAP) in the source electrode wiring via (VA) at the source electrode pad formation portion, and the source electrode wiring via pad (PDEVA) for the drain electrode pad at the drain electrode pad forming part is formed integrally with the via pad for source electrode wiring (VAP) in the via hole (PSEVA) Thereby forming a drain electrode pad (PDE). Thereafter, the second seed layer SD2 on both sides of the source electrode pad PSE and the third insulating layer PAS3 on both sides of the drain electrode pad PDE is removed. The second seed layer SD2 may be formed of Ti / Cu, Ti / Al, Ti / Ni / Cu, Ti / Au, The conductor may be made of copper (Cu), gold (Au) or the like.
그리고 소스전극패드(PSE)가 필드플레이트(FDP) 중공을 관통하도록 필드플레이트(FDP) 중공에 전도체가 충진되어, 필드플레이트(FDP)가 소스전극패드(PSE) 외주면 둘레를 따라 형성될 수 있다.The field plate FDP may be filled with a conductor so that the source electrode pad PSE penetrates the field plate FDP and the field plate FDP may be formed around the periphery of the source electrode pad PSE.
도 4i에 도시된 바와 같이, 소스전극패드(PSE) 및 드레인전극패드(PDE)가 형성된 기판(11)의 전면과 대향하는 기판(11)의 후면을 백-그라인딩 한다. 여기서, 기판(11) 하부의 백-그라인딩 공정으로 소스전극배선용 비아패드(VAP)의 후단이 노출된다. 이때, 소스전극배선용 비아패드(VAP)의 높이는 약 50㎛ ~ 100㎛이다. 그리고 상기 백-그라인딩 공정은 도시하지 않았으나, 저온 접합체, 캐리어 웨이퍼(carrier wafer) 등을 사용하여 진행한다. 이때, 상기 백-그라인딩 공정은 상기 소스전극배선용 비아(VA)를 형성하기 위한 기판 식각 공정 없이 진행되기 때문에, 고온 접합제보다 제거가 용이한 저온 접합제를 사용할 수 있다. 여기서, 상기 백-그라인딩 공정은 저온 접합제로써 저온 왁스(Wax)를 사용하여 진행한다.Grinding the backside of the
그 다음, 상기 소스전극배선용 비아패드(VAP)의 후단이 노출된 기판(11)의 후면에 제3 시드층(SD3)을 증착한 다음, 제3 시드층(SD3)으로부터 제4 도전층(미도시)을 성장시켜 기판(11) 후면의 배면층(BSP)을 형성한다. 여기서, 상기 제3 시드층(SD3)은 Ti/Cu, Ti/Al, Ti/W, Ti/Au, Ti/Ni/Cu 등으로 이루어질 수 있다. 그리고 상기 배면층(BSP)은 전기 전도율 및 열 전도율을 향상시키도록, 구리(Cu), 금(Au) 등의 전도체로 이루어질 수 있다.Next, a third seed layer SD3 is deposited on the rear surface of the
상술한 바와 같이, 제1 실시예에 따른 고전자이동도 트랜지스터 및 그의 제조방법은 소스전극(SE)과 전기적으로 연결되는 소스전극배선을 소스전극(SE) 하부에 형성하는 공정에 있어서, 백-그라인딩 공정 전의 소자 형성 공정 중에 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각하고 충진하여 소스전극배선용 비아패드(VAP)를 형성함으로써, 백-그라인딩 공정을 진행하여 얇아진 기판의 후면에서부터 소정 깊이로 식각하는 종래 기술보다 식각속도가 증가하고, 식각 균일도를 향상시키며 기판의 크랙 발생을 억제하여 소자의 수율 및 소자의 신뢰성을 향상시킬 수 있다.As described above, the high electron mobility transistor and the manufacturing method thereof according to the first embodiment are characterized in that in the process of forming the source electrode wiring electrically connected to the source electrode SE under the source electrode SE, During the element forming process before the grinding process, the substrate in a thick state is etched and filled to a predetermined depth from the front to form a via pad (VAP) for source electrode wiring, thereby performing a back-grinding process to etch the substrate from a back surface of the thinned substrate to a predetermined depth The etching rate is increased, etching uniformity is improved, cracking of the substrate is suppressed, and the yield of the device and the reliability of the device can be improved.
또한, 실시예에 따른 고전자이동도 트랜지스터 및 그의 제조방법은 소스전극배선용 비아패드(VAP)를 형성하고 백-그라인딩 공정을 진행하기 때문에, 백-그라인딩 공정 시 고온 접합제보다 제거가 용이한 저온 접합제를 사용할 수 있어 공정이 용이하여 소자의 수율을 향상시킬 수 있다.Further, since the high electron mobility transistor according to the embodiment and the manufacturing method thereof form the via pad (VAP) for source electrode wiring and perform the back-grinding process, the low-temperature A bonding agent can be used, so that the process can be easily performed and the yield of the device can be improved.
또한, 제1 실시예에 따른 고전자이동도 트랜지스터 및 그의 제조방법은 두꺼운 상태의 기판을 전면에서부터 소정 깊이로 식각하고 충진하여 소스전극배선용 비아패드(VAP)를 형성함으로써, 소스전극배선용 비아(VA) 전부가 충진되기 때문에 종래 기술의 대부분이 빈 소스전극배선용 비아(VA)보다 열 전도율이 높아 소자의 열방출을 향상시켜 소자의 성능을 향상시킬 수 있다.In the high electron mobility transistor according to the first embodiment and the method for manufacturing the same, the via-pad for source electrode wiring (VAP) is formed by etching and filling the substrate in a thick state to a predetermined depth from the front surface, The majority of the prior art has higher thermal conductivity than the vacant source electrode wiring vias VA so that the heat emission of the device can be improved and the performance of the device can be improved.
또한, 제1 실시예에 따른 고전자이동도 트랜지스터 및 그의 제조방법은 상기와 같이 소스전극배선용 비아(VA) 전부가 충진되기 때문에, 소자의 패키징을 위한 솔더본딩 시 사용되는 솔더와 플럭스가 기판으로 유입될 수 없어 소자의 신뢰성을 향상시키고 소자의 수명 단축을 방지할 수 있다.The high electron mobility transistor according to the first embodiment and the method for manufacturing the same according to the first embodiment are filled with the entirety of the source electrode wiring vias VA as described above so that the solder and flux used for solder bonding for packaging the device The reliability of the device can be improved and the lifetime of the device can be prevented from being shortened.
또한, 본 발명은 두꺼운 상태의 기판(11)을 전면에서부터 소정 깊이로 식각함으로써, 얇은 상태의 기판(11)을 후면에서부터 소정 깊이로 식각하는 것에 비해 안정적으로 식각할 수 있어 소스전극배선용 비아패드(VAP)의 폭을 넓게 형성할 수 있어 전기 전도율 및 열 전도율을 향상시킬 수 있다.In addition, the present invention can stably etch a
이상, 본 발명의 실시예에 따른 고전자이동도 트랜지스터 및 그의 제조방법에 관한 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러 가지 실시 변형이 가능함은 자명하다.Although the embodiments of the high electron mobility transistor and the method of manufacturing the same according to the embodiments of the present invention have been described above, various modifications may be made without departing from the scope of the present invention.
그러므로 본 발명의 범위에는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be construed as limited to the embodiments described, but should be determined by the scope of the appended claims, as well as the claims.
즉, 전술된 실시예는 모든 면에서 예시적인 것이며, 한정적인 것이 아닌 것으로 이해되어야 하며, 본 발명의 범위는 상세한 설명보다는 후술될 특허청구범위에 의하여 나타내어지며, 그 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is to be understood that the foregoing embodiments are illustrative and not restrictive in all respects and that the scope of the present invention is indicated by the appended claims rather than the foregoing description, It is intended that all changes and modifications derived from the equivalent concept be included within the scope of the present invention.
10 : 베이스층
11 : 기판
12 : 핵형성층
13 : 버퍼층
15 : 배리어층
19 : 메탈마스크
BSP : 배면층
VA : 소스전극배선용 비아
VAP : 소스전극배선용 비아패드
SE : 소스전극
PSEVA : 소스전극배선용 비아패드
PSE : 소스전극패드
GE : 게이트전극
DE : 드레인전극
PDEVA : 드레인전극패드용 비아패드
PDE : 드레인전극패드
PAS1 : 제1 절연층
PAS2 : 제2 절연층
PAS3 : 제3 절연층
SD1 : 제1 시드층
SD2 : 제2 시드층
SD3 : 제3 시드층
FDP : 필드플레이트
S : 단차부10: base layer 11: substrate
12: nucleation layer 13: buffer layer
15: barrier layer 19: metal mask
BSP: Backing layer VA: Via for source electrode wiring
VAP: via pad for wiring the source electrode SE: source electrode
PSEVA: via pad for source electrode wiring PSE: source electrode pad
GE: gate electrode DE: drain electrode
PDEVA: via pad for drain electrode pad PDE: drain electrode pad
PAS1: first insulation layer PAS2: second insulation layer
PAS3: Third insulating layer SD1: First seed layer
SD2: second seed layer SD3: third seed layer
FDP: field plate S: stepped part
Claims (17)
상기 기판 상부에 형성되는 베이스층;
상기 소스전극배선형성부위의 상기 베이스층 상부에 형성되고 중공이 형성된 소스전극;
상기 소스전극과 이격되어 상기 베이스층 상부에 형성되는 드레인전극;
상기 소스전극과 상기 드레인전극 사이 상기 베이스층 상부에 형성되는 게이트전극;
상기 소스전극의 중공 내측을 제외한 상기 베이스층상에 형성되는 제1 절연층;
상기 소스전극과 상기 드레인전극사이에 형성되며 상기 제1 절연층과 상기 게이트전극을 덮는 제2 절연층;
상기 소스전극의 중공 외측의 소스전극상면부터 상기 게이트전극과 상기 드레인전극 사이의 상기 제2 절연층 상면까지 형성되는 필드플레이트:
상기 중공 내측으로 상기 소스전극배선형성부위의 상기 베이스층 및 상기 기판을 전면에서부터 소정 깊이로 식각하고 전도체를 충진하여 형성되는 소스전극배선용 비아패드;
상기 소스전극배선용 비아패드에서 연장되어 일체로 형성되는 소스전극패드;
상기 드레인전극 상측에 형성되는 드레인전극패드; 및
상기 소스전극패드 외주면과 상기 드레인전극패드 외주면 사이에서 상기 필드플레이트를 덮으며 형성되는 제3 절연층을 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터.A substrate on which a source electrode wiring formation region is defined;
A base layer formed on the substrate;
A source electrode formed on the base layer at the source electrode wiring formation portion and having a hollow portion;
A drain electrode spaced apart from the source electrode and formed on the base layer;
A gate electrode formed on the base layer between the source electrode and the drain electrode;
A first insulating layer formed on the base layer except the hollow inside of the source electrode;
A second insulating layer formed between the source electrode and the drain electrode and covering the first insulating layer and the gate electrode;
A field plate formed from the top surface of the source electrode on the outside of the hollow of the source electrode to the top surface of the second insulating layer between the gate electrode and the drain electrode;
A via pad for a source electrode wiring formed by etching the base layer and the substrate at a portion where the source electrode wiring is formed in the cavity to a predetermined depth from the front and filling the conductor;
A source electrode pad extending from the via pad for the source electrode wiring and integrally formed therewith;
A drain electrode pad formed on the drain electrode; And
And a third insulating layer covering the field plate between the outer peripheral surface of the source electrode pad and the outer peripheral surface of the drain electrode pad.
상기 필드플레이트는 상기 소스전극패드의 외주면 둘레를 따라 형성되는 것을 특징으로 하는 고전자이동도 트랜지스터.The method according to claim 1,
Wherein the field plate is formed around an outer circumferential surface of the source electrode pad.
상기 소스전극배선용 비아패드, 상기 소스전극패드 및 상기 드레인전극패드는 구리, 금 중 어느 하나인 고전자이동도 트랜지스터.The method according to claim 1,
Wherein the via pad for source electrode wiring, the source electrode pad, and the drain electrode pad are any one of copper and gold.
전면측 방향인 상부부위의 직경이 후면측 방향인 하부부위의 직경보다 큰 고전자이동도 트랜지스터.The semiconductor device according to claim 1, wherein the via-
Wherein a diameter of an upper portion in a front side direction is larger than a diameter of a lower portion in a rear side direction.
상기 기판의 후면까지 관통된 구조인 것을 특징으로 하는 고전자이동도 트랜지스터.The semiconductor device according to claim 1, wherein the via-
Wherein the substrate has a structure penetrating to the back surface of the substrate.
상기 소스전극에 적어도 하나 이상 형성되는 것을 특징으로 하는 고전자이동도 트랜지스터.The semiconductor device according to claim 1, wherein the via-
Wherein at least one or more of the source electrode and the drain electrode are formed on the source electrode.
상기 소스전극의 전체 면적의 50% 이상을 차지하는 것을 특징으로 하는 고전자이동도 트랜지스터.The semiconductor device according to claim 1, wherein the via-
Of the total area of the source electrode.
갈륨나이트라이드(GaN)층을 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터.2. The semiconductor device according to claim 1,
Gallium nitride < / RTI > (GaN) layer.
상기 소스전극배선형성부위의 상기 베이스층 상부에 중공이 형성된 소스전극과, 상기 소스전극배선형성부위와 이격된 상기 베이스층 상부에 드레인전극을 형성하는 단계;
상기 소스전극과 상기 드레인전극 및 베이스층의 전면에 제1 절연층을 형성하는 단계;
상기 소스전극과 상기 드레인전극 사이의 소정부위의 상기 제1 절연층을 제거하여 노출된 상기 베이스층상에 게이트전극을 형성하는 단계;
전면에 제2 절연층을 형성하는 단계;
상기 소스전극의 중공과 상기 소스전극 상면 일부의 상기 제2 절연층 및 상기 제1 절연층을 제거하여 노출된 상기 소스전극부터 상기 게이트전극과 상기 드레인전극 사이의 상기 제2 절연층 상면까지 필드플레이트를 형성하는 단계;
전면에 제3 절연층을 형성하는 단계;
상기 소스전극배선형성부위의 상기 소스전극 중공 내측의 상기 제3 절연층, 상기 베이스층 및 상기 기판을 전면에서부터 소정의 깊이로 식각하여 소스전극배선용 비아를 형성하는 단계;
상기 소스전극 상부의 상기 제3 절연층 일부를 제거하고, 상기 드레인전극 상부의 상기 제3 절연층, 상기 제2 절연층 및 상기 제1 절연층의 일부를 제거하여 각각 소스전극패드용 비아 및 드레인전극패드용 비아를 형성하는 단계; 및
상기 소스전극배선용 비아, 상기 소스전극패드용 비아 및 상기 드레인전극패드용 비아를 전도체로 충진하여 각각 소스전극배선용 비아패드, 소스전극패드 및 드레인전극패드를 형성하는 단계를 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법. Forming a base layer on a substrate on which a source electrode wiring formation region is defined;
A source electrode having a hollow portion formed on the base layer at the source electrode wiring formation portion and a drain electrode formed on the base layer spaced apart from the source electrode wiring formation portion;
Forming a first insulating layer on the entire surface of the source electrode, the drain electrode, and the base layer;
Removing the first insulating layer at a predetermined portion between the source electrode and the drain electrode to form a gate electrode on the exposed base layer;
Forming a second insulating layer on the front surface;
Removing the second insulating layer and the first insulating layer of the hollow portion of the source electrode and a portion of the upper surface of the source electrode to expose the field plate from the exposed source electrode to the upper surface of the second insulating layer between the gate electrode and the drain electrode, ;
Forming a third insulating layer on the front surface;
Forming a source electrode wiring via by etching the third insulating layer, the base layer, and the substrate inside the source electrode wiring forming portion at the source electrode wiring forming portion to a predetermined depth from the front surface;
Removing a portion of the third insulating layer above the source electrode, removing a portion of the third insulating layer, the second insulating layer, and the first insulating layer above the drain electrode to form a via hole for the source electrode pad, Forming vias for electrode pads; And
And filling the vias for the source electrode wiring, the vias for the source electrode pad, and the vias for the drain electrode pad with a conductor to form a via pad for a source electrode wiring, a source electrode pad and a drain electrode pad, respectively. A method of manufacturing an electron mobility transistor.
상기 소스전극의 중공에 대응되는 중공을 구비하고,
상기 소스전극배선용 비아패드 및 상기 소스전극패드를 형성하는 단계는,
상기 필드플레이트의 중공에 상기 전도체가 충진되어, 상기 필드플레이트가 상기 소스전극패드 외주면 둘레를 따라 형성되는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법.10. The field plate as claimed in claim 9,
And a hollow corresponding to the hollow of the source electrode,
Wherein the step of forming the source electrode wiring via pad and the source electrode pad comprises:
Wherein the hollow of the field plate is filled with the conductor, and the field plate is formed along the periphery of the source electrode pad.
상기 소스전극배선용 비아패드, 상기 소스전극패드 및 상기 드레인전극패드를 형성하는 단계 이후에,
상기 소스전극배선용 비아패드가 상기 기판의 후면에 노출되도록 상기 기판 하부를 그라인딩하는 단계; 및
상기 기판의 후면에 노출된 상기 비아패드와 연결되는 배면층을 형성하는 단계를 더 포함하는 고전자이동도 트랜지스터의 제조방법.10. The method of claim 9,
After the step of forming the via pad for the source electrode wiring, the source electrode pad and the drain electrode pad,
Grinding the lower portion of the substrate so that the via pad for the source electrode wiring is exposed on a rear surface of the substrate; And
And forming a backside layer connected to the via pad exposed on the backside of the substrate.
트랜지스터의 열방출을 향상시키도록, 구리, 금 중 어느 하나인 고전자이동도 트랜지스터의 제조방법.10. The semiconductor device according to claim 9, wherein the via pad for the source electrode wiring, the source electrode pad,
A method of fabricating a high electron mobility transistor, the method comprising the steps of:
상기 소스전극과 인접한 상부부위의 직경이 상기 기판과 인접한 하부부위의 직경보다 큰 상기 소스전극배선용 비아패드를 형성하는 고전자이동도 트랜지스터의 제조방법.The method according to claim 9, wherein forming the via-
Wherein the via hole for the source electrode wiring is formed such that the diameter of the upper portion adjacent to the source electrode is larger than the diameter of the lower portion adjacent to the substrate.
상기 소스전극에 적어도 하나 이상 형성하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법.10. The semiconductor device according to claim 9, wherein the via-
Wherein at least one of the source electrode and the drain electrode is formed on the source electrode.
상기 소스전극의 전체 면적의 50% 이상을 차지하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법.10. The semiconductor device according to claim 9, wherein the via-
Of the total area of the source electrode. The method of claim < RTI ID = 0.0 > 1, < / RTI >
갈륨나이트라이드(GaN)층을 포함하는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법.10. The organic electroluminescent device according to claim 9,
Gallium nitride < / RTI > (GaN) layer.
상기 소스전극패드와 일체로 형성되는 것을 특징으로 하는 고전자이동도 트랜지스터의 제조방법.10. The semiconductor device according to claim 9, wherein the via-
Wherein the source electrode pad is formed integrally with the source electrode pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2016/011540 WO2017069463A1 (en) | 2015-10-23 | 2016-10-14 | High electron mobility transistor and manufacturing method therefor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20150147655 | 2015-10-23 | ||
| KR1020150147655 | 2015-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170048127A true KR20170048127A (en) | 2017-05-08 |
| KR101841632B1 KR101841632B1 (en) | 2018-03-23 |
Family
ID=60163747
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160047555A KR101841632B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
| KR1020160047550A KR101856688B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
| KR1020160047549A KR101856687B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
| KR1020160047552A KR101841631B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160047550A KR101856688B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
| KR1020160047549A KR101856687B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
| KR1020160047552A KR101841631B1 (en) | 2015-10-23 | 2016-04-19 | High electron mobility transistor and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (4) | KR101841632B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230034728A1 (en) * | 2021-07-30 | 2023-02-02 | Globalfoundries U.S. Inc. | Integrated circuit structure with through-metal through-substrate interconnect and method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190090231A (en) * | 2018-01-24 | 2019-08-01 | (주)웨이비스 | A high electron mobility transistor(HEMT) including high reliability field plate without crek and method of manufacturing them |
| US10483356B2 (en) * | 2018-02-27 | 2019-11-19 | Siliconix Incorporated | Power semiconductor device with optimized field-plate design |
| KR20230061224A (en) * | 2021-10-28 | 2023-05-08 | (주)웨이비스 | Transistor and method for manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086398A (en) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP5298559B2 (en) * | 2007-06-29 | 2013-09-25 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JP5347342B2 (en) * | 2008-06-10 | 2013-11-20 | 富士通株式会社 | Manufacturing method of semiconductor device |
| US9214423B2 (en) * | 2013-03-15 | 2015-12-15 | Semiconductor Components Industries, Llc | Method of forming a HEMT semiconductor device and structure therefor |
-
2016
- 2016-04-19 KR KR1020160047555A patent/KR101841632B1/en active IP Right Grant
- 2016-04-19 KR KR1020160047550A patent/KR101856688B1/en active IP Right Grant
- 2016-04-19 KR KR1020160047549A patent/KR101856687B1/en active IP Right Grant
- 2016-04-19 KR KR1020160047552A patent/KR101841631B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230034728A1 (en) * | 2021-07-30 | 2023-02-02 | Globalfoundries U.S. Inc. | Integrated circuit structure with through-metal through-substrate interconnect and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170048126A (en) | 2017-05-08 |
| KR20170048125A (en) | 2017-05-08 |
| KR20170048124A (en) | 2017-05-08 |
| KR101856688B1 (en) | 2018-05-14 |
| KR101841631B1 (en) | 2018-03-23 |
| KR101856687B1 (en) | 2018-05-14 |
| KR101841632B1 (en) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101920715B1 (en) | High Electron Mobility Transistor and method of manufacturing the same | |
| JP5970736B2 (en) | Manufacturing method of semiconductor device | |
| CN103311244B (en) | Semiconductor device and the method being used for producing the semiconductor devices | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| KR101841632B1 (en) | High electron mobility transistor and fabrication method thereof | |
| KR101758082B1 (en) | Methods of manufacturing nitride semiconductor devices | |
| WO2020255259A1 (en) | Semiconductor device and method for producing same | |
| JP2013033918A (en) | High electron mobility transistors and methods of manufacturing the same | |
| KR20150077735A (en) | Nitride semiconductor device | |
| US9490214B2 (en) | Semiconductor device and method of fabricating the same | |
| KR102059981B1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI692039B (en) | Manufacturing method of semiconductor device | |
| KR20180065334A (en) | A high electron mobility transistor with roughness formed in the lower part of the substrate and manufacturing method thereof | |
| JP2015173225A (en) | Semiconductor device and manufacturing method for the same | |
| CN113906571B (en) | Semiconductor device and method for manufacturing the same | |
| KR102064880B1 (en) | Semiconductor device And Method Of Fabricating The Same | |
| US20230268431A1 (en) | GaN-Based High Electron Mobility Transistors and Fabrication Method Thereof | |
| KR100999793B1 (en) | Fabrication method for semiconductor light emitting device | |
| KR20210054435A (en) | Methods of fabricating semiconductor device | |
| JP2023112681A (en) | HEMT device ohmic contact manufacturing method and HEMT device | |
| JP2015060920A (en) | Semiconductor device and manufacturing method of the same | |
| KR20230061224A (en) | Transistor and method for manufacturing the same | |
| JP2013069816A (en) | Semiconductor device and manufacturing method of the same | |
| KR20200077369A (en) | Method of manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |