KR20170047688A - Printed circuit board and method for manufacturing the same - Google Patents

Printed circuit board and method for manufacturing the same Download PDF

Info

Publication number
KR20170047688A
KR20170047688A KR1020150148077A KR20150148077A KR20170047688A KR 20170047688 A KR20170047688 A KR 20170047688A KR 1020150148077 A KR1020150148077 A KR 1020150148077A KR 20150148077 A KR20150148077 A KR 20150148077A KR 20170047688 A KR20170047688 A KR 20170047688A
Authority
KR
South Korea
Prior art keywords
layer
forming
carbon
core
circuit board
Prior art date
Application number
KR1020150148077A
Other languages
Korean (ko)
Other versions
KR102473406B1 (en
Inventor
문진석
안석환
강명삼
정도영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150148077A priority Critical patent/KR102473406B1/en
Priority to JP2016058028A priority patent/JP6911242B2/en
Publication of KR20170047688A publication Critical patent/KR20170047688A/en
Application granted granted Critical
Publication of KR102473406B1 publication Critical patent/KR102473406B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon

Abstract

A printed circuit board according to an embodiment of the present invention includes a core. The core includes a carbon reinforcing layer including a carbon material and an insulating layer formed around the carbon material, and a first photosensitive insulating layer laminated on the carbon reinforcing layer. Accordingly, the present invention can improve rigidity.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

기술의 발전에 따라 전자 기기는 고기능화을 요구하고 있으며, 이와 더불어 소형화, 경량화를 추구하고 있다. With the development of technology, electronic devices are required to be highly functional, and in addition, they are pursuing miniaturization and weight reduction.

이에 따라 전자 기기에 장착되는 인쇄회로기판은 다층화되고 있으며 회로의 복잡도는 증가하고 있다. As a result, the printed circuit board mounted on the electronic device has become multi-layered and the circuit complexity is increasing.

인쇄회로기판의 고밀도 소형화를 위해 효율적인 다층화 작업 및 미세홀 가공에 대한 기술이 요구된다.In order to achieve high density and miniaturization of printed circuit boards, there is a demand for efficient multilayering and fine hole processing.

대한민국 공개특허공보 제2015-0104828호 (2015.09.16)Korean Patent Laid-Open Publication No. 2015-0104828 (2015.09.16)

본 발명의 목적은 강성이 개선된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide a printed circuit board with improved rigidity and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 코어를 포함하는 인쇄회로기판에 있어서, 코어는 탄소재와 탄소재 주변에 형성된 절연층을 포함하는 탄소 보강층 및 탄소 보강층 상에 적층되는 제1 감광성 절연층을 포함한다.According to one aspect of the present invention, there is provided a printed circuit board comprising a core, wherein the core includes a carbon reinforcing layer including a carbon material and an insulating layer formed around the carbon material, and a first photosensitive insulating layer laminated on the carbon reinforcing layer .

본 발명의 다른 측면에 따르면, 탄소 보강층상에 제1 감광성 절연층을 적층하여 코어를 형성하는 단계 및 코어 상에 빌드업층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to another aspect of the present invention, there is provided a printed circuit board manufacturing method comprising: forming a core by laminating a first photosensitive insulating layer on a carbon reinforcing layer; and forming a buildup layer on the core.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 코어를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 빌드업층을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 5 내지 도 21은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 공정도이다. 1 is a view illustrating a printed circuit board according to an embodiment of the present invention.
2 is a view illustrating a core of a printed circuit board according to an embodiment of the present invention.
3 is a view illustrating a build-up layer of a printed circuit board according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
5 to 21 are process drawings illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a printed circuit board according to a first embodiment of the present invention; Fig. A duplicate description will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.It is also to be understood that the terms first, second, etc. used hereinafter are merely reference numerals for distinguishing between identical or corresponding components, and the same or corresponding components are defined by terms such as first, second, no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

인쇄회로기판Printed circuit board

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)을 나타낸 도면이다.1 is a view illustrating a printed circuit board 1000 according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 코어(100) 및 코어(100) 상에 빌드업층(200)을 포함한다.Referring to FIG. 1, a printed circuit board 1000 according to an embodiment of the present invention includes a core 100 and a build-up layer 200 on the core 100.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 코어(100)를 나타낸 도면이다.2 is a view illustrating a core 100 of a printed circuit board 1000 according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 코어(100)는 탄소 보강층(110) 및 제1 감광성 절연층(150)을 포함하며, 탄소 보강층(110)은 탄소재(111)와 절연층(112)를 포함한다.2, a core 100 according to an embodiment of the present invention includes a carbon-reinforced layer 110 and a first photosensitive insulation layer 150. The carbon-reinforced layer 110 includes a carbon material 111, Layer 112, as shown in FIG.

탄소 보강층(110)은 탄소재(111) 상하에 절연층(112)이 적층되어 기판의 강성(stiffness)을 높일 수 있다.The carbon-stiffening layer 110 can increase the stiffness of the substrate by stacking the insulating layer 112 on and under the carbon material 111.

탄소재(111)는 탄소 섬유(carbon fiber), 그래파이트 시트(graphite sheet) 등을 포함하는 개념이다.The carbon material 111 is a concept including carbon fiber, graphite sheet, and the like.

탄소재(111)는 인장 강도(tensile strength)와 인장 탄성률(Tensile modulus, 인장에 대한 탄성 계수)이 높아 기판의 강성(stiffness)을 높일 수 있다. The carbon material 111 has a high tensile strength and a tensile modulus (elastic modulus to tensile), which can increase the stiffness of the substrate.

탄소재(111)의 인장 탄성률(Tensile modulus)은 400Gpa 이상이며, 바람직하게는 500Gpa 이상일 수 있다. The tensile modulus of the carbon material 111 is 400 GPa or more, preferably 500 GPa or more.

탄소재(111)의 높은 인장 탄성률에 의해 인쇄회로기판(1000) 전체의 인장 탄성률은 50Gpa 이상 개선될 수 있다. The tensile elastic modulus of the entire printed circuit board 1000 can be improved by 50 GPa or more due to the high tensile elastic modulus of the carbon material 111. [

인쇄회로기판(1000) 전체의 인장 탄성률이 개선됨으로써, 인쇄회로기판(1000)에 부품이 실장 시에 발생하는 휘어짐(warpage) 문제를 해결할 수 있다.The tensile elastic modulus of the entire printed circuit board 1000 is improved to solve the problem of warpage caused when the components are mounted on the printed circuit board 1000.

더 나아가, 탄소재(111)는 내열성이 우수하여 인쇄회로기판(1000)의 열적 안정성을 높힐 수 있다. 결과적으로, 인쇄회로기판(1000)의 고온 공정 중 발생하는 기판의 변형을 최소화 할 수 있다. Further, the carbon material 111 is excellent in heat resistance and can improve the thermal stability of the printed circuit board 1000. As a result, the deformation of the substrate occurring during the high-temperature process of the printed circuit board 1000 can be minimized.

탄소재(111)는 모듈러스가 높은 PAN계 탄소 섬유, 내변형성이 높은 피치(Pitch)계의 탄소 섬유 중 어느 하나 이상을 포함할 수 있다.The carbon material 111 may include at least one of PAN-based carbon fibers having high modulus and pitch-based carbon fibers having high resistance to deformation.

탄소재(111)는 인쇄회로기판의 최적의 인장 강도(high tensile strength) 및 인장 탄성률(Tensile modulus, 인장에 대한 탄성계수)을 도출하기 위해 탄소 보강층(110)에 함유되는 함유량, 종류 및 배치 형태가 다를 수 있다. The carbonaceous material 111 may have a content, a kind, and a configuration (for example, the carbonaceous material) contained in the carbon-reinforced layer 110 in order to derive an optimal tensile strength and a tensile modulus Can be different.

절연층(112)은 탄소재(111) 상에 형성될 수 있다. The insulating layer 112 may be formed on the carbon material 111.

절연층(112)은 수지재일 수 있으며, 에폭시 수지와 같은 열 경화성 수지, 폴리이미드(PI)와 같은 열 가소성 수지가 포함될 수 있지만, 본 발명의 일 실시예에 따른 절연층(112)은 감광성 절연물질로 이용되는 것이 바람직하다. The insulating layer 112 may be a resin material and may include a thermosetting resin such as an epoxy resin or a thermoplastic resin such as polyimide (PI). However, the insulating layer 112 according to an embodiment of the present invention may include a photosensitive insulating It is preferable to be used as a material.

구체적으로, 절연층(112)이 PID, 솔더레지스트와 같은 감광성 절연물질로 형성됨으로써, 레이저, 드릴 등을 사용하지 않고 관통홀 또는 비아홀이 형성될 수 있다. Specifically, the insulating layer 112 is formed of a photosensitive insulating material such as a PID or a solder resist, so that a through hole or a via hole can be formed without using a laser, a drill, or the like.

절연층(112)을 관통하는 비아를 형성하는 방법은 인쇄회로기판의 제조방법에서 보다 상세히 설명한다.The method of forming the vias through the insulating layer 112 will be described in more detail in the method of manufacturing the printed circuit board.

인쇄회로기판(1000)은 탄소 보강층(110)을 관통하는 제1 비아(121)를 더 포함할 수 있다.The printed circuit board 1000 may further include a first via 121 passing through the carbon-enriched layer 110.

제1 비아(121)는 전도성 물질(123)로 형성될 수 있으며, 전도성 페이스트와 같은 전도성 물질(123)이 충진될 수 있다.The first via 121 may be formed of a conductive material 123 and may be filled with a conductive material 123 such as a conductive paste.

제1 비아(121)가 전도성 페이스트로 충진되면, 전도성 페이스트의 높은 접착 특성으로 인하여 전기 전도도를 높일 수 있다. When the first vias 121 are filled with the conductive paste, the electrical conductivity can be increased due to the high adhesive property of the conductive paste.

비전도성 물질(122)은 탄소 보강층(110)과 제1 비아(121) 간 전기적 절연을 위해 제1 비아(121)와 탄소 보강층(110)의 사이에 개재될 수 있다. The non-conductive material 122 may be interposed between the first via 121 and the carbon-enriched layer 110 for electrical isolation between the carbon-enriched layer 110 and the first via 121.

인쇄회로기판(1000)은 탄소 보강층(110) 상에 형성되는 제1 회로패턴(131)을 더 포함할 수 있다. The printed circuit board 1000 may further include a first circuit pattern 131 formed on the carbon-reinforced layer 110.

제1 회로패턴(131)이 형성된 탄소 보강층(110) 상에는 제1 감광성 절연층(150)이 적층될 수 있다. The first photosensitive insulating layer 150 may be laminated on the carbon-reinforced layer 110 on which the first circuit patterns 131 are formed.

제1 감광성 절연층(150)은 감광성 절연물질로 형성될 수 있다. The first photosensitive insulating layer 150 may be formed of a photosensitive insulating material.

감광성 절연물질은 PID(photo-imageable dielectric), 솔더 레지스트(solder-resist) 등을 포함한다.The photosensitive insulating material includes a photo-imageable dielectric (PID), a solder-resist, and the like.

PID는 절연 특성, 차광 특성 및 내화학 특성이 있어, 내부에 미세한 비아홀(30μm 이하)을 형성하기에 유리한 물질이다. The PID has an insulating property, a light shielding property, and a chemical resistance, and is a material favorable for forming a fine via hole (30 μm or less) inside.

제2 비아(151)는 제1 감광성 절연층(150)을 관통하여 형성될 수 있으며, 제1 회로패턴(131)과 전기적으로 연결되도록 제1 회로패턴(131) 상에 형성될 수 있다. The second vias 151 may be formed through the first photosensitive insulating layer 150 and may be formed on the first circuit patterns 131 to be electrically connected to the first circuit patterns 131. [

제2 비아(151)와 연결되는 제1 회로패턴(131)은 패드이다.The first circuit pattern 131 connected to the second vias 151 is a pad.

제2 비아(151)는 제1 감광성 절연층(150)의 노광, 현상 공정으로 비아홀이 형성된 후, 비아홀에 전도성 페이스트가 충진됨으로써 형성될 수 있다. The second vias 151 may be formed by filling a via hole with a conductive paste after the via hole is formed by the exposure and development processes of the first photosensitive insulating layer 150.

도 3은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 빌드업층(200)을 나타낸 도면이다.3 is a view showing a build-up layer 200 of a printed circuit board 1000 according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 빌드업층(200)은 코어(100) 상에 적층되고, 제2 감광성 절연층(250)을 포함할 수 있다.3, a build-up layer 200 according to an exemplary embodiment of the present invention may be stacked on the core 100 and include a second photosensitive insulating layer 250. Referring to FIG.

빌드업층(200)은 제2 감광성 절연층(250)이 내부에 형성되는 제2 회로패턴(231) 또는 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 포함할 수 있다.The build-up layer 200 may include a second circuit pattern 231 in which the second photosensitive insulation layer 250 is formed, or a third via 221 passing through the second photosensitive insulation layer 250.

제2 감광성 절연층(250)은 제1 감광성 절연층(150)과 동일한 물질로 형성될 수 있으며, 제3 비아(221)는 제2 비아(151)과 동일한 공정에 의하여 형성될 수 있다.The second photosensitive insulating layer 250 may be formed of the same material as that of the first photosensitive insulating layer 150 and the third vias 221 may be formed by the same process as the second vias 151.

인쇄회로기판 제조방법Printed circuit board manufacturing method

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.4 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 5 내지 도 21은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 공정도이다.5 to 21 are process drawings illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 4 내지 21을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 제조방법은 코어(100)를 형성하는 단계(S100), 코어(100) 상에 빌드업층(200)을 형성하는 단계(S200) 및 빌드업층(200)을 일괄 적층하는 단계(S300)를 포함한다. 4 to 21, a method of manufacturing a printed circuit board 1000 according to an embodiment of the present invention includes forming a core 100 (S100), forming a buildup layer 200 on the core 100 (S200) and stacking the build-up layer (200) all together (S300).

도 5 내지 13은 본 발명의 일 실시예에 따른 코어(100)를 형성하는 제조방법을 나타낸 공정도로서, 도 5 내지 13을 참조하면, 코어(100)를 형성하는 단계(S100)는 탄소재(111) 상에 절연층(112)을 적층하여 탄소 보강층(110)을 형성하는 단계(S110)를 포함할 수 있다.FIGS. 5 to 13 are schematic views showing a manufacturing method of forming the core 100 according to an embodiment of the present invention. Referring to FIGS. 5 to 13, the step of forming the core 100 (S100) 111) may be formed by laminating an insulating layer 112 on the carbon-strengthening layer 110 (S110).

다음으로, 코어(100)를 형성하는 단계(S100)은 탄소 보강층(110)을 관통하는 제1 비아(121)를 형성하는 단계(S120)를 더 포함할 수 있다.Next, forming the core 100 (S100) may further include forming a first via 121 passing through the carbon-enriched layer 110 (S120).

제1 비아(121)를 형성하는 단계(S120)는 탄소 보강층(110)을 관통하는 제1 관통홀(10)을 형성하는 단계, 제1 관통홀(10) 내부에 비전도성 물질(122)을 충진하는 단계, 비전도성 물질(122) 내부에 제2 관통홀(20)을 형성하는 단계 및 제2 관통홀(20) 내부에 전도성 물질(123)을 충진하는 단계를 포함할 수 있다.Step S120 of forming the first vias 121 includes forming a first through hole 10 through the carbon reinforcing layer 110 and forming a first through hole 10 in the first through hole 10 by forming a non- Forming the second through-hole 20 in the non-conductive material 122 and filling the conductive material 123 in the second through-hole 20.

제1 관통홀(10) 또는 제2 관통홀(20)은 CNC 드릴 등에 의해 형성될 수 있다. 또한, 제1 관통홀(10)은 절연층(112)이 감광성 절연물질로 형성되면 노광 및 현상 공정에 의해 형성될 수 있다.The first through hole 10 or the second through hole 20 may be formed by a CNC drill or the like. The first through hole 10 may be formed by an exposure and development process when the insulating layer 112 is formed of a photosensitive insulating material.

코어(100)와 제1 비아(121)의 절연을 위해 제1 관통홀(10)은 내부에 비전도성 물질(122)이 충진될 수 있다.The first through hole 10 may be filled with the nonconductive material 122 to insulate the core 100 and the first via 121 from each other.

한편, 본 발명의 실시예에 따른 코어(100)를 형성하는 단계(S100)는 탄소 보강층(10) 상에 제1 회로패턴(131)을 형성하는 단계(S130)를 더 포함할 수 있다. 제1 회로패턴(131)은 회로 및 패드를 포함하는 개념이다.The step S100 of forming the core 100 according to an embodiment of the present invention may further include forming a first circuit pattern 131 on the carbon-enriched layer 10 (S130). The first circuit pattern 131 is a concept including a circuit and a pad.

탄소 보강층(100)에 제1 비아(121) 또는 제1 회로패턴(131)이 형성된 후 제1 비아(121) 또는 제1 회로패턴(131)의 형성된 탄소 보강층(100) 상에 제1 감광성 절연층(150)이 형성될 수 있다(S140).The first via 121 or the first circuit pattern 131 is formed on the carbon reinforcing layer 100 and then the first photosensitive insulation layer 130 is formed on the carbon reinforcing layer 100 on which the first via 121 or the first circuit pattern 131 is formed. The layer 150 may be formed (S140).

그 다음으로, 본 발명의 실시예에 따른 코어(100)를 형성하는 단계(S100)는 제1 감광성 절연층(150) 관통하는 제2 비아(151)를 형성하는 단계(S150)를 더 포함할 수 있다. Next, forming the core 100 according to the embodiment of the present invention (S100) further includes forming a second via 151 through the first photosensitive insulating layer 150 (S150) .

제2 비아(151)는 제1 감광성 절연층(150)을 관통하는 비아홀이 형성된 후 비아홀에 전도성 물질이 충진되어 형성될 수 있다. The second via 151 may be formed by forming a via hole passing through the first photosensitive insulating layer 150 and then filling the via hole with a conductive material.

비아홀은 레이저, 드릴 등을 이용한 홀 가공 없이 제1 감광성 절연층(150)의 노광, 현상 공정으로 형성될 수 있다. The via hole can be formed by the exposure and development process of the first photosensitive insulating layer 150 without hole processing using laser, drill, or the like.

또한, 제2 비아(151)는 전도성 페이스트가 충진되어 형성될 수 있으나, 비아홀에 도금층이 형성되어 형성되는 것을 배제하는 것은 아니다. In addition, although the second vias 151 can be formed by filling the conductive paste, it is not excluded that the plating layer is formed in the via hole.

도 14 내지 21은 본 발명의 일 실시예에 따른 빌드업층(200)을 형성하는 제조방법을 나타낸 공정도로서, 도 14 내지 21을 참조하면 빌드업층(200)을 형성하는 단계(S200)는 일면에 캐리어층(222)이 형성된 금속층(211)을 준비하는 단계(S210), 금속층(211)을 에칭하여 제2 회로패턴(231)을 형성하는 단계(S220), 제2 회로패턴(231) 상에 제2 감광성 절연층(250)을 형성하는 단계(S230), 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 형성하는 단계(S240) 및 캐리어층(222)을 제거하는 단계(S250)를 포함할 수 있다.FIGS. 14 to 21 are schematic views showing a manufacturing method of forming the buildup layer 200 according to an embodiment of the present invention. Referring to FIGS. 14 to 21, the step of forming the buildup layer 200 (S200) A step S220 of forming a second circuit pattern 231 by etching the metal layer 211 and a step S220 of forming a second circuit pattern 231 on the second circuit pattern 231 A step S240 of forming a third via 221 passing through the second photosensitive insulating layer 250 and a step of removing the carrier layer 222 (S250).

일면에 캐리어층(222)이 형성된 금속층(211)을 준비하는 단계(S210)에서 캐리어층(222)은 금속층(211)을 지지하는 수단이며, 금속층(211)에 회로 형성 시 워피지(warpage) 등의 발생을 최소화 하기 위해 금속층(211)의 일면에 형성된다. The carrier layer 222 is a means for supporting the metal layer 211 in the step S210 of preparing the metal layer 211 on which the carrier layer 222 is formed and a warpage is formed in the metal layer 211 when the circuit is formed. The metal layer 211 is formed on one surface thereof.

캐리어층(222)은 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate), 폴리이미드(Polyimide), 폴리에틸렌(Polyethylene), 폴리에틸렌(Polypropylene) 및 폴리에텔에텔 케톤(Poly ether ether ketone) 중 어느 하나 이상이 포함될 수 있다. The carrier layer 222 may be formed of any one of polyethylene terephthalate, polyethylene naphthalate, polyimide, polyethylene, polypropylene, and polyether ether ketone. One or more may be included.

금속층(211)은 동박일 수 있으며, 두께는 2μm 내지 36μm 범위일 수 있다. The metal layer 211 may be a copper foil, and the thickness may range from 2 탆 to 36 탆.

금속층(211)을 에칭하여 제2 회로패턴(231)을 형성하는 단계(S220)에서는 금속층(211) 위에 도금을 하고 에칭 공정을 거쳐 제2 회로패턴(231)이 형성될 수도 있다. In the step S220 of forming the second circuit pattern 231 by etching the metal layer 211, the second circuit pattern 231 may be formed on the metal layer 211 by plating and etching.

제2 회로패턴(231)은 Substractive 공법, Semi-additive 공법 및 addive 공법 중 어느 하나의 공법이 선택되어 형성될 수 있다.The second circuit pattern 231 may be formed by selecting any one of Substrate method, Semi-additive method, and addive method.

제2 회로패턴(231)은 회로 및 패드를 포함하는 개념이다.The second circuit pattern 231 is a concept including a circuit and a pad.

다음으로, 제2 회로패턴(231) 상에 제2 감광성 절연층(250)을 형성하는 단계(S230)가 수행될 수 있다.Next, a step S230 of forming a second photosensitive insulating layer 250 on the second circuit pattern 231 may be performed.

제2 감광성 절연층(250)은 제1 감광성 절연층(150)과 동일한 감광성 절연물질로 형성될 수 있다.The second photosensitive insulating layer 250 may be formed of the same photosensitive insulating material as the first photosensitive insulating layer 150.

다음으로, 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 형성하는 단계(S240)가 수행될 수 있다.Next, a step (S240) of forming a third via 221 passing through the second photosensitive insulation layer 250 may be performed.

제3 비아(221)를 형성하는 단계(S240)는 제2 감광성 절연층(250)에 제3 관통홀(30)을 형성하는 단계 및 제3 관통홀(30)에 전도성 물질(112)을 충진하는 단계를 포함하며, 제2 비아(151)를 형성하는 단계와 동일하게 수행될 수 있다. The step of forming the third vias 221 may include forming the third through holes 30 in the second photosensitive insulating layer 250 and filling the third through holes 30 with the conductive material 112 , And may be performed in the same manner as the step of forming the second vias 151.

제3 비아(221) 또는 제2 회로패턴(231)이 형성된 제2 감광성 절연층(250)으로부터 캐리어층(222)을 제거하여(S250) 빌드업층(200)이 형성될 수 있다. The build-up layer 200 may be formed by removing the carrier layer 222 from the second photosensitive insulation layer 250 having the third vias 221 or the second circuit pattern 231 formed thereon (S250).

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 빌드업층(200)을 복수로 형성하는 단계(S300)를 더 포함할 수 있다. The method of manufacturing a printed circuit board according to an embodiment of the present invention may further include forming a plurality of build-up layers 200 (S300).

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 복수의 빌드업층(200)을 코어(100) 상에 일괄 적층하는 단계(S300)를 더 포함할 수 있다.The method of manufacturing a printed circuit board according to an embodiment of the present invention may further include a step S300 of stacking a plurality of build-up layers 200 on the core 100 in a lump.

순차적으로 빌드업층을 코어에 적층하는 제조방법은 비아홀 가공, 적층, 도금 공정, 검사 및 표면 처리 공정을 순차적으로 반복해야 하기 때문에 제조 공정 시간이 길어지고, 제조 비용 또한 증가하게 된다.The manufacturing method of sequentially laminating the build-up layer on the core requires a repeated process of the via hole processing, the lamination, the plating process, the inspection and the surface treatment, so that the manufacturing process time is long and the manufacturing cost is increased.

따라서, 복수의 빌드업층(200)을 일괄적으로 코어(100) 상에 적층하는 제조방법은 상기 공정을 일괄적으로 진행할 수 있으므로, 빌드업층(200)을 순차적으로 코어(100) 상에 적층하는 제조 공정 보다 제조 시간 및 비용 면에서 유리하다.Therefore, the manufacturing method of laminating the plurality of build-up layers 200 on the core 100 collectively can carry out the above steps, so that the build-up layer 200 is sequentially stacked on the core 100 Which is advantageous in terms of manufacturing time and cost than the manufacturing process.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 빌드업층(200)의 최외각층에 솔더레지스트층(270)을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a printed circuit board according to an embodiment of the present invention may further include forming a solder resist layer 270 on the outermost layer of the build-up layer 200.

솔더레지스트층(270)이 빌드업층(200)의 최외각층에 형성됨으로써, 빌드업층(200)에 형성된 회로패턴을 보호할 수 있다.The circuit pattern formed on the build-up layer 200 can be protected by forming the solder resist layer 270 on the outermost layer of the build-up layer 200.

본 발명의 일 실시예에 따른 인쇄회로기판은 코어에 high strength 와 high modulus 특성을 가진 탄소 섬유와 같은 탄소재가 포함됨으로써 강성 (stiffness)이 개선될 수 있다.The printed circuit board according to an exemplary embodiment of the present invention may include a carbon material such as carbon fibers having high strength and high modulus characteristics to improve stiffness.

더 나아가, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 일괄 적층에 의해 형성되므로, 다층 인쇄회로기판 제조 시 제조 시간 및 제조 비용을 절감할 수 있다. Further, since the method of manufacturing a printed circuit board according to an embodiment of the present invention is formed by stacking, it is possible to reduce manufacturing time and manufacturing cost in manufacturing a multilayer printed circuit board.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

100: 코어
110: 탄소 보강층
111: 탄소재
112: 절연재
121: 제1 비아
123: 전도성 물질
122: 비전도성 물질
131: 제1 회로패턴
150: 제1 감광성 절연층
151: 제2 비아
200: 빌드업층
211: 금속층
222: 캐리어층
221: 제3 비아
231: 제2 회로패턴
250: 제2 감광성 절연층
270: 솔더레지스트층100: Core
110: carbon reinforcing layer
111: Tan material
112: Insulation material
121: First Via
123: Conductive material
122: Nonconductive material
131: first circuit pattern
150: first photosensitive insulating layer
151: Second Via
200: Buildup layer
211: metal layer
222: carrier layer
221: Third Via
231: second circuit pattern
250: second photosensitive insulating layer
270: solder resist layer

Claims (17)

코어를 포함하는 인쇄회로기판에 있어서,
상기 코어는,
탄소재와 상기 탄소재 상에 형성된 절연층을 포함하는 탄소 보강층; 및
상기 탄소 보강층 상에 적층되는 제1 감광성 절연층;을 포함하는 인쇄회로기판.
A printed circuit board comprising a core,
The core comprises:
A carbon reinforcing layer including a carbon material and an insulating layer formed on the carbon material; And
And a first photosensitive insulating layer laminated on the carbon reinforcing layer.
제1항에 있어서,
상기 탄소 보강층을 관통하는 제1 비아;를 더 포함하는 인쇄회로기판.
The method according to claim 1,
And a first via passing through said carbon-enriched layer.
제1항에 있어서,
상기 제1 비아는 전도성 물질로 충진되는, 인쇄회로기판.
The method according to claim 1,
Wherein the first via is filled with a conductive material.
제3항에 있어서,
상기 제1 비아와 상기 탄소 보강층의 사이에 개재되는 비전도성 물질;을 더 포함하는, 인쇄회로기판.
The method of claim 3,
And a non-conductive material interposed between the first via and the carbon-stiffening layer.
제1항에 있어서,
상기 탄소 보강층 상에 형성되는 제1 회로패턴;을 더 포함하는 인쇄회로기판.
The method according to claim 1,
And a first circuit pattern formed on the carbon reinforcing layer.
제5항에 있어서,
상기 제1 회로패턴과 전기적으로 연결되도록 상기 제1 감광성 절연층을 관통하는 제2 비아;를 더 포함하는 인쇄회로기판.
6. The method of claim 5,
And a second via penetrating the first photosensitive insulation layer to be electrically connected to the first circuit pattern.
제1항에 있어서,
상기 코어 상에 적층되고 제2 감광성 절연층을 포함하는 빌드업층;을 더 포함하는, 인쇄회로기판.
The method according to claim 1,
And a build-up layer laminated on the core and comprising a second photosensitive insulation layer.
탄소 보강층 상에 제1 감광성 절연층을 적층하여 코어를 형성하는 단계; 및
상기 코어 상에 빌드업층을 형성하는 단계;를 포함하고,
상기 탄소 보강층은 탄소재 및 절연층를 포함하는, 인쇄회로기판 제조방법.
Laminating a first photosensitive insulating layer on the carbon reinforcing layer to form a core; And
Forming a buildup layer on the core,
Wherein the carbon reinforcing layer comprises a carbonaceous material and an insulating layer.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
일면에 캐리어층이 형성된 금속층을 준비하는 단계;
상기 금속층을 에칭하여 제2 회로패턴을 형성하는 단계;
상기 제2 회로패턴 상에 제2 감광성 절연층을 형성하는 단계;
상기 제2 감광성 절연층을 관통하는 제3 비아를 형성하는 단계; 및
상기 캐리어층을 제거하는 단계;를 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
The step of forming the buildup layer
Preparing a metal layer having a carrier layer on one surface thereof;
Etching the metal layer to form a second circuit pattern;
Forming a second photosensitive insulating layer on the second circuit pattern;
Forming a third via through the second photosensitive insulation layer; And
And removing the carrier layer.
제9항에 있어서,
제3 비아를 형성하는 단계는
상기 제2 감광성 절연층을 관통하는 제3 관통홀을 형성하는 단계; 및
상기 제3 관통홀에 전도성 물질을 충진하는 단계;를 포함하는 인쇄회로기판 제조방법.
10. The method of claim 9,
The step of forming the third via
Forming a third through hole through the second photosensitive insulation layer; And
And filling the third through hole with a conductive material.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
상기 빌드업층을 복수로 형성하는 단계;를 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
The step of forming the buildup layer
And forming a plurality of build-up layers on the printed circuit board.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
복수의 상기 빌드업층을 상기 코어 상에 일괄 적층하는 단계;를 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
The step of forming the buildup layer
And stacking a plurality of buildup layers on the core in a lump.
제8항에 있어서,
상기 빌드업층의 최외각층에 솔더레지스트층을 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
And forming a solder resist layer on the outermost layers of the buildup layer.
제8항에 있어서,
상기 탄소 보강층을 관통하는 제1 비아를 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.

9. The method of claim 8,
And forming a first via through the carbon-enriched layer.

제14항에 있어서,
상기 제1 비아를 형성하는 단계는,
상기 탄소 보강층을 관통하는 제1 관통홀을 형성하는 단계;
상기 제1 관통홀 내부에 비전도성 물질을 충진하는 단계;
상기 비전도성 물질 내부에 제2 관통홀하는 단계; 및
상기 제2 관통홀 내부에 전도성 물질을 충진하는 단계;를 포함하는 인쇄회로기판 제조방법.
15. The method of claim 14,
Wherein forming the first via comprises:
Forming a first through hole through the carbon-enriched layer;
Filling the first through hole with a nonconductive material;
Conducting a second through hole in the nonconductive material; And
And filling the second through hole with a conductive material.
제8항에 있어서,
상기 탄소 보강층 상에 제1 회로패턴을 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
And forming a first circuit pattern on the carbon-enriched layer.
제8항에 있어서,
상기 제1 감광성 절연층을 관통하는 제2 비아를 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
9. The method of claim 8,
And forming a second via through the first photosensitive insulation layer.
KR1020150148077A 2015-10-23 2015-10-23 Printed circuit board and method for manufacturing the same KR102473406B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150148077A KR102473406B1 (en) 2015-10-23 2015-10-23 Printed circuit board and method for manufacturing the same
JP2016058028A JP6911242B2 (en) 2015-10-23 2016-03-23 Printed circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148077A KR102473406B1 (en) 2015-10-23 2015-10-23 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170047688A true KR20170047688A (en) 2017-05-08
KR102473406B1 KR102473406B1 (en) 2022-12-02

Family

ID=58711254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148077A KR102473406B1 (en) 2015-10-23 2015-10-23 Printed circuit board and method for manufacturing the same

Country Status (2)

Country Link
JP (1) JP6911242B2 (en)
KR (1) KR102473406B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028602A (en) * 2018-09-07 2020-03-17 삼성전기주식회사 Printed circuit board with embedded interconnect structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068855A (en) * 1999-08-25 2001-03-16 Matsushita Electric Works Ltd Multi-layered printed wiring board and its manufacture
JP2004363325A (en) * 2003-06-04 2004-12-24 Fujikura Ltd Multilayer wiring board and its manufacturing method
KR20080045824A (en) * 2006-11-21 2008-05-26 대덕전자 주식회사 Carbon fiber stiffener for printed circuit board
KR20150104828A (en) 2014-03-06 2015-09-16 삼성전기주식회사 Manufacturing method of multilayer printed circuit board comprising surface-treated insulating film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (en) * 1997-07-18 1999-02-12 Cmk Corp Printed wiring board and manufacture thereof
JP2006108211A (en) * 2004-10-01 2006-04-20 North:Kk Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board
JP3988764B2 (en) * 2004-10-13 2007-10-10 三菱電機株式会社 Printed wiring board substrate, printed wiring board, and printed wiring board substrate manufacturing method
JP4816343B2 (en) * 2006-09-05 2011-11-16 三菱電機株式会社 High heat dissipation substrate and manufacturing method thereof
US9313903B2 (en) * 2008-12-25 2016-04-12 Mitsubishi Electric Corporation Method of manufacturing printed wiring board
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068855A (en) * 1999-08-25 2001-03-16 Matsushita Electric Works Ltd Multi-layered printed wiring board and its manufacture
JP2004363325A (en) * 2003-06-04 2004-12-24 Fujikura Ltd Multilayer wiring board and its manufacturing method
KR20080045824A (en) * 2006-11-21 2008-05-26 대덕전자 주식회사 Carbon fiber stiffener for printed circuit board
KR20150104828A (en) 2014-03-06 2015-09-16 삼성전기주식회사 Manufacturing method of multilayer printed circuit board comprising surface-treated insulating film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028602A (en) * 2018-09-07 2020-03-17 삼성전기주식회사 Printed circuit board with embedded interconnect structure
US10903170B2 (en) 2018-09-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Also Published As

Publication number Publication date
JP6911242B2 (en) 2021-07-28
KR102473406B1 (en) 2022-12-02
JP2017085074A (en) 2017-05-18

Similar Documents

Publication Publication Date Title
US9119322B2 (en) Wiring board and method for manufacturing the same
US8735739B2 (en) Wiring board and method for manufacturing the same
US9113575B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US8119925B2 (en) Core substrate and printed wiring board
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
JP2012151372A (en) Wiring board and manufacturing method of the same
US10524360B2 (en) Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
JP2014175485A (en) Wiring board and manufacturing method of the same
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
US20110284282A1 (en) Wiring board and method for manufacturing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
JP2020057767A (en) Printed wiring board
JP2013197548A (en) Wiring board and manufacturing method of the same
US9253873B2 (en) Printed circuit board and method of manufacturing the same
KR102473406B1 (en) Printed circuit board and method for manufacturing the same
JP5931483B2 (en) Manufacturing method of component built-in multilayer printed wiring board, and component built-in multilayer printed wiring board
JP2018195657A (en) Rigid-flex multilayer printed wiring board
KR101987378B1 (en) Method of manufacturing printed circuit board
KR101148679B1 (en) Multilayer printed circuit board and manufacturing method thereof
CN102196673B (en) Method for manufacturing circuit structure
JP2020004930A (en) Printed-wiring board
JP5549853B2 (en) Multi-wire wiring board and manufacturing method thereof
KR100679070B1 (en) Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant