KR20170039062A - Light emitting device package - Google Patents
Light emitting device package Download PDFInfo
- Publication number
- KR20170039062A KR20170039062A KR1020160086022A KR20160086022A KR20170039062A KR 20170039062 A KR20170039062 A KR 20170039062A KR 1020160086022 A KR1020160086022 A KR 1020160086022A KR 20160086022 A KR20160086022 A KR 20160086022A KR 20170039062 A KR20170039062 A KR 20170039062A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- device package
- emitting device
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 238000006243 chemical reaction Methods 0.000 claims abstract description 55
- 238000000926 separation method Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 44
- 238000002955 isolation Methods 0.000 claims description 30
- 238000000465 moulding Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 243
- 239000000758 substrate Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000002096 quantum dot Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 SiO 2 Chemical class 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/851—Wavelength conversion means
- H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
- H10H20/8512—Wavelength conversion materials
- H10H20/8513—Wavelength conversion materials having two or more wavelength conversion materials
-
- H01L33/504—
-
- H01L33/36—
-
- H01L33/44—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명의 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 복수의 발광 영역 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드, 및 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층을 포함한다.A light emitting device package according to an exemplary embodiment of the present invention includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and includes a first surface and a second surface facing the first surface, A separation insulating layer extending from the first surface to the second surface to divide the light emitting structure into a plurality of light emitting regions, a first insulating layer connected to the first conductive semiconductor layer in each of the plurality of light emitting regions, A second electrode pad disposed on the first surface of the light emitting structure and connected in common to the second conductive semiconductor layer included in each of the plurality of light emitting regions, And a plurality of wavelength conversion layers disposed on the second surface in each of the plurality of light emitting regions.
Description
본 발명의 기술적 사상은 발광소자 패키지에 관한 것이다.
Technical aspects of the present invention relate to a light emitting device package.
반도체 발광소자는 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목을 받고 있다. 특히, GaN, AlGaN, InGaN, InAlGaN 등의 3족 질화물 기반의 질화물계 발광소자는 청색광 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.Semiconductor light emitting devices are known as next generation light sources having advantages such as long lifetime, low power consumption, fast response speed, and environmental friendliness, and they are attracting attention as an important light source in various products such as a backlight of a lighting device and a display device. In particular, a group III nitride-based light-emitting device such as GaN, AlGaN, InGaN, InAlGaN or the like plays an important role as a semiconductor light emitting device that outputs blue light or ultraviolet light.
이에 따라, 다양한 방면으로 LED의 용도가 확대됨에 따라 각 용도에 맞는 디자인의 자유도를 확보하기 위해서 소형화된 패키지가 요구되고 있다.
Accordingly, as the use of LEDs in various aspects is expanded, a miniaturized package is required in order to secure freedom of design for each application.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 다양한 색을 구현할 수 있는 소형화된 발광소자 패키지를 제공하는 것이다. SUMMARY OF THE INVENTION One of the technical problems to be solved by the technical idea of the present invention is to provide a miniaturized light emitting device package capable of implementing various colors.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 확장된 본딩 패드를 가지는 소형화된 발광소자 패키지를 제공하는 것이다.
SUMMARY OF THE INVENTION One of the technical problems to be solved by the technical idea of the present invention is to provide a miniaturized light emitting device package having an extended bonding pad.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 복수의 발광 영역 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드, 및 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층을 포함한다.A light emitting device package according to an embodiment of the present invention includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and includes a first surface and a second surface facing the first surface A first insulation layer formed on the first surface of the first conductive semiconductor layer and extending from the first surface to the second surface to separate the light emitting structure into a plurality of light emitting regions, A second electrode pad disposed on the first surface of the light emitting structure and connected to the second conductive semiconductor layer included in each of the plurality of light emitting regions, And a plurality of wavelength conversion layers disposed on the second surface in each of the plurality of light emitting regions.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물을 복수의 발광 영역으로 분할하는 분리 절연층, 상기 발광 구조물의 제1 면 상에 배치되며, 복수의 발광 영역 각각에 포함되는 상기 제1 도전형 반도체층들과 연결되는 복수의 제1 연결 전극들, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층들을 서로 전기적으로 연결하는 제2 연결 전극, 상기 복수의 제1 연결 전극 각각에 연결되는 복수의 제1 전극 패드, 및 상기 제2 연결 전극과 연결되는 제2 전극 패드를 포함한다. A light emitting device package according to an embodiment of the present invention includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, a separation insulating layer dividing the light emitting structure into a plurality of light emitting regions, A plurality of first connection electrodes disposed on the first surface of the light emitting structure and connected to the first conductive semiconductor layers included in each of the plurality of light emitting regions, A second connection electrode electrically connecting the second conductivity type semiconductor layers included in each of the plurality of light emitting regions to each other, a plurality of first electrode pads connected to each of the plurality of first connection electrodes, And a second electrode pad connected to the second connection electrode.
본 발명의 일 실시예에 따른 발광소자 패키지는, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 제1 면 및 상기 제1 면과 마주하는 제2 면을 갖는 발광 구조물, 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층, 상기 제1 면 상에 배치되며, 복수의 발광 영역 각각에 포함되는 상기 제1 도전형 반도체층들과 연결되는 복수의 제1 연결 전극들, 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층들을 서로 전기적으로 연결하는 제2 연결 전극, 상기 복수의 제1 연결 전극 각각에 연결되는 복수의 제1 전극 패드, 상기 제2 연결 전극에 연결되는 제2 전극 패드, 상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층, 상기 복수의 파장 변환층 상에 배치되는 복수의 필터층, 및 상기 복수의 파장 변환층의 사이 및 상기 분리 절연층 상에 배치되는 격벽을 포함한다.
A light emitting device package according to an embodiment of the present invention includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and includes a first surface and a second surface facing the first surface A first insulating layer formed on the first surface and extending from the first surface to the second surface to separate the light emitting structure into a plurality of light emitting regions, A second connection electrode electrically connecting the second conductivity type semiconductor layers included in each of the plurality of light emission regions to each other, and a plurality of first connection electrodes connected to the first conductivity type semiconductor layers, A plurality of first electrode pads connected to each of the plurality of first connection electrodes, a second electrode pad connected to the second connection electrodes, conversion A plurality of filter layers disposed on the plurality of wavelength conversion layers, and barrier ribs disposed between the plurality of wavelength conversion layers and on the isolation insulating layer.
본 발명의 일 실시예에 따르면, 다양한 색을 구현할 수 있는 소형화된 발광소자 패키지를 제공할 수 있다. According to an embodiment of the present invention, it is possible to provide a miniaturized light emitting device package capable of realizing various colors.
본 발명의 일 실시예에 따르면, 확장된 본딩 패드를 가지는 소형화된 발광소자 패키지를 제공할 수 있다.
According to an embodiment of the present invention, a miniaturized light emitting device package having an extended bonding pad can be provided.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 2a 및 도 2b는 도 1a에 도시된 발광소자 패키지의 I-I'선 및 II-II'선에 따른 단면도들이다.
도 3a 내지 도 9b는 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 12a 및 도 12b는 도 11a에 도시된 발광소자 패키지의 III-III'선 및 IV-IV'선에 따른 단면도들이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 16a 및 도 16b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 17a 및 도 17b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.
도 18a 및 도 18b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 19a 및 도 19b는 도 18a에 도시된 발광소자 패키지의 V-V'선 및 VI-VI'선에 따른 단면도들이다.
도 20a 및 도 20b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 21a 및 도 21b는 도 20a에 도시된 발광소자 패키지의 VII-VII'선 및 VIII-VIII'선에 따른 단면도들이다.
도 22a 내지 도 25은 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 공정별 도면들이다.
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 27a 및 도 27b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.
도 28a 및 도 28b는 도 27a에 도시된 발광소자 패키지의 X-X'선 및 XI-XI'선에 따른 단면도들이다.
도 29는 본 발명의 일 실시예에 따른 발광소자 패키지를 포함하는 디스플레이 패널을 개략적으로 나타낸 도면이다.1A and 1B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
FIGS. 2A and 2B are cross-sectional views taken along a line I-I 'and a line II-II' of the light emitting device package shown in FIG. 1A.
3A to 9B are cross-sectional views of major processes for explaining a method of manufacturing a light emitting device package according to an embodiment of the present invention.
10A and 10B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
11A and 11B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
12A and 12B are cross-sectional views taken along line III-III 'and line IV-IV' of the light emitting device package shown in FIG. 11A.
13A and 13B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
14A and 14B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
15A and 15B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
16A and 16B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
17A and 17B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
18A and 18B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
19A and 19B are cross-sectional views taken along line V-V 'and line VI-VI' of the light emitting device package shown in FIG. 18A.
20A and 20B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
FIGS. 21A and 21B are cross-sectional views taken along lines VII-VII 'and VIII-VIII' of the light emitting device package shown in FIG. 20A.
FIGS. 22A to 25 illustrate processes of a method of manufacturing a light emitting device package according to an embodiment of the present invention.
26A and 26B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
27A and 27B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
28A and 28B are cross-sectional views taken along the line X-X 'and line XI-XI' of the light emitting device package shown in FIG. 27A.
29 is a schematic view of a display panel including a light emitting device package according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 2a 및 도 2b는 도 1a에 도시된 발광소자 패키지의 I-I'선 및 II-II'선에 따른 단면도들이다.
1A and 1B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. FIGS. 2A and 2B are cross-sectional views taken along a line I-I 'and a line II-II' of the light emitting device package shown in FIG. 1A.
도 1a 내지 도 2b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10)는 3개의 발광 영역들(C1, C2, C3), 제1 및 제2 절연층(121a, 121b), 분리 절연층(126), 제1 콘택 전극들(123), 제1 연결 전극들(127), 제1 전극 패드들(131a, 131b, 131c), 제2 콘택 전극들(124), 제2 연결 전극(128), 제2 전극 패드(132), 몰딩부(134), 광조정부(150a, 150b, 150c) 및 격벽(145)을 포함할 수 있다. 광조정부(150a, 150b, 150c)는 파장 변환층들(151a, 151b, 151c) 및 필터층들(153a, 153b, 153c)을 포함할 수 있다.
1A and 1B, a light
구체적으로, 상기 발광소자 패키지(10)는 제1 도전형 반도체층(113), 활성층(115), 및 제2 도전형 반도체층(117)을 포함하는 발광 구조물(LS)을 포함할 수 있다. 상기 발광 구조물(LS)은 분리 절연층(126)에 의해 3개의 발광 영역들(C1, C2, C3)로 구분될 수 있다. 상기 발광 구조물(LS)은 제2 도전형 반도체층(117)에 의해 제공되는 제1 면 및 제1 도전형 반도체층(113)에 의해 제공되며 상기 제1 면과 마주하는 제2 면을 가지며, 분리 절연층(126)은 상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물(LS)을 3개의 발광 영역들(C1, C2, C3)로 구분할 수 있다. 분리 절연층(126)의 일면이 상기 제2 면과 공면(co-planar)을 이룰 수 있다. 제1 내지 제3 발광 영역들(C1, C2, C3)의 활성층(115)은 동일한 광을 방출하도록 구성될 수 있다. 예를 들어, 상기 활성층(115)은 청색 광(예, 440㎚~460㎚) 또는 자외선 광(예, 380㎚~440㎚)을 방출할 수 있다.Specifically, the light
상기 발광소자 패키지(10)는 각 발광 영역(C1, C2, C3)마다 구비되며, 제2 도전형 반도체층(117) 및 활성층(115)을 관통하여 제1 도전형 반도체층(113)에 연결되는 3개의 제1 연결 전극들(127), 제1 도전형 반도체층(113)과 제1 연결 전극들(127) 사이에 배치되는 제1 콘택 전극들(123), 제1 연결 전극들(127) 상에 배치되며, 상기 발광 영역의 개수와 동일한 개수로 구비되는 제1 전극 패드들(131a, 131b, 131c), 상기 제1 내지 제3 발광 영역들(C1, C2, C3)의 제2 도전형 반도체층들(117)에 공통적으로 연결되는 제2 연결 전극(128), 제2 도전형 반도체층들(117)과 제2 연결 전극(128) 사이에 배치되는 제2 콘택 전극들(124), 상기 제1 전극 패드들(131a, 131b, 131c)과 같은 쪽에 배치되며, 상기 제2 연결 전극(128) 상에 구비되는 제2 전극 패드(132)을 포함할 수 있다. 가운데 배치된 제2 발광영역(C2)에 연결되는 제1 연결전극(127)은 이웃하는 제3 발광 영역(C3)의 일부를 덮도록 연장된 부분을 가지고, 그 연장된 부분 상에 제1 전극패드(131b)가 구비될 수 있다. 제2 연결전극(128)은 제1 내지 제3 발광 영역들(C1, C2, C3)에 걸쳐 일체로 배치될 수 있다. 제1 연결 전극(127)은 절연층들(121a, 121b, 126)에 형성된 제1 관통홀(H1)을 통해서 제1 도전형 반도체층(113)에 연결되고, 제2 연결 전극(128)은 절연층들(121a, 121b, 126)에 형성된 제2 관통홀(H2)을 통해서 제2 도전형 반도체층(117)에 연결될 수 있다. 제1 전극 패드들(131a, 131b, 131c)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 상기 제1 면 상에 배치될 수 있다. 제1 전극 패드들(131a, 131b, 131c)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 상기 제1 면의 꼭지점에 인접하여 배치될 수 있다. 제1 발광 영역(C1)의 아래에는 제1 전극 패드(131a)와 제2 전극 패드(132)가 배치되고, 제3 발광 영역(C3)의 아래에는 제1 전극 패드들(131b, 131b)가 배치될 수 있다. 일 실시예에서, 제1 도전형 반도체층(113)은 n형 반도체층이고, 제2 도전형 반도체층(117)은 p형 반도체층이며, 상기 제2 전극 패드(132)는 제1 내지 제3 발광 영역들(C1, C2, C3)의 p형 반도체층들에 연결되는 공통 양극(common anode)일 수 있다. 이와 달리, 일 실시예에서 제1 도전형 반도체층(113)은 p형 반도체층이고, 제2 도전형 반도체층(117)은 n형 반도체층이며, 제2 전극 패드(132)는 제1 내지 제3 발광 영역들(C1, C2, C3)의 n형 반도체층들에 연결되는 공통 음극(common cathode)일 수 있다.
The light
상기 발광소자 패키지(10)는 제2 도전형 반도체층들(117) 및 활성층들(115)로부터 제1 연결 전극들(127)을 전기적으로 절연시키는 제1 및 제2 절연층(121a, 121b), 상기 발광 구조물(LS), 상기 제1 전극 패드들(131a, 131b, 131c) 및 상기 제2 전극 패드(132)를 감싸며, 상기 제1 전극 패드들(131a, 131b, 131c) 및 상기 제2 전극 패드(132)의 하면들부를 노출시키는 몰딩부(134), 상기 제1 내지 제3 발광 영역들(C1, C2, C3) 상에 구비되어 상기 제1 내지 제3 발광 영역들(C1, C2, C3)로부터 방출되는 광을 변환하는 제1 내지 제3 파장 변환층들(151a, 151b, 151c), 상기 제1 내지 제3 파장 변환층(151a, 151b, 151c) 상에 구비되어 상기 제1 내지 제3 발광 영역들(C1, C2, C3) 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 제1 내지 제3 필터층들(153a, 153b, 153c), 상기 제1 내지 제3 파장 변환층들(151a, 151b, 151c) 및 상기 제1 내지 제3 필터층들(153a, 153b, 153c) 사이에 배치되는 격벽(145)를 포함할 수 있다. 격벽(145)는 분리 절연층(126)과 연결되도록 분리 절연층(126) 상에 배치될 수 있다. 격벽(145)은 제1 내지 제3 파장 변환층들(151a, 151b, 151c)을 투과하는 광이 서로 간섭하지 않도록 광차단 물질을 포함할 수 있다. 예를 들어, 상기 격벽(145)은 실리콘(Si), 블랙 매트릭스(black matrix) 수지 등을 포함할 수 있다. The light
제1 파장 변환층(151a)와 제1 필터층(153a)는 제1 광조정부(150a)를 이루고, 제2 파장 변환층(151b)와 제2 필터층(153b)는 제2 광조정부(150b)를 이루고, 제3 파장 변환층(151c)와 제1 필터층(153c)는 제3 광조정부(150c)를 이룰 수 있다.The first
제1 내지 제3 파장변환층들(151a, 151b, 151c)은 형광체 또는 양자점(Quantum Dot, QD)과 같은 파장변환물질들을 포함할 수 있다. 일 실시예에서, 상기 제1 내지 제3 발광 영역들(C1, C2, C3)이 UV 광을 발광하고, 제1 파장 변환층(151a)이 적색 형광체를, 제2 파장 변환층(151b)가 녹색 형광체를, 제3 파장 변환층(151c)이 청색 형광체를 포함하는 경우에는, 제1 내지 제3 필터층들(153a, 153b, 153c)은 상기 제1 내지 제3 발광 영역들(C1, C2, C3)로부터 방출되는 UV 광을 선택적으로 차단하고, 제1 내지 제3 파장 변환층들(151a, 151b, 151c)로부터 방출되는 적색광, 녹색광 및 청색광을 투과시킬 수 있다. The first to third
이와 달리, 일 실시예에서, 상기 제1 내지 제3 발광 영역들(C1, C2, C3)이 청색광을 발광하고, 제1 파장 변환층(151a)이 적색 형광체를, 제2 파장 변환층(151b)가 녹색 형광체를, 제3 파장 변환층(151c)은 상기 제2 파장 변환층(151b)보다 적은 농도의 녹색 형광체를 포함하는 경우에는, 제1 및 제2 필터층들(153a, 153b)은 상기 제1 및 제2 발광 영역들(C1, C2)로부터 방출되는 청색광을 선택적으로 차단하고, 제3 필터층(153c)은 제3 발광 영역(C3)으로부터 방출되는 청색광을 투과시킬 수 있다. Alternatively, the first to third light emitting regions C1, C2, and C3 may emit blue light, and the first
또한, 상기 필터층들(153a, 153b, 153c)은 상기 복수의 파장 변환층들(151a, 151b, 151c)로부터 방출되는 광의 특정 파장 영역을 선택적으로 차단할 수 있다. 이로써, 상기 필터층들(153a, 153b, 153c)은 상기 파장 변환층들(151a, 151b, 151c)로부터 방출되는 광들의 반치폭(FWHM)이 감소될 수 있다. In addition, the
파장 변환층들(151a, 151b, 151c)은 상기 설명한 실시예들에 한정되지 않고 다양한 조합의 형광체들을 포함할 수 있다.
The
도 3a 내지 도 9b는 도 1a 내지 도 2b의 발광소자 패키지(10)의 제조방법을 설명하기 위한 주요 공정별 단면도이다. 구체적으로 상기 발광소자 패키지의 제조방법은 웨이퍼 레벨 칩스케일 패키지(wafer level chip-scale package)의 제조방법에 대한 것이다. 이하, 주요 공정 도면에서는 보다 용이한 이해를 위해서 일부 발광소자 패키지의 단면을 확대하여 도시한다. 도 3a, 도 4a, 도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 도 1a의 I-I' 선에 따른 단면을 기준으로 도시한 것이고, 도 3b, 도 4b, 도 5b, 도 6b, 도 7b, 도 8b 및 도 9b는 도 1a의 II-II' 선에 따른 단면을 기준으로 도시한 것이다.
3A to 9B are cross-sectional views of major processes for explaining a method of manufacturing the light emitting
도 3a 및 도 3b를 참조하면, 상기 발광소자 패키지(10)의 제조방법은 제1 도전형 반도체층(113), 활성층(115) 및 제2 도전형 반도체층(117)를 포함하는 발광 구조물(LS)이 형성된 기판(101)를 마련하는 단계로 시작될 수 있다. 3A and 3B, a method of manufacturing the light emitting
상기 기판(101)은 필요에 따라 절연성, 도전성 또는 반도체 기판이 사용될 수 있다. 예를 들어, 상기 기판(101)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.The
상기 발광 구조물(LS)은 복수의 발광 영역들을 구성하기 위해 상기 기판(101) 상에 형성된 III족 질화물계 반도체층의 에피택셜층들을 포함할 수 있다. 제1 도전형 반도체층(113)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si, Ge, Se, Te 등일 수 있다. 활성층(115)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 가지는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다. 제2 도전형 반도체층(117)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg, Zn, Be 등일 수 있다. 기판(101)과 제1 도전형 반도체층(113) 사이에 버퍼층이 형성될 수 있다. 상기 버퍼층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일 수 있다. 예를 들어, 상기 버퍼층은 AlN, AlGaN, 또는 InGaN일 수 있다. 필요에 따라, 상기 버퍼층은 서로 다른 조성을 가지는 복수의 층을 조합하여 형성하거나, 조성을 점진적으로 변화시킨 단일 층으로 형성할 수도 있다.The light emitting structure LS may include epitaxial layers of a Group III nitride-based semiconductor layer formed on the
다음으로, 제2 도전형 반도체층(117) 및 활성층(115)의 일부를 제거하여 제1 도전형 반도체층(113)의 일부가 노출되도록 개구부가 형성되고, 그 후 제1 절연층(121a)이 증착될 수 있다. 상기 개구부는 각 발광 영역마다 1개 또는 복수 개가 형성될 수 있다.Next, an opening is formed so as to expose a part of the first conductivity
도 4a 및 도 4b를 참조하면, 제1 절연층(121a)의 일부가 제거된 부분에 도전성 물질로 이루어진 제1 및 제2 콘택 전극(123, 124)이 형성될 수 있다. Referring to FIGS. 4A and 4B, first and
먼저, 제2 도전형 반도체층(117) 상에 형성된 제1 절연층(121a)의 일부를 제거하고, 제2 도전형 반도체층(117)과 전기적으로 접속되도록 제2 콘택 전극(124)이 형성될 수 있다. 이어서, 제2 콘택 전극(124) 및 제1 절연층(121a)를 덮는 제2 절연층(121b)이 형성될 수 있다. 다음으로, 상기 개구부 내의 제1 및 제2 절연층(121a, 121b)를 일부 제거하고, 제1 도전형 반도체층(113)과 전기적으로 접속되도록 상기 개구부 내의 제1 도전형 반도체층(113) 상에 제1 콘택 전극(123)이 형성될 수 있다. A part of the first insulating
상기 제1 및 제2 콘택 전극(123, 124)는 Ag Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들을 포함하는 합금 물질 중 적어도 하나를 포함하는 반사성 전극일 수 있다.The first and
도 5a 및 도 5b를 참조하면, 상기 발광 구조물(LS)을 복수의 발광 영역들로 분리하기 위한 아이솔레이션 공정과 제1 연결 전극 및 제2 연결 전극을 형성하는 공정이 수행될 수 있다. 5A and 5B, an isolation process for separating the light emitting structure LS into a plurality of light emitting regions, and a process for forming a first connection electrode and a second connection electrode may be performed.
도 5a 를 참조하면, 분리 영역(I)은 제1 콘택 전극(123) 및 제2 콘택 전극(124) 사이에서 제2 절연층(121b), 제2 콘택 전극(124) 및 상기 발광 구조물(LS)을 관통하도록 형성될 수 있다. 상기 공정을 통하여 상기 발광 구조물(LS)은 복수의 발광 영역들로 분리되어 기판(101)에 의해 지지되게 된다. 도 5b를 참조하면, 분리영역(I)은 3개의 발광 영역(C1, C2, C3)마다 형성될 수 있다. 분리영역(I)에 의해 상기 발광 구조물은 개별 발광 칩 단위로 분리될 수 있다. 3개의 발광 영역들(C1, C2, C3) 사이는 서브 분리영역(Ia)이 형성될 수 있다. 상기 아이솔레이션 공정은 블레이드를 이용하여 분리영역(I)을 형성하는 공정으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 서브 분리영역(Ia)은 별도의 공정에 의해 형성될 수 있으나, 분리 영역(I)과 동일한 공정에 의해 형성될 수 있다. 상기 서브 분리영역(Ia)은 분리영역(I)보다 폭이 더 좁게 형성될 수 있다. 일 실시예에서, 서브 분리영역(Ia)은 분리영역(I)과 동일한 폭으로 형성될 수 있다. 상기 아이솔레이션 공정에 의해 얻어지는 상기 발광 영역들(C1, C2, C3)의 형상은 상부가 하부보다 좁은 사다리꼴 모양이 될 수 있으며, 이에 의해 상기 발광 영역들(C1, C2, C3)은 기판(101)의 상면에 대해 경사진 측면을 가질 수 있다.5A, the isolation region I includes a second insulating
이어서, 상기 발광 영역들(C1, C2, C3)의 측면 및 제2 절연층(121b) 상에 분리 절연층(126)이 형성될 수 있다. 도 5b에 상기 서브 분리영역(Ia)이 분리 절연층(126)으로 매립된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. Next, a
분리 절연층(126)은 전기적으로 절연성을 갖는 물질이면 어느 것이나 사용할 수 있으며, 광흡수율이 낮은 물질을 사용할 수 있다. 분리절연층(126)은 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물을 이용할 수 있을 것이다. 이와 달리, 일 실시예에서, 분리 절연층(126)은 광 반사성을 갖는 물질 또는 반사성 구조를 포함할 수 있다. 분리 절연층(126)은 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조일 수 있다. 상기 다층 반사구조는 제1 굴절률을 갖는 제1 절연막과 제2 굴절률을 갖는 제2 절연막이 교대로 적층된 분산 브래그 반사기(DBR: Distributed Bragg Reflector)일 수 있다. 상기 다층 반사 구조는 상기 굴절률이 서로 다른 복수의 절연막들이 2회 내지 100회 반복하여 적층될 수 있다. 상기 다층 반사 구조의 복수의 절연막은 각각 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, ZrO2, TiN, AlN, TiAlN, TiSiN 등과 같은 산화물 또는 질화물 및 그 조합일 수 있다.The separating insulating
이후, 분리 절연층(126) 및 제2 절연층(121b)의 일부를 제거하여 제1 및 제2 콘택 전극(123, 124)의 일부가 노출되도록 제1 및 제2 관통홀(H1, H2)을 형성할 수 있다. 노출된 제1 콘택 전극(123)에 연결되는 제1 연결 전극(127) 및 노출된 제2 콘택 전극(124)에 연결되는 제2 연결 전극(128)이 형성될 수 있다. 제1 연결 전극(127)은 각 발광 영역마다 형성될 수 있고, 제2 연결 전극(128)은 3개의 발광 영역들에 걸쳐 일체로 형성될 수 있다. The first and second through holes H1 and H2 are formed to expose a part of the first and
도 6a 및 도 6b를 참조하면, 제1 연결 전극(127)에 연결되는 제1 전극 패드(131a) 및 제2 연결 전극(128)에 연결되는 제2 전극 패드(132)가 형성될 수 있다. 제1 전극 패드(131a)와 제2 전극 패드(132)는 도금 공정에 의해 형성될 수 있다. 제1 전극 패드(131a)와 제2 전극 패드(132)은 구리(Cu)로 형성될 수 있으나, 이에 한정되는 것은 아니며 구리 이외의 전도성 물질로 형성될 수 있다. 6A and 6B, a
제1 전극 패드(131a)와 제2 전극 패드(132) 사이 및 분리영역(I)(도 5a 및 5b 참조)을 매립하는 몰딩부(134)가 형성될 수 있다. 몰딩부(134)는 제1 전극 패드(131a)와 제2 전극 패드(132)의 상부를 덮도록 몰딩 재료를 도포하는 공정과, 그라인딩 등과 같은 평탄화 공정을 이용하여 제1 전극 패드(131a)와 제2 전극 패드(132)의 말단부를 노출시키는 공정에 의해 형성될 수 있다. 몰딩부(134)는 상기 발광 구조물(LS)을 지지할 수 있어야 하기 때문에 높은 영률(Young's Modulus)을 가져야 하며, 상기 발광 구조물(LS)에서 발생하는 열을 방출하기 위하여 높은 열 전도도를 갖는 재료를 사용할 수 있다. 몰딩부(134)은, 예를 들어, 에폭시 수지 또는 실리콘(silicone) 수지일 수 있다. 또한, 몰딩부(134)은 빛을 반사시키기 위한 광반사성 입자를 포함할 수 있다. 상기 광반사성 입자로는 이산화 티타늄(TiO2) 및/또는 산화 알루미늄(Al2O3)이 사용될 수 있으나, 이에 한정되는 것은 아니다.A
도 7a 및 도 7b를 참조하면, 제1 도전형 반도체층(113) 및 분리 절연층(126)이 드러나도록 기판(101)을 제거하는 공정을 진행할 수 있다.Referring to FIGS. 7A and 7B, the
몰딩부(134) 상에 지지 기판(140)이 부착될 수 있다. 지지 기판(140)의 본딩을 위해 자외선 경화성 물질과 같은 본딩층(138)이 이용될 수 있다. 이후, 기판(101)이 사파이어와 같이 투명 기판일 경우, 기판(101)은 레이저 리프트 오프(Laser Lift-Off, LLO)를 통하여 발광 구조물(LS)로부터 분리될 수 있다. 상기 레이저 리프트 오프 공정에 사용되는 레이저는 193㎚ 엑시머 레이저, 248㎚ 엑시머 레이저 및 308㎚ 엑시머 레이저, Nd:YAG 레이저, He-Ne 레이저 및 Ar 이온 레이저 중 적어도 어느 하나일 수 있다. 또한, 기판(101)이 Si과 같은 불투명한 기판일 경우, 기판(101)은 그라인딩(Grinding), 폴리싱(Polishing), 건식 식각(dry etching) 또는 이들의 조합에 의해 제거될 수 있다.The supporting
필요에 따라, 기판(101)이 제거된 후에, 광방출 효율을 증대시키기 위하여 제1 도전형 반도체층(113)의 상면에 요철이 형성될 수 있다. 상기 요철은 예를 들어, KOH나 NaOH를 포함하는 용액을 이용한 습식 식각 공정 또는 BCl3 가스를 포함하는 식각 가스를 이용한 건식 식각 공정에 의해 형성될 수 있다. If necessary, after the
도 8a 및 도 8b를 참조하면, 상기 발광 영역들(C1, C2, C3) 사이의 영역의 분리 절연층(126) 상에 격벽(145)이 형성되고, 제1 도전형 반도체층들(113) 상에 파장 변환층들(151a, 151b, 151c) 및 필터층들(153a, 153b, 153c)이 순차적으로 형성될 수 있다. 즉, 광조정부들(150a, 150b, 150c)이 형성될 수 있다.8A and 8B, a
파장 변환층들(151a, 151b, 151c)은 형광체 및 양자점과 같은 다양한 파장변환물질을 포함할 수 있다. 예를 들어, 파장 변환층들(151a, 151b, 151c)은 서로 다른 색의 광을 방출하기 위해 서로 다른 형광체를 포함할 수 있다. The
도 9a 및 도 9b를 참조하면, 최종적으로 개별 패키지별로 절단하는 공정이 수행될 수 있다. 본 절단 공정은 예를 들어, 상기 지지 기판(140)을 제거한 후 점착성 테이프를 부착하고, 블레이드를 이용하여 개별 패키지로 분리하는 방식으로 수행될 수 있다.
Referring to FIGS. 9A and 9B, a process of cutting each individual package can be finally performed. The cutting process can be performed, for example, in such a manner that the
일 실시예에서, 도 7a 및 도 7b의 상기 기판(101)을 제거하는 공정 대신에, 상기 기판(101)이 Si 기판인 경우, 상기 기판(101)을 패터닝하여 격벽(145)을 형성하는 공정이 수행될 수 있다.
7A and 7B, when the
상기와 같은 공정을 통하여 얻어진 칩 스케일 패키지(Chip Scale Package)는 실질적으로 반도체 발광소자(즉, LED 칩)와 동일한 수준의 패키지 사이즈를 달성할 수 있다. 따라서, 조명 장치 등으로 이용되는 경우 단위 면적당 높은 광량을 얻을 수 있으며, 디스플레이 패널에 이용되는 경우, 화소 사이즈 및 화소 피치를 감소시킬 수 있다. 또한, 웨이퍼 레벨로 모든 공정이 이루어지기 때문에 대량 생산에 적합하며, LED 칩과 함께, 형광체를 포함하는 파장 변환층이나 필터층와 같은 광학 구조를 일체형으로 제조할 수 있다는 장점도 갖고 있다.
The chip scale package obtained through the above process can achieve substantially the same package size as the semiconductor light emitting device (i.e., the LED chip). Therefore, when used in a lighting device or the like, a high light quantity per unit area can be obtained, and when used in a display panel, pixel size and pixel pitch can be reduced. In addition, since all the processes are performed at the wafer level, it is suitable for mass production, and an optical structure such as a wavelength conversion layer or a filter layer including a phosphor can be integrally manufactured together with an LED chip.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 10a 및 도 10b에 도시된 발광소자 패키지(10A)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 복수의 발광 영역들(C1', C2', C3')의 배치 구조가 상이할 뿐이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10A)에 동일하게 적용될 수 있다. 10A and 10B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. The light emitting
도 10a 내지 도 10b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10A)는 3개의 발광 영역들(C1', C2', C3')로 구분되는 발광 구조물(LS)을 포함할 수 있다. 제1 발광 영역(C1')은 일 방향으로 배치되고, 제2 및 제3 발광 영역(C2', C3')는 제1 발광 영역(C1')의 긴 측면에 실질적으로 수직한 방향으로 나란히 배치될 수 있다. 10A and 10B, a light emitting
상기 발광소자 패키지(10A)는 제1 연결 전극들(227), 제1 전극 패드들(231a, 231b, 231c), 제2 연결 전극(228), 제2 전극 패드(232), 몰딩부(234), 광조정부들(250a, 250b, 250c) 및 격벽(245) 등을 포함할 수 있다. 광조정부들(250a, 250b, 250c)은 파장 변환층 및 필터층을 포함할 수 있다. 제2 연결전극(128)은 제1 내지 제3 발광 영역들(C1, C2, C3)에 걸쳐 일체로 배치될 수 있다. 상기 제1 및 제2 연결 전극(227, 228)은 제1 및 제2 관통홀(H1, H2)을 통해서 제1 및 제2 도전형 반도체층에 각각 접속될 수 있다.The light emitting
제1 발광 영역(C1')의 아래에는 제1 전극 패드(231c)와 제2 전극 패드(232)가 배치되고, 제2 발광 영역(C2')의 아래에는 제1 전극 패드(231a)가 배치되고, 제3 발광 영역(C3')의 아래에는 제1 전극 패드(231b)가 배치될 수 있다.
A
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 발광소자 패키지(10B)를 개략적으로 나타내는 평면도 및 배면도이다. 도 12a 및 도 12b는 도 11a에 도시된 발광소자 패키지(10B)의 C-C' 선 및 D-D' 선에 따른 단면도들이다. 도 11a 내지 도 12b에 도시된 발광소자 패키지(10B)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 발광 영역들의 개수가 상이한 구조이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10B)에 동일하게 적용될 수 있다. 11A and 11B are a plan view and a rear view schematically showing a light emitting
도 11a 내지 도 12b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10B)는 4개의 발광 영역들(C1, C2, C3, C4), 제1 및 제2 절연층(321a, 321b), 분리 절연층(326), 제1 콘택 전극들(323), 제1 연결 전극들(327), 4개의 제1 전극 패드들(331a, 331b, 331c, 331d), 제2 콘택 전극들(324), 제2 연결 전극(328), 제2 전극 패드(332), 몰딩부(334), 광조정부(350a, 350b, 350c, 350d) 및 격벽(345)을 포함할 수 있다. 광조정부(350a, 350b, 350c, 350d)는 파장 변환층들(351a, 351b, 351c, 351d) 및 필터층들(353a, 353b, 353c, 353d)을 포함할 수 있다. 11A to 12B, the light emitting
구체적으로, 상기 발광소자 패키지(10B)는 제1 도전형 반도체층(313), 활성층(315), 및 제2 도전형 반도체층(317)을 포함하는 발광 구조물(LS)을 포함할 수 있다. 상기 발광 구조물(LS)은 분리 절연층(326)에 의해 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로 구분될 수 있다. The light emitting
상기 발광소자 패키지(10B)는 각 발광 영역(C1, C2, C3, C4)마다 구비되며, 제2 도전형 반도체층(317) 및 활성층(315)을 관통하여 제1 도전형 반도체층(313)에 연결되는 4개의 제1 연결 전극들(327), 제1 도전형 반도체층(313)과 제1 연결 전극들(327) 사이에 배치되는 제1 콘택 전극들(323), 제1 연결 전극들(327) 상에 배치되며, 상기 발광 영역의 개수와 동일한 개수로 구비되는 제1 전극 패드들(331a, 331b, 331c, 331d), 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)의 제2 도전형 반도체층들(317)에 공통적으로 연결되는 제2 연결 전극(328), 제2 도전형 반도체층들(317)과 제2 연결 전극(328) 사이에 배치되는 제2 콘택 전극들(324), 상기 제1 전극 패드들(331a, 331b, 331c, 331d)과 같은 쪽에 배치되며, 상기 제2 연결 전극(328) 상에 구비되는 제2 전극 패드(332)을 포함할 수 있다. 안쪽에 배치된 제3 발광영역(C3)에 연결되는 제1 연결전극(327)은 이웃하는 제4 발광 영역(C4)의 일부를 덮도록 연장된 부분을 가지고, 그 연장된 부분 상에 제1 전극패드(331c)가 구비될 수 있다. 제2 연결전극(328)은 제1 내지 제4 발광 영역들(C1, C2, C3, C4)에 걸쳐 일체로 배치될 수 있다. 제1 연결 전극(327)은 절연층들(321a, 321b, 326)에 형성된 제1 관통홀(H1)을 통해서 제1 도전형 반도체층(313)에 연결되고, 제2 연결 전극(328)은 절연층들(321a, 321b, 326)에 형성된 제2 관통홀(H2)을 통해서 제2 도전형 반도체층(317)에 연결될 수 있다. 제1 전극 패드들(331a, 331c, 331d)과 제2 전극 패드(132)는 상기 발광 구조물(LS)의 꼭지점에 인접하여 배치될 수 있다. 제1 전극 패드(331b)는 상기 발광 구조물(LS)의 모서리에 인접하여 배치될 수 있다. 제1 발광 영역(C1)의 아래에는 제1 전극 패드(331a)와 제2 전극 패드(332)가 배치되고, 제2 발광 영역(C2)의 아래에는 제1 전극 패드(331b)가 배치되고, 제4 발광 영역(C4)의 아래에는 제1 전극 패드들(331c, 331d)가 배치될 수 있다.The light emitting
상기 발광소자 패키지는 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4) 상에 구비되어 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로부터 방출되는 광을 변환하는 파장 변환층들(351a, 351b, 351c, 351d), 상기 파장 변환층(351a, 351b, 351c) 상에 구비되어 상기 발광 영역들(C1, C2, C3, C4) 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 필터층들(353a, 353b, 353c, 353d), 상기 파장 변환층들(351a, 351b, 351c, 353d) 및 상기 필터층들(353a, 353b, 353c, 353d) 사이에 배치되는 격벽(345)를 포함할 수 있다. 제1 파장 변환층(351a)와 제1 필터층(353a)는 제1 광조정부(350a)를 이루고, 제2 파장 변환층(351b)와 제2 필터층(353b)는 제2 광조정부(350b)를 이루고, 제3 파장 변환층(351c)와 제1 필터층(353c)는 제3 광조정부(350c)를 이루고, 제4 파장 변환층(351d)와 제1 필터층(353d)는 제3 광조정부(350d)를 이룰 수 있다.The light emitting device package is provided on the first to fourth light emitting regions C1, C2, C3 and C4 to emit light emitted from the first to fourth light emitting regions C1, C2, C3 and C4 The
상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)이 UV 광을 발광하고, 제1 파장 변환층(351a)이 적색 형광체를, 제2 파장 변환층(351b)가 녹색 형광체를, 제3 파장 변환층(351c)이 청색 형광체를, 제4 파장 변환층(351d)는 백색 발광이 가능하도록 혼합된 형광체들을 포함할 수 있다. 이와 같은 경우에는 제1 내지 제4 필터층들(353a, 353b, 353c, 353d)은 상기 제1 내지 제4 발광 영역들(C1, C2, C3, C4)로부터 방출되는 UV 광을 선택적으로 차단하고, 제1 내지 제4 파장 변환층들(351a, 351b, 351c, 353d)로부터 방출되는 적색광, 녹색광, 청색광 및 백색광을 투과시킬 수 있다. 또한, 필터층들(353a, 353b, 353c, 353d)은 상기 파장 변환층들(351a, 351b, 351c, 351d)로부터 방출되는 광의 일정 파장 영역을 선택적으로 차단할 수 있고, 이로써, 상기 파장 변환층들(351a, 351b, 351c, 351d)로부터 방출되는 광들의 반치폭이 감소될 수 있다.
The first to fourth light emitting regions C1, C2, C3 and C4 emit UV light and the first
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 13a 및 도 13b에 도시된 발광소자 패키지(10C)는 도 11a 내지 도 12b를 참조하여 상술한 발광소자 패키지(10B)와 복수의 발광 영역들(C1', C2', C3', C4')의 배치 구조가 상이할 뿐이므로 간단히 설명한다. 도 11a 내지 도 12b를 참조하여 상술한 발광소자 패키지(10B)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10C)에 동일하게 적용될 수 있다. 13A and 13B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. The light emitting
도 13a 및 도 13b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10C)는 4개의 발광 영역들(C1', C2', C3', C4')로 구분되는 발광 구조물을 포함할 수 있다. 4개의 발광 영역들(C1', C2', C3', C4')을 2행 2열로 배치될 수 있다. 13A and 13B, a light emitting
상기 발광소자 패키지(10C)는 각각의 발광 영역(C1', C2', C3', C4')에 배치되는 제1 연결 전극들(427), 제1 연결 전극들(427) 상에 배치되는 제1 전극 패드들(431a, 431b, 431c, 431d), 4개의 발광 영역들(C1', C2', C3', C4')에 걸쳐 배치되는 제2 연결 전극(428), 제2 연결 전극(428) 상에 배치되는 제2 전극 패드(432), 몰딩부(434), 광조정부들(450a, 450b, 450c, 450d) 및 격벽(445) 등을 포함할 수 있다. 광조정부들(450a, 450b, 450c, 450d)은 파장 변환층 및 필터층을 포함할 수 있고, 발광소자 패키지(10B)의 광조정부(350a, 350b, 350c, 350d)에 대응될 수 있다.The light emitting
상기 제1 연결 전극(427)은 제1 관통홀(H1)을 통해서 발광 영역들(C1', C2', C3', C4')의 제1 도전형 반도체층에 접속되고, 제2 연결 전극(428)은 제2 관통홀(H2)을 통해서 발광 영역들(C1', C2', C3', C4')의 제2 도전형 반도체층에 각각 접속될 수 있다. 제2 전극 패드(432)는 상기 발광 구조물의 중심에 인접하여 배치되고, 4개의 제1 전극 패드(431a, 431b, 431c, 431d)는 상기 발광 구조물의 꼭지점에 인접하여 배치될 수 있다. 제1 발광 영역(C1')의 아래에는 제1 전극 패드(431a)가 배치되고, 제2 발광 영역(C2')의 아래에는 제1 전극 패드(431b)가 배치되고, 제3 발광 영역(C3')의 아래에는 제1 전극 패드(431c)가 배치되고, 제4 발광 영역(C4')의 아래에는 제1 전극 패드(431d)가 배치될 수 있다. 제2 전극 패드(432)는 제1 내지 제4 발광 영역들(C1', C2', C3', C4')의 꼭지점을 동시에 걸쳐 배치될 수 있다.
The
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 14a 및 도 14b에 도시된 발광소자 패키지(10D)는 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)와 발광 영역들의 개수가 상이한 구조이므로 간단히 설명한다. 도 1a 내지 도 2b를 참조하여 상술한 발광소자 패키지(10)에 대한 설명은 모순되지 않은 한 본 실시예의 발광소자 패키지(10D)에 동일하게 적용될 수 있다.14A and 14B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. The light emitting
도 14a 및 도 14b를 함께 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10D)는 2개의 발광 영역들(C1, C2)로 구분되는 발광 구조물(LS)을 포함할 수 있다. 14A and 14B, the light emitting
상기 발광소자 패키지(10D)는 각각의 발광 영역에 배치되는 제1 연결 전극들(527), 제1 연결 전극들(527) 상에 배치되는 제1 전극 패드들(531a, 531b), 2개의 발광 영역들(C1, C2)에 걸쳐 배치되는 제2 연결 전극(528), 제2 연결 전극(528) 상에 배치되는 제2 전극 패드(532), 몰딩부(534), 광조절부들(550a, 550b) 및 격벽(545) 등을 포함할 수 있다. The light emitting
제1 및 제2 광조절부들(550a, 550b)는 각각 서로 다른 형광체나 양자점을 포함하는 제1 및 제2 파장 변환층을 포함할 수 있다. Each of the first and second
제2 전극 패드(532)는 상기 제1 전극패드들(531a, 531b)보다 길게 배치될 수 있다. 제2 전극 패드(532)는 2개의 발광 영역들(C1, C2)에 걸쳐 일체로 배치될 수 있다.
The
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.15A and 15B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
도 15a 및 도 15b를 참조하면, 발광소자 패키지(10E)는 도 1a 내지 도 2b의 발광소자 패키지(10)의 광조절부들(150a, 150b, 150c) 상에 배치된 글래스층(160)을 더 포함하는 구조이다. 글래스층(160)은 외기의 수분이나 가스에 의해 파장 변환층(151a, 151b, 151c)이 열화되는 것을 방지할 수 있다. 글래스층(160)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다.
15A and 15B, the light emitting
도 16a 및 도 16b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.16A and 16B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
도 16a 및 도 16b를 참조하면, 발광소자 패키지(10E)는 도 1a 내지 도 2b의 발광소자 패키지(10)에 비해, 글래스층(160) 및 버퍼층(112)을 더 포함할 수 있다. 글래스층(160)은 광조절부들(150a, 150b, 150c) 상에 배치되고, 외기의 수분이나 가스에 의해 파장 변환층(151a, 151b, 151c)이 열화되는 것을 방지할 수 있다. 글래스층(160)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다. 파장 변환층(151a, 151b, 151c)과 제1 도전형 반도체층(113) 사이에 버퍼층(112)이 배치될 수 있다. 또한, 격벽(145)와 분리 절연층(126) 사이에 버퍼층(112)이 배치될 수 있다. 분리 절연층(126)의 일부가 버퍼층(112) 내에 삽입된 형태일 수 있다. 버퍼층(112)은 발광 구조물(LS)의 결함을 감소시키기 위해 성장 기판 상에 형성되고, 상기 성장 기판이 제거된 후에 잔존할 수 있다. 상기 버퍼층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일 수 있다. 예를 들어, 상기 버퍼층은 AlN, AlGaN, 또는 InGaN일 수 있다. 필요에 따라, 상기 버퍼층(112)은 서로 다른 조성을 가지는 복수의 층으로 형성되거나, 조성을 점진적으로 변화되는 단일 층으로 형성될 수 있다.
16A and 16B, the light emitting
도 17a 및 도 17b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 단면도들이다.17A and 17B are cross-sectional views schematically showing a light emitting device package according to an embodiment of the present invention.
도 17a 및 도 17b를 참조하면, 발광소자 패키지(10G)는 도 1a 내지 도 2b의 발광소자 패키지(10)와 달리, 광조절부들(150a, 150b, 150c) 상에 글래스층(160)을 더 포함하고, 파장 변환층(151a, 151b, 151c)과 제1 도전형 반도체층(113) 사이에 버퍼층(112)을 더 포함할 수 있다. 발광소자 패키지(10G)는 분리 절연층(126)의 상부의 폭보다 넓은 폭을 가지는 격벽(145')을 가질 수 있다. 격벽(145')은 성장 기판으로 사용된 실리콘 기판이 패터닝되어 형성될 수 있다. 분리 절연층(126)의 일부가 격벽(145') 내에 삽입된 형태일 수 있다. 제2 연결 전극(128')의 일부는 격벽(145') 아래의 발광 영역들(C1, C2, C3) 사이에 배치될 수 있다.
17A and 17B, the light emitting
도 18a 및 도 18b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 19a 및 도 19b는 도 18a에 도시된 발광소자 패키지의 Ⅴ-Ⅴ'선 및 Ⅵ-Ⅵ'선에 따른 단면도들이다.18A and 18B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. 19A and 19B are cross-sectional views taken along line V-V 'and line VI-VI' of the light emitting device package shown in FIG. 18A.
도 18a 내지 도 19b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(10H)는 1개의 발광 영역(C1)을 갖는 발광 구조물(LS)을 포함할 수 있다. 18A to 19B, the light emitting
상기 발광소자 패키지(10H)는 발광 영역(C1)에 배치되는 제1 및 제2 연결 전극(627, 628), 제1 연결 전극(627) 상에 배치되는 제1 전극 패드(631), 제2 연결 전극(628) 상에 배치되는 제2 전극 패드(632), 몰딩부(634), 광조절부(650) 및 격벽(645) 등을 포함할 수 있다. The light emitting
광조절부(650)는 파장 변환층(651) 및 필터층(653)을 포함할 수 있다. 발광 영역(C1)은 UV광이나 청색광을 방출할 수 있고, 파장 변환층(651)은 형광체나 양자점을 포함할 수 있다. The
상기 발광소자 패키지(10H)는 광조절부(650) 상에 배치된 글래스층(660)을 더 포함할 수 있다. 글래스층(660)의 상면에는 광추출 효율을 개선하기 위한 요철 구조가 형성될 수 있다.The light emitting
제1 및 제2 전극 패드(631, 632)는 발광 구조물(LS)의 측면에 인접하여 길게 배치될 수 있다.
The first and
도 20a 및 도 20b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다. 도 21a 및 도 21b는 도 20a에 도시된 발광소자 패키지의 VII-VII'선 및 VIII-VIII'선에 따른 단면도들이다.20A and 20B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention. FIGS. 21A and 21B are cross-sectional views taken along lines VII-VII 'and VIII-VIII' of the light emitting device package shown in FIG. 20A.
도 20a 내지 도 21b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(20)은 도 1a 내지 도 2b의 발광소자 패키지(10)과 동일하게, 3개의 발광 영역들(C1, C2, C3), 제1 및 제2 절연층(121a, 121b), 분리 절연층(126), 제1 콘택 전극들(123), 제1 연결 전극들(127), 제1 전극 패드들(131a, 131b, 131c), 제2 콘택 전극들(124), 제2 연결 전극(128), 제2 전극 패드(132), 몰딩부(134), 광조정부(150a, 150b, 150c) 및 격벽(145)을 포함할 수 있다. 20A to 21B, the light emitting
또한, 발광소자 패키지(20)는 광조정부(150a, 150b, 150c), 격벽(145), 및 몰딩부(134)를 둘러싸는 봉지부(180)을 더 포함할 수 있다. 봉지부(180)은 광투과성 수지를 포함할 수 있다. 예를 들어, 봉지부(180)은 에폭시 수지를 포함할 수 있다. 제1 내지 제2 전극 패드들((131a, 131b, 131c, 132)의 하면과 몰딩부(134)의 하면은 실질적으로 평탄한 평면을 이룰 수 있다. 봉지부(180)은 몰딩부(134)의 하면과 동일한 평면을 이루는 하면을 갖는다. The light emitting
제1 전극 패드들(131a, 131b, 131c)에 연결되는 제1 본딩 패드들(135a, 135b, 135c)과 제2 전극 패드(132)에 연결되는 제2 본딩 패드(136)가 형성될 수 있다.The
제1 본딩 패드들(135a, 135b, 135c)과 제2 본딩 패드(136)은 제1 내지 제2 전극 패드들((131a, 131b, 131c, 132)의 하면으로부터 상기 봉지부(180)의 하면까지 연장되어 배치될 수 있다. The
칩 사이즈 감소로 인해 발광 구조물(LS)의 면적이 작은 경우, 본딩 패드들의 형성 영역을 확보하기 어려울 수 있다. 이러한 경우, 봉지부(180)를 이용하여 본딩 패드들의 형성 영역을 충분히 확보할 수 있다. If the area of the light emitting structure LS is small due to the reduction in chip size, it may be difficult to secure a formation region of the bonding pads. In this case, the sealing
본딩 패드들(135a, 135b, 135c, 136)의 크기를 소정의 크기 이상(예를 들어, 한 변의 크기가 180um 이상)으로 확보함으로써, 기존의 측정 설비를 이용한 발광 칩의 측정 가능하고, 패키지 기판 상에 발광소자 패키지를 실장하는 SMT 공정이 용이할 수 있다.
The size of the
도 22a 내지 도 25b는 본 발명의 일 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 공정별 도면들이다.22A to 25B are views showing process steps for explaining a method of manufacturing a light emitting device package according to an embodiment of the present invention.
도 22a 및 도 22b를 참조하면, 발광 칩들(CP)을 확장 가능한 필름(190) 상에 행렬 형태로 부착할 수 있다. 발광 칩들(CP)는 제1 방향(x 방향)으로 제1 간격(dx1)을 가지고, 제2 방향(y 방향)으로 제2 간격(dy1)을 가지도록 배열될 수 있다. 발광 칩들(CP)은 예를 들어, 도 1a 내지 도 2b의 발광소자 패키지(10)과 동일한 구조일 수 있다. 발광 칩들(CP)의 전극 패드들(131a, 131b, 131c, 132)이 필름(190)에 접촉하도록 부착될 수 있다.Referring to Figs. 22A and 22B, the light emitting chips CP can be attached in a matrix form on the
도 23a 및 도 23b를 참조하면, 상기 필름(190)을 사방으로 당김으로써, 발광 칩들(CP)의 간격을 벌릴 수 있다. 따라서, 발광 칩들(CP)는 제1 방향(x 방향)으로 제3 간격(dx2)을 가지고, 제2 방향(y 방향)으로 제4 간격(dy2)을 가지도록 배열될 수 있다. 제3 간격(dx2)은 제1 간격(dx1)보다 크고, 제4 간격(dy2)은 제2 간격(dy1)보다 크다. 제3 간격(dx2) 및 제4 간격(dy2)은 후속에 형성될 본딩 패드들의 크기를 고려하여 결정될 수 있다.Referring to FIGS. 23A and 23B, the distance between the light emitting chips CP can be increased by pulling the
도 24a 및 도 24b를 참조하면, 발광 칩들(CP)를 덮는 봉지부(180)을 형성할 수 있다. 봉지부(180)은 광투과성을 가지는 에폭시 수지를 포함할 수 있다. 봉지부(180)은 예를 들어, 슬릿 코팅 방법으로 도포된 후, 경화(curing)될 수 있다. 선택적으로, 봉지부(180)의 상부에 글래스층이 형성될 수 있다.24A and 24B, a sealing
도 25a 및 도 25b를 참조하면, 필름(190)을 제거한 후, 전극 패드들(131a, 131b, 131c, 132)이 위쪽을 향하도록 나머지 구조물들을 뒤집을 수 있다. 이어서, 제1 전극 패드들(131a, 131b, 131c)에 접속되는 제1 본딩 패드들(135a, 135b, 135c) 및 제2 전극 패드(132)에 접속되는 제2 본딩 패드들(136)을 형성할 수 있다. 제1 본딩 패드들(135a, 135b, 135c) 및 제2 본딩 패드들(136)은 소정의 크기(또는 면적)를 가지도록 봉지부(180)의 표면으로 연장되어 형성될 수 있다.Referring to FIGS. 25A and 25B, after the
다음으로, 개별 패키지 별로 절단하면, 도 20a 내지 도 21b의 발광소자 패키지(20)를 얻을 수 있다.
Next, by cutting each individual package, the light emitting
도 26a 및 도 26b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.26A and 26B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
도 26a 및 도 26b를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(20A)는 도 13a 내지 도 13b의 발광소자 패키지(10C)과 유사하게, 4개의 발광 영역들(C1', C2', C3', C4')로 구분되는 발광 구조물(LS)을 포함할 수 있다. 4개의 발광 영역들(C1', C2', C3', C4')을 2행 2열로 배치될 수 있다. 상기 발광소자 패키지(20A)는 각각의 발광 영역(C1', C2', C3', C4')에 배치되는 제1 연결 전극들(427), 제1 연결 전극들(427) 상에 배치되는 제1 전극 패드들(431a, 431b, 431c, 431d), 4개의 발광 영역들(C1', C2', C3', C4')에 걸쳐 배치되는 제2 연결 전극(428), 제2 연결 전극(428) 상에 배치되는 제2 전극 패드(432), 몰딩부(434), 광조정부들(450a, 450b, 450c, 450d) 및 격벽(445) 등을 포함할 수 있다. Referring to FIGS. 26A and 26B, similar to the light emitting
또한, 발광소자 패키지(20A)는 도 20a 내지 도 21b의 발광소자 패키지(20)과 유사하게, 광조정부(450a, 450b, 450c, 450d), 격벽(445), 및 몰딩부(434)를 둘러싸는 봉지부(480)을 더 포함할 수 있다. 봉지부(480)은 광투과성 수지를 포함할 수 있다. 예를 들어, 봉지부(480)은 에폭시 수지를 포함할 수 있다. Similar to the light emitting
제1 전극 패드들(431a, 431b, 431c, 431d)에 각각 연결되는 제1 본딩 패드들(435a, 435b, 435c, 453d)과 제2 전극 패드(432)에 연결되는 제2 본딩 패드(436)가 형성될 수 있다. 제1 본딩 패드들(435a, 435b, 435c, 435d)은 제1 전극 패드들(431a, 431b, 431c, 431d)의 하면으로부터 상기 봉지부(480)의 하면까지 연장되어 형성될 수 있다. 제2 본딩 패드(436)은 제2 전극 패드(142)보다 큰 크기로 제1 본딩 패드들(435a, 435b, 435c, 435d)와 소정의 간격을 두고 형성될 수 있다.The
칩 사이즈 감소로 인해 발광 구조물(LS)의 면적이 작은 경우, 본딩 패드들의 형성 영역을 확보하기 어려울 수 있다. 이러한 경우, 봉지부(480)를 이용하여 본딩 패드들의 형성 영역을 충분히 확보할 수 있다.
If the area of the light emitting structure LS is small due to the reduction in chip size, it may be difficult to secure a formation region of the bonding pads. In this case, the sealing
도 27a 내지 도 28b는 본 발명의 일 실시예에 따른 발광소자 패키지를 개략적으로 나타내는 평면도 및 배면도이다.27A and 28B are a plan view and a rear view schematically showing a light emitting device package according to an embodiment of the present invention.
도 28a 및 도 28b는 도 27a에 도시된 발광소자 패키지의 X-X'선 및 XI-XI'선에 따른 단면도들이다.28A and 28B are cross-sectional views taken along the line X-X 'and line XI-XI' of the light emitting device package shown in FIG. 27A.
도 27a 내지 도 28b를 참조하면, 발광소자 패키지(20B)는 도 20a 내지 도 21b의 발광소자 패키지(20)와 유사한 구조를 가지고, 발광소자 패키지(20)에 비해 발광 구조물(LS)의 가장자리를 따라 배치된 금속층(129)을 더 포함할 수 있다. 금속층(129)은 격벽(145)의 아래에 배치될 수 있다. 발광소자 패키지(20)에 비해 발광 구조물(LS)의 가장자리에 위치한 격벽(145)의 폭이 더 클 수 있다. 27A to 28B, the light emitting
금속층(129)은 발광 구조물(LS)로부터 방출되는 광이 발광소자 패키지(20B)의 측면으로 새어 나가는 것을 방지할 수 있다.
The
도 29는 본 발명의 일 실시예에 따른 발광소자 패키지를 포함하는 디스플레이 패널을 개략적으로 나타낸 도면이다.29 is a schematic view of a display panel including a light emitting device package according to an embodiment of the present invention.
도 29를 참조하면, 디스플레이 패널(1000)은 구동회로 및 제어 회로를 포함하는 회로 기판(1010), 회로 기판(1010) 상에 복수의 행과 복수의 열로 배치되는 화소(1030), 보호층(1050), 편광층(1070)을 포함할 수 있다. 화소(1030)에 본 발명의 실시예들에 따른 발광소자 패키지들이 채용될 수 있다. 이러한 경우, 화소(1030)의 크기 및 화소(1030)의 피치를 작게 형성할 수 있으므로, 고해상도의 이미지를 표현할 수 있다. 예를 들어, 상기 도 1a 내지 도 2a를 참조하여 설명한 발광소자 패키지(10)가 화소(1030)에 채용되는 경우, 3개의 발광 영역들(C1, C2, C3)는 3개의 서브 픽셀(sub-pixel)로 제공될 수 있다.
29, the
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and not restrictive in every respect.
101: 기판
113: 제1 도전형 반도체층
115: 활성층
117: 제2 도전형 반도체층
LS: 발광 구조물
121a, 121b: 제1, 제2 절연층
126: 분리 절연층
123, 124: 제1 및 제2 콘택 전극
127, 128: 제1 및 제2 연결 전극
131a, 131b, 131c: 제1 전극 패드
132: 제2 전극 패드
134: 몰딩부
135a, 135b, 135c: 제1 본딩 패드
136: 제2 본딩 패드
145: 격벽
150a, 150b, 150c: 제1, 제2 및 제3 광조정부
151a, 151b, 151c: 제1, 제2 및 제3 파장 변환층
153a, 153b, 153c: 제1, 제2, 및 제3 필터층
180: 봉지부101: substrate
113: a first conductivity type semiconductor layer
115:
117: a second conductivity type semiconductor layer
LS: Light emitting structure
121a, 121b: first and second insulating layers
126: separating insulating layer
123, 124: first and second contact electrodes
127, 128: first and second connecting electrodes
131a, 131b, and 131c:
132: second electrode pad
134: molding part
135a, 135b, 135c: a first bonding pad
136: 2nd bonding pad
145:
150a, 150b, and 150c: first, second, and third light-
151a, 151b and 151c: first, second and third wavelength conversion layers
153a, 153b, and 153c: first, second, and third filter layers
180:
Claims (20)
상기 제1 면으로부터 상기 제2 면까지 연장되어 상기 발광 구조물을 복수의 발광 영역으로 구분하는 분리 절연층;
상기 복수의 발광 영역 각각에서 상기 제1 도전형 반도체층에 연결되며, 상기 제1 면 상에 배치되는 복수의 제1 전극 패드;
상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 복수의 발광 영역 각각에 포함되는 상기 제2 도전형 반도체층에 공통으로 연결되는 제2 전극 패드; 및
상기 복수의 발광 영역 각각에서 상기 제2 면 상에 배치되는 복수의 파장 변환층; 을 포함하는 것을 특징으로 하는 발광소자 패키지.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the light emitting structure having a first surface and a second surface facing the first surface;
A separation insulating layer extending from the first surface to the second surface to divide the light emitting structure into a plurality of light emitting regions;
A plurality of first electrode pads connected to the first conductivity type semiconductor layer in each of the plurality of light emitting regions, and disposed on the first surface;
A second electrode pad disposed on the first surface of the light emitting structure and connected in common to the second conductivity type semiconductor layer included in each of the plurality of light emitting regions; And
A plurality of wavelength conversion layers disposed on the second surface in each of the plurality of light emitting regions; Emitting device package.
상기 분리 절연층의 일면이 상기 제2 면과 공면(co-planar)을 이루는 것을 특징으로 하는 발광소자 패키지.The method according to claim 1,
And one surface of the isolation insulating layer is co-planar with the second surface.
상기 복수의 파장 변환층 사이에 배치되는 격벽을 더 포함하는 것을 특징으로 하는 발광소자 패키지.The method according to claim 1,
And a barrier rib disposed between the plurality of wavelength conversion layers.
상기 격벽은 상기 분리 절연층과 연결되는 것을 특징으로 하는 발광소자 패키지.The method of claim 3,
And the barrier ribs are connected to the isolation insulating layer.
상기 분리 절연층의 일부는 상기 격벽 내로 삽입되는 것을 특징으로 하는 발광소자 패키지.5. The method of claim 4,
And a part of the isolation insulating layer is inserted into the barrier rib.
상기 복수의 제1 전극 패드와 상기 제2 전극 패드 중 적어도 일부는, 상기 제1 면의 꼭지점에 인접하여 배치되는 것을 특징으로 하는 발광소자 패키지. The method according to claim 1,
Wherein at least a part of the plurality of first electrode pads and the second electrode pads is disposed adjacent to a vertex of the first surface.
상기 제2 전극 패드는 상기 제1 면의 중심에 인접하여 배치되고, 복수의 제1 전극 패드는 상기 제1 면의 꼭지점에 인접하여 배치되는 것을 특징으로 하는 발광소자 패키지. The method according to claim 1,
Wherein the second electrode pad is disposed adjacent to the center of the first surface and the plurality of first electrode pads are disposed adjacent to the vertex of the first surface.
상기 제2 전극 패드는 상기 복수의 제1 전극 패드보다 길게 배치되는 것을 특징으로 하는 발광소자 패키지. The method according to claim 1,
And the second electrode pad is disposed longer than the plurality of first electrode pads.
상기 복수의 발광 영역 각각에 구비되며, 상기 제1 전극 패드들과 상기 제1 도전형 반도체층들을 연결시키는 복수의 제1 연결 전극들을 더 포함하는 발광소자 패키지. The method according to claim 1,
And a plurality of first connection electrodes provided in each of the plurality of light emitting regions and connecting the first electrode pads to the first conductive type semiconductor layers.
상기 제1 연결 전극들은 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되는 것을 특징으로 하는 발광소자 패키지.10. The method of claim 9,
Wherein the first connection electrodes are connected to the first conductive type semiconductor layer through the second conductive type semiconductor layer and the active layer.
상기 제2 전극 패드와 상기 제2 도전형 반도체층들을 연결시키는 제2 연결 전극을 더 포함하는 발광소자 패키지. The method according to claim 1,
And a second connection electrode connecting the second electrode pad and the second conductivity type semiconductor layer.
상기 제2 연결 전극은 상기 제2 도전형 반도체층들을 서로 연결시키는 것을 특징으로 하는 발광소자 패키지. 12. The method of claim 11,
And the second connection electrode connects the second conductive semiconductor layers to each other.
각각의 상기 파장 변환층 상에 구비되는 복수의 필터층들을 더 포함하는 발광소자 패키지.The method according to claim 1,
And a plurality of filter layers provided on each of the wavelength conversion layers.
상기 필터층들은 상기 복수의 발광 영역들 중 적어도 하나로부터 방출되는 광을 선택적으로 차단하는 것을 특징으로 하는 발광소자 패키지.14. The method of claim 13,
Wherein the filter layers selectively block light emitted from at least one of the plurality of light emitting regions.
상기 복수의 파장 변환층 상에 구비되는 글래스층을 더 포함하는 발광소자 패키지.The method according to claim 1,
And a glass layer provided on the plurality of wavelength conversion layers.
상기 발광 구조물, 상기 제1 전극 패드들 및 상기 제2 전극 패드를 감싸며, 상기 제1 전극 패드들 및 상기 제2 전극 패드의 하면들을 노출시키는 몰딩부를 더 포함하는 발광소자 패키지.The method according to claim 1,
And a molding part surrounding the light emitting structure, the first electrode pads, and the second electrode pad, and exposing the first electrode pads and the second electrode pads.
상기 몰딩부는 광반사성 입자들을 포함하는 것을 특징으로 하는 발광소자 패키지.17. The method of claim 16,
Wherein the molding part comprises light reflective particles.
상기 발광 구조물, 상기 파장 변환층 및 상기 몰딩부를 둘러싸는 봉지부; 및
상기 제1 전극 패드들에 연결되는 제1 본딩 패드들 및 상기 제2 전극 패드에 연결되는 제2 본딩 패드; 를 더 포함하는 발광소자 패키지.17. The method of claim 16,
An encapsulating portion surrounding the light emitting structure, the wavelength conversion layer, and the molding portion; And
First bonding pads connected to the first electrode pads and second bonding pads connected to the second electrode pads; Emitting device package.
상기 제1 본딩 패드들 및 상기 제2 본딩 패드 중 적어도 일부는 상기 봉지부의 하면까지 연장되어 배치된 발광소자 패키지. 19. The method of claim 18,
And at least a part of the first bonding pads and the second bonding pads extend to a bottom surface of the sealing part.
상기 분리 절연층은 서로 다른 굴절률을 갖는 복수의 절연막들이 교대로 적층된 다층 반사구조인 것을 특징으로 하는 발광소자 패키지.The method according to claim 1,
Wherein the isolation insulating layer is a multilayered reflection structure in which a plurality of insulating films having different refractive indices are alternately stacked.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/279,864 US10230021B2 (en) | 2015-09-30 | 2016-09-29 | Light emitting device package |
CN201610868430.4A CN106558597B (en) | 2015-09-30 | 2016-09-29 | Light emitting device package |
US16/255,466 US10629782B2 (en) | 2015-09-30 | 2019-01-23 | Light emitting device package |
US16/851,354 US10903397B2 (en) | 2015-09-30 | 2020-04-17 | Light emitting device package |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20150137334 | 2015-09-30 | ||
KR1020150137334 | 2015-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170039062A true KR20170039062A (en) | 2017-04-10 |
KR102555242B1 KR102555242B1 (en) | 2023-07-17 |
Family
ID=58581135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160086022A KR102555242B1 (en) | 2015-09-30 | 2016-07-07 | Light emitting device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102555242B1 (en) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019035539A1 (en) * | 2017-08-14 | 2019-02-21 | 주식회사 루멘스 | Pixel matrix, light conversion slice, and method for manufacturing light emitting device package comprising same |
KR20190052887A (en) * | 2017-11-09 | 2019-05-17 | 삼성전자주식회사 | High resolution display device |
KR20190071152A (en) * | 2017-12-14 | 2019-06-24 | 삼성전자주식회사 | Led lighting device package and display apparatus using the same |
KR20190071274A (en) * | 2017-12-14 | 2019-06-24 | 삼성전자주식회사 | Led lighting device package and display apparatus using the same |
WO2019147063A1 (en) * | 2018-01-29 | 2019-08-01 | 주식회사 세미콘라이트 | Semiconductor light emitting diode and manufacturing method therefor |
KR20190091657A (en) * | 2018-01-29 | 2019-08-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
KR20190091656A (en) * | 2018-01-29 | 2019-08-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
CN110800117A (en) * | 2017-07-03 | 2020-02-14 | 夏普株式会社 | Light source device and light emitting device |
KR20200108617A (en) * | 2019-03-11 | 2020-09-21 | 주식회사 루멘스 | METHOD FOR MAKING CSP LEDs |
KR102173090B1 (en) * | 2019-09-04 | 2020-11-03 | (주)라이타이저 | Selective-transferring method of carrier substrate, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR102173094B1 (en) * | 2019-08-05 | 2020-11-03 | (주)라이타이저 | Method for manufacturing display apparatus and display apparatus |
KR102173102B1 (en) * | 2019-09-11 | 2020-11-04 | (주)라이타이저 | Probe card, testing apparaus and method using the probe card, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR102203649B1 (en) * | 2019-09-10 | 2021-01-15 | (주)라이타이저 | Sub pixel csp, manufacturing method of the sub pixel csp, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR20210009642A (en) * | 2019-07-17 | 2021-01-27 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
WO2021029527A1 (en) * | 2019-08-13 | 2021-02-18 | 아이디씨코리아 주식회사 | Lighting apparatus using light emitting device die array and manufacturing method therefor |
KR20210033480A (en) * | 2018-08-17 | 2021-03-26 | 서울바이오시스 주식회사 | Light-emitting element |
KR20210034734A (en) * | 2019-09-20 | 2021-03-31 | 삼성디스플레이 주식회사 | Display device |
WO2021141353A1 (en) * | 2020-01-09 | 2021-07-15 | Samsung Electronics Co., Ltd. | Light emitting device and display apparatus |
US12224382B2 (en) | 2019-09-20 | 2025-02-11 | Samsung Display Co., Ltd. | Display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120031343A (en) * | 2010-09-24 | 2012-04-03 | 서울옵토디바이스주식회사 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
KR20120087505A (en) * | 2011-01-28 | 2012-08-07 | 서울옵토디바이스주식회사 | Wafer level led package and method of fabricating the same |
JP2013065726A (en) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
KR20130113268A (en) * | 2012-04-05 | 2013-10-15 | 일진엘이디(주) | Light emitting diode array with excellent light emtting efficiency |
JP5498417B2 (en) * | 2011-03-15 | 2014-05-21 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
-
2016
- 2016-07-07 KR KR1020160086022A patent/KR102555242B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120031343A (en) * | 2010-09-24 | 2012-04-03 | 서울옵토디바이스주식회사 | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same |
KR20120087505A (en) * | 2011-01-28 | 2012-08-07 | 서울옵토디바이스주식회사 | Wafer level led package and method of fabricating the same |
JP5498417B2 (en) * | 2011-03-15 | 2014-05-21 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
JP2013065726A (en) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
KR20130113268A (en) * | 2012-04-05 | 2013-10-15 | 일진엘이디(주) | Light emitting diode array with excellent light emtting efficiency |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110800117A (en) * | 2017-07-03 | 2020-02-14 | 夏普株式会社 | Light source device and light emitting device |
KR20190018341A (en) * | 2017-08-14 | 2019-02-22 | 주식회사 루멘스 | Pixel matrix, slice of a light converting sheets block and method for manufacturing light emitting device |
WO2019035539A1 (en) * | 2017-08-14 | 2019-02-21 | 주식회사 루멘스 | Pixel matrix, light conversion slice, and method for manufacturing light emitting device package comprising same |
KR20190052887A (en) * | 2017-11-09 | 2019-05-17 | 삼성전자주식회사 | High resolution display device |
KR20190071152A (en) * | 2017-12-14 | 2019-06-24 | 삼성전자주식회사 | Led lighting device package and display apparatus using the same |
KR20190071274A (en) * | 2017-12-14 | 2019-06-24 | 삼성전자주식회사 | Led lighting device package and display apparatus using the same |
KR20190091657A (en) * | 2018-01-29 | 2019-08-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
KR20190091656A (en) * | 2018-01-29 | 2019-08-07 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
WO2019147063A1 (en) * | 2018-01-29 | 2019-08-01 | 주식회사 세미콘라이트 | Semiconductor light emitting diode and manufacturing method therefor |
KR20210033480A (en) * | 2018-08-17 | 2021-03-26 | 서울바이오시스 주식회사 | Light-emitting element |
KR20200108617A (en) * | 2019-03-11 | 2020-09-21 | 주식회사 루멘스 | METHOD FOR MAKING CSP LEDs |
US11152544B2 (en) | 2019-03-11 | 2021-10-19 | Lumens Co., Ltd. | Methods for fabricating CSP LEDs |
KR20210009642A (en) * | 2019-07-17 | 2021-01-27 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
KR102173094B1 (en) * | 2019-08-05 | 2020-11-03 | (주)라이타이저 | Method for manufacturing display apparatus and display apparatus |
WO2021029527A1 (en) * | 2019-08-13 | 2021-02-18 | 아이디씨코리아 주식회사 | Lighting apparatus using light emitting device die array and manufacturing method therefor |
KR20210019840A (en) * | 2019-08-13 | 2021-02-23 | 아이디씨코리아 주식회사 | Apparatus for Illumination using LED die Array and Method thereof |
KR102173090B1 (en) * | 2019-09-04 | 2020-11-03 | (주)라이타이저 | Selective-transferring method of carrier substrate, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR102203649B1 (en) * | 2019-09-10 | 2021-01-15 | (주)라이타이저 | Sub pixel csp, manufacturing method of the sub pixel csp, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR102173102B1 (en) * | 2019-09-11 | 2020-11-04 | (주)라이타이저 | Probe card, testing apparaus and method using the probe card, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
KR20210034734A (en) * | 2019-09-20 | 2021-03-31 | 삼성디스플레이 주식회사 | Display device |
US12224382B2 (en) | 2019-09-20 | 2025-02-11 | Samsung Display Co., Ltd. | Display device |
WO2021141353A1 (en) * | 2020-01-09 | 2021-07-15 | Samsung Electronics Co., Ltd. | Light emitting device and display apparatus |
US11476394B2 (en) | 2020-01-09 | 2022-10-18 | Samsung Electronics Co., Ltd. | Light emitting device and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR102555242B1 (en) | 2023-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102555242B1 (en) | Light emitting device package | |
CN106558597B (en) | Light emitting device package | |
US10333035B2 (en) | Method of manufacturing light emitting device package | |
US8759865B2 (en) | Light emitting diode chip, light emitting diode package structure, and method for forming the same | |
JP2022516131A (en) | Light emitting element package and display device including it | |
JP6248431B2 (en) | Manufacturing method of semiconductor light emitting device | |
US9780260B2 (en) | Semiconductor light emitting device and manufacturing method of the same | |
CN106486587A (en) | Light emitting diode, light emission diode package member and the equipment including which | |
JP2007242856A (en) | Chip-type semiconductor light emitting device | |
JP6658677B2 (en) | Light emitting device manufacturing method | |
US10381400B2 (en) | Method of manufacturing light emitting device | |
JP5276680B2 (en) | Light emitting device package, lighting system | |
KR102315915B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101259122B1 (en) | Light emitting device having vertical topology and method for manufacturing the same | |
KR20150102907A (en) | Wafer-level light emitting diode package and method of fabricating the same | |
KR20120026343A (en) | Light emitting device package | |
KR20120004876A (en) | Light emitting device, light emitting device manufacturing method, light emitting device package and light emitting system | |
KR20170129555A (en) | Light emitting device and lighting module having the same | |
KR101654339B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
JP2015041722A (en) | Semiconductor light-emitting device | |
KR101873505B1 (en) | Wafer-level light emitting diode package | |
JP6432654B2 (en) | Semiconductor light emitting device | |
KR101775664B1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
KR20090087374A (en) | Light emitting diodes and packages using them | |
CN102403432B (en) | Light emitting structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160707 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210623 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160707 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230113 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230620 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230710 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230711 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |