KR20170036524A - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20170036524A
KR20170036524A KR1020150135807A KR20150135807A KR20170036524A KR 20170036524 A KR20170036524 A KR 20170036524A KR 1020150135807 A KR1020150135807 A KR 1020150135807A KR 20150135807 A KR20150135807 A KR 20150135807A KR 20170036524 A KR20170036524 A KR 20170036524A
Authority
KR
South Korea
Prior art keywords
substrate
pattern
liquid crystal
display portion
color filter
Prior art date
Application number
KR1020150135807A
Other languages
Korean (ko)
Other versions
KR102405743B1 (en
Inventor
김진호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150135807A priority Critical patent/KR102405743B1/en
Publication of KR20170036524A publication Critical patent/KR20170036524A/en
Application granted granted Critical
Publication of KR102405743B1 publication Critical patent/KR102405743B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

The present invention provides a liquid crystal display device which comprises: a first substrate and a second substrate which are defined by a display unit and a non-display unit and bonded through a seal pattern; a seal pattern blocking dam installed on the non-display unit of the first substrate; a dummy light blocking pattern installed in the second substrate; and a seal pattern installed between the seal pattern blocking dam of the first substrate and the dummy light blocking pattern of the second substrate.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

본 발명은 액정표시장치에 관한 것으로 특히, COT(color filter on TFT) 구조의 액정표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display having a color filter on TFT (COT) structure and a method of manufacturing the same.

일반적인 액정표시장치는 상판과 하판 사이의 공간부에 액정을 주입하고, 화소별로 형성된 판면에 형성된 공통전극과 화소전극 사이에 전계를 인가하여 액정의 배열을 변화시켜서 빛을 통과시키거나 차단시킴으로써 화면을 구성하는 장치이다.In a typical liquid crystal display device, a liquid crystal is injected into a space portion between a top plate and a bottom plate, an electric field is applied between a common electrode formed on a plate surface formed for each pixel and a pixel electrode to change the arrangement of liquid crystals, .

도 1은 종래기술에 따른 액정표시장치를 개략적으로 나타내는 도면이다.1 is a view schematically showing a conventional liquid crystal display device.

종래기술에 따른 액정표시장치는, 도 1에 도시된 바와 같이, 상면에 다수개의 박막 트랜지스터(T)가 종횡으로 형성되고, 박막 트랜지스터(T)들의 상면에 평탄화막(33)이 형성된 하부기판(11)과, 그 하부기판(11)의 상부에 실런트(61)에 의하여 합착되며 하면에 RGB로 이루어진 칼라필터(Color Filter)(55)와 블랙 매트릭스 (Black Matrix)(53, 53a)가 형성된 상부기판(51)과, 상기 상부기판(51)과 하부기판 (11) 사이의 내부 공간에 주입되는 액정층(71)으로 구성된다.1, a liquid crystal display according to a related art includes a lower substrate (not shown) having a plurality of thin film transistors T formed on a top surface in a vertical direction and having flattening films 33 formed on the top surfaces of the thin film transistors T A color filter 55 and a black matrix 53 and 53a are formed on the lower surface of the lower substrate 11 by a sealant 61. The color filter 55 and the black matrix 53, And a liquid crystal layer 71 which is injected into an inner space between the upper substrate 51 and the lower substrate 11. The liquid crystal layer

상기 액정표시장치는 표시부(DA)와 이 표시부 둘레의 비표시부(NDA)로 정의되며, 상기 표시부(DA)에는 화소영역(미도시)의 주변에 대응하여 컬럼 스페이서 (59)가 구성되며, 이는 두 기판(11, 51) 사이의 이격 거리를 유지하는 기능을 하게 된다.The liquid crystal display device is defined by a display portion DA and a non-display portion NDA around the display portion. A column spacer 59 is formed in the display portion DA in correspondence with the periphery of a pixel region (not shown) And functions to maintain a distance between the two substrates 11 and 51. [

그리고, 상기 블랙 매트릭스(53, 53a) 중에서 제1 블랙 매트릭스(53)는 표시부(DA)에 구성되는 다수의 화소영역의 경계부에 배치되며, 제2 블랙 매트릭스(53a)는 패널 외곽부인 비표시부(NDA)에 배치된다.The first black matrix 53 among the black matrices 53 and 53a is disposed at a boundary portion between a plurality of pixel regions formed in the display portion DA and the second black matrix 53a is disposed at a boundary portion between non- NDA).

상기 하부기판(11)에는 게이트 전극(13)이 형성되어 있으며, 상기 게이트 전극(13) 위로는 게이트 절연막(21)이 형성되어 있다.A gate electrode 13 is formed on the lower substrate 11 and a gate insulating film 21 is formed on the gate electrode 13.

그리고, 상기 게이트 전극(13) 위의 게이트 절연막(21) 상에는 반도체층(23)이 형성되어 있으며, 상기 반도체층(23) 위로는 서로 이격된 소스전극(27) 및 드레인 전극(29)이 형성되어 있다. 이때, 상기 소스전극(27) 및 드레인 전극(29)과, 액티브층(23) 및 게이트 전극(13)은 박막 트랜지스터(T)를 구성한다.A semiconductor layer 23 is formed on the gate insulating film 21 on the gate electrode 13. A source electrode 27 and a drain electrode 29 spaced apart from each other are formed on the semiconductor layer 23 . At this time, the source electrode 27 and the drain electrode 29, and the active layer 23 and the gate electrode 13 constitute a thin film transistor T.

더욱이, 상기 소스전극(27) 및 드레인 전극(29)을 포함한 기판 전면에는 반도체층(31)이 형성되며, 그 위로는 평탄화막(33)이 형성된다.A semiconductor layer 31 is formed on the entire surface of the substrate including the source electrode 27 and the drain electrode 29 and a planarization layer 33 is formed thereon.

상기 평탄화막(33)에는 상기 드레인 전극(29)을 노출시키는 드레인 콘택홀(미도시)이 형성되어 있으며, 상기 평탄화막(33) 위로는 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(29)을 전기적으로 접속시키는 화소전극(41)이 형성된다.A drain contact hole (not shown) for exposing the drain electrode 29 is formed in the planarization film 33. The drain electrode 29 is formed on the planarization film 33 through the drain contact hole 29 are electrically connected to each other.

그리고, 서로 합착되어 비표시부(NDA)를 이루는 상기 하부기판(11)과 상부기판(51) 사이에는 실패턴(61)이 배치되어 액정이 외부로 이탈되는 것을 차단하게 된다. 이때, 상기 실패턴(61)은 상기 비표시부(NDA)에 위치하는 상부기판(51)의 제2 블랙 매트릭스(53a)과 하부기판(11)의 더미 평탄화막(33a)에 접촉하게 된다.A seal pattern 61 is disposed between the lower substrate 11 and the upper substrate 51, which are bonded together to form a non-display portion NDA, thereby blocking the liquid crystal from escaping to the outside. At this time, the seal pattern 61 is brought into contact with the second black matrix 53a of the upper substrate 51 located on the non-display portion NDA and the dummy planarizing film 33a of the lower substrate 11. [

상기 비표시부(NDA)의 더미 평탄화막(33a) 하부에는 공통배선(미도시), 링크부(미도시) 및 패드부(미도시) 등이 배치된다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(207)으로 통칭하여 설명하기로 한다. A common wiring (not shown), a link portion (not shown), a pad portion (not shown), and the like are disposed under the dummy planarizing film 33a of the non-display portion NDA. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 207.

그런데, 전술한 바와 같이, 종래기술에 따른 액정표시장치는 하부기판(11)과 상부기판(51)을 합착하여 액정패널을 제작하는 경우에는, 하부기판(11)과 상부기판 (51)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.As described above, in the case of manufacturing a liquid crystal panel by attaching the lower substrate 11 and the upper substrate 51 together by attaching the lower substrate 11 and the upper substrate 51, There is a high probability that defects such as light leakage will occur due to errors.

그리고, 기존의 액정표시장치는 상부기판(51)의 블랙 매트릭스(53, 53a)가 상부기판(51)과 하부기판(11)의 합착 마진을 고려하여 폭이 충분히 넓게 형성되도록 설계되므로 그로 인하여 개구율이 저하되는 단점이 있다.In the conventional liquid crystal display device, the black matrices 53 and 53a of the upper substrate 51 are designed to have a sufficiently wide width in consideration of the cohesion margin of the upper substrate 51 and the lower substrate 11, Is lowered.

더욱이, 비표시부(NDA)에 배치되는 실패턴(61)의 상면 및 하면이 블랙 매트릭스(53a) 및 더미 평탄화막(33a)에 접촉된 상태로 배치되어 있어, 상부기판(51)과 하부기판(11)의 합착시 또는 패널 유동시에 실패턴(61)이 고정되지 않고 비표시부 (NDA)의 내, 외측으로 이동되어 퍼지게 되는 문제가 발생할 수 있다.The upper surface and the lower surface of the seal pattern 61 disposed in the non-display portion NDA are disposed in contact with the black matrix 53a and the dummy planarizing film 33a, The seal pattern 61 may not be fixed at the time of attaching the seal member 11 or at the time of panel operation, but may be moved to the inside and outside of the non-display portion NDA and spread.

최근에 패널 외곽부의 비표시부인 베젤부를 최대한 줄이려고 하는 연구들이 진행되고 있는 것을 감안할 때, 두 기판의 합착 또는 패널 유동시에 실패턴(61)이 고정되지 않고 비표시부(NDA)의 내, 외측으로 이동되므로 인해 실패턴이 퍼지는 현상이 발생하게 되면 그만큼 디스플레이 장치의 베젤부 사이즈를 최소화하는 것이 불가능하게 된다. The seal pattern 61 is not fixed at the time of coalescence or panel movement of the two substrates and is moved inward and outward of the non-display portion NDA, considering the fact that studies for trying to reduce the bezel portion, which is the non-display portion of the panel outer frame portion, It is impossible to minimize the size of the bezel of the display device.

그리고, 종래기술에 따른 액정표시장치는 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계해야 되기 때문에 개구율이 저하되는 문제가 발생한다.In the liquid crystal display device according to the related art, since the width of the black matrix should be designed to be sufficiently wide in consideration of the cohesion margin of the upper plate and the lower plate, there arises a problem that the aperture ratio is lowered.

더욱이, 종래기술에 따른 액정표시장치는 상판에 컬러필터를 형성하는 구조이기 때문에 하판의 비표시부에 하판 하부로부터 입사되는 광을 효과적으로 차단시키지 못함으로 인하여 비표시부인 베젤부에서의 잔상 특성이 나빠지게 된다.Further, since the liquid crystal display device according to the related art has a structure in which a color filter is formed on the upper plate, the non-display portion of the lower plate can not effectively block the light incident from the lower portion of the lower plate, do.

본 발명의 목적은 COT(color filter on TFT) 구조를 적용하여 상판과 하판 사이의 가장자리부에 형성되는 실패턴의 퍼짐을 방지하고 잔상 특성을 개선시킬 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same that can prevent a spread of an actual pattern formed at an edge portion between a top plate and a bottom plate by applying a color filter on TFT (COT) have.

전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 표시부와 비표시부로 정의되고 실패턴을 통해 합착되는 제1 기판 및 제2 기판과, 상기 제1 기판의 비표시부에 구비된 실패턴 차단 댐과, 상기 제2 기판에 구비된 더미 광차단패턴과, 상기 제1 기판의 실패턴 차단댐과 상기 제2 기판의 더미 광차단패턴 사이에 구비된 실패턴을 포함하는 액정표시장치를 제공할 수 있다. According to an aspect of the present invention, there is provided a display device including a first substrate and a second substrate defined by a display portion and a non-display portion, There is provided a liquid crystal display device including a dam, a dummy light blocking pattern provided on the second substrate, and an actual pattern provided between the actual pattern blocking dam on the first substrate and the dummy light blocking pattern on the second substrate .

이러한 본 발명에 따른 액정표시장치에 있어서, 상기 제2 기판의 더미 광차단패턴에 실패턴을 가둬 두는 실패턴 삽입부가 구비할 수 있다.In the liquid crystal display device according to the present invention, a thread pattern inserting section for holding the thread pattern in the dummy light blocking pattern of the second substrate can be provided.

그리고, 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 실패턴 차단 댐 하부에 광차단 패턴을 구비할 수 있다.In the liquid crystal display device according to the present invention, a light shielding pattern may be provided under the yarn pattern blocking dam.

더욱이, 이러한 본 발명에 따른 액정표시장치에 있어서, 상기 실패턴 차단 댐 상에 더미 평탄화막패턴을 더 구비할 수 있다.Furthermore, in the liquid crystal display device according to the present invention, the dummy planarization film pattern may be further provided on the actual pattern blocking dam.

이러한 본 발명에 따른 액정표시장치에 있어서, 제2 기판의 표시부에 블랙 컬럼 스페이서를 구비할 수 있다.In the liquid crystal display device according to the present invention, a black column spacer may be provided on the display portion of the second substrate.

전술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 제1 기판상에 실패턴 차단댐을 형성하는 단계와, 상기 제1 기판과 대응하여 합착되는 제2 기판의 표시부에 더미 광차단패턴을 형성하는 단계와, 상기 제1 기판의 실패턴 차단댐과 상기 제2 기판의 더미 광차단패턴 사이에 실패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a display device, including: forming a seal pattern blocking dam on a first substrate; forming a dummy light blocking pattern on a display portion of a second substrate, And forming a seal pattern between the seal pattern blocking dam of the first substrate and the dummy light blocking pattern of the second substrate.

그리고, 이러한 액정표시장치 제조방법에서, 상기 실패턴 차단 댐 하부에 광차단 패턴을 형성하는 단계를 더 구비할 수 있다.In this method of manufacturing a liquid crystal display device, a step of forming a light shielding pattern may be further provided below the thread pattern blocking dam.

더욱이, 이러한 액정표시장치 제조방법에 있어서, 상기 실패턴 차단 댐 상에 더미 평탄화막패턴을 형성하는 단계를 더 구비할 수 있다.Furthermore, in the method for manufacturing a liquid crystal display device, it may further comprise forming a dummy planarization film pattern on the actual pattern blocking dam.

이러한 액정표시장치 제조방법에 있어서, 제2 기판의 표시부에 블랙 컬럼 스페이서를 형성하는 단계를 더 구비할 수 있다.In this method of manufacturing a liquid crystal display device, it may further comprise forming a black column spacer on a display portion of the second substrate.

이러한 액정표시장치 제조방법에 있어서, 블랙 컬럼 스페이서와 상기 더미 광차단패턴을 형성하는 단계는 동시에 이루어질 수 있다. In this method of manufacturing a liquid crystal display device, the step of forming the black column spacer and the dummy light blocking pattern may be performed simultaneously.

본 발명에 따른 액정표시장치 및 그 제조방법은 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐을 형성해 줌으로써, 실패턴의 퍼짐이 방지되어 장치의 베젤 사이즈를 최소화할 수 있게 된다.The liquid crystal display device and the method of manufacturing the same according to the present invention can be realized by changing a conventional structure in which a color filter is formed on a top plate to a color filter on TFT (COT) structure in which a color filter is formed on a bottom plate, By forming the yarn pattern blocking dam for controlling the yarn pattern, the spread of the yarn pattern can be prevented, and the bezel size of the apparatus can be minimized.

그리고, 본 발명에 따른 액정표시장치 및 그 제조방법은 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계되므로 인해 개구율이 저하되는 문제를 해결할 수 있다.The liquid crystal display device and the method of manufacturing the same according to the present invention do not need to form a separate black matrix on the upper plate because the COT structure is applied. Therefore, considering the cohesion margin of the upper plate and the lower plate in the existing structure, The problem that the aperture ratio is lowered can be solved.

더욱이, 본 발명에 따른 액정표시장치 및 그 제조방법은 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 칼러안료를 이용하여 하판 하부에서 입사되는 광을 효과적으로 차단이 가능하여 비표시부에서의 잔상 특성이 향상된다.Furthermore, the liquid crystal display device and the method of manufacturing the same according to the present invention can minimize the size of the bezel by changing the conventional structure in which the color filter is formed on the top plate to a color filter on TFT (COT) structure in which a color filter is formed on the bottom plate , It is possible to effectively block the light incident from the lower portion of the lower plate by using the color pigment in the non-display portion of the lower plate, thereby improving the afterimage characteristic in the non-display portion.

그리고, 본 발명은 상판에 블랙 매트릭스를 생략하고, 저유전율을 갖는 광밀도 블랙 컬럼 스페이서(OD BCS; optical density BMless column spacer)를 사용하여 광차단 기능 및 셀 갭 유지 기능은 물론 빛샘 방지 기능을 효과적으로 수행할 수 있다. In the present invention, by using an optical density BM column spacer (OD BCS) having a low dielectric constant and omitting a black matrix on a top plate, a light blocking function and a cell gap holding function as well as a light leakage prevention function are effectively Can be performed.

도 1은 종래기술에 따른 액정표시장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 또 다른 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.
도 6a 내지 6h는 본 발명의 일 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.
도 7a 내지 7h는 본 발명의 다른 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.
도 8a 내지 8j는 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.
1 is a view schematically showing a conventional liquid crystal display device.
2 is a plan view schematically showing a liquid crystal display device according to the present invention.
FIG. 3 is a cross-sectional view taken along line III-III in FIG. 2, and is a cross-sectional view schematically showing a liquid crystal display device according to an embodiment of the present invention.
4 is a cross-sectional view schematically showing a liquid crystal display device according to another embodiment of the present invention.
5 is a cross-sectional view schematically showing a liquid crystal display device according to another embodiment of the present invention.
6A to 6H are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.
7A to 7H are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to another embodiment of the present invention.
8A to 8J are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to another embodiment of the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 액정표시장치에 대해 첨부한 도면에 의하여 상세히 설명한다.Hereinafter, a liquid crystal display according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 평면도이다.2 is a plan view schematically showing a liquid crystal display device according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 화소전극과 박막 트랜지스터 및 컬러필터층이 형성된 제1 기판(101)과, 이에 대응하는 제2 기판 (151)이 합착되어 형성되고, 그 구조는 화상을 디스플레이하는 표시부(DA)와 데이터 신호와 구동 신호를 인가하는 비표시부(NDA)로 구분되어 있다.2, a liquid crystal display according to the present invention includes a first substrate 101 on which a pixel electrode, a thin film transistor and a color filter layer are formed, and a second substrate 151 corresponding thereto, The structure is divided into a display unit DA for displaying an image and a non-display unit (NDA) for applying a data signal and a driving signal.

상기 액정패널의 표시부(DA)의 둘레에 위치하는 비표시부(NDA)에는 제1 기판 (101)과 제2 기판(151)을 합착시키기 위해 실패턴(161)이 형성되어 있고, 상기 실패턴(161)의 내측 및 외측으로는 상기 실패턴(161)이 배향막(미도시) 및 액정층(미도시) 영역으로 퍼지는 현상을 차단하기 위해 실패턴 차단댐(135b)이 형성되어 있다.A seal pattern 161 is formed on the non-display portion NDA located around the display portion DA of the liquid crystal panel so as to adhere the first substrate 101 and the second substrate 151, 161 are formed on the inner side and the outer side of the seal pattern 161 to prevent the spreading of the seal pattern 161 to the alignment film (not shown) and the liquid crystal layer (not shown).

상기 실패턴 차단댐(135b)은 상기 실패턴(161)이 비표시부(NDA)의 내, 외측으로 퍼지는 것을 막아 주기 때문에, 상기 실패턴(161)이 퍼져서 상기 배향막을 손상시키거나 액정층의 액정들과 반응하여 얼룩 불량 및 빛샘 불량을 발생시키는 것을 방지하는 역할을 한다.Since the seal pattern preventing dam 135b prevents the seal pattern 161 from spreading in and out of the non-display portion NDA, the seal pattern 161 spreads and damages the alignment film, To prevent defects such as stain and light leakage.

도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.FIG. 3 is a cross-sectional view taken along line III-III in FIG. 2, and is a cross-sectional view schematically showing a liquid crystal display device according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 액정표시장치는 표시부(DA)와 비표시부(NDA)가 정의된 COT 구조의 제1 기판(101)과 이에 대응하는 제2 기판(151)을 액정층(171)을 사이에 두고 제1 기판(101)과 제2 기판(151)의 비표시부(NDA)에서 실패턴(161)을 통해 합착되어 형성된다. 3, a liquid crystal display according to an exemplary embodiment of the present invention includes a first substrate 101 having a COT structure in which a display part DA and a non-display part NDA are defined, and a second substrate 151 are bonded together through the seal pattern 161 in the non-display portion NDA of the first substrate 101 and the second substrate 151 with the liquid crystal layer 171 interposed therebetween.

상기 제1 기판(101)은 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의할 수 있으며, 상기 스위칭 영역에는 게이트 전극(103)과 반도체층 (123)과 소스전극(127)과 드레인 전극(129)을 포함하는 박막 트랜지스터(T)가 구성되며, 상기 화소영역에는 상기 드레인 전극(129)과 접촉하는 투명한 화소전극(141)이 구성된다. The first substrate 101 may define a plurality of pixel regions (not shown) including a switching region (not shown), and the gate electrode 103, the semiconductor layer 123, and the source electrode And a drain electrode 129. The transparent pixel electrode 141 is formed in the pixel region so as to be in contact with the drain electrode 129. [

그리고, 도면에는 도시하지 않았지만, 상기 화소영역(미도시)의 일측에는 게이트 전극(103)으로부터 연장되는 게이트 배선(미도시)이 형성되고, 상기 화소영역의 타측에는 상기 게이트 배선(미도시)과 수직하게 교차하는 데이터 배선(미도시)이 형성된다.Although not shown in the drawing, a gate wiring (not shown) extending from the gate electrode 103 is formed on one side of the pixel region (not shown), and the gate wiring (not shown) is formed on the other side of the pixel region Data interconnections (not shown) that vertically cross each other are formed.

도면에는 도시하지 않았지만, 상기 제1 기판(101)에는 공통전극(미도시)이 형성된다. 이때, 상기 공통전극과 상기 화소전극(141)은 제1 기판(101) 상에 형성되어 IPS(In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용된다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 화소전극(141)은 제1 기판(101)상에 형성되고, 공통전극(미도시)은 제2 기판(151) 상에 형성되는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.Although not shown in the drawing, a common electrode (not shown) is formed on the first substrate 101. At this time, the common electrode and the pixel electrode 141 are formed on the first substrate 101 and applied with a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure, but the pixel electrode 141 is formed on the first substrate 101, and the common electrode (not shown) is formed on the second substrate 151 It is also applicable to a structure of TN (Twist Nematic) type.

상기 박막 트랜지스터(T)가 형성된 제1 기판(101) 전면에는 패시베이션막 (131)이 형성된다.A passivation film 131 is formed on the entire surface of the first substrate 101 on which the thin film transistor T is formed.

그리고, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(131) 상에는 청색(G), 적색(R) 및 녹색(B) 컬러필터(133a, 135a, 미도시)들이 형성된다. 이때, 본 발명에서는 청색(G), 적색(R) 컬러필터(133a, 135a)들이 형성된 경우를 예를 들어 설명하고 있지만 이에 한정되는 것은 아니다. 즉, 상기 청색(G), 적색(R) 컬러필터(133a, 135a)들과 인접하여 녹색(B) 컬러필터(미도시)가 형성된다.Blue (G), red (R), and green (B) color filters 133a and 135a (not shown) are formed on the passivation film 131 located in a plurality of pixel regions (not shown). Here, the case where the blue (G) and red (R) color filters 133a and 135a are formed is described in the present invention, but the present invention is not limited thereto. That is, a green (B) color filter (not shown) is formed adjacent to the blue (G) and red (R) color filters 133a and 135a.

또한, 상기 청색(G), 적색(R) 컬러필터(133a, 135a)들 위에는 유기 절연 물질, 예를 들어 포토 아크릴(Photo Acryl)과 같은 재질을 구성된 평탄화막(137)이 형성된다.A planarizing film 137 made of an organic insulating material, for example, Photo Acryl, is formed on the blue (G) and red (R) color filters 133a and 135a.

더욱이, 화소영역(미도시)의 평탄화막(137) 위에는 상기 박막 트랜지스터(T)의 드레인 전극(129)과 전기적으로 접속하는 투명한 화소전극(141)이 형성된다.A transparent pixel electrode 141 electrically connected to the drain electrode 129 of the thin film transistor T is formed on the planarization film 137 of the pixel region (not shown).

한편, 상기 제1 기판(101)의 비표시부(NDA)에는 상기 게이트 전극(103)과 함께 형성되는 공통전극(미도시), 링크부(미도시) 및 패드부(미도시)가 형성된다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선 (107)으로 통칭하여 설명하기로 한다. A common electrode (not shown), a link portion (not shown), and a pad portion (not shown) are formed on the non-display portion NDA of the first substrate 101 together with the gate electrode 103. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 107.

그리고, 상기 비표시부(NDA)의 구동회로배선(107) 상에는 광차단패턴(133b)이 형성된다. 이때, 상기 광차단패턴(133b)은 상기 청색 컬러필터(133a) 재질과 동일한 재질로 구성된다. 그리고, 상기 광차단막패턴(133b)은 상기 청색 컬러필터 (133aa)의 두께보다 얇게 형성된다. A light blocking pattern 133b is formed on the driver circuit wiring 107 of the non-display portion NDA. At this time, the light blocking pattern 133b is made of the same material as the material of the blue color filter 133a. The light blocking film pattern 133b is formed to be thinner than the thickness of the blue color filter 133aa.

상기 광차단패턴(133b) 위에는 일정한 이격 거리를 두고 실패턴 차단댐 (135b)이 형성된다. 이때, 상기 실패턴 차단댐(135b)은 제1 기판(101)의 비표시부 (NDA)에 상기 표시부(DA) 둘레를 감싸는 형태로 형성된다. 그리고, 상기 실패턴 차단댐(135b) 내에는 실패턴(161)이 안착하여 비표시부(NDA)의 내, 외측으로 이동되지 않게 된다. 상기 실패턴 차단댐(135b)은 상기 적색 컬러필터(135a) 재질과 동일한 재질로 구성되거나, 녹색 컬러필터(미도시) 재질과 동일한 재질로 구성된다. 본 발명에서는 적색 컬러필터 재질과 동일한 재질로 실패턴 차단댐(135b)을 구성하는 경우를 예로 들어 설명하고 있다.An actual pattern blocking dam 135b is formed on the light blocking pattern 133b at a predetermined distance. At this time, the seal pattern blocking dam 135b is formed on the non-display portion NDA of the first substrate 101 so as to surround the display portion DA. The seal pattern 161 is seated in the seal pattern blocking dam 135b and is not moved to the inside or outside of the non-display portion NDA. The thread pattern blocking dam 135b may be made of the same material as the red color filter 135a or may be made of the same material as the green color filter (not shown). In the present invention, the case where the yarn pattern blocking dam 135b is made of the same material as the material of the red color filter is described as an example.

그리고, 상기 실패턴 차단댐(135b)은 상기 적색 컬러필터(135a)의 두께보다 얇게 형성된다.The thread pattern blocking dam 135b is formed to be thinner than the red color filter 135a.

한편, 상기 제1 기판(101)과 대응하는 상기 제2 기판(151)의 표시부(DA)에는 일정한 셀 갭을 유지해 주는 블랙 컬럼 스페이서(BCS; Black Column Spacer) (153a)가 형성된다. 상기 블랙 컬럼 스페이서(BCS; Black Column Spacer)(153a)는 기존의 블랙 매트릭스(Black Matrix)와 컬럼 스페이서(Column Spacer)를 사용하지 않고 이들의 기능을 동시에 수행 가능한 재질, 예를 들어 높은 광 밀도 및 낮은 유전율을 갖는 재질인 OD BCS(Optical Density Black Column Spacer)로 구성된다.  A black column spacer (BCS) 153a is formed on the display portion DA of the second substrate 151 corresponding to the first substrate 101 to maintain a constant cell gap. The black column spacer (BCS) 153a may be formed of a material capable of performing the functions of the black matrix spacer (BCS) 153a without using a conventional black matrix and a column spacer, for example, And OD BCS (Optical Density Black Column Spacer), which has a low dielectric constant.

특히, 상기 OD BCS(Optical Density Black Column Spacer)은 적색 안료에 대해서는 투과율이 높지만, 청색 안료 또는 녹색 안료에 대해서는 투과율이 낮기 때문에 기존의 블랙 매트릭스 대체용으로 사용가능하다. In particular, the OD BCS (Optical Density Black Column Spacer) has a high transmittance for red pigments but a low transmittance for blue pigments or green pigments, so that it can be used as a substitute for a conventional black matrix.

그리고, 상기 제1 기판(101)과 대응하는 제2 기판(151)의 비표시부(NDA)에는 상기 실패턴(161) 상면이 안착되어 고정될 수 있도록 실패턴 삽입부(154)를 구비한 더미 광차단패턴(153b)이 형성된다. 상기 더미 광차단패턴(153b)은 상기 블랙 컬럼 스페이서(153a)와 동일한 재질로 구성된다. 이때, 상기 더미 광차단패턴(153b)은 상기 제2 기판(151)의 비표시부(NDA)에 상기 표시부(DA)를 감싸는 형태로 형성된다.The non-display portion NDA of the second substrate 151 corresponding to the first substrate 101 is provided with a dummy pattern having a thread pattern inserting portion 154 so that the upper surface of the thread pattern 161 can be seated and fixed. A light blocking pattern 153b is formed. The dummy light blocking pattern 153b is made of the same material as the black column spacer 153a. At this time, the dummy light blocking pattern 153b is formed on the non-display portion NDA of the second substrate 151 so as to surround the display portion DA.

상기 제1 기판(101)과 제2 기판(151) 사이의 표시부(DA)에는 액정층(171)이 개재되며, 상기 제1 기판(101)과 제2 기판(151) 사이의 비표시부(NDA)에는 상기 표시부(DA) 내의 액정층(171)을 감싸도록 실패턴(161)이 형성된다. A liquid crystal layer 171 is interposed in the display portion DA between the first substrate 101 and the second substrate 151 and a non-display portion NDA between the first substrate 101 and the second substrate 151 The seal pattern 161 is formed to surround the liquid crystal layer 171 in the display unit DA.

이때, 상기 실패턴(161)의 하측은 상기 제1 기판(101)의 비표시부(NDA)에 구비된 실패턴 차단댐(135b) 내에 안착되어 비표시부(NDA)의 내, 외측으로 이동되지 않고 고정되며, 상기 실패턴 (161)의 상측은 상기 더미 광차단패턴(15b)의 실패턴 삽입부(154) 내에 안착되어 이동없이 고정된다.At this time, the lower side of the seal pattern 161 is seated in the seal pattern blocking dam 135b provided in the non-display portion NDA of the first substrate 101 and is not moved to the inside and outside of the non-display portion NDA And the upper side of the thread pattern 161 is seated in the thread pattern insertion portion 154 of the dummy light blocking pattern 15b and fixed without moving.

이와 같이, 본 발명의 일 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐을 형성해 줌으로써, 실패턴의 퍼짐을 방지할 수 있다.As described above, in the liquid crystal display device according to an embodiment of the present invention, the conventional structure in which the color filter is formed on the top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on the bottom plate, By forming the yarn pattern blocking dam for controlling the yarn pattern on the non-display portion of the non-display portion, the spread of the yarn pattern can be prevented.

그리고, 본 발명의 일 실시 예에 따른 액정표시장치는 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.Since the liquid crystal display device according to the embodiment of the present invention does not need to form a separate black matrix on the top plate because of the COT structure, the width of the black matrix is sufficiently wide considering the cohesion margin of the top plate and the bottom plate in the conventional structure. It is possible to solve the problem of lowering the aperture ratio caused by the design.

더욱이, 본 발명의 일 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Furthermore, the liquid crystal display device according to an embodiment of the present invention can minimize the bezel size by changing the existing structure in which the color filter is formed on the top plate to a color filter on TFT (COT) structure in which a color filter is formed on the bottom plate And the afterimage characteristic can be improved by blocking the light incident from the outside by using the color filter pigment in the non-display portion of the lower plate.

한편, 본 발명의 다른 실시 예에 따른 액정표시장치에 대해 도 4를 참조하여 설명하면 다음과 같다.A liquid crystal display according to another embodiment of the present invention will be described with reference to FIG.

도 4는 본 발명의 다른 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.4 is a cross-sectional view schematically showing a liquid crystal display device according to another embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 액정표시장치는 표시부(DA)와 비표시부(NDA)가 정의된 COT 구조의 제1 기판(201)과 이에 대응하는 제2 기판(251)을 액정층(271)을 사이에 두고 제1 기판(201)과 제2 기판(251)의 비표시부(NDA)에서 실패턴(261)을 통해 합착되어 형성된다. 4, a liquid crystal display device according to another embodiment of the present invention includes a first substrate 201 having a COT structure in which a display part DA and a non-display part NDA are defined, and a second substrate The first substrate 201 and the second substrate 251 are bonded together through the seal pattern 261 in the non-display portion NDA of the first substrate 201 and the second substrate 251 with the liquid crystal layer 271 interposed therebetween.

상기 제1 기판(201)은 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의할 수 있으며, 상기 스위칭 영역에는 게이트 전극(203)과 반도체층 (223)과 소스전극(227)과 드레인 전극(229)을 포함하는 박막 트랜지스터(T)가 구성되며, 상기 화소영역에는 상기 드레인 전극(229)과 접촉하는 투명한 화소전극(241)이 구성된다. The first substrate 201 may define a plurality of pixel regions (not shown) including a switching region (not shown), and the gate electrode 203, the semiconductor layer 223, and the source electrode 227 and a drain electrode 229. A transparent pixel electrode 241 in contact with the drain electrode 229 is formed in the pixel region.

그리고, 도면에는 도시하지 않았지만, 상기 화소영역(미도시)의 일측에는 게이트 전극(203)으로부터 연장되는 게이트 배선(미도시)이 형성되고, 상기 화소영역의 타측에는 상기 게이트 배선(미도시)과 수직하게 교차하는 데이터 배선(미도시)이 형성된다.Although not shown in the figure, a gate wiring (not shown) extending from the gate electrode 203 is formed on one side of the pixel region (not shown), and the gate wiring (not shown) is formed on the other side of the pixel region Data interconnections (not shown) that vertically cross each other are formed.

도면에는 도시하지 않았지만, 상기 제1 기판(201)에는 공통전극(미도시)이 형성된다. 이때, 상기 공통전극과 상기 화소전극(241)은 제1 기판(201) 상에 형성되어 IPS(In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용된다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 화소전극(241)은 제1 기판(201)상에 형성되고, 공통전극(미도시)은 제2 기판(251) 상에 형성되는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.Although not shown in the drawing, a common electrode (not shown) is formed on the first substrate 201. At this time, the common electrode and the pixel electrode 241 are formed on the first substrate 201 and are applied in a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure, but the pixel electrode 241 is formed on the first substrate 201 and the common electrode (not shown) is formed on the second substrate 251 It is also applicable to a structure of TN (Twist Nematic) type.

상기 박막 트랜지스터(T)가 형성된 제1 기판(201) 전면에는 패시베이션막 (231)이 형성된다.A passivation film 231 is formed on the entire surface of the first substrate 201 on which the thin film transistor T is formed.

그리고, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(231) 상에는 청색(G), 적색(R) 및 녹색(B) 컬러필터(233a, 235a, 미도시)들이 형성된다. 이때, 본 발명에서는 청색(G), 적색(R) 컬러필터(233a, 235a)들이 형성된 경우를 예를 들어 설명하고 있지만 이에 한정되는 것은 아니다. 즉, 상기 청색(G), 적색(R) 컬러필터(233a, 235a)들과 인접하여 녹색(B) 컬러필터(미도시)가 형성된다.Blue (G), red (R), and green (B) color filters 233a and 235a (not shown) are formed on the passivation film 231 located in a plurality of pixel regions (not shown). At this time, the case where the blue (G) and red (R) color filters 233a and 235a are formed is described in the present invention, but the present invention is not limited thereto. That is, a green (B) color filter (not shown) is formed adjacent to the blue (G) and red (R) color filters 233a and 235a.

또한, 상기 청색(G), 적색(R) 컬러필터(233a, 235a)들 위에는 유기 절연 물질, 예를 들어 포토 아크릴(Photo Acryl)과 같은 재질을 구성된 평탄화막(237)이 형성된다.A planarizing film 237 made of an organic insulating material such as Photo Acryl is formed on the blue (G) and red (R) color filters 233a and 235a.

더욱이, 화소영역(미도시)의 평탄화막(237) 위에는 상기 박막 트랜지스터(T)의 드레인 전극(229)과 전기적으로 접속하는 투명한 화소전극(241)이 형성된다.A transparent pixel electrode 241 electrically connected to the drain electrode 229 of the thin film transistor T is formed on the planarization film 237 of the pixel region (not shown).

한편, 상기 제1 기판(201)의 비표시부(NDA)에는 상기 게이트 전극(203)과 함께 형성되는 공통전극(미도시), 링크부(미도시) 및 패드부(미도시)가 형성된다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(207)으로 통칭하여 설명하기로 한다. A common electrode (not shown), a link portion (not shown), and a pad portion (not shown) are formed on the non-display portion NDA of the first substrate 201 together with the gate electrode 203. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 207.

그리고, 상기 비표시부(NDA)의 구동회로배선(207) 상에는 실패턴의 하측이 삽입될 수 있는 실패턴 삽입홈(234)을 구비한 실패턴 차단댐(233b)이 형성된다. 이때, 상기 실패턴 차단댐(233b)은 상기 실패턴(161)이 퍼짐없이 고정될 수 있도록 하는 역할과 함께 제1 기판(101)의 비표시부(NDA) 하부에서 광이 유입되는 것을 차단하는 역할을 한다.On the driver circuit wiring 207 of the non-display portion NDA, an actual pattern blocking dam 233b having a thread pattern insertion groove 234 into which the lower side of the thread pattern can be inserted is formed. At this time, the seal pattern blocking dam 233b serves to fix the seal pattern 161 without spreading and to block light from being introduced into the lower portion of the non-display portion NDA of the first substrate 101 .

상기 실패턴 차단댐(233b)은 제1 기판(201)의 비표시부(NDA)에 상기 표시부 (DA) 둘레를 감싸는 형태로 형성된다. 그리고, 상기 실패턴 차단댐(233b)은 상기 청색 컬러필터(233a) 재질과 동일한 재질로 구성되거나, 녹색 컬러필터(미도시) 재질과 동일한 재질로 구성된다. 이때, 본 발명에서는 청색 컬러필터 재질과 동일한 재질로 실패턴 차단댐(233b)을 구성하는 경우를 예로 들어 설명하고 있다. The seal pattern blocking dam 233b is formed on the non-display portion NDA of the first substrate 201 so as to surround the display portion DA. The yarn pattern blocking dam 233b may be made of the same material as the blue color filter 233a or may be made of the same material as the green color filter (not shown). At this time, in the present invention, the case where the yarn pattern blocking dam 233b is formed of the same material as the blue color filter material is described as an example.

그리고, 상기 실패턴 차단댐(233b)은 상기 청색 컬러필터(233a)의 두께와 동일한 두께를 유지하지만, 상기 실패턴 삽입홈(234)의 두께는 상기 청색 컬러필터 (233a)의 두께보다 얇게 형성된다. The thickness of the thread pattern insertion groove 234 is smaller than the thickness of the blue color filter 233a while the thread pattern blocking dam 233b maintains the same thickness as the thickness of the blue color filter 233a. do.

한편, 상기 제1 기판(201)과 대응하는 상기 제2 기판(251)의 표시부(DA)에는 일정한 셀 갭을 유지해 주도록 블랙 컬럼 스페이서(BCS; Black Column Spacer) (253a)가 형성된다. 상기 블랙 컬럼 스페이서(BCS; Black Column Spacer) (253a)는 기존에 사용하였던 블랙 매트릭스(Black Matrix)와 컬럼 스페이서(Column Spacer) 대신에 이들의 기능을 동시에 수행 가능한 재질, 예를 들어 높은 광 밀도 및 낮은 유전율을 갖는 재질인 OD BCS(Optical Density Black Column Spacer)로 구성된다.  A black column spacer (BCS) 253a is formed on the display portion DA of the second substrate 251 corresponding to the first substrate 201 so as to maintain a constant cell gap. The black column spacer (BCS) 253a may be formed of a material capable of performing these functions at the same time, for example, a high optical density and a high color density, instead of a black matrix and a column spacer, And OD BCS (Optical Density Black Column Spacer), which has a low dielectric constant.

특히, 상기 OD BCS(Optical Density Black Column Spacer)은 적색 안료에 대해서는 투과율이 높지만, 청색 안료 또는 녹색 안료에 대해서는 투과율이 낮기 때문에 기존의 블랙 매트릭스 대체용으로 사용가능하다. In particular, the OD BCS (Optical Density Black Column Spacer) has a high transmittance for red pigments but a low transmittance for blue pigments or green pigments, so that it can be used as a substitute for a conventional black matrix.

그리고, 상기 제1 기판(201)과 대응하는 제2 기판(251)의 비표시부(NDA)에는 상기 실패턴(261) 상면이 안착되어 고정될 수 있도록 실패턴 삽입부(254)를 구비한 더미 광차단패턴(253b)이 형성된다. 상기 더미 광차단패턴(253b)은 상기 블랙 컬럼 스페이서(253a)와 동일한 재질로 구성된다. 이때, 상기 더미 광차단패턴(253b)은 상기 제2 기판(251)의 비표시부(NDA)에 상기 표시부(DA)를 감싸는 형태로 형성된다.The dummy display portion NDA of the second substrate 251 corresponding to the first substrate 201 is provided with a thread pattern inserting portion 254 so that the upper surface of the thread pattern 261 can be seated and fixed. A light blocking pattern 253b is formed. The dummy light blocking pattern 253b is made of the same material as the black column spacer 253a. At this time, the dummy light blocking pattern 253b is formed on the non-display portion NDA of the second substrate 251 so as to surround the display portion DA.

상기 제1 기판(201)과 제2 기판(251) 사이의 표시부(DA)에는 액정층(271)이 개재되며, 상기 제1 기판(201)과 제2 기판(251) 사이의 비표시부(NDA)에는 상기 표시부(DA) 내의 액정층(271)을 감싸도록 실패턴(261)이 형성된다. A liquid crystal layer 271 is interposed in the display portion DA between the first substrate 201 and the second substrate 251 and a non-display portion NDA between the first substrate 201 and the second substrate 251 The seal pattern 261 is formed to surround the liquid crystal layer 271 in the display portion DA.

이때, 상기 실패턴(261)의 하측은 상기 제1 기판(201)의 비표시부(NDA)에 구비된 실패턴 차단댐(233b)의 실패턴 삽입홈(234) 내에 안착되어 비표시부(NDA)의 내, 외측으로 이동없이 고정되며, 상기 실패턴(261)의 상측은 상기 더미 광차단패턴(253b)의 실패턴 삽입부 (254) 내에 안착되어 이동없이 고정된다.The lower side of the seal pattern 261 is seated in the seal pattern insertion groove 234 of the seal pattern blocking dam 233b of the non-display portion NDA of the first substrate 201, And the upper side of the seal pattern 261 is seated in the seal pattern inserting portion 254 of the dummy light intercepting pattern 253b and fixed without moving.

이와 같이, 본 발명의 다른 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 투과율이 낮은 청색 안료를 이용하여 실패턴을 제어하기 위한 실패턴 차단 댐을 형성해 줌으로써, 실패턴의 퍼짐을 방지할 수 있다.As described above, in the liquid crystal display device according to another embodiment of the present invention, a conventional structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, By forming a yarn pattern blocking dam for controlling the yarn pattern using a blue pigment having a low transmittance in the non-display portion of the non-display portion, spread of the yarn pattern can be prevented.

그리고, 본 발명의 다른 실시 예에 따른 액정표시장치는 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.Since the liquid crystal display according to another embodiment of the present invention adopts the COT structure, it is unnecessary to form a separate black matrix on the upper plate. Therefore, considering the cohesion margin of the upper plate and the lower plate in the conventional structure, It is possible to solve the problem of lowering the aperture ratio caused by the design.

더욱이, 본 발명의 다른 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Further, the liquid crystal display device according to another embodiment of the present invention can minimize the bezel size by changing the existing structure in which the color filter is formed on the upper plate to a color filter on TFT (COT) structure in which a color filter is formed on the lower plate And the afterimage characteristic can be improved by blocking the light incident from the outside by using the color filter pigment in the non-display portion of the lower plate.

또 한편, 본 발명의 또 다른 실시 예에 따른 액정표시장치에 대해 도 5를 참조하여 설명하면 다음과 같다.A liquid crystal display according to another embodiment of the present invention will now be described with reference to FIG.

도 5는 본 발명의 또 다른 실시 예에 따른 액정표시장치를 개략적으로 나타내는 단면도이다.5 is a cross-sectional view schematically showing a liquid crystal display device according to another embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 또 다른 실시 예에 따른 액정표시장치는 표시부(DA)와 비표시부(NDA)가 정의된 COT 구조의 제1 기판(301)과 이에 대응하는 제2 기판(351)을 액정층(371)을 사이에 두고 제1 기판(301)과 제2 기판(351)의 비표시부(NDA)에서 실패턴(361)을 통해 합착되어 형성된다. 5, a liquid crystal display according to another embodiment of the present invention includes a first substrate 301 having a COT structure in which a display portion DA and a non-display portion NDA are defined, The first substrate 301 and the second substrate 351 are joined together through the seal pattern 361 in the non-display portion NDA of the second substrate 351 with the liquid crystal layer 371 interposed therebetween.

상기 제1 기판(301)은 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의할 수 있으며, 상기 스위칭 영역에는 게이트 전극(303)과 반도체층 (323)과 소스전극(327)과 드레인 전극(329)을 포함하는 박막 트랜지스터(T)가 구성되며, 상기 화소영역에는 상기 드레인 전극(329)과 접촉하는 투명한 화소전극(341)이 구성된다. The first substrate 301 may define a plurality of pixel regions (not shown) including a switching region (not shown), and the gate electrode 303, the semiconductor layer 323, and the source electrode And a drain electrode 329. A transparent pixel electrode 341 which is in contact with the drain electrode 329 is formed in the pixel region.

그리고, 도면에는 도시하지 않았지만, 상기 화소영역(미도시)의 일측에는 게이트 전극(303)으로부터 연장되는 게이트 배선(미도시)이 형성되고, 상기 화소영역의 타측에는 상기 게이트 배선(미도시)과 수직하게 교차하는 데이터 배선(미도시)이 형성된다.Although not shown in the figure, a gate wiring (not shown) extending from the gate electrode 303 is formed on one side of the pixel region (not shown), and the gate wiring (not shown) is formed on the other side of the pixel region Data interconnections (not shown) that vertically cross each other are formed.

도면에는 도시하지 않았지만, 상기 제1 기판(301)에는 공통전극(미도시)이 형성된다. 이때, 상기 공통전극과 상기 화소전극(341)은 제1 기판(301) 상에 형성되어 IPS(In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용된다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 화소전극(341)은 제1 기판(301)상에 형성되고, 공통전극(미도시)은 제2 기판(351) 상에 형성되는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.Although not shown in the drawing, a common electrode (not shown) is formed on the first substrate 301. At this time, the common electrode and the pixel electrode 341 are formed on the first substrate 301 and are applied in a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure, but the pixel electrode 341 is formed on the first substrate 301, and the common electrode (not shown) is formed on the second substrate 351 It is also applicable to a structure of TN (Twist Nematic) type.

상기 박막 트랜지스터(T)가 형성된 제1 기판(301) 전면에는 패시베이션막 (331)이 형성된다.A passivation film 331 is formed on the entire surface of the first substrate 301 on which the thin film transistor T is formed.

그리고, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(331) 상에는 청색(G), 적색(R) 및 녹색(B) 컬러필터(333a, 335a, 미도시)들이 형성된다. 이때, 본 발명에서는 청색(G), 적색(R) 컬러필터(333a, 335a)들이 형성된 경우를 예를 들어 설명하고 있지만 이에 한정되는 것은 아니다. 즉, 상기 청색(G), 적색(R) 컬러필터(333a, 335a)들과 인접하여 녹색(B) 컬러필터(미도시)가 형성된다.Blue (G), red (R) and green (B) color filters 333a and 335a (not shown) are formed on the passivation film 331 located in a plurality of pixel regions (not shown). At this time, the case where the blue (G) and red (R) color filters 333a and 335a are formed is described in the present invention, but the present invention is not limited thereto. That is, a green (B) color filter (not shown) is formed adjacent to the blue (G) and red (R) color filters 333a and 335a.

또한, 상기 청색(G), 적색(R) 컬러필터(333a, 335a)들 위에는 유기 절연 물질, 예를 들어 포토 아크릴(Photo Acryl)과 같은 재질을 구성된 평탄화막(337)이 형성된다.A planarizing film 337 made of an organic insulating material, for example, Photo Acryl, is formed on the blue (G) and red (R) color filters 333a and 335a.

더욱이, 화소영역(미도시)의 평탄화막(137) 위에는 상기 박막 트랜지스터(T)의 드레인 전극(329)과 전기적으로 접속하는 투명한 화소전극(341)이 형성된다.A transparent pixel electrode 341 electrically connected to the drain electrode 329 of the thin film transistor T is formed on the planarization film 137 of the pixel region (not shown).

한편, 상기 제1 기판(301)의 비표시부(NDA)에는 상기 게이트 전극(303)과 함께 형성되는 공통전극(미도시), 링크부(미도시) 및 패드부(미도시)가 형성된다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(307)으로 통칭하여 설명하기로 한다. A common electrode (not shown), a link portion (not shown), and a pad portion (not shown) are formed on the non-display portion NDA of the first substrate 301 together with the gate electrode 303. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 307.

그리고, 상기 비표시부(NDA)의 구동회로배선(307) 상에는 광차단패턴(333b)이 형성된다. 이때, 상기 광차단패턴(333b)은 상기 청색 컬러필터(333a) 재질과 동일한 재질로 구성된다. 상기 광차단패턴(333b)으로는 상기 청색 컬러필터(333a) 대신에 녹색 컬러필터(미도시) 재질을 사용할 수 있다. 상기 광차단막패턴(333b)은 상기 청색 컬러필터(333aa)의 두께보다 얇게 형성된다.A light blocking pattern 333b is formed on the driver circuit wiring 307 of the non-display portion NDA. At this time, the light blocking pattern 333b is made of the same material as the material of the blue color filter 333a. As the light blocking pattern 333b, a green color filter (not shown) may be used instead of the blue color filter 333a. The light blocking film pattern 333b is formed to be thinner than the thickness of the blue color filter 333aa.

상기 광차단패턴(333b) 위에는 일정한 이격 거리를 두고 실패턴 차단댐 (335b)이 형성된다. 이때, 상기 실패턴 차단댐(335b)은 제1 기판(301)의 비표시부 (NDA)에 상기 표시부(DA) 둘레를 감싸는 형태로 형성된다. 그리고, 상기 실패턴 차단댐(335b) 내에는 실패턴(361)이 안착하여 좌우로 이동되지 않게 된다. 상기 실패턴 차단댐(335b)은 상기 적색 컬러필터(335a) 재질과 동일한 재질로 구성되거나, 녹색 컬러필터(미도시) 재질과 동일한 재질로 구성된다. 본 발명에서는 적색 컬러필터 재질과 동일한 재질로 실패턴 차단댐(335b)을 구성하는 경우를 예로 들어 설명하고 있다.An actual pattern blocking dam 335b is formed on the light blocking pattern 333b at a predetermined distance. At this time, the seal pattern blocking dam 335b is formed on the non-display portion NDA of the first substrate 301 so as to surround the display portion DA. The seal pattern 361 is seated in the seal pattern blocking dam 335b and is not moved left and right. The yarn pattern blocking dam 335b may be made of the same material as the red color filter 335a or may be made of the same material as the green color filter (not shown). In the present invention, the case where the yarn pattern blocking dam 335b is formed of the same material as the material of the red color filter is described as an example.

그리고, 상기 실패턴 차단댐(335b)은 상기 적색 컬러필터(335a)의 두께보다 얇게 형성된다.The thread pattern blocking dam 335b is formed to be thinner than the red color filter 335a.

더욱이, 상기 실패턴 차단 댐(335b) 위에는 더미 평탄화막패턴(337a)이 형성된다. 이때, 상기 더미 평탄화막패턴(337a) 중앙부에는 실패턴(361)이 안착될 수 있도록 일정한 실패턴 삽입홈(미도시)이 구성된다. 그리고, 상기 더미 평탄화막패턴(337a)은 상기 제1 기판(301)의 표시부에 형성되는 평탄화막(337) 두께보다 얇게 형성된다.Furthermore, a dummy planarization film pattern 337a is formed on the seal pattern blocking dam 335b. At this time, a certain thread pattern insertion groove (not shown) is formed at the center of the dummy planarization film pattern 337a so that the thread pattern 361 can be seated. The dummy planarization film pattern 337a is formed to be thinner than the planarization film 337 formed on the display portion of the first substrate 301.

한편, 상기 제1 기판(301)과 대응하는 상기 제2 기판(351)의 표시부(DA)에는 일정한 셀 갭을 유지해 주는 블랙 컬럼 스페이서(BCS; Black Column Spacer) (353a)가 형성된다. 상기 블랙 컬럼 스페이서(BCS; Black Column Spacer) (353a)는 기존의 블랙 매트릭스(Black Matrix)와 컬럼 스페이서(Column Spacer)를 사용하지 않고 이들의 기능을 동시에 수행 가능한 재질, 예를 들어 높은 광 밀도 및 낮은 유전율을 갖는 재질인 OD BCS(Optical Density Black Column Spacer)로 구성된다. A black column spacer (BCS) 353a is formed on the display portion DA of the second substrate 351 corresponding to the first substrate 301 to maintain a constant cell gap. The black column spacer (BCS) 353a may be formed of a material capable of performing the functions of the black matrix spacer (BCS) 353a without using a conventional black matrix and column spacer, for example, And OD BCS (Optical Density Black Column Spacer), which has a low dielectric constant.

특히, 상기 OD BCS(Optical Density Black Column Spacer)은 적색 안료에 대해서는 투과율이 높지만, 청색 안료 또는 녹색 안료에 대해서는 투과율이 낮기 때문에 기존의 블랙 매트릭스 대체용으로 사용가능하다. In particular, the OD BCS (Optical Density Black Column Spacer) has a high transmittance for red pigments but a low transmittance for blue pigments or green pigments, so that it can be used as a substitute for a conventional black matrix.

그리고, 상기 제1 기판(301)과 대응하는 제2 기판(351)의 비표시부(NDA)에는 상기 실패턴(361) 상면이 안착되어 고정될 수 있도록 실패턴 삽입부(354)를 구비한 더미 광차단패턴(353b)이 형성된다. 상기 더미 광차단패턴(353b)은 상기 블랙 컬럼 스페이서(353a)와 동일한 재질로 구성된다. 이때, 상기 더미 광차단패턴(353b)은 상기 제2 기판(351)의 비표시부(NDA)에 상기 표시부(DA)를 감싸는 형태로 형성된다.The non-display portion NDA of the second substrate 351 corresponding to the first substrate 301 is provided with a dummy pattern having a thread pattern inserting portion 354 so that the upper surface of the thread pattern 361 can be seated and fixed. A light blocking pattern 353b is formed. The dummy light blocking pattern 353b is made of the same material as the black column spacer 353a. At this time, the dummy light blocking pattern 353b is formed on the non-display portion NDA of the second substrate 351 so as to surround the display portion DA.

상기 제1 기판(301)과 제2 기판(351) 사이의 표시부(DA)에는 액정층(371)이 개재되며, 상기 제1 기판(301)과 제2 기판(351) 사이의 비표시부(NDA)에는 상기 표시부(DA) 내의 액정층(371)을 감싸도록 실패턴(361)이 형성된다. A liquid crystal layer 371 is interposed in the display portion DA between the first substrate 301 and the second substrate 351 and a non-display portion NDA between the first substrate 301 and the second substrate 351 The seal pattern 361 is formed to surround the liquid crystal layer 371 in the display portion DA.

이때, 상기 실패턴(361)의 하측은 상기 제1 기판(301)의 비표시부(NDA)에 구비된 실패턴 차단댐(335b) 위에 적층된 더미 평탄화막패턴(337a)의 실패턴 삽입홈 내에 안착되어 비표시부(NDA)의 내, 외측으로 이동없이 고정되며, 상기 실패턴 (361)의 상측은 상기 더미 광차단패턴(353b)의 실패턴 삽입부(354) 내에 안착되어 이동없이 고정된다.At this time, the lower side of the seal pattern 361 is located inside the thread pattern insertion groove of the dummy planarization film pattern 337a stacked on the thread pattern blocking dam 335b provided in the non-display portion NDA of the first substrate 301 And the upper side of the seal pattern 361 is seated in the seal pattern inserting portion 354 of the dummy light intercepting pattern 353b and fixed without moving.

이와 같이, 본 발명의 또 다른 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐과 더미 평탄화막패턴을 형성해 줌으로써, 실패턴의 퍼짐을 효과적으로 방지할 수 있다.As described above, in the liquid crystal display according to another embodiment of the present invention, a conventional structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, It is possible to effectively prevent the spreading of the actual pattern by forming the actual pattern blocking dam and the dummy planarizing film pattern for controlling the actual pattern on the non-display portion of the substrate.

그리고, 본 발명의 또 다른 실시 예에 따른 액정표시장치는 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.In addition, since the liquid crystal display device according to another embodiment of the present invention adopts the COT structure, it is unnecessary to form a separate black matrix on the upper plate. Therefore, considering the cohesion margin of the upper plate and the lower plate in the conventional structure, It is possible to solve the problem of the reduction of the aperture ratio caused by the design of forming a large area.

더욱이, 본 발명의 또 다른 실시 예에 따른 액정표시장치는 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Furthermore, the liquid crystal display according to another embodiment of the present invention can minimize the bezel size by changing the existing structure in which the color filter is formed on the top plate to a color filter on TFT (COT) structure in which a color filter is formed on the bottom plate And the color filter pigment is used for the non-display portion of the lower plate to block the light incident from the outside, whereby the afterimage characteristic can be improved.

전술한 바와 같은 구조로 구성되는 본 발명의 일 실시 예에 따른 액정표시장치 제조방법에 대해 도 6a 내지 6h를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device according to an embodiment of the present invention having the above-described structure will be described with reference to FIGS. 6A to 6H.

도 6a 내지 6h는 본 발명의 일 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.6A to 6H are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

본 발명의 일 실시 예에 따른 액정표시장치 제조방법은, 도 6a에 도시된 바와 같이, 제1 기판(101)과 이에 대응하는 제2 기판(151)을 준비한다.6A, a first substrate 101 and a second substrate 151 corresponding to the first substrate 101 are prepared. In the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, as shown in FIG.

그런 다음, 상기 제1 기판(101)과 제2 기판(151)에 표시부(DA)와, 이 표시부 (DA)의 둘레에 비표시부(NDA)를 정의한다.Then, a display portion DA is defined on the first substrate 101 and a second substrate 151, and a non-display portion NDA is defined around the display portion DA.

이어, 상기 제1 기판(101)의 표시부(DA)에 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의한다.Next, a plurality of pixel regions (not shown) including a switching region (not shown) are defined on the display portion DA of the first substrate 101. [

그런 다음, 상기 스위칭 영역에 대응하여 게이트 전극(103)과, 이에 연결되고 상기 화소영역의 일 측을 따라 연장되는 게이트 배선(미도시)을 동시에 형성한다. 이때, 상기 게이트 전극(103) 형성시에 공통전극(미도시)도 함께 형성할 수 있다.Then, a gate electrode 103 corresponding to the switching region and a gate wiring (not shown) connected thereto and extending along one side of the pixel region are formed at the same time. At this time, a common electrode (not shown) may be formed at the time of forming the gate electrode 103.

그리고, 상기 제1 기판(101)의 비표시부(NDA)에는 상기 게이트 전극(103)과 함께 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 형성한다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(107)으로 통칭하여 설명하기로 한다. A common wiring (not shown), a link portion (not shown), and a pad portion (not shown) are formed in the non-display portion NDA of the first substrate 101 together with the gate electrode 103. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 107.

이어, 상기 게이트 전극(103)의 상부에 게이트 절연막(121)을 사이에 두고 반도체층(123)을 형성한다. 이때, 상기 반도체층(123)은 액티브층(미도시)과 오믹콘택층(미도시)의 적층 구조로 이루어진다.Next, a semiconductor layer 123 is formed on the gate electrode 103 with the gate insulating layer 121 therebetween. At this time, the semiconductor layer 123 has a stacked structure of an active layer (not shown) and an ohmic contact layer (not shown).

그런 다음, 상기 반도체층(123) 상에 서로 이격된 소스전극(127) 및 드레인 전극(129)과, 상기 소스전극(127)으로부터 연장된 데이터배선(미도시)을 형성한다. A source electrode 127 and a drain electrode 129 spaced from each other on the semiconductor layer 123 and a data line (not shown) extending from the source electrode 127 are formed.

상기 게이트 전극(103), 반도체층(123), 소스전극(127) 및 드레인 전극(129)은 박막 트랜지스터(T)를 구성한다.The gate electrode 103, the semiconductor layer 123, the source electrode 127 and the drain electrode 129 constitute a thin film transistor T.

그리고, 상기 공통전극(미도시)은 제1 기판(101) 상에 형성되어 IPS (In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용한다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 공통전극(미도시)을 제2 기판(151) 상에 형성하는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.The common electrode (not shown) is formed on the first substrate 101 and is applied to a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure, but can be applied to a TN (Twist Nematic) type structure in which a common electrode (not shown) is formed on a second substrate 151.

이어, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(T)가 형성된 제1 기판(101) 전면에 패시베이션막(미도시, 도 3의 131 참조)을 형성한다.Next, a passivation film (not shown in FIG. 3) is formed on the entire surface of the first substrate 101 on which the thin film transistor T is formed, though it is not shown in the drawing.

그런 다음, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(131) 상에 청색(G), 적색(R) 및 녹색(B) 컬러필터(133a, 135a, 미도시)들을 순차적으로 형성한다.Then, blue (G), red (R) and green (B) color filters 133a and 135a (not shown) are sequentially formed on the passivation film 131 located in a plurality of pixel regions do.

이들 청색(G), 적색(R) 및 녹색(B) 컬러필터(133a, 135a, 미도시)들을 형성하는 공정에 대해 구체적으로 설명하면, 도 6b에 도시된 바와 같이, 상기 박막 트랜지스터(T) 및 구동회로배선(107)을 포함하는 제1 기판(101) 전면에 감광성의 청색 컬러필터 안료층(133)을 형성한다.The process of forming the blue (G), red (R) and green (B) color filters 133a and 135a (not shown) will be described in detail. A photosensitive blue color filter pigment layer 133 is formed on the entire surface of the first substrate 101 including the first substrate 101 and the driving circuit wiring 107.

그런 다음, 광의 회절 특성을 이용하는 제1 하프톤 마스크(134)을 이용하여 노광 공정을 진행한다. 이때, 상기 제1 하프톤 마스크(134)는 광을 전부 투과시키는 투과부(134a)와, 광의 일부를 투과시키는 반투과부(134b) 및 광을 차단시키는 차단부(134c)로 구성된다. Then, the exposure process is performed using the first halftone mask 134 using the diffraction characteristic of light. At this time, the first halftone mask 134 includes a transmissive portion 134a for transmitting light entirely, a transflective portion 134b for transmitting a part of light, and a blocking portion 134c for blocking light.

이어, 상기 제1 하프톤 마스크(134)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 청색 컬러필터 안료층(133) 부분을 제거함으로써, 도 6c에 도시된 바와 같이, 제1 기판(101)의 표시부(DA)의 화소영역(미도시)에 청색 컬러필터(133a)을 형성하고, 제1 기판(101)의 비표시부(NDA)에는 광차단패턴(133b)을 형성한다. 이때, 상기 광차단패턴(133b)은 상기 제1 하프톤 마스크(134)의 반투과부(134b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 청색 컬러필터(133a)의 두께보다 얇게 형성된다.Then, after the exposure process using the first halftone mask 134 is performed, a development process is performed to remove a portion of the blue color filter pigment layer 133 exposed to light. As a result, as shown in FIG. 6C, A blue color filter 133a is formed in a pixel region (not shown) of the display portion DA of the first substrate 101 and a light blocking pattern 133b is formed in the non-display portion NDA of the first substrate 101 . The light blocking pattern 133b is formed after the exposure process is performed through the transflective portion 134b of the first halftone mask 134. The thickness of the light blocking pattern 133b is set so that the thickness of the blue color filter 133a Is formed to be thinner than the thickness.

그런 다음, 도 6d에 도시된 바와 같이, 상기 청색 컬러필터(133a) 및 광차단패턴(133b)을 포함한 제1 기판(101) 전면에 감광성의 적색 컬러필터 안료층(135)을 형성한다.6D, a photosensitive red color filter pigment layer 135 is formed on the entire surface of the first substrate 101 including the blue color filter 133a and the light blocking pattern 133b.

이어, 광의 회절 특성을 이용하는 제2 하프톤 마스크(136)을 이용하여 노광 공정을 진행한다. 이때, 상기 제2 하프톤 마스크(136)는 광을 전부 투과시키는 투과부(136a)와, 광의 일부를 투과시키는 반투과부(136b) 및 광을 차단시키는 차단부 (136c)로 구성된다.Then, the exposure process is performed using the second halftone mask 136 using the diffraction characteristics of light. The second halftone mask 136 includes a transmissive portion 136a for transmitting light entirely, a transflective portion 136b for transmitting a part of light, and a blocking portion 136c for blocking light.

그런 다음, 상기 제2 하프톤 마스크(136)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 적색 컬러필터 안료층(135)을 제거함으로써, 도 6e에 도시된 바와 같이, 제1 기판(101)의 표시부(DA)의 화소영역(미도시)에 상기 청색 컬러필터(133a)와 인접하여 적색 컬러필터(135a)을 형성하고, 제1 기판(101)의 비표시부(NDA)에 있는 상기 광차단패턴(133b) 위에는 실패턴이 삽입될 수 있게 이격된 실패턴 차단댐(135b)을 형성한다. 이때, 상기 실패턴 차단댐(135b)은 상기 제2 하프톤 마스크(136)의 반투과부(136b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 적색 컬러필터(135a)의 두께보다 얇게 형성된다.Then, after the exposure process using the second halftone mask 136 is performed, a development process is performed to remove the red color filter pigment layer 135 exposed to light, A red color filter 135a is formed adjacent to the blue color filter 133a in a pixel region (not shown) of the display portion DA of the first substrate 101 and a non-display portion NDA of the first substrate 101 is formed. An actual pattern blocking dam 135b is formed on the light blocking pattern 133b so that an actual pattern can be inserted. In this case, the thread pattern blocking dam 135b is formed after the exposure process through the semi-transparent portion 136b of the second halftone mask 136, As shown in FIG.

이어, 도면에는 도시하지 않았지만, 상기 제1 기판(101) 전면에 유기물질, 예를 들어 포토 아크릴(Photo Acryl) 재질로 구성된 평탄화막(미도시, 도 3의 137 참조)을 형성한다.Next, a planarizing layer (not shown in FIG. 3) formed of an organic material, for example, Photo Acryl, is formed on the entire surface of the first substrate 101, though not shown in the drawing.

그런 다음, 상기 평탄화막(137)에 노광 공정을 진행하고 이어 현상 공정을 통해 노광된 부분을 제거함으로써 상기 평탄화막(137)에 상기 드레인 전극(129)을 노출시키는 드레인 콘택홀(미도시)을 형성한다. 이때, 드레인 콘택홀(미도시) 형성시에 상기 평탄화막(137) 아래의 청색 또는 적색 컬러필터 부분도 제거된다.Then, a drain contact hole (not shown) exposing the drain electrode 129 to the planarization film 137 is performed by exposing the planarization film 137 to an exposed portion through a developing process, . At this time, when the drain contact hole (not shown) is formed, the blue or red color filter portion under the planarizing film 137 is also removed.

이어, 도면에는 도시하지 않았지만, 상기 평탄화막(137) 상에 투명한 도전 물질층(미도시)을 형성한 이후에 도전 물질층을 노광 및 현상 공정을 거쳐 노광된 부분을 제거함으로써 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(129)과 전기적으로 접속되는 화소전극(141)을 형성한다.Next, although not shown in the drawing, a transparent conductive material layer (not shown) is formed on the planarization film 137, and the exposed portion of the conductive material layer is exposed and developed to remove the exposed portions of the drain contact hole The pixel electrode 141 is formed to be electrically connected to the drain electrode 129 through a through hole (not shown).

그런 다음, 도면에는 도시하지 않았지만, 상기 화소전극(141)을 포함한 제1 기판(101) 전면에 하부 배향막(미도시)을 형성한다.Then, a lower alignment layer (not shown) is formed on the entire surface of the first substrate 101 including the pixel electrode 141, although not shown in the drawing.

한편, 도 6f에 도시된 바와 같이, 제2 기판(151) 상에 광밀도 블랙 컬럼 스페이서층(OD BCS; Optical Density Black Column Spacer)(153)을 형성한다.On the other hand, as shown in FIG. 6F, an optical density black column spacer (OD BCS) 153 is formed on the second substrate 151.

이어, 광의 회절 특성을 이용하는 제3 하프톤 마스크(155)를 이용하여 노광 공정을 진행한다. 이때, 상기 제3 하프톤 마스크(155)는 광을 전부 투과시키는 투과부(155a)와, 광의 일부를 투과시키는 반투과부(155b) 및 광을 차단시키는 차단부 (155c)로 구성된다.Then, the exposure process is performed using the third halftone mask 155 using the diffraction characteristics of light. The third halftone mask 155 includes a transmissive portion 155a for transmitting light entirely, a transflective portion 155b for transmitting a part of light, and a blocking portion 155c for blocking light.

그런 다음, 상기 제3 하프톤 마스크(155)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 광밀도 블랙 컬럼 스페이서층(153) 부분을 제거함으로써, 도 6g에 도시된 바와 같이, 제2 기판(151)의 표시부(DA)의 화소영역(미도시)에 블랙 컬럼 스페이서(153a)를 형성하고, 상기 제2 기판(151)의 비표시부 (NDA)에는 실패턴 상측이 삽입될 수 있는 실패턴 삽입부(154)를 구비한 더미 광차단패턴(153b)을 형성한다. 상기 블랙 컬럼 스페이서(153a)는 기존의 컬럼 스페이서 역할, 즉 셀 갭을 유지하는 역할을 담당한다.Then, after the exposure process using the third halftone mask 155 is performed, a developing process is performed to remove the portion of the light-density black column spacer layer 153 exposed to light, as shown in FIG. 6G A black column spacer 153a is formed in a pixel region (not shown) of the display portion DA of the second substrate 151 and the upper side of the seal pattern is inserted into the non-display portion NDA of the second substrate 151 A dummy light blocking pattern 153b having a thread pattern insertion portion 154 is formed. The black column spacer 153a serves as a conventional column spacer, i.e., to maintain a cell gap.

이때, 상기 더미 광차단패턴(153b)의 실패턴 삽입부 (154)는 상기 제3 하프톤 마스크(155)의 반투과부(155b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 블랙 컬럼 스페이서(153a)의 두께보다 얇게 형성된다.  Here, the thread pattern inserting portion 154 of the dummy light blocking pattern 153b is formed after the exposure process is performed through the transflective portion 155b of the third halftone mask 155, Is formed to be thinner than the thickness of the black column spacer 153a.

이어, 도면에는 도시하지 않았지만, 상기 블랙 컬럼 스페이서(153a)을 포함한 제2 기판(151) 전면에 상부 배향막(미도시)을 형성한다. Next, although not shown, an upper alignment layer (not shown) is formed on the entire surface of the second substrate 151 including the black column spacer 153a.

그런 다음, 도 6h에 도시된 바와 같이, 상기 제1 기판(101)과 제2 기판(151) 사이의 표시부(DA)에 액정층(171)을 충진시키고, 상기 제1 기판(101)과 제2 기판 (151) 사이의 비표시부(NDA)에는 실패턴(161)을 형성함으로써, 본 발명의 일 실시 예에 따른 액정표시장치 제조공정을 완료한다.6H, a liquid crystal layer 171 is filled in the display portion DA between the first substrate 101 and the second substrate 151, and the liquid crystal layer 171 is filled in the display portion DA between the first substrate 101 and the second substrate 151. Then, The LCD device manufacturing process according to an embodiment of the present invention is completed by forming the seal pattern 161 on the non-display portion NDA between the first substrate 151 and the second substrate 151. [

이때, 상기 실패턴(161)은 상기 제1 기판(101)과 제2 기판(151) 사이의 비표시부(NDA)에 있는 실패턴 차단댐(135b) 사이 및 더미 광차단패턴(153b)의 실패턴 삽입부(154) 내에 형성된다. 특히, 상기 실패턴(161)은 상기 실패턴 차단댐(135b)과 더미 광차단패턴(153b)에 의해 비표시부의 내, 외측으로 이동되지 않고 고정됨으로써 실패턴의 터짐을 방지할 수 있다.At this time, the seal pattern 161 is disposed between the seal pattern blocking dam 135b in the non-display portion NDA between the first substrate 101 and the second substrate 151, Is formed in the pattern inserting section (154). Particularly, the seal pattern 161 is fixed without moving to the inside and outside of the non-display portion by the seal pattern blocking dam 135b and the dummy light blocking pattern 153b, thereby preventing breakage of the seal pattern.

이와 같이, 본 발명의 일 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐을 형성해 줌으로써, 실패턴의 퍼짐을 방지할 수 있다.As described above, in the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, a conventional structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, By forming an actual pattern blocking dam for controlling the actual pattern on the non-display portion of the substrate on which the substrate is to be formed, the spread of the actual pattern can be prevented.

그리고, 본 발명의 일 실시 예에 따른 액정표시장치 제조방법은 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.Since the method of manufacturing a liquid crystal display device according to an embodiment of the present invention does not require a black matrix to be formed on the top plate because the COT structure is used, It is possible to solve the problem of lowering the aperture ratio caused by designing to be sufficiently wide.

더욱이, 본 발명의 일 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Further, in the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, the existing structure in which a color filter is formed on a top plate is changed to a color filter on TFT (COT) structure in which a color filter is formed on a bottom plate, And the afterimage characteristic can be improved by blocking the light incident from the outside by using the color filter pigment in the non-display portion of the lower plate.

한편, 본 발명의 다른 실시 예에 따른 액정표시장치의 제조방법에 대해 도 7a 내지 7h를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS. 7A to 7H.

도 7a 내지 7h는 본 발명의 다른 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.7A to 7H are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to another embodiment of the present invention.

본 발명의 다른 실시 예에 따른 액정표시장치 제조방법은, 도 7a에 도시된 바와 같이, 제1 기판(201)과 이에 대응하는 제2 기판(251)을 준비한다.7A, a first substrate 201 and a second substrate 251 corresponding to the first substrate 201 are prepared according to another embodiment of the present invention.

그런 다음, 상기 제1 기판(201)과 제2 기판(251)에 표시부(DA)와, 이 표시부 (DA)의 둘레에 비표시부(NDA)를 정의한다.Then, a display portion DA is defined on the first substrate 201 and a second substrate 251, and a non-display portion NDA is defined around the display portion DA.

이어, 상기 제1 기판(201)의 표시부(DA)에 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의한다.Next, a plurality of pixel regions (not shown) including a switching region (not shown) are defined in the display portion DA of the first substrate 201.

그런 다음, 상기 스위칭 영역에 대응하여 게이트 전극(203)과, 이에 연결되고 상기 화소영역의 일 측을 따라 연장되는 게이트 배선(미도시)을 동시에 형성한다. 이때, 상기 게이트 전극(203) 형성시에 공통전극(미도시)도 함께 형성할 수 있다.Then, corresponding to the switching region, a gate electrode 203 and a gate wiring (not shown) connected thereto and extending along one side of the pixel region are formed at the same time. At this time, a common electrode (not shown) may be formed at the time of forming the gate electrode 203.

그리고, 상기 제1 기판(201)의 비표시부(NDA)에는 상기 게이트 전극(203)과 함께 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 형성한다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(207)으로 통칭하여 설명하기로 한다. A common wiring (not shown), a link portion (not shown), and a pad portion (not shown) are formed on the non-display portion NDA of the first substrate 201 together with the gate electrode 203. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 207.

이어, 상기 게이트 전극(202)의 상부에 게이트 절연막(221)을 사이에 두고 반도체층(223)을 형성한다. 이때, 상기 반도체층(223)은 액티브층(미도시)과 오믹콘택층(미도시)의 적층 구조로 이루어진다.Next, a semiconductor layer 223 is formed on the gate electrode 202 with a gate insulating film 221 therebetween. At this time, the semiconductor layer 223 has a stacked structure of an active layer (not shown) and an ohmic contact layer (not shown).

그런 다음, 상기 반도체층(223) 상에 서로 이격된 소스전극(227) 및 드레인 전극(229)과, 상기 소스전극(227)으로부터 연장된 데이터배선(미도시)을 형성한다. A source electrode 227 and a drain electrode 229 spaced from each other on the semiconductor layer 223 and a data line (not shown) extending from the source electrode 227 are formed.

상기 게이트 전극(203), 반도체층(223), 소스전극(227) 및 드레인 전극(229)은 박막 트랜지스터(T)를 구성한다.The gate electrode 203, the semiconductor layer 223, the source electrode 227 and the drain electrode 229 constitute a thin film transistor T.

그리고, 상기 공통전극(미도시)은 제1 기판(201) 상에 형성되어 IPS (In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용한다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 공통전극(미도시)을 제2 기판(251) 상에 형성하는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.The common electrode (not shown) is formed on the first substrate 201 and is applied in a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure, but can be applied to a TN (Twist Nematic) type structure in which a common electrode (not shown) is formed on a second substrate 251.

이어, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(T)가 형성된 제1 기판(201) 전면에 패시베이션막(미도시, 도 4의 231 참조)을 형성한다.Next, a passivation film (not shown in FIG. 4, 231) is formed on the entire surface of the first substrate 201 on which the thin film transistor T is formed.

그런 다음, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(231) 상에 청색(G), 적색(R) 및 녹색(B) 컬러필터(233a, 235a, 미도시)들을 순차적으로 형성한다.Then, blue (G), red (R) and green (B) color filters 233a and 235a (not shown) are sequentially formed on the passivation film 231 located in a plurality of pixel regions do.

이들 청색(G), 적색(R) 및 녹색(B) 컬러필터(233a, 235a, 미도시)들을 형성하는 공정에 대해 구체적으로 설명하면, 도 7b에 도시된 바와 같이, 상기 박막 트랜지스터(T) 및 구동회로배선(207)을 포함하는 제1 기판(201) 전면에 감광성의 청색 컬러필터 안료층(233)을 형성한다.The process of forming the blue (G), red (R) and green (B) color filters 233a and 235a (not shown) will be described in detail. A blue color filter layer 233 of a photosensitive color is formed on the entire surface of the first substrate 201 including the first substrate 201 and the driving circuit wiring 207.

그런 다음, 광의 회절 특성을 이용하는 제1 하프톤 마스크(234)을 이용하여 노광 공정을 진행한다. 이때, 상기 제1 하프톤 마스크(234)는 광을 전부 투과시키는 투과부(234a)와, 광의 일부를 투과시키는 반투과부(234b) 및 광을 차단시키는 차단부(234c)로 구성된다. Then, the exposure process is performed using the first halftone mask 234 using the diffraction characteristics of light. At this time, the first halftone mask 234 includes a transmissive portion 234a for transmitting light entirely, a transflective portion 234b for transmitting a part of light, and a blocking portion 234c for blocking light.

이어, 상기 제1 하프톤 마스크(234)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 청색 컬러필터 안료층(233) 부분을 제거함으로써, 도 7c에 도시된 바와 같이, 제1 기판(201)의 표시부(DA)의 화소영역(미도시)에 청색 컬러필터(233a)을 형성하고, 제1 기판(201)의 비표시부(NDA)에는 실패턴 하측이 삽입되는 실패턴 삽입홈(233c)을 구비한 실패턴 차단댐(233b)을 형성한다. Next, after the exposure process using the first halftone mask 234 is performed, a development process is performed to remove the portion of the blue color filter pigment layer 233 exposed to light. As a result, as shown in FIG. 7C, A blue color filter 233a is formed in a pixel region (not shown) of the display portion DA of the first substrate 201 and a non-display portion NDA of the first substrate 201 is provided with a thread pattern insertion Thereby forming an actual pattern blocking dam 233b having a groove 233c.

이때, 상기 실패턴 삽입홈(233c)은 상기 제1 하프톤 마스크(234)의 반투과부 (234b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 청색 컬러필터 (233a)의 두께보다 얇게 형성된다. At this time, the thread pattern insertion groove 233c is formed after the exposure process through the transflective portion 234b of the first halftone mask 234, and its thickness is the same as the thickness of the blue color filter 233a, As shown in FIG.

그리고, 상기 실패턴 차단댐(233b)은 실패턴을 가둬 두는 기능과 함께, 제1 기판(201) 하부로부터 입사되는 광을 차단하는 기능을 한다. 특히, 상기 실패턴 차단댐(233b)은 상기 청색 컬러필터(233a)와 동일한 재질로 구성되어 있어, 광 투과율이 현저히 낮기 때문에 광을 차단하는 기능도 한다.The yarn pattern blocking dam 233b functions to confine the yarn pattern and to block the light incident from the lower portion of the first substrate 201. [ In particular, the yarn pattern blocking dam 233b is made of the same material as the blue color filter 233a, and functions to block light because the light transmittance is remarkably low.

그런 다음, 도 7d에 도시된 바와 같이, 상기 청색 컬러필터(233a) 및 실패턴 차단댐(233b)을 포함한 제1 기판(201) 전면에 감광성의 적색 컬러필터 안료층 (235)을 형성한다.7D, a photosensitive red color filter pigment layer 235 is formed on the entire surface of the first substrate 201 including the blue color filter 233a and the seal pattern blocking dam 233b.

이어, 노광 마스크(236)을 이용하여 노광 공정을 진행한다. 이때, 상기 노광 마스크(236)는 광을 전부 투과시키는 투과부(236a)와, 광을 차단시키는 차단부 (236b)로 구성된다.Then, the exposure process is performed using the exposure mask 236. At this time, the exposure mask 236 is composed of a transmission portion 236a for transmitting light entirely, and a blocking portion 236b for blocking light.

그런 다음, 상기 노광 마스크(236)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 적색 컬러필터 안료층(235)을 제거함으로써, 도 7e에 도시된 바와 같이, 제1 기판(201)의 표시부(DA)의 화소영역(미도시)에 상기 청색 컬러필터(233a)와 인접하여 적색 컬러필터(235a)을 형성한다. 이때, 상기 제1 기판(201)의 비표시부(NDA)에 있는 상기 적색 컬러필터 안료층(235)은 전부 제거된다.Then, after the exposure process using the exposure mask 236 is performed, a development process is performed to remove the red color filter pigment layer 235 exposed to the light, thereby forming the first substrate A red color filter 235a is formed adjacent to the blue color filter 233a in a pixel region (not shown) of the display portion DA of the liquid crystal display panel 201. [ At this time, the red color filter pigment layer 235 in the non-display area NDA of the first substrate 201 is completely removed.

이어, 도면에는 도시하지 않았지만, 상기 제1 기판(201) 전면에 유기물질, 예를 들어 포토 아크릴(Photo Acryl) 재질로 구성된 평탄화막(미도시, 도 4의 237 참조)을 형성한다.Next, a planarizing film (not shown in FIG. 4) formed of an organic material, for example, Photo Acryl, is formed on the entire surface of the first substrate 201, though not shown in the drawing.

그런 다음, 상기 평탄화막(237)에 노광 공정을 진행하고 이어 현상 공정을 통해 노광된 부분을 제거함으로써 상기 평탄화막(237)에 상기 드레인 전극(229)을 노출시키는 드레인 콘택홀(미도시)을 형성한다. 이때, 드레인 콘택홀(미도시) 형성시에 상기 평탄화막(237) 아래의 청색 또는 적색 컬러필터 부분도 제거된다.Then, a drain contact hole (not shown) exposing the drain electrode 229 to the planarization layer 237 is performed by exposing the planarization layer 237 to an exposure process, . At this time, when forming the drain contact hole (not shown), the blue or red color filter portion under the planarization film 237 is also removed.

이어, 도면에는 도시하지 않았지만, 상기 평탄화막(237) 상에 투명한 도전 물질층(미도시)을 형성한 이후에 도전 물질층을 노광 및 현상 공정을 거쳐 노광된 부분을 제거함으로써 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(229)과 전기적으로 접속되는 화소전극(도 4의 241 참조)을 형성한다.Although not shown in the drawing, after a transparent conductive material layer (not shown) is formed on the planarization layer 237, the exposed portion of the conductive material layer is exposed and developed to remove the exposed portions of the drain contact hole (See 241 in FIG. 4) that is electrically connected to the drain electrode 229 through a gate electrode (not shown).

그런 다음, 도면에는 도시하지 않았지만, 상기 화소전극(241)을 포함한 제1 기판(201) 전면에 하부 배향막(미도시)을 형성한다.Then, although not shown in the drawing, a lower alignment layer (not shown) is formed on the entire surface of the first substrate 201 including the pixel electrode 241.

한편, 도 7f에 도시된 바와 같이, 제2 기판(251) 상에 광밀도 블랙 컬럼 스페이서층(OD BCS; Optical Density Black Column Spacer)(253)을 형성한다.On the other hand, as shown in FIG. 7F, an optical density black column spacer (OD BCS) 253 is formed on the second substrate 251.

이어, 광의 회절 특성을 이용하는 제2 하프톤 마스크(255)를 이용하여 노광 공정을 진행한다. 이때, 상기 제2 하프톤 마스크(255)는 광을 전부 투과시키는 투과부(255a)와, 광의 일부를 투과시키는 반투과부(255b) 및 광을 차단시키는 차단부 (255c)로 구성된다.Then, the exposure process is performed using the second halftone mask 255 using the diffraction characteristic of light. The second halftone mask 255 includes a transmissive portion 255a for transmitting light entirely, a transflective portion 255b for transmitting a part of light, and a blocking portion 255c for blocking light.

그런 다음, 상기 제2 하프톤 마스크(255)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 광밀도 블랙 컬럼 스페이서층(253) 부분을 제거함으로써, 도 7g에 도시된 바와 같이, 제2 기판(251)의 표시부(DA)의 화소영역(미도시)에 블랙 컬럼 스페이서(253a)를 형성하고, 상기 제2 기판(251)의 비표시부 (NDA)에는 실패턴 상측이 삽입될 수 있는 실패턴 삽입부(254)를 구비한 더미 광차단패턴(253b)을 형성한다. 상기 블랙 컬럼 스페이서(253a)는 기존의 컬럼 스페이서 역할, 즉 셀 갭을 유지하는 역할을 담당한다.Then, after the exposure process using the second halftone mask 255 is performed, a developing process is performed to remove the portion of the light-density black column spacer layer 253 exposed to the light, as shown in FIG. 7G A black column spacer 253a is formed in a pixel region (not shown) of the display portion DA of the second substrate 251 and the upper side of the seal pattern is inserted into the non-display portion NDA of the second substrate 251 A dummy light blocking pattern 253b having a thread pattern insertion portion 254 is formed. The black column spacer 253a serves as a conventional column spacer, that is, to maintain a cell gap.

이때, 상기 더미 광차단패턴(253b)의 실패턴 삽입부(254)는 상기 제2 하프톤 마스크(255)의 반투과부(255b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 블랙 컬럼 스페이서(253a)의 두께보다 얇게 형성된다. At this time, the thread pattern inserting portion 254 of the dummy light blocking pattern 253b is formed after the exposure process through the semi-transparent portion 255b of the second halftone mask 255, Is formed to be thinner than the thickness of the black column spacer 253a.

이어, 도면에는 도시하지 않았지만, 상기 블랙 컬럼 스페이서(253a)을 포함한 제2 기판(151) 전면에 상부 배향막(미도시)을 형성한다. Next, an upper alignment layer (not shown) is formed on the entire surface of the second substrate 151 including the black column spacer 253a.

그런 다음, 도 7h에 도시된 바와 같이, 상기 제1 기판(201)과 제2 기판(251) 사이의 표시부(DA)에 액정층(271)을 충진시키고, 상기 제1 기판(201)과 제2 기판 (251) 사이의 비표시부(NDA)에는 실패턴(261)을 형성함으로써, 본 발명의 다른 실시 예에 따른 액정표시장치 제조공정을 완료한다.7H, a liquid crystal layer 271 is filled in the display part DA between the first substrate 201 and the second substrate 251, and the liquid crystal layer 271 is filled with the liquid crystal layer 271, The liquid crystal display device manufacturing process according to another embodiment of the present invention is completed by forming the seal pattern 261 in the non-display portion NDA between the first substrate 251 and the second substrate 251.

이때, 상기 실패턴(261)은 상기 제1 기판(201)과 제2 기판(251) 사이의 비표시부(NDA)에 있는 실패턴 차단댐(235b) 내의 실패턴 삽입홈(233c) 및 더미 광차단패턴(253b)의 실패턴 삽입부(254) 내에 형성된다. 특히, 상기 실패턴(261)은 상기 실패턴 차단댐(235b)과 더미 광차단패턴(253b)에 의해 좌우로 이동되지 않고 고정됨으로써 실패턴의 터짐을 방지할 수 있다.At this time, the seal pattern 261 is inserted into the seal pattern insertion groove 233c in the seal pattern blocking dam 235b in the non-display portion NDA between the first substrate 201 and the second substrate 251, Pattern insertion portion 254 of the cut-off pattern 253b. Particularly, the seal pattern 261 is fixed without being moved laterally by the seal pattern blocking dam 235b and the dummy light blocking pattern 253b, thereby preventing the seal pattern from breaking.

이와 같이, 본 발명의 다른 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐을 형성해 줌으로써, 실패턴의 퍼짐을 방지할 수 있다.As described above, in the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, a conventional structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, By forming an actual pattern blocking dam for controlling the actual pattern on the non-display portion of the substrate on which the substrate is to be formed, the spread of the actual pattern can be prevented.

그리고, 본 발명의 다른 실시 예에 따른 액정표시장치 제조방법은 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.Since the method of manufacturing a liquid crystal display device according to another embodiment of the present invention does not require a black matrix to be formed on the top plate because the COT structure is used, It is possible to solve the problem of lowering the aperture ratio caused by designing to be sufficiently wide.

더욱이, 본 발명의 다른 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Further, in the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, the existing structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, And the afterimage characteristic can be improved by blocking the light incident from the outside by using the color filter pigment in the non-display portion of the lower plate.

또 한편, 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법에 대해 도 8a 내지 8j를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device according to another embodiment of the present invention will be described with reference to FIGS. 8A to 8J.

도 8a 내지 8j는 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법을 개략적으로 나타내는 공정 단면도들이다.8A to 8J are process sectional views schematically showing a method of manufacturing a liquid crystal display device according to another embodiment of the present invention.

본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법은, 도 8a에 도시된 바와 같이, 제1 기판(301)과 이에 대응하는 제2 기판(351)을 준비한다.8A, a first substrate 301 and a second substrate 351 corresponding to the first substrate 301 are prepared. In the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, as shown in FIG.

그런 다음, 상기 제1 기판(301)과 제2 기판(351)에 표시부(DA)와, 이 표시부 (DA)의 둘레에 비표시부(NDA)를 정의한다.Next, a display portion DA is defined on the first substrate 301 and a second substrate 351, and a non-display portion NDA is defined around the display portion DA.

이어, 상기 제1 기판(301)의 표시부(DA)에 스위칭 영역(미도시)을 포함하는 다수의 화소영역(미도시)을 정의한다.Next, a plurality of pixel regions (not shown) including a switching region (not shown) are defined in the display portion DA of the first substrate 301.

그런 다음, 상기 스위칭 영역에 대응하여 게이트 전극(303)과, 이에 연결되고 상기 화소영역의 일 측을 따라 연장되는 게이트 배선(미도시)을 동시에 형성한다. 이때, 상기 게이트 전극(303) 형성시에 공통전극(미도시)도 함께 형성할 수 있다.Then, a gate electrode 303 corresponding to the switching region and a gate wiring (not shown) connected to the gate electrode 303 and extending along one side of the pixel region are formed at the same time. At this time, a common electrode (not shown) may be formed at the time of forming the gate electrode 303.

그리고, 상기 제1 기판(301)의 비표시부(NDA)에는 상기 게이트 전극(303)과 함께 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 형성한다. 여기서는, 이들 공통배선(미도시), 링크부(미도시) 및 패드부(미도시)를 구동회로배선(307)으로 통칭하여 설명하기로 한다. A common wiring (not shown), a link portion (not shown), and a pad portion (not shown) are formed in the non-display portion NDA of the first substrate 301 together with the gate electrode 303. Here, the common wiring (not shown), the link portion (not shown), and the pad portion (not shown) will be collectively referred to as the drive circuit wiring 307.

이어, 상기 게이트 전극(303)의 상부에 게이트 절연막(321)을 사이에 두고 반도체층(323)을 형성한다. 이때, 상기 반도체층(323)은 액티브층(미도시)과 오믹콘택층(미도시)의 적층 구조로 이루어진다.Next, a semiconductor layer 323 is formed on the gate electrode 303 with a gate insulating film 321 interposed therebetween. At this time, the semiconductor layer 323 has a stacked structure of an active layer (not shown) and an ohmic contact layer (not shown).

그런 다음, 상기 반도체층(323) 상에 서로 이격된 소스전극(327) 및 드레인 전극(329)과, 상기 소스전극(327)으로부터 연장된 데이터배선(미도시)을 형성한다. A source electrode 327 and a drain electrode 329 spaced from each other on the semiconductor layer 323 and a data line (not shown) extending from the source electrode 327 are formed.

상기 게이트 전극(303), 반도체층(323), 소스전극(327) 및 드레인 전극(329)은 박막 트랜지스터(T)를 구성한다.The gate electrode 303, the semiconductor layer 323, the source electrode 327 and the drain electrode 329 constitute a thin film transistor T.

그리고, 상기 공통전극(미도시)은 제1 기판(301) 상에 형성되어 IPS (In-Plane Switching), FFS(Fringe Field Switching) 모드의 구조로 적용한다. 그러나, 본 발명은 이와 같은 구조에만 적용이 한정되는 것이 아니라, 공통전극(미도시)을 제2 기판(351) 상에 형성하는 TN(Twist Nematic) 방식의 구조에도 적용 가능하다.The common electrode (not shown) is formed on the first substrate 301 and is applied in a structure of IPS (In-Plane Switching) or FFS (Fringe Field Switching) mode. However, the present invention is not limited to such a structure but may be applied to a TN (Twist Nematic) type structure in which a common electrode (not shown) is formed on a second substrate 351.

이어, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(T)가 형성된 제1 기판(301) 전면에 패시베이션막(미도시, 도 5의 331 참조)을 형성한다.Next, a passivation film (not shown in FIG. 5, 331) is formed on the entire surface of the first substrate 301 on which the thin film transistor T is formed.

그런 다음, 다수의 화소영역(미도시)에 위치하는 상기 패시베이션막(331) 상에 청색(G), 적색(R) 및 녹색(B) 컬러필터(333a, 335a, 미도시)들을 순차적으로 형성한다.Then, blue (G), red (R) and green (B) color filters 333a and 335a (not shown) are sequentially formed on the passivation film 331 located in a plurality of pixel regions do.

이들 청색(G), 적색(R) 및 녹색(B) 컬러필터(333a, 335a, 미도시)들을 형성하는 공정에 대해 구체적으로 설명하면, 도 8b에 도시된 바와 같이, 상기 박막 트랜지스터(T) 및 구동회로배선(307)을 포함하는 제1 기판(301) 전면에 감광성의 청색 컬러필터 안료층(333)을 형성한다.The process of forming these blue (G), red (R) and green (B) color filters 333a and 335a (not shown) will be described in detail. A photosensitive blue color filter pigment layer 333 is formed on the entire surface of the first substrate 301 including the first substrate 301 and the driving circuit wiring 307.

그런 다음, 광의 회절 특성을 이용하는 제1 하프톤 마스크(334)을 이용하여 노광 공정을 진행한다. 이때, 상기 제1 하프톤 마스크(334)는 광을 전부 투과시키는 투과부(334a)와, 광의 일부를 투과시키는 반투과부(334b) 및 광을 차단시키는 차단부(334c)로 구성된다. Then, the exposure process is performed using the first halftone mask 334 using the diffraction characteristic of light. The first halftone mask 334 includes a transmissive portion 334a for transmitting light entirely, a transflective portion 334b for transmitting a part of light, and a blocking portion 334c for blocking light.

이어, 상기 제1 하프톤 마스크(334)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 청색 컬러필터 안료층(333) 부분을 제거함으로써, 도 8c에 도시된 바와 같이, 제1 기판(301)의 표시부(DA)의 화소영역(미도시)에 청색 컬러필터(333a)을 형성하고, 제1 기판(301)의 비표시부(NDA)에는 광차단패턴(333b)을 형성한다. 이때, 상기 광차단패턴(333b)은 상기 제1 하프톤 마스크(334)의 반투과부(334b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 청색 컬러필터(333a)의 두께보다 얇게 형성된다.Then, after the exposure process using the first halftone mask 334 is performed, a development process is performed to remove a portion of the blue color filter pigment layer 333 exposed to light, A blue color filter 333a is formed on a pixel region (not shown) of the display portion DA of the first substrate 301 and a light blocking pattern 333b is formed on the non-display portion NDA of the first substrate 301 . The light blocking pattern 333b is formed after the exposure process is performed through the transflective portion 334b of the first halftone mask 334. The thickness of the light blocking pattern 333b is set such that the thickness of the blue color filter 333a Is formed to be thinner than the thickness.

그런 다음, 도 8d에 도시된 바와 같이, 상기 청색 컬러필터(333a) 및 광차단패턴(333b)을 포함한 제1 기판(301) 전면에 감광성의 적색 컬러필터 안료층(335)을 형성한다.8D, a photosensitive red color filter pigment layer 335 is formed on the entire surface of the first substrate 301 including the blue color filter 333a and the light blocking pattern 333b.

이어, 광의 회절 특성을 이용하는 제2 하프톤 마스크(336)을 이용하여 노광 공정을 진행한다. 이때, 상기 제2 하프톤 마스크(336)는 광을 전부 투과시키는 투과부(336a)와, 광의 일부를 투과시키는 반투과부(336b) 및 광을 차단시키는 차단부 (336c)로 구성된다.Then, the exposure process is performed using the second halftone mask 336 using the diffraction characteristics of light. At this time, the second halftone mask 336 includes a transmissive portion 336a for transmitting light entirely, a transflective portion 336b for transmitting a part of light, and a blocking portion 336c for blocking light.

그런 다음, 상기 제2 하프톤 마스크(336)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 적색 컬러필터 안료층(335)을 제거함으로써, 도 8e에 도시된 바와 같이, 제1 기판(301)의 표시부(DA)의 화소영역(미도시)에 상기 청색 컬러필터(333a)와 인접하여 적색 컬러필터(335a)을 형성하고, 제1 기판(301)의 비표시부(NDA)에 있는 상기 광차단패턴(333b) 위에는 실패턴이 삽입될 수 있게 이격된 실패턴 차단댐(335b)을 형성한다. 이때, 상기 실패턴 차단댐(335b)은 상기 제2 하프톤 마스크(336)의 반투과부(336b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 적색 컬러필터(335a)의 두께보다 얇게 형성된다.Then, after the exposure process using the second halftone mask 336 is performed, a development process is performed to remove the red color filter pigment layer 335 exposed to light, The red color filter 335a is formed adjacent to the blue color filter 333a in the pixel region (not shown) of the display portion DA of the first substrate 301 and the non-display portion NDA of the first substrate 301, An actual pattern blocking dam 335b is formed on the light blocking pattern 333b so that an actual pattern can be inserted. At this time, the actual pattern blocking dam 335b is formed after the exposure process through the semi-transparent portion 336b of the second halftone mask 336, As shown in FIG.

이어, 도 8f에 도시된 바와 같이, 상기 제1 기판(301) 전면에 유기물질, 예를 들어 포토 아크릴(Photo Acryl) 재질로 구성된 평탄화막(337)을 형성한다.8F, a planarizing film 337 made of an organic material such as Photo Acryl is formed on the entire surface of the first substrate 301. Next, as shown in FIG.

그런 다음, 광의 회절 특성을 이용하는 제3 하프톤 마스크(339)를 이용하여 노광 공정을 진행한다. 이때, 상기 제3 하프톤 마스크(339)는 광을 전부 투과시키는 투과부(339a)와, 광의 일부를 투과시키는 반투과부(339b) 및 광을 차단시키는 차단부(339c)로 구성된다.Then, the exposure process is performed using the third halftone mask 339 using the diffraction characteristic of light. The third halftone mask 339 includes a transmissive portion 339a for transmitting light entirely, a transflective portion 339b for transmitting a part of light, and a blocking portion 339c for blocking light.

그런 다음, 상기 제3 하프톤 마스크(339)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 제1 기판(301)의 비표시부(NDA)에 있는 평탄화막 (337) 부분을 제거함으로써, 도 8g에 도시된 바와 같이, 제1 기판(301)의 표시부 (DA)에 평탄화막패턴(337a)을 형성하고, 상기 비표시부(NDA)에 있는 상기 실패턴 차단댐(335b) 상에 더미 평탄화막패턴(337b)을 형성한다. 이때, 상기 더미 광차단막패턴(337b)은 상기 제3 하프톤 마스크(339)의 반투과부(339b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 평탄화막패턴(337a)의 두께보다 얇게 형성된다.Then, after the exposure process using the third halftone mask 339 is performed, a developing process is performed to form a portion of the flattening film 337 in the non-display portion NDA of the first substrate 301 exposed to light 8G, a flattening film pattern 337a is formed on the display portion DA of the first substrate 301 and the flattening film pattern 337a is formed on the surface of the yarn pattern blocking dam 335b on the non-display portion NDA A dummy planarization film pattern 337b is formed. The dummy light shielding film pattern 337b is formed after the exposure process through the transflective portion 339b of the third halftone mask 339. The thickness of the dummy light shielding film pattern 337b is the same as the thickness of the planarizing film pattern 337a, As shown in FIG.

이어, 도면에는 도시하지 않았지만, 상기 평탄화막패턴(337a)에 노광 공정을 진행하고 이어 현상 공정을 통해 노광된 부분을 제거함으로써 상기 평탄화막패턴 (337a)에 상기 드레인 전극(329)을 노출시키는 드레인 콘택홀(미도시)을 형성한다. 이때, 드레인 콘택홀(미도시) 형성시에 상기 평탄화막패턴(337a) 아래의 청색 또는 적색 컬러필터 부분도 제거된다.Although not shown in the drawing, the planarizing film pattern 337a is subjected to an exposure process, and then the exposed portion is removed by a developing process, thereby to expose the drain electrode 329 to the planarization film pattern 337a Thereby forming a contact hole (not shown). At this time, when the drain contact hole (not shown) is formed, the blue or red color filter portion under the planarization film pattern 337a is also removed.

그런 다음, 도면에는 도시하지 않았지만, 상기 평탄화막패턴(337a) 상에 투명한 도전 물질층(미도시)을 형성한 이후에 도전 물질층을 노광 및 현상 공정을 거쳐 노광된 부분을 제거함으로써 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극 (329)과 전기적으로 접속되는 화소전극(341)을 형성한다.Then, although not shown in the drawing, a transparent conductive material layer (not shown) is formed on the planarization film pattern 337a, and then the exposed portion of the conductive material layer is exposed and developed, And a pixel electrode 341 electrically connected to the drain electrode 329 is formed through a hole (not shown).

이어, 도면에는 도시하지 않았지만, 상기 화소전극(341)을 포함한 제1 기판 (301) 전면에 하부 배향막(미도시)을 형성한다.Next, a lower alignment layer (not shown) is formed on the entire surface of the first substrate 301 including the pixel electrode 341, although not shown in the figure.

한편, 도 8h에 도시된 바와 같이, 제2 기판(351) 상에 광밀도 블랙 컬럼 스페이서층(OD BCS; Optical Density Black Column Spacer)(353)을 형성한다.On the other hand, as shown in FIG. 8H, an optical density black column spacer (OD BCS) 353 is formed on the second substrate 351.

그런 다음, 광의 회절 특성을 이용하는 제3 하프톤 마스크(355)를 이용하여 노광 공정을 진행한다. 이때, 상기 제3 하프톤 마스크(355)는 광을 전부 투과시키는 투과부(355a)와, 광의 일부를 투과시키는 반투과부(355b) 및 광을 차단시키는 차단부(355c)로 구성된다.Then, the exposure process is performed using the third halftone mask 355 using the diffraction characteristic of light. The third halftone mask 355 includes a transmissive portion 355a for transmitting light entirely, a transflective portion 355b for transmitting a part of light, and a blocking portion 355c for blocking light.

이어, 상기 제4 하프톤 마스크(355)를 이용한 노광 공정을 진행한 후 현상공정을 실시하여 광에 노출된 광밀도 블랙 컬럼 스페이서층(353) 부분을 제거함으로써, 도 8i에 도시된 바와 같이, 제2 기판(351)의 표시부(DA)의 화소영역(미도시)에 블랙 컬럼 스페이서(353a)를 형성하고, 상기 제2 기판(351)의 비표시부(NDA)에는 실패턴 상측이 삽입될 수 있는 실패턴 삽입부(354)를 구비한 더미 광차단패턴 (353b)을 형성한다. 상기 블랙 컬럼 스페이서(353a)는 기존의 컬럼 스페이서 역할, 즉 셀 갭을 유지하는 역할을 담당한다.Then, after the exposure process using the fourth halftone mask 355 is performed, a development process is performed to remove the portion of the light-density black column spacer layer 353 exposed to light, as shown in FIG. 8I, A black column spacer 353a is formed in the pixel region (not shown) of the display portion DA of the second substrate 351 and the upper side of the seal pattern is inserted into the non- A dummy light blocking pattern 353b having a thread pattern inserting portion 354 is formed. The black column spacer 353a serves as a conventional column spacer, that is, to maintain a cell gap.

이때, 상기 더미 광차단패턴(353b)의 실패턴 삽입부(354)는 상기 제4 하프톤 마스크(355)의 반투과부(355b)를 통해 노광 공정을 진행한 이후에 형성되는 구조로서, 그 두께는 상기 블랙 컬럼 스페이서(353a)의 두께보다 얇게 형성된다.  The thread pattern inserting portion 354 of the dummy light blocking pattern 353b is formed after the exposure process through the semi-transparent portion 355b of the fourth halftone mask 355, Is formed to be thinner than the thickness of the black column spacer 353a.

그런 다음, 도면에는 도시하지 않았지만, 상기 블랙 컬럼 스페이서(353a)을 포함한 제2 기판(351) 전면에 상부 배향막(미도시)을 형성한다. Then, an upper alignment layer (not shown) is formed on the entire surface of the second substrate 351 including the black column spacer 353a.

그런 다음, 도 8j에 도시된 바와 같이, 상기 제1 기판(301)과 제2 기판(351) 사이의 표시부(DA)에 액정층(371)을 충진시키고, 상기 제1 기판(301)과 제2 기판 (351) 사이의 비표시부(NDA)에는 실패턴(361)을 형성함으로써, 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조공정을 완료한다.8J, a liquid crystal layer 371 is filled in the display portion DA between the first substrate 301 and the second substrate 351, and the liquid crystal layer 371 is filled in the display portion DA between the first substrate 301 and the second substrate 351, The LCD device manufacturing process according to still another embodiment of the present invention is completed by forming the seal pattern 361 on the non-display portion NDA between the first and second substrates 351 and 351. [

이때, 상기 실패턴(361)은 상기 제1 기판(301)과 제2 기판(351) 사이의 비표시부(NDA)에 있는 실패턴 차단댐(335b) 위의 더미 평탄화막패턴(337b) 및 더미 광차단패턴(353b)의 실패턴 삽입부(354) 내에 형성된다. 특히, 상기 실패턴(361)은 상기 실패턴 차단댐(335b)과 더미 광차단패턴(353b)에 의해 좌우로 이동되지 않고 고정됨으로써 실패턴의 터짐을 방지할 수 있다.At this time, the seal pattern 361 is formed on the dummy planarization film pattern 337b on the seal pattern blocking dam 335b in the non-display portion NDA between the first substrate 301 and the second substrate 351, Pattern insertion portion 354 of the light intercepting pattern 353b. Particularly, the seal pattern 361 is fixed without being moved left and right by the seal pattern blocking dam 335b and the dummy light blocking pattern 353b, thereby preventing the seal pattern from breaking.

이와 같이, 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경하고 실패턴이 위치하는 기판의 비표시부에 실패턴을 제어하기 위한 실패턴 차단 댐 및 더미 평탄화막패턴을 형성해 줌으로써, 실패턴의 퍼짐을 방지할 수 있다.As described above, in the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, a conventional structure in which a color filter is formed on a top plate is changed to a COT (color filter on TFT) structure in which a color filter is formed on a bottom plate, It is possible to prevent the spreading of the actual pattern by forming the actual pattern blocking dam and the dummy planarization film pattern for controlling the actual pattern on the non-display portion of the substrate on which the substrate is located.

그리고, 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법은 COT 구조를 적용하기 때문에 상판에 별도의 블랙 매트릭스를 형성하지 않아도 되므로, 기존 구조에서 상판과 하판의 합착 마진을 고려하여 블랙매트릭스 폭이 충분히 넓게 형성되도록 설계하므로 인해 발생하는 개구율 저하 문제를 해결할 수 있다.In addition, since the method of manufacturing a liquid crystal display device according to another embodiment of the present invention does not require a black matrix to be formed on the top plate because the COT structure is used, in consideration of the cohesion margin between the top plate and the bottom plate, The problem of lowering the aperture ratio due to the design of forming a sufficiently large area can be solved.

더욱이, 본 발명의 또 다른 실시 예에 따른 액정표시장치 제조방법은 상판에 컬러필터를 형성하였던 기존의 구조를 하판에 컬러필터를 형성하는 COT(color filter on TFT) 구조로 변경함으로써 베젤 사이즈의 최소화가 가능하고, 하판의 비표시부에 컬러필터 안료를 이용하여 외부로부터 입사되는 광을 차단시켜 줌으로써 잔상 특성을 향상시킬 수 있다.Further, in the method of manufacturing a liquid crystal display device according to another embodiment of the present invention, the existing structure in which the color filter is formed on the top plate is changed to a color filter on TFT (COT) structure in which a color filter is formed on the bottom plate, And the afterimage characteristic can be improved by blocking the light incident from the outside by using the color filter pigment in the non-display portion of the lower plate.

133b: 광차단패턴 135b: 실패턴 차단댐
153a: 블랙 컬럼 스페이서 153b: 더미 광차단패턴
154: 실패턴 삽입부 161: 실패턴
133b: light blocking pattern 135b: yarn pattern blocking dam
153a: Black column spacer 153b: Dummy light blocking pattern
154: yarn pattern insertion section 161: yarn pattern

Claims (16)

표시부와 비표시부로 정의되고 실패턴을 통해 합착되는 제1 기판 및 제2 기판;
상기 제1 기판의 비표시부에 구비된 실패턴 차단댐;
상기 제2 기판에 구비된 더미 광차단패턴; 및
상기 제1 기판의 실패턴 차단댐과 상기 제2 기판의 더미 광차단패턴 사이에 구비된 실패턴;을 포함하는 액정표시장치.
A first substrate and a second substrate which are defined by a display portion and a non-display portion and are joined together through an actual pattern;
An actual pattern blocking dam provided on a non-display portion of the first substrate;
A dummy light blocking pattern provided on the second substrate; And
And a seal pattern provided between the seal pattern blocking dam of the first substrate and the dummy light blocking pattern of the second substrate.
제1항에 있어서, 상기 제2 기판의 비표시부에 있는 더미 광차단패턴에 실패턴을 가둬 두는 실패턴 삽입부가 구비된 액정표시장치.The liquid crystal display device according to claim 1, further comprising a thread pattern insertion portion for holding the thread pattern in the dummy light blocking pattern in the non-display portion of the second substrate. 제1항에 있어서, 상기 실패턴 차단 댐 하부에 광차단패턴이 구비된 액정표시장치.The liquid crystal display of claim 1, wherein a light blocking pattern is provided under the seal pattern blocking dam. 제1항에 있어서, 상기 실패턴 차단 댐 상에 더미 평탄화막패턴이 구비된 액정표시장치.The liquid crystal display of claim 1, wherein a dummy planarization film pattern is provided on the seal pattern blocking dam. 제1항에 있어서, 상기 제2 기판의 표시부에 블랙 컬럼 스페이서가 구비된 액정표시장치. The liquid crystal display of claim 1, wherein a black column spacer is provided on a display portion of the second substrate. 제5항에 있어서, 상기 블랙 컬럼 스페이서와 상기 더미 광차단패턴은 동일 물질층으로 구성된 액정표시장치. The liquid crystal display of claim 5, wherein the black column spacer and the dummy light blocking pattern are formed of the same material layer. 제1항에 있어서, 상기 실패턴 차단댐은 실패턴을 가둬 두는 실패턴 삽입홈이 구비된 액정표시장치. 2. The liquid crystal display device of claim 1, wherein the seal pattern blocking dam is provided with a thread pattern insertion groove for holding a thread pattern. 제1항에 있어서, 상기 실패턴 차단댐은 상기 제1 기판의 표시부를 감싸는 형태로 비표시부에 구비된 액정표시장치. The liquid crystal display of claim 1, wherein the seal pattern blocking dam is provided in a non-display portion in a form of enclosing a display portion of the first substrate. 제1 기판상에 실패턴 차단댐을 형성하는 단계;
상기 제1 기판과 대응하여 합착되는 제2 기판의 표시부에 더미 광차단패턴을 형성하는 단계; 및
상기 제1 기판의 실패턴 차단댐과 상기 제2 기판의 더미 광차단패턴 사이에 실패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법.
Forming an actual pattern blocking dam on the first substrate;
Forming a dummy light blocking pattern on a display portion of a second substrate that is attached to the first substrate in correspondence with the first substrate; And
And forming a seal pattern between the seal pattern blocking dam of the first substrate and the dummy light blocking pattern of the second substrate.
제9항에 있어서, 상기 실패턴 차단 댐 하부에 광차단 패턴을 형성하는 단계를 더 구비하는 액정표시장치 제조방법.10. The method of claim 9, further comprising forming a light blocking pattern under the seal pattern blocking dam. 제9항에 있어서, 상기 실패턴 차단 댐 상에 더미 평탄화막패턴을 형성하는 단계를 더 구비하는 액정표시장치 제조방법.10. The method of claim 9, further comprising forming a dummy planarization film pattern on the seal pattern blocking dam. 제9항에 있어서, 상기 제2 기판의 표시부에 블랙 컬럼 스페이서를 형성하는 단계를 더 구비하는 액정표시장치 제조방법.10. The method of claim 9, further comprising forming a black column spacer on a display portion of the second substrate. 제9항에 있어서, 상기 블랙 컬럼 스페이서와 상기 더미 광차단패턴을 형성하는 단계는 동시에 이루어지는 액정표시장치 제조방법.The method of claim 9, wherein forming the black column spacer and the dummy light blocking pattern are simultaneously performed. 제9항에 있어서, 상기 제1 기판의 표시부에 청색, 적색, 녹색 컬러필터를 형성하는 단계를 더 구비하는 액정표시장치 제조방법.The method of claim 9, further comprising forming blue, red, and green color filters on a display portion of the first substrate. 제14항에 있어서, 상기 실패턴 차단 댐을 형성하는 단계와 적색 컬러필터를 형성하는 단계는 동시에 이루어지는 액정표시장치 제조방법. 15. The method of claim 14, wherein forming the seal pattern blocking dam and forming the red color filter are simultaneously performed. 제14항에 있어서, 상기 실패턴 차단 댐을 형성하는 단계와 청색 컬러필터를 형성하는 단계는 동시에 이루어지는 액정표시장치 제조방법. 15. The method of claim 14, wherein forming the seal pattern blocking dam and forming the blue color filter are simultaneously performed.
KR1020150135807A 2015-09-24 2015-09-24 Liquid crystal display device and method for fabricating the same KR102405743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150135807A KR102405743B1 (en) 2015-09-24 2015-09-24 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135807A KR102405743B1 (en) 2015-09-24 2015-09-24 Liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20170036524A true KR20170036524A (en) 2017-04-03
KR102405743B1 KR102405743B1 (en) 2022-06-03

Family

ID=58589403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135807A KR102405743B1 (en) 2015-09-24 2015-09-24 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102405743B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020228168A1 (en) * 2019-05-10 2020-11-19 深圳市华星光电技术有限公司 Array substrate and manufacturing method therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083650A (en) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR20140119912A (en) * 2013-03-29 2014-10-13 엘지디스플레이 주식회사 Thin film transistor liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083650A (en) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR20140119912A (en) * 2013-03-29 2014-10-13 엘지디스플레이 주식회사 Thin film transistor liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020228168A1 (en) * 2019-05-10 2020-11-19 深圳市华星光电技术有限公司 Array substrate and manufacturing method therefor

Also Published As

Publication number Publication date
KR102405743B1 (en) 2022-06-03

Similar Documents

Publication Publication Date Title
KR101192770B1 (en) Liquid Crystal Display Panel and Method of Fabricating the same
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101064189B1 (en) Color filter substrate, display panel and method of manufacturing the same
US7576824B2 (en) Liquid crystal display device and method for fabricating the same
KR100422567B1 (en) Liquid crystal display device
KR100848078B1 (en) Substrate for liquid crystal display, liquid crystal display and manufacturing method of substrate for liquid crystal display
KR102363676B1 (en) Display device and manufacturing method thereof
KR101848827B1 (en) Liquid crystal display device
TWI401512B (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR20100024731A (en) Thin film transistor array panel and manufacturing the same
KR20170054598A (en) Display device and manufacturing method thereof
KR101799938B1 (en) Liquid crystal display device
JP2004151459A (en) Substrate for liquid crystal display and liquid crystal display equipped with the same
KR20140073271A (en) Liquid crystal display and method for fabricating the same
KR20160106849A (en) Liquid Crystal Display Device and Manufacturing Method the same
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR20080024337A (en) Color filter substrate and mehtod for manufacturing the same and liquid crystal display
KR102405743B1 (en) Liquid crystal display device and method for fabricating the same
JP5292594B2 (en) LCD panel
JP4131520B2 (en) Liquid crystal display
KR20170126055A (en) Liquid crystal display device
KR102469692B1 (en) Liquid crystal display device and method for fabricating the same
KR20150136339A (en) Array substrate and liquid crystal display device inluding the same
KR101919455B1 (en) Liquid crystal display device and method of fabricating the same
KR101777863B1 (en) Thin film transistor array substrate and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant