KR20170036243A - 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법 - Google Patents

발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법 Download PDF

Info

Publication number
KR20170036243A
KR20170036243A KR1020150135161A KR20150135161A KR20170036243A KR 20170036243 A KR20170036243 A KR 20170036243A KR 1020150135161 A KR1020150135161 A KR 1020150135161A KR 20150135161 A KR20150135161 A KR 20150135161A KR 20170036243 A KR20170036243 A KR 20170036243A
Authority
KR
South Korea
Prior art keywords
conductive pad
base plate
light emitting
insulating base
hole
Prior art date
Application number
KR1020150135161A
Other languages
English (en)
Inventor
김정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150135161A priority Critical patent/KR20170036243A/ko
Priority to US15/273,993 priority patent/US20170092818A1/en
Publication of KR20170036243A publication Critical patent/KR20170036243A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

열 발산을 개선하면서, 발광 장치의 생산 단가를 낮출 수 있는 발광 소자 실장 기판을 제공하는 것이다. 상기 발광 소자 실장 기판은 단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드, 상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀, 상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관, 및 상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고, 상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하이다.

Description

발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법{Light-emitting element mounting substrate, light emitting package using the same and fabricating method of light-emitting element mounting substrate, fabricating method of light emitting package using the same}
본 발명은 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법에 관한 것이다.
발광 다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자소서, 접합된 반도체의 전자와 정공이 재결합하여 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광 다이오드는 현재 조명, 표시 장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조면 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용 제품과 같이 발광 소자의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있다. 이에 따라, 이와 같은 용도로 사용되는 발광 소자의 광추출 효율을 향상시키기 위한 방법뿐만 아니라, 발광 소자를 포함하는 발광 장치의 크기 축소 및 열 발산 개선을 위한 방법이 요청되고 있다.
본 발명이 해결하려는 과제는, 열 발산을 개선하면서, 발광 장치의 생산 단가를 낮출 수 있는 발광 소자 실장 기판을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 상기 발광 소자 실장 기판을 이용하여, 패키지의 사이즈를 줄일 수 있는 발광 패키지를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 열 발산을 개선하면서, 발광 장치의 생산 단가를 낮출 수 있는 발광 소자 실장 기판 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 상기 발광 소자 실장 기판을 이용하여, 패키지 사이즈를 줄일 수 있는 발광 패키지 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 발광 소자 실장 기판의 일 태양(aspect)은 단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드, 상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀, 상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관, 및 상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고, 상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하이다.
본 발명의 몇몇 실시예에서, 상기 제1 면 상에, 상기 제1 도전성 패드의 측벽 및 상기 제2 도전성 패드의 측벽을 감싸는 절연성 반사 패턴을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 절연성 반사 패턴은 이산화 티타늄(TiO2)을 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 패드 상의 제1 도전성 반사막과, 상기 제2 도전성 패드 상의 제2 도전성 반사막을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 반사막은 상기 제1 도전성 패드의 상면 및 측벽 상에 형성되고, 상기 제2 도전성 반사막은 상기 제2 도전성 패드의 상면 및 측벽 상에 형성된다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 반사막은 상기 제1 도전성 패드의 상면 상에 형성되고, 상기 제1 도전성 패드의 측벽 상에 비형성되고, 상기 제2 도전성 반사막은 상기 제2 도전성 패드의 상면 상에 형성되고, 상기 제2 도전성 패드의 측벽 상에 비형성된다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 패드 및 상기 제2 도전성 패드는 각각 상기 제1 면을 따라 연장되는 부분을 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 관통 도관 및 상기 제2 관통 도관은 각각 상기 제2 면을 따라 연장되는 부분을 비포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 관통 도관 및 상기 제2 관통 도관은 각각 상기 제2 면으로부터 돌출되는 제1 돌출부와 제2 돌출부를 포함하고, 상기 제1 돌출부의 높이 및 상기 제2 돌출부의 높이는 상기 절연성 베이스 판의 두께보다 작다.
본 발명의 몇몇 실시예에서, 상기 절연성 베이스 판은 폴리이미드(polyimide) 베이스 판이다.
상기 과제를 해결하기 위한 본 발명의 발광 소자 실장 기판의 다른 태양은 단일층이고, 서로 이격되는 제1 관통홀과 제2 관통홀을 포함하는 절연성 베이스 판, 상기 절연성 베이스 판 상에, 상기 절연성 베이스 판과 접촉하고, 서로 이격되는 제1 개구부와 제2 개구부를 포함하는 절연성 반사 패턴으로, 상기 제1 개구부는 상기 제1 관통홀을 전체적으로 노출시키고, 상기 제2 개구부는 상기 제2 관통홀을 전체적으로 노출시키는 절연성 반사 패턴, 상기 제1 개구부를 채우는 제1 도전성 패드와, 상기 제1 관통홀을 채우는 제1 관통 도관을 포함하는 제1 배선, 및 상기 제2 개구부를 채우는 제2 도전성 패드와, 상기 제2 관통홀을 채우는 제2 관통 도관을 포함하는 제2 배선을 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 패드의 폭은 상기 제1 관통 도관의 폭보다 크고, 상기 제2 도전성 패드의 폭은 상기 제2 관통 도관의 폭보다 크고, 상기 제1 관통 도관은 상기 제1 도전성 패드와 전체적으로 중첩되고, 상기 제2 관통 도관은 상기 제2 도전성 패드와 전체적으로 중첩된다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 패드의 상면 상에 형성되는 제1 도전성 반사막과, 상기 제2 도전성 패드의 상면 상에 형성되는 제2 도전성 반사막을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 도전성 반사막은 상기 제1 도전성 패드의 측벽 상으로 연장되고, 상기 제2 도전성 반사막은 상기 제2 도전성 패드의 측벽 상으로 연장된다.
본 발명의 몇몇 실시예에서, 상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 면적의 20%이상 80%이하이다.
본 발명의 몇몇 실시예에서, 상기 절연성 반사 패턴은 이산화 티타늄을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 발광 패키지의 일 태양은 발광 소자 실장 기판, 상기 발광 소자 실장 기판 상에 실장된 발광 소자, 상기 발광 소자의 상면 상에 형성된 제1 형광층, 및 상기 발광 소자의 측벽을 감싸는 제2 형광층을 포함하고, 상기 발광 소자 실장 기판은 단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판과, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드와, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드와, 상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀과, 상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관, 및 상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고, 상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하이다.
본 발명의 몇몇 실시예에서, 상기 제1 형광층은 필름 타입이다.
본 발명의 몇몇 실시예에서, 상기 제1 형광층에 포함된 형광체와 상기 제2 형광층에 포함된 형광체는 서로 다르다.
본 발명의 몇몇 실시예에서, 상기 제1 형광층 상에 렌즈가 비형성된다.
본 발명의 몇몇 실시예에서, 상기 발광 소자 실장 기판은 상기 제1 면 상에, 상기 제1 도전성 패드의 측벽 및 상기 제2 도전성 패드의 측벽을 감싸는 절연성 반사 패턴을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 발광 소자 실장 기판은 상기 제1 도전성 패드 상의 제1 도전성 반사막과, 상기 제2 도전성 패드 상의 제2 도전성 반사막을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 발광 소자는 플립칩 타입이다.
상기 또 다른 과제를 해결하기 위한 본 발명의 발광 소자 실장 기판 제조 방법의 일 태양은 절연성 베이스 판의 제1 면 상에, 제1 부분과 제2 부분을 포함하는 도금 씨드층을 형성하고, 상기 도금 씨드층의 제1 부분 상에 제1 마스크 패턴과, 상기 제1 면과 마주보는 상기 절연성 기판의 제2 면 상의 제2 마스크 패턴을 형성하고, 상기 제1 마스크 패턴에 의해 노출된 상기 도금 씨드층의 제2 부분 상에 도전성 패드를 형성하고, 상기 제2 마스크 패턴을 마스크로, 상기 절연성 베이스 판 내에, 상기 도전성 패드를 노출시키는 관통홀을 형성하고, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거한 후, 상기 관통홀을 채우는 관통 도관을 형성하고, 상기 제1 마스크 패턴을 제거하여 노출된 상기 도금 씨드층의 제1 부분을 제거하는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 관통 도관은 상기 도금 씨드층의 제1 부분을 제거한 후 형성하는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 도금 씨드층의 제1 부분을 제거하여 노출된 상기 절연성 베이스 판의 제1 면 상에, 절연성 반사 패턴을 형성하는 것을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 절연성 반사 패턴을 형성한 후, 상기 도전성 패드의 상면 상에 도전성 반사막을 형성하는 것을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 도금 씨드층을 제거하는 것과, 상기 절연성 반사 패턴을 형성하는 것 사이에, 상기 도전성 패드의 상면 및 측벽 상에 도전성 반사막을 형성하는 것을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 절연성 베이스 판은 단일층이다.
상기 또 다른 과제를 해결하기 위한 본 발명의 발광 패키지 제조 방법의 일 태양은 발광 소자 실장 기판 상에, 발광 소자를 실장하고, 상기 발광 소자의 상면 상에, 필름 타입의 제1 형광층을 형성하고, 상기 발광 소자의 측벽을 감싸는 제2 형광층을 형성하는 것을 포함하고, 상기 발광 소자 실장 기판은 단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판과, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드와, 상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드와, 상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀과, 상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관, 및 상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고, 상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하이다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 평면도이다.
도 2는 도 1의 A - A를 따라서 절단한 단면도이다.
도 3은 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 도면이다.
도 4는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 도면이다.
도 5는 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 평면도이다.
도 6은 도 5의 B - B를 따라서 절단한 단면도이다.
도 7은 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 도면이다.
도 8은 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 도면이다.
도 9 내지 도 14는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 15는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판 제조 방법을 설명하기 위한 중간단계 도면이다.
도 16은 본 발명의 실시예에 따른 발광 패키지를 조명 장치에 적용한 예를 설명한다.
도 17은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 및 도 2를 이용하여, 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 평면도이다. 도 2는 도 1의 A - A를 따라서 절단한 단면도이다. 설명의 편의상, 도 1에 제1 및 제2 도전성 반사막(125, 135)를 도시하지 않았다.
도 1 및 도 2를 참고하면, 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판(100)은 절연성 베이스 판(110)과, 제1 배선(120)과, 제2 배선(130)을 포함할 수 있다.
절연성 베이스 판(110)은 서로 마주보는 제1 면(110a)과 제2 면(110b)을 포함할 수 있다. 절연성 베이스 판(110)은 예를 들어, 가요성(flexibility)를 가질 수 있지만, 이에 제한되는 것은 아니다.
절연성 베이스 판(110)은 서로 간에 이격되는 제1 관통홀(112)과 제2 관통홀(114)을 포함할 수 있다. 제1 관통홀(112) 및 제2 관통홀(114)은 절연성 베이스 판의 제1 면(110a)으로부터 절연성 베이스 판의 제2 면(110b)까지, 또는 절연성 베이스 판의 제2 면(110b)으로부터 절연성 베이스 판의 제1 면(110a)까지 연장된다.
도 2에서, 제1 관통홀(112)의 측벽 및 제2 관통홀(114)의 측벽은 경사면을 포함하는 것으로 도시되었지만, 설명의 편의성을 위한 것일 뿐, 이에 제한되는 것은 아니다.
절연성 베이스 판(110)은 단일층일 수 있다. 절연성 베이스 판(110)은 복수개의 막이 적층된 형태가 아닐 수 있다. 절연성 베이스 판(110)은 제1 면(110a) 및/또는 제2 면(110b) 상에 형성된 접착막 등을 포함하지 않을 수 있다.
절연성 베이스 판(110)은 예를 들어, 폴리이미드(polyimide), 폴리아미드-이미드(polyamide-imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 에폭시(epoxy), 폴리에틸렌 테레프탈레이트(PET: PolyEthylene Terephthalate), 폴리 메틸메타크릴레이트(PMMA: Poly Methyl MethAcrylate), 폴리카보네이트(PC: PolyCarbonate), 폴리에테르술폰(PES), 폴리에스테르(Polyester) 또는 아라미드(aramid) 등의 플라스틱 판일 수 있다.
본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판(100)에서, 절연성 베이스 판(110)은 폴리 이미드 플라스틱 판인 것으로 설명한다.
제1 배선(120)은 제1 도전성 패드(122)와, 제1 관통 도관(through conduit)(124)를 포함할 수 있다. 제1 도전성 패드(122)와 제1 관통 도관(124)은 직접 연결될 수 있다.
도 1에서, 제1 도전성 패드(122) 및 제1 관통 도관(124)은 사각형 모양을 갖는 것으로 도시하였지만, 설명의 편의성을 위한 것일 뿐, 이에 제한되는 것은 아니다. 즉, 제1 도전성 패드(122)은 사각형이 아닌 다른 다각형의 모양을 갖거나, 원형의 모양을 가질 수도 있음은 물론이다.
제1 도전성 패드(122)은 절연성 베이스 판의 제1 면(110a) 상에 형성될 수 있다. 제1 도전성 패드(122)은 절연성 베이스 판(110)과 접촉할 수 있다. 즉, 제1 도전성 패드(122)와 절연성 베이스 판(110) 사이에 다른 삽입층이 개재되지 않을 수 있다.
제1 도전성 패드(122)은 절연성 베이스 판의 제1 면(110a)을 따라 연장되는 부분을 포함할 수 있다. 즉, 제1 도전성 패드(122)의 일부는 절연성 베이스 판의 제1 면(110a)과 중첩될 수 있다.
제1 관통 도관(124)은 절연성 베이스 판(110) 내에 형성될 수 있다. 제1 관통 도관(124)은 제1 관통홀(112)을 채울 수 있다.
제1 관통 도관(124)은 절연성 베이스 판(110) 내에 형성되는 제1 부분(124a)와, 절연성 베이스 판의 제2 면(110b)으로부터 돌출된 제2 부분(124b)를 포함할 수 있다. 다시 말하면, 절연성 베이스 판(110)의 두께 방향으로, 절연성 베이스 판(110)의 두께(t1)은 제1 관통 도관(124)의 두께(t1＋t2)보다 작을 수 있다.
덧붙여, 절연성 베이스 판의 제2 면(110b)으로부터 돌출된 제1 관통 도관의 제2 부분(124b)의 두께(t2)는 절연성 베이스 판(110)의 두께(t1)보다 작다.
제1 관통 도관(124)의 일부는 절연성 베이스 판의 제2 면(110b)보다 돌출되어 있지만, 제1 관통 도관(124)은 절연성 베이스 판의 제2 면(110b)을 따라 연장되는 부분을 포함하지 않을 수 있다.
제1 배선(120)은 절연성 베이스 판의 제2 면(110b)을 따라서 연장되는 도전성 라인 또는 패드를 포함하지 않을 수 있다. 즉, 절연성 베이스 판의 제2 면(110b) 상에는, 제1 도전성 패드(122)와 같은 도전성 막이 형성되지 않을 수 있다.
제2 배선(130)은 제2 도전성 패드(132)와, 제2 관통 도관(134)를 포함할 수 있다. 제2 도전성 패드(132)와 제2 관통 도관(134)은 직접 연결될 수 있다.
제2 도전성 패드(132)은 절연성 베이스 판의 제1 면(110a) 상에 형성될 수 있다. 제2 도전성 패드(132)은 절연성 베이스 판(110)과 접촉할 수 있다. 즉, 제2 도전성 패드(132)와 절연성 베이스 판(110) 사이에 다른 삽입층이 개재되지 않을 수 있다.
제2 도전성 패드(132)은 절연성 베이스 판의 제1 면(110a)을 따라 연장되는 부분을 포함할 수 있다. 즉, 제2 도전성 패드(132)의 일부는 절연성 베이스 판의 제1 면(110a)과 중첩될 수 있다.
제2 관통 도관(134)은 절연성 베이스 판(110) 내에 형성될 수 있다. 제2 관통 도관(134)은 제2 관통홀(114)을 채울 수 있다.
제2 관통 도관(134)은 절연성 베이스 판(110) 내에 형성되는 제1 부분(134a)과, 절연성 베이스 판의 제2 면(110b)으로부터 돌출된 제2 부분(134b)를 포함할 수 있다. 제2 관통 도관(134)의 일부는 절연성 베이스 판의 제2 면(110b)보다 돌출되어 있지만, 제2 관통 도관(134)은 절연성 베이스 판의 제2 면(110b)을 따라 연장되는 부분을 포함하지 않을 수 있다.
제1 관통 도관(124)과 마찬가지로, 절연성 베이스 판의 제2 면(110b)으로부터 돌출된 제2 관통 도관의 제2 부분(134b)의 두께는 절연성 베이스 판(110)의 두께(t1)보다 작다.
제2 배선(130)은 절연성 베이스 판의 제2 면(110b)을 따라서 연장되는 도전성 라인 또는 패드를 포함하지 않을 수 있다.
제2 도전성 패드(132)은 제1 도전성 패드(122)와 이격되어 있고, 제2 관통 도관(134)은 제1 관통 도관(124)과 이격되어 있다. 즉, 제1 배선(120)과 제2 배선(130)은 전기적 및 물리적으로 연결되지 않는다.
제1 도전성 패드(122) 및 제2 도전성 패드(132)는 서로 동일한 물질을 포함할 수 있다. 제1 도전성 패드(122) 및 제2 도전성 패드(132)은 예를 들어, 구리(Cu) 또는 구리 합금을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 관통 도관(124) 및 제2 관통 도관(134)은 서로 동일한 물질을 포함할 수 있다. 제1 관통 도관(124) 및 제2 관통 도관(134)은 예를 들어, 구리(Cu) 또는 구리 합금을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 도전성 패드(122) 및 제1 관통 도관(124)은 동일한 물질을 포함할 수도 있고, 서로 다른 물질을 포함할 수도 있다.
본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판(100)에서, 절연성 베이스 판(110)을 관통하는 관통 도관을 포함하는 배선은 두 개일 수 있다.
제1 도전성 반사막(125)은 제1 배선(120) 상에 형성될 수 있다. 좀 더 구체적으로, 제1 도전성 반사막(125)은 제1 도전성 패드(122) 상에 형성될 수 있다.
제1 도전성 반사막(125)은 제1 도전성 패드(122)의 측벽(122s) 및 상면(122u) 상에 형성될 수 있다. 제1 도전성 반사막(125)은 제1 도전성 패드(122)와 접촉할 수 있다.
제2 도전성 반사막(135)은 제2 배선(130) 상에 형성될 수 있다. 좀 더 구체적으로, 제2 도전성 반사막(135)은 제2 도전성 패드(132) 상에 형성될 수 있다.
제2 도전성 반사막(135)은 제2 도전성 패드의 측벽(132s) 및 상면(132u) 상에 형성될 수 있다. 제2 도전성 반사막(135)은 제2 도전성 패드(132)와 접촉할 수 있다.
제1 도전성 반사막(125) 및 제2 도전성 반사막(135)은 각각 금속을 포함할 수 있다. 제1 도전성 반사막(125) 및 제2 도전성 반사막(135)은 각각 예를 들어, 알루미늄(Al), 은(Ag), 팔라듐(Pd), 로듐(Rh), 백금(Pt) 중 적어도 하나를 포함할 수 있다.
절연성 베이스 판의 제1 면(110a)을 기준으로, 제1 도전성 패드(122)의 제1 방향(X)으로의 폭(W12)은 제1 관통 도관(124)의 제1 방향(X)으로의 폭(W11)보다 크다. 또한, 제1 도전성 패드(122)의 제2 방향(Y)으로의 폭(W14)는 제1 관통 도관(124)의 제2 방향(Y)으로의 폭(W13)보다 크다.
즉, 제1 도전성 패드(122)은 제1 방향(X) 및 제2 방향(Y)으로, 제1 관통 도관(124)보다 더 큰 폭을 갖는다. 제1 관통 도관(124)은 제1 도전성 패드(122)와 전체적으로 중첩된다.
제1 도전성 패드(122)의 폭과 제1 관통 도관(124)의 폭의 차이만큼, 제1 도전성 패드(122)은 절연성 베이스 판의 제1 면(110a)을 따라 연장될 수 있다.
마찬가지로, 절연성 베이스 판의 제1 면(110a)을 기준으로, 제2 도전성 패드(132)의 제1 방향(X)으로의 폭(W22)은 제2 관통 도관(134)의 제1 방향(X)으로의 폭(W21)보다 크다. 또한, 제2 도전성 패드(132)의 제2 방향(Y)으로의 폭(W24)는 제2 관통 도관(134)의 제2 방향(Y)으로의 폭(W23)보다 크다.
제2 도전성 패드(132)은 제1 방향(X) 및 제2 방향(Y)으로, 제2 관통 도관(134)보다 더 큰 폭을 갖는다. 제2 관통 도관(134)은 제2 도전성 패드(132)와 전체적으로 중첩된다.
절연성 베이스 판의 제1 면(110a)을 기준으로, 제1 도전성 패드(122)의 단면적(W12×W14)과 제2 도전성 패드(132)의 단면적(W22×W24)의 합은 절연성 베이스 판의 제1 면(110a)의 면적(W1×W2)의 50％ 이상 90％이하일 수 있다.
예를 들어, 절연성 베이스 판의 제1 면(110a)의 면적(W1×W2)이 변함에 따라, 제1 도전성 패드(122)의 단면적(W12×W14)과 제2 도전성 패드(132)의 단면적(W22×W24)의 합은 변할 수 있다. 좀 더 구체적으로, 절연성 베이스 판의 제1 면(110a)의 면적(W1×W2)이 증가함에 따라, 제1 도전성 패드(122)의 단면적(W12×W14)과 제2 도전성 패드(132)의 단면적(W22×W24)의 합은 증가할 수 있다.
또한, 절연성 베이스 판의 제1 면(110a)을 기준으로, 제1 관통 도관(124)의 단면적(W11×W13)과 제2 관통 도관(134)의 단면적(W21×W23)의 합은 절연성 베이스 판의 제1 면(110a)의 면적(W1×W2)의 20％ 이상 80％이하일 수 있다.
예를 들어, 절연성 베이스 판의 제1 면(110a)의 면적(W1×W2)이 증가함에 따라, 제1 관통 도관(124)의 단면적(W11×W13)과 제2 관통 도관(134)의 단면적(W21×W23)의 합은 증가할 수 있다.
절연성 베이스 판(110)의 면적에 대한 제1 관통 도관(124) 및 제2 관통 도관(134)의 면적의 합의 비율을 크게 함으로써, 발광 소자 실장 기판(100) 및 발광 소자 실장 기판(100) 상에 실장된 발광 소자(200)(도 5 참고)에서 발생되는 열을 쉽게 외부로 방출시킬 수 있다.
도 3은 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 도면이다. 설명의 편의상, 도 1 및 도 2를 이용하여 설명한 것과 다른 점을 위주로 설명한다. 참고로, 도 3은 도 1의 A - A를 따라서 절단한 단면도이다.
도 3을 참고하면, 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판(100)은 절연성 반사 패턴(140)을 더 포함할 수 있다.
절연성 반사 패턴(140)은 절연성 베이스 판의 제1 면(110a) 상에 형성될 수 있다. 절연성 반사 패턴(140)은 절연성 베이스 판(110)과 접촉할 수 있다.
절연성 반사 패턴(140)은 서로 이격되는 제1 개구부(142)와 제2 개구부(144)를 포함할 수 있다.
제1 도전성 패드(122)은 제1 개구부(142)를 채우고, 제2 도전성 패드(132)는 제2 개구부(144)를 채울 수 있다. 절연성 반사 패턴(140)은 절연성 베이스 판의 제1 면(110a) 상에 형성되는 제1 도전성 패드의 측벽(122s) 및 제2 도전성 패드의 측벽(132s)을 감쌀 수 있다.
제1 도전성 패드(122)는 제1 개구부(142)를 채우므로, 제1 개구부(142)는 제1 방향(X) 및 제2 방향(Y)으로, 제1 관통홀(112)보다 더 큰 폭을 가질 수 있다. 또한, 제2 도전성 패드(132)는 제2 개구부(144)를 채우므로, 제2 개구부(144)는 제1 방향(X) 및 제2 방향(Y)으로, 제2 관통홀(114)보다 더 큰 폭을 가질 수 있다.
즉, 제1 개구부(142)는 제1 관통홀(112)을 전체적으로 노출시키고, 제2 개구부(144)는 제2 관통홀(114)을 전체적으로 노출시킬 수 있다.
절연성 반사 패턴(140)은 고반사 물질을 포함할 수 있다. 절연성 반사 패턴(140)은 예를 들어, 이산화 티타늄(TiO2)를 포함할 수 있다.
도 3에서, 절연성 반사 패턴(140)의 상면과, 제1 도전성 패드의 상면(122u)과, 제2 도전성 패드의 상면(132u)는 동일 평면 상에 놓이는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
제1 도전성 반사막(125)은 제1 도전성 패드의 상면(122u) 상에 형성되지만, 제1 도전성 패드의 측벽(122s) 상에 형성되지 않는다. 마찬가지로, 제2 도전성 반사막(135)은 제2 도전성 패드의 상면(132u) 상에 형성되지만, 제2 도전성 패드의 측벽(132s) 상에 형성되지 않는다.
제1 도전성 패드의 측벽(122s) 및 제2 도전성 패드의 측벽(132s)은 각각 절연성 반사 패턴(140)과 접할 수 있다.
도 4는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판을 설명하기 위한 도면이다. 설명의 편의상, 도 3을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 4를 참고하면, 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판(100)에서, 제1 도전성 반사막(125)은 제1 도전성 패드의 측벽(122s) 상으로 연장되고, 제2 도전성 반사막(135)은 제2 도전성 패드의 측벽(132s) 상으로 연장될 수 있다.
절연성 반사 패턴(140)은 제1 도전성 패드의 측벽(122s) 상에 형성된 제1 도전성 반사막(125)과, 제2 도전성 패드의 측벽(132s) 상에 형성된 제2 도전성 반사막(135)과 접할 수 있다.
도 5는 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 평면도이다. 도 6은 도 5의 B - B를 따라서 절단한 단면도이다.
참고적으로, 도 6에 도시된 발광 소자 실장 기판(100)은 도 3을 이용하여 설명한 발광 소자 실장 기판을 도시하였지만, 예시적인 것일 뿐, 이에 제한되는 것은 아니다. 즉, 도 6에 도시된 발광 소자 실장 기판(100)은 도 2 또는 도 4에서 도시된 발광 소자 실장 기판일 수 있음은 물론이다.
덧붙여, 발광 소자 실장 기판(100)에 관한 설명은 도 1 내지 도 4를 이용하여 설명한 것과 중복될 수 있으므로, 이하의 설명에서 생략한다.
도 5 및 도 6을 참고하면, 본 발명의 몇몇 실시예에 따른 발광 패키지(10)는 발광 소자 실장 기판(100)과, 발광 소자(200)와, 제1 형광층(310)과, 제2 형광층(320)을 포함할 수 있다.
발광 소자(200)는 발광 소자 실장 기판(100) 상에 실장될 수 있다. 좀 더 구체적으로, 발광 소자(200)는 제1 도전성 패드(122) 및 제2 도전성 패드(132)가 형성된 절연성 베이스 판(110)의 제1 면 상에 실장될 수 있다. 발광 소자(200)는 제1 배선(120) 및 제2 배선(130)과 전기적으로 연결될 수 있다.
발광 소자(200)는 기판(205)과, 발광 구조체(210)와, 제1 전극(230)과, 제2 전극(220)를 포함할 수 있다.
기판(205)은 반도체 성장용 기판으로 제공될 수 있고, 예를 들어, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
한편, 도면에는 도시되지 않았지만, 기판(205)은 다수의 요철 구조가 형성되어 있을 수 있다.
발광 구조체(210)는 기판(205) 상에 순차적으로 적층된 제1 도전형의 제1 반도체 패턴(212)과, 발광 패턴(214)과, 제2 도전형의 제2 반도체 패턴(216)을 포함한다.
도시되지 않았지만, 발광 구조체(210)와 기판(205) 사이에, 버퍼층이 더 형성될 수 있다. 버퍼층은 발광 구조체(210)를 형성하는 씨드층 역할을 할 수 있는 물질이면 무엇이든 가능하고, 예를 들어, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1), SixCyN(1-x-y)(0≤x≤1, 0≤y≤1)일 수 있다.
제2 반도체 패턴(216), 발광 패턴(214), 제1 반도체 패턴(212)는 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1) (즉, GaN을 포함하는 다양한 물질)을 포함할 수 있다. 즉, 제2 반도체 패턴(216), 발광 패턴(214), 제1 반도체 패턴(212)은 예를 들어, GaN일 수도 있고, AlGaN일 수도 있고, InGaN일 수도 있고, AlInGaN일 수도 있다.
각 층에 대해서 구체적으로 설명하면, 제1 반도체 패턴(212)은 제1 도전형(예를 들어, n형)이고, 제2 반도체 패턴(216)은 제2 도전형(예를 들어, p형)일 수 있으나, 설계 방식에 따라서 제1 반도체 패턴(212)이 제2 도전형(p형)이고, 제2 반도체 패턴(216)이 제1 도전형(n형)일 수 있다.
발광 패턴(214)은 제1 반도체 패턴(212)의 캐리어(예를 들어, 전자)와 제2 반도체 패턴(116)의 캐리어(예를 들어, 홀)가 결합하면서 광을 발생하는 영역이다. 발광 패턴(214)은 도면으로 정확하게 도시하지는 않았으나, 우물층과 장벽층으로 이루어질 수 있는데, 우물층은 장벽층보다 밴드갭이 작기 때문에, 우물층에 캐리어(전자, 홀)가 모여 결합하게 된다. 이러한 발광 패턴(214)은 우물층의 개수에 따라 단일 양자 우물(Single Quantum Well; SQW) 구조, 다중 양자 우물(Multiple Quantum Well; MQW) 구조로 구분할 수 있다. 단일 양자 우물 구조는 하나의 우물층을 포함하고, 다중 양자 우물 구조는 다층의 우물층을 포함한다. 발광 특성을 조절하기 위해서, 우물층, 장벽층 중 적어도 어느 한 곳에, B, P, Si, Mg, Zn, Se 중 적어도 하나가 도핑될 수 있다.
제1 전극(230)은 제1 도전형의 제1 반도체 패턴(212)과 전기적으로 연결되고, 제2 전극(220)은 제2 도전형의 제2 반도체 패턴(216)과 전기적으로 연결될 수 있다.
제1 전극(230) 및 제2 전극(220)은 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 전극(230) 및 제2 전극(220)는 각각 은(Ag), 금(Au), 구리(Cu), 아연(Zn), 알루미늄(Al), 인듐(In), 티타늄(Ti), 주석(Sn), 마그네슘(Mg), 니켈(Ni), 텅스텐(W), 백금(Pt), 크롬(Cr), 탄탈륨(Ta), 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 팔라듐(Pd) 등의 물질 또는 그 합금 중 적어도 하나를 포함할 수 있다.
또는, 제1 전극(230) 및 제2 전극(220)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(230) 및 제2 전극(220)은 각각 ITO(Indium tin Oxide), AZO(Aluminum Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO: Ga), In2O3, SnO2, CdO, CdSnO4, 또는 Ga2O3 중 하나 이상을 포함할 수 있다.
본 발명의 몇몇 실시예에 따른 발광 패키지(10)에서 사용되는 발광 소자(200)는 플립칩 타입(flip chip type)일 수 있다.
또한, 발광 소자(200)는 갈륨 질화물계의 반도체를 포함하는 발광 구조체를 포함하는 것으로 설명하였지만, 이에 제한되는 것은 아니다. 발광 소자(200)는 AlInGaP나 AlInGaAs 계열의 반도체를 포함하는 발광 구조체를 포함할 수도 있다.
발광 소자(200)는 상면(200u)와 측벽(200s)를 포함할 수 있다. 발광 구조체(210)가 기판(205)의 일면 상에 형성된다고 할 때, 발광 소자의 상면(200u)은 기판(205)의 일면과 마주하는 기판(205)의 타면일 수 있다. 발광 소자의 측벽(200s)은 기판(205)의 측벽 및 발광 구조체(210)의 측벽을 포함할 수 있다.
발광 소자(200)과 발광 소자 실장 기판(100) 사이의 연결 방식을 설명하면, 제1 전극(230)은 예를 들어, 제1 도전성 연결체(241)을 통해서 제1 배선(120)과 연결되고, 제2 전극(220)은 예를 들어, 제2 도전성 연결체(242)를 통해서 제2 배선(130)과 연결될 수 있다.
제1 형광층(310)은 발광 소자의 상면(200u) 상에 형성될 수 있다. 제1 형광층(310)은 발광 소자의 상면(200u) 상에 컨포말하게 형성될 수 있다.
제1 형광층(310)은 예를 들어, 필름 타입일 수 있다. 즉, 제1 형광층(310)은 필름 형태로 제작된 형광 필름일 수 있다.
제1 형광층(310)의 제1 방향(X)으로의 폭과, 제1 형광층(310)의 제2 방향(Y)으로의 폭은 각각 발광 소자 실장 기판(100)의 제1 방향(X) 및 제2 방향(Y)으로의 폭과 실질적으로 동일할 수 있다.
제2 형광층(320)은 발광 소자의 측벽(200s) 상에 형성될 수 있다. 제2 형광층(320)은 발광 소자의 측벽(200s)을 감쌀 수 있다.
제2 형광층(320)의 상면은 발광 소자의 상면(200u)과 동일 평면 상에 놓이는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 발광 소자의 측벽(200s)의 일부는 제2 형광층(320)에 의해 감싸이고, 발광 소자의 측벽(200s)의 나머지는 제1 형광층(310)이 감쌀 수도 있다.
또는, 제2 형광층(320)은 발광 소자의 상면 상에도 형성될 수 있다. 이때, 제2 제1 형광층(310)은 제2 형광층(320)이 형성된 발광 소자의 상면(200u) 상에 형성될 수 있다.
제1 형광층(310)은 제1 투명 수지(312)와 제1 형광체(314)를 포함할 수 있고, 제2 형광층(320)은 제2 투명 수지(322)와 제2 형광체(324)를 포함할 수 있다.
발광 소자(200)가 블루(blue) 파장의 광을 내보낼 경우, 제1 및 제2 형광체(314, 324)는 옐로우(yellow) 형광체를 포함할 수 있고, 색재현지수(Color Rendering Index, CRI) 특성을 높이기 위해 레드(red) 형광체도 포함할 수 있다. 또는, 발광 소자(200)가 UV 파장의 광을 내보낼 경우, 제1 및 제2 형광체(314, 324)는 RGB(Red, Green, Blue) 모두를 포함할 수 있다.
제1 투명 수지(312)는 제1 형광체(374)를 안정적으로 분산시키고, 필름 형태로 가공이 가능한 재료라면 특별히 한정하지 않아도 된다. 제2 투명 수지(322)는 제2 형광체(324)를 안정적으로 분산할 수 있는 재료라면 특별히 한정하지 않아도 된다. 제1 투명 수지(312) 및 제2 투명 수지(322)는 각각 예를 들어, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 등의 수지를 이용할 수 있다.
제1 형광체(314) 및 제2 형광체(324)는 발광 소자(200)로부터 광을 흡수하여 다른 파장의 광으로 파장 변환하는 물질이면 된다. 예를 들어, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계/산질화물계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체, 알칼리토류 금속 붕산 할로겐 형광체, 알칼리토류 금속 알루민산염 형광체, 알칼리토류 규산염, 알칼리토류 유화물, 알칼리토류 티오갈레이트, 알칼리토류 질화 규소, 게르만산염, 또는 Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활력을 받는 유기 및 유기 착체 등에서 선택되는 적어도 어느 하나 이상인 것이 바람직하다. 구체적인 예로서 아래와 같은 형광체를 사용할 수가 있지만 이에 한정되지 않는다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계 형광체는 M2Si5N8：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다. 또, M2Si5N8：Eu 외, MSi7N10：Eu, M1. 8Si5O0 . 2N8：Eu, M0. 9Si7O0 . 1N10：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등도 있다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 산질화물계 형광체는 MSi2O2N2：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체에는 M5(PO4)3 X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 붕산 할로겐 형광체에는 M2B5O9X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 알루민산염 형광체에는 SrAl2O4：R, Sr4Al14O25：R, CaAl2O4：R, BaMg2Al16O27：R, BaMg2Al16O12：R, BaMgAl10O17：R(R는 Eu, Mn, Eu에서 선택된 어느 하나) 등이 있다.
알칼리토류 유화물 형광체에는 La2O2S：Eu, Y2O2S：Eu, Gd2O2S：Eu 등이 있다.
Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염 형광체에는 Y3Al5O12：Ce, (Y0. 8Gd0 . 2)3Al5O12：Ce, Y3(Al0 . 8Ga0 . 2)5 O12：Ce, (Y, Gd)3 (Al, Ga)5 O12의 조성식에서 나타내어지는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12：Ce, Lu3Al5O12：Ce 등도 있다.
알칼리토류 규산염 형광체에는 실리케이트(silicate)로 구성될 수 있으며, 대표적인 형광체로 (SrBa)2SiO4:Eu 등이 있다.
그 외의 형광체에는 ZnS：Eu, Zn2GeO4：Mn, MGa2S4：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나) 등이 있다.
전술한 형광체는 희망하는 바에 따라 Eu에 대신하거나 또는 Eu에 더하여 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti에서 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 전술한 형광체 이외의 형광체로서, 제1 형광체(314) 및 제2 형광체(324)는 동일한 성능, 효과를 갖는 형광체도 사용할 수 있다.
제1 형광층(310)에 포함되는 제1 형광체(314)와 제2 형광층(320)에 포함되는 제2 형광체(324)는 서로 다른 물질 또는 조성을 가질 수 있다. 혹은, 제1 형광층(310)에 포함되는 제1 형광체(314)와 제2 형광층(320)에 포함되는 제2 형광체(324)는 서로 동일한 물질 또는 조성을 가질 수도 있다.
본 발명의 몇몇 실시예에 따른 발광 패키지(10)에서, 제1 형광층(310) 상에 렌즈가 형성되지 않을 수 있다. 즉, 발광 패키지(10)는 렌즈를 포함하지 않을 수 있다. 이를 통해, 발광 패키지(10)의 사이즈는 감소될 수 있다.
덧붙여, 도 5 및 도 6을 참조하여, 본 발명의 몇몇 실시예에 따른 발광 패키지 제조 방법에 대해서 설명한다.
발광 소자 실장 기판(100) 상에, 발광 소자(200)를 실장한다. 발광 소자(200)는 제1 도전성 연결체(241) 및 제2 도전성 연결체(242)를 이용하여, 발광 소자 실장 기판(100)과 연결된다.
이어서, 발광 소자 실장 기판(100) 상에, 발광 소자의 측벽(200s)을 감싸는 제2 형광층(320)이 형성된다.
이어서, 제2 형광층(320) 및 발광 소자의 상면(200u) 상에, 필름 타입의 제1 형광층(310)을 형성한다.
도 7은 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 도면이다. 도 8은 본 발명의 몇몇 실시예에 따른 발광 패키지를 설명하기 위한 도면이다. 설명의 편의상, 도 5 및 도 6을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 7을 참고하면, 본 발명의 몇몇 실시예에 따른 발광 패키지(10)에서, 제1 형광층(310)의 제1 방향(X)으로의 폭과, 제1 형광층(310)의 제2 방향(Y)으로의 폭은 각각 발광 소자 실장 기판(100)의 제1 방향(X) 및 제2 방향(Y)으로의 폭보다 작다.
제1 형광층(310)은 발광 소자의 상면(200u)과 접할 수 있다. 즉, 제1 형광층(310)과 기판(205) 사이에 다른 형광층이 개재되지 않는다.
제2 형광층(320)의 상면은 발광 소자의 상면(200u)과 동일 평면 상에 놓이지 않는다.
도 5 및 도 7을 참조하여, 본 발명의 몇몇 실시예에 따른 발광 패키지 제조 방법에 대해서 설명한다.
발광 소자 실장 기판(100) 상에, 발광 소자(200)를 실장한다. 발광 소자(200)는 제1 도전성 연결체(241) 및 제2 도전성 연결체(242)를 이용하여, 발광 소자 실장 기판(100)과 연결된다.
이어서, 발광 소자의 상면(200u) 상에, 필름 타입의 제1 형광층(310)이 형성된다.
이어서, 발광 소자 실장 기판(100) 상에, 발광 소자의 측벽(200s)을 감싸는 제2 형광층(320)이 형성된다. 제2 형광층(320)은 제1 형광층(310)과 발광 소자 실장 기판(100) 사이의 공간을 채워서 형성된다.
도 8을 참고하면, 본 발명의 몇몇 실시예에 따른 발광 패키지(10)에서, 발광 소자(200)는 쓰루 비아 컨택(250)을 포함할 수 있다.
쓰루 비아 컨택(250)은 제1 도전형의 제1 반도체 패턴(212)로부터 제1 전극(230)까지 연장될 수 있다. 쓰루 비아 컨택(250)은 제1 반도체 패턴(212)와 제1 전극(230)을 연결할 수 있다.
발광 소자는 제2 도전형의 제2 반도체 패턴(216) 상에 형성된 제1 절연 패턴(260) 및 제2 절연 패턴(261)을 포함할 수 있다.
제1 전극(230) 및 제2 전극(220)은 제1 절연 패턴(260) 상에 형성될 수 있다. 제1 절연 패턴(260)은 제1 전극(230)과 제2 반도체 패턴(216) 사이의 전기적 연결을 방지한다.
제2 절연 패턴(261)은 쓰루 비아 컨택(250)의 측벽 상에 형성될 수 있다. 제2 절연 패턴(261)은 쓰루 비아 컨택(250)과 발광 패턴(214) 사이, 및 쓰루 비아 컨택(250)과 제2 반도체 패턴(216) 사이의 전기적 연결을 방지한다.
도 9 내지 도 14는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 9 내지 도 14는 하나의 발광 소자 실장 기판을 형성하는 방법에 대해서 설명하지만, 이에 제한되는 것은 아니다. 즉, 복수의 발광 소자 실장 기판을 만든 후, 각각의 발광 소자 실장 기판으로 분리할 수 있으므로, 도 9 내지 도 14를 이용하여 설명되는 제조 방법은 복수의 발광 소자 실장 기판을 형성함에 응용될 수 있음은 물론이다.
도 9를 참고하면, 절연성 베이스 판의 제1 면(110a) 상에 도금 씨드층(121)이 형성된다.
절연성 베이스 판(110)은 서로 마주보는 제1 면(110a) 및 제2 면(110b)를 포함한다. 절연성 베이스 판(110)은 단일층일 수 있다.
도금 씨드층(121)은 절연성 베이스 판의 제2 면(110b) 상에는 형성되지 않는다. 도금 씨드층(121)은 절연성 베이스 판(110)과 접촉할 수 있다.
도금 씨드층(121)은 제1 부분(121a)과 제2 부분(121b)를 포함한다. 도금 씨드층의 제2 부분(121b)은 이후에 제1 및 제2 도전성 패드(도 10의 122, 132)가 형성되는 부분이고, 도금 씨드층의 제1 부분(121a)은 제1 및 제2 도전성 패드(122, 132)를 이격시키는 부분이다.
도금 씨드층(121)은 예를 들어, 구리 또는 구리 합금을 포함할 수 있다.
이어서, 절연성 베이스 판의 제1 면(110a) 상에, 제1 마스크 패턴(51)을 형성한다. 또한, 절연성 베이스 판의 제2 면(110b) 상에, 제2 마스크 패턴(52)을 형성한다.
제1 마스크 패턴(51)은 도금 씨드층의 제1 부분(121a) 상에 형성된다. 즉, 제1 마스크 패턴(51)에 의해, 도금 씨드층의 제2 부분(121b)은 노출된다.
도 10을 참고하면, 제1 마스크 패턴(51)을 이용하여, 절연성 베이스 판의 제1 면(110a) 상에 제1 도전성 패드(122) 및 제2 도전성 패드(132)를 형성한다.
좀 더 구체적으로, 제1 마스크 패턴(51)에 의해 노출된 도금 씨드층의 제2 부분(121b) 상에 제1 도전성 패드(122) 및 제2 도전성 패드(132)를 형성한다. 제1 도전성 패드(122) 및 제2 도전성 패드(132)는 예를 들어, 도금 방식을 이용하여 형성할 수 있다.
제1 도전성 패드(122) 및 제2 도전성 패드(132)는 예를 들어, 구리 또는 구리 합금을 포함할 수 있다.
도금 씨드층의 제2 부분(121b)은 제1 도전성 패드(122)의 일부 및 제2 도전성 패드(132)의 일부가 될 수 있다.
도 11을 참고하면, 절연성 베이스 판(110) 내에, 제1 관통홀(112) 및 제2 관통홀(114)을 형성한다. 제1 관통홀(112) 및 제2 관통홀(114)은 제2 마스크 패턴(52)을 마스크로 이용하여, 형성한다.
절연성 베이스 판(110) 내에 형성되는 제1 관통홀(112) 및 제2 관통홀(114)은 각각 절연성 베이스 판의 제2 면(110b)으로부터 절연성 베이스 판의 제1 면(110a)까지 연장된다.
제1 관통홀(112) 및 제2 관통홀(114)에 의해, 제1 도전성 패드(122)의 일부 및 제2 도전성 패드(132)의 일부는 노출된다.
도 12를 참고하면, 제1 마스크 패턴(51)과 제2 마스크 패턴(52)을 제거한다.
제1 마스크 패턴(51)과 제2 마스크 패턴(52)이 제거됨으로써, 도금 씨드층의 제1 부분(121a) 및 절연성 베이스 판의 제2 면(110b)은 노출될 수 있다.
도 13을 참고하면, 제1 마스크 패턴(51)을 제거하여 노출된 도금 씨드층의 제1 부분(121a)을 제거한다.
도금 씨드층의 제1 부분(121a)을 제거함으로써, 절연성 베이스 판의 제1 면(110a)은 노출될 수 있다.
도 14를 참고하면, 제1 관통홀(112)을 채우는 제1 관통 도관(124)과, 제2 관통홀(114)을 채우는 제2 관통 도관(134)을 형성한다.
제1 관통홀(112) 및 제2 관통홀(114)은 각각 제1 도전성 패드(122) 및 제2 도전성 패드(132)을 노출시키므로, 노출된 제1 도전성 패드(122) 및 제2 도전성 패드(132)는 제1 관통 도관(124) 및 제2 관통 도관(134)을 형성하기 위한 씨드층 역할을 할 수 있다.
제1 관통 도관(124) 및 제2 관통 도관(134)은 예를 들어, 도금 방식을 이용하여 형성할 수 있다. 제1 관통 도관(124) 및 제2 관통 도관(134)은 예를 들어, 구리 또는 구리 합금을 포함할 수 있다.
제1 관통 도관(124) 및 제2 관통 도관(134)은 도금 방식으로 형성될 수 있으므로, 제1 관통 도관(124) 및 제2 관통 도관(134)은 각각 절연성 베이스 판의 제2 면(110b)보다 돌출된 부분(124b, 134b)를 각각 포함할 수 있다.
이를 통해, 제1 배선(120) 및 제2 배선(130)은 형성될 수 있다.
이어서, 도 2를 참고하면, 제1 도전성 패드(122) 상에 제1 도전성 반사막(125)이 형성되고, 제2 도전성 패드(132) 상에 제2 도전성 반사막(135)이 형성된다.
제1 도전성 반사막(125) 및 제2 도전성 반사막(135)은 각각 도금 방식으로 형성될 수 있다. 따라서, 제1 도전성 반사막(125)은 제1 도전성 패드의 상면(122u) 및 제1 도전성 패드의 측벽(122s) 상에 형성되고, 제2 도전성 반사막(135)은 제2 도전성 패드의 상면(132u) 및 제2 도전성 패드의 측벽(132s) 상에 형성될 수 있다.
이어서, 도 4를 참고하면, 제1 마스크 패턴(51)을 제거하여 노출된 절연성 베이스 판의 제1 면(110a) 상에, 절연성 반사 패턴(140)이 형성될 수 있다.
절연성 반사 패턴(140)은 제1 도전성 반사막(125) 및 제2 도전성 반사막(135)이 형성된 제1 도전성 패드의 측벽(122s) 및 제2 도전성 패드의 측벽(132s)을 감쌀 수 있다.
도 15는 본 발명의 몇몇 실시예에 따른 발광 소자 실장 기판 제조 방법을 설명하기 위한 중간단계 도면이다.
참고적으로, 도 15는 도 14를 이용한 제조 단계 이후를 설명하는 도면일 수 있다. 이에 따라, 도 9 내지 도 14에 대한 설명은 생략한다.
도 15를 참고하면, 제1 마스크 패턴(51)을 제거하여 노출된 절연성 베이스 판의 제1 면(110a) 상에, 절연성 반사 패턴(140)이 형성될 수 있다.
절연성 반사 패턴(140)은 제1 도전성 패드의 측벽(122s)과 제2 도전성 패드의 측벽(132s)과 접할 수 있다.
이어서, 도 3을 참고하면, 제1 도전성 패드의 상면(122u) 상에 제1 도전성 반사막(125)을 형성하고, 제2 도전성 패드의 상면(132u) 상에 제2 도전성 반사막(135)을 형성한다. 제1 도전성 반사막(125)은 제1 도전성 패드(122) 및 절연성 반사 패턴(140) 사이로 연장되지 않고, 제2 도전성 반사막(135)은 제2 도전성 패드(132) 및 절연성 반사 패턴(140) 사이로 연장되지 않는다.
도 16은 본 발명의 실시예에 따른 발광 패키지를 조명 장치에 적용한 예를 설명한다.
도 16을 참고하면, 조명 장치(5000)는 일 예로 벌브형 램프로 도시되어 있으며, 발광 모듈(5003)과, 구동부(5008)와, 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다.
발광모듈(5003)은 예를 들어, 도 5 내지 도 8에서 도시한 것과 유사한 구조를 가지는 발광 패키지(5001)와 그 발광 패키지(5001)가 실장된 회로 기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 발광 패키지(5001)가 회로 기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 도시된 것과 달리, 발광 패키지(5001)가 회로기판(5002)에 실장 되지 않을 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열 방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(5008)는 발광모듈(5003)의 발광 패키지(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함할 수도 있다.
도 17은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 17을 참고하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 5 내지 도 8에서 설명한 발광 패키지 중 어느 하나의 발광 패키지를 적어도 하나 포함할 수 있다.
또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다.
또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다.
또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 발광 패키지 100: 발광 소자 실장 기판
110: 절연성 베이스 판 112, 114: 관통홀
120, 130: 배선 122, 132: 도전성 패드
124, 134: 관통 도관 125, 135: 도전성 반사막
140: 절연성 반사 패턴 200: 발광 소자

Claims (10)

  1. 단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판;
    상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드;
    상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드;
    상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀;
    상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관; 및
    상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고,
    상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하인 발광 소자 실장 기판.
  2. 제1 항에 있어서,
    상기 제1 면 상에, 상기 제1 도전성 패드의 측벽 및 상기 제2 도전성 패드의 측벽을 감싸는 절연성 반사 패턴을 더 포함하는 발광 소자 실장 기판.
  3. 제1 항에 있어서,
    상기 제1 도전성 패드 상의 제1 도전성 반사막과, 상기 제2 도전성 패드 상의 제2 도전성 반사막을 더 포함하는 발광 소자 실장 기판.
  4. 제3 항에 있어서,
    상기 제1 도전성 반사막은 상기 제1 도전성 패드의 상면 및 측벽 상에 형성되고, 상기 제2 도전성 반사막은 상기 제2 도전성 패드의 상면 및 측벽 상에 형성되는 발광 소자 실장 기판.
  5. 제3 항에 있어서,
    상기 제1 도전성 반사막은 상기 제1 도전성 패드의 상면 상에 형성되고, 상기 제1 도전성 패드의 측벽 상에 비형성되고,
    상기 제2 도전성 반사막은 상기 제2 도전성 패드의 상면 상에 형성되고, 상기 제2 도전성 패드의 측벽 상에 비형성되는 발광 소자 실장 기판.
  6. 단일층이고, 서로 이격되는 제1 관통홀과 제2 관통홀을 포함하는 절연성 베이스 판;
    상기 절연성 베이스 판 상에, 상기 절연성 베이스 판과 접촉하고, 서로 이격되는 제1 개구부와 제2 개구부를 포함하는 절연성 반사 패턴으로, 상기 제1 개구부는 상기 제1 관통홀을 전체적으로 노출시키고, 상기 제2 개구부는 상기 제2 관통홀을 전체적으로 노출시키는 절연성 반사 패턴;
    상기 제1 개구부를 채우는 제1 도전성 패드와, 상기 제1 관통홀을 채우는 제1 관통 도관을 포함하는 제1 배선; 및
    상기 제2 개구부를 채우는 제2 도전성 패드와, 상기 제2 관통홀을 채우는 제2 관통 도관을 포함하는 제2 배선을 포함하는 발광 소자 실장 기판.
  7. 발광 소자 실장 기판;
    상기 발광 소자 실장 기판 상에 실장된 발광 소자;
    상기 발광 소자의 상면 상에 형성된 제1 형광층; 및
    상기 발광 소자의 측벽을 감싸는 제2 형광층을 포함하고,
    상기 발광 소자 실장 기판은
    단일층이고, 서로 마주보는 제1 면과 제2 면을 포함하는 절연성 베이스 판과,
    상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하는 제1 도전성 패드와,
    상기 제1 면 상에, 상기 절연성 베이스 판과 접촉하고, 상기 제1 도전성 패드와 이격되는 제2 도전성 패드와,
    상기 절연성 베이스 판을 관통하고, 서로 간에 이격되는 제1 관통홀 및 제2 관통홀과,
    상기 제1 관통홀을 채우고, 상기 제1 도전성 패드와 접하는 제1 관통 도관; 및
    상기 제2 관통홀을 채우고, 상기 제2 도전성 패드와 접하는 제2 관통 도관을 포함하고,
    상기 절연성 베이스 판의 제1 면을 기준으로, 상기 제1 관통 도관의 면적 및 상기 제2 관통 도관의 면적의 합은 상기 절연성 베이스 판의 제1 면의 면적의 20%이상 80%이하인 발광 패키지.
  8. 제7 항에 있어서,
    상기 제1 형광층은 필름 타입인 발광 패키지.
  9. 제7 항에 있어서,
    상기 제1 형광층 상에 렌즈가 비형성되는 발광 패키지.
  10. 절연성 베이스 판의 제1 면 상에, 제1 부분과 제2 부분을 포함하는 도금 씨드층을 형성하고,
    상기 도금 씨드층의 제1 부분 상에 제1 마스크 패턴과, 상기 제1 면과 마주보는 상기 절연성 기판의 제2 면 상의 제2 마스크 패턴을 형성하고,
    상기 제1 마스크 패턴에 의해 노출된 상기 도금 씨드층의 제2 부분 상에 도전성 패드를 형성하고,
    상기 제2 마스크 패턴을 마스크로, 상기 절연성 베이스 판 내에, 상기 도전성 패드를 노출시키는 관통홀을 형성하고,
    상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거한 후, 상기 관통홀을 채우는 관통 도관을 형성하고,
    상기 제1 마스크 패턴을 제거하여 노출된 상기 도금 씨드층의 제1 부분을 제거하는 것을 포함하는 발광 소자 실장 기판 제조 방법.
KR1020150135161A 2015-09-24 2015-09-24 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법 KR20170036243A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150135161A KR20170036243A (ko) 2015-09-24 2015-09-24 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법
US15/273,993 US20170092818A1 (en) 2015-09-24 2016-09-23 Light-emitting element mounting substrate and light-emitting package using the same, fabricating method of the light-emitting element mounting substrate and fabricating method of light-emitting device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135161A KR20170036243A (ko) 2015-09-24 2015-09-24 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20170036243A true KR20170036243A (ko) 2017-04-03

Family

ID=58409912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135161A KR20170036243A (ko) 2015-09-24 2015-09-24 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법

Country Status (2)

Country Link
US (1) US20170092818A1 (ko)
KR (1) KR20170036243A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029905A (ko) * 2017-09-13 2019-03-21 엘지이노텍 주식회사 반도체소자패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786126B (zh) * 2017-12-26 2022-12-11 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
JP7368081B2 (ja) * 2018-10-23 2023-10-24 旭化成エレクトロニクス株式会社 光デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789482B (zh) * 2003-03-10 2013-04-17 丰田合成株式会社 固体元件装置及其制造方法
CN203260631U (zh) * 2010-07-01 2013-10-30 西铁城控股株式会社 Led光源装置
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
CN203644815U (zh) * 2013-12-18 2014-06-11 江阴长电先进封装有限公司 一种led封装结构
US9876152B2 (en) * 2014-05-27 2018-01-23 Epistar Corporation Light emitting device with an adhered heat-dissipating structure
JP6532200B2 (ja) * 2014-09-04 2019-06-19 日亜化学工業株式会社 パッケージ及びそれを用いた発光装置
TW201613052A (en) * 2014-09-30 2016-04-01 Lingsen Precision Ind Ltd Packaging structure and packaging method without planar leads in all directions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029905A (ko) * 2017-09-13 2019-03-21 엘지이노텍 주식회사 반도체소자패키지

Also Published As

Publication number Publication date
US20170092818A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US9041013B2 (en) Light emitting device and lighing system having the same
EP2595205B1 (en) Light emitting diode device
CN107924968B (zh) 发光元件、包括发光元件的发光元件封装和包括发光元件封装的发光装置
EP2418701B1 (en) Light emitting device
EP2418702B1 (en) Light emitting device and lighting system having the same
KR101998765B1 (ko) 발광소자 패키지
JP5762786B2 (ja) 発光素子、発光素子パッケージ
JP5745495B2 (ja) 発光素子及びこれを備えた照明システム
JP2011216891A (ja) 発光素子パッケージ及び照明システム
KR102578085B1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 장치
EP2803715A1 (en) Phosphor and light emitting device package including the same
KR101940617B1 (ko) 발광 소자 패키지 및 발광 모듈
KR101960792B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR20170036243A (ko) 발광 소자 실장 기판 및 이를 이용한 발광 패키지, 상기 발광 소자 실장 기판의 제조 방법 및 이를 이용한 발광 장치 제조 방법
KR102473668B1 (ko) 발광 소자 실장 기판 및 이를 이용한 발광 패키지
JP2011146707A (ja) 発光素子チップ、発光素子パッケージ
KR20130079941A (ko) 발광 소자 및 이를 구비한 발광 장치
KR20150113637A (ko) 발광소자 및 이를 구비하는 조명 시스템