KR20170030001A - 센서 패키지 - Google Patents

센서 패키지 Download PDF

Info

Publication number
KR20170030001A
KR20170030001A KR1020150127289A KR20150127289A KR20170030001A KR 20170030001 A KR20170030001 A KR 20170030001A KR 1020150127289 A KR1020150127289 A KR 1020150127289A KR 20150127289 A KR20150127289 A KR 20150127289A KR 20170030001 A KR20170030001 A KR 20170030001A
Authority
KR
South Korea
Prior art keywords
substrate
sensor package
terminals
disposed
electrodes
Prior art date
Application number
KR1020150127289A
Other languages
English (en)
Other versions
KR102475653B1 (ko
Inventor
서상원
장기철
최완섭
서정기
이동건
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150127289A priority Critical patent/KR102475653B1/ko
Publication of KR20170030001A publication Critical patent/KR20170030001A/ko
Application granted granted Critical
Publication of KR102475653B1 publication Critical patent/KR102475653B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/0215Compact construction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시 예에 따른 센서 패키지는 기판; 상기 기판 위에 배치된 회로 패턴; 상기 기판 위에 배치된 장착 패턴; 상기 장착 패턴 위에 배치되며, 복수의 단자를 포함하는 제 1 소자; 상기 제 1 소자 위에 배치되며, 복수의 전극을 포함하는 제 2 소자; 상기 기판 위에 배치되며, 상기 회로 패턴, 상기 제 1 소자 및 상기 제 2 소자를 포위하며, 상기 제 2 소자의 상면에 대응하는 영역에 홀이 형성된 커버; 및 상기 커버에 형성된 홀을 덮는 필터를 포함한다.

Description

센서 패키지{SENSOR PACKAGE}
실시 예는 센서 패키지에 관한 것으로, 특히 센서와 처리 소자를 수평 방향이 아닌 수직 방향으로 배치한 센서 패키지에 관한 것이다.
일반적으로 온도를 측정하기 위한 방법으로는 접촉식과 비접촉식의 크게 두가지로 나눌 수 있다. 접촉식 온도계로는 수은온도계, 알콜온도계, NTC온도계 및 공업용으로는 열전대(Thermocouple) 및 백금측온계 등이 있으며 직접 열원에 접촉할 수 없는 경우나 매우 빠른 온도계측을 위해서는 비접촉식 온도센서소자를 이용한 온도계를 사용하고 있다.
이러한 온도 센서 모듈은 온도 센서와, 온도 센서를 감싸는 케이스를 구비한다. 이때, 케이스는 금속으로 제작하여 온도 센서를 보호하는 역할뿐만 아니라 외부 광이 수광되는 것을 막는 역할을 한다. 따라서, 케이스의 상측 영역에는 관통홀이 형성되고, 상기 관통홀 내측에는 적외선을 수광하는 적외선 필터가 형성되었다.
이를 통해 외부의 적외선이 적외선 필터 영역만을 통해 온도 센서에 전달되었다.
상기와 같은 종래 기술에 따른 센서 패키지는 선행문헌 1과 같이, 회로 기판 위에 온도 센서와 처리 소자를 각각 수평 방향으로 배치되어 부착되고, 그에 따라 와이어와 같은 연결 부재를 통해 회로 기판 위의 패턴과 전기적으로 연결된다.
그러나, 상기와 같이 종래 기술에 따른 센서 패키지는 온도 센서와 처리 소자가 상기 회로 기판 위에 수평방향으로 배치되며, 이에 따라 상기 온도 센서와 처리 소자가 차지하는 면적에 의해 상기 센서 패키지의 전체 사이즈를 줄이는데 한계가 있다.
또한, 상기와 같은 센서 패키지에 포함된 기판은 소자에 흡수되는 적외선으로부터 발생된 열을 원활히 빼주기 위해서 열전도가 좋은 재질을 사용한다. 일반적으로 적외선 온도 센서의 경우, 세라믹 기판을 사용하는데, 소자로부터 기판으로 열 전달이 원활히 이루어지지 않을 경우, 온도 센서의 핫 정션(hot junction)과 콜드 정션(cold junction) 사이의 온도 구배가 불안정하여 정확한 온도 측정이 어려워지는 문제가 있다.
(특허문헌 1) KR10-2009-0096196 A
본 발명에 따른 실시 예에서는 새로운 구조의 센서 패키지를 제공하도록 한다.
또한, 본 발명에 따른 실시 예에서는 제품의 사이즈를 최소화할 수 있는 구조의 센서 패키지를 제공하도록 한다.
또한, 본 발명에 따른 실시 예에서는 발열 소자를 통해 발생한 열을 효율적으로 방출시킬 수 있는 고방열 소재의 기판을 포함한 센서 패키지를 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 센서 패키지는 기판; 상기 기판 위에 배치되는 회로 패턴; 상기 회로 패턴 위에 배치되며 복수의 단자를 포함하는 제 1 소자; 상기 제 1 소자 위에 배치되며, 복수의 전극을 포함하는 제 2 소자; 상기 기판 위에 배치되며, 상기 회로 패턴, 상기 제 1 소자 및 상기 제 2 소자를 포위하며, 상기 제 2 소자의 상면에 대응하는 영역에 홀이 형성된 커버; 및 상기 커버에 형성된 홀을 덮는 필터를 포함한다.
또한, 상기 회로 패턴은 복수 개를 포함하며, 상기 제 1 소자는, 상기 복수의 단자가 상기 복수의 회로 패턴과 각각 직접 접촉하며 상기 회로 패턴 위에 부착된다.
또한, 상기 복수의 단자는, 상기 제 1 소자의 하면에 배치되며, 상기 복수의 전극은, 상기 제 2 소자의 상면에 배치되며, 상기 제 2 소자의 하면은, 상기 제 1 소자의 상면과 직접 접촉한다.
또한, 상기 복수의 전극과 상기 복수의 회로 패턴을 전기적으로 연결하는 연결 부재를 더 포함한다.
또한, 상기 복수의 단자는, 상기 제 1 소자의 하면에 배치되며, 상기 제 1 소자의 상면에는, 상기 복수의 단자 중 적어도 2개의 단자와 전기적으로 연결된 복수의 패드가 형성된다.
또한, 상기 복수의 전극은, 상기 제 2 소자의 하면에 배치되며, 상기 제 2 소자는, 상기 복수의 전극이 각각 상기 복수의 패드와 직접 접촉하며, 상기 제 1 소자 위에 부착된다.
또한, 상기 제 2 소자는, 하부에 함몰부가 형성된 몸체와, 상기 몸체의 상면에 배치된 복수의 제 1 전극 패턴과, 상기 몸체의 하면에 배치된 복수의 제 2 전극 패턴과, 상기 몸체를 관통하며, 상기 복수의 제 1 전극 패턴과 상기 복수의 제 2 전극 패턴을 각각 전기적으로 연결하는 복수의 비아를 포함하며, 상기 복수의 제 2 전극 패턴은, 상기 복수의 패드와 직접 접촉한다.
또한, 상기 기판은, 세라믹 레진에 BN, AlN, Al2O3 및 MgO 중 적어도 하나의 질화물 레진이 첨가된다.
한편, 실시 예에 따른 센서 패키지는 기판; 상기 기판 위에 배치된 회로 패턴; 상기 기판 위에 배치된 장착 패턴; 상기 장착 패턴 위에 배치되며, 복수의 단자를 포함하는 제 1 소자; 상기 제 1 소자 위에 배치되며, 복수의 전극을 포함하는 제 2 소자; 상기 기판 위에 배치되며, 상기 회로 패턴, 상기 제 1 소자 및 상기 제 2 소자를 포위하며, 상기 제 2 소자의 상면에 대응하는 영역에 홀이 형성된 커버; 및 상기 커버에 형성된 홀을 덮는 필터를 포함한다.
또한, 상기 제 2 소자의 하면은, 상기 제 1 소자의 상면과 직접 접촉하는 제 1 영역과, 상기 제 1 영역을 제외한 제 2 영역을 포함한다.
또한, 상기 기판 위에 배치되며, 상면이 상기 제 2 소자의 제 2 영역 중 적어도 일부와 직접 접촉하는 더미 기판을 더 포함한다.
또한, 상기 기판을 관통하며, 일면이 상기 장착 패턴과 직접 연결되는 방열 비아를 더 포함한다.
또한, 상기 회로 패턴은, 상기 제 1 소자의 복수의 단자와 각각 연결되는 복수의 제 1 회로 패턴과, 상기 제 2 소자의 복수의 전극과 각각 연결되는 복수의 제 2 회로 패턴을 포함하며, 상기 복수의 제 1 회로 패턴과 상기 복수의 단자를 각각 연결하는 복수의 제 1 연결 부재; 및 상기 복수의 제2 회로 패턴과 상기 복수의 전극을 각각 연결하는 복수의 제 2 연결 부재를 더 포함한다.
또한, 상기 회로 패턴은, 상기 복수의 제 1 회로 패턴 중 적어도 하나와 상기 복수의 제 2 회로 패턴 중 적어도 하나를 전기적으로 연결하는 연결 패턴을 더 포함한다.
또한, 상기 복수의 단자는, 상기 제 1 소자의 상면의 양측에 각각 배치되며, 상기 제 2 소자는 상기 복수의 전극이 상기 제 1 소자의 상면과 중첩되지 않도록 상기 제 1 소자 위에 부착된다.
또한, 상기 복수의 단자는, 상기 제 1 소자의 상면의 일측에 정렬되어 배치된다.
또한, 일단이 상기 회로 패턴과 직접 접촉하고, 타단이 상기 복수의 단자 중 적어도 하나와 직접 접촉하는 제 1 연결 부재; 및 일단이 상기 복수의 단자 중 적어도 하나와 직접 접촉하고, 타단이 상기 복수의 전극 중 적어도 하나와 직접 접촉하는 제 2 연결 부재를 더 포함한다.
본 발명에 따른 실시 예에 의하면, 센서 패키지에 구비된 복수의 소자를 수평 방향으로의 배치가 아닌 수직 방향으로 배치함으로써, 상기 복수의 소자가 차지하는 면적을 감소시켜 제품의 전체 사이즈를 획기적으로 줄일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자가 수직 방향으로 배치되어, 온도 센서가 패키지의 중앙 부분에 위치할 수 있으며, 이에 따라 적외선 필터를 패키지의 중앙에 위치하게 디자인할 수 있으므로, 디자인 자유도를 높일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자를 플립 칩 본딩 방식을 이용하여 부착함으로써, 상기 복수의 소자에 구비된 단자의 연결을 위한 별도의 연결 부재를 제거하여 제품의 사이즈를 더욱 더 축소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 세라믹 소재의 기판에 질화물 필러를 함유시킴으로써, 상기 기판의 방열성을 더욱 향상시킬 수 있으며, 이에 따라 온도 센서의 핫 정션과 콜드 정션 사이의 온도 구배를 안정적으로 유지시켜 제품의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 2는 본 발명의 제 2 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 3은 도 2에 도시된 제 2 소자의 상세 구조를 나타낸 도면이다.
도 4 및 도 5는 본 발명의 제 3 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 6 및 도 7은 본 발명의 제 4 실시 예에 따른 센서 패키지를 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예들을 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 1을 참조하면, 센서 패키지(100)는 기판(110), 회로 패턴(120), 제 1 소자(130), 제 2 소자(140), 커버(150) 및 필터(160)를 포함한다.
기판(110)은 단일 패턴이 형성되는 센서 패키지의 지지 기판이다. 이때, 기판(110)은 복수의 적층 구조를 가지는 기판 중 어느 하나의 회로 패턴이 형성되는 일 절연층을 의미할 수도 있다.
상기 기판(110)은 절연 플레이트를 형성하며, 열경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
바람직하게, 상기 기판(110)은 고방열 특성을 가진 기판일 수 있다. 이를 위해, 상기 기판(110)은 세라믹 소재의 세라믹 레진에 적어도 하나의 첨가물이 첨가될 수 있다.
여기에서, 상기 세라믹 레진에 첨가되는 첨가물은 질화물 필러임이 바람직하다. 상기 세라믹 레진에 첨가되는 질화물 필러로는 BN, AlN, Al2O3 및 MgO 중 적어도 하나를 포함할 수 있다.
즉, 일반적인 FR4 소재의 기판의 경우, 열전도율이 0.5W/mK로 낮으며, 이에 따라 소자에서 발생한 열이 원활히 외부로 방출되지 못하여, 상기 소자를 구성하는 센서의 핫 정션과 콜드 정션 사이의 온도 구배가 불안정하여 낮은 온도 정확성을 갖게 된다.
그리고, 세라믹 기판의 경우, 열전도율이 20W/mK 수준으로 높은 온도 정확도를 나타내지만, 가격이 높은 단점이 있다.
따라서, 본 발명은 상기와 같이 세라믹 레진이 질화물 필러를 첨가하여 상기 세라믹 기판과 유사한 수준의 20W/mK의 열전도율을 가지며, 상기 세라믹 기판보다 가격이 저렴한 새로운 방열 기판을 사용하여 상기 복수의 소자를 각각 실장하도록 한다.
상기 기판(110)의 상면 및 하면 중 적어도 어느 하나에는 적어도 하나의 회로 패턴(120)이 형성된다.
회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 상기 회로 패턴(120)은 상기 기판(110) 위에 서로 일정 간격 이격되어 배치된 복수 개의 패턴을 포함할 수 있다.
상기 회로 패턴(120)는 일반적으로 구리에 은, 금 및 주석 중 적어도 어느 하나 이상의 표면처리 도금층을 포함할 수 있다.
상기 기판(10)에는 비아(122)가 형성된다. 상기 비아(122)는 상기 기판(110)의 서로 다른 면에 각각 형성된 회로 패턴(120)을 상호 전기적으로 연결한다.
상기 비아(122)는 상기 기판(10)을 관통하는 관통 홀(도시하지 않음) 내에 금속 물질을 충전하여 형성할 수 있다.
상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연 기판(10)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 기판(110) 위에는 제 1 소자(130)가 부착된다.
상기 제 1 소자(130)는 ASIC(Application Specific Integrated Circuit)일 수 있다. 바람직하게, 상기 제 1 소자(130)는 제 2 소자(140)를 통해 감지된 신호를 처리한다.
이를 위해, 상기 제 1 소자(130)는 증폭기(도시하지 않음), 연산기(도시하지 않음), 데이터 변환기(도시하지 않음), 메모리(도시하지 않음) 등을 포함할 수 있다.
상기 증폭기는 입력된 신호를 증폭하고, 상기 증폭된 신호를 출력한다.
상기 연산기는 상기 제 1 소자(130)의 전반적인 동작을 제어한다. 즉, 상기 연산기는 상기 감지된 신호의 신호 처리 기능뿐 아니라, 각 구성요소 사이의 신호 편차를 없애는 기능과, 온도 및 신호의 보정과, 신호의 입출력을 제어하는 기능을 한다. 상기 연산기는 마이컴(MICOM)으로 구현 가능하다.
상기 데이터 변환기는 아날로그 신호와 디지털 신호 사이의 데이터 변환 동작을 수행한다. 즉, 상기 제 2 소자(140)를 통해 감지된 신호는 아날로그 신호이며, 이에 따라 상기 데이터 변환기는 상기 아날로그 신호를 상기 제 1 소자(130)에서 처리할 수 있는 디지털 신호로 변환한다.
메모리는 상기 각 구성요소에서 처리된 신호나, 상기 각 구성요소에서 신호 처리를 위해 필요한 다양한 정보를 저장한다.
이때, 상기 제 1 소자(130)는 일 표면에 복수의 단자(132)가 형성된다.
상기 복수의 단자(132)는 상기 제 2 소자(140)를 통해 출력되는 신호를 입력받기 위한 단자일 수 있으며, 상기 제 1 소자(130) 내부에서 처리된 신호를 외부로 출력하기 위한 단자일 수 있다.
이때, 상기 제 1 소자(130)는 상기 복수의 단자(132)가 형성된 면이 상기 기판(110)의 상면과 마주보도록 배치된다.
다시 말해서, 상기 제 1 소자(130)는 상기 복수의 단자(132)가 아래 방향으로 향하도록 배치된 상태에서 상기 기판(110) 위에 부착된다.
이때, 상기 제 1 소자(130)에 형성된 복수의 단자(132)가 배치되는 영역에는 상기 회로 패턴(120)이 배치된다.
이에 따라, 상기 회로 패턴(120) 위에 접착 부재(예를 들어, 솔더 페이스트)를 도포하고, 그에 따라 상기 접착 부재가 도포된 회로 패턴(120)에 상기 제 1 소자(130)의 상기 복수의 단자(132)가 위치하도록 배치된 상태로 상기 제 1 소자(130)를 부착한다.
따라서, 상기 회로 패턴(120)과 상기 제 1 소자(130)의 복수의 단자(132)는 별도의 연결 부재(예를 들어, 와이어) 없이도 상호 전기적으로 연결될 수 있다.
즉, 상기 제 1 소자(130)는 플립 칩 본딩 방식에 의해 상기 기판(110)의 회로 패턴(120) 위에 부착된다.
상기 제 1 소자(130) 위에는 제 2 소자(140)가 부착된다.
즉, 상기 제 2 소자(140)는 상기 제 1 소자(130)와 수평 방향으로의 배치가 아닌 수직 방향으로 배치된다. 이에 따라, 상기 제 2 소자(140)의 하면 중 적어도 일부는, 상기 제 1 소자(130)의 상면 중 적어도 일부와 중첩되어 배치된다.
바람직하게, 상기 제 2 소자(140)는 상기 제 1 소자(130)의 상면에 지지되어, 상기 제 1 소자(130)의 상면 위에 부착된다.
이때, 상기 제 2 소자(140)는 일 표면에 복수의 전극(142)이 형성된다.
그리고, 상기 제 2 소자(140)는 상기 복수의 전극(142)이 형성된 면이 상기 제 1 소자(130)의 상면과 접촉하지 않는 상태로 상기 제 1 소자(130) 위에 부착된다.
이를 위해, 상기 제 2 소자(140) 중 상기 복수의 전극(142)이 형성된 면이 아닌 반대 면이 상기 제 1 소자(130)의 상면과 접촉한 상태로, 상기 제 1 소자(130) 위에 부착된다.
그리고, 상기 제 2 소자(140)에 형성된 복수의 전극(142)은 연결 부재(144)에 의해 상기 회로 패턴(120)과 전기적으로 연결된다.
이때, 상기 복수의 전극(142)과 연결된 회로 패턴(120)은 상기 제 1 소자(130)의 복수의 단자 중 상기 복수의 전극과 연결되어야 하는 단자와 전기적으로 연결된다.
상기 기판(110) 위에는 상기 기판(110) 위에 형성된 회로 패턴(120), 제 1 소자(130) 및 제 2 소자(140)를 포위하여 밀폐 수용하며, 상부에 적외선의 통과를 위한 홀(152)이 형성된 커버(150)가 배치된다.
상기 커버(150)는 폴리카보네이트(Polycabonate), 폴리에틸렌(PE), 폴리에테르에테르케톤(PEEK) 등의 재료로 형성될 수 있다.
이때, 상기 커버(150)에 형성된 홀(152)은 상기 커버(150) 내에 수용된 제 2 소자(140)가 배치된 위치에 대응하는 영역에 형성된다.
상기 커버(150)에는 상기 형성된 홀(152)을 덮으며, 적외선 영역의 파장대만을 통과시켜 광학적 집속을 해주는 필터(160)가 배치된다.
상기 필터(160)는 구면 Si 렌즈로 구현 가능하다.
상기와 같이, 본 발명의 제 1 실시 예에서는, 플립 칩 본딩 방식으로 상기 제 1 소자(130)를 상기 기판(110) 위에 부착하고, 상기 제 1 소자(130) 위에 제 2 소자(140)를 배치하며, 연결 부재(144)를 통해 상기 제 2 소자(140)와 회로 패턴(120)을 전기적으로 연결한다.
본 발명에 따른 실시 예에 의하면, 센서 패키지에 구비된 복수의 소자를 수평 방향으로의 배치가 아닌 수직 방향으로 배치함으로써, 상기 복수의 소자가 차지하는 면적을 감소시켜 제품의 전체 사이즈를 획기적으로 줄일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자가 수직 방향으로 배치되어, 온도 센서가 패키지의 중앙 부분에 위치할 수 있으며, 이에 따라 적외선 필터를 패키지의 중앙에 위치하게 디자인할 수 있으므로, 디자인 자유도를 높일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자를 플립 칩 본딩 방식을 이용하여 부착함으로써, 상기 복수의 소자에 구비된 단자의 연결을 위한 별도의 연결 부재를 제거하여 제품의 사이즈를 더욱 더 축소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 세라믹 소재의 기판에 질화물 필러를 함유시킴으로써, 상기 기판의 방열성을 더욱 향상시킬 수 있으며, 이에 따라 온도 센서의 핫 정션과 콜드 정션 사이의 온도 구배를 안정적으로 유지시켜 제품의 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 제 2 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 2를 참조하면, 센서 패키지(200)는 기판(210), 회로 패턴(220), 제 1 소자(230), 제 2 소자(240), 커버(250) 및 필터(260)를 포함한다.
기판(210)은 단일 패턴이 형성되는 센서 패키지의 지지 기판이다. 이때, 기판(110)은 복수의 적층 구조를 가지는 기판 중 어느 하나의 회로 패턴이 형성되는 일 절연층을 의미할 수도 있다.
상기 기판(210)은 절연 플레이트를 형성하며, 열경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
바람직하게, 상기 기판(210)은 고방열 특성을 가진 기판일 수 있다. 이를 위해, 상기 기판(210)은 세라믹 소재의 세라믹 레진에 적어도 하나의 첨가물이 첨가될 수 있다.
여기에서, 상기 세라믹 레진에 첨가되는 첨가물은 질화물 필러임이 바람직하다. 상기 세라믹 레진에 첨가되는 질화물 필러로는 BN, AlN, Al2O3 및 MgO 중 적어도 하나를 포함할 수 있다.
즉, 일반적인 FR4 소재의 기판의 경우, 열전도율이 0.5W/mK로 낮으며, 이에 따라 소자에서 발생한 열이 원활히 외부로 방출되지 못하여, 상기 소자를 구성하는 센서의 핫 정션과 콜드 정션 사이의 온도 구배가 불안정하여 낮은 온도 정확성을 갖게 된다.
그리고, 세라믹 기판의 경우, 열전도율이 20W/mK 수준으로 높은 온도 정확도를 나타내지만, 가격이 높은 단점이 있다.
따라서, 본 발명은 상기와 같이 세라믹 레진이 질화물 필러를 첨가하여 상기 세라믹 기판과 유사한 수준의 20W/mK의 열전도율을 가지며, 상기 세라믹 기판보다 가격이 저렴한 새로운 방열 기판을 사용하여 상기 복수의 소자를 각각 실장하도록 한다.
상기 기판(210)의 상면 및 하면 중 적어도 어느 하나에는 적어도 하나의 회로 패턴(220)이 형성된다.
회로 패턴(220)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 상기 회로 패턴(220)은 상기 기판(210) 위에 서로 일정 간격 이격되어 배치된 복수 개의 패턴을 포함할 수 있다.
상기 회로 패턴(220)는 일반적으로 구리에 은, 금 및 주석 중 적어도 어느 하나 이상의 표면처리 도금층을 포함할 수 있다.
상기 기판(210)에는 비아(222)가 형성된다. 상기 비아(222)는 상기 기판(210)의 서로 다른 면에 각각 형성된 회로 패턴(220)을 상호 전기적으로 연결한다.
상기 비아(222)는 상기 기판(210)을 관통하는 관통 홀(도시하지 않음) 내에 금속 물질을 충전하여 형성할 수 있다.
상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 기판(210)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 기판(210) 위에는 제 1 소자(230)가 부착된다.
상기 제 1 소자(230)는 ASIC(Application Specific Integrated Circuit)일 수 있다. 바람직하게, 상기 제 1 소자(120)는 제 2 소자(240)를 통해 감지된 신호를 처리한다.
이때, 상기 제 1 소자(230)는 일 표면에 복수의 단자(232)가 형성된다.
상기 복수의 단자(232)는 상기 제 2 소자(240)를 통해 출력되는 신호를 입력받기 위한 단자일 수 있으며, 상기 제 1 소자(230) 내부에서 처리된 신호를 외부로 출력하기 위한 단자일 수 있다.
이때, 상기 제 1 소자(230)는 상기 복수의 단자(232)가 형성된 면이 상기 기판(210)의 상면과 마주보도록 배치된다.
다시 말해서, 상기 제 1 소자(230)는 상기 복수의 단자(232)가 아래 방향으로 향하도록 배치된 상태에서 상기 기판(210) 위에 부착된다.
이때, 상기 제 1 소자(230)에 형성된 복수의 단자(232)가 배치되는 영역에는 상기 회로 패턴(220)이 배치된다.
이에 따라, 상기 회로 패턴(220) 위에 접착 부재(예를 들어, 솔더 페이스트)를 도포하고, 그에 따라 상기 접착 부재가 도포된 회로 패턴(220)에 상기 제 1 소자(230)의 상기 복수의 단자(232)가 위치하도록 배치된 상태로 상기 제 1 소자(230)를 부착한다.
따라서, 상기 회로 패턴(220)과 상기 제 1 소자(230)의 복수의 단자(232)는 별도의 연결 부재(예를 들어, 와이어) 없이도 상호 전기적으로 연결될 수 있다.
즉, 상기 제 1 소자(230)는 플립 칩 본딩 방식에 의해 상기 기판(210)의 회로 패턴(220) 위에 부착된다.
한편, 상기 제 1 소자(230)의 복수의 단자(232) 중 일부는 상기 제 2 소자(240)에 형성된 복수의 전극과 각각 연결되어야 한다.
이에 따라, 상기 제 1 소자(230)의 상면에는 상기 복수의 단자(232) 중 상기 제 2 소자(240)에 형성된 복수의 전극과 각각 연결되어야 하는 단자와 전기적으로 연결된 패드(도시하지 않음)가 형성된다.
상기 제 1 소자(230) 위에는 제 2 소자(240)가 부착된다.
즉, 상기 제 2 소자(240)는 상기 제 1 소자(230)와 수평 방향으로의 배치가 아닌 수직 방향으로 배치된다. 이에 따라, 상기 제 2 소자(240)의 하면 중 적어도 일부는, 상기 제 1 소자(230)의 상면 중 적어도 일부와 중첩되어 배치된다.
바람직하게, 상기 제 2 소자(240)는 상기 제 1 소자(230)의 상면에 지지되어, 상기 제 1 소자(230)의 상면 위에 부착된다.
이때, 상기 제 2 소자(240)는 일 표면에 복수의 전극(242)이 형성된다.
그리고, 상기 제 2 소자(240)는 상기 복수의 전극(242)이 형성된 면이 상기 제 1 소자(230)의 상면과 마주보도록 배치된다.
즉, 상기 제 1 소자(230)의 상면에 형성된 패드 위에는 접착 부재(도시하지 않음)가 도포되며, 그에 따라 상기 접착 부재 위에 상기 제 2 소자(240)의 상기 복수의 전극(242)이 각각 배치된다.
이에 따라 상기 복수의 전극(242)은 상기 패드 위에 도포된 접착 부재에 의해 상기 패드와 전기적으로 연결된다.
즉, 제 1 소자(230) 뿐 아니라, 상기 제 2 소자(240)도 상기 제 1 소자(230) 위에 플립 칩 본딩 방식으로 부착된다.
이를 위해, 상기 제 2 소자(240)는 상면에 형성된 복수의 전극과 전기적으로 연결된 보조 전극이 하면에 형성된다.
이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
상기 기판(210) 위에는 상기 기판(210) 위에 형성된 회로 패턴(220), 제 1 소자(230) 및 제 2 소자(240)를 포위하여 밀폐 수용하며, 상부에 적외선의 통과를 위한 홀(252)이 형성된 커버(250)가 배치된다.
상기 커버(250)는 폴리카보네이트(Polycabonate), 폴리에틸렌(PE), 폴리에테르에테르케톤(PEEK) 등의 재료로 형성될 수 있다.
이때, 상기 커버(250)에 형성된 홀(252)은 상기 커버(250) 내에 수용된 제 2 소자(240)가 배치된 위치에 대응하는 영역에 형성된다.
상기 커버(250)에는 상기 형성된 홀(252)을 덮으며, 적외선 영역의 파장대만을 통과시켜 광학적 집속을 해주는 필터(260)가 배치된다.
상기 필터(260)는 구면 Si 렌즈로 구현 가능하다.
도 3은 도 2에 도시된 제 2 소자의 상세 구조를 나타낸 도면이다.
도 3을 참조하면, (a)는 본 발명의 실시예에 따른 제 2 소자의 사시도로서, 몸체(243) 표면에 센싱물질 또는 센싱칩을 통해 온도를 검출하는 온도 감지부(241)가 배치되며, 인접 표면에 외부 단자와 접속할 수 있는 전극패턴(242)을 구비하며, 온도 감지부(241)와 전극패턴(242)은 상호 전기적으로 연결될 수 있도록 한다.
도 3의 (b)는 (a)에서 도시한 제 1 소자(240)의 하부면을 도시한 것으로, 몸체(243)의 내부에 일정한 공동부(244)이 형성되는 구조로 형성되어 있을 수 있다.
도 3의 (c)는 제 1 소자의 단면도를 도시한 것이다.
상기 도 3의 (c)와 같이, 상기 몸체의 상면에는 각각 복수의 제 1 전극 패턴(2421)이 형성된다.
그리고, 상기 몸체의 하면에는 복수의 제 2 전극 패턴(2323)이 형성된다.
그리고, 상기 몸체 내부에는 상기 복수의 제 1 전극 패턴(2421)과 상기 복수의 제 2 전극 패턴(2323)을 서로 각각 전기적으로 연결시키는 비아(2422)가 형성된다.
이에 따라, 상기 제 2 소자(240)는 상기 복수의 제 2 전극 패턴(2323)이 상기 제 1 소자(230)의 상면에 형성된 패드와 직접 접촉한 상태로 상기 제 1 소자(230) 위에 부착된다.
도 4는 본 발명의 제 3 실시 예에 따른 센서 패키지를 나타낸 도면이다.
도 4를 참조하면, 기판(310), 회로 패턴(320), 제 1 소자(330), 제 2 소자(340), 커버(350), 필터(360), 더미 기판(370), 장착 패턴(380), 방열 비아(390)를 포함한다.
상기 제 3 실시 예에서, 상기 제 1 및 2 실시 예와 동일한 부분에 대해서는 이의 상세한 설명은 생략하기로 한다.
도 4 및 5를 참조하면, 기판(310) 위에는 장착 패턴(380)이 형성된다. 상기 장착 패턴(380)은 상기 회로 패턴(320)의 일부일 수 있다.
상기 제 1 소자(330)는 상기 장착 패턴(380) 위에 부착된다.
이때, 상기 제 1 소자(330)는 상면에 복수의 단자(332)가 형성된다. 이에 따라, 상기 제 1 소자(330)는 하면이 상기 장착 패턴(380)과 접촉하며 배치된다.
상기 제 1 소자(330)의 복수의 단자(332)는 제 1 연결 부재(334)를 통해 상기 회로 패턴(320)과 전기적으로 연결된다.
상기 제 1 소자(330) 위에는 제 2 소자(340)가 부착된다.
이때, 상기 제 2 소자(340)는 상기 제 1 소자(330)의 상면에 배치된 복수의 단자(332)를 노출한다. 즉, 상기 제 2 소자(340)의 하면은 상기 제 1 소자(330)의 상면 중 상기 복수의 단자(332)가 형성되지 않은 면과 접촉한다.
그리고, 상기 제 2 소자(340)의 하면은 상기 제 1 소자(330)의 상면과 접촉하는 제 1 영역과, 상기 제 1 소자(330)의 상면과 접촉하지 않는 제 2 영역을 포함한다.
그리고, 상기 제 2 소자(340)의 제 2 영역 아래에는 더미 기판(370)이 배치된다.
상기 더미 기판(370)은 상기 기판(310)과 동일한 재질로 형성될 수 있다.
다시 말해서, 상기 기판(310) 위에는 상기 제 1 소자(330)와 일정 간격 이격되어 더미 기판(370)이 배치된다.
그리고, 상기 제 2 소자(340)는 상기 제 1 영역이 상기 제 1 소자(330)의 상면과 접촉하고, 상기 제 2 영역이 상기 더미 기판(370)의 상면과 접촉한다.
상기 제 2 소자(340)의 상면에는 복수의 전극(342)이 형성되고, 상기 복수의 전극(342)은 제 2 연결 부재(344)를 통해 회로 패턴(320)과 전기적으로 연결된다.
도 5를 참조하면, 기판(310) 위에는 제 1 회로 패턴(3201), 제 2 회로 패턴(3202), 제 3 회로 패턴(3203), 제 4 회로 패턴(3204), 제 5 회로 패턴(3205), 제 6 회로 패턴(3206), 제 7 회로 패턴(3207) 및 제 8 회로 패턴(3208)을 포함한다.
그리고, 상기 제 1 소자(330)의 상면에는 복수의 단자(3321, 3322, 3323, 3324, 3325, 3326)가 각각 배치된다.
상기 복수의 단자(3321, 3322, 3323, 3324, 3325, 3326)는 Vdd, Vss, INN, INP, SDA 및 CLK 단자를 각각 포함할 수 있다.
그리고, 상기 복수의 단자(3321, 3322, 3323, 3324, 3325, 3326)와 상기 제 1 회로 패턴 내지 제 6 회로 패턴(3201, 3202, 3203, 3204, 3205, 3206)은 상기 제 1 연결 부재(3341, 3342, 3343, 3344, 3345, 3346)에 의해 각각 전기적으로 연결된다.
그리고, 상기 제 2 소자(340)의 상면에는 복수의 전극(3421, 3422)이 배치된다.
이때, 상기 복수의 전극(3421, 3422)은 상기 제 1 소자(340)의 상면과 중첩되지 않는 영역, 다시 말해서 더미 기판(370)가 중첩되는 영역에 배치된다.
그리고, 상기 복수의 전극(3421, 3422)과 제 7 회로 패턴(3207) 및 제 8 회로 패턴(3208)은 각각 제 2 연결 부재(3441, 3442)에 의해 전기적으로 연결된다.
이때, 상기 복수의 전극(3421, 3422) 각각은 상기 복수의 단자 중 어느 하나와 각각 연결되어야 한다.
이를 위해, 상기 제 3 회로 패턴(3203)과 제 7 회로 패턴(3207) 사이에는 이를 서로 전기적으로 연결하는 제 1 연결 패턴(322)이 추가로 형성되고, 제 4 회로 패턴(3204)과 제 8 회로 패턴(3208) 사이에는 이를 서로 전기적으로 연결하는 제 2 연결 패턴(324)이 추가로 형성된다.
상기와 같이, 상기 복수의 단자는 상기 제 1 소자(330)의 상면의 좌우 영역에 각각 배치될 수 있으며, 이에 따라 상기 제 2 소자(340)는 상기 복수의 단자를 노출하기 위해, 별도의 더미 기판(370)에 의해 지지되어, 상기 제 1 소자(330) 위에 부착될 수 있다.
한편, 상기 기판(310)에는 상기 기판(310)을 관통하며, 일면이 상기 장착 패턴(480)과 접촉하는 방열 비아(390)가 형성된다. 상기 방열 비아(390)는 상기 제 1 소자(330) 및 제 2 소자(340)에서 발생하는 열을 상기 기판(310)의 하면으로 방출시킨다.
본 발명에 따른 실시 예에 의하면, 센서 패키지에 구비된 복수의 소자를 수평 방향으로의 배치가 아닌 수직 방향으로 배치함으로써, 상기 복수의 소자가 차지하는 면적을 감소시켜 제품의 전체 사이즈를 획기적으로 줄일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자가 수직 방향으로 배치되어, 온도 센서가 패키지의 중앙 부분에 위치할 수 있으며, 이에 따라 적외선 필터를 패키지의 중앙에 위치하게 디자인할 수 있으므로, 디자인 자유도를 높일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자를 플립 칩 본딩 방식을 이용하여 부착함으로써, 상기 복수의 소자에 구비된 단자의 연결을 위한 별도의 연결 부재를 제거하여 제품의 사이즈를 더욱 더 축소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 세라믹 소재의 기판에 질화물 필러를 함유시킴으로써, 상기 기판의 방열성을 더욱 향상시킬 수 있으며, 이에 따라 온도 센서의 핫 정션과 콜드 정션 사이의 온도 구배를 안정적으로 유지시켜 제품의 신뢰성을 향상시킬 수 있다.
도 6 및 7은 본 발명의 제 4 실시 예에 따른 센서 패키지를 보여주는 도면이다.
도 6 및 7을 참조하면, 센서 패키지(400)는 기판(410), 회로 패턴(420), 제 1 소자(430), 제 2 소자(440), 커버(450), 필터(460), 장착 패턴(480), 방열 비아(490)를 포함한다.
상기 제 4 실시 예에서, 상기 제 1 및 2 실시 예와 동일한 부분에 대해서는 이의 상세한 설명은 생략하기로 한다.
도 6 및 7을 참조하면, 기판(410) 위에는 장착 패턴(480)이 형성된다. 상기 장착 패턴(480)은 상기 회로 패턴(420)의 일부일 수 있다.
상기 제 1 소자(430)는 상기 장착 패턴(480) 위에 부착된다.
이때, 상기 제 1 소자(430)는 상면에 복수의 단자(432)가 형성된다. 이에 따라, 상기 제 1 소자(430)는 하면이 상기 장착 패턴(480)과 접촉하며 배치된다.
상기 제 1 소자(430)의 복수의 단자(432)는 제 1 연결 부재(434)를 통해 상기 회로 패턴(420)과 전기적으로 연결된다.
이때, 상기 복수의 단자(432)는 상기 제 1 소자(430)의 상면 중 일 측면에 정렬되어 배치된다.
상기 제 1 소자(430) 위에는 제 2 소자(440)가 부착된다.
이때, 제 4 실시 예에서는, 상기 복수의 단자(432)가 상기 제 1 소자(430)의 상면의 일 측면에 정렬되어 배치됨에 따라, 상기 제 2 소자(440)의 하면 중 상기 제 1 소자(430)의 상면과 접촉하는 영역은 상기 제 3 실시 예에 비해 넓어지게 되며, 이에 따라 상기 제 2 소자(440)를 지지하는 별도의 더미 기판이 불필요하다.
상기 제 2 소자(440)의 상면에는 복수의 전극(442)이 형성되고, 상기 복수의 전극(442)은 제 2 연결 부재(444)를 통해 상기 제 1 소자(430)에 형성된 복수의 단자 중 어느 하나와 각각 전기적으로 연결된다.
도 7을 참조하면, 기판(310) 위에는 제 1 회로 패턴(4201), 제 2 회로 패턴(4202), 제 3 회로 패턴(4203), 제 4 회로 패턴(4204)을 포함한다.
그리고, 상기 제 1 소자(430)의 상면에는 일 측면에 정렬된 복수의 단자(4321, 4322, 4323, 4324, 4325, 4326)가 각각 배치된다.
상기 복수의 단자(4321, 4322, 4323, 4324, 4325, 4326)는 Vdd, Vss, INN, INP, SDA 및 CLK 단자를 각각 포함할 수 있다. 이때, 상기 복수의 단자(4321, 4322, 4323, 4324, 4325, 4326) 중 상기 제 2 소자(440)의 전극과 연결되는 단자는 가장자리 영역에 배치되며, 이에 따라 상기 제 2 소자와의 전기적 연결을 보다 용이하게 할 수 있도록 한다.
그리고, 상기 복수의 단자(4321, 4322, 4323, 4324, 4325, 4326) 중 일부 단자(4322, 4323, 4324, 4325)는 제 1 연결 부재(4341, 4342, 4343, 4344)에 의해 상기 제 1 회로 패턴(4201), 제 2 회로 패턴(4202), 제 3 회로 패턴(4203), 제 4 회로 패턴(4204)과 각각 전기적으로 연결된다.
그리고, 상기 제 2 소자(440)의 상면에는 복수의 전극(4421, 4422)이 배치된다.
그리고, 상기 복수의 전극(4421, 4422)은 각각 제 2 연결 부재(4441, 4442)에 의해 상기 복수의 단자 중 일부 단자(4321, 4326)와 전기적으로 연결된다.
한편, 상기 기판(310)에는 상기 기판(310)을 관통하며, 일면이 상기 장착 패턴(480)과 접촉하는 방열 비아(390)가 형성된다. 상기 방열 비아(390)는 상기 제 1 소자(330) 및 제 2 소자(340)에서 발생하는 열을 상기 기판(310)의 하면으로 방출시킨다.
본 발명에 따른 실시 예에 의하면, 센서 패키지에 구비된 복수의 소자를 수평 방향으로의 배치가 아닌 수직 방향으로 배치함으로써, 상기 복수의 소자가 차지하는 면적을 감소시켜 제품의 전체 사이즈를 획기적으로 줄일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자가 수직 방향으로 배치되어, 온도 센서가 패키지의 중앙 부분에 위치할 수 있으며, 이에 따라 적외선 필터를 패키지의 중앙에 위치하게 디자인할 수 있으므로, 디자인 자유도를 높일 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 복수의 소자를 플립 칩 본딩 방식을 이용하여 부착함으로써, 상기 복수의 소자에 구비된 단자의 연결을 위한 별도의 연결 부재를 제거하여 제품의 사이즈를 더욱 더 축소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 세라믹 소재의 기판에 질화물 필러를 함유시킴으로써, 상기 기판의 방열성을 더욱 향상시킬 수 있으며, 이에 따라 온도 센서의 핫 정션과 콜드 정션 사이의 온도 구배를 안정적으로 유지시켜 제품의 신뢰성을 향상시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 기판;
    상기 기판 위에 배치되는 회로 패턴;
    상기 회로 패턴 위에 배치되며 복수의 단자를 포함하는 제 1 소자;
    상기 제 1 소자 위에 배치되며, 복수의 전극을 포함하는 제 2 소자;
    상기 기판 위에 배치되며, 상기 회로 패턴, 상기 제 1 소자 및 상기 제 2 소자를 포위하며, 상기 제 2 소자의 상면에 대응하는 영역에 홀이 형성된 커버; 및
    상기 커버에 형성된 홀을 덮는 필터를 포함하는
    센서 패키지.
  2. 제 1항에 있어서,
    상기 회로 패턴은 복수 개를 포함하며,
    상기 제 1 소자는,
    상기 복수의 단자가 상기 복수의 회로 패턴과 각각 직접 접촉하며 상기 회로 패턴 위에 부착되는
    센서 패키지.
  3. 제 2항에 있어서,
    상기 복수의 단자는,
    상기 제 1 소자의 하면에 배치되며,
    상기 복수의 전극은,
    상기 제 2 소자의 상면에 배치되며,
    상기 제 2 소자의 하면은,
    상기 제 1 소자의 상면과 직접 접촉하는
    센서 패키지.
  4. 제 3항에 있어서,
    상기 복수의 전극과 상기 복수의 회로 패턴을 전기적으로 연결하는 연결 부재를 더 포함하는
    센서 패키지.
  5. 제 2항에 있어서,
    상기 복수의 단자는,
    상기 제 1 소자의 하면에 배치되며,
    상기 제 1 소자의 상면에는,
    상기 복수의 단자 중 적어도 2개의 단자와 전기적으로 연결된 복수의 패드가 형성된
    센서 패키지.
  6. 제 5항에 있어서,
    상기 복수의 전극은,
    상기 제 2 소자의 하면에 배치되며,
    상기 제 2 소자는,
    상기 복수의 전극이 각각 상기 복수의 패드와 직접 접촉하며, 상기 제 1 소자 위에 부착되는
    센서 패키지.
  7. 제 6항에 있어서,
    상기 제 2 소자는,
    하부에 함몰부가 형성된 몸체와,
    상기 몸체의 상면에 배치된 복수의 제 1 전극 패턴과,
    상기 몸체의 하면에 배치된 복수의 제 2 전극 패턴과,
    상기 몸체를 관통하며, 상기 복수의 제 1 전극 패턴과 상기 복수의 제 2 전극 패턴을 각각 전기적으로 연결하는 복수의 비아를 포함하며,
    상기 복수의 제 2 전극 패턴은,
    상기 복수의 패드와 직접 접촉하는
    센서 패키지.
  8. 제 1항에 있어서,
    상기 기판은,
    세라믹 레진에 BN, AlN, Al2O3 및 MgO 중 적어도 하나의 질화물 레진이 첨가된
    센서 패키지.
  9. 기판;
    상기 기판 위에 배치된 회로 패턴;
    상기 기판 위에 배치된 장착 패턴;
    상기 장착 패턴 위에 배치되며, 복수의 단자를 포함하는 제 1 소자;
    상기 제 1 소자 위에 배치되며, 복수의 전극을 포함하는 제 2 소자;
    상기 기판 위에 배치되며, 상기 회로 패턴, 상기 제 1 소자 및 상기 제 2 소자를 포위하며, 상기 제 2 소자의 상면에 대응하는 영역에 홀이 형성된 커버; 및
    상기 커버에 형성된 홀을 덮는 필터를 포함하는
    센서 패키지.
  10. 제 9항에 있어서,
    상기 제 2 소자의 하면은,
    상기 제 1 소자의 상면과 직접 접촉하는 제 1 영역과, 상기 제 1 영역을 제외한 제 2 영역을 포함하는
    센서 패키지.
  11. 제 10항에 있어서,
    상기 기판 위에 배치되며, 상면이 상기 제 2 소자의 제 2 영역 중 적어도 일부와 직접 접촉하는 더미 기판을 더 포함하는
    센서 패키지.
  12. 제 9항에 있어서,
    상기 기판을 관통하며, 일면이 상기 장착 패턴과 직접 연결되는 방열 비아를 더 포함하는
    센서 패키지.
  13. 제 9항에 있어서,
    상기 회로 패턴은,
    상기 제 1 소자의 복수의 단자와 각각 연결되는 복수의 제 1 회로 패턴과,
    상기 제 2 소자의 복수의 전극과 각각 연결되는 복수의 제 2 회로 패턴을 포함하며,
    상기 복수의 제 1 회로 패턴과 상기 복수의 단자를 각각 연결하는 복수의 제 1 연결 부재; 및
    상기 복수의 제2 회로 패턴과 상기 복수의 전극을 각각 연결하는 복수의 제 2 연결 부재를 더 포함하는
    센서 패키지.
  14. 제 13항에 있어서,
    상기 회로 패턴은,
    상기 복수의 제 1 회로 패턴 중 적어도 하나와 상기 복수의 제 2 회로 패턴 중 적어도 하나를 전기적으로 연결하는 연결 패턴을 더 포함하는
    센서 패키지.
  15. 제 9항에 있어서,
    상기 복수의 단자는,
    상기 제 1 소자의 상면의 양측에 각각 배치되며,
    상기 제 2 소자는
    상기 복수의 전극이 상기 제 1 소자의 상면과 중첩되지 않도록 상기 제 1 소자 위에 부착되는
    센서 패키지.
  16. 제 9항에 있어서,
    상기 복수의 단자는,
    상기 제 1 소자의 상면의 일측에 정렬되어 배치되는
    센서 패키지.
  17. 제 16항에 있어서,
    일단이 상기 회로 패턴과 직접 접촉하고, 타단이 상기 복수의 단자 중 적어도 하나와 직접 접촉하는 제 1 연결 부재; 및
    일단이 상기 복수의 단자 중 적어도 하나와 직접 접촉하고, 타단이 상기 복수의 전극 중 적어도 하나와 직접 접촉하는 제 2 연결 부재를 더 포함하는
    센서 패키지.
KR1020150127289A 2015-09-08 2015-09-08 센서 패키지 KR102475653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150127289A KR102475653B1 (ko) 2015-09-08 2015-09-08 센서 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127289A KR102475653B1 (ko) 2015-09-08 2015-09-08 센서 패키지

Publications (2)

Publication Number Publication Date
KR20170030001A true KR20170030001A (ko) 2017-03-16
KR102475653B1 KR102475653B1 (ko) 2022-12-09

Family

ID=58497858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127289A KR102475653B1 (ko) 2015-09-08 2015-09-08 센서 패키지

Country Status (1)

Country Link
KR (1) KR102475653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190009954A (ko) * 2017-07-20 2019-01-30 엘지이노텍 주식회사 센서 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286304A (ja) * 1999-03-31 2000-10-13 Seiko Epson Corp 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JP2005221264A (ja) * 2004-02-03 2005-08-18 Denso Corp 赤外線検出器
KR20110033368A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Tsv를 이용한 적층 칩 반도체 패키지
KR20150084467A (ko) * 2014-01-14 2015-07-22 엘지이노텍 주식회사 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286304A (ja) * 1999-03-31 2000-10-13 Seiko Epson Corp 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JP2005221264A (ja) * 2004-02-03 2005-08-18 Denso Corp 赤外線検出器
KR20110033368A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Tsv를 이용한 적층 칩 반도체 패키지
KR20150084467A (ko) * 2014-01-14 2015-07-22 엘지이노텍 주식회사 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190009954A (ko) * 2017-07-20 2019-01-30 엘지이노텍 주식회사 센서 패키지

Also Published As

Publication number Publication date
KR102475653B1 (ko) 2022-12-09

Similar Documents

Publication Publication Date Title
US10365436B2 (en) Copackaging of ASIC and silicon photonics
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
JP4697077B2 (ja) 光モジュール
US9253922B2 (en) Electronic component and electronic apparatus
US10126462B2 (en) Proximity sensor, electronic apparatus and method for manufacturing proximity sensor
US6586824B1 (en) Reduced thickness packaged electronic device
US7816750B2 (en) Thin semiconductor die packages and associated systems and methods
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
US9019421B2 (en) Method of manufacturing a miniaturization image capturing module
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US11145565B2 (en) Method of fabricating a chip package module with improve heat dissipation effect
JP2006108313A (ja) 実装基板および半導体装置
US9645238B1 (en) Proximity sensor, electronic apparatus and method for manufacturing proximity sensor
US20190013419A1 (en) Semiconductor device and imaging apparatus
JP2006245447A (ja) 光通信モジュール
KR102475653B1 (ko) 센서 패키지
KR20160147465A (ko) 센서 패키지 및 이의 제조 방법
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
US5349234A (en) Package and method for assembly of infra-red imaging devices
US6285554B1 (en) Method and an arrangement for the electrical contact of components
JP2009110980A (ja) 半導体装置及び半導体装置の製造方法。
US10458826B2 (en) Mass flow sensor module and method of manufacture
EP3598089A1 (en) Infrared sensor
US6265769B1 (en) Double-sided chip mount package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant