KR20170028710A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR20170028710A
KR20170028710A KR1020150125687A KR20150125687A KR20170028710A KR 20170028710 A KR20170028710 A KR 20170028710A KR 1020150125687 A KR1020150125687 A KR 1020150125687A KR 20150125687 A KR20150125687 A KR 20150125687A KR 20170028710 A KR20170028710 A KR 20170028710A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductor pattern
layer
insulating film
insulating
Prior art date
Application number
KR1020150125687A
Other languages
Korean (ko)
Inventor
오창건
신길용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150125687A priority Critical patent/KR20170028710A/en
Publication of KR20170028710A publication Critical patent/KR20170028710A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Abstract

A printed circuit board and a method for manufacturing the printed circuit board are disclosed. According to an aspect of the present invention, the printed circuit board comprises: an insulation layer; an insulation film formed on the insulation layer, and having a through groove patterned thereon; a conductor pattern embedding the through groove below the surface of the insulation film; a seed layer formed between an inner circumferential surface of the through groove and the conductor pattern; and a via for passing through the insulation layer. According to an embodiment of the present invention, the coupling force between the insulation film and the conductor pattern can be increased.

Description

인쇄회로기판 및 인쇄회로기판의 제조방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing a printed circuit board.

인쇄회로기판에 실장되는 소자는 고성능화 및 경박단소화되고 있다. 이에 따라, 소자와 인쇄회로기판을 연결하도록 인쇄회로기판에 형성되는 접속패드의 피치는 점점 줄어들고 있다. 접속패드의 피치가 줄어듦에 따라 인접하는 범프 간에 서로 연결되는 브릿지 불량 현상이 발생하고 있다. 이를 방지하기 위해 절연재 내에 접속패드 또는 회로패턴이 매립되는 구조가 제안되고 있다.A device mounted on a printed circuit board has been made high performance and light and short. Accordingly, the pitch of the connection pads formed on the printed circuit board to connect the element and the printed circuit board is gradually reduced. As the pitch of the connection pads decreases, bridging failure phenomena that are connected to each other between adjacent bumps occur. To prevent this, a structure in which a connection pad or a circuit pattern is embedded in an insulating material has been proposed.

한국공개특허 제10-2005-0025859호 (2005. 03. 14. 공개)Korean Patent Publication No. 10-2005-0025859 (disclosed on Mar. 14, 2005)

본 발명의 실시예에 따르면, 용이하게 절연막에 매립된 도체패턴을 형성할 수 있다.According to the embodiment of the present invention, a conductor pattern embedded in an insulating film can be easily formed.

또한, 본 발명의 실시예에 따르면, 절연막과 도체패턴 간의 결합력이 증가할 수 있다.Further, according to the embodiment of the present invention, the coupling force between the insulating film and the conductor pattern can be increased.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.
도 9 내지 도 14는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.1 shows a printed circuit board according to an embodiment of the invention.
2 illustrates a printed circuit board according to another embodiment of the present invention.
FIGS. 3 to 8 sequentially illustrate a manufacturing process for explaining a method of manufacturing a printed circuit board according to an embodiment of the present invention. FIG.
FIGS. 9 to 14 sequentially illustrate a manufacturing process for explaining a method of manufacturing a printed circuit board according to another embodiment of the present invention. FIG.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof. In the specification, "on" means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " coupled " is used not only in the case of direct physical contact between the respective constituent elements in the contact relation between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, Use them as a concept to cover each contact.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.The sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.

이하, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of a printed circuit board and a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals designate like or corresponding components A duplicate description thereof will be omitted.

인쇄회로기판Printed circuit board

일 Work 실시예Example

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면이다.1 is a view illustrating a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 절연층(100), 절연막(200), 도체패턴(400), 시드층(500) 및 비아(600)를 포함한다.1, a printed circuit board 1000 according to an embodiment of the present invention includes an insulating layer 100, an insulating layer 200, a conductor pattern 400, a seed layer 500, and vias 600 do.

절연층(100)은 층을 달리하여 형성되는 패턴들을 전기적으로 절연시키는 것으로, 절연물질을 포함하는 재질로 형성된다.The insulating layer 100 electrically isolates patterns formed by different layers and is formed of a material including an insulating material.

절연층(100)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다. 도 1에는 절연층(100)이 빌드업필름과 같은 층간 절연층인 것을 도시하고 있으나, 도 2에 도시된 바와 같이, 코어층일 수도 있다. 절연층(100)이 코어층인 경우는 후술한다.The insulating layer 100 may be formed of a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg. 1, the insulating layer 100 is an interlayer insulating layer such as a build-up film, but may be a core layer as shown in FIG. The case where the insulating layer 100 is a core layer will be described later.

도 1에 도시된 바와 같이, 절연층(100)의 하부에는 절연층(100)에 매립된 내층회로패턴(10)이 형성될 수 있다. 도시하지는 않았으나, 절연층(100)의 하부 상에는 다른 층간 절연층과 다른 내층회로패턴이 형성될 수도 있다.As shown in FIG. 1, an inner layer circuit pattern 10 embedded in an insulating layer 100 may be formed under the insulating layer 100. Although not shown, other inner layer circuit patterns than the other interlayer insulating layers may be formed on the lower portion of the insulating layer 100. [

후술할 절연막(200)이 형성될 절연층(100)의 표면에는 절연막(200)과 절연층(100)의 결합력을 증가시키도록 조도가 형성될 수 있다.A roughness may be formed on the surface of the insulating layer 100 on which the insulating layer 200 is to be formed to increase the bonding force between the insulating layer 200 and the insulating layer 100.

절연막(200)은 절연층(100) 상에 형성되고 관통홈(300)이 패터닝된다. 절연막(200)은 복수의 관통홈(300)에 각각 형성되는 도체패턴(400) 간을 절연시킨다. 즉, 절연막(200)은 회로패턴(401)들을 또는 회로패턴(401)과 접속패드(403)를 또는 접속패드(403)들을 절연시킨다. 절연막(200)은 감광성 절연물질을 포함하는 재질로 형성되므로 포토리쏘그래피(photolithography)에 의해 관통홈(300)이 패터닝될 수 있다.The insulating layer 200 is formed on the insulating layer 100 and the through-hole 300 is patterned. The insulating film 200 insulates the conductor patterns 400 formed in the plurality of through grooves 300 from each other. That is, the insulating film 200 insulates the circuit patterns 401 or the circuit pattern 401 and the connection pads 403 or the connection pads 403 from each other. Since the insulating layer 200 is formed of a material including a photosensitive insulating material, the through hole 300 can be patterned by photolithography.

도체패턴(400)은 절연막(200)의 표면 이하로 관통홈(300)을 매립하도록 형성된다. 도체패턴(400)은 기판 내에서의 신호전달을 위한 회로패턴(401), 및 기판에 실장되는 소자와 기판 사이의 신호전달을 위한 접속패드(403)를 포함할 수 있다.The conductor pattern 400 is formed to fill the through-hole 300 below the surface of the insulating film 200. The conductor pattern 400 may include a circuit pattern 401 for signal propagation in the substrate and a connection pad 403 for signal transmission between the substrate and the element mounted on the substrate.

도체패턴(400)의 상면은 절연막(200)의 상면 이하의 높이로 형성되므로, 도체패턴(400)은 절연막(200)의 상면으로부터 매립되게 형성될 수 있다. 즉, 본 실시예에 따른 인쇄회로기판(1000)에서 도체패턴(400)은 절연층(100)과 절연막(200)으로 구성되는 절연체에 매립되어 임베딩될 수 있다.Since the upper surface of the conductor pattern 400 is formed at a height lower than the upper surface of the insulating film 200, the conductor pattern 400 may be formed to be embedded from the upper surface of the insulating film 200. That is, in the printed circuit board 1000 according to the present embodiment, the conductor pattern 400 may be embedded in an insulator composed of the insulating layer 100 and the insulating layer 200 and embedded therein.

도체패턴(400)이 절연체로부터 돌출되는 경우, 소자 실장 시 솔더볼 간의 브릿지 불량이 발생할 수 있다. 예로써, 접속패드(403)가 절연체로부터 돌출되는 경우, 접속패드(403)에 형성되는 솔더볼의 부피는 접속패드(403)의 절연체로부터 돌출된 부피만큼 증가하게 된다. 이로 인해 인접하는 솔더볼이 서로 연결되는 브릿지 불량이 발생할 수 있다.If the conductor pattern 400 protrudes from the insulator, a bridge failure between the solder balls may occur during device mounting. By way of example, when the connection pad 403 protrudes from the insulator, the volume of the solder ball formed on the connection pad 403 is increased by the volume protruding from the insulator of the connection pad 403. This may cause a bridge failure in which adjacent solder balls are connected to each other.

본 실시예에 따른 인쇄회로기판(1000)에서 도체패턴(400)은 절연체에 임베딩되므로 소자 실장 시 솔더볼 간의 브릿지 불량이 감소될 수 있다.In the printed circuit board 1000 according to the present embodiment, since the conductor pattern 400 is embedded in the insulator, the bridge defects between the solder balls can be reduced during device mounting.

도체패턴(400)은 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu)를 사용할 수 있다.The conductor pattern 400 is not limited as long as it is used as a conductive metal. For example, copper (Cu) may be used.

시드층(500)은 관통홈(300)의 내주면과 도체패턴(400) 사이에 형성된다. 시드층(500)은 관통홈(300)의 하면(절연층의 상면)뿐만 아니라 관통홈(300)의 측면에도 형성된다. 관통홈(300)의 측면에도 시드층(500)이 형성되므로 도체패턴(400)과 절연막(200)의 결합력이 증가될 수 있다.The seed layer 500 is formed between the inner circumferential surface of the through groove 300 and the conductor pattern 400. The seed layer 500 is formed not only on the lower surface of the penetrating groove 300 (the upper surface of the insulating layer) but also on the side surface of the penetrating groove 300. Since the seed layer 500 is formed on the side surface of the through groove 300, the coupling force between the conductive pattern 400 and the insulating layer 200 can be increased.

시드층(500)은 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 도체패턴(400)이 구리로 형성되는 경우, 시드층(500)도 구리를 포함하는 재질로 형성될 수 있다.When the conductor pattern 400 is formed of copper, the seed layer 500 may be formed of a material including copper.

비아(600)는 내층회로패턴(10)과 도체패턴(400)을 전기적으로 연결하도록 절연층(100)을 관통하여 형성된다. 비아(600)는 비아홀(20)을 가공한 후 전도성물질을 충전하거나 도금을 수행하여 형성될 수 있다.The via 600 is formed through the insulating layer 100 to electrically connect the inner layer circuit pattern 10 and the conductive pattern 400. The via 600 may be formed by processing the via hole 20 and filling or plating the conductive material.

비아(600)는 전도성 금속으로 사용되는 것이라면 제한없이 적용 가능하며, 도체패턴(400)이 구리로 형성되는 경우, 비아(600)도 구리를 포함하는 재질로 형성될 수 있다.The via 600 is not limited as long as it is used as a conductive metal. When the conductor pattern 400 is formed of copper, the via 600 may be formed of a material including copper.

다른 Other 실시예Example

도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타내는 도면이다.2 is a view illustrating a printed circuit board according to another embodiment of the present invention.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판(2000)은, 절연층(100), 제1 절연막(210), 제1 도체패턴(410), 제1 시드층(510), 제2 절연막(220), 제2 도체패턴(420), 제2 시드층(520) 및 비아(600)를 포함할 수 있다.2, a printed circuit board 2000 according to another embodiment of the present invention includes an insulating layer 100, a first insulating layer 210, a first conductor pattern 410, a first seed layer 510, A second insulating layer 220, a second conductor pattern 420, a second seed layer 520, and a via 600.

본 실시예에 따른 인쇄회로기판(2000)의 절연층(100), 제1 절연막(210), 제1 도체패턴(410), 제1 시드층(510) 및 비아(600)는 각각 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 절연층(100), 절연막(200), 도체패턴(400), 시드층(500) 및 비아(600)에 해당한다. 상술한 일 실시예와 달리 본 실시예에서는 절연층(100)이 코어층이 되므로, 절연층(100)의 타면에 형성되는 제2 도체패턴(420)이 제2 절연막(220)에 매립되어 있다.The insulating layer 100, the first insulating layer 210, the first conductor pattern 410, the first seed layer 510, and the vias 600 of the printed circuit board 2000 according to the present embodiment are formed by the method of the present invention The insulating layer 200, the conductor pattern 400, the seed layer 500, and the via 600 of the printed circuit board 1000 according to one embodiment. The second conductive pattern 420 formed on the other surface of the insulating layer 100 is embedded in the second insulating layer 220 because the insulating layer 100 is a core layer in this embodiment .

즉, 일 실시예에서는 절연층(100)이 층간 절연층이고 내층회로패턴(10)이 층간 절연층에 매립되는 구조이나, 본 실시예에서는 절연층(100)이 코어층이고, 절연층(100)의 일면 및 타면 상에 각각 형성되는 제1 도체패턴(410)과 제2 도체패턴(420)이 각각 제1 절연막(210)과 제2 절연막(220)에 매립되는 구조로 형성된다.That is, in the embodiment, the insulating layer 100 is an interlayer insulating layer and the inner layer circuit pattern 10 is buried in the interlayer insulating layer. In this embodiment, the insulating layer 100 is a core layer and the insulating layer 100 The first conductor pattern 410 and the second conductor pattern 420 are formed on the first insulating layer 210 and the second insulating layer 220, respectively.

도시하지는 않았으나, 본 실시예에 따른 인쇄회로기판(2000)의 절연층(100)에는 복수의 층간 절연층과 복수의 내층회로패턴이 형성될 수 있다. 이 경우, 제1 도체패턴(410)과 제2 도체패턴(420)은 본 실시예에 따른 인쇄회로기판(2000)의 최외층을 이루는 패턴층일 수 있다. 제1 도체패턴(410)과 제2 도체패턴(420)은 각각 회로패턴(411, 421)과 접속패드(413, 423)를 포함할 수 있다.Although not shown, a plurality of interlayer insulating layers and a plurality of inner layer circuit patterns may be formed in the insulating layer 100 of the printed circuit board 2000 according to the present embodiment. In this case, the first conductor pattern 410 and the second conductor pattern 420 may be a pattern layer constituting the outermost layer of the printed circuit board 2000 according to the present embodiment. The first conductor pattern 410 and the second conductor pattern 420 may include circuit patterns 411 and 421 and connection pads 413 and 423, respectively.

본 실시예에 따른 인쇄회로기판(2000)은 절연층(100)의 일면에 형성되는 제1 도체패턴(410)뿐만 아니라 절연층(100)의 타면에 형성되는 제2 도체패턴(420)도 절연층(100)과 절연막(210, 220)으로 구성되는 절연체에 매립되는 구조로 형성된다.The printed circuit board 2000 according to the present embodiment includes not only the first conductor pattern 410 formed on one surface of the insulating layer 100 but also the second conductor pattern 420 formed on the other surface of the insulating layer 100, Layer 100 and the insulating films 210 and 220. In this case,

이로 인해, 본 실시예에 따른 인쇄회로기판(2000)의 양면에 소자를 실장하는 경우(일면에 소자가 실장되고 타면이 다른 기판에 실장되는 경우도 포함한다) 솔더볼 간의 브릿지 불량이 감소될 수 있다.Therefore, when devices are mounted on both sides of the printed circuit board 2000 according to the present embodiment (including the case where devices are mounted on one surface and the other surface is mounted on another substrate), bridge defects between solder balls can be reduced .

인쇄회로기판의 제조 방법Manufacturing method of printed circuit board

일 Work 실시예Example

도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.FIGS. 3 to 8 sequentially illustrate a manufacturing process for explaining a method for manufacturing a printed circuit board according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예에 따른 인쇄회로기판(1000)의 제조 방법은, 절연층(100) 상에 절연막(200)을 형성하는 단계를 포함할 수 있다. 절연층(100)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그로 형성될 수 있다. 절연막(200)은 감광성 절연물질을 포함하는 재질로 형성될 수 있다.Referring to FIG. 3, the method of manufacturing the printed circuit board 1000 according to the present embodiment may include forming the insulating layer 200 on the insulating layer 100. The insulating layer 100 may be formed of a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as a glass fiber or an inorganic filler, for example, a prepreg. The insulating layer 200 may be formed of a material including a photosensitive insulating material.

본 실시예에서 절연층(100)은 층간 절연층이므로, 절연층(100)의 하부에는 절연층(100)에 매립된 내층회로패턴(10)이 형성되어 있을 수 있다.In this embodiment, since the insulating layer 100 is an interlayer insulating layer, the inner layer circuit pattern 10 embedded in the insulating layer 100 may be formed below the insulating layer 100.

절연층(100) 상에 절연막(200)을 형성하는 단계는, 절연층(100) 상에 감광성 절연필름을 적층하는 라미네이션 공정일 수 있다.The step of forming the insulating layer 200 on the insulating layer 100 may be a lamination process of laminating a photosensitive insulating film on the insulating layer 100.

도 4를 참조하면, 본 실시예에 따른 인쇄회로기판(1000)의 제조 방법은, 절연막(200)에 관통홈(300)을 패터닝하는 단계를 포함할 수 있다. 상술한 바와 같이, 절연막(200)은 감광성 절연물질을 포함하는 재질로 형성되므로, 절연막(200) 상에 드라이필름 또는 포토레지스트를 형성시키지 않고도 절연막(200)에 관통홈(300)이 패터닝될 수 있다.Referring to FIG. 4, the manufacturing method of the printed circuit board 1000 according to the present embodiment may include patterning the through-hole 300 in the insulating film 200. As described above, since the insulating film 200 is formed of a material including a photosensitive insulating material, the through-hole 300 can be patterned in the insulating film 200 without forming a dry film or a photoresist on the insulating film 200 have.

도 5를 참조하면, 본 실시예에 따른 인쇄회로기판(1000)의 제조 방법은, 절연층(100)에 비아홀(20)을 형성하는 단계를 포함할 수 있다. 비아홀(20)은 CNC드릴 및/또는 레이저드릴을 이용해 절연층(100)에 형성될 수 있다.Referring to FIG. 5, a method of manufacturing the printed circuit board 1000 according to the present embodiment may include the step of forming a via hole 20 in the insulating layer 100. The via hole 20 may be formed in the insulating layer 100 using a CNC drill and / or a laser drill.

한편, 도 3 내지 도 5에는 절연막(200)에 관통홈(300)을 형성한 후 절연층(100)에 비아홀(20)을 형성하는 것을 도시하고 있으나, 절연층(100)에 비아홀(20)을 먼저 형성한 후 절연층(100)에 절연막(200)을 적층하고 절연막(200)에 관통홈(300)을 패터닝할 수도 있다.3 to 5 illustrate the formation of the via hole 20 in the insulating layer 100 after the through hole 300 is formed in the insulating layer 200. The via hole 20 may be formed in the insulating layer 100, The insulating layer 200 may be formed on the insulating layer 100 and the insulating layer 200 may be patterned to form the penetrating groove 300.

도 6를 참조하면, 본 실시예에 따른 인쇄회로기판(1000)의 제조 방법은, 관통홈(300)이 패터닝된 절연막(200)의 표면을 따라 시드층(500)을 형성하는 단계를 포함할 수 있다. 절연층(100)에 비아홀(20)이 형성된 경우, 비아홀(20)의 내주면에도 시드층(500)이 형성될 수 있다.6, the manufacturing method of the printed circuit board 1000 according to the present embodiment includes forming the seed layer 500 along the surface of the insulating film 200 in which the penetrating groove 300 is patterned . When the via hole 20 is formed in the insulating layer 100, the seed layer 500 may be formed on the inner peripheral surface of the via hole 20.

시드층(500)은 관통홈(300)이 패터닝된 절연막(200)의 표면에 무전해도금을 수행하여 형성될 수 있다. 이 때, 시드층(500)은 절연막(200)의 표면에 팔라듐(Pd)을 촉매로 이용하여 형성될 수 있다. 시드층(500)은 구리를 포함하는 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.The seed layer 500 may be formed by performing electroless plating on the surface of the insulating layer 200 on which the through-holes 300 are patterned. At this time, the seed layer 500 may be formed on the surface of the insulating layer 200 using palladium (Pd) as a catalyst. The seed layer 500 may be formed of a material including copper, but is not limited thereto.

도 7 및 도 8을 참조하면, 본 실시예에 따른 인쇄회로기판(1000)의 제조 방법은, 절연막(200)의 표면 이하로 관통홈(300)을 매립하는 도체패턴(400)을 형성하는 단계를 포함할 수 있다. 도체패턴(400)은 상술한 시드층(500)에 전해도금을 수행함으로써 형성될 수 있다.7 and 8, a method of manufacturing a printed circuit board 1000 according to an embodiment of the present invention includes the steps of forming a conductor pattern 400 for embedding a through hole 300 below the surface of an insulating film 200 . ≪ / RTI > The conductor pattern 400 may be formed by performing electrolytic plating on the seed layer 500 described above.

도체패턴(400)을 형성하는 단계는, 관통홈(300)을 매립하도록 시드층(500) 상에 전해도금층(430)을 형성하는 단계(도 7) 및 절연막(200)의 표면이 노출되도록 전해도금층(430)과 시드층(500)을 에칭하는 단계를 포함할 수 있다. 구체적으로, 관통홈(300)이 매립되도록 시드층(500) 상에 전해도금층(430)을 과도금하여 형성하고(도 7), 과도금된 전해도금층(430)과 시드층(500)을 에칭하여 절연막(200)의 표면이 노출되도록 할 수 있다(도 8).The step of forming the conductor pattern 400 includes the steps of forming an electrolytic plating layer 430 on the seed layer 500 so as to fill the penetrating groove 300 Etching the plating layer 430 and the seed layer 500. Specifically, the electroplating layer 430 is over-formed on the seed layer 500 to fill the through-hole 300 (FIG. 7), and the over-plated electroplated layer 430 and the seed layer 500 are etched So that the surface of the insulating film 200 is exposed (FIG. 8).

다른 Other 실시예Example

도 9 내지 도 14는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.FIGS. 9 to 14 are diagrams sequentially illustrating manufacturing processes for explaining a method of manufacturing a printed circuit board according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 인쇄회로기판(2000)의 제조 방법은, 절연층(100)의 일면과 타면 상에 제1 절연막(210)과 제2 절연막(220)을 각각 형성하는 단계를 포함할 수 있다. 9, a method of manufacturing a printed circuit board 2000 according to an embodiment of the present invention includes forming a first insulating layer 210 and a second insulating layer 220 on one surface and the other surface of an insulating layer 100 Step < / RTI >

본 실시예에서 절연층(100)은 코어층이므로, 절연층(100)의 일면과 타면에 각각 제1 절연막(210)과 제2 절연막(220)이 형성된다. 한편, 본 실시예에의 절연층(100)에는 복수의 층간 절연층과 내층회로패턴이 형성되어 있을 수 있다.The first insulating layer 210 and the second insulating layer 220 are formed on one surface and the other surface of the insulating layer 100, respectively, since the insulating layer 100 is a core layer in this embodiment. On the other hand, a plurality of interlayer insulating layers and an inner layer circuit pattern may be formed in the insulating layer 100 in this embodiment.

도 10을 참조하면, 본 실시예에 따른 인쇄회로기판(2000)의 제조 방법은, 제1 절연막(210)에 제1 관통홈(310)을 패터닝하고 제2 절연막(220)에 제2 관통홈(320)을 패터닝하는 단계를 포함할 수 있다. 상술한 바와 같이, 제1 및 제2 절연막(210, 220)은 감광성 절연물질을 포함하는 재질로 형성될 수 있으므로, 제1 및 제2 절연막(210, 220) 상에 드라이필름 또는 포토레지스트를 형성시키지 않고도 제1 및 제2 절연막(210, 220)에 각각 제1 및 제2 관통홈(310, 320)을 패터닝할 수 있다.Referring to FIG. 10, a method of manufacturing a printed circuit board 2000 according to an embodiment of the present invention includes patterning a first through-hole 310 in a first insulating layer 210, patterning a second through- (320). Since the first and second insulating films 210 and 220 may be formed of a material including a photosensitive insulating material as described above, a dry film or a photoresist may be formed on the first and second insulating films 210 and 220 The first and second through-holes 310 and 320 can be patterned on the first and second insulating films 210 and 220, respectively.

도 11을 참조하면, 본 실시예에 따른 인쇄회로기판(2000)의 제조 방법은, 절연층(100)에 비아홀(20)을 형성하는 단계를 포함할 수 있다. 비아홀(20)은 CNC드릴 및/또는 레이저드릴을 이용해 절연층(100)에 형성될 수 있다.Referring to FIG. 11, a method of manufacturing a printed circuit board 2000 according to the present embodiment may include forming a via hole 20 in an insulating layer 100. The via hole 20 may be formed in the insulating layer 100 using a CNC drill and / or a laser drill.

한편, 도 9 내지 도 11는 제1 및 제2 절연막(210, 220)에 각각 제1 및 제2 관통홈(310, 320)을 형성한 후 절연층(100)에 비아홀(20)을 형성하는 것을 도시하고 있으나, 절연층(100)에 비아홀(20)을 먼저 형성한 후 절연층(100) 상에 제1 및 제2 절연막(210, 220)을 적층하고, 제1 및 제2 절연막(210, 220)에 각각 제1 및 제2 관통홈(310, 320)을 패터닝할 수도 있다.9 to 11 illustrate a case where first and second through grooves 310 and 320 are formed in the first and second insulating films 210 and 220 and a via hole 20 is formed in the insulating layer 100 The first and second insulating layers 210 and 220 may be formed on the insulating layer 100 after the via hole 20 is first formed in the insulating layer 100 and the first and second insulating layers 210 and 210 The first and second through grooves 310 and 320 may be patterned.

도 12 참조하면, 본 실시예에 따른 인쇄회로기판(2000)의 제조 방법은, 제1 관통홈(310)이 패터닝된 제1 절연막(210)의 표면과 제2 관통홈(320)이 패터닝된 제2 절연막(220)의 표면을 따라 시드층(510, 520)을 형성하는 단계를 포함할 수 있다. 절연층(100)에 비아홀(20)이 형성된 경우, 비아홀(20)의 내주면에도 시드층(510, 520)이 형성될 수 있다. 이 때, 제1 관통홈(310)이 패터닝된 제1 절연막(210)의 표면에 형성되는 제1 시드층(510)과 제2 관통홈(320)이 패터닝된 제2 절연막(220)의 표면에 형성되는 제2 시드층(520)은 동시에 형성될 수 있다.Referring to FIG. 12, a method of manufacturing a printed circuit board 2000 according to an embodiment of the present invention includes patterning a surface of a first insulating layer 210 patterned with a first through groove 310 and a second through- And forming seed layers 510 and 520 along the surface of the second insulating layer 220. When the via hole 20 is formed in the insulating layer 100, the seed layers 510 and 520 may be formed on the inner circumferential surface of the via hole 20. The first seed layer 510 formed on the surface of the first insulating layer 210 patterned with the first through hole 310 and the second insulating layer 220 having the second through- The second seed layer 520 may be formed at the same time.

도 13 및 도 14를 참조하면, 본 실시예에 따른 인쇄회로기판(2000)의 제조 방법은, 제1 절연막(210)의 표면 이하로 제1 관통홈(310)을 매립하는 제1 도체패턴(410)과 제2 절연막(220)의 표면 이하로 제2 관통홈(320)을 매립하는 제2 도체패턴(420)을 형성하는 단계를 포함할 수 있다.13 and 14, a method of manufacturing a printed circuit board 2000 according to an embodiment of the present invention includes forming a first conductor pattern (not shown) that fills a first through hole 310 below a surface of a first insulating film 210 And forming a second conductive pattern 420 for filling the second through-hole 320 below the surface of the second insulating layer 220. Referring to FIG.

제1 및 제2 도체패턴(410, 420)을 형성하는 단계는, 제1 및 제2 관통홈(310, 320)을 매립하도록 시드층(510, 520) 상에 전해도금층(430)을 형성하는 단계(도 13) 및 제1 및 제2 절연막(210, 220)의 표면이 노출되도록 전해도금층(430) 및 시드층(510, 520)을 에칭하는 단계를 포함할 수 있다. 구체적으로, 관통홈(310, 320)이 매립되도록 시드층(510, 520) 상에 전해도금층(430)을 과도금하여 형성하고(도 13), 과도금된 전해도금층(430)과 시드층(510, 520)을 에칭하여 절연막(210, 220)의 표면이 노출되도록 할 수 있다(도 14).The step of forming the first and second conductor patterns 410 and 420 may include forming an electroplating layer 430 on the seed layers 510 and 520 to fill the first and second through grooves 310 and 320 And etching the electroplated layer 430 and the seed layers 510 and 520 so that the surface of the first and second insulating layers 210 and 220 is exposed. Specifically, an electrolytic plating layer 430 is over-formed on the seed layers 510 and 520 to fill the through-holes 310 and 320 (FIG. 13), and the over-plated electrolytic plating layer 430 and the seed layer 510 and 520 may be etched to expose the surfaces of the insulating films 210 and 220 (FIG. 14).

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

10: 내층회로패턴
20: 비아홀
100: 절연층
200: 절연막
210: 제1 절연막
220: 제2 절연막
300: 관통홈
310: 제1 관통홈
320: 제2 관통홈
400: 도체패턴
401: 회로패턴
403: 접속패드
410: 제1 도체패턴
411: 제1 회로패턴
413: 제1 접속패드
420: 제2 도체패턴
421: 제2 회로패턴
423: 제2 접속패드
430: 전해도금층
500: 시드층
510: 제1 시드층
520: 제2 시드층
600: 비아
1000, 2000: 인쇄회로기판10: inner layer circuit pattern
20:
100: insulating layer
200: insulating film
210: first insulating film
220: second insulating film
300: through groove
310: first through groove
320: second through groove
400: conductor pattern
401: Circuit pattern
403: connection pad
410: first conductor pattern
411: 1st circuit pattern
413: first connection pad
420: second conductor pattern
421: second circuit pattern
423: second connection pad
430: Electroplating layer
500: seed layer
510: first seed layer
520: second seed layer
600: Via
1000, 2000: printed circuit board

Claims (8)

절연층;
상기 절연층 상에 형성되고, 관통홈이 패터닝된 절연막;
상기 절연막의 표면 이하로 상기 관통홈을 매립하는 도체패턴;
상기 관통홈의 내주면과 상기 도체패턴 사이에 형성되는 시드층; 및
상기 절연층을 관통하는 비아;
를 포함하는 인쇄회로기판.
Insulating layer;
An insulating layer formed on the insulating layer and patterned with a through-hole;
A conductor pattern for burying the through-hole below the surface of the insulating film;
A seed layer formed between the inner circumferential surface of the through-hole and the conductor pattern; And
A via through the insulating layer;
And a printed circuit board.
제1항에 있어서,
상기 절연막은 감광성 절연물질을 포함하는 재질로 형성되는, 인쇄회로기판.
The method according to claim 1,
Wherein the insulating film is formed of a material including a photosensitive insulating material.
제1항에 있어서,
상기 도체패턴은 회로패턴 및 접속패드를 포함하고,
상기 접속패드는, 상면에 금속층이 형성되는, 인쇄회로기판.
The method according to claim 1,
Wherein the conductor pattern includes a circuit pattern and a connection pad,
Wherein the connection pad has a metal layer formed on an upper surface thereof.
절연층;
상기 절연층의 일면 상에 형성되고, 제1 관통홈이 패터닝된 제1 절연막;
상기 제1 절연막의 표면 이하로 상기 제1 관통홈을 매립하는 제1 도체패턴;
상기 제1 관통홈의 내주면과 상기 제1 도체패턴 사이에 형성되는 제1 시드층;
상기 절연층의 타면 상에 형성되고, 제2 관통홈이 패터닝된 제2 절연막; 및
상기 제2 절연막의 표면 이하로 상기 제2 관통홈을 매립하는 제2 도체패턴;
상기 제2 관통홈의 내주면과 상기 제2 도체패턴 사이에 형성되는 제2 시드층;
상기 제1 도체패턴과 상기 제2 도체패턴을 전기적으로 연결하도록 상기 절연층을 관통하는 비아;
를 포함하는 인쇄회로기판.
Insulating layer;
A first insulating layer formed on one surface of the insulating layer and patterned with a first penetrating groove;
A first conductor pattern for filling the first through-hole below the surface of the first insulating film;
A first seed layer formed between the inner circumferential surface of the first through groove and the first conductor pattern;
A second insulating layer formed on the other surface of the insulating layer and having a second through groove patterned; And
A second conductor pattern for filling the second through-hole below the surface of the second insulating film;
A second seed layer formed between the inner circumferential surface of the second through groove and the second conductor pattern;
A via penetrating the insulating layer to electrically connect the first conductor pattern and the second conductor pattern;
And a printed circuit board.
절연층 상에 절연막을 형성하는 단계;
상기 절연막에 관통홈을 패터닝하는 단계;
상기 관통홈이 패터닝된 상기 절연막의 표면을 따라 시드층을 형성하는 단계; 및
상기 절연막의 표면 이하로 상기 관통홈을 매립하는 도체패턴을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
Forming an insulating film on the insulating layer;
Patterning a through-hole in the insulating film;
Forming a seed layer along a surface of the insulating film on which the through-hole is patterned; And
Forming a conductor pattern for filling the through-hole below the surface of the insulating film;
And a step of forming the printed circuit board.
제5항에 있어서,
상기 절연막을 형성하는 단계는,
상기 절연층 상에 감광성 절연필름을 라미네이션하는, 인쇄회로기판의 제조 방법.
6. The method of claim 5,
The step of forming the insulating film may include:
And laminating a photosensitive insulating film on the insulating layer.
제5항에 있어서,
상기 도체패턴을 형성하는 단계는,
상기 관통홈을 매립하도록 상기 시드층 상에 전해도금층을 형성하는 단계, 및
상기 절연막의 표면이 노출되도록 상기 전해도금층과 상기 시드층을 에칭하는 단계를 포함하는, 인쇄회로기판의 제조 방법.
6. The method of claim 5,
The step of forming the conductor pattern may include:
Forming an electroplating layer on the seed layer to fill the through-hole, and
And etching the electroplated layer and the seed layer so as to expose the surface of the insulating film.
절연층의 일면과 타면 상에 제1 절연막과 제2 절연막을 각각 형성하는 단계;
상기 제1 절연막에 제1 관통홈을 패터닝하고, 상기 제2 절연막에 제2 관통홈을 패터닝하는 단계;
상기 제1 관통홈이 패터닝된 상기 제1 절연막의 표면과 상기 제2 관통홈이 패터닝된 상기 제2 절연막의 표면을 따라 시드층을 형성하는 단계; 및
상기 제1 절연막의 표면 이하로 상기 제1 관통홈을 매립하는 제1 도체패턴과 상기 제2 절연막의 표면 이하로 상기 제2 관통홈을 매립하는 제2 도체패턴을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
Forming a first insulating film and a second insulating film on one surface and the other surface of the insulating layer, respectively;
Patterning a first through-hole in the first insulating film and patterning a second through-hole in the second insulating film;
Forming a seed layer along a surface of the first insulating film patterned with the first through groove and a surface of the second insulating film patterned with the second through groove; And
Forming a first conductor pattern for filling the first through-hole below the surface of the first insulating film and a second conductor pattern for filling the second through-hole below the surface of the second insulating film;
And a step of forming the printed circuit board.
KR1020150125687A 2015-09-04 2015-09-04 Printed circuit board and method of manufacturing the same KR20170028710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150125687A KR20170028710A (en) 2015-09-04 2015-09-04 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125687A KR20170028710A (en) 2015-09-04 2015-09-04 Printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20170028710A true KR20170028710A (en) 2017-03-14

Family

ID=58460194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125687A KR20170028710A (en) 2015-09-04 2015-09-04 Printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20170028710A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056126A (en) * 2017-11-16 2019-05-24 삼성전기주식회사 Printed circuit board
KR20200013471A (en) * 2018-07-30 2020-02-07 삼성전기주식회사 Printed circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025859A (en) 2003-09-08 2005-03-14 엘지전자 주식회사 A pcb making method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025859A (en) 2003-09-08 2005-03-14 엘지전자 주식회사 A pcb making method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056126A (en) * 2017-11-16 2019-05-24 삼성전기주식회사 Printed circuit board
KR20200013471A (en) * 2018-07-30 2020-02-07 삼성전기주식회사 Printed circuit board

Similar Documents

Publication Publication Date Title
KR101484786B1 (en) Integrated circuit package and method for fabricating the same
KR101015704B1 (en) Chip embedded printed circuit board and manufacturing method thereof
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
TWI543676B (en) Printed circuit board and method of manufacturing the same
KR20170037331A (en) Printed circuit board and method for manufacturing the same
KR20140079203A (en) Embedded package and method for manufacturing the same
KR20150064976A (en) Printed circuit board and manufacturing method thereof
KR102231101B1 (en) Element embedded printed circuit board and method of manufacturing the same
CN105282969A (en) Printed circuit board and method of manufacturing the same
JP3592129B2 (en) Manufacturing method of multilayer wiring board
KR20170028710A (en) Printed circuit board and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
CN107223284B (en) Contacting an embedded electronic component by means of a wiring structure in a surface portion of a component carrier having uniform ablation properties
JP6798076B2 (en) Embedded substrate and manufacturing method of embedded substrate
TWI691243B (en) Manufacturing method for printed circuit board
TWI577250B (en) Printed circuit board and method of manufacturing the same, and module
KR100689018B1 (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
KR102052761B1 (en) Chip Embedded Board And Method Of Manufacturing The Same
KR101044106B1 (en) A landless printed circuit board and a fabricating method of the same
KR100688865B1 (en) Bump forming method and manufacturing method for printed circuit board using the same
KR101154588B1 (en) The printed circuit board and the method for manufacturing the same
KR20170079542A (en) Printed circuit board
KR100658437B1 (en) Pcb and it's manufacturing method used bump board
KR20170087765A (en) Printed circuit board
KR102333097B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
X601 Decision of rejection after re-examination