KR20170024317A

KR20170024317A - 무선 통신 시스템에서 주파수 오프셋 추정 방법 및 장치

Info

Publication number: KR20170024317A
Application number: KR1020150119432A
Authority: KR
Inventors: 이익범
Original assignee: 삼성전자주식회사
Priority date: 2015-08-25
Filing date: 2015-08-25
Publication date: 2017-03-07
Also published as: WO2017034291A1; US20200287770A1; EP3343858A4; KR102407772B1; EP3343858B1; CN107925647B; CN107925647A; US11044136B2; EP3343858A1

Abstract

무선 통신 시스템에서 주파수 오프셋 추정 방법 및 장치가 개시된다. 본 발명의 주파수 오프셋 추정 방법에 따르면, 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하는 단계, 수신 심볼에서 CP가 존재하는 말단의 반대편 말단에서, CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득하는 단계 및 제1 심볼 및 제2 심볼을 이용하여 주파수 오프셋을 추정하는 단계를 포함한다.

Description

무선 통신 시스템에서 주파수 오프셋 추정 방법 및 장치 { METHOD AND APPARATUS FOR ESTIMATING A FREQUENCY OFFSET IN A WIRELESS COMMUNICATION SYSTEM }

본 발명은 무선 통신 시스템에 관한 것으로, 구체적으로 기지국 및 이의 주파수 오프셋 추정 방법에 관한 것이다.

일반적으로 이동 통신 시스템은 사용자의 활동성을 보장하면서 음성 서비스를 제공하기 위해 개발되었다. 그러나 이동통신 시스템은 점차로 음성 뿐 아니라 데이터 서비스까지 영역을 확장하고 있으며, 현재에는 고속의 데이터 서비스를 제공할 수 있는 정도까지 발전하였다. 그러나 현재 서비스가 제공되고 있는 이동 통신 시스템에서는 자원의 부족 현상 및 사용자들이 보다 고속의 서비스를 요구하므로, 보다 발전된 이동 통신 시스템이 요구되고 있다.

이러한 요구에 부응하여 차세대 이동 통신 시스템으로 개발 중인 중 하나의 시스템으로써 3GPP(The 3rd Generation Partnership Project)에서 LTE(Long Term Evolution)에 대한 규격 작업이 진행 중이다. LTE는 2010년 정도를 상용화 목표로 해서, 최대 100 Mbps정도의 전송 속도를 가지는 고속 패킷 기반 통신을 구현하는 기술이다. 이를 위해 여러 가지 방안이 논의되고 있는데, 예를 들어 네트워크의 구조를 간단히 해서 통신로 상에 위치하는 노드의 수를 줄이는 방안이나, 무선 프로토콜들을 최대한 무선 채널에 근접시키는 방안 등이 있다.

한편, OFDM 방식의 무선 통신 시스템의 상향 링크 시스템에서, 기지국이 수신하는 하나의 OFDM 심볼은, 상기 기지국과 통신을 수행하는 다수의 단말로부터 수신된 신호들이 포함되어 있다. 그리고, 기지국 및 기지국과 통신을 수행중인 단말 사이에는, 단말의 이동에 의한 위치 변화 또는 주변 환경 변화에 따라 주파수 오프셋(frequency offset)이 발생할 수 있다. 또한, 상기 기지국이 수신한 OFDM의 심볼 내에는 단말 사이의 간섭, 즉 부반송파(subcarrier)의 간섭이 존재한다. 이와 같은 주파수 오프셋 및 간섭은 기지국의 수신 성능을 저하시키는 문제점을 발생시킨다.

이에 따라, LTE 상향 링크 시스템에서, 기지국은 기지국과 단말 사이의 주파수 오프셋을 추정할 필요가 대두하였다.

상기와 같은 문제점을 해결하기 위해, 본 발명에서는 순환 전치(CP)를 이용하여 적은 연산량으로 주파수 오프셋을 용이하게 추정할 수 있는 기지국 및 이의 주파수 오프셋 추정 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 기지국의 주파수 오프셋(frequency offset) 추정 방법은, 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하는 단계, 상기 수신 심볼에서 상기 CP 심볼이 존재하는 말단의 반대편 말단에서, 상기 CP 심볼에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득하는 단계 및 상기 제1 심볼 및 상기 제2 심볼을 이용하여 주파수 오프셋을 추정하는 단계를 포함할 수 있다.

한편, 상기 제1 심볼 및 상기 제2 심볼은 상기 기지국이 수신한 데이터 신호의 심볼로부터 획득하는 것을 특징으로 할 수 있다.

그리고 상기 주파수 오프셋을 추정하는 단계는, 상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하는 단계 및 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정하는 단계를 더 포함할 수 있다.

한편, 상기 주파수 오프셋을 추정하는 단계는, 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 단계 및 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 단계를 더 포함할 수 있다.

그리고 상기 주파수 오프셋을 추정하는 단계는, 상기 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산하는 단계, 상기 계산된 상관도를 누적하는 단계 및 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 단계를 더 포함할 수 있다.

한편, 상기 주파수 오프셋을 추정하는 단계는, 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 단계, 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 단계, 상기 제1 심볼 및 상기 제2 심볼이 상기 기지국이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 출력들에 대해 채널 추정을 수행하여, 잡음을 제거하는 단계 및 잡음이 제거된 상기 제1 심볼 및 상기 제2 심볼의 출력 결과에 대해 상관도를 계산하는 단계, 상기 계산된 상관도를 누적하는 단계 및 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 단계를 더 포함할 수 있다.

한편, 본 발명의 일 실시 예에 따른 기지국은, 심볼을 송수신하는 송수신부, 상기 송수신부를 통해 수신된 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하고, 상기 수신 심볼에서 상기 CP가 존재하는 말단의 반대편 말단에서, 상기 CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득하는 심볼 획득부 및 상기 제1 심볼 및 상기 제2 심볼을 이용하여 주파수 오프셋을 추정하는 주파수 오프셋 추정부를 포함할 수 있다.

그리고 상기 심볼 획득부는, 상기 송수신부를 통해 수신한 데이터 신호의 심볼로부터 상기 제1 심볼 및 상기 제2 심볼을 획득하는 것을 특징으로 할 수 있다.

한편, 상기 주파수 오프셋을 추정부는, 상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하고, 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정하는 것을 특징으로 할 수 있다.

그리고 상기 주파수 오프셋 추정부는, 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 변환부 및 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 보상부를 더 포함할 수 있다.

한편, 상기 보상부를 통해 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산하는 상관도 계산부 및 상기 계산된 상관도를 누적하는 누적부를 더 포함하고, 상기 오프셋 추정부는, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 할 수 있다.

그리고, 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 변환부, 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 보상부, 상기 제1 심볼 및 상기 제2 심볼이 상기 기지국이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 출력들에 대해, 채널 추정을 수행하여 잡음을 제거하는 채널 추정부, 잡음이 제거된 상기 제1 심볼 및 상기 제2 심볼의 출력 결과에 대해 상관도를 계산하는 상관도 계산부 및 상기 계산된 상관도를 누적하는 누적부를 더 포함하고, 상기 오프셋 추정부는, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 할 수 있다.

본 발명의 실시 예에 따르면, 기지국은 순환 전치(CP)를 이용하여 적은 연산량으로도, 주파수 간의 직교성(orthogonality)이 보장되도록, 용이하게 주파수 오프셋을 추정할 수 있다.

도 1은 시간 도메인에서의 심볼(symbol)의 구조를 도시한 도면,
도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 주파수 오프셋을 추정하기 위한 제1 및 제2 심볼을 도시한 도면,
도 3은 본 발명의 일 실시 예에 따른, 주파수 오프셋을 추정하는 방법을 나타내는 흐름도,
도 4는 본 발명의 일 실시 예에 따른, 데이터 신호의 심볼을 이용하여 주파수 오프셋을 추정하는 방법을 구체적으로 나타내는 흐름도,
도 5는 순환 전치(CP) 심볼이 제거된 심볼 및 순환 전치(CP) 심볼을 제외한 나머지 데이터 심볼이 0으로 설정된 심볼을 도시한 도면,
도 6는 본 발명의 일 실시 예에 따른, 기준 신호의 심볼을 이용하여 주파수 오프셋을 추정하는 방법을 구체적으로 나타내는 흐름도, 그리고,
도 7a 내지 도 7d은 본 발명의 일 실시 예에 따른, 기지국 또는 기지국에 포함된 모뎀의 구성요소를 도시한 블럭도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.

또한, 본 발명의 실시예들을 구체적으로 설명함에 있어서, 반송파 결합(carrier aggregation)을 지원하는 Advanced E-UTRA (혹은 LTE-A 라고 칭함) 시스템을 주된 대상으로 할 것이지만, 본 발명의 주요한 요지는 유사한 기술적 배경 및 채널형태를 가지는 여타의 통신 시스템에도 본 발명의 범위를 크게 벗어나지 아니하는 범위에서 약간의 변형으로 적용 가능하며, 이는 본 발명의 기술분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다. 예컨데, 반송파 결합을 지원하는 multicarrier HSPA 에도 본 발명의 주요 요지를 적용 가능하다.

본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.

도 1은 시간 도메인(time domain)에서의 심볼(symbol)(100)의 구조를 도시한 도면이다.

상기 도 1에 도시된 바와 같이, 심볼(100)은 순환 전치(cyclic prefix, CP)(110)를 포함한다. 순환 전치(CP)(110)는 OFDM 기반 무선통신 시스템에서 인접심볼간섭을 제거하기 위한 목적으로 도입되었다. 각각의 OFDM 심볼에 추가된 순환 전치(CP)(110)는 다중 경로 페이딩(fading)으로 인한 충격을 방지하거나 완화할 수 있다.

순환 전치(CP)(110)는 하나의 심볼(100)에서, 시간적으로 뒤에 존재하는 말단에 포함된 데이터를 이용하여 형성될 수 있다. 구체적으로, 순환 전치(CP)(110)는 상기 심볼(100)의 시간상 뒤에 존재하는 말단의 포함된 기설정된 길이의 데이터를 복사하고, 상기 복사된 데이터를 상기 말단의 반대편 말단에 삽입하여 형성될 수 있다.

한편, 순환 전치(CP)(110)는 시간적으로 길이가 길수록 상대적으로 더 큰 셀에서 유리하다. LTE 시스템은 일반 순환 전치 또는 확장된 순환 전치를 지원할 수 있다. 일반 순환 전치(normal cyclic prefix)는 반사파의 지연확산이 시간적으로 작은 중소형 셀을 위하여 설계되었으며 확장된 순환 전치(extended cyclic prefix)는 반사파의 지연확산이 시간적으로 큰 대형셀을 위하여 설계되었다.

이하에서는, 도 1에 도시된 바와 같은 심볼(100)이 순환 전치(CP) 심볼(110)과 데이터 심볼(120)을 포함하는 것으로 정의하고 구체적인 내용을 설명한다.

또한, 상술한 바와 같이, 심볼(100)에 포함된 데이터 심볼(120)에서, CP 심볼(110)이 존재하는 말단의 반대편 말단에는 순환 전치(CP) 심볼(110)의 데이터와 동일한 데이터가 포함된 영역(121)이 존재한다.

본 발명의 일 실시 예에 따른, 기지국은, 도 1에 도시된 바와 같은 CP 심볼(110)이 삽입된 심볼(100)을 이용하여, 기지국과 단말 사이의 주파수 오프셋을 추정할 수 있다.

구체적으로, 도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 주파수 오프셋을 추정하기 위한 제1 및 제2 심볼을 도시한 도면이다. 도 2a에 도시된 바와 같이, 기지국은 수신 심볼(100)에서 순환 전치(CP) 심볼(110)을 제거한 제1 심볼(210)을 획득할 수 있다. 그리고 도 2b에 도시된 바와 같이, 기지국은 수신된 심볼(100)에서 순환 전치(CP) 심볼(110)이 존재하는 말단의 반대편 말단에서, 순환 전치(CP) 심볼(110)에 대응되는 길이의 데이터를 제거한 제2 심볼(220)을 획득할 수 있다. 기지국인 상기 획득한 제1 심볼(210) 및 제2 심볼(220)을 이용하여 주파수 오프셋을 추정할 수 있다.

이하에서는, 도 3 및 도 4를 이용하여, 기지국이 상기 제1 심볼(210) 및 제2 심볼(220)을 이용하여 주파수 오프셋을 추정하는 방법에 대해 설명한다.

먼저, 단계 S300에서, 기지국은 수신된 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼을 획득한다. 그리고 기지국은 S310 단계에서, 수신 심볼에서 순환 전치(CP) 심볼이 존재하는 말단의 반대편 말단에서, 순환 전치(CP) 심볼에 대응되는 길이의 데이터를 제거한 제2 심볼을 획득한다.

전술한 바와 같이, 순환 전치(CP) 심볼은 수신 심볼의 시간상 뒤에 존재하는 말단에 포함된 기설정된 길이의 데이터를 복사하여 삽입되므로, 수신 심볼에서 순환 전치(CP) 심볼이 존재하는 말단의 반대편 말단에 포함된 데이터는 상기 순환 전치(CP) 심볼의 데이터와 동일하다.

단계 S320에서, 기지국은 상기 획득한 제1 심볼 및 제2 심볼을 이용하여 주파수 오프셋을 추정한다.

한편, 기지국은 수신된 데이터 신호의 심볼로부터 제1 심볼 및 제2 심볼을 획득할 수 있다. 기지국이 데이터 신호의 심볼을 이용하여, 주파수 오프셋을 추정하는 구체적인 방법은 도 4에 도시된 바와 같다.

먼저, 기지국은, 단계 S400에서, 수신된 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼을 획득한다. 그리고 기지국은 S410 단계에서, 수신 심볼에서 순환 전치(CP) 심볼이 존재하는 말단의 반대편 말단에서, 순환 전치(CP) 심볼에 대응되는 길이의 데이터를 제거한 제2 심볼을 획득한다.

S420 단계에서, 기지국은 상기 획득한 제1 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행한다. 그리고 기지국은, S430 단계에서, 상기 획득한 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행한다.

획득한 제1 심볼은 순환 전치(CP) 심볼이 제거된 상태이다. 그리고 획득한 제2 심볼은 심볼의 순환 전치(CP) 심볼이 존재하는 말단의 반대편 말단에서, 순환 전치(CP) 심볼에 대응되는 길이의 데이터가 제거된 상태이다. 따라서, 제2 심볼이 제1 심볼보다 시간적으로 순환 전치(CP) 심볼의 길이만큼 앞서기 때문에, 기지국은 타임 오프셋을 보상할 필요가 있다.

단계 S440에서, 기지국은 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상을 수행한다. 예를 들면, 기지국은 상기 제1 심볼에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행하거나, 상기 제2 심볼에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행할 수 있다. 또한, 기지국은 상기 제1 심볼 및 제2 심볼에 대해 FFT를 수행한 출력들에 대해서, 타임 오프셋 보상을 수행할 수도 있다. 이와 같은 타임 오프셋 보상을 수행함으로써, 기지국은 제1 심볼 및 제2 심볼에 대해 FFT를 수행한 출력의 위상 차가 발생하지 않도록 할 수 있다.

단계 S450에서 기지국은, 상기 타임 오프셋 보상이 수행된 출력들에 대해 상관도를 계산한다. 상기 제1 심볼 및 제2 심볼에 대해 FFT를 수행한 출력중에서, 하나의 출력에 대해서만 타임 오프셋 보상이 수행된 경우, 기지국은 타임 오프셋 보상이 수행된 출력과 타임 오프셋 보상이 수행되지 않은 출력에 대해 상관도를 계산할 수도 있다.

그리고 단계 S460에서 기지국은, 계산된 상관도를 누적하며, 단계 S470에서, 누적된 상관도를 이용하여 주파수 오프셋을 추정한다.

예를 들어, 상술한 바와 같이 제1 심볼 및 제2 심볼을 획득하여, 고속 푸리에 변환을 수행하고, 고속 푸리에 변환이 수행된 결과에 대해 타임 오프셋 보상을 수행하는 등의 동작은 주파수 도메인에서 수행될 수 있다. 따라서, 상술한 동작들은 각각의 할당된 자원 불록(resource block, RB)에서 수행될 수 있고, 부반송파(sub-carrier)단위로 수행될 수 있다. 그리고 SIMO의 경우에는 기준 신호 심볼(RS symbol)과 데이터 심볼(data symbol)에 대해서 수행될 수 있다. 따라서, 상술한 방법에 의해 계산된 상관도 값들은 각각 톤(tone)과 심볼(symbol)에서 누적될 수 있다. 기지국은 누적된 상관도 값에서 위상을 계산할 수 있고, 상기 계산된 위상에서 주파수 오프셋을 역산할 수 있다.

한편, 본 발명의 또 다른 실시예에 따르면, 기지국은 제1 심볼 및 제2 심볼이 수신된 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 순환 전치(CP) 심볼을 제외한 나머지 데이터 심볼을 0으로 설정할 수 있다. 기지국은 상기 제1 심볼 및 상기 순환 전치(CP) 심볼을 제외한 나머지 데이터 심볼이 0으로 설정된 제2 심볼을 이용하여 주파수 오프셋을 추정할 수 있다.

도 5는 순환 전치(CP) 심볼(110)이 제거된 제1 심볼(510) 및 순환 전치(CP) 심볼을 제외한 나머지 데이터 심볼이 0으로 설정된 제2 심볼(520)을 도시한 도면이다.

기지국은 도 5에 도시된 바와 같은 제1 심볼(510) 및 순환 전치(CP) 심볼을 제외한 나머지 데이터 심볼이 0으로 설정된 제2 심볼(520) 각각에 대해 고속 푸리에 변환(FFT)을 수행할 수 있다. 그리고 기지국은 FFT가 수행된 제1 심볼(510) 및 데이터 심볼이 0으로 설정된 제2 심볼(520) 중 적어도 하나에 대해 타임 오프셋 보상을 수행한다. 예를 들면, 기지국은 상기 제1 심볼(510)에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행하거나, 상기 데이터 심볼이 0으로 설정된 제2 심볼(520)에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행할 수 있다. 또한, 기지국은 상기 제1 심볼(510) 및 데이터 심볼이 0으로 설정된 제2 심볼(520)에 대해 FFT의 수행한 출력에 모두에 대해 타임 오프셋 보상을 수행할 수도 있다.

기지국은, 상기 타임 오프셋 보상이 수행된 출력들에 대해 상관도를 계산한다. 상기 제1 심볼(510) 및 데이터 심볼이 0으로 설정된 제2 심볼(520)에 대해 FFT를 수행한 출력중에서, 하나의 출력에 대해서만 타임 오프셋 보상이 수행된 경우, 기지국은 타임 오프셋 보상이 수행된 출력과 타임 오프셋 보상이 수행되지 않은 출력에 대해 상관도를 계산할 수도 있다. 그리고 기지국은 계산된 상관도를 누적하며, 누적된 상관도를 이용하여 주파수 오프셋을 추정할 수 있다.

한편, 도 6은 본 발명의 일 실시 예에 따른, 기지국이 기준 신호(reference signal, RS)의 심볼을 이용하여 주파수 오프셋을 추정하는 방법을 구체적으로 나타내는 흐름도이다. 기준 신호의 심볼에도 순환 전치(CP)가 삽입되어 있으므로, 기지국은 수신된 신호가 데이터 신호인 경우 뿐만 아니라 기준 신호인 경우에도, 기준 신호의 심볼을 이용하여 주파수 오프셋을 추정할 수 있다.

먼저, 단계 S600에서, 기지국은 수신된 기준 신호의 심볼에서 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼을 획득한다. 그리고 기지국은 S610 단계에서, 수신된 기준 신호의 심볼에서 순환 전치(CP) 심볼이 존재하는 말단의 반대편 말단에서, 순환 전치(CP) 심볼에 대응되는 길이의 데이터를 제거한 제2 심볼을 획득한다.

S620 단계에서, 기지국은 상기 획득한 제1 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행한다. 그리고 기지국은, S630 단계에서, 상기 획득한 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행한다.

획득한 제1 심볼은 순환 전치(CP) 심볼이 제거된 상태이다. 따라서, 제2 심볼이 제1 심볼보다 시간적으로 순환 전치(CP) 심볼의 길이만큼 앞서기 때문에, 기지국은 타임 오프셋을 보상할 필요가 있다.

따라서, 단계 S640에서, 기지국은 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상을 수행한다. 예를 들면, 기지국은 상기 제1 심볼에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행하거나, 상기 제2 심볼에 대해 FFT를 수행한 출력에 대해서만 타임 오프셋 보상을 수행할 수 있다. 또한, 기지국은 상기 제1 심볼 및 제2 심볼에 대해 FFT의 수행한 출력에 대해 타임 오프셋 보상을 수행할 수도 있다. 이와 같은 타임 오프셋 보상을 수행함으로써, 기지국은 제1 심볼 및 제2 심볼에 대해 FFT를 수행한 출력의 위상 차가 발생하지 않도록 할 수 있다.

단계 S650에서, 기지국은 상기 제1 심볼 및 상기 제2 심볼의 FFT를 수행한 출력에 대해 채널 추정을 수행하여 잡음을 제거한다.

단계 S650에서 채널을 추정할 수 있는 이유에 대해 설명하도록 한다. 본원 발명은 LTE 상향 링크 신호의 특성이 유지되므로 기준 신호의 심볼에 대해서는 정확한 채널 추정이 가능하다. 제1 심볼은 데이터를 복조하기 위해 일반적으로 필요하다. 따라서, 본 발명의 일 실시 예에서는, 제2 심볼에 대한 채널 추정을 추가적으로 수행하게 된다.

이와 같은 채널 추정에 의해 잡음과 간섭이 제거될 수 있다. 그러므로, 단계 S660에서 기지국이 상기 타임 오프셋 보상이 수행된 출력들에 대해 상관도를 계산하면, 채널 추정에 의해 계산된 상관도의 정확도가 높아지게 된다.

기지국은 상기 제1 심볼 및 제2 심볼에 대해 FFT를 수행한 출력중에서, 하나의 출력에 대해서만 타임 오프셋 보상이 수행된 경우, 기지국은 타임 오프셋 보상이 수행된 출력과 타임 오프셋 보상이 수행되지 않은 출력에 대해 상관도를 계산할 수도 있다. 그리고 단계 S670에서 기지국은, 계산된 상관도를 누적하며, 단계 S680에서, 누적된 상관도를 이용하여 주파수 오프셋을 추정한다.

도 7a 내지 도 7e는 상술한 바와 같은 방법에 의해 주파수 오프셋 추정을 수행하기 위한 기지국 또는 기지국에 포함된 모뎀의 구성 요소를 도시한 블럭도이다.

도 7a에 도시된 바와 같이, 기지국(700)은 심볼을 송수신하는 송수신부(710) 및 기지국(700)을 전반적으로 제어하는 제어부(720)를 포함할 수 있다.

송수신부(710)는 신호를 송수신할 수 있다. 기지국(700)은 송수신부(710)를 통해, 전자 장치 또는 다른 기지국과 신호를 송수신할 수 있다.

제어부(720)는 기지국(700)을 전반적으로 제어할 수 있다. 제어부(720)는 상기 송수신부(710)를 통해 수신된 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol) 및 상기 수신 심볼에서 상기 CP가 존재하는 말단의 반대편 말단에서, 상기 CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 이용하여, 주파수 오프셋을 추정할 수 있다.

상기 제1 심볼 및 제2 심볼은 데이터 신호의 심볼로부터 획득한 심볼일 수 있다. 제어부(720)는 상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하고, 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정할 수 있다.

도 7b는 기지국(700)의 구성을 구체적으로 도시한 블록도이다.

기지국(700)은 스케줄러 (730)를 더 포함할 수 있다. 스케줄러 (730)는 어느 단말에게 PDCCH를 전송하여 하향링크 자원을 할당할 것인가를 판단하고 단말별로 우선 순위를 매길 수 있다. 스케줄러 (730)는 각 단말이 보고한 채널 상태 정보를 토대로 이 작업을 수행하게 된다.

제어부(720)는 스케줄러 (730) 결정을 토대로 다른 각 장치의 동작을 제어할 수 있다. 구체적으로, 제어부(720)는 CRS 생성기(741), PDCCH 생성기(742), CSI-RS 생성기(743), DM-RS 생성기(744), PDSCH 생성기(745) 블록들을 더 포함할 수 있다. 따라서, 제어부(720)는 CRS 생성기(741), PDCCH 생성기(742), CSI-RS 생성기(743), DM-RS 생성기(744), PDSCH 생성기(745) 블록들을 통하여 각각 CRS, PDCCH, CSI-RS, DM-RS (DeModulation-Reference Signal), PDSCH 채널들의 부반송파 심볼들을 생성할 수 있다. 이렇게 생성된 부반송파 심볼들은 다중화기(711)에서 다중화 되어 송신기(712)의 송신 과정을 통해 단말로 전송될 수 있다.

또한, 수신 신호는 수신기(713)의 수신 과정을 거쳐 기저대역 신호로 변환되고 역다중화기 (714)를 거쳐 PUCCH, PUSCH 신호들로 구분될 수 있다. 수신된 PUCCH, PUSCH 신호들은 각각 PUCCH 복호기(746) 및 PUSCH복호기(747)을 통해 디코딩될 수 있다. 그리고 제어부(720)는 디코딩된 데이터 신호 또는 제어 신호로부터 심볼을 획득할 수 있다.

한편, 제어부(720)는 도 7c에 도시된 바와 같은 구성을 더 포함할 수 있다.

심볼 획득부(721)는 심볼을 획득하기 위한 구성요소이다. 예를 들면, 심볼 획득부(721)는 상기 송수신부(710)를 통해 수신된 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하고, 상기 수신 심볼에서 상기 CP가 존재하는 말단의 반대편 말단에서, 상기 CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득할 수 있다.

심볼 획득부(721)는 상기 송수신부(710)를 통해 수신한 데이터 신호의 심볼 또는 기준 신호의 심볼로부터 제1 심볼 및 제2 심볼을 획득할 수 있다.

그리고 주파수 오프셋 추정부(722)는 상기 심볼 획득부(721)를 통해 획득한 상기 제1 심볼 및 상기 제2 심볼을 이용하여 주파수 오프셋을 추정할 수 있다.

본 발명의 일 실시 예에 따라, 심볼 획득부(721)가 데이터 신호의 심볼로부터 제1 심볼 및 제2 심볼을 획득한 경우, 주파수 오프셋을 추정부(722)는 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하고, 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정할 수 있다.

구체적으로, 주파수 오프셋 추정부(722)는 변환부(722-1), 보상부(722-2), 상관도 계산부(722-3) 및 누적부(722-4)를 포함할 수 있다.

변환부(722-1)는 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행할 수 있다. 그리고 보상부(722-2)는 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행할 수 있다.

상관도 계산부(722-3)는 상기 보상부(722-2)를 통해 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산할 수 있다.

본 발명의 일 실시 예에 따라, 보상부(722-2)를 통해, 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 모두에 대해 타임 오프셋 보상이 수행된 경우, 상관도 계산부(722-3)는 상기 타임 오프셋 보상이 수행된 출력들에 대해 상관도를 계산할 수도 있다.

누적부(722-4)는, 상기 상관도 계산부(722-3)를 통해 계산된 상관도를 누적할 수 있다. 주파수 오프셋 추정부(722)는 누적부(722-4)를 통해 누적된 상관도를 이용하여 주파수 오프셋을 추정할 수 있다.

한편, 상기 심볼 획득부(721) 및 주파수 오프셋 추정부(722)는 제어부(720)에 포함된 별도의 모듈과 같은 하드웨어 또는 프로그램, 어플리케이션과 같은 소프트 웨어로 구현될 수 있다.

예를 들면, 제어부(720)는 플래시 메모리나 기타 비휘발성 메모리를 더 포함할 수 있다. 이러한 비휘발성 메모리에는 심볼 획득부(721) 및 주파수 오프셋 추정부(722) 각각의 역할을 수행하기 위한 프로그램이 저장될 수 있다. 제어부(720)의 CPU는 비휘발성 메모리에 저장된 상술한 프로그램들을 RAM으로 복사한 후, 복사한 프로그램들을 실행시켜 상술한 바와 같은 각 구성요소의 기능을 수행할 수 있다.

한편, 상술한 주파수 오프셋의 추정은 기지국(700)에 포함된 모뎀에서 수행될 수도 있다. 이때, 상기 심볼 획득부(721) 및 주파수 오프셋 추정부(722)는 상기 모뎀의 구성요소로 구현될 수도 있다.

본 발명의 일 실시 예에 따라, 상기 제1 심볼 및 상기 제2 심볼이 상기 기지국(700)이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 도 7d에 도시된 바와 같이, 주파수 오프셋 추정부(722)는 채널 추정부(722-5)를 더 포함할 수도 있다.

이때에도, 주파수 오프셋 추정부(722)는 제어부(720) 에 포함된 별도의 모듈과 같은 하드웨어 또는 프로그램, 어플리케이션과 같은 소프트 웨어로 구현되거나 기지국(700)에 포함된 모뎀의 구성요소일 수 있다.

심볼 획득부(721)를 통해 획득한 제1 심볼 및 제2 심볼이 기준 신호로부터 획득된 심볼인 경우, 변환부(722-1)는 상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행할 수 있다. 그리고 보상부(722-2)는 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행할 수 있다.

채널 추정부(722-5)는 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 상기 제1 심볼 및 상기 제2 심볼의 FFT 출력에 대해, 채널 추정을 수행하여 잡음을 제거할 수 있다.

그리고 상관도 계산부(722-3)는 상기 채널 추정부(722-5)를 통해 잡음이 제거된 출력들에 대해 상관도를 계산할 수 있다. 누적부(722-4)는, 상기 상관도 계산부(722-3)를 통해 계산된 상관도를 누적할 수 있다. 주파수 오프셋 추정부(722)는 누적부(722-4)를 통해 누적된 상관도를 이용하여 주파수 오프셋을 추정할 수 있다.

한편, 기지국(700)은, 도 7e에 도시된 바와 같이, 누적된 상관도를 저장할 수 있는 상관도 누적 저장 영역을 포함하는 저장부(730)를 더 포함할 수 있다.

상술한 바와 같이, 기지국이 심볼에 삽입된 순환 전치(CP)를 이용하여 기지국 및 단말 간의 주파수 오프셋을 용이하게 추정할 수 있게 된다.

한편, 상술한 기지국의 구성요소들은 소프트웨어로 구현될 수 있다. 가령, 기지국의 제어부는 플래시 메모리나 기타 비휘발성 메모리를 더 포함할 수 있다. 이러한 비휘발성 메모리에는 기지국의 각각의 역할을 수행하기 위한 프로그램이 저장될 수 있다.

또한, 기지국의 제어부는 CPU 및 RAM(Random Access Memory)을 포함하는 형태로 구현될 수 있다. 제어부의 CPU는 비휘발성 메모리에 저장된 상술한 프로그램들을 RAM으로 복사한 후, 복사한 프로그램들을 실행시켜 상술한 바와 같은 기지국의 기능을 수행할 수 있다.

제어부는 기지국의 제어를 담당하는 구성이다. 제어부는 중앙처리장치, 마이크로 프로세서, 제어부, 프로세서, 운용체제(operating system) 등과 동일한 의미로 혼용되어 사용될 수 있다. 또한, 기지국의 제어부는 기지국에 포함된 송수신부 등의 다른 기능부와 함께 단일칩 시스템 (System-on-a-chip 또는 System on chip, SOC, SoC)로 구현될 수 있다.

한편, 상술한 다양한 실시 예들에 따른 기지국의 주파수 오프셋 추정 방법은 소프트웨어로 코딩되어 비일시적 판독 가능 매체(non-transitory readable medium)에 저장될 수 있다. 이러한 비일시적 판독 가능 매체는 다양한 장치에 탑재되어 사용될 수 있다.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 될 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.

100: 수신 심볼 110: 순환 전치(CP) 심볼
120: 데이터 심볼 210: 제1 심볼
220: 제2 심볼 700: 기지국
710: 송수신부 720: 제어부
721: 심볼 획득부 722: 주파수 오프셋 추정부

Claims

기지국의 주파수 오프셋(frequency offset) 추정 방법에 있어서,
수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하는 단계;
상기 수신 심볼에서 상기 CP 심볼이 존재하는 말단의 반대편 말단에서, 상기 CP 심볼에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득하는 단계; 및
상기 제1 심볼 및 상기 제2 심볼을 이용하여 주파수 오프셋을 추정하는 단계; 를 포함하는 방법.
제1항에 있어서,
상기 제1 심볼 및 상기 제2 심볼은 상기 기지국이 수신한 데이터 신호의 심볼로부터 획득하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 주파수 오프셋을 추정하는 단계는,
상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하는 단계; 및
상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정하는 단계; 를 더 포함하는 방법.
제1항에 있어서,
상기 주파수 오프셋을 추정하는 단계는,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 단계; 및
상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 단계; 를 더 포함하는 방법.
제4항에 있어서,
상기 주파수 오프셋을 추정하는 단계는,
상기 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산하는 단계;
상기 계산된 상관도를 누적하는 단계; 및
상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 단계; 를 더 포함하는 방법.
제1항에 있어서,
상기 주파수 오프셋을 추정하는 단계는,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 단계;
상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 단계;
상기 제1 심볼 및 상기 제2 심볼이 상기 기지국이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 출력들에 대해 채널 추정을 수행하여, 잡음을 제거하는 단계; 및
잡음이 제거된 상기 제1 심볼 및 상기 제2 심볼의 출력 결과에 대해 상관도를 계산하는 단계;
상기 계산된 상관도를 누적하는 단계; 및
상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 단계; 를 더 포함하는 방법.
기지국에 있어서,
심볼을 송수신하는 송수신부; 및
상기 송수신부를 통해 수신된 수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol) 및 상기 수신 심볼에서 상기 CP가 존재하는 말단의 반대편 말단에서, 상기 CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 이용하여, 주파수 오프셋을 추정하는 제어부; 를 포함하는 기지국.
제7항에 있어서,
상기 제어부는,
상기 송수신부를 통해 수신한 데이터 신호의 심볼로부터 상기 제1 심볼 및 상기 제2 심볼을 획득하고, 상기 제1 심볼 및 제2 심볼을 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 기지국.
제7항에 있어서,
상기 제어부는,
상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하고, 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 기지국.
제7항에 있어서,
상기 제어부는,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하고, 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 것을 특징으로 하는 기지국.
제10항에 있어서,
상기 제어부는,
상기 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산하고, 상기 계산된 상관도를 누적하며, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 기지국.
제7항에 있어서,
상기 제어부는,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하고, 상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하며, 상기 제1 심볼 및 상기 제2 심볼이 상기 기지국이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 출력들에 대해, 채널 추정을 수행하여 잡음을 제거하고, 잡음이 제거된 상기 제1 심볼 및 상기 제2 심볼의 출력 결과에 대해 상관도를 계산하며, 상기 계산된 상관도를 누적하고, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 기지국.
기지국의 모뎀에 있어서,
수신 심볼의 순환 전치(cyclic prefix, CP) 심볼을 제거한 제1 심볼(symbol)을 획득하고, 상기 수신 심볼에서 상기 CP가 존재하는 말단의 반대편 말단에서, 상기 CP에 대응되는 길이의 데이터를 제거한 제2 심볼(symbol)을 획득하는 심볼 획득부; 및
상기 제1 심볼 및 상기 제2 심볼을 이용하여 주파수 오프셋을 추정하는 주파수 오프셋 추정부; 를 포함하는 모뎀.
제13항에 있어서,
상기 심볼 획득부는,
데이터 신호의 심볼로부터 상기 제1 심볼 및 상기 제2 심볼을 획득하는 것을 특징으로 하는 모뎀.
제13항에 있어서,
상기 주파수 오프셋을 추정부는,
상기 제1 심볼 및 상기 제2 심볼을 데이터 신호의 심볼로부터 획득한 경우, 상기 제2 심볼의 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정하고, 상기 제1 심볼 및 상기 CP 심볼을 제외한 나머지 데이터 심볼을 0으로 설정한 제2 심볼을 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 모뎀.
제13항에 있어서,
상기 주파수 오프셋 추정부는,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 변환부; 및
상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 보상부; 를 더 포함하는 모뎀.
제16항에 있어서,
상기 보상부를 통해 타임 오프셋 보상을 수행한 출력 및 상기 타임 오프셋 보상을 수행하지 않은 출력 결과에 대해 상관도를 계산하는 상관도 계산부; 및
상기 계산된 상관도를 누적하는 누적부; 를 더 포함하고,
상기 오프셋 추정부는, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 모뎀.
제13항에 있어서,
상기 제1 심볼 및 상기 제2 심볼에 대해 고속 푸리에 변환(fast fourier transform, FFT)을 수행하는 변환부;
상기 제1 심볼에 대해 FFT를 수행한 출력 및 상기 제2 심볼에 대해 FFT를 수행한 출력 중 적어도 하나의 출력에 대해 타임 오프셋 보상(time offset compensation)을 수행하는 보상부;
상기 제1 심볼 및 상기 제2 심볼이 상기 기지국이 수신한 기준 신호 (reference sigmal, RS)로부터 획득된 심볼인 경우, 상기 타임 오프셋 보상이 수행되거나 수행되지 않은 출력들에 대해, 채널 추정을 수행하여 잡음을 제거하는 채널 추정부;
잡음이 제거된 상기 제1 심볼 및 상기 제2 심볼의 출력 결과에 대해 상관도를 계산하는 상관도 계산부; 및
상기 계산된 상관도를 누적하는 누적부; 를 더 포함하고,
상기 오프셋 추정부는, 상기 누적된 상관도를 이용하여 주파수 오프셋을 추정하는 것을 특징으로 하는 모뎀.