KR20170023383A - 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법 - Google Patents

신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법 Download PDF

Info

Publication number
KR20170023383A
KR20170023383A KR1020160008220A KR20160008220A KR20170023383A KR 20170023383 A KR20170023383 A KR 20170023383A KR 1020160008220 A KR1020160008220 A KR 1020160008220A KR 20160008220 A KR20160008220 A KR 20160008220A KR 20170023383 A KR20170023383 A KR 20170023383A
Authority
KR
South Korea
Prior art keywords
liquid conductive
conductive structure
substrate
pattern
liquid
Prior art date
Application number
KR1020160008220A
Other languages
English (en)
Other versions
KR102333170B1 (ko
Inventor
박찬우
구재본
나복순
박래만
오지영
이상석
정순원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US15/220,145 priority Critical patent/US9865559B2/en
Priority to CN201610644461.1A priority patent/CN106469676B/zh
Publication of KR20170023383A publication Critical patent/KR20170023383A/ko
Application granted granted Critical
Publication of KR102333170B1 publication Critical patent/KR102333170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 기판 상의 포토레지스트 층의 일부를 제거하여, 적어도 하나의 패턴 슬릿을 포함하는 포토레지스트 패턴을 형성하는 것; 상기 포토레지스트 패턴 상에 액상 전도성 물질을 도포하여, 상기 패턴 슬릿 내에 액상 전도성 구조체를 형성하는 것; 상기 포토레지스트 패턴을 제거한 후, 상기 액상 전도성 구조체 상에 신축 가능한 제1 절연 층을 형성하는 것; 및 상기 액상 전도성 구조체 및 상기 제1 절연 층을 상기 기판으로부터 분리하는 것을 포함하는 신축성 배선의 제조 방법 및 신축성 집적 회로의 제조 방법에 관한 것이다.

Description

신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법{Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit}
본 발명은 신축성 배선의 제조 방법과 신축성 집적 회로의 제조 방법에 관한 것이다.
신축성 전자 디바이스는 외부에서 작용하는 응력에 의해 기판이 확장(expended)되더라도 전기적인 기능을 그대로 유지할 수 있다. 신축성 전자 디바이스는 단순한 휨 (bendable) 및/또는 유연(flexible) 소자의 한계를 뛰어넘어 로봇용 센서 피부, wearable 통신 소자, 인체내장/부착형 바이오 소자, 차세대 디스플레이 등 다양한 분야의 응용 가능성을 가지고 있다.
신축성 전자 디바이스를 구현하기 위해 회로가 형성되는 기판에 주름을 형성하여 소자의 신축성을 확보하는 기술, 금속 배선 대신에 전도성을 갖는 신축성 유기물 도체 소재를 사용하는 기술, 또는 금속 배선을 늘어나기 쉬운 2차원 평면 스프링 형태로 패터닝하는 기술을 가지고 있다.
본 발명이 해결하고자 하는 과제는 신축 가능한 액상 전도성 구조체를 갖는 신축성 배선과 신축성 집적회로의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위하여, 본 발명의 실시예에 따른 신축성 배선의 제조 방법은, 기판 상의 포토레지스트 층의 일부를 제거하여, 적어도 하나의 패턴 슬릿을 포함하는 포토레지스트 패턴을 형성하는 것; 상기 포토레지스트 패턴 상에 액상 전도성 물질을 도포하여, 상기 패턴 슬릿 내에 액상 전도성 구조체를 형성하는 것; 상기 포토레지스트 패턴을 제거한 후, 상기 액상 전도성 구조체 상에 신축 가능한 제1 절연 층을 형성하는 것; 및 상기 액상 전도성 구조체 및 상기 제1 절연 층을 상기 기판으로부터 분리하는 것을 포함한다.
일 실시예에서, 상기 패턴 슬릿은 서로 대향된 측벽들을 포함하고, 상기 측벽들은 상기 기판과 예각을 이룰 수 있다.
일 실시예에서, 상 상기 액상 전도성 구조체는 상기 측벽들의 최단 이격 거리에 대응되는 폭을 가질 수 있다.
일 실시예에서, 상기 액상 전도성 구조체는 상기 패턴 슬릿을 따라 연장될 수 있다.
일 실시예에서, 상기 기판으로부터 분리된 상기 액상 전도성 구조체의 하부에 신축 가능한 제2 절연 층을 형성하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 액상 전도성 물질은 액상 금속을 포함할 수 있다.
일 실시예에서, 상기 액상 금속은 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함할 수 있다.
일 실시예에서, 상기 제1 신축성 절연 층은 탄성 중합체를 포함할 수 있다.
일 실시예에서, 상기 탄성 중합체는, PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)을 포함할 수 있다.
상기 과제를 달성하기 위하여, 본 발명의 실시예에 따른 신축성 집적 회로의 제조 방법은, 서로 이격된 적어도 2개의 전자소자들이 배치된 기판 상에 포토레지스트 층을 형성하는 것; 상기 포토레지스트 층의 일부를 제거하여, 적어도 하나의 패턴 슬릿을 포함하는 포토레지스트 패턴을 형성하는 것; 상기 포토레지스트 패턴에 액상 전도성 물질을 도포하여, 상기 패턴 슬릿 내에 액상 전도성 구조체를 형성하는 것; 상기 포토레지스트 패턴을 제거한 후, 상기 액상 전도성 구조체 및 상기 전자소자들 상에 신축 가능한 제1 절연 층을 형성하는 것; 및 상기 액상 전도성 구조체, 상기 전자소자들 및 상기 제1 절연 층을 상기 기판으로부터 분리하는 것을 포함한다.
일 실시예에서, 상기 패턴 슬릿은 서로 대향되는 측벽들을 포함하고, 상기 측벽들은 상기 기판과 예각을 이룰 수 있다.
일 실시예에서, 상기 측벽들의 최단 이격 거리는 상기 전자소자들의 이격 거리보다 크게 형성될 수 있다.
일 실시예에서, 상기 액상 전도성 물질은 액상 금속을 포함할 수 있다.
일 실시예에서, 상기 액상 금속은 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함할 수 있다.
일 실시예에서, 상기 기판으로부터 분리된 상기 액상 전도성 구조체, 상기 전자소자들 및 상기 제1 절연 층의 하부에 신축 가능한 제2 절연 층을 형성하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 액상 전도성 구조체는 서로 이격된 상기 전자소자들을 연결할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 신축성 배선과 신축성 집적회로의 제조 방법에 따르면 다음과 같은 효과가 있다.
미세한 폭을 갖는 액상 전도성 구조체를 형성하여, 복잡하고 미세한 패턴을갖는 배선을 구현할 수 있다. 복잡하고 미세한 패턴을 갖는 배선으로 전자소자들을 연결하여 집적화를 구현할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 신축성 배선을 통해 전자 소자가 연결된 모습을 나타낸 평면도이다.
도 2는 도 1의 I-I' 선에 따른 단면도이다.
도 3 내지 도 12은 본 발명의 일 실시예에 따른 신축성 배선의 제조 공정들을 순차적으로 나타낸 도면들이다.
도 13는 본 발명의 일 실시예에 따른 신축성 집적 회로를 나타낸 평면도이다.
도 14는 도 13의 II-II' 선에 따른 단면도이다.
도 15 내지 도 22는 본 발명의 일 실시예에 따른 신축성 집적 회로의 제조 공정들을 순차적으로 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들에 의하여 신축성 배선 및 신축성 집적 회로의 제조 방법을 설명하기 위한 도면들을 참조하여 본 발명에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 신축성 배선을 통해 전자 소자가 연결된 모습을 나타낸 평면도이다. 도 2는 도 1의 I-I' 선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 복수의 전자소자들(E1, E2)은 서로 이격 배치될 수 있다. 신축성 배선(1)은 복수의 전자소자들(E1, E2)의 각각과 연결될 수 있다. 예를 들면, 2개의 전자소자들(E1, E2)의 각각은 신축성 배선(1)의 양단에 연결될 수 있다.
신축성 배선(1)은 적어도 일 방향으로 신축 가능하여, 웨어러블(wearable) 통신 소자, 인체 내장/부착형 바이오 소자 등에 사용될 수 있다. 본 발명의 일 실시예에서 신축성 배선(1)은 길쭉하게 형성될 수 있다. 신축성 배선(1)은 적어도 일 방향으로 신축될 수 있다. 예를 들면, 신축성 배선(1)은 길이 방향으로 신장 또는 수축될 수 있다. 이에 따라, 신축성 배선(1)은 자유롭게 밴딩(Bending)될 수 있다. 이와 달리, 다른 신축성 배선(1)은 전 방향으로 신장 또는 수축할 수 있다.
신축성 배선(1)은 액상 전도성 구조체(10) 및 절연 층(30, 40)을 포함할 수 있다. 신축성 배선(1)은 적어도 하나의 액상 전도성 구조체(10)를 포함할 수 있다. 본 발명의 일 실시예에서 신축성 배선(1)은 하나의 액상 전도성 구조체(10)를 포함하나, 이에 한정되지 않고, 2이상의 액상 전도성 구조체(10)를 포함할 수 있다.
액상 전도성 구조체(10)는 절연 층(30, 40)의 내부에 배치될 수 있다. 예를 들면, 액상 전도성 구조체(10)는 후술할 제1 절연 층(30) 및 제2 절연 층(40) 사이에 배치될 수 있다. 이에 따라, 액상 전도성 구조체(10)는 절연 층(30, 40)에 의해 외부 환경으로부터 절연될 수 있다.
액상 전도성 구조체(10)는 신축성 배선(1)이 사용되는 온도에서 액상 상태를 유지할 수 있다. 예를 들면, 신축성 배선(1)이 상온에서 사용될 경우, 액상 전도성 구조체(10)는 상온에서 액상 상태를 유지할 수 있다.
액상 전도성 구조체(10)는 전기 전도성을 갖는 액상 금속을 포함할 수 있다. 액상 금속은 상온에서 액상 상태를 유지하는 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함하나, 이에 한정되는 것은 아니다. 이와 달리, 다른 실시예에서 액상 전도성 구조체(10)는 신축성 배선(1)이 사용되는 온도에서 액상 상태를 유지하는 액상 고분자 물질을 포함할 수 있다.
액상 전도성 구조체(10)는 직선 패턴으로 형성될 수 있다. 이와 달리, 다른 실시예에서 액상 전도성 구조체(10)는 지그 재그 패턴, 곡선 패턴, 그리드(grid) 패턴 등의 다양한 패턴으로 형성될 수 있다.
절연 층(30, 40)은 액상 전도성 구조체(10)를 감쌀 수 있다. 이에 따라, 절연 층(30, 40)은 액상 외부 환경으로부터 전도성 구조체(10)를 보호할 수 있다.
절연 층(30, 40)은 신축성이 있는 탄성 중합체를 포함할 수 있다. 탄성 중합체는 폴리다이메틸실록세인(polydimethylsiloxane, PDMS) 또는 폴리우레탄(polyurethane)을 포함할 수 있다. 이에 따라, 절연 층은 외력에 의해 적어도 일 방향으로 신축될 수 있다.
본 발명의 일 실시예에서 절연 층(30, 40)은 제1 절연 층(30) 및 제2 절연 층(40)을 포함할 수 있다. 제1 절연 층(30) 및 제2 절연 층(40)은 두께가 얇게 형성될 수 있다. 이에 따라, 제1 절연 층(30) 및 제2 절연 층(40)은 외력에 의해 쉽게 신축될 수 있다.
제1 절연 층(30)은 액상 전도성 구조체(10)의 상부에 배치될 수 있다. 예를 들면, 제1 절연 층(30)은 액상 전도성 구조체(10)의 상부를 덮도록 배치될 수 있다.
제2 절연 층(40)은 액상 전도성 구조체(10)의 하부에 배치될 수 있다. 이에 따라, 액상 전도성 구조체(10)는 제1 절연 층(30) 및 제2 절연 층(40) 사이에 배치될 수 있다. 즉, 제1 절연 층(30) 및 제2 절연 층(40)은 액상 전도성 구조체(10)를 감싸는 샌드위치 구조를 형성하여, 액상 전도성 구조체(10)를 외부 환경으로부터 절연할 수 있다.
제1 절연 층(30) 및 제2 절연 층(40)은 동일한 재질일 수 있다. 이에 따라, 제1 절연 층(30) 및 제2 절연 층(40)은 동일한 신축율을 가질 수 있다. 즉, 제1 절연 층(30) 및 제2 절연 층(40)은 외력에 의해 서로 대응되게 신축될 수 있다. 이와 달리, 다른 실시예에서 제1 절연 층(30) 및 제2 절연 층(40)은 상이한 재질일 수 있다.
제1 절연 층(30) 및 제2 절연 층(40)은 서로 대응되는 형상일 수 있다. 본 발명의 일 실시예에서, 제1 절연 층(30) 및 제2 절연 층(40)은 단면이 사각 형상일 수 있다. 이와 달리, 다른 실시예에서, 제1 절연 층(30) 및 제2 절연 층(40)의 단면은 반원형, 삼각형 등의 다양한 형상일 수 있다.
제1 절연 층(30) 및 제2 절연 층(40)은 적어도 일 방향으로 신장 또는 수축할 수 있다. 예를 들면, 제1 절연 층(30) 및 제2 절연 층(40)은 신축성 배선(1)의 길이 방향으로 신축될 수 있다.
신축성 배선(1)은 제1 절연 층(30)과 제2 절연 층(40)의 사이 및/또는 액상 전도성 구조체(10)와 제2 절연 층(40) 사이에 접착 층(미도시)을 더 포함할 수 있다. 접착 층은 제1 절연 층(30)과 제2 절연 층(40) 간의 접착력 및/또는 액상 전도성 구조체(10)와 제2 절연 층(40) 간의 접착력을 향상시킬 수 있다.
도 3 내지 도 13은 본 발명의 일 실시예에 따른 신축성 배선의 제조 공정들을 순차적으로 나타낸 도면들이다.
도 3을 참조하면, 희생 층(55)이 기판(50) 상에 형성될 수 있다. 예를 들면, 희생 층(55)은 화상 화학 기상 증착(Chemical Vapor Deposition), 물리 기상 증착(Physical Vapor Deposition), 또는 원자 증 증착(Atomic Layer Deposition)을 수행하여 기판(50) 상에 형성될 수 있다.
기판(50)은 희생 층(55)이 형성되는 상부가 평평할 수 있다. 이와 달리, 다른 실시예에서 기판(50)은 상부가 굴곡질 수 있다. 기판(50)은 실리콘 기판, 유리 기판, 절연 기판 및 고분자 기판 중 어느 하나일 수 있다. 기판(50)은 후속 공정 시 제거되기 때문에 재료에 한정하지 않는다.
희생 층(55)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), 알루미늄 산화막(Al2O3), 또는 유기막일 수 있다. 희생 층(55)은 기판(50)이 실리콘 기판일 경우, 실리콘 기판의 상부가 자연적으로 산화되어 형성될 수 있다.
도 4를 참조하면, 포토레지스트 층(60)은 기판(50) 상에 형성될 수 있다. 예를 들면, 포토레지스트 층(60)은 스핀 코딩 방법 등으로 기판(50) 상에 형성된 희생 층(55) 상에 포토레지스트(Photoresist)를 도포하여 형성될 수 있다.
이하, 기판 상에 형성된다는 것은 기판(50)의 상부와 접촉하며 배치되는 것과 희생 층(55)상에 형성되어 기판(50)의 상에 이격 배치되는 것을 모두 포함하는 의미일 수 있다.
도 5를 참조하면, 포토레지스트 층(60) 상에 포토 마스크(70)가 배치될 수 있다. 포토 마스크(70)는 적어도 하나의 슬릿(71)을 포함할 수 있다. 본 발명의 일 실시예에서 포토 마스크(70)는 2개의 슬릿(71)을 포함할 수 있다. 포토레지스트 층(60)은 포토 마스크(70)의 슬릿들(71)을 통해 빛(L)에 노출될 수 있다.
포토레지스트(photoresist)는 빛(L)에 노출될 때, 약품에 대한 내성이 변화하는 고분자 재료일 수 있다. 포토레지스트는 빛(L)에 노출될 때, 약품에 대하여 불용성이 되는 네거티브형(negative type) 및 약품에 대하여 가용성이 되는 포지티브형(positive type)을 포함할 수 있다.
본 발명의 일 실시예에서 포토레지스트는 네거티브형(negative type)일 수 있다. 그러므로, 빛(L)에 노출된 포토레지스트 층(60)(이하, 노출 영역이라 지칭함)은 남고, 빛(L)에 노출되지 않은 포토레지스트 층(60)(이하, 비 노출 영역이라 지칭함)은 제거될 수 있다. 이에 따라, 포토레지스트 층(60)은 포토 마스크(70)의 슬릿들(71)을 통해 빛에 노출되지 않은 영역에 패턴 슬릿(65, 도 6 참고)이 형성될 수 있다.
포토레지스트 층(60)으로 입사된 빛(L)은 포토레지스트 층(60)에서 집광되도록 굴절될 수 있다. 이에 따라, 노출 영역과 비 노출 영역 사이에 입사된 빛(L)은 굴절되어, 기판(50)과 예각을 이룰 수 있어, 후술할 패턴 슬릿(65, 도 7 참조)은 기판(50)과 예각(θ₁, θ₂)을 이루는 측벽들(65a, 65b, 도 7 참고)을 포함할 수 있다.
도 6은 도 5의 포토리소그래피 공정에 의해 형성된 포토레지스트 패턴을 나타낸 평면도이다. 도 7은 도 6의 I-I' 선에 따른 단면도이다.
도 6 내지 도 7을 참조하면, 포토레지스트 층(60)은 일부가 제거될 수 있다. 이에 따라, 포토레지스트 패턴(60')은 기판(50) 상의 희생 층(55)의 일부를 노출시키는 적어도 하나의 패턴 슬릿(65)을 포함할 수 있다.
본 발명의 일 실시예에서 패턴 슬릿(65)은 포토리소그래피 공정을 통해 포토레지스트 패턴(60')에 형성될 수 있다. 패턴 슬릿(65)은 기판(50) 상의 희생 층(55)의 일부를 노출시킬 수 있다.
포토레지스트 패턴(60')의 패턴 슬릿(65)은 서로 대향된 측벽들(65a, 65b)을 포함할 수 있다. 측벽들(65a, 65b)은 기판(50)과 예각(θ₁, θ₂)을 형성할 수 있다. 즉, 측벽들(65a, 65b)은 역 경사(reverse slope) 구조일 수 있다. 역 경사(reverse slope) 구조는 측벽들(65a, 65b)의 이격 거리가 기판(50)으로부터 멀어질수록 일정하게 감소하는 구조를 의미할 수 있다. 이에 따라, 포토레지스트 패턴(60') 및 패턴 슬릿(65)에 의해 노출된 부분에 액상 전도성 물질을 도포하는 후속 공정에서, 액상 전도성 물질은 측벽들(65a, 65b)에 도포되지 않을 수 있다.
본 발명의 일 실시예에서 패턴 슬릿(65)은 직선 패턴으로 형성될 수 있다. 이와 달리, 다른 실시예에서 패턴 슬릿(65)은 포토 마스크(70, 도 5 참고)의 슬릿들(71, 도 5 참고)의 패턴에 의해 지그 재그 패턴, 곡선 패턴, 그리드(grid) 패턴 등의 다양한 패턴으로 형성될 수 있다.
도 8을 참조하면, 포토레지스트 패턴(60')에 패턴 슬릿(65)이 형성된 후, 액상 전도성 물질이 포토레지스트 패턴(60') 및 패턴 슬릿(65)에 의해 노출된 부분에 도포될 수 있다.
본 발명의 일 실시예에서 액상 전도성 물질은 롤러(R)를 통해 포토레지스트 패턴(60') 및 패턴 슬릿(65)에 노출된 희생 층(55) 상에 도포될 수 있다. 이에 따라, 액상 전도성 물질 층(20)이 포토레지스트 패턴(60') 상에 형성될 수 있다. 그리고, 액상 전도성 구조체(10)가 패턴 슬릿(65) 내에 형성될 수 있다. 예를 들면, 액상 전도성 구조체(10)는 패턴 슬릿(65)에 의해 노출된 희생 층(55) 상에 형성될 수 있다.
액상 전도성 구조체(10)는 측벽들(65a, 65b)의 최단 이격 거리(D)에 대응되는 폭(W)을 가질 수 있다. 즉, 액상 전도성 구조체(10)는 측벽들(65a, 65b)의 최단 이격 거리(D)와 오차 범위 내의 폭을 가질 수 있다. 이에 따라, 신축성 배선(1, 도 1 참고)은 포토리소그래피 공정을 통해 측벽들(65a, 65b)의 최단 이격 거리(D)를 조절하여, 액상 전도성 구조체(10)의 미세한 폭(W)을 구현할 수 있다. 여기서, 오차 범위는 액상 전도성 물질의 점도와 관련이 있다. 이에 따라, 액상 전도성 물질의 점도가 높은 경우, 액상 전도성 구조체(10)의 폭(W)은 측벽들(65a, 65b)의 최단 이격 거리(D)보다 미세하게 작을 수 있다. 다만, 액상 전도성 물질의 점도가 낮은 경우, 액상 전도성 구조체(10)의 폭(W)은 측벽들(65a, 65b)의 최단 이격 거리(D)보다 미세하게 클 수 있다.
도 9는 액상 전도성 구조체가 형성된 후, 포토레지스트 패턴 및 액상 전도성 물질 층을 제거한 모습을 나타낸 평면도이다. 도 10은 도 9의 I-I' 선에 따른 단면도이다.
도 9 및 도 10을 참조하면, 포토레지스트 패턴(60', 도 8 참고) 상의 액상 전도성 물질 층(20, 도 8 참고) 및 포토레지스트 패턴(60')은 기판(50)으로부터 제거될 수 있다. 예를 들면, 포토레지스트 패턴(60') 및 액상 전도성 물질 층(20)이 적층된 기판(50)을 포토레지스트 스트리퍼(striper) 용액 내에 일정 시간 동안 담금으로써, 액상 전도성 물질 층(20) 및 포토레지스트 패턴(60')은 기판(50)으로부터 제거될 수 있다. 만약에 희생 층(55)이 유기 막일 때, 포토레지스트 패턴(60')과 함께 제거되지 않도록 추가 공정이 수행될 수 있다.
액상 전도성 구조체(10)는 패턴 슬릿(65, 도 7 참고)의 평면적 형상에 대응되는 패턴을 가질 수 있다. 이에 따라, 액상 전도성 구조체(10)는 패턴 슬릿(65)을 따라 연장될 수 있다. 예를 들면, 액상 전도성 구조체(10)는 패턴 슬릿(65)이 지그재그 패턴일 때, 지그 재그 패턴일 수 있다. 포토리소그래피 공정을 통해 패턴 슬릿(65)이 복잡하고 미세한 패턴으로 형성될 경우, 액상 전도성 구조체(10)는 복잡하고 미세한 패턴으로 구현할 수 있다.
도 11을 참조하면, 제1 절연 층(30)은 액상 전도성 구조체(10) 및 기판(50) 상에 형성될 수 있다. 예를 들면, 제1 절연 층(30)은 포토레지스트 패턴(60', 도 8 참고) 및 액상 전도성 물질 층(20, 도 8 참고)이 제거된 후, 절연 물질이 기판(50) 및 액상 전도성 구조체(10) 상에 도포되어 형성될 수 있다. 전술한 바와 같이, 제1 절연 층(30)은 PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)의 탄성 중합체를 포함할 수 있다.
도 12를 참조하면, 제1 절연 층(30)과 액상 전도성 구조체(10)는 외력에 의해 기판(50) 상의 희생 층(55)으로부터 분리될 수 있다. 이에 따라, 액상 전도성 구조체(10)의 하부는 외부 환경으로부터 보호되지 않아 합선 등의 위험이 발생할 수 있다.
도 1 및 도 2를 다시 참조하면, 신축 가능한 제2 절연 층(40)은 기판(50)으로부터 분리된 제1 절연 층(30) 및 액상 전도성 구조체(10)의 하부에 형성될 수 있다. 즉, 제1 절연 층(30) 및 제2 절연 층(40)은 액상 전도성 구조체(10)를 둘러싸는 샌드위치 구조를 형성할 수 있다. 이에 따라, 액상 전도성 구조체(10)는 외부 환경으로부터 보호될 수 있다. 전술한 바와 같이, 제2 절연 층(40)은 PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)의 탄성 중합체를 포함할 수 있다. 이에 따라, 복수의 전자소자들(E1, E2)을 전기적으로 연결되면서 신축 가능한 신축성 배선(1)이 제조될 수 있다.
도 13는 본 발명의 일 실시예에 따른 신축성 집적 회로를 나타낸 평면도이다. 도 14는 도 13의 II-II' 선에 따른 단면도이다. 설명의 간결함을 위해, 도 1를 참조하여 설명한 예와 실질적으로 동일한 구성요소에 대한 설명은 생략한다.
도 13 및 도 14를 참조하면, 본 발명의 일 실시예에 따른 신축성 집적 회로(2)는 전자소자들(E1, E2), 액상 전도성 구조체(10) 및 절연 층(30, 40)를 포함할 수 있다. 신축성 집적 회로(2)는 적어도 일 방향으로 신축될 수 있다. 이에 따라, 신축성 집적 회로(2)는 자유롭게 밴딩(Bending)될 수 있다. 이와 달리, 다른 신축성 집적 회로(2)는 전 방향으로 신장 또는 수축할 수 있다.
복수의 전자소자들(E1, E2)은 적어도 2개가 서로 이격 배치될 수 있다.
전자소자들(E1, E2)의 각각은 적어도 하나의 전극(G1, G2)을 포함할 수 있다. 본 발명의 일 실시예에서 전자소자들(E1, E2)의 각각은 3개의 전극(G1, G2)을 포함할 수 있다. 전자소자(E1, E2)는 전극(G1, G2)을 통해 전원을 공급받거나 데이터 신호를 송수신할 수 있다. 예를 들면, 전극(G1, G2)은 소오스 전극 및/또는 드레인 전극일 수 있다. 전자소자들은 절연 층의 내부에 배치될 수 있다.
액상 전도성 구조체(10)는 서로 이격 배치된 적어도 2개의 전자소자들을 전기적으로 연결할 수 있다. 예를 들면, 액상 전도성 구조체(10)는 전자소자들(E1, E2)의 각각의 전극(G1, G2)에 연결되어, 서로 이격된 전자소자들(E1, E2)을 전기적으로 연결할 수 있다. 액상 전도성 구조체(10)는 직선 형상일 수 있으나, 이에 한정되는 것은 아니며, 지그재그 형상, 곡선 형상 등의 다양한 형상으로 이루어질 수 있다.
액상 전도성 구조체(10)의 일단은 제1 전자소자(E1)의 일부를 덮을 수 있다. 이에 따라, 액상 전도성 구조체(10)는 제1 전자소자(E1)의 전극(G1)과 전기적으로 연결될 수 있다. 또한, 액상 전도성 구조체(10)의 타단은 제2 전자소자(E2)의 일부를 덮을 수 있다. 이에 따라, 액상 전도성 구조체(10)는 제2 전자소자(E2)의 전극(G2)과 전기적으로 연결될 수 있다.
액상 전도성 구조체(10)는 액상 전도성 구조체(10)는 전기 전도성을 갖는 액상 금속을 포함할 수 있다. 액상 전도성 구조체(10)는 절연 층(30, 40)의 내부에 배치될 수 있다.
절연 층(30, 40)은 전자소자들(E1, E2)과 액상 전도성 구조체(10)를 감쌀 수 있다. 이에 따라, 절연 층(30, 40)은 전자소자들(E1, E2)와 액상 전도성 구조체(10)를 외부 환경으로부터 보호할 수 있다. 절연 층(30, 40)은 신축성이 있는 탄성 중합체를 포함할 수 있다.
도 15 내지 도 22는 본 발명의 일 실시예에 따른 신축성 집적 회로의 제조 공정들을 순차적으로 나타낸 단면도이다. 설명의 간결함을 위해, 도 3 내지 12을 참조하여 설명한 예와 실질적으로 동일한 구성요소에 대한 설명은 생략한다.
도 15를 참조하면, 적어도 2개의 전자소자들(E1, E2)은 기판(50) 상에 서로 이격 배치될 수 있다. 예를 들면, 전자소자들(E1, E2)은 희생 층(55)상에 서로 이격 배치될 수 있다.
본 발명의 일 실시예에서 신축성 집적 회로(2)는 기판(50)의 제1 영역(A) 상에 배치된 제1 전자소자(E1) 및 기판(50)의 제2 영역(B) 상에 배치되어, 제1 전자소자(E1)과 이격 배치된 제2 전자소자(E2)를 포함할 수 있다. 여기서, 기판(50)은 제1 전자소자(E1)가 배치되는 제1 영역(A) 및 제2 전자소자(E2)가 배치되는 제2 영역(B)을 포함할 수 있다. 또한, 기판(50)은 제1 및 제2 전자소자(E1, E2) 사이의 제3 영역(C)을 포함할 수 있다.
도 16을 참조하면, 포토레지스트는 서로 이격된 적어도 2개의 전자소자들(E1, E2)이 배치된 기판(50) 상에 도포될 수 있다. 이에 따라, 포토레지스트 층(60)이 기판(50) 및 전자소자들(E1, E2) 상에 배치될 수 있다.
도 17 및 도 18을 참조하면, 포토레지스트 층(60)은 일부가 제거될 수 있다. 이에 따라, 본 발명의 일 실시예에서 포토레지스트 패턴(60')은 기판(50) 상의 희생 층(55)의 일부 및 전자소자들(E1, E2)의 일부를 노출시키는 적어도 하나의 패턴 슬릿(65)을 포함할 수 있다. 이와 달리, 다른 실시예에서 포토레지스트 패턴(60')은 기판(50)의 일부 및 전자 소자들(E1, E2)의 일부를 노출시키는 적어도 하나의 패턴 슬릿(65)을 포함할 수 있다.
본 발명의 일 실시예에서 패턴 슬릿(65)은 포토리소그래피 공정을 통해 포토레지스트 패턴(60')에 형성될 수 있다. 패턴 슬릿(65)은 서로 대향된 측벽들(65a, 65b)을 포함할 수 있다. 측벽들(65a, 65b)은 기판(50)과 예각(θ₁, θ₂)을 형성할 수 있다. 즉, 측벽들(65a, 65b)은 역 경사(reverse slope) 구조일 수 있다.
측벽들(65a, 65b)의 최단 이격 거리(D1)는 서로 이격된 전자소자들(E1, E2)의 이격 거리(D2)보다 크게 형성될 수 있다. 이에 따라, 패턴 슬릿(65)은 기판(50)의 제3 영역(C)에 대응된 희생층(55), 제1 전자소자(E1)의 일부 및 제2 전자소자(E2)의 일부를 외부로 노출시킬 수 있다.
도 19를 참고하면, 포토레지스트 패턴(60')에 패턴 슬릿(65)을 형성한 후, 액상 전도성 물질이 포토레지스트 패턴(60') 및 패턴 슬릿(65)에 의해 노출된 부분에 도포될 수 있다. 이에 따라, 액상 전도성 물질 층(20)이 포토레지스트 패턴(60') 상에 형성될 수 있다. 그리고, 액상 전도성 구조체(10)가 패턴 슬릿(65) 내에 형성될 수 있다. 예를 들면, 액상 전도성 구조체(10)는 패턴 슬릿(65)에 의해 노출된 희생 층(55), 제1 전자소자(E1)의 일부 및 제2 전자소자(E2)의 일부에 형성될 수 있다. 여기서, 패턴 슬릿(65)에 의해 노출된 희생 층(55)은 기판(50)의 제3 영역(C)에 대응된 희생 층(55) 부분을 의미할 수 있다.
이에 따라, 액상 전도성 구조체(10)는 일단이 제1 전자소자(E1)의 상부 일부를 덮도록 형성되고, 타단이 제2 전자소자(E2)의 상부 일부를 덮도록 형성될 수 있다. 액상 전도성 구조체(10)의 양단에 서로 이격된 전자소자들(E1, E2)의 각각이 전기적으로 연결될 수 있다.
액상 전도성 구조체(10)는 패턴 슬릿(65)의 평면적 형상에 대응되는 패턴을 가질 수 있다. 이에 따라, 액상 전도성 구조체(10)는 패턴 슬릿(65)을 따라 연장될 수 있다. 예를 들면, 액상 전도성 구조체(10)는 패턴 슬릿(65)이 지그재그 패턴일 때, 지그재그 패턴을 가질 수 있다. 액상 전도성 물질은 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함하는 액상 금속을 포함할 수 있다.
도 20을 참고하면, 포토레지스트 층(60) 상의 액상 전도성 물질 층(20, 도 19 참고) 및 포토레지스트 패턴(60', 도 19 참고)은 기판(50)으로부터 제거될 수 있다.
도 21을 참고하면, 제1 절연 층(30)은 전자소자들(E1, E2), 액상 전도성 구조체(10)상에 형성될 수 있다. 제1 절연 층(30)은 기판(50) 또는 희생 층(55) 상에 형성될 수 있다. 제1 절연 층(30)은 PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)의 탄성 중합체를 포함할 수 있다.
도 22를 참고하면, 제1 절연 층(30), 액상 전도성 구조체(10) 및 전자소자들(E1, E2)은 외력에 의해 기판(50) 상의 희생 층(55)으로부터 분리될 수 있다.
도 13 및 도 14를 다시 참고하면, 신축 가능한 제2 절연 층(40)은 기판(50)으로부터 분리된 전자소자들(E1, E2), 제1 절연 층(30) 및 액상 전도성 구조체(10)의 하부에 형성될 수 있다. 이에 따라, 신축성 집적 회로(2)가 완성될 수 있다. 제2 절연 층(40)은 PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)의 탄성 중합체를 포함할 수 있다. 이에 따라, 전자소자들(E1, E2)의 각각이 전기적으로 연결되면서 신축 가능한 집적 회로가 제조될 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
1: 신축성 배선 2: 신축성 집적 회로
10: 액상 전도성 구조체 20: 액상 전도성 물질 층
30: 제1 절연 층 40: 제2 절연 층
50: 기판 55: 희생 층
60: 포토레지스트 층 60': 포토레지스트 패턴
65: 패턴 슬릿 65a, 65b: 측벽
70: 포토 마스크 71: 슬릿

Claims (16)

  1. 기판 상의 포토레지스트 층의 일부를 제거하여, 적어도 하나의 패턴 슬릿을 포함하는 포토레지스트 패턴을 형성하는 것;
    상기 포토레지스트 패턴 상에 액상 전도성 물질을 도포하여, 상기 패턴 슬릿 내에 액상 전도성 구조체를 형성하는 것;
    상기 포토레지스트 패턴을 제거한 후, 상기 액상 전도성 구조체 상에 신축 가능한 제1 절연 층을 형성하는 것; 및
    상기 액상 전도성 구조체 및 상기 제1 절연 층을 상기 기판으로부터 분리하는 것을 포함하는 신축성 배선의 제조 방법.
  2. 제1항에 있어서,
    상기 패턴 슬릿은 서로 대향된 측벽들을 포함하고,
    상기 측벽들은 상기 기판과 예각을 이루는 신축성 배선의 제조 방법.
  3. 제2항에 있어서,
    상기 액상 전도성 구조체는 상기 측벽들의 최단 이격 거리에 대응되는 폭을 갖는 신축성 배선의 제조 방법.
  4. 제1항에 있어서,
    상기 액상 전도성 구조체는 상기 패턴 슬릿을 따라 연장되는 신축성 배선의 제조 방법.
  5. 제1항에 있어서,
    상기 기판으로부터 분리된 상기 액상 전도성 구조체의 하부에 신축 가능한 제2 절연 층을 형성하는 것을 더 포함하는 신축성 배선의 제조 방법.
  6. 제1항에 있어서,
    상기 액상 전도성 물질은 액상 금속을 포함하는 신축성 배선의 제조 방법.
  7. 제6항에 있어서,
    상기 액상 금속은 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함하는 신축성 배선의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 신축성 절연 층은 탄성 중합체를 포함하는 신축성 배선의 제조 방법.
  9. 제8항에 있어서,
    상기 탄성 중합체는, PDMS(Poly-Dimethyllesiloxane) 또는 폴리우레탄(polyurethane)을 포함하는 신축성 배선의 제조 방법.
  10. 서로 이격된 적어도 2개의 전자소자들이 배치된 기판 상에 포토레지스트 층을 형성하는 것;
    상기 포토레지스트 층의 일부를 제거하여, 적어도 하나의 패턴 슬릿을 포함하는 포토레지스트 패턴을 형성하는 것;
    상기 포토레지스트 패턴에 액상 전도성 물질을 도포하여, 상기 패턴 슬릿 내에 액상 전도성 구조체를 형성하는 것;
    상기 포토레지스트 패턴을 제거한 후, 상기 액상 전도성 구조체 및 상기 전자소자들 상에 신축 가능한 제1 절연 층을 형성하는 것; 및
    상기 액상 전도성 구조체, 상기 전자소자들 및 상기 제1 절연 층을 상기 기판으로부터 분리하는 것을 포함하는 신축성 집적 회로의 제조 방법.
  11. 제10항에 있어서,
    상기 패턴 슬릿은 서로 대향되는 측벽들을 포함하고,
    상기 측벽들은 상기 기판과 예각을 이루는 신축성 집적 회로의 제조 방법.
  12. 제11항에 있어서,
    상기 측벽들의 최단 이격 거리는 상기 전자소자들의 이격 거리보다 크게 형성되는 신축성 집적 회로의 제조 방법.
  13. 제10항에 있어서,
    상기 액상 전도성 물질은 액상 금속을 포함하는 신축성 집적 회로의 제조 방법.
  14. 제13항에 있어서,
    상기 액상 금속은 갈륨(Ga) 및 인듐(In)을 포함하는 합금을 포함하는 신축성 집적 회로의 제조 방법.
  15. 제10항에 있어서,
    상기 기판으로부터 분리된 상기 액상 전도성 구조체, 상기 전자소자들 및 상기 제1 절연 층의 하부에 신축 가능한 제2 절연 층을 형성하는 것을 더 포함하는 신축성 집적 회로의 제조 방법.
  16. 제10항에 있어서,
    상기 액상 전도성 구조체는 서로 이격된 상기 전자소자들을 연결하는 신축성 집적 회로의 제조 방법.
KR1020160008220A 2015-08-21 2016-01-22 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법 KR102333170B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/220,145 US9865559B2 (en) 2015-08-21 2016-07-26 Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit
CN201610644461.1A CN106469676B (zh) 2015-08-21 2016-08-08 制造可拉伸导线的方法和制造可拉伸集成电路的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150118196 2015-08-21
KR1020150118196 2015-08-21

Publications (2)

Publication Number Publication Date
KR20170023383A true KR20170023383A (ko) 2017-03-03
KR102333170B1 KR102333170B1 (ko) 2021-12-01

Family

ID=58410736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008220A KR102333170B1 (ko) 2015-08-21 2016-01-22 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법

Country Status (1)

Country Link
KR (1) KR102333170B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016159A (ko) * 2017-08-07 2019-02-18 한국생산기술연구원 신축성 기판에 사용되는 전선 구조체의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042845A (ko) * 1996-11-28 1998-08-17 이데이노부유끼 땜납 범프의 형성 방법 및 그 장치
KR20140049314A (ko) * 2012-10-17 2014-04-25 한국전자통신연구원 신축성 전자 디바이스 및 그의 제조방법
US20140299362A1 (en) * 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof
KR20140121325A (ko) * 2013-04-04 2014-10-15 한국전자통신연구원 신축성 전자회로 및 그의 제조방법
KR20150073374A (ko) * 2013-12-23 2015-07-01 한국기계연구원 신축성을 가지는 유연 전자소자의 접속방법 및 이에 의해 제조된 유연 전자소자
JP2015133277A (ja) * 2014-01-15 2015-07-23 株式会社テクノ・コモンズ 配線構造体、電子部品ユニットおよび電気的計測デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042845A (ko) * 1996-11-28 1998-08-17 이데이노부유끼 땜납 범프의 형성 방법 및 그 장치
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
KR20140049314A (ko) * 2012-10-17 2014-04-25 한국전자통신연구원 신축성 전자 디바이스 및 그의 제조방법
US20140299362A1 (en) * 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof
KR20140121325A (ko) * 2013-04-04 2014-10-15 한국전자통신연구원 신축성 전자회로 및 그의 제조방법
KR20150073374A (ko) * 2013-12-23 2015-07-01 한국기계연구원 신축성을 가지는 유연 전자소자의 접속방법 및 이에 의해 제조된 유연 전자소자
JP2015133277A (ja) * 2014-01-15 2015-07-23 株式会社テクノ・コモンズ 配線構造体、電子部品ユニットおよび電気的計測デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016159A (ko) * 2017-08-07 2019-02-18 한국생산기술연구원 신축성 기판에 사용되는 전선 구조체의 제조방법

Also Published As

Publication number Publication date
KR102333170B1 (ko) 2021-12-01

Similar Documents

Publication Publication Date Title
US9040337B2 (en) Stretchable electronic device and method of manufacturing same
US10629744B2 (en) Electronic device and method for fabricating the same
KR101995222B1 (ko) 신축성 배선 및 그 제조 방법
Park et al. Graphene-based conformal devices
US20140299362A1 (en) Stretchable electric device and manufacturing method thereof
KR102104311B1 (ko) 전자회로의 제조 방법
KR20140060822A (ko) 신축성 박막트랜지스터의 제조방법
KR20140121325A (ko) 신축성 전자회로 및 그의 제조방법
KR102175353B1 (ko) 반도체 소자 및 그 제조 방법
KR20160096766A (ko) 신축성 투명 전극 및 이에 제조 방법
US20140077297A1 (en) Thin film transistor and method of fabricating the same
CN107406249A (zh) 柔性一次性mems压力传感器
US9865559B2 (en) Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit
KR101547257B1 (ko) 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
US8476995B2 (en) RF MEMS switch device and manufacturing method thereof
KR20170023383A (ko) 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법
JP6627392B2 (ja) 熱電変換モジュールの製造方法
KR101198409B1 (ko) 메사 하이브리드 구조를 포함하는 플렉서블 전자 회로 및 이의 제조방법
KR101855943B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
EP2854176A1 (en) Display device and method for fabricating the same
CN111309195A (zh) 一种触控模组及其制作方法、触控显示装置
US10797254B2 (en) Method of manufacturing organic semiconductor device
KR101812217B1 (ko) 신축성 하이브리드 기판을 이용한 정류 회로, 그를 포함하는 콘택트렌즈 및 그의 제조방법
JP6701565B2 (ja) 電子デバイス、電子デバイスの製造方法、及び電子デバイスを備える実装基板
KR101756847B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right