KR20170016658A - 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법 - Google Patents

고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법 Download PDF

Info

Publication number
KR20170016658A
KR20170016658A KR1020150110032A KR20150110032A KR20170016658A KR 20170016658 A KR20170016658 A KR 20170016658A KR 1020150110032 A KR1020150110032 A KR 1020150110032A KR 20150110032 A KR20150110032 A KR 20150110032A KR 20170016658 A KR20170016658 A KR 20170016658A
Authority
KR
South Korea
Prior art keywords
thin film
metal
metal oxide
oxide thin
annealing
Prior art date
Application number
KR1020150110032A
Other languages
English (en)
Inventor
임재영
김영규
박영빈
Original Assignee
인제대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제대학교 산학협력단 filed Critical 인제대학교 산학협력단
Priority to KR1020150110032A priority Critical patent/KR20170016658A/ko
Publication of KR20170016658A publication Critical patent/KR20170016658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링(counterpoise-assisted annealing) 방법에 관한 것이고, 또한 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 고분자 기판의 휨(bending)을 조절하고 금속 산화물 박막의 결정성을 향상시키는 방법에 관한 것으로서, 본 발명에 따라 제조된 금속 산화물 박막은 곡률 반경이 커질 수 있고, 비저항이 현저히 낮아질 수 있으며, 우수한 광학적 및 전기적 특성을 나타낼 수 있다.

Description

고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법{Counterpoise-assisted annealing method for metal oxide thin films on polymer substrates}
본 발명은 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링(counterpoise-assisted annealing) 방법에 관한 것이고, 또한 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 고분자 기판의 휨(bending)을 조절하고 금속 산화물 박막의 결정성을 향상시키는 방법에 관한 것이다.
II-VI 투명 전도성 산화물 ZnO는 금속 산화물 반도체이다. 이는 상온(RT)에서 넓은 밴드갭(band gap)(3.37 eV) 및 높은 엑시톤(exciton) 결합 에너지(60 meV)를 가지며, 높은 전기 전도를 나타낸다(K. Kim et al., Controllability of threshold voltage in Ag-doped ZnO nanowire field effect transistors by adjusting the diameter of active channel nanowire, Appl. Phys. Lett. 96 (2010) 083103). 또한, 적절히 높은 홀 이동도(Hall mobility)(> 1 cm2/V s)를 갖는 ZnO의 다결정성(polycrystalline) 막이 RT에서 제조될 수 있기 때문에, ZnO는 비교적 연성이며(ductile) 고분자 기판과의 우수한 호환성을 나타내는 박막으로 성형될 수 있다; 이는 플렉서블(flexible) 장치에서 사용하기에 적합한 반도체 박막을 위한 중요한 전제 조건이다(W.-J. Jeong et al., Electrical and optical properties of ZnO thin film as a function of deposition parameters, Sol. Energy Mater. Sol. Cells 65 (2001) 37; H. W. Kim et al., Low temperature growth of ZnO thin film on Si(100) substrates by metal organic chemical vapor deposition, J. Mater. Sci. Lett. 22 (2003) 1117; R. Ahuja et al., Elastic and high pressure properties of ZnO, J. Appl. Phys. 83 (1998) 8065). 고분자 기판 상에 증착된 ZnO 막은, 유리, Si 및 석영과 같은 무기 기판 상에 증착된 것보다, 적은 용적 및 우수한 기계적 인성(toughness)을 가질 뿐만 아니라 플렉서블하고 경량인, 더 많은 장점들을 갖는다(D.H. Zhang et al., Preparation of transparent conducting ZnO:Al films on polymer substrates by r. f. magnetron sputtering, Appl. Surf. Sci. 158 (2000) 43).
폴리이미드(polyimide; PI)는 열-산화 안정성, 높은 모듈러스(modulus), 우수한 마멸 내구성, 및 높은 화학적 저항성과 같은 특유의 특성으로 인해, 플렉서블 고분자 기판으로서 널리 사용된다(M. K. Ghosh et al., Polyimides: Fundamentals and Applications, Marcel Dekker, New York, 1996). 그러나, PI 기판은 횡방향(transverse direction; TD)에 따른 열팽창 계수 및 종방향(machine direction; MD)에 따른 열팽창 계수의 차이로 인해, 어닐링(annealing) 공정 동안 구부러진다. 상기 TD 및 MD는 연속 필름이 각각 이동하는, 작업 방향에 수직인 및 작업 방향에 해당하는 방향이다. 또한, PIs는 소수성이다(N. Jackson et al., Nonhermetic Encapsulation Materials for MEMS-Based Movable Microelectrodes for Long-Term Implantation in the Brain, J. Microelectromech. S. 18 (2009) 6). 따라서, ZnO 막은 졸-겔(sol-gel) 법에 의해 PI 기판 상에서 직접적으로 성장될 수 없다. 이러한 이유로, PI 기판 상에서 성장된 졸-겔-유래 ZnO 박막에 대한 연구가 거의 없었다. PI 기판의 소수성에 대한 문제는 시드층(seed layer)을 이용함으로써 해결될 수 있다. 다른 한편으로, 어닐링 동안의 PI 기판의 휨(bending)은 여전히 과제로 남아있다. 기판의 휨은 불가피하게 제조된 막에 응력(stress)을 유도하며, 이는 단위 셀을 변형시킬 수 있고 기계적 안정성 및 전기적 변수를 포함하는 막의 물리적 특성에 영향을 끼칠 수 있다(A. Shikanai et al., Biaxial strain dependence of excition resonance energies in wurtzite GaN, J. Appl. Phys. 81 (1997) 417; R. Triboulet et al., Epitaxial growth of ZnO films, Prog. Cryst. Growth. Ch. 47 (2003) 65). Tseng et al.(Z.-L. Tseng et al., The Effect of Bending on the Electrical and Optical Characteristics of Aluminum-Doped ZnO Films Deposited on Flexible Substrates, ECS J. Solid State Sci. Tech. 2(1) (2013) 16)은 플렉서블 기판 상에 증착된, Al-도핑된(doped) ZnO 막의 전기적 및 광학적 특성이 아래에 위치한 기판에 유도된 휨 응력에 상당히 의존한다는 것을 보고하였다. 또한, 플렉서블 기판의 휨이, 기판 상에 증착된 막의 화학저항성 가스-센싱 특성 및 이러한 막을 이용하여 제조된 고분자성 발광 다이오드의 성을 개선시킬 수 있다는 것이 보고되었다(A. Singh et al., Bending stress induced improved chemiresistive gas sensing characteristics of flexible cobalt-phthalocyanine thin films, Appl. Phys. Lett. 102 (2013) 132107; R. Paetzold et al., Performance of flexible polymeric light-emitting diodes under bending conditions, Appl. Phys. Lett. 82 (2003) 19).
따라서, 본 연구에서, 본 발명자들은 신규한 방법, 즉 분동추를 이용한 어닐링(counterpoise-assisted annealing; CAA)을 발명하여 고품질의 ZnO 박막을 제조하였다. 본 방법에서, 휨을 조절하기 위하여, 분동추(0, 5, 20, 또는 50 g)를 막 상에 위치시킴으로써 외부 힘이 막에 적용된다. ZnO 막의 결정성을 개선시킬 수 있는 Zn 시드층(Z. Fu et al., The effect of Zn buffer layer on growth and luminescence of ZnO films deposited on Si substrates, J. Cryst. Growth, 193 (1998) 316)이 막의 성장을 촉진시키기 위해 사용되었다. Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 구조적, 광학적 및 전기적 특성이 CAA 방법의 유효성을 입증하기 위해 조사되었다.
본 발명의 목적은 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법을 제공하는 것이고, 또한 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 고분자 기판의 휨(bending)을 조절하고 금속 산화물 박막의 결정성을 향상시키는 방법을 제공하는 것이다. 금속 산화물 박막에 본 발명에 따른 분동추를 이용한 어닐링 방법을 적용함으로써, 상기 금속 산화물 박막의 휨 정도를 조절하고자 하였으며, 최종적으로 고품질의 금속 산화물 박막을 수득하고자 하였다.
상기한 목적을 달성하기 위하여, 본 발명은, 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법으로서, 하기를 포함하는 방법을 제공한다:
(a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
(b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
(c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
또한 본 발명은, 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨(bending)을 조절하는 방법으로서, 하기를 포함하는 방법을 제공한다:
(a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
(b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
(c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
본 발명의 일 구현예에 있어서, 상기 고분자 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에테르설폰(PES) 기판일 수 있다.
본 발명의 일 구현예에 있어서, 상기 금속 타겟은 Zn, Al, Cu, Co, In, Pt, Pd, Au 또는 Ag 일 수 있다.
본 발명의 일 구현예에 있어서, 상기 금속 산화물 박막은 산화주석(SnO), 산화인듐(In2O3), 산화아연인듐(zinc indium oxide; ZIO), 산화인듐갈륨(indium galluim oxide; IGO), 산화아연주석(zinc tin oxide; ZTO), 산화인듐갈륨아연(induim gallium zinc oxide; IGZO), 산화구리(CuO), 산화카드뮴(CdO) 또는 산화알루미늄(Al2O3)일 수 있다.
본 발명의 일 구현예에 있어서, 상기 단계 (c)에서 분동추에 의해 가해진 압력이 427.42 Pa 내지 427,419.51 Pa 일 수 있다.
본 발명의 일 구현예에 있어서, 단계 (c)에서의 어닐링은 200 ℃ 내지 450 ℃의 범위에서 수행될 수 있다.
본 발명의 일 구현예에 있어서, 상기 금속 시드층의 두께는 50 nm 내지 100 nm 일 수 있다.
본 발명의 일 구현예에 있어서, 상기 금속 산화물 박막의 두께는 100 nm 내지 500 nm 일 수 있다.
본 발명의 일 구현예에 있어서, 단계 (a)에서 상기 금속 타겟은 열증착기(thermal evaporator), 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition; CVD), 분자빔 에피탁시(molecular beam epitaxy; MBE) 또는 원자층 증착(atomic layer deposition; ALD)을 이용하여 고분자 기판 상에 증착될 수 있다.
본 발명의 일 구현예에 있어서, 단계 (b)에서 상기 금속 산화물 박막은 스핀코팅, 딥코팅(dip-coating) 또는 스프레이 코팅에 의해 상기 금속 시드층 상에 증착될 수 있다.
본 발명의 일 구현예에 있어서, 상기 금속 산화물 박막의 곡률 반경이 2.0 cm 내지 4.5 cm가 되도록 상기 금속 산화물 박막의 휨이 조절될 수 있다.
본 발명은, 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨의 정도를 조절할 수 있도록 함으로써, 기존의 플렉서블한 고분자 기판의 단점이었던 휨 현상을 방지할 수 있는 효과를 나타낸다. 또한, 본 발명에 따라 어닐링된 금속 산화물 박막은 곡률 반경이 커질 수 있고, 현저히 낮은 비저항을 갖게 되며, 최종적으로 우수한 광학적 및 전기적 특성을 나타내는 고품질의 금속 산화물 박막을 수득할 수 있다.
도 1(a)는 CAA 방법을 나타내는 개략도이고, 도 1(b)는 상이한 분동추 질량에 대하여 Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 곡률 반경을 나타낸다.
도 2는 Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 XRD 패턴을 나타낸다. 도 2의 삽도는 0 g의 분동추 질량에서 어닐링된(즉, 종래의 어닐링) ZnO 박막의 SEM 이미지를 나타낸다.
도 3은 상이한 분동추 질량에 대한 ZnO 박막의 잔여 응력 및 FWHM를 나타낸다.
도 4는 상이한 분동추 질량에 대한 ZnO 박막의 RT 정상 상태 PL 스펙트럼을 나타낸다. 도 4의 삽도는 ZnO 박막의 INBE/IDLE 값을 나타낸다.
도 5는 상이한 분동추 질량에 대한 ZnO 박막의 비저항을 나타낸다.
본 발명은 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법 및 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨을 조절하는 방법에 관한 것으로서, 본 발명에 따라 제조된 금속 산화물 박막은 휨이 조절되어 곡률 반경이 커질 수 있고, 비저항이 현저히 낮으며, 우수한 광학적 및 전기적 특성을 나타낼 수 있다.
이에, 본 발명자는 이하 첨부한 도면들을 참조하여 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법 및 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨을 조절하는 방법을 개시하며, 본 발명을 상세히 설명한다. 하기에 개시된 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 또한, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지는 것으로 해석된다.
먼저 본 발명은, 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링(counterpoise-assisted annealing) 방법으로서, 하기를 포함하는 방법에 관한 것이다:
(a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
(b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
(c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
또한 본 발명은, 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨(bending)을 조절하는 방법으로서, 하기를 포함하는 방법에 관한 것이다:
(a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
(b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
(c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
일 구현예에 따르면, 본 발명에 따른 고분자 기판으로는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에테르설폰(PES) 기판 등이 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 금속 타겟으로는 Zn, Al, Cu, Co, In, Pt, Pd, Au 또는 Ag 등이 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 금속 산화물 박막으로는 산화주석(SnO), 산화인듐(In2O3), 산화아연인듐(zinc indium oxide; ZIO), 산화인듐갈륨(indium galluim oxide; IGO), 산화아연주석(zinc tin oxide; ZTO), 산화인듐갈륨아연(induim gallium zinc oxide; IGZO), 산화구리(CuO), 산화카드뮴(CdO) 또는 산화알루미늄(Al2O3) 등이 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따라 단계 (c)에서 분동추에 의해 가해진 압력은 427.42 Pa 내지 427,419.51 Pa 일 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 단계 (c)에서의 어닐링은 200 ℃ 내지 450 ℃의 범위에서 수행될 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 금속 시드층의 두께는 50 nm 내지 100 nm 일 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 금속 산화물 박막의 두께는 100 nm 내지 500 nm 일 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 단계 (a)에서 상기 금속 타겟은 열증착기(thermal evaporator), 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition; CVD), 분자빔 에피탁시(molecular beam epitaxy; MBE) 또는 원자층 증착(atomic layer deposition; ALD)을 이용하여 고분자 기판 상에 증착될 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따른 단계 (b)에서 상기 금속 산화물 박막은 스핀코팅, 딥코팅(dip-coating) 또는 스프레이 코팅에 의해 상기 금속 시드층 상에 증착될 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 따르면, 본 발명에 따라 휨이 조절된 금속 산화물 박막의 곡률 반경은 2.0 cm 내지 4.5 cm일 수 있으나, 이에 제한되는 것은 아니다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는 것은 당업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
실시예
[ 실시예 1] PI 기판 상의 Zn 증착
PI 기판이 10 분 동안의 메탄올 내에서의 초음파처리(ultrasonication)를 통해 완전히 세척되었다. 이어서, 이는 유동 질소 가스 하에서 건조되었고, 이후 열증착기(thermal evaporator) 내에 위치되었다. Zn 시드층은 열증착기 및 99.99% 순수한 Zn 금속 타겟을 이용하여 상온에서 PI 기판 상에 증착되었다. 이후, Zn 시드층은 산화되기 위하여, 공기 중에서 1 시간 동안 400℃의 노(furnace)에서 어닐링되었다. 상기 어닐링된 Zn 시드층은 이후 5℃/분으로 냉각됨으로써, 변형(strain) 하에서 파쇄되는 것을 방지하였다. 증착된 Zn 시드층의 두께는 약 100 nm 였다.
[ 실시예 2] Zn-증착된 PI 기판 상에서의 ZnO 박막의 형성
아연 아세테이트 이수화물(zinc acetate dihydrate)(Zn(CH3COO)2·2H2O)을 2-메톡시에탄올 내에 용해시킴으로써, ZnO 박막을 위한 전구체 용액이 제조되었다. 용액 내의 ZnO 전구체의 농도는 0.5 M 이었다. 모노에탄올아민(monoethanolamine; MEA)이 용액을 안정화시키고 전구체 염의 용해도를 증가시키기 위해 사용되었다. 전구체 염에 대한 MEA의 몰비는 1.0이었다. 안정화된 용액은 60℃에서 2 시간 동안 교반되었고, 그 후 이는 투명하고 균일하게 되었다. 이후, 전구체 용액은 20 초 동안 2000 rpm으로 Zn-증착된 PI 기판 상에 스핀코팅되었다. 증착된 ZnO 박막은 오븐에서 10 분 동안 150℃에서 건조되었다. 스핀코팅 및 건조 절차는 5 회 반복되었다. 증착된 최종 ZnO 박막의 두께는 약 100 nm 내지 150 nm 였다.
[ 실시예 3] ZnO 박막에 대한 CAA 방법의 적용
ZnO 박막은 CAA 방법을 사용하여 분동추 압력 하에서 60 분 동안 300℃의 노에서 어닐링되었다. 증착후(post-deposition) 어닐링 공정 동안, 본 발명자들은 도 1(a)에 나타난 바와 같이, 휨을 조절하기 위하여, 분동추(0, 5, 20, 또는 50 g)를 Zn-증착된 PI 기판 상에서 성장된 각각의 ZnO 박막(1.5 cm × 1.5 cm) 위에 위치시켰다. 즉, 분동추 5, 20, 및 50 g에 따른 ZnO 박막에 적용된 압력은 각각 5g-2,137.10Pa, 20g-8,548.39Pa, 50g-21,370.98Pa 였다. ZnO 박막의 냉각을 위한 공정은 Zn 시드층을 위한 공정과 동일하였다.
[ 실시예 4] CAA 방법이 적용된 ZnO 박막의 특성화
ZnO 박막의 구조적 특성이 Cu-Kα 조사(0.15406 nm)를 이용하여 수행된 X선 회절(X-ray diffraction; XRD) 분석에 의해 측정되었다. 이의 전기적 및 발광 특성이, 반데르포우-홀(van der Pauw-Hall) 측정, 및 20 mV의 여기 전력을 갖는 He-Cd 레이저(325 nm)와 광전 증배관(photomultiplier tube)을 갖는 0.75 m 단일-격자 모노크로메이터(single-grating monochromator)를 이용한 광발광(photoluminescence; PL)을 통해 조사되었다.
하기에서는, 상기 실시예에 따른 결과를 도면을 참조하여 기술한다. 도 1(b)는 상이한 분동추 질량에 대하여, Zn 증착된 PI 기판 상에서 성장된 ZnO 박막의 곡률 반경을 나타낸다. 곡률 반경은 질량에 따라 증가하였으며, 이는 ZnO 박막의 겉보기 휨의 정도가 분동추 질량이 증가함에 따라 점진적으로 감소하였음을 나타낸다. 이는, CAA 방법이 어닐링 동안 PI 기판 상의 ZnO 박막의 휨을 제한하는데 있어서 상당히 효과적이었음을 입증하였다.
도 2는 Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 XRD 패턴을 나타낸다. (100), (002) 및 (101) 평면에 해당하는 회절 피크가 관찰되었으며, 이는 ZnO 박막이 다결정성임을 나타내었는데, 왜냐하면 표준 데이터(JCPDS card no. 36-1451)에서 상기 XRD 피크가 ZnO 우르츠광(wurtzite) 구조로 지칭될 수 있기 때문이다. 또한, 상기 XRD 패턴은, Zn-증착된 PI 기판 상에서 성장된 ZnO 박막이 (002) 평면에 따른 배향을 선호한다는 것을 명백히 입증하였다. 도 2의 삽도는, 0 g의 분동추 질량으로 어닐링된(즉, 종래의 어닐링) ZnO 박막의 SEM 이미지를 나타낸다. 상기 SEM 이미지는, 상기 ZnO 박막의 표면 형태가 구형의 나노 크기의 결정자들(crystallites)로 이루어진 과립형 구조를 갖는다는 것을 입증하였다. CAA는 모든 샘플의 SEM 이미지에서 임의의 두드러진 변화를 생성하지 않았다는 것이 주목할만 하다. 그러나, 모든 샘플의 (002) 피크에 대한 반치전폭(full width at half maximum; FWHM) 및 피크 위치는 분명하게 분동추 질량에 의존하였다.
도 3은 ZnO 박막의 (002) 피크의 잔여 응력 및 FWHM을 나타낸다; 상기 값들은 XRD 데이터로부터 유추되었다. 잔여 응력은 하기 방정식을 이용하여 산출되었다(J. W. Jeon et al., Effect of substrate temperature on residual stress of ZnO thin films prepared by ion beam deposition, Electron. Mater. Lett. 8 (2012) 27):
Figure pat00001
(1)
식 중, σ 및 c는 각각 잔여 응력 및 c-축 격자 상수이고, Cij는 ZnO에 대한 탄성 강성도(elastic stiffness) 상수이다(C11=207.0, C33=209.5, C12=117.7, 및 C13=106.1 GPa). 모든 막이 양의 잔여 응력을 나타내었다. 이는, ZnO 박막이 기판에 수직인 방향에 따라 인장 응력(tensile stress) 하에 있다는 것을 의미한다. 잔여 응력은 분동추 질량이 20 g으로 증가함에 따라 점진적으로 증가하였으나, 50 g에서는 급격히 감소하였다. 결정성 막의 (002) 회절 피크의 FWHM의 감소는 막의 결정성의 증가를 의미한다([T. Yamada et al., Effects of substrate temperature on crystallinity and electrical properties of Ga-doped ZnO films prepared on glass substrate by ion-plating method using DC arc discharge, Surf. Coat. Tech. 202 (2007) 973). 따라서, ZnO 박막의 결정성이, 분동추 질량이 20 g으로 증가함에 따라 개선되었다는 것을 유추할 수 있다. CAA 방법을 사용한 후 ZnO 박막의 결정성이 어떻게 증가하는지는 현재 불분명하다. 따라서, 본 발명자들은 상당한 근거로서 하기의 가설을 제안한다: (1) 휘어진 ZnO 박막에서 분동추에 의해 야기된 외부 응력이 막의 잔여 응력을 증가시킨다, (2) 어닐링 공정 동안 PI 기판 상의 ZnO 박막의 겉보기 휨을 억제하는 것이, 입계 이동(grain boundary migration)을 촉진시키고 ZnO의 결정화 동안 더욱 많은 입자들(grains)이 응집하도록 할 수 있다, (3) 특정 분동추 질량(예를 들어, 50 g)에 대한 외부 응력이 오히려 ZnO 격자에서 전위(dislocation) 또는 결함을 유도할 수 있다. 가설 (3)은 50 g의 분동추 질량에서의 ZnO 박막의 잔여 응력 및 FWHM의 예기치 않은 변화를 설명할 수 있다.
도 4는 상이한 분동추 질량을 이용하여 Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 RT 정상 상태 PL 스펙트럼을 나타낸다. 모든 막은, 자외선(UV) 영역에서의 자유 엑시톤들의 재결합에 의해 ~3.17 eV에서 발생된, 근접 밴드 가장자리 방출(near-band-edge emission; NBE)을 나타냈다(M.S. Kim et al., Optical properties of ZnO submicron particles grown by using vapor phase transport, J. Kor. Phys. Soc. 58 (2011) 821). 반면, 결함 관련된 깊은 레벨 방출(deep-level emission; DLE)이 대략 2.3 eV에서 가시 범위에서 발생되었다. NBE 피크의 세기가 분동추 질량이 20 g으로 증가함에 따라 현저하게 증가한 반면, DLE 피크의 세기는 거의 변하지 않았다는 것이 주목할만 하다. 이는, 도 4의 삽도에 개시된 바와 같이, CAA 방법이 ZnO 박막의 NBE 및 DLE 피크긔 세기의 비율을 증가시켰다는 것을 의미하며, 이는 막의 PL 특성이 증가하였고 막의 구조적 결함 개수가 감소하였다는 것을 나타낸다(S. Bethke et a., Luminescence of heteroepitaxial zinc oxide, Appl. Phys. Lett. 52 (1998) 140; G. Du et al., Influence of annealing on ZnO thin film grown by plasma-assisted MOCVD, Vacuum 69 (2003) 476). Huang et al.(J. S. Huang et al., Influences of ZnO sol-gel thin film characteristics on ZnO nanowire arrays prepared at low temperature using all solution-based processing, J. Appl. Phys. 103 (2008) 014304) 은, 증가된 결정성이 입계의 이동을 촉진시키고 비방사 재결합 중심의 집중을 감소시킬 수 있기 때문에, 결정성 막의 PL 특성의 개선이 막의 결정성의 증가에 기인할 수 있다는 것을 보고하였다. 따라서, 도 3 에 개시된 바와 같이, 상기 결과는 ZnO 박막의 결정성의 변화의 효과와 잘 일치한다.
도 5는 상이한 분동추 질량에 대하여, Zn-증착된 PI 기판 상에서 성장된 ZnO 박막의 반데르포우-홀 측정으로부터 측정된 비저항을 나타낸다. 비저항은 분동추 질량이 20 g으로 증가함에 따라, 9.08 × 10-4 에서 2.32 × 10-4 Ω·cm 로 현저히 감소하였다. 비저항의 감소는 결정성의 개선에 기인할 수 있다(A. Miyake et al., Low resistivity Ga-doped ZnO thin films of less than 100nm thickness prepared by ion plating with direct current arc discharge, Appl. Phys. Lett. 91 (2007) 51915; X. Yu et al., Appl. Thickness dependence of properties of ZnO:Ga films deposited by rf magnetron sputtering, Surf. Sci. 245 (2005) 310; L. Hao et al., Thickness dependence of structural, electrical and optical properties of indium tin oxide (ITO) films deposited on PET substrates, Appl. Surf. Sci. 254 (2008) 3504). 그러나, 50 g의 분동추 질량에 해당하는 ZnO 박막의 비저항은 증가하였으며, 이는 도 3 및 4에 개시된 바와 같이, 결정성 및 INBE/IDLE 값의 감소와 일치한다. 이는, 가설 (3)에서 언급된 바와 같이, 50 g의 분동추에서의 결정 격자에서의 결함 및 전위의 발생에 기인할 수 있다. 결함 및 전위는 자유 캐리어를 가둘 수 있고 전도도를 감소시킬 수 있으며(S. Dutta et al., Role of defects in tailoring structural, electrical and optical properties of ZnO, Prog. Mater Sci. 54 (2009) 89), 이는 전자의 산란도를 증가시키고 자유 전자 밀도를 감소시킨다(C. Fournier et al., Effects of substrate temperature on the optical and electrical properties of Al:ZnO films, Semicond. Sci. Technol. 23 (2008) 85019). 이는 50 g의 분동추 질량에서의 ZnO 박막에 대한 전기적 특성의 저하를 야기할 수 있다. 결과적으로, 20 g의 분동추에서의 ZnO 박막이 가장 우수한 광학적 및 전기적 특성을 나타냈다는 것이 관찰되었다. 이는, CAA 방법이 PI 기판 상에 고품질의 ZnO 박막을 성장시키는데 있어서 상당히 효과적이었음을 입증하였다.
결론적으로, CAA 방법은 PI 기판 상에 제작된 ZnO 박막의 휨을 억제하는데 있어서 상당히 효과적이었다. 본 발명자들은, ZnO 박막의 결정성이 분동추 질량이 20 g으로 증가함에 따라 증가하였고, 이는 INBE/IDLE 값의 증가를 야기하였다는 것을 발견하였다. 특히, 20 g의 분동추를 이용하여 어닐링된 ZnO 박막의 비저항이 질량 없이(0 g) 어닐링된 막의 비저항보다 4 배 더 낮았다. 따라서, CAA 방법은, 플렉서블 고분자 기판 상에서의 박막의 합성에 있어서 추가적인 발전을 초래할 수 있으므로, 더욱 개발되어야 한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (12)

  1. 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링(counterpoise-assisted annealing) 방법으로서, 하기를 포함하는 방법:
    (a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
    (b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
    (c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
  2. 고분자 기판 상의 금속 산화물 박막에 분동추를 이용한 어닐링을 적용하여 상기 금속 산화물 박막의 휨(bending)을 조절하는 방법으로서, 하기를 포함하는 방법:
    (a) 고분자 기판 상에 금속 타겟을 증착시켜 금속 시드층(seed layer)을 형성시키는 단계;
    (b) 상기 금속 시드층 상에 금속 산화물 박막을 증착시키는 단계; 및
    (c) 상기 금속 산화물 박막 상에 분동추를 위치시켜 압력을 가하면서 어닐링하는 단계.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 고분자 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에테르설폰(PES) 기판인 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 타겟은 Zn, Al, Cu, Co, In, Pt, Pd, Au 또는 Ag 인 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물 박막은 산화주석(SnO), 산화인듐(In2O3), 산화아연인듐(zinc indium oxide; ZIO), 산화인듐갈륨(indium galluim oxide; IGO), 산화아연주석(zinc tin oxide; ZTO), 산화인듐갈륨아연(induim gallium zinc oxide; IGZO), 산화구리(CuO), 산화카드뮴(CdO) 또는 산화알루미늄(Al2O3) 박막인 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    단계 (c)에서 분동추에 의해 가해진 압력이 427.42 Pa 내지 427,419.51 Pa 인 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    단계 (c)에서의 어닐링은 200 ℃ 내지 450 ℃의 범위에서 수행되는 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 시드층의 두께는 50 nm 내지 100 nm 인 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물 박막의 두께는 100 nm 내지 500 nm 인 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    단계 (a)에서 상기 금속 타겟은 열증착기(thermal evaporator), 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition; CVD), 분자빔 에피탁시(molecular beam epitaxy; MBE) 또는 원자층 증착(atomic layer deposition; ALD)을 이용하여 고분자 기판 상에 증착되는 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    단계 (b)에서 상기 금속 산화물 박막은 스핀코팅, 딥코팅(dip-coating) 또는 스프레이 코팅에 의해 상기 금속 시드층 상에 증착되는 방법.
  12. 제 2 항에 있어서,
    상기 금속 산화물 박막의 곡률 반경이 2.0 cm 내지 4.5 cm 가 되도록 상기 금속 산화물 박막의 휨이 조절되는 방법.
KR1020150110032A 2015-08-04 2015-08-04 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법 KR20170016658A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150110032A KR20170016658A (ko) 2015-08-04 2015-08-04 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110032A KR20170016658A (ko) 2015-08-04 2015-08-04 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법

Publications (1)

Publication Number Publication Date
KR20170016658A true KR20170016658A (ko) 2017-02-14

Family

ID=58121165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110032A KR20170016658A (ko) 2015-08-04 2015-08-04 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법

Country Status (1)

Country Link
KR (1) KR20170016658A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112144029A (zh) * 2020-09-11 2020-12-29 中兴能源有限公司 一种高透高迁移率ito薄膜的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112144029A (zh) * 2020-09-11 2020-12-29 中兴能源有限公司 一种高透高迁移率ito薄膜的制备方法

Similar Documents

Publication Publication Date Title
Sasaki et al. Growth temperature dependences of structural and electrical properties of Ga2O3 epitaxial films grown on β-Ga2O3 (010) substrates by molecular beam epitaxy
Dhara et al. Stable p-type conductivity and enhanced photoconductivity from nitrogen-doped annealed ZnO thin film
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
Jian-Ping et al. Effects of annealing temperature on structural and optical properties of ZnO thin films
Sui et al. Fabrication and characterization of P–N dual acceptor doped p-type ZnO thin films
EP3464689A2 (en) Group iiia nitride growth system and method
Hussain et al. Applications and synthesis of zinc oxide: an emerging wide bandgap material
CN101381891B (zh) 一种制备MgZnO单晶薄膜的方法
Kumar et al. Fabrication of ZnO thin films by sol–gel spin coating and their UV and white-light emission properties
JP5106160B2 (ja) 発光素子、及び発光素子の製造方法
Zhao et al. Development on transparent conductive ZnO thin films doped with various impurity elements
Itagaki et al. Novel fabrication method for ZnO films via nitrogen-mediated crystallization
Yan et al. Ag–N doped ZnO film and its p–n junction fabricated by ion beam assisted deposition
Zhong et al. Low-temperature growth of high c-orientated crystalline GaN films on amorphous Ni/glass substrates with ECR-PEMOCVD
KR20170016658A (ko) 고분자 기판 상의 금속 산화물 박막에 대한 분동추를 이용한 어닐링 방법
Nguyen et al. Epitaxial growth of nonpolar ZnO and n-ZnO/i-ZnO/p-GaN heterostructure on Si (001) for ultraviolet light emitting diodes
Chen et al. Improved photoluminescence performance of MgZnO films by alloying beryllium
Sui et al. Cd-composition induced effects on structure, optical and electrical properties of sputtered Zn1− xCdxO films
CN110819958A (zh) 一种改变硒化锑薄膜电学性质的方法及硒化锑太阳电池
Simanullang et al. Non-polar GaN thin films deposition on glass substrate at low temperatures by conventional RF sputtering
Sha et al. Initial study on the structure and optical properties of ZnO film on Si (1 1 1) substrate with a SiC buffer layer
Xiaming et al. Optical and electrical properties of N-doped ZnO and fabrication of thin-film transistors
Pan et al. Effect of Na contents on fabrication of p-type non-polar m-plane ZnO films
Zhao et al. Low temperature synthesis of GaN films on ITO substrates by ECR-PEMOCVD
Sugianto et al. The effect of annealing on ZnO: Al thin film growth on preparatory glass substrate by dc magnetron sputtering

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application