KR20170016424A - 이더넷 기반 디지털 영상 송수신 시스템 - Google Patents

Abstract

본 발명은 이더넷 기반 디지털 영상 송수신 시스템을 개시한다.
본 발명의 이더넷 기반 디지털 영상 송수신 시스템은, 이미지 센서로부터 입력된 아날로그 영상 신호를 휘도 신호와 색 신호의 디지털 신호로 변환한 후 다중화하여, 동기 정보를 갖는 다중화 신호를 생성하고, 상기 다중화 신호를 하나 이상 포함하는 패킷을 이더넷 전송 포맷으로 변환하여 전송하는 디지털 영상 송신 장치; 상기 패킷을 수신하여 상기 패킷에 포함된 다중화 신호를 추출하고, 상기 다중화 신호로부터 휘도 신호와 색 신호를 분리하고, 상기 분리된 휘도 신호와 색 신호를 저장한 후, 상기 동기 정보를 기초로 라인 간의 동기를 맞추며 출력하는 디지털 영상 수신 장치; 및 상기 디지털 영상 송신 장치와 상기 디지털 영상 수신 장치를 연결하여 상기 패킷을 전송하는 이더넷 케이블;을 포함할 수 있다.

Description

이더넷 기반 디지털 영상 송수신 시스템{Digital image transmitting/receiving system based on ethernet}

본 발명은 이더넷 기반 디지털 영상 송수신 시스템에 관한 것이다.

도 13은 종래의 영상 송수신 시스템을 개략적으로 도시한 블록도이다.

도 13을 참조하면, 영상 송수신 시스템(1)은 HD-SDI(HD-Serial Digital Interface) 전송 기술을 이용하는 시스템이다.

영상 송신 장치(2)는 이미지 센서(11)로부터의 전기적 아날로그 신호를 영상 신호 처리부(12)에서 휘도 신호(Y)와 색 신호(C)의 병렬 신호로 변환하고, 인코더(13)에서 직렬 신호로 변환한다. 이때, 인코더(13)는 HD-SDI 인코더인 경우, HD-SDI 규격에 맞추어 병렬 신호를 단일 비트인 직렬 신호로 변환할 수 있다. 직렬신호는 스크램블러(14)에서 직류 성분을 제거하기 위한 스크램블(scramble) 과정을 거치고, 케이블 임피던스와 맞추기 위한 드라이버(14)를 통해 시리얼 라인인 동축 케이블(4)로 전송된다.

영상 수신 장치(3)는 이퀄라이저(EQ)(16)를 통해 동축 케이블(4)로부터 수신한 영상 신호의 고주파 손실을 복구시키고, 디스크램블러(17)에서 디스크램블(descramble) 과정을 거치고, 디코더(18)에서 직렬 신호를 병렬 신호로 변환한다. 이때 디코더(18)는 영상 송신 장치(2)의 인코더 규격에 따라 HD-SDI 규격에 맞추어 신호 변환할 수 있다. 병렬 신호는 제어부(19)에서 디지털 신호 처리된 후, 디지털 압축, 레코딩 또는 네트워크를 통해 전송될 수 있다.

본 발명은 저 비용으로 고화질 디지털 영상 신호의 장거리 전송을 구현할 수 있는 디지털 영상 송수신 시스템을 제공한다.

본 발명의 바람직한 일 실시예에 따른 이더넷 기반 디지털 영상 송신 장치는, 이미지 센서로부터 입력된 아날로그 영상 신호를 휘도 신호와 색 신호의 디지털 신호로 변환하는 신호 처리부; 상기 디지털 변환된 휘도 신호와 색 신호를 다중화하여, 동기 정보를 갖는 다중화 신호를 출력하는 제어부; 상기 다중화 신호를 하나 이상 포함하는 패킷을 생성하는 매체접근제어(MAC) 모듈; 및 상기 패킷을 이더넷 전송 포맷으로 변환하여 이더넷 케이블을 통해 전송하는 물리(PHY) 모듈;을 포함할 수 있다.

상기 제어부는, 상기 디지털 변환된 휘도 신호와 색 신호를 다중화하는 다중화부; 및 상기 다중화 신호를 임시 저장하는 제1메모리;를 포함하고, 상기 임시 저장된 다중화 신호가 상기 MAC 모듈에 의해 상기 PHY 모듈의 송신 클럭에 맞춰 출력될 수 있다.

상기 송신 장치는, 영상 해상도에 따라 상기 다중화 신호의 대역폭이 이더넷 전송 대역폭을 초과하는 경우, 상기 디지털 변환된 휘도 신호와 색 신호를 압축하는 압축부;를 더 포함할 수 있다. 상기 압축부는, 무손실 압축, 또는 적어도 하나의 DPCM 압축 및 서브샘플링 비율 제어 압축을 이용할 수 있다.

상기 MAC 모듈은, 상기 패킷에 상기 다중화 신호의 라인 번호를 삽입할 수 있다.

상기 다중화 신호 또는 패킷에 영상 해상도 정보가 삽입될 수 있다.

상기 제어부는, 상기 이더넷 케이블을 통해 상기 PHY 모듈의 송신 클럭에 맞춰 수신된 제어 신호를 임시 저장한 후 내부 클럭에 맞춰 출력하는 제2메모리;를 더 포함할 수 있다.

상기 이더넷 케이블은 비차폐 꼬임쌍 케이블일 수 있다.

본 발명의 바람직한 일 실시예에 따른 이더넷 기반 디지털 영상 수신 장치는, 동기 정보를 갖고, 휘도 신호와 색 신호의 디지털 신호가 다중화된 다중화 신호를 하나 이상 포함하는 패킷을 이더넷 케이블을 통해 수신하는 물리(PHY) 모듈; 상기 패킷에서 상기 다중화 신호를 추출하는 매체접근제어(MAC) 모듈; 및 상기 다중화 신호로부터 휘도 신호와 색 신호를 분리하고, 상기 분리된 휘도 신호와 색 신호를 저장한 후, 상기 동기 정보를 기초로 라인 간의 동기를 맞추며 출력하는 제어부;를 포함할 수 있다.

상기 제어부는, 상기 PHY 모듈의 수신 클럭에 맞춰 입력되는 상기 다중화 신호를 임시 저장한 후 내부 클럭에 맞춰 출력하는 제3메모리; 상기 다중화 신호를 휘도 신호와 색 신호로 분리하는 역다중화부; 상기 분리된 휘도 신호와 색 신호를 라인 단위로 저장하는 프레임메모리; 및 상기 프레임메모리에 저장된 휘도 신호와 색 신호가 라인 간의 동기를 맞추며 출력되도록, 상기 동기 정보를 기초로 수직 동기 신호 및 수평 동기 신호를 생성하는 동기 신호 발생부;를 포함할 수 있다.

상기 역다중화부는, 상기 다중화 신호에 포함된 제어 신호를 분리할 수 있다.

상기 프레임 메모리는, 상기 패킷에 포함된 라인 번호를 기초로 상기 휘도 신호와 색 신호를 해당 라인 영역에 저장할 수 있다.

상기 제어부는, 외부에서 입력된 제어 신호를 임시 저장한 후 상기 수신 클럭에 맞춰 출력하는 제4메모리;를 더 포함할 수 있다.

상기 수신 장치는, 상기 분리된 휘도 신호와 색 신호가 압축된 신호인 경우, 압축 해제하는 복원부;를 더 포함할 수 있다.

상기 이더넷 케이블은 비차폐 꼬임쌍 케이블일 수 있다.

본 발명의 바람직한 일 실시예에 따른 이더넷 기반 디지털 영상 송수신 시스템은, 이미지 센서로부터 입력된 아날로그 영상 신호를 휘도 신호와 색 신호의 디지털 신호로 변환한 후 다중화하여, 동기 정보를 갖는 다중화 신호를 생성하고, 상기 다중화 신호를 하나 이상 포함하는 패킷을 이더넷 전송 포맷으로 변환하여 전송하는 디지털 영상 송신 장치; 상기 패킷을 수신하여 상기 패킷에 포함된 다중화 신호를 추출하고, 상기 다중화 신호로부터 휘도 신호와 색 신호를 분리하고, 상기 분리된 휘도 신호와 색 신호를 저장한 후, 상기 동기 정보를 기초로 라인 간의 동기를 맞추며 출력하는 디지털 영상 수신 장치; 및 상기 디지털 영상 송신 장치와 상기 디지털 영상 수신 장치를 연결하여 상기 패킷을 전송하는 이더넷 케이블;을 포함할 수 있다.

상기 디지털 영상 송신 장치는 상기 다중화 신호를 임시 저장한 후, 패킷 전송 모듈의 송신 클럭에 맞춰 출력하고, 상기 디지털 영상 수신 장치는 패킷 수신 모듈의 수신 클럭에 맞춰 입력되는 상기 다중화 신호를 임시 저장한 후 내부 클럭에 맞춰 출력하고, 상기 다중화 신호로부터 분리된 휘도 신호와 색 신호를 라인 단위로 저장한 후, 상기 동기 정보를 기초로 라인 간의 동기를 맞추며 출력할 수 있다.

상기 디지털 영상 송신 장치는 영상 해상도에 따라 상기 다중화 신호의 대역폭이 이더넷 전송 대역폭을 초과하는 경우, 상기 디지털 변환된 휘도 신호와 색 신호를 압축하는 압축부;를 포함하고, 상기 디지털 영상 수신 장치는 상기 동기 정보를 기초로 라인 간의 동기를 맞추며 출력되는 상기 압축된 휘도 신호와 색 신호의 압축을 해제하는 복원부;를 포함할 수 있다.

상기 디지털 영상 송신 장치는 상기 패킷에 상기 다중화 신호의 라인 번호를 삽입하고, 상기 디지털 영상 수신 장치는 상기 라인 번호를 기초로 상기 분리된 휘도 신호와 색 신호를 라인 단위로 프레임메모리에 저장할 수 있다.

상기 이더넷 케이블은 비차폐 꼬임쌍 케이블일 수 있다.

본 발명은 저비용으로 고화질 디지털 영상신호의 장거리 송수신을 구현할 수 있다.

도 1은 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 송수신 시스템을 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디지털 변환된 Y신호와 C신호를 나타내는 도면이다.
도 3은 도 2(a) 및 도 2(b)의 코드 규격을 나타낸다.
도 4A 및 도 4B는 본 발명의 일 실시예에 따른 다중화 신호 규격을 나타낸다.
도 4C는 본 발명의 일 실시예에 따른 다중화 신호의 타이밍 규격을 나타낸다.
도 5A 내지 도 5D는 본 발명의 일 실시예에 따른 패킷의 구조를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 패킷 생성 방법을 설명하는 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 영상 송신 장치의 제어부의 구성을 개략적으로 도시한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 영상 수신 장치의 제어부의 구성을 개략적으로 도시한 블록도이다.
도 9는 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 송신 장치에서 영상을 전송하는 방법을 설명하는 흐름도이다.
도 10은 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 수신 장치에서 영상을 수신하여 처리하는 방법을 설명하는 흐름도이다.
도 11은 본 발명의 다른 실시예에 따른 디지털 영상 데이터 송수신 시스템을 도시한 블록도이다.
도 12는 본 발명의 다른 실시예에 따른 디지털 영상 데이터 송신 장치를 개략적으로 도시한 블록도이다.
도 13은 종래의 영상 송수신 시스템을 개략적으로 도시한 블록도이다.

이하 본 발명의 바람직한 실시예가 첨부된 도면들을 참조하여 설명될 것이다.

HD-SDI 전송 시스템은 병렬의 영상 신호(Y/C 신호)와 음성 신호를 HD-SDI 규격에 맞추어 단일 비트인 직렬 신호로 변환하여 전송한다. 이때 주파수 대역이 저주파에서 약 1.5Ghz에 달하게 되므로 고주파 감쇄 특성이 우수한 고가의 동축케이블을 사용한다. 이에 따라 케이블이 꺾이거나 눌려도 영향을 받는 등 시공이 까다롭고, 비용이 고가이고, 단방향으로만 정보를 보낼 수 있는 문제가 있다.

또한 디지털 영상/음성정보와 제어신호를 병렬 전송하는 시스템의 경우 송신장치와 수신장치를 연결하는 다수의 신호 선이 필요하다.

본 발명은 단순하고 널리 보급되어 저가인 표준 이더넷 케이블(Ethernet Cable)인 비차폐 꼬임쌍(UTP; unshielded Twist Pare) 케이블을 사용하여 저비용으로 영상 신호의 장거리 전송을 구현할 수 있는 디지털 영상 송수신 시스템 및 방법에 관한 것이다.

도 1은 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 송수신 시스템을 도시한 블록도이다.

본 발명의 디지털 영상 송수신 시스템(10)은 디지털 영상 신호의 전송에 표준 이더넷(Ethernet) 전송 기술을 적용한다. 이를 위해 송신 측에서는 연속된 병렬 디지털 신호인 영상 신호를 다중화하여 패킷 형태로 변환하고, 수신 측에서는 영상 신호를 패킷 단위로 수신한다. 그러나, 이더넷이 비동기식으로 데이터를 전송하므로, 상호 연결된 송신 측과 수신 측 간에 송신 클럭과 수신 클럭에 차이가 있다. 이에 따라, 하나의 패킷 내에서는 클럭과 동기 되지만, 패킷과 패킷 간에는 지터(jitter)가 존재하게 된다. 따라서, 본 발명은 화면 구성에 따라 안정적인 기준 라인 동기 신호를 만들어 영상 라인 단위로 동기를 확보하여 안정화하도록 한다.

도 1을 참조하면, 이더넷 기반 디지털 영상 송수신 시스템(10)은 영상 송신 장치(20), 영상 수신 장치(30), 및 영상 송신 장치(20)와 영상 수신 장치(30) 간에 데이터를 송수신하는 이더넷 케이블(40)을 포함한다.

본 실시예의 이더넷 기반 디지털 영상 송수신 시스템(10)은 전송 매체로서 고가의 동축 케이블 대신 이더넷 케이블(40)을 사용한다. 이더넷 케이블(40)은 양방향 통신이 가능한 전이중 모드(Full Duplex)를 지원한다. 이더넷 케이블(40)로서 비차폐 꼬임쌍(UTP; unshielded Twist Pare) 케이블을 사용할 수 있다.

이하에서는, 전송 매체로서 표준 이더넷(Ethernet) 전송에 사용되는 1000Base-T PHY 기술을 도입한 예를 기초로 설명하겠다. 1000BASE-T PHY 기술은 동선을 이용하여 1Gbps의 전송 속도를 최대 100m까지 지원하는 차세대 물리계층에 관한 기술 표준이다. 1000BASE-T PHY 기술은 비차폐 꼬임쌍(UTP) 케이블을 이용하여 적은 비용으로 1Gbps까지 안정적으로 정보를 전송할 수 있다. 비차폐 꼬임쌍 케이블은 UTP Cat. 5, Cat6 등이 있다. 본 실시예는 최대 전송 용량이 1Gbps인 비차폐 꼬임쌍 케이블을 통해 1Gbps의 영상 신호를 전송하기 위해, 기가비트 이더넷 전송 규격에 맞도록 영상 신호 전송 포맷을 구성한다.

영상 송신 장치(20)는 디지털 영상 처리를 수행하는 감시 카메라, 로봇 등 다양한 디지털 이미지 처리 장치를 포함할 수 있다. 영상 송신 장치(20)는 이미지 센서(21), 영상 신호 처리부(22), 압축부(23), 제어부(24), MAC 모듈(25), 및 PHY 모듈(26)을 포함한다.

이미지 센서(21)는 CCD(Charge Coupled Device) 또는 CMOS(Complementary Metal-Oxide-Semiconductor) 등의 촬상소자를 포함하는 광전 변환부이다. 이미지 센서(21)는 광학부로부터의 빛을 전기적 아날로그 신호로 변환시킨다.

영상 신호 처리부(Image Signal Processor; ISP)(22)는 이미지 센서(21)에서 변환된 전기적 아날로그 신호를 휘도 신호(이하, 'Y신호'라 함)와 색 신호(이하, 'C신호'라 함)를 포함하는 병렬 디지털 영상 신호로 변환한다. 디지털 변환된 Y신호와 C신호는 동기 정보를 갖고 있다. 그리고, 영상 신호 처리부(22)는 제어부(24)로부터 입력되는 제어 신호를 수신하여 처리할 수 있다. 제어 신호는 영상 신호를 포함할 수 있다.

도 2는 본 발명의 일 실시예에 따른 디지털 변환된 Y신호와 C신호를 나타내는 도면이다.

도 2(a)를 참조하면, 소정 비트로 디지털 변환된 Y신호는 SAV(Start of Active Video), Y신호(Active Y), EAV(End of Active Video), 블랭킹 구간(Blank Video)으로 구분된다. 도 2(a)에서는 10비트로 디지털 변환된 Y신호를 도시하고 있다.

도 2(b)를 참조하면, 소정 비트로 디지털 변환된 C신호는 SAV(Start of Active Video), C신호(Active Cr/Cb), EAV(End of Active Video), 블랭킹 구간(Blank Video)으로 구분된다. 도 2(b)에서는 10비트로 디지털 변환된 C신호를 도시하고 있다.

도 2(a) 및 도 2(b)를 참조하면, 디지털 변환된 Y신호와 C신호는 각 수평의 시작 위치와 끝 위치에 디지털 화면 동기 신호인 SAV와 EAV를 동기 정보로서 포함하고 있다. SAV는 수평 동기의 시작을 나타내는 코드이고, EAV는 수평 동기의 끝을 나타내는 코드이다.

도 3은 도 2(a) 및 도 2(b)의 코드 규격을 나타낸다. 도 3을 함께 참조하면, SAV와 EAV는 4개의 워드(4word)로 구성되고, 4개의 워드(word) 중 세 개의 워드(3FF, 000, 000)는 고정된 프리앰블이고, 4번째 워드(XYZ)는 수평동기 및 수직동기, 필드/프레임정보를 나타내는 F, V, H의 상태 비트(bit)들로 구성되어 현재 영상 신호의 정보를 나타낸다.

F는 필드 정보로서, 영상 표시 방식이 순차 주사 방식(progressive mode)인 경우, F는 0이고, 비월 주사 방식(interlaced mode)인 경우, F가 0이면 짝수 필드이고, F가 1이면 홀수 필드를 나타낸다.

V는 수직 블랭킹(vertical blanking) 구간, 즉 필드/프레임 블랭킹 구간을 나타내며, V가 0이면 액티브 구간(즉, 다중화 신호 구간)이고, V가 1이면 수직 블랭킹 구간임을 나타낸다.

H는 수평 블랭킹(horizontal blanking) 구간, 즉 라인 블랭킹 구간을 나타내며, H가 0이면 액티브 구간(즉, 다중화 신호 구간)이고, H가 1이면 수평 블랭킹 구간임을 나타낸다.

보호 비트(protection bits)의 값, P0, P1, P2, P3는 F, V, H의 값에 따라 결정된다.

압축부(23)는 기가비트 이더넷 전송을 위해, 영상 해상도에 따라 전송하고자 하는 영상 신호의 데이터 양이 기가비트 이더넷의 최대 전송 용량을 초과하는 경우, 영상 신호를 압축한다. 즉, 압축부(23)는 영상 해상도, 즉 이미지 센서(21)의 픽셀(Pixel) 수에 따라 선택적으로 사용될 수 있다. 예를 들어, 1Gbits/s의 최대 전송 용량을 갖는 기가비트 이더넷에서, 전송하고자 하는 영상 신호의 데이터 양이 1Gbits/s를 초과하는 경우 영상 신호를 압축한다.

압축부(23)는 무손실 압축, 또는 DPCM 압축 및 서브샘플링 비율 제어 중 적어도 하나에 의해 영상 신호를 압축할 수 있다. 이러한 압축은 JPEC/MPEC과 같은 압축/코딩에 비해 단순하고 신호 손실을 최소화하면서(즉, 화질에 영향을 주지 않으면서) Full-HD급 영상을 효율적으로 전송할 수 있는 장점이 있다. 또한, DPCM 압축 및 서브샘플링 비율 제어에 의한 압축은 무손실 압축에 비해 압축 방법이 단순하여 비용 절감에 기여할 수 있다.

예를 들어, SD급 영상의 경우, Y신호에 10비트, C신호에 10비트가 할당되고, 720x480 해상도, 30fps 프레임율의 구조와 13.5Mhz의 샘플링 주파수를 갖는다. 이에 따라 영상 신호(Y신호와 C신호)를 8비트로 다중화하면 270Mbits/s의 크기를 가지므로 1Gbits/s의 전송 가능 대역에서 충분히 처리가 가능하여, 압축부(23)에 의한 영상 신호 압축은 필요하지 않다.

반면, Full-HD급 영상인 경우, Y신호에 10비트, C신호에 10비트를 할당하고, 1920x1080 해상도, 30fps 프레임율 구조와 74.5Mhz의 샘플링 주파수를 갖는다. 이에 따라 영상 신호(Y신호와 C신호)를 8비트로 다중화하면 1.4Gbits/s의 크기를 가지므로 1Gbits/s의 전송 가능 대역을 초과한다. 따라서, 압축부(23)는 영상 신호의 압축이 필요하다.

압축의 일 예로서, 압축부(23)를 시각적으로는 크게 영향을 느낄 수 없는 수준에서 대역폭을 줄여주는 무손실 코덱(Lossless Codec)으로 구현하여, 영상 신호를 압축할 수 있다. 이에 따라 전송될 신호의 대역폭을 1/2 내지 1/6로 압축할 수 있다.

다른 예로서, 압축부(23)는 Y신호의 차분치와 C신호의 차분치를 코딩하는 DPCM(Differential Pulse Code Modulation) 압축에 의해 영상 신호를 압축할 수 있다. 이에 따라, Y신호와 C신호에 할당되는 비트를 각각 6비트로 줄임으로써, 전송될 신호의 대역폭을 줄일 수 있다. 이때, Y신호와 C신호의 서브샘플링 비율은 4:2:2를 유지한다.

또 다른 예로서, 압축부(23)는 Y신호와 C신호의 서브샘플링 비율을 4:1:1로 수행함으로써 영상 신호를 압축할 수 있다. 이에 따라, Y신호에 할당되는 8비트에 비해 C신호에 할당되는 비트를 4비트로 줄임으로써, 전송될 신호의 대역폭을 줄일 수 있다.

또 다른 예로서, 압축부(23)는 DPCM(Differential Pulse Code Modulation) 압축과, Y신호와 C신호의 서브샘플링 비율을 4:1:1로 수행하여 영상 신호를 압축할 수 있다. 이에 따라, Y신호에 할당되는 비트를 6비트로 줄이고, C신호에 할당되는 비트를 3비트로 줄임으로써, 전송될 신호의 대역폭을 줄일 수 있다.

영상 해상도 정보(SD급, Full-HD급 등)와 같은 영상 규격은 후술되는 영상 신호의 다중화 시에 다중화 신호 또는 패킷 생성시에 패킷에 삽입될 수 있다.

제어부(24)는 영상을 구성하는 하나의 라인(이하, '영상 라인'이라 함)에 해당하는 Y신호와 C신호를 다중화한다. 그리고, 제어부(23)는 Y신호와 C신호의 영상 신호와 함께 제어 신호를 다중화할 수 있다. 제어 신호는 음성 입력 장치로부터의 음성 신호일 수 있다. 다중화 신호는 동기 정보를 갖고 있다. 제어부(24)는 영상 라인 단위로 다중화된 디지털 신호(이하, '다중화 신호'라 함)를 임시 저장한 후 PHY 모듈(25)의 송신 클럭에 맞춰 출력한다. 제어부(24)는 다중화 신호에 해상도 정보를 포함시킬 수 있다.

도 4A 및 도 4B는 본 발명의 일 실시예에 따른 다중화 신호 규격을 나타낸다. 다중화 신호 규격은 SAV(Start of Active Video), 다중화 신호(Active Y/Cr/Cb), EAV(End of Active Video), 블랭킹 구간(Blank Video)으로 구분된다. 도 4A 및 도 4B에서는 각각 10비트의 Y신호와 C신호를 8비트로 다중화한 다중화 신호의 예를 도시하고 있다. Y신호와 C신호가 압축된 경우, 다중화 비트는 달라질 수 있다. 다중화 신호 또한 Y신호와 C신호와 유사하게 각 수평(영상 라인)의 시작 위치와 끝 위치에 디지털 화면 동기 신호인 SAV와 EAV를 포함하고 있다. SAV는 수평 동기의 시작을 알리며 EAV는 수평 동기의 끝을 나타낸다. 다중화 신호에는 도 4B와 같이 EAV 이후에 영상 라인 번호(LN)를 삽입할 수 있다.

도 4A 및 도 4B의 코드 규격은 도 3의 코드 규격을 적용할 수 있다.

도 4C는 본 발명의 일 실시예에 따른 다중화 신호의 타이밍 규격을 나타낸다. SAV와 EAV의 4번째 워드의 비트 할당 내역을 통해 도 4C에 정의된 타이밍(Timing) 규격의 해당 위치를 표현하는 것이 가능하고, 이에 따라 필드/프레임의 공간적 레이아웃이 표현될 수 있다. 보조 데이터(Ancilary Data)는 영상 신호 외의 음성 신호 및 제어 신호를 포함할 수 있다. 도 4C에서는 영상 라인 번호(LN)를 삽입한 예를 도시하고 있으며, 영상 라인 번호(LN)를 삽입하지 않는 경우, 도 4C에서 영상 라인 번호(LN)는 생략될 수 있다.

도 4C를 참조하면, 순차 주사 방식에서 모든 라인의 F는 0이고, 비월 주사 방식에서 짝수 필드 라인의 F는 0이고, 홀수 필드 라인의 F는 1이다. H는 모든 라인(행)마다 0과 1을 반복하고, 다중화 신호의 각 라인의 V는 1이고, 블랭킹 구간과 보조 데이터 구간의 V는 0이다.

다시 도 1을 참조하면, MAC 모듈(24)은 매체접근제어(MAC) 계층 모듈로서, 하나 이상의 다중화 신호를 포함하는 패킷(Packet)을 생성한다. MAC 모듈(24)은 다중화 신호의 라인 번호를 패킷에 삽입할 수 있다.

도 5A 내지 도 5D는 본 발명의 일 실시예에 따른 패킷의 구조를 나타내는 도면이다.

도 5A 및 도 5B는 하나의 다중화 신호를 포함하는 패킷의 구조를 나타내는 도면이다. 도 5A를 참조하면, MAC 모듈(24)은 패킷의 데이터 영역(Data)에 단일의 다중화 신호를 삽입하여, 하나의 패킷에 하나의 영상 라인 정보를 포함할 수 있다. 다중화 신호의 앞뒤에는 각각 헤더(header)와 테일러(tailer)를 삽입한다. 헤더에는 프리앰블, SFD(Start of Frame Delimiter), 목적지 주소(Destination address), 송신지 주소(Source address), 상위 계층 프로토콜 종류(Type) 등을 나타낼 수 있다. 테일러에는 프레임의 에러검출을 위한 FCS(Frame Check Sequence) 등을 나타낼 수 있다. 본 발명의 패킷을 구성하는 헤더와 테일러에 삽입되는 정보는 특별히 한정되지 않는다. 예를 들어, 전술된 헤더와 테일러의 예 이외의 정보를 추가 포함시킬 수 있고, 송신 장치와 수신 장치가 일대일 대응하여 단일 케이블로 연결되는 경우, 헤더에서 목적지 및 송신지 주소는 생략될 수 있다.

도 5B는 도 5A의 패킷과 비교하여 영상 라인 번호(LN)를 패킷에 삽입하는 점에서 상이하며, 이 밖의 다른 구성들은 상기에 개시된 내용과 동일하므로 상세한 설명은 생략한다. 도 5B를 참조하면, MAC 모듈(24)은 패킷의 데이터 영역(Data)에 하나의 다중화 신호를 삽입하고, 다중화 신호의 끝에 영상 라인 번호(LN)를 삽입할 수 있다.

도 5C 및 도 5D는 다수의 다중화 신호를 포함하는 패킷의 구조를 나타내는 도면이다. 도 5C를 참조하면, MAC 모듈(24)은 패킷의 데이터 영역(Data)에 둘 이상의 다수의 다중화 신호를 삽입하여, 하나의 패킷에 다수의 영상 라인 정보를 포함할 수 있다. 다중화 신호의 개수는 다중화 신호의 크기(데이터 양) 및 전송매체의 전송 대역에 따라 결정될 수 있다. 다중화 신호의 앞뒤에는 각각 헤더(header)와 테일러(tailer)를 삽입한다. 헤더에는 프리앰블, SFD(Start of Frame Delimiter), 목적지 주소(Destination address), 송신지 주소(Source address), 상위 계층 프로토콜 종류(Type), 다중화 신호의 개수 등을 나타낼 수 있다. 테일러에는 프레임의 에러검출을 위한 FCS(Frame Check Sequence) 등을 나타낼 수 있다. 본 발명의 패킷을 구성하는 헤더와 테일러에 삽입되는 정보는 특별히 한정되지 않는다. 예를 들어, 전술된 헤더와 테일러의 예 이외의 정보를 추가 포함시킬 수 있고, 송신 장치와 수신 장치가 일대일 대응하여 단일 케이블로 연결되는 경우, 헤더에서 목적지 및 송신지 주소는 생략될 수 있다.

도 5D는 도 5C의 패킷과 비교하여 영상 라인 번호(LN)를 패킷에 삽입하는 점에서 상이하며, 이 밖의 다른 구성들은 상기에 개시된 내용과 동일하므로 상세한 설명은 생략한다. 도 5D를 참조하면, MAC 모듈(24)은 패킷의 데이터 영역(Data)에 둘 이상의 다중화 신호를 삽입하고, 각 다중화 신호의 끝에 영상 라인 번호(LN)를 삽입할 수 있다.

도 6은 본 발명의 일 실시예에 따른 패킷 생성 방법을 설명하는 흐름도이다.

도 6을 참조하면, MAC 모듈(24)은 입력되는 다중화 신호에서 SAV 코드가 검출되는지 여부를 판단하고(S401), SAV 코드가 검출되면 패킷 생성을 개시한다(S402).

MAC 모듈(24)은 프레임(Frame) 변화를 감시하여 입력되는 다중화 신호가 새로운 프레임인지를 판단한다(S403). MAC 모듈(24)은 다중화 신호의 동기 정보를 기초로 새로운 프레임 여부를 판단할 수 있다.

MAC 모듈(24)은 영상 라인 번호를 삽입하도록 설정된 경우, 새로운 프레임의 시작으로 판단되면 영상 라인 번호를 초기화하고(S404), 새로운 프레임이 아니라고 판단되면 영상 라인 번호를 증가시킨다(S405).

MAC 모듈(24)은 EAV 코드가 검출되는지 여부를 판단하고(S406), EAV 코드가 검출되면 다중화 신호의 앞뒤에 필요한 정보를 갖는 헤더와 테일러를 생성하여 패킷 생성을 완료한다. MAC 모듈(24)은 영상 라인 번호를 삽입하도록 설정된 경우, EAV 코드 다음에 영상 라인 번호를 삽입하고(S407), 다중화 신호의 앞뒤에 필요한 정보를 갖는 헤더와 테일러를 생성하여 패킷 생성을 완료한다.

MAC 모듈(24)은 소정 개수의 다중화 신호를 포함하는 패킷을 생성하고자 하는 경우, 후속하는 다중화 신호에 대해 S405 단계 내지 S407 단계를 반복 수행할 수 있다.

다시 도 1을 참조하면, PHY 모듈(25)은 기가비트 물리(Giga-PHY) 계층 모듈로서, MAC 모듈(24)로부터 입력된 패킷을 이더넷 전송 포맷으로 변환하여 이더넷 케이블(40)을 통해 전송한다.

PHY 모듈(25)은 기가비트 이더넷 프로토콜에 따라 패킷을 이더넷 전송 포맷인 기가 이더넷(Giga Ethernet) 표준 신호로 변환하여 이더넷 케이블(예를 들어, Cat 5e Cable)(40)을 통해 전송할 수 있다. 예를 들어, 4쌍의 동선을 이용하여 125Mbaud의 4D 5-PAM(4-Dimensional 5-level Pulse Amplitude Modulation) 신호를 양방향으로 동시에 전송하는 1000BASE-T PHY 기술이 적용되는 경우, PHY 모듈(25)은 패킷 정보, 즉 125MHz 클럭에 동기된 8비트의 다중화 신호를 4D TCM(Trellis Coded Modulation) 변조 기술을 이용하여 125Mbaud의 4D 5-PAM 신호로 변환한다. PHY 모듈(25)은 4쌍의 동선으로 구성된 이더넷 케이블(40)을 통해 1Gbps의 데이터를 전이중 모드(Full Duplex)로 전송할 수 있다.

영상 신호 처리부(22), 제어부(24), MAC 모듈(25), 및 PHY 모듈(26)은 이더넷 기반의 신호 전송을 위한 변환 기능 및 이더넷 기반에서 수신된 신호의 역변환 기능을 모두 수행할 수 있다. 이에 따라, 영상 송신 장치(20)는 영상 수신 장치(30)로부터 수신한 음성 신호 및 제어 신호를 PHY 모듈(26), MAC 모듈(25), 제어부(24)를 통해 역변환할 수 있다. 이더넷 케이블(40)을 통해 수신된 제어 신호에는 동선의 주파수 손실 특성에 의해 발생되는 선형 왜곡과 혼성회로(Hybrid)에서 되돌아 오는 반향 신호(Echo), 및 근거리 송신 신호에 의한 NEXT(Near-end Cross Talk)와 원거리 송신 신호에 의한 간섭신호(Far-end Cross Talk)가 첨가될 수 있다. 따라서, 역변환되는 제어 신호는 예를 들어, 등화기 및 NEXT 제거기 그리고 반향 제거기 등에 의해 신호 처리될 수 있다. 역변환된 제어 신호에 의해 영상 송신 장치(20)의 설정 및 동작이 제어될 수 있다.

영상 수신 장치(30)는 CCTV(Closed-Circuit TV) 시스템으로 널리 사용되는 디지털 비디오 레코더(DVR: Digital Video Recorder), 네트워크 비디오 레코더(Network Video Recorder, NVR), 컴퓨터 등을 포함할 수 있다. 영상 수신 장치(30)는 PHY 모듈(31), MAC 모듈(32), 제어부(33), 및 복원부(34)를 포함한다.

PHY 모듈(31)은 기가비트 물리(Giga-PHY) 계층 모듈로서, 이더넷 케이블(40)을 통해 이더넷 전송 포맷으로 입력되는 신호를 기 약속된 패킷 형태로 변환한다. PHY 모듈(31)은 영상 송신 장치(20)의 PHY 모듈(25)에서 패킷을 이더넷 전송 포맷으로 변환하는 과정의 역으로, 입력되는 신호를 패킷 형태로 변환한다. 패킷은 동기 정보를 갖고, 휘도 신호와 색 신호의 디지털 신호가 다중화된 다중화 신호를 하나 이상 포함하고 있다.

MAC 모듈(32)은 매체접근제어(MAC) 계층 모듈로서, 패킷에 포함된 다중화 신호를 추출한다. 다중화 신호는 영상 신호(Y신호 및 C신호) 및 제어 신호를 포함한다. 제어 신호는 음성 신호를 포함할 수 있다. MAC 모듈(32)은 수신한 패킷의 오류 검사를 수행하고, 오류가 발생한 패킷의 오류를 복원하거나 폐기할 수 있다.

제어부(33)는 다중화 신호를 역 다중화하여 Y신호, C신호, 및 제어 신호를 분리하고, Y신호와 C신호를 프레임 메모리에 저장한 후, 다중화 신호의 동기 정보를 기초로 동기를 맞추며 출력할 수 있다.

복원부(34)는 영상 신호(Y신호 및 C신호) 및 제어 신호의 압축을 해제하는 수단으로서, 필요에 따라 구비 또는 사용될 수 있다. 복원부(34)는 영상 신호 및 제어 신호가 압축된 신호(예를 들어, 무손실 압축, DPCM 압축 및/또는 서브샘플링 비율 제어 등으로 압축된 신호)인 경우, 압축 해제할 수 있다.

PHY 모듈(31), MAC 모듈(32), 제어부(33)는 이더넷 기반에서 수신된 신호의 역변환 기능 및 이더넷 기반의 신호 전송을 위한 변환 기능을 모두 수행할 수 있다. 이에 따라, 영상 수신 장치(30)는 영상 송신 장치(20)로 전송할 음성 신호 및 제어 신호를 제어부(33), MAC 모듈(32), PHY 모듈(31)을 통해 변환할 수 있다. 영상 수신 장치(30)는 음성 신호 및/또는 제어 신호에 의해 영상 송신 장치(20)의 설정 및 동작을 원격으로 제어할 수 있다.

그리고, 이더넷 케이블(40)을 통해 수신된 영상 및 음성 신호에는 동선의 주파수 손실 특성에 의해 발생되는 선형 왜곡과 혼성회로(Hybrid)에서 되돌아 오는 반향 신호(Echo), 및 근거리 송신 신호에 의한 NEXT(Near-end Cross Talk)와 원거리 송신 신호에 의한 간섭신호(Far-end Cross Talk)가 첨가될 수 있다. 따라서, 영상 수신 장치(30)는 변환된 영상 및 음성 신호를 예를 들어, 등화기 및 NEXT 제거기 그리고 반향 제거기 등에 의해 신호 처리할 수 있다.

도시되지 않았으나, 영상 수신 장치(30)는 별도의 제어 수단에 의해 제어되는 네트워크 통신부, 먹스 및 코덱, 저장장치를 더 구비할 수 있다. 영상 수신 장치(30)는 먹스 및 코덱을 통해 영상 신호와 음성 신호를 디지털 압축하여, 저장장치에 저장하고, 이를 재생할 수 있다. 또한, 영상 수신 장치(30)는 네트워크 통신부를 통해 외부 단말과 영상 및 음성 신호를 송수신할 수 있다.

도 7은 본 발명의 일 실시예에 따른 영상 송신 장치의 제어부의 구성을 개략적으로 도시한 블록도이다.

도 7의 제어부(200)는 소프트웨어 및/또는 하드웨어 구성에 의해 도 1의 영상 송신 장치(20)의 제어부(24)로 기능 할 수 있다. 도 6을 참조하면, 제어부(200)는 제1 송신 제어부(210)와 제1 수신 제어부(260)를 포함할 수 있다.

제1 송신 제어부(210)는 Y신호와 C신호를 포함하는 디지털 영상 신호(Y신호 및 C신호)와, 음성 입력 장치로부터의 음성 신호(AUX)(영상 신호와 함께 입력된 음성 신호 또는 제어 신호)를 수신하여 MAC 모듈(24)로 출력한다. 이때 영상 신호(Y신호 및 C신호)는 전송매체의 전송 대역에 맞도록 압축된 신호일 수 있다. 음성 신호는 ADPCM(Adaptive Differential Pulse Code Modulation) 방식으로 압축된 신호일 수 있다. 제1 송신 제어부(210)는 다중화부(220) 및 제1메모리(230)를 포함할 수 있다.

다중화부(220)는 픽셀 클럭(Pixel_CLK)에 따라 디지털 영상 신호(Y신호 및 C신호) 및 음성 신호(AUX_Tx)를 다중화하고, 다중화 신호를 제1메모리(230)로 출력한다. 다중화는 영상 라인 단위로 수행될 수 있다. 다중화부(220)로부터 출력되는 다중화 신호는 동기 정보를 포함한다. 다중화부(220)는 다중화 신호에 동기 정보와 함께 영상의 해상도 정보(예를 들어, SD급, HD급, Full-HD급 등을 나타내는 정보)를 더 포함시킬 수 있다. 다중화부(220)는 다중화 신호를 영상신호 클럭인 내부 시스템 클럭(SYS_CLK)에 맞춰 제1메모리(230)에 출력(기록)한다.

제1메모리(230)는 다중화 신호를 내부 시스템 클럭(SYS_CLK)에 맞춰 임시 저장한다. 제1메모리(230)는 FIFO 메모리일 수 있다.

MAC 모듈(24)은 PHY 모듈(25)로부터 송신 클럭(PHY_CLK)을 수신하고, 제1메모리(230)에 저장된 다중화 신호를 송신 클럭(PHY_CLK)에 따라 읽어들여 패킷을 생성한다. MAC 모듈(24)은 하나 이상의 다중화 신호를 포함하는 패킷을 생성할 수 있다. MAC 모듈(24)은 영상의 해상도 정보(예를 들어, SD급, HD급, Full-HD급 등을 나타내는 정보)를 헤더 또는 데이터 영역에 포함시킬 수 있다.

다중화 신호는 내부 시스템 클럭(SYS_CLK)에 맞추어 제1메모리(230)에 저장된다. 즉, 다중화 신호는 이더넷 기반의 MAC 모듈(24) 및 PHY 모듈(25)과 동기 되어 있지 않다. 따라서, MAC 모듈(24)은 제1메모리(230)에 저장된 다중화 신호를 송신 클럭(PHY_CLK)에 맞추어 읽어들인다. 다중화 신호는 MAC 모듈(24)에서 이더넷 패킷(Ethernet Packet) 구조에 삽입되어 PHY 모듈(25)로 전송된다.

제1 수신 제어부(260)는 영상 수신 장치(30)로부터 PHY 모듈(25)과 MAC 모듈(24)을 통해 제어 신호를 수신하여 출력할 수 있다. 제1 수신 제어부(260)는 제2메모리(270) 및 호스트 CPU(280)를 포함할 수 있다.

제2메모리(270)는 MAC 모듈(25)로부터 출력되는 제어 신호를 송신 클럭(PHY_CLK))에 따라 임시 저장한다. 제2메모리(270)는 FIFO 메모리일 수 있다. 제어 신호는 시스템 클럭(SYS_CLK)에 따라 제2메모리(270)로부터 출력된다.

호스트 CPU(280)는 수직 동기 신호(V_SYNC)와 수평 동기 신호(H_SYNC)를 수신하고, 제어 신호를 수직 동기 신호(V_SYNC)와 수평 동기 신호(H_SYNC)에 동기 시켜 출력한다. 제어 신호는 음성 신호(AUX_Rx)일 수 있다. 호스트 CPU(280)는 호스트 버스(Host Bus)를 통해 PHY 모듈(25) 및 MAC 모듈(24)과 통신할 수 있다.

PHY 모듈(25)은 전이중 모드(Full Duplex)를 지원하는 GMII(Gigabit Media Independent Interface) 신호와 MDIO(Management Data Input/Output) 신호에 의해 MAC 모듈(24)과 상호 간에 신호를 송수신할 수 있다.

도 8은 본 발명의 일 실시예에 따른 영상 수신 장치의 제어부의 구성을 개략적으로 도시한 블록도이다.

도 8의 제어부(300)는 소프트웨어 및/또는 하드웨어 구성에 의해 도 1의 영상 수신 장치(30)의 제어부(33)로 기능 할 수 있다. 도 8을 참조하면, 제어부(300)는 제2 수신 제어부(310)와 제2 송신 제어부(360)를 포함할 수 있다.

PHY 모듈(31)은 전이중 모드(Full Duplex)를 지원하는 GMII(Gigabit Media Independent Interface) 신호와 MDIO(Management Data Input/Output) 신호에 의해 MAC 모듈(32)과 상호 간에 신호를 송수신할 수 있다.

제2 수신 제어부(310)는 영상 송신 장치(20)로부터 PHY 모듈(31)과 MAC 모듈(32)을 통해 입력되는 다중화 신호를 수신하여 출력한다. 제2 수신 제어부(310)는 제3 메모리(320), 역다중화부(330), 프레임 메모리(340), 및 동기신호 발생부(350)를 포함할 수 있다.

MAC 모듈(32)은 PHY 모듈(31)로부터 수신 클럭(PHY_CLK)으로 입력되는 패킷을 수신하고, 패킷으로부터 동기 정보, 해상도 정보, 다중화 신호를 추출한다. MAC 모듈(32)은 패킷에 영상 라인 번호가 삽입되어 있는 경우, 영상 라인 번호를 함께 추출할 수 있다. MAC 모듈(32)은 MAC 모듈(32)로부터 출력되는 다중화 신호(Y/C 신호 및 제어 신호)를 수신 클럭(PHY_CLK)에 맞춰 제3 메모리(320)에 저장(기록)한다. MAC 모듈(32)은 영상 라인 번호가 있는 경우, 영상 라인 번호를 함께 제3 메모리(320)에 저장할 수 있다.

제3 메모리(320)는 MAC 모듈(32)로부터 출력되는 다중화 신호(Y/C 신호 및 제어 신호)를 수신 클럭(PHY_CLK)에 맞춰 임시 저장한다. 제3메모리(320)는 FIFO 메모리일 수 있다. 다중화 신호는 내부 시스템 클럭(SYS_CLK)에 맞춰 제3메모리(320)로부터 출력된다.

역다중화부(330)는 내부 시스템 클럭(SYS_CLK)에 맞춰 다중화 신호를 읽어들인다. 역다중화부(330)는 다중화 신호를 역다중화하여, 픽셀 클럭(Pixel_CLK)에 맞춰 Y신호, C신호 및 제어 신호(AUX_Rx)를 분리한다. 역다중화부(330)는 음성 신호(AUX_Rx)를 제2 송신 제어부(360)로 출력하고, Y신호 및 C신호는 프레임 메모리(340)로 출력한다. 역다중화부(330)는 동기 정보 및 해상도 정보를 동기신호 발생부(350)로 출력한다.

역다중화부(330)는 동기 정보를 기초로 프레임의 시작 및 영상 라인 수를 카운팅하여 영상 라인 번호를 추정할 수 있다. 역다중화부(330)는 입력되는 다중화 신호에 영상 라인 번호가 포함된 경우, 영상 라인 번호를 추출하고, 영상 라인 번호에 따라 프레임 메모리(340)의 해당 영역에 저장(기록)할 수 있다.

본 실시예에서는 영상 라인 번호가 포함되지 않은 다중화 신호인 경우, 역다중화부(330)가 영상 라인을 카운팅하는 기능을 수행하는 것으로 설명하였으나, 별도의 카운터에 의해 영상 라인을 카운팅할 수 있음은 물론이다.

프레임 메모리(340)에는 Y신호 및 C신호가 동기신호 발생부(350)에서 생성된 픽셀 클럭(Pixel_CLK)에 맞춰 저장된다. 프레임 메모리(340)는 복수의 영상 라인 신호를 해당 영역에 저장할 수 있다. 프레임 메모리(340)에 저장된 영상 신호는 동기신호 발생부(350)에서 생성된 수평 및 수직 동기 신호(H/V_SYNC)에 동기되어 출력된다. 이에 따라, 패킷과 패킷 간의 지터, 즉 영상 라인 간의 지터에 의한 영상 왜곡 현상을 방지할 수 있다. 프레임 메모리(340)는 라인 메모리 또는 프레임 메모리로 구성되어 하나의 라인 이상의 영상 신호를 저장할 수 있다.

또한, 영상 라인 번호가 있는 경우, 프레임 메모리(340)는 영상 라인 번호에 따라 해당 영역에 영상 신호(Y신호 및 C신호)를 저장한다. 따라서, 현재 프레임의 n번째 라인의 영상 신호가 손실 또는 오류가 발생하여 폐기된 경우, 해당 영역에 기 저장된 이전 프레임의 n번째 라인의 영상 신호로 대체할 수 있다. 이 경우, 영상 라인 번호가 없는 경우, 카운팅에 의해 또는 입력되는 순서대로 영상 신호를 프레임 메모리(340)에 저장하는 경우, 임의의 영상 라인이 손실 또는 폐기된 경우 이를 인식하지 못하고 후속 영상 신호가 다른 영상 라인 영역에 저장됨으로 인해 영상 화질이 떨어지는 문제점을 해소할 수 있다. 프레임 메모리(340)로부터 출력되는 Y신호 및 C신호는 재생 또는 저장될 수 있다. 프레임 메모리(340)로부터 출력되는 Y신호 및 C신호가 압축 신호인 경우에는, 복원부(34)에서 압축 해제된 후 재생 또는 저장될 수 있다.

동기신호 발생부(350)는 역다중화부(330)로부터 동기 정보 및 해상도 정보를 수신하고, 동기 정보 및 해상도 정보를 기초로 시스템 클럭(SYS_CLK)에 맞춰 픽셀 클럭(Pixel_CLK)과 수평 및 수직 동기 신호(H/V_SYNC)를 생성하여 프레임 메모리(340)로 출력한다. 이에 따라 영상 수신 장치는 수신된 패킷을 송신 전 영상 신호의 라인 간 시간 정보로 복원할 수 있다.

제2 송신 제어부(360)는 외부로부터 입력되는 제어 신호를 수신하여, 영상 송신 장치(20)로 출력할 수 있다. 제2 송신 제어부(360)는 호스트 CPU(370) 및 제4 메모리(380)를 포함할 수 있다.

호스트 CPU(370)는 외부로부터 입력되는 제어 신호(control data)를 수신하여 제4 메모리(380)로 출력한다. 제어 신호는 음성 신호(AUX_Tx)를 포함할 수 있다. 그리고, 호스트 CPU(370)는 영상 송신 장치(20)로부터 전송된 음성 신호를 신호 분리부(330)로부터 수신하고, 이를 음성 출력 장치로 출력할 수 있다. 호스트 CPU(370)는 호스트 버스(Host Bus)를 통해 PHY 모듈(31) 및 MAC 모듈(32)과 통신할 수 있다.

제4 메모리(380)는 시스템 클럭(SYS_CLK)에 맞춰 제어 신호를 저장한다. 제어 신호는 수신 클럭(PHY_CLK)에 맞춰 제4 메모리(380)로부터 MAC 모듈(32)로 출력된다. 제4메모리(380)는 FIFO 메모리일 수 있다.

도 9는 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 송신 장치에서 영상을 전송하는 방법을 설명하는 흐름도이다. 이하에서는 도 1 내지 도 8을 참조하여 설명된 내용과 중복하는 내용의 상세한 설명은 생략하겠다. 또한, 디지털 영상 송신 장치는 디지털 영상 수신 장치로부터 제어 신호를 수신하여 처리할 수 있으나, 제어 신호 수신 및 처리 방법은 전술되었으므로 이하에서는 생략하겠다.

도 9를 참조하면, 디지털 영상 송신 장치는 이미지 센서로부터 아날로그 영상 신호가 입력되면(S701), Y신호와 C신호를 포함하는 병렬 디지털 영상 신호로 변환한다(S702).

디지털 영상 송신 장치는 영상 해상도에 따라 다중화 신호의 대역폭이 이더넷 전송 대역폭을 초과하는 경우, 상기 디지털 변환된 Y신호와 C신호를 압축할 수 있다(S703). 압축은 신호 손실이 거의 없는 압축 기법을 이용하여 수행된다.

디지털 영상 송신 장치는 Y신호와 C신호, 및 음성 입력 장치로부터의 제어 신호를 다중화할 수 있다(S704). 다중화 신호는 영상 라인 단위로 수행될 수 있다. 다중화 신호는 FIFO와 같은 임시 메모리에 시스템 클럭에 맞춰 저장된 후, 이더넷 기반의 패킷 전송 모듈(PHY 모듈)의 송신 클럭에 맞춰 출력된다.

디지털 영상 송신 장치는 다중화 신호를 포함하는 패킷을 생성할 수 있다(S705). 디지털 영상 송신 장치는 하나 이상의 다중화 신호를 포함하는 패킷을 생성할 수 있고, 선택적으로 패킷에 영상 라인 번호를 삽입할 수 있다.

디지털 영상 송신 장치는 패킷을 기가비트 이더넷 프로토콜에 따라 이더넷 전송 포맷으로 변환하여 이더넷 케이블을 통해 전송할 수 있다(S706). 이더넷 케이블은 비차폐 꼬임쌍 케이블일 수 있다.

한편, 디지털 영상 송신 장치는 영상 해상도 정보(SD급, Full-HD급 등)와 같은 영상 규격을 다중화 신호 생성 또는 패킷 생성시에 삽입할 수 있다.

도 10은 본 발명의 일 실시예에 따른 이더넷 기반 디지털 영상 수신 장치에서 영상을 수신하여 처리하는 방법을 설명하는 흐름도이다. 이하에서는 도 1 내지 도 8을 참조하여 설명된 내용과 중복하는 내용의 상세한 설명은 생략하겠다. 또한, 디지털 영상 수신 장치는 외부로부터 제어 신호를 수신하여 디지털 영상 송신 장치로 전송할 수 있으나, 제어 신호의 전송 방법은 전술되었으므로 이하에서는 생략하겠다.

도 10을 참조하면, 동기 정보를 갖고, Y신호와 C신호 및 제어 신호가 다중화된 다중화 신호를 하나 이상 포함하는 패킷을 기가비트 이더넷 프로토콜에 따라 이더넷 케이블을 통해 수신할 수 있다(S801). 케이블은 비차폐 꼬임쌍 케이블일 수 있다.

디지털 영상 수신 장치는 패킷에 포함된 다중화 신호를 추출한다(S802). 디지털 영상 수신 장치는 패킷에 영상 라인 번호가 삽입된 경우, 영상 라인 번호를 다중화 신호와 함께 추출할 수 있다.

디지털 영상 수신 장치는 다중화 신호를 영상 신호(Y/C 신호) 및 제어 신호로 각각 분리할 수 있다(S803). 디지털 영상 수신 장치는 동기 신호 및 영상 해상도 정보를 추출할 수 있다. 디지털 영상 수신 장치는 패킷 수신 모듈(PHY 모듈)의 수신 클럭에 맞춰 입력되는 다중화 신호를 임시 저장한 후 내부 클럭에 맞춰 출력할 수 있다.

디지털 영상 수신 장치는 영상 라인 단위로 영상 신호(Y/C 신호)를 저장하고, 동기 신호 및 영상 해상도 정보를 기초로 영상 라인 간을 동기시켜 영상 신호를 출력할 수 있다(S804). 음성 신호는 음성 출력 장치를 통해 출력될 수 있다. 디지털 영상 수신 장치는 추출된 영상 라인 번호에 따라 영상 신호(Y/C 신호)를 영상 라인 단위로 저장하고, 영상 신호(Y/C 신호)를 수직 동기 신호 및 수평 동기 신호에 동기 시켜 영상 라인 간에 동기를 맞추며 출력할 수 있다.

디지털 영상 수신 장치는 필요한 경우, 영상 신호가 압축된 영상 신호(Y/C 신호)인 경우, 압축을 해제할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 디지털 영상 데이터 송수신 시스템을 도시한 블록도이다.

도 11을 참조하면, 영상 송신 장치가 카메라(20A, 20B, 20C, 20D)로서 구현되고, 영상 수신 장치가 디지털 비디오 레코더(DVR)(30A)로 구현되고 있다. 도 11의 실시예는 카메라(20A, 20B, 20C, 20D)가 하나 이상 구비되고, DVR(30A)이 다수의 카메라(20A, 20B, 20C, 20D) 각각과 UTP 케이블(40A, 40B, 40C, 40D)을 통해 일대일 연결된 점에서 도 1과 상이하다. 도 11의 실시예에서는 편의상 4개의 카메라를 도시하였으나, 본 발명은 이에 한정되지 않고, 하나 이상의 다수의 카메라가 DVR과 케이블에 의해 일대일 연결될 수 있음은 물론이다.

카메라(20A)는 이미지 센서(21A), 영상 신호 처리부(22A), 압축부(23A), 제어부(24A), MAC 모듈(25A), 및 PHY 모듈(26A)을 포함할 수 있다.

디지털 비디오 레코더(DVR)(30A)는 PHY 모듈(31A), MAC 모듈(32A), 제1제어부(33A), 및 복원부(34A)를 포함할 수 있다. 디지털 비디오 레코더(DVR)(30A)는 제2제어부(38)에 의해 제어되는 네트워크 통신부(35), 먹스 및 코덱(36), 저장장치(37)를 더 구비할 수 있다. DVR(30A)은 먹스 및 코덱(36)을 통해 영상 신호와 음성 신호를 디지털 압축하여, 저장장치(37)에 저장하고, 이를 재생할 수 있다. 또한, DVR(30A)은 네트워크 통신부(35)를 통해 외부 단말과 영상 및 음성 신호를 유무선으로 송수신할 수 있다.

카메라(20A, 20B, 20C, 20D)와 디지털 비디오 레코더(DVR)(30A)는 각각 UTP 케이블(40A, 40B, 40C, 40D)로서 4쌍의 Cat 5e를 사용하여 연결되고 있다.

각 카메라 및 DVR의 구성 및 동작은 도 1 내지 도 8의 영상 송신 장치(20) 및 영상 수신 장치(30)와 동일하므로 상세한 설명은 생략하겠다.

도 12는 본 발명의 다른 실시예에 따른 디지털 영상 데이터 송신 장치를 개략적으로 도시한 블록도이다.

도 12를 참조하면, 디지털 영상 데이터 송신 장치(120)는 이미지 센서(121), 영상신호 처리부(123), HD-SDI 전송 모듈(125) 및 이더넷 기반 송수신 모듈(127)을 포함할 수 있다.

디지털 영상 데이터 송신 장치(120)는 이미지 센서(121)로부터 출력되는 아날로그 영상신호를 영상신호 처리부(123)에서 디지털 신호로 변환한다. 변환된 디지털 신호는 동기 정보를 갖는 Y신호와 C신호를 포함한다.

Y신호와 C신호는 HD-SDI 전송 모드인 경우, HD-SDI 전송 모듈(125)로 전송되어 신호 처리된다. HD-SDI 전송 모듈(125)의 구성은 도 13에 도시된 영상 송신 장치의 구성과 동일하므로 상세한 설명은 생략하겠다.

Y신호와 C신호는 이더넷 기반 송수신 모드인 경우, 이더넷 기반 송수신 모듈(127)로 전송되어 신호 처리된다. 이더넷 기반 송수신 모듈(127)은 도 1 내지 도 8에 도시된 영상 송신 장치의 구성과 동일하므로 상세한 설명은 생략하겠다.

도 12의 영상 송신 장치는 각각 별도의 포트를 구비하여 HD-SDI 전송 모드에서 동축 케이블을 이용하여 영상 신호를 송수신하거나, 이더넷 기반 송수신 모드에서 이더넷 케이블을 이용하여 영상 신호를 송수신할 수 있는 장점이 있다.

본 발명은 표준화되어 저렴하게 구입 가능한 Cat5e 또는 Cat6 규격의 UTP 케이블과 기가비트 물리 모듈(Giga-PHY)과의 매칭을 통해 안정적인 전송 대역을 확보하여 기존의 아날로그 전송 방식에서 문제가 되었던 전송 손실이 없다. 또한 본 발명은 MPEG/JPEG과 같은 압축이 없이 디지털 신호를 전송하므로 화질 열화가 없고 카메라 측의 구조가 단순하고 압축/복원에 따른 지연시간이 없어진다.

본 발명은 데이터 구조 및/또는 전송률이 상이한 영상 신호를 패킷으로 형성함으로써 기가비트 물리 모듈(Giga-PHY)에 매칭시켜 이더넷 전송을 가능하게 한다. 또한 본 발명은 FIFO 메모리를 통해 송수신 단의 동기화를 이룰 수 있다. 그리고, 수신단에서 하나의 라인 분 이상의 메모리를 구비하고, 영상규격에 따른 기준 동기를 이용하여 이를 제어함으로써, 기가비트 물리 모듈(Giga-PHY) 통해 전송된 라인 단위의 영상 신호가 변환된 패킷들을 애초 영상 신호의 라인간 시간정보로 복원할 수 있다.

전술된 실시예들은 1000BASE-T PHY 기술을 적용한 1Gbps 기가비트 이더넷 기반 영상 송수신 시스템을 설명하였다. 그러나, 본 발명은 이에 한정되지 않고, 수 기가비트 내지 수십 기가비트로 대역 확장된 이더넷 기반 영상 송수신 방법에 동일하게 적용할 수 있음은 물론이다. 따라서, 수십 기가비트 이더넷을 기반으로 하는 경우, 이더넷 전송 대역이 증가하여 송수신 가능한 영상 신호의 양이 증가하므로 영상 압축 또한 송수신 가능한 영상 신호의 양에 따라 선택적으로 수행될 수 있음은 물론이다.

본 발명은 감시시스템에 적용될 수 있으며, 특히, 송수신 측 간에 호환성이 크게 문제되지 않는 소규모 상점에서의 감시환경 구축에 용이하다. 예를 들어, 본 발명은 4대에서 16대 규모의 카메라와 모니터 일체형 녹화기를 키트(Kit)로 구성하는 소규모 상점용 감시시스템 키트에 적용될 수 있다.

본 발명의 시스템은, 송신 장치에서 디지털 정보를 출력하는 HD급 감시카메라의 디지털 영상과 제어 신호를 다중화하고 패킷 형태로 변환하여, 범용 기가비트 물리 모듈(Giga-PHY)을 통해 UTP(unshielded Twist Pare) 케이블로 전송한다. 그리고, 수신 장치에서 범용 기가비트 물리 모듈(Giga-PHY)을 통해 패킷을 수신하고, 패킷 단위의 지터를 제거하고 동기를 교정하여 본래 영상을 복원한다. 이에 따라 저비용으로 HD급 고화질 디지털 영상신호의 장거리 송수신을 구현할 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (10)

1. 이미지 센서로부터 입력된 아날로그 영상 신호를 휘도 신호와 색 신호의 디지털 신호로 변환하는 신호 처리부;
   상기 디지털 변환된 휘도 신호와 색 신호를 라인 단위로 다중화하여 라인 단위 동기 정보를 갖는 다중화 신호를 생성하는 다중화부;
   상기 다중화 신호가 내부 클럭에 맞춰 임시 저장되는 제1메모리;
   상기 내부 클록에 맞춰 상기 제1메모리에 저장된 다중화 신호를 송신 클럭에 맞춰 읽어들여 적어도 하나의 다중화 신호를 포함하는 패킷을 생성하는 매체접근제어(MAC) 모듈; 및
   상기 패킷을 이더넷 전송 포맷으로 변환하여 비차폐 꼬임쌍 케이블을 통해 전송하는 물리(PHY) 모듈;을 포함하는 이더넷 기반 디지털 영상 송신 장치.
2. 제1항에 있어서,
   영상 해상도에 따라 상기 다중화 신호의 대역폭이 이더넷 전송 대역폭을 초과하는 경우, 상기 디지털 변환된 휘도 신호와 색 신호를 압축하는 압축부;를 더 포함하는 이더넷 기반 디지털 영상 송신 장치.
3. 제2항에 있어서, 상기 압축부는,
   무손실 압축, DPCM 압축 및 서브샘플링 비율 제어 압축 중 적어도 하나를 이용하는 이더넷 기반 디지털 영상 송신 장치.
4. 제1항에 있어서, 상기 MAC 모듈은,
   상기 패킷에 상기 다중화 신호의 라인 번호를 삽입하는 이더넷 기반 디지털 영상 송신 장치.
5. 제1항에 있어서,
   상기 다중화 신호 또는 패킷에 영상 해상도 정보가 삽입되는 이더넷 기반 디지털 영상 송신 장치.
6. 제1항에 있어서, 상기 제어부는,
   상기 비차폐 꼬임쌍 케이블을 통해 상기 PHY 모듈의 송신 클럭에 맞춰 수신된 제어 신호를 임시 저장한 후 상기 내부 클럭에 맞춰 출력하는 제2메모리;를 더 포함하는 이더넷 기반 디지털 영상 송신 장치.
7. 휘도 신호와 색 신호의 디지털 신호가 라인 단위로 다중화되어 라인 단위 동기 정보를 포함한 적어도 하나의 다중화 신호를 포함하는 패킷을 비차폐 꼬임쌍 케이블을 통해 수신하는 물리(PHY) 모듈;
   상기 패킷에서 상기 적어도 하나의 다중화 신호 및 상기 라인 단위 동기 정보를 추출하는 매체접근제어(MAC) 모듈;
   상기 다중화 신호가 상기 PHY 모듈의 수신 클럭에 맞춰 임시 저장되는 제3메모리;
   상기 수신 클록에 맞춰 제3메모리에 저장된 다중화 신호를 내부 클럭에 맞춰 읽어 들여 휘도 신호와 색 신호로 분리하는 역다중화부;
   상기 라인 단위 동기 정보를 기초로 수직 동기 신호 및 수평 동기 신호를 생성하는 동기 신호 발생부; 및
   상기 분리된 휘도 신호와 색 신호가 라인 단위로 저장된 후 상기 수직 동기 신호 및 수평 동기 신호에 동기하여 출력되는 프레임메모리;를 포함하는 이더넷 기반 디지털 영상 수신 장치.
8. 제7항에 있어서,
   외부에서 입력된 제어 신호가 상기 내부 클럭에 맞춰 임시 저장된 후 상기 수신 클럭에 맞춰 상기 MAC 모듈로 출력되는 제4메모리;를 더 포함하는 이더넷 기반 디지털 영상 수신 장치.
9. 제7항에 있어서,
   상기 분리된 휘도 신호와 색 신호가 압축된 신호인 경우, 압축 해제하는 복원부;를 더 포함하는 이더넷 기반 디지털 영상 수신 장치.
10. 제7항에 있어서,
    상기 역다중화부는 상기 다중화 신호에 포함된 제어 신호를 분리하고,
    상기 프레임 메모리는 상기 패킷에 포함된 라인 번호를 기초로 상기 휘도 신호와 색 신호를 해당 라인 영역에 저장하는, 이더넷 기반 디지털 영상 수신 장치.

Images