KR20170010456A - Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛 - Google Patents

Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛 Download PDF

Info

Publication number
KR20170010456A
KR20170010456A KR1020150101214A KR20150101214A KR20170010456A KR 20170010456 A KR20170010456 A KR 20170010456A KR 1020150101214 A KR1020150101214 A KR 1020150101214A KR 20150101214 A KR20150101214 A KR 20150101214A KR 20170010456 A KR20170010456 A KR 20170010456A
Authority
KR
South Korea
Prior art keywords
light emitting
mjt
semiconductor layer
interlayer insulating
light
Prior art date
Application number
KR1020150101214A
Other languages
English (en)
Other versions
KR102429939B1 (ko
Inventor
송영준
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020150101214A priority Critical patent/KR102429939B1/ko
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to CN201690000752.0U priority patent/CN208990251U/zh
Priority to EP16814738.7A priority patent/EP3316244B1/en
Priority to DE212016000126.4U priority patent/DE212016000126U1/de
Priority to JP2017549369A priority patent/JP2018528598A/ja
Priority to PCT/KR2016/006768 priority patent/WO2016209025A2/ko
Priority to US15/354,292 priority patent/US9769897B2/en
Publication of KR20170010456A publication Critical patent/KR20170010456A/ko
Priority to US15/678,739 priority patent/US10091850B2/en
Priority to US15/873,769 priority patent/US10051705B2/en
Priority to JP2019194432A priority patent/JP6880148B2/ja
Priority to KR1020220096014A priority patent/KR102671003B1/ko
Application granted granted Critical
Publication of KR102429939B1 publication Critical patent/KR102429939B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133605—Direct backlight including specially adapted reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133606—Direct backlight including a specially adapted diffusing, scattering or light controlling members
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133612—Electrical details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H05B33/0842—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y02B20/34—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Planar Illumination Modules (AREA)

Abstract

본 발명의 일 실시예에 따른 백라이트 유닛은 복수개의 블록을 포함하는 인쇄회로기판; 및 상기 복수개의 블록 상에 배치되는 복수의 MJT LED를 포함하는 백라이트 모듈을 포함하며, 상기 MJT LED는, 성장 기판; 상기 기판 상에 정렬되며, 각각 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 복수개의 발광셀들; 상기 복수개의 발광셀들 상에 정렬되며, 서로 동일한 재료로 형성되고, 각각 대응하는 발광셀의 제1 반도체층에 전기적으로 접속하는 복수개의 상부 전극들; 및 상기 상부 전극들 상에 정렬된 제1 패드 및 제2 패드를 포함하고, 상기 상부 전극들 중 하나 이상은 인접한 발광셀의 제2 반도체층에 전기적으로 접속하고, 상기 상부 전극들 중 다른 하나는 인접한 발광셀의 제2 반도체층으로부터 절연되며, 상기 발광셀들은 상기 상부 전극들에 의해 직렬 연결되고, 상기 제1 패드는 상기 직렬 연결된 발광셀들 중 입력 발광셀에 전기적으로 접속하고, 상기 제2 패드는 상기 직렬 연결된 발광셀들 중 출력 발광셀에 전기적으로 접속하고, 상기 각각의 발광셀들은 상기 기판을 노출시키는 메사 식각 영역에 의해 분리되고, 상기 복수의 MJT LED들 각각의 동작은 독립적으로 제어될 수 있다.

Description

MJT LED를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛{BACKLIGHT MODULE WITH MJT LED AND BACKLIGHT UNIT HAVING THE SAME}
본 발명은 멀티-셀(Multi Junction Technology: MJT) LED를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛에 관한 것이다.
액정 디스플레이는 백라이트 광원의 투과율을 제어하여 영상을 구현한다. 종래에 백라이트 광원으로서 CCFL(Cold Cathode Fluorescent Lamp)이 주로 사용되었으나, 현재 전력소모, 수명 및 환경성 등과 같은 다양한 장점들로 인하여 발광 다이오드(Light Emitting Diode, 이하 'LED'라 함)가 많이 사용되고 있다.
액정 디스플레이를 백라이팅하는 방식으로 LED의 위치에 따라 에지형 백라이트 유닛과 직하형 백라이트 유닛이 있다. 에지형 백라이트 유닛은 도광판의 측면에 LED들을 배치하고 광원으로부터 입사된 광을 도광판을 이용하여 액정 패널을 백라이팅하는 것인데, LED의 수를 줄일 수 있고 LED들 간의 고도의 품질 편차를 요하지 않아 가격면에서 유리하고 또한 저전력 제품을 개발할 수 있다는 장점이 있다. 그러나 에지형 백라이트 유닛은 액정 디스플레이의 모서리 부분과 중앙 영역 사이의 명암 차이를 극복하기 어렵고 고화질을 구현하는데 한계가 있다.
한편, 직하형 백라이트 유닛은 액정 패널의 하부에 위치하며 액정 패널과 거의 동일한 면적을 갖는 면광원으로부터 직접 액정 패널의 전면으로 빛을 조사하는 방식을 채택한 것으로, 모서리 부분과 중앙 영역 사이의 명암 차이를 극복할 수 있고 또한 고화질을 구현할 수 있는 장점이 있다.
그러나 직하형 백라이트 유닛의 경우, 각 LED가 상대적으로 넓은 면적을 고르게 백라이팅하지 못할 경우, 많은 수의 LED를 조밀하게 배열해야 하며, 이에 따라 전력 소모가 증가한다. 나아가, LED들 사이에 품질 편차가 있을 경우, 액정 패널이 불균일하게 백라이팅되어 화면의 균질성을 확보하기 어렵다.
특히, 최근에는 액정 패널들이 대형화되는 추세 따라 직하형 백라이트 유닛 또한 대형화되고 있으며, 이에 따라 대형화된 직하형 백라이트 유닛의 안정성이나 신뢰성이 저하되고 있는 실정이다. 구체적으로, LED 백라이트 유닛은 복수의 LED 구동회로들을 통해 복수의 LED군 즉, LED 어레이들에 공급되는 구동 전류를 제어하게 되는데, LED 백라이트 유닛의 대형화에 따라 LED 구동회로들과 그에 대응되는 LED 어레이들의 수가 크게 증가하였다. 이에, 서로 인접하게 배열된 복수의 LED들이나 LED 어레이들이 단락되는 경우들이 발생하게 되었으며, 이 경우 과전류나 과전압 또는 과열 현상에 의해 구동회로들이 파손되어 백라이트 유닛의 안정성이나 신뢰성이 저하되는 문제점이 있다.
도 1은 종래기술에 따른 LED를 이용한 백라이트 유닛의 구성 블록도로서, 도 1을 참조하여 종래기술에 따른 문제점을 보다 구체적으로 살펴보도록 한다. 도 1에 도시된 바와 같이, 종래기술에 따른 백라이트 유닛(1)은, 백라이트 제어모듈(2) 및 백라이트 모듈(5)을 포함한다.
백라이트 제어모듈(2)은 외부로부터 입력되는 입력 전원(Vin)을 이용하여 DC 구동 전원을 생성/출력하는 구동 전원 생성부(3) 및 백라이트 모듈(5)을 구성하는 복수의 LED 어레이들(6a~6n) 각각의 동작을 제어하는 구동 제어부(4)를 포함하여 구성된다. 구동 전원 생성부(3)는 일반적으로 12V, 24V, 48V 등의 DC 전압을 구동 전원으로 생성하여 출력하게 된다.
한편, 백라이트 모듈(5)은 각기 복수의 LED들이 직렬로 연결되어 구성되는 복수의 LED 어레이들(6a~6n) 및 복수의 LED 어레이들(6a~6n)로부터 출사되는 광의 효율을 향상시키는 광학부(미도시)를 포함하여 구성된다. 도 1에 도시된 종래기술에 있어 각기 서로 직렬로 연결된 5개의 LED들을 포함하여 구성되는 n개의 LED 어레이들(6a~6n)이 서로 병렬로 연결되어 구성되는 백라이트 모듈(5)이 도시되어 있다. 이때, 사용되는 종래기술에 따른 LED는 일반적으로 3V ~ 6.5V 사이의 순방향 전압 레벨을 가지며, 따라서, 이러한 일반적인 LED를 전술한 바와 같은 구동 전원 생성부(3)에 연결하여 개별적으로 제어/구동하는 것이 어렵기 때문에 복수개의 LED들을 직렬로 연결하여 LED 어레이를 구성하고, 각각의 LED 어레이를 구동/제어하는 방식을 취하게 된다. 이러한 종래기술에 따른 백라이트 유닛(1)에 있어, 구동 제어부(4)는 외부로부터 입력되는 디밍 신호(Dim)에 따라 백라이트 모듈(5)에 공급되는 구동 전원을 PWM 제어함으로써 백라이트 모듈(5)을 구성하는 모든 LED 어레이들(6a~6n)의 휘도를 제어하도록 구성될 수 있다. 또는, 이러한 종래기술에 따른 백라이트 유닛(1)에 있어, 구동 제어부(4)는 외부로부터 입력되는 디밍 신호(Dim)에 따라 n개의 LED 어레이들(6a~6n) 중 특정 LED 어레이를 흐르는 구동 전류의 크기를 조정함으로써, 특정 LED 어레이의 휘도를 제어하도록 구성될 수 있다.
이러한 종래기술에 따른 백라이트 유닛(1)에 사용되는 LED는 일반적으로 단일-셀 LED로서 소전압 대전류으로 구동되는 소자 특성을 가지고 있다. 예를 들어, 전술한 바와 같은 단일-셀 LED는 3.6V의 구동 전압을 가지고 250~500mA의 구동 전류로 동작할 수 있다. 따라서, 이러한 단일-셀 LED로 구성된 백라이트 모듈(5)의 구동을 제어하기 위하여, 종래기술에 따른 구동 제어부(4)를 포함하는 주변 회로들이 대전류를 처리할 수 있는 대용량의 전자 소자들로 구성되어야 하며, 이에 따라 백라이트 유닛(1)의 제조 비용이 상승하게 된다는 문제점이 있다. 또한, 전술한 바와 같은 종래의 단일-셀 LED의 대전류 구동 특성으로 인하여 구동 제어부(4)를 포함하는 주변 회로들이 파손되어 백라이트 유닛(1)의 안정성이나 신뢰성이 저하되는 문제점이 있다. 또한, 단일-셀 LED의 대전류 구동 특성으로 인하여, 소비 전력이 증가하고, 드룹(Droop) 현상이 발생하게 된다는 문제점이 있다.
본 발명은 복수의 발광셀을 갖는 MJT LED를 이용하여 소전류 구동이 가능한 백라이트 모듈 및 이를 포함하는 백라이트 유닛을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 전술한 바와 같은 MJT LED를 이용하여 백라이트 모듈의 소전류 구동이 가능하게 함으로써, 백라이트 모듈의 구동을 제어하기 위한 구동회로의 안정성과 신뢰성을 개선하고, 제조 비용을 절감할 수 있는 백라이트 유닛을 제공하는 것을 또 다른 목적으로 한다.
또한, 본 발명은 MJT LED를 이용하여 백라이트 모듈을 소전류 구동이 가능하게 구성함으로써, 전력 효율 및 광 효율이 개선되고, 대전류 구동에 따른 드룹 현상을 방지할 수 있는 백라이트 유닛을 제공하는 것을 또 다른 목적으로 한다.
또한, 본 발명은 전술한 바와 같은 MJT LED를 이용하여 백라이트 모듈을 구성함으로써, 요구되는 LED의 수를 최소화하며, 각각의 MJT LED별로 구동 제어가 가능한 백라이트 유닛을 제공하는 것을 또 다른 목적으로 한다.
본 발명의 일 실시예에 따른 백라이트 유닛은 복수개의 블록을 포함하는 인쇄회로기판; 및 상기 복수개의 블록 상에 배치되는 복수의 MJT LED를 포함하는 백라이트 모듈을 포함하며, 상기 MJT LED는, 성장 기판; 상기 기판 상에 정렬되며, 각각 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 복수개의 발광셀들; 상기 복수개의 발광셀들 상에 정렬되며, 서로 동일한 재료로 형성되고, 각각 대응하는 발광셀의 제1 반도체층에 전기적으로 접속하는 복수개의 상부 전극들; 및 상기 상부 전극들 상에 정렬된 제1 패드 및 제2 패드를 포함하고, 상기 상부 전극들 중 하나 이상은 인접한 발광셀의 제2 반도체층에 전기적으로 접속하고, 상기 상부 전극들 중 다른 하나는 인접한 발광셀의 제2 반도체층으로부터 절연되며, 상기 발광셀들은 상기 상부 전극들에 의해 직렬 연결되고, 상기 제1 패드는 상기 직렬 연결된 발광셀들 중 입력 발광셀에 전기적으로 접속하고, 상기 제2 패드는 상기 직렬 연결된 발광셀들 중 출력 발광셀에 전기적으로 접속하고, 상기 각각의 발광셀들은 상기 기판을 노출시키는 메사 식각 영역에 의해 분리되고, 상기 복수의 MJT LED들 각각의 동작은 독립적으로 제어될 수 있다.
상기 백라이트 유닛은 상기 발광셀들과 상기 상부 전극들 사이에 정렬된 제1 층간 절연막을 더 포함하고, 상기 상부 전극들은 상기 제1 층간 절연막의 표면에 대해 10도 내지 45도의 경사각을 가지는 측면을 포함할 수 있다.
상기 상부 전극은 2000Å 내지 10000Å 범위 내의 두께를 가질 수 있다.
상기 백라이트 유닛은 각 발광셀의 제2 반도체층 상에 정렬된 하부 전극들을 더 포함하되, 상기 제1 층간 절연막은 각 발광셀 상의 하부 전극의 일부를 노출시키고, 상기 인접한 발광셀의 제2 반도체층에 전기적으로 접속하는 상부 전극(들)은 상기 제1 층간 절연막을 통해 상기 노출된 하부 전극에 접속할 수 있다.
상기 하부 전극들은 각각 제2 반도체층 표면에 대해 10도 내지 45도의 경사각을 가지는 측면을 포함할 수 있다.
상기 하부 전극의 두께는 2000Å 내지 10000Å인 것을 특징으로 할 수 있다.
상기 제1 층간 절연막은 상기 노출된 하부 전극 표면에 대해 10도 내지 60도의 경사각을 가지는 측면을 포함할 수 있다.
상기 제1 층간 절연막은 2000Å 내지 20000Å의 두께를 가질 수 있다.
상기 백라이트 유닛은 상기 상부 전극들을 덮는 제2 층간 절연막을 더 포함하되, 상기 제2 층간 절연막은 입력 발광셀의 제2 반도체층 상에 정렬된 하부 전극과 출력 발광셀의 제1 반도체층에 접속된 상부 전극을 노출시키고, 상기 제1 패드 및 제2 패드는 각각 상기 제2 층간 절연막을 통해 상기 하부 전극 및 상부 전극에 접속할 수 있다.
상기 제2 층간 절연막은 상기 상부 전극 표면에 대해 10도 내지 60도의 경사각을 가지는 측면을 포함할 수 있다.
상기 제2 층간 절연막은 2000Å 내지 20000Å의 두께를 가질 수 있다.
상기 발광셀들은 각각 상기 제1 반도체층의 일부를 노출하는 비아홀을 가지며, 상기 상부 전극들은 상기 비아홀을 통해 대응하는 발광셀의 제1 반도체층에 접속할 수 있다.
상기 비아홀을 통해 노출된 막들의 측면 경사각은 10도 내지 60도 범위 내일 수 있다.
상기 상부 전극은 상기 MJT LED의 전체 면적의 30% 이상 및 100% 미만의 면적을 점유할 수 있다.
상기 상부 전극은 너비와 폭의 비가 1:3 내지 3:1의 범위 내에 있는 플레이트 또는 시트 형상을 가질 수 있다.
상기 상부 전극들 중 적어도 하나는 대응하는 발광셀의 너비 또는 폭에 비해 더 큰 너비 또는 폭을 가질 수 있다.
상기 메사 식각에 의해 노출된 막들의 측면은 상기 기판에 대해 10도 내지 60도의 경사각을 가질 수 있다.
상기 백라이트 유닛은 구동 전압을 상기 백라이트 모듈 내의 상기 복수의 MJT LED들에 제공하는 백라이트 제어모듈을 더 포함하며, 상기 블록은 적어도 하나의 MJT LED를 포함하며, 상기 백라이트 제어모듈은 상기 복수의 MJT LED들 각각의 구동을 독립적으로 제어할 수 있다.
상기 백라이트 제어모듈은, 구동 전원 생성부; 및 구동 제어부를 포함할 수 있다.
상기 구동 전원 생성부는 상기 구동 전압을 상기 백라이트 모듈 내의 상기 복수의 MJT LED들 각각에 독립적으로 제공하며, 상기 구동 제어부는 상기 백라이트 제어모듈의 디밍 신호에 따라 PWM 제어함으로써 상기 적어도 하나의 MJT LED의 디밍 제어를 수행하는 것을 특징으로 할 수 있다.
상기 구동 제어부는 펄스폭이 변조되거나 듀티비가 변조된 디밍 제어신호를 생성할 수 있다.
상기 구동 제어부는 상기 백라이트 모듈 내의 상기 복수의 MJT LED들 각각의 구동 전류를 독립적으로 검출 및 제어하도록 구성될 수 있다.
상기 구동 제어부는 디밍 신호에 따라 상기 복수의 MJT LED들 중 적어도 하나의 MJT LED의 구동 전류를 제어함으로써 상기 적어도 하나의 MJT LED의 디밍 제어를 수행하는 것을 특징으로 할 수 있다.
상기 MJT LED의 제1 패드는 상기 구동 전원 생성부에 연결되고, 상기 MJT LED의 제2 패드는 구동 제어부에 연결될 수 있다.
상기 백라이트 유닛은 상기 복수의 MJT LED에 대응되도록 상기 MJT LED 또는 상기 기판 상에 배치되는 광학 부재를 더 포함할 수 있다.
상기 복수개의 블록은 각각 상기 일 광학 부재를 포함할 수 있다.
상기 복수개의 블록들은 M×N개이며, 상기 복수개의 블록들은 M×N 매트릭스 배열을 구성할 수 있다.
상기 복수개의 블록들 중 적어도 하나의 블록은 복수개의 상기 MJT LED를 포함할 수 있다.
상기 백라이트 유닛은 상기 복수개의 MJT LED들과 전기적으로 연결된 복수개의 FET들 및 상기 FET의 온(on) 및 오프(off)를 제어하는 FET 제어부를 더 포함하며, 상기 복수개의 FET들의 개수는 상기 복수개의 MJT LED의 개수와 동일할 수 있다.
상기 FET 제어부는 상기 복수개의 FET들 중 적어도 하나 이상을 포함할 수 있다.
상기 복수개의 FET들 중 상기 FET 제어부에 포함되지 않은 FET들의 개수는 상기 복수개의 MJT LED들의 개수보다 적을 수 있다.
상기 FET 제어부는 상기 복수개의 FET들을 모두 포함할 수 있다.
본 발명의 실시예들에 따르면, 소전류 구동 특성을 갖는 MJT LED를 이용하여 백라이트 모듈을 구성함으로써, 백라이트 모듈 및 이를 포함하는 백라이트 유닛의 소전류 구동이 가능하게 된다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예들에 따르면, 백라이트 모듈의 구동을 제어하기 위한 구동회로의 안정성과 신뢰성을 개선하고, 제조 비용을 절감할 수 있는 효과를 기대할 수 있다.
또한, 본 발명의 실시예들에 따르면, 백 라이트 유닛의 전력 효율 및 광 효율이 개선되고, 대전류 구동에 따른 드룹 현상을 방지할 수 있는 효과를 기대할 수 있다.
또한, 본 발명의 실시예들에 따르면, 백라이트 모듈을 구성하는 데 요구되는 LED의 수를 최소화하며, 백라이트 모듈을 구성하는 각각의 MJT LED별로 구동 제어가 가능하다는 효과를 기대할 수 있다.
도 1은 종래기술에 따른 LED를 이용한 백라이트 유닛의 구성 블록도이다.
도 2는 본 발명의 일 실시예에 따른 MJT LED를 이용한 백라이트 유닛의 개략적인 구성 블록도이다.
도 3은 본 발명의 일 실시예에 따른 MJT LED 모듈을 설명하기 위한 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 MJT LED를 설명하기 위한 개략적인 사시도이다.
도 5는 본 발명의 일 실시예에 따른 백라이트 유닛을 비교하기 위한 개략도이다.
도 6 및 도 7는 본 발명의 일 실시예에 따라, 다수의 적층 구조에 비아홀들을 형성한 것을 도시한 평면도 및 단면도이다.
도 8 및 도 9는 도 6의 제2 반도체층 상에 하부 전극들이 형성된 것을 도시한 평면도 및 단면도이다.
도 10는 도 8의 구조물에 대해 셀 영역들 분리된 상태를 도시한 평면도이다.
도 11은 도 10의 평면도를 A1-A2 라인을 따라 절단한 단면도이다.
도 12은 도 10의 평면도의 사시도이다.
도 13은 도 10 내지 도 12의 구조물 전면에 제1 층간 절연막을 형성하고, 각각의 셀 영역에서 제1 반도체층 및 하부전극의 일부를 노출한 평면도이다.
도 14 내지 도 17는 도 13의 평면도를 특정의 라인을 따라 절개한 단면도들이다.
도 18은 도 13 내지 도 17에 개시된 구조물 상에 상부 전극들을 형성한 평면도이다.
도 19 내지 도 22은 도 18의 평면도를 특정의 라인을 따라 절개한 단면도들이다.
도 23은 도 18의 평면도를 도시한 사시도이다.
도 24는 본 발명의 바람직한 실시예에 따라 도 18 내지 도 23의 구조물을 모델링한 등가 회로도이다.
도 25은 도 18의 평면도에서 구조물의 전면에 제2 층간 절연막을 도포하고, 제1 셀 영역의 제1 하부 전극의 일부를 노출하고, 제4 셀 영역의 제4 하부 전극의 일부를 노출한 평면도이다.
도 26 내지 도 29는 도 25의 평면도를 특정 라인을 따라 절개한 단면도들이다.
도 30는 도 25의 구조물에 제1 패드 및 제2 패드를 형성한 평면도이다.
도 31 내지 도 34는 도 30의 평면도를 특정 라인을 따라 절개한 단면도들이다.
도 35은 도 30의 평면도를 C2-C3 라인을 따라 절개한 사시도이다.
도 36은 본 발명의 일 실시예에 따라, 10개의 발광셀들을 직렬로 연결하도록 모델링한 회로도이다.
도 37는 본 발명의 일 실시예에 따라, 직/병렬 형태로 발광셀들이 구성된 것을 모델링한 회로도이다.
도 38은 광학 부재의 다양한 변형예를 설명하기 위한 단면도들이다.
도 39는 본 발명의 또 다른 실시예에 따른 MJT LED 모듈을 설명하기 위한 광학 부재의 단면도들이다.
도 40은 시뮬레이션에 사용된 MJT LED 모듈의 치수를 설명하기 위한 단면도이다.
도 41는 도 40의 광학 부재의 형상을 설명하기 위한 그래프들이다.
도 42은 도 40의 광학 부재의 광선 진행 방향을 나타낸다.
도 43는 조도 분포를 나타내는 그래프들로서, (a)는 MJT LED의 조도 분포를 나타내고, (b)는 광학 부재 사용에 따른 MJT LED 모듈의 조도 분포를 나타낸다.
도 44는 광 지향 분포를 나타내는 그래프들로서, (a)는 MJT LED의 광 지향 분포를 나타내고, (b)는 광학 부재 사용에 따른 MJT LED 모듈의 광 지향 분포를 나타낸다.
도 45은 본 발명의 일 실시예에 따른 MJT LED 모듈을 도시한 단면도이다.
도 46의 (a), (b) 및 (c)는 도 45의 a-a 선, b-b 선, c-c 선을 따라 취한 도면들이다.
도 47은 도 45에 도시된 MJT LED 모듈의 광학 부재를 보다 구체적으로 설명하기 위한 도면이다.
도 48는 도 47에 도시된 광학 부재 이용시의 광 지향각 분포를 보여주는 도면이다.
도 49는 본 발명의 다른 실시예에 따른 광학 부재를 설명하기 위한 도면이다.
도 50은 도 49의 광학 부재를 이용하여 얻을 수 있는 광 지향각 분포를 보여주는 도면이다.
도 51a 및 도 51b는 각각 비교예 1에 따른 광학 부재 및 지향각 분포 곡선을 보여주는 도면이다.
도 52a 및 도 52b는 각각 비교예 2에 따른 광학 부재 및 지향각 분포 곡선을 보여주는 도면이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
[본 발명의 바람직한 실시예]
본 발명의 실시예에서, 용어 "MJT LED 칩"이란 하나의 LED 칩 내에 복수의 발광셀들이 배선들에 의해 서로 연결되어 있는 멀티-셀 LED 칩을 의미한다. 또한 MJT LED 칩은 N개의 발광셀들을 포함하여 구성될 수 있으며(N은 2 이상의 양의 정수), N은 필요에 따라 다양하게 설정될 수 있다. 또한, 각 발광셀의 순방향 전압은, 바람직하게, 3V ~ 3.6V 사이일 수 있으나 이에 한정되는 것은 아니다. 따라서, MJT LED 칩(또는 MJT LED)의 순방향 전압은 해당 MJT LED 칩 내에 포함된 발광셀들의 수에 비례한다. MJT LED 칩 내에 포함되는 발광셀들 수가 필요에 따라 다양하게 구성될 수 있기 때문에, 본 발명에 따른 MJT LED 칩은 백라이트 유닛에 사용되는 구동 전원 생성부(예를 들어, DC 컨버터)의 사양에 따라 6~36V의 구동전압을 갖도록 구성될 수 있으나, 이에 한정되는 것은 아니다. 또한, MJT LED 칩의 구동 전류는 종래의 단일-셀 LED에 비하여 매우 작으며, 예를 들어, 바람직하게 20mA ~ 40mA 사이일 수 있으나, 이에 한정되는 것은 아니다.
또한, 용어 "MJT LED"란 본 발명에 따른 MJT LED 칩을 실장하고 있는 발광 소자 또는 LED 패키지를 지칭한다.
또한, 용어 "MJT LED 모듈"이란 하나의 MJT LED와 대응하는 하나의 광학 부재를 결합한 구성요소를 지칭한다. 대응하는 광학 부재는 MJT LED에 직접 배치될 수도 있으며, 또는 MJT LED가 실장된 인쇄회로기판에 배치될 수도 있다. 광학 부재의 배치방식과 무관하게, 하나의 MJT LED와 대응하는 하나의 광학 부재가 결합되어 지칭되는 경우 MJT LED 모듈이라 한다.
또한, 용어 "백라이트 모듈"이란 인쇄회로기판 상에 복수의 MJT LED들이 배치되고, 복수의 MJT LED들 각각에 대응하는 복수의 광학 부재들이 배치된 조명 모듈을 의미한다. 따라서, 용어 "백라이트 모듈"은 인쇄회로기판 상에 복수의 MJT LED 모듈들이 소정의 규칙에 따라 실장된 조명 모듈을 의미할 수 있다. 한편, 일 실시예에 있어 본 발명에 따른 백라이트 모듈은 직하형 백라이트 모듈일 수 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명에 따른 백라이트 모듈이 다른 실시예에 있어 면 조명용 광원으로 사용될 수도 있다. 따라서, 그 명칭에 불구하고 본 발명에 따른 백라이트 모듈의 기술적 요지를 포함하고 있는 한, 본 발명의 권리범위에 속함은 당업자에게 자명할 것이다.
MJT LED를 이용한 백라이트 유닛의 개괄
본 발명에 따른 백라이트 유닛의 구성을 구체적으로 설명하기에 앞서, 본 발명의 중요한 기술적 특징에 대하여 살펴보도록 한다. 본 발명은 전술한 바와 같은 종래기술의 문제점을 해결하기 위하여 MJT LED가 갖는 소자적 특성에 착안하여 안출된 발명이다. 즉, 본 발명은 종래기술에 따른 단일-셀 LED가 갖는 소전압 대전류 구동 특성에 따른 문제점을 해결하기 위하여, MJT LED가 갖는 대전압 소전류 구동 특성(예를 들어, 6~36V의 구동 전압 및 20~40mA의 구동 전류)에 착안하였으며, 이러한 MJT LED를 이용하여 백라이트 모듈을 구성함으로써 전술한 바와 같은 종래기술에 따른 문제점들을 해결하고자 하였다. 전술한 바와 같이, MJT LED의 경우 종래의 단일-셀 LED와 달리 임의의 수의 발광셀을 포함할 수 있으며, 포함되는 발광셀의 수에 따라 순방향 전압이 달라지는 특성을 가지고 있다. 또한, MJT LED의 경우 복수의 발광셀을 포함하고 있으므로 종래의 단일-셀 LED에 비하여 넓은 범위를 조사할 수 있고, 또한 하나의 MJT LED 칩으로 구성되므로 이에 대한 광학 부재를 설계하고 적용하기에 용이하다. 따라서, 이러한 MJT LED를 이용하는 경우, 액정패널의 복수의 분할 영역 중 하나의 분할 영역을 MJT LED 모듈(MJT LED+광학 부재) 하나로 커버할 수 있게 된다. 따라서, 백라이트 모듈을 구성하는데 요구되는 LED들의 수가 종래의 단일-셀 LED에 비하여 줄어들게 된다. 결론적으로, 본 발명은 복수의 MJT LED 모듈을 이용하여 백라이트 모듈을 구성하고, 백라이트 모듈을 구성하는 각각의 MJT LED들을 각기 독립적으로 제어하도록 백라이트 유닛을 구성함으로써 본 발명의 목적을 달성할 수 있도록 구성된다.
이하에서, 도 2 내지 도 5를 참조하여, 본 발명의 바람직한 일 실시예에 따른 백라이트 유닛(1000)에 대하여 보다 구체적으로 살펴보도록 한다.
먼저, 도 2는 본 발명의 바람직한 일 실시예에 따른 MJT LED를 이용한 백라이트 유닛의 개략적인 구성 블록도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 백라이트 유닛(1000)은 백라이트 제어모듈(800) 및 백라이트 모듈(700)을 포함할 수 있다. 나아가, 본 발명에 따른 백라이트 유닛은 FET(Field Effect Transistor)(미도시) 및 투광판(미도시)을 더 포함할 수도 있다.
보다 구체적으로, 본 발명에 따른 백라이트 제어모듈(800)은 외부로부터 입력되는 입력 전원(Vin)을 이용하여 DC 구동 전원을 생성/출력하는 구동 전원 생성부(810) 및 백라이트 모듈(700)을 구성하는 복수의 MJT LED들(500) 각각의 동작을 제어(온/오프 제어 및 디밍 제어)하는 구동 제어부(820)를 포함하여 구성된다. 구동 전원 생성부(810)는 일반적으로 12V, 24V, 48V 등의 안정적인 DC 전압을 구동 전원으로 생성하여 백라이트 모듈(700)을 구성하는 복수의 MJT LED들(500)에 제공하도록 구성된다. 이때, 구동 전원 생성부(810)에 공급되는 입력 전원(Vin)은 220V 또는 110V의 상용 교류전원일 수 있다. 이러한 구동 전원 생성부(810)는 도 1에 도시된 종래기술에 따른 구동 전원 생성부(810)와 실질적으로 동일하게 구성될 수 있다.
본 발명에 따른 백라이트 모듈(700)은 인쇄회로기판(도 2에는 미도시됨) 상에 복수의 MJT LED들(500) 및 각각의 MJT LED(500)에 대응하는 광학 부재(도 2에는 미도시됨)를 규칙적으로(예를 들어, 매트릭스 형태로) 배치함으로써 구성될 수 있다.
도 5는 본 발명에 따른 백라이트 유닛의 일 구성을 설명하기 위한 개략도이다. 도 5를 참조하면, 인쇄회로기판(510)은 복수의 블록(510b)들을 포함할 수 있다. 블록(510b)은 복수의 MJT LED들이 인쇄회로기판 상에 실장될 시, 복수의 MJT LED들이 실장되는 영역을 포함하는 인쇄회로기판의 일부 영역을 의미한다. 구체적으로, 하나의 블록(510b)은 적어도 하나의 MJT LED를 포함할 수 있다. 더욱 구체적으로, 하나의 블록(510b)은 하나의 MJT LED를 포함할 수 있다. 그러나, 이에 한정되는 것은 하니며, 하나의 블록(510b)은 복수개의 MJT LED들을 포함할 수도 있다.
복수의 블록(510b)들은 가로 방향으로 M개, 세로 방향으로 N개로 배치되어 MxN 매트릭스 배열을 구성할 수 있다. 도 5에 도시된 바에 따르면, 예를 들어 45개의 블록(510b)들이 9x5 매트릭스 배열을 구성할 수 있다. 각각의 블록(510b)들의 가로 길이(L1)는 60mm 이하일 수 있다. 또한, 각각의 블록(510b)들의 세로 길이(L2)는 55mm 이하일 수 있다.
도 2에 도시된 실시예에 있어, 백라이트 모듈(700) 내에서 가로 방향으로 M개의 MJT LED들(500)이 배치되고, 세로 방향으로 N개의 MJT LED들(500)이 배치되어 MxN 매트릭스 배열을 구성하는 것으로 가정한다. 이 때, 각각의 MJT LED는 블록들과 1 대 1로 대응되어 위치할 수 있다. 또한, 좌측 최상단에 배치되는 MJT LED를 제 1-1 MJT LED(500_11)로 지칭하며 우측 최하단에 배치되는 MJT LED를 제 M-N MJT LED(500_MN)로 지칭한다.
한편, 여기서 가장 주목해야 할 점은, 도 1에 도시된 종래기술과 달린 도 2에 도시된 실시예의 백라이트 모듈(700) 내의 MJT LED들(500)은 서로 직렬 또는 병렬 또는 직/병렬로 연결되지 않고 각기 독립적으로 구동 전원 생성부(810) 및 구동 제어부(820)에 연결되도록 구성된다는 점이다. 즉, 도 2에 도시된 실시예에 있어, 각 MJT LED(500)의 애노드단이 독립적으로 구동 전원 생성부(810)에 연결되며, 각 MJT LED(500)의 캐소드단이 독립적으로 구동 제어부(820)에 연결된다. 각각의 MJT LED와 각각의 블록들이 1 대 1로 대응되는 경우, 블록들은 각기 독립적으로 구동 전원 생성부(810) 및 구동 제어부(820)에 연결되도록 구성될 수 있다.
이러한 구성으로 인하여, 본 발명에 따른 구동 제어부(820)는 백라이트 모듈(700)을 구성하는 복수의 MJT LED들(500) 각각의 동작을 독립적으로 제어할 수 있게 된다. 보다 구체적으로, 본 발명에 따른 구동 제어부(820)는 디밍 신호(Dim)에 따라 복수의 MJT LED들(500) 중 특정 MJT LED의 디밍 레벨을 제어하도록 구성된다. 각각의 MJT LED와 각각의 블록들이 1 대 1로 대응되는 경우, 구동 제어부(820)는 복수의 블록들 각각의 동작을 독립적으로 제어할 수 있게 된다.
일 실시예에 있어, 본 발명에 따른 구동 제어부(820)는 PWM 제어 수단(미도시)을 포함하며, MJT LED들(500) 중 디밍 제어 대상이 되는 특정 MJT LED에 공급되는 구동 전원을 PWM(Pulse Width Modulation) 제어함으로써 디밍 제어를 수행하도록 구성될 수 있다. 특히, 도 1에 도시되어 있는 종래기술과 달리, 도 2에 도시되어 있는 본 발명에 따른 백라이트 유닛(1000)은 복수의 MJT LED들(500) 각각이 서로 독립적으로 구동 전원 생성부(810)에 연결되어 독립적으로 구동 전원을 공급받도록 구성되어 있기 때문에, 이러한 PWM 제어 방식의 디밍 제어가 가능해 진다. 구체적으로, 구동 제어부(820)는 구동 전원의 듀티비를 0 내지 100%로 제어할 수 있다. 예를 들어, 제 1-1 MJT LED(500_11)에 대한 디밍 제어가 필요한 경우, 구동 제어부(820)는 생성된 구동 전원을 디밍 신호(Dim)에 따라 소정의 듀티비(예를 들어, 60%)로 펄스 폭 변조하고, 펄스 폭 변조된 구동 전원을 제 1-1 MJT LED(500_11)에 제공함으로써 제 1-1 MJT LED(500_11)에 대한 디밍 제어를 수행할 수 있다. 이때, 제 1-1 MJT LED(500_11) 외의 다른 MJT LED들에는 펄스 폭 변조되지 않은 듀티비가 100%인 구동 전원이 공급될 것이다. 또는, 이때, 제 1-1 MJT LED(500_11) 외의 다른 MJT LED들에는 정상 듀티비(별도의 디밍 제어가 없을 때 기본적으로 갖는 듀티비, 예를 들어, 80%)로 펄스 폭 변조된 구동 전원이 공급될 것이다. 따라서, 제 1-1 MJT LED(500_11)만에 대한 로컬 디밍이 가능하게 된다. 물론, 복수의 MJT LED들에 대하여 동시에 PWM 제어를 이용하여 동일한 디밍 레벨로 및/또는 각각의 MJT LED별로 상이한 디밍 레벨들로 디밍 제어가 가능하다는 것이 당업자에게 자명할 것이다. 상술한 구동 전원은 직류 구동 전압일 수 있다. 구동 전원을 PWM 제어하기 위한 PWM 제어 수단 자체는 이미 공지된 기술을 채택하고 있는바, 더 이상의 상세한 설명은 생략하기로 한다.
한편, 다른 실시예에 있어, 본 발명에 따른 구동 제어부(820)는 구동 전류 검출 수단(미도시) 및 구동 전류 제어 수단(미도시)을 포함하며, MJT LED들(500) 중 디밍 제어 대상이 되는 특정 MJT LED에 공급되는 구동 전류를 제어함으로써 디밍 제어를 수행하도록 구성될 수 있다. 특히, 도 1에 도시되어 있는 종래기술과 달리, 도 2에 도시되어 있는 본 발명에 따른 백라이트 유닛(1000)은 복수의 MJT LED들(500) 각각이 서로 독립적으로 구동 제어부(820)에 연결되어 있으므로, 이러한 방식의 MJT LED별 구동 전류 제어 방식의 디밍 제어가 가능해 진다. 이때, 구동 제어부(820)에 포함되는 구동 전류 검출 수단 및 구동 전류 제어 수단은 MJT LED들(500) 각각에 1 대 1로 대응하게 된다. 따라서, 전술한 바와 같이 MxN개의 MJT LED들(500)로 백라이트 모듈(700)이 구성되는 경우, MxN개의 구동 전류 검출 수단 및 구동 전류 제어 수단이 구동 제어부(820)에 포함된다. 예를 들어, 제 M-N MJT LED(500_MN)에 대한 디밍 제어가 필요한 경우, 구동 제어부(820)는 구동 전류 검출 수단을 이용하여 현재 제 M-N MJT LED(500_MN)에 흐르는 구동 전류를 검출하고, 디밍 신호(Dim)에 따라 제 M-N MJT LED(500_MN)에 흐르는 구동 전류의 값을 변경함으로써(예를 들어, 최대 구동 전류의 100%로) 제 M-N MJT LED(500_MN)에 대한 디밍 제어를 수행하게 된다. 예를 들어, 구동 제어부(820)는 구동 전류 0 내지 100%로 제어할 수 있다. 이때, 제 M-N MJT LED(500_MN) 외의 다른 MJT LED들에는 정상 구동 전류(별도의 디밍 제어가 없을 때 기본적으로 설정된 구동 전류, 예를 들어, 최대 구동 전류의 80%)가 흐르게 되므로, 제 M-N MJT LED(500_MN)만에 대한 로컬 디밍이 가능하게 된다. 물론, 복수의 MJT LED들에 대하여 동시에 구동 전류 제어를 통해 동일한 디밍 레벨로 및/또는 각각의 MJT LED별로 상이한 디밍 레벨들로 디밍 제어가 가능하다는 것이 당업자에게 자명할 것이다. 한편, 이러한 실시예에 있어 MJT LED들(500)이 각기 독립적으로 구동 전원을 공급받아야할 필요성이 없기 때문에, 도 2에 도시된 실시예와 달리, 각 MJT LED(500)의 애노드단이 구동 전원 생성부(810)에 연결된 하나의 구동 전원 라인에 각기 병렬로 연결되도록 구성될 수도 있다. 구동 전류 검출 수단 및 구동 전류 제어 수단 자체는 이미 공지된 기술을 채택하고 있는바, 더 이상의 상세한 설명은 생략하기로 한다.
본 발명의 구동 제어부(820)는 복수의 스위치 제어부(미도시)를 포함할 수 있다. 스위치 제어부는 복수의 MJT LED들 사이에 각각 위치할 수 있다. 구체적으로, 스위치 제어부는 일 MJT LED와 인접한 MJT LED 사이에 위치할 수 있다. 더욱 구체적으로, 스위치 제어부는 일 MJT LED와 나머지 MJT LED들 사이에 위치할 수 있다. 즉, 스위치 제어부는 MxN개의 MJT LED 중 일 MJT LED와 나머지 MxN-1개의 MJT LED들 사이에 위치할 수 있으며, 이는 상기 일 MJT LED 뿐만 아니라, 백라이트 모듈(700)이 포함하는 모든 MJT LED에 해당할 수 있다.
각각의 스위치 제어부는 스위치 제어부가 연결하는 두 개의 MJT LED들을 전기적으로 연결시킬 수 있으며, 또한 두 개의 MJT LED들 전기적으로 절연시킬 수 있다. 따라서, 스위치 제어부를 통해 복수개의 MJT LED들을 직렬 및/또는 병렬로 연결시킬 수 있다. 이에 따라, 원하는 백라이트 모듈(700) 구조를 용이하게 구현해낼 수 있다.
본 발명에 따른 백라이트 유닛은 FET(미도시)를 더 포함할 수 있다. 본 발명의 백라이트 유닛이 FET를 포함하는 경우, FET를 제어하는 FET 제어부(미도시)도 포함할 수 있다. FET 제어부(구동 IC)는 설정된 전압을 감지하여, FET의 온(on) 또는 오프(off)를 제어한다. 예를 들어, 설정된 전압은 FET의 일 단자와 연결된 저항(미도시)에 인가되는 전압일 수 있다. FET가 온(on)인 경우, MJT LED에 전류가 인가되지 않으며, 오프(off)인 경우, MJT LED에 전류가 인가될 수 있다.
FET는 MJT LED들과 연결될 수 있다. 구체적으로, MJT LED의 개수와 FET의 개수는 동일하며, MJT LED와 FET가 일 대 일로 연결될 수 있다. 예를 들어, MJT LED가 640개이며, 640개의 FET가 각각의 MJT LED와 일 대 일로 연결될 수 있다.
본 발명에 따른 MJT LED는 대전압, 소전류 구동이 가능하다. 소전류 구동이 가능한 MJT LED의 경우, 용량이 비교적 작은 FET와 함께 사용될 수 있으므로, 본 발명에 사용되는 FET는 종래에 사용된 FET에 비해 크기가 작을 수 있다. 이에 따라, 종래의 인쇄회로기판의 크기보다 작은 크기의 인쇄회로기판을 사용할 수 있으므로, 백라이트 모듈의 소형화가 가능하며, 제조 비용이 절감된다.
또한, FET가 소형화될 수 있으므로, FET 제어부와 FET가 서로 이격되어 위치하는 종래의 백라이트 유닛과 달리, FET의 적어도 일부는 FET 제어부에 포함될 수도 있다. 나아가, FET 제어부는 백라이트 유닛에 사용되는 FET를 모두 포함할 수도 있다. 이에 따라, FET 중 FET 제어부에 포함되지 않은 상태로 위치하는 FET의 개수가 줄어들거나, 존재하지 않을 수 있으므로, 백라이트 모듈의 소형화가 가능하며, 제조 비용이 절감된다. 예를 들어, MJT LED가 640개인 경우, FET 제어부에 포함되지 않은 FET는 640개보다 적은 개수로 사용될 수 있다. 이에 따라, 인쇄회로기판의 크기가 감소할 수 있으며, 예를 들어, 70%이상 감소할 수 있다.
본 발명에 따른 백라이트 유닛은 투광판(미도시)을 더 포함할 수 있다. 투광판은 백라이트 모듈(700) 상부에 위치할 수 있다. 구체적으로, 투광판은 백라이트 모듈(700)의 인쇄회로기판(510) 상부에 위치할 수 있다. 투광판은 백라이트 모듈(700)의 MJT LED에서 방출된 광을 확산시키는 역할을 할 수 있다. 투광판의 하면과 인쇄회로기판의 상면의 거리는 18mm 이상일 수 있다.
MJT LED 및 MJT LED 모듈의 개괄
도 3은 본 발명의 일 실시예에 따른 MJT LED 모듈을 설명하기 위한 개략적인 단면도이고, 도 4는 MJT LED 모듈에 사용되는 MJT LED를 설명하기 위한 사시도이다. 이하에서, 도 3 및 도 4를 참조하여 본 발명에 따른 MJT LED(100) 및 MJT LED 모듈의 구체적인 구성을 살펴보도록 한다.
도 3을 참조하면, MJT LED 모듈은 MJT LED(100) 및 광학 부재(530)를 포함한다. MJT LED(500)가 인쇄회로기판(510) 상에 실장되며, 대응하는 광학 부재(530)가 MJT LED(500)와 정합되는 위치에서 인쇄회로기판(510) 상에 실장된다. 예를 들어, 인쇄회로기판(510)의 각 블록은 하나의 광학 부재를 포함할 수 있다. 전술한 바와 같이 다른 실시예에 있어 광학 부재(530)가 MJT LED(100)에 직접적으로 연결될 수도 있다. 구체적으로, 광학 부재(530)는 MJT LED 상에 수지가 몰딩되어 형성될 수 있다. 인쇄회로기판(510)은 일부가 도시되어 있지만, 하나의 인쇄회로기판(510) 상에 복수의 MJT LED들(500) 및 그에 대응하는 광학 부재들(530)이 매트릭스 또는 벌집 모양 등 다양하게 배열되어 전술한 바와 같은 백라이트 모듈(500)을 구성하게 된다.
인쇄회로기판(510)은 MJT LED(500)의 단자들이 본딩되는 도전성의 랜드 패턴들을 상면에 포함한다. 또한, 인쇄회로기판(510)은 상면에 반사막을 포함할 수 있다. 인쇄회로기판(510)은 열전도성이 좋은 금속을 기반으로 하는 MCPCB(Metal-Core PCB)일 수 있다. 또한, 인쇄회로기판(510)은 FR4와 같은 절연성 기판 재료를 기반으로 할 수 있다. 도시하지는 않았지만, 인쇄회로기판(510)의 하부에는 MJT LED(100)에서 발생된 열을 방출하기 위해 히트싱크가 배치될 수 있다.
MJT LED(100)는, 도 4에 잘 도시된 바와 같이, 하우징(521)과, 하우징(521) 상에 실장된 MJT LED 칩(523) 및 MJT LED 칩(523)을 덮는 파장 변환층(525)을 포함할 수 있다. MJT LED(500)는 또한 하우징(521)에 지지된 리드 단자들(도시하지 않음)을 포함한다.
패키지 몸체를 구성하는 하우징(521)은 PA 또는 PPA 등과 같은 플라스틱 수지를 사출 성형하여 만들어질 수 있다. 이 경우, 하우징(521)은 사출 성형 공정에 의해 리드 단자들을 지지하는 상태로 성형될 수 있으며, 또한 MJT LED 칩(523)을 실장하기 위한 캐비티(521a)를 가질 수 있다. 캐비티(521a)는 MJT LED(500)의 광 출사 영역을 정의한다.
리드 단자들은 하우징(521) 내에서 서로 이격되게 배치되며, 하우징(521) 외부로 연장되어 인쇄회로기판(510) 상의 랜드 패턴에 본딩된다.
MJT LED 칩(123)은 캐비티(521a) 바닥에 실장되어 리드 단자들에 전기적으로 연결된다. MJT LED 칩(523)은 자외선 또는 청색광을 방출하는 질화갈륨 계열의 MJT LED일 수 있다. 본 발명에 따른 MJT LED 칩(523)의 상세 구성과 그 제조 방법에 대해서는 도 6 내지 도 37을 참조하여 후술하도록 한다.
한편, 파장 변환층(125)이 MJT LED 칩(123)을 덮는다. 일 실시예에서, 파장 변환층(525)은 MJT LED 칩(523)을 실장한 후, 형광체를 함유하는 몰딩수지로 캐비티(521a)를 채워 형성될 수 있다. 이때, 파장 변환층(525)은 하우징(121)의 캐비티(521a)를 채우고 상면이 실질적으로 평평하거나 또는 볼록할 수 있다. 또한, 파장 변환층(125) 상에 광학 부재 형상을 갖는 몰딩 수지가 더 형성될 수도 있다.
다른 실시예에서, 컨포멀한 형광체 코팅층이 형성된 MJT LED 칩(523)이 하우징(521) 상에 실장될 수 있다. 즉, MJT LED 칩(523) 상에 형광체의 컨포멀 코팅층을 적용하고, 이 형광체 코팅층을 갖는 MJT LED 칩(523)을 하우징(521) 상에 실장할 수 있다. 컨포멀 코팅층을 갖는 MJT LED 칩(523)은 투명 수지에 의해 몰딩될 수 있다. 나아가, 이 몰딩 수지는 광학 부재 형상을 가질 수 있으며, 따라서 1차 광학 부재로서 기능할 수 있다.
파장 변환층(525)은 MJT LED 칩(523)에서 방출된 광을 파장 변환하여 혼색광, 예컨대 백색광을 구현한다.
파장 변환층(525)은 KSF계열 및/또는 UCD계열 형광체를 포함할 수 있다. 따라서, MJT LED 칩(523)에서 방출되어 파장 변환층(525)을 투과한 광은 70% 이상의 NTSC 색재현율을 가질 수 있다.
MJT LED(500)는 거울면 대칭 구조의 광 지향 분포를 갖도록 설계되며, 특히 회전 대칭 구조의 광 지향 분포를 갖도록 설계될 수 있다. 이때, 광 지향 분포의 중심을 향하는 MJT LED의 축이 광축(L)으로 정의된다. 즉, MJT LED(500)는 광축(L)을 중심으로 좌우 대칭인 광 지향 분포를 갖도록 설계된다. 일반적으로, 하우징(521)의 캐비티(521a)가 거울면 대칭 구조를 갖도록 형성될 수 있으며, 광축(L)은 캐비티(521a)의 중심을 지나는 직선으로 정의될 수 있다.
광학 부재(530)는 MJT LED(500)로부터 광을 입사받는 입광면 및 MJT LED(500)의 광 지향각 보다 넓은 광 지향각으로 광을 출사하는 출광면을 포함하여 구성되어, MJT LED(500)로부터 출사되는 광을 고르게 분산시키는 기능을 수행하게 된다. 이러한 본원발명에 따른 광학 부재(530)에 대해서는 도 38 내지 도 52를 참조하여 후술하도록 한다.
MJT LED 칩의 구성 및 그 제조 방법
도 6 및 도 7는 본 발명의 일 실시예에 따라, 다수의 적층 구조에 비아홀들을 형성한 것을 도시한 평면도 및 단면도이다.
특히, 도 7는 도 6의 평면도를 A1-A2 라인을 따라 절단한 단면도이다.
도 6 및 도 7를 참조하면 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 형성되고, 제1 반도체층(110)의 표면을 노출하는 비아홀들(140)이 형성된다.
상기 기판(100)은 사파이어, 실리콘 카바이드 또는 GaN의 재질을 가질 수 있으며, 형성되는 박막의 성장을 유도할 수 있는 재질이라면 어느 것이나 사용가능할 것이다. 제1 반도체층(110)은 n형의 도전형을 가질 수 있다. 또한, 활성층(120)은 다중 양자 우물 구조를 가질 수 있으며, 활성층(120) 상에는 제2 반도체층(130)이 형성된다. 제1 반도체층(110)이 n형의 도전형을 가지는 경우, 제2 반도체층(130)은 p형의 도전형을 갖는다. 또한, 기판(100)과 제1 반도체층(110) 사이에는 제1 반도체층(110)의 단결정 성장을 용이하게 하도록 버퍼층(미도시)이 추가로 형성될 수 있다.
이어서, 제2 반도체층(130)까지 형성된 구조물에 대한 선택적 식각이 수행되고, 다수의 비아홀들(140)이 형성된다. 비아홀(140)을 통해 하부의 제1 반도체층(110)의 일부는 노출된다. 상기 비아홀(140)은 통상의 식각공정에 따라 형성될 수 있다. 예컨대, 포토레지스트를 도포한 후, 통상의 패터닝 공정을 통해 형성하고자 하는 영역의 포토레지스트가 제거된 포토레지스트 패턴을 형성한다. 이후에는 포토레지스트 패턴을 식각 마스크로 하여 식각공정을 수행한다. 식각공정은 제1 반도체층(110)의 일부가 노출될 때까지 진행된다. 이후에 잔류하는 포토레지스트 패턴은 제거된다.
상기 비아홀(140)은 기판의 표면 또는 식각이 수해되어 노출된 제1 반도체층(110)의 표면에 대해 일정범위의 경사각 a를 가진다. 특히, 이후에 형성되는 금속 증착 공정이나, 절연물의 도포 공정시, 비아홀(140)이 소정 범위의 경사각을 가지지 않는 경우, 증착되는 금속층 또는 절연물층의 일부에 크랙이 발생할 수 있다. 또한, 제조공정에서 크랙이 발생하지 않더라도, 이후의 MJT LED 사용과정에서 신뢰성의 문제를 야기한다. 전력의 공급에 따른 발광 동작 시에 발생되는 열 및 전기적 스트레스는 특정의 경사각 a를 벗어나 형성된 비아홀(140) 상에 형성된 금속층 또는 절연물층에 크랙을 유발한다. 발생되는 크랙은 MJT LED의 오동작을 일으키고, 휘도의 저하를 야기한다.
상기 비아홀(140)은 기판(100)의 표면 또는 제1 반도체층(110)의 표면과 10도 내지 60도의 각도를 가짐이 바람직하다.
만일 경사각 a가 10도 미만이면, 과도하게 낮은 기울기로 인해 활성층(120)의 면적이 감소된다. 활성층 면적의 감소는 휘도의 저하를 발생시킨다. 또한, 제2 반도체층(130)의 실질적인 면적이 제1 반도체층(110)에 비해 매우 낮은 값을 가진다. 통상 제2 반도체층(130)은 p형의 도전형을 가지고, 제1 반도체층(110)은 n형의 도전형을 가진다. 발광 동작시에 제1 반도체층(110)은 전자를 활성층(120)에 공급하고, 제2 반도체층(130)은 정공을 활성층(120)에 공급한다. 발광 효율의 향상은 전자의 공급보다는 정공의 균일하고 원활한 공급에 의해 좌우되는 경향이 있다. 따라서, 제2 반도체층(130)의 면적의 과도한 감소는 발광 효율의 저하를 야기할 수 있다. 또한, 경사각 a가 60도를 초과하는 경우, 높은 기울기로 인해 이후에 형성되는 금속층 또는 절연물층에 크랙이 발생할 수 있다.
한편, 상기 비아홀(140)의 형상 및 개수는 다양하게 변경가능하다 할 것이다.
도 8 및 도 9는 상기 도 6의 제2 반도체층 상에 하부 전극들이 형성된 것을 도시한 평면도 및 단면도이며, 특히, 도 9는 도 8의 평면도를 A1-A2 라인을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 상기 하부 전극들(151, 152, 153, 154)은 비아홀(140)을 제외한 영역에 형성되며, 하부 전극들(151, 152, 153, 154)의 형성을 통해 다수개의 셀 영역들(161, 162, 163, 164)이 정의될 수 있다. 또한, 하부 전극(151, 152, 153, 154)은 금속 전극의 형성시 사용되는 리프트 오프 공정을 이용하여 형성될 수 있다. 예컨대, 가상의 셀 영역(161, 162, 163, 164)을 제외한 분리 영역 및 비아홀(140)이 형성된 영역에 포토레지스트를 형성하고, 통상의 열증착 등을 통해 금속층을 형성한다. 이후에는 포토레지스트를 제거하여 제2 반도체층(130) 상부에 하부 전극들(151, 152, 153, 154)을 형성한다. 상기 하부 전극(151, 152, 153, 154)은 제2 반도체층(130)과 오믹 컨택을 수행하는 금속물이라면 어느 것이나 적용가능할 것이다. 상기 하부 전극(151, 152, 153, 154)은 Ni, Cr 또는 Ti를 포함할 수 있으며, Ti/Al/Ni/Au의 복합 금속층으로 구성될 수 있다.
상기 하부 전극(151, 152, 153, 154)은 2000Å 내지 10000Å의 범위의 두께를 가질 수 있다. 하부 전극(151, 152, 153, 154)의 두께가 2000Å 미만이면, 하부 전극(151, 152, 153, 154)으로부터 기판(100)을 향한 광의 반사가 원활하지 못하고, 박막 형태의 하부 전극(151, 152, 153, 154)을 관통하는 광의 누설이 발생된다. 또한, 하부 전극(151, 152, 153, 154)의 두께가 10000Å을 초과하는 경우, 열증착 등의 하부 전극 형성공정에 과도한 시간이 소모되는 문제가 발생된다.
또한, 상기 하부 전극(151, 152, 153, 154)은 제2 반도체층(130) 표면에 대해 10도 내지 45도의 경사각 b를 가질 수 있다. 하부 전극(151, 152, 153, 154)의 경사각 b가 10도 미만인 경우, 매우 완만한 기울기로 인해 광의 반사의 효율이 저감된다. 또한, 낮은 경사각으로 인해 하부 전극 표면상의 두께의 균일도를 확보할 수 없는 문제가 발생한다. 만일, 하부 전극(151, 152, 153, 154)의 경사각 b가 45도를 초과하는 경우, 높은 경사각으로 인해 이후에 형성되는 막에 크랙이 발생될 수 있다.
상기 하부 전극(151, 152, 153, 154)이 제2 반도체층(130) 표면에 대해 가지는 경사각 b의 조절은 열 증착 등의 공정에서 기판의 배치 및 금속원자의 진행방향에 대한 기판의 각도의 변경을 통해 달성될 수 있다.
도 8 및 도 9에서 4개의 하부 전극들(151, 152, 153, 154)이 형성된 영역은 4개의 셀 영역들(161, 162, 163, 164)을 정의한다. 셀 영역들(161, 162, 163, 164) 사이의 이격공간에는 제2 반도체층(130)이 노출된다. 상기 셀 영역(161, 162, 163, 164)의 개수는 형성하고자 하는 MJT LED에 포함되는 발광셀의 개수에 상응하여 형성할 수 있다. 따라서, 셀 영역의 개수는 다양하게 변경가능하다.
또한, 도 9에서 동일한 셀 영역(161, 162, 163, 164) 내에서 하부 전극(151, 152, 153, 154)은 분리된 것으로 묘사되나, 이는 절개선 A1-A2가 비아홀(140)을 가로지르는데 따라 나타나는 현상이다. 도 8에서 알 수 있듯이, 동일한 셀 영역(161, 162, 163, 164) 상에 형성된 하부 전극(151, 152, 153, 154)은 물리적으로 연결된 상태이다. 따라서, 동일한 셀 영역 상에 형성된 하부 전극(151, 152, 153, 154)은 비아홀(140)의 형성에도 불구하고, 전기적으로 단락된 상태이다.
도 10는 도 8의 구조물에 대해 셀 영역들이 분리된 상태를 도시한 평면도이며, 도 11은 도 10의 평면도를 A1-A2 라인을 따라 절단한 단면도이고, 도 12은 도 10의 평면도의 사시도이다.
도 10, 도 11 및 도 12을 참조하면, 4개의 셀 영역들(161, 162, 163, 164) 사이의 이격공간에 대한 메사 식각을 통해 메사 식각 영역이 형성된다. 메사 식각을 통해 메사 식각 영역에는 기판(100)이 노출된다. 따라서, 4개의 셀 영역(161, 162, 163, 164)은 각각 전기적으로 완전히 분리된다. 만일, 상기 도 1 내지 도 9에서 기판(100)과 제1 반도체층(110) 사이에 버퍼층이 개입되는 경우, 상기 버퍼층은 셀 영역(161, 162, 163, 164)의 분리공정에도 잔류할 수 있다. 다만, 셀 영역(161, 162, 163, 164)의 완전한 분리를 위해서는 메사 식각을 통해 셀 영역(161, 162, 163, 164) 사이의 버퍼층은 제거될 수도 있다.
상기 메사 식각을 통해 메사영역의 측면에는 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 하부 전극(151, 152, 153, 154)의 측면이 노출된다. 노출된 측면들은 기판(100) 표면에 대해 10도 내지 60도의 경사각 c를 가질 수 있다. 노출된 측면들의 경사각 c의 조절은 식각 에천트의 진행방향에 대한 기판의 각도의 조절을 통해 달성될 수 있다.
또한, 메사 식각을 통해 노출된 막들의 경사각 c가 10도 미만인 경우, 낮은 경사 기울기로 인해 발광 면적의 감소가 유발되고, 광효율이 저하될 수 있다. 또한, 경사각 c가 60도를 초과하는 경우, 높은 경사각으로 인해 이후에 형성되는 막의 두께가 불균일해지거나, 크랙 등이 발생할 수 있다. 이는 소자의 신뢰성을 저하시키는 일 요인이 된다.
또한, 메사 식각을 통해 노출되는 막들의 경사각 c의 범위는 이후의 공정에서 형성되는 금속층에 의한 광의 반사에 영향을 미친다. 예컨대, 메사 식각을 통해 노출되는 막의 측벽에 금속층이 형성되고, 경사각 c가 10도 미만이면, 활성층에서 형성되는 광은 기판에 대해 소정의 범위로 반사되지 못하고, 산란된다. 또한, 경사각 c가 60도를 초과하더라도 소정 영역으로 광의 반사가 진행되지 못하고, 산란되는 현상이 발생된다.
각각의 셀 영역들(161, 162, 163, 164) 사이의 분리 공정을 통해 셀 영역들(161, 162, 163, 164)마다 독립된 제1 반도체층(111, 112, 113, 114), 활성층(121, 122, 123, 124), 제2 반도체층(131, 132, 133, 134) 및 하부 전극(151, 152, 153, 154)이 형성된다. 따라서, 제1 셀 영역(161) 상에는 제1 하부전극(151)이 노출되고, 비아홀(140)을 통해 제1 반도체층(111)이 노출된다. 또한, 제2 셀 영역(162) 상에는 제2 하부전극(152)이 노출되고, 비아홀(140)을 통해 제1 반도체층(112)이 노출된다. 마찬가지로 제3 셀 영역(163) 상에는 제3 하부전극(153) 및 제1 반도체층(113)이 노출되고, 제4 셀 영역(164) 상에는 제4 하부 전극(154) 및 제1 반도체층(114)이 노출된다.
또한, 본 발명에서는 발광셀은 제1 반도체층(111, 112, 113, 114), 활성층(121, 122, 123, 124) 및 제2 반도체층(131, 132, 133, 134)이 적층된 구조를 지칭한다. 따라서, 하나의 셀 영역에는 하나의 발광셀이 형성된다. 또한, 제1 반도체층(111, 112, 113, 114)이 n형의 도전형을 가지고, 제2 반도체층(131, 132, 133, 134)이 p형의 도전형을 가지는 것으로 모델링되는 경우, 제2 반도체층(131, 132, 133, 134) 상에 형성된 하부 전극(151, 152, 153, 154)은 발광셀의 애노드 전극으로 지칭될 수 있다.
도 13은 도 10 내지 도 12의 구조물 전면에 제1 층간 절연막을 형성하고, 각각의 셀 영역에서 제1 반도체층 및 하부전극의 일부를 노출한 평면도이다.
또한, 도 14 내지 도 17는 도 13의 평면도를 특정의 라인을 따라 절개한 단면도들이다. 특히, 도 14는 도 13의 평면도를 B1-B2를 따라 절개한 단면도이고, 도 15은 도 13의 평면도를 C1-C2를 따라 절개한 단면도이며, 도 16은 도 13의 평면도를 D1-D2를 따라 절개한 단면도이고, 도 17는 도 13의 평면도를 E1-E2를 따라 절개한 단면도이다.
먼저, 도 10 내지 도 12의 구조물에 대해 제1 층간 절연막(170)을 형성한다. 또한, 패터닝을 통해 비아홀 하부의 제1 반도체층(111, 112, 113, 114) 및 하부 전극들(151, 152, 153, 154)의 일부를 노출한다.
예컨대, 제1 셀 영역(161)에서는 기형성된 2개의 비아홀이 개방되어 제1 반도체층(111)이 노출되고, 기형성된 제2 반도체층(131) 상부에 형성된 제1 하부전극(151)의 일부가 노출된다. 또한, 제2 셀 영역(162)에서는 기형성된 비아홀을 통해 노출된 제1 반도체층(112)이 노출되며, 제1 층간 절연막(170)의 일부에 대한 식각을 통해 제2 하부 전극(152)의 일부가 노출된다. 또한, 제3 셀 영역(163)에서도 비아홀을 통해 제1 반도체층(113)이 노출되며, 제1 층간 절연막(170)의 일부에 대한 식각을 통해 제3 하부 전극(153)의 일부가 노출된다. 제4 셀 영역(164)에서는 비아홀을 통해 제1 반도체층(114)이 노출되며, 제1 층간 절연막(170)의 일부에 대한 식각을 통해 제4 하부 전극(154)의 일부가 노출된다.
결국, 도 13 내지 도 17에서 기판의 전면에 제1 층간 절연막(170)이 형성되고, 선택적 식각을 통해 각각의 셀 영역(161, 162, 163, 164)마다, 비아홀 내의 제1 반도체층(111, 112, 113, 114) 및 제2 반도체층(131, 132, 133, 134) 상의 하부 전극들(151, 152, 153, 154)의 일부가 노출된다. 나머지 영역은 제1 층간 절연막(170)에 의해 차폐된다.
상기 제1 층간 절연막(170)은 소정의 광 투과성을 가지는 절연물로 형성될 수 있다. 예컨대, 상기 제1 층간 절연막(170)은 SiO2를 포함할 수 있다.
또한, 상기 제1 층간 절연막(170)은 2000Å 내지 20000Å의 두께를 가질 수 있다.
상기 제1 층간 절연막(170)의 두께가 2000Å 미만이면, 낮은 두께로 인해 절연 특성을 확보하기 곤란하다. 특히, 제1 층간 절연막(170)이 비아홀(140)이나 메사 영역의 측벽에 형성되는 경우, 일정한 기울기를 가지므로, 낮은 두께를 가지는 제1 층간 절연막(170)은 절연 파괴가 발생될 수 있다.
또한, 제1 층간 절연막(170)의 두께가 20000Å을 초과하면, 제1 층간 절연막(170)에 대한 선택적 식각 공정이 곤란해진다. 예컨대, 비아홀(140)의 제1 반도체층 및 하부전극들의 일부는 노출되어야 하며, 이를 위해서는 제1 층간 절연막(170)의 전면 도포와 선택적 식각 공정이 수행된다. 선택적 식각 공정을 위해서는 포토레지스터의 도포와 패터닝이 수행된다. 또한, 잔류하는 포토레지스터 패턴에 의해 개방된 영역에 대한 식각이 수행된다. 만일, 제1 층간 절연막(170)의 두께가 20000Å을 초과하면, 제1 층간 절연막(170)이 선택적으로 식각되는 공정에서 식각 마스크로 작용하는 포토레지스터 패턴도 제거될 수 있다. 따라서, 원치않는 부위에서의 식각이 수행될 수 있는 공정상의 오류가 발생된다.
또한, 제1 층간 절연막(170)은 선택적 식각으로 노출된 하부 전극 표면에 대해 10도 내지 60도의 경사각 d를 가질 수 있다.
상기 제1 층간 절연막(170)의 경사각 d가 10도 미만이면, 노출되는 하부 전극 표면의 면적이 감소하거나, 제1 층간 절연막(170)의 실질적인 두께가 감소하여 절연 특성을 확보하기 곤란한 문제가 발생된다. 즉, 제1 층간 절연막(170)의 경우, 하부 전극을 그 상부에 형성되는 다른 도전막과 전기적으로 절연하는 기능을 수행한다. 따라서, 제1 층간 절연막(170)은 충분한 두께를 가져야 하며, 하부 전극은 다른 전기적 접속을 위해 일정한 면적을 가지고 노출되어야 한다. 제1 층간 절연막(170)이 매우 낮은 경사도를 가지면, 일정한 두께의 제1 층간 절연막(170)의 구현을 위해 노출되는 하부 전극의 면적이 감소되어야 한다. 또한, 노출되는 하부 전극의 면적을 소정의 값 이상으로 확보하고자 하는 경우, 낮은 경사도로 인해 낮은 두께를 가진 제1 층간 절연막(170)으로 인한 절연 파괴가 발생할 수 있다.
또한, 제1 층간 절연막(170)의 경사각 d가 60도를 초과하면, 제1 층간 절연막(170) 상에 다른 막질이 형성될 경우, 형성되는 다른 막질은 급한 경사각으로 인해 막의 품질이 저하되는 문제가 발생된다.
제1 층간 절연막(170)의 경사각의 조절은 하부 전극 상에 형성된 제1 층간 절연막(170)의 부분 식각 공정에서 식각의 각도 조절을 통해 달성될 수 있다.
도 18은 도 13 내지 도 17에 개시된 구조물 상에 상부 전극들을 형성한 평면도이다. 또한, 도 19 내지 도 22은 도 18의 평면도를 특정의 라인을 따라 절개한 단면도들이다. 특히, 도 19는 도 18의 평면도를 B1-B2를 따라 절개한 단면도이고, 도 20는 도 18의 평면도를 C1-C2를 따라 절개한 단면도이며, 도 21은 도 18의 평면도를 D1-D2를 따라 절개한 단면도이고, 도 22은 도 18의 평면도를 E1-E2를 따라 절개한 단면도이다.
도 18을 참조하면, 상부 전극들(181, 182, 183, 184)이 형성된다. 상부 전극들(181, 182, 183, 184)은 4개의 영역으로 분할되어 형성된다. 예컨대, 제1 상부 전극(181)은 제1 셀 영역(161) 및 제2 셀 영역(162)의 일부에 걸쳐서 형성된다. 또한, 제2 상부 전극(182)은 제2 셀 영역(162)의 일부 및 제3 셀 영역(163)의 일부에 걸쳐서 형성된다. 제3 상부 전극(183)은 제3 셀 영역(163)의 일부 및 제4 셀 영역(164)의 일부에 걸쳐 형성되고, 제4 상부 전극(184)은 제4 셀 영역(164)의 일부에 형성된다. 따라서, 각각의 상부 전극(181, 182, 183, 184)은 인접한 셀 영역 사이의 이격공간을 차폐하며 형성된다. 상부 전극들(181, 182, 183, 184)은 셀 영역 사이의 이격공간의 30% 이상, 나아가 50% 이상, 또는 90% 이상을 덮을 수 있다. 다만, 상기 상부 전극들들(181, 182, 183, 184)이 서로 이격되므로, 상기 상부 전극들들(181, 182, 183, 184)은 발광 다이오들 사이의 영역의 100% 미만을 덮는다.
상기 상부 전극들(181, 182, 183, 184) 전체는 상기 MJT LED의 전체 면적의 30% 이상, 나아가, 50% 이상, 또는 90% 이상을 점유할 수 있다. 상기 상부 전극들(181, 182, 183, 184)은, 서로 이격되므로, 상기 MJT LED의 전체 면적의 100% 미만의 면적을 점유한다. 또한, 상기 상부 전극들(181, 182, 183, 184) 너비와 폭의 비가 1:3 내지 3:1의 범위 내에 있는 플레이트 또는 시트 형상을 갖는다. 나아가, 상기 상부 전극들(181, 182, 183, 184) 중 적어도 하나는 대응하는 발광셀(셀 영역)의 너비 또는 폭에 비해 더 큰 너비 또는 폭을 가진다.
도 19를 참조하면, 제1 상부 전극(181)은 제1 셀 영역(161)의 제1 층간 절연막(170) 상에 형성되고, 비아홀을 통해 개방된 제1 반도체층(111) 상에 형성된다. 또한, 제1 상부 전극(181)은 제1 셀 영역(161)의 제1 하부 전극(151)의 일부를 노출시키며, 제2 셀 영역(162)의 노출된 제2 하부 전극(152) 상에 형성된다.
또한, 제2 상부 전극(182)은 제1 상부 전극(181)과 물리적으로 분리된 상태로 제2 셀 영역(162)의 비아홀을 통해 노출된 제1 반도체층(112) 상에 형성되며, 나머지 영역에서는 제1 층간 절연막(170) 상에 형성된다.
상술한 도 19에서 제1 상부 전극(181)은 제1 셀 영역(161)의 제1 반도체층(111)과 제2 셀 영역(162)의 제2 반도체층(132)을 전기적으로 연결시킨다. 제2 셀 영역(162) 상의 제2 하부 전극(152)은 비아홀의 존재에도 불구하고, 하나의 셀 영역에서 전체적으로 전기적으로 단락된 상태이다. 따라서, 제1 셀 영역(161)의 제1 반도체층(111)은 제2 하부 전극(152)을 통해 제2 셀 영역(162)의 제2 반도체층(132)과 전기적으로 연결된다.
또한, 도 20에서 제2 상부 전극(182)은 제2 셀 영역(162)의 비아홀을 통해 노출된 제1 반도체층(112) 상에 형성되고, 제3 셀 영역(163)의 제3 하부 전극(153)까지 신장되어 형성된다.
또한, 제2 상부 전극(182)과 물리적으로 분리된 제3 상부 전극(183)은 제3 셀 영역(163)의 비아홀을 통해 노출된 제1 반도체층(113) 상에 형성된다.
도 20에서 제2 상부 전극(182)은 제2 셀 영역(162)의 비아홀을 통해 노출된 제1 반도체층(112)과 전기적으로 연결되고, 제3 셀 영역(163)의 제3 하부 전극(153)과 전기적으로 연결된다. 따라서, 제2 셀 영역(162)의 제1 반도체층(112)은 제3 셀 영역(163)의 제2 반도체층(133)과 등전위를 유지할 수 있다.
도 21을 참조하면, 제3 상부 전극(183)은 제3 셀 영역(163)의 비아홀을 통해 노출된 제1 반도체층(113) 상에 형성되고, 제4 셀 영역(164)의 제4 하부 전극(154)까지 신장되어 형성된다. 따라서, 제3 셀 영역(163)의 제1 반도체층(113)과 제4 셀 영역(164)의 제2 반도체층(134)은 전기적으로 연결된다.
또한, 제3 상부 전극(183)과 물리적으로 분리된 제4 상부 전극(184)은 제4 셀 영역(164)의 비아홀을 통해 노출된 제1 반도체층(114)과 전기적으로 연결된다.
도 22을 참조하면, 제4 상부 전극(184)은 제4 셀 영역(164)의 비아홀을 통해 노출된 제1 반도체층(114) 상에 형성된다. 또한, 제4 상부 전극(184)과 물리적으로 분리된 제1 상부 전극(181)은 제1 셀 영역(161) 상의 비아홀을 통해 노출된 제1 반도체층(111) 상에 형성되고, 제1 셀 영역(161)의 제1 하부 전극(151)의 일부를 노출시킨다.
도 18 내지 도 22에 개시된 내용을 정리하면, 제1 셀 영역(161)의 제1 반도체층(111)과 제2 셀 영역(162)의 제2 반도체층(132)은 제1 상부 전극(181)을 통해 등전위를 형성한다. 또한, 제2 셀 영역(162)의 제1 반도체층(112)과 제3 셀 영역(163)의 제2 반도체층(133)은 제2 상부 전극(182)을 통해 등전위를 형성한다. 제3 셀 영역(163)의 제1 반도체층(113)은 제3 상부 전극(183)을 통해 제4 셀 영역(164)의 제2 반도체층(134)과 등전위를 형성한다. 제1 셀 영역(161)에서 제2 반도체층(131)과 전기적으로 연결된 제1 하부 전극(151)은 노출된다. 물론, 등전위의 형성은 상부 전극들(181, 182, 183, 184)의 저항 및 상부 전극들(181, 182, 183, 184)과 하부 전극들(151, 152, 153, 154)의 접촉 저항들을 무시한 상태에서 이상적인 전기적 연결을 가정한 것이다. 따라서, 실제 소자의 동작에서는 금속 배선의 일종인 상부 전극(181, 182, 183, 184) 및 하부 전극(151, 152, 153, 154)의 저항 성분에 의한 전압의 강하는 일부 발생할 수 있다.
또한, 상기 상부 전극들(181, 182, 183, 184)은 제1 반도체층(111, 112, 113, 114)과 오믹 접촉을 형성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 이외에 금속재질의 하부 전극(151, 152, 153, 154)과도 오믹 접촉을 형성할 수 있는 물질이라면 상부 전극(181, 182, 183, 184)으로 사용될 수 있다. 따라서, 상기 상부 전극(181, 182, 183, 184)은 Ni, Cr, Ti, Rh 또는 Al를 포함하는 금속층 또는 ITO와 같은 도전성 산화물층을 오믹 콘택층으로 포함할 수 있다.
또한, 각각의 셀 영역(161, 162, 163, 164)의 활성층들(121, 122, 123, 124)로부터 발생되는 광을 기판(100) 방향으로 반사하기 위해 상기 상부 전극(181, 182, 183, 184)은 Al, Ag, Rh 또는 Pt와 같은 반사층을 포함할 수 있다. 특히, 각각의 활성층(121, 122, 123, 124)에서 발생되는 광은 하부 전극(151, 152, 153, 154)에서 기판(100)을 향하여 반사된다. 이외에 셀 영역들(161, 162, 163, 164) 사이의 이격공간을 통해 전송되는 광은 셀 영역들(161, 162, 163, 164) 사이의 이격공간을 차폐하는 상부 전극들(181, 182, 183, 184)에 의해 반사된다.
상기 상부 전극(181, 182, 183, 184)의 두께는 2000Å 내지 10000Å의 범위를 가질 수 있다. 상부 전극(181, 182, 183, 184)의 두께가 2000Å 미만이면, 상부 전극(181, 182, 183, 184)으로부터 기판(100)을 향한 광의 반사가 원활하지 못하고, 박막 형태의 상부 전극(181, 182, 183, 184)을 관통하는 광의 누설이 발생된다. 또한, 상부 전극(181, 182, 183, 184)의 두께가 10000Å을 초과하는 경우, 열증착 등의 상부 전극 형성공정에 과도한 시간이 소모되는 문제가 발생된다.
또한, 상기 상부 전극(181, 182, 183, 184)은 제1 층간 절연막(170) 표면에 대해 10도 내지 45도의 경사각 e를 가질 수 있다. 상부 전극(181, 182, 183, 184)의 경사각 e가 10도 미만인 경우, 매우 완만한 기울기로 인해 광의 반사의 효율이 저감된다. 또한, 낮은 경사각으로 인해 상부 전극 표면상의 두께의 균일도를 확보할 수 없는 문제가 발생한다. 만일, 상부 전극(181, 182, 183, 184)의 경사각 e가 45도를 초과하는 경우, 높은 경사각으로 인해 이후에 형성되는 막의 크랙이 발생될 수 있다.
상기 상부 전극(181, 182, 183, 184)이 제1 층간 절연막(170) 표면에 대해 가지는 경사각 e의 조절은 열 증착 등의 공정에서 기판의 배치 및 금속원자의 진행방향에 대한 기판의 각도의 변경을 통해 달성될 수 있다.
또한, 제1 반도체층(111, 112, 113, 114)이 n형 도전형을 가지고, 제2 반도체층(131, 132, 133, 134)이 p형의 도전형을 가지는 경우, 각각의 상부전극은 발광셀의 캐소드 전극으로 모델링 될 수 있으며, 캐소드 전극이 인접한 셀 영역에 형성된 발광셀의 애노드 전극인 하부 전극과 연결되는 배선으로 동시에 모델링 될 수 있다. 즉, 셀 영역 상에 형성된 발광셀에서 상부 전극은 캐소드 전극을 형성함과 동시에 인접한 셀 영역의 발광셀의 애노드 전극과 전기적으로 연결되는 배선으로 모델링될 수 있다.
도 23은 도 18의 평면도를 도시한 사시도이다.
도 23을 참조하면, 제1 상부 전극(181) 내지 제3 상부 전극(183)은 적어도 2개의 셀 영역들에 걸쳐 형성된다. 따라서, 인접한 셀 영역 사이의 이격공간은 차폐된다. 상부 전극들의 경우, 인접한 셀 영역 사이에서 누설될 수 있는 광을 기판을 통해 반사하며, 각각의 셀 영역의 제1 반도체층과 전기적으로 연결된다. 또한, 인접한 셀 영역의 제2 반도체층과 전기적으로 연결된다.
도 24는 본 발명의 일 실시예에 따라 도 18 내지 도 23의 구조물을 모델링한 등가 회로도이다.
도 24를 참조하면, 4개의 발광셀 D1, D2, D3, D4와 이들 사이의 배선 관계가 개시된다.
제1 발광셀 D1는 제1 셀 영역(161)에 형성되고, 제2 발광셀 D2는 제2 셀 영역(162)에, 제3 발광셀 D3은 제3 셀 영역(163)에, 제4 발광셀 D4는 제4 셀 영역(164)에 형성된다. 또한, 각각의 셀 영역(161, 162, 163, 164)의 제1 반도체층(111, 112, 113, 114)은 n형 반도체로 모델링하고, 제2 반도체층(131, 132, 133, 134)은 p형 반도체로 모델링한다.
제1 상부 전극(181)은 제1 셀 영역(161)의 제1 반도체층(111)과 전기적으로 연결되며, 제2 셀 영역(162)까지 신장되고, 제2 셀 영역(162)의 제2 반도체층(132)과 전기적으로 연결된다. 따라서, 제1 상부 전극(181)은 제1 발광셀 D1의 캐소드 단자 및 제2 발광셀 D2의 애노드 단자 사이를 연결하는 배선으로 모델링된다.
또한, 제2 상부 전극(182)은 제2 발광셀 D2의 캐소드 단자 및 제3 발광셀 D3의 애노드 단자 사이를 연결하는 배선으로 모델링되며, 제3 상부 전극(183)은 제3 발광셀 D3의 캐소드 단자 및 제4 발광셀 D4의 애노드 단자를 연결하는 배선으로 모델링된다. 또한, 제4 상부 전극(184)은 제4 발광셀 D4의 캐소드 단자를 형성하는 배선으로 모델링된다.
따라서, 제1 발광셀 D1의 애노드 단자 및 제4 발광셀 D4의 캐소드 단자는 외부 전원에 대해 전기적으로 개방된 상태이며, 나머지 발광셀들 D2, D3은 직렬 연결된 구조를 형성한다. 만일, 발광 동작이 수행되기 위해서는 제1 발광셀 D1의 애노드 단자는 양의 전원 전압 V+에 연결되고, 제4 발광셀 D4의 캐소드 단자는 음의 전원 전압 V-에 연결되어야 한다. 따라서, 양의 전원 전압 V+에 연결된 발광셀을 입력 발광셀이라 지칭하고, 음의 전원 전압 V-에 연결된 발광셀을 출력 발광셀이라 지칭할 수 있다.
상술한 구조에서 다수의 발광셀들의 연결관계에서 음의 전원 전압 V-에 연결되는 캐소드 단자가 형성된 셀 영역에서는 해당 셀 영역의 일부만을 차폐하는 상부 전극이 형성된다. 이외의 연결관계를 형성하는 셀 영역에는 전기적으로 연결되는 셀 영역들 사이를 차폐하는 상부 전극이 형성된다.
도 25은 도 18의 평면도에서 구조물의 전면에 제2 층간 절연막을 도포하고, 제1 셀 영역의 제1 하부 전극의 일부를 노출하고, 제4 셀 영역의 제4 상부 전극의 일부를 노출한 평면도이다.
도 25을 참조하면, 제2 층간 절연막(190)을 통해 상부 전극들은 차폐되고, 제1 하부 전극(151)의 일부 및 제4 상부 전극(184)의 일부가 노출된다. 이는 상기 도 24에서 제1 발광셀 D1의 애노드 단자만이 노출되고, 제4 발광셀의 캐소드 단자만이 노출됨을 의미한다.
또한, 도 26은 도 25의 평면도를 B1-B2를 따라 절개한 단면도이고, 도 27은 도 25의 평면도를 C1-C2를 따라 절개한 단면도이며, 도 28은 도 25의 평면도를 D1-D2를 따라 절개한 단면도이고, 도 29는 도 25의 평면도를 E1-E2를 따라 절개한 단면도이다.
도 26을 참조하면, 제1 셀 영역(161)에서 제2 반도체층(131)과 전기적으로 연결된 제1 하부전극(151)은 개방된다. 나머지 영역은 제2 셀 영역(162)에 걸쳐 제2 층간 절연막(190)으로 덮인다.
도 27를 참조하면, 제2 셀 영역(162) 및 제3 셀 영역(163)은 제2 층간 절연막(190)으로 완전히 덮인다.
또한, 도 28 및 도 29를 참조하면, 제4 셀 영역(164)의 제4 상부 전극(184)은 노출되며, 제1 셀 영역(161)의 제1 하부 전극(151)은 노출된다.
상기 제4 상부 전극(184) 및 제1 하부 전극(151)의 노출은 제2 층간 절연막(190)에 대한 선택적 식각을 통해 수행된다.
상기 제2 층간 절연막(190)은 외부 환경으로부터 하부의 막을 보호할 수 있는 절연물에서 선택된다. 특히, 절연 특성을 가지며 온도나 습도의 변화를 차단할 수 있는 SiN 등이 사용될 수 있다.
상기 제2 층간 절연막(190)이 두께는 소정의 범위를 가질 수 있다. 예컨대, 제2 층간 절연막(190)이 SiN을 가지는 경우, 제2 층간 절연막(190)은 2000Å 내지 20000Å의 두께를 가질 수 있다.
제2 층간 절연막(190)의 두께가 2000Å 미만이면, 낮은 두께로 인해 절연 특성을 확보하기 곤란하다. 또한, 낮은 두께로 인해 외부의 수분이나 화학물의 침투로부터 하부의 막을 보호하는데 문제가 발생된다.
제2 층간 절연막(190)의 두께가 20000Å을 초과하는 경우, 포토레지스트 패턴의 형성을 통한 제2 층간 절연막(190)의 선택적 식각이 곤란해진다. 즉, 식각 공정에서 포토레지스트 패턴은 식각 마스크로 작용하며, 과도한 제2 층간 절연막(190)의 두께로 인해 제2 층간 절연막(190)의 선택적 식각과 함께 포토레지스트 패턴도 식각이 진행된다. 제2 층간 절연막(190)의 두께가 과도한 경우, 제2 층간 절연막(190)의 선택적 식각이 완료되기 이전에 포토레지스트 패턴이 제거되어 원치 않는 위치에서 식각이 수행되는 문제가 발생될 수 있다.
또한, 제2 층간 절연막(190)은 하부에 노출되는 제4 상부 전극(184) 또는 제1 하부 전극(151)의 표면에 대해 10도 내지 60도의 경사각 f를 가질 수 있다.
만일 제2 층간 절연막(190)의 경사각 f가 10도 미만이면, 노출되는 제4 상부 전극(184) 또는 제1 하부 전극(151)의 실질적인 면적이 감소한다. 또한, 실질적인 면적의 확보가 이루어지도록 노출 부위의 면적을 증가시키면, 낮은 경사각으로 인해 절연 특성을 확보할 수 없는 문제가 발생한다.
또한, 제2 층간 절연막(190)의 경사각 f가 60도를 초과하는 경우, 급격한 프로파일 또는 경사도로 인해 제2 층간 절연막(190) 상에 형성되는 다른 막의 품질이 저하되거나 막에 균열이 발생할 수 있다. 이외에 지속적인 전력의 공급에 따른 발광 동작시, 특성의 저하가 발생된다.
도 30는 도 25의 구조물에 제1 패드 및 제2 패드를 형성한 평면도이다.
도 30를 참조하면, 상기 제1 패드(210)는 제1 셀 영역(161) 및 제2 셀 영역(162)에 걸쳐 형성될 수 있다. 이를 통해 제1 패드(210)는 도 25에서 노출된 제1 셀 영역(161)의 제1 하부 전극(151)과 전기적 접촉을 달성한다.
또한, 제2 패드(220)는 상기 제1 패드(210)와 일정 거리 이격되어 형성되며, 제3 셀 영역(163) 및 제4 셀 영역(164)에 걸쳐 형성될 수 있다. 제2 패드(220)는 상기 도 25에서 노출된 제4 셀 영역(164)의 제4 상부 전극(184)과 전기적으로 연결된다.
도 31은 도 30의 평면도를 B1-B2를 따라 절개한 단면도이고, 도 32은 도 30의 평면도를 C1-C2를 따라 절개한 단면도이며, 도 33은 도 30의 평면도를 D1-D2를 따라 절개한 단면도이고, 도 34는 도 30의 평면도를 E1-E2를 따라 절개한 단면도이다.
도 31을 참조하면, 제1 셀 영역(161) 및 제2 셀 영역(162)에 걸쳐 제1 패드(210)가 형성된다. 상기 제1 패드(210)는 제1 셀 영역(161)에서 노출된 제1 하부 전극(151) 상에 형성된다. 나머지 영역에서는 제2 층간 절연막(190) 상에 형성된다. 따라서, 제1 패드(210)는 제1 하부 전극(151)을 통해 제1 셀 영역(161)의 제2 반도체층(131)과 전기적으로 연결된다.
도 32을 참조하면, 제2 셀 영역(162) 상에는 제1 패드(210)가 형성되고, 제3 셀 영역(163) 상에는 제1 패드(210)와 이격되어 제2 패드(220)가 형성된다. 상기 제2 셀 영역(162) 및 제3 셀 영역(163)에서 제1 패드(210) 또는 제2 패드(220)는 하부 전극 또는 상부 전극과의 전기적 접촉은 차단된다.
도 33을 참조하면, 제3 셀 영역(163) 및 제4 셀 영역(164)에 걸쳐 제2 패드(220)가 형성된다. 특히, 제4 셀 영역(164)에서 개방된 제4 상부 전극(184)과 제2 패드(220)는 전기적으로 연결된다. 따라서, 제2 패드(220)는 제4 셀 영역(164)의 제1 반도체층(114)과 전기적으로 연결된다.
도 34를 참조하면, 제4 셀 영역(164) 상에는 제2 패드(220)가 형성되고, 제1 셀 영역(161) 상에는 제2 패드(220)와 이격되어 제1 패드(210)가 형성된다. 상기 제1 패드(210)는 제1 셀 영역(161)의 제1 하부 전극(151) 상에 형성되어, 제2 반도체층(131)과 전기적으로 연결된다.
도 35은 도 30의 평면도를 C2-C3 라인을 따라 절개한 사시도이다.
도 35을 참조하면, 제3 셀 영역(163)의 제1 반도체층(113)은 제3 상부 전극(183)과 전기적으로 연결된다. 상기 제3 상부 전극(183)은 제3 셀 영역(163) 및 제4 셀 영역(164)의 이격 공간을 차폐하며, 제4 셀 영역(164)의 제4 하부 전극(154)과 전기적으로 연결된다. 또한, 제1 패드(210) 및 제2 패드(220)는 상호 간에 이격되며, 제2 층간 절연막(190) 상에 형성된다. 물론, 전술한 바대로 제1 패드(210)는 제1 셀 영역(161)의 제2 반도체층(131)과 전기적으로 연결되며, 제2 패드(220)는 제4 셀 영역(164)의 제1 반도체층(111)과 전기적으로 연결된다.
상기 제1 패드(210) 및 제2 패드(220)는 Ti, Cr 또는 Ni을 포함하는 제1 층과 그 상부에 Al, Cu, Ag 또는 Au를 포함하는 제2층을 가질 수 있다. 또한, 제1 패드(210) 및 제2 패드(220)는 리프트-오프 공정을 이용하여 형성될 수 있다. 또한, 이중층 또는 단일층의 금속막을 형성한 다음, 통상의 포토리소그래피 공정을 통한 패턴을 형성하고, 이를 식각 마스크로 이용한 건식 식각 또는 습식 식각을 통해 형성될 수 있다. 다만, 건식 식각 및 습식 식각 시의 에천트는 식각되는 금속물의 재질에 따라 달리 설정될 수 있다.
이를 통하여 상기 제1 패드(210) 및 제2 패드(220)는 하나의 공정을 통해 동시에 형성될 수 있다.
또한, 상기 제1 패드(210) 또는 제2 패드(220) 상부에는 도전성 재질의 패드 장벽층(미도시)이 형성될 수 있다. 패드 장벽층은 패드들(210, 220)에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드(210, 220)로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.
도 24의 모델링을 참조할 경우, 각각의 셀 영역의 제1 반도체층(111, 112, 113, 114)은 n형 반도체로 모델링되고, 제2 반도체층(131, 132, 133, 134)은 p형 반도체로 모델링된다. 제1 셀 영역(161)의 제2 반도체층(131) 상에 형성된 제1 하부 전극(151)은 제1 발광셀 D1의 애노드 전극으로 모델링 된다. 따라서, 제1 패드(210)는 제1 발광셀 D1의 애노드 전극에 연결된 배선으로 모델링될 수 있다. 또한, 제4 셀 영역(164)의 제1 반도체층(114)과 전기적으로 연결된 제4 상부 전극(184)은 제4 발광셀 D4의 캐소드 전극으로 모델링된다. 따라서, 제2 패드(220)는 제4 발광셀 D4의 캐소드 전극에 연결된 배선으로 이해될 수 있다.
이를 통해 4개의 발광셀들 D1 내지 D4가 직렬 연결된 구조가 형성되며, 외부와의 전기적 연결은 하나의 기판(100) 상에 형성된 2개의 패드들(210, 220)를 통해 달성된다.
특히, 도 24를 참조하면, 양의 전원 전압 V+에 연결된 제1 발광셀 D1의 제1 하부 전극(152)은 제1 패드(210)와 전기적으로 연결되고, 음이 전원 전압 V-에 연결된 제4 발광셀 D4의 제4 상부 전극(184)은 제2 패드(220)와 전기적으로 연결된다.
본 발명에서는 4개의 발광셀들이 상호간에 분리된 형태로 형성되고, 하부 전극 및 상부 전극을 통해 하나의 발광셀의 애노드 단자가 다른 발광셀의 캐소드 단자와 전기적으로 연결되는 것을 도시한다. 다만, 본 실시예에 따르면, 4개의 발광셀은 일 실시예에 불과하며, 본 발명에 따라 다양한 개수의 발광셀을 형성할 수 있다.
도 36은 본 발명의 일 실시예에 따라, 10개의 발광셀들을 직렬로 연결하도록 모델링한 회로도이다.
도 36을 참조하면, 도 10에 개시된 공정을 이용하여 10개의 셀 영역들(301 내지 310)을 정의한다. 각각의 셀 영역(301 내지 310) 내의 제1 반도체층, 활성층, 제2 반도체층 및 하부 전극은 다른 셀 영역들과 분리된다. 각각의 하부전극들은 제2 반도체층 상에 형성되어 발광셀 D1 내지 D10의 애노드 전극을 형성한다.
이어서, 도 11 내지 도 22에 도시된 공정을 이용하여 제1 층간 절연막과 상부 전극들을 형성한다. 다만, 형성되는 상부 전극들은 인접한 셀 영역들 사이의 이격공간을 차폐하며, 인접한 발광셀의 애노드 전극 사이의 전기적 연결을 달성하는 배선으로 작용한다.
또한, 도 25 내지 도 34에 소개된 공정을 바탕으로 제2 층간 절연막을 형성하고, 전류 경로상 양의 전원 전압 V+에 연결되는 입력 발광셀인 제1 발광셀 D1의 하부 전극을 노출시키고, 음의 전원 전압 V-에 연결되는 출력 발광셀인 제10 발광셀 D10의 상부 전극을 오픈한다. 이어서, 제1 패드(320)를 형성하여 제1 발광셀 D1의 애노드 단자를 연결한다. 또한, 제2 패드(330)를 형성하여 제10 발광셀 D10의 캐소드 단자를 연결한다.
이외에 발광셀들의 연결은 직/병렬 형태의 구조로 구성될 수 있다.
도 37는 본 발명의 일 실시예에 따라, 직/병렬 형태로 발광셀들이 구성된 것을 모델링한 회로도이다.
도 37를 참조하면, 다수의 발광셀들 D1 내지 D8은 직렬 연결을 가지면서, 인접한 발광셀들과 병렬 연결된 구조를 가진다. 각각의 발광셀들 D1 내지 D8은 셀 영역(401 내지 408)의 정의를 통해 서로 독립적으로 형성된다. 전술한 바대로, 발광셀 D1 내지 D8의 애노드 전극은 하부 전극을 통해 형성된다. 또한, 발광셀 D1 내지 D8의 캐소드 전극 및 인접한 발광셀의 애노드 전극과의 배선은 상부 전극의 형성 및 적절한 배선을 통해 형성된다. 다만, 하부 전극은 제2 반도체층 상부에 형성되고, 상부 전극은 인접한 셀 영역 사이의 이격공간을 차폐하며 형성된다.
최종적으로 양의 전원 전압 V+가 공급되는 제1 패드(410)는 제1 발광셀 D1 또는 제3 발광셀 D3의 제2 반도체층 상에 형성된 하부 전극과 전기적으로 연결되며, 음의 전원 전압 V-가 공급되는 제2 패드(420)는 제6 발광셀 D6 또는 제8 발광셀 D8의 캐소드 단자인 상부 전극과 전기적으로 연결된다.
따라서, 도 37에서 입력 발광셀은 제1 발광셀 D1 및 제3 발광셀 D3에 해당하고, 출력 발광셀은 제6 발광셀 D6 및 제8 발광셀 D8에 해당한다.
상술한 본 발명에 따르면, 각각의 발광셀의 활성층에서 발생된 광은 하부 전극 및 상부 전극에서 기판을 향해 반사되고, 플립칩 타입의 발광셀들은 하나의 기판 상에 상부 전극의 배선을 통해 전기적으로 연결된다. 상부 전극은 제2 층간 절연막을 통해 외부와 차폐된다. 양의 전원 전압이 공급되는 제1 패드는 상기 양의 전원 전압에 가장 가깝게 연결되는 발광셀의 하부 전극과 전기적으로 연결된다. 또한, 음의 전원 전압이 공급되는 제2 패드는 상기 음의 전원 전압에 가장 근접하여 연결되는 발광셀의 상부 전극과 전기적으로 연결된다.
따라서, 플립칩 타입에서 다수의 칩들을 서브 마운트 기판 상에 실장하고, 서브 마운트 기판에 배열된 배선을 통해 외부의 전원에 대해 2단자를 구현하는 공정상의 번거로움은 해결된다. 이외에, 셀 영역들 사이의 이격공간은 상부 전극을 통해 차폐되어 기판을 향하는 광의 반사는 최대화될 수 있다.
또한, 제2 층간 절연막은 기판과 상기 제2 층간 절연막 사이에 배치된 다수의 적층구조를 외부의 온도 및 습도 등으로부터 보호한다. 따라서, 별도의 패키징 수단의 개입 없이 기판에 직접 실장할 수 있는 구조가 실현된다.
특히, 하나의 기판 상에 플립칩 타입으로 다수의 발광셀이 구현되므로, 공급되는 상용화 전원에 대한 전압의 강하, 레벨의 변환 또는 파형의 변환을 배제한 상태에서 상용화 전원을 직접 사용할 수 있는 이점이 있다.
제 1 실시예에 따른 광학 부재 및 이를 포함하는 MJT LED 모듈의 구성
이하에서, 도 3 및 도 4와, 도 38 내지 도 44를 참조하여, 본 발명의 제 1 실시예에 따른 광학 부재 및 이를 포함하는 MJT LED 모듈의 구체적인 구성과 기능에 대하여 살펴보도록 한다.
다시 도 3을 참조하면, 제 1 실시예에 따른 광학 부재(530)는 하부면(531) 및 상부면(535)을 포함하고, 또한 플랜지(537) 및 다리부(539)를 포함할 수 있다. 하부면(531)은 오목부(531a)를 포함하며, 상부면(535)은 오목면(535a)과 볼록면(535b)을 포함한다.
하부면(531)은 대략 원판 형상의 평면으로 이루어지며, 오목부(531a)는 중앙 부분에 위치한다. 하부면(531)은 평면일 필요는 없으며, 다양한 요철 패턴이 형성될 수도 있다.
한편, 오목부(531a)의 내면은 측면(533a)과 상단면(upper end surface, 133b)을 가지며, 상단면(533b)은 중심축(C)에 수직하고, 측면(533a)은 상단면(533b)으로부터 오목부(531a)의 입구로 이어진다. 여기서, 중심축(C)은 MJT LED(500)의 광축(L)과 일치하도록 정렬될 경우, 광학 부재(530)에서 출사되는 광 지향 분포의 중심이 되는 광학 부재(530)의 중심축으로 정의된다.
오목부(531a)는 입구에서부터 위로 올라갈수록 폭이 좁아지는 형상을 가질 수 있다. 즉, 측면(533a)은 입구로부터 상단면(533b)으로 갈수록 중심축(C)에 가까워진다. 따라서, 상단면(533b)의 영역을 입구보다 상대적으로 작게 만들 수 있다. 측면(533a)은 상단면(533b) 근처에서 상대적으로 경사가 완만할 수 있다.
상단면(533b) 영역은 오목부(531a)의 입구 영역보다 좁은 영역 내에 한정된다. 나아가, 상단면(533b) 영역은 상부면(535)의 오목면(535a)과 볼록면(535b)에 의해 형성되는 변곡선으로 둘러싸인 영역보다 좁은 영역 내에 한정될 수 있다. 더욱이, 상단면(533b) 영역은 MJT LED(500)의 캐비티(521a) 영역, 즉 광 출사 영역보다 좁은 영역 내에 한정되어 위치할 수 있다.
상단면(533b) 영역은 MJT LED의 광축(L)과 광학 부재(530)의 중심축(C)이 오정렬 될 때, 광학 부재(530)의 상부면(535)을 통해 출사되는 광의 지향 분포 변화를 완화한다. 따라서, 상단면(533b)의 영역은 MJT LED(500)와 광학 부재(530)의 정렬 오차를 고려하여 최소화할 수 있다.
한편, 광학 부재(530)의 상부면(535)은 중심축(C)을 기준으로 오목면(535a) 및 오목면(535a)에서 연속적으로 이어진 볼록면(535b)을 포함한다. 오목면(535a)과 볼록면(535b)이 만나는 선이 변곡선이 된다. 오목면(535a)은 광학 부재(530)의 중심축(C) 근처에서 출사되는 광을 상대적으로 큰 각도로 굴절시켜 중심축(C) 근처의 광을 분산시킨다. 또한, 볼록면(535b)은 중심축(C) 바깥쪽으로 출사되는 광량을 늘린다.
상부면(535) 및 오목부(531a)는 중심축(C)에 대해 대칭 구조를 갖는다. 예컨대, 상부면(535) 및 오목부(531a)는 중심축(C)을 지나는 면에 대해 거울면 대칭 구조를 가지며, 나아가, 중심축(C)에 대해 회전체 형상을 가질 수 있다. 또한, 오목부(531a) 및 상부면(535)의 형상은 요구되는 광 지향 분포에 따라 다양한 형상을 가질 수 있다.
한편, 플랜지(537)는 상부면(535)과 하부면(531)을 연결하며 광학 부재의 외형 크기를 한정한다. 플랜지(537)의 측면과 하부면(531)에 요철 패턴이 형성될 수 있다. 한편, 광학 부재(530)의 다리부(539)가 인쇄회로기판(510)에 결합되어 하부면(531)을 인쇄회로기판(510)으로부터 이격되도록 지지한다. 결합은 다리부(539)들 각각의 선단이 예를 들면 접착제에 의해 인쇄회로기판(510) 상에 접착되거나 다리부(539) 각각이 인쇄회로기판(510)에 형성된 홀에 끼워지는 방식으로 이루어진다.
광학 부재(530)는 MJT LED(500)로부터 이격되어 위치하며, 따라서, 오목부(531a) 내에 에어갭이 형성된다. MJT LED(500)의 하우징(521)은 하부면(531) 아래에 위치하며, 나아가, MJT LED(500)의 파장 변환층(525)이 오목부(531a)로부터 떨어져 하부면(531) 아래에 위치할 수 있다. 따라서, 오목부(531a)내에서 진행하는 광이 하우징(521)이나 파장 변환층(525)에 흡수되어 손실되는 것을 방지할 수 있다.
본 실시예에 따르면, 오목부(531a) 내에 중심축(C)에 수직한 면을 형성함으로써, MJT LED(500)와 광학 부재(530)의 정렬 오차가 발생하더라도 광학 부재(530)로부터 출사되는 광 지향 분포의 변화를 완화할 수 있다. 더욱이, 오목부(531a)에 상대적으로 첨예한 정점을 형성하지 않기 때문에, 광학 부재 제작이 쉬워진다.
도 38는 광학 부재의 다양한 변형예를 설명하기 위한 단면도들이다. 여기서는 도 3의 오목부(531a)의 다양한 변형예를 설명한다.
도 38(a)는 도 3에서 설명한 중심축(C)에 수직한 상단면(533b) 중 중심축(C) 근처의 일부분이 아래로 볼록한 면을 형성한다. 이 볼록한 면에 의해 중심축(C) 근처로 입사되는 광을 1차적으로 제어할 수 있다.
도 38(b)는 도 38(a)와 유사하나, 도 38(a)의 상단면 중 중심축(C)에 수직한 면이 위로 볼록하게 형성된 것에 차이가 있다. 상단면이 위로 볼록한 면과 아래로 볼록한 면이 혼합되어 있어, MJT LED와 광학 부재의 정렬 오차에 따른 광 지향 분포 변화를 완화할 수 있다.
도 38(c)는 도 3에서 설명한 중심축(C)에 수직한 상단면(533b) 중 중심축(C) 근처의 일부분이 위로 볼록한 면을 형성한다. 이 볼록한 면에 의해 중심축(C) 근처로 입사되는 광을 더 분산시킬 수 있다.
도 38(d)는 도 38(c)와 유사하나, 도 38(c)의 상단면 중 중심축(C)에 수직한 면이 아래로 볼록하게 형성된 것에 차이가 있다. 상단면이 위로 볼록한 면과 아래로 볼록한 면이 혼합되어 있어, MJT LED와 광학 부재의 정렬 오차에 따른 광 지향 분포 변화를 완화할 수 있다.
도 39은 본 발명의 또 다른 실시예에 따른 MJT LED 모듈을 설명하기 위한 광학 부재의 단면도들이다.
도 39(a)를 참조하면, 상단면(533b)에 광 산란 패턴(533c)이 형성될 수 있다. 광 산란 패턴(533c)은 요철 패턴으로 형성될 수 있다. 나아가, 오목면(535a)에도 광 산란 패턴(535c)이 형성될 수 있다. 광 산란 패턴(535c) 또한 요철 패턴으로 형성될 수 있다.
일반적으로, 광학 부재의 중심축(C) 근처로 상대적으로 많은 광속이 집중된다. 더욱이, 본 발명의 실시예들은 상단면(533b)이 중심축(C)에 수직한 면이므로, 중심축(C) 근처에서 광속이 더욱 집중될 수 있다. 따라서, 상단면(533b) 및/또는 오목면(535a)에 광 산란 패턴(533c, 535c)을 형성함으로써, 중심축(C) 근처의 광속을 분산시킬 수 있다.
도 39(b)를 참조하면, 상단면(533b)에 광학 부재(530)와 다른 굴절률을 갖는 물질층(539a)이 위치할 수 있다. 물질층(539a)은 광학 부재보다 굴절률이 더 클 수 있으며, 따라서, 상단면(533b)으로 입사되는 광의 경로를 변경할 수 있다.
나아가, 오목면(535a)에도 광학 부재(530)와 다른 굴절률을 갖는 물질층(39b)이 위치할 수 있다. 물질층(39b)은 광학 부재보다 굴절률이 더 클 수 있으며, 따라서, 오목면(535a)을 통해 출사되는 광의 굴절각을 더 크게 할 수 있다.
도 39(a)의 광 산란 패턴(533c, 535c) 및 도 39(b)의 물질층들(539a, 539b)은 도 38의 다양한 광학 부재들에도 적용될 수 있다.
도 40은 시뮬레이션에 사용된 MJT LED 모듈의 치수를 나타내는 단면도이다. 여기서 도면부호는 도 3 및 도 4의 도면부호를 사용한다.
MJT LED(500)의 캐비티(521a)의 직경은 2.1mm이고, 높이는 0.6mm이다. 파장 변환층(525)은 캐비티(521a)를 채우고 평평한 면을 갖는다. 한편, MJT LED(500)와 광학 부재(530)의 하부면(531)의 이격 거리(d)는 0.18mm 이고, MJT LED(500)의 광축(L)과 광학 부재의 중심축(C)이 서로 정렬되도록 배치된다.
한편, 광학 부재(530)의 높이(H)는 4.7mm이고 상부면의 폭(W1)은 15mm이고, 오목면(535a)의 폭(W2)은 4.3mm이다. 또한, 하부면(531)에 위치하는 오목부(531a) 입구의 폭(w1)은 2.3mm이고, 상단면(533b)의 폭(w2)은 0.5mm이며, 오목부(531a)의 높이(h)는 1.8mm이다.
도 41는 도 40의 광학 부재의 형상을 설명하기 위한 그래프들이다. 여기서, (a)는 기준점(P), 거리(R), 입사각(θ1) 및 출사각(θ5)을 설명하기 위한 단면도이고, (b)는 입사각(θ1)에 따른 거리(R)의 변화를 나타내며, (c)는 입사각(θ1)에 따른 (θ5/θ1)의 변화를 나타낸다. 한편, 도 42은 기준점(P)에서 광학 부재(530)로 입사되는 광선을 3°간격으로 하여 광선 진행 방향을 나타낸다.
도 41(a)를 참조하면, 기준점(P)은 광축(L) 상에 위치하는 MJT LED(500)의 광 출사 지점을 나타낸다. 기준점(P)은 MJT LED(500) 내의 형광체에 의한 광 산란 등의 영향을 배제하기 위해 파장 변환층(525)의 바깥면에 위치하는 것으로 정하는 것이 적합하다.
한편, θ1은 기준점(P)으로부터 광학 부재(530)로 입사되는 각, 즉 입사각을 나타내고, θ5는 광학 부재(530)의 상부면(535)으로부터 출사되는 각, 즉 출사각을 나타낸다. 한편, R은 기준점(P)에서 오목부(531a)의 내면까지의 거리를 나타낸다.
도 41(b)를 참조하면, 오목부(531a)의 상단면(533b)이 중심축(C)에 수직하기 때문에, θ1이 증가함에 따라 R이 약간 증가한다. 도 41(b)의 그래프 내부에 도시된 확대 그래프는 R이 증가하는 것을 보여준다. 한편, 오목부(531a)의 측면(533a)에서 θ1이 증가함에 따라 R은 감소하며, 입구 근처에서 약간 증가하는 형상을 갖는다.
도 41(c)를 참조하면, (θ5/θ1)는 θ1이 증가함에 따라 오목면(535a) 근처에서 급격하게 증가하며, 볼록면(535b) 근처에서 상대적으로 완만하게 감소한다. 본 실시예에 있어서, 도 42에 도시한 바와 같이, 오목면(535a)과 볼록면(535b)이 인접하는 근처에서 출사되는 광의 광속은 서로 중첩될 수 있다. 즉, 기준점(P)에서 입사된 광 중 변곡선 근처에서 오목면(535a) 측으로 출사되는 광의 굴절각이 볼록면(535b)측으로 출사되는 광의 굴절각보다 더 클 수 있다. 따라서, 오목부(531a)의 상단면(533b)을 평면 형상으로 하면서도, 오목면(535a)과 볼록면(535b)의 형상을 제어함으로써 중심축(C) 근처에서 광속이 집중되는 것을 완화할 수 있다.
도 43는 도 40의 MJT LED 및 광학 부재에 따른 조도 분포를 나타내는 그래프들로서, (a)는 MJT LED의 조도 분포를 나타내고, (b)는 광학 부재 사용에 따른 MJT LED 모듈의 조도 분포를 나타낸다. 조도 분포는 25mm 이격된 스크린에 입사하는 광속밀도의 크기로 나타내었다.
도 43(a)에 도시한 바와 같이, MJT LED(500)는 광축(C)을 기준으로 좌우 대칭인 조도 분포를 나타내며, 광속밀도는 중앙에서 매우 높으며 주변으로 갈수록 급격히 감소한다. MJT LED(500)에 광학 부재(530)를 적용할 경우, 도 43(b)에 도시한 바와 같이, 반경 40mm 이내에서 대체로 균일한 광속밀도를 얻을 수 있다.
도 44는 도 40의 MJT LED 및 광학 부재에 따른 광 지향 분포를 나타내는 그래프들로서, (a)는 MJT LED의 광 지향 분포를 나타내고, (b)는 광학 부재 사용에 따른 MJT LED 모듈의 광 지향 분포를 나타낸다. 광 지향 분포는 기준점(P)으로부터 5m 이격된 지점에서의 지향각에 따른 광도를 나타낸 것으로, 서로 직교하는 방향의 지향 분포를 하나의 그래프에 겹쳐서 나타내었다.
도 44(a)에 도시한 바와 같이, MJT LED(500)에서 방출되는 광은 지향각 0°, 즉 중심에서 광도가 크고, 지향각이 커질수록 광도가 감소하는 경향을 나타낸다. 이에 반해, 광학 부재를 적용할 경우, 도 44(b)에 도시한 바와 같이, 지향각 0°에서 광도가 상대적으로 낮으며, 70° 근처에서 상대적으로 광도가 크게 나타난다.
따라서, 광학 부재(530)를 적용함으로써, 중심에서 강한 MJT LED의 광 지향 분포를 변경함으로써, 상대적으로 넓은 영역을 균일하게 백라이팅할 수 있다.
제 2 실시예에 따른 광학 부재 및 이를 포함하는 MJT LED 모듈의 구성
이하에서, 도 45 내지 도 52를 참조하여, 본 발명의 제 2 실시예에 따른 광학 부재 및 이를 포함하는 MJT LED 모듈의 구체적인 구성과 기능에 대하여 살펴보도록 한다.
도 45은 본 발명의 일 실시예에 따른 MJT LED 모듈을 도시한 단면도이고, 도 46의 (a), (b) 및 (c)는 도 45의 a-a 선, b-b 선, c-c 선을 따라 취한 도면들이다. 이때, a-a 선은 광학 부재의 하부면 상의 선이고, c-c선은 광학 부재의 상부면 상의 선이며, b-b선은 a-a선과 c-c선 사이의 확산렌즈의 높이 중간에 있는 절단선이다. 또한, 도 47은 도 45에 도시된 MJT LED 모듈의 광학 부재를 보다 구체적으로 설명하기 위한 도면이며, 도 48는 도 47에 도시된 광학 부재 이용시의 광 지향각 분포를 보여주는 도면이다.
도 45을 참조하면, MJT LED 모듈은 MJT LED(500) 및 MJT LED(500) 위에 배치된 수지 또는 글래스(glass) 재질의 광학 부재(630)를 포함한다. 인쇄회로기판(510)은 하나의 MJT LED 모듈을 보이도록 부분적으로 도시되어 있지만, 하나의 인쇄회로기판(510) 상에 규칙적으로 배열된 복수의 MJT LED 모듈들이 포함되어 전술한 바와 같은 백라이트 모듈(700)을 구성하게 된다.
먼저, MJT LED(500) 및 인쇄회로기판(510)은, 제 1 실시예와 관련하여 도 3 및 도 4를 참조하여 이상에서 설명된 바와 동일하므로 중복되는 설명은 생략하도록 하고, 본 발명의 제 2 실시예에 따른 광학 부재(630)를 중심으로 설명하도록 한다.
도 45을 참조하면, 광학 부재(630)는 하부면(631) 및 그 반대편의 출광면(635)을 포함하고, 또한 다리부(639)를 포함할 수 있다. 하부면(631)은 오목한 입광부(631a)를 포함한다. 출광면(635)은, 전반적으로 상부를 향해 볼록한 곡면으로 이루어지되, 상부 중앙에 평탄면(635a)을 포함한다. 이 평탄면(635a)은 종래 광학 부재의 오목부에 대응되는 위치에 있으며, 본 실시예의 광학 부재(630)는 이하에서 자세히 설명되는 입광부(631a) 구조에 의해 출광면 상부 중앙의 오목부 없이도 광축 주변의 광을 넓게 확산시킬 수 있다. 입광부(631a)는 대략 종형의 단면을 가지며, MJT LED(500)와 인접해 있는 하단 입구로부터 상단의 정점을 향해 점진적으로 수렴되는 형상을 갖는다.
도 46의 (a)를 참조하면, 광학 부재(630)의 하부면(631)은 원형으로 이루어진다. 또한, 하부면(631) 중앙에 입광부(631a)의 하부가 위치하되, 이 입광부(631a)의 하부는 원형이다. 입광부(631a)는 하단 입구로부터 상단 정점의 직전까지 원형을 유지하되 그 직경은 하부에서 상부로 향할수록 점진적으로 감소한다. 도 46의 (c)를 참조하면, 광학 부재(630)의 상부 평탄면(635a) 또한 원형으로 이루어진다.
도 46의 (a), (b) 및 (c)를 차례로 보면, 광학 부재(630)는, 원형을 갖는 하부면(631)을 갖되 상부를 향해 점진적으로 작아지는 형상을 갖는다. 광학 부재(630)의 측면 하부에서의 외곽 원형 형상 직경 변화에 비해 광학 부재(630)의 측면 상부에서는 외곽 원형 형상의 직경 변화가 더 클 수 있다. 입광부(631a)의 원형 형상 직경은 점진적으로 감소한다.
도 47를 참조하면, 광학 부재(630)의 중심 축인 광축(L)이 보인다. 광학 부재(630)를 이용하여 균일한 광 분포를 얻기 위해서는, 광도 피크(peak)가 광축(L)으로부터 60도 이상의 각도에서 존재해야 하며, 이러한 광 특성을 얻기 위해서는 광축(L)으로부터 50도 이내의 광을 효과적을 퍼뜨리는 것이 중요하다. 도 47에는 광축(L)에 대하여 50도를 이루는 기준선(r)이 보인다.
광축(L)으로부터 50도 이내의 광을 효과적으로 퍼뜨리기 위해서, 광축(L)과 기준선(r) 사이의 각도 범위, 즉, 광축(L)으로부터 50도 내의 범위에서, 광축(L) 상의 임의의 한 점(p)으로부터 입광부(631a)의 정점에 이르는 최단 거리 'b'가 동일한 한 점(p)로부터 입광부(631a)의 측면에 이르는 최단 거리 'a' 보다 크다. 위와 같이, b > a 인 경우, 입광부(631a)는 광축(L)으로부터 50도 내의 범위로 진행하는 광을 광축(L)으로부터 60도 이상의 각도가 되게 넓게 퍼뜨리는데 기여할 수 있다. 반면, b < a인 경우, 광축(L)으로부터 50도 내 범위에서 진행하는 광에 대하여, 입광부(631a)가 광을 퍼트리는데 거의 기여하지 못한다. 이러한 이유로 종래에는 출광면 상부 중앙에 광을 넓게 퍼트려 내보내는 별도의 오목부가 필요로 하였다. 달리 말하면, 본 발명에 따른 광학 부재(630)는 광축(L)으로부터 50도 내의 범위에서 b > a인 조건을 만족하는 입광부(631a)의 곡률 구조에 의해, 기존에 요구되었던 출광면 상부 중앙에 오목부의 생략이 가능하게 되었다.
이때, 입광부(631a)의 높이는 입광부(631a)의 하단 입구의 반경(R)보다 큰 것이 바람직하다. 더 나아가, 높이(H)가 반경(R)의 1.5배보다 큰 것이 더욱 좋다. 또한, 입광부(631a)는 그 하부에서 수지 또는 글래스(glass) 재료보다 굴절율이 작은 공기와 경계를 이루고, 출광면 또한 그 상부에서 수지 또는 글래스 재료보다 굴절율이 작은 공기와 경계를 이룬다.
도 48는 도 47의 광학 부재를 이용하여 얻을 수 있는 광 지향각 분포를 잘 보여준다. 도 48를 참조하면, 광도 피크(peak)가 광축(L)으로부터 대략 72도 떨어진 위치에 형성되고 있으며 광이 넓게 확산되어 분포하고 있음을 알 수 있다. 도 48의 결과로부터, 본 발명에 따른 광학 부재(630)가, 출광면 상부 중앙에 오목부가 없이도, 광축(L)으로부터 50도 내의 범위에서 b > a인 조건을 만족하는 입광부(631a)의 곡률 구조에 의해, 광축(L)으로부터 60도 이내의 광을 효과적으로 확산시킬 수 있고, 광을 균일하게 확산시켜 분포시킬 수 있음을 알 수 있다.
도 49은 본 발명의 다른 실시예에 따른 광학 부재를 설명하기 위한 도면이다. 도 49에 잘 도시된 바와 같이, 본 실시예의 광학 부재(630)는 입광부(631a)의 곡률 구조는 도 47에 도시된 앞선 실시예의 광학 부재에서와 동일하다. 따라서, 입광부(631a)는 광축(L)으로부터 50도 내의 범위에서 b > a인 조건을 만족한다. 다만, 앞선 실시예의 광학 부재가 출광면 상부 중앙에 상부 중앙에 평평한 평탄면을 포함하는 것과 달리, 본 실시예의 광학 부재(630)는 출광면 상부 중앙이 볼록한 곡면(35b)가 구비된다.
도 50은 도 49의 광학 부재를 이용하여 얻을 수 있는 광 지향각 분포를 잘 보여준다. 도 50을 참조하면, 광도 피크(peak)가 광축(L)으로부터 대략 72도 떨어진 위치에 형성되고 있으며 광이 넓게 확산되어 분포하고 있음을 알 수 있다. 또한, 도 50에 보여지는 광 지향각 분포를 도 48에 보여지는 광 지향각 분포와 비교하여 볼 때 큰 차이를 발견하기 어렵다. 입광부(631a)가 광축(L)으로부터 50도 내의 범위에서 b > a인 조건을 만족하고 있다면, 출광면 상부 중앙이 평탄면으로 형성되든 볼록면으로 형성되든 광 지향각 분포에 큰 차이가 없음을 알 수 있다.
도 51의 (a) 및 (b) 각각은 비교예 1에 따른 광학 부재 및 지향각 분포 곡선을 보여준다.
도 51의 (a)에 도시한 광학 부재는 광축으로부터 50도 내의 범위에서, 광축 상의 임의의 한 점으로부터 입광부의 정점에 이르는 최단 거리 'b'가 동일한 한 점으로부터 입광부의 측면에 이르는 최단 거리 'a'보다 큼과 동시에 출광면 상부 중앙에 오목부를 구비한다. 이 조건에서의 광 지향각 분포를 도 51의 (b)로부터 알 수 있는데, 이에 따르면, 광 지향각 분포가 앞선 실시예의 광 지향각 분포와 거의 차이가 없음을 알 수 있다. 이는 b > a인 조건에서 출광면 상부 중앙에 존재하는 오목부가 광 지향각 분포를 변화시키는데 거의 기능을 하지 못함을 의미한다.
도 52의 (a) 및 (b) 각각은 비교예 2에 따른 광학 부재 및 지향각 분포 곡선을 보여준다.
도 52의 (a)에 도시한 광학 부재는 광축으로부터 50도 내의 범위에서, 광축 상의 임의의 한 점으로부터 입광부의 정점에 이르는 최단 거리 'b'가 동일한 한 점으로부터 입광부의 측면에 이르는 최단 거리 'a'보다 작음과 동시에 출광면 상부 중앙에 오목부를 구비한다. 이 조건에서의 광 지향각 분포를 도 52의 (b)로부터 알 수 있는데, 이에 따르면, 광 지향각 분포가 비교예 1 및 전술한 실시예들의 광 지향각 분포와 거의 차이가 없음을 알 수 있다. 이는 b < a인 조건에서 출광면 상부 중앙에 존재하는 오목부가 광축으로부터 50도 이내의 광을 넓게 퍼트리는 작용을 하였다는 것을 보여준다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (32)

  1. 복수개의 블록을 포함하는 인쇄회로기판; 및
    상기 복수개의 블록 상에 배치되는 복수의 MJT LED를 포함하는 백라이트 모듈을 포함하며,
    상기 MJT LED는,
    성장 기판;
    상기 기판 상에 정렬되며, 각각 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 복수개의 발광셀들;
    상기 복수개의 발광셀들 상에 정렬되며, 서로 동일한 재료로 형성되고, 각각 대응하는 발광셀의 제1 반도체층에 전기적으로 접속하는 복수개의 상부 전극들; 및
    상기 상부 전극들 상에 정렬된 제1 패드 및 제2 패드를 포함하고,
    상기 상부 전극들 중 하나 이상은 인접한 발광셀의 제2 반도체층에 전기적으로 접속하고, 상기 상부 전극들 중 다른 하나는 인접한 발광셀의 제2 반도체층으로부터 절연되며,
    상기 발광셀들은 상기 상부 전극들에 의해 직렬 연결되고,
    상기 제1 패드는 상기 직렬 연결된 발광셀들 중 입력 발광셀에 전기적으로 접속하고,
    상기 제2 패드는 상기 직렬 연결된 발광셀들 중 출력 발광셀에 전기적으로 접속하고,
    상기 각각의 발광셀들은 상기 기판을 노출시키는 메사 식각 영역에 의해 분리되고,
    상기 복수의 MJT LED들 각각의 동작은 독립적으로 제어되는 백라이트 유닛.
  2. 청구항 1에 있어서,
    상기 발광셀들과 상기 상부 전극들 사이에 정렬된 제1 층간 절연막을 더 포함하고,
    상기 상부 전극들은 상기 제1 층간 절연막의 표면에 대해 10도 내지 45도의 경사각을 가지는 측면을 포함하는 백라이트 유닛.
  3. 청구항 2에 있어서,
    상기 상부 전극은 2000Å 내지 10000Å 범위 내의 두께를 가지는 백라이트 유닛.
  4. 청구항 2에 있어서,
    각 발광셀의 제2 반도체층 상에 정렬된 하부 전극들을 더 포함하되,
    상기 제1 층간 절연막은 각 발광셀 상의 하부 전극의 일부를 노출시키고,
    상기 인접한 발광셀의 제2 반도체층에 전기적으로 접속하는 상부 전극(들)은 상기 제1 층간 절연막을 통해 상기 노출된 하부 전극에 접속하는 백라이트 유닛.
  5. 청구항 4에 있어서,
    상기 하부 전극들은 각각 제2 반도체층 표면에 대해 10도 내지 45도의 경사각을 가지는 측면을 포함하는 백라이트 유닛.
  6. 청구항 4에 있어서,
    상기 하부 전극의 두께는 2000Å 내지 10000Å인 것을 특징으로 하는 백라이트 유닛.
  7. 청구항 4에 있어서,
    상기 제1 층간 절연막은 상기 노출된 하부 전극 표면에 대해 10도 내지 60도의 경사각을 가지는 측면을 포함하는 백라이트 유닛.
  8. 청구항 7에 있어서,
    상기 제1 층간 절연막은 2000Å 내지 20000Å의 두께를 가지는 백라이트 유닛.
  9. 청구항 4에 있어서,
    상기 상부 전극들을 덮는 제2 층간 절연막을 더 포함하되,
    상기 제2 층간 절연막은 입력 발광셀의 제2 반도체층 상에 정렬된 하부 전극과 출력 발광셀의 제1 반도체층에 접속된 상부 전극을 노출시키고,
    상기 제1 패드 및 제2 패드는 각각 상기 제2 층간 절연막을 통해 상기 하부 전극 및 상부 전극에 접속하는 백라이트 유닛.
  10. 청구항 9에 있어서,
    상기 제2 층간 절연막은 상기 상부 전극 표면에 대해 10도 내지 60도의 경사각을 가지는 측면을 포함하는 백라이트 유닛.
  11. 청구항 9에 있어서,
    상기 제2 층간 절연막은 2000Å 내지 20000Å의 두께를 가지는 백라이트 유닛.
  12. 청구항 1에 있어서,
    상기 발광셀들은 각각 상기 제1 반도체층의 일부를 노출하는 비아홀을 가지며, 상기 상부 전극들은 상기 비아홀을 통해 대응하는 발광셀의 제1 반도체층에 접속하는 백라이트 유닛.
  13. 청구항 12에 있어서,
    상기 비아홀을 통해 노출된 막들의 측면 경사각은 10도 내지 60도 범이 내인 백라이트 유닛.
  14. 청구항 1에 있어서,
    상기 상부 전극은 상기 MJT LED의 전체 면적의 30% 이상 및 100% 미만의 면적을 점유하는 백라이트 유닛.
  15. 청구항 1에 있어서,
    상기 상부 전극은 너비와 폭의 비가 1:3 내지 3:1의 범위 내에 있는 플레이트 또는 시트 형상을 갖는 백라이트 유닛.
  16. 청구항 1에 있어서,
    상기 상부 전극들 중 적어도 하나는 대응하는 발광셀의 너비 또는 폭에 비해 더 큰 너비 또는 폭을 갖는 백라이트 유닛.
  17. 청구항 1에 있어서,
    상기 메사 식각에 의해 노출된 막들의 측면은 상기 기판에 대해 10도 내지 60도의 경사각을 가지는 백라이트 유닛.
  18. 청구항 1에 있어서,
    구동 전압을 상기 백라이트 모듈 내의 상기 복수의 MJT LED들에 제공하는 백라이트 제어모듈을 더 포함하며,
    상기 블록은 적어도 하나의 MJT LED를 포함하며,
    상기 백라이트 제어모듈은 상기 복수의 MJT LED들 각각의 구동을 독립적으로 제어하는 것을 특징으로 하는 백라이트 유닛.
  19. 청구항 18에 있어서,
    상기 백라이트 제어모듈은,
    구동 전원 생성부; 및
    구동 제어부를 포함하는 백라이트 유닛.
  20. 청구항 19에 있어서,
    상기 구동 전원 생성부는 상기 구동 전압을 상기 백라이트 모듈 내의 상기 복수의 MJT LED들 각각에 독립적으로 제공하며,
    상기 구동 제어부는 상기 백라이트 제어모듈의 디밍 신호에 따라 PWM 제어함으로써 상기 적어도 하나의 MJT LED의 디밍 제어를 수행하는 것을 특징으로 하는 백라이트 유닛.
  21. 청구항 20에 있어서,
    상기 구동 제어부는 펄스폭이 변조되거나 듀티비가 변조된 디밍 제어신호를 생성하는 백라이트 유닛.
  22. 청구항 19에 있어서,
    상기 구동 제어부는 상기 백라이트 모듈 내의 상기 복수의 MJT LED들 각각의 구동 전류를 독립적으로 검출 및 제어하도록 구성되는 것을 특징으로 하는 백라이트 유닛.
  23. 청구항 22에 있어서,
    상기 구동 제어부는 디밍 신호에 따라 상기 복수의 MJT LED들 중 적어도 하나의 MJT LED의 구동 전류를 제어함으로써 상기 적어도 하나의 MJT LED의 디밍 제어를 수행하는 것을 특징으로 하는 백라이트 유닛.
  24. 청구항 20에 있어서,
    상기 MJT LED의 제1 패드는 상기 구동 전원 생성부에 연결되고,
    상기 MJT LED의 제2 패드는 구동 제어부에 연결되는 백라이트 유닛.
  25. 청구항 18에 있어서,
    상기 복수의 MJT LED에 대응되도록 상기 MJT LED 또는 상기 기판 상에 배치되는 광학 부재를 더 포함하는 백라이트 유닛.
  26. 청구항 25에 있어서,
    상기 복수개의 블록은 각각 상기 일 광학 부재를 포함하는 백라이트 유닛.
  27. 청구항 18에 있어서,
    상기 복수개의 블록들은 M×N개이며,
    상기 복수개의 블록들은 M×N 매트릭스 배열을 구성하는 백라이트 유닛.
  28. 청구항 18에 있어서,
    상기 복수개의 블록들 중 적어도 하나의 블록은 복수개의 상기 MJT LED를 포함하는 백라이트 유닛.
  29. 청구항 1에 있어서,
    상기 복수개의 MJT LED들과 전기적으로 연결된 복수개의 FET들 및 상기 FET의 온(on) 및 오프(off)를 제어하는 FET 제어부를 더 포함하며,
    상기 복수개의 FET들의 개수는 상기 복수개의 MJT LED의 개수와 동일한 백라이트 유닛.
  30. 청구항 29에 있어서,
    상기 FET 제어부는 상기 복수개의 FET들 중 적어도 하나 이상을 포함하는 백라이트 유닛.
  31. 청구항 30에 있어서,
    상기 복수개의 FET들 중 상기 FET 제어부에 포함되지 않은 FET들의 개수는 상기 복수개의 MJT LED들의 개수보다 적은 백라이트 유닛.
  32. 청구항 30에 있어서,
    상기 FET 제어부는 상기 복수개의 FET들을 모두 포함하는 백라이트 유닛.
KR1020150101214A 2015-06-26 2015-07-16 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛 KR102429939B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020150101214A KR102429939B1 (ko) 2015-07-16 2015-07-16 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
EP16814738.7A EP3316244B1 (en) 2015-06-26 2016-06-24 Backlight unit using multi-cell light emitting diode
DE212016000126.4U DE212016000126U1 (de) 2015-06-26 2016-06-24 Hintergrundbeleuchtungseinheit unter Verwendung von Mehrzellen-Leuchtdioden
JP2017549369A JP2018528598A (ja) 2015-06-26 2016-06-24 マルチセル発光ダイオードを用いたバックライトユニット
CN201690000752.0U CN208990251U (zh) 2015-06-26 2016-06-24 利用多单元发光二极管的背光部件
PCT/KR2016/006768 WO2016209025A2 (ko) 2015-06-26 2016-06-24 멀티셀 발광 다이오드를 이용한 백라이트 유닛
US15/354,292 US9769897B2 (en) 2015-06-26 2016-11-17 Backlight unit using multi-cell light emitting diode
US15/678,739 US10091850B2 (en) 2015-06-26 2017-08-16 Backlight unit using multi-cell light emitting diode
US15/873,769 US10051705B2 (en) 2015-06-26 2018-01-17 Backlight unit using multi-cell light emitting diode
JP2019194432A JP6880148B2 (ja) 2015-06-26 2019-10-25 マルチセル発光ダイオードを用いたバックライトユニット
KR1020220096014A KR102671003B1 (ko) 2022-08-02 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150101214A KR102429939B1 (ko) 2015-07-16 2015-07-16 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220096014A Division KR102671003B1 (ko) 2022-08-02 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛

Publications (2)

Publication Number Publication Date
KR20170010456A true KR20170010456A (ko) 2017-02-01
KR102429939B1 KR102429939B1 (ko) 2022-08-08

Family

ID=58109476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150101214A KR102429939B1 (ko) 2015-06-26 2015-07-16 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛

Country Status (1)

Country Link
KR (1) KR102429939B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230261053A1 (en) * 2018-03-19 2023-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204825A (ja) * 2008-02-27 2009-09-10 Hitachi Displays Ltd 表示装置
JP2010267481A (ja) * 2009-05-14 2010-11-25 Hitachi Displays Ltd バックライト装置および表示装置
JP2014157948A (ja) * 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置
KR20140117791A (ko) * 2013-03-27 2014-10-08 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204825A (ja) * 2008-02-27 2009-09-10 Hitachi Displays Ltd 表示装置
JP2010267481A (ja) * 2009-05-14 2010-11-25 Hitachi Displays Ltd バックライト装置および表示装置
JP2014157948A (ja) * 2013-02-16 2014-08-28 Seiwa Electric Mfg Co Ltd 半導体発光素子及び発光装置
KR20140117791A (ko) * 2013-03-27 2014-10-08 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230261053A1 (en) * 2018-03-19 2023-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure

Also Published As

Publication number Publication date
KR20220113894A (ko) 2022-08-17
KR102429939B1 (ko) 2022-08-08

Similar Documents

Publication Publication Date Title
JP6880148B2 (ja) マルチセル発光ダイオードを用いたバックライトユニット
US10292216B2 (en) Backlight module with MJT LED and backlight unit including the same
KR20220024354A (ko) Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
KR20160067020A (ko) 백색 발광 장치 및 이를 이용한 디스플레이 장치
US7375384B2 (en) Side structure of a bare LED and backlight module thereof
KR102647673B1 (ko) 발광 다이오드
KR102429939B1 (ko) Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
KR101323401B1 (ko) 광원소자, 그 제조방법, 이를 구비한 백라이트 유닛 및액정표시장치
US20220196230A1 (en) Light-emitting module and planar light source having the same
KR102671003B1 (ko) Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR102454170B1 (ko) 멀티셀 발광 다이오드를 이용한 백라이트 모듈을 포함하는 백라이트 유닛
KR102451722B1 (ko) Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
KR101826953B1 (ko) 발광 다이오드
KR101818752B1 (ko) 발광소자 어레이
KR20170052900A (ko) 고효율 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant