KR20170010132A - Display apparatus including light emitting device - Google Patents

Display apparatus including light emitting device Download PDF

Info

Publication number
KR20170010132A
KR20170010132A KR1020150100194A KR20150100194A KR20170010132A KR 20170010132 A KR20170010132 A KR 20170010132A KR 1020150100194 A KR1020150100194 A KR 1020150100194A KR 20150100194 A KR20150100194 A KR 20150100194A KR 20170010132 A KR20170010132 A KR 20170010132A
Authority
KR
South Korea
Prior art keywords
region
layer
height
semiconductor layer
light emitting
Prior art date
Application number
KR1020150100194A
Other languages
Korean (ko)
Other versions
KR102384663B1 (en
Inventor
윤여진
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020150100194A priority Critical patent/KR102384663B1/en
Publication of KR20170010132A publication Critical patent/KR20170010132A/en
Priority to KR1020220029406A priority patent/KR102661387B1/en
Application granted granted Critical
Publication of KR102384663B1 publication Critical patent/KR102384663B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145Arrangements of the electroluminescent material
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

The present invention discloses a light emitting device and a display apparatus including the same. The display apparatus comprises: a substrate; at least three thin film transistors; an insulation layer; at least three pixel electrodes; and a light emitting device connected to the at least three pixel electrodes, wherein the light emitting device includes: a first conductive semiconductor layer including a first to a third region; a plurality of nanorods located on the first to the third region, respectively, and including a basic layer, a second conductive semiconductor layer, and an activation layer located between the basic layer and the second conductive semiconductor layer; at least three second electrodes located on the nanorods, and electrically connected to the nanorods to be spaced apart from one another; and a first electrode electrically connected to the first conductive semiconductor layer. Nanorods located on the first region and the third region emit light having a shorter peak wavelength than nanorods located on the second region, and the at least three second electrodes, which are located on the first to the third region, respectively, are electrically connected to the at least three pixel electrodes, respectively.

Description

발광 소자를 포함하는 표시 장치{DISPLAY APPARATUS INCLUDING LIGHT EMITTING DEVICE}DISPLAY APPARATUS INCLUDING LIGHT EMITTING DEVICE [0002]

본 발명은 표시 장치에 관한 것으로, 특히, 복수의 파장의 광을 방출하는 발광 소자를 포함하는 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a display device including a light emitting element that emits light of a plurality of wavelengths.

표시 장치는 사용자에게 화상을 제공하는 것이 요구되는 다양한 어플리케이션에 적용된다. 일반적으로, 표시 장치로 LCD 디스플레이, 유기발광 디스플레이 등을 이용한다. LCD 디스플레이는 액정을 이용하여 백라이트로부터 방출된 백색광을 제어하고, 상기 백색광을 필터링함으로써 RGB 색상의 광을 구현하고, 상기 RGB 각각의 광의 혼색을 통해 여러 색을 구현하는 방식으로 동작한다.The display device is applied to various applications that are required to provide images to the user. In general, an LCD display, an organic light emitting display, or the like is used as a display device. The LCD display controls the white light emitted from the backlight by using liquid crystal, filters the white light to realize RGB color light, and operates in a manner of implementing various colors by mixing colors of the RGB light.

이러한 LCD 디스플레이에는 백라이트로부터 방출된 광을 제어하는 액정과, 상기 백색광을 필터링하기 위한 구성들이 요구되므로, 명암비가 낮고, 두께가 두껍다. 또한, LCD 디스플레이의 구성의 특성 상, 구부러지거나 휘어지는 정도에 한계가 있어, 플렉서블 디스플레이(flexible display)를 구현하기 어렵다.Such an LCD display requires a liquid crystal for controlling the light emitted from the backlight and a configuration for filtering the white light, so that the contrast ratio is low and the thickness is thick. In addition, due to the characteristics of the structure of the LCD display, there is a limitation in the degree of bending or warping, and it is difficult to realize a flexible display.

본 발명이 해결하고자 하는 과제는, 단위 소자로부터 단위 화소를 구현할 수 있는 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a display device capable of realizing a unit pixel from a unit element.

본 발명이 해결하고자 하는 또 다른 과제는, 단위 소자에서 단위 화소를 구현함으로써 단위 화소의 크기를 감소시키고, 크기 및 두께를 절감시킬 수 있는 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of reducing the size of a unit pixel and reducing its size and thickness by implementing a unit pixel in a unit pixel.

본 발명이 해결하고자 하는 또 다른 과제는, 서로 다른 피크 파장을 갖는 광을 방출할 수 있는 단위 소자를 제공하여, 하나의 소자에서 단위 화소를 구현할 수 있는 발광 소자를 제공하는 것이다.Another object of the present invention is to provide a light emitting device capable of emitting unit light having different peak wavelengths and capable of realizing a unit pixel in one device.

다만, 상술한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, the above-mentioned problems are illustrative, and thus the scope of the present invention is not limited thereto.

본 발명의 일 측면에 따른 표시 장치는, 기판; 상기 기판 상에 위치하는 적어도 세 개의 박막 트랜지스터; 상기 박막 트랜지스터를 덮고, 상기 박막 트랜지스터의 드레인 전극을 노출시키는 개구부를 포함하는 절연층; 상기 개구부를 통해 상기 드레인 전극과 연결된 적어도 세 개의 화소 전극; 및 상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고, 상기 발광 소자는, 제1 영역, 제2 영역 및 제3 영역을 포함하는 제1 도전형 반도체층; 상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들; 상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고 서로 이격된 적어도 세 개의 제2 전극; 및 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며, 상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고, 상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결된다.A display device according to an aspect of the present invention includes: a substrate; At least three thin film transistors located on the substrate; An insulating layer covering the thin film transistor and including an opening exposing a drain electrode of the thin film transistor; At least three pixel electrodes connected to the drain electrode through the opening; And a light emitting device located on the insulating layer and connected to the at least three pixel electrodes, wherein the light emitting device includes: a first conductive semiconductor layer including a first region, a second region, and a third region; A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer; At least three second electrodes located on the plurality of nanorods and electrically connected to the nanorods and spaced apart from each other; And a first electrode electrically connected to the first conductivity type semiconductor layer, wherein the nano rods located on the first region and the third region have a shorter peak wavelength than the nano rods located on the second region And at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes.

상기 제1 영역은 제1 높이를 갖고, 상기 제2 영역은 상기 제1 높이보다 높은 제2 높이를 가지며, 상기 제3 영역은 상기 제2 높이보다 낮은 제3 높이를 가질 수 있다.The first region may have a first height, the second region may have a second height that is higher than the first height, and the third region may have a third height that is less than the second height.

상기 제1 영역과 상기 제2 영역은 단차를 갖도록, 계단형으로 형성될 수 있다.The first region and the second region may be formed in a stepped shape so as to have a step difference.

상기 제1 높이와 상기 제2 높이는 동일할 수 있다.The first height and the second height may be the same.

상기 표시 장치는, 상기 제1 영역의 상부 또는 하부에 위치하는 파장변환부를 더 포함할 수 있다.The display device may further include a wavelength conversion unit located at an upper portion or a lower portion of the first area.

상기 표시 장치는, 상기 적어도 세 개의 제2 전극과 상기 화소 전극의 사이에 위치하는 본딩층을 더 포함할 수 있다.The display device may further include a bonding layer disposed between the at least three second electrodes and the pixel electrode.

상기 제1 영역의 하부에 위치하는 본딩층의 두께는 상기 제2 영역의 하부에 위치하는 본딩층의 두께보다 두꺼울 수 있다.The thickness of the bonding layer located below the first region may be greater than the thickness of the bonding layer located below the second region.

상기 표시 장치는, 상기 발광 소자와 상기 절연층 사이의 공간을 채우는 언더필부를 더 포함할 수 있다.The display device may further include an underfill portion filling a space between the light emitting element and the insulating layer.

상기 언더필부는 상기 발광 소자의 측면을 더 덮을 수 있고, 상기 언더필부의 상면은 상기 발광 소자의 상면과 나란할 수 있고, 상기 제1 전극은 상기 발광 소자 상에 위치할 수 있으며, 상기 언더필부를 적어도 부분적으로 덮을 수 있다.The underfill portion may further cover the side surface of the light emitting element, the upper surface of the underfill portion may be parallel to the upper surface of the light emitting element, the first electrode may be located on the light emitting element, Can be partially covered.

상기 활성층은 In을 포함하는 우물층을 포함할 수 있다.The active layer may include a well layer including In.

상기 제1 전극은 상기 제1 도전형 반도체층의 하부에 위치할 수 있다.The first electrode may be located below the first conductive semiconductor layer.

상기 발광 소자는, 상기 나노 로드들의 측면을 둘러싸는 절연물질부를 더 포함할 수 있다.The light emitting device may further include an insulating material portion surrounding the side surfaces of the nanorods.

상기 기판은 플렉서블 폴리머 물질을 포함할 수 있다.The substrate may comprise a flexible polymer material.

상기 파장변환부는 상기 제2 전극을 적어도 부분적으로 덮도록 형성될 수 있고, 상기 파장변환부는 상기 제2 전극 부분적으로 노출시키는 비아홀을 포함할 수 있다.The wavelength converting portion may be formed to at least partially cover the second electrode, and the wavelength converting portion may include a via hole for partially exposing the second electrode.

상기 제1 영역 및 제3 영역의 표면은 경사를 가질 수 있고, 상기 제1 영역 및 제3 영역 각각 상에 배치된 나노 로드들은 상기 제2 영역 상에 배치된 나노 로드들과 다른 성장면을 가질 수 있다.The surfaces of the first region and the third region may be inclined and the nanorods disposed on the first region and the third region may have growth surfaces different from the nanorods disposed on the second region, .

상기 제1 영역 및 제3 영역 각각 상에 배치된 나노 로드들은 반극성의 성장면을 가질 수 있다.The nanorods disposed on each of the first and third regions may have a semi-polar growth surface.

상기 제1 영역 상에 위치하는 나노 로드들로부터 방출된 광은 상기 파장변환부에 의해 파장변환되어 적색 광으로 방출될 수 있고, 상기 제2 영역 상에 위치하는 나노 로드들로부터 방출된 광은 녹색 광일 수 있으며, 상기 제3 영역 상에 위치하는 나노 로드들로부터 방출된 광은 청색 광일 수 있다.The light emitted from the nanorods located on the first region may be wavelength-converted by the wavelength conversion unit and may be emitted as red light, and the light emitted from the nanorods located on the second region may be green And the light emitted from the nanorods located on the third region may be blue light.

본 발명의 또 다른 측면에 따른 표시 장치는, 기판; 상기 기판 상에 위치하는 적어도 세 개의 화소 전극; 및 상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고, 상기 발광 소자는, 제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 상기 제2 높이보다 낮은 높이를 갖는 제3 영역, 및 제4 높이를 갖는 제4 영역을 포함하는 제1 도전형 반도체층; 상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들; 상기 제4 영역 상에 위치하는 적어도 세 개의 질화물계 트랜지스터; 상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고, 서로 이격되며, 상기 적어도 세 개의 질화물계 트랜지스터의 드레인 전극과 전기적으로 연결된 적어도 세 개의 제2 전극; 및 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며, 상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고, 상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결된다.A display device according to another aspect of the present invention includes: a substrate; At least three pixel electrodes located on the substrate; And a light emitting device located on the insulating layer and connected to the at least three pixel electrodes, wherein the light emitting device has a first region having a first height, a second region having a second height higher than the first height, A first conductive semiconductor layer including a first region having a height, a third region having a height lower than the second height, and a fourth region having a fourth height; A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer; At least three nitride-based transistors located on the fourth region; At least three second electrodes located on the plurality of nano rods and electrically connected to the nano rods and spaced apart from each other and electrically connected to drain electrodes of the at least three nitride transistors; And a first electrode electrically connected to the first conductivity type semiconductor layer, wherein the nano rods located on the first region and the third region have a shorter peak wavelength than the nano rods located on the second region And at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes.

본 발명의 또 다른 측면에 따른 표시 장치는, 기판; 상기 기판 상에 위치하는 적어도 세 개의 화소 전극; 및 상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고, 상기 발광 소자는, 제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 및 상기 제2 높이보다 낮은 높이를 갖는 제3 영역을 포함하는 제1 도전형 반도체층; 상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들; 상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고 서로 이격된 적어도 세 개의 제2 전극; 및 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며, 상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고, 상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결되며, 상기 적어도 세 개의 화소 전극은 서로 독립적으로 제어된다.A display device according to another aspect of the present invention includes: a substrate; At least three pixel electrodes located on the substrate; And a light emitting device located on the insulating layer and connected to the at least three pixel electrodes, wherein the light emitting device has a first region having a first height, a second region having a second height higher than the first height, And a third region having a height lower than the second height; A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer; At least three second electrodes located on the plurality of nanorods and electrically connected to the nanorods and spaced apart from each other; And a first electrode electrically connected to the first conductivity type semiconductor layer, wherein the nano rods located on the first region and the third region have a shorter peak wavelength than the nano rods located on the second region And at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes, and the at least three pixel electrodes are independently controlled do.

본 발명의 또 다른 측면에 따른 발광 소자는, 제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 및 상기 제2 높이보다 낮은 높이를 갖는 제3 영역을 포함하는 제1 도전형 반도체층; 상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들; 상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고, 서로 이격되는 적어도 세 개의 제2 전극; 및 상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하고, 상기 제1 영역 상에 위치하는 나노 로드들로부터 방출되는 광의 피크 파장은 상기 제2 영역 상에 위치하는 나노 로드들로부터 방출되는 광의 피크 파장보다 짧다.A light emitting device according to another aspect of the present invention includes a first region having a first height, a second region having a second height higher than the first height, and a third region having a height lower than the second height, A first conductive semiconductor layer including a first conductive semiconductor layer; A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer; At least three second electrodes located on the plurality of nano rods and electrically connected to the nano rods and spaced apart from each other; And a first electrode electrically connected to the first conductivity type semiconductor layer, wherein a peak wavelength of light emitted from the nanorods located on the first region is greater than a peak wavelength of light emitted from the nanorods located on the second region Which is shorter than the peak wavelength of the light.

상기 발광 소자는, 상기 제1 영역의 상부 또는 하부에 위치하는 파장변환부를 더 포함할 수 있다.The light emitting device may further include a wavelength conversion unit located at an upper portion or a lower portion of the first region.

상기 발광 소자는, 상기 적어도 세 개의 제2 전극에 각각 연결되는 적어도 세 개의 질화물계 트랜지스터를 더 포함할 수 있고, 상기 제1 도전형 반도체층은 제4 높이를 갖는 제4 영역을 더 포함하며, 상기 적어도 세 개의 질화물계 트랜지스터는 상기 제4 영역 상에 위치할 수 있다.The light emitting device may further include at least three nitride-based transistors connected to the at least three second electrodes, wherein the first conductivity type semiconductor layer further includes a fourth region having a fourth height, The at least three nitride-based transistors may be located on the fourth region.

본 발명에 따르면, 발광 소자가 서로 다른 색의 제1 내지 제3 부화소 영역을 포함하여, 단위 발광 소자 자체로 하나의 단위 화소 역할을 할 수 있다. 이에 따라, 단위 화소의 크기를 소형화할 수 있어, 더욱 높은 해상도의 표시 장치를 제공할 수 있다. 또한, LCD 디스플레이 장치와 같이, 추가의 액정층, 형광체층, 편광층 및 필터층이 요구되지 않으므로, 표시 장치의 두께를 감소시킬 수 있다. 또한, 발광 소자에서 방출되는 광은 필터링된 광에 비해 원색성이 높아, 명암비가 높은 표시 장치가 제공될 수 있다. According to the present invention, the light emitting device includes first through third sub-pixel regions of different colors, and the unit light emitting device itself can serve as one unit pixel. Thus, the size of the unit pixel can be reduced, and a display device with a higher resolution can be provided. Furthermore, since the liquid crystal layer, the phosphor layer, the polarizing layer and the filter layer are not required as in the case of the LCD display device, the thickness of the display device can be reduced. In addition, the light emitted from the light emitting device has a higher primary color characteristic than the filtered light, and a display device having a high contrast ratio can be provided.

도 1은 본 발명의 일 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도들이다.
1 is a cross-sectional view illustrating a display device and a light emitting device according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a display device and a light emitting device according to an embodiment of the present invention.
3 is a cross-sectional view illustrating a display device and a light emitting device according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a display device and a light emitting device according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a display device and a light emitting device according to another embodiment of the present invention.
6 and 7 are cross-sectional views illustrating a display device and a light emitting device according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where there are other components in between. Like reference numerals designate like elements throughout the specification.

도 1 및 도 2는 본 발명의 일 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도들이다. 도 1은 표시 장치의 하나의 화소(pixel)에 대응하는 부분을 도시하며, 도 2는 복수의 화소들이 배치된 형태를 도시한다.1 and 2 are sectional views for explaining a display device and a light emitting device according to an embodiment of the present invention. Fig. 1 shows a portion corresponding to one pixel of the display device, and Fig. 2 shows a configuration in which a plurality of pixels are arranged.

도 1을 참조하면, 표시 장치는, 기판(210), 적어도 세 개의 화소 전극(290), 및 제1 전극(150)과 제2 전극(170)을 포함하는 발광 소자(100)를 포함한다. 나아가, 상기 표시 장치는, 트랜지스터 반도체층(230), 게이트 전극(250), 드레인 전극(271) 및 소스 전극(273)을 포함하는 적어도 세 개의 박막 트랜지스터(TFT), 버퍼층(220), 제1 절연층(240), 제2 절연층(260), 제3 절연층(280), 본딩층(310) 및 언더필부(320)를 더 포함할 수 있다.1, a display device includes a substrate 210, at least three pixel electrodes 290, and a light emitting device 100 including a first electrode 150 and a second electrode 170. Further, the display device includes at least three thin film transistors (TFT) including a transistor semiconductor layer 230, a gate electrode 250, a drain electrode 271 and a source electrode 273, a buffer layer 220, And may further include an insulating layer 240, a second insulating layer 260, a third insulating layer 280, a bonding layer 310, and an underfill portion 320.

기판(210)은 절연성 또는 도전성 물질로 형성될 수 있으며, 또한, 강성(rigid) 또는 유연한(flexible) 특성을 가질 수 있다. 나아가, 기판(210)은 광 투과성 또는 광 반사성을 가질 수 있다. 기판(210)의 광학적 특성은, 표시 장치의 발광 면, 즉, 표시 장치의 화상을 구현하는 면의 방향에 따라 결정될 수 있다. 예를 들어, 표시 장치의 화상을 구현하는 면이 기판(210)의 하면인 하면 발광형의 표시 장치인 경우, 기판(210)은 상대적으로 높은 광 투과성을 가질 수 있다. 예를 들어, 상기 기판(210)은 유리와 같은 세라믹, 금속, 및 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 폴리머 등으로 형성될 수 있다.The substrate 210 may be formed of an insulating or conductive material, and may also have rigid or flexible characteristics. Further, the substrate 210 may have light transmission or light reflectivity. The optical characteristics of the substrate 210 can be determined according to the direction of a light emitting surface of the display device, that is, a surface that implements the image of the display device. For example, in the case of a display device of a light-emitting type, in which the surface of the display device that implements the image is the bottom surface of the substrate 210, the substrate 210 may have a relatively high light transmittance. For example, the substrate 210 may be formed of a ceramic such as glass, a metal, or a polymer such as PET (polyethylene terephthalate), PEN (polyethylenenaphthalate), polyimide, or the like.

버퍼층(220)은 기판(210) 상에 위치할 수 있다. 버퍼층(220)은 기판(210) 기판 상부로 불순물이 박막 트랜지스터(TFT)로 확산되는 것을 방지할 수 있다. 버퍼층(220)은 절연성 물질을 포함할 수 있고, 예컨대, SiO2 및/또는 SiNx를 포함할 수 있다. 다만, 버퍼층(220)은 생략될 수도 있다.The buffer layer 220 may be located on the substrate 210. The buffer layer 220 can prevent impurities from diffusing into the TFTs on the substrate 210. Buffer layer 220 may include an insulating material, for example, may include SiO 2 and / or SiN x. However, the buffer layer 220 may be omitted.

적어도 세 개의 박막 트랜지스터(TFT)는 버퍼층(220) 상에 위치할 수 있다. 상기 박막 트랜지스터(TFT)는 트랜지스터 반도체층(230), 게이트 전극(250), 드레인 전극(271) 및 소스 전극(273)을 포함한다. At least three thin film transistors (TFT) may be located on the buffer layer 220. The thin film transistor (TFT) includes a transistor semiconductor layer 230, a gate electrode 250, a drain electrode 271 and a source electrode 273.

구체적으로, 버퍼층(220) 상에 서로 이격된 복수의 트랜지스터 반도체층(230)이 배치된다. 트랜지스터 반도체층(230)은 박막 트랜지스터(TFT)의 개수에 대응하여 형성되며, 본 실시예에서, 트랜지스터 반도체층(230)은 적어도 세 개가 서로 이격되도록 배치된다. 트랜지스터 반도체층(230)은 아모포스(amorphous) 실리콘 또는 폴리 실리콘과 같은 무기 반도체나 유기 반도체로 형성될 수 있고, 소스 영역, 드레인 영역 및 채널 영역을 포함한다. 상기 소스 및 드레인 영역은 트랜지스터 반도체층(230)에 도펀트(예컨대, B, N 등)를 도핑하여 형성할 수 있다.Specifically, a plurality of transistor semiconductor layers 230 spaced from each other are disposed on the buffer layer 220. The transistor semiconductor layer 230 is formed corresponding to the number of the thin film transistors (TFT). In this embodiment, at least three transistor semiconductor layers 230 are arranged so as to be spaced apart from each other. The transistor semiconductor layer 230 may be formed of an inorganic semiconductor or an organic semiconductor such as amorphous silicon or polysilicon, and includes a source region, a drain region, and a channel region. The source and drain regions may be formed by doping the transistor semiconductor layer 230 with a dopant (e.g., B, N, or the like).

제1 절연층(240)은 트랜지스터 반도체층(230)을 부분적으로 덮도록 형성된다. 특히, 제1 절연층(240)은 트랜지스터 반도체층(230)의 소스 및 드레인 영역을 노출시키는 개구부들을 포함할 수 있으며, 트랜지스터 반도체층(230)의 중심 영역을 커버하도록 형성된다. 제1 절연층(240)에서, 상기 트랜지스터 반도체층(230)의 중심 영역을 커버하는 부분은 게이트 절연막의 기능을 할 수 있다. 나아가, 제1 절연층(240)은 트랜지스터 반도체층(230)들 간의 이격 영역을 더 커버할 수 있다. 제1 절연층(240)은 절연성을 가질 수 있으며, 또한, 광 투과성을 가질 수 있다. 예를 들어, 제1 절연층(240)은 SiO2 및/또는 SiNx를 포함할 수 있다. The first insulating layer 240 is formed to partially cover the transistor semiconductor layer 230. In particular, the first insulating layer 240 may include openings exposing the source and drain regions of the transistor semiconductor layer 230 and may be formed to cover the central region of the transistor semiconductor layer 230. In the first insulating layer 240, a portion covering the center region of the transistor semiconductor layer 230 may function as a gate insulating film. Further, the first insulating layer 240 may further cover the spacing region between the transistor semiconductor layers 230. The first insulating layer 240 may have insulating properties and may have light transmittance. For example, the first insulating layer 240 may comprise SiO 2 and / or SiN x .

게이트 전극(250)은 각각의 트랜지스터 반도체층(230) 상에 위치하되, 제1 절연층(240) 상에 위치한다. 게이트 전극(250)은 Au, Ag, Cu, Ni, Pt, Pd, Al 및 Mo 중 적어도 하나를 포함하거나, 또는 Al:Nd, Mo:W 등과 같은 합금을 포함할 수 있으나, 이에 한정되지 않으며, 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성 등을 고려하여 다양한 재료로 형성될 수 있다. 게이트 전극(250)은 박막 트랜지스터(TFT)의 온/오프 신호를 제어할 수 있는 게이트 라인(미도시)과 연결된다.A gate electrode 250 is positioned on each of the transistor semiconductor layers 230 and is located on the first insulating layer 240. The gate electrode 250 may include at least one of Au, Ag, Cu, Ni, Pt, Pd, Al and Mo or an alloy such as Al: Nd, Mo: W, May be formed of various materials in consideration of the adhesion to the adjacent layer, the flatness of the layer to be laminated, the electrical resistance, the workability, and the like. The gate electrode 250 is connected to a gate line (not shown) capable of controlling on / off signals of the thin film transistor TFT.

제2 절연층(260)은 제1 절연층(240) 및 게이트 전극(250) 상에 위치하며, 특히, 게이트 전극(250)을 커버한다. 제2 절연층(260)은 트랜지스터 반도체층(230)의 소스 및 게이트 영역 노출시키는 개구부들을 포함한다. 제2 절연층(260)은 절연성을 가질 수 있으며, 또한, 광 투과성을 가질 수 있다. 예를 들어, 제2 절연층(260)은 SiO2 및/또는 SiNx를 포함할 수 있다. The second insulating layer 260 is located on the first insulating layer 240 and the gate electrode 250 and covers the gate electrode 250 in particular. The second insulating layer 260 includes openings exposing the source and gate regions of the transistor semiconductor layer 230. The second insulating layer 260 may have an insulating property and may have light transmittance. For example, the second insulating layer 260 may include SiO 2 and / or SiN x.

드레인 전극(271) 및 소스 전극(273)은 제1 및 제2 절연층(240, 260)들의 개구부들을 통해 트랜지스터 반도체층(230)과 전기적으로 연결된다. 드레인 전극(271)과 소스 전극(273)은 각각 트랜지스터 반도체층(230)의 드레인 영역 및 소스 영역에 연결된다. 드레인 전극(271) 및 소스 전극(273)은 제2 절연층(260)을 부분적으로 더 덮을 수 있다. 드레인 전극(271) 및 소스 전극(273)은 Au, Ag, Cu, Ni, Pt, Pd, Al 및 Mo 중 적어도 하나를 포함하거나, 또는 Al:Nd, Mo:W 등과 같은 합금을 포함할 수 있으나, 이에 한정되지 않으며, 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성 등을 고려하여 다양한 재료로 형성될 수 있다.The drain electrode 271 and the source electrode 273 are electrically connected to the transistor semiconductor layer 230 through the openings of the first and second insulating layers 240 and 260. The drain electrode 271 and the source electrode 273 are connected to the drain region and the source region of the transistor semiconductor layer 230, respectively. The drain electrode 271 and the source electrode 273 may partially cover the second insulating layer 260. The drain electrode 271 and the source electrode 273 may include at least one of Au, Ag, Cu, Ni, Pt, Pd, Al and Mo or an alloy such as Al: Nd, Mo: But it is not limited thereto, and may be formed of various materials in consideration of the adhesion with the adjacent layer, the flatness of the layer to be laminated, the electrical resistance and the workability.

이러한 박막 트랜지스터(TFT)를 통해, 적어도 세 개의 화소 전극(290)들 각각에 공급되는 전류가 독립적으로 제어될 수 있다.Through this thin film transistor (TFT), the current supplied to each of at least three pixel electrodes 290 can be independently controlled.

제3 절연층(280)은 박막 트랜지스터(TFT)를 덮되, 각각의 박막 트랜지스터(TFT)의 드레인 전극(271)을 부분적으로 노출시키는 개구부들을 포함한다. 제3 절연층(280)은 박막 트랜지스터(TFT)를 외부로부터 보호할 수 있으며, 각각의 트랜지스터(TFT)들이 서로 효과적으로 절연되도록 한다. 제3 절연층(280)은 제1 및 제2 절연층(240, 260)에 비해 두껍게 형성될 수 있다. 제3 절연층(280)은 무기 절연막 및 유기 절연막 중 적어도 하나를 포함하는 단일층 또는 다중층으로 이루어질 수 있으며, 예를 들어, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등의 무기 절연막을 포함할 수 있고, 또한, PMMA, PS 등과 같은 폴리머 물질, 페놀 그룹을 갖는 폴리머 유도체, 아크릴계 폴리머, 이미드계 폴리머 등의 유기 절연막을 포함할 수 있다. 또한, 제3 절연층(280)의 상부는 대체로 평탄하게 형성될 수 있으며, 이 경우 제3 절연층(280)은 그 상부 부분에 형성된 평탄화층을 포함할 수 있다.The third insulating layer 280 covers the thin film transistor (TFT), and includes openings that partially expose the drain electrode 271 of each thin film transistor (TFT). The third insulating layer 280 can protect the thin film transistor (TFT) from the outside, and effectively isolate each transistor (TFT) from each other. The third insulating layer 280 may be formed thicker than the first and second insulating layers 240 and 260. The third insulating layer 280 may be a single layer or multiple layers including at least one of an inorganic insulating layer and an organic insulating layer. For example, the third insulating layer 280 may be formed of SiO 2 , SiN x , SiON, Al 2 O 3 , TiO 2 , Ta Inorganic insulating films such as SiO 2 O 5 , HfO 2 , ZrO 2 , BST and PZT. In addition, organic insulating films such as polymer materials such as PMMA and PS, polymer derivatives having phenol groups, acrylic polymers, . ≪ / RTI > In addition, the upper portion of the third insulating layer 280 may be formed substantially flat, in which case the third insulating layer 280 may include a planarization layer formed on the upper portion thereof.

화소 전극(290)은 적어도 세 개의 박막 트랜지스터(TFT) 각각에 대응하여 형성되며, 제3 절연층(280)의 개구부를 통해 드레인 전극(271)과 전기적으로 연결된다. 화소 전극(290)은 투명 도전성 물질 또는 금속으로 형성될 수 있다. 예컨대, 표시 장치의 화상이 구현되는 방향이 기판(210)의 하부인 배면 발광형인 경우, 화소 전극(290)은 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) 등과 같은 투명 도전성 물질 또는 Ni/Au 적층 구조와 같은 투명 금속성 물질로 형성될 수 있다. 또한, 표시 장치의 화상이 구현되는 방향이 상부인 상면 발광형인 경우, 화소 전극(290)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Mo 등과 같은 금속성 물질을 포함할 수 있으며, 이때, 화소 전극(290)은 광 반사성의 반사층을 포함할 수 있다. 화소 전극(290)은 발광 소자의 제1 전극(150) 또는 제2 전극(170)에 전기적으로 연결되어, p형 또는 n형의 버스 전극 라인으로 형성될 수 있다.The pixel electrode 290 is formed corresponding to each of at least three thin film transistors TFT and is electrically connected to the drain electrode 271 through the opening of the third insulating layer 280. The pixel electrode 290 may be formed of a transparent conductive material or a metal. The pixel electrode 290 may be formed of indium tin oxide (ITO), zinc oxide (ZnO), zinc indium tin oxide (ZITO), or the like, for example, (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO (Aluminum Doped Zinc Oxide), FTO (Fluorine Tin Oxide), ZTO (Zinc Tin Oxide) Or a transparent metallic material such as a Ni / Au laminated structure. The pixel electrode 290 may be formed of a metal such as Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, or Mo, And the pixel electrode 290 may include a light reflecting reflective layer. The pixel electrode 290 may be formed as a p-type or n-type bus electrode line electrically connected to the first electrode 150 or the second electrode 170 of the light emitting device.

발광 소자(100)는 제3 절연층(290) 및 화소 전극(290) 상에 위치한다. 발광 소자(100)는 제1 도전형 반도체층(120), 제1 도전형 반도체층(120)의 하면에 위치하는 복수의 나노 로드(130)들, 제1 전극(150), 제2 전극(170) 및 파장변환부(160)를 포함한다. 나아가, 상기 발광 소자(100)는 복수의 나노 로드(130)들의 측면을 감싸는 절연물질부(140)를 더 포함할 수 있으며, 나아가, 성장 기판(미도시)을 더 포함할 수 있다. 또한, 발광 소자(100)는 하나의 단위 화소(pixel)를 포함할 수 있으며, 따라서, 발광 소자(100)는 제1 부화소 영역(301), 제2 부화소 영역(302) 및 제3 부화소 영역(303)을 포함할 수 있다.The light emitting device 100 is located on the third insulating layer 290 and the pixel electrode 290. The light emitting device 100 includes a first conductive semiconductor layer 120, a plurality of nano rods 130 disposed on the lower surface of the first conductive semiconductor layer 120, a first electrode 150, 170 and a wavelength conversion unit 160. [ Further, the light emitting device 100 may further include an insulating material 140 surrounding the sides of the plurality of nano rods 130, and may further include a growth substrate (not shown). The light emitting device 100 may include a first unit pixel region 301, a second sub pixel region 302, and a third unit pixel region 302. The light emitting device 100 may include one unit pixel, And a pixel region 303 as shown in FIG.

제1 도전형 반도체층(121)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(121)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있다. 제1 도전형 반도체층(121)은 MOCVD와 같은 공지의 방법을 이용하여 챔버 내에서 성장되어 형성될 수 있다. 또한, 제1 도전형 반도체층(121)은 제1 내지 제3 영역(101, 102, 103)을 포함한다. 이때, 제1 영역(101)은 제1 높이를 가질 수 있고, 제2 영역(102)은 제2 높이를 가질 수 있으며, 제3 영역(103)은 제3 높이를 가질 수 있다. 제2 영역(102)의 제2 높이는 제1 높이 또는 제3 높이보다 크다. 제1 높이와 제3 높이는 대체로 동일할 수 있으나, 이에 한정되지 않으며, 제1 높이와 제3 높이는 서로 다를 수도 있다.The first conductivity type semiconductor layer 121 may include a III-V series nitride semiconductor, for example, a nitride semiconductor such as (Al, Ga, In) N. The first conductivity type semiconductor layer 121 may include n-type impurities (for example, Si, Ge, Sn). The first conductive semiconductor layer 121 may be grown in a chamber using a known method such as MOCVD. In addition, the first conductivity type semiconductor layer 121 includes the first to third regions 101, 102, and 103. At this time, the first region 101 may have a first height, the second region 102 may have a second height, and the third region 103 may have a third height. The second height of the second region 102 is greater than the first height or the third height. The first height and the third height may be substantially the same, but are not limited thereto, and the first height and the third height may be different from each other.

나노 로드들(130) 각각은 기저층(131), 제2 도전형 반도체층(135) 및 기저층(131)과 제2 도전형 반도체층(135)의 사이에 위치하는 활성층(133)을 포함할 수 있다. 기저층(131), 제2 도전형 반도체층(135) 및 활성층(133) 각각은 (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 기저층(131)은 제1 도전형 반도체층(120)과 동일한 도전형을 가질 수 있고, 이에 따라, n형 불순물을 포함하여 n형으로 도핑될 수 있다. 제2 도전형 반도체층(135)은 제1 도전형 반도체층(120) 또는 기저층(131)과 반대의 도전형을 가질 수 있다. 예를 들어, 제2 도전형 반도체층(135)은 Mg, Sr, Ba과 같은 p형 도펀트를 포함하여, p형으로 도핑될 수 있다. 활성층(133)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 활성층(133)은 In을 포함하는 우물층을 포함할 수 있고, 예를 들어, InGaN 우물층 및 GaN 장벽층(또는 InGaN 장벽층)으로 이루어진 다중양자우물 구조를 포함할 수 있다.Each of the nano rods 130 may include an active layer 133 located between the base layer 131 and the second conductivity type semiconductor layer 135 and between the base layer 131 and the second conductivity type semiconductor layer 135. have. Each of the base layer 131, the second conductivity type semiconductor layer 135, and the active layer 133 may include a nitride semiconductor such as (Al, Ga, In) N. The base layer 131 may have the same conductivity type as that of the first conductivity type semiconductor layer 120, and thus may be doped with n-type impurity including n-type impurities. The second conductivity type semiconductor layer 135 may have a conductivity type opposite to that of the first conductivity type semiconductor layer 120 or the base layer 131. For example, the second conductivity type semiconductor layer 135 may include a p-type dopant such as Mg, Sr, and Ba and may be doped with p-type. The active layer 133 may include a multiple quantum well structure (MQW), and the composition ratio of the nitride-based semiconductor may be adjusted so as to emit a desired wavelength. In particular, the active layer 133 may include a well layer including In, and may include, for example, a multiple quantum well structure composed of an InGaN well layer and a GaN barrier layer (or an InGaN barrier layer).

한편, 제1 영역(101)(또는 제3 영역(103)) 상에 위치하는 나노 로드들(130)에서 방출되는 광의 피크 파장은 제2 영역(102) 상에 위치하는 나노 로드들(130)에서 방출되는 광의 피크 파장보다 짧을 수 있다. 예를 들어, 제1 영역(101)(또는 제3 영역(103)) 상에 위치하는 나노 로드들(130)에서 방출되는 광은 청색광이고, 제2 영역(102) 상에 위치하는 나노 로드들(130)에서 방출되는 광은 녹색광일 수 있다. 이때, 제1 영역(101) 상에 위치하는 나노 로드들(130)에서 방출되는 청색광은 제1 도전형 반도체층(120)의 상부 또는 하부에 위치하는 파장변환부(160)에 의해 파장변환되어 적색광으로 외부로 방출될 수 있다. 이에 따라, 제1 영역(101)의 수직 방향으로는 적색광이 방출되고, 제2 영역(102)의 수직 방향으로는 녹색광이 방출되고, 제3 영역(103)의 수직 방향으로는 청색광이 방출될 수 있다. 상기 적색광은 제1 부화소 영역(301)을 통해 주로 방출되며, 상기 녹색광은 제2 부화소 영역(302)을 통해 주로 방출되며, 상기 청색광은 제3 부화소 영역(303)을 통해 주로 방출된다. 따라서, 제1 부화소 영역(301)은 단위 화소의 R영역(red 영역)에 대응될 수 있고, 제2 부화소 영역(302)은 단위 화소의 G영역(green 영역)에 대응될 수 있으며, 제3 부화소 영역(303)은 단위 화소의 B영역(blue 영역)에 대응될 수 있다.The peak wavelength of the light emitted from the nano rods 130 located on the first region 101 (or the third region 103) is larger than the peak wavelength of the nano rods 130 located on the second region 102, May be shorter than the peak wavelength of the light emitted from the light source. For example, the light emitted from the nanorods 130 located on the first region 101 (or the third region 103) is blue light, and the nanorods 130 located on the second region 102 The light emitted from the light source 130 may be green light. At this time, the blue light emitted from the nano-rods 130 located on the first region 101 is wavelength-converted by the wavelength converting portion 160 located above or below the first conductive type semiconductor layer 120 And can be emitted to the outside as red light. As a result, red light is emitted in the vertical direction of the first region 101, green light is emitted in the vertical direction of the second region 102, and blue light is emitted in the vertical direction of the third region 103 . The red light is mainly emitted through the first sub-pixel region 301, the green light is mainly emitted through the second sub-pixel region 302, and the blue light is mainly emitted through the third sub-pixel region 303 . Accordingly, the first sub-pixel region 301 may correspond to the R region (red region) of the unit pixel, the second sub-pixel region 302 may correspond to the G region (green region) And the third sub-pixel region 303 may correspond to the B region (blue region) of the unit pixel.

이와 같이, 발광 소자(100)는 서로 다른 색의 제1 내지 제3 부화소 영역(301, 302, 303)을 포함하여, 발광 소자(100) 자체로 하나의 단위 화소 역할을 할 수 있다. 이에 따라, 부화소 역할을 하는 소자들이 서로 분리되지 않고, 하나의 발광 소자에서 제1 내지 제3 부화소 영역을 제공함으로써, 단위 화소의 크기를 소형화할 수 있다. 단위 화소를 소형화함으로써, 더욱 높은 해상도의 표시 장치를 제공할 수 있다. 또한, LCD 디스플레이 장치와 같이, 추가의 액정층, 형광체층, 편광층 및 필터층이 요구되지 않으므로, 표시 장치의 두께를 감소시킬 수 있다.As described above, the light emitting device 100 includes the first to third sub-pixel regions 301, 302, and 303 of different colors, and can function as one unit pixel as the light emitting device 100 itself. Accordingly, the elements serving as sub-pixels are not separated from each other, and the first to third sub-pixel regions are provided in one light emitting element, so that the size of the unit pixel can be reduced. By miniaturizing the unit pixel, a higher resolution display device can be provided. Furthermore, since the liquid crystal layer, the phosphor layer, the polarizing layer and the filter layer are not required as in the case of the LCD display device, the thickness of the display device can be reduced.

또한, 발광 소자(100)의 활성층(133)은 복수의 나노 로드들(130) 내에 포함됨으로써, 활성층(133)에서 방출된 광의 수직 방향으로의 직진성을 향상시킬 수 있다. 복수의 나노 로드(130)들은 각각 광의 도파관으로서의 역할을 할 수 있고, 이에 따라, 활성층(133)에서 방출된 광이 나노 로드(130)의 내부에서 전반사되어 나노 로드(130)의 길이 방향(수직 방향)으로 나아갈 확률이 매우 증가된다. 즉, 발광 소자(100)가 나노 로드들(130)을 포함함으로써, 광의 진행 방향을 수직 방향으로 제어할 수 있고, 따라서 발광 소자(100) 내에서 서로 다른 파장의 광들이 혼색되는 것을 크게 감소시킬 수 있다. 이는 제1 내지 제3 부화소 영역(301, 302, 303) 각각에서 방출되는 광의 색좌표가 변경되는 것을 최소화하여, 상기 표시 장치의 색감을 목적한 색감에 가깝게 유지할 수 있다.In addition, the active layer 133 of the light emitting device 100 is included in the plurality of nano rods 130, so that the linearity of the light emitted from the active layer 133 in the vertical direction can be improved. The light emitted from the active layer 133 is totally reflected within the nano-rod 130 and is reflected by the nano-rod 130 in the longitudinal direction (vertical direction) of the nano- Direction) is greatly increased. That is, since the light emitting device 100 includes the nano-rods 130, it is possible to control the traveling direction of the light in the vertical direction, thereby greatly reducing the mixing of lights of different wavelengths in the light emitting device 100 . This minimizes the change in the color coordinates of light emitted from each of the first to third sub pixel regions 301, 302, and 303, so that the color of the display device can be maintained close to the intended color.

이하, 나노 로드들(130)을 형성하는 방법을 더욱 상세하게 설명한다. Hereinafter, the method of forming the nano rods 130 will be described in more detail.

발광 소자(100)의 제1 도전형 반도체층(120)을 MOCVD 챔버 내에서 성장시킨다. 제1 도전형 반도체층(120)은, 예를 들어, Ga 소스, N 소스 및 Si 도펀트 소스를 MOCVD 챔버 내에 도입시켜 성장시킬 수 있다. 이어서, 제1 도전형 반도체층(120)의 표면에 식각 공정을 통해, 제1 높이를 갖는 제1 영역(101), 제2 높이를 갖는 제2 영역(102) 및 제3 높이를 갖는 제3 영역(103)을 형성한다. The first conductive semiconductor layer 120 of the light emitting device 100 is grown in the MOCVD chamber. The first conductivity type semiconductor layer 120 can be grown by, for example, introducing a Ga source, an N source, and an Si dopant source into the MOCVD chamber. Next, a first region 101 having a first height, a second region 102 having a second height, and a third region 102 having a third height are formed on the surface of the first conductivity type semiconductor layer 120 through an etching process. Regions 103 are formed.

나노 로드들(130)은 MOCVD 챔버 내에서 인-시튜(in-situ)로 형성될 수 있다. 구체적으로, 나노 로드들(130)은 일반적인 질화물 반도체 성장 온도보다 낮은 온도에서 성장될 수 있다. 예컨대, 400~600℃의 온도와 대기압 또는 약간의 양압에서 20~40분 동안 Ga 및 N의 전구체를 각각 30~70sccm 및 1000~2000sccm의 유량으로 반응기 안으로 공급하고 동시에 SiH4를 각각 5~20sccm의 유량으로 공급함으로써 대략 0.5㎛ 높이의 기저층(131)을 형성하고, 이어서, 기저층(131) 상에 활성층(133) 및 제2 도전형 반도체층(135)을 성장시킴으로써, 나노 로드들(130)이 성장될 수 있다. 활성층(133)의 우물층은, 예컨대, 400~500℃의 온도와 대기압 또는 약간의 양압에서 Ga, In 및 N의 전구체를 각각 30~70sccm, 10~40sccm 및 1000~2000sccm의 유량으로 성장 챔버 내에 도입시킴으로써 성장될 수 있다. 제2 도전형 반도체층(135)은, 예컨대, 400~600℃의 온도와 대기압 또는 약간의 양압에서 20~40분 동안 Ga 및 N의 전구체를 각각 30~70sccm 및 1000~2000sccm의 유량으로 성장 챔버 내에 도입시키고, 동시에 Cp2Mg를 5~20sccm로 성장 챔버 내에 도입시킴으로써 성장될 수 있다. 이러한 공정 조건에서, 수직 방향으로의 성장이 우세하여, 박막 형태가 아닌 나노 로드(130) 형태의 단결정 반도체층들이 성장될 수 있다. 이때, 성장된 나노 로드들은 수직한 측면 및/또는 경사진 측면을 가질 수 있다.The nanorods 130 may be formed in-situ within the MOCVD chamber. Specifically, the nano rods 130 can be grown at a temperature lower than the normal nitride semiconductor growth temperature. For example, Ga and N precursors are fed into the reactor at a flow rate of 30 to 70 sccm and 1000 to 2000 sccm, respectively, at a temperature of 400 to 600 ° C. and at atmospheric pressure or a slight positive pressure for 20 to 40 minutes and at the same time, SiH 4 is supplied at a flow rate of 5 to 20 sccm And then the active layer 133 and the second conductivity type semiconductor layer 135 are grown on the base layer 131 to grow the nano rods 130. In this way, . The well layer of the active layer 133 is formed in the growth chamber at a flow rate of 30 to 70 sccm, 10 to 40 sccm, and 1000 to 2000 sccm, respectively, at a temperature of 400 to 500 DEG C and at atmospheric pressure or a slight positive pressure, And can be grown. The second conductivity type semiconductor layer 135 is formed by depositing Ga and N precursors at a flow rate of 30 to 70 sccm and 1000 to 2000 sccm for 20 to 40 minutes at a temperature of 400 to 600 占 폚 and at atmospheric pressure or a slight positive pressure, And simultaneously introducing Cp2Mg into the growth chamber at 5 to 20 sccm. In this process condition, the growth in the vertical direction is dominant, so that the single crystal semiconductor layers in the form of nano rods 130, which are not thin films, can be grown. At this time, the grown nanorods may have vertical sides and / or inclined sides.

한편, 활성층(133)의 성장 시, 특히 활성층(133)의 우물층 성장 시, MOCVD 챔버 내에 In 소스가 도입된다. MOCVD 챔버 내에서, 발광 소자들은 일정한 RPM으로 회전하는 웨이퍼 상에서 형성된다. 이때, 표면에 단차가 존재하는 경우, 높이에 따라 In 소스 가스의 유량의 차이가 발생한다. 이에 따라, 상대적으로 높은 위치에서 성장되는 층에는 상대적으로 In의 농도가 높은 층이 성장되고, 상대적으로 낮은 위치에서 성장되는 층에는 상대적으로 In의 농도가 낮은 층이 성장된다. 따라서, 제1 영역(101) 및 제3 영역(103) 상에 위치하는 활성층(133)의 우물층에는 비교적 높은 조성비의 In을 포함하는 InGaN층이 성장될 수 있고, 제2 영역(102) 상에 위치하는 활성층(133)의 우물층에는 비교적 낮은 조성비의 In을 포함하는 InGaN층이 성장될 수 있다. 따라서, 제2 영역(102) 상에 위치하는 나노 로드들(130)에서 방출되는 광의 파장은 제1 및 제3 영역(103) 상에 위치하는 나노 로드들(130)에서 방출되는 광의 파장보다 길다. 이러한 방법을 이용하여, 청색 영역의 광 및 녹색 영역의 광이 동시에 방출될 수 있는 발광 소자(100)를 구현할 수 있다.On the other hand, an In source is introduced into the MOCVD chamber during growth of the active layer 133, particularly during growth of the well layer of the active layer 133. In the MOCVD chamber, the light emitting elements are formed on a wafer rotating at a constant RPM. At this time, when there is a step on the surface, a difference in the flow rate of the In source gas occurs depending on the height. Accordingly, a layer having a relatively high In concentration is grown in a layer grown at a relatively high position, and a layer having a relatively low In concentration is grown in a layer grown at a relatively low position. Therefore, an InGaN layer containing a relatively high composition ratio In can be grown on the well layer of the active layer 133 located on the first region 101 and the third region 103, An InGaN layer containing a relatively low composition ratio In can be grown on the well layer of the active layer 133 located in the active layer 133. [ The wavelength of light emitted from the nanorods 130 located on the second region 102 is longer than the wavelength of light emitted by the nanorods 130 located on the first and third regions 103 . By using this method, the light emitting device 100 in which light in the blue region and light in the green region can be simultaneously emitted can be realized.

다시 도 1 및 도 2를 참조하면, 절연물질부(140)는 나노 로드들(130)의 적어도 일부 측면을 감쌀 수 있다. 또한, 나노 로드들(130)의 일부는 절연물질부(140)에 덮이지 않고 노출된다. 절연물질부(140)는 나노 로드들(130)의 측면을 덮어, 나노 로드들(130)을 보호할 수 있고, 또한, 제1 전극(150) 형성 과정에서, 제1 전극(150)의 형성 물질 일부가 나노 로드(130)의 측면에 형성되어 나노 로드들(130)의 측면을 통한 전기적 쇼트 현상이 발생하는 것을 방지할 수 있다. Referring again to Figures 1 and 2, the insulating material 140 may cover at least some of the sides of the nanorods 130. Also, a part of the nano rods 130 is exposed without being covered with the insulating material portion 140. The insulating material 140 may cover the side surfaces of the nano rods 130 and may protect the nano rods 130. In the process of forming the first electrode 150, A part of it is formed on the side surface of the nano-rod 130 to prevent an electrical short-circuit phenomenon through the side surface of the nano-rods 130 from occurring.

또한, 절연물질부(140)는 광 반투과성 또는 광 반사성을 가질 수 있다. 나아가, 절연물질부(140)의 굴절률은 나노 로드들(130)을 이루는 질화물계 반도체의 굴절률보다 낮을 수 있다. 절연물질부(140)가 광 반사성을 가짐으로써, 나노 로드(130)의 측면으로 방출되는 광을 반사시켜, 광의 진행 방향을 나노 로드(130)의 길이 방향(수직 방향)이 되도록 한다. 또한, 절연물질부(140)가 나노 로드들(130)보다 작은 굴절률을 가짐으로써, 절연물질부(140)와 나노 로드들(130)의 계면에서 광의 전반사를 촉진시켜, 광의 진행 방향을 나노 로드(130)의 길이 방향(수직 방향)이 되도록 한다. 이에 따라, 발광 소자(100) 내에서 서로 다른 파장의 광들이 혼색되는 것을 감소시킬 수 있고, 제1 내지 제3 부화소 영역(301, 302, 303) 각각에서 방출되는 광의 색좌표가 변경되는 것을 최소화하여, 상기 표시 장치의 색감을 목적한 색감에 가깝게 유지할 수 있다. 절연물질부(140)는, 예컨대, SiO2 및/또는 SiNx을 포함할 수 있고, TiO2 입자와 같은 광 반사성 입자를 더 포함할 수 있다.Further, the insulating material portion 140 may have optical semipermeability or light reflectivity. Further, the refractive index of the insulating material 140 may be lower than the refractive index of the nitride-based semiconductor forming the nano rods 130. The insulator 140 reflects light emitted to the side surface of the nano-rod 130 by having light reflectivity so that the traveling direction of the light is the longitudinal direction (vertical direction) of the nano-rod 130. Since the insulating material 140 has a refractive index smaller than that of the nano rods 130, the total reflection of the light is promoted at the interface between the insulating material 140 and the nano rods 130, (Vertical direction). Accordingly, it is possible to reduce the mixing of lights of different wavelengths in the light emitting device 100, and to minimize the change of the color coordinates of light emitted from each of the first to third sub pixel regions 301, 302, and 303 So that the color of the display device can be maintained close to the intended color. Vagina insulator 140 is, for example, may include SiO 2 and / or SiN x, may further include a light-reflective particles, such as TiO 2 particles.

제1 전극(150)은 제1 내지 제3 영역(101, 102, 103) 각각 상에 위치하는 나노 로드들(130) 상에 위치하며, 따라서, 제1 전극(150)은 서로 이격된 적어도 세 개의 전극들을 포함한다. 제1 전극(150)들은 나노 로드들(130)의 제2 도전형 반도체층(135)과 전기적으로 연결되며, 또한, 화소 전극(290) 각각에 연결될 수 있다. 따라서, 적어도 세 개의 제1 전극(150)은 각각 적어도 세 개의 화소 전극(290)의 위치에 각각 대응하여 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The first electrode 150 is located on the nanorods 130 located on each of the first to third regions 101, 102 and 103 so that the first electrode 150 is at least three Electrode. The first electrodes 150 are electrically connected to the second conductive semiconductor layer 135 of the nano-rods 130 and may be connected to the pixel electrodes 290, respectively. Accordingly, at least three first electrodes 150 may be positioned corresponding to positions of at least three pixel electrodes 290, respectively. However, the present invention is not limited thereto.

제1 전극(150)은 투명 도전성 물질 또는 금속으로 형성될 수 있다. 예컨대, 표시 장치의 화상이 구현되는 방향이 기판(210)의 하부인 배면 발광형인 경우, 제1 전극(150)은 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) 등과 같은 투명 도전성 물질 또는 Ni/Au 적층 구조와 같은 투명 금속성 물질로 형성될 수 있다. 또한, 표시 장치의 화상이 구현되는 방향이 상부인 상면 발광형인 경우, 제1 전극(150)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Mo 등과 같은 금속성 물질을 포함할 수 있다. 또한, 표시 장치가 상면 발광형인 경우, 제1 전극(150)은 Ti, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 적어도 하나를 포함하는 반사층 및 상기 반사층을 덮어 반사층의 물질과 외부 물질의 상호 확산을 통한 반사층의 손상을 방지하며, Au, Ni, Ti, Cr 등을 포함하는 커버층을 포함할 수 있다. The first electrode 150 may be formed of a transparent conductive material or a metal. For example, the first electrode 150 may be formed of indium tin oxide (ITO), zinc oxide (ZnO), zinc tin oxide (ZITO), or the like, , Zinc Indium Oxide (ZIO), Zinc Tin Oxide (GTO), Gallium Indium Tin Oxide (GITO), Gallium Indium Oxide (GIO), Gallium Zinc Oxide (AZO), Aluminum Doped Zinc Oxide (AZO), Fluorine Tin Oxide ) Or the like or a transparent metallic material such as a Ni / Au laminated structure. The first electrode 150 may be formed of a material such as Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Mo or the like Metallic material. When the display device is a top surface light emitting type, the first electrode 150 is formed of a reflective layer containing at least one of Ti, Pt, Pd, Rh, W, Ti, Al, Mg, Ag and Au, To prevent damage of the reflective layer through mutual diffusion of the substance and the external material, and may include a cover layer including Au, Ni, Ti, Cr, and the like.

제2 전극(170)은 제1 도전형 반도체층(120)과 전기적으로 연결된다. 본 실시예에서, 제2 전극(170)은 제1 도전형 반도체층(120) 상에 위치하며, 제1 도전형 반도체층(120)의 상면을 전체적으로 덮도록 형성될 수 있다. 본 실시예에 있어서, 제1 내지 제3 영역(101, 102, 103) 상에 위치하는 각각 제1 전극(150)들은 서로 절연되어 각각 서로 다른 박막 트랜지스터(TFT)에 연결된다. 반면, 제2 전극(170)은 일체로 형성되어, 공통(common) 전극으로 형성된다. 제2 전극(170)은, 복수의 발광 소자들을 서로 연결하는 n형 버스 전극으로 형성될 수도 있다.The second electrode 170 is electrically connected to the first conductive semiconductor layer 120. In this embodiment, the second electrode 170 is disposed on the first conductive semiconductor layer 120 and may cover the entire upper surface of the first conductive semiconductor layer 120. In the present embodiment, the first electrodes 150 located on the first to third regions 101, 102, and 103 are insulated from each other and connected to different thin film transistors (TFTs). On the other hand, the second electrode 170 is integrally formed and is formed as a common electrode. The second electrode 170 may be formed as an n-type bus electrode connecting the plurality of light emitting elements to each other.

제2 전극(170)은 투명 도전성 물질 또는 금속으로 형성될 수 있다. 예컨대, 표시 장치의 화상이 구현되는 방향이 상부인 상면 발광형인 경우, 제2 전극(170)은 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) 등과 같은 투명 도전성 물질 또는 Ni/Au 적층 구조와 같은 투명 금속성 물질로 형성될 수 있다. 또한, 표시 장치의 화상이 구현되는 방향이 기판(210)의 하부인 배면 발광형인 경우, 제2 전극(170)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Mo 등과 같은 금속성 물질을 포함할 수 있다. 또한, 이 경우, 제2 전극(170)은 i, Pt, Pd, Rh, W, Ti, Al, Mg, Ag 및 Au 중 적어도 하나를 포함하는 반사층 및 상기 반사층을 덮어 반사층의 물질과 외부 물질의 상호 확산을 통한 반사층의 손상을 방지하며, Au, Ni, Ti, Cr 등을 포함하는 커버층을 포함할 수 있다. The second electrode 170 may be formed of a transparent conductive material or a metal. For example, when the top surface emitting type in which the image of the display device is implemented is the top surface emitting type, the second electrode 170 may be formed of ITO (Indium Tin Oxide), ZnO (Zinc Oxide), ZINO (Zinc Indium Tin Oxide) Transparent conductive materials such as zinc oxide (ZnO), zirconium tin oxide (ZTO), gallium indium tin oxide (GITO), gallium indium oxide (GIO), gallium zinc oxide (GZO), aluminum doped zinc oxide (AZO), and fluorine tin oxide Or a transparent metallic material such as a Ni / Au laminated structure. The second electrode 170 may be formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Mo, and the like. In this case, the second electrode 170 may include a reflective layer including at least one of i, Pt, Pd, Rh, W, Ti, Al, Mg, Ag, and Au, Preventing damage to the reflective layer through mutual diffusion, and may include a cover layer including Au, Ni, Ti, Cr, and the like.

파장변환부(160)는 제1 영역(101)의 상부 또는 하부에 위치한다. 본 실시예에 있어서, 파장변환부(160)는 제1 영역(101)의 상부에 위치하는 제1 도전형 반도체층(120) 상면 상에 위치할 수 있다. 이와 달리, 발광 소자의 형태에 따라 파장변환부(160)의 위치는 변경될 수 있으며, 몇몇 실시예들에서, 파장변환부(160)는 제1 전극(150) 상에 위치할 수 있다.The wavelength converter 160 is located above or below the first region 101. In this embodiment, the wavelength converting portion 160 may be positioned on the upper surface of the first conductive semiconductor layer 120 located above the first region 101. Alternatively, the position of the wavelength conversion section 160 may be changed depending on the type of the light emitting device, and in some embodiments, the wavelength conversion section 160 may be located on the first electrode 150.

파장변환부(160)는 광의 파장을 변환시킬 수 있는 물질을 포함할 수 있고, 특히, 단파장의 광을 장파장의 광으로 파장변환할 수 있다. 본 실시예에 있어서, 파장변환부(160)는 청색광을 적색광으로 파장변환할 수 있다. 파장변환부(160)는 담지체 내에 형광체가 분산된 형태로 제공될 수 있고, 단결정 또는 다결정의 형광체 시트 형태로 제공될 수도 있으며, 또는 양자점 물질을 포함하는 형태로 제공될 수도 있다. 파장변환부(160)는 질화물 계열, 실리케이트 계열 및 불화물 계열의 형광체 등을 포함할 수 있다.The wavelength converter 160 may include a material capable of changing the wavelength of light, and in particular, it may wavelength-convert light having a short wavelength into light having a long wavelength. In this embodiment, the wavelength converter 160 can convert the blue light into the red light. The wavelength converting unit 160 may be provided in a form of a phosphor dispersed in a carrier, may be provided in the form of a single crystal or polycrystalline phosphor sheet, or may be provided in a form including a quantum dot material. The wavelength converting unit 160 may include nitride-based, silicate-based, and fluoride-based phosphors.

발광 소자(100)의 제1 전극(150)들은 각각 화소 전극(290)들에 연결될 수 있고, 이때, 제1 전극(150)과 화소 전극(290)의 사이에는 본딩층(310)이 더 형성될 수 있다. 본딩층(310)은 제1 전극(150)과 화소 전극(290)을 전기적으로 연결할 수 있으며, 제1 내지 제3 영역(101, 102, 103)의 단차에 따라 서로 다른 두께를 갖도록 형성될 수 있다. 본딩층(310)은 투명 도전성 물질 및/또는 금속을 포함할 수 있고, 표시 장치의 화상 구현 방향에 따라 본딩층(310)을 형성하는 물질이 다양하게 적용될 수 있다.The first electrodes 150 of the light emitting device 100 may be connected to the pixel electrodes 290 and the bonding layer 310 may be further formed between the first electrode 150 and the pixel electrode 290 . The bonding layer 310 may electrically connect the first electrode 150 and the pixel electrode 290 and may be formed to have different thicknesses depending on the step of the first to third regions 101, have. The bonding layer 310 may include a transparent conductive material and / or metal, and a material for forming the bonding layer 310 may be variously applied according to the image forming direction of the display device.

한편, 상기 발광 소자(100)는 다양한 형태로 변형될 수도 있다. 예를 들어, 도 3 내지 도 5에 도시된 바와 같이, 발광 소자(100)는 수평형, 플립칩형 등으로 변형될 수 있다.Meanwhile, the light emitting device 100 may be modified into various forms. For example, as shown in FIGS. 3 to 5, the light emitting device 100 may be modified into a horizontal type, a flip chip type, or the like.

먼저, 도 3을 참조하면, 발광 소자(100a)는 성장 기판(110)을 더 포함할 수 있고, 이때, 제1 도전형 반도체층(120) 및 나노 로드들(130)은 성장 기판(110) 상에 위치할 수 있다. 나아가, 제1 도전형 반도체층(120)의 상면의 일부는 노출될 수 있으며, 이러한 노출된 제1 도전형 반도체층(120)의 상면 상에 제2 전극(171)이 형성될 수 있다. 특히, 본 실시예에 있어서, 광의 진출 방향은 발광 소자(100a)의 상부에 대응하므로, 파장변환부(160)는 제1 영역(101) 상에 위치하는 제1 전극(150) 상에 위치한다. 이때, 파장변환부(160)는 제1 전극(150)의 전기적 연결을 형성하기 위한 적어도 하나의 비아홀(160a)을 포함할 수 있다.3, the light emitting device 100a may further include a growth substrate 110. The first conductivity type semiconductor layer 120 and the nano rods 130 may be formed on the growth substrate 110, Lt; / RTI > Further, a portion of the top surface of the first conductive semiconductor layer 120 may be exposed, and a second electrode 171 may be formed on the exposed top surface of the first conductive semiconductor layer 120. Particularly, in this embodiment, since the light advancing direction corresponds to the upper portion of the light emitting device 100a, the wavelength converting portion 160 is located on the first electrode 150 positioned on the first region 101 . At this time, the wavelength converting portion 160 may include at least one via hole 160a for forming an electrical connection of the first electrode 150. [

또한, 도 4를 참조하면, 도 4의 발광 소자(100b)는 도 3의 발광 소자(100a)와 대체로 유사하나, 경사를 갖는 제1 및 제3 영역(101, 103)을 포함하는 제1 도전형 반도체층(120)을 포함할 수 있다. 이러한 경사를 통해, 제1 및 제3 영역(101, 103) 상에 위치하는 활성층(133)에 포함되는 In의 농도를 감소시켜, 상대적으로 짧은 파장의 광을 방출하는 나노 로드들(130)을 제공할 수 있다. 4, the light emitting device 100b of FIG. 4 is substantially similar to the light emitting device 100a of FIG. 3, but includes a first and a second regions 101 and 103, Type semiconductor layer 120 may be formed. Through this inclination, the concentration of In contained in the active layer 133 located on the first and third regions 101 and 103 is reduced, and the nanorods 130 emitting light of a relatively short wavelength .

제1 및 제3 영역(101, 103)은 경사를 가짐으로써, 제2 영역(102)과 다른 성장면을 가질 수 있다. 이에 따라, 제1 및 제3 영역(101, 103) 상에 형성된 나노 로드(130)들은 제2 영역(102) 상에 성장된 나노 로드(103)들과는 다른 성장면을 갖도록 성장된다. 예컨대, 제2 영역(102)의 성장면이 C면인 경우, 제1 및 제3 영역(101, 103)의 성장면은 비극성 또는 반극성 면일 수 있다. 성장면이 비극성 또는 반극성면인 경우, C면에 비해 In이 성장되는 반도체 내에 포획될 확률이 낮아질 수 있으므로, 제1 및 제3 영역(101, 103) 상에 성장되는 활성층(133)의 In 조성비를 더 감소시킬 수 있다.The first and third regions 101 and 103 may have different growth planes than the second region 102 by having an inclination. Accordingly, the nanorods 130 formed on the first and third regions 101 and 103 are grown to have different growth planes from the nanorods 103 grown on the second region 102. For example, when the growth plane of the second region 102 is the C plane, the growth planes of the first and third regions 101 and 103 may be non-polar or semi-polar planes. In the case where the growth surface is a nonpolar or semi-polar surface, the probability of trapping in the semiconductor in which In is grown is lower than that of the C surface. Therefore, the In of the active layer 133 grown on the first and third regions 101 and 103 The composition ratio can be further reduced.

한편, 제1 및 제3 영역(101, 103)의 경사는 도 1의 발광 소자(100)에 대해서도 유사하게 적용될 수 있다.On the other hand, the inclination of the first and third regions 101 and 103 can be similarly applied to the light emitting device 100 of FIG.

또한, 도 5를 참조하면, 도 5의 발광 소자(100c)는 도 3의 발광 소자(100a)와 대체로 유사하나, 플립칩 형태로 형성된 점에 차이가 있다. 상기 발광 소자(100c)는 제1 도전형 반도체층(120)의 상면을 발광면으로서 포함할 수 있고, 이에 따라, 파장변환부(160)는 제1 도전형 반도체층(120) 상에 위치할 수 있다. 본 실시예에서, 성장 기판(110)은 제1 도전형 반도체층(120)으로부터 분리된 것으로 도시하나, 이에 한정되지 않고 성장 기판(110)은 제1 도전형 반도체층(120) 상에 잔류할 수도 있다.5, the light emitting device 100c of FIG. 5 is substantially similar to the light emitting device 100a of FIG. 3, but differs in that the light emitting device 100c is formed in the form of a flip chip. The light emitting device 100c may include an upper surface of the first conductivity type semiconductor layer 120 as a light emitting surface so that the wavelength conversion portion 160 is located on the first conductivity type semiconductor layer 120 . The growth substrate 110 is separated from the first conductivity type semiconductor layer 120 but the growth substrate 110 is not limited to the first conductivity type semiconductor layer 120 It is possible.

또한, 상기 발광 소자(100c)는 제2 영역(102) 및 제3 영역(103) 상에 위치하는 투광성 보호층(181)을 더 포함할 수 있고, 제2 전극(171)이 형성되는 영역 상에 위치하는 광 차단층(183)을 더 포함할 수 있다. 상기 발광 소자(100c)에 있어서, 제2 전극(171)은 제1 도전형 반도체층(120)의 하면에 배치되므로, 투광성 보호층(181)은 제1 도전형 반도체층(120)이 노출된 부분을 덮어, 제1 도전형 반도체층(120)을 보호할 수 있다. 광 차단층(183)은 제2 전극(171)이 형성되는 영역, 즉, 부화소 영역에 대응하지 않는 부분으로부터 방출되는 광을 차단할 수 있다. 이에 따라, 부화소 영역에 대응하지 않는 부분으로부터 광이 방출되어 의도하지 않게 광이 혼색되거나 표시 장치에 표시되는 광의 색좌표가 변형되는 것을 방지할 수 있다.The light emitting device 100c may further include a light-transmitting protective layer 181 disposed on the second region 102 and the third region 103. The light emitting device 100c may include a light- And a light blocking layer 183 disposed on the light blocking layer 183. The second electrode 171 is disposed on the lower surface of the first conductivity type semiconductor layer 120 in the light emitting device 100c so that the first conductivity type semiconductor layer 120 is exposed when the light transmitting protection layer 181 is exposed And the first conductivity type semiconductor layer 120 can be protected. The light blocking layer 183 may block light emitted from a region where the second electrode 171 is formed, that is, a portion not corresponding to the sub pixel region. As a result, light is emitted from a portion that does not correspond to the sub-pixel region, so that light can not be intentionally mixed or the color coordinate of the light displayed on the display device can be prevented from being deformed.

다시 도 1 및 도 2를 참조하면, 상기 표시 장치는, 발광 소자(100)와 제3 절연층(280)의 사이 공간을 채우는 언더필부(320)를 더 포함할 수 있다. 나아가, 상기 언더필부(320)는 발광 소자(100)의 측면을 더 덮을 수 있으며, 복수의 발광 소자(100)들의 사이 공간을 더 채울 수 있다. 또한, 언더필부(320)의 상면은 발광 소자(100)의 상면과 대체로 나란하게 형성될 수 있으며, 이때, 제2 전극(170)은 언더필부(320)의 상면을 더 덮을 수 있다. 이렇게 형성된 제2 전극(170)은 언더필부(320)의 상면을 통해 연장되어, 일 발광 소자(100)와 인접하는 다른 발광 소자(100)의 제1 도전형 반도체층(120)들을 서로 연결할 수 있다. 이에 따라, 제2 전극(170)은 복수의 발광 소자(100)들에 대한 공통 전극으로 기능할 수 있다.Referring to FIGS. 1 and 2 again, the display device may further include an underfill portion 320 filling a space between the light emitting device 100 and the third insulating layer 280. Further, the underfill portion 320 may further cover the side surface of the light emitting device 100, and may further fill a space between the plurality of light emitting devices 100. [ The upper surface of the underfill portion 320 may be substantially parallel to the upper surface of the light emitting device 100 and the second electrode 170 may further cover the upper surface of the underfill portion 320. The second electrode 170 thus formed may extend through the upper surface of the underfill portion 320 to connect the first conductivity type semiconductor layers 120 of the other light emitting device 100 adjacent to the first light emitting device 100 have. Accordingly, the second electrode 170 may function as a common electrode for the plurality of light emitting devices 100. [

언더필부(320)는 발광 소자(100)를 지지 및 보호할 수 있다. 또한, 언더필부(320)는 절연성 및 광 반사성을 가질 수 있다. 언더필부(320)가 광 반사성 특성을 가짐으로써, 활성층(133)에서 방출된 광의 수직 방향 직진성을 향상시킬 수 있다. 또한, 언더필부(320)는 유연한(flexible) 특성을 갖는 폴리머 물질로 형성될 수도 있다. 이 경우, 상기 표시 장치를 플렉서블 디스플레이로 구현하는 경우, 언더필부(320)의 손상으로 인한 표시 장치의 불량을 방지할 수 있다.The underfill portion 320 can support and protect the light emitting element 100. In addition, the underfill portion 320 may have insulating properties and light reflectivity. Since the underfill portion 320 has the light reflecting property, it is possible to improve the vertical direction straightness of the light emitted from the active layer 133. In addition, the underfill portion 320 may be formed of a polymer material having a flexible characteristic. In this case, when the display device is implemented as a flexible display, defective display devices due to damage to the underfill portion 320 can be prevented.

도 2는 상술한 구성들을 포함하는 표시 장치에 있어서, 복수의 화소(PX)로 형성된 경우를 설명하기 위한 단면도이다. 도 2에 도시된 바와 같이, 하나의 단위 발광 소자(100)는 하나의 단위 화소(PX)를 형성한다. 이때, 상기 단위 화소(PX)의 크기는 10㎛×10㎛ 이하의 크기일 수 있다. 이러한 발광 소자(100)들이 복수로 배열되어, 복수의 화소(PX)들을 포함하는 표시 장치가 구현될 수 있다. 이러한 표시 장치는, 발광 소자(100) 만으로 화소(PX)이 가능하여, 표시 장치의 두께를 감소시킬 수 있고, 또한, 발광 소자(100)에서 방출되는 광은 필터링된 광에 비해 원색성이 높아, 명암비가 높은 표시 장치가 제공될 수 있다. 또한, 단일 웨이퍼에서 복수의 파장을 갖는 발광 소자(100)를 제조하여, 이를 이용한 표시 장치를 형성할 수 있으므로, 양산성이 우수한 표시 장치가 제공될 수 있다.2 is a cross-sectional view for explaining a case where the display device including the above-described structures is formed of a plurality of pixels PX. As shown in FIG. 2, one unit light emitting device 100 forms one unit pixel PX. At this time, the size of the unit pixel PX may be 10 μm × 10 μm or less. A plurality of such light emitting devices 100 may be arranged to implement a display device including a plurality of pixels PX. Such a display device is capable of reducing the thickness of the display device by enabling the pixel PX only by the light emitting element 100 and the light emitted from the light emitting element 100 is higher in color than the filtered light , A display device having a high contrast ratio can be provided. Further, since the light emitting device 100 having a plurality of wavelengths can be manufactured from a single wafer and a display device using the same can be formed, a display device having excellent mass productivity can be provided.

또한, 단위 화소(PX)의 크기가 상대적으로 작은 본 실시예에 따른 표시 장치는 비교적 작은 크기의 디스플레이가 요구되는 휴대용 장치, 예컨대, 스마트폰, 웨어러블 장치 등에 적용될 수 있다. 더욱이, 기판(210)을 플렉서블 특성을 갖는 물질로 형성함으로써, 곡면을 갖는 표시 장치가 제공될 수 있으며, 나아가, 플렉서블 표시 장치를 구현할 수 있다.Also, the display device according to the present embodiment, in which the size of the unit pixel PX is relatively small, can be applied to a portable device requiring a relatively small size display, for example, a smart phone, a wearable device, and the like. Furthermore, by forming the substrate 210 from a material having a flexible characteristic, a display device having a curved surface can be provided, and further, a flexible display device can be realized.

상술한 실시예들에서, 상기 표시 장치는 박막 트랜지스터(TFT)를 포함하는 액티브-매트릭스 표시 장치인 것으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 몇몇 실시예들에서, 표시 장치는 박막 트랜지스터(TFT)를 포함하지 않고, 복수의 발광 소자들의 제1 전극(150)과 제2 전극(170)이 격자 매트릭스 형태의 버스 전극 라인에 전기적으로 연결된 패시브-매트릭스 표시 장치로 형성될 수 있다. 이러한 패시브-매트릭스 형태로 형성된 각각의 화소 전극들은 독립적으로 제어될 수 있다.In the above-described embodiments, the display device is an active-matrix display device including a thin film transistor (TFT), but the present invention is not limited thereto. In some embodiments, the display device does not include a thin film transistor (TFT), and the first electrode 150 and the second electrode 170 of the plurality of light emitting elements are passively connected to the bus electrode line in the form of a lattice matrix - a matrix display device. Each pixel electrode formed in this passive-matrix form can be controlled independently.

또한, 상술한 실시예에서 RGB의 광을 방출하는 발광 소자(100), 적어도 세 개의 화소 전극(290), 및 적어도 세 개의 박막 트랜지스터(TFT)를 포함하는 표시 장치를 설명한다. 즉, 상술한 실시예에서는 RGB의 방출광을 포함하는 단위 화소를 갖는 표시 장치를 설명하나, 본 발명은 이에 한정되지 않는다. 다양한 실시예들에서, 발광 소자(100)에서 방출되는 광의 색 종류에 따라 박막 트랜지스터(TFT)의 개수가 변경될 수 있다. 예컨대, 발광 소자(100)는 나아가, 상기 표시 장치는 추가 발광 소자(미도시)를 더 포함할 수 있으며, 이 경우, 상기 추가 발광 소자도 추가의 박막 트랜지스터(TFT)에 연결될 수 있다.Further, in the above-described embodiment, a display device including a light emitting device 100 that emits light of RGB, at least three pixel electrodes 290, and at least three thin film transistors (TFTs) will be described. That is, in the above-described embodiment, a display device having unit pixels including emission light of RGB is described, but the present invention is not limited thereto. In various embodiments, the number of thin film transistors (TFT) can be changed according to the type of light emitted from the light emitting element 100. [ For example, the light emitting device 100 may further include an additional light emitting device (not shown), in which case the additional light emitting device may also be connected to a further thin film transistor (TFT).

도 6 및 도 7은 본 발명의 다른 실시예에 따른 표시 장치 및 발광 소자를 설명하기 위한 단면도들이다. 도 6 및 도 7은 표시 장치에 적용되는 발광 소자를 도시하며, 표시 장치의 다른 구성들은 설명의 편의상 생략한다.6 and 7 are cross-sectional views illustrating a display device and a light emitting device according to another embodiment of the present invention. 6 and 7 show a light emitting device applied to a display device, and other configurations of the display device are omitted for convenience of explanation.

도 6 및 도 7의 발광 소자(100d)는 도 1 및 도 2의 발광 소자(100)와 대체로 유사하나, 질화물계 트랜지스터(400)를 더 포함하는 점에서 차이가 있다. 이하 차이점을 중심으로 본 실시예의 발광 소자(100d)를 설명한다.The light emitting device 100d of FIGS. 6 and 7 is substantially similar to the light emitting device 100 of FIGS. 1 and 2, but differs in that it further includes a nitride-based transistor 400. The light emitting device 100d of this embodiment will be described mainly on the following differences.

표시 장치는, 기판(210), 적어도 세 개의 화소 전극(290), 및 제1 전극(150)과 제2 전극(170)을 포함하는 발광 소자(100)를 포함한다. 나아가, 버퍼층(220), 본딩층(310) 및 언더필부(320)를 더 포함할 수 있다. 발광 소자(100d)는 제1 도전형 반도체층(120), 제1 도전형 반도체층(120)의 하면에 위치하는 복수의 나노 로드(130)들, 제1 전극(150), 제2 전극(170), 파장변환부(160) 및 질화물계 트랜지스터(400)를 포함한다. 본 실시예에 있어서, 발광 소자(100d)는 적어도 세 개의 질화물계 트랜지스터(400)를 포함할 수 있다. 이에 따라, 상기 표시 장치에서 박막 트랜지스터(TFT)는 생략될 수 있다.The display device includes a substrate 210, at least three pixel electrodes 290, and a light emitting device 100 including a first electrode 150 and a second electrode 170. Further, the buffer layer 220, the bonding layer 310, and the underfill portion 320 may be further included. The light emitting device 100d includes a first conductive semiconductor layer 120, a plurality of nano rods 130 disposed on a lower surface of the first conductive semiconductor layer 120, a first electrode 150, 170, a wavelength conversion unit 160, and a nitride-based transistor 400. In this embodiment, the light emitting device 100d may include at least three nitride-based transistors 400. [ Accordingly, the thin film transistor (TFT) in the display device can be omitted.

도 7은 도 6의 A-A'에 대응하는 측단면도를 도시한다. 도 7을 참조하면, 제1 도전형 반도체층(120)은 제4 높이를 갖는 제4 영역(104)을 더 포함한다. 제4 영역(104)의 높이는 제1 높이보다 낮을 수 있으나, 이에 한정되는 것은 아니다. 제4 영역 상에는 질화물계 트랜지스터(400)가 형성될 수 있다.7 shows a side cross-sectional view corresponding to A-A 'in Fig. Referring to FIG. 7, the first conductivity type semiconductor layer 120 further includes a fourth region 104 having a fourth height. The height of the fourth region 104 may be lower than the first height, but is not limited thereto. The nitride-based transistor 400 may be formed on the fourth region.

질화물계 트랜지스터(400)는 수직형, 수평형 등 다양한 형태로 형성될 수 있다. 예컨대, 질화물계 트랜지스터(400)는 채널층(410), 장벽층(420), 게이트 전극(400), 드레인 전극(451) 및 소스 전극(453)을 포함할 수 있다. 또한, 질화물계 트랜지스터(400)는 절연층(430) 및 기판(미도시)을 더 포함할 수 있다.The nitride-based transistor 400 may be formed in various shapes such as a vertical type and a horizontal type. For example, the nitride-based transistor 400 may include a channel layer 410, a barrier layer 420, a gate electrode 400, a drain electrode 451, and a source electrode 453. In addition, the nitride-based transistor 400 may further include an insulating layer 430 and a substrate (not shown).

상기 기판은 사파이어 기판, GaN 기판, SiC 기판, Si 기판 등과 같은 성장 기판일 수 있으며, 질화물계 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않는다. The substrate may be a growth substrate such as a sapphire substrate, a GaN substrate, a SiC substrate, a Si substrate, or the like, and is not particularly limited as long as the substrate can grow the nitride based semiconductor layer.

채널층(410)은 질화물계 반도체로 형성될 수 있고, 예컨대 언도프 GaN또는 InN 등과 같은 2성분계, AlGaN 또는 InGaN 등과 같은 3성분계, AlInGaN과 같은 4성분계 질화물 반도체일 수 있다. 또한, 채널층(410)은 n형 또는 p형으로 도핑되거나, 미도핑된 질화물계 반도체일 수 있다. 한편, 장벽층(420)은 채널층(410) 상에 위치한다. 장벽층(420)은 질화물계 반도체로 형성되며, 예컨대 언도프 GaN또는 InN 등과 같은 2성분계, AlGaN 또는 InGaN 등과 같은 3성분계, AlInGaN과 같은 4성분계 질화물 반도체일 수 있다. 또한, 장벽층(420)은 n형 또는 p형으로 도핑되거나, 미도핑된 질화물계 반도체일 수 있다.The channel layer 410 may be formed of a nitride-based semiconductor, for example, a two-component system such as undoped GaN or InN, a three-component system such as AlGaN or InGaN, or a four-component nitride semiconductor such as AlInGaN. In addition, the channel layer 410 may be doped n-type or p-type, or may be an undoped nitride-based semiconductor. On the other hand, the barrier layer 420 is located on the channel layer 410. The barrier layer 420 is formed of a nitride semiconductor, for example, a two-component semiconductor such as undoped GaN or InN, a three-component semiconductor such as AlGaN or InGaN, or a four-component nitride semiconductor such as AlInGaN. In addition, the barrier layer 420 may be doped n-type or p-type, or may be an undoped nitride-based semiconductor.

채널층(410)을 형성하는 질화물계 반도체는 장벽층(420)을 형성하는 제2 질화물계 반도체보다 작은 밴드갭을 갖는 물질일 수 있고, 예컨대, 채널층(410)은 언도프 GaN일 수 있고, 장벽층(420) AlGaN일 수 있다. 이에 따라, 채널층(410)과 장벽층(420)의 계면에 2DEG가 형성될 수 있다. 게이트 전극(440)은 장벽층(420) 상에 위치하며, 게이트 전극(440)과 장벽층(420)의 사이에는 절연층(430)이 더 개재될 수 있다. 상기 절연층(430)은 게이트 절연막의 역할을 할 수 있다. 드레인 전극(451)과 소스 전극(453)은 장벽층(420) 상에 위치한다. 한편, 질화물계 트랜지스터(400)의 사이에는 중간층(460)이 개재될 수 있다. 중간층(460)은 질화물계 트랜지스터(400)와 제1 도전형 반도체층(120)이 전기적으로 도통되는 것을 방지할 수 있다. The nitride based semiconductor forming the channel layer 410 may be a material having a smaller band gap than the second nitride based semiconductor forming the barrier layer 420. For example, the channel layer 410 may be undoped GaN , The barrier layer 420 may be AlGaN. Accordingly, the 2DEG can be formed at the interface between the channel layer 410 and the barrier layer 420. The gate electrode 440 is located on the barrier layer 420 and an insulating layer 430 may be interposed between the gate electrode 440 and the barrier layer 420. The insulating layer 430 may serve as a gate insulating layer. The drain electrode 451 and the source electrode 453 are located on the barrier layer 420. On the other hand, an intermediate layer 460 may be interposed between the nitride-based transistors 400. The intermediate layer 460 may prevent electrical conduction between the nitride-based transistor 400 and the first conductivity type semiconductor layer 120.

질화물계 트랜지스터(400)의 드레인 전극(451)은 제1 전극(150)과 전기적으로 연결될 수 있다. 제1 전극(150)과 드레인 전극(451)은 스텝 커버리지 방식을 통한 배선 형성을 통해 형성될 수 있으며, 이에 따라, 절연물질부(140)는 제2 영역(102)의 측면 및 질화물계 트랜지스터(400)의 측면을 더 덮도록 형성될 수 있다.The drain electrode 451 of the nitride-based transistor 400 may be electrically connected to the first electrode 150. The first electrode 150 and the drain electrode 451 may be formed through wiring through a step coverage method so that the insulating material 140 is formed on the side surface of the second region 102 and the side surfaces of the nitride- As shown in Fig.

질화물계 트랜지스터(400)의 형태는 이에 한정되지 않으며, 다양한 형태의 질화물계 트랜지스터(400)가 상기 발광 소자(100d)에 적용될 수 있다.The shape of the nitride-based transistor 400 is not limited thereto, and various types of nitride-based transistors 400 may be applied to the light-emitting device 100d.

본 실시예에 따르면, 질화물계 트랜지스터(400)를 포함하는 발광 소자(100d)를 통해, 기판(210) 상에 위치하는 박막 트랜지스터(TFT)를 생략할 수 있다. 따라서, 표시 장치의 두께를 더욱 감소시킬 수 있다.According to this embodiment, the thin film transistor (TFT) located on the substrate 210 can be omitted through the light emitting element 100d including the nitride-based transistor 400. [ Therefore, the thickness of the display device can be further reduced.

이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 각각의 실시예들 및 특징들에 본 발명이 한정되는 것은 아니다. 실시예들에서 설명하는 기술적 특징들의 결합 및 치환을 통하여 변경된 발명 역시 본 발명의 범위에 모두 포함되며, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the following claims.

Claims (22)

기판;
상기 기판 상에 위치하는 적어도 세 개의 박막 트랜지스터;
상기 박막 트랜지스터를 덮고, 상기 박막 트랜지스터의 드레인 전극을 노출시키는 개구부를 포함하는 절연층;
상기 개구부를 통해 상기 드레인 전극과 연결된 적어도 세 개의 화소 전극; 및
상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고,
상기 발광 소자는,
제1 영역, 제2 영역, 및 제3 영역을 포함하는 제1 도전형 반도체층;
상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들;
상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고 서로 이격된 적어도 세 개의 제2 전극; 및
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며,
상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고,
상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결된 표시 장치.
Board;
At least three thin film transistors located on the substrate;
An insulating layer covering the thin film transistor and including an opening exposing a drain electrode of the thin film transistor;
At least three pixel electrodes connected to the drain electrode through the opening; And
And a light emitting element which is located on the insulating layer and is connected to the at least three pixel electrodes,
The light-
A first conductive semiconductor layer including a first region, a second region, and a third region;
A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer;
At least three second electrodes located on the plurality of nanorods and electrically connected to the nanorods and spaced apart from each other; And
And a first electrode electrically connected to the first conductive type semiconductor layer,
Wherein the nanorods located on the first and third regions emit light having a shorter peak wavelength than the nanorods located on the second region,
And at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes.
청구항 1에 있어서,
상기 제1 영역은 제1 높이를 갖고, 상기 제2 영역은 상기 제1 높이보다 높은 제2 높이를 가지며, 상기 제3 영역은 상기 제2 높이보다 낮은 제3 높이를 갖는 표시 장지.
The method according to claim 1,
Wherein the first region has a first height, the second region has a second height that is higher than the first height, and the third region has a third height that is less than the second height.
청구항 2에 있어서,
상기 제1 영역과 상기 제2 영역은 단차를 갖도록, 계단형으로 형성된 표시 장치.
The method of claim 2,
Wherein the first region and the second region have step differences.
청구항 3에 있어서,
상기 제1 높이와 상기 제3 높이는 동일한 표시 장치.
The method of claim 3,
Wherein the first height and the third height are the same.
청구항 1에 있어서,
상기 제1 영역의 상부 또는 하부에 위치하는 파장변환부를 더 포함하는 표시 장치.
The method according to claim 1,
And a wavelength conversion unit located at an upper portion or a lower portion of the first region.
청구항 1에 있어서,
상기 적어도 세 개의 제2 전극과 상기 화소 전극의 사이에 위치하는 본딩층을 더 포함하는 표시 장치.
The method according to claim 1,
And a bonding layer disposed between the at least three second electrodes and the pixel electrode.
청구항 6에 있어서,
상기 제1 영역의 하부에 위치하는 본딩층의 두께는 상기 제2 영역의 하부에 위치하는 본딩층의 두께보다 두꺼운 표시 장치.
The method of claim 6,
Wherein the thickness of the bonding layer located below the first region is greater than the thickness of the bonding layer located below the second region.
청구항 1에 있어서,
상기 발광 소자와 상기 절연층 사이의 공간을 채우는 언더필부를 더 포함하는 표시 장치.
The method according to claim 1,
And an underfill portion filling a space between the light emitting element and the insulating layer.
청구항 8에 있어서,
상기 언더필부는 상기 발광 소자의 측면을 더 덮고, 상기 언더필부의 상면은 상기 발광 소자의 상면과 나란하고, 상기 제1 전극은 상기 발광 소자 상에 위치하며, 상기 언더필부를 적어도 부분적으로 덮는 표시 장치.
The method of claim 8,
Wherein the underfill portion further covers the side surface of the light emitting element, the upper surface of the underfill portion is parallel to the upper surface of the light emitting element, the first electrode is located on the light emitting element, and at least partially covers the underfill portion.
청구항 1에 있어서,
상기 활성층은 In을 포함하는 우물층을 포함하는 표시 장치.
The method according to claim 1,
Wherein the active layer comprises a well layer containing In.
청구항 1에 있어서,
상기 제1 전극은 상기 제1 도전형 반도체층의 하부에 위치하는 표시 장치.
The method according to claim 1,
Wherein the first electrode is located under the first conductive type semiconductor layer.
청구항 1에 있어서,
상기 발광 소자는, 상기 나노 로드들의 측면을 둘러싸는 절연물질부를 더 포함하는 표시 장치.
The method according to claim 1,
Wherein the light emitting device further comprises an insulating material portion surrounding a side surface of the nano-rods.
청구항 1에 있어서,
상기 기판은 플렉서블 폴리머 물질을 포함하는 발광 장치.
The method according to claim 1,
Wherein the substrate comprises a flexible polymer material.
청구항 1에 있어서,
상기 파장변환부는 상기 제2 전극을 적어도 부분적으로 덮도록 형성되고, 상기 파장변환부는 상기 제2 전극 부분적으로 노출시키는 비아홀을 포함하는 표시 장치.
The method according to claim 1,
Wherein the wavelength converting portion is formed to at least partially cover the second electrode, and the wavelength converting portion includes a via hole for partially exposing the second electrode.
청구항 2에 있어서,
상기 제1 영역 및 제3 영역의 표면은 경사를 갖고, 상기 제1 영역 및 제3 영역 각각 상에 배치된 나노 로드들은 상기 제2 영역 상에 배치된 나노 로드들과 다른 성장면을 갖는 표시 장치.
The method of claim 2,
Wherein the surfaces of the first region and the third region are inclined, and the nanorods disposed on the first region and the third region respectively have a growth surface different from the nanorods disposed on the second region, .
청구항 15에 있어서,
상기 제1 영역 및 제3 영역 각각 상에 배치된 나노 로드들은 반극성의 성장면을 갖는 표시 장치.
16. The method of claim 15,
Wherein the nanorods disposed on the first region and the third region have a semi-polar growth surface.
청구항 2에 있어서,
상기 제1 영역 상에 위치하는 나노 로드들로부터 방출된 광은 상기 파장변환부에 의해 파장변환되어 적색 광으로 방출되고,
상기 제2 영역 상에 위치하는 나노 로드들로부터 방출된 광은 녹색 광이며,
상기 제3 영역 상에 위치하는 나노 로드들로부터 방출된 광은 청색 광인 표시 장치.
The method of claim 2,
The light emitted from the nano-rods located on the first region is wavelength-converted by the wavelength converter and emitted as red light,
The light emitted from the nanorods located on the second region is green light,
And the light emitted from the nano-rods located on the third region is blue light.
기판;
상기 기판 상에 위치하는 적어도 세 개의 화소 전극; 및
상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고,
상기 발광 소자는,
제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 상기 제2 높이보다 낮은 제3 높이를 갖는 제3 영역, 및 제4 높이를 갖는 제4 영역을 포함하는 제1 도전형 반도체층;
상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들;
상기 제4 영역 상에 위치하는 적어도 세 개의 질화물계 트랜지스터;
상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고, 서로 이격되며, 상기 적어도 세 개의 질화물계 트랜지스터의 드레인 전극과 전기적으로 연결된 적어도 세 개의 제2 전극; 및
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며,
상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고,
상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결된 표시 장치.
Board;
At least three pixel electrodes located on the substrate; And
And a light emitting element which is located on the insulating layer and is connected to the at least three pixel electrodes,
The light-
A first region having a first height, a second region having a second height higher than the first height, a third region having a third height lower than the second height, and a fourth region having a fourth height A first conductive semiconductor layer;
A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer;
At least three nitride-based transistors located on the fourth region;
At least three second electrodes located on the plurality of nano rods and electrically connected to the nano rods and spaced apart from each other and electrically connected to drain electrodes of the at least three nitride transistors; And
And a first electrode electrically connected to the first conductive type semiconductor layer,
Wherein the nanorods located on the first and third regions emit light having a shorter peak wavelength than the nanorods located on the second region,
And at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes.
기판;
상기 기판 상에 위치하는 적어도 세 개의 화소 전극; 및
상기 절연층 상에 위치하며, 상기 적어도 세 개의 화소 전극에 연결된 발광 소자를 포함하고,
상기 발광 소자는,
제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 및 상기 제2 높이보다 낮은 제3 높이를 갖는 제3 영역을 포함하는 제1 도전형 반도체층;
상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들;
상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고 서로 이격된 적어도 세 개의 제2 전극; 및
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하며,
상기 제1 영역 및 제3 영역 상에 위치하는 나노 로드들은 상기 제2 영역 상에 위치하는 나노 로드들보다 짧은 피크 파장을 갖는 광을 방출하고,
상기 제1 내지 제3 영역의 각각 상에 위치하는 적어도 세 개의 제2 전극은 상기 적어도 세 개의 화소 전극 각각에 전기적으로 연결되며, 상기 적어도 세 개의 화소 전극은 서로 독립적으로 제어되는 표시 장치.
Board;
At least three pixel electrodes located on the substrate; And
And a light emitting element which is located on the insulating layer and is connected to the at least three pixel electrodes,
The light-
A first conductive semiconductor layer including a first region having a first height, a second region having a second height higher than the first height, and a third region having a third height lower than the second height;
A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer;
At least three second electrodes located on the plurality of nanorods and electrically connected to the nanorods and spaced apart from each other; And
And a first electrode electrically connected to the first conductive type semiconductor layer,
Wherein the nanorods located on the first and third regions emit light having a shorter peak wavelength than the nanorods located on the second region,
Wherein at least three second electrodes located on each of the first to third regions are electrically connected to each of the at least three pixel electrodes, and the at least three pixel electrodes are independently controlled.
제1 높이를 갖는 제1 영역, 상기 제1 높이보다 높은 제2 높이를 갖는 제2 영역, 및 상기 제2 높이보다 낮은 높이를 갖는 제3 영역을 포함하는 제1 도전형 반도체층;
상기 제1 내지 제3 영역의 각각 상에 위치하며, 기저층, 제2 도전형 반도체층 및 상기 기저층과 상기 제2 도전형 반도체층의 사이에 위치하는 활성층을 포함하는 복수의 나노 로드들;
상기 복수의 나노 로드들 상에 위치하며, 나노 로드들과 전기적으로 연결되고, 서로 이격되는 적어도 세 개의 제2 전극; 및
상기 제1 도전형 반도체층과 전기적으로 연결된 제1 전극을 포함하고,
상기 제1 영역 상에 위치하는 나노 로드들로부터 방출되는 광의 피크 파장은 상기 제2 영역 상에 위치하는 나노 로드들로부터 방출되는 광의 피크 파장보다 짧은 발광 소자.
A first conductivity type semiconductor layer including a first region having a first height, a second region having a second height higher than the first height, and a third region having a height lower than the second height;
A plurality of nano rods located on each of the first to third regions, the nano rods including a base layer, a second conductivity type semiconductor layer, and an active layer disposed between the base layer and the second conductivity type semiconductor layer;
At least three second electrodes located on the plurality of nano rods and electrically connected to the nano rods and spaced apart from each other; And
And a first electrode electrically connected to the first conductive type semiconductor layer,
Wherein a peak wavelength of light emitted from the nano-rods located on the first region is shorter than a peak wavelength of light emitted from the nano-rods located on the second region.
청구항 20에 있어서,
상기 제1 영역의 상부 또는 하부에 위치하는 파장변환부를 더 포함하는 발광 소자.
The method of claim 20,
And a wavelength conversion unit positioned above or below the first region.
청구항 20에 있어서,
상기 적어도 세 개의 제2 전극에 각각 연결되는 적어도 세 개의 질화물계 트랜지스터를 더 포함하고,
상기 제1 도전형 반도체층은 제4 높이를 갖는 제4 영역을 더 포함하며, 상기 적어도 세 개의 질화물계 트랜지스터는 상기 제4 영역 상에 위치하는 발광 소자.
The method of claim 20,
Further comprising at least three nitride-based transistors each connected to the at least three second electrodes,
Wherein the first conductivity type semiconductor layer further comprises a fourth region having a fourth height, and the at least three nitride-based transistors are located on the fourth region.
KR1020150100194A 2015-07-15 2015-07-15 Display apparatus including light emitting device KR102384663B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150100194A KR102384663B1 (en) 2015-07-15 2015-07-15 Display apparatus including light emitting device
KR1020220029406A KR102661387B1 (en) 2015-07-15 2022-03-08 Display apparatus including light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150100194A KR102384663B1 (en) 2015-07-15 2015-07-15 Display apparatus including light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220029406A Division KR102661387B1 (en) 2015-07-15 2022-03-08 Display apparatus including light emitting device

Publications (2)

Publication Number Publication Date
KR20170010132A true KR20170010132A (en) 2017-01-26
KR102384663B1 KR102384663B1 (en) 2022-04-22

Family

ID=57992846

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150100194A KR102384663B1 (en) 2015-07-15 2015-07-15 Display apparatus including light emitting device
KR1020220029406A KR102661387B1 (en) 2015-07-15 2022-03-08 Display apparatus including light emitting device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220029406A KR102661387B1 (en) 2015-07-15 2022-03-08 Display apparatus including light emitting device

Country Status (1)

Country Link
KR (2) KR102384663B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076221A (en) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 Micro led display panel and method of manufacturing the same
KR20200019215A (en) * 2017-06-30 2020-02-21 알레디아 Optoelectronic device with axial array of three-dimensional semiconductor structure
WO2021002598A1 (en) * 2019-07-02 2021-01-07 삼성디스플레이 주식회사 Light emitting element, manufacturing method of same, and display device
JP2021512501A (en) * 2018-02-06 2021-05-13 アレディア Photoelectronic devices and manufacturing methods with electronic components at the level of the back surface of the substrate
KR102335625B1 (en) * 2020-07-15 2021-12-07 순천대학교 산학협력단 Micro lighting emitting apparatus and method for manufacturing the same
US11233185B2 (en) 2018-10-16 2022-01-25 Lg Display Co., Ltd. Display device and method of fabricating the same
KR102415405B1 (en) * 2021-03-30 2022-06-29 한양대학교 에리카산학협력단 Display device using nano-wire type light emiting diode
WO2023277302A1 (en) * 2021-06-30 2023-01-05 삼성전자주식회사 Inorganic light emitting diode, display module, and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049061A1 (en) * 2022-08-31 2024-03-07 서울바이오시스주식회사 Pixel element, and display device comprising same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100039610A (en) * 2008-10-08 2010-04-16 삼성전자주식회사 Display panel
KR20140025055A (en) * 2012-08-21 2014-03-04 엘지전자 주식회사 Display device using semiconductor light emitting device and method of fabricating the same
KR20140096980A (en) * 2013-01-29 2014-08-06 삼성전자주식회사 Manufacturing methdo of nano sturucture semiconductor light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102057725B1 (en) * 2013-07-12 2019-12-19 엘지이노텍 주식회사 Light emitting device and light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100039610A (en) * 2008-10-08 2010-04-16 삼성전자주식회사 Display panel
KR20140025055A (en) * 2012-08-21 2014-03-04 엘지전자 주식회사 Display device using semiconductor light emitting device and method of fabricating the same
KR20140096980A (en) * 2013-01-29 2014-08-06 삼성전자주식회사 Manufacturing methdo of nano sturucture semiconductor light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019215A (en) * 2017-06-30 2020-02-21 알레디아 Optoelectronic device with axial array of three-dimensional semiconductor structure
KR20190076221A (en) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 Micro led display panel and method of manufacturing the same
KR20230038169A (en) * 2017-12-22 2023-03-17 엘지디스플레이 주식회사 Micro led display panel and method of manufacturing the same
JP2021512501A (en) * 2018-02-06 2021-05-13 アレディア Photoelectronic devices and manufacturing methods with electronic components at the level of the back surface of the substrate
US11233185B2 (en) 2018-10-16 2022-01-25 Lg Display Co., Ltd. Display device and method of fabricating the same
WO2021002598A1 (en) * 2019-07-02 2021-01-07 삼성디스플레이 주식회사 Light emitting element, manufacturing method of same, and display device
KR102335625B1 (en) * 2020-07-15 2021-12-07 순천대학교 산학협력단 Micro lighting emitting apparatus and method for manufacturing the same
KR102415405B1 (en) * 2021-03-30 2022-06-29 한양대학교 에리카산학협력단 Display device using nano-wire type light emiting diode
WO2023277302A1 (en) * 2021-06-30 2023-01-05 삼성전자주식회사 Inorganic light emitting diode, display module, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20220035892A (en) 2022-03-22
KR102384663B1 (en) 2022-04-22
KR102661387B1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
KR102661387B1 (en) Display apparatus including light emitting device
US10964679B2 (en) Display apparatus and method of manufacturing the same
KR102467420B1 (en) Display apparatus and method of manufacturing the same
EP3036969B1 (en) Display device using semiconductor light emitting device
JP2020532820A (en) Array board and display device
KR102395993B1 (en) Display apparatus
US20210005794A1 (en) Method of manufacturing light emitting device package and method of manufacturing display panel using the same
US11670737B2 (en) Display device
KR102145207B1 (en) Light emitting device, backlight unit and display apparatus
US11824051B2 (en) Display device and tiled display device including the same
US10330977B2 (en) Display device
US20230215907A1 (en) Image display device manufacturing method and image display device
EP4024480A1 (en) Light emitting element, manufacturing method therefor and display device including same
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20220140189A1 (en) Nitride semiconductor light emitting device and display device using the same
US20220139889A1 (en) Display apparatus
US20220069167A1 (en) Display device
US20220028964A1 (en) Display device and tiled display device including the same
US20230123503A1 (en) Light-emitting device and display comprising same
US20230207768A1 (en) Image display device manufacturing method and image display device
US20230223496A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230253374A1 (en) Display device and method of manufacturing the same
US20230066350A1 (en) Light emitting element and display device including the same
US20230261144A1 (en) Display device
KR20230109199A (en) Display device and method of manufacturing for the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent