KR102335625B1 - Micro lighting emitting apparatus and method for manufacturing the same - Google Patents
Micro lighting emitting apparatus and method for manufacturing the same Download PDFInfo
- Publication number
- KR102335625B1 KR102335625B1 KR1020200087604A KR20200087604A KR102335625B1 KR 102335625 B1 KR102335625 B1 KR 102335625B1 KR 1020200087604 A KR1020200087604 A KR 1020200087604A KR 20200087604 A KR20200087604 A KR 20200087604A KR 102335625 B1 KR102335625 B1 KR 102335625B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanorods
- light emitting
- electrode part
- layer
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 마이크로 발광장치 및 마이크로 발광장치 제조방법에 관한 것으로, 보다 상세하게는 접합 특성이 향상된 고품질의 마이크로 발광장치 및 마이크로 발광장치 제조방법에 관한 것이다.The present invention relates to a micro light emitting device and a method for manufacturing a micro light emitting device, and more particularly, to a high quality micro light emitting device with improved bonding characteristics and a method for manufacturing a micro light emitting device.
마이크로 발광장치는 2차원적으로 배열된 복수의 발광 픽셀로 이루어지며, 배열된 발광 픽셀은 전기적인 제어를 통해 선택적으로 개별 점멸될 수 있다. 마이크로 발광장치는 각각의 발광 픽셀이 개별적으로 스위칭소자에 의해 구동되는 방식으로, 기판 상에 매트릭스 패턴으로 형성된 각각의 발광 픽셀에 공급되는 전압을 스위칭하는 스위칭소자를 구비하고, 스위칭소자에 전기 신호를 공급하는 구동 회로를 포함하는 회로부를 포함한다. 여기서, 스위칭소자는 예를 들어, CMOS(Complementary metal-oxide semiconductor) 또는 박막 트랜지스터(TFT, Thin film transistor)로 형성될 수 있다.The micro light emitting device includes a plurality of two-dimensionally arranged light emitting pixels, and the arranged light emitting pixels can be individually flickered selectively through electrical control. The micro light emitting device is provided with a switching device for switching the voltage supplied to each light emitting pixel formed in a matrix pattern on a substrate in such a way that each light emitting pixel is individually driven by a switching device, and applies an electrical signal to the switching device It includes a circuit unit including a driving circuit for supplying it. Here, the switching device may be formed of, for example, a complementary metal-oxide semiconductor (CMOS) or a thin film transistor (TFT).
이러한 마이크로 발광장치를 제조하는 방법으로 사용되는 플립칩 본딩은 기판을 뒤집어 회로부에 접속함으로써 기판의 전면적에 스위칭소자를 배열할 수 있어 마이크로 발광장치에 적용하기 용이하며, 전기적인 접속 길이가 짧아 전기적, 기계적 특성이 우수한 장점을 가지고 있다.Flip-chip bonding used as a method of manufacturing such a micro light emitting device is easy to apply to a micro light emitting device because it can arrange switching elements over the entire area of the board by turning the board over and connecting to the circuit part. It has excellent mechanical properties.
그러나 플립칩 본딩에 있어 문제시되는 것은 기판의 휘어짐(warpage)로 인한 수율의 저하이다. 가벼운 무게, 낮은 유전 상수 등의 장점를 나타내는 유기 기판의 경우 열팽창 계수가 상대적으로 높고 상온에서의 초기 상태에서도 오목하거나 볼록한 모양으로 수직 방향으로 수 내지 수십 μm가량의 간극이 발생하며, 전극부 사이가 전기적으로 접속되지 못하고 접속 불량에 의한 마이크로 발광장치의 신뢰성 및 품질이 저하될 수 있다.However, a problem in flip chip bonding is a decrease in yield due to warpage of the substrate. In the case of organic substrates that exhibit advantages such as light weight and low dielectric constant, the coefficient of thermal expansion is relatively high, and even in the initial state at room temperature, a gap of several to tens of μm occurs in the vertical direction in a concave or convex shape, and there is an electrical gap between the electrodes. is not connected, and the reliability and quality of the micro light emitting device may be deteriorated due to poor connection.
이에, 마이크로 발광장치를 제조하기 위한 플립칩 본딩 시 가압 또는 가열에 의해 기판이 기울어지거나, 마이크로 발광장치의 고유의 휨 특성으로 인해 각 기판의 전극부 사이에 간극이 발생하는 경우에도 전기적 접속을 유지할 수 있는 마이크로 발광장치 및 마이크로 발광장치 제조방법이 필요하다.Accordingly, electrical connection is maintained even when the substrate is tilted by pressure or heating during flip-chip bonding for manufacturing a micro light emitting device, or when a gap occurs between the electrodes of each substrate due to the inherent bending characteristics of the micro light emitting device. There is a need for a micro light emitting device and a method for manufacturing the micro light emitting device.
본 발명은 접합 특성이 향상된 고품질의 마이크로 발광장치 및 마이크로 발광장치 제조방법에 관한 것이다.The present invention relates to a high-quality micro light emitting device with improved bonding characteristics and a method for manufacturing the micro light emitting device.
본 발명의 실시예에 따른 마이크로 발광장치는 선택적으로 전기신호를 전달하는 스위칭소자와, 상기 스위칭소자와 전기적으로 연결되는 제1 전극부를 구비하는 회로부; n형 반도체층, 활성층, p형 반도체층을 포함하는 반도체 적층구조물과, 상기 반도체 적층구조물과 전기적으로 연결되는 제2 전극부를 구비하는 발광부; 상기 제1 전극부와 상기 제2 전극부의 사이에 제공되는 도전성 접합층; 및 상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 제공되어, 상기 도전성 접합층에 적어도 부분적으로 삽입되는 복수의 나노로드;를 포함할 수 있다.A micro light emitting device according to an embodiment of the present invention includes: a circuit unit including a switching element for selectively transmitting an electric signal, and a first electrode unit electrically connected to the switching element; a light emitting unit having a semiconductor laminate structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and a second electrode unit electrically connected to the semiconductor laminate; a conductive bonding layer provided between the first electrode part and the second electrode part; and a plurality of nanorods provided on one of the first electrode part and the second electrode part and inserted at least partially into the conductive bonding layer.
상기 복수의 나노로드 각각의 강도는 상기 도전성 접합층의 강도보다 같거나 클 수 있다.The strength of each of the plurality of nanorods may be equal to or greater than the strength of the conductive bonding layer.
상기 복수의 나노로드 각각은, 직경보다 길이가 더 긴 막대형상일 수 있다.Each of the plurality of nanorods may have a rod shape having a length greater than a diameter.
단위평면적 당 상기 복수의 나노로드의 유효 평면적 밀도는 0%보다는 크고 80% 이하일 수 있다.The effective planar density of the plurality of nanorods per unit area may be greater than 0% and less than or equal to 80%.
상기 복수의 나노로드는 금속물질 또는 도전성 산화물로 이루어질 수 있다.The plurality of nanorods may be made of a metal material or a conductive oxide.
상기 복수의 나노로드 각각은, 나노로드의 몸체를 제공하는 나노로드 몸체부 및 상기 나노로드 몸체부의 표면을 도포하는 금속 코팅층을 포함할 수 있다.Each of the plurality of nanorods may include a nanorod body providing a body of the nanorod and a metal coating layer coating a surface of the nanorod body.
상기 복수의 나노로드가 제공되는 상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 형성되어, 상기 복수의 나노로드의 핵생성 위치를 제공하는 시드층을 더 포함할 수 있다.It may further include a seed layer formed on any one electrode part of the first electrode part or the second electrode part provided with the plurality of nanorods to provide a nucleation location of the plurality of nanorods. .
상기 복수의 나노로드가 제공되는 상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 제공되어, 상기 복수의 나노로드의 형성면을 정의하는 커버층을 더 포함할 수 있다.A cover layer provided on any one of the first electrode part and the second electrode part on which the plurality of nanorods are provided, and defining a formation surface of the plurality of nanorods may be further included.
상기 도전성 접합층은 땜납물질 또는 액체금속으로 이루어질 수 있다.The conductive bonding layer may be made of a solder material or a liquid metal.
상기 발광부는 상기 반도체 적층구조물에 적층면을 제공하는 기판을 더 구비할 수 있다.The light emitting unit may further include a substrate providing a laminated surface to the semiconductor laminated structure.
상기 스위칭소자는 이차원적으로 배열되도록 복수개 제공되고, 상기 반도체 적층구조물은 복수개의 상기 스위칭소자에 대응하도록, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며, 복수개의 상기 반도체 적층구조물 각각은, 대응하는 스위칭소자에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 단위 발광셀일 수 있다.A plurality of the switching elements are provided to be two-dimensionally arranged, and a plurality of the semiconductor laminate structures are provided to correspond to the plurality of switching elements and are two-dimensionally arranged to form a micro LED array, each of the plurality of the semiconductor laminate structures, It may be a unit light emitting cell of a micro LED array that can be individually flickered by a corresponding switching element.
본 발명의 다른 실시예에 따른 마이크로 발광장치 제조방법은, 선택적으로 전기신호를 전달하는 스위칭소자와, 상기 스위칭소자와 전기적으로 연결되는 제1 전극부를 구비하는 회로부를 준비하는 과정; n형 반도체층, 활성층, P형 반도체층을 포함하는 반도체 적층구조물과, 상기 반도체 적층구조물과 전기적으로 연결되는 제2 전극부를 구비하는 발광부를 준비하는 과정; 상기 제1 전극부 또는 상기 제2 전극부 중에 선택된 어느 하나의 전극부 상에 도전성 접합층을 형성하는 과정; 상기 제1 전극부와 상기 제2 전극부 중에 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드를 형성하는 과정; 상기 제1 전극부와 상기 제2 전극부가 서로 대향하도록 상기 회로부와 상기 발광부를 정렬시키는 과정; 및 상기 회로부와 상기 발광부 사이의 간격을 좁혀, 상기 복수의 나노로드를 적어도 부분적으로 상기 도전성 접합층에 삽입시키면서 상기 제1 전극부와 상기 제2 전극부를 접합시키는 과정;을 포함할 수 있다.A method of manufacturing a micro light emitting device according to another embodiment of the present invention comprises the steps of: preparing a circuit unit including a switching element selectively transmitting an electric signal, and a first electrode unit electrically connected to the switching element; preparing a light emitting part having a semiconductor stacked structure including an n-type semiconductor layer, an active layer, and a P-type semiconductor layer, and a second electrode part electrically connected to the semiconductor stacked structure; forming a conductive bonding layer on any one of the first electrode part and the second electrode part; forming a plurality of nanorods on the other electrode part that is not selected among the first electrode part and the second electrode part; aligning the circuit part and the light emitting part so that the first electrode part and the second electrode part face each other; and narrowing the gap between the circuit part and the light emitting part, and bonding the first electrode part and the second electrode part while at least partially inserting the plurality of nanorods into the conductive bonding layer.
상기 복수의 나노로드를 형성하는 과정은, 상기 제1 전극부 또는 상기 제2 전극부 중 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드의 핵생성 위치를 제공하는 시드층을 형성하는 과정; 및 상기 시드층 상에 복수의 나노로드를 성장시키는 과정;을 포함할 수 있다.The process of forming the plurality of nanorods is a process of forming a seed layer providing nucleation positions of the plurality of nanorods on the remaining one electrode part that is not selected among the first electrode part or the second electrode part. ; and growing a plurality of nanorods on the seed layer.
상기 복수의 나노로드를 형성하는 과정은, 상기 제1 전극부 또는 상기 제2 전극부 중 선택되지 않은 나머지 하나의 전극부 상에 부분적으로 제공되어, 복수의 나노로드의 형성면을 정의하는 커버층을 형성하는 과정; 및 상기 형성면에 복수의 나노로드를 성장시키는 과정;을 포함할 수 있다.In the process of forming the plurality of nanorods, a cover layer is partially provided on the remaining one electrode portion that is not selected among the first electrode portion or the second electrode portion, and defines a surface on which the plurality of nanorods are formed. process of forming; and growing a plurality of nanorods on the formation surface.
상기 복수의 나노로드를 형성하는 과정 동안에, 상기 복수의 나노로드 각각은, 상기 나머지 하나의 전극부 상에서 전방으로 연장되며, 직경보다 길이가 더 긴 막대형상으로 형성될 수 있다.During the process of forming the plurality of nanorods, each of the plurality of nanorods may be formed in a rod shape extending forward on the other electrode part and having a length longer than a diameter.
상기 복수의 나노로드를 형성하는 과정 동안에, 단위평면적 당 상기 복수의 나노로드의 유효 평면적 밀도는 0%보다는 크고 80% 이하일 수 있다.During the process of forming the plurality of nanorods, the effective planar density of the plurality of nanorods per unit area may be greater than 0% and less than or equal to 80%.
상기 복수의 나노로드를 형성하는 과정은, 상기 복수의 나노로드 각각의 표면을 도포하는 금속 코팅층을 상기 복수의 나노로드 각각에 코팅하는 과정;을 포함할 수 있다.The process of forming the plurality of nanorods may include a process of coating a metal coating layer for applying a surface of each of the plurality of nanorods to each of the plurality of nanorods.
상기 스위칭소자는 이차원적으로 배열되도록 복수개가 제공되고, 상기 반도체 적층구조물는 복수개의 상기 스위칭소자에 대응하여, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며, 복수개의 상기 반도체 적층구조물 각각은, 대응하는 스위칭소자에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 발광셀일 수 있다. A plurality of the switching elements are provided to be two-dimensionally arranged, and a plurality of the semiconductor laminate structures are provided to correspond to the plurality of switching elements and are two-dimensionally arranged to form a micro LED array, It may be a light emitting cell of a micro LED array that can be individually flickered by a corresponding switching element.
본 발명의 실시예에 따른 마이크로 발광장치 및 마이크로 발광장치 제조방법은 전극부와 도전성 접합층 사이에 복수개의 나노로드를 제공하여, 플립칩 본딩의 접합 특성을 더욱 향상시킬 수 있고, 이에 신뢰성이 향상된 마이크로 발광장치를 제공할 수 있다.The micro light emitting device and the method of manufacturing the micro light emitting device according to an embodiment of the present invention provide a plurality of nanorods between the electrode part and the conductive bonding layer, thereby further improving the bonding characteristics of flip chip bonding, and thus reliability is improved. A micro light emitting device may be provided.
특히, 본 발명의 실시예에 따른 마이크로 발광장치 및 마이크로 발광장치 제조방법은 복수개의 발광셀과 복수개의 스위칭소자 각각을 접합시켜 복수개의 발광셀을 개별적으로 점멸할 수 있는 마이크로 어레이 엘이디에서, 플립칩 본딩의 가열 또는 가압에 의해 기판이 기울어지거나, 마이크로 발광 장치의 고유의 휨 특성으로 인해 회로부와 발광부 사이에 간극이 발생하더라도 접합되지 않는 부분이 생기는 것을 방지할 수 있고, 마이크로 발광장치의 신뢰성을 향상시킬 수 있다.In particular, the micro light emitting device and the method for manufacturing the micro light emitting device according to the embodiment of the present invention include a flip chip in a micro array LED capable of individually flickering a plurality of light emitting cells by bonding a plurality of light emitting cells and a plurality of switching elements, respectively. Even if the substrate is tilted by heating or pressurization of bonding or a gap occurs between the circuit part and the light emitting part due to the inherent bending characteristics of the micro light emitting device, it is possible to prevent the non-bonding part from occurring, and to improve the reliability of the micro light emitting device. can be improved
이때, 단위평면적 당 상기 복수개의 나노로드의 유효 평면적 밀도는 0% 보다는 크고 80% 이하로 제공함으로써, 상기 나노로드 각각이 독립적으로 기능할 수 있으며, 도전성 접합부에 삽입되는 것을 용이하게 하여, 더욱 신뢰성있는 전기적 연결을 제공할 수 있고, 이에, 마이크로 발광장치의 신뢰성을 향상시킬 수 있다.At this time, the effective planar density of the plurality of nanorods per unit area is greater than 0% and 80% or less, so that each of the nanorods can function independently and easily inserted into the conductive junction, resulting in more reliability It is possible to provide an electrical connection in which there exists, and thus, the reliability of the micro light emitting device can be improved.
또한, 상기 복수의 나노로드부의 핵생성 위치를 제공하는 시드층을 제공함으로써, 상기 나노로드와 상기 전극부의 접합성을 향상시킬 수 있고, 상기 나노로드가 형성되는 나노로드 형성면을 정의하는 커버부를 제공함으로써, 상기 시드층에만 복수의 나노로드를 형성시킬 수 있으며, 불필요한 위치에 나노로드가 형성되어 발광장치가 오작동하는 것을 방지할 수 있다.In addition, by providing a seed layer providing a nucleation location of the plurality of nanorods, bonding properties between the nanorods and the electrode can be improved, and a cover section defining a nanorod formation surface on which the nanorods are formed is provided. Accordingly, it is possible to form a plurality of nanorods only in the seed layer, and it is possible to prevent the light emitting device from malfunctioning due to the nanorods being formed at unnecessary positions.
한편, 본 발명의 다른 실시예에 따른 마이크로 발광장치는 복수개의 스위칭소자가 복수개의 반도체 적층구조물과 연결되고, 복수개의 반도체 적층구조물이 개별적으로 점멸할 수 있게 제공되어, 마이크로 엘이디 단위 발광셀로서 기능할 수 있으며, 디스플레이 장치로서 제공될 수 있다.On the other hand, in the micro light emitting device according to another embodiment of the present invention, a plurality of switching elements are connected to a plurality of semiconductor stacked structures, and the plurality of semiconductor stacked structures are provided so that they can blink individually, so as to function as a micro LED unit light emitting cell. and may be provided as a display device.
그리고 본 발명의 다른 실시예에 따른 마이크로 발광장치 제조방법은 회로부와 발광부를 대향시키고 간격을 좁혀 접합시킴으로써, 상기 나노로드를 상기 도전성 접합부에 삽입시킬 수 있고, 이에, 상기 나노로드부를 통해 회로부와 발광부 사이의 간극을 보상할 수 있으며, 신뢰성이 향상된 마이크로 발광장치를 제조할 수 있다.And, in the method for manufacturing a micro light emitting device according to another embodiment of the present invention, the nanorods can be inserted into the conductive junction part by bonding the circuit part and the light emitting part to face each other and narrowing the gap, and thus, the circuit part and light emission through the nanorod part It is possible to compensate for the gap between the parts, and it is possible to manufacture a micro light emitting device with improved reliability.
도 1은 본 발명의 실시예에 따른 마이크로 발광장치를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 마이크로 발광장치를 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 공정조건에 따른 복수의 나노로드의 평면 미세구조 및 직경의 변화를 나타낸 사진.
도 4는 본 발명의 실시예에 따른 발광부를 나타낸 단면도.
도 5는 본 발명의 다른 실시예에 따른 시드층 및 커버층을 사용하여 복수의 나노로드를 형성하는 과정을 나타낸 도면.1 is a cross-sectional view showing a micro light emitting device according to an embodiment of the present invention.
2 is a cross-sectional view showing a micro light emitting device according to an embodiment of the present invention.
3 is a photograph showing changes in the planar microstructure and diameter of a plurality of nanorods according to process conditions according to an embodiment of the present invention.
4 is a cross-sectional view showing a light emitting unit according to an embodiment of the present invention.
5 is a view showing a process of forming a plurality of nanorods using a seed layer and a cover layer according to another embodiment of the present invention.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 설명 중, 동일 구성에 대해서는 동일한 참조부호를 부여하도록 하고, 도면은 본 발명의 실시예를 정확히 설명하기 위하여 크기가 부분적으로 과장될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only these embodiments allow the disclosure of the present invention to be complete, and the scope of the invention to those of ordinary skill in the art completely It is provided to inform you. In the description, the same reference numerals are assigned to the same components, and the sizes of the drawings may be partially exaggerated in order to accurately describe the embodiments of the present invention, and the same reference numerals refer to the same elements in the drawings.
도 1은 본 발명의 실시예에 따른 마이크로 발광장치를 나타낸 단면도이고, 도 2는 본 발명의 실시예에 따른 마이크로 발광장치를 나타낸 단면도이다.1 is a cross-sectional view showing a micro light-emitting device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a micro light-emitting device according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 마이크로 발광장치는 선택적으로 전기신호를 전달하는 스위칭소자(110)와, 상기 스위칭소자(110)와 전기적으로 연결되는 제1 전극부(120)를 구비하는 회로부(100); n형 반도체층(211), 활성층(212), p형 반도체층(213)을 포함하는 반도체 적층구조물(210)과, 상기 반도체 적층구조물(210)과 전기적으로 연결되는 제2 전극부(220)를 구비하는 발광부(200); 상기 제1 전극부(120)와 상기 제2 전극부(220)의 사이에 제공되는 도전성 접합층(300);을 포함할 수 있다.1 and 2, the micro light emitting device according to an embodiment of the present invention includes a
스위칭소자(110)는 전기 회로에 의해 전기신호를 공급받아 상기 전기신호를 차단 또는 전달할 수 있도록 제공되는 소자로써, 상기 스위칭소자(110)는 발광부(200)와 오믹 접속(Ohmic contact)하며 외부로부터 제공받은 전기신호에 따라 상기 발광부(200)의 점멸을 온오프 제어할 수 있다. 예를 들어, CMOS(Complementary metal-oxide semiconductor) 또는 TFT(Thin film transistor) 등의 반도체소자를 사용할 수 있으며, 특별히 한정하지 않는다. 여기서 상기 스위칭소자(110)는 소스, 드레인과 게이트 구조체를 포함할 수 있다. 드레인과 소스 간에 전압을 가하면 게이트 구조체를 통해 전류가 흐르며, 역방향으로 전압을 가하면 전류가 제한된다.The
제1 전극부(120)는 상기 스위칭소자(110)와 전기적으로 접속될 수 있고, 전도성의 물질로 형성되어 상기 스위칭소자(110)가 다른 부품과 전기적으로 연결될 수 있도록 단자로써 기능할 수 있다. 이때, 상기 스위칭소자(110)는 소스, 드레인, 게이트 구조체를 포함하므로, 상기 제1 전극부(120) 또한 소스, 드레인, 게이트 구조체 3개의 전극부를 포함할 수 있다. 이에, 예를 들어, Ag, Al, Au, Cr, Cu, Ir, Mg, Nd, Ni, Pd, Pt, Rh, Ti, W 등에서 선택된 어느 하나의 금속 또는 둘 이상의 합금으로 이루어질 수 있으나, 이에 특별히 한정하지 않는다. The
반도체 적층구조물(210)은 발광다이오드로서 기능하기 위해 제공되며, 상기 스위칭소자(110)로부터 전기신호를 제공받아 발광할 수 있다. 발광다이오드는 전류가 가해지면 n형 반도체층(211)과 p형 반도체층(213)의 접합부분인 활성층(212)에서 전자와 정공의 재결합에 의해 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 또한, 긴 수명과 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기때문에 그 수요가 지속적으로 증가하고 있다.The
그리고 발광 다이오드는 종래의 백열전구나 형광등과 같은 조명과는 달리 초소형, 저소비 전력, 고효율, 친환경 등의 많은 장점을 보유하고 있어, 최근에는 대형 디스플레이 및 자동차용 조명 등까지도 그 영역을 넓혀나가고 있는 추세이다. And, unlike conventional lighting such as incandescent light bulbs or fluorescent lamps, light emitting diodes have many advantages such as ultra-small size, low power consumption, high efficiency, and eco-friendliness. .
n형 반도체층(211)은 적층면 상에 형성될 수 있고, 예를 들어, 질화갈륨계 반도체 물질로 이루어질 수 있다. 보다 구체적으로는 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용할 수 있으나 이에 한정하지 않는다.The n-
활성층(212)은 n형 반도체 상에 형성될 수 있고, 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있다. 그리고 활성층(212)은 n형 반도체층(211)과 p형 반도체층(213)에 전압이 인가되거나 전류가 공급되는 경우에 발광할 수 있다.The
p형 반도체층(213)은 활성층(212) 상에 형성될 수 있고, 질화갈륨계 반도체 물질로 이루어질 수 있다. 보다 구체적으로, p형 반도체층(213)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 Mg, Zn, Be 등을 사용할 수 있으며 특별히 한정하지 않는다. p형 반도체층(213)과 활성층(212)의 일부는 식각으로 제거될 수 있으며, 이를 통해 저면에 n형 반도체층(211)의 일부를 노출시킬 수 있다.The p-
이때, 반도체 구조물은 화학기상 증착법 및 전자빔 증착법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다. 여기서, 리프트 오프방식이란 포토레지스트(PR)를 도포하고 증착 영역에 스폿 모양의 자외선을 조사하여 현상함으로써 포토레지스트(PR)를 제거한 후에 크롬 등의 증착막(또는 차광막)을 증착하여 포토레지스트(PR)와 함께 비증착 영역의 증착막(예를 들어, 크롬)을 제거하는 것을 말한다. In this case, the semiconductor structure may be formed by a known deposition method such as chemical vapor deposition and electron beam deposition, or a process such as sputtering. Here, the lift-off method is to remove the photoresist (PR) by applying photoresist (PR), irradiating spot-shaped ultraviolet rays to the deposition area, and developing the photoresist (PR) by depositing a deposition film (or light-shielding film) such as chromium. together with the removal of the deposited film (eg, chromium) in the non-deposited region.
제2 전극부(220)는 상기 반도체 적층구조물(210)과 전기적으로 접속될 수 있고, 전도성의 물질로 형성되어 상기 반도체 적층구조물(210)이 다른 부품과 전기적으로 연결될 수 있도록 단자로써 기능할 수 있다. 이때, 상기 반도체 적층구조물(210)은 n형 반도체층(211) 및 p형 반도체층(213)을 포함하므로, 상기 제2 전극부(220) 또한 n형 전극부, p형 전극부 2가지의 전극부를 포함할 수 있다. 이에, 예를 들어, Ag, Al, Au, Cr, Cu, Ir, Mg, Nd, Ni, Pd, Pt, Rh, Ti, W 등에서 선택된 어느 하나의 금속 또는 둘 이상의 합금으로 이루어질 수 있으나, 이에 특별히 한정하지 않는다. The
도전성 접합층(300)은 상기 제1 전극부와 상기 제2 전극부 사이를 전기적으로 접속시키기 위해 제공되며, 일반적으로 솔더링(Soldering)에 의해 생성된다. 이때, 상기 전극부 사이를 전기적으로 접속시켜야 하며, 마이크로 발광장치의 반도체 사이를 접속시켜야함을 고려하여, 전기 전도도가 높은 물질인 예를 들어, Sn, Ag, Cu, In, Pb 중 하나라도 포함하는 물질 등을 사용할 수 있으며 여기서는 특별히 한정하지 않는다.The
상기 발광부(200)와 상기 회로부(100) 사이에 열전도성 물질이 충진되는 언더필층(700)이 제공될 수 있다. 여기서 언더필(underfill) 기술이란 CSP, BGA, Filp chip, 단위 발광 유닛 등의 발광다이오드 패키지 밑을 열전도도가 우수한 열전도성 물질이나 절연 수지 등을 이용하여 메우는 공법이며, 이러한 언더필 기술은 물리적 충격이나 열적 충격을 많이 받는 소자 등에서 사용될 수 있다. An
이때, 언더필층(700)을 이루는 물질은 에폭시 수지, 경화제, 충진제, 첨가제의 종류나 함유량에 따라 각기 다른 열팽창계수, 저항, 열전도성 내수성, 점성 등의 특성을 포함할 수 있는데, 예를 들어, 에폭시 수지 등의 경화제나 Al2O3, BN, AlN 등 우수한 열전도도를 가지는 열전도성 물질 중에서 적어도 어느 하나를 포함하여 형성할 수 있다.At this time, the material constituting the
이러한 언더필층(700)을 상기 회로부(100)와 상기 발광부(200) 사이에 충진하여 사용하면 언더필층(700)으로 인해 기판에 형성된 마이크로 발광장치를 외부로부터 보호할 뿐만 아니라, 언더필층(700)을 통한 열전도도를 실질적으로 향상시켜 마이크로 발광장치의 방출 열에 의한 온도 변화에 따른 상기 회로부(100)와 상기 발광부(200)의 열팽창 변형을 저감할 수 있다. 또한, 상기 회로부(100)와 상기 발광부(200) 중 적어도 하나에서 충분히 낮은 온도를 유지할 수 있기 때문에 마이크로 발광장치의 성능 및 신뢰성을 향상시키고 수명을 연장시킬 수 있다.When the
한편, 본 발명의 실시예에 따른 마이크로 발광장치는 상기 언더필층(700)이 필요에 따라 제공되지 않을 수도 있으므로, 상기 언더필층(700)은 필수적인 구성요소가 아닐 수 있으며, 이에 특별히 한정하지 않는다.Meanwhile, in the micro light emitting device according to an embodiment of the present invention, the
그리고, 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 제공되어, 상기 도전성 접합층(300)에 적어도 부분적으로 삽입되는 복수의 나노로드(400);를 포함할 수 있다. 나노로드(400)는 나노미터(nm) 단위의 직경과 길이를 가지는 막대형상의 구조체이며, 기존의 벌크소재에서 볼 수 없었던 다양한 물리적 화학적 장점을 가지고 있다. In addition, a plurality of
본 발명의 실시예에 따른 마이크로 발광장치는 제1 전극부(120)와 제2 전극부(220) 중 어느 하나의 상에 상기 나노로드(400)를 제공하고 접합층(300)에 삽입되도록 하여 접합층(300)을 이용한 접속에 추가적으로 연결지점을 제공함으로써, 접합 특성을 향상시킬 수 있으며, 마이크로 발광장치의 신뢰성을 향상시킬 수 있다.In the micro light emitting device according to an embodiment of the present invention, the
여기서 상기 복수의 나노로드(400)는 예를 들어, 도 1의 (a)와 같이 제1 전극부(120)의 상에 제공되어 회로부(100)에 포함되거나, 도 1의 (b)와 같이 제2 전극부(220)에 형성되어 발광부(200)에 제공될 수 있으나 전기적으로 접속시킬 수 있으면 족하고, 이에 특별히 한정하지 않는다.Here, the plurality of
그리고, 본 발명의 실시예에 따른 마이크로 발광장치는 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210)이 이차원적으로 배열되어 각각의 어레이를 이루고 각각 개별적으로 연결된 마이크로 어레이 발광장치일 수 있다. 이러한 마이크로 어레이 발광장치에서는 하나의 반도체 적층구조물(210)이 하나의 발광셀로서 기능할 수 있고, 복수개의 스위칭소자(110)에 의해 개별적으로 점멸됨에 따라 원하는 발광 패턴을 형성할 수 있다.In addition, the micro light emitting device according to an embodiment of the present invention may be a micro array light emitting device in which a plurality of switching
이때, 상기 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210) 각각을 전기적으로 접속시키기 위하며, 상기 발광부(200)를 뒤집어 상기 회로부(100)에 접속하는 플립칩(Flip chip) 본딩에 의해 접속될 수 있다. 이에, 전면적에 반도체 적층구조물(210)을 배열할 수 있어, 복수개의 반도체 적층구조물(210) 즉, 복수개의 발광셀을 필요로 하는 마이크로 어레이 발광장치에 적용하기 용이하며, 전기적인 접속 길이가 짧아 전기적, 기계적 특성이 우수한 장점을 나타낼 수 있다.At this time, in order to electrically connect each of the plurality of switching
여기서 마이크로 어레이된 복수개의 발광셀, 즉, 복수개의 반도체 적층구조물(210) 각각은, 예를 들어, n형 반도체층(211)이 각각 존재하며, 각 단위 반도체 적층 구조물(210)을 전기적으로 분리할 수 있게 되어, 효율적인 전류 주입을 통한 우수한 전기적 특성 및 균일한 발광을 얻을 수 있다. 또는, 하나의 단에 나열배치된 복수개의 반도체 적층구조물(210)이 하나의 n형 반도체층(211)을 공유하며 반도체 적층구조물(210) 간의 간격을 최소화할 수도 있으나, 이에 특별히 한정하지 않는다.Here, in each of the plurality of microarrayed light emitting cells, that is, each of the plurality of semiconductor stacked
상기 회로부(100) 및 상기 발광부(200)는 플립칩 본딩으로 접속될 수 있다. 하지만, 회로부(100)와 발광부(200)를 정렬하고 사이를 좁혀 가압 및 가열하며 각 전극부를 접합하는 플립칩 본딩 과정에 의해 상기 발광부(200)에 포함되는 기판은 가압 및 가열에 의해 변형이 일어날 수 있다. The
예를 들어, 도 2의 (a)와 같이 정렬이 흐트러지며 기판이 기울어질 수 있고, 또는 도 2의 (b)와 같이 마이크로 발광장치의 고유의 휨 특성의 원인으로 인해 발광부(200)와 회로부(100) 사이에 간극이 발생하며, 접속되지 않는 지점이 발생할 수 있다. 그리고 상기 간극을 발생하지 않도록 더욱 거리를 좁혀 가압할 경우, 이미 접속이 이루어진 전극부에는 큰 압력이 가해지며, 손상 또는 파괴가 발생할 수 있다. 이에 각 전극 간의 접속이 불완전해지며, 마이크로 발광장치의 신뢰성이 저하될 수 있는 문제가 발생할 수 있다.For example, as shown in (a) of FIG. 2, the alignment is disturbed and the substrate may be inclined, or as shown in FIG. A gap may occur between the
이에, 상기 간극을 보상할 수 있도록 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 복수의 나노로드(400)를 제공함으로써, 상기 회로부(100)와 상기 발광부(200) 사이에 간극이 발생하더라도 복수의 나노로드(400)에 의해 전기적 연결이 유지될 수 있고, 상기 회로부(100)와 상기 발광부(200) 사이의 전기적 연결을 더욱 신뢰성 있게 제공할 수 있으며, 마이크로 발광장치의 품질을 더욱 향상시킬 수 있다.Accordingly, by providing a plurality of
상기 복수의 나노로드(400) 각각의 강도는 상기 도전성 접합층(300)의 강도보다 같거나 클 수 있다. 상기 복수의 나노로드(400)는 간극을 보상하며 접속할 수 있도록 제공되어야하므로, 상기 접합층(300)과 물리적으로 연결될 수 있어야한다. 이에, 상기 접합층(300)에 상기 복수의 나노로드(400)가 적어도 부분적으로 삽입될 수 있도록, 상기 복수의 나노로드(400) 각각의 강도는 상기 도전성 접합층(300)의 강도보다 크거나 같을 수 있고, 이에, 상기 도전성 접합층(300)에 삽입될 수 있으며, 전기적으로도 접속될 수 있다.The strength of each of the plurality of
상기 나노로드(400)가 전술한 바와 같이 도전성 접합층(300)에 삽입되려면 삽입되는 면의 표면적이 낮을수록 표면저항이 낮아지며 같은 힘으로도 용이한 삽입이 가능할 수 있다.In order for the
이때, 상기 복수의 나노로드(400) 각각은, 직경보다 길이가 더 긴 막대형상일 수 있다. 상기 나노로드(400)는 직경이 작을수록 단위면적 당 가해지는 응력이 높아지며 상기 도전성 접합층(300)에 삽입되기 용이할 수 있다. 하지만, 상기 나노로드(400)의 직경이 너무 작아질 경우 나노로드(400)는 가해지는 하중을 버티기 어려워질 수 있고, 이에 상기 도전성 접합층(300)에 삽입되기 어려워질 수 있다. 또한 상기 나노로드(400)는 전기적 접속을 위해 전자를 전달할 수 있어야 하므로 직경이 너무 얇게 제공되면 이러한 전자의 전달 기능을 수행하기 어려워질 수 있다.In this case, each of the plurality of
따라서 바람직하게는 상기 나노로드(400)는 50 nm 내지 1 μm의 직경을 나타낼 수 있고, 상기 도전성 접합층(300)에 삽입되기 용이할 수 있으며, 삽입 시 파손되지 않을 수 있다. 더욱 바람직하게는 100nm 내지 300nm의 직경을 나타내며, 상기 도전성 접합층(300)에 삽입되기 더욱 용이할 수 있고, 구조적으로 더욱 안정적일 수 있으므로, 마이크로 발광장치의 품질을 더욱 향상시킬 수 있다.Therefore, preferably, the
도 3은 본 발명의 실시예에 따른 공정조건에 따른 복수의 나노로드(400)의 평면 미세구조 및 직경의 변화를 나타낸 사진이다.3 is a photograph showing changes in the planar microstructure and diameter of a plurality of
도 3을 참조하면, 단위평면적 당 상기 복수의 나노로드(400)의 유효 평면적 밀도는 0%보다는 크고 80% 이하일 수 있다. 여기서, 도 3의 복수의 나노로드(400)의 평면 미세구조 및 직경의 변화는, 공정시간을 일정하게 통제하고, 나노로드를 형성하기 위한 원료물질의 농도(mol%) 조성을 증가시키는 공정조건에서 진행되었다. 이와 같이 공정조건을 간단히 변화하는 것에 의해서 나노로드(400)의 미세구조 및 직경을 변화시킬 수 있어서, 단위평면적당 나노로드(400)의 유효 평면적 밀도를 용이하게 조절하는 것이 가능하다. 이때, 상기 바람직한 직경을 나타내는 나노로드(400)는 전체면적에서 유효 면적이 너무 증가할 경우, 즉, 상기 복수의 나노로드(400)의 단면에서의 밀도가 80%보다 높으면 상기 나노로드(400)는 하나의 벌크(Bulk)와 같은 상태가 되어 각각이 독립적으로 작용하기 어려울 수 있다. 반면, 상기 나노로드(400)가 너무 적게 제공될 경우 전기 전도성이 필요량보다 부족해질 수 있다.Referring to FIG. 3 , the effective planar density of the plurality of
이에, 상기 나노로드(400)의 유효면적밀도는 바람직하게는 80 % 이하일 수 있고, 더욱 바람직하게는 10 % 내지 50 %를 나타낼 수 있다. 이에, 상기 복수의 나노로드(400) 각각이 독립적으로 기능할 수 있으며, 상기 도전성 접합층(300)에 용이하게 삽입될 수 있고, 전극간의 전기적 접속을 위해 필요한 전기 전도성을 충분히 제공할 수 있음으로서 접속의 신뢰성을 향상시킬 수 있다.Accordingly, the effective areal density of the
여기서, 상기 평면적이란 상기 복수의 나노로드(400)를 상면에서 바라본 평면도에서의 면적을 말하는 것이며, 단위 평면적이란 상기 평면적을 단위적으로 나타낸 것으로, 이때, 상기 단위 평면적에서 상기 복수의 나노로드(400)가 차지하는 총 면적이 유효단위 평면적이다.Here, the planar area refers to an area in a plan view of the plurality of
복수의 나노로드(400) 각각의 길이는 0.5μm 내지 20μm 일 수 있다. 복수의 나노로드(400) 각각은 상기 도전성 접합층에 삽입될 수 있도록 직경보다 길이가 더 긴 막대형상일 수 있음을 고려하여, 직경이 수 나노미터(nm) 내지 수십 나노미터(nm)일때, 길이는 수백 나노미터(nm)에서 수 마이크로미터(㎛)임이 바람직할 수 있다. Each of the plurality of
하지만, 상기 나노로드(400)가 0.5μm의 길이로 제공될 경우, 지나치게 짧은 길이를 나타내며, 상기 간극을 보상하기 어려울 수 있고, 20μm를 초과하여 지나치게 길게 제공될 경우 상기 도전성 접합층(300)을 모두 관통하고 상기 복수의 나노로드(400)가 성장한 면과 대향하는 전극부까지 도달하며, 대향하는 전극부에 손상을 입힐 수 있거나, 도전성 접합층(300)에 삽입 시 길이대비 작은 직경을 나타내며 부러지게 될 수 있으므로, 도전성 접합층(300)의 접합체 역할을 수행하기 어렵게 할 수 있다. 이에, 더욱 바람직하게는 1μm 내지 5μm로 제공될 수 있으며, 전극부에 손상을 입히지 않고도 접속할 수 있고, 전기적 접속을 더욱 안정적으로 유지하며, 간극을 보상하기에 충분한 길이로 제공될 수 있다.However, when the
그리고, 상기 복수의 나노로드(400)는 금속물질 또는 도전성 산화물로 이루어질 수 있다. 상기 복수의 나노로드(400)는 전극부 사이의 전기적 연결이 유지되도록 도전성을 나타내야할 수 있다. 또한, 상기 도전성 접합층(300)에 삽입될 수 있도록 상기 도전성 접합층(300)보다 높은 강도를 나타내야한다. 이에, 상기 나노로드(400)의 재료에는 예를 들어, Ni과 Cu 및 이를 포함하는 합금 등의 금속물질이 사용될 수 있다.In addition, the plurality of
한편, 본 발명의 실시예에 따른 마이크로 발광장치는, 나노로드(400)의 재료로 사용되는 물질로, 예를 들어, Al, Mg, Zn 등을 포함하는 도전성 산화물(oxide)일 수 있고, 성장면에 나노로드 핵(400`)을 제공하고 수열합성법으로 나노로드 핵(400`)을 일방향으로 성장시켜 나노로드(400)를 제조할 수 있다. On the other hand, the micro light emitting device according to the embodiment of the present invention, a material used as a material of the
예를 들어, 수열합성법으로 도전성 산화물인 ZnO로 이루어진 나노로드(400)를 형성하기 위해서는, ZnO를 합성하기 위한 용액인 Zinc nitrate hexahydrate [Zn(NO3)2·6H2O]와 Hexamethylenetetramine [(CH2)6N4]를 Vessel에 담고, 설정시간 동안, 온도, 압력, 교반 속도를 제어하며 ZnO로 이루어진 나노로드(400)를 성장시킬 수 있다.For example, to form the
여기서 더욱 구체적인 본 발명의 실시예에 따른 마이크로 발광장치의 제조방법은, ZnO로 이루어진 도전성 산화물 나노로드를 형성하기 위한 수열합성법은, 합성하고자 하는 물질의 수용액을 담는 Vessel에서 (CH2)6N4·6H2O를 DI water에 용해시켜, 상기 (CH2)6N4·6H2O가 포름알데히드(HCHO)와 암모니아(NH3)로 분해되고, 상기 암모니아(NH3)가 암모늄이온(NH4+)과 수산화 이온(OH-)으로 분해되는 과정; 상기 Vessel에 Zn(NO3)2·6H2O을 첨가하여 상기 Zn(NO3)2·6H2O로 부터 Zn2 +가 분해되고, 상기 암모늄이온(NH4+)과 수산화 이온(OH-)으로 분해되는 과정에서 발생한 OH-와 상기 Zn2 +가 이온 결합을 하여 Zn(OH)2가 합성되는 과정; 및 상기 합성된 Zn(OH)2에서 ZnO(S)가 석출되며, ZnO로 이루어진 도전성 산화물 나노로드가 형성되는 과정;을 포함할 수 있다.Here, in a more specific method of manufacturing a micro light emitting device according to an embodiment of the present invention, the hydrothermal synthesis method for forming a conductive oxide nanorod made of ZnO is performed in a vessel containing an aqueous solution of a material to be synthesized (CH 2 ) 6 N 4 ·6H 2 O is dissolved in DI water, the (CH 2 ) 6 N 4 ·6H 2 O is decomposed into formaldehyde (HCHO) and ammonia (NH 3 ), and the ammonia (NH 3 ) is an ammonium ion (NH4 + ) and the process of decomposition into hydroxide ions (OH - ); By the addition of Zn (NO 3) 2 · 6H 2 O to the Vessel The Zn (NO 3) 2 · Zn 2 + is decomposed from the 6H 2 O, the ammonium ion (NH4 +) and hydroxide ions (OH -) OH - and Zn 2 + generated in the process of decomposition into A process in which Zn(OH) 2 is synthesized by ionic bonding; and a process in which ZnO(S) is precipitated from the synthesized Zn(OH) 2 , and a conductive oxide nanorod made of ZnO is formed.
반면, 금속 나노로드(400)를 제조하기 위해서는, 예를 들어, 상기 설명한 수열합성법으로 형성된 ZnO 나노로드 상에 PR(Photo resist)을 증착하고, HCl(염산) 기반의 용액으로 ZnO 나노로드를 식각(Etching)하여 제거한다. 그리고, ZnO가 제거된 빈 공간이 제공되는 PR을 나노로드 몰드로 사용할 수 있다. 그 후 상기 PR(즉, 나노로드 몰드)에 Ni(니켈) 등의 금속물질을 전기 도금(electro deposition)하고, PR을 제거하여 최종적으로 Ni로 이루어진 금속 나노로드를 제작할 수 있다. 상기 도전성 산화물 나노로드 또는 금속 나노로드는 필요에 따라 선택적으로 사용될 수 있지만, 금속 나노로드를 제작하기 위해서는 도전성 산화물로 이루어진 나노로드에 비해 번거로운 추가 공정이 필요할 수 있는 문제점이 발생할 수 있다. On the other hand, in order to manufacture the
이에, 바람직하게는 상기 나노로드(400)는 산화물을 재료로 사용할 수 있으며, 금속 나노로드에 비해 제조공정의 용이할 수 있고, 강도 또한 금속물질에 비해 높게 제공될 수 있으므로, 상기 도전성 접합층(300)에 삽입되기에 더욱 적합한 강도를 나타낼 수 있으며, 마이크로 발광장치의 접합 특성을 더욱 향상시킬 수 있다.Accordingly, preferably, the
도 4는 본 발명의 실시예에 따른 발광부(200)를 나타낸 단면도이다.4 is a cross-sectional view illustrating a
도 4를 참조하면, 상기 복수의 나노로드 각각은, 나노로드의 몸체를 제공하는 나노로드 몸체부; 및 상기 나노로드 몸체부의 표면을 도포하는 금속 코팅층;을 포함할 수 있다. 상기 나노로드(400)가 산화물로 제공되는 경우 상기 나노로드(400)는 전극부 사이의 전기적 연결을 제공하기에 부족한 전기 전도도를 나타낼 수 있으며, 이에, 복수의 나노로드(400) 각각은 나노로드 몸체부(410)와 상기 나노로드 몸체부(410)의 표면에 전도성의 금속물질을 도포한 금속 코팅층(420)이 제공되어 충분한 전도성이 제공될 수 있으며, 전기적 접속의 신뢰성 향상과 충분한 강도 및 제조의 용이성이 제공될 수 있다. Referring to FIG. 4 , each of the plurality of nanorods may include a nanorod body providing a body of the nanorod; and a metal coating layer for coating the surface of the nanorod body. When the
한편, 상기 복수의 나노로드(400)가 제공되는 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 형성되어, 상기 복수의 나노로드(400)의 핵생성 위치를 제공하는 시드층(500)을 더 포함할 수 있다.On the other hand, the plurality of
이와 같이 상기 나노로드(400)를 제공하기 위해서는 상기 전극부 상에 예를 들어, 수열합성법으로 나노로드(400)를 형성시킬 수 있다. 이때, 상기 전극부는 일반적으로 Au(금) 등의 금속일 수 있고, 상기 나노로드(400)는 도전성 산화물일 수 있으므로, 이러한 이종 물질 간의 비 친밀성에 의해 상기 나노로드(400)가 상기 전극부의 상에 형성되기 어려울 수 있다.In order to provide the
따라서, 전극부와 나노로드 사이의 친밀성을 높히기 위해, 상기 나노로드(400)와 동종의 금속물질을 포함하는 도전성 금속산화물 또는 금속물질로 이루어진 시드층(500)을 제공하며, 상기 시드층(500) 상에 나노로드 핵(400`)이 흡착되어 상기 나노로드(400)를 생성할 수 있는 핵생성 위치를 제공할 수 있다. 여기서 상기 나노로드와 동종의 금속물질을 포함하는 도전성 금속산화물 시드층(500)은 예를 들어, 상기 나노로드(400)가 금속물질인 Zn을 포함하는 ZnO로 제공될 경우, 동일한 금속물질인 Zn을 포함하는 AZO(Al-Zn 산화물)로 제공될 수 있으나, 이에 특별히 한정하지 않는다.Accordingly, in order to increase the intimacy between the electrode part and the nanorods, a
이때, 상기 복수의 나노로드(400)가 제공되는 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 제공되어, 상기 복수의 나노로드(400)의 형성면을 정의하는 커버층(600)을 더 포함할 수 있다. 상기 나노로드(400)가 상기 시드층(500) 상에 제공될 때, 상기 시드층(500)이 아닌 다른 면 상에도 나노로드의 핵(400`)이 제공될 수 있으며, 이에, 필요로 하지 않는 곳에도 상기 나노로드(400)가 제공되며, 같은 층에 제공되는 인접한 전극부와 전기적으로 연결되며 오류가 발생할 수 있다.At this time, the plurality of
그러므로, 원하는 곳에만 상기 나노로드(400)를 제공할 수 있도록, 전극부에 상기 나노로드(400)와 비 친밀성을 나타낼 수 있도록 상기 나노로드에 포함되는 금속물질과 동일하지 않은 금속물질로 이루어진 커버층(600)을 상기 나노로드(400)를 형성하고자 하는 형성면의 가장자리를 둘러싸며 제공함으로써 상기 형성면을 정의할 수 있다. 커버층(600)은 예를 들어, SiO2 등을 사용할 수 있으나, 특별히 한정하지 않는다.Therefore, a cover made of a metal material that is not the same as the metal material included in the nanorod so as to provide the
또한, 상기 커버층(600)은 상기 도전성인 나노로드(400)와의 비 친밀성을 나타내는 물질이므로 즉 절연체일 수 있고, 이에, 상기 전극부와 인접한 다른 전극부 사이에 제공됨으로써 절연체 역할을 수행할 수 있으며, 전기적 접속을 더욱 안정적으로 제공할 수 있다.In addition, since the
한편, 상기 도전성 접합층(300)은 땜납물질 또는 액체금속으로 이루어질 수 있다. 상기 도전성 접합층(300)은 상기 전극부 사이의 전기적으로 접속시킬 수 있어야 하므로, 높은 도전성을 나타낼 수 있는 금속물질을 사용해야 하며, 솔더링할 수 있도록 무른 성질을 나타내는 금속물질을 사용해야 할 수 있다. 예를 들어, Sn, Ag, Cu, In, Pb 중 하나라도 포함하는 물질 등을 사용할 수 있다.Meanwhile, the
이때, 상기 도전성 접합층(300)은 Sn을 포함하는 땜납물질로 이루어질 수 있다. 더욱 바람직하게는 상기 도전성 접합층(300)은 Sn(주석)을 포함하면서 Au(금) 또는 Ag(은)를 포함하는 물질로 이루어질 수 있다. 전기전도성이 높고 안정한 물질로 땜납물질에 사용될 수 있는 Au(금) 또는 Ag(은) 등의 금속물질에 Sn을 첨가하면 합금의 녹는점이 낮아지고 주조성이 좋아져 단단하면서도 가공하기 쉬워질 수 있다. 이에, 상기 도전성 접합층(300)은 Sn을 포함하며, 회로부(100)와 발광부(200)를 플립칩 본딩하기 위한 솔더링 공정에서 더욱 우수한 가공성을 나타낼 수 있고, 마이크로 발광장치의 수율을 더욱 향상시킬 수 있다.In this case, the
이때, 상기 도전성 접합층(300)은 Ga를 포함하는 액체금속으로 이루어질 수 있다. 플립칩 본딩을 위한 솔더링의 도전성 접합층(300)의 재료로 사용되는 금속물질로, 액체금속은 사용온도에서 액체상태로 존재하며, 고온에서 성형이 자유롭고 강도 대비 두께가 얇아 다양한 분야에 적용할 수 있는 액체금속이 제시될 수 있다. 이에, 더욱 바람직하게는 충분한 전도성과 적합한 무르기를 나타낼 수 있도록 액체금속 중에서도 예를 들어, 갈륨-인듐의 공정합금 또는 갈륨-인듐-주석의 공정합금 등이 사용될 수 있고, 플립칩 본딩의 접합성을 향상시킬 수 있으며 상기 복수의 나노로드(400)가 삽입될 수 있는 적절한 무르기를 나타낼 수 있으므로, 마이크로 발광장치의 신뢰성을 향상시킬 수 있다.In this case, the
상기 발광부(200)는 상기 반도체 적층구조물(210)에 적층면을 제공하는 기판(230)을 더 구비할 수 있다. 이때, 기판(230)은 반도체 적층구조물(210)이 성장하며 적층될 수 있는 성장기판이거나, 플립칩 본딩을 위해 반도체 적층구조물(210)이 전사될 수 있도록 반도체 적층구조물(210)을 임시적으로 지지하는 임시기판일 수 있다. 이때, 임시 기판은 유리, 규소, 산화규소, PI, PET, PES 등의 다양한 유무기 소재로 조성될 수 있다. 상기 성장기판 및 임시기판은 공정과정 중에 제거될 수도 있으나, 제거되지 않아도 무방하도록 투명하게 제공될 수도 있다.The
이에, 상기 성장기판은 격자정합을 이루는 반도체 단결정을 성장시키는데 적합한 기판(230)으로서, 예를 들어, 사파이어를 포함하는 투명한 재료를 이용하여 형성될 수 있는데, 사파이어 이외에도 산화아연(ZnO), 질화갈륨(GaN), 탄화규소(SiC), 질화알루미늄(AlN), 실리콘(Silicon; Si), 실리콘 산화물(Silicon Oxide) 등으로 형성될 수 있다.Accordingly, the growth substrate is a
이때, 상기 성장기판 상에 선택적으로 제거될 수 있는 희생층을 형성하고, 형성된 희생층 상에 반도체 적층구조물(210)을 적층한 후에, 상기 희생층을 제거하여 상기 성장기판과 상기 반도체 적층구조물(210)을 분리시킬 수도 있다. 이에, 발광부(200)는 더욱 소형화될 수 있으며, 반도체 적층구조물(210)로부터 발광한 빛을 더욱 효과적으로 외부로 전달할 수 있다. 여기서, 희생층은 용매, 열 또는 광 에너지를 이용하여 제거 가능한 유기물질로 조성되는 층으로서, 물리적으로는 열 및 광 에너지를 이용하여 제거될 수 있는 다양한 물질이 사용될 수 있다.In this case, a selectively removable sacrificial layer is formed on the growth substrate and the
그리고, 상기 스위칭소자(110)는 이차원적으로 배열되도록 복수개 제공되고, 상기 반도체 적층구조물(210)은 복수개의 상기 스위칭소자(110)에 대응하여, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며, 복수개의 상기 반도체 적층구조물(210) 각각은, 대응하는 스위칭소자(110)에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 발광셀일 수 있다.In addition, a plurality of the switching
본 발명의 실시예에 따른 마이크로 발광장치는 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210)이 이차원적으로 배열되어 각각의 어레이를 이루고 각각 개별적으로 연결된 마이크로 어레이 발광장치일 수 있다. 이러한 마이크로 엘이디 어레이에서는 하나의 반도체 적층구조물(210)이 하나의 발광셀로서 기능할 수 있고, 복수개의 스위칭소자(110)에 의해 개별적으로 점멸됨에 따라 원하는 발광 패턴을 형성할 수 있다.The micro light emitting device according to the embodiment of the present invention may be a micro array light emitting device in which a plurality of switching
특히 본 발명의 실시예에 따른 마이크로 발광장치에서는 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210) 사이에 복수의 나노로드(400)를 추가적으로 더 제공함으로써, 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210)이 각각 복수개 제공되는 도전성 접합층(300)에 의해 접합되고, 제1 전극부(120) 또는 제2 전극부(220) 중 어느 하나의 전극부 상에 형성되어 상기 도전성 접합층(300)에 삽입되는 복수의 나노로드(400)를 제공하여, 각각의 도전성 접합층(300)의 접합 특성을 더욱 향상시킬 수 있다. In particular, in the micro light emitting device according to an embodiment of the present invention, by additionally providing a plurality of
그리고, 복수개 제공되는 상기 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210) 사이의 접합 특성을 향상시키기 위해 복수개의 도전성 접합층(400) 각각을 제어하지 않고도, 각각의 제1 전극부(120) 또는 제2 전극부(220) 중 어느 하나의 전극부 상에 복수의 나노로드(400)를 각각 제공하며, 상기 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210) 사이의 접합 특성을 일괄적으로 향상시킬 수 있도록 제공함으로써 더욱 편리한 제조방법으로 접합 특성이 향상된 마이크로 발광장치를 제공할 수 있다.In order to improve bonding characteristics between the plurality of switching
여기서 마이크로 어레이된 복수개의 발광셀, 즉, 복수개의 반도체 적층구조물(210) 각각은, 예를 들어, n형 반도체층(211)이 각각 존재하며, 각 단위 반도체 적층 구조물(210)을 전기적으로 분리할 수 있게 되어, 효율적인 전류 주입을 통한 우수한 전기적 특성 및 균일한 발광을 얻을 수 있다. 또는, 하나의 단에 나열배치된 복수개의 반도체 적층구조물(210)이 하나의 n형 반도체층(211)을 공유하며 반도체 적층구조물(210) 간의 간격을 최소화할 수도 있으나, 이에 특별히 한정하지 않는다.Here, in each of the plurality of microarrayed light emitting cells, that is, each of the plurality of semiconductor stacked
본 발명의 다른 실시예에 따른 마이크로 발광장치 제조방법은, 선택적으로 전기신호를 전달하는 스위칭소자(110)와, 상기 스위칭소자(110)와 전기적으로 연결되는 제1 전극부(120)를 구비하는 회로부(100)를 준비하는 과정; n형 반도체층(211), 활성층(212), p형 반도체층(213)을 포함하는 반도체 적층구조물(210)과, 상기 반도체 적층구조물(210)과 전기적으로 연결되는 제2 전극부(220)를 구비하는 발광부(200)를 준비하는 과정; 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중에 선택된 어느 하나의 전극부 상에 도전성 접합층(300)을 형성하는 과정; 상기 제1 전극부(120)와 상기 제2 전극부(220) 중에 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드(400)를 형성하는 과정;을 포함할 수 있다.A method for manufacturing a micro light emitting device according to another embodiment of the present invention includes a
그리고, 상기 제1 전극부(120)와 상기 제2 전극부(220)가 서로 대향하도록 상기 회로부(100)와 상기 발광부(200)를 정렬시키는 과정; 및 상기 회로부(100)와 상기 발광부(200) 사이의 간격을 좁혀, 상기 복수의 나노로드(400)를 적어도 부분적으로 상기 도전성 접합층(300)에 삽입시키는 과정;을 포함할 수 있다.and aligning the
본 발명의 실시예에 따른 마이크로 발광장치는 선택적으로 전기신호를 전달하는 스위칭소자(110)와, 상기 스위칭소자(110)와 전기적으로 연결되는 제1 전극부(120)를 구비하는 회로부(100), n형 반도체층(211), 활성층(212), p형 반도체층(213)을 포함하는 반도체 적층구조물(210)과, 상기 반도체 적층구조물(210)과 전기적으로 연결되는 제2 전극부(220)를 구비하는 발광부(200), 상기 제1 전극부(120)와 상기 제2 전극부(220)의 사이에 제공되는 도전성 접합층(300)을 포함할 수 있다. A micro light emitting device according to an embodiment of the present invention includes a
그리고, 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 제공되어, 상기 도전성 접합층(300)에 적어도 부분적으로 삽입되는 복수의 나노로드(400)를 포함할 수 있다.In addition, a plurality of
이후 설명할 내용 중, 본 발명의 실시예에 따른 마이크로 발광장치를 설명하면서, 앞서 설명한 내용과 중복되는 내용은 생략될 수 있다.Among the content to be described later, while describing the micro light emitting device according to the embodiment of the present invention, content overlapping with the content described above may be omitted.
상기 회로부(100)를 준비하는 과정 및 발광부(200)를 준비하는 과정은 예를 들어, 화학기상 증착법 및 전자빔 증착법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다. 여기서, 리프트 오프방식이란 포토레지스트(PR)를 도포하고 증착 영역에 스폿 모양의 자외선을 조사하여 현상함으로써 포토레지스트(PR)를 제거한 후에 크롬 등의 증착막(또는 차광막)을 증착하여 포토레지스트(PR)와 함께 비증착 영역의 증착막(예를 들어, 크롬, Cr 등)을 제거하는 것을 말한다. 여기서 상기 회로부(100)를 준비하는 과정 및 발광부(200)를 준비하는 과정은 반드시 순차적으로 이루어져야 하는 것은 아니며, 동시에 수행되더라도 무방하다.The process of preparing the
상기 도전성 접합층(300)을 형성하는 과정은 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에, 예를 들어, 땜납물질 등의 Melt에 의해 이루어진 도전성 범프층을 제공하고 그 후 상기 도전성 범프층을 가열 또는 가압하는 솔더링에 의해 상기 도전성 접합층(300)이 형성될 수 있다.The process of forming the
복수의 나노로드(400)를 형성하는 과정 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 나머지 하나의 전극부 상에 나노로드의 핵(400`)을 흡착시키고, 예를 들어, 수열합성법 등에 의해 상기 나노로드 핵(400`)을 성장시키며 상기 복수의 나노로드(400)를 형성시킬 수 있다.In the process of forming the plurality of
상기 회로부(100)와 상기 발광부(200)를 정렬시키는 과정은 상기 회로부(100)와 상기 발광부(200)를 플립칩 본딩으로 접합할 수 있도록 정위치에 배치시키는 과정으로, 예를 들어, 상기 회로부(100)와 상기 발광부(200) 각각에 제공된 얼라인 마크가 일치하도록 비젼 카메라(vision camera) 등으로 센싱하는 과정에 의해 수행될 수 있다. 이에, 상기 회로부(100)와 상기 발광부(200)는 서로 대향하도록 정위치에 정렬(align)될 수 있다.The process of aligning the
상기 복수의 나노로드(400)를 적어도 부분적으로 상기 도전성 접합층(300)에 삽입시키는 과정은 상기 회로부(100)와 상기 발광부(200)를 플립칩 본딩으로 접합할 수 있도록 상기 상기 회로부(100)와 상기 발광부(200)의 간격을 좁히는 것에 의해 상기 도전성 접합층(300)이 가압될 수 있고, 이때, 상기 도전성 접합층(300)의 접합성을 향상시키기 위해 가열이 제공될 수 있다. 이에, 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 나머지 하나의 전극부 상에 형성된 복수의 나노로드(400)는 가압에 의해 상기 도전성 접합층(300)에 삽입될 수 있고, 상기 도전성 접합층(300)과 제1 전극부(120) 또는 상기 제2 전극부(220) 사이의 접합성을 더욱 향상시킬 수 있다.In the process of at least partially inserting the plurality of
이때, 상기 복수의 나노로드(400)를 적어도 부분적으로 상기 도전성 접합층(300)에 삽입시키는 과정에서, 상기 도전성 접합층을 가압하는 과정과 상기 복수의 나노로드를 상기 도전성 접합층에 삽입시키는 과정은 반드시 시계열적으로 이루어져야 하는 것은 아니며, 동시에 수행되더라도 무방하다.At this time, in the process of at least partially inserting the plurality of
또한, 상기 회로부(100)와 상기 발광부(200) 사이에, 상기 도전성 접합층(300)이 제공되지 못한 간극이 발생하더라도, 상기 간극을 보상할 수 있도록 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 어느 하나의 전극부 상에 복수의 나노로드(400)를 제공함으로써, 복수의 나노로드(400)에 의해 상기 회로부(100)와 상기 발광부(200) 사이의 전기적 연결이 유지될 수 있고, 상기 회로부(100)와 상기 발광부(200) 사이의 전기적 연결을 더욱 신뢰성 있게 제공할 수 있으며, 마이크로 발광장치의 품질을 더욱 향상시킬 수 있다.In addition, even if a gap occurs between the
도 5는 본 발명의 다른 실시예에 따른 시드층(500) 및 커버층(600)을 사용하여 복수의 나노로드(400)를 형성하는 과정을 나타낸 도면이다.5 is a diagram illustrating a process of forming a plurality of
도 5를 참조하면, 상기 복수의 나노로드(400)를 형성하는 과정은, 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드(400)의 핵생성 위치를 제공하는 시드층(500)을 형성하는 과정; 및 상기 시드층(500) 상에 복수의 나노로드(400)를 성장시키는 과정;을 포함할 수 있다.Referring to FIG. 5 , in the process of forming the plurality of
이와 같이 상기 나노로드(400)를 제공하기 위해서는 상기 전극부 상에 예를 들어, 수열합성법으로 나노로드(400)를 형성시킬 수 있다. 이때, 상기 전극부는 일반적으로 Au(금) 등의 금속일 수 있고, 상기 나노로드(400)는 도전성 산화물일 수 있으므로, 이러한 이종 물질 간의 비 친밀성에 의해 상기 나노로드(400)가 상기 전극부의 상에 형성되기 어려울 수 있다.In order to provide the
따라서, 전극부와 나노로드 사이의 친밀성을 높히기 위해, 상기 나노로드(400)와 동종의 금속물질을 포함하는 시드층(500)을 제공하며, 상기 시드층(500) 상에 나노로드 핵(400`)이 흡착되어 상기 나노로드(400)를 생성할 수 있는 핵생성 위치를 제공할 수 있다. 여기서 상기 나노로드와 동종의 금속물질을 포함하는 시드층(500)은 예를 들어, 상기 나노로드(400)가 ZnO로 제공될 경우, AZO(Al-Zn 산화물)의 물질로 제공될 수 있으나, 이에 특별히 한정하지 않는다.Therefore, in order to increase the intimacy between the electrode part and the nanorods, a
상기 복수의 나노로드(400)를 형성하는 과정은, 상기 제1 전극부(120) 또는 상기 제2 전극부(220) 중 선택되지 않은 나머지 하나의 전극부 상에 부분적으로 제공되어, 복수의 나노로드(400)의 형성면을 정의하는 커버층(600)을 형성하는 과정; 및 상기 형성면에 복수의 나노로드(400)를 성장시키는 과정;을 포함할 수 있다.The process of forming the plurality of
상기 나노로드(400)가 상기 시드층(500) 상에 제공될 때, 상기 시드층(500)이 아닌 다른 면 상에도 나노로드 핵(400`)이 제공될 수 있으며, 이에, 필요로 하지않는 곳에도 상기 나노로드(400)가 제공되며, 같은 층에 제공되는 인접한 전극부와 전기적으로 연결되며 오류가 발생할 수 있다. 이에, 원하는 곳에만 상기 나노로드(400)를 제공할 수 있도록, 전극부에 상기 나노로드(400)와 이종인 물질로 이루어진 커버층(600)을 제공함으로써 상기 형성면을 정의할 수 있다. 예를 들어, SiO2 등을 사용할 수 있으나, 특별히 한정하지 않는다.When the
이에, 원하는 곳에만 상기 나노로드(400)를 제공할 수 있도록, 전극부에 상기 나노로드(400)와 비 친밀성을 나타낼 수 있도록 상기 나노로드에 포함되는 금속물질과 상이한 물질로 이루어진 커버층(600)을 상기 나노로드(400)를 형성하고자 하는 형성면의 가장자리를 둘러싸며 제공함으로써 상기 형성면을 정의할 수 있다. 커버층(600)은 예를 들어, SiO2 등을 사용할 수 있으나, 특별히 한정하지 않는다.Accordingly, the
또한, 상기 커버층(600)은 상기 도전성인 나노로드(400)와의 비 친밀성을 나타내는 물질이므로 즉 절연체일 수 있고, 이에, 상기 전극부와 인접한 다른 전극부 사이에 제공됨으로써 절연체 역할을 수행할 수 있으며, 전기적 접속을 더욱 안정적으로 제공할 수 있다.In addition, since the
상기 복수의 나노로드(400)를 형성하는 과정 동안에, 상기 복수의 나노로드(400) 각각은, 상기 나머지 하나의 전극부 상에서 전방으로 연장되며, 직경보다 길이가 더 긴 막대형상으로 형성될 수 있다. 상기 나노로드(400)는 직경이 작을수록 단위면적 당 가해지는 응력이 높아지며 상기 도전성 접합층(300)에 삽입되기 용이할 수 있다. 하지만 상기 나노로드(400)의 직경이 너무 작아질 경우 나노로드(400)는 가해지는 하중을 버티기 어려워질 수 있고, 이에 상기 도전성 접합층(300)에 삽입되기 어려워질 수 있다. 또한 상기 나노로드(400)는 전기적 접속을 위해 전자를 전달할 수 있어야 하므로 직경이 너무 얇게 제공되면 이러한 전자의 전달 기능을 수행하기 어려워질 수 있다.During the process of forming the plurality of
이때, 상기 복수의 나노로드(400)가 전극부 상에서 전방으로 연장된다는 것의 의미는 상기 전극부의 일표면을 가로지르는 어느 일방향을 따라 상기 나노로드(400)가 연장되는 것을 의미하는 것은 아니며, 상기 나노로드(400)는 바람직하게는 상기 전극부의 상에서 상방향으로 성장할 수 있으나, 모두 동일한 방향으로 성장하지 않을 수 있음을 고려하여 전방으로 연장된다고 기재한 것으로 이에 상기 복수의 나노로드(400)가 성장하는 방향은 일부 차이가 있더라도 유사한 범위내에서는 동일한 것으로 간주될 수 있다.In this case, the meaning that the plurality of
그리고, 상기 복수의 나노로드(400)를 형성하는 과정 동안에, 단위평면적 당 상기 복수의 나노로드(400)의 유효 평면적 밀도는 0%보다는 크고 80% 이하일 수 있다. 이때, 상기 복수의 나노로드(400)는 전체면적에서 유효 면적이 너무 증가할 경우, 즉, 상기 복수의 나노로드(400)의 단면에서의 밀도가 80%보다 높으면 상기 나노로드(400)는 하나의 벌크(Bulk)와 같은 상태가 되어 각각이 독립적으로 작용하기 어려울 수 있다. 반면, 상기 나노로드(400)가 너무 적게 제공될 경우 전기 전도성이 필요량보다 부족해질 수 있다.In addition, during the process of forming the plurality of
이에, 상기 나노로드(400)의 유효면적밀도는 바람직하게는 80 % 이하일 수 있고, 더욱 바람직하게는 10 % 내지 50 %를 나타낼 수 있다. 이에, 상기 복수의 나노로드(400) 각각이 독립적으로 기능할 수 있으며, 상기 도전성 접합층(300)에 용이하게 삽입될 수 있고, 전극간의 전기적 접속을 위해 필요한 전기 전도성을 충분히 제공할 수 있음으로서 접속의 신뢰성을 향상시킬 수 있다.Accordingly, the effective areal density of the
여기서, 상기 평면적이란 앞서 설명한 내용과 같이, 상기 복수의 나노로드(400)를 상면에서 바라본 평면도에서의 면적을 말하는 것이며, 단위 평면적이란 상기 평면적을 단위적으로 나타낸 것으로, 이때, 상기 단위 평면적에서 상기 복수의 나노로드(400)가 차지하는 총 면적이 유효단위 평면적이다.Here, the planar area refers to the area in a plan view of the plurality of
상기 복수의 나노로드(400)를 형성하는 과정은, 상기 복수의 나노로드(400) 각각의 표면을 도포하는 금속 코팅층(410)을 상기 복수의 나노로드(400) 각각에 코팅하는 과정;을 포함할 수 있다. 상기 나노로드(400)가 산화물로 제공되는 경우 상기 나노로드(400)는 전극부 사이의 전기적 연결을 제공하기에 부족한 전기 전도도를 나타낼 수 있으며, 이에, 상기 나노로드(400)부는 표면에 전도성의 금속물질을 도포하여 충분한 전도성이 제공될 수 있으며, 전기적 접속의 신뢰성 향상과 충분한 강도 및 제조의 용이성이 제공될 수 있다. The process of forming the plurality of
본 발명의 실시예에 따른 마이크로 발광장치 제조 방법에 의해 제조된 마이크로 발광장치는, 상기 스위칭소자(110)는 이차원적으로 배열되도록 복수개가 제공되고, 상기 반도체 적층구조물(210)는 복수개의 상기 스위칭소자(110)에 대응하여, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며, 복수개의 상기 반도체 적층구조물(210) 각각은, 대응하는 스위칭소자(110)에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 발광셀일 수 있다. In the micro light emitting device manufactured by the method of manufacturing a micro light emitting device according to an embodiment of the present invention, a plurality of the switching
상기 마이크로 발광장치는 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210)이 이차원적으로 배열되어 각각의 어레이를 이루고 각각 개별적으로 연결된 마이크로 어레이 발광장치일 수 있다. 이러한 마이크로 어레이 발광장치에서는 하나의 반도체 적층구조물(210)이 하나의 발광셀로서 기능할 수 있고, 복수개의 스위칭소자(110)에 의해 개별적으로 점멸됨에 따라 원하는 발광 패턴을 형성할 수 있다.The micro light emitting device may be a micro array light emitting device in which a plurality of switching
특히 본 발명의 실시예에 따른 마이크로 발광장치에서는 복수개의 스위칭소자(110) 및 복수개의 반도체 적층구조물(210) 사이에 복수의 나노로드(400)를 제공함으로써, 스위칭소자(110) 및 반도체 적층구조물(210)이 복수개의 접속되고 복수개의 접속 각각에 접속 특성을 더욱 향상시킬 수 있고, 이러한 접속 특성을 복수개를 각각 제어하지 않고도 용이하게 제어하도록 제공함으로써 더욱 편리한 마이크로 발광장치 제조방법을 제공할 수 있다.In particular, in the micro light emitting device according to an embodiment of the present invention, by providing a plurality of
상기 설명에서 사용한 “~ 상” 또는 “~ 하”라는 의미는 직접 접촉하는 경우와 직접 접촉하지는 않지만 상부 또는 하부에 대향하여 위치하는 경우를 포함하고, 상부면 또는 하부면 전체에 대향하여 위치하는 것뿐만 아니라 부분적으로 대향하여 위치하는 것도 가능하며, 위치상 떨어져 대향하거나 상부면 또는 하부면에 직접 접촉한다는 의미로 사용하였다.The meaning of "upper" or "below" used in the above description includes cases in direct contact and cases in which direct contact is not made, but is located opposite to the upper or lower portion, and is located opposite to the entire upper surface or lower surface Not only that, it is also possible to partially face each other, and it is used to mean that they face away from each other or directly contact the upper surface or the lower surface.
이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.Although preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the above-described embodiments, and common knowledge in the field to which the present invention pertains without departing from the gist of the present invention as claimed in the claims It will be understood by those having the above that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the technical protection scope of the present invention should be defined by the following claims.
100: 회로부 110: 스위칭소자
120: 제1 전극부 200: 발광부
210: 반도체 적층구조물 211: n형 반도체층
212: 활성층 213: p형 반도체층
220: 제2 전극부 230: 기판
300: 도전성 접합층 400: 나노로드
400`: 나노로드 핵 410: 나노로드 몸체부
420 : 금속 코팅층 500: 시드층
600 : 커버층 700: 언더필층100: circuit unit 110: switching element
120: first electrode part 200: light emitting part
210: semiconductor stacked structure 211: n-type semiconductor layer
212: active layer 213: p-type semiconductor layer
220: second electrode part 230: substrate
300: conductive bonding layer 400: nanorods
400`: nanorod nucleus 410: nanorod body
420: metal coating layer 500: seed layer
600: cover layer 700: underfill layer
Claims (18)
n형 반도체층, 활성층, p형 반도체층을 포함하는 반도체 적층구조물과, 상기 반도체 적층구조물과 전기적으로 연결되는 제2 전극부를 구비하는 발광부;
상기 제1 전극부와 상기 제2 전극부의 사이에 제공되는 도전성 접합층; 및
상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 제공되어, 상기 도전성 접합층에 적어도 부분적으로 삽입되는 복수의 나노로드;를 포함하는 마이크로 발광장치.a circuit part having a switching element selectively transmitting an electric signal, and a first electrode part electrically connected to the switching element;
a light emitting unit having a semiconductor laminate structure including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and a second electrode unit electrically connected to the semiconductor laminate;
a conductive bonding layer provided between the first electrode part and the second electrode part; and
and a plurality of nanorods provided on any one electrode part of the first electrode part or the second electrode part and inserted at least partially into the conductive bonding layer.
상기 복수의 나노로드 각각의 강도는 상기 도전성 접합층의 강도보다 같거나 큰 마이크로 발광장치.The method according to claim 1,
The strength of each of the plurality of nanorods is equal to or greater than the strength of the conductive bonding layer.
상기 복수의 나노로드 각각은, 직경보다 길이가 더 긴 막대형상인 마이크로 발광장치.The method according to claim 1,
Each of the plurality of nanorods is a micro light emitting device having a length longer than a diameter.
단위평면적 당 상기 복수의 나노로드의 유효 평면적 밀도는 0%보다는 크고 80% 이하인 마이크로 발광장치.The method according to claim 1,
An effective planar density of the plurality of nanorods per unit area is greater than 0% and 80% or less.
상기 복수의 나노로드는 금속물질 또는 도전성 산화물로 이루어진 마이크로 발광장치.The method according to claim 1,
The plurality of nanorods is a micro light emitting device made of a metal material or a conductive oxide.
상기 복수의 나노로드 각각은,
나노로드의 몸체를 제공하는 나노로드 몸체부; 및
상기 나노로드 몸체부의 표면을 도포하는 금속 코팅층;을 포함하는 마이크로 발광장치.The method according to claim 1,
Each of the plurality of nanorods,
a nanorod body providing a body of the nanorod; and
A micro light emitting device comprising a; a metal coating layer for applying the surface of the nanorod body portion.
상기 복수의 나노로드가 제공되는 상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 형성되어, 상기 복수의 나노로드의 핵생성 위치를 제공하는 시드층을 더 포함하는 마이크로 발광장치.The method according to claim 1,
The micro light emission further comprising a seed layer formed on one of the first electrode part and the second electrode part to which the plurality of nanorods are provided, and providing a nucleation location of the plurality of nanorods. Device.
상기 복수의 나노로드가 제공되는 상기 제1 전극부 또는 상기 제2 전극부 중 어느 하나의 전극부 상에 제공되어, 상기 복수의 나노로드의 형성면을 정의하는 커버층을 더 포함하는 마이크로 발광장치.The method according to claim 1,
The micro light emitting device further comprising a cover layer provided on any one electrode part of the first electrode part or the second electrode part on which the plurality of nanorods are provided, and defining a surface on which the plurality of nanorods are formed. .
상기 도전성 접합층은 땜납물질 또는 액체금속으로 이루어진 마이크로 발광장치.The method according to claim 1,
The conductive bonding layer is a micro light emitting device made of a solder material or liquid metal.
상기 발광부는 상기 반도체 적층구조물에 적층면을 제공하는 기판을 더 구비하는 마이크로 발광장치.The method according to claim 1,
The light emitting unit further comprises a substrate providing a laminated surface to the semiconductor laminated structure.
상기 스위칭소자는 이차원적으로 배열되도록 복수개 제공되고,
상기 반도체 적층구조물은 복수개의 상기 스위칭소자에 대응하도록, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며,
복수개의 상기 반도체 적층구조물 각각은, 대응하는 스위칭소자에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 단위 발광셀인 마이크로 발광장치.The method according to claim 1,
A plurality of the switching elements are provided to be two-dimensionally arranged,
The semiconductor stacked structure is provided in plurality to correspond to the plurality of switching elements and arranged two-dimensionally to form a micro LED array,
Each of the plurality of semiconductor laminate structures is a micro light emitting device that is a unit light emitting cell of a micro LED array that can be individually flickered by a corresponding switching element.
n형 반도체층, 활성층, P형 반도체층을 포함하는 반도체 적층구조물과, 상기 반도체 적층구조물과 전기적으로 연결되는 제2 전극부를 구비하는 발광부를 준비하는 과정;
상기 제1 전극부 또는 상기 제2 전극부 중에 선택된 어느 하나의 전극부 상에 도전성 접합층을 형성하는 과정;
상기 제1 전극부와 상기 제2 전극부 중에 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드를 형성하는 과정;
상기 제1 전극부와 상기 제2 전극부가 서로 대향하도록 상기 회로부와 상기 발광부를 정렬시키는 과정; 및
상기 회로부와 상기 발광부 사이의 간격을 좁혀, 상기 복수의 나노로드를 적어도 부분적으로 상기 도전성 접합층에 삽입시키면서 상기 제1 전극부와 상기 제2 전극부를 접합시키는 과정;을 포함하는 마이크로 발광장치 제조방법.preparing a circuit unit including a switching element selectively transmitting an electrical signal and a first electrode electrically connected to the switching element;
preparing a light emitting unit having a semiconductor laminated structure including an n-type semiconductor layer, an active layer, and a P-type semiconductor layer, and a second electrode unit electrically connected to the semiconductor laminated structure;
forming a conductive bonding layer on any one of the first electrode part and the second electrode part;
forming a plurality of nanorods on the other electrode part that is not selected among the first electrode part and the second electrode part;
aligning the circuit part and the light emitting part so that the first electrode part and the second electrode part face each other; and
manufacturing a micro-light emitting device comprising a step of narrowing a gap between the circuit part and the light emitting part and bonding the first electrode part and the second electrode part while at least partially inserting the plurality of nanorods into the conductive bonding layer Way.
상기 복수의 나노로드를 형성하는 과정은,
상기 제1 전극부 또는 상기 제2 전극부 중 선택되지 않은 나머지 하나의 전극부 상에 복수의 나노로드의 핵생성 위치를 제공하는 시드층을 형성하는 과정; 및
상기 시드층 상에 복수의 나노로드를 성장시키는 과정;을 포함하는 마이크로 발광장치 제조방법.13. The method of claim 12,
The process of forming the plurality of nanorods,
forming a seed layer providing nucleation positions of a plurality of nanorods on the remaining one of the first electrode part and the second electrode part which is not selected; and
and growing a plurality of nanorods on the seed layer.
상기 복수의 나노로드를 형성하는 과정은,
상기 제1 전극부 또는 상기 제2 전극부 중 선택되지 않은 나머지 하나의 전극부 상에 부분적으로 제공되어, 복수의 나노로드의 형성면을 정의하는 커버층을 형성하는 과정; 및
상기 형성면에 복수의 나노로드를 성장시키는 과정;을 포함하는 마이크로 발광장치 제조방법.13. The method of claim 12,
The process of forming the plurality of nanorods,
forming a cover layer that is partially provided on the remaining one of the first electrode part and the second electrode part that is not selected among the first electrode part and the second electrode part and defines a surface for forming a plurality of nanorods; and
and growing a plurality of nanorods on the formation surface.
상기 복수의 나노로드를 형성하는 과정 동안에,
상기 복수의 나노로드 각각은, 상기 나머지 하나의 전극부 상에서 전방으로 연장되며, 직경보다 길이가 더 긴 막대형상으로 형성되는 마이크로 발광장치 제조방법.13. The method of claim 12,
During the process of forming the plurality of nanorods,
Each of the plurality of nanorods extends forward on the other electrode part and is formed in a rod shape having a length longer than a diameter.
상기 복수의 나노로드를 형성하는 과정 동안에,
단위평면적 당 상기 복수의 나노로드의 유효 평면적 밀도는 0%보다는 크고 80% 이하인 마이크로 발광장치 제조방법.13. The method of claim 12,
During the process of forming the plurality of nanorods,
An effective planar density of the plurality of nanorods per unit area is greater than 0% and 80% or less.
상기 복수의 나노로드를 형성하는 과정은,
상기 복수의 나노로드 각각의 표면을 도포하는 금속 코팅층을 상기 복수의 나노로드 각각에 코팅하는 과정;을 포함하는 마이크로 발광장치 제조방법.13. The method of claim 12,
The process of forming the plurality of nanorods,
A method of manufacturing a micro light emitting device comprising a; a process of coating a metal coating layer for applying a surface of each of the plurality of nanorods to each of the plurality of nanorods.
상기 스위칭소자는 이차원적으로 배열되도록 복수개가 제공되고,
상기 반도체 적층구조물는 복수개의 상기 스위칭소자에 대응하여, 이차원적으로 배열되도록 복수개 제공되어 마이크로 엘이디 어레이를 이루며,
복수개의 상기 반도체 적층구조물 각각은, 대응하는 스위칭소자에 의해 개별적으로 점멸될 수 있는 마이크로 엘이디 어레이의 발광셀인 마이크로 발광장치 제조방법. 13. The method of claim 12,
A plurality of the switching elements are provided to be two-dimensionally arranged,
A plurality of the semiconductor stack structure is provided so as to be two-dimensionally arranged in correspondence with the plurality of switching elements to form a micro LED array,
Each of the plurality of semiconductor laminate structures is a light emitting cell of a micro LED array that can be individually flickered by a corresponding switching element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200087604A KR102335625B1 (en) | 2020-07-15 | 2020-07-15 | Micro lighting emitting apparatus and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200087604A KR102335625B1 (en) | 2020-07-15 | 2020-07-15 | Micro lighting emitting apparatus and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102335625B1 true KR102335625B1 (en) | 2021-12-07 |
Family
ID=78868117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200087604A KR102335625B1 (en) | 2020-07-15 | 2020-07-15 | Micro lighting emitting apparatus and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102335625B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230148698A (en) * | 2022-04-18 | 2023-10-25 | 한국광기술원 | Light emitting element and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101285475B1 (en) * | 2011-06-01 | 2013-07-12 | 제주대학교 산학협력단 | p-n junction ZnO LED and manufacturing method for the same |
KR20160013554A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
KR20160080264A (en) | 2014-12-29 | 2016-07-07 | 엘지이노텍 주식회사 | Light emitting device and light emitting device array including the same |
KR20160137476A (en) * | 2016-11-21 | 2016-11-30 | 광주과학기술원 | Light Emitting Diode |
KR20170010132A (en) * | 2015-07-15 | 2017-01-26 | 서울바이오시스 주식회사 | Display apparatus including light emitting device |
-
2020
- 2020-07-15 KR KR1020200087604A patent/KR102335625B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101285475B1 (en) * | 2011-06-01 | 2013-07-12 | 제주대학교 산학협력단 | p-n junction ZnO LED and manufacturing method for the same |
KR20160013554A (en) * | 2014-07-28 | 2016-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
KR20160080264A (en) | 2014-12-29 | 2016-07-07 | 엘지이노텍 주식회사 | Light emitting device and light emitting device array including the same |
KR20170010132A (en) * | 2015-07-15 | 2017-01-26 | 서울바이오시스 주식회사 | Display apparatus including light emitting device |
KR20160137476A (en) * | 2016-11-21 | 2016-11-30 | 광주과학기술원 | Light Emitting Diode |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230148698A (en) * | 2022-04-18 | 2023-10-25 | 한국광기술원 | Light emitting element and manufacturing method thereof |
KR102654365B1 (en) | 2022-04-18 | 2024-04-04 | 한국광기술원 | Light emitting element and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106486577B (en) | Micro-led device | |
US10991846B2 (en) | Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array | |
US10468361B2 (en) | Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive | |
US8592232B2 (en) | Wafer level LED package and method of fabricating the same | |
US8476666B2 (en) | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices | |
US8349629B2 (en) | Semiconductor light-emitting element and method of manufacturing same | |
US8766300B2 (en) | Light emitting device, light emitting device package comprising the same and lighting system | |
US9627363B2 (en) | Display device using semiconductor light emitting devices | |
US20090017566A1 (en) | Substrate Removal During LED Formation | |
US20080142813A1 (en) | LED and method for making the same | |
TW201332140A (en) | Method of transferring a light emitting diode | |
US8741671B2 (en) | Method for manufacturing light emitting device having an active layer formed over a Ga-face | |
KR20060066870A (en) | Luminous device | |
TWI707466B (en) | Passive micro light emitting diode array device with uniform brightness | |
KR102590229B1 (en) | Light emitting diode, manufacturing method of light emitting diode | |
KR102184538B1 (en) | Display | |
JP2009010012A (en) | Semiconductor light emitting element and manufacturing method thereof, and light emitting device | |
CN106463596B (en) | The manufacturing process of luminescent device | |
KR102335625B1 (en) | Micro lighting emitting apparatus and method for manufacturing the same | |
CN102315349B (en) | Luminescent device and manufacture method thereof | |
KR100682271B1 (en) | Method of manufacturing a light emitting diode for a vertical type electrode | |
KR20120111758A (en) | Light emitting device and manufacturing method thereof | |
CN1274177A (en) | Luminous device and its mfg. method | |
TWI414093B (en) | Method of wafer level package | |
CN102263180A (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant |