KR20170005360A - Audio device and multimedia device including audio device - Google Patents

Audio device and multimedia device including audio device Download PDF

Info

Publication number
KR20170005360A
KR20170005360A KR1020150146221A KR20150146221A KR20170005360A KR 20170005360 A KR20170005360 A KR 20170005360A KR 1020150146221 A KR1020150146221 A KR 1020150146221A KR 20150146221 A KR20150146221 A KR 20150146221A KR 20170005360 A KR20170005360 A KR 20170005360A
Authority
KR
South Korea
Prior art keywords
ground
jack
electrode
voltage
detection electrode
Prior art date
Application number
KR1020150146221A
Other languages
Korean (ko)
Other versions
KR102345047B1 (en
Inventor
노형동
이명진
이용희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/172,877 priority Critical patent/US9888320B2/en
Priority to TW105118057A priority patent/TWI726885B/en
Priority to CN201610509560.9A priority patent/CN106331950B/en
Publication of KR20170005360A publication Critical patent/KR20170005360A/en
Application granted granted Critical
Publication of KR102345047B1 publication Critical patent/KR102345047B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers, loudspeakers or microphones
    • H04R3/04Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00Details of transducers, loudspeakers or microphones
    • H04R1/10Earpieces; Attachments therefor ; Earphones; Monophonic headphones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00Stereophonic arrangements
    • H04R5/04Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments

Abstract

The present invention relates to an audio device. The audio device according to the present invention includes an audio codec circuit which is connected to a microphone detection electrode, a second channel electrode, and a first channel electrode of a jack slot; and a jack detection circuit which is connected to the microphone detection electrode, a ground detection electrode, and the first channel detection electrode of the jack slot. The jack detection circuit detects that a jack is inserted into the jack slot if the voltages of the ground detection electrode and the first channel detection electrode are ground voltages, applies the ground voltage to the ground detection electrode in response to the detection, and applies a bias voltage to the microphone detection electrode. Accordingly, the present invention can provide a user with improved convenience.

Description

오디오 장치 및 오디오 장치를 포함하는 멀티미디어 장치{AUDIO DEVICE AND MULTIMEDIA DEVICE INCLUDING AUDIO DEVICE}TECHNICAL FIELD [0001] The present invention relates to a multimedia device including an audio device and an audio device,

본 발명은 전자 장치에 관한 것으로, 더 상세하게는 오디오 장치 및 오디오 장치를 포함하는 멀티미디어 장치에 관한 것이다.The present invention relates to an electronic device, and more particularly to a multimedia device including an audio device and an audio device.

스마트폰, 스마트패드 등과 같은 멀티미디어 장치는 비디오 데이터 및 오디오 데이터를 생성 및 재생하도록 구성된다. 오디오 데이터는 스피커를 통해 공개적으로 재생되거나 또는 이어폰, 헤드폰 등과 같은 개인용 재생 장치를 통해 개인에 대해 재생될 수 있다. 멀티미디어 장치는 개인용 재생 장치가 연결되지 않은 때에 스피커를 통해 오디오 데이터를 재생하고, 개인용 재생 장치가 연결된 때에 개인용 재생 장치를 통해 오디오 데이터를 재생하도록 구성된다. 이와 같은 기능을 구현하기 위하여, 멀티미디어 장치는 개인용 재생 장치의 잭(jack)이 멀티미디어 장치의 잭 슬롯에 삽입되었는지를 검출하는 잭 검출 회로를 포함한다.A multimedia device such as a smart phone, smart pad, etc. is configured to generate and reproduce video data and audio data. The audio data may be played back publicly through a speaker or played back to an individual via a personal playback device such as an earphone, headphone, or the like. The multimedia device is configured to reproduce the audio data through the speaker when the personal reproduction device is not connected, and to reproduce the audio data through the personal reproduction device when the personal reproduction device is connected. In order to realize such a function, the multimedia device includes a jack detection circuit for detecting whether a jack of the personal playback apparatus is inserted into the jack slot of the multimedia apparatus.

잭이 잭 슬롯과 결합되거나 또는 잭 슬롯으로부터 분리될 때에, 다양한 잡음이 발생할 수 있다. 발생되는 잡음은 개인용 재생 장치를 통해 재생되어, 사용자의 편의성을 저해할 수 있다. 따라서, 사용자의 편의성을 향상시키기 위하여, 잭이 잭 슬롯과 결합되거나 또는 잭 슬롯으로부터 분리될 때에, 잡음이 발생하는 것을 방지하기 위한 장치 또는 방법이 요구되고 있다.When the jack is coupled to or disconnected from the jack slot, various noise may occur. The generated noise is reproduced through the personal reproduction apparatus, which may hinder the user's convenience. Thus, there is a need for an apparatus or method for preventing noise from occurring when the jack is coupled to or removed from the jack slot to improve user comfort.

본 발명의 목적은, 향상된 사용자 편의성을 제공하는 오디오 장치 및 오디오 장치를 포함하는 멀티미디어 장치를 제공하는 데에 있다.It is an object of the present invention to provide a multimedia device including an audio device and an audio device that provide enhanced user convenience.

본 발명의 실시 예들에 따른 오디오 장치는, 잭 슬롯의 제1 채널 전극, 제2 채널 전극 및 마이크로폰 검출 전극과 연결되는 오디오 코덱 회로, 그리고 잭 슬롯의 제1 채널 검출 전극, 접지 검출 전극 및 마이크로폰 검출 전극과 연결되는 잭 검출 회로를 포함한다. 잭 검출 회로는, 제1 채널 검출 전극 및 접지 검출 전극의 전압들이 접지 전압이면, 잭 슬롯에 잭이 삽입된 것을 검출하고, 검출에 응답하여 접지 검출 전극에 접지 전압을 인가하고 그리고 마이크로폰 검출 전극에 바이어스 전압을 인가하도록 구성된다.An audio apparatus according to embodiments of the present invention includes an audio codec circuit connected to a first channel electrode, a second channel electrode, and a microphone detection electrode of a jack slot, and a first channel detection electrode, a ground detection electrode, And a jack detection circuit connected to the electrode. The jack detection circuit detects that the jack is inserted into the jack slot when the voltages of the first channel detection electrode and the ground detection electrode are at the ground voltage, applies a ground voltage to the ground detection electrode in response to the detection, Thereby applying a bias voltage.

본 발명의 실시 예들에 따른 멀티미디어 장치는, 연산 및 제어 동작을 수행하도록 구성되는 어플리케이션 프로세서, 어플리케이션 프로세서의 메인 메모리로 사용되는 랜덤 액세스 메모리, 어플리케이션 프로세서의 보조 기억 장치로 사용되는 스토리지 장치, 어플리케이션 프로세서의 제어에 따라 비디오 데이터를 처리하도록 구성되는 비디오 코덱, 비디오 코덱의 제어에 따라 비디오 신호를 표시하도록 구성되는 디스플레이, 외부의 잭이 삽입되도록 구성되는 잭 슬롯, 잭 슬롯의 제1 채널 전극, 제2 채널 전극 및 마이크로폰 검출 전극과 연결되고, 어플리케이션 프로세서의 제어에 따라 오디오 데이터를 처리하도록 구성되는 오디오 코덱, 그리고 잭 슬롯의 제1 채널 검출 전극, 접지 검출 전극 및 마이크로폰 검출 전극과 연결되는 잭 검출 회로를 포함한다. 잭 검출 회로는, 제1 채널 검출 전극 및 접지 검출 전극의 전압들이 접지 전압이면, 잭 슬롯에 잭이 삽입된 것을 검출하고, 검출에 응답하여 상기 접지 검출 전극에 접지 전압을 인가하고 그리고 마이크로폰 검출 전극에 바이어스 전압을 인가하도록 구성된다.A multimedia device according to embodiments of the present invention includes an application processor configured to perform computation and control operations, a random access memory used as a main memory of an application processor, a storage device used as an auxiliary storage device of an application processor, A display configured to display a video signal under control of the video codec, a jack slot configured to receive an external jack, a first channel electrode of the jack slot, a second channel An audio codec connected to the electrode and microphone detection electrodes and configured to process the audio data under the control of the application processor, and a jack detection circuit coupled to the first channel detection electrode, the ground detection electrode and the microphone detection electrode of the jack slot The. The jack detection circuit detects that the jack is inserted in the jack slot when the voltages of the first channel detection electrode and the ground detection electrode are at the ground voltage, applies a ground voltage to the ground detection electrode in response to detection, As shown in FIG.

본 발명의 실시 예들에 따른 멀티미디어 장치는, 잭 슬롯의 제1 채널 검출 전극 및 접지 검출 전극의 전압들이 접지 전압인 때에 제1 레벨 신호를 출력하고, 제1 채널 검출 전극 및 접지 검출 전극 중 적어도 하나의 레벨이 접지 전압이 아닌 때에 제2 레벨 신호를 출력하도록 구성되는 논리 게이트 회로, 논리 게이트 회로가 제1 레벨 신호를 출력할 때에 접지 검출 전극을 접지 전압이 공급되는 접지 노드와 연결하도록 구성되는 트랜지스터, 그리고 논리 게이트 회로가 제1 레벨 신호를 출력할 때에 잭 슬롯의 마이크로폰 검출 전극에 바이어스 전압을 전달하고, 논리 게이트 회로가 제2 레벨 신호를 출력할 때에 마이크로폰 검출 전극에 접지 전압을 전달하도록 구성되는 바이어스 전압 생성기를 포함한다.The multimedia device according to embodiments of the present invention outputs a first level signal when the voltages of the first channel detection electrode and the ground detection electrode of the jack slot are at the ground voltage and at least one of the first channel detection electrode and the ground detection electrode A logic gate circuit configured to output a second level signal when the level of the first level signal is not equal to the ground voltage, a logic gate circuit configured to connect the ground detection electrode with a ground node supplied with a ground voltage when the logic gate circuit outputs a first level signal, And to deliver a bias voltage to the microphone detection electrode of the jack slot when the logic gate circuit outputs the first level signal and to deliver a ground voltage to the microphone detection electrode when the logic gate circuit outputs the second level signal Bias voltage generator.

본 발명의 실시 예들에 따르면, 잭을 잭 슬롯과 결합하고나 또는 잭 슬롯으로부터 분리할 때에, 접지 검출 전극과 마이크로폰 검출 전극이 쇼트되어도 잡음이 발생하는 것이 방지된다. 따라서, 향상된 사용자 편의성을 제공하는 오디오 장치 및 오디오 장치를 포함하는 멀티미디어 장치가 제공된다.According to the embodiments of the present invention, noise is prevented from occurring even when the ground detecting electrode and the microphone detecting electrode are shorted when the jack is coupled with the jack slot and / or the jack slot. Accordingly, there is provided a multimedia apparatus including an audio apparatus and an audio apparatus that provide enhanced user convenience.

도 1은 본 발명의 실시 예에 따른 멀티미디어 장치를 보여주는 블록도이다.
도 2 및 도 3은 잭 슬롯에 외부의 개인용 재생 장치의 잭이 삽입된 예들을 보여준다.
도 4는 본 발명의 실시 예들에 따른 잭 검출기를 보여주는 회로도이다.
도 5는 잭 슬롯에 잭이 삽입되었는지 검출하는 방법을 보여주는 순서도이다.
도 6은 3-극을 갖는 잭이 잭 슬롯에 삽입되거나 잭 슬롯으로부터 분리될 때에 발생하는 연결 관계를 보여준다.
도 7은 도 6의 연결 관계에서 잭 검출기와 연관된 전압들의 변화들을 보여주는 타이밍도이다.
도 8은 도 4의 잭 검출기의 응용 예)를 보여주는 회로도이다.
도 9는 도 8의 잭 검출기에서 잭 삽입이 수행되는 방법을 보여주는 순서도이다.
도 10은 도 6의 연결 관계에서 도 8의 잭 검출기와 연관된 전압들의 변화들을 보여주는 타이밍도이다.
도 11은 도 8의 잭 검출기의 응용 예를 보여주는 회로도이다.
1 is a block diagram illustrating a multimedia device according to an embodiment of the present invention.
Figs. 2 and 3 show examples in which a jack of an external personal playback apparatus is inserted into a jack slot. Fig.
4 is a circuit diagram showing a jack detector according to embodiments of the present invention.
5 is a flow chart illustrating a method of detecting whether a jack is inserted into a jack slot.
6 shows the connection relationship that occurs when a jack having a 3-pole is inserted into or removed from a jack slot.
7 is a timing diagram showing changes in voltages associated with the jack detector in the connection relationship of FIG.
Fig. 8 is a circuit diagram showing an application example of the jack detector of Fig. 4). Fig.
Figure 9 is a flow chart showing how jack insertion is performed in the jack detector of Figure 8;
10 is a timing diagram showing changes in voltages associated with the jack detector of FIG. 8 in the connection relationship of FIG. 6;
Fig. 11 is a circuit diagram showing an application example of the jack detector of Fig. 8; Fig.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention. .

도 1은 본 발명의 실시 예에 따른 멀티미디어 장치(10)를 보여주는 블록도이다. 예를 들어, 멀티미디어 장치(10)는 스마트폰, 스마트패드, 스마트텔레비전, 스마트시계, 웨어러블 장치 중 적어도 하나를 형성할 수 있다. 도 1을 참조하면, 멀티미디어 장치(10)는 어플리케이션 프로세서(11), 랜덤 액세스 메모리(12), 스토리지 장치(13), 전력 관리 회로(14), 전원(15), 비디오 코덱(16), 디스플레이(17), 카메라(18), 오디오 코덱(19), 스피커(20), 마이크로폰(21), 모뎀(22), 안테나(23), 잭 검출기(100), 그리고 잭 슬롯(200)을 포함한다.1 is a block diagram illustrating a multimedia device 10 in accordance with an embodiment of the present invention. For example, the multimedia device 10 may form at least one of a smart phone, a smart pad, a smart television, a smart clock, and a wearable device. 1, a multimedia device 10 includes an application processor 11, a random access memory 12, a storage device 13, a power management circuit 14, a power source 15, a video codec 16, An audio codec 19, a speaker 20, a microphone 21, a modem 22, an antenna 23, a jack detector 100, and a jack slot 200 .

어플리케이션 프로세서(11)는 멀티미디어 장치(10)를 제어하는 제어 동작 및 다양한 데이터를 연산하는 연산 동작을 수행할 수 있다. 어플리케이션 프로세서(11)는 운영 체제 및 다양한 어플리케이션들을 실행할 수 있다.The application processor 11 may perform a control operation for controlling the multimedia device 10 and a calculation operation for calculating various data. The application processor 11 may execute an operating system and various applications.

랜덤 액세스 메모리(12)는 어플리케이션 프로세서(11)의 주기억장치로 사용될 수 있다. 예를 들어, 랜덤 액세스 메모리(12)는 어플리케이션 프로세서(11)에 의해 처리되는 다양한 데이터 및 프로세스 코드들을 저장할 수 있다. 랜덤 액세스 메모리(12)는 DRAM (Dynamic RAM), SRAM (Static RAM), PRAM (Phase-change RAM), MRAM (Magnetic RAM), FeRAM (Ferroelectric RAM), RRAM (Resistive RAM) 등을 포함할 수 있다.The random access memory 12 can be used as the main memory of the application processor 11. [ For example, the random access memory 12 may store various data and process codes that are processed by the application processor 11. The random access memory 12 may include a dynamic random access memory (DRAM), a static random access memory (SRAM), a phase change RAM (PRAM), a magnetic RAM (MRAM), a ferroelectric random access memory (FeRAM) .

스토리지 장치(13)는 어플리케이션 프로세서(11)의 보조기억장치로 사용될 수 있다. 예를 들어, 어플리케이션 프로세서(11)에 의해 실행되는 운영 체제 또는 다양한 어플리케이션들의 소스 코드들, 운영 체제 또는 어플리케이션들에 의해 장기적인 저장을 목적으로 생성되는 다양한 데이터가 스토리지 장치(13)에 저장될 수 있다. 스토리지 장치(13)는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), FeRAM (Ferroelectric RAM), RRAM (Resistive RAM) 등을 포함할 수 있다.The storage device 13 can be used as an auxiliary storage device of the application processor 11. [ For example, various data generated for the purpose of long-term storage by an operating system executed by the application processor 11 or source codes, operating systems or applications of various applications may be stored in the storage device 13 . The storage device 13 may include a flash memory, a phase-change RAM (PRAM), a magnetic RAM (MRAM), a ferroelectric RAM (FeRAM), a resistive RAM (RRAM)

전력 관리 회로(14)는 전원(15)으로부터 공급되는 전력을 멀티미디어 장치(10)의 구성 요소들에 분배 또는 공급할 수 있다. 전력 관리 회로(14)는 멀티미디어 장치(10)의 상태 또는 멀티미디어 장치(10)에 의해 수행되는 작업의 양에 따라, 멀티미디어 장치(10)의 구성 요소들에 분배 또는 공급되는 전력의 양을 조절할 수 있다. 예를 들어, 전력 관리 회로(14)는 멀티미디어 장치(10) 또는 멀티미디어 장치(10)의 구성 요소들 각각의 절전 모드를 제어할 수 있다.The power management circuit 14 may distribute or supply the power supplied from the power source 15 to the components of the multimedia device 10. [ The power management circuit 14 may adjust the amount of power distributed or supplied to the components of the multimedia device 10 depending on the state of the multimedia device 10 or the amount of work performed by the multimedia device 10. [ have. For example, the power management circuit 14 may control the power saving mode of each of the components of the multimedia device 10 or the multimedia device 10.

전원(15)은 건물과 같은 인공적인 구조물에 설치된 전원 또는 휴대용 배터리를 포함할 수 있다.The power source 15 may include a power source or a portable battery installed in an artificial structure such as a building.

비디오 코덱(16)은 비디오 데이터를 생성 또는 재생할 수 있다. 예를 들어, 비디오 코덱(16)은 카메라(18)에 의해 획득되는 데이터를 코딩하여 비디오 데이터를 생성할 수 있다. 비디오 코덱(16)은 카메라(18)에 의해 생성된 비디오 데이터 또는 스토리지 장치(13) 또는 랜덤 액세스 메모리(12)에 저장된 비디오 데이터를 디코딩하여 디스플레이(17)를 통해 재생할 수 있다. 예를 들어, 디스플레이(17)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode), AMOLED (Active Matrix OLED), 플렉서블 디스플레이, 전자잉크 등을 포함할 수 있다.The video codec 16 can generate or reproduce video data. For example, the video codec 16 may encode data obtained by the camera 18 to generate video data. The video codec 16 may decode the video data generated by the camera 18 or the video data stored in the storage device 13 or the random access memory 12 and reproduce it via the display 17. [ For example, the display 17 may include an LCD (Liquid Crystal Display), an OLED (Organic Light Emitting Diode), an AMOLED (Active Matrix OLED), a flexible display, an electronic ink and the like.

오디오 코덱(19)은 오디오 데이터를 생성 또는 저장할 수 있다. 예를 들어, 오디오 코덱(19)은 마이크로폰(21)에 의해 획득되는 데이터를 코딩하여 오디오 데이터를 생성할 수 있다. 오디오 코덱(19)은 마이크로폰(21)에 의해 생성된 오디오 데이터 또는 스토리지 장치(13) 또는 랜덤 액세스 메모리(12)에 저장된 오디오 데이터를 디코딩하여 스피커(20)를 통해 재생할 수 있다.The audio codec 19 may generate or store audio data. For example, the audio codec 19 can generate audio data by coding data obtained by the microphone 21. [ The audio codec 19 can decode the audio data generated by the microphone 21 or the audio data stored in the storage device 13 or the random access memory 12 and reproduce it through the speaker 20.

오디오 코덱(19)은 잭 검출기(100) 및 잭 슬롯(200)과 연결된다. 잭 검출기(100)는 잭 슬롯(200)에 외부의 개인용 재생 장치가 삽입되는지 검출하고, 검출 결과를 출력 신호(OUT)로서 오디오 코덱(19)에 제공할 수 있다. 잭 슬롯(200)에 외부의 개인용 재생 장치가 삽입되면, 오디오 코덱(19)은 개인용 재생 장치를 통해 오디오 데이터를 재생할 수 있다.The audio codec 19 is connected to the jack detector 100 and the jack slot 200. The jack detector 100 can detect whether an external personal playback apparatus is inserted into the jack slot 200 and provide the detection result to the audio codec 19 as an output signal OUT. When an external personal playback apparatus is inserted into the jack slot 200, the audio codec 19 can reproduce audio data through the personal playback apparatus.

잭 검출기(100)는 잭 슬롯(200)에 삽입된 외부의 개인용 재생 장치가 마이크로폰을 포함하는지 검출할 수 있다. 외부의 개인용 재생 장치가 마이크로폰을 포함하면, 오디오 코덱(19)은 외부의 개인용 재생 장치의 마이크로폰으로부터 획득되는 데이터에 기반하여 오디오 데이터를 생성할 수 있다.The jack detector 100 may detect whether an external personal playback device inserted in the jack slot 200 includes a microphone. If the external personal playback apparatus includes a microphone, the audio codec 19 may generate audio data based on data obtained from a microphone of an external personal playback apparatus.

예시적으로, 오디오 코덱(19) 및 잭 검출기(100)는 하나의 반도체 패키지로 구현될 수 있다. 예를 들어, 잭 검출기(100)는 오디오 코덱(19)의 내부에 포함될 수 있다.Illustratively, audio codec 19 and jack detector 100 may be implemented in a single semiconductor package. For example, the jack detector 100 may be included within the audio codec 19.

모뎀(22)은 안테나(23)를 통해 외부 장치와 통신할 수 있다. 예를 들어, 모뎀(22)은 LTE (Long Term Evolution), 와이맥스(WiMax), GSM (Global System for Mobile communication), CDMA (Code Division Multiple Access), 블루투스(Bluetooth), NFC (Near Field Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), 파이어와이어(Firewire), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), SDIO, UART (Universal Asynchronous Receiver Transmitter), SPI (Serial Peripheral Interface), HS-SPI (High Speed SPI), RS232, I2C (Inter-integrated Circuit), HS-I2C, I2S, (Integrated-interchip Sound), S/PDIF (Sony/Philips Digital Interface), MMC (MultiMedia Card), eMMC (embedded MMC) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.The modem 22 can communicate with the external device via the antenna 23. [ For example, the modem 22 may be a wireless communication system such as Long Term Evolution (LTE), WiMax, Global System for Mobile communication (GSM), Code Division Multiple Access (CDMA), Bluetooth, Near Field Communication (USB), a Serial AT Attachment (SATA), a High Speed Interchip (HSIC), a Small Computer System Interface (SCSI), a Fire (WiFi), and a Radio Frequency IDentification (USB), Firewire, Peripheral Component Interconnection (PCI), PCI Express (PCI Express), Nonvolatile Memory Express (NVMe), Universal Flash Storage (UFS), Secure Digital (SD), SDIO, Universal Asynchronous Receiver Transmitter Serial Peripheral Interface), HS-SPI (High Speed SPI), RS232, I2C (Integrated Circuit), HS-I2C, Integrated- interchip Sound, S / PDIF (Sony / Philips Digital Interface) MultiMedia Card), eMMC (embedded MMC), and the like. And it can perform communication.

도 2는 잭 슬롯(200)에 외부의 개인용 재생 장치의 잭(300)이 삽입된 예를 보여준다. 예를 들어, 4-극(pole)을 갖는 잭(300)이 삽입된 예가 도 2에 도시된다.2 shows an example in which a jack 300 of an external personal playback apparatus is inserted into a jack slot 200. [ For example, an example in which a jack 300 having a 4-pole is inserted is shown in Fig.

도 1 및 도 2를 참조하면, 잭 슬롯(200)은 본체(210), 제1 채널 전극(220), 제2 채널 전극(230), 접지 전극(240), 제1 채널 검출 전극(225), 접지 검출 전극(245), 그리고 마이크로폰 검출 전극(255)을 포함한다. 본체(210)는 멀티미디어 장치(10)의 케이스, 몰드, 또는 프레임일 수 있다.1 and 2, the jack slot 200 includes a main body 210, a first channel electrode 220, a second channel electrode 230, a ground electrode 240, a first channel detection electrode 225, A ground detection electrode 245, and a microphone detection electrode 255. The body 210 may be a case, a mold, or a frame of the multimedia device 10.

제1 채널 전극(220) 및 제2 채널 전극(230)은 오디오 코덱(19)에 연결된다. 잭(300)이 잭 슬롯(200)에 결합되지 않은 때에, 오디오 코덱(19)은 제1 채널 전극(220) 및 제2 채널 전극(230)에 전원 전압을 인가할 수 있다. 잭(300)이 잭 슬롯(200)에 결합된 때에, 오디오 코덱(19)은 제1 채널 전극(220) 및 제2 채널 전극(230)에 각각 오디오 신호들을 전달할 수 있다.The first channel electrode 220 and the second channel electrode 230 are connected to the audio codec 19. The audio codec 19 may apply the power voltage to the first channel electrode 220 and the second channel electrode 230 when the jack 300 is not coupled to the jack slot 200. When the jack 300 is coupled to the jack slot 200, the audio codec 19 can deliver audio signals to the first channel electrode 220 and the second channel electrode 230, respectively.

접지 전극(240)은 오디오 코덱(19) 또는 잭 검출기(100)과 연결되며, 오디오 코덱(19) 또는 잭 검출기(100)의 접지 노드에 연결될 수 있다. 접지 노드는 접지 전압이 공급되는 노드일 수 있다.The ground electrode 240 is connected to the audio codec 19 or the jack detector 100 and may be connected to the ground node of the audio codec 19 or the jack detector 100. The ground node may be the node to which the ground voltage is supplied.

제1 채널 검출 전극(225) 및 접지 검출 전극(245)은 잭 검출기(100)와 연결될 수 있다. 잭 검출기(100)는 제1 채널 검출 전극(225) 및 접지 검출 전극(245)의 전압들에 기반하여, 잭(300)이 잭 슬롯(200)과 결합되는지 검출할 수 있다.The first channel detection electrode 225 and the ground detection electrode 245 may be connected to the jack detector 100. The jack detector 100 may detect whether the jack 300 is coupled to the jack slot 200 based on the voltages of the first channel sensing electrode 225 and the ground sensing electrode 245.

마이크로폰 검출 전극(255)은 잭 검출기(100) 및 오디오 코덱(19)에 연결된다. 잭(300)이 잭 슬롯(200)과 결합되지 않은 때에, 잭 검출기(100)는 마이크로폰 검출 전극(255)에 접지 전압을 전달할 수 있다. 잭(300)이 잭 슬롯(200)에 삽입된 것이 검출되면, 잭 검출기(100)는 마이크로폰 검출 전극(255)에 바이어스 전압을 인가하여, 잭 슬롯(200)에 삽입된 개인용 재생 장치가 마이크로폰을 포함하는지 검출할 수 있다. 잭 슬롯(200)에 삽입된 개인용 재생 장치가 마이크로폰을 포함하지 않으면, 잭 검출기(100)는 마이크로폰 검출 전극(255)에 접지 전압을 인가할 수 있다. 잭 슬롯(200)에 삽입된 개인용 재생 장치가 마이크로폰을 포함하면, 잭 검출기(100)는 마이크로폰 검출 전극(255)에 바이어스 전압을 지속적으로 인가할 수 있다. 오디오 코덱(19)은 마이크로폰 검출 전극(255)의 전압 변화에 기반하여 오디오 데이터를 획득할 수 있다.The microphone detection electrode 255 is connected to the jack detector 100 and the audio codec 19. When the jack 300 is not coupled to the jack slot 200, the jack detector 100 can deliver a ground voltage to the microphone detection electrode 255. [ When it is detected that the jack 300 is inserted into the jack slot 200, the jack detector 100 applies a bias voltage to the microphone detection electrode 255 so that the personal playback device inserted in the jack slot 200 It is possible to detect whether or not it includes. If the personal playback device inserted into the jack slot 200 does not include a microphone, the jack detector 100 may apply a ground voltage to the microphone detection electrode 255. [ If the personal playback device inserted into the jack slot 200 includes a microphone, the jack detector 100 can continuously apply a bias voltage to the microphone detection electrode 255. [ The audio codec 19 can acquire audio data based on the voltage change of the microphone detection electrode 255. [

예시적으로, 잭 슬롯(200)에 삽입된 잭(300)은 4-극(pole)을 포함할 수 있다. 제1 극(310)은 제1 채널 전극(220)으로부터 제1 채널의 오디오 신호, 예를 들어 좌측 채널의 오디오 신호를 수신할 수 있다. 제2 극(320)은 제2 채널 전극(230)으로부터 제2 채널의 오디오 신호, 예를 들어 우측 채널의 오디오 신호를 수신할 수 있다. 제3 극(330)은 접지 전극(240)으로부터 접지 전압을 수신할 수 있다. 제4 극(340)은 마이크로폰 검출 전극(255)을 통해 오디오 신호를 코덱(19)으로 전달할 수 있다.Illustratively, the jack 300 inserted in the jack slot 200 may comprise a 4-pole. The first electrode 310 may receive the audio signal of the first channel, for example, the audio signal of the left channel, from the first channel electrode 220. The second electrode 320 may receive the audio signal of the second channel from the second channel electrode 230, for example, the audio signal of the right channel. The third pole 330 may receive a ground voltage from the ground electrode 240. The fourth pole 340 may transmit the audio signal to the codec 19 through the microphone detection electrode 255.

제1 극(310) 및 제2 극(320)은 제1 절연체(315)에 의해 전기적으로 분리될 수 있다. 제2 극(320) 및 제3 극(330)은 제2 절연체(325)에 의해 전기적으로 분리될 수 있다. 제3 극(330) 및 제4 극(340)은 제3 절연체(335)에 의해 전기적으로 분리될 수 있다.The first and second poles 310 and 320 may be electrically separated by the first insulator 315. The second pole 320 and the third pole 330 may be electrically separated by the second insulator 325. The third pole 330 and the fourth pole 340 may be electrically separated by the third insulator 335.

예시적으로, 잭 슬롯(200)의 접지 검출 전극(245) 및 접지 전극(240)은 비정렬될 수 있다. 예를 들어, 공정 상의 오류로 인해 또는 시방서(specification)에서 정의된 바에 따라, 접지 검출 전극(245) 및 접지 전극(240)은 제1 절연체(315), 제2 절연체(325) 및 제3 절연체(335)와 평행한 축선 상에 위치하지 않을 수 있다.Illustratively, the ground detection electrode 245 and the ground electrode 240 of the jack slot 200 may be misaligned. For example, due to a process error or as defined in the specification, the ground detection electrode 245 and the ground electrode 240 may be disposed between the first insulator 315, the second insulator 325, And may not be located on an axis parallel to the axis 335.

도 3은 잭 슬롯(200)에 외부의 개인용 재생 장치의 잭(400)이 삽입된 예를 보여준다. 예시적으로, 3-극(pole)을 갖는 잭(400)이 삽입된 예가 도 3에 도시된다. 도 2 및 도 3에서, 잭 슬롯(200)은 동일한 구조를 갖는다. 따라서, 잭 슬롯(200)에 대한 상세한 설명은 생략된다.3 shows an example in which a jack 400 of an external personal playback apparatus is inserted into the jack slot 200. In FIG. Illustratively, an example in which a jack 400 with a three-pole is inserted is shown in FIG. 2 and 3, the jack slot 200 has the same structure. Therefore, a detailed description of the jack slot 200 is omitted.

예시적으로, 잭 슬롯(200)에 삽입된 잭(400)은 3-극(pole)을 포함할 수 있다. 제1 극(410)은 제1 채널 전극(220)으로부터 제1 채널의 오디오 신호, 예를 들어 좌측 채널의 오디오 신호를 수신할 수 있다. 제2 극(420)은 제2 채널 전극(430)으로부터 제2 채널의 오디오 신호, 예를 들어 우측 채널의 오디오 신호를 수신할 수 있다. 제3 극(430)은 접지 전극(240)으로부터 접지 전압을 수신할 수 있다. 도 2의 잭(300)과 비교하면, 잭(400)의 제3 극(430)은 잭(300)의 제4 극(340)의 위치까지 확장된다. 잭(400)은 마이크로폰에 할당된 극을 갖지 않으며, 잭(400)에 연결된 개인용 재생 장치는 마이크로폰을 갖지 않을 수 있다.Illustratively, the jack 400 inserted in the jack slot 200 may comprise a three-pole. The first electrode 410 may receive an audio signal of the first channel, for example, an audio signal of the left channel, from the first channel electrode 220. The second electrode 420 may receive the audio signal of the second channel from the second channel electrode 430, for example, the audio signal of the right channel. The third pole 430 may receive a ground voltage from the ground electrode 240. 3, the third pole 430 of the jack 400 is extended to the position of the fourth pole 340 of the jack 300. As shown in FIG. The jack 400 does not have a pole assigned to the microphone and the personal playback device connected to the jack 400 may not have a microphone.

제1 극(410) 및 제2 극(420)은 제1 절연체(415)에 의해 전기적으로 분리될 수 있다. 제2 극(420) 및 제3 극(430)은 제2 절연체(425)에 의해 전기적으로 분리될 수 있다.The first and second poles 410 and 420 may be electrically separated by the first insulator 415. The second pole 420 and the third pole 430 may be electrically separated by the second insulator 425.

도 4는 본 발명의 실시 예들에 따른 잭 검출기(100)를 보여주는 회로도이다. 도 2 내지 도 4를 참조하면, 잭 검출기(100)는 제1 저항(R1), 제2 저항(R2), 비교기(CP), 제1 풀업 저항(PUR1), 논리 게이트 회로(OR), 제2 풀업 저항(PUR2), 제1 트랜지스터(TR1), 신호 생성기(SG), 그리고 바이어스 전압 생성 회로(BG)를 포함한다.4 is a circuit diagram showing a jack detector 100 according to embodiments of the present invention. 2 to 4, the jack detector 100 includes a first resistor R1, a second resistor R2, a comparator CP, a first pull-up resistor PUR1, a logic gate circuit OR, A second pull-up resistor PUR2, a first transistor TR1, a signal generator SG, and a bias voltage generating circuit BG.

제1 저항(R1) 및 제2 저항(R2)은 전원 전압(VDD)이 공급되는 전원 노드와 접지 전압이 공급되는 접지 노드 사이에 직렬 연결된다. 제1 저항(R1) 및 제2 저항(R2) 사이의 노드의 전압은 제1 전압(V1)일 수 있다.The first resistor R1 and the second resistor R2 are connected in series between the power supply node to which the power supply voltage VDD is supplied and the ground node to which the ground voltage is supplied. The voltage at the node between the first resistor R1 and the second resistor R2 may be the first voltage V1.

비교기(CP)는 제1 전압(V1)과 제1 채널 검출 전극(225)의 전압을 비교하도록 구성된다. 제1 채널 검출 전극(225)의 전압이 제1 전압(V1) 이상이면, 비교기(CP)는 하이 레벨을 출력할 수 있다. 제1 채널 검출 전극(225)의 전압이 제1 전압(V1)보다 낮으면, 비교기(CP)는 로우 레벨을 출력할 수 있다. 비교기(CP)의 출력은 논리 게이트 회로(OR)로 전달된다.The comparator CP is configured to compare the voltage of the first voltage V1 with the voltage of the first channel detection electrode 225. [ When the voltage of the first channel detection electrode 225 is equal to or higher than the first voltage V1, the comparator CP can output a high level. When the voltage of the first channel detection electrode 225 is lower than the first voltage V1, the comparator CP can output a low level. The output of the comparator CP is transferred to the logic gate circuit OR.

제1 풀업 저항(PUR1)은 전원 노드와 제1 채널 검출 전극(225) 사이에 연결된다. 제1 풀업 저항(PUR1)은 잭(300 또는 400)이 잭 슬롯(200)이 결합되지 않은 때에 제1 채널 검출 전극(225)의 전압이 전원 전압(VDD)이 되도록, 전원 전압(VDD)을 제1 채널 검출 전극(225)으로 전달할 수 있다.The first pull-up resistor PUR1 is connected between the power supply node and the first channel detecting electrode 225. [ The first pull-up resistor PUR1 is connected to the power supply voltage VDD so that the voltage of the first channel detection electrode 225 becomes the power supply voltage VDD when the jack 300 or 400 is not coupled to the jack slot 200 To the first channel detection electrode 225.

논리 게이트 회로(OR)는 비교기(CP)의 출력과 접지 검출 전극(245)의 전압에 기반하여 논리곱 연산을 수행할 수 있다. 논리 게이트 회로(OR)의 출력은 출력 신호(OUT)로서 출력단(OT)을 통해 오디오 코덱(19)으로 전달될 수 있다. 예시적으로 논리 게이트 회로(OR)의 출력이 로우 레벨일 때, 즉 제1 채널 검출 전극(225) 및 접지 검출 전극(245)의 전압들이 접지 전압 또는 그와 유사한 레벨을 갖는 저전압들일 때, 잭(300 또는 400)이 잭 슬롯(200)에 결합된 것으로 검출될 수 있다. 논리 게이트 회로(OR)의 출력이 하이 레벨일 때, 즉 제1 채널 검출 전극(225) 및 접지 검출 전극(245)의 전압들 중 적어도 하나가 전원 전압(VDD) 또는 그와 유사한 레벨을 갖는 양전압일 때, 잭(300 또는 400)이 슬롯(200)에 결합되지 않은 것으로 검출될 수 있다.The logic gate circuit (OR) may perform an AND operation based on the output of the comparator (CP) and the voltage of the ground detecting electrode (245). The output of the logic gate circuit OR may be transmitted as an output signal OUT to the audio codec 19 via the output terminal OT. Illustratively, when the output of the logic gate circuit OR is at a low level, that is, when the voltages of the first channel sensing electrode 225 and the ground sensing electrode 245 are low voltages having a ground voltage or a similar level, (300 or 400) may be detected as being coupled to the jack slot (200). When the output of the logic gate circuit OR is at a high level, that is, when at least one of the voltages of the first channel detecting electrode 225 and the ground detecting electrode 245 has a power supply voltage VDD or a similar level When voltage is applied, it can be detected that the jack 300 or 400 is not coupled to the slot 200.

제1 트랜지스터(TR1)는 마이크로폰 검출 전극(255) 및 접지 전압이 공급되는 접지 노드 사이에 연결되며, 논리 게이트 회로(OR)의 제어에 따라 동작한다. 논리 게이트 회로(OR)의 출력이 하이 레벨일 때, 즉 잭(300 또는 400)이 잭 슬롯(200)에 결합되지 않은 때에, 제1 트랜지스터(TR1)는 접지 노드를 마이크로폰 검출 전극(255)와 연결한다. 즉, 마이크로폰 검출 전극(255)에 접지 전압이 공급된다. 논리 게이트 회로(OR)의 출력이 로우 레벨일 때, 즉, 잭(300 또는 400)이 잭 슬롯(200)에 결합된 때에, 제1 트랜지스터(TR1)는 턴-오프 된다. 즉, 마이크로폰 검출 전극(255)의 전압은 바이어스 전압 생성 회로(BG)에 의해 제어된다.The first transistor TR1 is connected between the microphone detection electrode 255 and the ground node to which the ground voltage is supplied and operates under the control of the logic gate circuit OR. When the output of the logic gate circuit OR is at a high level, that is, when the jack 300 or 400 is not coupled to the jack slot 200, the first transistor TR1 connects the ground node to the microphone detection electrode 255 Connect. That is, the ground voltage is supplied to the microphone detection electrode 255. [ The first transistor TR1 is turned off when the output of the logic gate circuit OR is at a low level, that is, when the jack 300 or 400 is coupled to the jack slot 200. [ That is, the voltage of the microphone detecting electrode 255 is controlled by the bias voltage generating circuit BG.

신호 생성기(SG)는 활성 신호(EN)를 출력한다. 예를 들어, 논리 게이트 회로(OR)의 출력이 하이 레벨일 때, 즉 잭(300 또는 400)이 잭 슬롯(200)에 결합되지 않은 때에, 활성 신호(EN)는 비활성화된다. 논리 게이트 회로(OR)의 출력이 로우 레벨일 때, 즉 잭(300 또는 400)이 잭 슬롯(200)에 결합된 때에, 활성 신호(EN)는 활성화된다.The signal generator SG outputs the activation signal EN. For example, when the output of the logic gate circuit OR is at a high level, that is, when the jack 300 or 400 is not coupled to the jack slot 200, the activation signal EN is inactivated. When the output of the logic gate circuit OR is at a low level, that is, when the jack 300 or 400 is coupled to the jack slot 200, the activation signal EN is activated.

활성 신호(EN)가 활성화된 때에, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 마이크로폰 검출 전극(255)에 공급한다. 활성 신호(EN)가 비활성화된 때에, 바이어스 전압 생성 회로(BG)는 비활성화되며, 바이어스 전압(BIAS)을 출력하지 않는다. 예를 들어, 바이어스 전압 생성 회로(BG)는 접지 전압을 출력할 수 있다.When the activation signal EN is activated, the bias voltage generation circuit BG supplies the bias voltage BIAS to the microphone detection electrode 255. [ When the activation signal EN is deactivated, the bias voltage generating circuit BG is inactivated and does not output the bias voltage BIAS. For example, the bias voltage generating circuit BG can output the ground voltage.

바이어스 전압 생성 회로(BG)는 제2 비교기(CP2), 제 트랜지스터(TR2), 제3 저항(R3), 제4 저항(R4), 그리고 제5 저항(R5)을 포함한다.The bias voltage generating circuit BG includes a second comparator CP2, a transistor TR2, a third resistor R3, a fourth resistor R4 and a fifth resistor R5.

제3 저항(R3) 및 제4 저항(R4)은 접지 전압이 공급되는 접지 노드 및 제2 트랜지스터(TR2)의 사이에서 직렬 연결된다. 제3 저항(R3) 및 제4 저항(R4) 사이의 노드는 제2 비교기(CP2)의 양의 입력에 연결된다. 제2 비교기(CP2)의 음의 입력에 기준 전압(VREF)이 입력된다.The third resistor R3 and the fourth resistor R4 are connected in series between the ground node to which the ground voltage is supplied and the second transistor TR2. The node between the third resistor R3 and the fourth resistor R4 is connected to the positive input of the second comparator CP2. The reference voltage VREF is input to the negative input of the second comparator CP2.

제2 트랜지스터(TR2)는 전원 전압(VDD)이 공급되는 전원 노드 및 제3 저항(R3)의 사이에 연결된다. 제2 트랜지스터(TR2)는 제2 비교기(CP2)의 출력에 따라 제어된다. 제2 트랜지스터(TR2) 및 제3 저항(R3) 사이의 노드의 전압은 바이어스 전압(BIAS)이다. 바이어스 전압(BIAS)은 제5 저항(R5)을 통해 마이크로폰 검출 전극(255)으로 전달된다. 바이어스 전압 생성 회로(BG)는 제3 저항(R3) 및 제4 저항(R4) 사이의 노드의 전압이 기준 전압(VREF)과 같아지도록 바이어스 전압(BIAS)을 조절할 수 있다.The second transistor TR2 is connected between the power supply node to which the power supply voltage VDD is supplied and the third resistor R3. The second transistor TR2 is controlled according to the output of the second comparator CP2. The voltage of the node between the second transistor TR2 and the third resistor R3 is the bias voltage BIAS. The bias voltage BIAS is transmitted to the microphone detection electrode 255 through the fifth resistor R5. The bias voltage generating circuit BG can adjust the bias voltage BIAS such that the voltage of the node between the third resistor R3 and the fourth resistor R4 becomes equal to the reference voltage VREF.

도 5는 잭 슬롯(200)에 잭(300 또는 400)이 삽입되었는지 검출하는 방법을 보여주는 순서도이다. 예시적으로, 잭(300 또는 400)이 잭 슬롯(200)에 결합되지 않은 상태에서, 잭(300)이 잭 슬롯(200)에 삽입되는지를 검출하는 방법이 도 5에 도시된다.5 is a flow chart illustrating a method of detecting whether a jack 300 or 400 is inserted into a jack slot 200. [ Illustratively, a method for detecting whether a jack 300 is inserted into a jack slot 200, with the jack 300 or 400 not being coupled to the jack slot 200, is shown in FIG.

도 2 내지 도 5를 참조하면, S110 단계에서, 제1 채널 전극(220), 접지 전극(240), 그리고 마이크로폰 검출 전극(255)에 접지 전압(VSS)이 인가된다. 예를 들어, 잭(300)이 잭 슬롯(200)에 삽입된 것으로 검출되지 않은 상태에서, 오디오 코덱(19)은 제1 채널 전극(220) 및 제2 채널 전극(230), 그리고 접지 전극(240)에 접지 전압(VSS)을 인가할 수 있다. 잭(300)이 잭 슬롯(200)에 삽입되지 않은 상태에서, 잭 검출기(100)의 논리 게이트 회로(OR)의 출력은 하이 레벨이므로, 제1 트랜지스터(TR1)를 통해 마이크로폰 검출 전극(255)에 접지 전압(VSS)이 공급된다.2 to 5, the ground voltage VSS is applied to the first channel electrode 220, the ground electrode 240, and the microphone detection electrode 255 in step S110. For example, in a state where the jack 300 is not detected to be inserted into the jack slot 200, the audio codec 19 may include a first channel electrode 220 and a second channel electrode 230, 240 to the ground voltage VSS. The output of the logic gate circuit OR of the jack detector 100 is at the high level and the microphone detection electrode 255 is connected to the first transistor TR1 via the first transistor TR1, The ground voltage VSS is supplied.

S120 단계에서, 잭(300)이 잭 슬롯(200)에 결합되면, 제1 채널 전극(220) 및 제1 채널 검출 전극(225)이 제1 극(310)을 통해 전기적으로 연결된다. 따라서, 제1 채널 검출 전극(225)의 전압은 제1 채널 전극(220)에 연결된 접지 노드에 의해 접지 전압(VSS)으로 감소한다. 또한, 접지 검출 전극(245) 및 접지 전극(240)은 제3 극(330)을 통해 전기적으로 연결된다. 따라서, 접지 검출 전극(245)의 전압은 접지 전극(240)에 연결된 접지 노드에 의해 접지 전압(VSS)으로 감소한다. 즉, 잭(300)이 잭 슬롯(200)에 결합되면, 제1 채널 검출 전극(225) 및 접지 검출 전극(245)의 전압들이 접지 전압(VSS)으로 감소하며, 논리 게이트 회로(OR)의 출력 신호(OUT)는 로우 레벨로 감소한다.The first channel electrode 220 and the first channel sensing electrode 225 are electrically connected through the first pole 310 when the jack 300 is coupled to the jack slot 200 in step S120. Therefore, the voltage of the first channel sensing electrode 225 is reduced to the ground voltage VSS by the ground node connected to the first channel electrode 220. Also, the ground detection electrode 245 and the ground electrode 240 are electrically connected through the third pole 330. Therefore, the voltage of the ground detecting electrode 245 is reduced to the ground voltage VSS by the ground node connected to the ground electrode 240. [ That is, when the jack 300 is coupled to the jack slot 200, the voltages of the first channel detection electrode 225 and the ground detection electrode 245 are reduced to the ground voltage VSS, The output signal OUT decreases to a low level.

논리 게이트 회로(OR)의 출력 신호(OUT)가 로우 레벨이 아니면, 잭(300)이 잭 슬롯(200)에 삽입된 것이 아니므로, 검출 동작은 종료된다. 논리 게이트 회로(OR)의 출력 신호(OUT)가 로우 레벨이 되면, 잭(300)이 잭 슬롯(200)에 삽입된 것으로 검출된다. 이후에, 제1 트랜지스터(TR1)는 마이크로폰 검출 전극(255)을 접지 노드와 전기적으로 분리하며, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 마이크로폰 검출 전극(255)에 전달한다.If the output signal OUT of the logic gate circuit OR is not at the low level, the jack 300 is not inserted in the jack slot 200, so that the detection operation is ended. When the output signal OUT of the logic gate circuit OR becomes a low level, the jack 300 is detected as being inserted into the jack slot 200. Thereafter, the first transistor TR1 electrically isolates the microphone detection electrode 255 from the ground node, and the bias voltage generation circuit BG transmits the bias voltage BIAS to the microphone detection electrode 255.

S140 단계에서, 마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS) 또는 그와 유사한 레벨을 갖는 전압보다 낮은지 판별된다. 예를 들어, 도 3에 도시된 바와 같이, 3-극을 갖는 잭(400)이 잭 슬롯(200)에 삽입된 경우, 마이크로폰 검출 전극(255)은 제3 극(430)을 통해 접지 전극과 연결된다. 따라서, 마이크로폰 검출 전극(255)의 전압은 바이어스 전압(BIAS)보다 낮은 전압, 예를 들어 접지 전압(VSS)으로 감소하며, 개인용 재생 장치가 마이크로폰을 갖지 않는 것으로 판별된다. 도 2에 도시된 바와 같이, 4-극을 갖는 잭(300)이 잭 슬롯(200)에 삽입된 경우, 제4 극(340)은 개인용 재생 장치의 마이크로폰과 연결된다. 예를 들어, 마이크로폰은 1.35kohm 내지 33kohm 의 범위에 속하는 저항값을 가질 수 있다. 마이크로폰 검출 전극(255)의 전압은 제3 저항(R3)과 제2 트랜지스터(TR2) 사이의 노드의 전압이 제5 저항(R5) 및 마이크로폰의 저항에 의해 분배된 값인 바이어스 전압(BIAS)이 된다. 따라서, S150 단계에서, 개인용 재생 장치가 마이크로폰을 갖는 것으로 검출된다.In step S140, it is determined whether the voltage of the microphone detecting electrode 255 is lower than the voltage having the bias voltage BIAS or a similar level. 3, when the jack 400 having a three-pole is inserted into the jack slot 200, the microphone detecting electrode 255 is connected to the ground electrode through the third pole 430 . Therefore, the voltage of the microphone detection electrode 255 is reduced to a voltage lower than the bias voltage BIAS, for example, the ground voltage VSS, and it is determined that the personal reproduction apparatus does not have a microphone. 2, when the jack 300 having a four-pole is inserted into the jack slot 200, the fourth pole 340 is connected to the microphone of the personal playback apparatus. For example, the microphone may have a resistance value in the range of 1.35 kohm to 33 kohm. The voltage of the microphone detection electrode 255 becomes the bias voltage BIAS whose voltage at the node between the third resistor R3 and the second transistor TR2 is a value divided by the fifth resistor R5 and the resistance of the microphone . Therefore, in step S150, it is detected that the personal playback apparatus has a microphone.

예시적으로, 개인용 재생 장치가 마이크로폰을 갖는 것이 검출되면, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 지속적으로 마이크로폰 검출 전극(255)에 전달할 수 있다. 개인용 재생 장치의 마이크로폰은 바이어스 전압을 이용하여 오디오 신호를 획득할 수 있다. 획득된 오디오 신호는 마이크로폰 검출 전극(255)의 전압의 변화로 나타날 수 있다.Illustratively, when it is detected that the personal playback apparatus has a microphone, the bias voltage generation circuit BG can continuously transmit the bias voltage BIAS to the microphone detection electrode 255. [ The microphone of the personal reproduction apparatus can acquire an audio signal using a bias voltage. The obtained audio signal may be represented by a change in the voltage of the microphone detection electrode 255.

도 6은 3-극을 갖는 잭(400)이 잭 슬롯(200)에 삽입되거나 잭 슬롯(200)으로부터 분리될 때에 발생하는 연결 관계를 보여준다. 도 6을 참조하면, 접지 전극(240) 및 접지 검출 전극(245)은 비정렬되어 있다. 따라서, 접지 전극(240)은 제2 절연체(425)에 정렬된 위치에서 잭(400)과 전기적으로 연결되지 않을 수 있다. 접지 검출 전극(245) 및 마이크로폰 검출 전극(255)은 제3 극(430)에 연결될 수 있다. 이때, 제3 극(430)에 의해 접지 검출 전극(245) 및 마이크로폰 검출 전극(255) 사이에 전류 경로(CP)가 형성되며, 제3 극(430)의 전압은 접지 검출 전극(245) 및 마이크로폰 검출 전극(255)의 전압들에 의해 결정된다.6 shows the connection relationship that occurs when a jack 400 having three poles is inserted into or removed from the jack slot 200. [ Referring to FIG. 6, the ground electrode 240 and the ground detecting electrode 245 are not aligned. Thus, the ground electrode 240 may not be electrically connected to the jack 400 at a location aligned with the second insulator 425. The ground detection electrode 245 and the microphone detection electrode 255 may be connected to the third pole 430. At this time, a current path CP is formed between the ground detection electrode 245 and the microphone detection electrode 255 by the third pole 430, and the voltage of the third pole 430 is connected to the ground detection electrode 245 and / Is determined by the voltages of the microphone detection electrode 255. [

도 7은 도 6의 연결 관계에서 잭 검출기(100)와 연관된 전압들의 변화들을 보여주는 타이밍도이다. 도 5, 도 6 및 도 7을 참조하면, 제1 타이밍(T1)에, 잭 슬롯(200) 및 3-극을 갖는 잭(400)이 도 6에 도시된 바와 같이 연결될 수 있다. 제1 채널 검출 전극(225)은 제1 풀업 저항(PUR1)을 통해 전원 노드에 연결된다. 따라서, 잭(400)이 삽입되지 않은 때에, 제1 채널 검출 전극(225)의 전압은 전원 전압(VDD)일 수 있다. 도 6에 도시된 바와 같이, 제1 채널 검출 전극(225)이 제1 극(410)을 통해 제1 채널 전극(220)과 연결되면, 제1 채널 검출 전극(225)의 전압은 제1 채널 전극(220)에 공급되는 접지 전압(VSS)으로 인해 접지 전압(VSS)으로 감소한다. FIG. 7 is a timing diagram showing changes in voltages associated with the jack detector 100 in the connection relationship of FIG. Referring to Figs. 5, 6 and 7, at the first timing T1, a jack 400 having a jack slot 200 and a three-pole can be connected as shown in Fig. The first channel detection electrode 225 is connected to the power supply node through the first pull-up resistor PUR1. Therefore, when the jack 400 is not inserted, the voltage of the first channel detecting electrode 225 may be the power supply voltage VDD. 6, when the first channel sensing electrode 225 is connected to the first channel electrode 220 through the first electrode 410, the voltage of the first channel sensing electrode 225 is connected to the first channel sensing electrode 225, And decreases to the ground voltage VSS due to the ground voltage VSS supplied to the electrode 220.

접지 검출 전극(245)은 제2 풀업 저항(PUR2)을 통해 전원 노드에 연결된다. 따라서, 잭(400)이 삽입되지 않은 때에, 접지 검출 전극(245)의 전압은 전원 전압(VDD)일 수 있다. 도 6에 도시된 바와 같이, 접지 검출 전극(245)이 제3 극(430)을 통해 마이크로폰 검출 전극(255)과 연결되면, 접지 검출 전극(245)의 전압은 제1 트랜지스터(TR1)를 통해 마이크로폰 검출 전극(255)에 접지 전압(VSS)으로 인해 접지 전압(VSS)으로 감소한다. The ground detection electrode 245 is connected to the power supply node through the second pull-up resistor PUR2. Therefore, when the jack 400 is not inserted, the voltage of the ground detecting electrode 245 may be the power supply voltage VDD. 6, when the ground detecting electrode 245 is connected to the microphone detecting electrode 255 through the third pole 430, the voltage of the ground detecting electrode 245 is transmitted through the first transistor TR1 And decreases to the ground voltage VSS due to the ground voltage VSS at the microphone detection electrode 255. [

잭(400)이 삽입되지 않은 때에, 제1 채널 검출 전극(225)의 전압과 접지 검출 전극(245)의 전압은 전원 전압(VDD) 또는 그와 유사한 레벨을 갖는 전압들이다. 따라서, 비교기(CP)는 하이 레벨을 출력 신호(OUT)로 출력하며, 논리 게이트 회로(OR)는 하이 레벨을 출력한다. 도 6에 도시된 바와 같이 잭이 삽입되면, 제1 채널 검출 전극(225)의 전압과 접지 검출 전극(245)의 전압은 접지 전압(VSS) 또는 그와 유사한 레벨을 갖는 전압들로 감소한다. 따라서, 비교기(CP)는 로우 레벨을 출력하며, 논리 게이트 회로(OR)는 로우 레벨을 출력 신호(OUT)로 출력한다. 즉, 잭(400)의 삽입이 검출된다.When the jack 400 is not inserted, the voltage of the first channel detecting electrode 225 and the voltage of the ground detecting electrode 245 are the voltages having the power supply voltage VDD or the like. Therefore, the comparator CP outputs the high level to the output signal OUT, and the logic gate circuit OR outputs the high level. 6, when the jack is inserted, the voltage of the first channel detecting electrode 225 and the voltage of the ground detecting electrode 245 are reduced to voltages having a ground voltage VSS or a similar level. Therefore, the comparator CP outputs a low level, and the logic gate circuit OR outputs a low level to the output signal OUT. That is, the insertion of the jack 400 is detected.

잭(400)이 삽입되지 않은 상태에서, 출력 신호(OUT)는 하이 레벨이다. 따라서, 제1 트랜지스터(TR1)는 접지 노드를 마이크로폰 검출 전극(255)과 연결하며, 마이크로폰 검출 전극(OR)의 전압은 접지 전압(VSS)이다. 출력 신호(OUT)가 하이 레벨로부터 로우 레벨로 천이하면, 활성 신호(EN)가 활성화된다. 따라서, 제2 타이밍(T2)에, 제1 트랜지스터(TR1)는 턴-오프 되며, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 출력한다. 따라서, 마이크로폰 검출 전극(255)의 전압은 접지 전압(VSS)으로부터 바이어스 전압(BIAS)으로 상승한다.In a state where the jack 400 is not inserted, the output signal OUT is at a high level. Accordingly, the first transistor TR1 connects the ground node to the microphone detection electrode 255, and the voltage of the microphone detection electrode OR is the ground voltage VSS. When the output signal OUT transits from the high level to the low level, the activation signal EN is activated. Therefore, at the second timing T2, the first transistor TR1 is turned off, and the bias voltage generating circuit BG outputs the bias voltage BIAS. Therefore, the voltage of the microphone detecting electrode 255 rises from the ground voltage VSS to the bias voltage BIAS.

마이크로폰 검출 전극(255)의 전압이 접지 전압(VSS)으로부터 바이어스 전압(BIAS)으로 상승하면, 제3 타이밍(T3)에, 마이크로폰 검출 전극(255)과 제3 극(430)을 통해 연결된 접지 검출 전극(245)의 전압이 상승한다. 예를 들어, 접지 검출 전극(245)의 전압은 마이크로폰 검출 전극(255)으로부터 공급되는 바이어스 전압(BIAS), 제2 풀업 저항(PUR2)을 통해 공급되는 전원 전압(VDD), 또는 바이어스 전압(BIAS)과 전원 전압(VDD) 사이의 중간 전압으로 상승할 수 있다.When the voltage of the microphone detection electrode 255 rises from the ground voltage VSS to the bias voltage BIAS, the ground detection connected to the microphone detection electrode 255 and the third pole 430 at the third timing T3 The voltage of the electrode 245 rises. For example, the voltage of the ground detection electrode 245 is controlled by the bias voltage BIAS supplied from the microphone detection electrode 255, the power supply voltage VDD supplied through the second pull-up resistor PUR2, or the bias voltage BIAS ) And the power supply voltage VDD.

접지 검출 전극(245)의 전압이 상승하면, 논리 게이트 회로(OR)의 출력 신호(OUT)는 로우 레벨로부터 하이 레벨로 천이한다. 출력 신호(OUT)가 하이 레벨로 천이하면, 제1 트랜지스터(TR1)가 턴-온 되며, 바이어스 전압 생성 회로(BG)가 비활성화된다. 따라서, 제4 타이밍(T4)에, 마이크로폰 검출 전극(255)의 전압은 접지 전압(VSS)으로 감소한다.When the voltage of the ground detection electrode 245 rises, the output signal OUT of the logic gate circuit OR transits from a low level to a high level. When the output signal OUT transitions to the high level, the first transistor TR1 is turned on and the bias voltage generating circuit BG is inactivated. Therefore, at the fourth timing T4, the voltage of the microphone detecting electrode 255 decreases to the ground voltage VSS.

마이크로폰 검출 전극(255)의 전압이 접지 전압(VSS)으로 감소함에 따라, 제5 타이밍(T5)에, 접지 검출 전극(245)의 전압 또한 접지 전압(VSS)으로 감소한다. 논리 게이트 회로(OR)의 출력 신호(OUT)는 로우 레벨로부터 하이 레벨로 천이한다. 제6 타이밍에, 제1 트랜지스터(TR1)는 턴-오프 되고, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 출력한다. 따라서, 마이크로폰 검출 전극(255)의 전압은 접지 전압(VSS)으로부터 바이어스 전압(BIAS)으로 상승한다.As the voltage of the microphone detecting electrode 255 decreases to the ground voltage VSS, the voltage of the ground detecting electrode 245 also decreases to the ground voltage VSS at the fifth timing T5. The output signal OUT of the logic gate circuit OR transits from the low level to the high level. At the sixth timing, the first transistor TR1 is turned off, and the bias voltage generating circuit BG outputs the bias voltage BIAS. Therefore, the voltage of the microphone detecting electrode 255 rises from the ground voltage VSS to the bias voltage BIAS.

마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS)으로 상승함에 따라, 제7 타이밍(T7)에, 접지 검출 전극(245)의 전압이 상승한다.As the voltage of the microphone detecting electrode 255 rises to the bias voltage BIAS, the voltage of the ground detecting electrode 245 rises at the seventh timing T7.

도 6과 같이 접지 전극(240)이 플로팅되고 접지 검출 전극(245) 및 마이크로폰 검출 전극(255)이 쇼트된 연결 관계에서, 도 7에 도시된 바와 같이, 논리 게이트 회로(OR)의 출력 신호(OUT)는 하이 레벨과 로우 레벨 사이를 주기적으로 천이할 수 있다. 출력 신호(OUT)가 주기적으로 천이하는 동안, 제3 극(430)의 전압은 접지 검출 전극(245) 또는 마이크로폰 검출 전극(255)의 변화에 동반하여 함께 변화할 수 있다.7, in the connection relationship in which the ground electrode 240 floats and the ground detection electrode 245 and the microphone detection electrode 255 are short-circuited as shown in FIG. 6, the output signal ( OUT can periodically transition between a high level and a low level. While the output signal OUT periodically transitions, the voltage of the third pole 430 may change together with the change in the ground detection electrode 245 or the microphone detection electrode 255. [

개인용 재생 장치는 제1 극(410)의 전압과 제3 극(430)의 전압 차이에 기반하여 제1 채널의 오디오 신호를 재생하고, 제2 극(420)의 전압과 제3 극(430)의 전압 차이에 기반하여 제2 채널의 오디오 신호를 재생하도록 구성된다. 도 7에 도시된 바와 같이 제3 극(430)의 전압이 주기적으로 변화하면, 개인용 재생 장치를 통해 주기적으로 잡음이 재생될 수 있다.The personal playback apparatus reproduces the audio signal of the first channel based on the difference between the voltage of the first pole 410 and the voltage of the third pole 430 and reproduces the audio signal of the third pole 430, To reproduce the audio signal of the second channel based on the voltage difference of the second channel. As shown in FIG. 7, when the voltage of the third pole 430 periodically changes, noise can be periodically reproduced through the personal playback apparatus.

이와 같은 문제를 해결하기 위하여, 본 발명의 실시 예들은 잭(400)의 삽입이 검출된 후에 접지 검출 전극(245)에 접지 전압을 인가할 수 있다.In order to solve such a problem, embodiments of the present invention can apply the ground voltage to the ground detection electrode 245 after the insertion of the jack 400 is detected.

예시적으로, 본 발명의 기술적 사상은 도 7의 타이밍도에 한정되지 않는다. 도 7은 본 발명의 기술적 사상을 효과적으로 설명하기 위하여 예시적으로 제시된 것이며, 도 7의 타이밍도는 다양하게 변경 및 응용될 수 있다. 예를 들어, 도 7에서 동일한 타이밍에 발생하는 것으로 도시된 전압 변화들은 서로 다른 타이밍들에 발생하는 것으로 변경 및 응용될 수 있다. 또한, 도 7에서 서로 다른 타이밍에 발생하는 것으로 도시된 전압 변화들은 동일한 타이밍에 발생하는 것으로 변경 및 응용될 수 있다.Illustratively, the technical spirit of the present invention is not limited to the timing diagram of FIG. FIG. 7 is an exemplary illustration for effectively explaining the technical idea of the present invention, and the timing diagram of FIG. 7 may be variously modified and applied. For example, the voltage variations shown as occurring at the same timing in Fig. 7 can be changed and applied to occur at different timings. In addition, the voltage changes shown as occurring at different timings in Fig. 7 can be changed and applied to occur at the same timing.

도 8은 도 4의 잭 검출기(100)의 응용 예(100a)를 보여주는 회로도이다. 도 8을 참조하면, 잭 검출기(100a)는 제1 저항(R1), 제2 저항(R2), 비교기(CP), 제1 풀업 저항(PUR1), 논리 게이트 회로(OR), 제2 풀업 저항(PUR2), 제1 트랜지스터(TR1), 신호 생성기(SG), 바이어스 전압 생성 회로(BG), 그리고 제3 트랜지스터(TR3)를 포함한다. 도 4의 잭 검출기(100)와 비교하면, 잭 검출기(100a)는 제3 트랜지스터(TR3)를 더 포함한다. 도 4의 잭 검출기(100) 및 도 8의 잭 검출기(100a)에서 공통적으로 도시된 구성 요소들에 대한 상세한 설명은 생략된다.8 is a circuit diagram showing an application example 100a of the jack detector 100 of FIG. 8, the jack detector 100a includes a first resistor R1, a second resistor R2, a comparator CP, a first pull-up resistor PUR1, a logic gate circuit OR, a second pull- A first transistor TR1, a signal generator SG, a bias voltage generating circuit BG, and a third transistor TR3. Compared to the jack detector 100 of FIG. 4, the jack detector 100a further includes a third transistor TR3. A detailed description of the components commonly shown in the jack detector 100 of FIG. 4 and the jack detector 100a of FIG. 8 is omitted.

제3 트랜지스터(TR3)는 접지 검출 전극(245) 및 접지 전압이 공급되는 접지 노드 사이에 연결되며, 바이어스 전압(BIAS)에 의해 제어된다. 바이어스 전압 발생 회로(BG)가 활성화되고 바이어스 전압(BIAS)을 출력하면, 제3 트랜지스터(TR3)는 턴-온 된다. 즉, 접지 검출 전극(245)에 접지 노드가 연결된다. 바이어스 전압 발생 회로(BG)가 비활성화되고 접지 전압을 출력하면, 제3 트랜지스터(TR3)는 턴-오프 된다. 즉, 접지 검출 전극(245)은 접지 노드로부터 분리된다.The third transistor TR3 is connected between the ground detecting electrode 245 and the ground node to which the ground voltage is supplied, and is controlled by the bias voltage BIAS. When the bias voltage generating circuit BG is activated and outputs the bias voltage BIAS, the third transistor TR3 is turned on. That is, a ground node is connected to the ground detection electrode 245. When the bias voltage generating circuit BG is inactivated and outputs a ground voltage, the third transistor TR3 is turned off. That is, the ground detecting electrode 245 is separated from the ground node.

도 9는 도 8의 잭 검출기(100a)에서 잭 삽입이 수행되는 방법을 보여주는 순서도이다. 도 8 및 도 9를 참조하면, S210 단계에서, 제1 채널 전극(220), 접지 전극(240), 그리고 마이크로폰 검출 전극(255)에 접지 전압이 공급된다. S210 단계는 도 5의 S110 단계와 동일한 방법으로 수행된다.9 is a flow chart showing how jack insertion is performed in the jack detector 100a of FIG. 8 and 9, a ground voltage is supplied to the first channel electrode 220, the ground electrode 240, and the microphone detection electrode 255 in step S210. Step S210 is performed in the same manner as step S110 of FIG.

S220 단계에서, 논리 게이트 회로(OR)의 출력 신호(OUT)가 로우 레벨인지 판별된다. S220 단계는 도 5의 S120 단계와 동일한 방법으로 수행된다.In step S220, it is determined whether the output signal OUT of the logic gate circuit OR is low level. Step S220 is performed in the same manner as step S120 of FIG.

논리 게이트 회로(OR)의 출력 신호(OUT)가 하이 레벨이면, 잭 삽입이 검출되지 않으며, 프로세스는 종료된다. 논리 게이트 신호(OR)의 출력 신호(OUT)가 로우 레벨이면, S230 단계가 수행된다.If the output signal OUT of the logic gate circuit OR is at a high level, no jack insertion is detected and the process is terminated. If the output signal OUT of the logic gate signal OR is low, step S230 is performed.

S230 단계에서, 잭 삽입이 검출된다. 잭 삽입이 검출됨에 따라, 접지 검출 전극에 접지 전압(VSS)이 인가되고, 마이크로폰 검출 전극(255)에 바이어스 전압(BIAS)이 인가되고, 접지 검출 전극(245)에 접지 전압(VSS)이 인가된다. 예를 들어, 바이어스 전압 생성 회로(BG)는 활성화되고, 바이어스 전압(BIAS)을 마이크로폰 검출 전극(255)에 인가할 수 있다. 제3 트랜지스터(TR3)는 바이어스 전압(BIAS)에 의해 턴-온 되고, 접지 검출 전극(245)에 접지 전압(VSS)을 전달할 수 있다.In step S230, jack insertion is detected. A ground voltage VSS is applied to the ground detection electrode and a bias voltage BIAS is applied to the microphone detection electrode 255 and a ground voltage VSS is applied to the ground detection electrode 245 do. For example, the bias voltage generating circuit BG is activated and can apply the bias voltage BIAS to the microphone detecting electrode 255. [ The third transistor TR3 may be turned on by the bias voltage BIAS and may transmit the ground voltage VSS to the ground detecting electrode 245. [

S240 단계에서, 마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS)보다 작은지 판별된다. S240 단계는 도 5의 S140 단계와 동일한 방법으로 수행될 수 있다.In step S240, it is determined whether the voltage of the microphone detecting electrode 255 is smaller than the bias voltage BIAS. Step S240 may be performed in the same manner as step S140 of FIG.

마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS)보다 낮으면, 마이크로폰은 검출되지 않고, 프로세스가 종료된다. 마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS)과 유사하면, S250 단계에서 마이크로폰이 검출된다. S250 단계는 도 5의 S150 단계와 동일한 방법으로 수행될 수 있다.If the voltage of the microphone detection electrode 255 is lower than the bias voltage BIAS, the microphone is not detected and the process is terminated. If the voltage of the microphone detection electrode 255 is similar to the bias voltage BIAS, the microphone is detected in step S250. The step S250 may be performed in the same manner as the step S150 of FIG.

도 10은 도 6의 연결 관계에서 도 8의 잭 검출기(100a)와 연관된 전압들의 변화들을 보여주는 타이밍도이다. 도 6, 도 8 및 도 10을 참조하면, 제1 타이밍(T1)에, 잭 슬롯(200) 및 3-극을 갖는 잭(400)이 도 6에 도시된 바와 같이 연결되면, 제1 채널 검출 전극(225)의 전압은 전원 전압(VDD)으로부터 접지 전압(VSS)으로 감소한다. 접지 검출 전극(245)의 전압은 전원 전압(VDD)으로부터 접지 전압(VSS)으로 감소한다. 따라서, 논리 게이트 회로(OR)의 출력 신호(OUT)는 하이 레벨로부터 로우 레벨로 천이한다. 즉, 잭(400)의 삽입이 검출된다.FIG. 10 is a timing diagram showing changes in voltages associated with the jack detector 100a of FIG. 8 in the connection relationship of FIG. 6, 8 and 10, when the jack 400 having the jack slot 200 and the 3-pole at the first timing T1 is connected as shown in FIG. 6, The voltage of the electrode 225 decreases from the power supply voltage VDD to the ground voltage VSS. The voltage of the ground detection electrode 245 decreases from the power supply voltage VDD to the ground voltage VSS. Therefore, the output signal OUT of the logic gate circuit OR transits from the high level to the low level. That is, the insertion of the jack 400 is detected.

제2 타이밍(T2)에, 제1 트랜지스터(TR1)는 턴-오프 되며, 바이어스 전압 생성 회로(BG)는 바이어스 전압(BIAS)을 출력한다. 따라서, 마이크로폰 검출 전극(255)의 전압은 접지 전압(VSS)으로부터 바이어스 전압(BIAS)으로 상승한다. 또한, 바이어스 전압(BIAS)에 의해 제3 트랜지스터(TR3)가 턴-온 되며, 접지 검출 전극(245)은 접지 노드에 연결된다. 따라서, 마이크로폰 검출 전극(255)의 전압이 바이어스 전압(BIAS)으로 상승하여도, 접지 검출 전극(245)의 전압은 접지 전압(VSS)으로 유지된다.At the second timing T2, the first transistor TR1 is turned off, and the bias voltage generating circuit BG outputs the bias voltage BIAS. Therefore, the voltage of the microphone detecting electrode 255 rises from the ground voltage VSS to the bias voltage BIAS. Further, the third transistor TR3 is turned on by the bias voltage BIAS, and the ground detecting electrode 245 is connected to the ground node. Therefore, even if the voltage of the microphone detecting electrode 255 rises to the bias voltage BIAS, the voltage of the ground detecting electrode 245 is maintained at the ground voltage VSS.

이후에, 제3 타이밍(T3) 내지 제7 타이밍(T7)이 경과하여도, 접지 검출 전극(245)의 전압은 접지 전압으로 유지된다. 따라서, 도 7을 참조하여 설명된 것과 같이, 잭(400)의 제3 극(430)의 전압이 변화하는 것이 방지되며, 잡음이 방지된다. 즉, 사용자 편의성이 향상된다.Thereafter, the voltage of the ground detecting electrode 245 is maintained at the ground voltage even when the third to sixth timings T3 to T7 have elapsed. Thus, as described with reference to FIG. 7, the voltage of the third pole 430 of the jack 400 is prevented from changing, and noise is prevented. That is, user convenience is improved.

예시적으로, 본 발명의 기술적 사상은 도 10의 타이밍도에 한정되지 않는다. 도 10은 본 발명의 기술적 사상을 효과적으로 설명하기 위하여 예시적으로 제시된 것이며, 도 10의 타이밍도는 다양하게 변경 및 응용될 수 있다. 예를 들어, 도 10에서 동일한 타이밍에 발생하는 것으로 도시된 전압 변화들은 서로 다른 타이밍들에 발생하는 것으로 변경 및 응용될 수 있다. 또한, 도 10에서 서로 다른 타이밍에 발생하는 것으로 도시된 전압 변화들은 동일한 타이밍에 발생하는 것으로 변경 및 응용될 수 있다.Illustratively, the technical spirit of the present invention is not limited to the timing diagram of FIG. FIG. 10 is an exemplary illustration for effectively explaining the technical idea of the present invention, and the timing diagram of FIG. 10 can be variously changed and applied. For example, the voltage changes shown as occurring at the same timing in Fig. 10 can be changed and applied to occur at different timings. In addition, the voltage changes shown as occurring at different timings in Fig. 10 can be changed and applied to occur at the same timing.

도 11은 도 8의 잭 검출기(100a)의 응용 예(100b)를 보여주는 회로도이다. 도 11을 참조하면, 잭 검출기(100b)는 제1 저항(R1), 제2 저항(R2), 비교기(CP), 제1 풀업 저항(PUR1), 논리 게이트 회로(OR), 제2 풀업 저항(PUR2), 제1 트랜지스터(TR1), 신호 생성기(SG), 바이어스 전압 생성 회로(BG), 그리고 제3 트랜지스터(TR3)를 포함한다. 도 8의 잭 검출기(100a)와 비교하면, 잭 검출기(100b)는 펄스 생성 회로(PG)를 더 포함한다. 제3 트랜지스터(TR3)는 바이어스 전압(BIAS) 대신에 펄스 생성 회로(PG)의 출력 펄스에 의해 제어된다.11 is a circuit diagram showing an application example 100b of the jack detector 100a of FIG. 11, the jack detector 100b includes a first resistor R1, a second resistor R2, a comparator CP, a first pull-up resistor PUR1, a logic gate circuit OR, a second pull- A first transistor TR1, a signal generator SG, a bias voltage generating circuit BG, and a third transistor TR3. Compared to the jack detector 100a of FIG. 8, the jack detector 100b further includes a pulse generation circuit (PG). The third transistor TR3 is controlled by the output pulse of the pulse generation circuit PG instead of the bias voltage BIAS.

도 11을 참조하면, 펄스 생성 회로(PG)는 활성 신호(EN)에 응답하여 펄스 신호를 출력하도록 구성된다. 예를 들어, 펄스 생성 회로(PG)는 활성 신호(EN)가 활성화된 때에 로우 레벨로부터 하이 레벨로 천이하고, 그리고 듀티 시간(duty time)이 경과한 후에 하이 레벨로부터 로우 레벨로 천이하는 펄스 신호를 출력할 수 있다. 예를 들어, 듀티 시간은 잭 검출기(100b)가 개인용 재생 장치가 마이크로폰을 포함하는지를 검출하는 시간과 같거나 그보다 길게 설정될 수 있다. 예를 들어, 듀티 시간은 마이크로폰의 검출이 수행되는 시간일 수 있다.Referring to Fig. 11, the pulse generation circuit PG is configured to output a pulse signal in response to the activation signal EN. For example, the pulse generating circuit PG is a pulse generating circuit that transitions from a low level to a high level when the activation signal EN is activated, and a pulse signal that transitions from a high level to a low level after a duty time has elapsed Can be output. For example, the duty time may be set to be equal to or longer than the time the jack detector 100b detects whether the personal playback device includes a microphone. For example, the duty time may be the time at which the detection of the microphone is performed.

펄스 생성 회로(PG)의 출력 펄스가 로우 레벨로부터 하이 레벨로 천이하면, 제3 트랜지스터(TR3)는 턴-온 된다. 따라서, 접지 검출 전극(245)에 접지 노드가 연결되며, 도 6에 도시된 연결 관계에서 접지 검출 전극(245)의 전압이 마이크로폰 검출 전극(255)의 전압에 따라 변화하는 것이 방지된다. 마이크로폰의 검출이 완료된 후에 펄스 생성 회로(PG)의 출력 펄스가 하이 레벨로부터 로우 레벨로 천이하면, 제3 트랜지스터(TR3)는 턴-오프 된다. 즉, 접지 검출 전극(245)은 접지 노드로부터 분리되며, 접지 검출 전극(245)에 연결된 풀업 저항(PUR1)이 적용된다. 예를 들어, 잭(400)이 잭 슬롯(200)으로부터 분리되면, 접지 검출 전극(245)의 전압은 풀업 저항(PUR1) 및 전원 노드에 의해 전원 전압(VDD)으로 상승한다. 즉, 풀업 저항(PUR1)이 적용되면, 접지 검출 전극(245)은 잭(400)이 잭 슬롯(200)으로부터 분리되는 것을 검출할 수 있다.When the output pulse of the pulse generating circuit PG transitions from the low level to the high level, the third transistor TR3 is turned on. Therefore, the ground node is connected to the ground detection electrode 245, and the voltage of the ground detection electrode 245 in the connection relationship shown in FIG. 6 is prevented from changing according to the voltage of the microphone detection electrode 255. When the output pulse of the pulse generation circuit PG transits from the high level to the low level after the detection of the microphone is completed, the third transistor TR3 is turned off. That is, the ground detecting electrode 245 is disconnected from the ground node, and a pull-up resistor PUR1 connected to the ground detecting electrode 245 is applied. For example, when the jack 400 is disconnected from the jack slot 200, the voltage of the ground detection electrode 245 rises to the power supply voltage VDD by the pull-up resistor PUR1 and the power supply node. That is, when the pull-up resistor PUR1 is applied, the ground detecting electrode 245 can detect that the jack 400 is disconnected from the jack slot 200. [

상술된 실시 예들에서, 3-극을 갖는 잭(400) 및 4-극을 갖는 잭(300)을 참조하여 본 발명의 기술적 사상이 설명되었다. 그러나, 본 발명의 기술적 사상은 3-극을 갖는 잭(400) 및 4-극을 갖는 잭(300)에 한정되지 않으며, n-극(n은 양의 정수)을 갖는 잭에 적용될 수 있다.In the above-described embodiments, the technical idea of the present invention has been described with reference to a jack 300 having three poles and a jack 300 having four poles. However, the technical idea of the present invention is not limited to a jack having a three-pole and a jack having a four-pole, and can be applied to a jack having an n-pole (n is a positive integer).

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the equivalents of the claims of the present invention as well as the claims of the following.

10; 멀티미디어 장치 11; 어플리케이션 프로세서
12; 랜덤 액세스 메모리 13; 스토리지 장치
14; 전력 관리 회로 15; 전원
16; 비디오 코덱 17; 디스플레이
18; 카메라 19; 오디오 코덱
20; 스피커 21; 마이크로폰
100, 100a, 100b; 검출기 R1; 제1 저항
R2; 제2 저항 CP; 비교기
PUR1; 제1 풀업 저항 OR; 논리 게이트 회로
PUR2; 제2 풀업 저항 TR1; 제1 트랜지스터
SG; 신호 생성기 BG; 바이어스 전압 생성 회로
CP2; 제2 비교기 TR2; 제 트랜지스터
R3; 제3 저항 R4; 제4 저항
R5; 제5 저항 TR3; 제3 트랜지스터
200; 잭 슬롯 210; 본체
220; 제1 채널 전극 230; 제2 채널 전극
240; 접지 전극 225; 제1 채널 검출 전극
245; 접지 검출 전극 255; 마이크로폰 검출 전극
300; 잭 310; 제1 극
320; 제2 극 330; 제3 극
340; 제4 극 315; 제1 절연체
325; 제2 절연체 335; 제3 절연체
10; A multimedia device 11; Application processor
12; A random access memory 13; Storage device
14; Power management circuit 15; power
16; Video codec 17; display
18; Camera 19; Audio codec
20; A speaker 21; microphone
100, 100a, 100b; Detector R1; The first resistance
R2 is; A second resistor CP; Comparator
PUR1; A first pull-up resistor OR; Logic gate circuit
PUR2; A second pull-up resistor TR1; The first transistor
SG; Signal generator BG; Bias voltage generating circuit
CP2; A second comparator TR2; The transistor
R3 is; A third resistor R4; Fourth resistance
R5; A fifth resistor TR3; The third transistor
200; Jack slot 210; main body
220; A first channel electrode 230; The second channel electrode
240; A ground electrode 225; The first channel detection electrode
245; Ground detection electrode 255; Microphone detection electrode
300; Jack 310; First pole
320; A second pole 330; Third pole
340; A fourth pole 315; The first insulator
325; A second insulator 335; The third insulator

Claims (20)

잭 슬롯의 제1 채널 전극, 제2 채널 전극 및 마이크로폰 검출 전극과 연결되는 오디오 코덱 회로; 그리고
상기 잭 슬롯의 제1 채널 검출 전극, 접지 검출 전극 및 상기 마이크로폰 검출 전극과 연결되는 잭 검출 회로를 포함하고,
상기 잭 검출 회로는 상기 제1 채널 검출 전극 및 상기 접지 검출 전극의 전압들이 접지 전압이면, 상기 잭 슬롯에 잭이 삽입된 것을 검출하고, 상기 검출에 응답하여 상기 접지 검출 전극에 접지 전압을 인가하고 그리고 상기 마이크로폰 검출 전극에 바이어스 전압을 인가하도록 구성되는 오디오 장치.
An audio codec circuit coupled to the first channel electrode, the second channel electrode, and the microphone detection electrode of the jack slot; And
And a jack detection circuit connected to the first channel detection electrode, the ground detection electrode, and the microphone detection electrode of the jack slot,
Wherein the jack detection circuit detects that a jack is inserted in the jack slot when voltages of the first channel detection electrode and the ground detection electrode are a ground voltage and applies a ground voltage to the ground detection electrode in response to the detection And apply a bias voltage to the microphone detection electrode.
제1 항에 있어서,
상기 마이크로폰 검출 전극 및 접지 전압이 인가되는 접지 노드 사이에 연결되고, 상기 바이어스 전압에 의해 제어되는 트랜지스터를 더 포함하는 오디오 장치.
The method according to claim 1,
And a transistor coupled between the microphone sensing electrode and a ground node to which a ground voltage is applied, the transistor being controlled by the bias voltage.
제2 항에 있어서,
상기 트랜지스터는 상기 잭 검출 회로에 포함되는 오디오 장치.
3. The method of claim 2,
Wherein the transistor is included in the jack detection circuit.
제1 항에 있어서,
상기 마이크로폰 검출 전극 및 접지 전압이 인가되는 접지 노드 사이에 연결되고, 펄스 신호에 의해 제어되는 트랜지스터를 더 포함하는 오디오 장치.
The method according to claim 1,
Further comprising a transistor coupled between the microphone sensing electrode and a ground node to which a ground voltage is applied, the transistor being controlled by a pulse signal.
제4 항에 있어서,
상기 펄스 신호는, 상기 제1 채널 검출 전극 및 상기 접지 검출 전극의 전압들이 접지 전압이 되면 로우 레벨로부터 하이 레벨로 천이하고, 듀티 시간이 경과한 후에 상기 하이 레벨로부터 상기 로우 레벨로 천이하는 오디오 장치.
5. The method of claim 4,
Wherein the pulse signal changes from the low level to the high level when the voltages of the first channel detection electrode and the ground detection electrode become the ground voltage and changes from the high level to the low level after the duty time elapses, .
제4 항에 있어서,
상기 트랜지스터는 상기 잭 검출 회로에 포함되는 오디오 장치.
5. The method of claim 4,
Wherein the transistor is included in the jack detection circuit.
제1 항에 있어서,
상기 잭 검출 회로는,
상기 제1 채널 검출 전극의 전압이 제1 전압 이상인 때에 하이 레벨을 출력하고, 상기 제1 채널 검출 전극의 전압이 상기 제1 전압보다 낮은 때에 로우 레벨을 출력하는 비교기; 그리고
상기 제1 채널 검출 전극 및 전원 전압이 공급되는 전원 노드 사이에 연결되는 제1 풀업 저항을 포함하는 오디오 장치.
The method according to claim 1,
The jack detection circuit comprising:
A comparator that outputs a high level when the voltage of the first channel detection electrode is equal to or higher than the first voltage and outputs a low level when the voltage of the first channel detection electrode is lower than the first voltage; And
And a first pull-up resistor connected between the first channel detection electrode and a power supply node to which a power supply voltage is supplied.
제7 항에 있어서,
상기 잭 검출 회로는,
상기 비교기의 출력과 상기 접지 검출 전극의 전압에 기반하여 논리합 연산을 수행하도록 구성되는 논리 게이트 회로; 그리고
상기 접지 검출 전극 및 상기 전원 노드 사이에 연결되는 제2 풀업 저항을 더 포함하는 오디오 장치.
8. The method of claim 7,
The jack detection circuit comprising:
A logic gate circuit configured to perform an OR operation based on an output of the comparator and a voltage of the ground detecting electrode; And
And a second pull-up resistor connected between the ground detection electrode and the power supply node.
제8 항에 있어서,
상기 논리 게이트 회로의 출력이 로우 레벨이 되면, 상기 잭 슬롯에 상기 잭이 삽입된 것으로 검출되는 오디오 장치.
9. The method of claim 8,
And when the output of the logic gate circuit becomes a low level, it is detected that the jack is inserted into the jack slot.
제8 항에 있어서,
상기 잭 검출 회로는,
상기 논리 게이트 회로의 출력이 로우 레벨이면 상기 마이크로폰 검출 전극을 접지 전압이 공급되는 접지 노드와 연결하고, 상기 논리 게이트 회로의 상기 출력이 하이 레벨이면 상기 마이크로폰 검출 전극을 상기 접지 노드와 분리하는 트랜지스터를 더 포함하는 오디오 장치.
9. The method of claim 8,
The jack detection circuit comprising:
Wherein when the output of the logic gate circuit is at a low level, the microphone detecting electrode is connected to a ground node to which a ground voltage is supplied, and if the output of the logic gate circuit is at a high level, Further comprising an audio device.
제8 항에 있어서,
상기 잭 검출 회로는,
상기 논리 게이트 회로의 출력이 로우 레벨이면 상기 마이크로폰 검출 전극으로 상기 바이어스 전압을 전달하도록 구성되는 바이어스 전압 생성 회로를 더 포함하는 오디오 장치.
9. The method of claim 8,
The jack detection circuit comprising:
And a bias voltage generating circuit configured to transmit the bias voltage to the microphone detection electrode if the output of the logic gate circuit is at a low level.
제11 항에 있어서,
상기 접지 검출 전극과 상기 접지 노드 사이에 연결되며, 상기 바이어스 전압에 응답하여 동작하는 트랜지스터를 더 포함하는 오디오 장치.
12. The method of claim 11,
And a transistor coupled between the ground detection electrode and the ground node, the transistor operating in response to the bias voltage.
제11 항에 있어서,
상기 접지 검출 전극과 상기 접지 노드 사이에 연결되며, 상기 논리 게이트 회로의 상기 출력에 기반하여 생성되는 펄스 신호에 응답하여 동작하는 트랜지스터를 더 포함하는 오디오 장치.
12. The method of claim 11,
And a transistor coupled between the ground detection electrode and the ground node and operative in response to a pulse signal generated based on the output of the logic gate circuit.
연산 및 제어 동작을 수행하도록 구성되는 어플리케이션 프로세서;
상기 어플리케이션 프로세서의 메인 메모리로 사용되는 랜덤 액세스 메모리;
상기 어플리케이션 프로세서의 보조 기억 장치로 사용되는 스토리지 장치;
상기 어플리케이션 프로세서의 제어에 따라 비디오 데이터를 처리하도록 구성되는 비디오 코덱;
상기 비디오 코덱의 제어에 따라 비디오 신호를 표시하도록 구성되는 디스플레이;
외부의 잭이 삽입되도록 구성되는 잭 슬롯;
상기 잭 슬롯의 제1 채널 전극, 제2 채널 전극 및 마이크로폰 검출 전극과 연결되고, 상기 어플리케이션 프로세서의 제어에 따라 오디오 데이터를 처리하도록 구성되는 오디오 코덱; 그리고
상기 잭 슬롯의 제1 채널 검출 전극, 접지 검출 전극 및 상기 마이크로폰 검출 전극과 연결되는 잭 검출 회로를 포함하고,
상기 잭 검출 회로는 상기 제1 채널 검출 전극 및 상기 접지 검출 전극의 전압들이 접지 전압이면, 상기 잭 슬롯에 잭이 삽입된 것을 검출하고, 상기 검출에 응답하여 상기 접지 검출 전극에 접지 전압을 인가하고 그리고 상기 마이크로폰 검출 전극에 바이어스 전압을 인가하도록 구성되는 멀티미디어 장치.
An application processor configured to perform operation and control operations;
A random access memory used as a main memory of the application processor;
A storage device used as an auxiliary storage device of the application processor;
A video codec configured to process video data under the control of the application processor;
A display configured to display a video signal under control of the video codec;
A jack slot configured to receive an external jack;
An audio codec connected to a first channel electrode, a second channel electrode and a microphone detection electrode of the jack slot, the audio codec being configured to process audio data under the control of the application processor; And
And a jack detection circuit connected to the first channel detection electrode, the ground detection electrode, and the microphone detection electrode of the jack slot,
Wherein the jack detection circuit detects that a jack is inserted in the jack slot when voltages of the first channel detection electrode and the ground detection electrode are a ground voltage and applies a ground voltage to the ground detection electrode in response to the detection And apply a bias voltage to the microphone detection electrode.
제14 항에 있어서,
상기 오디오 코덱 및 상기 잭 검출 회로는 하나의 반도체 패키지로 구현되는 멀티미디어 장치.
15. The method of claim 14,
Wherein the audio codec and the jack detection circuit are implemented as one semiconductor package.
제14 항에 있어서,
스마트폰, 스마트패드, 스마트텔레비전, 스마트시계, 웨어러블 장치 중 적어도 하나를 형성하는 멀티미디어 장치.
15. The method of claim 14,
A smart phone, a smart pad, a smart television, a smart clock, and a wearable device.
잭 슬롯의 제1 채널 검출 전극 및 접지 검출 전극의 전압들이 접지 전압인 때에 제1 레벨 신호를 출력하고, 상기 제1 채널 검출 전극 및 상기 접지 검출 전극 중 적어도 하나의 레벨이 접지 전압이 아닌 때에 제2 레벨 신호를 출력하도록 구성되는 논리 게이트 회로;
상기 논리 게이트 회로가 상기 제1 레벨 신호를 출력할 때에 상기 접지 검출 전극을 접지 전압이 공급되는 접지 노드와 연결하도록 구성되는 트랜지스터; 그리고
상기 논리 게이트 회로가 상기 제1 레벨 신호를 출력할 때에 상기 잭 슬롯의 마이크로폰 검출 전극에 바이어스 전압을 전달하고, 상기 논리 게이트 회로가 상기 제2 레벨 신호를 출력할 때에 상기 마이크로폰 검출 전극에 접지 전압을 전달하도록 구성되는 바이어스 전압 생성기를 포함하는 오디오 장치.
And a ground level detecting circuit for detecting a level of the first channel detecting electrode and the ground detecting electrode of the jack slot when the level of at least one of the first channel detecting electrode and the ground detecting electrode is not the ground voltage A logic gate circuit configured to output a two level signal;
A transistor configured to connect the ground detecting electrode with a ground node to which a ground voltage is supplied when the logic gate circuit outputs the first level signal; And
Wherein when the logic gate circuit outputs the first level signal, a bias voltage is transmitted to a microphone detection electrode of the jack slot, and when the logic gate circuit outputs the second level signal, a ground voltage is applied to the microphone detection electrode And a bias voltage generator configured to transmit the bias voltage.
제17 항에 있어서,
상기 트랜지스터는 상기 바이어스 전압에 응답하여 동작하는 오디오 장치.
18. The method of claim 17,
The transistor operating in response to the bias voltage.
제17 항에 있어서,
상기 트랜지스터는 상기 논리 게이트 회로의 출력이 상기 제2 레벨 신호로부터 상기 제1 레벨 신호로 변화하면 로우 레벨로부터 하이 레벨로 천이하고, 듀티 시간이 경과한 후에 상기 하이 레벨로부터 상기 로우 레벨로 천이하는 펄스 신호에 응답하여 동작하는 오디오 장치.
18. The method of claim 17,
Wherein the transistor transits from a low level to a high level when the output of the logic gate circuit changes from the second level signal to the first level signal and changes from the high level to the low level after the duty time has elapsed An audio device that operates in response to a signal.
제17 항에 있어서,
상기 잭 슬롯의 제1 채널 전극, 제2 채널 전극 및 접지 전극을 통해 오디오 신호를 출력하고, 상기 마이크로폰 검출 전극을 통해 오디오 신호를 수신하도록 구성되는 오디오 코덱 회로를 더 포함하는 오디오 장치.
18. The method of claim 17,
Further comprising: an audio codec circuit configured to output an audio signal through a first channel electrode, a second channel electrode, and a ground electrode of the jack slot, and to receive an audio signal through the microphone detection electrode.
KR1020150146221A 2015-07-01 2015-10-20 Audio device and multimedia device including audio device KR102345047B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/172,877 US9888320B2 (en) 2015-07-01 2016-06-03 Audio device and multimedia device including audio device
TW105118057A TWI726885B (en) 2015-07-01 2016-06-08 Audio device and multimedia device including audio device
CN201610509560.9A CN106331950B (en) 2015-07-01 2016-06-30 Audio device and multimedia device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150094138 2015-07-01
KR1020150094138 2015-07-01

Publications (2)

Publication Number Publication Date
KR20170005360A true KR20170005360A (en) 2017-01-12
KR102345047B1 KR102345047B1 (en) 2021-12-31

Family

ID=57811657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150146221A KR102345047B1 (en) 2015-07-01 2015-10-20 Audio device and multimedia device including audio device

Country Status (2)

Country Link
KR (1) KR102345047B1 (en)
TW (1) TWI726885B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018058A (en) * 2002-08-24 2004-03-02 삼성전자주식회사 Apparatus for detecting the earjack plug
JP2010166130A (en) * 2009-01-13 2010-07-29 Sony Ericsson Mobile Communications Ab Plug insertion and pulling-out detection circuit and voice reproduction apparatus
US20110150234A1 (en) * 2007-01-05 2011-06-23 Timothy Johnson Audio i o headset plug and plug detection circuitry
US20140072129A1 (en) * 2012-09-11 2014-03-13 Samsung Electronics Co., Ltd. Method and apparatus for detecting insertion of external audio outputting device in electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840060B2 (en) * 2006-10-03 2011-12-21 ソニー株式会社 Headphone, noise reduction processing system, and noise reduction processing method
US9060228B2 (en) * 2012-08-03 2015-06-16 Fairchild Semiconductor Corporation Accessory detection circuit with improved functionality
TWI533720B (en) * 2013-10-29 2016-05-11 瑞昱半導體股份有限公司 Audio codec with audio jack detection function and audio jack detection method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018058A (en) * 2002-08-24 2004-03-02 삼성전자주식회사 Apparatus for detecting the earjack plug
US20110150234A1 (en) * 2007-01-05 2011-06-23 Timothy Johnson Audio i o headset plug and plug detection circuitry
JP2010166130A (en) * 2009-01-13 2010-07-29 Sony Ericsson Mobile Communications Ab Plug insertion and pulling-out detection circuit and voice reproduction apparatus
US20140072129A1 (en) * 2012-09-11 2014-03-13 Samsung Electronics Co., Ltd. Method and apparatus for detecting insertion of external audio outputting device in electronic device

Also Published As

Publication number Publication date
KR102345047B1 (en) 2021-12-31
TWI726885B (en) 2021-05-11
TW201724875A (en) 2017-07-01

Similar Documents

Publication Publication Date Title
US9841784B2 (en) Apparatus and method for controlling wearable devices using wireless energy harvesting
KR102138936B1 (en) Power supply device and power supply method using the same
US10659870B2 (en) Audio device and operating method of audio device
KR20200070066A (en) Wireless headset and wireless headset and charging box assembly
KR20120081193A (en) Power saving for hot plug detect
KR102319392B1 (en) Memory system and operating method thereof
KR20160138627A (en) Semiconductor Memory Apparatus, Circuit and Method for Impedance Calibration Therefor
KR20150120034A (en) Data communicating method for use in single wire protocol communication and therefore system
US10284199B2 (en) Voltage tolerant termination presence detection
US9207750B2 (en) Apparatus and method for reducing leakage power of a circuit
KR102511201B1 (en) Electronic circuit for protecting element from over-voltage and electronic device including the same
US9986330B2 (en) Audio device including jack detector
CN114501285B (en) Plug detection circuit and plug detection method
US20110271123A1 (en) Power control system of a baseboard management controller and method thereof
KR102345047B1 (en) Audio device and multimedia device including audio device
CN106331950B (en) Audio device and multimedia device including the same
US9311983B2 (en) Dynamically applying refresh overcharge voltage to extend refresh cycle time
US20140368263A1 (en) Voltage detection circuit and internal voltage generator using the same
US9501116B2 (en) Power integrated device and power control method thereof
US9317056B2 (en) Active driver and semiconductor device having the same
US20150261641A1 (en) Accessory management and data communication using audio port
US20140365806A1 (en) Peripheral apparatus and control method thereof
CN107678995B (en) Data communication method and electronic equipment
US9496737B2 (en) Charge devices and charge systems
TW201828305A (en) Memory device and power control circuit thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right