KR20160146106A - 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법 - Google Patents

직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법 Download PDF

Info

Publication number
KR20160146106A
KR20160146106A KR1020150082759A KR20150082759A KR20160146106A KR 20160146106 A KR20160146106 A KR 20160146106A KR 1020150082759 A KR1020150082759 A KR 1020150082759A KR 20150082759 A KR20150082759 A KR 20150082759A KR 20160146106 A KR20160146106 A KR 20160146106A
Authority
KR
South Korea
Prior art keywords
signal
sliced
reference signal
slicer
noise
Prior art date
Application number
KR1020150082759A
Other languages
English (en)
Other versions
KR101727228B1 (ko
Inventor
안창엽
Original Assignee
(주)알윈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알윈 filed Critical (주)알윈
Priority to KR1020150082759A priority Critical patent/KR101727228B1/ko
Publication of KR20160146106A publication Critical patent/KR20160146106A/ko
Application granted granted Critical
Publication of KR101727228B1 publication Critical patent/KR101727228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/345—Analogue value compared with reference values for direct conversion to a residue number representation
    • H03M2201/22—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

직류 전압 신호를 포함하는 제1 기준 신호를 기준으로 입력 아날로그 신호를 슬라이싱하여 제1 슬라이스드 신호를 출력하는 제1 슬라이서 및 상기 제1 기준 신호보다 크거나 같은 전압 레벨 및 미리 정해진 듀티 사이클을 갖는 제n 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제n 슬라이스드 신호를 출력하는 제n 슬라이서를 포함하는, 아날로그-디지털 변환 장치.

Description

직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법{APPARATUS AND METHOD FOR CONVERTING ANALOG TO DIGITAL USING DIRECT CONVERSION}
아날로그-디지털 변환 장치 및 방법에 관한 것으로, 더욱 상세하게는 광 전송용 신호 변환 장치 기술로서, 적어도 한번 이상의 슬라이싱 단계를 통해 아날로그 신호를 직접 디지털 신호로 변환하여 광 전송용 신호를 생성할 수 있는, 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법에 관한 것이다.
5G 서비스 진입에 따라 이동통신 데이터의 전송용량은 대용량을 필요로 하며, 또한 대용량의 전송장치가 요구된다. 예를 들어, 건물에 여러 밴드 대역의 WCDMA 또는 LTE를 서비스하는 경우, 이동통신사는 각각의 광 전송 장치와 광 선로를 설치하여 운영 하게 된다.
기존의 광 전송 장치는 아날로그-디지털, 디지털-아날로그 변환 장치를 사용하여 데이터를 양자화 하여 변환한 디지털 신호를 광 전송 장치를 이용하여 광 코아로 전송하는 방식을 사용한다. 이러한 광 전송 방식에 의해 전송되는 신호는 양자화 과정에서 원래의 전송 밴드 폭 보다 10배 정도 확산되어 전송된다. 이와 같은 전송 대역의 확산은 광 코아를 여러 개 사용하여야 하는 문제점이 있다. 또한, 기존의 광 전송 장치는 ADC(analog to digital converter), DAC(digital to analog converter), CPU, EEPROM, CLOCK, Trans 및 보조회로 등을 포함하여 구성이 복잡하며, 디지털 변환 과정에 사용되는 회로 부품들에 의한 지연 시간이 증가하는 문제점이 있다.
KR10-0546469 B1
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 아날로그 신호를 적어도 한번 이상의 슬라이싱 단계를 통해 직접 디지털 신호로 변환하여 디지털 데이터를 생성할 수 있는, 아날로그-디지털 변환 장치 및 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른, 아날로그-디지털 변환 장치는 직류 전압 신호를 포함하는 제1 기준 신호를 기준으로 입력 아날로그 신호를 슬라이싱하여 제1 슬라이스드 신호를 출력하는 제1 슬라이서 및 상기 제1 기준 신호보다 크거나 같은 전압 레벨 및 미리 정해진 듀티 사이클을 갖는 제n 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제n 슬라이스드 신호를 출력하는 제n 슬라이서를 포함한다.
본 발명의 일 실시예에 있어서, 제2 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제2 슬라이스드 신호를 출력하는 제2 슬라이서, 제3 기준 신호를 기준으로 상기 제2 슬라이스드 신호를 슬라이싱하여 제3 슬라이스드 신호를 출력하는 제3 슬라이서 및 상기 제1, 제2, 제3 및 제n 슬라이서 중 어느 하나의 출력 신호에 포함된 노이즈 성분을 제거하는 노이즈 제거부를 더 포함하되, 상기 제n 슬라이서는 상기 제n 기준 신호를 기준으로 상기 제3 슬라이스드 신호를 슬라이싱하여 상기 제n 슬라이스드 신호를 출력할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 슬라이서는 상기 제2 슬라이스드 신호와 180도 위상 차이가 있는 제2 네거티브 슬라이스드 신호를 더 출력할 수 있고, 상기 노이즈 제거부는 상기 제2 슬라이스드 신호 및 상기 제2 네거티브 슬라이스드 신호에 기초하여 디지털 노이즈를 검출하는 노이즈 검출부 및 상기 디지털 노이즈를 증폭하는 노이즈 증폭부를 포함할 수 있으며, 상기 증폭된 디지털 노이즈를 이용하여 상기 제3 슬라이스드 신호의 노이즈 성분을 제거할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기준 신호는 상기 제1 기준 신호보다 크거나 같은 전압 레벨을 갖는 직류 전압 신호일 수 있으며, 상기 제3 기준 신호는 상기 제2 기준 신호보다 크고 상기 제n 기준 신호보다 작은 전압 레벨을 갖는 직류 전압 신호일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 슬라이서에 입력되는 신호 중 통과 대역의 주파수를 갖는 신호 만을 통과시키는 대역 통과 필터를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 아날로그-디지털 변환 방법은 직류 전압 신호를 포함하는 제1 기준 신호를 기준으로 입력 아날로그 신호를 슬라이싱하여 제1 슬라이스드 신호를 출력하는 단계 및 상기 제1 기준 신호보다 크거나 같은 전압 레벨 및 미리 정해진 듀티 사이클을 갖는 제n 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제n 슬라이스드 신호를 출력하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 제2 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제2 슬라이스드 신호를 출력하는 단계, 제3 기준 신호를 기준으로 상기 제2 슬라이스드 신호를 슬라이싱하여 제3 슬라이스드 신호를 출력하는 단계 및 상기 제1, 제2, 제3 및 제n 슬라이스드 신호 중 어느 하나에 포함된 노이즈 성분을 제거하는 단계를 더 포함하되, 상기 제n 슬라이스드 신호를 출력하는 단계는 상기 제n 기준 신호를 기준으로 상기 제3 슬라이스드 신호를 슬라이싱하여 상기 제n 슬라이스드 신호를 출력할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 슬라이스드 신호와 180도 위상 차이가 있는 제2 네거티브 슬라이스드 신호를 출력하는 단계를 더 포함할 수 있고, 상기 노이즈 성분을 제거하는 단계는 상기 제2 슬라이스드 신호 및 상기 제2 네거티브 슬라이스드 신호에 기초하여 디지털 노이즈를 검출하는 단계, 상기 디지털 노이즈를 증폭하는 단계 및 상기 증폭된 디지털 노이즈를 이용하여 상기 제3 슬라이스드 신호의 노이즈 성분을 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기준 신호는 상기 제1 기준 신호보다 크거나 같은 전압 레벨을 갖는 직류 전압 신호일 수 있으며, 상기 제3 기준 신호는 상기 제2 기준 신호보다 크고 상기 제n 기준 신호보다 작은 전압 레벨을 갖는 직류 전압 신호일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 슬라이서에 입력되는 신호 중 통과 대역의 주파수를 갖는 신호 만을, 대역 통과 필터를 이용하여, 통과시키는 단계를 더 포함할 수 있다.
이와 같은 아날로그-디지털 변환 장치 및 방법에 따르면, 기존의 광 전송 장치의 복잡한 회로구현을 단순화 할 수 있으며, 단일 광 선로를 이용할 수 있다. 또한, 이동 통신 서비스 대역을 양자화 과정에서의 대역 확산 없이 원래의 밴드 폭을 그대로 유지하여 전송할 수 있다. 또한, 디지털 변환 과정에서의 지연시간을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른, 아날로그-디지털 변환 장치의 블록도이다.
도 2는 입력 아날로그 신호의 파형을 나타낸다.
도 3은 1차 슬라이싱된 신호의 파형을 나타낸다.
도 4는 2차 슬라이싱된 신호의 파형을 나타낸다.
도 5는 3차 슬라이싱된 신호의 파형을 나타낸다.
도 6은 4차 슬라이싱된 신호의 파형을 나타낸다.
도 7은 도 1의 아날로그-디지털 변환 장치의 노이즈 제거부를 설명하기 위한 개념도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른, 아날로그-디지털 변환 장치의 블록도이다.
도 1을 참조하면, 아날로그-디지털 변환 장치는 전처리부(100), 슬라이싱부(200) 및 노이즈 제거부(300)를 포함할 수 있다.
전처리부(100)는 디지털 신호로 변환될 아날로그 신호(Analog SIG)를 처리하여 슬라이싱부(200)의 입력 신호(SIG_A)를 생성할 수 있다. 일 실시예에서, 전처리부(100)는 대역 차단 필터, 대역 통과 필터를 포함할 수 있다.
이하에서, 슬라이싱부(200)에 입력되는 입력 아날로그 신호(SIG_A)는, WCDMA 1FA(5 MHz) 변조된 신호이며 중심 주파수가 70 MHz가 되도록 발생된 신호인 것을 기준으로 설명하나, 이에 한정되는 것은 아니다.
도 2는 입력 아날로그 신호(SIG_A)의 파형을 나타내는 도면으로, 위에서 설명된 입력 아날로그 신호(SIG_A)는 도 2의 (a)에 도시되어 있으며, 도 2의 (b)는 상기 아날로그 신호를 상세하게 확장시켜 측정한 파형을 나타낸다.
다시 도 1을 참조하면, 전처리부(100)는 대역 차단 필터 및 대역 통과 필터를 이용하여 슬라이싱부(200)에 입력될 주파수 대역의 신호만을 통과시킬 수 있다. 예를 들어, 대역 통과 필터는 밸런스드(balanced) 대역 통과 필터일 수 있다.
전처리부(100)는 위상 변환기를 더 포함할 수 있다. 위상 변환기는 입력 아날로그 신호(SIG_A)와 180도 위상 차이가 나는 입력 아날로그 신호(SIG_A')를 생성할 수 있다. 제1 슬라이서(210)는 입력 아날로그 신호(SIG_A)를 입력 받을 수 있다. 제1 슬라이서(210)는 위상 변환기에 의해 생성된 아날로그 신호(SIG_A')를 더 입력 받을 수 있다.
슬라이싱부(200)는 입력 아날로그 신호(SIG_A)를 슬라이싱 하는 적어도 하나 이상의 슬라이서들을 포함할 수 있다. 슬라이싱(slicing)이란 입력된 신호를 일정한 전압 레벨을 갖는 기준 신호와 비교하여 입력된 신호가 기준 신호보다 크거나 같은 구간에서는 하이(HIGH) 레벨을 가지며, 입력된 신호가 기준 신호보다 작은 구간에서는 로우(LOW) 레벨을 갖는 신호를 출력하는 동작을 의미한다. 예를 들어, 하이 레벨은 1 V일 수 있으며, 로우 레벨은 0 V일 수 있다.
일 실시예에서, 슬라이싱부(200)는 제1 슬라이서(210), 제2 슬라이서(220), 제3 슬라이서(230) 및 제4 슬라이서(240)를 포함할 수 있다.
제1 슬라이서(210)는 제1 기준 신호를 기준으로 상기 입력 아날로그 신호(SIG_A)를 슬라이싱하여 제1 슬라이스드 신호(SIG1)를 출력할 수 있다. 제1 슬라이서(210)는 제1 슬라이스드 신호(SIG1)와 180도 위상 차이가 있는 제1 네거티브 슬라이스드 신호(SIG1')를 더 출력할 수 있다.
일 실시예에서, 제1 슬라이서(210)는 제1 기준 신호를 기준으로 입력 아날로그 신호(SIG_A)를 슬라이싱하여 제1 슬라이스드 신호(SIG1)를 생성하고, 생성된 제1 슬라이스드 신호(SIG1)를 인버트(invert) 시켜 제1 네거티브 슬라이스드 신호(SIG1')를 생성할 수 있다.
제1 기준 신호는 제1 전압 레벨을 갖는 직류 전압 신호일 수 있다. 제1 슬라이스드 신호(SIG1)는 입력 아날로그 신호(SIG_A)가 제1 기준 신호보다 크거나 같은 구간에서는 제1 하이 레벨을 가지며, 입력 아날로그 신호(SIG_A)가 제1 기준 신호보다 작은 구간에서는 로우 레벨을 가질 수 있다.
제1 슬라이서(210)에 의해 슬라이싱(이하, 1차 슬라이싱)된 신호의 파형은 도 3에 도시되어 있다. 도 3에 도시된 1차 슬라이싱된 신호의 파형과 도 2에 도시된 입력 아날로그 신호(SIG_A)의 파형을 비교하면, 1차 슬라이싱된 신호의 피크 부분에서 신호가 왜곡되는 현상을 확인할 수 있다. 1차 슬라이싱된 신호는 아날로그 신호 성분을 많이 포함하며, 제1 기준 신호에 의한 잡음도 혼합되어 있을 수 있다.
다시 도 1을 참조하면, 제2 슬라이서(220)는 제2 기준 신호를 기준으로 제1 슬라이스드 신호(SIG1)를 슬라이싱하여 제2 슬라이스드 신호(SIG2)를 출력할 수 있다. 제2 슬라이서(220)는 제2 슬라이스드 신호(SIG2)와 180도 위상 차이가 있는 제2 네거티브 슬라이스드 신호(SIG2')를 더 출력할 수 있다.
일 실시예에서, 제2 슬라이서(220)는 제2 기준 신호를 기준으로 상기 제1 슬라이스드 신호(SIG1)를 슬라이싱하여 제2 슬라이스드 신호(SIG2)를 생성하고, 생성된 제2 슬라이스드 신호(SIG2)를 인버트 시켜 제2 네거티브 슬라이스드 신호(SIG2')를 생성할 수 있다. 다른 실시예에서, 제2 슬라이서(220)는 제2 기준 신호를 기준으로 제1 슬라이스드 신호(SIG1)를 슬라이싱하여 제2 슬라이스드 신호(SIG2)를 생성하고, 제2 기준 신호를 기준으로 제1 네거티브 슬라이스드 신호(SIG1')를 슬라이싱하여 제2 네거티브 슬라이스드 신호(SIG2')를 생성할 수 있다. 제2 네거티브 슬라이스드 신호(SIG2')는 제2 슬라이스드 신호(SIG2)와 180도 위상 차이가 날 수 있다.
제2 기준 신호는 제2 전압 레벨을 갖는 직류 전압 신호일 수 있다. 제2 기준 신호의 제2 전압 레벨은 제1 기준 신호의 제1 전압 레벨보다 크거나 같을 수 있다. 제2 슬라이스드 신호(SIG2)는 제1 슬라이스드 신호(SIG1)가 제2 기준 신호보다 크거나 같은 구간에서는 제2 하이 레벨을 가지며, 제1 슬라이스드 신호(SIG1)가 제2 기준 신호보다 작은 구간에서는 로우 레벨을 가질 수 있다. 제2 하이 레벨은 제1 슬라이스드 신호(SIG1)의 제1 하이 레벨보다 클 수 있다.
제2 슬라이서(220)에 의해 슬라이싱(이하, 2차 슬라이싱)된 신호의 파형은 도 4에 도시되어 있다. 2차 슬라이싱은 제1 슬라이서(210)에 의한 1차 슬라이싱과 비교했을 때, 동일하거나 큰 기준 신호를 이용하여 신호를 정형하는 단계일 수 있다. 이와 같은 신호의 정형은 고속 디지털 신호에서 발생할 수 있는 지터(jitter), 오버(over) 신호 왜곡, 및 언더(under) 신호 왜곡을 최소화 하는 단계일 수 있다.
다시 도 1을 참조하면, 제3 슬라이서(230)는 제3 기준 신호를 기준으로 제2 슬라이스드 신호(SIG2)를 슬라이싱하여 제3 슬라이스드 신호(SIG3)를 출력할 수 있다. 제3 슬라이서(230)는 제3 슬라이스드 신호(SIG3)와 180도 위상 차이가 있는 제3 네거티브 슬라이스드 신호(SIG3')를 더 출력할 수 있다.
일 실시예에서, 제3 슬라이서(230)는 제3 기준 신호를 기준으로 상기 제2 슬라이스드 신호(SIG2)를 슬라이싱하여 제3 슬라이스드 신호(SIG3)를 생성하고, 생성된 제3 슬라이스드 신호(SIG3)를 인버트 시켜 제3 네거티브 슬라이스드 신호(SIG3')를 생성할 수 있다. 다른 실시예에서, 제3 슬라이서(230)는 제3 기준 신호를 기준으로 제2 슬라이스드 신호(SIG2)를 슬라이싱하여 제3 슬라이스드 신호(SIG3)를 생성하고, 제3 기준 신호를 기준으로 제2 네거티브 슬라이스드 신호(SIG2')를 슬라이싱하여 제3 네거티브 슬라이스드 신호(SIG3')를 생성할 수 있다. 제3 네거티브 슬라이스드 신호(SIG3')는 제3 슬라이스드 신호(SIG3)와 180도 위상 차이가 날 수 있다.
제3 기준 신호는 제3 전압 레벨을 갖는 직류 전압 신호일 수 있다. 제3 기준 신호의 제3 전압 레벨은 제2 기준 신호의 제2 전압 레벨보다 클 수 있다. 제3 슬라이스드 신호(SIG3)는 제2 슬라이스드 신호(SIG2)가 제3 기준 신호보다 크거나 같은 구간에서는 제3 하이 레벨을 가지며, 제2 슬라이스드 신호(SIG2)가 제3 기준 신호보다 작은 구간에서는 로우 레벨을 가질 수 있다. 제3 하이 레벨은 제2 슬라이스드 신호(SIG2)의 제2 하이 레벨보다 클 수 있다.
제3 슬라이서(230)에 의해 슬라이싱(이하, 3차 슬라이싱)된 신호의 파형은 도 5에 도시되어 있다. 도 3에 도시된 1차 슬라이싱된 신호와 비교하면, 도 5에 도시된 3차 슬라이싱된 신호는 파형의 질이 전혀 다른 것을 확인할 수 있다. 3차 슬라이싱은, 예를 들어, 원 데이터의 손실을 최소화한 신호를 구현하기 위한 단계일 수 있다. 3차 슬라이싱은 이후의 단계에서 디지털-아날로그 변환과 연동될 때 조정되어 EVM(Error Vector Magnitude)의 보정에 중요하게 작용할 수 있다.
다시 도 1을 참조하면, 제4 슬라이서(240)는 제4 기준 신호를 기준으로 제3 슬라이스드 신호(SIG3)를 슬라이싱하여 제4 슬라이스드 신호(SIG4)를 출력할 수 있다. 제4 슬라이서(240)는 제4 슬라이스드 신호(SIG4)와 180도 위상 차이가 있는 제4 네거티브 슬라이스드 신호(SIG4')를 더 출력할 수 있다.
일 실시예에서, 제4 슬라이서(240)는 제4 기준 신호를 기준으로 상기 제3 슬라이스드 신호(SIG3)를 슬라이싱하여 제4 슬라이스드 신호(SIG4)를 생성하고, 생성된 제4 슬라이스 신호(SIG4)를 인버트 시켜 제4 네거티브 슬라이스드 신호(SIG4')를 생성할 수 있다. 다른 실시예에서, 제4 슬라이서(240)는 제4 기준 신호를 기준으로 제3 슬라이스드 신호(SIG3)를 슬라이싱하여 제4 슬라이스드 신호(SIG4)를 생성하고, 제4 기준 신호를 기준으로 제3 네거티브 슬라이스드 신호(SIG3')를 슬라이싱하여 제4 네거티브 슬라이스드 신호(SIG4')를 생성할 수 있다. 제4 네거티브 슬라이스드 신호(SIG4')는 제4 슬라이스드 신호(SIG4)와 180도 위상 이가 날 수 있다.
제4 슬라이서(240)에 의한 슬라이싱(이하, 4차 슬라이싱)은 제3 슬라이서(230)의 출력 신호를 최종 광 전송을 위한 디지털 신호로 변형시키기 위한 단계일 수 있다. 4차 슬라이싱되어 디지털 변환된 신호의 파형은 도 6에 도시되어 있다.
제3 슬라이서(230)의 출력 신호를 최종 광 전송을 위한 디지털 신호로 변형시키기 위해서, 제4 기준 신호는 미리 정해진 듀티 사이클(duty cycle)을 갖는 신호일 수 있다. 예를 들어, 제4 기준 신호는 50%의 듀티 사이클을 가질 수 있으나 이에 한정되는 것은 아니다.
제4 기준 신호의 제4 전압 레벨은 제3 기준 신호의 제3 전압 레벨보다 클 수 있다. 이와는 달리, 제4 기준 신호는 제3 기준 신호가 50%의 듀티 사이클을 갖도록 변조된 신호일 수 있다.
제4 슬라이스드 신호(SIG4)는 제3 슬라이스드 신호(SIG3)가 제4 기준 신호보다 크거나 같은 구간에서는 제4 하이 레벨을 가지며, 제3 슬라이스드 신호(SIG3)가 제4 기준 신호보다 작은 구간에서는 로우 레벨을 가질 수 있다. 제4 하이 레벨은 제3 슬라이스드 신호(SIG3)의 제3 하이 레벨보다 클 수 있다.
제1 내지 제4 슬라이스드 신호(SIG1, SIG2, SIG3, SIG4) 각각의 제1 하이 레벨 내지 제4 하이 레벨의 값은 미리 결정된 값으로 결정될 수 있다. 일 실시예에서, 제2 하이 레벨은 제1 하이 레벨보다 클 수 있으며, 제3 하이 레벨은 제2 하이 레벨보다 클 수 있고, 제4 하이 레벨은 제3 하이 레벨보다 클 수 있다. 예를 들어, 제1 하이 레벨이 1.1 V 이고, 제2 하이 레벨이 1.2 V 이고, 제3 하이 레벨이 1.3 V 이고, 제4 하이 레벨이 1.4 V 일 수 있으나, 이에 한정되는 것은 아니다.
각각의 슬라이싱에 이용되는 제1 내지 제4 기준 신호의 제1 내지 제4 전압 레벨은 입력 아날로그 신호(SIG_A)의 최고점 레벨과 최저점 레벨을 4단계로 분할하여 얻어진 신호의 데이터 값을 분석하여 결정될 수 있다.
예를 들어, 제1 전압 레벨은 입력 아날로그 신호(SIG_A)의 최고점 레벨과 최저점 레벨 사이에 포함될 수 있다. 제2 전압 레벨은 제1 슬라이스드 신호(SIG1)의 최고점 레벨과 최저점 레벨 사이에 포함될 수 있으며, 제2 전압 레벨은 제1 전압 레벨보다 크거나 같을 수 있다. 제3 전압 레벨은 제2 슬라이스드 신호(SIG2)의 최고점 레벨과 최저점 레벨 사이에 포함될 수 있으며, 제3 전압 레벨은 제2 전압 레벨보다 클 수 있다. 제4 전압 레벨은 제3 슬라이스드 신호(SIG3)의 최고점 레벨과 최저점 레벨 사이에 포함될 수 있으며, 제4 전압 레벨은 제3 전압 레벨보다 크거나 같을 수 있다.
디지털 신호의 송출 전에 잡음을 제거하기 위하여 신호에 포함된 노이즈 성분을 제거하는 단계가 수행될 수 있다. 예를 들어, 제1 제2, 제3 및 제4 슬라이서(210, 220, 230 및 240) 중 어느 하나의 출력 신호에 포함된 노이즈 성분을 제거할 수 있다.
도 1은 제4 슬라이서(240)에 의한 4차 슬라이싱을 수행하기 이전에 제3 슬라이서(230)의 출력 신호에 포함된 노이즈 성분을 제거하는 실시예를 도시하고 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서, 노이즈 제거부(300)는 제1 내지 제4 슬라이서(210, 220, 230 및 240) 중 적어도 하나의 출력단에 배치될 수 있다. 노이즈 제거부(300)는 이하에서, 도 7을 참조하여 자세하게 설명한다.
도 7은 도 1의 아날로그-디지털 변환 장치의 노이즈 제거부(300)를 설명하기 위한 개념도이다. 도 1 및 도 7을 참조하면, 노이즈 제거부(300)는 제1, 제2, 제3 및 제4 슬라이서(210, 220, 230 및 240) 중 어느 하나의 출력 신호에 포함된 노이즈 성분을 제거할 수 있다. 노이즈 제거부(300)는 노이즈 검출부(310), 노이즈 증폭부(320), 제1 노이즈 제거부(330) 및 제2 노이즈 제거부(340)를 포함할 수 있다.
이하에서는, 제2 슬라이서(220)의 출력 신호를 이용하여 마지막 슬라이싱 단계(즉, 제4 슬라이서(240)에 의한 4차 슬라이싱)에 앞서 노이즈를 제거하는 경우를 기준으로 설명한다.
일 실시예에서, 노이즈 검출부(310)는 제2 슬라이서(220)와 제3 슬라이서(230)의 사이에 배치될 수 있다. 노이즈 검출부(310)는 제2 슬라이스드 신호(SIG2) 및 제2 네거티브 슬라이스드 신호(SIG2')에 기초하여 디지털 노이즈를 검출할 수 있다. 예를 들어, 노이즈 검출부(310)는 상호 위상 반전된 관계에 있는 제2 슬라이스드 신호(SIG2) 및 제2 네거티브 슬라이스드 신호(SIG2')를 이용하여 신호 성분을 상쇄 시키고 잡음, 즉, 디지털 노이즈를 검출할 수 있다. 노이즈 증폭부(320)는 노이즈 검출부(310)에 의해 검출된 디지털 노이즈를 증폭할 수 있다.
일 실시예에서, 제1 노이즈 제거부(330)는 증폭된 디지털 노이즈를 이용하여 제3 슬라이스드 신호(SIG3) 및 제3 네거티브 슬라이스드 신호(SIG3')로부터 노이즈를 제거할 수 있다. 예를 들어, 제1 노이즈 제거부(330)는, 증폭된 디지털 노이즈를 이용하여, 제3 슬라이서(230)로부터 제4 슬라이서(240)로 전달되는 제3 슬라이스드 신호(SIG3) 및 제3 네거티브 슬라이스드 신호(SIG3')의 노이즈를 제거할 수 있다.
노이즈 검출부(310), 노이즈 증폭부(320), 제1 노이즈 제거부(330) 및 제2 노이즈 제거부(340)에 대한 위의 설명은 하나의 실시예를 설명하기 위한 것으로, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예들에서, 노이즈 검출부(310)는 제1 내지 제4 슬라이서(210, 220, 230 및 240) 중 어느 하나 이상의 출력을 이용하여 디지털 노이즈를 검출할 수 있으며, 검출된 디지털 노이즈를 이용하여 제1 내지 제4 슬라이서(210, 220, 230 및 240) 중 어느 하나 이상의 출력으로부터 노이즈를 제거할 수 있다.
제4 슬라이스드 신호(SIG4) 및/또는 제4 네거티브 슬라이스드 신호(SIG4')는 입력 아날로그 신호(SIG_A)의 디지털 변환된 신호로서, 아날로그-디지털 변환 장치로부터 출력될 수 있다. 제4 슬라이스드 신호(SIG4) 및/또는 제4 네거티브 슬라이스드 신호(SIG4')는 광 전송용 디지털 신호로서 광 케이블을 이용하여 광 전송될 수 있다. 제4 슬라이스드 신호(SIG4) 및 제4 네거티브 슬라이스드 신호(SIG4')는 전송 선로로서 광 케이블, UTP 케이블 또는 동축 케이블을 이용하여 전송될 수 있다.
본 발명에 따른 아날로그-디지털 변환 장치는 적어도 하나의 슬라이서를 이용하여 아날로그 신호를 직접 디지털 신호로 변환함에 따라 디지털 변환에서의 지연 시간을 10 ns 이하로 최소화 할 수 있으며, 지연 시간으로 인해 발생되는 데이터의 동기손실을 최소활 할 수 있다. 따라서, LTE 또는 WCDMA 전송 방식에서 고속 데이터 전송이 가능하다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 시시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호 범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 전처리부 200: 슬라이싱부
210: 제1 슬라이서 220: 제2 슬라이서
230: 제3 슬라이서 240: 제4 슬라이서
300: 노이즈 제거부 310: 노이즈 검출부
320: 노이즈 증폭부 330: 제1 노이즈 제거부
340: 제2 노이즈 제거부

Claims (10)

  1. 직류 전압 신호를 포함하는 제1 기준 신호를 기준으로 입력 아날로그 신호를 슬라이싱하여 제1 슬라이스드 신호를 출력하는 제1 슬라이서; 및
    상기 제1 기준 신호보다 크거나 같은 전압 레벨 및 미리 정해진 듀티 사이클을 갖는 제n 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제n 슬라이스드 신호를 출력하는 제n 슬라이서를 포함하는, 아날로그-디지털 변환 장치.
  2. 제1항에 있어서,
    제2 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제2 슬라이스드 신호를 출력하는 제2 슬라이서;
    제3 기준 신호를 기준으로 상기 제2 슬라이스드 신호를 슬라이싱하여 제3 슬라이스드 신호를 출력하는 제3 슬라이서; 및
    상기 제1, 제2, 제3 및 제n 슬라이서 중 어느 하나의 출력 신호에 포함된 노이즈 성분을 제거하는 노이즈 제거부를 더 포함하되,
    상기 제n 슬라이서는
    상기 제n 기준 신호를 기준으로 상기 제3 슬라이스드 신호를 슬라이싱하여 상기 제n 슬라이스드 신호를 출력하는 것을 특징으로 하는, 아날로그-디지털 변환 장치.
  3. 제2항에 있어서,
    상기 제2 슬라이서는
    상기 제2 슬라이스드 신호와 180도 위상 차이가 있는 제2 네거티브 슬라이스드 신호를 더 출력하고,
    상기 노이즈 제거부는
    상기 제2 슬라이스드 신호 및 상기 제2 네거티브 슬라이스드 신호에 기초하여 디지털 노이즈를 검출하는 노이즈 검출부; 및
    상기 디지털 노이즈를 증폭하는 노이즈 증폭부를 포함하며,
    상기 증폭된 디지털 노이즈를 이용하여 상기 제3 슬라이스드 신호의 노이즈 성분을 제거하는 것을 특징으로 하는, 아날로그-디지털 변환 장치.
  4. 제2항에 있어서,
    상기 제2 기준 신호는 상기 제1 기준 신호보다 크거나 같은 전압 레벨을 갖는 직류 전압 신호이며,
    상기 제3 기준 신호는 상기 제2 기준 신호보다 크고 상기 제n 기준 신호보다 작은 전압 레벨을 갖는 직류 전압 신호인 것을 특징으로 하는, 아날로그-디지털 변환 장치.
  5. 제1항에 있어서,
    상기 제1 슬라이서에 입력되는 신호 중 통과 대역의 주파수를 갖는 신호 만을 통과시키는 대역 통과 필터를 더 포함하는 것을 특징으로 하는, 아날로그-디지털 변환 장치.
  6. 직류 전압 신호를 포함하는 제1 기준 신호를 기준으로 입력 아날로그 신호를 슬라이싱하여 제1 슬라이스드 신호를 출력하는 단계; 및
    상기 제1 기준 신호보다 크거나 같은 전압 레벨 및 미리 정해진 듀티 사이클을 갖는 제n 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제n 슬라이스드 신호를 출력하는 단계를 포함하는, 아날로그-디지털 변환 방법.
  7. 제6항에 있어서,
    제2 기준 신호를 기준으로 상기 제1 슬라이스드 신호를 슬라이싱하여 제2 슬라이스드 신호를 출력하는 단계;
    제3 기준 신호를 기준으로 상기 제2 슬라이스드 신호를 슬라이싱하여 제3 슬라이스드 신호를 출력하는 단계; 및
    상기 제1, 제2, 제3 및 제n 슬라이스드 신호 중 어느 하나에 포함된 노이즈 성분을 제거하는 단계를 더 포함하되,
    상기 제n 슬라이스드 신호를 출력하는 단계는
    상기 제n 기준 신호를 기준으로 상기 제3 슬라이스드 신호를 슬라이싱하여 상기 제n 슬라이스드 신호를 출력하는 것을 특징으로 하는, 아날로그-디지털 변환 방법.
  8. 제7항에 있어서,
    상기 제2 슬라이스드 신호와 180도 위상 차이가 있는 제2 네거티브 슬라이스드 신호를 출력하는 단계를 더 포함하고,
    상기 노이즈 성분을 제거하는 단계는
    상기 제2 슬라이스드 신호 및 상기 제2 네거티브 슬라이스드 신호에 기초하여 디지털 노이즈를 검출하는 단계;
    상기 디지털 노이즈를 증폭하는 단계; 및
    상기 증폭된 디지털 노이즈를 이용하여 상기 제3 슬라이스드 신호의 노이즈 성분을 제거하는 단계를 포함하는 것을 특징으로 하는, 아날로그-디지털 변환 방법.
  9. 제7항에 있어서,
    상기 제2 기준 신호는 상기 제1 기준 신호보다 크거나 같은 전압 레벨을 갖는 직류 전압 신호이며,
    상기 제3 기준 신호는 상기 제2 기준 신호보다 크고 상기 제n 기준 신호보다 작은 전압 레벨을 갖는 직류 전압 신호인 것을 특징으로 하는, 아날로그-디지털 변환 방법.
  10. 제6항에 있어서,
    상기 제1 슬라이서에 입력되는 신호 중 통과 대역의 주파수를 갖는 신호 만을, 대역 통과 필터를 이용하여, 통과시키는 단계를 더 포함하는 것을 특징으로 하는, 아날로그-디지털 변환 방법.
KR1020150082759A 2015-06-11 2015-06-11 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법 KR101727228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150082759A KR101727228B1 (ko) 2015-06-11 2015-06-11 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082759A KR101727228B1 (ko) 2015-06-11 2015-06-11 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160146106A true KR20160146106A (ko) 2016-12-21
KR101727228B1 KR101727228B1 (ko) 2017-04-17

Family

ID=57734522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082759A KR101727228B1 (ko) 2015-06-11 2015-06-11 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101727228B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546469B1 (ko) 1997-09-12 2006-01-26 콸콤 인코포레이티드 아날로그-디지털 변환기

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531340B1 (ko) 1997-12-31 2006-01-27 엘지전자 주식회사 데이터 슬라이서의 슬라이스 레벨 결정장치
JP2004064196A (ja) 2002-07-25 2004-02-26 Renesas Technology Corp スライス回路
US8107573B2 (en) * 2006-10-06 2012-01-31 Realtek Semiconductor Corp. Method and apparatus for baseline wander compensation in Ethernet application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546469B1 (ko) 1997-09-12 2006-01-26 콸콤 인코포레이티드 아날로그-디지털 변환기

Also Published As

Publication number Publication date
KR101727228B1 (ko) 2017-04-17

Similar Documents

Publication Publication Date Title
JP6661263B2 (ja) 光伝送装置、非線形歪み補償方法及び非線形歪み予等化方法
US9529067B2 (en) Arrangement for the transmission of magnetic resonance signals
US10218400B2 (en) Technique for filtering of clock signals
JP4648904B2 (ja) データ変換の方法とシステム
US5621518A (en) Optical time domain reflectometer (OTDR) with improved dynamic range and linearity
CN107210935B (zh) 用于从光信号中去除导频音的方法和系统
US20140210536A1 (en) Technique For Filtering Of Clock Signals
EP2360859B1 (en) An electrical equalizing processing method and apparatus for optical signal and an optical fiber communication system
WO2017071452A1 (en) Clock tone power boosting
KR101727228B1 (ko) 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법
CN107733465B (zh) 超带宽信号处理方法及装置
US20190173513A1 (en) Transmission system and wireless communication system
US9197232B1 (en) Spectrally weighted analog to digital conversion
US6535564B1 (en) Adaptive quantization in a pulse-amplitude modulated system
KR101060586B1 (ko) 디지털 광 중계기 및 그 데이터 전송 방법
EP3414875B1 (en) Analog signal width modulator apparatus with closed loop configuration
CN108886405B (zh) 一种信号滤波的方法、设备及系统
WO2014133999A1 (en) Method and apparatus for digitization of broadband analog signals
US9515861B2 (en) Peak suppression apparatus
CN1588804A (zh) 宽带信号的频段分离与信号合成方法及其装置
US10855242B1 (en) Adaptive equalizer for high speed serial data and related control method
US20170331490A1 (en) Delta-sigma modulator, and transmitter
KR101106283B1 (ko) 적응적 톤 재머 제거 장치 및 그 방법
Schanner et al. Impact of Deterministic and Random Jitter in a PDM-64QAM 64-GBd Coherent Transmission
EP3035538A1 (en) Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant