KR20160142779A - Substrate manufacturing method and laser processing apparatus - Google Patents

Substrate manufacturing method and laser processing apparatus Download PDF

Info

Publication number
KR20160142779A
KR20160142779A KR1020160067893A KR20160067893A KR20160142779A KR 20160142779 A KR20160142779 A KR 20160142779A KR 1020160067893 A KR1020160067893 A KR 1020160067893A KR 20160067893 A KR20160067893 A KR 20160067893A KR 20160142779 A KR20160142779 A KR 20160142779A
Authority
KR
South Korea
Prior art keywords
surface layer
layer film
substrate
via hole
conductor layer
Prior art date
Application number
KR1020160067893A
Other languages
Korean (ko)
Other versions
KR101840932B1 (en
Inventor
게이지 이소
Original Assignee
스미도모쥬기가이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모쥬기가이고교 가부시키가이샤 filed Critical 스미도모쥬기가이고교 가부시키가이샤
Publication of KR20160142779A publication Critical patent/KR20160142779A/en
Application granted granted Critical
Publication of KR101840932B1 publication Critical patent/KR101840932B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Provided is a substrate manufacturing method which does not increase the coating accuracy of the material for absorbing the optical energy of an infrared laser and also can increase the utilization efficiency of laser energy. A surface layer film is formed by applying the liquid material of a surface layer that absorbs light having an infrared wavelength range onto the surface layer conductor layer of a substrate including a laminate structure in which an inner conductor layer, an insulating layer and the surface layer conductor layer are laminated in this order. A via hole is formed in the surface layer conductor layer and the insulating layer by irradiating the laser beam of the infrared range to the surface layer film under the condition that a beam spot is disposed in the surface layer film as seen from a plane.

Description

기판 제조 방법 및 레이저 가공 장치{SUBSTRATE MANUFACTURING METHOD AND LASER PROCESSING APPARATUS}TECHNICAL FIELD [0001] The present invention relates to a substrate manufacturing method and a laser processing apparatus,

본 출원은 2015년 6월 3일에 출원된 일본 특허출원 제2015-112762호에 근거하여 우선권을 주장한다. 그 출원의 전체 내용은 이 명세서 중에 참고로 원용되어 있다.This application claims priority based on Japanese Patent Application No. 2015-112762 filed on June 3, 2015. The entire contents of which are incorporated herein by reference.

본 발명은, 절연층 상에 표층 도체층이 마련된 기판의 표층 도체층 및 절연층에 레이저빔을 이용하여 바이어홀을 형성하는 방법, 및 레이저 가공 장치에 관한 것이다.The present invention relates to a method of forming a via hole in a surface layer conductor layer and an insulating layer of a substrate provided with a surface layer conductor layer on an insulating layer using a laser beam, and a laser machining apparatus.

프린트기판의 표층의 구리박에 바이어홀을 형성하는 방법으로서, 레이저빔을 이용한 다이렉트 가공법이 알려져 있다. 다이렉트 가공법은, 레이저빔을 표층의 구리박에 입사시킴으로써, 구리박 및 그 아래의 수지층에 바이어홀을 형성하는 방법이다. 구리의 광흡수율은, 자외역에 있어서 높고, 적외역에 있어서 낮다. 이로 인하여, 구리박의 다이렉트 가공에는, 일반적으로 자외역의 레이저빔이 이용된다. 적외역의 레이저빔을 이용하는 경우에는, 구리의 광흡수율을 높이기 위하여 구리박의 표면에 흑화처리 등이 실시된다.As a method for forming via holes in a copper foil on the surface layer of a printed board, a direct processing method using a laser beam is known. The direct processing method is a method of forming a via hole in a copper foil and a resin layer beneath the copper foil by making the laser beam enter the copper foil of the surface layer. The light absorption rate of copper is high in the ultraviolet region and low in the infrared region. For this reason, a laser beam in the ultraviolet region is generally used for direct processing of the copper foil. In the case of using an infrared laser beam, the surface of the copper foil is subjected to blackening treatment or the like in order to increase the light absorption rate of copper.

자외레이저광원은, 적외 레이저 광원과 비교하여 고가이고, 유지비도 높다. 제조 코스트 저감을 도모하기 위하여, 적외 레이저 광원을 이용하는 것이 바람직하다. 그런데, 적외 레이저 광원을 이용하는 경우에는, 광흡수율을 높이기 위한 흑화처리 등의 표면처리를 실시할 필요가 있다.The ultraviolet laser light source is higher in price and higher in maintenance cost than an infrared laser light source. In order to reduce the manufacturing cost, it is preferable to use an infrared laser light source. However, in the case of using an infrared laser light source, it is necessary to perform surface treatment such as blackening treatment for increasing the light absorption rate.

최근 전자기기의 소형화에 따라, 프린트기판이나 인터포저 배선의 미세화가 요망되고 있다. 배선의 미세화를 행하기 위하여, 내층이나 표층의 구리박을 얇게 하는 것이 요망된다. 구리박을 얇게 하면, 흑화처리 등의 표면처리를 행하는 것이 곤란하게 된다.BACKGROUND ART [0002] With the recent miniaturization of electronic devices, miniaturization of printed circuit boards and interposer wiring has been demanded. In order to miniaturize the wiring, it is desired to thin the copper foil of the inner layer or the surface layer. If the copper foil is thinned, it becomes difficult to perform surface treatment such as blackening treatment.

하기의 특허문헌 1에, 구리박의 흑화처리를 행하지 않고, 또한 적외레이저를 이용하여 펀칭가공을 행하는 기술이 개시되어 있다. 특허문헌 1에 개시된 가공방법에서는, 최표면의 도체층에 페이스트 재료가 패턴형상으로 도포된다. 페이스트 재료는, 밀랍 및 금속분말을 포함한다. 페이스트 재료가 도포된 영역보다도 넓은 빔 직경의 탄산가스레이저가 조사된다. 조사된 적외레이저가 페이스트 재료에 의하여 효율적으로 흡수되어, 페이스트 재료의 온도가 상승한다. 이 온도 상승에 의하여 구리박이 어블레이션됨으로써, 구리박에 구멍이 형성된다.Patent Document 1 below discloses a technique for performing punching processing by using an infrared laser without performing blackening treatment of a copper foil. In the processing method disclosed in Patent Document 1, the paste material is applied to the outermost conductor layer in a pattern shape. The paste material includes beeswax and metal powder. A carbon dioxide gas laser beam having a diameter larger than that of the region to which the paste material is applied is irradiated. The irradiated infrared laser is efficiently absorbed by the paste material, and the temperature of the paste material is raised. By this temperature rise, the copper foil is ablated to form a hole in the copper foil.

일본 공개특허공보 2014-143237호Japanese Laid-Open Patent Publication No. 2014-143237

특허문헌 1에 개시된 방법에서는, 형성할 구멍의 위치 및 평면형상이, 페이스트 재료가 도포되는 위치 및 페이스트 재료의 평면형상으로 규정된다. 이로 인하여, 형성할 구멍의 위치정밀도가, 페이스트 재료 도포 시의 위치정밀도로 제약된다. 구멍의 위치정밀도를 높이기 위해서는, 페이스트 재료 도포 시의 위치정밀도를 높일 필요가 있다. 또, 페이스트 재료의 평면형상을, 형성할 구멍의 평면형상에 정합시켜야 한다.In the method disclosed in Patent Document 1, the position and plane shape of the hole to be formed are defined as the position at which the paste material is applied and the plane shape of the paste material. As a result, the positional accuracy of the holes to be formed is restricted by the positional accuracy at the time of applying the paste material. In order to improve the positional accuracy of the hole, it is necessary to increase the positional accuracy at the time of applying the paste material. In addition, the planar shape of the paste material must be matched to the planar shape of the holes to be formed.

페이스트 재료의 주위의 구리박에 조사된 적외레이저의 대부분의 성분은 구리박의 표면에서 반사된다. 적외레이저의 반사된 성분은, 펀칭가공에 기여하지 않는다. 이로 인하여, 적외레이저의 에너지 이용효율이 낮아져 버린다.Most of the components of the infrared laser irradiated on the copper foil around the paste material are reflected on the surface of the copper foil. The reflected component of the infrared laser does not contribute to the punching process. As a result, the energy utilization efficiency of the infrared laser is lowered.

본 발명의 목적은, 적외레이저의 광에너지를 흡수하기 위한 재료의 도포정밀도를 높이지 않고, 또한 레이저에너지의 이용효율을 높이는 것이 가능한 기판 제조 방법을 제공하는 것이다. 본 발명의 다른 목적은, 이 기판 제조 방법에 적용되는 레이저 가공 장치를 제공하는 것이다.An object of the present invention is to provide a substrate manufacturing method capable of raising the utilization efficiency of laser energy without increasing the application accuracy of a material for absorbing the optical energy of an infrared laser. Another object of the present invention is to provide a laser processing apparatus applied to the substrate manufacturing method.

본 발명의 일 관점에 의하면,According to one aspect of the present invention,

내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판의 상기 표층 도체층 상에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포함으로써, 상기 표층막을 형성하는 공정과,By applying a liquid material of a surface layer film that absorbs light having an infrared wavelength range onto the surface layer conductor layer of a substrate including a laminate structure in which an inner conductor layer, an insulating layer, and a surface layer conductor layer are laminated in this order, A step of forming a film,

평면에서 보았을 때 상기 표층막의 내부에 빔스폿이 배치되는 조건으로, 적외역의 레이저빔을 상기 표층막에 입사시킴으로써, 상기 표층 도체층 및 상기 절연층에 바이어홀을 형성하는 공정A step of forming a via hole in the surface layer conductor layer and the insulating layer by causing a laser beam in an infrared range to enter the surface layer film under the condition that a beam spot is disposed inside the surface layer film when viewed in plan view

을 갖는 기판 제조 방법이 제공된다.Is provided.

본 발명의 다른 관점에 의하면,According to another aspect of the present invention,

내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판에, 표층막의 액상 재료를 도포하는 도포기구와,An application mechanism for applying a liquid material of a surface layer film to a substrate including a laminated structure in which an internal conductor layer, an insulating layer, and a surface layer conductor layer are laminated in this order,

적외역의 레이저빔을 출력하는 레이저광원과,A laser light source for outputting a laser beam in an infrared range,

상기 기판에 도포된 상기 액상 재료에 의하여 형성된 상기 표층막에, 평면에서 보았을 때 상기 표층막의 외주선의 내측에 빔스폿이 배치되는 조건으로, 상기 레이저광원으로부터 출력된 레이저빔을 상기 표층막에 입사시키는 도광 광학계와,The laser beam output from the laser light source is incident on the surface layer film formed on the substrate with the laser beam being incident on the surface layer film on the inner side of the outer peripheral line of the surface layer film when viewed in a plan view A light-

상기 레이저광원으로부터의 상기 레이저빔의 출력과, 상기 도포기구에 의한 상기 액상 재료의 도포를 제어하는 제어장치An output of the laser beam from the laser light source, and a control device for controlling application of the liquid material by the application mechanism

를 갖는 레이저 가공 장치가 제공된다.Is provided.

표층막이 레이저에너지를 흡수함으로써, 가열된다. 표층막의 열이 표층 도체층에 전해짐으로써, 표층 도체층에 바이어홀이 형성된다. 표층 도체층에 바이어홀이 형성되면, 그 아래의 절연층이 레이저에너지를 흡수하여, 절연층에 바이어홀이 형성된다. 레이저빔의 빔스폿의 위치 및 형상에 의하여, 바이어홀의 위치 및 형상이 규정된다. 이로 인하여, 표층막의 도포정밀도를 높일 필요는 없다.The surface layer film is heated by absorbing laser energy. The heat of the surface layer film is transmitted to the surface layer conductor layer, whereby a via hole is formed in the surface layer conductor layer. When via holes are formed in the surface layer conductor layer, the insulating layer below the via holes absorb laser energy, and via holes are formed in the insulating layer. By the position and shape of the beam spot of the laser beam, the position and shape of the via hole are defined. Thereby, it is not necessary to increase the coating accuracy of the surface layer film.

도 1에 있어서, 도 1A~도 1D는, 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이고, 도 1E~도 1F는, 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이고, 도 1G는, 제조된 기판의 단면도이다.
도 2에 있어서, 도 2A는, 도 1F에 나타낸 제조단계에 있어서의 기판의 평면도이며, 도 2B는, 도 1C에 나타낸 표층막을 형성한 후의 기판의 평면도이다.
도 3에 있어서, 도 3A는, 도 1F에 나타낸 제조단계에 있어서의 기판의 평면도이며, 도 3B는, 도 1C에 나타낸 표층막을 형성한 후의 기판의 평면도이다.
도 4는, 구리 및 에폭시의 광흡수율의 스펙트럼을 나타내는 그래프이다.
도 5에 있어서, 도 5A는, 표층막과 레이저빔의 빔스폿의 위치관계를 나타내는 평면도이고, 도 5B는, 도 5A의 일점쇄선 5B-5B에 있어서의 단면도이다.
도 6에 있어서, 도 6A, 도 6C, 및 도 6E는, 바이어홀을 형성한 후의 기판의 표면의 사진을 스케치한 도이며, 도 6B, 도 6D, 및 도 6F는, 각각 도 6A의 일점쇄선 6B-6B, 도 6C의 일점쇄선 6D-6D, 및 도 6E의 일점쇄선 6F-6F에 있어서의 단면도이다.
도 7은, 실시예에 따른 레이저 가공 장치의 개략도이다.
도 8에 있어서, 도 8A~도 8C는, 다른 실시예에 따른 기판 제조 방법의 제조도중단계에 있어서의 기판의 단면도이다.1A to 1D are cross-sectional views of a substrate in a step during the manufacture of a substrate manufacturing method according to an embodiment, and Figs. 1E to 1F illustrate a step in the process of manufacturing a substrate manufacturing method according to an embodiment 1G is a cross-sectional view of the manufactured substrate.
In Fig. 2, Fig. 2A is a plan view of the substrate in the manufacturing step shown in Fig. 1F, and Fig. 2B is a plan view of the substrate after forming the surface layer film shown in Fig. 1C.
In Fig. 3, Fig. 3A is a plan view of the substrate in the manufacturing step shown in Fig. 1F, and Fig. 3B is a plan view of the substrate after the surface layer film shown in Fig. 1C is formed.
4 is a graph showing the spectrum of the light absorption rate of copper and epoxy.
5A is a plan view showing a positional relationship between a surface layer film and a beam spot of a laser beam, and FIG. 5B is a cross-sectional view taken along one-dot chain line 5B-5B in FIG. 5A.
6A, 6C, and 6E are sketches of photographs of the surface of the substrate after the via holes are formed, and Figs. 6B, 6D, and 6F are cross- 6B-6B, 6D-6D in Fig. 6C, and the one-dot chain line 6F-6F in Fig. 6E.
7 is a schematic view of a laser machining apparatus according to the embodiment.
In Fig. 8, Figs. 8A to 8C are cross-sectional views of substrates in steps during the manufacture of a substrate manufacturing method according to another embodiment.

도 1A~도 1H, 및 도 2A, 도 2B를 참조하여, 실시예에 따른 기판 제조 방법에 대하여 설명한다.A method of manufacturing a substrate according to an embodiment will be described with reference to Figs. 1A to 1H and Figs. 2A and 2B.

도 1A에 나타내는 바와 같이, 적층판(10)과 캐리어 부착 도체박(15)을 준비한다. 적층판(10)은, 절연층(11), 내부 도체층(12), 및 절연층(13)이 이 순서로 적층된 적층구조를 포함한다. 절연층(11, 13)에는, 예를 들면 에폭시 등의 절연성 수지가 이용된다. 내부 도체층(12)에는, 예를 들면 구리박이 이용된다. 내부 도체층(12)은, 배선패턴, 그라운드패턴, 전원선패턴 등으로 구성된다. 일례로서, 내부 도체층(12)의 두께는 5㎛ 이상 10㎛ 이하이며, 절연층(13)의 두께는 15㎛ 이상 25㎛ 이하이다.As shown in Fig. 1A, the laminate 10 and the conductor foil 15 with a carrier are prepared. The laminate 10 includes a laminated structure in which an insulating layer 11, an internal conductor layer 12, and an insulating layer 13 are laminated in this order. For the insulating layers 11 and 13, for example, an insulating resin such as epoxy is used. As the inner conductor layer 12, for example, copper foil is used. The internal conductor layer 12 is composed of a wiring pattern, a ground pattern, a power line pattern and the like. As one example, the thickness of the internal conductor layer 12 is 5 占 퐉 or more and 10 占 퐉 or less, and the thickness of the insulating layer 13 is 15 占 퐉 or more and 25 占 퐉 or less.

캐리어 부착 도체박(15)은, 표층 도체층(16), 박리층(17), 및 캐리어 도체박(18)이 이 순서로 적층된 적층구조를 갖는다. 표층 도체층(16) 및 캐리어 도체박(18)에는, 예를 들면 구리박이 이용된다. 일례로서, 표층 도체층(16)의 두께는 2㎛ 이상 5㎛ 이하이며, 캐리어 도체박(18)의 두께는 약 18㎛이다.The carrier-coated conductor foil 15 has a laminated structure in which the surface layer conductor layer 16, the release layer 17, and the carrier conductor foil 18 are laminated in this order. For the surface conductor layer 16 and the carrier conductor foil 18, for example, copper foil is used. As an example, the thickness of the surface conductor layer 16 is 2 占 퐉 or more and 5 占 퐉 or less, and the thickness of the carrier conductor foil 18 is about 18 占 퐉.

적층판(10)의 절연층(13)과, 캐리어 부착 도체박(15)의 표층 도체층(16)을 대향시켜, 적층판(10)과 캐리어 부착 도체박(15)을 열압착한다.The laminate 10 and the conductor foil with a carrier 15 are thermally bonded to each other with the insulating layer 13 of the laminated board 10 and the surface layer conductor layer 16 of the carrier-coated conductor foil 15 facing each other.

도 1B에 나타내는 바와 같이, 박리층(17) 및 캐리어 도체박(18)을, 표층 도체층(16)으로부터 박리한다. 절연층(13)의 표면에 표층 도체층(16)이 남는다. 여기까지의 공정으로, 내부 도체층(12), 절연층(13), 및 표층 도체층(16)이 이 순서로 적층된 적층구조를 포함하는 기판(20)이 얻어진다.The peeling layer 17 and the carrier conductor foil 18 are peeled from the surface layer conductor layer 16 as shown in Fig. 1B. The surface layer conductor layer 16 remains on the surface of the insulating layer 13. The substrate 20 including the laminated structure in which the internal conductor layer 12, the insulating layer 13, and the surface layer conductor layer 16 are laminated in this order is obtained in the steps up to this point.

도 1C에 나타내는 바와 같이, 표층 도체층(16) 상에 표층막(25)을 형성한다. 표층막(25)은, 형성할 바이어홀이 분포하는 영역에 배치된다. 표층막(25)에는, 적외역의 파장의 광을 흡수하는 수지, 예를 들면 에폭시수지가 이용된다. 표층막(25)은, 산화 구리 등의 열전도율이 높은 재료의 분체를 포함해도 된다. 표층막(25)의 두께는, 예를 들면 2㎛ 이상 10㎛ 이하이다. 이하, 표층막(25)의 형성 방법에 대하여 설명한다.As shown in Fig. 1C, the surface layer film 25 is formed on the surface layer conductor layer 16. Then, as shown in Fig. The surface layer film 25 is disposed in a region where via holes to be formed are distributed. The surface layer film 25 is made of a resin, for example, an epoxy resin, which absorbs light having a wavelength in the infrared region. The surface layer 25 may contain a powder of a material having a high thermal conductivity such as copper oxide. The thickness of the surface layer film 25 is, for example, 2 占 퐉 or more and 10 占 퐉 or less. Hereinafter, a method of forming the surface layer film 25 will be described.

잉크젯헤드(50)로부터 기판(20)을 향하여, 표층막(25)의 액상 재료(26)를 액적화하여 토출한다. 액상 재료(26)에는, 광경화성, 예를 들면 자외선 경화성의 수지가 이용된다. 표층 도체층(16)의 표면에 도포된 액상 재료에, 경화용 광원(51)으로부터 경화용 광(52), 예를 들면 자외선을 조사한다. 표층 도체층(16)에 도포된 액상 재료(26)가 경화됨으로써, 표층막(25)이 형성된다.The liquid material 26 of the surface layer film 25 is dropletized from the inkjet head 50 toward the substrate 20 and discharged. For the liquid material 26, a photo-curable resin such as ultraviolet curable resin is used. Curing light 52, for example ultraviolet light, is irradiated from the curing light source 51 to the liquid material applied to the surface of the surface layer conductor layer 16. [ The surface layer film 25 is formed by curing the liquid material 26 applied to the surface layer conductor layer 16.

액상 재료(26)의 도포기구로서, 잉크젯헤드(50) 이외의 것을 채용해도 된다. 예를 들면, 도포기구로서, 디스펜서, 스핀코터 등을 채용할 수 있다.As the application mechanism of the liquid material 26, other than the inkjet head 50 may be employed. For example, a dispenser, a spin coater, or the like can be used as a coating mechanism.

도 1D에 나타내는 바와 같이, 바이어홀을 형성할 위치에, 적외역의 레이저빔(55)을 입사시킨다. 레이저빔(55)의 광원으로서, 예를 들면 탄산가스 레이저 광원이 이용된다. 표층막(25)에 레이저빔(55)이 입사됨으로써, 표층막(25)이 가열된다. 이 열이 표층 도체층(16)에 전해짐으로써, 표층 도체층(16)이 제거되어, 개구(30)가 형성된다. 개구(30)의 바닥에 노출된 절연층(13)도, 레이저빔(55)의 입사에 의하여 제거됨으로써, 바이어홀(31)이 형성된다. 바이어홀(31)은, 표층 도체층(16) 및 절연층(13)을 관통하여, 내부 도체층(12)에 달한다. 레이저빔(55)은 펄스레이저빔이다. 각 레이저펄스의 펄스에너지를 최적화함으로써, 단일 펄스 또는 복수 펄스로 바이어홀(31)이 형성된다.As shown in Fig. 1D, the laser beam 55 in the infrared range is incident on the position where the viahole is to be formed. As the light source of the laser beam 55, for example, a carbon dioxide gas laser light source is used. The laser beam 55 is incident on the surface layer film 25, whereby the surface layer film 25 is heated. This heat is transmitted to the surface layer conductor layer 16, so that the surface layer conductor layer 16 is removed and the openings 30 are formed. The insulating layer 13 exposed at the bottom of the opening 30 is also removed by the incidence of the laser beam 55, whereby the via hole 31 is formed. The via hole 31 penetrates the surface layer conductor layer 16 and the insulating layer 13 and reaches the internal conductor layer 12. [ The laser beam 55 is a pulsed laser beam. By optimizing the pulse energy of each laser pulse, a via hole 31 is formed by a single pulse or a plurality of pulses.

도 1E에 나타내는 바와 같이, 기판(20)에 복수의 바이어홀(31)이 형성된다. 바이어홀(31)이 형성되어 있지 않은 영역에는, 표층막(25)이 남는다.As shown in FIG. 1E, a plurality of via holes 31 are formed in the substrate 20. In the region where the via hole 31 is not formed, the surface layer film 25 remains.

도 1F에 나타내는 바와 같이, 바이어홀(31)을 형성한 후, 디스미어처리를 행함으로써, 표층 도체층(16) 상에 남아 있었던 표층막(25)(도 1E)을 제거한다. 디스미어처리에는, 예를 들면 과망간산염을 이용할 수 있다. 이 디스미어처리에 의하여, 바이어홀(31)의 바닥면에 남아 있는 수지 잔사도 제거된다.As shown in Fig. 1F, after the via hole 31 is formed, the surface layer film 25 (Fig. 1E) remaining on the surface layer conductor layer 16 is removed by performing a desmear treatment. For the desmear treatment, for example, permanganate can be used. By this desmear treatment, the resin residue remaining on the bottom surface of the via hole 31 is also removed.

도 1G에 나타내는 바와 같이, 바이어도체(34)를, 예를 들면 세미애디티브법을 이용하여 형성한다. 바이어도체(34)는, 절연층(13) 상의 도체패턴(예를 들면 랜드 등)과 내부 도체층(12)을 접속한다. 바이어도체(34)가 형성된 기판(20)은, 예를 들면 인터포저로서 이용된다.As shown in Fig. 1G, the via conductors 34 are formed by, for example, a semi-additive method. The via conductor 34 connects a conductor pattern (for example, a land or the like) on the insulating layer 13 and the internal conductor layer 12. The substrate 20 on which the via conductors 34 are formed is used, for example, as an interposer.

도 2A에, 도 1F에 나타낸 제조단계에 있어서의 기판(20)의 평면도의 일례를 나타낸다. 기판(20)에 복수의 바이어홀(31)이 형성되어 있다. 바이어홀(31) 이외의 영역에는, 표층 도체층(16)이 남아 있다.Fig. 2A shows an example of a top view of the substrate 20 in the manufacturing step shown in Fig. 1F. A plurality of via holes 31 are formed in the substrate 20. In the region other than the via hole 31, the surface layer conductor layer 16 remains.

도 2B에, 도 1C에 나타낸 표층막(25)을 형성한 후의 기판(20)의 평면도를 나타낸다. 기판(20)의 표층 도체층(16)의 일부의 영역에 표층막(25)이 형성되어 있다. 이 단계에서는 바이어홀(31)(도 2A)은 형성되어 있지 않지만, 바이어홀(31)과 표층막(25)의 상대위치관계를 나타내기 위하여, 바이어홀(31)을 파선으로 나타내고 있다. 표층막(25)을 형성하는 영역(이하, 도포영역이라고 함)은, 형성할 바이어홀(31)의 분포에 근거하여 결정된다. 도 2A에 나타낸 예에서는, 바이어홀(31)이, 정사각형 또는 직사각형의 내부에, 대략 균등하게 규칙적으로 분포하고 있다. 도포영역은, 바이어홀(31)이 규칙적으로 분포하고 있는 영역을 내포하도록 결정된다.Fig. 2B is a plan view of the substrate 20 after forming the surface layer film 25 shown in Fig. 1C. The surface layer film 25 is formed in a region of a part of the surface layer conductor layer 16 of the substrate 20. At this stage, the via hole 31 (FIG. 2A) is not formed, but the via hole 31 is shown by a broken line in order to show the relative positional relationship between the via hole 31 and the surface layer film 25. The region for forming the surface layer film 25 (hereinafter referred to as a coating region) is determined based on the distribution of the via holes 31 to be formed. In the example shown in Fig. 2A, the via holes 31 are regularly and evenly distributed in the inside of a square or a rectangle. The application region is determined so as to include the region where the via hole 31 is regularly distributed.

도 3A에, 도 1F에 나타낸 제조단계에 있어서의 기판(20)의 평면도의 다른 예를 나타낸다. 바이어홀(31)의 분포영역이, 정사각형 또는 직사각형의 비분포영역(32)을 둘러싼다. 비분포영역(32)에는 바이어홀(31)이 배치되어 있지 않다.Fig. 3A shows another example of the plan view of the substrate 20 in the manufacturing step shown in Fig. 1F. The distribution region of the via hole 31 surrounds the non-distributed region 32 of the square or rectangular shape. The via hole 31 is not disposed in the non-distributed region 32. [

도 3B에, 도 3A의 바이어홀(31)의 분포에 대응하는 표층막(25)이 형성된 기판(20)의 평면도를 나타낸다. 표층막(25)은, 비분포영역(32)(도 3A)에 대응하는 개구(27)가 내부에 마련된 정사각형 또는 직사각형의 평면형상을 갖는다. 바이어홀(31)의 정사각형 또는 직사각형의 분포영역의 외주선보다도 약간 외측에, 표층막(25)의 외주선이 배치된다. 비분포영역(32)(도 3A)의 외주선보다 약간 내측에, 표층막(25)의 내주선이 배치된다.3B is a plan view of the substrate 20 on which the surface layer film 25 corresponding to the distribution of the via holes 31 of Fig. 3A is formed. The surface layer 25 has a square or rectangular planar shape in which an opening 27 corresponding to the non-distributed region 32 (Fig. 3A) is provided. The outer peripheral line of the surface layer film 25 is arranged slightly outside the outer peripheral line of the square or rectangular distribution area of the via hole 31. [ The innermost line of the surface layer film 25 is disposed slightly inside of the outer peripheral line of the non-distributed region 32 (Fig. 3A).

도 2A, 도 2B의 예, 및 도 3A, 도 3B 중 어느 것에 있어서도, 바이어홀(31)이 형성되는 개소, 즉 레이저빔(55)(도 1D)이 입사하는 개소에는, 표층막(25)이 형성된다. 도 3B에 나타낸 바와 같이, 바이어홀(31)의 비분포영역(32)에 대응하여, 표층막(25)에 개구(27)를 마련함으로써, 표층막(25)의 액상 재료의 사용량을 줄일 수 있다.3A and 3B, the surface layer film 25 is formed on the portion where the via hole 31 is formed, that is, the portion where the laser beam 55 (FIG. 1D) . The use amount of the liquid material of the surface layer film 25 can be reduced by providing the opening 27 in the surface layer film 25 corresponding to the non-distributed region 32 of the via hole 31 as shown in Fig. 3B have.

다음으로, 도 4, 도 5A, 도 5B를 참조하여, 상기 실시예의 작용 및 효과에 대하여 설명한다.Next, the operation and effect of the above embodiment will be described with reference to Figs. 4, 5A and 5B.

도 4에, 구리 및 에폭시의 광흡수율의 스펙트럼을 나타낸다. 전해연마된 구리, 조화(粗化)처리된 구리, 및 흑화처리된 구리의 광흡수율을, 각각 굵은 파선, 가는 실선, 가는 파선으로 나타낸다. 에폭시의 광흡수율을 굵은 실선으로 나타낸다. 탄산가스레이저의 파장은, 9.2㎛부터 10.8㎛의 범위 내이다. 탄산가스레이저의 파장역에 있어서, 구리의 광흡수율이 매우 낮은 것을 알 수 있다. 이로 인하여, 탄산가스레이저를 이용한 구리의 가공은 곤란하다. 에폭시의 광흡수율은, 탄산가스레이저의 파장역에 있어서 충분히 높다.Fig. 4 shows the spectrum of the light absorption rate of copper and epoxy. The light absorption ratios of the electrolytically polished copper, the roughened copper, and the blackened copper are shown by thick broken lines, thin solid lines, and thin broken lines, respectively. The light absorptivity of epoxy is shown by a thick solid line. The wavelength of the carbon dioxide gas laser is in the range of 9.2 占 퐉 to 10.8 占 퐉. It can be seen that the light absorption rate of copper is very low in the wavelength range of the carbon dioxide gas laser. As a result, it is difficult to process copper using a carbon dioxide gas laser. The light absorption rate of the epoxy is sufficiently high in the wavelength range of the carbon dioxide gas laser.

실시예에 있어서는, 도 1D에 나타낸 공정에 있어서, 레이저빔(55)이 표층막(25)에서 흡수된다. 표층막(25)에는, 탄산가스레이저의 파장역에 있어서의 광흡수율이 충분히 높은 재료, 예를 들면 에폭시 등의 수지를 이용하는 것이 바람직하다. 표층막(25)이 레이저빔(55)에 의하여 가열된다. 이 열이 표층 도체층(16)에 전달됨으로써, 표층 도체층(16)이 어블레이션되어, 개구(30)(도 1D)가 형성된다. 개구(30)가 형성되면, 절연층(13)이 레이저빔(55)에 의하여 가열되어, 바이어홀(31)이 형성된다.In the embodiment, in the step shown in Fig. 1D, the laser beam 55 is absorbed in the surface layer film 25. Fig. As the surface layer film 25, it is preferable to use a material having a sufficiently high light absorptivity in the wavelength region of the carbon dioxide gas laser, for example, a resin such as epoxy. The surface layer film 25 is heated by the laser beam 55. This heat is transferred to the surface layer conductor layer 16, whereby the surface layer conductor layer 16 is ablated to form the opening 30 (Fig. 1D). When the opening 30 is formed, the insulating layer 13 is heated by the laser beam 55, and a via hole 31 is formed.

표층막(25)에서 생성된 열을 표층 도체층(16)에 전달하기 쉽게 하기 위하여, 표층막(25)에, 높은 열전도율을 갖는 재료의 분체를 혼입시켜도 된다. 표층막(25)에 혼입시키는 분체로서, 예를 들면 산화 구리를 이용할 수 있다.A powder of a material having a high thermal conductivity may be mixed into the surface layer film 25 in order to facilitate transfer of heat generated in the surface layer film 25 to the surface layer conductor layer 16. [ As the powder to be mixed into the surface layer film 25, for example, copper oxide can be used.

도 5A에, 표층막(25)과 레이저빔(55)(도 1D)의 빔스폿(56)의 위치관계의 일례를 나타낸 평면도를 나타낸다. 도 5B에, 도 5A의 일점쇄선 5B-5B에 있어서의 단면도를 나타낸다. 평면에서 보았을 때, 빔스폿(56)은 표층막(25)의 내부에 위치한다. 바이어홀(31)의 위치 및 평단면의 형상은, 빔스폿(56)의 위치 및 형상에 의하여 정해지고, 표층막(25)의 위치 및 평면형상에 의존하지 않는다. 이로 인하여, 표층막(25)의 위치 및 평면형상에는 높은 정밀도가 요구되지 않는다.5A is a plan view showing an example of the positional relationship between the surface layer 25 and the beam spot 56 of the laser beam 55 (FIG. 1D). 5B is a cross-sectional view taken along one-dot chain line 5B-5B in Fig. 5A. When viewed in plane, the beam spot 56 is located inside the surface layer 25. The position of the via hole 31 and the shape of the flat section are determined by the position and shape of the beam spot 56 and do not depend on the position and the planar shape of the surface layer 25. Therefore, high precision is not required for the position and the planar shape of the surface layer 25.

빔스폿(56)의 형상은, 잉크젯법으로 형성되는 표층막(25)의 형상에 비하여, 보다 진원에 가깝게 할 수 있다. 이로 인하여, 표층막(25)의 평면형상에 의하여 바이어홀(31)의 평단면의 형상이 정해지는 경우에 비하여, 바이어홀(31)의 평단면을, 보다 진원에 가깝게 할 수 있다.The shape of the beam spot 56 can be made more closer to the source than the shape of the surface layer film 25 formed by the ink jet method. As a result, the flat section of the via hole 31 can be made closer to the source, compared with a case where the shape of the flat section of the via hole 31 is determined by the plane shape of the surface layer 25.

도 6A~도 6F를 참조하여, 상기 실시예에 따른 방법으로 바이어홀을 형성하는 평가실험을 행한 결과에 대하여 설명한다. 도 6A, 도 6C, 및 도 6E는, 바이어홀을 형성한 후의 기판의 표면의 사진을 스케치한 도이고, 도 6B, 도 6D, 및 도 6F는, 각각 도 6A의 일점쇄선 6B-6B, 도 6C의 일점쇄선 6D-6D, 및 도 6E의 일점쇄선 6F-6F에 있어서의 단면도를 나타낸다.6A to 6F, a result of an evaluation test for forming a via hole by the method according to the above embodiment will be described. FIGS. 6A, 6C, and 6E are sketches of photographs of the surface of the substrate after the via holes are formed, and FIGS. 6B, 6D, and 6F are cross-sectional views taken along dashed lines 6B- Dot chain line 6D-6D of FIG. 6C, and the one-dot chain line 6F-6F of FIG. 6E.

평가실험에 이용한 기판은, 도 6B, 도 6D, 및 도 6F에 나타내는 바와 같이, 절연층(11), 내부 도체층(12), 절연층(13), 및 표층 도체층(16)을 포함한다. 내부 도체층(12) 및 표층 도체층(16)에는 구리박이 이용되고 있다. 내부 도체층(12)의 두께는 20㎛이고, 표층 도체층(16)의 두께는 3㎛이다. 절연층(11, 13)에는 에폭시수지가 이용되고 있다. 절연층(13)의 두께는 20㎛이다. 가공용의 레이저로서 탄산가스레이저를 이용했다. 기판에 입사하는 레이저빔은, 가우시안빔이다.6B, 6D and 6F, the substrate used for the evaluation test includes an insulating layer 11, an internal conductor layer 12, an insulating layer 13, and a surface layer conductor layer 16 . Copper foil is used for the inner conductor layer 12 and the surface conductor layer 16. The thickness of the inner conductor layer 12 is 20 占 퐉, and the thickness of the surface conductor layer 16 is 3 占 퐉. An epoxy resin is used for the insulating layers 11 and 13. The thickness of the insulating layer 13 is 20 占 퐉. A carbon dioxide gas laser was used as a processing laser. The laser beam incident on the substrate is a Gaussian beam.

레이저빔의 입사 조건은 하기와 같다.The incidence conditions of the laser beam are as follows.

·펄스에너지 4mJ· Pulse energy 4 mJ

·펄스폭 4.3㎲· Pulse width: 4.3 μs

·빔스폿 직경(반값 전체 폭) 60㎛Beam spot diameter (half full width) 60 m

·입사쇼트 수 1쇼트· Number of incident shots 1 shot

도 6A 및 도 6B는, 표층막(25)(도 1D)을 형성하지 않고, 표층 도체층(16)에 레이저빔을 직접 입사시킨 시료를 나타낸다. 도 6C 및 도 6D에 나타낸 시료에 있어서는, 표층막(25)의 두께가 2㎛부터 7㎛의 범위에서 불균일했다. 도 6E 및 도 6F에 나타낸 시료에 있어서는, 표층막(25)의 두께가 8㎛부터 10㎛의 범위에서 불균일했다.6A and 6B show a sample in which a laser beam is directly incident on the surface layer conductor layer 16 without forming the surface layer film 25 (FIG. 1D). In the samples shown in Figs. 6C and 6D, the thickness of the surface layer film 25 was uneven in the range of 2 탆 to 7 탆. In the samples shown in Figs. 6E and 6F, the thickness of the surface layer film 25 was uneven in the range of 8 mu m to 10 mu m.

도 6A 및 도 6B에 나타내는 바와 같이, 표층막(25)을 형성하고 있지 않은 시료에 형성된 바이어홀(31)의 개구부의 직경은 약 35㎛였다. 이에 비하여, 도 6C 및 도 6D에 나타내는 바와 같이, 두께 2㎛~7㎛의 범위의 표층막(25)을 형성한 시료에 형성된 바이어홀(31)의 개구부 직경은 약 60㎛였다. 도 6E 및 도 6F에 나타내는 바와 같이, 두께 8㎛~10㎛의 범위의 표층막(25)을 형성한 시료에 형성된 바이어홀(31)의 개구부는, 도 6C 및 도 6D에 나타낸 시료에 형성된 바이어홀(31)의 개구부보다 작았지만, 도 6A~도 6B에 나타낸 시료에 형성된 바이어홀(31)의 개구부보다 컸다.As shown in Figs. 6A and 6B, the diameter of the opening portion of the via hole 31 formed in the sample on which the surface layer film 25 was not formed was about 35 mu m. On the other hand, as shown in Figs. 6C and 6D, the diameter of the opening of the via hole 31 formed in the sample in which the surface layer film 25 having a thickness of 2 mu m to 7 mu m was formed was about 60 mu m. As shown in Figs. 6E and 6F, the opening of the via hole 31 formed in the sample in which the surface layer film 25 having a thickness in the range of 8 mu m to 10 mu m is formed is the same as the via hole 31 formed in the samples shown in Figs. 6C and 6D Was smaller than the opening of the hole 31, but larger than the opening of the via hole 31 formed in the sample shown in Figs. 6A to 6B.

도 6C 및 도 6D에 나타낸 시료, 및 도 6E 및 도 6F에 나타낸 시료에 있어서는, 바이어홀(31)의 개구부의 주위의 표층막(25)이 제거되어, 바이어홀(31)의 주위의 표층 도체층(16)의 상면이 노출되었다. 표층 도체층(16)의 상면 중 노출된 영역은, 레이저빔의 빔프로파일의 주변 부분에 상당한다. 이 주변 부분의 에너지 밀도는, 표층막(25)을 제거하는 데 충분한 크기이지만, 표층 도체층(16)을 제거할 수 있을 정도의 고온에 도달시킬 수 없을 정도의 크기이다. 그 결과, 표층 도체층(16)의 상면이 노출되었다고 생각된다.In the samples shown in Figs. 6C and 6D and the samples shown in Figs. 6E and 6F, the surface layer film 25 around the openings of the via holes 31 is removed so that the surface layer conductors around the via holes 31 The upper surface of the layer 16 was exposed. The exposed region of the upper surface of the surface conductor layer 16 corresponds to the peripheral portion of the beam profile of the laser beam. The energy density of the peripheral portion is sufficiently large to remove the surface layer film 25, but is such a size that it can not reach a high temperature enough to remove the surface layer conductor layer 16. As a result, it is considered that the upper surface of the surface layer 16 is exposed.

상기 평가실험으로부터, 표층막(25)(도 6D, 도 6F)을 형성하면, 표층막(25)을 형성하지 않는 경우에 비하여, 레이저 조사 조건이 동일하더라도, 큰 바이어홀(31)이 형성되는 것을 알 수 있다. 바꾸어 말하면, 표층막(25)을 형성함으로써, 바이어홀(31)을 형성하기 위한 펄스에너지 밀도를 낮게 할 수 있다. 이는, 표층막(25)이 레이저빔을 흡수함으로써, 레이저에너지의 이용효율이 높아지기 때문이다.When the surface layer film 25 (Figs. 6D and 6F) is formed from the above evaluation test, a large via hole 31 is formed even if the laser irradiation conditions are the same as in the case where the surface layer film 25 is not formed . In other words, by forming the surface layer film 25, the pulse energy density for forming the via hole 31 can be lowered. This is because the use efficiency of the laser energy is increased by the surface layer film 25 absorbing the laser beam.

실시예에 있어서는, 표층막(25)(도 1D)을 형성함으로써, 바이어홀(31)을 형성하기 위하여 필요한 펄스에너지 밀도를 낮게 할 수 있다. 이로 인하여, 바이어홀(31)의 바닥에 노출된 내부 도체층(12)(도 1D)의 손상을 경감시킬 수 있다. 또, 바이어홀(31)의 내벽형상이 술통 형상이 되는 것을 방지할 수 있다. 이로써, 바이어도체(34)를 형성하는 공정의 신뢰성을 높일 수 있다.In the embodiment, by forming the surface layer film 25 (Fig. 1D), the pulse energy density required for forming the via hole 31 can be lowered. As a result, damage to the inner conductor layer 12 (FIG. 1D) exposed at the bottom of the via hole 31 can be reduced. It is also possible to prevent the inner wall shape of the via hole 31 from becoming a barrel shape. As a result, the reliability of the process of forming the via conductors 34 can be improved.

다음으로, 도 7을 참조하여 실시예에 따른 레이저 가공 장치에 대하여 설명한다.Next, the laser processing apparatus according to the embodiment will be described with reference to FIG.

도 7에, 실시예에 따른 레이저 가공 장치의 개략도를 나타낸다. 조출롤(81)로부터 적층판(10)(도 1A)이 조출되어, 권취롤(84)에 권취된다. 조출롤(81)로부터 조출되어, 권취롤(84)에 권취되기까지의 사이에, 적층판(10)이 표층 도체층 압착부(90), 표층막 형성부(91), 및 레이저 가공부(92)를 통과한다.7 is a schematic view of a laser machining apparatus according to the embodiment. The laminate 10 (FIG. 1A) is fed out from the feed roll 81 and wound around the take-up roll 84. The laminated sheet 10 is sandwiched between the surface layer conductor layer pressing portion 90, the surface layer film forming portion 91 and the laser processing portion 92 ).

표층 도체층 압착부(90)는, 조출롤(82), 열압착장치(85), 및 권취롤(83)을 포함한다. 조출롤(82)은, 캐리어 부착 도체박(15)(도 1A)을 조출한다. 조출롤(82)로부터 조출된 캐리어 부착 도체박(15)의 표층 도체층(16)(도 1A)이 적층판(10)의 절연층(13)(도 1A)에 밀착된다. 캐리어 부착 도체박(15)이 적층판(10)에 밀착된 상태에서 열압착장치(85)를 통과함으로써, 캐리어 부착 도체박(15)의 표층 도체층(16)이 적층판(10)의 절연층(13)에 압착된다.The surface layer conductor layer pressing portion 90 includes a feeding roll 82, a thermocompression bonding device 85, and a winding roll 83. The feeding roll 82 feeds the conductor-coated conductor foil 15 (Fig. 1A). The surface layer conductor layer 16 (Fig. 1A) of the carrier-coated conductor foil 15 discharged from the feed roll 82 is brought into close contact with the insulating layer 13 (Fig. 1A) of the laminate 10. The surface layer conductor layer 16 of the carrier-adhered conductor foil 15 is electrically connected to the insulating layer (not shown) of the laminated plate 10 by passing through the thermocompression bonding device 85 in the state that the carrier- 13).

캐리어 부착 도체박(15)의 캐리어 도체박(18) 및 박리층(17)(도 1B)이, 표층 도체층(16)으로부터 박리되어 권취롤(83)에 권취된다. 표층 도체층(16)은 적층판(10)에 압착된 상태 그대로이다. 여기까지의 처리로, 적층판(10)과 표층 도체층(16)을 포함하는 기판(20)(도 1B)이 얻어진다.The carrier conductor foil 18 and the peeling layer 17 (Fig. 1B) of the carrier-coated conductor foil 15 are peeled from the surface layer conductor layer 16 and wound around the winding roll 83. [ The surface layer conductor layer 16 remains in a state of being pressed on the laminate plate 10. By the above processing, the substrate 20 (FIG. 1B) including the laminated board 10 and the surface layer conductor layer 16 is obtained.

표층막 형성부(91)는, 잉크젯헤드(50)(도 1C) 및 경화용 광원(51)(도 1C)을 포함한다. 잉크젯헤드(50)로부터, 액상 재료가 토출됨으로써, 액상 재료가 기판(20)에 도포된다. 기판(20)에 도포된 액상 재료에, 경화용 광원(51)으로부터의 광이 조사됨으로써, 액상 재료가 경화되어 표층막(25)이 형성된다.The surface layer film forming section 91 includes an inkjet head 50 (Fig. 1C) and a curing light source 51 (Fig. 1C). The liquid material is applied to the substrate 20 by ejecting the liquid material from the inkjet head 50. The liquid material applied to the substrate 20 is irradiated with light from the curing light source 51 so that the liquid material is cured and the surface layer film 25 is formed.

레이저 가공부(92)는, 레이저광원(60) 및 도광 광학계(61)를 포함한다. 도광 광학계(61)는, 빔익스팬더, 광학마스크, 필드렌즈, 빔주사기(62), 및 렌즈(63) 등을 포함한다. 레이저광원(60)으로서, 예를 들면 탄산가스 레이저 광원이 이용된다. 레이저광원(60)으로부터 출력된 펄스레이저빔이, 빔주사기(62) 및 렌즈(63)를 경유하여 기판(20)에 입사된다. 빔주사기(62)는, 레이저빔을 이차원 방향으로 주사한다. 렌즈(63)로서, 예를 들면 fθ렌즈가 이용된다. 렌즈(63)는, 레이저빔을 기판(20)의 표면에 집광한다. 레이저빔이 기판(20)에 입사됨으로써, 바이어홀(31)(도 1D)이 형성된다.The laser processing unit 92 includes a laser light source 60 and a light-guiding optical system 61. The light guiding optical system 61 includes a beam expander, an optical mask, a field lens, a beam syringe 62, a lens 63, and the like. As the laser light source 60, for example, a carbon dioxide gas laser light source is used. The pulse laser beam output from the laser light source 60 is incident on the substrate 20 via the beam syringe 62 and the lens 63. [ The beam syringe 62 scans the laser beam in the two-dimensional direction. As the lens 63, for example, an f? Lens is used. The lens 63 condenses the laser beam on the surface of the substrate 20. The laser beam is incident on the substrate 20, whereby a via hole 31 (FIG. 1D) is formed.

제어장치(70)가, 도포영역 산출부(71), 잉크토출 제어부(72), 경화용 광원 제어부(73), 빔주사기 제어부(74), 레이저출력 제어부(75)를 포함한다. 제어장치(70)의 기억장치(78)에, 바이어홀 위치 데이터(76) 및 도포영역 정의 데이터(77)를 격납하는 영역이 확보되어 있다.The control device 70 includes a coating area calculating section 71, an ink discharge control section 72, a curing light source control section 73, a beam syringe control section 74 and a laser output control section 75. An area for storing the via hole position data 76 and the coating area definition data 77 is secured in the storage device 78 of the control device 70. [

도포영역 산출부(71)는, 바이어홀 위치 데이터(76)에 근거하여, 표층막(25)(도 2B, 도 3B)을 형성할 도포영역을 결정한다. 결정된 도포영역을 정의하는 정보가 도포영역 정의 데이터(77)로서 기억장치에 격납된다.The application region calculation section 71 determines the application region in which the surface layer film 25 (FIG. 2B, FIG. 3B) is to be formed, based on the via hole position data 76. Information defining the determined application region is stored in the storage device as the application region definition data 77. [

잉크토출 제어부(72)는, 도포영역 정의 데이터(77)에 근거하여 잉크젯헤드(50)를 제어한다. 이로써, 도포영역에 액상 재료가 도포된다. 경화용 광원 제어부(73)가 경화용 광원(51)의 온오프를 제어한다. 빔주사기 제어부(74) 및 레이저출력 제어부(75)는, 각각 바이어홀 위치 데이터(76)에 근거하여, 빔주사기(62) 및 레이저광원(60)을 제어한다. 도 7에 나타낸 레이저 가공 장치에 의하여, 도 1B의 캐리어 부착 도체박(15)을 적층판(10)에 압착하는 공정으로부터, 도 1D의 바이어홀(31)을 형성하는 공정까지를 실행할 수 있다.The ink discharge control section 72 controls the ink jet head 50 based on the application area definition data 77. [ Thereby, the liquid material is applied to the application region. The curing light source control unit 73 controls on / off of the curing light source 51. [ The beam syringe control unit 74 and the laser output control unit 75 control the beam syringe 62 and the laser light source 60 based on the via hole position data 76, respectively. By the laser machining apparatus shown in Fig. 7, the process from the step of pressing the conductor foil 15 with a carrier to the laminate 10 of Fig. 1B to the step of forming the via hole 31 of Fig. 1D can be performed.

다음으로, 도 8A~도 8C를 참고하여, 다른 실시예에 따른 기판 제조 방법에 대하여 설명한다. 이하, 도 1A~도 1G에 나타낸 실시예와의 차이점에 대하여 설명하고, 공통의 구성에 대해서는 설명을 생략한다.Next, a method of manufacturing a substrate according to another embodiment will be described with reference to Figs. 8A to 8C. Hereinafter, differences from the embodiment shown in Figs. 1A to 1G will be described, and a description of the common configuration will be omitted.

도 8A에 나타내는 바와 같이, 절연층(11), 내부 도체층(12), 절연층(13), 및 표층 도체층(16)을 포함하는 기판(20)의 표면에, 표층막(25)을 형성한다. 도 1C에 나타낸 실시예에서는, 표층 도체층(16)이 기판(20)의 표면의 대략 전역에 배치되어 있었는데, 본 실시예에 있어서는, 표층 도체층(16)이 이미 패터닝되어 있다.A surface layer film 25 is formed on the surface of the substrate 20 including the insulating layer 11, the internal conductor layer 12, the insulating layer 13 and the surface layer conductor layer 16 as shown in Fig. . In the embodiment shown in Fig. 1C, the surface layer conductor layer 16 is arranged almost all over the surface of the substrate 20, but in the present embodiment, the surface layer conductor layer 16 has already been patterned.

도 8B에 나타내는 바와 같이, 표층막(25)에 레이저빔(55)을 입사시킴으로써, 바이어홀(31)을 형성한다. 레이저빔(55)은, 가우시안빔이다. 가우시안형상의 빔프로파일의 주변의 부분에 대응하는 영역의 표층막(25)이 제거되어, 표층 도체층(16)의 상면이 노출된다. 빔 단면의 중심 근방의 영역에 있어서는, 표층 도체층(16) 및 절연층(13)이 제거되어 바이어홀(31)이 형성된다.The via hole 31 is formed by causing the laser beam 55 to enter the surface layer film 25 as shown in Fig. 8B. The laser beam 55 is a Gaussian beam. The surface layer film 25 in the region corresponding to the peripheral portion of the Gaussian beam profile is removed and the upper surface of the surface layer conductor layer 16 is exposed. In the region near the center of the beam cross section, the surface layer conductor layer 16 and the insulating layer 13 are removed to form the via hole 31.

도 8C에 나타내는 바와 같이, 바이어홀(31) 내에 바이어도체(34)를 형성한다. 바이어도체(34)는, 바이어홀(31)이 형성된 위치의 내부 도체층(12)과 표층 도체층(16)을 접속시킨다. 표층막(25)은, 그대로 잔류하여 보호막으로서 이용된다.A via conductor 34 is formed in the via hole 31 as shown in Fig. 8C. The via conductor 34 connects the internal conductor layer 12 and the surface conductor layer 16 at the position where the via hole 31 is formed. The surface layer film 25 remains as it is and is used as a protective film.

이상 실시예에 따라 본 발명을 설명했지만, 본 발명은 이들에 제한되는 것은 아니다. 예를 들면, 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명할 것이다.Although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like are possible.

10 적층판
11 절연층
12 내부 도체층
13 절연층
15 캐리어 부착 도체박
16 표층 도체층
17 박리층
18 캐리어 도체박
20 기판
25 표층막
26 표층막의 액상 재료
27 표층막의 개구
30 개구
31 바이어홀
32 비분포영역
34 바이어도체
50 잉크젯헤드
51 경화용 광원
52 경화용 광
55 레이저빔
56 빔스폿
60 레이저광원
61 도광 광학계
62 빔주사기
63 렌즈
70 제어장치
71 도포영역 산출부
72 잉크토출 제어부
73 경화용 광원 제어부
74 빔주사기 제어부
75 레이저출력 제어부
76 바이어홀 위치 데이터
77 도포영역 정의 데이터
81 조출롤
82 조출롤
83 권취롤
84 권취롤
85 열압착장치
90 표층 도체층 압착부
91 표층막 형성부
92 레이저 가공부10 laminated board
11 insulating layer
12 internal conductor layer
13 insulating layer
15 Conductor foil with carrier
16 Surface layer conductor
17 Release Layer
18 carrier conductor foil
20 substrate
25 surface layer
26 Liquid material in the superficial film
27 opening of the surface layer film
30 aperture
31 via holes
32 non-distribution area
34 via conductors
50 inkjet head
51 Light source for curing
52 Light for curing
55 laser beam
56 beam spot
60 Laser light source
61 light-guiding optical system
62 beam syringe
63 Lens
70 control device
71 Coating area calculating part
72 ink ejection control section
73 Curing light source control unit
74 beam syringe control
75 laser output control section
76 Via hole position data
77 Application area definition data
81 Feed roll
82 Feeding roll
83 Winding Roll
84 Winding Roll
85 Thermocompression device
90 surface layer conductor layer crimping portion
91 Surface layer film forming part
92 laser machining part

Claims (8)

내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판의 상기 표층 도체층 상에, 적외역의 파장의 광을 흡수하는 표층막의 액상 재료를 도포함으로써, 상기 표층막을 형성하는 공정과,
평면에서 보았을 때 상기 표층막의 내부에 빔스폿이 배치되는 조건으로, 적외역의 레이저빔을 상기 표층막에 입사시킴으로써, 상기 표층 도체층 및 상기 절연층에 바이어홀을 형성하는 공정
을 갖는 기판 제조 방법.By applying a liquid material of a surface layer film that absorbs light having an infrared wavelength range onto the surface layer conductor layer of a substrate including a laminate structure in which an inner conductor layer, an insulating layer, and a surface layer conductor layer are laminated in this order, A step of forming a film,
A step of forming a via hole in the surface layer conductor layer and the insulating layer by causing a laser beam in an infrared range to enter the surface layer film under the condition that a beam spot is disposed inside the surface layer film when viewed in plan view
≪ / RTI > 청구항 1에 있어서,
상기 바이어홀을 형성하는 공정에 있어서, 상기 레이저빔을 입사시킴으로써 상기 바이어홀의 바닥면에 상기 내부 도체층을 노출시키는 기판 제조 방법.The method according to claim 1,
And the inner conductor layer is exposed to the bottom surface of the via hole by causing the laser beam to enter the step of forming the via hole. 청구항 1 또는 청구항 2에 있어서,
상기 표층막을 형성하는 공정이,
잉크젯헤드로부터 상기 기판을 향하여, 상기 표층막의 상기 액상 재료를 토출하는 공정과,
상기 기판에 도포된 상기 액상 재료를 경화시키는 공정을
포함하는 기판 제조 방법.The method according to claim 1 or 2,
Wherein the step of forming the surface layer film comprises:
A step of discharging the liquid material of the surface layer film from the ink jet head toward the substrate,
A step of curing the liquid material applied to the substrate
≪ / RTI > 청구항 1 또는 청구항 2에 있어서,
상기 표층막을 형성하는 공정 전에, 상기 바이어홀을 형성할 위치에 근거하여, 상기 표층막을 형성할 도포영역을 결정하는 공정을 갖고,
상기 표층막을 형성하는 공정에 있어서, 상기 기판의 상기 도포영역에, 상기 표층막의 액상 재료를 도포하는 기판 제조 방법.The method according to claim 1 or 2,
Before the step of forming the surface layer film, a step of determining a coated region in which the surface layer film is to be formed, based on a position at which the via hole is to be formed,
Wherein in the step of forming the surface layer film, the liquid material of the surface layer film is applied to the application region of the substrate. 청구항 1 또는 청구항 2에 있어서,
상기 바이어홀을 형성하는 공정 후, 상기 기판 상에 남아 있는 상기 표층막을 제거하는 공정을 갖는 기판 제조 방법.The method according to claim 1 or 2,
And removing the surface layer film remaining on the substrate after the step of forming the via hole. 청구항 1 또는 청구항 2에 있어서,
상기 바이어홀을 형성하는 공정에 있어서, 상기 절연층이 관통되어 상기 내부 도체층이 노출되고, 상기 절연층을 관통하는 구멍의 개구부 주위의 상기 표층막이 제거되어 상기 표층 도체층의 상면이 노출되며,
상기 바이어홀을 형성하는 공정 후, 상기 바이어홀의 내부를 통하여, 상기 바이어홀의 바닥면에 노출된 상기 내부 도체층과, 상기 표층 도체층의 노출된 상기 상면을 접속하는 바이어도체를 형성하는 공정을 갖는 기판 제조 방법.The method according to claim 1 or 2,
The insulating layer is penetrated to expose the inner conductor layer and the surface layer film around the opening of the hole passing through the insulating layer is removed to expose the upper surface of the surface layer conductor layer,
Forming a via conductor for connecting the inner conductor layer exposed on the bottom surface of the via hole and the exposed upper surface of the surface layer conductor layer through the inside of the via hole after the step of forming the via hole ≪ / RTI > 내부 도체층, 절연층, 및 표층 도체층이 이 순서로 적층된 적층구조를 포함하는 기판에, 표층막의 액상 재료를 도포하는 도포기구와,
적외역의 레이저빔을 출력하는 레이저광원과,
상기 기판에 도포된 상기 액상 재료에 의하여 형성된 상기 표층막에, 평면에서 보았을 때 상기 표층막의 외주선의 내측에 빔스폿이 배치되는 조건으로, 상기 레이저광원으로부터 출력된 레이저빔을 상기 표층막에 입사시키는 도광 광학계와,
상기 레이저광원으로부터의 상기 레이저빔의 출력과, 상기 도포기구에 의한 상기 액상 재료의 도포를 제어하는 제어장치
를 갖는 레이저 가공 장치.An application mechanism for applying a liquid material of a surface layer film to a substrate including a laminated structure in which an internal conductor layer, an insulating layer, and a surface layer conductor layer are laminated in this order,
A laser light source for outputting a laser beam in an infrared range,
The laser beam output from the laser light source is incident on the surface layer film formed on the substrate with the laser beam being incident on the surface layer film on the inner side of the outer peripheral line of the surface layer film when viewed in a plan view A light-
An output of the laser beam from the laser light source, and a control device for controlling application of the liquid material by the application mechanism
. 청구항 7에 있어서,
상기 도포기구는, 상기 기판을 향하여 상기 액상 재료의 액적을 토출하는 잉크젯헤드를 포함하고,
상기 제어장치는,
상기 레이저빔을 입사시킬 상기 기판 내의 위치를 나타내는 위치 데이터를 기억하는 기억장치를 포함하며,
상기 위치 데이터에 근거하여, 상기 기판의 표면 중 상기 액상 재료를 도포할 도포영역을 산출하고,
상기 도포영역에 상기 액상 재료가 도포되도록, 상기 잉크젯헤드로부터의 상기 액상 재료의 토출을 제어하는 레이저 가공 장치.
The method of claim 7,
Wherein the application mechanism includes an ink jet head for ejecting droplets of the liquid material toward the substrate,
The control device includes:
And a storage device for storing position data indicating a position in the substrate to which the laser beam is incident,
Calculating a coating area on the surface of the substrate to which the liquid material is to be applied, based on the position data,
And controls the ejection of the liquid material from the inkjet head so that the liquid material is applied to the application region.
KR1020160067893A 2015-06-03 2016-06-01 Substrate manufacturing method and laser processing apparatus KR101840932B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-112762 2015-06-03
JP2015112762A JP6501627B2 (en) 2015-06-03 2015-06-03 Laser processing equipment

Publications (2)

Publication Number Publication Date
KR20160142779A true KR20160142779A (en) 2016-12-13
KR101840932B1 KR101840932B1 (en) 2018-03-21

Family

ID=57575233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067893A KR101840932B1 (en) 2015-06-03 2016-06-01 Substrate manufacturing method and laser processing apparatus

Country Status (4)

Country Link
JP (1) JP6501627B2 (en)
KR (1) KR101840932B1 (en)
CN (1) CN106255319B (en)
TW (1) TWI630857B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154147B2 (en) * 2019-01-31 2022-10-17 京セラ株式会社 Method for manufacturing printed wiring board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143237A (en) 2013-01-22 2014-08-07 Toppan Printing Co Ltd Method of forming via hole and method of manufacturing multilayer printed wiring board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078715B2 (en) * 1998-06-02 2008-04-23 三菱瓦斯化学株式会社 Highly reliable via hole formation method
MXPA01009619A (en) * 1999-03-23 2003-06-24 Circuit Foil Luxembourg Trading Sarl Method for manufacturing a multilayer printed circuit board and composite foil for use therein.
JP2001144411A (en) * 1999-09-03 2001-05-25 Mec Kk Drilling method for printed wiring board and surface treatment agent used therefor
JP2003248207A (en) * 2002-02-22 2003-09-05 Fujitsu Display Technologies Corp Method and apparatus for manufacturing liquid crystal display panel
JP2006202840A (en) * 2005-01-18 2006-08-03 Seiko Epson Corp Method of manufacturing wiring board
WO2007029508A1 (en) * 2005-09-02 2007-03-15 Konica Minolta Medical & Graphic, Inc. Near infrared absorbing material and method for manufacturing same
JP2011171724A (en) * 2010-01-19 2011-09-01 Shibaura Mechatronics Corp Wiring correction method for substrate, wiring correction device for substrate, and wiring formation device for substrate
US9338898B2 (en) * 2012-03-09 2016-05-10 Mitsui Mining & Smelting Co., Ltd. Method of producing a printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143237A (en) 2013-01-22 2014-08-07 Toppan Printing Co Ltd Method of forming via hole and method of manufacturing multilayer printed wiring board

Also Published As

Publication number Publication date
CN106255319A (en) 2016-12-21
KR101840932B1 (en) 2018-03-21
TWI630857B (en) 2018-07-21
TW201701741A (en) 2017-01-01
CN106255319B (en) 2019-03-08
JP2016225554A (en) 2016-12-28
JP6501627B2 (en) 2019-04-17

Similar Documents

Publication Publication Date Title
US11881466B2 (en) Electrical interconnection of circuit elements on a substrate without prior patterning
US7479297B2 (en) Method of manufacturing a multi-layered wiring board
JP3642110B2 (en) Manufacturing method of electronic parts
EP1201108B1 (en) A circuit singulation system and method
EP2810539B1 (en) Laser patterning of photovoltaic backsheet
WO2016132424A1 (en) Method for producing flexible printed wiring board
US20090123661A1 (en) System and method for forming high resolution electronic circuits on a substrate
KR102345450B1 (en) pulsed-mode direct-write laser metallization
JPH11266084A (en) Manufacture of multilayer printed circuit board
US7989148B2 (en) Method for forming photoelectric composite board
KR101840932B1 (en) Substrate manufacturing method and laser processing apparatus
JP2009239215A (en) Copper-clad laminate, method of manufacturing wiring board using the same, end face processing method of copper-clad laminate, and end face processing device using the same
JP2014236169A (en) Thin film formation method and thin film formation apparatus
JP5109285B2 (en) Manufacturing method of multilayer wiring board
US12048101B2 (en) Component carrier with well-defined outline sidewall cut by short laser pulse and/or green laser
US20230422402A1 (en) Lift Printing of Fine Metal Lines
JP2003110218A (en) Drilling method on prepreg sheet by laser
KR20180049858A (en) method of forming pattern layer on printed circuit board and method of forming conductive layer on printed circuit board
JP2001135940A (en) Method for manufacturing printed wiring board
JP2007296426A (en) Pattern forming method, droplet ejecting apparatus and circuit module
TW202202257A (en) Laser printing of solder pastes
JP2007313497A (en) Pattern formation method, drop jetting device, and circuit module
JP2013008809A (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right