KR20160141561A

KR20160141561A - 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈

Info

Publication number: KR20160141561A
Application number: KR1020150077406A
Authority: KR
Inventors: 천성종
Original assignee: 삼성전기주식회사
Priority date: 2015-06-01
Filing date: 2015-06-01
Publication date: 2016-12-09
Also published as: US20160351317A1

Abstract

본 발명은 소형이면서 높은 Q값을 제공할 수 있는 하이브리드 인덕터에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 하이브리드 인덕터는 기판에 인덕턴스를 갖는 도체 패턴이 형성된 기판형 인덕터 및 상기 기판에 실장되며 일단이 상기 도체 패턴과 전기적으로 연결되는 적어도 하나의 칩형 인덕터를 포함할 수 있다.

Description

하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈{HYBRID INDUCTOR AND ELECTRONIC COMPONENT MODULE HAVING THE SAME}

본 발명은 Q값을 향상시킬 수 있는 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자의 하나로서, 저잡음 증폭기, 믹서, 전압 조절 발진기 및 매칭 코일(matching coli) 등 다양한 시스템 및 부품에 사용된다.

전자 기기가 소형화 됨에 따라 전자 기기에 탑재되는 전자 소자 모듈들도 소형화가 요구되고 있다. 그러나 인덕터의 경우 크기가 작아질수록 Q값도 저하되는 문제가 있다.

또한 종래의 경우, 대부분 하나의 인덕터만 이용하므로, 원하는 인덕턴스를 정확하게 구현하기 어렵다는 단점이 있다.

한국공개특허공보 제2013-0112141호

본 발명의 목적은 소형이면서 높은 Q값을 제공할 수 있는 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈을 제공하는 데에 있다.

본 발명의 다른 목적은 정밀한 인덕턴스를 제공할 수 있는 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈을 제공하는 데에 있다.

본 발명의 실시예에 따른 하이브리드 인덕터는, 기판에 인덕턴스를 갖는 도체 패턴이 형성된 기판형 인덕터 및 상기 기판에 실장되며 일단이 상기 도체 패턴과 전기적으로 연결되는 적어도 하나의 칩형 인덕터를 포함할 수 있다.

또한, 본 발명의 실시예에 따른 전자 소자 모듈은, 메인 기판, 상기 메인 기판에 실장되는 다수의 전자 소자, 상기 메인 기판에 실장되는 칩 형태의 제1 인덕터, 및 상기 메인 기판에 형성되며 상기 제1 인덕터를 연장하는 패턴 형태의 제2 인덕터를 포함할 수 있다

본 발명의 실시예에 따른 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈은 제2 인덕터를 이용하여 제1 인덕터에서 부족한 인덕턴스를 보완하므로 하나의 인덕터만으로 구현이 어려운 인덕턴스를 제공할 수 있으며, 이에 용이하게 최적화된 모듈을 설계 및 제조할 수 있다.

또한 하나의 칩형 인덕터를 사용하는 경우에 비해 상대적으로 높은 SRF를 가지기 때문에, 인덕턴스의 안정성도 확보할 수 있다.

도 1은 본 발명의 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도.
도 2는 도 1에 도시된 하이브리드 인덕터의 칩형 인덕터를 개략적으로 도시한 분해 사시도.
도 3은 도 1에 도시된 하이브리드 인덕터의 기판형 인덕터를 개략적으로 단면도.
도 4는 본 발명의 다른 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도.
도 5는 본 발명의 또 다른 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도.
도 6은 본 발명의 실시예에 따른 하이브리드 인덕터를 구비하는 전자 소자 모듈을 개략적으로 도시한 사시도.
도 7은 도 6의 평면도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1은 본 발명의 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도이다. 또한 도 2는 도 1에 도시된 하이브리드 인덕터의 칩형 인덕터를 개략적으로 도시한 분해 사시도이고, 도 3은 도 1에 도시된 하이브리드 인덕터의 기판형 인덕터를 개략적으로 단면도이다.

도 1 내지 도 3을 참조하면, 본 실시예에 따른 하이브리드 인덕터(1)는 칩형 인덕터(100, 이하 제1 인덕터)와 기판형 인덕터(200, 이하 제2 인덕터)를 포함하여 구성될 수 있다.

제1 인덕터(100)는 칩 인덕터(chip inductor) 또는 표면 실장형 인덕터(SMD inductor)가 이용될 수 있다. 따라서 본 실시예에 따른 제1 인덕터(100)는 세라믹 본체(110)와 세라믹 본체(110) 내에 형성되는 도전성의 코일 구조(120, 130)를 포함하며, 도전성의 코일 구조는 적층 배치된 도전성 패턴들(120)과, 이들을 병렬 또는 직렬로 연결하여 코일 구조를 완성하는 복수의 도전성 비아(130)를 포함할 수 있다.

세라믹 본체(110)의 상부 및 하부 면에는 세라믹 본체(110) 내부에 인쇄된 복수의 도전성 패턴을 보호하기 위해 상부 및 하부 커버층(111, 112)이 형성될 수 있다.

상부 및 하부 커버층(111, 112)은 세라믹 시트로 형성된 단일 또는 복수 개의 세라믹층을 두께 방향으로 적층하여 형성될 수 있다.

세라믹 본체(110)는 세라믹 시트로 형성된 복수의 세라믹층(113)을 두께 방향으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 세라믹층(113)의 적층 수가 도 2에 도시된 것으로 한정되는 것은 아니다.

도전성 패턴(120)은 각각의 세라믹층(113) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성할 수 있다.

예컨대, 도전성 패턴(120)은 은(Ag) 또는 구리(Cu)를 포함하는 재료 또는 이들의 합금으로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 도전성 패턴(120)이 형성된 세라믹층(113)의 총 적층 수는 설계되는 필요한 인덕턴스나 전기적 특성을 고려하여 다양하게 결정될 수 있다.

또한, 도전성 패턴(120) 중 적어도 2개는 세라믹 본체(110)의 양 단면을 통해 각각 인출되는 제1 및 제2 연결 패턴(121, 124)을 포함할 수 있다.

제1 및 제2 연결 패턴(121, 124)은 세라믹 본체(110)의 양 단면에 형성된 제1 및 제2 외부 전극(141, 142)과 전기적으로 연결된다.

한편, 본 실시예에서는 제1 및 제2 연결 패턴(121, 124)이 세라믹 본체(110)의 상단과 하단에 배치되는 경우를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어 적층된 세라믹층의 중심에 형성하는 등 다양한 변형이 가능하다.

도전성 비아(130)는 각각의 세라믹층(113)을 관통하며 형성되고, 적층 배치된 도전성 패턴(120)을 전기적으로 연결하여 제1 인덕터의 코일 구조를 완성한다.

한편 본 실시예에서는 제1 인덕터(100)의 도전성 패턴(120)이 제1 인덕터(110)의 두께 방향으로 적층 배치되는 경우를 예로 들고 있다. 그러나 이에 한정되는 것은 아니며, 제1 인덕터(100)의 길이 방향으로 적층 배치하거나 단층으로 도전성 패턴(120)을 형성하 것도 가능하다. 또한 패턴이 아닌, 도체 와이어나 평각 와이어를 세라믹 본체(110) 내에 배치하는 등 다양한 변형이 가능하다.

제2 인덕터(200)는 기판 내장형 인덕터가 이용될 수 있다. 보다 구체적으로, 제2 인덕터(200)는 기판(210)에 도체 패턴(220)으로 코일 구조가 형성된 기판형 인덕터(200)일 수 있다. 여기서 코일 구조로 형성되는 도체 패턴(220)이란 기판(210) 내에서 인덕턴스를 갖도록 형성되는 도체 패턴(220)을 의미할 수 있다.

따라서 제2 인덕터(200)는 하나의 절연층(211) 상에 도체 패턴(220)이 형성된 단층 기판(210)이거나, 도체 패턴(220)이 형성된 다수의 절연층(211)이 적층된 적층 회로 기판의 형태로 형성될 수 있다.

여기서 적층 회로 기판은 일반적인 PCB 기판일 수 있다. 그러나 이에 한정되는 것은 아니며, 필름 기판과 같은 연성 기판의 형태로 형성될 수도 있다. 또한 세라믹 기판이나 유리 기판 등 도체 패턴(220)을 형성할 수 있는 기판이라면 다양한 기판이 이용될 수 있다.

예를 들어 본 실시예에 따른 기판(210)으로 도체 패턴(220)이 3층 이상의 다층으로 적층되는 다층 기판(210)이 이용될 수 있다.

도 3을 참조하면, 본 실시예의 경우 절연층(211)의 어느 한 측에만 도체 패턴(220)이 형성된다. 따라서 도체 패턴(220)이 형성되지 않은 다른 영역에는 전기적인 신호 전달을 위한 배선 패턴(미도시)이 형성될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 절연층 전체에 도체 패턴을 형성하는 것도 가능하다.

또한 코일 구조를 위한 도체 패턴(220)은 기판(210)을 형성하는 전체 절연층들(211) 중 일부 절연층(211)에만 형성될 수 있다. 이 경우, 코일 구조를 위한 도체 패턴(220)이 없는 나머지 절연층(211)에도 전기적인 신호 전달을 위한 배선 패턴(미도시)이 형성될 수 있다.

그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 전체 절연층(211)을 활용하여 도체 패턴이 형성되도록 구성하는 등 다양한 변형이 가능하다.

한편, 상기한 배선 패턴은 도체 패턴(220)을 외부와 전기적으로 연결하는 패턴일 수 있다. 또한 본 실시예에 따른 기판(210)이 메인 기판으로 이용되는 경우, 메인 기판의 회로를 구성하기 위한 패턴일 수 있다.

한편, 제2 인덕터(200)의 코일 구조를 형성하는 다수의 코일 턴은 여러 층의 도체 패턴(220)에 각각 분산되어 형성될 수 있다. 따라서 각 층에 형성되는 도체 패턴(220)에는 적어도 하나의 코일 턴(turn)이 형성될 수 있다.

각 층의 도체 패턴(220)들은 절연층(211)을 관통하는 접속 도체(230)에 의해 상호 전기적으로 연결될 수 있다. 즉, 접속 도체(230)에 의해 도체 패턴(220)들은 연속적인 하나의 코일 구조를 완성하게 된다.

본 실시예에 따른 도체 패턴(220)은 전체적으로 헬리컬(helical) 구조로 형성된다. 그러나 도체 패턴(220)의 구조가 이에 한정되는 것은 아니며, 스파이럴(spiral) 구조, 싱글 루프(single loop) 구조, 미앤더(meander) 구조, 솔레노이드(solenoid) 구조 등과 같은 다양한 코일 형태 중 어느 하나의 형태로 형성될 수 있다.

적층 기판(210)의 상부면에는 제1 인덕터(100)가 실장되는 접속 패드(240)가 형성된다. 따라서 제1 인덕터(100)는 솔더와 같은 도전성 부재(미도시)를 매개로 접속 패드(240)에 접합되어 제2 인덕터(200)와 전기적으로 연결된다.

또한 도시되어 있지 않지만, 제2 인덕터(200)의 하부면에는 하이브리드 인덕터(1)가 실장되는 메인 기판(미도시)에 접합되는 패드나 핀 형태의 접속 단자들(미도시)이 형성될 수 있다. 이때, 접속 단자들은 제1 인덕터와 제2 인덕터에 각각 전기적으로 연결될 수 있다.

또한, 메인 기판으로 제2 인덕터(200)를 구성하는 기판(210)을 형성하는 것도 가능하다. 예를 들어, 도 7에 도시된 바와 같이, 제2 인덕터(200)를 별도의 기판으로 구성하지 않고 제1 인덕터(100) 이외에 적어도 하나의 전자 부품들이 실장되는 메인 기판에 도체 패턴(220)을 이용한 코일 구조와 접속 패드(240)를 형성하는 경우, 제2 인덕터(200)의 기판(210)은 메인 기판으로 활용될 수 있다.

이상과 같이 구성되는 본 실시예에 따른 하이브리드 인덕터(1)는 칩형 인덕터인 제1 인덕터(100)와 기판형 인덕터인 제2 인덕터(200)가 결합되어 하나의 인덕터를 완성한다.

또한 본 실시예에 따른 하이브리드 인덕터(1)는 제1 인덕터(100)는 다양한 용량을 갖는 칩 인덕터를 미리 구비하고, 필요에 따라 선택적으로 제2 인덕터(200)에 실장하여 이용할 수 있다.

예를 들어, 5.6 nH, 6.1 nH, 6.8 nH, 7.5 nH, 9.1 nH 등의 용량을 갖는 제1 인덕터들(100)을 마련하고, 이 중 필요한 용량의 제1 인덕터(100)를 선택하여 이용할 수 있다.

제2 인덕터(200)는 보다 정밀한 인덕턴스를 제공하기 위해 구비된다. 따라서 제2 인덕터(200)는 제1 인덕터(100)만으로 제공하지 못하는 인덕턴스를 제공한다.

예를 들어, 8.2 nH의 인덕턴스를 구현하기 원하는 경우, 7.5 nH의 제1 인덕터를 선택하고, 제2 인덕터(200)가 모자란 용량인 0.7nH를 보완하도록 구성하는 경우, 정확하게 8.2 nH의 인덕턴스를 구현할 수 있다.

만일 제2 인덕터(200) 없이 제1 인덕터(100)만을 이용하는 경우, 7.5 nH나 9.1 nH 용량의 제1 인덕터(100)만을 이용해야 하므로, 필요한 인덕턴스와 실제 제공 가능한 인덕턴스에 차이가 발생한다. 이러한 차이는 회로나 모듈의 최적화를 어렵게 하는 요인으로 작용될 수 있다.

또한 하나의 인덕터만으로 정밀하게 인덕턴스를 매칭시키기 위해서는 해당 인덕턴스를 갖는 인덕터를 별도로 제조해야 한다.

그러나 본 실시예는 제2 인덕터(200)를 이용하여 제1 인덕터(100)의 부족한 용량을 보완하므로 하나의 인덕터만으로 구현이 어려운 인덕턴스를 제공할 수 있다. 이에 용이하게 최적화된 모듈(또는 회로)을 설계 및 제조할 수 있다.

상기한 바와 같이 제2 인덕터(200)를 이용하여 제1 인덕터(100)의 부족한 용량을 보완하는 경우, 제2 인덕터(200)는 제1 인덕터보다 낮은 용량을 가질 수 있다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 더 큰 용량을 갖도록 형성될 수 있다.

또한 칩형 인덕터(100)의 경우, 크기가 커질수록 Q 값이 증가하는 경향이 있다. 따라서 인덕터의 크기를 소형화하는 경우 Q 값은 저하될 수 밖에 없다.

그러나, 본 실시예와 같이 칩형 인덕터(100)와 기판형 인덕터(200)를 조합하면, 칩형 인덕터(100)만을 이용하는 경우에 비해 전체적인 Q 값을 향상시킬 수 있다.

이는 기판(210)에 내장된 인덕터의 Q 값에 의해 전체적인 Q 값이 증가하기 때문이다.

또한, 고용량의 인덕턴스를 갖는 칩형 인덕터(100)의 경우, 자가공진주파수 (SRF, Self Resonance Frequency)가 낮기 때문에 인덕턴스의 안정성이 저하된다는 단점이 있다. 그러나 본 실시예에 따른 하이브리드 인덕터(1)의 경우 칩형 인덕터(100)와 기판형 인덕터(200)가 갖는 SRF가 하나의 칩형 인덕터(100)를 사용하는 경우에 비해 상대적으로 높아지므로, 인덕턴스의 안정성도 확보할 수 있다.

더하여 본 실시예에 따른 하이브리드 인덕터(1)는 주파수 변화에 대해 용량값의 변화를 최소화할 수 있다.

예를 들어, 10 nH의 인덕턴스를 제공하기 위해, 4.3 nH의 칩형 인덕터(100)와 5.7 nH의 기판형 인덕터(200)를 조합하여 본 실시예에 따른 하이브리드 인덕터(1)를 구현할 수 있다.

여기서, 하이브리드 인덕터(1)의 주파수 대역을 1 GHz에서 2 GHz로 변화시키게 되면, 하이브리드 인덕터(1)의 용량값은 0.65 nH가 변화되는 것으로 측정되었다.

반면에 하이브리드 인덕터(1)가 아닌 10 nH의 용량을 갖는 단일의 칩형 인덕터를 대상으로 상기한 바와 같이 주파수 대역을 변화시키는 경우, 용량값은 1.18 nH가 변화되는 것으로 측정되었다.

따라서 본 실시예에 따른 하이브리드 인덕터(1)는 주파수 대역의 변화에 대해서도 높은 안정도를 제공하는 것을 알 수 있다.

한편, 본 발명에 따른 하이브리드 인덕터는 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.

도 4는 본 발명의 다른 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도이다.

도 4를 참조하면, 본 실시예에 따른 하이브리드 인덕터(2)는 2개의 칩형 인덕터(100)를 포함하며, 기판형 인덕터(200)는 도체 패턴(220)에 의해 적어도 2개의 코일 구조(C1, C2)가 형성된다.

각각의 칩형 인덕터(100)는 기판형 인덕터(200)에 형성된 각각의 코일 구조(C1, C2)와 전기적으로 연결된다. 또한 각각의 코일 구조(C1, C2)는 상호 간에 전기적으로 절연되도록 구성되거나, 서로 전기적으로 연결되도록 구성될 수 있다.

예를 들어, 2개의 코일 구조(C1, C2)는 각각의 일단이 서로 연결될 수 있다. 이 경우, 2개의 칩형 인덕터(100)와 2개의 코일 구조(C1, C2)는 모두 직렬로 연결될 수 있다.

그러나 이에 한정되지 않는다. 즉 2개의 코일 구조(C1, C2) 양단을 서로 전기적으로 연결하여 병렬 구조를 형성하거나, 2개의 칩형 인덕터(100)를 병렬로 연결하는 등 필요에 따라 다양한 변형이 가능하다.

또한 전술한 바와 같이 기판형 인덕터(200)의 코일 구조(C1, C2)는 헬리컬 구조로 형성될 수 있으나, 이에 한정되지 않으며 스파이럴 구조, 싱글 루프 구조, 미앤더 구조, 솔레노이드 구조 등 다양한 코일 형태 중 어느 하나의 형태로 형성될 수 있다.

한편, 본 실시예에서는 2개의 칩형 인덕터(100)와 2개의 기판형 인덕터(200)를 포함하는 경우를 예로 들었으나, 이에 한정되지 않으며 더 많은 수의 칩형 인덕터(100)와 기판형 인덕터(200)의 코일 구조를 포함하도록 구성하는 것도 가능하다.

도 5는 본 발명의 또 다른 실시예에 따른 하이브리드 인덕터를 개략적으로 도시한 사시도이다.

도 5를 참조하면, 본 실시예에 따른 하이브리드 인덕터(3)는 하나의 칩형 인덕터(100)의 양단에 각각 코일 구조(C1, C2)가 배치된다. 즉, 하나의 칩형 인덕터(100)가 기판형 인덕터(200)에 형성된 두 개의 코일 구조(C1, C2)와 전기적으로 연결된다.

본 실시예에서는 칩형 인덕터(100)의 양단에 배치되는 코일 구조(C1, C2)가 모두 헬리컬 형상으로 형성되는 경우를 예로 들고 있다. 그러나 이에 한정되지 않으며, 두 개의 코일 구조(C1, C2)를 서로 다른 형상으로 형성하는 것도 가능하다.

예를 들어 칩형 인덕터(100)의 일단에는 스파이럴 형상의 코일 구조를 형성하고, 칩형 인덕터(100)의 타단에는 싱글 루프 형상의 코일 구조를 형성하는 등 필요에 따라 다양한 변형이 가능하다.

도 6은 본 발명의 실시예에 따른 하이브리드 인덕터를 구비하는 전자 소자 모듈을 개략적으로 도시한 사시도이고, 도 7은 도 6의 평면도이다.

도 6 및 도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈은 메인 기판 상에 다수의 전자 소자들이 실장되어 구성될 수 있다.

본 실시예에 따른 전자 소자 모듈(10)은 RF 모듈일 수 있다. 여기서, RF 모듈은 휴대폰의 안테나에서 수신되는 고주파 신호를 각 통신 대역별로 송신 신호와 수신 신호로 나누어 전달해 주는　모듈을 의미한다. 즉, 본 실시예에 따른 전자 소자 모듈(10)은 휴대폰 내에 탑재되어 무선 신호의 송/수신 역할을 담당하는 모듈일 수 있다.

따라서, 전자 소자들(20)은 적어도 하나의 안테나 스위치(20b)와 다수의 듀플렉서(20a, Duplexer)를 포함하며, 이 외에도 필터(20c, BPF; Band-Pass filter)나 파워 앰프(Power Amplifier, 미도시) 등의 다양한 소자들을 포함할 수 있다. 또한 도시되어 있지 않지만, 전자 소자들(20)은 몰딩 수지에 의해 밀봉되어 패키징될 수 있다.

메인 기판(50)은 다층 기판으로, 일반적인 PCB 기판이 이용될 수 있다. 그러나 이에 한정되는 것은 아니며, 필름 기판과 같은 연성 기판이 이용될 수도 있다. 또한 세라믹 기판이나 유리 기판 등 도체 패턴을 형성할 수만 있다면 다양한 기판이 이용될 수 있다.

또한 본 실시예에 따른 전자 소자 모듈(10)은 적어도 하나의 하이브리드 인덕터(4)를 포함한다.

본 실시예에 따른 하이브리드 인덕터(4)는 듀플렉서(20a)와 안테나 스위치(20b) 사이에서 안테나 매칭 또는 임피던스 정합을 위해 이용된다.

하이브리드 인덕터(4)는 기판형 인덕터인 제2 인덕터(200)가 메인 기판(50) 내에 형성되고, 칩형 인덕터인 제1 인덕터(100)가 메인 기판(50) 상에 실장되어 제2 인덕터(200)와 전기적으로 연결된다. 따라서 별도의 기판(도 1의 210) 없이 메인 기판(50)을 활용하여 하이브리드 인덕터(4)를 완성할 수 있다.

안테나 매칭(antenna matching)용 인덕터의 경우, 일반적으로 8 ~ 13 nH정도의 고용량 인덕터를 사용한다. 그런데 고용량을 갖는 종래의 상용 부품들은 용량값 간격(예컨대, 6.8nH, 7.5nH, 9.1nH)이 크므로, 회로에 최적화된 세밀한 용량값(예컨대, 8.2nH 등)을 구현하기 어렵다.

또한 본 실시예에 따른 전자 소자 모듈(10)은 휴대폰에 탑재 가능한 부품이므로, 매우 작은 크기(예컨대, 6.5mm x 4.5mm)로 제조되어야 한다. 따라서 종래의 고용량 인덕터를 사용하는 경우, 인덕터의 부피로 인해 소형의 전자 소자 모듈(10) 내에 탑재시키기 어렵다.

반면에, 본 실시예에 따른 하이브리드 인덕터(4)는 메인 기판(50)에 형성되는 제2 인덕터(200)를 이용하여 제1 인덕터(100)만으로 제공하지 못하는 용량값(예컨대, 8.2nH 등)을 제공할 수 있다. 따라서 세밀한 용량값과 높은 Q값을 제공할 수 있으므로 최적화된 회로의 설계가 가능하다.

또한 필요한 용량값이 제1 인덕터(100)와 제2 인덕터(200)로 분산되므로, 저용량의 소형 인덕터를 칩형 인덕터인 제1 인덕터(100)로 이용할 수 있다. 그리고 제2 인덕터(200)는 메인 기판(50)의 내부에 형성되므로, 메인 기판(50)의 표면에는 제2 인덕터(200) 없이 제1 인덕터(100)와 다른 전자 소자들(20)만을 실장할 수 있다. 이때, 제2 인덕터(200)는 전자 소자(20)나 제1 인덕터(100)가 실장된 실장 영역의 하부에 패턴 형태로 배치될 수 있다.

따라서, 전자 소자(20)들 간의 이격 간격을 줄일 수 있으며, 이에 전자 소자 모듈(10)의 크기도 최소화할 수 있다.

한편 도 7에 도시된 본 실시예에서는 전자 소자 모듈(10)에 5개의 하이브리드 인덕터(4)가 배치되는 경우를 예로 들고 있으나, 이는 설명의 편의를 위해 개략적으로 도시한 것으로 본 발명의 구성이 이에 한정되는 것은 아니다. 따라서 필요에 따라 여러 위치에 더 많은 하이브리드 인덕터를 배치할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

1, 2, 3, 4: 하이브리드 인덕터
10: 전자 소자 모듈
20: 전자 소자
20a: 듀플렉서
20b: 안테나 스위치
20c: 필터
50: 메인 기판
100: 제1 인덕터, 칩형 인덕터
110: 세라믹 본체
120: 도전성 패턴
130: 도전성 비아
200: 제2 인덕터, 기판형 인덕터
210: 기판
211: 절연층
220: 도체 패턴
230: 접속 도체
240: 접속 패드

Claims

기판에 인덕턴스를 갖는 도체 패턴이 형성된 기판형 인덕터; 및
상기 기판에 실장되며 일단이 상기 도체 패턴과 전기적으로 연결되는 적어도 하나의 칩형 인덕터;
를 포함하는 하이브리드 인덕터.
제1항에 있어서, 상기 도체 패턴은,
코일 구조로 형성되는 하이브리드 인덕터.
제1항에 있어서, 상기 도체 패턴은,
헬리컬 구조, 스파이럴 구조, 싱글 루프 구조, 미앤더 구조, 및 솔레노이드 구조 중 어느 하나의 구조로 형성되는 하이브리드 인덕터.
제1항에 있어서, 상기 기판형 인덕터는,
다수의 절연층;
상기 절연층 상에 각각 형성되는 상기 도체 패턴; 및
상기 절연층을 관통하며 상기 도체 패턴들을 전기적으로 연결하는 도전성 비아;
를 포함하는 하이브리드 인덕터.
제1항에 있어서, 상기 기판형 인덕터는,
상기 칩형 인덕터보다 작은 용량으로 형성되는 하이브리드 인덕터.
제1항에 있어서, 상기 기판형 인덕터는,
상기 칩형 인덕터가 실장되는 면에 형성되어 상기 칩형 인덕터의 타단이 접합되는 접속 패드를 더 포함하는 하이브리드 인덕터.
제1항에 있어서, 상기 기판형 인덕터는,
상기 칩형 인덕터의 타단에 연결되는 코일 구조의 도체 패턴을 더 포함하는 하이브리드 인덕터.
제1항에 있어서, 상기 기판 상에는,
적어도 하나의 전자 부품이 실장되는 하이브리드 인덕터.
적어도 하나의 제1 인덕터; 및
코일 구조로 형성되며 일단이 상기 제1 인덕터와 전기적으로 연결되는 적어도 하나의 도체 패턴을 갖는 제2 인덕터;
를 포함하는 하이브리드 인덕터.
제9항에 있어서, 상기 도체 패턴은,
헬리컬 구조, 스파이럴 구조, 싱글 루프 구조, 미앤더 구조, 및 솔레노이드 구조 중 어느 하나의 구조로 형성되는 하이브리드 인덕터.
제9항에 있어서, 상기 제1 인덕터는,
세라믹 본체 내에 도전성의 코일 구조가 형성되는 하이브리드 인덕터.
제9항에 있어서, 상기 도체 패턴은,
절연층 상에 형성되는 하이브리드 인덕터.
제12항에 있어서, 상기 제2 인덕터는,
다수의 상기 절연층이 적층되어 형성되는 하이브리드 인덕터.
메인 기판;
상기 메인 기판에 실장되는 다수의 전자 소자;
상기 메인 기판에 실장되는 칩 형태의 제1 인덕터; 및
상기 메인 기판에 형성되며, 상기 제1 인덕터를 연장하는 패턴 형태의 제2 인덕터;
를 포함하는 전자 소자 모듈.
제14항에 있어서, 상기 전자 소자는,
적어도 하나의 듀플렉서와 적어도 하나의 안테나 스위치를 포함하며,
상기 제1 인덕터는 상기 듀플렉서와 상기 안테나 스위치 사이에 배치되어 상호간에 전기적으로 연결되는 전자 소자 모듈.
제15항에 있어서, 상기 제1, 제2 인덕터는,
상기 듀플렉서 또는 상기 안테나 스위치의 임피던스 정합에 이용되는 전자 소모듈.
제14항에 있어서, 상기 제2 인덕터는,
상기 전자 소자나 상기 제1 인덕터의 실장 영역 하부에 형성되는 전자 소자 모듈.