KR20160141558A - 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치 - Google Patents

저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치 Download PDF

Info

Publication number
KR20160141558A
KR20160141558A KR1020150077402A KR20150077402A KR20160141558A KR 20160141558 A KR20160141558 A KR 20160141558A KR 1020150077402 A KR1020150077402 A KR 1020150077402A KR 20150077402 A KR20150077402 A KR 20150077402A KR 20160141558 A KR20160141558 A KR 20160141558A
Authority
KR
South Korea
Prior art keywords
data
memory device
memory
unit
image data
Prior art date
Application number
KR1020150077402A
Other languages
English (en)
Other versions
KR102384346B1 (ko
Inventor
정경아
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150077402A priority Critical patent/KR102384346B1/ko
Priority to US15/040,296 priority patent/US10157010B2/en
Publication of KR20160141558A publication Critical patent/KR20160141558A/ko
Application granted granted Critical
Publication of KR102384346B1 publication Critical patent/KR102384346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)

Abstract

본 발명의 하나의 실시형태에 따른 애플리케이션 프로세서(application processor)는 저장 방식에 기초하여 데이터를 저장하는 메모리 장치; 상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블; 상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 시스템 버스; 그리고 상기 시스템 버스를 통하여 상기 데이터를 수신하는 데이터 처리 장치를 포함한다.

Description

저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치{APPLICATION PROCESSOR ACCESSING DATA REGARDLESS OF STORAGE METHOD AND MOBILE APPARATUS HAVING THE SAME}
본 발명은 애플리케이션 프로세서(application processor)에 관한 것으로, 좀더 구체적으로는 저장 방식에 상관없이 메모리 장치에 저장된 데이터를 억세스할 수 있는 애플리케이션 프로세서 그리고 이를 포함하는 모바일 장치(mobile apparatus)에 관한 것이다.
데이터를 메모리에 저장하는 방식은 그 목적에 따라 여러 방법의 어드레스 맵핑(address mapping)을 포함할 수 있다. 특히, 이미지 데이터의 경우에는 일반적으로 많이 사용하는 순차적인 저장방식(즉, 리니어 맵) 외에도, 프로세스하고자 하는 목적에 따라 다양한 맵들이 존재할 수 있다. 예를 들면, 일반적으로 다양한 종류의 타일드 맵들이 사용될 수 있다. 최근에는 복잡한 시나리오에 큰 사이즈의 이미지를 처리하게 됨에 따라 시스템 버스에 부담되는 밴드위스(bandwidth)를 줄이기 위한 압축저장 방식도 사용될 수 있다.
그러나, 소프트웨어는 이러한 여러 가지 다른 방식의 맵 저장 방식에따라 데이터를 처리할 때 어려움을 가질 수 있다. 즉, 중앙 처리 장치가 타일드 맵의 이미지 데이터 또는 압축 저장된 이미지 데이터를 억세스하는 경우, 추가적인 처리를 필요로 할 수 있다. 이로 인하여, 소프트웨어는 제약 사항을 가질 수 있다. 또한, 복잡한 프로그램이 요구될 수 있다.
본 발명의 목적은 메모리 장치에 저장된 데이터를 저장 방식에 상관없이 억세스할 수 있는 애플리케이션 프로세서(application processor)를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 애플리케이션 프로세서를 포함하는 모바일 장치를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 메모리 장치에 저장된 데이터를 저장 방식에 상관없이 억세스할 수 있는 메모리 컨트롤러를 포함하는 애플리케이션 프로세서를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 애플리케이션 프로세서(application processor)는 저장 방식에 기초하여 데이터를 저장하는 메모리 장치; 상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블; 상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 시스템 버스; 그리고 상기 시스템 버스를 통하여 상기 데이터를 수신하는 데이터 처리 장치를 포함한다.
하나의 실시 예에 있어서, 상기 시스템 버스는 상기 저장 방식에 기초하여 어드레스를 변환하거나 상기 데이터를 변환하는 변환부 그리고 상기 변환부를 통과하지 않고 상기 메모리 장치를 직접 억세스하는 바이패스부를 포함한다.
하나의 실시 예에 있어서, 상기 데이터 처리 장치는 상기 메모리 맵에 기초하여 상기 변환부 또는 상기 바이패스부 중 어느 하나를 통하여 상기 데이터를 송수신한다.
하나의 실시 예에 있어서, 상기 어드레스 맵핑 테이블은 상기 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함한다.
하나의 실시 예에 있어서, 상기 저장 방식이 리니어 맵이면, 상기 데이터 처리 장치는 상기 바이패스부를 통하여 상기 데이터를 송수신하고, 상기 저장 방식이 상기 리니어 맵이 아니면, 상기 데이터 처리 장치는 상기 변환부를 통하여 상기 데이터를 송수신한다.
하나의 실시 예에 있어서, 상기 저장 방식이 압축이면, 상기 변환부는 상기 데이터에 대한 압축을 해제한다.
하나의 실시 예에 있어서, 상기 저장 방식은 메모리 맵 그리고 압축 방식을 포함한다.
하나의 실시 예에 있어서, 상기 데이터 처리 장치는 이미지 신호 프로세서, 비디오 코덱, 그리고 중앙 처리 장치 중 어느 하나를 포함한다.
본 발명의 다른 하나의 실시형태에 따른 애플리케이션 프로세서는 저장 방식에 기초하여 데이터를 저장하는 메모리 장치; 상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 메모리 컨트롤러; 상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블; 그리고 상기 어드레스 맵핑 테이블을 참조하여 상기 데이터를 수신하는 데이터 처리 장치를 포함한다.
하나의 실시 예에 있어서, 상기 메모리 컨트롤러는 상기 저장 방식에 기초하여 어드레스를 변환하거나 상기 데이터를 변환하는 변환부 그리고 상기 변환부를 통과하지 않고 상기 메모리 장치를 직접 억세스하는 바이패스부를 포함한다.
하나의 실시 예에 있어서, 상기 데이터 처리 장치는 상기 메모리 맵에 기초하여 상기 변환부 또는 상기 바이패스부 중 어느 하나를 통하여 상기 데이터를 송수신한다.
하나의 실시 예에 있어서, 상기 어드레스 맵핑 테이블은 상기 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함하는 애플리케이션 프로세서.
하나의 실시 예에 있어서, 상기 저장 방식이 리니어 맵이면, 상기 데이터 처리 장치는 상기 바이패스부를 통하여 상기 데이터를 송수신하고, 상기 저장 방식이 상기 리니어 맵이 아니면, 상기 데이터 처리 장치는 상기 변환부를 통하여 상기 데이터를 송수신한다.
하나의 실시 예에 있어서, 상기 저장 방식이 압축이면, 상기 변환부는 상기 데이터에 대한 압축을 해제한다.
하나의 실시 예에 있어서, 상기 저장 방식은 메모리 맵 그리고 압축 방식을 포함한다.
본 발명의 또 다른 하나의 실시형태에 따른 모바일 장치(mobile apparatus)는 저장 방식에 기초하여 데이터를 저장하는 메모리 장치; 그리고 상기 메모리 장치로부터 상기 데이터를 수신하는 애플리케이션 프로세서를 포함하고, 상기 애플리케이션 프로세서는 상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블; 상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 시스템 버스; 그리고 상기 시스템 버스를 통하여 상기 데이터를 수신하는 데이터 처리 장치를 포함한다.
하나의 실시 예에 있어서, 상기 시스템 버스는 상기 저장 방식에 기초하여 어드레스를 변환하거나 상기 데이터를 변환하는 변환부 그리고 상기 변환부를 통과하지 않고 상기 메모리 장치를 직접 억세스하는 바이패스부를 포함한다.
하나의 실시 예에 있어서, 상기 데이터 처리 장치는 상기 메모리 맵에 기초하여 상기 변환부 또는 상기 바이패스부 중 어느 하나를 통하여 상기 데이터를 송수신한다.
하나의 실시 예에 있어서, 상기 어드레스 맵핑 테이블은 상기 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함한다.
하나의 실시 예에 있어서, 상기 저장 방식이 리니어 맵이면, 상기 데이터 처리 장치는 상기 바이패스부를 통하여 상기 데이터를 송수신하고, 상기 저장 방식이 상기 리니어 맵이 아니면, 상기 데이터 처리 장치는 상기 변환부를 통하여 상기 데이터를 송수신한다.
본 발명의 실시 예에 따른 애플리케이션 프로세서는 메모리 맵에 대한 특별한 관리없이 메모리 장치에 저장된 데이터를 억세스할 수 있다.
따라서, 상기 애플리케이션 프로세서는 데이터 저장 방식의 앱에 상관없이 메모리 장치를 억세스할 수 있다.
도 1은 종래 기술에 따른 애플리케이션 프로세서(application processor)를 도시한 블록도이다;
도 2a은 리니어 맵을 설명하기 위한 픽셀들을 도시한 개념도이다;
도 2b은 타일드 맵을 설명하기 위한 픽셀들을 도시한 개념도이다;
도 3a는 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서의 제1 및 제2 동작을 설명하기 위한 블록도이다;
도 3b는 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서의 제3 및 제4 동작을 설명하기 위한 블록도이다;
도 4는 도 3에 도시된 어드레스 맵핑 테이블을 도시한 테이블이다;
도 5a는 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서의 제1 동작을 설명하기 위한 블록도이다;
도 5b는 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서의 제2 동작을 설명하기 위한 블록도이다;
도 6은 도 3a에 도시된 애플리케이션 프로세서를 포함하는 모바일 장치를 나타내는 블록도이다; 그리고
도 7은 도 6의 애플리케이션 프로세서에서 사용되는 인터페이스의 실시 예를 도시한 블록도이다;
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
도 1은 종래 기술에 따른 애플리케이션 프로세서(application processor)를 도시한 블록도이다. 도 1을 참조하면, 종래 기술에 따른 애플리케이션 프로세서(10)는 메모리 장치(memory device; 11), 시스템 버스(system bus; 12), 제1 내지 제3 메모리 관리부(memory management unit, MMU1-MMU3; 13A-13C), 이미지 신호 프로세서(image signal processor, ISP; 14), 비디오 코덱(video codec; 15), 그리고 중앙 처리 장치(central processing unit; 16)를 포함할 수 있다.
메모리 장치(11)는 저장 방식에 따라 데이터를 저장할 수 있다. 저장 방식은 메모리 맵 그리고 압축을 포함할 수 있다. 또한, 저장 방식은 그밖에 다양한 저장 방법을 포함할 수 있다. 메모리 맵(memory map)은 리니어 맵(linear map) 그리고 타일드 맵(tiled map) 중 어느 하나를 포함할 수 있다.
예를 들면, 메모리 장치(11)는 리니어 맵 또는 타일드 맵에 기초하여 데이터를 저장할 수 있다. 또한, 메모리 장치(11)는 데이터를 압축하여 저장할 수 있다.
하나의 실시 예에 있어서, 메모리 장치(11)는 캐시 메모리 장치(cache memory device)일 수 있다. 또한, 메모리 장치(11)는 애플리케이션 프로세서(10) 외부에 위치하는 DRAM(dynamic random access memory)과 같은 메인 메모리 장치일 수 있다.
메모리 장치(11)는 리니어 맵에 따라 제1 이미지 데이터(I1)를 제1 영역(11A)에 저장할 수 있다. 또한, 메모리 장치(11)는 타일드 맵에 따라 제2 이미지 데이터(I2)를 제2 영역(11B)에 저장할 수 있다. 그리고, 메모리 장치(11)는 제3 이미지 데이터(I3)를 압축하여 제3 영역(11C)에 저장할 수 있다. 또한, 메모리 장치(11)는 리니어 맵에 따라 제4 이미지 데이터(I4)를 제4 영역(11D)에 저장할 수 있다.
시스템 버스(12)는 제1 메모리 관리부(13A)를 통하여 이미지 신호 프로세서(14)와 메모리 장치(11)를 연결할 수 있다. 시스템 버스(12)는 제2 메모리 관리부(13B)를 통하여 비디오 코텍(15)과 메모리 장치(11)를 연결할 수 있다. 시스템 버스(12)는 제3 메모리 관리부(13C)를 통하여 중앙 처리 장치(16)와 메모리 장치(11)를 연결할 수 있다.
제1 내지 제3 메모리 관리부(13A-13C) 각각은 논리적 어드레스(logical address)를 물리적 어드레스(physical address)로 변환하는 어드레스 맵핑 테이블(address mapping table)을 포함할 수 있다.
예를 들면, 제1 메모리 관리부(13A)는 이미지 신호 프로세서(14)를 위한 제1 어드레스 맵핑 테이블(AMT1)을 포함한다. 제2 메모리 관리부(13B)는 비디오 코텍(15)를 위한 제2 어드레스 맵핑 테이블(AMT2)을 포함한다. 제3 메모리 관리부(13C)는 중앙 처리 장치(16)를 위한 제3 어드레스 맵핑 테이블(AMT3)을 포함한다.
이미지 신호 프로세서(14)는 제1 어드레스 맵핑 테이블(AMT1)을 참조하여 메모리 장치(11)를 억세스할 수 있다. 비디오 코텍(15)은 제2 어드레스 맵핑 테이블(AMT2)을 참조하여 메모리 장치(11)를 억세스할 수 있다. 중앙 처리 장치(16)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 메모리 장치(11)를 억세스할 수 있다.
예를 들면, 중앙 처리 장치(16)가 메모리 장치(11)를 리드하는 경우, 중앙 처리 장치(16)는 논리적 어드레스를 제3 메모리 관리부(13C)로 전송할 수 있다. 제3 메모리 관리부(13C)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다.
제3 메모리 관리부(13C)는 물리적 어드레스를 시스템 버스(12)를 통하여 메모리 장치(11)로 전송할 수 있다. 메모리 장치(11)는 물리적 어드레스에 대응하는 데이터를 시스템 버스(12)를 통하여 중앙 처리 장치(16)로 전송할 수 있다.
이미지 신호 프로세서(14)는 시스템 버스(12)를 통하여 메모리 장치(11)를 억세스할 수 있다. 예를 들면, 이미지 신호 프로세서(14)는 노이즈 제거 등을 위하여 메모리 장치(11) 내 제1 내지 제4 이미지 데이터(I1-I4)에 대하여 영상 처리를 할 수 있다.
비디오 코텍(15)은 시스템 버스(12)를 통하여 메모리 장치(11)를 억세스할 수 있다. 예를 들면, 비디오 코텍(15)는 메모리 장치(11) 내 저장된 제1 내지 제4 이미지 데이터(I1-I4) 중 어느 하나를 재생할 수 있다.
마찬가지로, 중앙 처리 장치(16)는 시스템 버스(12)를 통하여 메모리 장치(11)를 억세스할 수 있다. 그러나, 중앙 처리 장치(16)가 타일드 맵에 저장된 데이터를 직접 억세스하기 위해서는 픽셀들 각각에 대한 어드레스를 연산하여 처리해야 하기 때문에, 제약 사항이 발생할 수 있다.
이러한 문제를 해결하기 위하여, 중앙 처리 장치(16)가 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 억세스하는 경우, 먼저, 중앙 처리 장치(16)는 제2 이미지 데이터(I2)를 리니어 맵에 따른 제1 영역(11A)에 다시 저장하는 과정을 실행할 수 있다(S1). 그리고 나서, 중앙 처리 장치(16)는 리니어 맵에 따라 저장된 제2 이미지 데이터(I2)를 억세스할 수 있다.
또는, 중앙 처리 장치(16)는 메모리 장치(11) 내 새로운 공간을 할당하고, 상기 할당된 공간에 제2 이미지 데이터(I2)를 리니어 맵에 따라 다시 저장하는 과정을 실행할 수 있다.
마찬가지로, 중앙 처리 장치(16)가 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 먼저, 중앙 처리 장치(16)는 제3 이미지 데이터(I3)의 압축을 해제하여 제1 영역(11A)에 다시 저장하는 과정을 실행할 수 있다(S2). 그리고 나서, 중앙 처리 장치(16)는 리니어 맵에 따라 저장된 제3 이미지 데이터(I3)를 억세스할 수 있다.
또는, 중앙 처리 장치(16)는 메모리 장치(11) 내 새로운 공간을 할당하고, 상기 할당된 공간에 압축되지 않은 제3 이미지 데이터(I3)를 다시 저장하는 과정을 실행할 수 있다.
따라서, 종래 기술에 따른 애플리케이션 프로세서(10)는 이미지 데이터를 다시 저장하는 과정으로 인하여 메모리 장치(11) 내 메모리 공간(memory space)은 더 점유하게 되고, 데이터 전송을 위한 대역폭은 감소될 수 있다.
도 2a은 리니어 맵을 설명하기 위한 픽셀들을 도시한 개념도이다. 도 1 및 도 2a에는 제1 이미지(21)가 도시된다. 제1 이미지(21)는 복수의 픽셀들(P1-P64)을 포함할 수 있다. 예를 들면, 제1 이미지(21)가 800600의 해상도를 가진다면, 제1 이미지(21)는 48만개의 픽셀들을 포함할 수 있다.
제1 이미지(21)는 복수의 수평 라인들을 포함할 수 있다. 예를 들면, 제1 이미지(21)는 제1 내지 제4 수평 라인들(H1-H4)을 포함할 수 있다. 제1 수평 라인(H1)은 제1 내지 제16 픽셀들(P1-P16)을 포함할 수 있다. 제2 수평 라인(H2)은 제17 내지 제32 픽셀들(P17-P32)을 포함할 수 있다. 제3 수평 라인(H3)은 제33 내지 제48 픽셀들(P33-P48)을 포함할 수 있다. 제4 수평 라인(H4)은 제49 내지 제64 픽셀들(P49-P64)을 포함할 수 있다.
만약 제1 이미지(21)가 리니어 맵에 따라 메모리 장치(11)에 저장되는 경우, 제1 이미지(21) 내 픽셀들 각각은 픽셀들 순서에 따라 저장될 수 있다. 예를 들면, 메모리 장치(11)는 제1 픽셀(P1)을 저장하고, 그리고 나서 제2 픽셀(P2)을 제1 픽셀(P1)에 인접하여 저장할 수 있다. 또한, 메모리 장치(11)는 제3 픽셀(P3)을 제2 픽셀(P2)에 인접하여 저장할 수 있다. 마찬가지로, 메모리 장치(11)는 제4 픽셀(P4)을 제3 픽셀(P3)에 인접하여 저장할 수 있다. 즉, 메모리 장치(11)는 제1 수평 라인(H1)이 포함하는 제1 내지 제16 픽셀들(P1-P16) 각각을 순차적으로 저장할 수 있다.
리니어 맵은 일반적으로 사용되는 이미지 저장 맵이다. 중앙 처리 장치(16)는 이미지 데이터에 대한 영상 처리를 진행하는 경우, 메모리 맵의 변환없이 이미지 데이터를 억세스할 수 있다.
도 2b은 타일드 맵을 설명하기 위한 픽셀들을 도시한 개념도이다. 도 1 및 도 2b에는 제2 이미지(22)가 도시된다. 제2 이미지(22)는 복수의 픽셀들(P1-P64)을 포함할 수 있다. 예를 들면, 제2 이미지(22)가 800600의 해상도를 가진다면, 제2 이미지(22)는 48만개의 픽셀들을 포함할 수 있다.
도 2a은 제1 내지 제64 픽셀(P1-P64)들이 순차적으로 어드레스를 할당받아 메모리 장치(11)에 저장된 제1 이미지(21)를 도시한다. 이에 반하여, 도 2b에 도시된 제2 이미지(22)는 일정한 크기를 가지는 복수의 볼록들(예, 타일들)을 포함할 수 있다. 제2 이미지(22) 내 픽셀들은 블록 단위로 어드레스를 할당받을 수 있다.
예를 들면, 제2 이미지(22)는 제1 내지 제4 블록들(BL1-BL4)을 포함할 수 있다. 제1 블록(BL1)은 제1 내지 제16 픽셀들(P1-P16)을 포함할 수 있다. 제2 블록(BL2)은 제17 내지 제32 픽셀들(P17-P32)을 포함할 수 있다. 제1 내지 제16 픽셀들(P1-P16) 각각의 어드레스는 제1 블록(BL1) 내에 할당될 수 있다. 그리고 나서, 제17 내지 제32 픽셀들(P17-P32) 각각의 어드레스는 제2 블록(BL2) 내에 할당될 수 있다. 즉, 타일(tile)의 형태에 따라 어드레스를 할당하는 방식을 타일드 맵(tiled map)이라고 지칭할 수 있다.
타일의 사이즈에 따라 연속적인 어드레스의 형태는 조금씩 달라질 수 있다. 도 2b에서는 4x4 픽셀의 크기를 한 개의 타일 단위로 하여 연속적인 어드레스를 할당하고 있다. 그런데 이러한 방식의 메모리 맵은 리니어 맵에 비하여 어드레스 계산 방법이 복잡할 수 있다.
타일의 사이즈에 따라 해당하는 블록의 위치를 환산하고 그에 맞추어 맵핑되는 어드레스를 얻어내야 하는 과정이 필요하기 때문이다. 중앙 처리 장치(16)에서 이미지 처리를 해야 할 경우, 프로그램이 복잡해지는 단점이 발생될 수 있다. 일반적으로는 이러한 문제를 해결하고자, 타일드 맵에 해당하는 이미지를 리니어 맵으로 한 개 더 저장하고 이를 이용하여 처리하는 방식을 채택하고 있다.
도 3a는 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서의 제1 및 제2 동작을 설명하기 위한 블록도이다. 도 3a을 참조하면, 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서(100)는 메모리 장치(110), 시스템 버스(120), 제1 내지 제3 메모리 관리부(131-133), 이미지 신호 프로세서(140), 비디오 코덱(150), 그리고 중앙 처리 장치(160)를 포함할 수 있다.
메모리 장치(110)는 저장 방식에 따라 데이터를 저장할 수 있다. 저장 방식은 메모리 맵 그리고 압축을 포함할 수 있다. 또한, 저장 방식은 그밖에 다양한 저장 방법을 포함할 수 있다. 메모리 맵(memory map)은 리니어 맵(linear map) 그리고 타일드 맵(tiled map) 중 어느 하나를 포함할 수 있다. 또한, 메모리 장치(110)는 상기 데이터를 압축하여 저장할 수 있다.
하나의 실시 예에 있어서, 메모리 장치(110)는 캐시 메모리 장치(cache memory device)일 수 있다. 또한, 메모리 장치(110)는 애플리케이션 프로세서(100) 외부에 위치하는 DRAM(dynamic random access memory)와 같은 메인 메모리 장치일 수 있다.
예를 들면, 메모리 장치(110)는 리니어 맵에 따라 제1 이미지 데이터(I1)를 제1 영역(111)에 저장할 수 있다. 또한, 메모리 장치(110)는 타일드 맵에 따라 제2 이미지 데이터(I2)를 제2 영역(112)에 저장할 수 있다. 그리고, 메모리 장치(110)는 제3 이미지 데이터(I3)를 압축하여 제3 영역(113)에 저장할 수 있다. 또한, 메모리 장치(110)는 리니어 맵에 따라 제4 이미지 데이터(I4)를 제4 영역(114)에 저장할 수 있다.
시스템 버스(120)는 제1 메모리 관리부(131)를 통하여 이미지 신호 프로세서(140)와 메모리 장치(110)를 연결할 수 있다. 시스템 버스(120)는 제2 메모리 관리부(132)를 통하여 비디오 코텍(150)과 메모리 장치(110)를 연결할 수 있다. 시스템 버스(120)는 제3 메모리 관리부(133)를 통하여 중앙 처리 장치(160)와 메모리 장치(110)를 연결할 수 있다.
제1 메모리 관리부(131)는 이미지 신호 프로세서(140)를 위한 제1 어드레스 맵핑 테이블(AMT1)을 포함한다. 제2 메모리 관리부(132)는 비디오 코텍(150)를 위한 제2 어드레스 맵핑 테이블(AMT2)을 포함한다. 제3 메모리 관리부(133)는 중앙 처리 장치(160)를 위한 제3 어드레스 맵핑 테이블(AMT3)을 포함한다.
제1 내지 제3 어드레스 맵핑 테이블(AMT1-AMT3) 각각은 논리적 어드레스들, 상기 논리적 어드레스들 각각에 대응하는 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장할 수 있다. 상기 제3 어드레스 맵핑 테이블(AMT3)은 도 4에서 설명될 것이다.
이미지 신호 프로세서(140)는 제1 어드레스 맵핑 테이블(AMT1)을 참조하여 메모리 장치(110)를 억세스할 수 있다. 비디오 코텍(150)은 제2 어드레스 맵핑 테이블(AMT2)을 참조하여 메모리 장치(110)를 억세스할 수 있다. 중앙 처리 장치(160)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 메모리 장치(110)를 억세스할 수 있다.
시스템 버스(120)는 바이패스부(bypass unit; 121) 그리고 변환부(converter; 122)를 포함할 수 있다. 바이패스부(121)는 메모리 장치(110) 내에 저장된 데이터를 바이패스(bypass)시킬 수 있다. 즉, 바이패스부(121)는 상기 데이터를 이미지 신호 프로세서(140), 비디오 코덱(150), 그리고 중앙 처리 장치(160) 중 어느 하나로 전송할 수 있다.
변환부(122)는 메모리 장치(110) 내에 저장된 데이터를 변환할 수 있다. 예를 들면, 변환부(122)는 타일드 맵에 따라 저장된 이미지 데이터를 리니어 맵에 따라 변환할 수 있다. 또한, 변환부(122)는 압축된 데이터를 해제시킬 수 있다. 변환부(122)는 상기 변환된 이미지 데이터를 이미지 신호 프로세서(140), 비디오 코덱(150), 그리고 중앙 처리 장치(160) 중 어느 하나로 전송할 수 있다.
예를 들면, 중앙 처리 장치(160)가 메모리 장치(110) 내 리니어 맵에 따라 저장된 제1 이미지 데이터(I1)를 억세스하는 경우, 메모리 장치(110)는 바이패스부(121)를 통하여 제1 이미지 데이터(I1)를 중앙 처리 장치(160)로 전송할 수 있다.
또한, 중앙 처리 장치(160)가 메모리 장치(110) 내 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 억세스하는 경우, 메모리 장치(110)는 변환부(122)로 제2 이미지 데이터(I2)를 전송할 수 있다. 변환부(122)는 제2 이미지 데이터(I2)를 리니어 맵에 따라 변환할 수 있다. 변환부(122)는 리니어 맵에 따라 변환된 제2 이미지 데이터(I2)를 중앙 처리 장치(160)로 전송할 수 있다.
마찬가지로, 중앙 처리 장치(160)가 메모리 장치(110) 내 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 메모리 장치(110)는 변환부(122)로 제3 이미지 데이터(I3)를 전송할 수 있다. 변환부(122)는 제3 이미지 데이터(I3)의 압축을 해제할 수 있다. 변환부(122)는 압축이 해제된 제3 이미지 데이터(I3)를 중앙 처리 장치(160)로 전송할 수 있다.
이미지 신호 프로세서(140)는 시스템 버스(120)를 통하여 메모리 장치(110)를 억세스할 수 있다. 예를 들면, 이미지 신호 프로세서(140)는 노이즈 제거 등을 위하여 메모리 장치(110) 내 제1 내지 제4 이미지 데이터(I1-I4)에 대하여 영상 처리를 할 수 있다.
이미지 신호 프로세서(140)는 메모리 장치(110) 내 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 메모리 장치(110)는 변환부(122)로 제3 이미지 데이터(I3)를 전송할 수 있다. 변환부(122)는 제3 이미지 데이터(I3)의 압축을 해제할 수 있다. 변환부(122)는 압축이 해제된 제3 이미지 데이터(I3)를 이미지 신호 프로세서(140)로 전송할 수 있다.
비디오 코텍(150)은 시스템 버스(120)를 통하여 메모리 장치(110)를 억세스할 수 있다. 예를 들면, 비디오 코텍(150)은 메모리 장치(110) 내 저장된 제1 내지 제4 이미지 데이터(I1-I4) 중 어느 하나를 재생할 수 있다.
비디오 코텍(150)은 메모리 장치(110) 내 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 메모리 장치(110)는 변환부(122)로 제3 이미지 데이터(I3)를 전송할 수 있다. 변환부(122)는 제3 이미지 데이터(I3)의 압축을 해제할 수 있다. 변환부(122)는 압축이 해제된 제3 이미지 데이터(I3)를 비디오 코텍(150)으로 전송할 수 있다.
마찬가지로, 중앙 처리 장치(160)는 시스템 버스(120)를 통하여 메모리 장치(110)를 억세스할 수 있다. 중앙 처리 장치(160)는 리니어 맵에 따라 저장된 이미지 데이터를 억세스하여 영상을 소프트웨어적으로 처리할 수 있다. 예를 들면, 중앙 처리 장치(160)는 소프트웨어적으로 제1 이미지 데이터(I1)에 대한 영상을 편집할 수 있다.
본 발명의 실시 예에 따른 애플리케이션 프로세서(100)는 저장 방식에 상관없이 데이터를 억세스할 수 있다.
예를 들면, 애플리케이션 프로세서(100)의 제1 동작(S11)은 다음과 같다. 중앙 처리 장치(160)가 메모리 장치(110) 내 제1 이미지 데이터(I1)를 리드하는 경우, 중앙 처리 장치(160)는 논리적 어드레스를 제3 메모리 관리부(133)로 전송할 수 있다.
제3 메모리 관리부(133)는 제3 어드레스 맵핑 테이블(AMT3)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제3 메모리 관리부(133)는 제3 어드레스 맵핑 테이블(AMT3)을 이용하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제3 메모리 관리부(133)는 상기 변환된 물리적 어드레스를 시스템 버스(120)를 통하여 메모리 장치(110)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 저장 방식이 리니어 맵이면, 제3 메모리 관리부(133)는 물리적 어드레스에 대응하는 제1 이미지 데이터(I1)를 수신하도록 바이패스부(121)를 제어할 수 있다. 바이패스부(121)는 제1 이미지 데이터(I1)를 중앙 처리 장치(160)로 전송할 수 있다. 마찬가지로, 이미지 신호 프로세서(140) 그리고 비디오 코텍(150) 각각은 바이패스부(121)를 통하여 메모리 장치(110)를 억세스할 수 있다.
또한, 애플리케이션 프로세서(100)은 제1 동작(S11)과는 독립적으로 제2 동작(S12)을 실행할 수 있다. 이미지 신호 프로세서(140)는 메모리 장치(110) 내 제3 이미지 데이터(I3)를 리드하는 경우, 이미지 신호 프로세서(140)는 논리적 어드레스를 제1 메모리 관리부(131)로 전송할 수 있다.
제1 메모리 관리부(131)는 제1 어드레스 맵핑 테이블(AMT1)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제1 메모리 관리부(131)는 제1 어드레스 맵핑 테이블(AMT1)을 이용하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제1 메모리 관리부(131)는 상기 변환된 물리적 어드레스를 시스템 버스(120)를 통하여 메모리 장치(110)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 저장 방식이 압축이면, 메모리 장치(110)는 물리적 어드레스에 대응하는 제3 이미지 데이터(I3)를 바이패스부(121)로 전송할 수 있다. 바이패스부(121)는 제1 이미지 데이터(I1)를 이미지 신호 프로세서(140)로 전송할 수 있다. 마찬가지로, 비디오 코텍(150)은 바이패스부(121)를 통하여 메모리 장치(110)를 억세스할 수 있다.
하나의 실시 예에 있어서, 메모리 장치(110)는 애플리케이션 프로세서(100)의 외부에 장착된 DRAM일 수 있다. 이 경우, 본 발명의 다른 하나의 실시형태에 따른 모바일 장치(mobile apparatus)는 저장 방식에 기초하여 데이터를 저장하는 메모리 장치(110) 그리고 상기 메모리 장치로부터 상기 데이터를 수신하는 애플리케이션 프로세서(100)를 포함할 수 있다.
도 3b는 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서의 제3 및 제4 동작을 설명하기 위한 블록도이다. 도 3b을 참조하면, 본 발명의 하나의 실시 예에 따른 애플리케이션 프로세서(100)는 메모리 장치(110), 시스템 버스(120), 메모리 관리부(130), 이미지 신호 프로세서(140), 비디오 코덱(150), 그리고 중앙 처리 장치(160)를 포함할 수 있다.
도 3b에 도시된 애플리케이션 프로세서(100)는 도 3a에 도시된 애플리케이션 프로세서(100)와 동일한 구성을 포함할 수 있다.
중앙 처리 장치(160)는 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 직접 억세스하는 경우, 중앙 처리 장치(160)는 상기 제2 이미지 데이터(I2)에 대한 영상을 소프트웨어적으로 처리할 수 없다.
마찬가지로, 중앙 처리 장치(160)는 압축된 제3 이미지 데이터(I3)를 직접 억세스하는 경우, 중앙 처리 장치(160)는 상기 제3 이미지 데이터(I3)에 대하여 바로 영상 처리할 수 없다.
이러한 문제를 해결하기 위하여, 본 발명의 실시 예에 따른 애플리케이션 프로세서(100)의 제3 동작(S21)은 다음과 같다. 중앙 처리 장치(160)가 메모리 장치(110) 내 제2 이미지 데이터(I2)를 리드하는 경우, 중앙 처리 장치(160)는 논리적 어드레스를 제3 메모리 관리부(133)로 전송할 수 있다.
제3 메모리 관리부(133)는 제3 어드레스 맵핑 테이블(AMT3)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제3 메모리 관리부(133)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제3 메모리 관리부(133)는 상기 변환된 물리적 어드레스를 시스템 버스(120)를 통하여 메모리 장치(110)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 메모리 맵이 타일드 맵이면, 메모리 장치(110)는 물리적 어드레스에 대응하는 제2 이미지 데이터(I2)를 변환부(122)로 전송할 수 있다.
변환부(122)는 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 리니어 맵에 기초하여 변환할 수 있다. 변환부(122)는 상기 변환된 제2 이미지 데이터(I2)를 중앙 처리 장치(160)로 전송할 수 있다.
또한, 애플리케이션 프로세서(100)은 제3 동작(S21)과는 독립적으로 제4 동작(S22)을 실행할 수 있다. 이미지 신호 프로세서(140)가 메모리 장치(110) 내 제3 이미지 데이터(I3)를 리드하는 경우, 이미지 신호 프로세서(140)는 논리적 어드레스를 제1 메모리 관리부(131)로 전송할 수 있다.
제1 메모리 관리부(131)는 제1 어드레스 맵핑 테이블(AMT1)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 이미지 신호 프로세서(140)는 제1 어드레스 맵핑 테이블(AMT1)을 이용하여 상기 논리적 어드레스에 대응하는 메모리 맵 또는 압축 상태를 확인할 수 있다.
제1 메모리 관리부(131)는 제1 어드레스 맵핑 테이블(AMT1)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제1 메모리 관리부(131)는 제1 어드레스 맵핑 테이블(AMT1)을 참조하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제1 메모리 관리부(131)는 상기 변환된 물리적 어드레스를 시스템 버스(120)를 통하여 메모리 장치(110)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 저장 방식이 압축이면, 메모리 장치(110)는 물리적 어드레스에 대응하는 제1 이미지 데이터(I1)를 변환부(122)로 전송할 수 있다.
변환부(122)는 제3 이미지 데이터(I3)의 압축을 해제할 수 있다. 변환부(217)는 상기 압축이 해제된 제3 이미지 데이터(I3)를 이미지 신호 프로세서(140)로 전송할 수 있다. 마찬가지로, 비디오 코텍(150)은 변환부(122)를 통하여 메모리 장치(110)를 억세스할 수 있다.
도 4는 도 3에 도시된 어드레스 맵핑 테이블을 도시한 테이블이다. 도 3a 및 도 4을 참조하면, 제3 메모리 관리부(133)는 제3 어드레스 매핑 테이블(AMT3)을 포함할 수 있다.
본 발명의 실시 예에 따른 제3 어드레스 맵핑 테이블(AMT3)은 논리적 어드레스들, 상기 논리적 어드레스들 각각에 대응하는 물리적 어드레스, 그리고 상기 논리적 어드레스들 각각에 대응하는 저장 방식에 대한 정보를 포함할 수 있다.
예를 들면, 제3 어드레스 맵핑 테이블(AMT3)은 제1 내지 제4 논리적 어드레스(LA1-LA4)를 포함할 수 있다. 또한, 제3 어드레스 맵핑 테이블(AMT3)은 제1 내지 제4 논리적 어드레스(LA1-LA4) 각각에 대응하는 제1 내지 제4 물리적 어드레스(PA1-PA4)를 포함할 수 있다. 또한, 제3 어드레스 맵핑 테이블(AMT3)은 제1 내지 제4 논리적 어드레스(LA1-LA4) 각각에 대응하는 제1 내지 제4 저장 방식(M1-M4)을 포함할 수 있다. 저장 방식은 메모리 맵 또는 압축(compression)을 포함할 수 있다.
제1 저장 방식(M1)은 리니어 맵일 수 있다. 제2 저장 방식(M2)은 타일드 맵일 수 있다. 제3 저장 방식(M3)은 압축일 수 있다. 제4 저장 방식 (M4)은 리니어 맵일 수 있다.
또한, 제1 어드레스 맵핑 테이블(AMT1) 그리고 제2 어드레스 맵핑 테이블(AMT2) 각각은 제3 어드레스 맵핑 테이블(AMT3)의 구성과 동일한 구성을 포함할 수 있다.
도 5a는 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서의 제1 동작을 설명하기 위한 블록도이다. 도 5a를 참조하면, 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서(200)는 메모리 장치(210), 메모리 컨트롤러(215), 시스템 버스(220), 제1 내지 제3 메모리 관리부(231-233), 이미지 신호 프로세서(240), 비디오 코덱(250), 그리고 중앙 처리 장치(260)를 포함할 수 있다.
메모리 장치(210)는 저장 방식에 따라 데이터를 저장할 수 있다. 저장 방식은 메모리 맵 그리고 압축을 포함할 수 있다. 또한, 저장 방식은 그밖에 다양한 저장 방법을 포함할 수 있다. 메모리 맵(memory map)은 리니어 맵(linear map) 그리고 타일드 맵(tiled map) 중 어느 하나를 포함할 수 있다. 또한, 메모리 장치(210)는 상기 데이터를 압축하여 저장할 수 있다. 하나의 실시 예에 있어서, 메모리 장치(210)는 캐시 메모리 장치(cache memory device)일 수 있다. 또한, 메모리 장치(210)는 애플리케이션 프로세서(200) 외부에 위치하는 DRAM(dynamic random access memory)와 같은 메인 메모리 장치일 수 있다.
예를 들면, 메모리 장치(210)는 리니어 맵에 따라 제1 이미지 데이터(I1)를 제1 영역(211)에 저장할 수 있다. 또한, 메모리 장치(210)는 타일드 맵에 따라 제2 이미지 데이터(I2)를 제2 영역(212)에 저장할 수 있다. 그리고, 메모리 장치(210)는 제3 이미지 데이터(I3)를 압축하여 제3 영역(213)에 저장할 수 있다. 또한, 메모리 장치(210)는 리니어 맵에 따라 제4 이미지 데이터(I4)를 제4 영역(214)에 저장할 수 있다.
시스템 버스(220)는 제1 메모리 관리부(231)를 통하여 이미지 신호 프로세서(240)와 메모리 장치(210)를 연결할 수 있다. 시스템 버스(220)는 제2 메모리 관리부(232)를 통하여 비디오 코텍(250)과 메모리 장치(210)를 연결할 수 있다. 시스템 버스(220)는 제3 메모리 관리부(233)를 통하여 중앙 처리 장치(260)와 메모리 장치(210)를 연결할 수 있다.
예를 들면, 제1 메모리 관리부(231)는 이미지 신호 프로세서(240)를 위한 제1 어드레스 맵핑 테이블(AMT1)을 포함한다. 제2 메모리 관리부(232)는 비디오 코텍(250)를 위한 제2 어드레스 맵핑 테이블(AMT2)을 포함한다. 제3 메모리 관리부(233)는 중앙 처리 장치(260)를 위한 제3 어드레스 맵핑 테이블(AMT3)을 포함한다.
제1 내지 제3 어드레스 맵핑 테이블(AMT1-AMT3) 각각은 논리적 어드레스들, 상기 논리적 어드레스들 각각에 대응하는 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장할 수 있다.
이미지 신호 프로세서(240)는 제1 어드레스 맵핑 테이블(AMT1)을 참조하여 메모리 장치(210)를 억세스할 수 있다. 비디오 코텍(250)은 제2 어드레스 맵핑 테이블(AMT2)을 참조하여 메모리 장치(210)를 억세스할 수 있다. 중앙 처리 장치(260)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 메모리 장치(210)를 억세스할 수 있다.
메모리 컨트롤러(215)는 메모리 장치(210)를 제어할 수 있다. 또한, 메모리 컨트롤러(215)는 바이패스부(216) 그리고 변환부(217)를 포함할 수 있다. 바이패스부(216)는 메모리 장치(210) 내에 저장된 이미지 데이터를 바이패스시킬 수 있다. 변환부(217)는 저장 방식에 기초하여 이미지 데이터를 변환할 수 있다.
이미지 신호 프로세서(240)는 시스템 버스(220)를 통하여 메모리 장치(210)를 억세스할 수 있다. 예를 들면, 이미지 신호 프로세서(240)는 노이즈 제거 등을 위하여 메모리 장치(210) 내 제1 내지 제4 이미지 데이터(I1-I4)에 대하여 영상 처리를 할 수 있다.
비디오 코텍(250)은 시스템 버스(220)를 통하여 메모리 장치(210)를 억세스할 수 있다. 예를 들면, 비디오 코텍(250)은 메모리 장치(210) 내 저장된 제1 내지 제4 이미지 데이터(I1-I4) 중 어느 하나를 재생할 수 있다.
예를 들면, 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서(200)의 제1 동작(S30)은 다음과 같다. 중앙 처리 장치(260)가 메모리 장치(210) 내 제1 이미지 데이터(I1)를 리드하는 경우, 중앙 처리 장치(260)는 논리적 어드레스를 제3 메모리 관리부(233)로 전송할 수 있다.
제3 메모리 관리부(233)는 제3 어드레스 맵핑 테이블(AMT3)을 이용하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제3 메모리 관리부(233)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제3 메모리 관리부(233)는 상기 변환된 물리적 어드레스를 시스템 버스(220)를 통하여 메모리 장치(210)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 메모리 맵이 리니어 맵이면, 메모리 장치(210)는 물리적 어드레스에 대응하는 제1 이미지 데이터(I1)를 바이패스부(216)로 전송할 수 있다. 바이패스부(216)는 제1 이미지 데이터(I1)를 중앙 처리 장치(260)로 전송할 수 있다.
도 5b는 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서의 제2 동작을 설명하기 위한 블록도이다. 도 5b를 참조하면, 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서(200)는 메모리 장치(210), 메모리 컨트롤러(215), 시스템 버스(220), 제1 내지 제3 메모리 관리부(231-233), 이미지 신호 프로세서(240), 비디오 코덱(250), 그리고 중앙 처리 장치(260)를 포함할 수 있다.
도 5b에 도시된 애플리케이션 프로세서(200)는 도 5a에 도시된 애플리케이션 프로세서(200)와 동일한 구성을 포함할 수 있다.
중앙 처리 장치(260)는 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 직접 억세스하는 경우, 추가적인 처리없이는 상기 제2 이미지 데이터(I2)에 대한 영상을 처리할 수 없다.
마찬가지로, 중앙 처리 장치(260)는 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 중앙 처리 장치(260)는 상기 제3 이미지 데이터(I3)에 대한 압축을 해제해야 영상을 처리할 수 있다.
이러한 문제를 해결하기 위하여, 본 발명의 다른 하나의 실시 예에 따른 애플리케이션 프로세서(200)의 제2 동작(S20)은 다음과 같다. 중앙 처리 장치(260)가 메모리 장치(210) 내 제2 이미지 데이터(I2)를 리드하는 경우, 중앙 처리 장치(260)는 논리적 어드레스를 제3 메모리 관리부(233)로 전송할 수 있다.
제3 메모리 관리부(233)는 제3 어드레스 맵핑 테이블(AMT3)을 참조하여 논리적 어드레스를 물리적 어드레스로 변환할 수 있다. 또한, 제3 메모리 관리부(233)는 제3 어드레스 맵핑 테이블(AMT3)을 이용하여 상기 논리적 어드레스에 대응하는 저장 방식을 확인할 수 있다.
제3 메모리 관리부(233)는 상기 변환된 물리적 어드레스를 시스템 버스(220)를 통하여 메모리 장치(210)로 전송할 수 있다. 상기 논리적 어드레스에 대응하는 메모리 맵이 타일드 맵이면, 메모리 장치(210)는 물리적 어드레스에 대응하는 제1 이미지 데이터(I1)를 변환부(217)로 전송할 수 있다.
변환부(217)는 타일드 맵에 따라 저장된 제2 이미지 데이터(I2)를 리니어 맵에 따라 변환할 수 있다. 변환부(217)는 상기 변환된 제2 이미지 데이터(I2)를 중앙 처리 장치(260)로 전송할 수 있다.
마찬가지로, 중앙 처리 장치(260)가 메모리 장치(210) 내 압축된 제3 이미지 데이터(I3)를 억세스하는 경우, 메모리 장치(110)는 변환부(217)로 제3 이미지 데이터(I3)를 전송할 수 있다. 변환부(217)는 제3 이미지 데이터(I3)의 압축을 해제할 수 있다. 변환부(217)는 압축이 해제된 제3 이미지 데이터(I3)를 중앙 처리 장치(260)로 전송할 수 있다.
도 6은 도 3a에 도시된 애플리케이션 프로세서를 포함하는 모바일 장치를 나타내는 블록도이다. 도 6을 참조하면, 모바일 장치(mobile apparatus; 1000)는 디지털 카메라, 이동 전화기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 스마트 폰(Smart phone) 등을 포함할 수 있다.
모바일 장치(1000)는 프로세서(1100), 메모리 장치(1200), 스토리지 장치(1300), 입출력 장치(1400), 그리고 이미지 센서(1500)를 포함할 수 있다.
프로세서(1100)는 특정 계산들 또는 태스크(Task)들을 수행할 수 있다. 하나의 실시 예에 있어서, 프로세서(1100)는 마이크로프로세서(Micro-processor), 중앙 처리 장치(Central Processing Unit; CPU), 그리고 애플리케이션 프로세서를 포함할 수 있다. 프로세서(1100)는 어드레스 버스(Address bus), 제어 버스(Control bus) 및 데이터 버스(Data bus)를 통하여 메모리 장치(1200), 저장 장치(1300), 그리고 입출력 장치(1400)와 통신을 수행할 수 있다.
하나의 실시 예에 있어서, 프로세서(1100)는 도 3a에 도시된 애플리케이션 프로세서(100)를 포함할 수 있다.
메모리 장치(1200)는 모바일 장치(1000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1200)는 디램(Dynamic RAM), 모바일 DRAM(Mobile DRAM), SRAM(Static RAM), PRAM(Phase change RAM), FRAM(Ferroelectric RAM), 저항성 메모리(Resistive RAM: RRAM 또는 ReRAM) 및/또는 MRAM(Magnetic RAM) 중 어느 하나를 포함할 수 있다.
스토리지 장치(1300)는 SSD(Solid State Drive), HDD(Hard Disk Drive), 씨디 롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1400)는 키보드(Keyboard), 키 패드(Keypad), 마우스(Mouse) 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다.
이미지 센서(1500)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(1100)와 연결되어 통신을 수행할 수 있다.
본 발명의 실시 예에 따른 모바일 장치(1000)는 도 3a 또는 도 5a에 도시된 애플리케이션 프로세서(100, 200)를 포함할 수 있다. 하나의 실시 예에 있어서, 모바일 장치(1000)는 메모리 맵에 기초하여 이미지 데이터를 저장하는 메모리 장치 그리고 상기 메모리 장치로부터 상기 이미지 데이터를 수신하는 애플리케이션 프로세서를 포함하고, 상기 애플리케이션 프로세서는 상기 이미지 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 메모리 맵에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함하는 메모리 관리부 상기 메모리 맵에 따라 이미지 데이터를 변환하거나 바이패스시키는 시스템 버스 그리고 상기 어드레스 맴핑 테이블을 참조하여 상기 이미지 데이터를 상기 시스템 버스를 통하여 억세스하는 중앙 처리 장치를 포함할 수 있다.
도 7은 도 6의 애플리케이션 프로세서에서 사용되는 인터페이스의 실시 예를 도시한 블록도이다. 도 7를 참조하면, 컴퓨팅 시스템(2000)은 MIPI 인터페이스를 지원할 수 있는 중앙 처리 장치로 구현될 수 있고, 애플리케이션 프로세서(Application Processor, 2100), 이미지 센서(2200) 및 디스플레이 장치 (2300) 등을 포함할 수 있다.
애플리케이션 프로세서(2100)의 CSI 호스트(Camera Serial Interface Host, 312)는 CSI를 통하여 이미지 센서(2200) 내의 CSI 장치(2210)와 시리얼 통신을 수행할 수 있다. 하나의 실시 예에 있어서, 애플리케이션 프로세서(2100)는 도 3a에 도시된 애플리케이션 프로세서(100)를 포함할 수 있다.
하나의 실시 예에 있어서, CSI 호스트(2120)는 DES(DESerializer)를 포함할 수 있고, CSI 장치(2210)는 SER(SERializer)을 포함할 수 있다.
애플리케이션 프로세서(2100)의 DSI 호스트(Display Serial Interface Host, 2110)는 DSI를 통하여 디스플레이 장치(2300)의 DSI 장치(2310)와 시리얼 통신을 수행할 수 있다. 하나의 실시 예에 있어서, DSI 호스트(2110)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(2310)는 디시리얼라이저(DES)를 포함할 수 있다.
컴퓨팅 시스템(2000)은 애플리케이션 프로세서(2100)와 통신을 수행할 수 있는 RF(Radio Frequency) 칩(2400)을 더 포함할 수 있다. 애플리케이션 프로세서(2100)의 M-PHY(Physical layer, 2130)와 RF 칩(2400)의 M-PHY(2410)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 애플리케이션 프로세서(2100)는 M-PHY(2130)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(2140)를 더 포함할 수 있다.
컴퓨팅 시스템(2000)은 GPS(Global Positioning System, 2500), 스토리지(2600), 마이크(2710), 스피커(2720) 및 DRAM(Dynamic Random Access Memory, 2800)를 포함할 수 있다.
또한, 컴퓨팅 시스템(2000)은 WIMAX(Worldwide Interoperability for Microwave Access, 2910), WLAN(Wireless Local Area Network, 2920) 및 UWB(Ultra WideBand, 2930)을 이용하여 통신을 수행할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 애플리케이션 프로세서 및 이를 포함하는 모바일 장치에 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 애플리케이션 프로세서
110, 210: 메모리 장치
121, 216: 바이패스부 122, 217: 변환부
215: 메모리 컨트롤러 120, 220: 시스템 버스
130, 230: 메모리 관리부 140, 240: 이미지 신호 프로세서
150, 250: 비디오 코덱 160, 260: 중앙 처리 장치
1000: 모바일 장치 2000 : 컴퓨팅 시스템

Claims (10)

  1. 저장 방식에 기초하여 데이터를 저장하는 메모리 장치;
    상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블;
    상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 시스템 버스; 그리고
    상기 시스템 버스를 통하여 상기 데이터를 수신하는 데이터 처리 장치를 포함하는 애플리케이션 프로세서(application processor).
  2. 제 1 항에 있어서,
    상기 시스템 버스는 상기 저장 방식에 기초하여 어드레스를 변환하거나 상기 데이터를 변환하는 변환부 그리고 상기 변환부를 통과하지 않고 상기 메모리 장치를 직접 억세스하는 바이패스부를 포함하는 애플리케이션 프로세서.
  3. 제 2 항에 있어서,
    상기 데이터 처리 장치는 상기 메모리 맵에 기초하여 상기 변환부 또는 상기 바이패스부 중 어느 하나를 통하여 상기 데이터를 송수신하는 애플리케이션 프로세서.
  4. 제 1 항에 있어서,
    상기 어드레스 맵핑 테이블은 상기 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함하는 애플리케이션 프로세서.
  5. 제 2 항에 있어서,
    상기 저장 방식이 리니어 맵이면, 상기 데이터 처리 장치는 상기 바이패스부를 통하여 상기 데이터를 송수신하고,
    상기 저장 방식이 상기 리니어 맵이 아니면, 상기 데이터 처리 장치는 상기 변환부를 통하여 상기 데이터를 송수신하는 애플리케이션 프로세서.
  6. 제 2 항에 있어서,
    상기 저장 방식이 압축이면, 상기 변환부는 상기 데이터에 대한 압축을 해제하는 애플리케이션 프로세서.
  7. 저장 방식에 기초하여 데이터를 저장하는 메모리 장치;
    상기 저장 방식에 기초하여 상기 데이터를 바이패스시키거나 상기 데이터를 변환하는 메모리 컨트롤러;
    상기 데이터의 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블; 그리고
    상기 어드레스 맵핑 테이블을 참조하여 상기 데이터를 수신하는 데이터 처리 장치를 포함하는 애플리케이션 프로세서.
  8. 제 7 항에 있어서,
    상기 메모리 컨트롤러는 상기 저장 방식에 기초하여 어드레스를 변환하거나 상기 데이터를 변환하는 변환부 그리고 상기 변환부를 통과하지 않고 상기 메모리 장치를 직접 억세스하는 바이패스부를 포함하는 애플리케이션 프로세서.
  9. 제 8 항에 있어서,
    상기 데이터 처리 장치는 상기 메모리 맵에 기초하여 상기 변환부 또는 상기 바이패스부 중 어느 하나를 통하여 상기 데이터를 송수신하는 애플리케이션 프로세서.
  10. 제 7 항에 있어서,
    상기 어드레스 맵핑 테이블은 상기 데이터에 대한 논리적 어드레스, 물리적 어드레스, 그리고 저장 방식에 대한 정보를 저장하는 어드레스 맵핑 테이블을 포함하는 애플리케이션 프로세서.
KR1020150077402A 2015-06-01 2015-06-01 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치 KR102384346B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150077402A KR102384346B1 (ko) 2015-06-01 2015-06-01 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치
US15/040,296 US10157010B2 (en) 2015-06-01 2016-02-10 Application processor and a mobile apparatus having a plurality of address mapping formats and method of accessing data including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150077402A KR102384346B1 (ko) 2015-06-01 2015-06-01 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치

Publications (2)

Publication Number Publication Date
KR20160141558A true KR20160141558A (ko) 2016-12-09
KR102384346B1 KR102384346B1 (ko) 2022-04-07

Family

ID=57398781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150077402A KR102384346B1 (ko) 2015-06-01 2015-06-01 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치

Country Status (2)

Country Link
US (1) US10157010B2 (ko)
KR (1) KR102384346B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095462A (ko) * 2017-05-12 2019-08-14 구글 엘엘씨 멀티 코어 이미지 프로세서에서의 애플리케이션 소프트웨어의 구성

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747671B1 (en) * 2019-02-06 2020-08-18 Qualcomm Incorporated System and method for intelligent tile-based prefetching of image frames in a system on a chip
CN113766270B (zh) * 2021-02-26 2024-06-18 北京沃东天骏信息技术有限公司 视频播放方法、系统、服务器、终端设备、以及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696921A (en) * 1990-12-11 1997-12-09 International Computers Limited System and method for allocating a write request on the same cylinder as a most recent read request on a rotating memory
US20130286028A1 (en) * 2012-04-30 2013-10-31 Samsung Electronics Co., Ltd. Address generator of image processing device and operating method of address generator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696927A (en) * 1995-12-21 1997-12-09 Advanced Micro Devices, Inc. Memory paging system and method including compressed page mapping hierarchy
JP4533447B2 (ja) 2008-06-30 2010-09-01 オリンパス株式会社 画像処理装置
US8867539B2 (en) 2009-09-18 2014-10-21 At&T Intellectual Property I, L.P. Multicast-unicast protocol converter
JP5752382B2 (ja) 2010-09-29 2015-07-22 矢崎総業株式会社 表示装置及び画像データの転送方法
US20140177729A1 (en) * 2012-12-21 2014-06-26 Ati Technologies Ulc Method and apparatus for transcoding video data
JP6129574B2 (ja) 2013-02-13 2017-05-17 ルネサスエレクトロニクス株式会社 画像処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696921A (en) * 1990-12-11 1997-12-09 International Computers Limited System and method for allocating a write request on the same cylinder as a most recent read request on a rotating memory
US20130286028A1 (en) * 2012-04-30 2013-10-31 Samsung Electronics Co., Ltd. Address generator of image processing device and operating method of address generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095462A (ko) * 2017-05-12 2019-08-14 구글 엘엘씨 멀티 코어 이미지 프로세서에서의 애플리케이션 소프트웨어의 구성

Also Published As

Publication number Publication date
US20160350212A1 (en) 2016-12-01
KR102384346B1 (ko) 2022-04-07
US10157010B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
US20210235093A1 (en) Backward-compatible video capture and distribution
US8102400B1 (en) Method and apparatus for providing enhanced resolution display for display telephones and PDAs
US20140086309A1 (en) Method and device for encoding and decoding an image
US8989509B2 (en) Streaming wavelet transform
TWI744289B (zh) 使用多個最後階層快取線提供記憶體帶寬壓縮之以一中央處理單元（ｃｐｕ）為基礎之系統及方法
CN105700821B (zh) 半导体装置及其压缩/解压缩方法
KR20120042883A (ko) 이동 기기의 상호운영성을 제공하는 방법 및 장치
EP3500935A1 (en) Method and apparatus for compressing addresses
JP6182225B2 (ja) カラーバッファ圧縮
WO2022161227A1 (zh) 图像处理方法、装置、图像处理芯片和电子设备
KR102384346B1 (ko) 저장 방식에 상관없이 데이터를 억세스하는 애플리케이션 프로세서 및 이를 포함하는 모바일 장치
WO2016169032A1 (zh) 数据格式转换装置、缓冲芯片及方法
CN111177025A (zh) 数据存储方法、装置及终端设备
JP6674460B2 (ja) 不均一メモリアーキテクチャにおける改善されたレイテンシのためのシステムおよび方法
WO2024060682A1 (zh) 内存管理方法、装置、内存管理器、设备及存储介质
CN113840174B (zh) 图像显示方法、系统及存储介质
WO2019196634A1 (zh) 数据处理方法及装置
US10249269B2 (en) System on chip devices and operating methods thereof
JP6676052B2 (ja) 不均一メモリアーキテクチャにおける改善されたレイテンシを可能にするためのシステムおよび方法
WO2023125565A1 (zh) 网络节点的配置和访问请求的处理方法、装置
EP2726995B1 (en) Methods, apparatuses and computer program products for improving network transmission by reducing memory copy overhead by providing direct access to data
US20200125430A1 (en) Method and apparatus for communication between processes
US20210126861A1 (en) Arp table management system
JP6922344B2 (ja) 情報処理装置、情報処理システム、及び情報処理方法
CN104581175A (zh) 影像处理装置与方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant