KR20160137770A - Array substrate and liquid cristal display device including thereof - Google Patents

Array substrate and liquid cristal display device including thereof Download PDF

Info

Publication number
KR20160137770A
KR20160137770A KR1020150070994A KR20150070994A KR20160137770A KR 20160137770 A KR20160137770 A KR 20160137770A KR 1020150070994 A KR1020150070994 A KR 1020150070994A KR 20150070994 A KR20150070994 A KR 20150070994A KR 20160137770 A KR20160137770 A KR 20160137770A
Authority
KR
South Korea
Prior art keywords
contact portion
extending
auxiliary electrode
region
electrode
Prior art date
Application number
KR1020150070994A
Other languages
Korean (ko)
Other versions
KR102328918B1 (en
Inventor
신인용
최선욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150070994A priority Critical patent/KR102328918B1/en
Publication of KR20160137770A publication Critical patent/KR20160137770A/en
Application granted granted Critical
Publication of KR102328918B1 publication Critical patent/KR102328918B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G02F2001/134372—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

According to an embodiment of the present invention, an array substrate includes: a thin film transistor; a common electrode interposed between first and second insulation layers; and a pixel electrode arranged on the second insulation layer. The pixel electrode includes: a contact part electrically connected to the thin film transistor; an extending part extending from the contact part and formed thereat with a slit; and a first auxiliary electrode extending from the contact part in a boundary area between the contact part and the extending part, in which the first auxiliary electrode leads electrical torque of a liquid crystal in the boundary area between the contact part and the extending part to be strong, thereby preventing an electric field distortion line from moving to an emitting area, so that permeability is prevented from being decreased.

Description

어레이 기판 및 이를 포함하는 액정표시장치 {ARRAY SUBSTRATE AND LIQUID CRISTAL DISPLAY DEVICE INCLUDING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate and a liquid crystal display (LCD)

본 발명은 어레이 기판 및 이를 포함하는 액정표시장치에 관한 것이다.The present invention relates to an array substrate and a liquid crystal display including the same.

일반적으로 박막트랜지스터(TFT; Thin Film Transistor)은 반도체장치 및 표시장치인 박막 트랜지스터 액정표시장치(TFT LCD) 등에서 스위칭 소자로서 널리 이용되고 있다. 이들 중에서, 박막 트랜지스터 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다.2. Description of the Related Art In general, a thin film transistor (TFT) is widely used as a switching element in a semiconductor device and a thin film transistor liquid crystal display (TFT LCD) which is a display device. Among them, the thin film transistor liquid crystal display device is attracting attention as a next-generation advanced display device with low power consumption, good portability, and high value-added.

이러한 액정표시장치 중에서도 각 화소(pixel) 별로 전압의 온(on), 오프 (off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현 능력이 뛰어나 가장 주목받고 있다.Of these liquid crystal display devices, an active matrix type liquid crystal display device having a thin film transistor, which is a switching device capable of controlling voltage on and off for each pixel, .

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다. 그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 이러한 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.The liquid crystal display comprises a color filter substrate (i.e., an upper substrate) on which a common electrode is formed, an array substrate (i.e., a lower substrate) on which pixel electrodes are formed, and a liquid crystal filled between the upper substrate and the lower substrate. In the device, the liquid crystal is driven by an electric field in which the common electrode and the pixel electrode are arranged in an up-down direction, and the characteristics such as transmittance and aperture ratio are excellent. However, liquid crystal driving by an electric field applied in an up-down direction has a disadvantage that the viewing angle characteristic is not excellent. Therefore, in order to overcome such drawbacks, a newly proposed technique is a liquid crystal driving method using a transverse electric field. The liquid crystal driving method using the transverse electric field has an advantage of excellent viewing angle characteristics.

이러한 횡정계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다. 상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다. 또한, 상기 공통전극과 화소전극은 동일 기판 상에 서로 평행하게 이격하여 구성된다. 그리고, 상기 컬러필터기판은 투명한 절연기판 상에 게이트배선과 데이터배선과 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다. 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다. 상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극은 통상적으로 투명전극으로 형성한다. 따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 AH-IPS (Advanced High In Plane Switching) 기술이다. 그러나 AH-IPS는 전계 방향이 균일하지 못한 영역에서 액정이 투과율에 기여하지 못하는 방향으로 구동되게 하는 영역과 액정이 서로 대향된 방향으로 구동되게 하여 그 경계에서 빛이 투과되지 못하게 되는 디스크리네이션(disclination) 영역, 즉 전계왜곡 영역이 발생하여 액정표시장치의 투과율 및 컨트라스트 비(Contrast Ratio)가 저하되어 액정표시장치는 표시품질을 저하되는 문제가 있다.Such a transversal liquid crystal display device has a color filter substrate and an array substrate opposed to each other, and a liquid crystal layer interposed between the color filter substrate and the array substrate. The array substrate includes a thin film transistor, a common electrode, and a pixel electrode for each of a plurality of pixels defined in a transparent insulating substrate. In addition, the common electrode and the pixel electrode are formed on the same substrate in parallel to each other. In the color filter substrate, a black matrix is formed on a portion of the transparent insulating substrate corresponding to the gate wiring, the data wiring, and the thin film transistor, and a color filter is formed corresponding to the pixel. The liquid crystal layer is driven by a horizontal electric field between the common electrode and the pixel electrode. In the transverse electric field type liquid crystal display device configured as described above, the common electrode and the pixel electrode are usually formed as transparent electrodes in order to secure luminance. Therefore, in order to maximize the luminance improvement effect, the AH-IPS (Advanced High In Plane Switching) technology is proposed. However, in the AH-IPS, a region where the liquid crystal is driven in a direction in which the liquid crystal does not contribute to transmittance and a region in which the liquid crystal is opposed to each other in a region where the electric field direction is not uniform, disclination region, that is, an electric field distortion region is generated, and the transmittance and the contrast ratio of the liquid crystal display device are lowered, and the liquid crystal display device has a problem that the display quality is deteriorated.

본 발명에 따른 일 실시예는 화소 전극과 공통 전극 사이의 절연층의 두께를 감소시켜 구동 전압을 감소시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수 있다.One embodiment of the present invention can provide an array substrate capable of reducing a driving voltage by reducing a thickness of an insulating layer between a pixel electrode and a common electrode, and a liquid crystal display device including the same.

또한 본 발명에 따른 다른 실시예는 프린지 필드 구동을 통하여 스토리지 커패시터를 형성함으로써 투과율과 좋은 시야각을 구현할 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.According to another embodiment of the present invention, there is provided an array substrate and a liquid crystal display device including the same that can realize a transmissivity and a good viewing angle by forming a storage capacitor through fringe field driving.

또한 본 발명에 따른 또 다른 실시예는 싱글 도메인 구조 서브 화소 구조를 적용하여 전계왜곡현상을 줄일 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.According to still another embodiment of the present invention, there is provided an array substrate and a liquid crystal display device including the same that can reduce the electric field distortion phenomenon by applying a single-domain structure sub-pixel structure.

또한 본 발명에 따른 또 다른 실시예는 네거티브 액정 구동을 통하여 높은 뒤틀림과 낮은 틸트 각을 구현할 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.According to still another embodiment of the present invention, there is provided an array substrate capable of realizing a high distortion and a low tilt angle by driving a negative liquid crystal, and a liquid crystal display device including the same.

또한 본 발명에 따른 또 다른 실시예는 전계왜곡라인이 구동 전압의 상승하는 것을 방지하여 투과율을 향상시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.According to still another embodiment of the present invention, there is provided an array substrate and a liquid crystal display device including the array substrate, wherein the field-distorted line prevents the driving voltage from rising to improve the transmittance.

본 발명에 따른 일 실시예는 박막트랜지스터;One embodiment according to the present invention is a thin film transistor comprising: a thin film transistor;

제1 절연층을 사이에 둔 공통 전극; 및 화소 전극;을 포함하고, 상기 화소 전극은, 상기 박막트랜지스터와 전기적으로 연결된 컨텍부; 상기 컨텍부로부터 연장되고 슬릿을 구비한 연장부; 및 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제1 보조 전극;을 포함하는 어레이 기판으로써 상기 제1 보조 전극은 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 전계왜곡라인이 발광 영역으로 이동하지 않도록 함으로써 투과율 저하를 방지할 수 있다.A common electrode sandwiching the first insulating layer; And a pixel electrode, wherein the pixel electrode comprises: a contact portion electrically connected to the thin film transistor; An extension extending from the contact portion and having a slit; And a first auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extended portion. The first auxiliary electrode is configured to increase the electrical torque of the liquid crystal in the boundary region between the contact portion and the extended portion, By preventing the distortion line from moving to the light emitting region, it is possible to prevent a decrease in transmittance.

또한 본 발명에 따른 다른 실시예는 상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 제1 방향으로 꺾이며 상기 컨텍부로부터 연장되도록 하여, 구동 전압에 따라 최적의 투과율을 구현할 수 있다.According to another embodiment of the present invention, the extending portion and the first auxiliary electrode are bent in a first direction at an acute angle different from each other with respect to a normal line to a gate line providing a gate signal to the thin film transistor, So that an optimum transmittance can be realized according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는 상기 연장부 및 상기 제1 보조 전극은 상기 게이트 라인으로부터 멀어지는 방향으로 연장되도록 하여 제1 보조 전극은 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 투과율 저항 영역이 이동하지 못하도록 제어할 수 있다.Further, according to another embodiment of the present invention, the extending portion and the first auxiliary electrode extend in a direction away from the gate line, so that the first auxiliary electrode strengthens the electric torque of the liquid crystal in the boundary region between the contact portion and the extending portion The transmittance resistance region can be controlled so as not to move.

또한 본 발명에 따른 또 다른 실시예는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인과 가까워지는 방향으로 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제2 보조 전극;을 더 포함하여, 제1 보조 전극에 더불어 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들 수 있다.According to still another embodiment of the present invention, there is further provided a second auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extending portion in a direction approaching a gate line for providing a gate signal to the thin film transistor Thus, in addition to the first auxiliary electrode, the electric torque of the liquid crystal in the boundary region between the contact portion and the extended portion can be made strong.

또한 본 발명에 따른 또 다른 실시예는 상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 상기 연장부는 제1 방향으로 꺾이고, 상기 제2 보조 전극은 상기 제1 방향과 반대 방향인 제2 방향으로 상기 법선을 기준으로 예각을 이루며 꺾이며 상기 컨텍부로부터 연장되도록 하고 상기 제1 또는 제2 보조 전극의 상기 컨텍부로부터 연장된 길이는 상기 연장부의 상기 컨텍부로부터 연장된 길이 보다 작도록 하여 구동 전압에 따라 최적의 투과율을 구현할 수 있다.According to still another embodiment of the present invention, the extending portion and the first auxiliary electrode are formed at an acute angle different from each other with respect to a normal line to a gate line providing a gate signal to the thin film transistor, The second auxiliary electrode is folded at an acute angle with respect to the normal line in a second direction opposite to the first direction and extended from the contact portion, and the second auxiliary electrode extends from the contact portion of the first or second auxiliary electrode The extended length may be smaller than the length extending from the contact portion of the extended portion, so that an optimum transmittance can be realized according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는 상기 박막트랜지스터와 상기 공통 전극 사이에 배치된 유기 절연층인 제2 절연층을 더 포함하여 화소 전극과 데이터 라인 사이의 커패시턴스와 같은 기생 커패시턴스를 감소시킬 수 있으므로 제2 절연층의 두께를 감소시킬 수 있고 그에 따라 화소 전극와 공통 전극 사이에 전계를 형성하기 위한 구동 전압을 감소시켜 소비 전력을 저감할 수 있다.Further, another embodiment according to the present invention may further include a second insulating layer which is an organic insulating layer disposed between the thin film transistor and the common electrode, thereby reducing a parasitic capacitance such as a capacitance between the pixel electrode and the data line The thickness of the second insulating layer can be reduced and the driving voltage for forming an electric field between the pixel electrode and the common electrode can be reduced to reduce power consumption.

또한 본 발명에 따른 또 다른 실시예는 박막트랜지스터; 및 상기 박막트랜지스터의 일 부분과 전기적으로 연결되는 컨텍부와 상기 컨텍부로부터 연장된 연장부 그리고 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 보조 전극을 포함한 화소 전극;을 포함하는 어레이 기판을 제공함으로써 보조 전극이 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 전계왜곡라인이 발광 영역으로 이동하지 않도록 함으로써 투과율 저하를 방지할 수 있다.According to another aspect of the present invention, there is provided a thin film transistor comprising: a thin film transistor; And a pixel electrode including a contact portion electrically connected to a portion of the thin film transistor, an extending portion extending from the contact portion, and an auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extending portion By providing the array substrate, the auxiliary electrode can make the electric torque of the liquid crystal in the boundary region between the contact portion and the extended portion strong, preventing the electric field distortion line from moving to the light emitting region, thereby preventing the transmittance from being lowered.

또한 본 발명에 따른 또 다른 실시예는 상기 어레이 기판은 상기 어레이 기판과 마주하는 컬러필터 기판 상의 블랙매트릭스와 대응하는 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함하고, 상기 보조 전극은 상기 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다.Further, according to another embodiment of the present invention, the array substrate includes a first region corresponding to a black matrix on a color filter substrate facing the array substrate, and a second region excluding the first region, It is possible to prevent the electric field distortion line formed in the non-light emitting region, which is the first region around the second region which is the light emitting region, from being moved into the second region.

또한 본 발명에 따른 또 다른 실시예는, 제1 및 제2 절연층; 및 상기 제1 및 제2 절연층 사이에 배치되고 상기 화소 전극과 마주하는 공통 전극;을 더 포함하고, 상기 화소 전극은 상기 제2 절연층 상에 배치되고, 상기 공통 전극과 오버랩되도록 하여 서로 다른 층에 배치된 화소 전극과 공통 전극 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극의 개구부 상에서 스토리지 커패시터가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다.According to another aspect of the present invention, there is provided a semiconductor device comprising: first and second insulating layers; And a common electrode disposed between the first and second insulating layers and facing the pixel electrode, wherein the pixel electrode is disposed on the second insulating layer, and overlaps with the common electrode, The light emitting efficiency can be increased according to the fringe field driving between the pixel electrode and the common electrode disposed on the layer. Since a storage capacitor can be formed on the opening portion of the pixel electrode, an extra storage capacitor is not required, and high resolution and high viewing angle characteristics can be realized.

또한 본 발명에 따른 또 다른 실시예는, 상기 연장부는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 제1 예각으로 상기 컨텍부로부터 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되도록 하고, 상기 제1 예각은 5도 내지 9도이고, 상기 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되도록 하며, 상기 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 게이트 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되도록 하여 구동 전압에 따라 최적의 투과율을 구현할 수 있다.Further, according to still another embodiment of the present invention, the extending portion is bent in a first direction from the contact portion at a first acute angle with respect to a normal line to a gate line providing a gate signal to the thin film transistor, Wherein the first acute angle is 5 degrees to 9 degrees and the auxiliary electrode is bent in the first direction from the contact portion at a second acute angle with respect to the normal line, Wherein the auxiliary electrode is bent in a second direction opposite to the first direction from the contact portion at a third acute angle with respect to the normal line and extends in a direction toward the gate line And an optimal transmittance can be realized according to the driving voltage by extending from the contact portion.

또한 본 발명에 따른 또 다른 실시예는, 상기 보조 전극은 제1 및 제2 보조 전극을 포함하고, 상기 제1 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 스캔 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되고, 상기 제2 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 스캔 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되도록 하고, 상기 제2 예각 및 상기 제3 예각은 상기 제1 예각 보다 크도록 하여 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 투과율 저항 영역이 이동하지 못하도록 제어함과 동시에 구동 전압에 따라 최적의 투과율을 구현할 수 있다.According to another embodiment of the present invention, the auxiliary electrode includes first and second auxiliary electrodes, and the first auxiliary electrode extends from the contact portion in the first direction at a second acute angle with respect to the normal line And the second auxiliary electrode is bent from the contact portion in a second direction opposite to the first direction at a third acute angle with respect to the normal line, The second acute angle and the third acute angle are set to be larger than the first acute angle to make the electrical torque of the liquid crystal in the boundary region between the contact part and the extended part stronger, The region can be prevented from moving and the optimum transmittance can be realized according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는, 상기 연장부는 슬릿을 구비함으로써, 서로 다른 층에 배치된 화소 전극(110)과 공통 전극(120) 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극(110)의 개구부(115) 상에서 스토리지 커패시터(Cst)가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다.Further, according to another embodiment of the present invention, the extended portion includes slits, so that the efficiency of light emission according to fringe field driving between the pixel electrode 110 and the common electrode 120 disposed on different layers . Since the storage capacitor Cst can be formed on the opening 115 of the pixel electrode 110, an extra storage capacitor is not required, and high resolution and high resolution of a good viewing angle characteristic can be realized.

또한 본 발명에 따른 또 다른 실시예는, 전술한 어레이 기판; 및 상기 어레이 기판과 대향하고 블랙매트릭스 및 컬러 필터를 구비한 컬러필터 기판;을 포함하고, 상기 어레이 기판은 상기 블랙매트릭스와 마주하는 제1 영역과 상기 컬러 필터와 마주하는 제2 영역으로 분할되고, 상기 제1 보조 전극은 상기 제1 영역 내에 배치되는 표시패널 그리고 상기 표시패널을 프린지 필드 구동(fringe field driving)하는 액정표시장치로써 휘도 개선 효과를 극대화시키고, 전계왜곡 영역의 이동을 방지하여 투과율 저항을 막아 표시 품질을 향상시킬 있다.According to still another embodiment of the present invention, there is provided an array substrate comprising: the above-described array substrate; And a color filter substrate facing the array substrate and having a black matrix and a color filter, wherein the array substrate is divided into a first region facing the black matrix and a second region facing the color filter, The first auxiliary electrode is a display panel disposed in the first region and a fringe field driving fringe field driving the display panel to maximize a luminance improvement effect and prevent movement of an electric field distortion region, The display quality can be improved.

본 발명에 따른 일 실시예는 화소 전극과 공통 전극 사이의 절연층의 두께를 감소시켜 구동 전압을 감소시켜 소비 전력 저감 및 동일 구동 전압 하에서도 높은 전계를 형성함으로써 액정의 응답 속도를 향상시킬 수 있고, 프린지 필드 구동을 통하여 스토리지 커패시터를 형성함으로써 투과율과 좋은 시야각을 구현할 수 있고, 싱글 도메인 구조 서브 화소 구조를 적용하여 전계왜곡현상을 줄일 수 있고, 네거티브 액정 구동을 통하여 높은 뒤틀림과 낮은 틸트 각을 구현할 수 있으며, 전계왜곡라인이 구동 전압의 상승하는 것을 방지하여 투과율을 향상시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수 있다.According to one embodiment of the present invention, the thickness of the insulating layer between the pixel electrode and the common electrode is reduced to reduce the driving voltage, thereby reducing power consumption and forming a high electric field even under the same driving voltage, By forming a storage capacitor through fringe field driving, transmittance and a good viewing angle can be realized. By applying a single domain structure sub-pixel structure, it is possible to reduce the electric field distortion phenomenon and realize high distortion and low tilt angle by driving negative liquid crystal And it is possible to provide an array substrate and a liquid crystal display device including the same that can improve the transmittance by preventing the electric field distortion line from rising of the driving voltage.

도 1은 본 발명의 실시예에 따른 어레이 기판을 포함하는 액정표시장치를 나타낸 도면.
도 2는 어레이 기판(101)의 서브 화소들의 개략적인 평면도.
도 3은 도 2의 A-B를 절단한 개략적인 단면도.
도 4 및 도 5는 본 발명의 제1 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 6 및 도 7은 본 발명의 제2 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 8는 본 발명의 제3 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 9 내지 도 11은 화소 전극이 보조 전극을 구비하지 않은 경우 전계왜곡을 나타낸 도면.
도 12 내지 도 14 그리고 도 16 내지 도 18은 화소 전극이 보조 전극을 구비한 경우 전계왜곡을 나타낸 도면.
도 15 및 도 19는 보조 전극을 구비한 화소 전극의 구동 전압에 따른 투과율을 레퍼런스와 비교한 실험 데이터.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view showing a liquid crystal display device including an array substrate according to an embodiment of the present invention. Fig.
2 is a schematic plan view of sub-pixels of the array substrate 101. Fig.
3 is a schematic cross-sectional view taken along line AB of Fig.
4 and 5 are plan views of a pixel electrode and an auxiliary electrode on an array substrate according to a first embodiment of the present invention;
6 and 7 are plan views of a pixel electrode and an auxiliary electrode on an array substrate according to a second embodiment of the present invention.
8 is a plan view of a pixel electrode and an auxiliary electrode on an array substrate according to a third embodiment of the present invention.
9 to 11 are diagrams showing electric field distortion when the pixel electrode does not have an auxiliary electrode.
FIGS. 12 to 14 and FIGS. 16 to 18 are diagrams showing the electric field distortion when the pixel electrode is provided with the auxiliary electrode. FIG.
15 and 19 are experimental data comparing the transmittance according to the driving voltage of the pixel electrode having the auxiliary electrode with the reference.

이하, 본 발명의 실시예에 의한 어레이 기판 및 이를 포함하는 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.Hereinafter, an array substrate according to an embodiment of the present invention and a liquid crystal display device including the same will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of an apparatus may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification. The dimensions and relative sizes of the layers and regions in the figures may be exaggerated for clarity of illustration.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. &Quot; comprise "and / or" comprising ", as used in the specification, means that the presence of stated elements, Or additions.

도 1은 본 발명의 실시예에 따른 어레이기판을 포함하는 액정표시장치를 나타낸 도면이다.1 is a view illustrating a liquid crystal display device including an array substrate according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치(10)는 표시패널(100), 타이밍 콘트롤러(200), 데이터 구동회로(300) 및 게이트 구동회로(400)를 구비한다.Referring to FIG. 1, a liquid crystal display 10 according to an exemplary embodiment of the present invention includes a display panel 100, a timing controller 200, a data driving circuit 300, and a gate driving circuit 400.

표시패널(100)은 두 장의 기판 사이에 배치된 액정분자들을 구비한다. 이 표시패널(100)에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 m*n (m, n은 양의 정수)개의 서브 화소 영역이 정의되고 상기 서브 화소 영역 각각에 액정셀들(Clc)이 배치된다.The display panel 100 has liquid crystal molecules disposed between two substrates. In this display panel 100, m * n (m, n is a positive integer) sub-pixel regions are defined in a matrix form by the intersection structure of the data lines D1 to Dm and the gate lines G1 to Gn And liquid crystal cells Clc are arranged in each of the sub pixel regions.

또한 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 서브 화소 영역는 제1 색을 표시하는 제1 서브 화소, 제2 색을 표시하는 제2 서브 화소, 제3 색을 표시하는 제3 서브 화소를 포함할 수 있고 추가적으로 제4 색을 표시하는 제4 서브 화소를 포함할 수 있다. 상기 제1 내지 제3 서브 화소는 레드, 그린 및 블루 컬러를 표시할 수 있고, 상기 제4 서브 화소는 화이트 컬러를 표시할 수 있다.The sub pixel region defined by the intersection of the plurality of gate lines and the plurality of data lines includes a first sub pixel displaying a first color, a second sub pixel displaying a second color, a third sub pixel displaying a third color Pixels that may include pixels and additionally display a fourth color. The first through third sub-pixels may display red, green, and blue colors, and the fourth sub-pixel may display a white color.

표시패널(100)의 어레이 기판(101)에는 m 개의 데이터라인들(D1 내지 Dm), n개의 게이트라인들(G1 내지 Gn), 공통라인(CL), TFT(Thin Film Transister, 박막 트랜지스터, T), TFT들에 각각 접속된 액정셀(Clc)의 화소 전극(110), 공통전극(120) 및 스토리지 커패시터(Cst) 등을 포함한 서브 화소가 형성될 수 있고, 상기 표시패널(100)의 컬러필터 기판(102) 상에는 블랙매트릭스 및 컬러필터가 형성될 수 있다. 그리고 상기 표시패널(100)의 컬러필터 기판(102)과 어레이 기판(101) 각각에는 편광판이 부착될 수 있고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다.M data lines D1 to Dm, n gate lines G1 to Gn, a common line CL, a thin film transistor (TFT), a thin film transistor T Pixels including the pixel electrode 110, the common electrode 120, and the storage capacitor Cst of the liquid crystal cell Clc connected to the TFTs may be formed and the color of the color of the display panel 100 On the filter substrate 102, a black matrix and a color filter may be formed. A polarizing plate may be attached to each of the color filter substrate 102 and the array substrate 101 of the display panel 100 and an alignment layer may be formed on the inner surface of the color filter substrate 102 and the array substrate 101 to set a pretilt angle of the liquid crystal.

데이터 구동회로(300)는 다수의 데이터 드라이버 집적회로들을 구비할 수 있다. 데이터 구동회로(300)는 타이밍 콘트롤러(200)의 제어 하에 디지털 비디오 데이터(mRGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 상기 다수의 데이터 드라이버 집적회로들 각각은 복수개로 그룹화된 데이터 라인(D1 내지 Dm) 각각에 데이터 신호를 제공할 수 있다. 따라서 액정표시장치의 해상도에 따라서 상기 데이터 드라이버 집적회로들의 그룹화 정도에 따라서도 상기 데이터 드라이버 집적회로들의 개수는 달라질 수 있다. 그리고 상기 데이터 구동회로(300)는 소스 출력 인에이블신호(SOE)가 로우 논리로 유지되는 각 수평기간 동안 데이터전압을 데이터라인들(D1 내지 Dm)에 공급할 수 있다. 또한 상기 데이터 드라이버 집적회로들은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합될 수 있다.The data driving circuit 300 may include a plurality of data driver ICs. The data driving circuit 300 latches the digital video data mRGB under the control of the timing controller 200 and converts the digital video data into an analog positive / negative gamma compensation voltage to generate a positive / negative data voltage do. Each of the plurality of data driver ICs may provide a data signal to each of a plurality of grouped data lines D1 to Dm. Therefore, the number of the data driver integrated circuits may vary according to the degree of grouping of the data driver integrated circuits according to the resolution of the liquid crystal display device. The data driving circuit 300 may supply a data voltage to the data lines D1 to Dm during each horizontal period in which the source output enable signal SOE is held in the low logic state. The data driver integrated circuits may be mounted on a TCP (Tape Carrier Package) and bonded to an array substrate 101 of a display panel 100 by a TAB (Tape Automated Bonding) process.

게이트 구동회로(400)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼 등을 포함한다. 게이트 구동회로(400)는 타이밍 콘트롤러(200)의 제어 하에 대략 1 수평기간의 펄스폭을 가지는 게이트 신호들을 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트 구동회로(400)는 TCP 상에 실장되어 TAB 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합되거나, 또는 GIP(Gate driver In Panel) 공정에 의해 화소 어레이와 동시에 어레이 기판(101) 상에 직접 형성될 수 있다.The gate driving circuit 400 includes a level shifter for converting an output signal of the shift register and a shift register into a swing width suitable for driving the TFT of the liquid crystal cell and an output buffer connected between the level shifter and the gate lines G1 to Gn . The gate driving circuit 400 sequentially supplies gate signals having a pulse width of approximately one horizontal period to the gate lines G1 to Gn under the control of the timing controller 200. [ The gate driver circuit 400 is mounted on the TCP and bonded to the array substrate 101 of the display panel 100 by a TAB process or is connected to the array substrate 101 ). ≪ / RTI >

타이밍 콘트롤러(200)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 mRGB 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 구동회로(300)에 공급한다. 타이밍 콘트롤러(200)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력 받아 데이터 구동회로(300)와 게이트 구동회로(400)의 동작 타이밍을 제어하기 위한 제어신호들(GCS, DCS)을 발생한다. 그리고 표시패널(100)이 화이트 컬러를 표시하는 제4 서브화소를 포함하는 경우 디지털 비디오 데이터(RGB)를 mRGBW 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 구동회로(300)에 공급할 수 있다.The timing controller 200 converts digital video data (RGB) input from a system board (not shown) into mRGB video data, rearranges the mRGB video data in accordance with the display panel 100, and supplies the rearranged data to the data driving circuit 300. The timing controller 200 receives a timing signal such as a vertical / horizontal synchronizing signal (Vsync, Hsync), a data enable signal and a clock signal (CLK) from the system board and supplies the timing signal to the data driving circuit 300 and the gate driving circuit (GCS, DCS) for controlling the operation timing of the memory device (400). When the display panel 100 includes a fourth sub-pixel for displaying white color, the digital video data RGB is converted into mRGBW video data and rearranged in accordance with the display panel 100 to be supplied to the data driving circuit 300 Can supply.

게이트 구동회로(400)를 제어하기 위한 게이트 타이밍 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(400)의 출력을 제어한다.The gate timing control signal GCS for controlling the gate driving circuit 400 includes a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal Gate Output Enable, GOE) and the like. The gate start pulse (GSP) is generated once at the same time as the start of the frame period for one frame period to generate the first gate pulse. The gate shift clock GSC shifts the gate start pulse GSP with a clock signal commonly inputted to a plurality of stages constituting the shift register. The gate output enable signal GOE controls the output of the gate drive circuit 400. [

데이터 구동회로(300)를 제어하기 위한 데이터 타이밍 제어신호(DCS)로는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 수직 극성제어신호(Polarity, POL) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(300)의 데이터 샘플링 시작 타이밍을 제어하는 신호이며, 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 대응하여 데이터 구동회로(300)를 구성하는 각 IC에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 또한, 수직 극성제어신호(Polarity, POL)는 데이터 구동회로(300)에서 출력되는 데이터 전압을 게이트라인들(G1 내지 Gn)별로 수직 극성 반전 타이밍을 제어하고, 소스 출력 인에이블신호(SOE)는 데이터 구동회로(300)의 출력 타이밍을 제어하는 역할을 한다. 상기 데이터 구동회로(300)는 타이밍 콘트롤러(200)의 제어에 따라 입력되는 mRGB DATA를 래치한다. 그리고 수직 극성제어신호(Polarity, POL)를 아날로그 정극성 또는 부극성 감마보상전압(GAMMA)으로 변환하여 모든 데이터 라인(D1 내지 Dm)을 통해 동시에 표시패널(100)로 출력한다. 구체적으로 상기 데이터 구동회로(300)는 타이밍 콘트롤러(200)로부터 제공되는 수직 극성제어신호(POL)가 하이 논리일 때 데이터 구동회로(300)에서 출력되는 데이터 전압의 극성을 정극성으로 할 수 있고, 로우 논리일 때 데이터 구동회로(300)에서 출력되는 데이터 전압의 극성을 부극성으로 할 수 있다. 그리고 상기 수직 극성제어신호(POL)에 의하여 수직라인 단위로 극성을 반전할 수 있다.A source start pulse (SSP), a source sampling clock (SSC), a vertical polarity control signal (Polarity), and a polarity control signal (POL) are used as a data timing control signal DCS for controlling the data driving circuit 300 A source output enable signal (SOE), and the like. The source start pulse SSP is a signal for controlling the data sampling circuit start timing of the data driving circuit 300 and the source sampling clock SSC is a signal for controlling the rising or falling edge of each IC And is a clock signal for controlling sampling timing of data. The vertical polarity control signal POL controls the vertical polarity inversion timing of the data voltage output from the data driving circuit 300 for each of the gate lines G1 to Gn and the source output enable signal SOE And controls the output timing of the data driving circuit 300. The data driving circuit 300 latches the input mRGB DATA under the control of the timing controller 200. And converts the vertical polarity control signal Pol to an analog positive or negative gamma compensation voltage GAMMA and outputs the same to the display panel 100 through all the data lines D1 to Dm. Specifically, the data driving circuit 300 can set the polarity of the data voltage output from the data driving circuit 300 to be positive when the vertical polarity control signal POL provided from the timing controller 200 is high logic , And the polarity of the data voltage output from the data driving circuit 300 at the time of the low logic can be negative. The polarity can be inverted in units of vertical lines by the vertical polarity control signal POL.

도 2는 어레이 기판(101)의 서브 화소들의 개략적인 평면도이고, 도 3은 도 2의 A-B를 절단한 개략적인 단면도이다.FIG. 2 is a schematic plan view of sub-pixels of the array substrate 101, and FIG. 3 is a schematic cross-sectional view taken along line A-B of FIG.

도 2 및 도 3을 참조하면, 어레이 기판(101)은 투명한 절연기판이 될 수 있고, 상기 어레이 기판(101) 상에 제1 방향을 따라 연장된 데이터 라인(DL)과 상기 어레이 기판(101) 상에 제2 방향을 따라 연장되고 상기 데이터 라인(DL)과 교차하는 게이트 라인(GL)을 포함할 수 있다. 상기 데이터 라인(DL)은 서브 화소 영역들 간의 경계 영역에서 꺾이는 구조를 가져 제1 방향을 따라 지그재그 형상을 가질 수 있다. 따라서 제2 방향인 제1 수평라인 상의 제1 서브 화소 영역들(101a)과 상기 제1 서브 화소 영역들(101a)과 제1 방향인 수직라인으로 상기 제1 수평라인과 인접한 제2 수평라인 상의 제2 서브 화소 영역들(101b) 사이의 경계 영역 부근에서 상기 데이터 라인(DL)은 꺾이는 형상을 가질 수 있다. 그리고 상기 어레이 기판(101)은 제1 방향을 따라 연장된 공통라인(CL)과 상기 공통라인(CL)과 전기적으로 연결되는 대면적의 공통전극(120), 상기 다수의 데이터 라인(DL)과 상기 다수의 게이트 라인(GL)의 교차 지점에 마련되고, 상기 게이트 라인(GL)으로부터 연장된 게이트 전극(GE)과 액티브층(ACT), 상기 데이터 라인(DL)으로부터 연장된 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 박막트랜지스터(T) 및 상기 박막트랜지스터(T)와 전기적으로 연결되고 상기 대면적의 공통전극(120)과 오버랩된 화소 전극(110)을 포함할 수 있다. 그리고 상기 공통 전극(120)은 통 전극으로 형성되고 상기 공통 전극(120) 상부에 패턴 전극인 화소 전극(110)이 배치될 수 있다. 그리고 상기 화소 전극(110)으로부터 연장된 제1 보조 전극(131)을 포함할 수 있다. 그리고 어레이기판(101)의 제1 절연층(130) 상에는 공통전극(120)이 배치되고, 상기 공통전극(120) 상에는 제2 절연층(140)이 배치되고, 상기 제1 절연층(140) 상에는 제1 보조 전극(131)과 화소 전극(110)이 배치될 수 있다. 이와 같이 상기 공통 전극(120)와 상기 화소 전극(110)이 어레이 기판(101) 상에 배치되지만 제2 절연층(140)을 사이에 두고 서로 다른 층에 배치되고, 상기 화소 전극(110)이 상기 공통 전극(120)보다 높은 층에 배치되는 화소 전극 탑(TOP) 구조가 될 수 있다.2 and 3, the array substrate 101 may be a transparent insulating substrate, and may include a data line DL extending along the first direction on the array substrate 101, And a gate line GL extending along the second direction and intersecting the data line DL. The data line DL may have a zigzag shape along the first direction because the data line DL has a structure bent in the boundary region between the sub pixel regions. Accordingly, the first sub-pixel regions 101a on the first horizontal line and the second sub-pixel regions 101a on the second horizontal line adjacent to the first horizontal line in the first direction, The data line DL may have a bent shape in the vicinity of a boundary region between the second sub pixel regions 101b. The array substrate 101 includes a common line CL extending along a first direction and a common electrode 120 having a large area electrically connected to the common line CL, A gate electrode GE and an active layer ACT extending from the gate line GL and a source electrode SE extending from the data line DL are provided at intersections of the plurality of gate lines GL, And a drain electrode DE and a pixel electrode 110 electrically connected to the thin film transistor T and overlapped with the common electrode 120 having a large area. The common electrode 120 is formed as a common electrode, and the pixel electrode 110, which is a pattern electrode, may be disposed on the common electrode 120. And a first auxiliary electrode 131 extending from the pixel electrode 110. A common electrode 120 is disposed on the first insulating layer 130 of the array substrate 101. A second insulating layer 140 is disposed on the common electrode 120. The first insulating layer 140, The first auxiliary electrode 131 and the pixel electrode 110 may be disposed on the first auxiliary electrode 131. Although the common electrode 120 and the pixel electrode 110 are disposed on the array substrate 101 but are disposed on different layers with the second insulating layer 140 interposed therebetween, (TOP) structure disposed on a layer higher than the common electrode (120).

이와 같이 화소 전극 탑 구조에서는 상기 화소 전극(110)보다 더 넓은 면적을 가진 공통 전극(120)이 상기 화소 전극(110)의 하부면에 배치되므로, 상기 공통 전극(120)이 상기 화소 전극(110)보다 높은 층에 배치되는 공통 전극 탑 구조에서보다 제2 절연층(140)의 두께를 더 감소시킬 수 있다. 구체적으로 화소 전극(110)은 공통 전극(120)보다 작은 면적을 차지하므로 탑 구조에서는 화소 전극(110)이 배치되지 않은 제1 절연층(130) 상의 제2 절연층(140)의 두께가 두꺼워지기 때문이다. 그리고 상기 제2 절연층(140)의 두께를 감소시킴으로써 제2 절연층(140) 상의 전계가 강해지므로 구동 전압을 감소시킬 수 있어 소비 전력 저감 및 동일 구동 전압 하에서도 높은 전계를 형성함으로써 액정의 응답 속도를 향상시킬 수 있는 이점이 있다.Since the common electrode 120 having a larger area than the pixel electrode 110 is disposed on the lower surface of the pixel electrode 110 in the pixel electrode top structure, The thickness of the second insulating layer 140 can be further reduced than in the common electrode top structure. Specifically, since the pixel electrode 110 occupies a smaller area than the common electrode 120, the thickness of the second insulating layer 140 on the first insulating layer 130 on which the pixel electrode 110 is not disposed is thick in the top structure It is because. Since the electric field on the second insulating layer 140 is strengthened by reducing the thickness of the second insulating layer 140, the driving voltage can be reduced, so that a high electric field is formed even under the same driving voltage, There is an advantage that speed can be improved.

상기 화소 전극(110)과 상기 공통 전극(120)은 서로 오버랩되고, 상기 화소 전극(110)은 슬릿인 개구부(115)를 가짐으로써 패턴(pattern) 전극이 될 수 있다. 그리고 상기 개구부(115)인 슬릿은 상기 화소 전극(110)의 연장부(112; 후술)와 대응하는 형상을 가질 수 있다.The pixel electrode 110 and the common electrode 120 may overlap each other and the pixel electrode 110 may have a slit-like opening 115 to form a pattern electrode. The slit, which is the opening 115, may have a shape corresponding to the extension 112 of the pixel electrode 110 (described later).

한편 서로 다른 층에 배치된 화소 전극(110)과 공통 전극(120) 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극(110)의 개구부(115) 상에서 스토리지 커패시터(Cst)가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다. On the other hand, the efficiency of light emission can be increased according to the fringe field driving between the pixel electrode 110 and the common electrode 120 disposed on different layers. Since the storage capacitor Cst can be formed on the opening 115 of the pixel electrode 110, an extra storage capacitor is not required, and high resolution and high resolution of a good viewing angle characteristic can be realized.

또한 상기 제1 절연층(130)은 유기절연층이 될 수 있다. 상기 제1 절연층(130)은 유기물질로 구성함으로써 예를 들어 화소 전극(110)과 데이터 라인(DL) 사이의 커패시턴스와 같은 기생 커패시턴스를 감소시킬 수 있으므로 제2 절연층(140)의 두께를 감소시킬 수 있다. 그리고 상기 제2 절연층(140)의 두께를 감소시킴에 따라 화소 전극(110)와 공통 전극(120) 사이에 전계를 형성하기 위한 구동 전압을 감소시켜 소비 전력을 저감할 수 있다.The first insulating layer 130 may be an organic insulating layer. The first insulating layer 130 may be formed of an organic material to reduce a parasitic capacitance such as a capacitance between the pixel electrode 110 and the data line DL so that the thickness of the second insulating layer 140 . As the thickness of the second insulating layer 140 is reduced, a driving voltage for forming an electric field between the pixel electrode 110 and the common electrode 120 may be reduced to reduce power consumption.

또한 서브 화소들은 싱글 도메인(single domain) 구조를 가질 수 있다. 상기 서브 화소들 각각이 싱글 도메인 구조를 가짐으로써 액정은 하나의 방향으로 회전할 수 있다. 이와 같이 서브 화소들이 듀얼 도메인(dual domain)이 아닌 싱글 도메인 구조를 가짐으로써 듀얼 도메인의 경계 영역에서 발생하는 전계왜곡(disclination) 현상에 따라 투과율 감소 문제를 해결할 수 있다.In addition, the sub-pixels may have a single domain structure. Each of the sub-pixels has a single domain structure, so that the liquid crystal can be rotated in one direction. As described above, since the sub-pixels have a single domain structure rather than a dual domain, the transmittance reduction problem can be solved according to the disclination phenomenon occurring in the boundary region of the dual domain.

한편 액정은 positive 및 negative 타입으로 구분될 수 있고, 본 발명의 액정표시장치에 적용되는 액정은 negative 타입이 될 수 있다. 이와 같이 negative 타입의 액정을 적용함에 따라 높은 뒤틀림(twist)와 낮은 틸트 각(tilt angle)을 실현함으로써 투과율을 향상시킬 수 있다.On the other hand, the liquid crystal may be classified into positive and negative types, and the liquid crystal applied to the liquid crystal display of the present invention may be a negative type. By applying the negative type liquid crystal in this way, the transmittance can be improved by realizing a high twist and a low tilt angle.

도 4 및 도 5는 본 발명의 제1 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이고, 도 6 및 도 7은 본 발명의 제2 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이며, 도 8는 본 발명의 제3 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이다.FIGS. 4 and 5 are plan views of a pixel electrode and an auxiliary electrode on the array substrate according to the first embodiment of the present invention. FIGS. 6 and 7 are cross- 8 is a plan view of a pixel electrode and an auxiliary electrode on an array substrate according to a third embodiment of the present invention.

도 4 및 도 5를 참조하면, 제1 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 컨텍부(111), 연장부(112)를 포함하고, 상기 컨텍부(111)는 컨텍홀을 통하여 드레인 전극(DE)과 전기적으로 연결되는 영역으로, 사각형 형상을 가질 수 있다. 그리고 상기 연장부(112)는 상기 컨텍부(111)로부터 분기된 화소 전극(110)의 일부 영역으로써 상기 컨텍부(111)로부터 연장되어 형성될 수 있고, 상기 연장부(112)는 상기 컨텍부(111)로부터 연장된 제1 연장부(113)와 상기 제1 연장부(113)로부터 연장된 제2 연장부(114)을 포함할 수 있다. 상기 제1 연장부(113)는 상기 컨텍부(111)로부터 좌측 또는 우측으로 꺾이면서 연장되고 상기 제2 연장부(114)는 상기 제1 연장부(113)로부터 상기 제1 연장부(113)가 꺾인 방향과 동일한 방향으로 상기 제2 연장부(114)보다 더 많이 꺾이면서 형성될 수 있다. 그리고 블랙매트릭스(BM)와 대응하지 않는 발광 영역 상에서 상기 화소 전극(110)이 싱글 도메인 구조를 가질 수 있도록, 상기 제1 연장부(113)와 상기 제2 연장부(114)의 경계 영역은 상기 블랙매트릭스(BM)와 대응하는 영역 내부가 될 수 있다.4 and 5, the pixel electrode 110 on the array substrate 101 according to the first embodiment includes a contact portion 111 and an extension portion 112, And is electrically connected to the drain electrode DE through a hole, and may have a rectangular shape. The extended portion 112 may extend from the contact portion 111 as a part of the pixel electrode 110 branched from the contact portion 111 and the extended portion 112 may be formed to extend from the contact portion 111. [ A first extension portion 113 extending from the first extension portion 111 and a second extension portion 114 extending from the first extension portion 113. The first extension 113 extends from the contact part 111 to the left or right and the second extension 114 extends from the first extension 113 to the first extension 113, The second extending portion 114 may be formed by bending more than the second extending portion 114 in the same direction as the bent direction. The boundary region between the first extension portion 113 and the second extension portion 114 may be formed in the light emitting region that does not correspond to the black matrix BM so that the pixel electrode 110 has a single domain structure. It may be within the area corresponding to the black matrix BM.

그리고 상기 연장부(112)는 기수번째 수평 라인 상에서 좌측으로 기울어지며 배치될 수 있고, 우수번째 수평 라인 상에서는 우측으로 기울어지며 배치될 수 있다. 또한 상기 연장부(112)가 우수번째 수평 라인 상에서 우측으로 기울어진 경우 기수번째 수평 라인 상에서는 좌측으로 기울어지며 배치되므로, 기수번째 및 우수번째 수평 라인 상의 연장부들 각각은 꺾이는 방향이 서로 반대가 될 수 있다. 그리고 연장부(112)의 꺾이는 방향에 대응하여 데이터 라인(DL)로 기울러지며 배치될 수 있다. 이와 같이 수평 라인 상의 서브 화소들은 수직 방향으로 교대로 좌측 또는 우측으로 꺾이며 배치되도록 함으로써 수평 라인 간의 전계왜곡의 상쇄를 통해 투과율을 균일하게 유지할 수 있는 이점이 있다.The extension 112 may be arranged to be tilted to the left on the odd-numbered horizontal line and may be arranged to be tilted to the right on the even-numbered horizontal line. When the extension 112 is tilted to the right on the odd-numbered horizontal line, the extended portions 112 are arranged to be tilted to the left on the odd-numbered horizontal line, so that the extension portions on the odd- have. And may be arranged to be tilted to the data line DL corresponding to the folding direction of the extension 112. In this manner, the sub-pixels on the horizontal line are folded and arranged alternately to the left or right in the vertical direction, so that the transmittance can be uniformly maintained by canceling the electric field distortion between the horizontal lines.

상기 컨텍부(111)와 상기 연장부(112)는 동일 공정으로 일체로 형성될 수 있고, 상기 연장부(112)에는 개구부(115)가 형성됨으로써 패턴 형상을 가질 수 있다. 도면 상으로 상기 개구부(115)가 하나 형성되어 있으나 이에 한정되는 것은 아니고 복수개로 형성될 수 있고, 상기 개구부(115)는 상기 연장부(112)의 형상에 대응하는 형상을 가질 수 있다. 그리고 화소 전극(110)은 제1 보조 전극(131)을 더 포함할 수 있고, 상기 제1 보조 전극(131)은 상기 컨텍부(111)로부터 분기되어 형성될 수 있고, 화소 전극(110)의 일부를 이룰 수 있다. 특히 상기 제1 보조 전극(131)은 연장부(112)의 가장자리 영역 중에서도 컨텍부(111)와 연장부(112)의 경계 영역에서 상기 컨텍부(111)로부터 상기 연장부(112)의 연장된 방향과 같은 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 표시패널(100)을 기준으로 상부 방향으로 연장된 경우, 상기 제1 보조 전극(131)은 상부 방향으로 연장될 수 있다. 이와 같이 상기 제1 보조 전극(131)을 상기 연장부(112)의 꺾이는 방향과 대응하는 방향으로 기울어지도록 하여 연장부(112)와 컨텍부(111) 사이의 경계 영역에서 전기적 토크 에너지를 상승시켜 상기 경계 영역과 상기 경계 영역의 인접 영역의 상의 액정의 회전의 균형을 이루도록 할 수 있다.The contact part 111 and the extension part 112 may be integrally formed by the same process and the opening part 115 may be formed in the extension part 112 to have a pattern shape. The opening 115 may be formed in a plurality of openings 115, but the opening 115 may have a shape corresponding to the shape of the extension 112. The pixel electrode 110 may further include a first auxiliary electrode 131. The first auxiliary electrode 131 may be branched from the contact portion 111 and may be connected to the pixel electrode 110, Some can be achieved. The first auxiliary electrode 131 may extend from the contact portion 111 in the boundary region between the contact portion 111 and the extended portion 112 of the extended portion 112, Direction as shown in FIG. That is, when the extended portion 112 extends in the upper direction with respect to the display panel 100, the first auxiliary electrode 131 may extend upward. The first auxiliary electrode 131 is inclined in a direction corresponding to the bending direction of the extending portion 112 to increase the electric torque energy in the boundary region between the extending portion 112 and the contact portion 111 It is possible to balance the rotation of the liquid crystal on the boundary region and the adjacent region of the boundary region.

상기 제1 연장부(113)는 게이트 라인(GL)과 수직한 법선(H)을 기준으로 좌측 또는 우측으로 예각인 a각도로 꺾이면서 컨텍부(111)로부터 연장될 수 있다. 그리고 상기 a 각도는 5 내지 9도가 될 수 있고, 전계왜곡을 고려하여 바람직하게는 7도가 될 수 있다. 이 경우 7도는 정확히 7도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 7도가 되는 것도 지칭한다. 그리고 상기 제2 연장부(114)는 법선(H)을 기준으로 상기 a각도보다 큰 각도로 상기 제2 연장부(113)로부터 꺾일 수 있다.The first extension 113 may extend from the contact portion 111 by being bent at an acute angle to the left or right at a normal line H perpendicular to the gate line GL. The angle a may be 5 to 9 degrees, and preferably 7 degrees in consideration of the electric field distortion. In this case, 7 degrees refers not only to exactly 7 degrees but also to about 7 degrees in consideration of process errors. The second extending portion 114 may be bent from the second extending portion 113 at an angle larger than the a angle with respect to the normal H.

상기 제1 보조 전극(131)은 상기 연장부(112)와 동일한 방향으로 연장될 수 있고, 컬러필터 기판에 배치된 블랙 매트릭스(BM)와 대응하는 어레이 기판(101)의 점선으로 표시된 영역 상에 배치될 수 있다. 즉 상기 제1 보조 전극(131)은 블랙 매트릭스(BM)와 마주할 수 있다. 구체적으로 상기 어레이 기판(101)과 대향하고 블랙매트릭스(BM) 및 컬러 필터(CF)를 구비한 컬러필터 기판(102)에 있어서, 상기 어레이 기판(101)은 상기 블랙매트릭스(BM)와 마주하는 제1 영역과 상기 컬러 필터(CF)와 마주하는 제2 영역으로 분할되고, 상기 컨텍부(111)와 제1 보조 전극(131)은 상기 제1 영역 내에 배치될 수 있고, 상기 연장부(112)는 상기 제1 및 제2 영역을 대응하며 배치될 수 있다. 이와 같이 제1 보조 전극(131)이 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다. 상기 제1그리고 상기 제1 보조 전극(131)은 상기 연장부(112)가 도 2의 제1 서브 화소 영역들(101a)의 서브 화소 상의 화소 전극과 같이 좌측으로 꺾인 경우 컨텍부(111)의 상부의 좌측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 좌측 모서리 영역에 형성될 수 있고, 상기 연장부(112)가 도 2의 제2 서브 화소 영역들(101b)의 서브 화소 상의 화소 전극과 같이 우측으로 꺾인 경우 컨텍부(111)의 상부의 우측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 우측 모서리 영역에 형성될 수 있다.The first auxiliary electrode 131 may extend in the same direction as the extending portion 112 and may be formed on a region indicated by a dotted line of the array substrate 101 corresponding to the black matrix BM disposed on the color filter substrate . That is, the first auxiliary electrode 131 may face the black matrix BM. Specifically, in the color filter substrate 102 having the black matrix (BM) and the color filter (CF) facing the array substrate 101, the array substrate 101 faces the black matrix BM The contact portion 111 and the first auxiliary electrode 131 may be disposed in the first region and the extension portion 112 May correspond to the first and second regions. In this way, the first auxiliary electrode 131 can be disposed in the first region to prevent the electric field distortion line formed in the non-light emitting region, which is the first region around the second region which is the light emitting region, from moving into the second region have. The first and the first auxiliary electrodes 131 may be formed in the same direction as the pixel electrodes on the sub pixels of the first sub pixel regions 101a of FIG. The extension part 112 can be formed in a left corner area of the upper part of the contact part 111, that is, a corner area of the contact part 111 and a contact part of the contact part 111 and the extension part 112, When the pixel electrode on the sub pixel of the second sub pixel region 101b of FIG. 2 is bent to the right side as in the pixel electrode on the sub pixel of the second sub pixel region 101b of FIG. 2, the right corner of the upper portion of the contact portion 111, May be formed in the right edge region adjacent to the point where the extension portion 111 and the extension portion 112 meet.

상기 제1 보조 전극(131)은 게이트 라인(GL)과 수직한 법선(H)을 기준으로 연장부(112)가 꺾인 방향과 동일한 방향으로 예각인 각도 b로 꺾일 수 있다. 상기 각도 b는 30도에서 60도가 될 수 있으나, 전계 왜곡을 고려하여 바람직하게는 45도가 될 수 있다. 이 경우 45도는 정확히 45도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 45도가 되는 것도 지칭한다.The first auxiliary electrode 131 may be bent at an acute angle b in the same direction as the extending direction of the extended portion 112 with respect to the normal H perpendicular to the gate line GL. The angle b may be from 30 degrees to 60 degrees, but it may preferably be 45 degrees in consideration of the electric field distortion. In this case, 45 degrees refers not only to 45 degrees but also to about 45 degrees in consideration of process errors.

도 6 및 도 7을 참조하면, 제2 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 제2 보조 전극(132)를 제외하고 제1 실시예와 동일하므로 제1 실시예와 동일한 구성과 동일한 효과에 대한 자세한 설명은 생략한다. 상기 화소 전극(110)은 제2 보조 전극(132)을 더 포함할 수 있고, 상기 제2 보조 전극(132)은 상기 컨텍부(111)로부터 분기되어 형성될 수 있고, 화소 전극(110)의 일부를 이룰 수 있다. 특히 상기 제2 보조 전극(132)은 연장부(112)의 가장자리 영역 중에서도 컨텍부(111)와 연장부(112)의 경계 영역에서 상기 컨텍부(111)로부터 상기 연장부(112)의 연장된 방향과 반대의 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 표시패널(100)을 기준으로 상부 방향으로 연장된 경우, 상기 제2 보조 전극(132)은 하부 방향으로 연장될 수 있다. 6 and 7, the pixel electrode 110 on the array substrate 101 according to the second embodiment is the same as the first embodiment except for the second auxiliary electrode 132, and therefore, the same as the first embodiment A detailed description of the same effect as the configuration is omitted. The pixel electrode 110 may further include a second auxiliary electrode 132. The second auxiliary electrode 132 may be branched from the contact portion 111 and may be formed on the pixel electrode 110, Some can be achieved. Particularly, the second auxiliary electrode 132 extends from the contact portion 111 in the boundary region between the contact portion 111 and the extended portion 112 in the edge region of the extended portion 112, Direction in a direction opposite to the direction of the arrow. That is, when the extending portion 112 extends in the upward direction with respect to the display panel 100, the second auxiliary electrode 132 may extend downward.

상기 제2 보조 전극(132)은 상기 연장부(112)와 다른 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 상부 방향으로 연장될 때 상기 제2 보조 전극(132)은 하부 방향으로 연장될 수 있다. 그리고 상기 제2 보조 전극(132)은 컬러필터 기판에 배치된 블랙 매트릭스(BM)와 대응하는 어레이 기판(101)의 점선으로 표시된 영역 상에 배치될 수 있다. 즉 상기 제2 보조 전극(132)은 블랙 매트릭스(BM)와 마주할 수 있다. 구체적으로 상기 어레이 기판(101)과 대향하고 블랙매트릭스(BM) 및 컬러 필터(CF)를 구비한 컬러필터 기판(102)에 있어서, 상기 어레이 기판(101)은 상기 블랙매트릭스(BM)와 마주하는 제1 영역과 상기 컬러 필터(CF)와 마주하는 제2 영역으로 분할되고, 상기 컨텍부(111)와 제2 보조 전극(132)은 상기 제1 영역 내에 배치될 수 있고, 상기 연장부(112)는 상기 제1 및 제2 영역을 대응하며 배치될 수 있다. . 이와 같이 제2 보조 전극(132)이 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다. 그리고 상기 제2 보조 전극(132)은 상기 연장부(112)가 도 2의 제1 서브 화소 영역들(101a)의 서브 화소 상의 화소 전극과 같이 좌측으로 꺾인 경우 컨텍부(111)의 하부의 우측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 우측 모서리 영역에 형성될 수 있고, 상기 연장부(112)가 도 2의 제2 서브 화소 영역들(101b)의 서브 화소 상의 화소 전극과 같이 우측으로 꺾인 경우 컨텍부(111)의 하부의 좌측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 좌측 모서리 영역에 형성될 수 있다. 이와 같이 상기 제2 보조 전극(132)을 상기 연장부(112)의 꺾이는 방향과 반대로 하부 방향 방향으로 기울어지도록 하여 상기 연장부(112)와 상기 제2 보조 전극(132)이 소정의 범위 내에서 평행하도록 하여 연장부(112)와 컨텍부(111) 사이의 경계 영역에서 전기적 토크 에너지를 상승시켜 상기 경계 영역과 상기 경계 영역의 인접 영역의 상의 액정의 회전의 균형을 이루도록 할 수 있다. 상기 제2 보조 전극(132)은 게이트 라인(GL)과 수직한 법선(H)을 기준으로 예각인 각도 b로 꺾일 수 있다. 상기 각도 b는 30도에서 60도가 될 수 있으나, 전계 왜곡을 고려하여 바람직하게는 45도가 될 수 있다. 이 경우 45도는 정확히 45도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 45도가 되는 것도 지칭한다.The second auxiliary electrode 132 may extend in a direction different from that of the extended portion 112. That is, the second auxiliary electrode 132 may extend downward when the extension 112 extends in the upward direction. The second auxiliary electrode 132 may be disposed on a region indicated by a dotted line of the array substrate 101 corresponding to the black matrix BM disposed on the color filter substrate. That is, the second auxiliary electrode 132 may face the black matrix BM. Specifically, in the color filter substrate 102 having the black matrix (BM) and the color filter (CF) facing the array substrate 101, the array substrate 101 faces the black matrix BM The contact portion 111 and the second auxiliary electrode 132 may be disposed in the first region and the extension portion 112 (112) may be divided into a first region and a second region facing the color filter CF, May correspond to the first and second regions. . In this manner, the second auxiliary electrode 132 can be disposed in the first region to prevent the electric field distortion line formed in the non-light emitting region, which is the first region around the second region which is the light emitting region, from moving into the second region have. The second auxiliary electrode 132 is formed on the lower right side of the contact part 111 when the extension part 112 is bent to the left side like the pixel electrode on the sub pixel of the first sub pixel area 101a in FIG. The edge portion of the contact portion 111 may be formed at a corner portion of the contact portion 111 adjacent to the contact portion of the contact portion 111 and the extension portion 112, When the contact portion 111 is deflected to the right side as the pixel electrode on the sub-pixel of the second sub-pixel region 101b, the contact portion 111 is formed in the left corner area of the lower portion of the contact portion 111, And the extension 112 may be formed in the left corner area adjacent to the point where the extension part 112 meets. The second auxiliary electrode 132 is inclined in the downward direction opposite to the direction of bending of the extended portion 112 so that the extended portion 112 and the second auxiliary electrode 132 are positioned within a predetermined range So that the electric torque energy is increased in the boundary region between the extended portion 112 and the contact portion 111 so as to balance the rotation of the liquid crystal on the boundary region and the adjacent region of the boundary region. The second auxiliary electrode 132 may be bent at an angle b which is an acute angle with respect to a normal H perpendicular to the gate line GL. The angle b may be from 30 degrees to 60 degrees, but it may preferably be 45 degrees in consideration of the electric field distortion. In this case, 45 degrees refers not only to 45 degrees but also to about 45 degrees in consideration of process errors.

또한 상기 제1 및 제2 보조 전극(131, 132)는 연장될 때 최대, 인접 서브 화소 영역 내의 블랙 매트릭스(BM) 대응 영역까지 연장될 수 있고, 인접 서브 화소 영역 중 투과 영역에 까지 연장되지 않도록 하여 인접 서브 화소 영역의 액정 구동에 영향을 방지할 수 있다.When the first and second auxiliary electrodes 131 and 132 are extended, the first and second auxiliary electrodes 131 and 132 may extend up to the black matrix (BM) corresponding region in the adjacent sub pixel region and may not extend to the transmissive region of the adjacent sub pixel region It is possible to prevent the influence on the liquid crystal driving of the adjacent sub pixel regions.

도 8을 참조하면, 제3 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 제1 및 제2 보조 전극(131, 132)를 제외하고 제1 및 제2 실시예와 동일하므로 제1 및 제2 실시예와 동일한 구성과 동일한 효과에 대한 자세한 설명은 생략한다. 상기 화소 전극(110)은 제1 및 제2 보조 전극(131, 132)을 더 포함할 수 있고, 상기 제1 및 제2 보조 전극(131, 132)은 제1 및 제2 실시예에서 각각 설명한 제1 및 제2 보조 전극(131, 132) 동일하게 상기 컨텍부(111)로부터 연장되어 형성될 수 있다.8, the pixel electrode 110 on the array substrate 101 according to the third embodiment is the same as the first and second embodiments except for the first and second auxiliary electrodes 131 and 132, 1 and the second embodiment will not be described in detail. The pixel electrode 110 may further include first and second auxiliary electrodes 131 and 132. The first and second auxiliary electrodes 131 and 132 may be formed of the same material as that described in the first and second embodiments The first and second auxiliary electrodes 131 and 132 may extend from the contact portion 111 in the same manner.

한편 상기 제1 및 제2 보조 전극(131, 132)은 바(bar) 타입의 형상을 가질 수 있다. 그리고 상기 제1 및 제2 보조 전극(131, 132)의 상기 컨텍부(111)로부터 연장된 길이는 상기 컨텍부(111)로부터 연장된 연장부(112)의 길이 보다 작을 수 있고, 이들의 연장된 길의 비는 1: 8 내지 12의 범위를 가질 수 있다.Meanwhile, the first and second auxiliary electrodes 131 and 132 may have a bar shape. The length of the first and second auxiliary electrodes 131 and 132 extending from the contact part 111 may be smaller than the length of the extended part 112 extending from the contact part 111, The ratio of the lengths of the first, second, and third layers may range from 1: 8 to 12.

도 9 내지 도 19를 참조하여, 보조 전극에 따른 전계 왜곡 개선 현상을 설명한다.The phenomenon of the improvement of the electric field distortion due to the auxiliary electrode will be described with reference to Figs. 9 to 19. Fig.

도 9 내지 도 11은 화소 전극이 보조 전극을 구비하지 않은 경우 전계왜곡을 나타낸 것이고, 도 12 내지 도 14 및 도 16 내지 도 18은 화소 전극이 보조 전극을 구비한 경우 전계왜곡을 나타낸 것이다. 그리고 도 15 및 도 19는 보조 전극을 구비한 화소 전극의 구동 전압에 따른 투과율을 레퍼런스와 비교한 실험 데이터이다.FIGS. 9 to 11 show the electric field distortion when the pixel electrode does not include the auxiliary electrode, and FIGS. 12 to 14 and FIGS. 16 to 18 show the electric field distortion when the pixel electrode includes the auxiliary electrode. 15 and 19 are experimental data comparing the transmittance according to the driving voltage of the pixel electrode having the auxiliary electrode with the reference.

도 9를 참조하면, 낮은 구동 전압 상태에서 표시된 영역에서 액정이 회전하지 못하거나 초기 상태를 유지하게 되어 전계왜곡에 따른 투과율이 저하된 영역이 발생하고, 도 10과 같이 피크(Peak) 구동 전압과 도 11과 같이 피크 초과 구동 전압이 됨에 따라 전계왜곡에 따른 투과율 저하 영역이 화살표 방향으로 상승하게 되어 결국 블랙매트릭스(BM)를 제외한 컬러필터(CF)와 대응하는 영역, 즉 투과 영역으로 상승하게 되어 발광 영역의 투과율이 저하될 수 있다.Referring to FIG. 9, in the low driving voltage state, the liquid crystal does not rotate or maintains the initial state in the displayed area, and the transmissivity is lowered due to the electric field distortion. As shown in FIG. 10, As shown in FIG. 11, the transmittance lowering region according to the electric field distortion rises in the arrow direction as the voltage exceeds the peak driving voltage, and the region rises to the region corresponding to the color filter CF excluding the black matrix BM, The transmittance of the light emitting region may be lowered.

구체적으로 전계왜곡에 따른 투과율 저하 현상을 설명하면, 초기상태를 유지하고 있는 액정 분자들이 어레이 기판(101)에서 발생하는 전계로 인하여 어레이 기판(101) 평면을 기준으로 액정층에 0도 방향의 횡전계만 인가되어야 하지만, 특정 너비, 높이로 제한되어 있는 사각 형태의 화소 전극(110) 구조로 인하여 화소 전극(110)의 상, 하부 경계 영역에는 0도 방향의 횡전계가 아닌 다른 방향(0~360도)의 전계가 발생하게 된다. 그리고 화소 전극(110) 내부에 0도 방향의 횡전계에 의하여 특정방향(기준 반시계방향: 이후부터 0도 전계에 의해 회전되는 액정은 반시계방향으로 회전하는 것으로 정의)으로 회전되는 액정분자와 0~360도 방향의 전계에 의하여 특정방향과 반대방향(기준 시계방향: 이후부터 0도 이외의 전계에 의해 회전되는 액정은 시계방향으로 회전하는 것으로 정의)으로 회전되는 액정분자가 발생하게 되며, 각각 다른 방향으로 회전되는 액정분자들의 영역의 중간 영역에는 어느 방향으로도 회전하지 않는 초기배향 방향 상태를 유지하는 액정 분자들이 존재하는 영역이 발생한다. 이 회전하지 않는 액정분자들에 의하여 서브 화소 내 투과율 감소가 발생하게 되며, 이 투과율이 발생하지 않는 영역 또는 영역 및 선인 전계왜곡라인이 발생할 수 있다. 상기 전계왜곡라인은 특정 전압 이상 및 고온과 같은 특정 조건에서 발생할 수 있고 전계왜곡라인이 발생한 뒤 전압 및 특정조건을 유지한 채 시간이 지나면 전계왜곡라인이 서브 화소 외부에서 내부로 이동하여 원하는 특정 투과율을 유지 못하고 투과율이 저하되어 해상도를 떨어뜨릴 수 있다. 또한 전계왜곡라인은 연장부(112)의 가장 자리 영역, 특히 컨텍부(111)와 연장부(112)의 경계 영역에서 발생하여, 구동 전압 상승에 따라 연장부(112) 내부, 즉 발광 영역 내부로 이동하게 되어 투과율을 떨어뜨리게 된다. 그러나 도 12의 낮은 구동 전압 상태와, 도 13의 피크 구동 전압 상태 그리고 도 14의 피크 초과 구동 전압 상태에서 확인할 수 있는 바와 같이 제1 보조 전극(131)에 의하여 상기 제1 보조 전극(131)의 배치된 영역 부근의 회전하지 않는 액정 분자가 있는 영역의 전기적 토크 에너지(Electrical Torque Energy)를 시계방향 및 반시계방향으로 회전하는 액정이 있는 영역의 전기적 토크 에너지 보다 강하게 만들어 전계왜곡에 따른 투과율 저항 영역이 이동하지 못하도록 제어할 수 있다. 따라서 도 15의 그래프와 같이 제1 보조 전극(131)을 구비하지 않은 기준(Ref.) 대비 제1 보조 전극(131)을 구비한 경우 투과율이 크게 향상되는 이점이 있다.Specifically, the liquid crystal molecules that maintain the initial state are shifted in the horizontal direction in the 0 degree direction with respect to the plane of the array substrate 101 due to the electric field generated in the array substrate 101 due to the electric field distortion However, due to the structure of the rectangular pixel electrode 110, which is limited to a specific width and height, the upper and lower boundary regions of the pixel electrode 110 are formed in a direction other than the transverse electric field in the 0 degree direction (0 - An electric field of 360 degrees is generated. The liquid crystal molecules are rotated in a specific direction (the reference counterclockwise direction: the liquid crystal rotated by the 0-degree electric field is defined as rotating in the counterclockwise direction) by the transverse electric field in the 0-degree direction inside the pixel electrode 110 The liquid crystal molecules are rotated by the electric field in the direction of 0 to 360 degrees in a direction opposite to the specific direction (the reference clockwise direction: the liquid crystal rotated by an electric field other than 0 degrees is defined as rotating clockwise) A region in which liquid crystal molecules are present that maintain the initial alignment direction state does not rotate in any direction occurs in the middle region of the region of liquid crystal molecules rotated in different directions. The non-rotating liquid crystal molecules cause a decrease in transmittance in the sub-pixel, and a region or region where the transmittance does not occur and a line of electric field distortion, which is a line, may occur. The electric field distortion line may occur under a specific condition such as a voltage higher than a specific voltage and a high temperature. After the electric field distortion line is generated and the voltage and the specific condition are maintained, the electric field distortion line moves from the outside to the inside of the sub- The transmittance may be lowered and the resolution may be lowered. In addition, the electric field distortion line is generated in the edge region of the extension portion 112, in particular, in the boundary region between the contact portion 111 and the extension portion 112, And the transmittance is lowered. However, as can be seen from the low drive voltage state of FIG. 12, the peak drive voltage state of FIG. 13, and the peak drive voltage state of FIG. 14, the first auxiliary electrode 131, The electrical torque energy in the region where the non-rotating liquid crystal molecules exist in the vicinity of the arranged region is made stronger than the electric torque energy in the region having the liquid crystal rotating in the clockwise and counterclockwise directions, Can not be moved. Therefore, when the first auxiliary electrode 131 is provided with respect to the reference (Ref.) Without the first auxiliary electrode 131 as shown in the graph of FIG. 15, the transmittance is greatly improved.

또한 도 16의 낮은 구동 전압 상태와, 도 17의 피크 구동 전압 상태 그리고 도 18의 피크 초과 구동 전압 상태에서 확인할 수 있는 바와 같이 제1 보조 전극(131)과 제2 보조 전극(132)를 함께 적용하는 경우도 마찬가지로 상기 제1 보조 전극(131)과 제2 보조 전극(132)이 배치된 영역 부근의 회전하지 않는 액정 분자가 있는 영역의 전기적 토크 에너지를 시계방향 및 반시계방향으로 회전하는 액정이 있는 영역의 전기적 토크 에너지 보다 강하게 만들어 전계왜곡에 따른 투과율 저항 영역이 블랙매트릭스(BM)가 대응하지 않는, 즉 컬러필터(CF) 영역의 발광 영역 내로 이동하지 못하도록 제어할 수 있다. 따라서 도 19의 그래프와 같이 제1 및 제2 보조 전극(131, 132)을 구비하지 않은 기준(Ref.) 대비 제1 및 제2 보조 전극(131, 132)을 구비한 경우 투과율이 크게 향상되는 이점이 있다.The first auxiliary electrode 131 and the second auxiliary electrode 132 are applied together as shown in the low driving voltage state of FIG. 16, the peak driving voltage state of FIG. 17, and the peak driving voltage state of FIG. The liquid crystal that rotates clockwise and counterclockwise the electric torque energy in the region where the liquid crystal molecules are not rotating near the region where the first auxiliary electrode 131 and the second auxiliary electrode 132 are disposed, It is possible to make the transmittance resistance region corresponding to the electric field distortion not to correspond to the black matrix BM, i.e. to prevent the black matrix BM from moving into the light emitting region of the color filter (CF) region. Therefore, when the first and second auxiliary electrodes 131 and 132 are provided with respect to the reference (Ref.) Without the first and second auxiliary electrodes 131 and 132 as shown in the graph of FIG. 19, There is an advantage.

또한 도 15 및 도 19에 비교에서 알 수 있듯이 제1 보조 전극(131)외에 제2 보조 전극(132)을 추가로 구비한 경우에 동일 전압 하에서 더 높은 투과율을 보이는 효과가 있다.15 and 19, when the second auxiliary electrode 132 is additionally provided in addition to the first auxiliary electrode 131, a higher transmittance can be obtained under the same voltage.

한편 도 15 및 도 19의 실험예에서 적용한 제1 및 제2 보조 전극(131, 132)의 예각 b와 c는 45도이고, 연장부(112)의 예각 a는 7도이며, 제1 및 제2 보조 전극(131, 132) 각각의 컨텍부(111)로부터 연장된 길이와 연장부(112)의 컨텍부(111)로부터 연장된 길이의 비는 1:10으로써, 구동 전압에 따라 최적의 투과율과 피크 초과 구동 전압에서 투과율이 떨어지는 현상을 고려하여 결정된 값이다.On the other hand, the acute angles b and c of the first and second auxiliary electrodes 131 and 132 used in the experiments of FIGS. 15 and 19 are 45 degrees, the acute angle a of the extended portion 112 is 7 degrees, The ratio of the length extending from the contact portion 111 of each of the two auxiliary electrodes 131 and 132 to the length extending from the contact portion 111 of the extended portion 112 is 1:10, And a phenomenon in which transmittance is lowered at an over-peak driving voltage.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 표시패널
110 화소 전극
111 컨텍부
112 연장부
113 제1 연장부
114 제2 연장부
115 슬릿, 개구부
120 공통 전극
130 제1 절연층
131 제1 보조 전극
132 제2 보조 전극
140 제2 절연층
200 타이밍 콘트롤러
300 데이터 드라이버
400 게이트 드라이버100 display panel
110 pixel electrode
111 Contact part
112 extension part
113 first extension portion
114 second extension portion
115 slit, opening
120 common electrode
130 first insulating layer
131 first auxiliary electrode
132 second auxiliary electrode
140 second insulation layer
200 timing controller
300 data driver
400 gate driver

Claims (20)

박막트랜지스터;
제1 절연층을 사이에 둔 공통 전극; 및 화소 전극;을 포함하고,
상기 화소 전극은,
상기 박막트랜지스터와 전기적으로 연결된 컨텍부;
상기 컨텍부로부터 연장되고 슬릿을 구비한 연장부; 및
상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제1 보조 전극;을 포함하는 어레이 기판.Thin film transistor;
A common electrode sandwiching the first insulating layer; And a pixel electrode,
Wherein:
A contact portion electrically connected to the thin film transistor;
An extension extending from the contact portion and having a slit; And
And a first auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extending portion. 제1 항에 있어서,
상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 제1 방향으로 꺾이며 상기 컨텍부로부터 연장된 어레이 기판.The method according to claim 1,
Wherein the extending portion and the first auxiliary electrode are bent in a first direction at an acute angle different from each other with respect to a normal to a gate line providing a gate signal to the thin film transistor and extending from the contact portion. 제2 항에 있어서,
상기 연장부 및 상기 제1 보조 전극은 상기 게이트 라인으로부터 멀어지는 방향으로 연장된 어레이 기판. 3. The method of claim 2,
Wherein the extending portion and the first auxiliary electrode extend in a direction away from the gate line. 제1 항에 있어서,
상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인과 가까워지는 방향으로 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제2 보조 전극;을 더 포함하는 어레이 기판.The method according to claim 1,
And a second auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extending portion in a direction approaching a gate line for providing a gate signal to the thin film transistor. 제1 항에 있어서,
상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 상기 연장부는 제1 방향으로 꺾이고, 상기 제2 보조 전극은 상기 제1 방향과 반대 방향인 제2 방향으로 상기 법선을 기준으로 예각을 이루며 꺾이며 상기 컨텍부로부터 연장된 어레이 기판.The method according to claim 1,
Wherein the extending portion and the first auxiliary electrode are bent in a first direction at an acute angle different from each other with respect to a normal line to a gate line providing a gate signal to the thin film transistor, And extending from the contact portion at an acute angle with respect to the normal line in a second direction opposite to the first direction. 제 5항에 있어서,
상기 제1 또는 제2 보조 전극의 상기 컨텍부로부터 연장된 길이는 상기 연장부의 상기 컨텍부로부터 연장된 길이보다 작은 어레이 기판.6. The method of claim 5,
Wherein a length of the first or second auxiliary electrode extending from the contact portion is smaller than a length extending from the contact portion of the extending portion. 제1 항에 있어서,
상기 박막트랜지스터와 상기 공통 전극 사이에 배치된 유기 절연층인 제2 절연층을 더 포함하는 어레이 기판.The method according to claim 1,
And a second insulating layer that is an organic insulating layer disposed between the thin film transistor and the common electrode. 박막트랜지스터; 및
상기 박막트랜지스터의 일 부분과 전기적으로 연결되는 컨텍부와 상기 컨텍부로부터 연장된 연장부 그리고 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 보조 전극을 포함한 화소 전극;을 포함하는 어레이 기판.Thin film transistor; And
A pixel electrode including a contact portion electrically connected to a part of the thin film transistor, an extending portion extending from the contact portion, and an auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extending portion, Board. 제8 항에 있어서,
상기 어레이 기판은 상기 어레이 기판과 마주하는 컬러필터 기판 상의 블랙매트릭스와 대응하는 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함하고,
상기 보조 전극은 상기 제1 영역 내에 배치되는 어레이 기판.9. The method of claim 8,
Wherein the array substrate includes a first region corresponding to a black matrix on a color filter substrate facing the array substrate and a second region excluding the first region,
And the auxiliary electrode is disposed in the first region. 제8 항에 있어서,
제1 및 제2 절연층; 및 상기 제1 및 제2 절연층 사이에 배치되고 상기 화소 전극과 마주하는 공통 전극;을 더 포함하고,
상기 화소 전극은 상기 제2 절연층 상에 배치되고, 상기 공통 전극과 오버랩되는 어레이 기판.9. The method of claim 8,
First and second insulating layers; And a common electrode disposed between the first and second insulating layers and facing the pixel electrode,
Wherein the pixel electrode is disposed on the second insulating layer and overlaps with the common electrode. 제8 항에 있어서,
상기 연장부는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 제1 예각으로 상기 컨텍부로부터 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.9. The method of claim 8,
Wherein the extending portion is bent in a first direction from the contact portion at a first acute angle with respect to a normal line to a gate line providing a gate signal to the thin film transistor and extends from the contact portion in a direction away from the gate line. 제11 항에 있어서,
상기 제1 예각은 5도 내지 9도인 어레이 기판.12. The method of claim 11,
Wherein the first acute angle is 5 degrees to 9 degrees. 제11 항에 있어서,
상기 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.12. The method of claim 11,
Wherein the auxiliary electrode is bent in the first direction from the contact portion at a second acute angle with respect to the normal line and extends from the contact portion in a direction away from the gate line. 제11 항에 있어서,
상기 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 게이트 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.12. The method of claim 11,
Wherein the auxiliary electrode is bent from the contact portion in a second direction opposite to the first direction at a third acute angle with respect to the normal line and extends from the contact portion in a direction approaching the gate line. 제11 항에 있어서,
상기 보조 전극은 제1 및 제2 보조 전극을 포함하고,
상기 제1 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 스캔 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되고,
상기 제2 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 스캔 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.12. The method of claim 11,
Wherein the auxiliary electrode includes first and second auxiliary electrodes,
Wherein the first auxiliary electrode is bent in the first direction from the contact portion at a second acute angle with respect to the normal line and extends from the contact portion in a direction away from the scan line,
Wherein the second auxiliary electrode is bent from the contact portion in a second direction opposite to the first direction at a third acute angle with respect to the normal line and extends from the contact portion in a direction approaching the scan line. 제13 항 또는 제 15항에 있어서,
상기 제2 예각은 상기 제1 예각 보다 큰 어레이 기판.16. The method according to claim 13 or 15,
Wherein the second acute angle is larger than the first acute angle. 제14 항 또는 제 15항에 있어서,
상기 제3 예각은 상기 제1 예각 보다 큰 어레이 기판.16. The method according to claim 14 or 15,
And the third acute angle is larger than the first acute angle. 제8 항에 있어서,
상기 연장부는 슬릿을 구비한 어레이 기판.9. The method of claim 8,
Wherein the extending portion includes a slit. 제1 항에 따른 어레이 기판; 및
상기 어레이 기판과 대향하고 블랙매트릭스 및 컬러 필터를 구비한 컬러필터 기판;을 포함하고,
상기 어레이 기판은 상기 블랙매트릭스와 마주하는 제1 영역과 상기 컬러 필터와 마주하는 제2 영역으로 분할되고,
상기 제1 보조 전극은 상기 제1 영역 내에 배치되는 표시패널.An array substrate according to claim 1; And
And a color filter substrate facing the array substrate and having a black matrix and a color filter,
The array substrate is divided into a first region facing the black matrix and a second region facing the color filter,
And the first auxiliary electrode is disposed in the first region. 제19 항에 따른 표시패널;을 포함하고
상기 표시패널을 프린지 필드 구동(fringe field driving)하는 액정표시장치.A display panel according to claim 19;
Wherein the display panel is fringe field driven.
KR1020150070994A 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof KR102328918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Publications (2)

Publication Number Publication Date
KR20160137770A true KR20160137770A (en) 2016-12-01
KR102328918B1 KR102328918B1 (en) 2021-11-19

Family

ID=57577312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Country Status (1)

Country Link
KR (1) KR102328918B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994989A (en) * 2022-05-25 2022-09-02 京东方科技集团股份有限公司 Array substrate and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459464B1 (en) * 2000-08-14 2002-10-01 Kabushiki Kaisha Advanced Display Liquid crystal display device with reduced weighting trace defects
KR20080031240A (en) * 2006-01-26 2008-04-08 엡슨 이미징 디바이스 가부시키가이샤 Liquid crystal apparatus and electronic device
KR20110115155A (en) * 2009-02-13 2011-10-20 애플 인크. Pseudo multi-domain design for improved viewing angle and color shift

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459464B1 (en) * 2000-08-14 2002-10-01 Kabushiki Kaisha Advanced Display Liquid crystal display device with reduced weighting trace defects
KR20080031240A (en) * 2006-01-26 2008-04-08 엡슨 이미징 디바이스 가부시키가이샤 Liquid crystal apparatus and electronic device
KR20110115155A (en) * 2009-02-13 2011-10-20 애플 인크. Pseudo multi-domain design for improved viewing angle and color shift

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994989A (en) * 2022-05-25 2022-09-02 京东方科技集团股份有限公司 Array substrate and display device
CN114994989B (en) * 2022-05-25 2023-10-27 京东方科技集团股份有限公司 Array substrate and display device

Also Published As

Publication number Publication date
KR102328918B1 (en) 2021-11-19

Similar Documents

Publication Publication Date Title
JP5059363B2 (en) Driving method of liquid crystal panel
KR102279353B1 (en) Display panel
JP6621924B2 (en) Array substrate and liquid crystal display device
KR102291464B1 (en) Liquid crystal display
US20180188616A1 (en) Liquid crystal display
KR100661826B1 (en) liquid crystal display device
US20090009449A1 (en) Display device, active matrix substrate, liquid crystald display device and television receiver
US20090309867A1 (en) Method of driving pixels and display apparatus for performing the method
KR20160103243A (en) Liquid crystal display device
KR20190014361A (en) Display Panel
US8477253B2 (en) Liquid crystal display
US10983644B2 (en) Touch display device
US20200218105A1 (en) Touch display device
US10714038B2 (en) Display device
US10593734B2 (en) Display device having boundary with reduced aliasing effect
US10031390B2 (en) Display device including parasitic capacitance electrodes
US11048126B2 (en) Flat panel display
US20200241341A1 (en) Liquid crystal display
JP6602136B2 (en) Display device
JP6087956B2 (en) Thin film transistor array substrate and liquid crystal display device
KR102328918B1 (en) Array substrate and liquid cristal display device including thereof
US20190287473A1 (en) Liquid crystal display device and drive method for same
KR20110066749A (en) Liquid crystal display device
KR20110033706A (en) Liquid crystal display device
KR102099963B1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant