KR102328918B1 - Array substrate and liquid cristal display device including thereof - Google Patents

Array substrate and liquid cristal display device including thereof Download PDF

Info

Publication number
KR102328918B1
KR102328918B1 KR1020150070994A KR20150070994A KR102328918B1 KR 102328918 B1 KR102328918 B1 KR 102328918B1 KR 1020150070994 A KR1020150070994 A KR 1020150070994A KR 20150070994 A KR20150070994 A KR 20150070994A KR 102328918 B1 KR102328918 B1 KR 102328918B1
Authority
KR
South Korea
Prior art keywords
contact portion
auxiliary electrode
electrode
array substrate
region
Prior art date
Application number
KR1020150070994A
Other languages
Korean (ko)
Other versions
KR20160137770A (en
Inventor
신인용
최선욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150070994A priority Critical patent/KR102328918B1/en
Publication of KR20160137770A publication Critical patent/KR20160137770A/en
Application granted granted Critical
Publication of KR102328918B1 publication Critical patent/KR102328918B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 일 실시예는 박막트랜지스터; 제1 및 제2 절연층 사이에 배치된 공통 전극; 및 상기 제2 절연층 상에 배치된 화소 전극;을 포함하고 상기 화소 전극은, 상기 박막트랜지스터와 전기적으로 연결된 컨텍부; 상기 컨텍부로부터 연장되고 슬릿을 구비한 연장부; 및 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제1 보조 전극;을 포함하는 어레이 기판으로써 상기 제1 보조 전극은 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 전계왜곡라인이 발광 영역으로 이동하지 않도록 함으로써 투과율 저하를 방지할 수 있다.One embodiment according to the present invention is a thin film transistor; a common electrode disposed between the first and second insulating layers; and a pixel electrode disposed on the second insulating layer, wherein the pixel electrode includes: a contact part electrically connected to the thin film transistor; an extension portion extending from the contact portion and having a slit; and a first auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion, wherein the first auxiliary electrode strengthens the electric torque of the liquid crystal at the boundary area between the contact portion and the extension portion to increase the electric field By preventing the distortion line from moving to the light emitting region, it is possible to prevent a decrease in transmittance.

Description

어레이 기판 및 이를 포함하는 액정표시장치 {ARRAY SUBSTRATE AND LIQUID CRISTAL DISPLAY DEVICE INCLUDING THEREOF}Array substrate and liquid crystal display including same {ARRAY SUBSTRATE AND LIQUID CRISTAL DISPLAY DEVICE INCLUDING THEREOF}

본 발명은 어레이 기판 및 이를 포함하는 액정표시장치에 관한 것이다.The present invention relates to an array substrate and a liquid crystal display including the same.

일반적으로 박막트랜지스터(TFT; Thin Film Transistor)은 반도체장치 및 표시장치인 박막 트랜지스터 액정표시장치(TFT LCD) 등에서 스위칭 소자로서 널리 이용되고 있다. 이들 중에서, 박막 트랜지스터 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이 소자로 각광받고 있다.In general, a thin film transistor (TFT) is widely used as a switching element in a thin film transistor liquid crystal display (TFT LCD), which is a semiconductor device and a display device. Among them, the thin film transistor liquid crystal display device is spotlighted as a next-generation high-tech display device with low power consumption, good portability, technology-intensive, and high added value.

이러한 액정표시장치 중에서도 각 화소(pixel) 별로 전압의 온(on), 오프 (off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현 능력이 뛰어나 가장 주목받고 있다.Among these liquid crystal displays, an active matrix liquid crystal display equipped with a thin film transistor, which is a switching element that can control the on and off of voltage for each pixel, has the most attention due to its excellent resolution and video realization ability. are receiving

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다. 그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 이러한 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.The liquid crystal display includes a color filter substrate (ie, an upper substrate) having a common electrode, an array substrate (ie, a lower substrate) having pixel electrodes, and liquid crystal filled between the upper and lower substrates. In the device, the liquid crystal is driven by an electric field applied vertically between the common electrode and the pixel electrode, and characteristics such as transmittance and aperture ratio are excellent. However, liquid crystal driving by an electric field applied vertically has a disadvantage in that the viewing angle characteristic is not excellent. Therefore, a newly proposed technology to overcome these disadvantages is a liquid crystal driving method using a transverse electric field.

이러한 횡정계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다. 상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다. 또한, 상기 공통전극과 화소전극은 동일 기판 상에 서로 평행하게 이격하여 구성된다. 그리고, 상기 컬러필터기판은 투명한 절연기판 상에 게이트배선과 데이터배선과 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다. 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다. 상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극은 통상적으로 투명전극으로 형성한다. 따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 AH-IPS (Advanced High In Plane Switching) 기술이다. 그러나 AH-IPS는 전계 방향이 균일하지 못한 영역에서 액정이 투과율에 기여하지 못하는 방향으로 구동되게 하는 영역과 액정이 서로 대향된 방향으로 구동되게 하여 그 경계에서 빛이 투과되지 못하게 되는 디스크리네이션(disclination) 영역, 즉 전계왜곡 영역이 발생하여 액정표시장치의 투과율 및 컨트라스트 비(Contrast Ratio)가 저하되어 액정표시장치는 표시품질을 저하되는 문제가 있다.In such a lateral liquid crystal display device, a color filter substrate and an array substrate are configured to face each other, and a liquid crystal layer is interposed between the color filter substrate and the array substrate. The array substrate includes a thin film transistor, a common electrode, and a pixel electrode for each of a plurality of pixels defined on a transparent insulating substrate. In addition, the common electrode and the pixel electrode are configured to be spaced apart from each other in parallel on the same substrate. In the color filter substrate, a black matrix is formed in a portion corresponding to the gate wiring, the data wiring, and the thin film transistor on a transparent insulating substrate, and a color filter is formed in correspondence to the pixel. The liquid crystal layer is driven by a horizontal electric field between the common electrode and the pixel electrode. In the transverse electric field type liquid crystal display device having the above configuration, the common electrode and the pixel electrode are generally formed of transparent electrodes in order to secure luminance. Accordingly, a technology proposed to maximize the luminance improvement effect is an Advanced High In Plane Switching (AH-IPS) technology. However, in AH-IPS, in a region where the electric field direction is not uniform, a region in which the liquid crystal is driven in a direction that does not contribute to transmittance and a region in which the liquid crystal is driven in a direction opposite to each other causes discrelation ( Disclination) region, that is, an electric field distortion region occurs, and transmittance and contrast ratio of the liquid crystal display device are lowered, so that the liquid crystal display device has a problem in that display quality is deteriorated.

본 발명에 따른 일 실시예는 화소 전극과 공통 전극 사이의 절연층의 두께를 감소시켜 구동 전압을 감소시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수 있다.An embodiment according to the present invention may provide an array substrate capable of reducing a driving voltage by reducing a thickness of an insulating layer between a pixel electrode and a common electrode, and a liquid crystal display including the same.

또한 본 발명에 따른 다른 실시예는 프린지 필드 구동을 통하여 스토리지 커패시터를 형성함으로써 투과율과 좋은 시야각을 구현할 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.In addition, another embodiment according to the present invention may provide an array substrate capable of realizing transmittance and a good viewing angle by forming a storage capacitor through fringe field driving, and a liquid crystal display including the same.

또한 본 발명에 따른 또 다른 실시예는 싱글 도메인 구조 서브 화소 구조를 적용하여 전계왜곡현상을 줄일 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.In addition, another embodiment according to the present invention may provide an array substrate capable of reducing electric field distortion by applying a single-domain sub-pixel structure and a liquid crystal display including the same.

또한 본 발명에 따른 또 다른 실시예는 네거티브 액정 구동을 통하여 높은 뒤틀림과 낮은 틸트 각을 구현할 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.In addition, another embodiment according to the present invention may provide an array substrate capable of realizing high distortion and low tilt angle through negative liquid crystal driving and a liquid crystal display including the same.

또한 본 발명에 따른 또 다른 실시예는 전계왜곡라인이 구동 전압의 상승하는 것을 방지하여 투과율을 향상시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수도 있다.In addition, another embodiment according to the present invention may provide an array substrate capable of improving transmittance by preventing an electric field distortion line from increasing a driving voltage, and a liquid crystal display including the same.

본 발명에 따른 일 실시예는 박막트랜지스터;One embodiment according to the present invention is a thin film transistor;

제1 절연층을 사이에 둔 공통 전극; 및 화소 전극;을 포함하고, 상기 화소 전극은, 상기 박막트랜지스터와 전기적으로 연결된 컨텍부; 상기 컨텍부로부터 연장되고 슬릿을 구비한 연장부; 및 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제1 보조 전극;을 포함하는 어레이 기판으로써 상기 제1 보조 전극은 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 전계왜곡라인이 발광 영역으로 이동하지 않도록 함으로써 투과율 저하를 방지할 수 있다.a common electrode having a first insulating layer interposed therebetween; and a pixel electrode, wherein the pixel electrode includes: a contact part electrically connected to the thin film transistor; an extension portion extending from the contact portion and having a slit; and a first auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion, wherein the first auxiliary electrode strengthens the electric torque of the liquid crystal at the boundary area between the contact portion and the extension portion to increase the electric field By preventing the distortion line from moving to the light emitting region, it is possible to prevent a decrease in transmittance.

또한 본 발명에 따른 다른 실시예는 상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 제1 방향으로 꺾이며 상기 컨텍부로부터 연장되도록 하여, 구동 전압에 따라 최적의 투과율을 구현할 수 있다.In another embodiment according to the present invention, the extension part and the first auxiliary electrode are bent in a first direction at different acute angles based on a normal to a gate line providing a gate signal to the thin film transistor, and the contact By extending from the part, it is possible to realize the optimal transmittance according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는 상기 연장부 및 상기 제1 보조 전극은 상기 게이트 라인으로부터 멀어지는 방향으로 연장되도록 하여 제1 보조 전극은 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 투과율 저항 영역이 이동하지 못하도록 제어할 수 있다.Also, in another embodiment according to the present invention, the extension part and the first auxiliary electrode are extended in a direction away from the gate line, so that the first auxiliary electrode strengthens the electrical torque of the liquid crystal at the boundary region between the contact part and the extension part. It is possible to control the transmittance resistance region not to move.

또한 본 발명에 따른 또 다른 실시예는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인과 가까워지는 방향으로 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제2 보조 전극;을 더 포함하여, 제1 보조 전극에 더불어 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들 수 있다.In addition, another embodiment according to the present invention further includes a second auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion in a direction closer to a gate line providing a gate signal to the thin film transistor. Accordingly, in addition to the first auxiliary electrode, it is possible to increase the electrical torque of the liquid crystal in the boundary region between the contact portion and the extension portion.

또한 본 발명에 따른 또 다른 실시예는 상기 연장부와 상기 제1 보조 전극은 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 서로 상이한 예각의 각도로 상기 연장부는 제1 방향으로 꺾이고, 상기 제2 보조 전극은 상기 제1 방향과 반대 방향인 제2 방향으로 상기 법선을 기준으로 예각을 이루며 꺾이며 상기 컨텍부로부터 연장되도록 하고 상기 제1 또는 제2 보조 전극의 상기 컨텍부로부터 연장된 길이는 상기 연장부의 상기 컨텍부로부터 연장된 길이 보다 작도록 하여 구동 전압에 따라 최적의 투과율을 구현할 수 있다.In another embodiment according to the present invention, the extension portion and the first auxiliary electrode have different acute angles from each other based on a normal to a gate line providing a gate signal to the thin film transistor, and the extension portion is oriented in the first direction. bent, the second auxiliary electrode is bent at an acute angle with respect to the normal in a second direction opposite to the first direction to extend from the contact portion, and from the contact portion of the first or second auxiliary electrode The extended length may be smaller than the length extended from the contact part of the extension part to realize optimal transmittance according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는 상기 박막트랜지스터와 상기 공통 전극 사이에 배치된 유기 절연층인 제2 절연층을 더 포함하여 화소 전극과 데이터 라인 사이의 커패시턴스와 같은 기생 커패시턴스를 감소시킬 수 있으므로 제2 절연층의 두께를 감소시킬 수 있고 그에 따라 화소 전극와 공통 전극 사이에 전계를 형성하기 위한 구동 전압을 감소시켜 소비 전력을 저감할 수 있다.In addition, another embodiment according to the present invention may further include a second insulating layer that is an organic insulating layer disposed between the thin film transistor and the common electrode to reduce parasitic capacitance such as capacitance between the pixel electrode and the data line. It is possible to reduce the thickness of the second insulating layer, thereby reducing the driving voltage for forming an electric field between the pixel electrode and the common electrode, thereby reducing power consumption.

또한 본 발명에 따른 또 다른 실시예는 박막트랜지스터; 및 상기 박막트랜지스터의 일 부분과 전기적으로 연결되는 컨텍부와 상기 컨텍부로부터 연장된 연장부 그리고 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 보조 전극을 포함한 화소 전극;을 포함하는 어레이 기판을 제공함으로써 보조 전극이 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 전계왜곡라인이 발광 영역으로 이동하지 않도록 함으로써 투과율 저하를 방지할 수 있다.In addition, another embodiment according to the present invention is a thin film transistor; and a pixel electrode including a contact portion electrically connected to a portion of the thin film transistor, an extension portion extending from the contact portion, and an auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion By providing the array substrate, the auxiliary electrode makes the electric torque of the liquid crystal in the boundary region between the contact portion and the extension portion strong so that the electric field distortion line does not move to the light emitting region, thereby preventing a decrease in transmittance.

또한 본 발명에 따른 또 다른 실시예는 상기 어레이 기판은 상기 어레이 기판과 마주하는 컬러필터 기판 상의 블랙매트릭스와 대응하는 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함하고, 상기 보조 전극은 상기 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다.In another embodiment according to the present invention, the array substrate includes a first region corresponding to a black matrix on a color filter substrate facing the array substrate and a second region excluding the first region, and the auxiliary electrode includes: By disposing in the first region, it is possible to prevent the electric field distortion line formed in the non-emission region, which is the first region, around the second region, which is the emission region, from moving into the second region.

또한 본 발명에 따른 또 다른 실시예는, 제1 및 제2 절연층; 및 상기 제1 및 제2 절연층 사이에 배치되고 상기 화소 전극과 마주하는 공통 전극;을 더 포함하고, 상기 화소 전극은 상기 제2 절연층 상에 배치되고, 상기 공통 전극과 오버랩되도록 하여 서로 다른 층에 배치된 화소 전극과 공통 전극 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극의 개구부 상에서 스토리지 커패시터가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다.In another embodiment according to the present invention, the first and second insulating layers; and a common electrode disposed between the first and second insulating layers and facing the pixel electrode, wherein the pixel electrode is disposed on the second insulating layer and overlaps the common electrode so as to be different from each other. Light emitting efficiency may be increased according to fringe field driving between the pixel electrode and the common electrode disposed on the layer. In addition, since the storage capacitor may be formed on the opening of the pixel electrode, an extra storage capacitor is not required, so that high transmittance and high resolution with good viewing angle characteristics may be realized.

또한 본 발명에 따른 또 다른 실시예는, 상기 연장부는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 제1 예각으로 상기 컨텍부로부터 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되도록 하고, 상기 제1 예각은 5도 내지 9도이고, 상기 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되도록 하며, 상기 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 게이트 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되도록 하여 구동 전압에 따라 최적의 투과율을 구현할 수 있다.Also, in another embodiment according to the present invention, the extension portion is bent in a first direction from the contact portion at a first acute angle with respect to a normal to a gate line providing a gate signal to the thin film transistor and is separated from the gate line. direction, the first acute angle is 5 degrees to 9 degrees, and the auxiliary electrode is bent from the contact part in the first direction at a second acute angle with respect to the normal line in the first direction and is connected to the gate line to extend from the contact part in a direction away from it, and the auxiliary electrode is bent in a second direction opposite to the first direction from the contact part at a third acute angle with respect to the normal line and approaches the gate line By extending from the contact part, it is possible to implement an optimal transmittance according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는, 상기 보조 전극은 제1 및 제2 보조 전극을 포함하고, 상기 제1 보조 전극은 상기 법선을 기준으로 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 스캔 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되고, 상기 제2 보조 전극은 상기 법선을 기준으로 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 스캔 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되도록 하고, 상기 제2 예각 및 상기 제3 예각은 상기 제1 예각 보다 크도록 하여 컨텍부와 연장부의 경계영역의 액정의 전기적 토크를 강하게 만들어 투과율 저항 영역이 이동하지 못하도록 제어함과 동시에 구동 전압에 따라 최적의 투과율을 구현할 수 있다.Also, in another embodiment according to the present invention, the auxiliary electrode includes first and second auxiliary electrodes, and the first auxiliary electrode is directed from the contact portion in the first direction at a second acute angle with respect to the normal line. The second auxiliary electrode is bent and extended from the contact part in a direction away from the scan line, and the second auxiliary electrode is bent from the contact part at a third acute angle with respect to the normal line in a second direction opposite to the first direction. to extend from the contact part in a direction closer to the scan line, and the second acute angle and the third acute angle are greater than the first acute angle to increase the electrical torque of the liquid crystal in the boundary region between the contact part and the extended part to increase the transmittance resistance While controlling the region to not move, it is possible to realize optimal transmittance according to the driving voltage.

또한 본 발명에 따른 또 다른 실시예는, 상기 연장부는 슬릿을 구비함으로써, 서로 다른 층에 배치된 화소 전극(110)과 공통 전극(120) 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극(110)의 개구부(115) 상에서 스토리지 커패시터(Cst)가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다.Further, in another embodiment according to the present invention, since the extension part has a slit, luminous efficiency according to fringe field driving between the pixel electrode 110 and the common electrode 120 disposed on different layers can increase In addition, since the storage capacitor Cst may be formed on the opening 115 of the pixel electrode 110 , an extra storage capacitor is not required, thereby realizing high resolution with high transmittance and good viewing angle characteristics.

또한 본 발명에 따른 또 다른 실시예는, 전술한 어레이 기판; 및 상기 어레이 기판과 대향하고 블랙매트릭스 및 컬러 필터를 구비한 컬러필터 기판;을 포함하고, 상기 어레이 기판은 상기 블랙매트릭스와 마주하는 제1 영역과 상기 컬러 필터와 마주하는 제2 영역으로 분할되고, 상기 제1 보조 전극은 상기 제1 영역 내에 배치되는 표시패널 그리고 상기 표시패널을 프린지 필드 구동(fringe field driving)하는 액정표시장치로써 휘도 개선 효과를 극대화시키고, 전계왜곡 영역의 이동을 방지하여 투과율 저항을 막아 표시 품질을 향상시킬 있다.In addition, another embodiment according to the present invention, the above-described array substrate; and a color filter substrate facing the array substrate and having a black matrix and a color filter, wherein the array substrate is divided into a first region facing the black matrix and a second region facing the color filter, The first auxiliary electrode is a display panel disposed in the first region and a liquid crystal display device for fringe field driving of the display panel. The first auxiliary electrode maximizes the luminance improvement effect and prevents movement of the electric field distortion region, thereby resisting transmittance. to improve display quality.

본 발명에 따른 일 실시예는 화소 전극과 공통 전극 사이의 절연층의 두께를 감소시켜 구동 전압을 감소시켜 소비 전력 저감 및 동일 구동 전압 하에서도 높은 전계를 형성함으로써 액정의 응답 속도를 향상시킬 수 있고, 프린지 필드 구동을 통하여 스토리지 커패시터를 형성함으로써 투과율과 좋은 시야각을 구현할 수 있고, 싱글 도메인 구조 서브 화소 구조를 적용하여 전계왜곡현상을 줄일 수 있고, 네거티브 액정 구동을 통하여 높은 뒤틀림과 낮은 틸트 각을 구현할 수 있으며, 전계왜곡라인이 구동 전압의 상승하는 것을 방지하여 투과율을 향상시킬 수 있는 어레이 기판 및 이를 포함하는 액정표시장치를 제공할 수 있다.In one embodiment according to the present invention, the response speed of the liquid crystal can be improved by reducing the driving voltage by reducing the thickness of the insulating layer between the pixel electrode and the common electrode, thereby reducing power consumption and forming a high electric field even under the same driving voltage. , by forming a storage capacitor through fringe field driving, transmittance and good viewing angle can be realized, electric field distortion can be reduced by applying a single domain structure sub-pixel structure, and high distortion and low tilt angle can be realized through negative liquid crystal driving It is possible to provide an array substrate capable of improving transmittance by preventing the electric field distortion line from increasing the driving voltage, and a liquid crystal display including the same.

도 1은 본 발명의 실시예에 따른 어레이 기판을 포함하는 액정표시장치를 나타낸 도면.
도 2는 어레이 기판(101)의 서브 화소들의 개략적인 평면도.
도 3은 도 2의 A-B를 절단한 개략적인 단면도.
도 4 및 도 5는 본 발명의 제1 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 6 및 도 7은 본 발명의 제2 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 8는 본 발명의 제3 실시예에 따른 어레이 기판 상의 화소 전극과 보조 전극의 평면도.
도 9 내지 도 11은 화소 전극이 보조 전극을 구비하지 않은 경우 전계왜곡을 나타낸 도면.
도 12 내지 도 14 그리고 도 16 내지 도 18은 화소 전극이 보조 전극을 구비한 경우 전계왜곡을 나타낸 도면.
도 15 및 도 19는 보조 전극을 구비한 화소 전극의 구동 전압에 따른 투과율을 레퍼런스와 비교한 실험 데이터.
1 is a view showing a liquid crystal display including an array substrate according to an embodiment of the present invention.
2 is a schematic plan view of sub-pixels of an array substrate 101;
Fig. 3 is a schematic cross-sectional view taken along line AB of Fig. 2;
4 and 5 are plan views of a pixel electrode and an auxiliary electrode on the array substrate according to the first embodiment of the present invention;
6 and 7 are plan views of a pixel electrode and an auxiliary electrode on an array substrate according to a second exemplary embodiment of the present invention.
8 is a plan view of a pixel electrode and an auxiliary electrode on an array substrate according to a third exemplary embodiment of the present invention;
9 to 11 are diagrams illustrating electric field distortion when a pixel electrode does not include an auxiliary electrode;
12 to 14 and 16 to 18 are views illustrating electric field distortion when a pixel electrode includes an auxiliary electrode.
15 and 19 are experimental data comparing transmittance according to a driving voltage of a pixel electrode including an auxiliary electrode with a reference.

이하, 본 발명의 실시예에 의한 어레이 기판 및 이를 포함하는 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.Hereinafter, an array substrate according to an embodiment of the present invention and a liquid crystal display including the same will be described in detail with reference to the drawings. The embodiments introduced below are provided as examples so that the spirit of the present invention can be sufficiently conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numbers refer to like elements throughout.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the art to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout. The sizes and relative sizes of layers and regions in the drawings may be exaggerated for clarity of description.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments, and thus is not intended to limit the present invention. As used herein, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, “comprise” and/or “comprising” refers to the presence of one or more other components, steps, operations, and/or elements mentioned. or addition is not excluded.

도 1은 본 발명의 실시예에 따른 어레이기판을 포함하는 액정표시장치를 나타낸 도면이다.1 is a view showing a liquid crystal display including an array substrate according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치(10)는 표시패널(100), 타이밍 콘트롤러(200), 데이터 구동회로(300) 및 게이트 구동회로(400)를 구비한다.Referring to FIG. 1 , a liquid crystal display 10 according to an embodiment of the present invention includes a display panel 100 , a timing controller 200 , a data driving circuit 300 , and a gate driving circuit 400 .

표시패널(100)은 두 장의 기판 사이에 배치된 액정분자들을 구비한다. 이 표시패널(100)에는 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 매트릭스 형태로 m*n (m, n은 양의 정수)개의 서브 화소 영역이 정의되고 상기 서브 화소 영역 각각에 액정셀들(Clc)이 배치된다.The display panel 100 includes liquid crystal molecules disposed between two substrates. In the display panel 100 , m*n (m, n is a positive integer) sub-pixel regions are defined in a matrix form by an intersecting structure of the data lines D1 to Dm and the gate lines G1 to Gn. and liquid crystal cells Clc are disposed in each of the sub-pixel areas.

또한 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되는 서브 화소 영역는 제1 색을 표시하는 제1 서브 화소, 제2 색을 표시하는 제2 서브 화소, 제3 색을 표시하는 제3 서브 화소를 포함할 수 있고 추가적으로 제4 색을 표시하는 제4 서브 화소를 포함할 수 있다. 상기 제1 내지 제3 서브 화소는 레드, 그린 및 블루 컬러를 표시할 수 있고, 상기 제4 서브 화소는 화이트 컬러를 표시할 수 있다.In addition, the sub-pixel region defined by the intersection of the plurality of gate lines and the plurality of data lines includes a first sub-pixel displaying a first color, a second sub-pixel displaying a second color, and a third sub-pixel displaying a third color. It may include a pixel and may additionally include a fourth sub-pixel displaying a fourth color. The first to third sub-pixels may display red, green, and blue colors, and the fourth sub-pixel may display white colors.

표시패널(100)의 어레이 기판(101)에는 m 개의 데이터라인들(D1 내지 Dm), n개의 게이트라인들(G1 내지 Gn), 공통라인(CL), TFT(Thin Film Transister, 박막 트랜지스터, T), TFT들에 각각 접속된 액정셀(Clc)의 화소 전극(110), 공통전극(120) 및 스토리지 커패시터(Cst) 등을 포함한 서브 화소가 형성될 수 있고, 상기 표시패널(100)의 컬러필터 기판(102) 상에는 블랙매트릭스 및 컬러필터가 형성될 수 있다. 그리고 상기 표시패널(100)의 컬러필터 기판(102)과 어레이 기판(101) 각각에는 편광판이 부착될 수 있고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다.The array substrate 101 of the display panel 100 includes m data lines D1 to Dm, n gate lines G1 to Gn, a common line CL, a thin film transistor (TFT), and a T ), a sub-pixel including a pixel electrode 110 , a common electrode 120 , and a storage capacitor Cst of the liquid crystal cell Clc respectively connected to the TFTs may be formed, and the color of the display panel 100 . A black matrix and a color filter may be formed on the filter substrate 102 . A polarizing plate may be attached to each of the color filter substrate 102 and the array substrate 101 of the display panel 100 , and an alignment layer for setting a pretilt angle of the liquid crystal may be formed on the inner surface in contact with the liquid crystal.

데이터 구동회로(300)는 다수의 데이터 드라이버 집적회로들을 구비할 수 있다. 데이터 구동회로(300)는 타이밍 콘트롤러(200)의 제어 하에 디지털 비디오 데이터(mRGB)를 래치하고 그 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 상기 다수의 데이터 드라이버 집적회로들 각각은 복수개로 그룹화된 데이터 라인(D1 내지 Dm) 각각에 데이터 신호를 제공할 수 있다. 따라서 액정표시장치의 해상도에 따라서 상기 데이터 드라이버 집적회로들의 그룹화 정도에 따라서도 상기 데이터 드라이버 집적회로들의 개수는 달라질 수 있다. 그리고 상기 데이터 구동회로(300)는 소스 출력 인에이블신호(SOE)가 로우 논리로 유지되는 각 수평기간 동안 데이터전압을 데이터라인들(D1 내지 Dm)에 공급할 수 있다. 또한 상기 데이터 드라이버 집적회로들은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합될 수 있다.The data driving circuit 300 may include a plurality of data driver integrated circuits. The data driving circuit 300 latches digital video data (mRGB) under the control of the timing controller 200 and converts the digital video data into analog positive/negative gamma compensation voltages to generate positive/negative data voltages. do. Each of the plurality of data driver integrated circuits may provide a data signal to each of the plurality of grouped data lines D1 to Dm. Accordingly, the number of the data driver integrated circuits may vary according to the degree of grouping of the data driver integrated circuits according to the resolution of the liquid crystal display device. In addition, the data driving circuit 300 may supply a data voltage to the data lines D1 to Dm during each horizontal period in which the source output enable signal SOE is maintained at a low logic level. In addition, the data driver integrated circuits may be mounted on a tape carrier package (TCP) and bonded to the array substrate 101 of the display panel 100 by a tape automated bonding (TAB) process.

게이트 구동회로(400)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼 등을 포함한다. 게이트 구동회로(400)는 타이밍 콘트롤러(200)의 제어 하에 대략 1 수평기간의 펄스폭을 가지는 게이트 신호들을 게이트라인들(G1 내지 Gn)에 순차적으로 공급한다. 게이트 구동회로(400)는 TCP 상에 실장되어 TAB 공정에 의해 표시패널(100)의 어레이 기판(101)에 접합되거나, 또는 GIP(Gate driver In Panel) 공정에 의해 화소 어레이와 동시에 어레이 기판(101) 상에 직접 형성될 수 있다.The gate driving circuit 400 includes a shift register, a level shifter for converting the output signal of the shift register into a swing width suitable for driving the TFT of the liquid crystal cell, and an output buffer connected between the level shifter and the gate lines G1 to Gn. includes The gate driving circuit 400 sequentially supplies gate signals having a pulse width of approximately one horizontal period to the gate lines G1 to Gn under the control of the timing controller 200 . The gate driving circuit 400 is mounted on the TCP and bonded to the array substrate 101 of the display panel 100 by the TAB process, or the array substrate 101 simultaneously with the pixel array by the GIP (Gate driver in panel) process. ) can be formed directly on the

타이밍 콘트롤러(200)는 시스템보드(미도시)로부터 입력되는 디지털 비디오 데이터(RGB)를 mRGB 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 구동회로(300)에 공급한다. 타이밍 콘트롤러(200)는 시스템보드로부터 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력 받아 데이터 구동회로(300)와 게이트 구동회로(400)의 동작 타이밍을 제어하기 위한 제어신호들(GCS, DCS)을 발생한다. 그리고 표시패널(100)이 화이트 컬러를 표시하는 제4 서브화소를 포함하는 경우 디지털 비디오 데이터(RGB)를 mRGBW 비디오 데이터로 변환하고 이를 표시패널(100)에 맞게 재정렬하여 데이터 구동회로(300)에 공급할 수 있다.The timing controller 200 converts digital video data (RGB) input from a system board (not shown) into mRGB video data, rearranges it to fit the display panel 100 , and supplies it to the data driving circuit 300 . The timing controller 200 receives timing signals such as vertical/horizontal synchronization signals (Vsync, Hsync), data enable, and clock signal CLK from the system board, and receives the data driving circuit 300 and the gate driving circuit Control signals GCS and DCS for controlling the operation timing of 400 are generated. In addition, when the display panel 100 includes a fourth sub-pixel displaying a white color, digital video data (RGB) is converted into mRGBW video data, and it is rearranged to fit the display panel 100 to provide the data driving circuit 300 . can supply

게이트 구동회로(400)를 제어하기 위한 게이트 타이밍 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 1 프레임기간 동안 그 프레임기간의 시작과 동시에 1회 발생하여 첫 번째 게이트펄스를 발생시킨다. 게이트 쉬프트 클럭(GSC)은 쉬프트 레지스터를 구성하는 다수의 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(400)의 출력을 제어한다.The gate timing control signal GCS for controlling the gate driving circuit 400 includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (Gate Output Enable, GOE) and the like. The gate start pulse GSP is generated once during one frame period at the same time as the start of the frame period to generate the first gate pulse. The gate shift clock GSC is a clock signal commonly input to a plurality of stages constituting the shift register and shifts the gate start pulse GSP. The gate output enable signal GOE controls the output of the gate driving circuit 400 .

데이터 구동회로(300)를 제어하기 위한 데이터 타이밍 제어신호(DCS)로는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 수직 극성제어신호(Polarity, POL) 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(300)의 데이터 샘플링 시작 타이밍을 제어하는 신호이며, 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 대응하여 데이터 구동회로(300)를 구성하는 각 IC에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 또한, 수직 극성제어신호(Polarity, POL)는 데이터 구동회로(300)에서 출력되는 데이터 전압을 게이트라인들(G1 내지 Gn)별로 수직 극성 반전 타이밍을 제어하고, 소스 출력 인에이블신호(SOE)는 데이터 구동회로(300)의 출력 타이밍을 제어하는 역할을 한다. 상기 데이터 구동회로(300)는 타이밍 콘트롤러(200)의 제어에 따라 입력되는 mRGB DATA를 래치한다. 그리고 수직 극성제어신호(Polarity, POL)를 아날로그 정극성 또는 부극성 감마보상전압(GAMMA)으로 변환하여 모든 데이터 라인(D1 내지 Dm)을 통해 동시에 표시패널(100)로 출력한다. 구체적으로 상기 데이터 구동회로(300)는 타이밍 콘트롤러(200)로부터 제공되는 수직 극성제어신호(POL)가 하이 논리일 때 데이터 구동회로(300)에서 출력되는 데이터 전압의 극성을 정극성으로 할 수 있고, 로우 논리일 때 데이터 구동회로(300)에서 출력되는 데이터 전압의 극성을 부극성으로 할 수 있다. 그리고 상기 수직 극성제어신호(POL)에 의하여 수직라인 단위로 극성을 반전할 수 있다.The data timing control signal DCS for controlling the data driving circuit 300 includes a source start pulse (SSP), a source sampling clock (SSC), a vertical polarity control signal (Polarity, POL) and and a source output enable signal (Source Output Enable, SOE). The source start pulse SSP is a signal that controls the data sampling start timing of the data driving circuit 300 , and the source sampling clock SSC corresponds to a rising or falling edge in each IC constituting the data driving circuit 300 . A clock signal that controls the sampling timing of data. In addition, the vertical polarity control signal Polarity POL controls the vertical polarity inversion timing of the data voltage output from the data driving circuit 300 for each gate line G1 to Gn, and the source output enable signal SOE is It serves to control the output timing of the data driving circuit 300 . The data driving circuit 300 latches mRGB DATA input under the control of the timing controller 200 . Then, the vertical polarity control signal (Polarity, POL) is converted into an analog positive or negative gamma compensation voltage (GAMMA) and simultaneously output to the display panel 100 through all data lines D1 to Dm. Specifically, the data driving circuit 300 may set the polarity of the data voltage output from the data driving circuit 300 to a positive polarity when the vertical polarity control signal POL provided from the timing controller 200 is high logic. , when the logic is low, the polarity of the data voltage output from the data driving circuit 300 may be negative. In addition, the polarity may be inverted in units of vertical lines by the vertical polarity control signal POL.

도 2는 어레이 기판(101)의 서브 화소들의 개략적인 평면도이고, 도 3은 도 2의 A-B를 절단한 개략적인 단면도이다.FIG. 2 is a schematic plan view of sub-pixels of the array substrate 101 , and FIG. 3 is a schematic cross-sectional view taken along line A-B of FIG. 2 .

도 2 및 도 3을 참조하면, 어레이 기판(101)은 투명한 절연기판이 될 수 있고, 상기 어레이 기판(101) 상에 제1 방향을 따라 연장된 데이터 라인(DL)과 상기 어레이 기판(101) 상에 제2 방향을 따라 연장되고 상기 데이터 라인(DL)과 교차하는 게이트 라인(GL)을 포함할 수 있다. 상기 데이터 라인(DL)은 서브 화소 영역들 간의 경계 영역에서 꺾이는 구조를 가져 제1 방향을 따라 지그재그 형상을 가질 수 있다. 따라서 제2 방향인 제1 수평라인 상의 제1 서브 화소 영역들(101a)과 상기 제1 서브 화소 영역들(101a)과 제1 방향인 수직라인으로 상기 제1 수평라인과 인접한 제2 수평라인 상의 제2 서브 화소 영역들(101b) 사이의 경계 영역 부근에서 상기 데이터 라인(DL)은 꺾이는 형상을 가질 수 있다. 그리고 상기 어레이 기판(101)은 제2 방향을 따라 연장된 공통라인(CL)과 상기 공통라인(CL)과 전기적으로 연결되는 대면적의 공통전극(120), 상기 다수의 데이터 라인(DL)과 상기 다수의 게이트 라인(GL)의 교차 지점에 마련되고, 상기 게이트 라인(GL)으로부터 연장된 게이트 전극(GE)과 액티브층(ACT), 상기 데이터 라인(DL)으로부터 연장된 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 박막트랜지스터(T) 및 상기 박막트랜지스터(T)와 전기적으로 연결되고 상기 대면적의 공통전극(120)과 오버랩된 화소 전극(110)을 포함할 수 있다. 그리고 상기 공통 전극(120)은 통 전극으로 형성되고 상기 공통 전극(120) 상부에 패턴 전극인 화소 전극(110)이 배치될 수 있다. 그리고 상기 화소 전극(110)으로부터 연장된 제1 보조 전극(131)을 포함할 수 있다. 그리고 어레이기판(101)의 제1 절연층(130) 상에는 공통전극(120)이 배치되고, 상기 공통전극(120) 상에는 제2 절연층(140)이 배치되고, 상기 제2 절연층(140) 상에는 제1 보조 전극(131)과 화소 전극(110)이 배치될 수 있다. 이와 같이 상기 공통 전극(120)와 상기 화소 전극(110)이 어레이 기판(101) 상에 배치되지만 제2 절연층(140)을 사이에 두고 서로 다른 층에 배치되고, 상기 화소 전극(110)이 상기 공통 전극(120)보다 높은 층에 배치되는 화소 전극 탑(TOP) 구조가 될 수 있다.2 and 3 , the array substrate 101 may be a transparent insulating substrate, and a data line DL extending in a first direction on the array substrate 101 and the array substrate 101 . and a gate line GL extending along the second direction and crossing the data line DL. The data line DL may have a bent structure in a boundary region between sub-pixel regions, and thus may have a zigzag shape along the first direction. Accordingly, the first sub-pixel regions 101a on the first horizontal line in the second direction and the first sub-pixel regions 101a on the second horizontal line adjacent to the first horizontal line in the first direction are vertical lines. The data line DL may have a bent shape near the boundary area between the second sub-pixel areas 101b. In addition, the array substrate 101 includes a common line CL extending in a second direction, a large-area common electrode 120 electrically connected to the common line CL, the plurality of data lines DL, and A gate electrode GE and an active layer ACT are provided at intersections of the plurality of gate lines GL and extend from the gate lines GL, and a source electrode SE extends from the data line DL. and a thin film transistor T including a drain electrode DE and a pixel electrode 110 electrically connected to the thin film transistor T and overlapping the large-area common electrode 120 . In addition, the common electrode 120 may be formed as a tubular electrode, and a pixel electrode 110 , which is a pattern electrode, may be disposed on the common electrode 120 . In addition, a first auxiliary electrode 131 extending from the pixel electrode 110 may be included. A common electrode 120 is disposed on the first insulating layer 130 of the array substrate 101 , a second insulating layer 140 is disposed on the common electrode 120 , and the second insulating layer 140 . The first auxiliary electrode 131 and the pixel electrode 110 may be disposed thereon. As described above, the common electrode 120 and the pixel electrode 110 are disposed on the array substrate 101 , but are disposed on different layers with the second insulating layer 140 interposed therebetween, and the pixel electrode 110 is The pixel electrode top structure may be disposed on a layer higher than the common electrode 120 .

이와 같이 화소 전극 탑 구조에서는 상기 화소 전극(110)보다 더 넓은 면적을 가진 공통 전극(120)이 상기 화소 전극(110)의 하부면에 배치되므로, 상기 공통 전극(120)이 상기 화소 전극(110)보다 높은 층에 배치되는 공통 전극 탑 구조에서보다 제2 절연층(140)의 두께를 더 감소시킬 수 있다. 구체적으로 화소 전극(110)은 공통 전극(120)보다 작은 면적을 차지하므로 탑 구조에서는 화소 전극(110)이 배치되지 않은 제1 절연층(130) 상의 제2 절연층(140)의 두께가 두꺼워지기 때문이다. 그리고 상기 제2 절연층(140)의 두께를 감소시킴으로써 제2 절연층(140) 상의 전계가 강해지므로 구동 전압을 감소시킬 수 있어 소비 전력 저감 및 동일 구동 전압 하에서도 높은 전계를 형성함으로써 액정의 응답 속도를 향상시킬 수 있는 이점이 있다.As such, in the pixel electrode top structure, the common electrode 120 having a larger area than the pixel electrode 110 is disposed on the lower surface of the pixel electrode 110 , so that the common electrode 120 is the pixel electrode 110 . ), the thickness of the second insulating layer 140 may be further reduced than in the common electrode top structure disposed on a higher layer. Specifically, since the pixel electrode 110 occupies a smaller area than the common electrode 120 , in the top structure, the second insulating layer 140 on the first insulating layer 130 on which the pixel electrode 110 is not disposed is thick. because it loses In addition, by reducing the thickness of the second insulating layer 140, the electric field on the second insulating layer 140 is strengthened, so the driving voltage can be reduced. This has the advantage of improving speed.

상기 화소 전극(110)과 상기 공통 전극(120)은 서로 오버랩되고, 상기 화소 전극(110)은 슬릿인 개구부(115)를 가짐으로써 패턴(pattern) 전극이 될 수 있다. 그리고 상기 개구부(115)인 슬릿은 상기 화소 전극(110)의 연장부(112; 후술)와 대응하는 형상을 가질 수 있다.The pixel electrode 110 and the common electrode 120 overlap each other, and the pixel electrode 110 has an opening 115 that is a slit, so that it may become a pattern electrode. In addition, the slit, which is the opening 115 , may have a shape corresponding to the extension part 112 (to be described later) of the pixel electrode 110 .

한편 서로 다른 층에 배치된 화소 전극(110)과 공통 전극(120) 사이의 프린지 필드 구동(fringe field driving)에 따라 발광 효율을 높일 수 있다. 그리고 화소 전극(110)의 개구부(115) 상에서 스토리지 커패시터(Cst)가 형성될 수 있으므로 여분의 스토리지 커패시터가 필요하지 않아 높은 투과율과 좋은 시야각 특성의 높은 해상도를 구현할 수 있다. Meanwhile, luminous efficiency may be increased according to fringe field driving between the pixel electrode 110 and the common electrode 120 disposed on different layers. In addition, since the storage capacitor Cst may be formed on the opening 115 of the pixel electrode 110 , an extra storage capacitor is not required, thereby realizing high resolution with high transmittance and good viewing angle characteristics.

또한 상기 제1 절연층(130)은 유기절연층이 될 수 있다. 상기 제1 절연층(130)은 유기물질로 구성함으로써 예를 들어 화소 전극(110)과 데이터 라인(DL) 사이의 커패시턴스와 같은 기생 커패시턴스를 감소시킬 수 있으므로 제2 절연층(140)의 두께를 감소시킬 수 있다. 그리고 상기 제2 절연층(140)의 두께를 감소시킴에 따라 화소 전극(110)와 공통 전극(120) 사이에 전계를 형성하기 위한 구동 전압을 감소시켜 소비 전력을 저감할 수 있다.Also, the first insulating layer 130 may be an organic insulating layer. Since the first insulating layer 130 is made of an organic material, parasitic capacitance such as capacitance between the pixel electrode 110 and the data line DL can be reduced, so that the thickness of the second insulating layer 140 is reduced. can be reduced In addition, as the thickness of the second insulating layer 140 is reduced, a driving voltage for forming an electric field between the pixel electrode 110 and the common electrode 120 is reduced, thereby reducing power consumption.

또한 서브 화소들은 싱글 도메인(single domain) 구조를 가질 수 있다. 상기 서브 화소들 각각이 싱글 도메인 구조를 가짐으로써 액정은 하나의 방향으로 회전할 수 있다. 이와 같이 서브 화소들이 듀얼 도메인(dual domain)이 아닌 싱글 도메인 구조를 가짐으로써 듀얼 도메인의 경계 영역에서 발생하는 전계왜곡(disclination) 현상에 따라 투과율 감소 문제를 해결할 수 있다.Also, the sub-pixels may have a single domain structure. Since each of the sub-pixels has a single domain structure, the liquid crystal may rotate in one direction. As described above, since the sub-pixels have a single domain structure rather than a dual domain, a problem of a decrease in transmittance due to a disclination phenomenon occurring in a boundary region of the dual domain can be solved.

한편 액정은 positive 및 negative 타입으로 구분될 수 있고, 본 발명의 액정표시장치에 적용되는 액정은 negative 타입이 될 수 있다. 이와 같이 negative 타입의 액정을 적용함에 따라 높은 뒤틀림(twist)와 낮은 틸트 각(tilt angle)을 실현함으로써 투과율을 향상시킬 수 있다.On the other hand, the liquid crystal may be divided into positive and negative types, and the liquid crystal applied to the liquid crystal display of the present invention may be of a negative type. As described above, by applying the negative type liquid crystal, the transmittance can be improved by realizing a high twist and a low tilt angle.

도 4 및 도 5는 본 발명의 제1 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이고, 도 6 및 도 7은 본 발명의 제2 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이며, 도 8는 본 발명의 제3 실시예에 따른 어레이기판 상의 화소 전극과 보조 전극의 평면도이다.4 and 5 are plan views of the pixel electrode and the auxiliary electrode on the array substrate according to the first embodiment of the present invention, and FIGS. 6 and 7 are the pixel electrode and the auxiliary electrode on the array substrate according to the second embodiment of the present invention. 8 is a plan view of a pixel electrode and an auxiliary electrode on an array substrate according to a third embodiment of the present invention.

도 4 및 도 5를 참조하면, 제1 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 컨텍부(111), 연장부(112)를 포함하고, 상기 컨텍부(111)는 컨텍홀을 통하여 드레인 전극(DE)과 전기적으로 연결되는 영역으로, 사각형 형상을 가질 수 있다. 그리고 상기 연장부(112)는 상기 컨텍부(111)로부터 분기된 화소 전극(110)의 일부 영역으로써 상기 컨텍부(111)로부터 연장되어 형성될 수 있고, 상기 연장부(112)는 상기 컨텍부(111)로부터 연장된 제1 연장부(113)와 상기 제1 연장부(113)로부터 연장된 제2 연장부(114)을 포함할 수 있다. 상기 제1 연장부(113)는 상기 컨텍부(111)로부터 좌측 또는 우측으로 꺾이면서 연장되고 상기 제2 연장부(114)는 상기 제1 연장부(113)로부터 상기 제1 연장부(113)가 꺾인 방향과 동일한 방향으로 상기 제1 연장부(113)보다 더 많이 꺾이면서 형성될 수 있다. 그리고 블랙매트릭스(BM)와 대응하지 않는 발광 영역 상에서 상기 화소 전극(110)이 싱글 도메인 구조를 가질 수 있도록, 상기 제1 연장부(113)와 상기 제2 연장부(114)의 경계 영역은 상기 블랙매트릭스(BM)와 대응하는 영역 내부가 될 수 있다.4 and 5 , the pixel electrode 110 on the array substrate 101 according to the first embodiment includes a contact part 111 and an extension part 112 , and the contact part 111 includes a contact part. A region electrically connected to the drain electrode DE through a hole and may have a rectangular shape. In addition, the extension part 112 may be formed to extend from the contact part 111 as a partial region of the pixel electrode 110 branched from the contact part 111 , and the extension part 112 may include the contact part. It may include a first extension part 113 extending from 111 and a second extension part 114 extending from the first extension part 113 . The first extension part 113 extends from the contact part 111 while being bent to the left or right, and the second extension part 114 extends from the first extension part 113 to the first extension part 113 . It may be formed while being bent more than the first extension part 113 in the same direction as the bending direction. In addition, a boundary region between the first extension part 113 and the second extension part 114 is formed so that the pixel electrode 110 has a single domain structure in a light emitting region that does not correspond to the black matrix BM. It may be inside a region corresponding to the black matrix BM.

그리고 상기 연장부(112)는 기수번째 수평 라인 상에서 좌측으로 기울어지며 배치될 수 있고, 우수번째 수평 라인 상에서는 우측으로 기울어지며 배치될 수 있다. 또한 상기 연장부(112)가 우수번째 수평 라인 상에서 우측으로 기울어진 경우 기수번째 수평 라인 상에서는 좌측으로 기울어지며 배치되므로, 기수번째 및 우수번째 수평 라인 상의 연장부들 각각은 꺾이는 방향이 서로 반대가 될 수 있다. 그리고 연장부(112)의 꺾이는 방향에 대응하여 데이터 라인(DL)로 기울러지며 배치될 수 있다. 이와 같이 수평 라인 상의 서브 화소들은 수직 방향으로 교대로 좌측 또는 우측으로 꺾이며 배치되도록 함으로써 수평 라인 간의 전계왜곡의 상쇄를 통해 투과율을 균일하게 유지할 수 있는 이점이 있다.In addition, the extension part 112 may be inclined to the left on the odd-numbered horizontal line, and may be inclined to the right on the even-th horizontal line. In addition, when the extension 112 is inclined to the right on the even-th horizontal line, it is inclined to the left on the odd-numbered horizontal line, so the bending directions of each of the extensions on the odd-numbered and even-numbered horizontal lines may be opposite to each other. have. In addition, the extension portion 112 may be disposed to be inclined toward the data line DL in response to the bending direction. As described above, the sub-pixels on the horizontal line are arranged to be alternately bent left or right in the vertical direction, so that the transmittance can be uniformly maintained through the cancellation of the electric field distortion between the horizontal lines.

상기 컨텍부(111)와 상기 연장부(112)는 동일 공정으로 일체로 형성될 수 있고, 상기 연장부(112)에는 개구부(115)가 형성됨으로써 패턴 형상을 가질 수 있다. 도면 상으로 상기 개구부(115)가 하나 형성되어 있으나 이에 한정되는 것은 아니고 복수개로 형성될 수 있고, 상기 개구부(115)는 상기 연장부(112)의 형상에 대응하는 형상을 가질 수 있다. 그리고 화소 전극(110)은 제1 보조 전극(131)을 더 포함할 수 있고, 상기 제1 보조 전극(131)은 상기 컨텍부(111)로부터 분기되어 형성될 수 있고, 화소 전극(110)의 일부를 이룰 수 있다. 특히 상기 제1 보조 전극(131)은 연장부(112)의 가장자리 영역 중에서도 컨텍부(111)와 연장부(112)의 경계 영역에서 상기 컨텍부(111)로부터 상기 연장부(112)의 연장된 방향과 같은 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 표시패널(100)을 기준으로 상부 방향으로 연장된 경우, 상기 제1 보조 전극(131)은 상부 방향으로 연장될 수 있다. 이와 같이 상기 제1 보조 전극(131)을 상기 연장부(112)의 꺾이는 방향과 대응하는 방향으로 기울어지도록 하여 연장부(112)와 컨텍부(111) 사이의 경계 영역에서 전기적 토크 에너지를 상승시켜 상기 경계 영역과 상기 경계 영역의 인접 영역의 상의 액정의 회전의 균형을 이루도록 할 수 있다.The contact part 111 and the extension part 112 may be integrally formed by the same process, and an opening 115 may be formed in the extension part 112 to have a pattern shape. Although one opening 115 is formed in the drawing, it is not limited thereto and may be formed in plurality, and the opening 115 may have a shape corresponding to the shape of the extension part 112 . In addition, the pixel electrode 110 may further include a first auxiliary electrode 131 , and the first auxiliary electrode 131 may be formed branching from the contact unit 111 , and can be part of In particular, the first auxiliary electrode 131 extends from the contact part 111 to the extension part 112 in the boundary region between the contact part 111 and the extension part 112 among the edge regions of the extension part 112 . It may extend in the same direction as the direction. That is, when the extension part 112 extends upward with respect to the display panel 100 , the first auxiliary electrode 131 may extend upward. As described above, the first auxiliary electrode 131 is inclined in a direction corresponding to the bending direction of the extension portion 112 to increase the electrical torque energy in the boundary region between the extension portion 112 and the contact portion 111 . The rotation of the liquid crystal on the boundary region and the region adjacent to the boundary region may be balanced.

상기 제1 연장부(113)는 게이트 라인(GL)과 수직한 법선(H)을 기준으로 좌측 또는 우측으로 예각인 a각도로 꺾이면서 컨텍부(111)로부터 연장될 수 있다. 그리고 상기 a 각도는 5 내지 9도가 될 수 있고, 전계왜곡을 고려하여 바람직하게는 7도가 될 수 있다. 이 경우 7도는 정확히 7도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 7도가 되는 것도 지칭한다. 그리고 상기 제2 연장부(114)는 법선(H)을 기준으로 상기 a각도보다 큰 각도로 상기 제1 연장부(113)로부터 꺾일 수 있다.The first extension portion 113 may extend from the contact portion 111 while being bent at an acute angle a to the left or right with respect to the normal H perpendicular to the gate line GL. And the angle a may be 5 to 9 degrees, preferably 7 degrees in consideration of the electric field distortion. In this case, 7 degrees refers not only to exactly 7 degrees, but also to approximately 7 degrees in consideration of errors in the process. In addition, the second extension portion 114 may be bent from the first extension portion 113 at an angle greater than the angle a with respect to the normal line H.

상기 제1 보조 전극(131)은 상기 연장부(112)와 동일한 방향으로 연장될 수 있고, 컬러필터 기판에 배치된 블랙 매트릭스(BM)와 대응하는 어레이 기판(101)의 점선으로 표시된 영역 상에 배치될 수 있다. 즉 상기 제1 보조 전극(131)은 블랙 매트릭스(BM)와 마주할 수 있다. 구체적으로 상기 어레이 기판(101)과 대향하고 블랙매트릭스(BM) 및 컬러 필터(CF)를 구비한 컬러필터 기판(102)에 있어서, 상기 어레이 기판(101)은 상기 블랙매트릭스(BM)와 마주하는 제1 영역과 상기 컬러 필터(CF)와 마주하는 제2 영역으로 분할되고, 상기 컨텍부(111)와 제1 보조 전극(131)은 상기 제1 영역 내에 배치될 수 있고, 상기 연장부(112)는 상기 제1 및 제2 영역을 대응하며 배치될 수 있다. 이와 같이 제1 보조 전극(131)이 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다. 상기 제1그리고 상기 제1 보조 전극(131)은 상기 연장부(112)가 도 2의 제1 서브 화소 영역들(101a)의 서브 화소 상의 화소 전극과 같이 좌측으로 꺾인 경우 컨텍부(111)의 상부의 좌측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 좌측 모서리 영역에 형성될 수 있고, 상기 연장부(112)가 도 2의 제2 서브 화소 영역들(101b)의 서브 화소 상의 화소 전극과 같이 우측으로 꺾인 경우 컨텍부(111)의 상부의 우측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 우측 모서리 영역에 형성될 수 있다.The first auxiliary electrode 131 may extend in the same direction as the extension portion 112 , and is disposed on a region indicated by a dotted line of the array substrate 101 corresponding to the black matrix BM disposed on the color filter substrate. can be placed. That is, the first auxiliary electrode 131 may face the black matrix BM. Specifically, in the color filter substrate 102 facing the array substrate 101 and having a black matrix BM and a color filter CF, the array substrate 101 faces the black matrix BM It is divided into a first area and a second area facing the color filter CF, the contact part 111 and the first auxiliary electrode 131 may be disposed in the first area, and the extension part 112 may be disposed in the first area. ) may be disposed to correspond to the first and second regions. As described above, by disposing the first auxiliary electrode 131 in the first region, it is possible to prevent the electric field distortion line formed in the non-emission region, which is the first region, around the second region, which is the emission region, from moving into the second region. have. The first and the first auxiliary electrodes 131 are formed of the contact part 111 when the extension part 112 is bent to the left like the pixel electrode on the sub-pixel of the first sub-pixel regions 101a of FIG. 2 . It may be formed in an upper left corner region, that is, in a left corner region adjacent to a point where the contact unit 111 and the extension part 112 meet among the corner regions of the contact part 111 , and the extension part 112 is When bent to the right like the pixel electrode on the sub-pixel of the second sub-pixel regions 101b of FIG. 2 , the contact part is located at the upper right corner of the contact part 111 , that is, in the corner region of the contact part 111 . It may be formed in a right corner area adjacent to a point where the 111 and the extended part 112 meet.

상기 제1 보조 전극(131)은 게이트 라인(GL)과 수직한 법선(H)을 기준으로 연장부(112)가 꺾인 방향과 동일한 방향으로 예각인 각도 b로 꺾일 수 있다. 상기 각도 b는 30도에서 60도가 될 수 있으나, 전계 왜곡을 고려하여 바람직하게는 45도가 될 수 있다. 이 경우 45도는 정확히 45도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 45도가 되는 것도 지칭한다.The first auxiliary electrode 131 may be bent at an acute angle b in the same direction as the direction in which the extension part 112 is bent based on the normal line H perpendicular to the gate line GL. The angle b may be 30 degrees to 60 degrees, but preferably 45 degrees in consideration of electric field distortion. In this case, 45 degrees not only refers to exactly 45 degrees, but also refers to approximately 45 degrees in consideration of process errors.

도 6 및 도 7을 참조하면, 제2 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 제2 보조 전극(132)를 제외하고 제1 실시예와 동일하므로 제1 실시예와 동일한 구성과 동일한 효과에 대한 자세한 설명은 생략한다. 상기 화소 전극(110)은 제2 보조 전극(132)을 더 포함할 수 있고, 상기 제2 보조 전극(132)은 상기 컨텍부(111)로부터 분기되어 형성될 수 있고, 화소 전극(110)의 일부를 이룰 수 있다. 특히 상기 제2 보조 전극(132)은 연장부(112)의 가장자리 영역 중에서도 컨텍부(111)와 연장부(112)의 경계 영역에서 상기 컨텍부(111)로부터 상기 연장부(112)의 연장된 방향과 반대의 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 표시패널(100)을 기준으로 상부 방향으로 연장된 경우, 상기 제2 보조 전극(132)은 하부 방향으로 연장될 수 있다. 6 and 7 , the pixel electrode 110 on the array substrate 101 according to the second embodiment is the same as that of the first embodiment except for the second auxiliary electrode 132 , and thus is the same as that of the first embodiment. A detailed description of the same effect as the configuration will be omitted. The pixel electrode 110 may further include a second auxiliary electrode 132 , and the second auxiliary electrode 132 may be formed to be branched from the contact unit 111 . can be part of In particular, the second auxiliary electrode 132 extends from the contact part 111 to the extension part 112 in the boundary region between the contact part 111 and the extension part 112 among the edge regions of the extension part 112 . It may extend in a direction opposite to the direction. That is, when the extension part 112 extends upward with respect to the display panel 100 , the second auxiliary electrode 132 may extend downward.

상기 제2 보조 전극(132)은 상기 연장부(112)와 다른 방향으로 연장될 수 있다. 즉 상기 연장부(112)가 상부 방향으로 연장될 때 상기 제2 보조 전극(132)은 하부 방향으로 연장될 수 있다. 그리고 상기 제2 보조 전극(132)은 컬러필터 기판에 배치된 블랙 매트릭스(BM)와 대응하는 어레이 기판(101)의 점선으로 표시된 영역 상에 배치될 수 있다. 즉 상기 제2 보조 전극(132)은 블랙 매트릭스(BM)와 마주할 수 있다. 구체적으로 상기 어레이 기판(101)과 대향하고 블랙매트릭스(BM) 및 컬러 필터(CF)를 구비한 컬러필터 기판(102)에 있어서, 상기 어레이 기판(101)은 상기 블랙매트릭스(BM)와 마주하는 제1 영역과 상기 컬러 필터(CF)와 마주하는 제2 영역으로 분할되고, 상기 컨텍부(111)와 제2 보조 전극(132)은 상기 제1 영역 내에 배치될 수 있고, 상기 연장부(112)는 상기 제1 및 제2 영역을 대응하며 배치될 수 있다. . 이와 같이 제2 보조 전극(132)이 제1 영역 내에 배치되도록 하여 발광 영역인 제2 영역 주변의 제1 영역인 미 발광 영역에서 형성된 전계왜곡라인이 상기 제2 영역 내부로 이동하는 것을 방지할 수 있다. 그리고 상기 제2 보조 전극(132)은 상기 연장부(112)가 도 2의 제1 서브 화소 영역들(101a)의 서브 화소 상의 화소 전극과 같이 좌측으로 꺾인 경우 컨텍부(111)의 하부의 우측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 우측 모서리 영역에 형성될 수 있고, 상기 연장부(112)가 도 2의 제2 서브 화소 영역들(101b)의 서브 화소 상의 화소 전극과 같이 우측으로 꺾인 경우 컨텍부(111)의 하부의 좌측 모서리 영역, 즉 상기 컨텍부(111)의 모서리 영역 중에서 상기 컨텍부(111)와 연장부(112)가 만나는 지점과 인접한 좌측 모서리 영역에 형성될 수 있다. 이와 같이 상기 제2 보조 전극(132)을 상기 연장부(112)의 꺾이는 방향과 반대로 하부 방향 방향으로 기울어지도록 하여 상기 연장부(112)와 상기 제2 보조 전극(132)이 소정의 범위 내에서 평행하도록 하여 연장부(112)와 컨텍부(111) 사이의 경계 영역에서 전기적 토크 에너지를 상승시켜 상기 경계 영역과 상기 경계 영역의 인접 영역의 상의 액정의 회전의 균형을 이루도록 할 수 있다. 상기 제2 보조 전극(132)은 게이트 라인(GL)과 수직한 법선(H)을 기준으로 예각인 각도 b로 꺾일 수 있다. 상기 각도 b는 30도에서 60도가 될 수 있으나, 전계 왜곡을 고려하여 바람직하게는 45도가 될 수 있다. 이 경우 45도는 정확히 45도를 지칭하는 것뿐만 아니라 공정상의 오차를 고려하여 근사적으로 45도가 되는 것도 지칭한다.The second auxiliary electrode 132 may extend in a direction different from that of the extension part 112 . That is, when the extension part 112 extends in the upper direction, the second auxiliary electrode 132 may extend in the lower direction. In addition, the second auxiliary electrode 132 may be disposed on a region indicated by a dotted line of the array substrate 101 corresponding to the black matrix BM disposed on the color filter substrate. That is, the second auxiliary electrode 132 may face the black matrix BM. Specifically, in the color filter substrate 102 facing the array substrate 101 and having a black matrix BM and a color filter CF, the array substrate 101 faces the black matrix BM It is divided into a first area and a second area facing the color filter CF, the contact part 111 and the second auxiliary electrode 132 may be disposed in the first area, and the extension part 112 may be disposed in the first area. ) may be disposed to correspond to the first and second regions. . As described above, by disposing the second auxiliary electrode 132 in the first region, it is possible to prevent the electric field distortion line formed in the non-emission region, which is the first region around the second region, which is the emission region, from moving into the second region. have. In addition, the second auxiliary electrode 132 is the right side of the lower portion of the contact unit 111 when the extension 112 is bent to the left like the pixel electrode on the sub-pixel of the first sub-pixel areas 101a of FIG. 2 . It may be formed in a corner region, that is, in a right corner region adjacent to a point where the contact unit 111 and the extension part 112 meet among the corner regions of the contact part 111, and the extension part 112 is shown in FIG. When the second sub-pixel regions 101b are bent to the right like the pixel electrode on the sub-pixel, the contact unit 111 is a lower left corner region of the contact unit 111 , that is, among the corner regions of the contact unit 111 . and the extension part 112 may be formed in a left corner area adjacent to the meeting point. As described above, the second auxiliary electrode 132 is inclined in a downward direction opposite to the bending direction of the extended portion 112 so that the extended portion 112 and the second auxiliary electrode 132 are within a predetermined range. By making them parallel, electric torque energy may be increased in the boundary region between the extension portion 112 and the contact portion 111 to balance the rotation of the liquid crystal on the boundary region and an adjacent region of the boundary region. The second auxiliary electrode 132 may be bent at an acute angle b with respect to the normal line H perpendicular to the gate line GL. The angle b may be 30 degrees to 60 degrees, but preferably 45 degrees in consideration of electric field distortion. In this case, 45 degrees not only refers to exactly 45 degrees, but also refers to approximate 45 degrees in consideration of process errors.

또한 상기 제1 및 제2 보조 전극(131, 132)는 연장될 때 최대, 인접 서브 화소 영역 내의 블랙 매트릭스(BM) 대응 영역까지 연장될 수 있고, 인접 서브 화소 영역 중 투과 영역에 까지 연장되지 않도록 하여 인접 서브 화소 영역의 액정 구동에 영향을 방지할 수 있다.In addition, when the first and second auxiliary electrodes 131 and 132 are extended, they may extend up to the black matrix BM-corresponding area within the adjacent sub-pixel area, and may not extend to the transmissive area of the adjacent sub-pixel area. Thus, it is possible to prevent an influence on the liquid crystal driving of the adjacent sub-pixel area.

도 8을 참조하면, 제3 실시예에 따른 어레이기판(101) 상의 화소 전극(110)은 제1 및 제2 보조 전극(131, 132)를 제외하고 제1 및 제2 실시예와 동일하므로 제1 및 제2 실시예와 동일한 구성과 동일한 효과에 대한 자세한 설명은 생략한다. 상기 화소 전극(110)은 제1 및 제2 보조 전극(131, 132)을 더 포함할 수 있고, 상기 제1 및 제2 보조 전극(131, 132)은 제1 및 제2 실시예에서 각각 설명한 제1 및 제2 보조 전극(131, 132) 동일하게 상기 컨텍부(111)로부터 연장되어 형성될 수 있다.Referring to FIG. 8 , the pixel electrode 110 on the array substrate 101 according to the third exemplary embodiment is the same as the first and second exemplary embodiments except for the first and second auxiliary electrodes 131 and 132 . A detailed description of the same configuration and the same effect as those of the first and second embodiments will be omitted. The pixel electrode 110 may further include first and second auxiliary electrodes 131 and 132 , and the first and second auxiliary electrodes 131 and 132 are described in the first and second embodiments, respectively. The first and second auxiliary electrodes 131 and 132 may be formed to extend from the contact portion 111 in the same manner.

한편 상기 제1 및 제2 보조 전극(131, 132)은 바(bar) 타입의 형상을 가질 수 있다. 그리고 상기 제1 및 제2 보조 전극(131, 132)의 상기 컨텍부(111)로부터 연장된 길이는 상기 컨텍부(111)로부터 연장된 연장부(112)의 길이 보다 작을 수 있고, 이들의 연장된 길의 비는 1: 8 내지 12의 범위를 가질 수 있다.Meanwhile, the first and second auxiliary electrodes 131 and 132 may have a bar type shape. In addition, the length of the first and second auxiliary electrodes 131 and 132 extending from the contact part 111 may be smaller than the length of the extension part 112 extending from the contact part 111 , The ratio of completed roads may range from 1:8 to 12.

도 9 내지 도 19를 참조하여, 보조 전극에 따른 전계 왜곡 개선 현상을 설명한다.An improvement in electric field distortion according to the auxiliary electrode will be described with reference to FIGS. 9 to 19 .

도 9 내지 도 11은 화소 전극이 보조 전극을 구비하지 않은 경우 전계왜곡을 나타낸 것이고, 도 12 내지 도 14 및 도 16 내지 도 18은 화소 전극이 보조 전극을 구비한 경우 전계왜곡을 나타낸 것이다. 그리고 도 15 및 도 19는 보조 전극을 구비한 화소 전극의 구동 전압에 따른 투과율을 레퍼런스와 비교한 실험 데이터이다.9 to 11 illustrate electric field distortion when the pixel electrode does not include an auxiliary electrode, and FIGS. 12 to 14 and 16 to 18 illustrate electric field distortion when the pixel electrode includes an auxiliary electrode. 15 and 19 are experimental data comparing transmittance according to a driving voltage of a pixel electrode including an auxiliary electrode with a reference.

도 9를 참조하면, 낮은 구동 전압 상태에서 표시된 영역에서 액정이 회전하지 못하거나 초기 상태를 유지하게 되어 전계왜곡에 따른 투과율이 저하된 영역이 발생하고, 도 10과 같이 피크(Peak) 구동 전압과 도 11과 같이 피크 초과 구동 전압이 됨에 따라 전계왜곡에 따른 투과율 저하 영역이 화살표 방향으로 상승하게 되어 결국 블랙매트릭스(BM)를 제외한 컬러필터(CF)와 대응하는 영역, 즉 투과 영역으로 상승하게 되어 발광 영역의 투과율이 저하될 수 있다.Referring to FIG. 9 , the liquid crystal fails to rotate or maintains the initial state in the displayed region in a low driving voltage state, so that a region in which transmittance is reduced due to electric field distortion occurs, and as shown in FIG. 10 , the peak driving voltage and 11, as the driving voltage exceeds the peak, the transmittance lowering region due to electric field distortion rises in the direction of the arrow, and eventually rises to the region corresponding to the color filter CF except for the black matrix BM, that is, the transmissive region. Transmittance of the light emitting region may be reduced.

구체적으로 전계왜곡에 따른 투과율 저하 현상을 설명하면, 초기상태를 유지하고 있는 액정 분자들이 어레이 기판(101)에서 발생하는 전계로 인하여 어레이 기판(101) 평면을 기준으로 액정층에 0도 방향의 횡전계만 인가되어야 하지만, 특정 너비, 높이로 제한되어 있는 사각 형태의 화소 전극(110) 구조로 인하여 화소 전극(110)의 상, 하부 경계 영역에는 0도 방향의 횡전계가 아닌 다른 방향(0~360도)의 전계가 발생하게 된다. 그리고 화소 전극(110) 내부에 0도 방향의 횡전계에 의하여 특정방향(기준 반시계방향: 이후부터 0도 전계에 의해 회전되는 액정은 반시계방향으로 회전하는 것으로 정의)으로 회전되는 액정분자와 0~360도 방향의 전계에 의하여 특정방향과 반대방향(기준 시계방향: 이후부터 0도 이외의 전계에 의해 회전되는 액정은 시계방향으로 회전하는 것으로 정의)으로 회전되는 액정분자가 발생하게 되며, 각각 다른 방향으로 회전되는 액정분자들의 영역의 중간 영역에는 어느 방향으로도 회전하지 않는 초기배향 방향 상태를 유지하는 액정 분자들이 존재하는 영역이 발생한다. 이 회전하지 않는 액정분자들에 의하여 서브 화소 내 투과율 감소가 발생하게 되며, 이 투과율이 발생하지 않는 영역 또는 영역 및 선인 전계왜곡라인이 발생할 수 있다. 상기 전계왜곡라인은 특정 전압 이상 및 고온과 같은 특정 조건에서 발생할 수 있고 전계왜곡라인이 발생한 뒤 전압 및 특정조건을 유지한 채 시간이 지나면 전계왜곡라인이 서브 화소 외부에서 내부로 이동하여 원하는 특정 투과율을 유지 못하고 투과율이 저하되어 해상도를 떨어뜨릴 수 있다. 또한 전계왜곡라인은 연장부(112)의 가장 자리 영역, 특히 컨텍부(111)와 연장부(112)의 경계 영역에서 발생하여, 구동 전압 상승에 따라 연장부(112) 내부, 즉 발광 영역 내부로 이동하게 되어 투과율을 떨어뜨리게 된다. 그러나 도 12의 낮은 구동 전압 상태와, 도 13의 피크 구동 전압 상태 그리고 도 14의 피크 초과 구동 전압 상태에서 확인할 수 있는 바와 같이 제1 보조 전극(131)에 의하여 상기 제1 보조 전극(131)의 배치된 영역 부근의 회전하지 않는 액정 분자가 있는 영역의 전기적 토크 에너지(Electrical Torque Energy)를 시계방향 및 반시계방향으로 회전하는 액정이 있는 영역의 전기적 토크 에너지 보다 강하게 만들어 전계왜곡에 따른 투과율 저항 영역이 이동하지 못하도록 제어할 수 있다. 따라서 도 15의 그래프와 같이 제1 보조 전극(131)을 구비하지 않은 기준(Ref.) 대비 제1 보조 전극(131)을 구비한 경우 투과율이 크게 향상되는 이점이 있다.Specifically, to explain the decrease in transmittance due to electric field distortion, liquid crystal molecules maintaining an initial state are transverse to the liquid crystal layer in the 0 degree direction with respect to the plane of the array substrate 101 due to the electric field generated in the array substrate 101 . Although only an electric field should be applied, due to the rectangular shape of the pixel electrode 110 structure limited to a specific width and height, the upper and lower boundary regions of the pixel electrode 110 have a direction other than the 0 degree lateral electric field (0 to 0). 360 degrees) is generated. And liquid crystal molecules rotated in a specific direction (reference counterclockwise direction: liquid crystals rotated by a 0 degree electric field thereafter are defined as counterclockwise rotation) by a transverse electric field in the 0 degree direction inside the pixel electrode 110 and The liquid crystal molecules rotate in the direction opposite to the specific direction by the electric field from 0 to 360 degrees (reference clockwise: liquid crystals rotated by an electric field other than 0 degrees thereafter are defined as rotating clockwise). In the middle region of the region of the liquid crystal molecules rotated in different directions, a region in which liquid crystal molecules maintaining an initial alignment direction state that do not rotate in either direction are present. The non-rotating liquid crystal molecules cause a decrease in transmittance in the sub-pixel, and a region or region and line in which the transmittance does not occur may be generated. The field distortion line may occur under specific conditions, such as a specific voltage or higher, and high temperature. After the field distortion line is generated, the field distortion line moves from the outside to the inside of the sub-pixel and a desired specific transmittance when the voltage and the specific condition are maintained after a time passes. can not maintain the resolution, and the transmittance is lowered, thereby reducing the resolution. In addition, the electric field distortion line is generated in the edge region of the extension part 112 , particularly in the boundary region between the contact part 111 and the extension part 112 , and as the driving voltage rises, the extension part 112 is inside, that is, the inside of the light emitting region. to decrease the transmittance. However, as can be seen from the low driving voltage state of FIG. 12 , the peak driving voltage state of FIG. 13 , and the peak driving voltage state of FIG. 14 , the first auxiliary electrode 131 may Transmittance resistance region due to electric field distortion by making the electrical torque energy of the region with non-rotating liquid crystal molecules near the arranged region stronger than the electrical torque energy of the region with liquid crystals rotating clockwise and counterclockwise You can control it to not move. Accordingly, as shown in the graph of FIG. 15 , when the first auxiliary electrode 131 is provided compared to the reference Ref. without the first auxiliary electrode 131 , the transmittance is greatly improved.

또한 도 16의 낮은 구동 전압 상태와, 도 17의 피크 구동 전압 상태 그리고 도 18의 피크 초과 구동 전압 상태에서 확인할 수 있는 바와 같이 제1 보조 전극(131)과 제2 보조 전극(132)를 함께 적용하는 경우도 마찬가지로 상기 제1 보조 전극(131)과 제2 보조 전극(132)이 배치된 영역 부근의 회전하지 않는 액정 분자가 있는 영역의 전기적 토크 에너지를 시계방향 및 반시계방향으로 회전하는 액정이 있는 영역의 전기적 토크 에너지 보다 강하게 만들어 전계왜곡에 따른 투과율 저항 영역이 블랙매트릭스(BM)가 대응하지 않는, 즉 컬러필터(CF) 영역의 발광 영역 내로 이동하지 못하도록 제어할 수 있다. 따라서 도 19의 그래프와 같이 제1 및 제2 보조 전극(131, 132)을 구비하지 않은 기준(Ref.) 대비 제1 및 제2 보조 전극(131, 132)을 구비한 경우 투과율이 크게 향상되는 이점이 있다.In addition, as can be seen from the low driving voltage state of FIG. 16 , the peak driving voltage state of FIG. 17 , and the peak driving voltage state of FIG. 18 , the first auxiliary electrode 131 and the second auxiliary electrode 132 are applied together In the same case, the liquid crystal rotating in the clockwise and counterclockwise directions uses the electrical torque energy of the region where the liquid crystal molecules do not rotate near the region where the first auxiliary electrode 131 and the second auxiliary electrode 132 are disposed. By making the electric torque energy stronger than the electric torque energy of the region, the transmittance resistance region due to the electric field distortion can be controlled so that the black matrix BM does not correspond, that is, it does not move into the light emitting region of the color filter CF region. Therefore, as shown in the graph of FIG. 19 , when the first and second auxiliary electrodes 131 and 132 are provided compared to the reference (Ref.) without the first and second auxiliary electrodes 131 and 132, transmittance is greatly improved. There is an advantage.

또한 도 15 및 도 19에 비교에서 알 수 있듯이 제1 보조 전극(131)외에 제2 보조 전극(132)을 추가로 구비한 경우에 동일 전압 하에서 더 높은 투과율을 보이는 효과가 있다.In addition, as can be seen from the comparison of FIGS. 15 and 19 , when the second auxiliary electrode 132 is additionally provided in addition to the first auxiliary electrode 131 , higher transmittance is exhibited under the same voltage.

한편 도 15 및 도 19의 실험예에서 적용한 제1 및 제2 보조 전극(131, 132)의 예각 b와 c는 45도이고, 연장부(112)의 예각 a는 7도이며, 제1 및 제2 보조 전극(131, 132) 각각의 컨텍부(111)로부터 연장된 길이와 연장부(112)의 컨텍부(111)로부터 연장된 길이의 비는 1:10으로써, 구동 전압에 따라 최적의 투과율과 피크 초과 구동 전압에서 투과율이 떨어지는 현상을 고려하여 결정된 값이다.On the other hand, acute angles b and c of the first and second auxiliary electrodes 131 and 132 applied in the experimental examples of FIGS. 15 and 19 are 45 degrees, the acute angle a of the extension part 112 is 7 degrees, and the first and second auxiliary electrodes 131 and 132 are 45 degrees. 2 The ratio of the length extended from the contact part 111 of each of the auxiliary electrodes 131 and 132 to the length extended from the contact part 111 of the extension part 112 is 1:10, and thus the optimum transmittance according to the driving voltage It is a value determined by considering the phenomenon that the transmittance falls at the driving voltage exceeding the peak and the peak.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.In the detailed description of the present invention described above, it has been described with reference to preferred embodiments of the present invention, but those skilled in the art or those having ordinary knowledge in the technical field of the present invention described in the claims to be described later It will be understood that various modifications and variations of the present invention can be made without departing from the spirit and scope of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 표시패널
110 화소 전극
111 컨텍부
112 연장부
113 제1 연장부
114 제2 연장부
115 슬릿, 개구부
120 공통 전극
130 제1 절연층
131 제1 보조 전극
132 제2 보조 전극
140 제2 절연층
200 타이밍 콘트롤러
300 데이터 드라이버
400 게이트 드라이버
100 display panel
110 pixel electrode
111 contact part
112 extension
113 first extension
114 second extension
115 slit, opening
120 common electrode
130 first insulating layer
131 first auxiliary electrode
132 second auxiliary electrode
140 second insulating layer
200 timing controller
300 data driver
400 gate driver

Claims (20)

수직한 방향인 제1 방향을 따라 연장된 데이터 라인;
상기 제1 방향과 수직한 제2 방향을 따라 연장된 게이트 라인;
상기 제2 방향을 따라 연장되며, 상기 게이트 라인과 이격되어 배치된 공통라인;
상기 게이트 라인과 상기 데이터 라인의 교차 지점에 배치된 박막트랜지스터;
상기 공통라인과 전기적으로 연결되며, 통 전극으로 형성된 공통전극;
상기 공통전극 상에 배치된 제1 절연층; 및
제1 절연층 상에 배치되며, 상기 공통전극과 중첩하는 화소 전극;을 포함하고,
상기 화소 전극은,
상기 박막트랜지스터와 전기적으로 연결된 컨텍부;
상기 컨텍부로부터 연장되고 슬릿을 구비한 연장부; 및
상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제1 보조 전극;을 포함하고,
상기 연장부는 상기 제1 방향을 기준으로 예각인 제1 각도로 기울어져서 상기 컨텍부로부터 연장된 제1 연장부, 및 상기 제1 방향을 기준으로 상기 제1 각도보다 큰 제2 각도로 기울어져서 상기 제1 연장부로부터 연장된 제2 연장부를 가지며,
상기 제1 보조 전극은 상기 컨텍부로부터 분기되며, 상기 제1 방향을 기준으로 상기 제1 각도보다 큰 제3 각도로 기울어지도록 연장된 어레이 기판.
a data line extending in a first direction that is a vertical direction;
a gate line extending in a second direction perpendicular to the first direction;
a common line extending in the second direction and spaced apart from the gate line;
a thin film transistor disposed at an intersection of the gate line and the data line;
a common electrode electrically connected to the common line and formed of a tubular electrode;
a first insulating layer disposed on the common electrode; and
a pixel electrode disposed on the first insulating layer and overlapping the common electrode;
The pixel electrode is
a contact part electrically connected to the thin film transistor;
an extension portion extending from the contact portion and having a slit; and
a first auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion;
The extension part is inclined at a first angle that is an acute angle with respect to the first direction, and the first extension part extends from the contact part, and the extension part is inclined at a second angle greater than the first angle with respect to the first direction. having a second extension extending from the first extension;
The first auxiliary electrode is branched from the contact portion and extends to be inclined at a third angle greater than the first angle with respect to the first direction.
제1 항에 있어서,
상기 제1 각도는 5도 내지 9도이며, 상기 제3 각도는 30도 내지 60도인 어레이 기판.
According to claim 1,
The first angle is 5 degrees to 9 degrees, and the third angle is 30 degrees to 60 degrees.
제1 항에 있어서,
상기 연장부 및 상기 제1 보조 전극은 상기 게이트 라인으로부터 멀어지는 방향으로 연장된 어레이 기판.
According to claim 1,
The extension portion and the first auxiliary electrode extend in a direction away from the gate line.
제1 항에 있어서,
상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인과 가까워지는 방향으로 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 제2 보조 전극;을 더 포함하는 어레이 기판.
According to claim 1,
and a second auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion in a direction closer to a gate line providing a gate signal to the thin film transistor.
제4 항에 있어서,
상기 연장부와 상기 제1 보조 전극이 상기 컨텍부로부터 연장되는 방향과 상기 제2 보조 전극이 상기 컨텍부로부터 연장되는 방향은 서로 반대 방향인 어레이 기판.
5. The method of claim 4,
A direction in which the extension portion and the first auxiliary electrode extend from the contact portion and a direction in which the second auxiliary electrode extends from the contact portion are opposite to each other.
제5 항에 있어서,
상기 제1 또는 제2 보조 전극이 상기 컨텍부로부터 연장되는 길이는 상기 연장부가 상기 컨텍부로부터 연장되는 길이보다 작은 어레이 기판.
6. The method of claim 5,
A length in which the first or second auxiliary electrode extends from the contact portion is smaller than a length in which the extension portion extends from the contact portion.
제1 항에 있어서,
상기 박막트랜지스터와 상기 공통 전극 사이에 배치된 유기 절연층인 제2 절연층을 더 포함하는 어레이 기판.
According to claim 1,
The array substrate further comprising a second insulating layer that is an organic insulating layer disposed between the thin film transistor and the common electrode.
박막트랜지스터; 및
상기 박막트랜지스터의 일 부분과 전기적으로 연결되는 컨텍부와 상기 컨텍부로부터 연장된 연장부 그리고 상기 컨텍부와 상기 연장부의 경계 영역에서 상기 컨텍부로부터 연장된 보조 전극을 포함한 화소 전극;을 포함하고,
상기 연장부는 수직한 방향을 기준으로 제1 예각으로 기울어져서 상기 컨텍부로부터 연장되고,
상기 보조 전극은 상기 컨텍부의 상부의 모서리 영역으로부터 연장되며, 상기 수직한 방향을 기준으로 상기 제1 예각보다 큰 각도로 기울어지도록 연장된 어레이 기판.
thin film transistor; and
a pixel electrode including a contact portion electrically connected to a portion of the thin film transistor, an extension portion extending from the contact portion, and an auxiliary electrode extending from the contact portion in a boundary region between the contact portion and the extension portion;
The extension portion is inclined at a first acute angle with respect to the vertical direction and extends from the contact portion,
The auxiliary electrode extends from a corner region of an upper portion of the contact unit, and extends to be inclined at an angle greater than the first acute angle with respect to the vertical direction.
제8 항에 있어서,
상기 어레이 기판은 상기 어레이 기판과 마주하는 컬러필터 기판 상의 블랙매트릭스와 대응하는 제1 영역과 상기 제1 영역을 제외한 제2 영역을 포함하고,
상기 보조 전극은 상기 제1 영역 내에 배치되는 어레이 기판.
9. The method of claim 8,
the array substrate includes a first region corresponding to a black matrix on a color filter substrate facing the array substrate and a second region excluding the first region;
and the auxiliary electrode is disposed in the first region.
제8 항에 있어서,
제1 및 제2 절연층; 및 상기 제1 및 제2 절연층 사이에 배치되고 상기 화소 전극과 마주하는 공통 전극;을 더 포함하고,
상기 화소 전극은 상기 제2 절연층 상에 배치되고, 상기 공통 전극과 오버랩되는 어레이 기판.
9. The method of claim 8,
first and second insulating layers; and a common electrode disposed between the first and second insulating layers and facing the pixel electrode;
The pixel electrode is disposed on the second insulating layer and overlaps the common electrode.
제8 항에 있어서,
상기 연장부는 상기 박막트랜지스터에 게이트 신호를 제공하는 게이트 라인에 대한 법선을 기준으로 상기 제1 예각으로 상기 컨텍부로부터 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.
9. The method of claim 8,
The extension portion is bent in a first direction from the contact portion at the first acute angle with respect to a normal to a gate line providing a gate signal to the thin film transistor and extends from the contact portion in a direction away from the gate line. .
제11 항에 있어서,
상기 제1 예각은 5도 내지 9도인 어레이 기판.
12. The method of claim 11,
The first acute angle is 5 to 9 degrees of the array substrate.
제11 항에 있어서,
상기 보조 전극은 상기 법선을 기준으로 상기 제1 예각보다 큰 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 상기 게이트 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.
12. The method of claim 11,
The auxiliary electrode is bent from the contact portion in the first direction at a second acute angle greater than the first acute angle with respect to the normal line and extends from the contact portion in a direction away from the gate line.
제11 항에 있어서,
상기 보조 전극은 상기 법선을 기준으로 상기 제1 예각보다 큰 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 게이트 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.
12. The method of claim 11,
The auxiliary electrode is bent in a second direction opposite to the first direction from the contact portion at a third acute angle greater than the first acute angle with respect to the normal line and extends from the contact portion in a direction closer to the gate line. array substrate.
제11 항에 있어서,
상기 보조 전극은 제1 및 제2 보조 전극을 포함하고,
상기 제1 보조 전극은 상기 법선을 기준으로 상기 제1 예각보다 큰 제2 예각으로 상기 컨텍부로부터 상기 제1 방향으로 꺾이며 스캔 라인과 멀어지는 방향으로 상기 컨텍부로부터 연장되고,
상기 제2 보조 전극은 상기 법선을 기준으로 상기 제1 예각보다 큰 제3 예각으로 상기 컨텍부로부터 상기 제1 방향과 반대 방향인 제2 방향으로 꺾이며 상기 스캔 라인과 가까워지는 방향으로 상기 컨텍부로부터 연장되는 어레이 기판.
12. The method of claim 11,
The auxiliary electrode includes first and second auxiliary electrodes,
The first auxiliary electrode is bent from the contact portion in the first direction at a second acute angle greater than the first acute angle with respect to the normal line and extends from the contact portion in a direction away from the scan line,
The second auxiliary electrode is bent in a second direction opposite to the first direction from the contact portion at a third acute angle greater than the first acute angle with respect to the normal line, and the contact portion is closer to the scan line. an array substrate extending from
삭제delete 삭제delete 제8 항에 있어서,
상기 연장부는 슬릿을 구비한 어레이 기판.
9. The method of claim 8,
The extension portion is an array substrate having a slit.
제1 항에 따른 어레이 기판; 및
상기 어레이 기판과 대향하고 블랙매트릭스 및 컬러 필터를 구비한 컬러필터 기판;을 포함하고,
상기 어레이 기판은 상기 블랙매트릭스와 마주하는 제1 영역과 상기 컬러 필터와 마주하는 제2 영역으로 분할되고,
상기 제1 보조 전극은 상기 제1 영역 내에 배치되는 표시패널.
The array substrate according to claim 1; and
and a color filter substrate facing the array substrate and having a black matrix and a color filter;
the array substrate is divided into a first area facing the black matrix and a second area facing the color filter;
The first auxiliary electrode is disposed in the first area.
제19 항에 따른 표시패널;을 포함하고
상기 표시패널을 프린지 필드 구동(fringe field driving)하는 액정표시장치.
The display panel according to claim 19, including
A liquid crystal display for fringe field driving of the display panel.
KR1020150070994A 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof KR102328918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Publications (2)

Publication Number Publication Date
KR20160137770A KR20160137770A (en) 2016-12-01
KR102328918B1 true KR102328918B1 (en) 2021-11-19

Family

ID=57577312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150070994A KR102328918B1 (en) 2015-05-21 2015-05-21 Array substrate and liquid cristal display device including thereof

Country Status (1)

Country Link
KR (1) KR102328918B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994989B (en) * 2022-05-25 2023-10-27 京东方科技集团股份有限公司 Array substrate and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459464B1 (en) * 2000-08-14 2002-10-01 Kabushiki Kaisha Advanced Display Liquid crystal display device with reduced weighting trace defects
JP2007226175A (en) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp Liquid crystal device and electronic equipment
US8531408B2 (en) * 2009-02-13 2013-09-10 Apple Inc. Pseudo multi-domain design for improved viewing angle and color shift

Also Published As

Publication number Publication date
KR20160137770A (en) 2016-12-01

Similar Documents

Publication Publication Date Title
KR102279353B1 (en) Display panel
US10510280B2 (en) Display panel and display apparatus having the same
US10510308B2 (en) Display device with each column of sub-pixel units being driven by two data lines and driving method for display device
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
KR101369587B1 (en) Liquid crystal display device
JP5214466B2 (en) Liquid crystal display panel, liquid crystal display element, and liquid crystal display device
US8884861B2 (en) Liquid crystal display and driving method thereof
US20090009449A1 (en) Display device, active matrix substrate, liquid crystald display device and television receiver
WO2018141123A1 (en) Pixel driving architecture and liquid crystal display panel
WO2018054137A1 (en) Pixel array, display panel, display device
KR102291464B1 (en) Liquid crystal display
KR102000048B1 (en) Liquid crystal display device and driving method thereof
US8339425B2 (en) Method of driving pixels and display apparatus for performing the method
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR20070075686A (en) Liquid crystal display panel and method of manufacturing the same
TWI651575B (en) Display device
EP3016092B1 (en) Display device
US20160139462A1 (en) Curved liquid crystal display
US10031390B2 (en) Display device including parasitic capacitance electrodes
KR102328918B1 (en) Array substrate and liquid cristal display device including thereof
KR102210677B1 (en) Display device
JP6087956B2 (en) Thin film transistor array substrate and liquid crystal display device
JP2009282109A (en) Display element
KR102244985B1 (en) Display panel
KR102099963B1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant