KR20160134702A - 제로­아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들 - Google Patents

제로­아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20160134702A
KR20160134702A KR1020167026535A KR20167026535A KR20160134702A KR 20160134702 A KR20160134702 A KR 20160134702A KR 1020167026535 A KR1020167026535 A KR 1020167026535A KR 20167026535 A KR20167026535 A KR 20167026535A KR 20160134702 A KR20160134702 A KR 20160134702A
Authority
KR
South Korea
Prior art keywords
coefficient matrix
transform coefficient
video block
video
domain
Prior art date
Application number
KR1020167026535A
Other languages
English (en)
Inventor
인석 정
양 유
샹린 왕
마르타 카르체비츠
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160134702A publication Critical patent/KR20160134702A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

제로-아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들이 본원에서 설명된다. 개시물에서 설명된 발명 요지의 하나의 양태는 비디오 블록을 저장하도록 구성된 메모리를 포함하는 비디오 인코더를 제공한다. 비디오 인코더는 메모리와 통신하는 프로세서를 더 포함한다. 프로세서는 비디오 블록의 전체 파워 값을 결정하도록 구성된다. 프로세서는 감소된 변환 계수 행렬을 결정하도록 추가로 구성되고, 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 감소된 변환 계수 행렬 및 전체 변환 계수 행렬은 동일한 사이즈를 가진다. 프로세서는 감소된 변환 계수 행렬을 이용하여 비디오 블록의 부분적인 파워 값을 결정하도록 추가로 구성된다. 프로세서는 전체 파워 값 및 부분적인 파워 값에 기초하여 감소된 변환 계수 행렬을 이용하여 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하도록 추가로 구성된다. 프로세서는 변환된 비디오 블록을 인코딩하도록 추가로 구성된다.

Description

제로­아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR LOW COMPLEXITY FORWARD TRANSFORMS USING ZEROED-OUT COEFFICIENTS}
이 개시물은 비디오 인코딩에 관한 것이다.
디지털 비디오 기능들은, 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템 (digital direct broadcast system) 들, 무선 브로드캐스트 시스템들, 개인 정보 단말 (personal digital assistant; PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 태블릿 컴퓨터들, 전자책 리더 (e-book reader) 들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 라디오 전화들, 스마트폰들, 화상 원격회의 디바이스들, 비디오 스트리밍 디바이스들 등을 포함하는 광범위한 디바이스들 내로 편입될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 진보된 비디오 코딩 (Advanced Video Coding; AVC), 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 에 의해 정의된 표준들 및 이러한 표준들의 확장들에서 설명된 것들과 같은 비디오 코딩 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 코딩 기법들을 구현함으로써 디지털 비디오 정보를 더 효율적으로 송신하고, 수신하고, 인코딩하고, 디코딩하고, 및/또는 저장할 수도 있다.
비디오 코딩 기법들은 비디오 시퀀스들에 내재된 중복성을 감소시키거나 제거하기 위한 공간적 (인트라-픽처 (intra-picture)) 예측 및/또는 시간적 (인터-픽처 (inter-picture)) 예측을 포함한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스 (예컨대, 비디오 프레임 또는 비디오 프레임의 부분) 는 비디오 블록들로 파티셔닝 (partitioning) 될 수도 있으며, 이 비디오 블록들은 또한, 트리블록 (treeblock) 들, 코딩 유닛 (coding unit; CU) 들 및/또는 코딩 노드들로서 지칭될 수도 있다. CU 들은 CU 에 대한 예측 비디오 데이터를 결정하기 위하여 하나 이상의 예측 유닛 (prediction unit; PU) 들로 추가로 파티셔닝될 수도 있다. 비디오 압축 기법들은 또한 CU 들을, 코딩되어야 할 비디오 블록과 예측 비디오 데이터와의 사이의 차이를 나타내는 잔차 비디오 블록 데이터의 하나 이상의 변환 유닛 (transform unit; TU) 들로 파티셔닝할 수도 있다. 2 차원 이산 코사인 변환 (discrete cosine transform; DCT) 과 같은 선형 변환들은 잔차 비디오 블록 데이터를 픽셀 도메인으로부터 주파수 도메인으로 변환하여 추가의 압축을 달성하기 위하여, TU 에 적용될 수도 있다. 또한, 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩될 수도 있다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.
공간적 또는 시간적 예측은 코딩되어야 할 블록에 대한 예측 블록으로 귀착된다. 잔차 데이터 (residual data) 는 코딩되어야 할 원래의 블록과 예측 블록과의 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 지시하는 모션 벡터와, 코딩된 블록과 예측 블록과의 사이의 차이를 표시하는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가의 압축을 위하여, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어 잔차 변환 계수들로 귀착될 수도 있고, 그 후 이들은 양자화될 수도 있다. 초기에 2 차원 어레이로 배치된 양자화된 변환 계수들은 변환 계수들의 1 차원 벡터를 생성하기 위하여 스캔될 수도 있고, 엔트로피 코딩은 훨씬 더 많은 압축을 달성하기 위하여 적용될 수도 있다.
AVC 와 같은 더 과거의 비디오 표준들에서는, 순방향 변환 및 역변환 사이즈 (예컨대, 4x4 및 8x8) 가 비디오 인코딩 성능에 대한 병목 현상으로서 작동하지 않았다. 그러나, 더 최신의 비디오 코딩 표준들 (예컨대, HEVC 및 그 확장들 등) 은 최대한으로 16x16 및 32x32 순방향 변환 및 역변환 계수 행렬 사이즈들을 사용하고, 이것은 코딩 프로세스 동안에 코딩 속도 및 효율에 대해 제한하는 인자로서 작동할 수 있다. 더 큰 변환들은 픽셀 도메인으로부터 계수 도메인으로 변환할 때에 프로세싱하기 위하여 더 많은 복잡도 및 사이클들을 요구한다. 코딩 효율을 위하여, 코딩 성능은 비디오 인코더에서 큰 순방향 변환들의 복잡도를 감소시키는 프로세스로부터 이익을 얻을 것이다. 본원에서 개시된 기법들의 일부의 장점들은 인코더에서 순방향 변환들의 복잡도를 감소시킴으로써, 비디오 인코딩 동안에 코딩 효율을 개선시키고 연산 자원 요건들을 감소시키는 것에 관한 것이다.
일반적으로, 이 개시물은 변환 프로세스 동안에 변환 행렬 계수들을 조건부로 사용 (예컨대, 그 전체 또는 부분적인 사용) 하거나 수정 (예컨대, 제로-아웃 (zero-out)) 함으로써 비디오 인코딩 성능을 개선시키는 것에 관련된 기법들을 설명한다. 예를 들어, 하나의 실시형태에서는, 전체 32x32 변환 계수 행렬을 이용하여 변환을 수행하기 보다는, 계수들의 선택된 부분이 제로-아웃될 수도 있다. 이것은 32x32 변환 계수 행렬이 비-제로 값 내부 서브세트 영역 및 제로 값 외부 영역을 가지는 것으로 귀착된다. 결과적인 행렬은 모든 제로 값들의 구역 (예컨대, 외부 영역) 을 포함할 것이므로, 수정된 행렬을 이용하는 후속 변환 동작은 더 적은 연산 자원들을 요구할 것이고, 개선된 비디오 인코딩 성능을 산출할 것이다. 이러한 변환 동작을 수행하는 동안에 컨텐츠 손실을 감소시키거나 최소화하기 위하여 제로-값 외부 영역을 어떻게 그리고 언제 결정할 것인지에 대한 조건들이 제공된다.
하나 이상의 예들의 세부사항들은 첨부한 도면들 및 이하의 설명에서 기재된다. 다른 특징들, 목적들, 및 장점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명백할 것이다.
개시물에서 설명된 발명요지의 하나의 양태는 비디오 블록을 저장하도록 구성된 메모리를 포함하는 비디오 인코더를 제공한다. 비디오 인코더는 메모리와 통신하는 프로세서를 더 포함한다. 프로세서는 비디오 블록의 전체 파워 값 (full power value) 을 결정하도록 구성된다. 프로세서는 감소된 변환 계수 행렬을 결정하도록 추가로 구성되고, 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 (non-zero) 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 감소된 변환 계수 행렬 및 전체 변환 계수 행렬은 동일한 사이즈를 가진다. 프로세서는 감소된 변환 계수 행렬을 이용하여 비디오 블록의 부분적인 파워 값을 결정하도록 추가로 구성된다. 프로세서는 전체 파워 값 및 부분적인 파워 값에 기초하여 감소된 변환 계수 행렬을 이용하여 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하도록 추가로 구성된다. 프로세서는 변환된 비디오 블록을 인코딩하도록 추가로 구성된다.
개시물에서 설명된 발명 요지의 또 다른 양태는 비디오를 인코딩하는 방법을 제공한다. 방법은 비디오 블록을 저장하는 단계를 포함한다. 방법은 비디오 블록의 전체 파워 값을 결정하는 단계를 더 포함한다. 방법은 감소된 변환 계수 행렬을 결정하는 단계를 더 포함하고, 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 감소된 변환 계수 행렬 및 전체 변환 계수 행렬은 동일한 사이즈를 가진다. 방법은 감소된 변환 계수 행렬을 이용하여 비디오 블록의 부분적인 파워 값을 결정하는 단계를 더 포함한다. 방법은 전체 파워 값 및 부분적인 파워 값에 기초하여 감소된 변환 계수 행렬을 이용하여 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하는 단계를 더 포함한다. 방법은 변환된 비디오 블록을 인코딩하는 단계를 더 포함한다.
개시물에서 설명된 발명 요지의 또 다른 양태는 비-일시적 컴퓨터-판독가능 매체를 제공한다. 매체는, 실행될 경우, 장치로 하여금, 비디오 블록을 저장하게 하는 코드를 포함한다. 매체는, 실행될 경우, 장치로 하여금, 비디오 블록의 전체 파워 값을 결정하게 하는 코드를 더 포함한다. 매체는, 실행될 경우, 장치로 하여금, 감소된 변환 계수 행렬을 결정하게 하는 코드를 더 포함하고, 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 감소된 변환 계수 행렬 및 전체 변환 계수 행렬은 동일한 사이즈를 가진다. 매체는, 실행될 경우, 장치로 하여금, 감소된 변환 계수 행렬을 이용하여 비디오 블록의 부분적인 파워 값을 결정하게 하는 코드를 더 포함한다. 매체는, 실행될 경우, 장치로 하여금, 전체 파워 값 및 부분적인 파워 값에 기초하여 감소된 변환 계수 행렬을 이용하여 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하게 하는 코드를 더 포함한다. 매체는, 실행될 경우, 장치로 하여금, 변환된 비디오 블록을 인코딩하게 하는 코드를 더 포함한다.
개시물에서 설명된 발명 요지의 또 다른 양태는 비디오를 인코딩하기 위한 장치를 제공한다. 장치는 비디오 블록을 저장하기 위한 수단을 포함한다. 장치는 비디오 블록의 전체 파워 값을 결정하기 위한 수단을 더 포함한다. 장치는 감소된 변환 계수 행렬을 결정하기 위한 수단을 더 포함하고, 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 감소된 변환 계수 행렬 및 전체 변환 계수 행렬은 동일한 사이즈를 가진다. 장치는 감소된 변환 계수 행렬을 이용하여 비디오 블록의 부분적인 파워 값을 결정하기 위한 수단을 더 포함한다. 장치는 전체 파워 값 및 부분적인 파워 값에 기초하여 감소된 변환 계수 행렬을 이용하여 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위한 수단을 더 포함한다. 장치는 변환된 비디오 블록을 인코딩하기 위한 수단을 더 포함한다.
도 1 은 이 개시물에서 설명된 양태들에 따라 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다.
도 3 은 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다.
도 4 는 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위하여 이용될 수도 있는 변환 계수 행렬의 하나의 예를 예시한다.
도 5a 및 도 5b 는 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위하여 이용될 수도 있는 변환 계수 행렬들의 추가의 예들을 예시한다.
도 6 은 변환 프로세싱 유닛이 행렬 승산 동안에 변환 계수 행렬의 계수들의 서브세트를 제로-아웃할 것인지 여부를 결정하기 위한 하나의 방법의 플로우차트를 예시한다.
도 7 은 변환 프로세싱 유닛이 행렬 승산 동안에 변환 계수 행렬의 계수들의 서브세트를 제로-아웃할 것인지 여부를 결정하기 위한 추가의 방법의 플로우차트를 예시한다.
도면들에서 예시된 다양한 특징들은 축척에 맞게 그려지지 않을 수도 있다. 따라서, 다양한 특징들의 치수들은 명료함을 위하여 자의적으로 확장되거나 축소될 수도 있다. 게다가, 도면들 중의 일부는 소정의 시스템, 방법, 또는 디바이스의 컴포넌트들의 전부를 도시하지 않을 수도 있다. 최종적으로, 유사한 참조 번호들은 명세서 및 도면들의 전반에 걸쳐 유사한 특징들을 나타내기 위하여 이용될 수도 있다.
이 개시물에서 설명된 기법들은 일반적으로 비디오 인코딩 동안의 순방향 변환들에 관한 것이다. 하나의 실시형태에서, 이러한 기법들은 고효율 비디오 코딩 (HEVC) 표준들 및 그 확장들에 관한 것이다.
비디오 코딩 표준들은 그 스케일러블 비디오 코딩 (Scalable Video Coding; SVC) 및 멀티뷰 비디오 코딩 (Multiview Video Coding; MVC) 확장들을 포함하는, ITU-T H.261, ISO/IEC MPEG-1 비주얼 (Visual), ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한, ISO/IEC MPEG-4 AVC 로서 알려짐) 를 포함한다. 게다가, ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹 (Motion Picture Experts Group; MPEG) 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 개발된, 새로운 비디오 코딩 표준, 고효율 비디오 코딩 (HEVC) 이 있다.
위에서 언급된 바와 같이, HEVC 표준은 사이즈에 있어서 최대한으로 32x32 인 (예컨대, HEVC 인코더에서의) 순방향 변환들 및 역변환들을 사용하는 반면, AVC 표준은 최대한으로 8x8 변환 사이즈를 오직 사용하였다. 예를 들어, HEVC 에서 비디오 정보를 픽셀 도메인으로부터 계수 도메인으로 변환하기 위하여, 비디오 픽셀 정보의 입력 벡터는 32x32 (1024) 값들을 가지는 변환 행렬에 의해 승산될 수도 있다. 더 큰 변환 사이즈들은 HEVC 에서 큰 코드 블록들의 코딩 효율을 증가시키지만; 그러나, 그것은 또한, 더 작은 변환 사이즈들에 비해 복잡도, 컴퓨팅 사이클들, 및 프로세싱 시간을 증가시킨다. 이 개시물에서 설명된 방법들은 인코더가 순방향 변환 행렬들을 단순화함으로써 픽셀 도메인으로부터 계수 도메인으로 변환할 때에 이러한 큰 행렬 승산들을 수행하기 위하여 요구된 증가된 복잡도 및 사이클들을 감소시킬 수도 있다.
일부의 구현예들에서는, 제로들에 의해 승산하기 위하여 요구된 연산 자원들이 비-제로들에 의해 승산하는 것보다 더 작으므로, 행렬 승산 동안에 변환 계수들의 서브세트, 영역, 또는 구역을 제로 아웃하는 것은 순방향 변환들을 단순화할 수도 있다. 또한, 비디오 인코딩 동안에 이용된 순방향 변환에서 랜덤 제로 (random zero) 들을 제로-아웃하는 것은 최종적인 비디오 품질의 감소로 귀착될 수도 있다. 이러한 품질 열화를 방지하거나 감소시키기 위하여, 이 개시물에서 설명된 방법들은 먼저, 행렬 단순화 또는 감소가 바람직한 것인지 여부를 결정할 수도 있다. 예를 들어, 하나의 실시형태에서는, 이하의 도 6 내지 도 7 과 관련하여 추가로 설명된 바와 같이, 인코더가 파워들에 있어서의 차이를 컴퓨팅하고 제로-아웃하기 위한 계수들의 수 및 로케이션 (location) 을 결정하기 위하여 그 차이를 임계치 (threshold) 와 비교하는 방법이 제공된다. 이 방법적인 방식으로 계수들을 제로 아웃함으로써, 이러한 방법들은 비디오 인코더의 변환 프로세싱 유닛이 비디오 품질을 또한 보존하면서, 연산 자원들을 절감하는 것을 가능하게 할 수도 있다.
블록-기반 프로세싱을 이용한 비디오 코덱들 (예컨대, 비디오 프레임들이 비디오 블록들 또는 코딩 유닛들로 파티셔닝될 수도 있는 HEVC) 에서는, (예컨대, 인터 또는 인트라 예측으로부터의) 예측 블록들 또는 예측 유닛들이 원래의 픽셀들로부터 감산될 수도 있다. 위에서 그리고 도 1 내지 도 3 에 대하여 이하에서 추가로 설명된 바와 같이, 다음으로, 잔차 데이터는 순방향 변환들 (예컨대, 이산 코사인 변환들) 을 이용하여 잔차 변환 계수들로 변환될 수도 있고, 양자화될 수도 있고, (예컨대, 추가의 압축을 달성하기 위하여) 엔트로피 인코딩될 수도 있다. 엔트로피 인코딩은, 이하에서 추가로 설명되는 다양한 엔트로피 코딩 엔진들 (예컨대, CAVLC, CABAC 등) 을 이용하여 수행될 수도 있다. 추후에, 그리고 또한 이하에서 추가로 설명된 바와 같이, 디코더는 다음으로, 계수들을 엔트로피 디코딩할 수도 있고, 탈양자화 (dequantize) 할 수도 있고, 역변환할 수도 있다. 최종적으로, 계수들은 재구성된 픽셀들을 형성하기 위하여 예측 블록들에 다시 추가될 수도 있다.
비디오 코딩의 하나의 실시형태에서, 이미지 블록은 먼저, 재구성된, 시간적으로 및/또는 공간적으로 이웃하는 블록들로부터의 픽셀들을 이용하여 예측될 수도 있다. 다음으로, 예측 에러 (때때로, "잔여 (residue)" 또는 "잔차 (residual)" 로서 지칭됨) 는 변환되고 양자화될 수도 있다. 예를 들어, S 가 사이즈 NxN 의 잔여 블록일 경우, 변환된 블록 K 는 다음과 같이 행렬 승산을 이용하여 유도될 수 있다:
K = A * S * B
여기서, K, A, 및 B 는 또한, 사이즈 NxN 를 갖는다. A 는 수직 변환 행렬이고, B 는 수평 변환 행렬이다. 일부의 실시형태들에서, A 및 B 는 서로의 전치행렬 (transpose) 이다 (예컨대, B = A', 여기서, " ' " 는 전치행렬을 의미함). 다른 실시형태들에서는, A 및 B 가 서로의 전치행렬이 아니다. A 및 B 가 서로의 전치행렬일 때, 이전의 수학식은 다음으로 된다:
K = A * S * A'
각각의 변환 (A 및 B) 은 다양한 변환들 중의 임의의 것을 포함할 수도 있다. 일부의 실시형태들에서, 변환은 이산 코사인 변환 (DCT), 이산 사인 변환 (discrete sine transform; DST), 하다마르 변환 (Hadamard transform), 하르 변환 (Haar transform) 등 중의 하나를 포함한다.
SVC 확장에서는, 비디오 정보의 다수의 계층들이 있을 수도 있다. 최하위 계층은 기본 계층 (base layer; BL) 으로서 작용할 수도 있고, 최상위 계층은 강화된 계층 (enhanced layer; EL) 또는 "강화 계층" 으로서 작용할 수도 있다. 최상위 및 최하위 계층들 사이의 모든 계층들은 EL 들 또는 BL 들의 어느 하나 또는 양자로서 작용할 수도 있다. SVC 는 품질 스케일러빌러티 (또는 신호-대-잡음 비율 (signal-to-noise ratio), SNR), 공간적 스케일러빌러티, 및/또는 시간적 스케일러빌러티를 제공하기 위하여 이용될 수도 있다. 강화된 계층은 기본 계층과는 상이한 공간적 해상도를 가질 수도 있다. 현재의 블록의 예측은 SVC 에 대해 제공되는 상이한 계층들을 이용하여 수행될 수도 있다. 이러한 예측은 인터-계층 예측으로서 지칭될 수도 있다. 인터-계층 예측 방법들은 인터-계층 중복성을 감소시키기 위하여 SVC 에서 사용될 수도 있다. 인터-계층 예측의 일부의 예들은 인터-계층 인트라 예측, 인터-계층 모션 예측, 및 인터-계층 잔차 예측을 포함할 수도 있다. 인터-계층 인트라 예측은 강화 계층에서 현재의 블록을 예측하기 위하여 기본 계층에서의 공동-위치된 (co-located) 블록들의 재구성을 이용한다. 인터-계층 모션 예측은 강화 계층에서 모션을 예측하기 위하여 기본 계층의 모션을 이용한다. 인터-계층 잔차 예측은 강화 계층의 잔여를 예측하기 위하여 기본 계층의 잔여를 이용한다. "인트라 BL 모드" 로 칭해진, 강화 계층의 하나의 특정한 코딩 모드는 기본 계층에서 대응하는 (때때로, 예컨대, 동일한 공간적 로케이션에서 위치된 "공동-위치된" 으로서 지칭된) 블록들의 텍스처 (textue) 를 이용하여 예측될 수도 있는 텍스처를 포함한다.
인터-계층 잔차 예측에서, 기본 계층의 잔여는 강화 계층에서 현재의 블록을 예측하기 위하여 이용될 수도 있다. 잔여는 비디오 유닛에 대한 시간적 예측과 소스 비디오 유닛과의 사이의 차이로서 정의될 수도 있다. 잔차 예측에서, 기본 계층의 잔여는 또한, 현재의 블록을 예측함에 있어서 고려된다. 예를 들어, 현재의 블록은 강화 계층으로부터의 잔여, 강화 계층으로부터의 시간적 예측, 및 기본 계층으로부터의 잔여를 이용하여 재구성될 수도 있다. 현재의 블록은 다음의 수학식에 따라 재구성될 수도 있다:
Figure pct00001
여기서,
Figure pct00002
는 현재의 블록의 재구성을 나타내고, re 는 강화 계층으로부터의 잔여를 나타내고, Pe 는 강화 계층으로부터의 시간적 예측을 나타내고, rb 는 기본 계층으로부터의 잔여 예측을 나타낸다.
차이 도메인을 이용한 인터 코딩을 위하여, 현재의 예측된 블록은 강화 계층 참조 픽처에서의 대응하는 예측된 블록 샘플들과, 스케일링된 기본 계층 참조 픽처에서의 대응하는 예측된 블록 샘플들과의 사이의 차이 값들에 기초하여 결정된다. 차이 값들은 차이 예측된 블록으로서 지칭될 수도 있다. 공동-위치된 기본 계층 재구성된 샘플들은 강화 계층 예측 샘플들을 획득하기 위하여 차이 예측된 블록에 추가된다.
이 개시물에서 설명된 기법들은 HEVC 에서 순방향 변환들의 행렬 승산 동안에 복잡한 연산 요건들에 관한 쟁점들을 해결할 수도 있다. 기법들은 인코더 및/또는 변환 프로세싱 유닛이 순방향 변환 행렬 승산을 수행할 수도 있는, 속도, 효율, 및 효력을 개선시킬 수도 있다.
신규한 시스템들, 장치들, 및 방법들의 다양한 양태들은 첨부한 도면들을 참조하여 이하에서 더욱 완전하게 설명된다. 그러나, 이 개시물은 많은 상이한 형태들로 구체화될 수도 있고, 이 개시물의 전반에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한된 것으로서 해석되지 않아야 한다. 오히려, 이 양태들은, 이 개시물이 철저하고 완전할 것이며, 개시물의 범위를 당해 분야의 당업자들에게 완전히 전달하도록 제공된다. 본원에서의 교시 사항들에 기초하여, 당해 분야의 숙련자는 개시물의 범위가 본 발명의 임의의 다른 양태에 독립적으로 또는 이와 조합하여 구현되든지 간에, 본원에서 개시된 신규한 시스템들, 장치들, 및 방법들의 임의의 양태를 커버하도록 의도된 것임을 인식해야 한다. 예를 들어, 본원에서 기재된 임의의 수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 게다가, 본 발명의 범위는 본원에서 기재된 발명의 다양한 양태들에 추가하여, 또는 이 다양한 양태들 이외의 다른 구조, 기능성, 또는 구조와 기능성을 이용하여 실시되는 이러한 장치 또는 방법을 커버하도록 의도된 것이다. 본원에서 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구체화될 수도 있다는 것을 이해해야 한다.
특정한 양태들이 본원에서 설명되지만, 이 양태들의 많은 변형들 및 치환들은 개시물의 범위 내에 속한다. 바람직한 양태들의 일부의 이익들 및 장점들이 언급되지만, 개시물의 범위는 특별한 이익들, 용도들, 또는 목적들에 제한되도록 의도된 것이 아니다. 오히려, 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 폭넓게 적용가능하도록 의도된 것이며, 이들의 일부는 도면들 및 다음의 바람직한 양태들의 설명에서 예로서 예시되어 있다. 상세한 설명 및 도면들은 제한하는 것이 아니라 개시물의 예시에 불과하고, 개시물의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.
도 1 은 이 개시물에서 설명된 양태들에 따라 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다. 도 1 에서 도시된 바와 같이, 비디오 인코딩 및 디코딩 시스템 (10) 은 목적지 디바이스 (14) 에 의해 더 이후의 시간에 디코딩되어야 할 인코딩된 비디오 데이터를 제공하는 소스 디바이스 (12) 를 포함한다. 특히, 소스 디바이스 (12) 는 컴퓨터-판독가능 매체 (16) 를 통해 비디오 데이터를 목적지 디바이스 (14) 에 제공한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크톱 컴퓨터들, 노트북 (예컨대, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 (set-top) 박스들, 전화 핸드셋들 (예컨대, 스마트폰들), 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스들 등을 포함하는 광범위한 디바이스들 중의 임의의 것을 포함할 수도 있다. 일부의 경우들에는, 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 무선 통신을 위해 갖추어질 수도 있다.
위에서 언급된 바와 같이, 목적지 디바이스 (14) 는 컴퓨터-판독가능 매체 (16) 를 통해, 디코딩되어야 할 인코딩된 비디오 데이터를 수신할 수도 있다. 컴퓨터-판독가능 매체 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 하나의 예에서, 컴퓨터-판독가능 매체 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 실시간으로 목적지 디바이스 (14) 로 직접적으로 송신하는 것을 가능하게 하기 위한 통신 매체 (도시되지 않음) 를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 라디오 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 또한, 로컬 영역 네트워크, 광역 네트워크, 또는 글로벌 네트워크 (예컨대, 인터넷) 와 같은 패킷-기반 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 용이하게 하기 위해 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
일부의 예들에서, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (도시되지 않음) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스 (28) 에 의해 저장 디바이스로부터 액세스될 수도 있다. 저장 디바이스는 하드 드라이브, 블루-레이 (Blu-ray) 디스크들, DVD 들, CD-ROM 들, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적당한 디지털 저장 매체들과 같은, 다양한 분산 또는 로컬 액세스된 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 저장할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스로부터 저장된 비디오 데이터를 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 일 예의 파일 서버들은 (예컨대, 웹사이트를 위한) 웹 서버, FTP 서버, 네트워크 연결 저장 (network attached storage; NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터를 액세스할 수도 있다. 데이터 접속은 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하기 위해 적당한 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 저장 디바이스로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 그 조합일 수도 있다.
이 개시물의 기법들은 무선 애플리케이션들 또는 세팅들로 반드시 제한되는 것은 아니다. 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, HTTP 를 통한 동적 적응 스트리밍 (dynamic adaptive streaming over HTTP; DASH) 과 같은 인터넷 스트리밍 비디오 송신들, 데이터 저장 매체 상으로 인코딩되는 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은, 다양한 멀티미디어 애플리케이션들 중의 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부의 예들에서, 시스템 (10) 은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 화상 통화 (video telephony) 등과 같은 애플리케이션들을 위한 일방향 (one-way) 또는 양방향 (two-way) 비디오 송신을 지원하도록 구성될 수도 있다.
도 1 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 이 개시물에 따르면, 소스 디바이스 (12) 의 비디오 인코더 (20) 는 다수의 표준들 또는 표준 확장들을 준수하는 비디오 데이터를 포함하는 비트스트림을 코딩하기 위한 기법들을 적용하도록 구성될 수도 있다. 다른 예들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 다른 컴포넌트들 또는 배열들을 포함할 수도 있다. 예를 들어, 소스 디바이스 (12) 는 외부 카메라와 같은 외부 비디오 소스로부터 비디오 데이터를 수신할 수도 있다. 마찬가지로, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스 (32) 가 아니라, 외부 디스플레이 디바이스와 인터페이스할 수도 있다.
이 개시물의 기법들은 비디오 인코딩 디바이스에 의해 일반적으로 수행되지만, 기법들은 또한, "CODEC" 으로서 전형적으로 지칭된 비디오 인코더/디코더에 의해 수행될 수도 있다. 또한, 이 개시물의 기법들은 또한, 비디오 프리프로세서 (video preprocessor) 에 의해 수행될 수도 있다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 소스 디바이스 (12) 가 목적지 디바이스 (14) 로의 송신을 위한 코딩된 비디오 데이터를 생성하는 이러한 코딩 디바이스들의 예들에 불과하다. 일부의 예들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 이들이 각각 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 이 때문에, 시스템 (10) 은 예컨대, 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 화상 통화 등을 위하여, 소스 디바이스 (12) 와 목적지 디바이스 (14) 사이의 일방향 또는 양방향 비디오 송신을 지원할 수도 있다.
소스 디바이스 (12) 의 비디오 소스 (18) 는 비디오 카메라와 같은 비디오 캡처 디바이스 (도시되지 않음), 이전에 캡처된 비디오를 포함하는 비디오 아카이브 (video archive), 비디오 컨텐츠 제공자로부터 비디오를 수신하기 위한 비디오 공급 인터페이스 등을 포함할 수도 있다. 추가의 대안으로서, 비디오 소스 (18) 는 컴퓨터 그래픽-기반 데이터, 또는 라이브 비디오 (live video), 아카이빙된 비디오 (archived video), 및 컴퓨터-생성된 비디오의 조합을 생성할 수도 있다. 일부의 경우들에는, 비디오 소스 (18) 가 비디오 카메라일 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 카메라 폰들 또는 비디오 폰들일 수도 있다. 또 다른 실시형태에서, 이 개시물에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다. 각각의 경우에 있어서, 캡처된, 프리-캡처된 (pre-captured), 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 다음으로, 인코딩된 비디오 정보는 출력 인터페이스 (22) 에 의해 컴퓨터-판독가능 매체 (16) 상으로 출력될 수도 있다.
컴퓨터-판독가능 매체 (16) 는 무선 브로드캐스트 또는 유선 네트워크 송신과 같은 순시적 매체 (transient medium) 들, 또는 하드 디스크, 플래시 드라이브, 컴팩트 디스크, 디지털 비디오 디스크, 블루-레이 디스크, 또는 다른 컴퓨터-판독가능 매체들과 같은 저장 매체들 (즉, 비-일시적 저장 매체들) 을 포함할 수도 있다. 일부의 예들에서, 네트워크 서버 (도시되지 않음) 는 예컨대, 네트워크 송신, 직접 유선 통신 등을 통해, 소스 디바이스 (12) 로부터 인코딩된 비디오 데이터를 수신할 수도 있으며 인코딩된 비디오 데이터를 목적지 디바이스 (14) 에 제공할 수도 있다. 유사하게, 디스크 스탬핑 (disc stamping) 설비와 같은 매체 생산 설비의 컴퓨팅 디바이스는 소스 디바이스 (12) 로부터 인코딩된 비디오 데이터를 수신할 수도 있고, 인코딩된 비디오 데이터를 포함하는 디스크를 생산할 수도 있다. 그러므로, 컴퓨터-판독가능 매체 (16) 는 다양한 형태들의 하나 이상의 컴퓨터-판독가능 매체들을 포함할 수도 있다.
목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 컴퓨터-판독가능 매체 (16) 로부터 정보를 수신할 수도 있다. 컴퓨터-판독가능 매체 (16) 의 정보는 비디오 인코더 (20) 에 의해 정의된 신택스 정보를 포함할 수도 있다. 블록들 및 다른 코딩된 유닛들의 특성들 및/또는 프로세싱을 설명하는 신택스 엘리먼트들을 포함할 수도 있는 신택스 정보는 또한, 비디오 디코더 (30) 에 의해 이용될 수도 있다. 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이할 수도 있고, 음극선관 (cathode ray tube; CRT), 액정 디스플레이 (liquid crystal display; LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (organic light emitting diode; OLED) 디스플레이, 또는 또 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중의 임의의 것을 포함할 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 고효율 비디오 코딩 (HEVC) 표준 또는 그 변형들 중의 임의의 것 (예컨대, HEVC 테스트 모델 (HM)) 과 같은 비디오 코딩 표준에 따라 동작할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 ITU-T H.264 표준 (MPEG-4), Part 10, 진보된 비디오 코딩 (AVC), ITU-T H.263, ITU-T H.262 (ISO/IEC MPEG-2 비주얼), ISO/IEC MPEG-1 비주얼, ITU-T H.261, 또는 임의의 이러한 표준들의 확장들과 같은 다른 사유 또는 산업 표준들에 따라 동작할 수도 있다. 일부의 양태들에서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 공통의 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 처리하기 위하여, 오디오 인코더, 오디오 디코더, MUX-DEMUX 유닛들 (도시되지 않음), 또는 다른 하드웨어 및 소프트웨어와 통합될 수도 있다.
비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (digital signal processor; DSP) 들, 주문형 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (field programmable gate array; FPGA) 들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 또는 그 임의의 조합들과 같은 다양한 적당한 인코더 회로부 중의 임의의 것으로서 구현될 수도 있다. 이 개시물의 기법들을 수행하기 위하여 필요할 경우, 비디오 인코더 (20) 및/또는 비디오 디코더 (30) 는 소프트웨어를 위한 명령들을 적당한, 비-일시적 컴퓨터-판독가능 매체 내에 저장할 수도 있고, 하나 이상의 프로세서들을 이용하여 명령들을 하드웨어로 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 포함될 수도 있고, 그 어느 하나는 조합된 인코더/디코더 (combined encoder/decoder; CODEC) 의 일부분으로서 개개의 디바이스 내에 통합될 수도 있다. 비디오 인코더 (20) 및/또는 비디오 디코더 (30) 를 포함하는 디바이스는 집적 회로, 마이크로프로세서, 및/또는 셀전화와 같은 무선 통신 디바이스를 포함할 수도 있다.
HEVC 표준은, 비디오 프레임 또는 픽처가 루마 및 크로마 샘플들의 양자 모두를 포함하는 트리블록들 또는 최대 코딩 유닛 (largest coding unit; LCU) 들의 시퀀스 (sequence) 로 분할될 수도 있다는 것을 명시한다. 비트스트림 내의 신택스 데이터는 픽셀들의 수의 측면에서 최대 코딩 유닛인 LCU 에 대한 사이즈를 정의할 수도 있다. 슬라이스는 코딩 순서에서의 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 픽처는 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각각의 트리블록은 쿼드트리 (quadtree) 에 따라 코딩 유닛 (CU) 들로 분할될 수도 있다. 일반적으로, 쿼드트리 데이터 구조는 CU 당 하나의 노드를 포함하고, 루트 노드 (root node) 는 트리블록에 대응한다. CU 가 4 개의 서브-CU 들로 분할될 경우, CU 에 대응하는 노드는 4 개의 리프 노드 (leaf node) 들을 포함하고, 4 개의 리프 노드들의 각각은 서브-CU 들 중의 하나에 대응한다.
쿼드트리 데이터 구조의 각각의 노드는 대응하는 CU 에 대한 신택스 데이터를 제공할 수도 있다. 예를 들어, 쿼드트리에서의 노드는, 노드에 대응하는 CU 가 서브-CU 들로 분할되는지 여부를 표시하는 분할 플래그 (split flag) 를 포함할 수도 있다. CU 에 대한 신택스 엘리먼트들은 재귀적으로 정의될 수도 있고, CU 가 서브-CU 들로 분할되는지 여부에 종속될 수도 있다. CU 가 추가로 분할되지 않을 경우, 그것은 리프-CU 로서 지칭된다. 이 개시물에서는, 원래의 리프-CU 의 명시적 분할이 없더라도, 리프-CU 의 4 개의 서브-CU 들은 또한 리프-CU 들로서 지칭될 것이다. 예를 들어, 16x16 사이즈에서의 CU 가 추가로 분할되지 않을 경우, 16x16 CU 가 결코 분할되지 않았지만, 4 개의 8x8 서브-CU 들이 또한 리프-CU 들로서 지칭될 것이다.
CU 가 사이즈 구분 (size distinction) 을 가지지 않는다는 것을 제외하고는, CU 는 H.264 표준의 매크로블록 (macroblock) 과 유사한 목적을 가진다. 예를 들어, 트리블록은 4 개의 자식 노드 (child node) 들 (또한 서브-CU 들로서 지칭됨) 로 분할될 수도 있고, 각각의 자식 노드는 궁극적으로 부모 노드 (parent node) 일 수도 있고, 또 다른 4 개의 자식 노드들로 분할될 수도 있다. 쿼드트리의 리프 노드로서 지칭된, 최종적인 분할되지 않은 자식 노드는 리프-CU 로서 또한 지칭된 코딩 노드를 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는 최대 CU 심도로서 지칭된, 트리블록이 분할될 수도 있는 최대 횟수를 정의할 수도 있고, 또한, 코딩 노드들의 최소 사이즈를 정의할 수도 있다. 따라서, 비트스트림은 또한, 최소 코딩 유닛 (smallest coding unit; SCU) 을 정의할 수도 있다. 이 개시물은 HEVC 의 문맥에서의 CU, PU, 또는 TU 중의 임의의 것, 또는 다른 표준들의 문맥에서의 유사한 데이터 구조들 (예컨대, H.264/AVC 에서의 매크로블록들 및 그 서브-블록들) 을 지칭하기 위하여 용어 "블록" 을 이용한다.
CU 는 코딩 노드와, 코딩 노드와 연관된 예측 유닛 (PU) 들 및 변환 유닛 (TU) 들을 포함한다. CU 의 사이즈는 코딩 노드의 사이즈에 대응하고, 형상에 있어서 정사각형이어야 한다. CU 의 사이즈는 8x8 픽셀들로부터, 64x64 픽셀들, 또는 일부의 사례들에서 그 보다 더 큰 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 각각의 CU 는 하나 이상의 PU 들 및 하나 이상의 TU 들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는 예를 들어, 하나 이상의 PU 들로의 CU 의 파티셔닝을 설명할 수도 있다. 파티셔닝 모드들은 CU 가 스킵 (skip) 또는 직접 모드 (direct mode) 인코딩되는지, 인트라-예측 모드 인코딩되는지, 또는 인터-예측 모드 인코딩되는지 여부의 사이에서 상이할 수도 있다. PU 들은 형상에 있어서 비-정사각형 (non-square) 이 되도록 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는 또한, 예를 들어, 쿼드트리에 따른 하나 이상의 TU 들로의 CU 의 파티셔닝을 설명할 수도 있다. TU 는 형상에 있어서 정사각형 또는 비-정사각형 (예컨대, 직사각형) 일 수 있다.
EVC 표준은 상이한 CU 들에 대해 상이할 수도 있는, TU 들에 따른 변환들을 허용한다. TU 들은 전형적으로, 파티셔닝된 LCU 에 대해 정의된 소정의 CU 내에서의 PU 들의 사이즈에 기초하여 사이즈가 정해지지만, 이것은 항상 그러하지는 않을 수도 있다. TU 들은 전형적으로 동일한 사이즈이거나 PU 들보다 더 작다. 일부의 예들에서, CU 에 대응하는 잔차 샘플들은 "잔차 쿼드 트리" (residual quad tree; RQT) 로서 알려진 쿼드트리 구조를 이용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 변환 유닛 (TU) 들로서 지칭될 수도 있다. TU 들과 연관된 픽셀 차이 값들은 양자화될 수도 있는 변환 계수들을 생성하기 위하여 변환될 수도 있다.
리프-CU 는 하나 이상의 예측 유닛 (PU) 들을 포함할 수도 있다. 일반적으로, PU 는 대응하는 CU 의 전부 또는 부분에 대응하는 공간적인 영역을 나타내고, PU 에 대한 참조 샘플을 취출 (retrieve) 하기 위한 데이터를 포함할 수도 있다. 또한, PU 는 예측과 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라-모드 인코딩될 때, PU 에 대한 데이터는 PU 에 대응하는 TU 에 대한 인트라-예측 모드를 설명하는 데이터를 포함할 수도 있는 잔차 쿼드트리 (RQT) 내에 포함될 수도 있다. 또 다른 예로서, PU 가 인터-모드 인코딩될 때, PU 는 PU 에 대한 하나 이상의 모션 벡터들을 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는 예를 들어, 모션 벡터의 수평 컴포넌트, 모션 벡터의 수직 컴포넌트, 모션 벡터에 대한 해상도 (예컨대, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 지시하는 참조 픽처, 및/또는 모션 벡터에 대한 참조 픽처 리스트 (예컨대, List 0, List 1, 또는 List C) 를 설명할 수도 있다.
하나 이상의 PU 들을 가지는 리프-CU 는 또한, 하나 이상의 변환 유닛 (TU) 들을 포함할 수도 있다. 위에서 논의된 바와 같이, 변환 유닛들은 RQT (또한, TU 쿼드트리 구조로서 지칭됨) 를 이용하여 명시될 수도 있다. 예를 들어, 분할 플래그는 리프-CU 가 4 개의 변환 유닛들로 분할되는지 여부를 표시할 수도 있다. 다음으로, 각각의 변환 유닛은 추가의 서브-TU 들로 추가로 분할될 수도 있다. TU 가 추가로 분할되지 않을 때, 그것은 리프-TU 로서 지칭될 수도 있다. 일반적으로, 인트라 코딩을 위하여, 리프-CU 에 속하는 모든 리프-TU 들은 동일한 인트라 예측 모드를 공유한다. 즉, 동일한 인트라-예측 모드는 리프-CU 의 모든 TU 들에 대한 예측된 값들을 계산하기 위하여 일반적으로 적용된다. 인트라 코딩을 위하여, 비디오 인코더는 TU 에 대응하는 CU 의 부분과 원래의 블록과의 사이의 차이로서, 인트라 예측 모드를 이용하여 각각의 리프-TU 에 대한 잔차 값을 계산할 수도 있다. TU 는 반드시 PU 의 사이즈로 제한되는 것은 아니다. 이에 따라, TU 들은 PU 보다 더 크거나 더 작을 수도 있다. 인트라 코딩을 위하여, PU 는 동일한 CU 에 대한 대응하는 리프-TU 와 공동위치 (collocate) 될 수도 있다. 일부의 예들에서, 리프-TU 의 최대 사이즈는 대응하는 리프-CU 의 사이즈에 대응할 수도 있다.
또한, 리프-CU 들의 TU 들은 또한, 잔차 쿼드트리 (RQT) 들로서 지칭된 각각의 쿼드트리 데이터 구조들과 연관될 수도 있다. 즉, 리프-CU 는 어떻게 리프-CU 가 TU 들로 파티셔닝되는지를 표시하는 쿼드트리를 포함할 수도 있다. TU 쿼드트리의 루트 노드는 일반적으로 리프-CU 에 대응하는 반면, CU 쿼드트리의 루트 노드는 일반적으로 트리블록 (또는 LCU) 에 대응한다. 분할되지 않은 RQT 의 TU 들은 리프-TU 들로서 지칭된다. 일반적으로, 이와 다르게 언급되지 않으면, 이 개시물은 리프-CU 및 리프-TU 를 각각 지칭하기 위하여 용어들 CU 및 TU 를 이용한다.
비디오 시퀀스는 전형적으로 일련의 비디오 프레임들 또는 픽처들을 포함한다. 픽처들의 그룹 (GOP) 은 일반적으로 비디오 픽처들 중의 일련의 하나 이상을 포함한다. GOP 는, GOP 내에 포함된 다수의 픽처들을 설명하는, GOP 의 헤더, 픽처들 중의 하나 이상의 픽처의 헤더, 또는 다른 곳에서의 신택스 데이터를 포함할 수도 있다. 픽처의 각각의 슬라이스는 개개의 슬라이스에 대한 인코딩 모드를 설명하는 슬라이스 신택스 데이터를 포함할 수도 있다. 도 1 의 비디오 인코더 (20) 는 비디오 데이터를 인코딩하기 위하여 개별적인 비디오 슬라이스들 내의 비디오 블록들에 대해 동작할 수도 있다. 비디오 블록은 CU 내의 코딩 노드에 대응할 수도 있다. 비디오 블록들은 고정된 또는 변동되는 사이즈들을 가질 수도 있고, 명시된 코딩 표준에 따라 사이즈에 있어서 상이할 수도 있다.
HEVC 는 다양한 PU 사이즈들에 있어서의 예측을 지원한다. 특정한 CU 의 사이즈가 2Nx2N 인 것으로 가정하면, HEVC 는 2Nx2N 또는 NxN 의 PU 사이즈들에 있어서의 인트라-예측과, 2Nx2N, 2NxN, Nx2N, 또는 NxN 의 대칭적인 PU 사이즈들에 있어서의 인터-예측을 지원한다. HEVC 는 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 있어서의 인터-예측을 위한 비대칭적인 파티셔닝을 지원한다. 비대칭적인 파티셔닝에서는, CU 의 하나의 방향이 파티셔닝되지 않는 반면, 다른 방향은 25 % 및 75 % 로 파티셔닝된다. 25 % 파티션에 대응하는 CU 의 부분은 "n" 과, 그 다음으로, "Up (상부)", "Down (하부)", "Left (좌측)", 또는 "Right (우측)" 의 표시에 의해 표시된다. 이에 따라, 예를 들어, "2NxnU" 는 상단의 2Nx0.5N PU 및 하단의 2Nx1.5N PU 로 수평으로 파티셔닝되는 2Nx2N CU 를 지칭한다.
이 개시물에서, "NxN" 및 "N 대 (by) N" 은 수직 및 수평 차원들의 측면에서의 비디오 블록의 픽셀 차원들, 예컨대, 16x16 픽셀들 또는 16 대 16 픽셀들을 지칭하기 위하여 상호 교환가능하게 이용될 수도 있다. 일반적으로, 16x16 블록은 수직 방향에서의 16 개의 픽셀들 (y = 16) 및 수평 방향에서의 16 개의 픽셀들 (x = 16) 을 가질 것이다. 마찬가지로, NxN 블록은 수직 방향에서의 N 개의 픽셀들 및 수평 방향에서의 N 개의 픽셀들을 가질 수도 있으며, 여기서, N 은 음이 아닌 정수 (nonnegative integer) 값을 나타낸다. 블록 내의 픽셀들은 행 (row) 들 및 열 (column) 들로 배열될 수도 있다. 또한, 블록들은 수직 방향에서와 동일한 수의 픽셀들을 수평 방향에서 반드시 가지지 않을 수도 있다. 예를 들어, 블록들은 NxM 픽셀들을 포함할 수도 있으며, 여기서, M 은 반드시 N 과 동일하지는 않다.
CU 의 PU 들을 이용한 인트라-예측 또는 인터-예측 코딩에 후속하여, 비디오 인코더 (20) 는 CU 의 TU 들에 대한 잔차 데이터를 계산할 수도 있다. PU 들은 공간 도메인 (또한 픽셀 도메인으로서 지칭됨) 에서 예측 픽셀 데이터를 생성하는 방법 또는 모드를 설명하는 신택스 데이터를 포함할 수도 있고, TU 들은 변환, 예컨대, 이산 코사인 변환 (DCT), 정수 변환, 웨이블렛 변환 (wavelet transform), 또는 개념적으로 유사한 변환의 잔차 비디오 데이터로의 적용에 후속하는 변환 도메인에서의 계수들을 포함할 수도 있다. 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 PU 들에 대응하는 예측 값들과의 사이의 픽셀 차이들에 대응할 수도 있다. 비디오 인코더 (20) 는 CU 에 대한 잔차 데이터를 포함하는 TU 들을 형성할 수도 있고, 그 다음으로, CU 에 대한 변환 계수들을 생성하기 위하여 TU 들을 변환할 수도 있다.
변환 계수들을 생성하기 위한 임의의 변환들에 후속하여, 비디오 인코더 (20) 는 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 그 가장 넓은 정상적인 의미를 가지도록 의도된 넓은 용어이다. 하나의 실시형태에서, 양자화는 계수들을 나타내기 위해 이용된 데이터의 양을 가능한 대로 감소시키기 위하여 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 예를 들어, n-비트 값은 양자화 동안에 m-비트 값으로 절사 (round down) 될 수도 있으며, 여기서, n 은 m 보다 더 크다.
양자화에 후속하여, 비디오 인코더는 변환 계수들을 스캔 (scan) 하여, 양자화된 변환 계수들을 포함하는 2 차원 행렬로부터 1 차원 벡터를 생성할 수도 있다. 스캔은 더 높은 에너지 (및 이에 따라, 더 낮은 주파수) 계수들을 어레이의 전방에 배치하고 더 낮은 에너지 (및 이에 따라, 더 높은 주파수) 계수들을 어레이의 후방에 배치하도록 설계될 수도 있다. 일부의 예들에서, 비디오 인코더 (20) 는 양자화된 변환 계수들을 스캔하여, 엔트로피 인코딩될 수 있는 직렬화된 벡터 (serialized vector) 를 생성하기 위하여, 미리 정의된 스캔 순서를 사용할 수도 있다. 다른 예들에서, 비디오 인코더 (20) 는 적응적 스캔 (adaptive scan) 을 수행할 수도 있다. 1 차원 벡터를 형성하기 위하여 양자화된 변환 계수들을 스캔한 후, 비디오 인코더 (20) 는 예컨대, 컨텍스트 적응 가변 길이 코딩 (context adaptive variable length coding; CAVLC), 컨텍스트 적응 이진 산술 코딩 (context adaptive binary arithmetic coding; CABAC), 신택스-기반 컨텍스트-적응 이진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC), 확률 간격 파티셔닝 엔트로피 (Probability Interval Partitioning Entropy; PIPE) 코딩 또는 또 다른 엔트로피 인코딩 방법론에 따라 1 차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (20) 는 또한, 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 에 의한 이용을 위한 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.
비디오 인코더 (20) 는 예컨대, 프레임 헤더, 블록 헤더, 슬라이스 헤더, 또는 GOP 헤더에서, 블록-기반 신택스 데이터, 프레임-기반 신택스 데이터, 및 GOP-기반 신택스 데이터와 같은 신택스 데이터를 비디오 디코더 (30) 로 추가로 전송할 수도 있다. GOP 신택스 데이터는 각각의 GOP 에서의 다수의 프레임들을 설명할 수도 있고, 프레임 신택스 데이터는 대응하는 프레임을 인코딩하기 위하여 이용된 인코딩/예측 모드를 표시할 수도 있다.
도 2 는 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 인코더의 예를 예시하는 블록도이다. 비디오 인코더 (20) 의 유닛들 중의 하나 이상은 이 개시물의 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 하나의 예로서, 변환 프로세싱 유닛 (52) 은 이 개시물에서 설명된 변환 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 그러나, 이 개시물의 양태들은 그렇게 제한되지는 않는다. 일부의 예들에서, 이 개시물에서 설명된 기법들은 비디오 인코더 (20) 의 다양한 컴포넌트들 사이에서 공유될 수도 있다. 일부의 예들에서, 프로세서 (도시되지 않음) 는 이 개시물에서 설명된 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다. 비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라-코딩은 소정의 비디오 프레임 또는 픽처 내의 비디오에서의 공간적 중복성을 감소시키거나 제거하기 위하여 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에 있어서의 시간적 중복성을 감소시키거나 제거하기 위하여 시간적 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향-예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 코딩 모드들 중의 임의의 것을 지칭할 수도 있다.
비디오 인코더 (20) 는 인코딩되어야 할 비디오 프레임 내의 현재의 비디오 블록을 수신할 수도 있다. 도 2 의 예에서, 비디오 인코더 (20) 는 모드 선택 유닛 (40), 참조 프레임 메모리 (64), 합산기 (50), 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 모드 선택 유닛 (40) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44), 인트라 예측 유닛 (46), 및 파티션 유닛 (48) 을 포함한다. 비디오 블록 재구성을 위하여, 비디오 인코더 (20) 는 또한, 역양자화 유닛 (58), 역변환 유닛 (60), 및 합산기 (62) 를 포함할 수도 있다. 디블록킹 필터 (deblocking filter; 도시되지 않음) 는 또한, 블록 경계들을 필터링하여, 재구성된 비디오로부터 블록화 아티팩트 (blockiness artifact) 들을 제거하기 위하여 포함될 수도 있다. 희망하는 경우, 디블록킹 필터는 전형적으로 합산기 (62) 의 출력을 필터링할 것이다. (루프 내의 또는 루프 이후의) 추가적인 필터들은 또한, 디블록킹 필터에 추가하여 이용될 수도 있다. 이러한 필터들은 간결함을 위하여 도시되어 있지 않지만, 희망하는 경우, (인-루프 필터 (in-loop filter) 로서) 합산기 (50) 의 출력을 필터링할 수도 있다.
인코딩 프로세스 동안, 비디오 인코더 (20) 는 코딩되어야 할 비디오 프레임 또는 슬라이스를 수신할 수도 있다. 프레임 또는 슬라이스는 다수의 비디오 블록들로 분할될 수도 있다. 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 시간적 예측을 제공하기 위하여, 하나 이상의 참조 프레임들 내의 하나 이상의 블록들에 관련하여 수신된 비디오 블록의 인터-예측 코딩을 수행할 수도 있다. 인트라-예측 유닛 (46) 은 대안적으로, 공간적 예측을 제공하기 위하여, 코딩되어야 할 블록과 동일한 프레임 또는 슬라이스에서의 하나 이상의 이웃하는 블록들에 관련하여 수신된 비디오 블록의 인트라-예측 코딩을 수행할 수도 있다. 비디오 인코더 (20) 는 예컨대, 비디오 데이터의 각각의 블록에 대한 적절한 코딩 모드를 선택하기 위하여, 다수의 코딩 패스 (coding pass) 들을 수행할 수도 있다.
또한, 파티션 유닛 (48) 은 이전의 코딩 패스들에서의 이전의 파티셔닝 방식들의 평가에 기초하여, 비디오 데이터의 블록들을 서브-블록들로 파티셔닝할 수도 있다. 예를 들어, 파티션 유닛 (48) 은 초기에, 프레임 또는 슬라이스를 LCU 들로 파티셔닝할 수도 있고, 레이트-왜곡 (rate-distortion) 분석 (예컨대, 레이트-왜곡 최적화) 에 기초하여 LCU 들의 각각을 서브-CU 들로 파티셔닝할 수도 있다. 모드 선택 유닛 (40) 은 서브-CU 들로의 LCU 의 파티셔닝을 표시하는 쿼드트리 데이터 구조를 추가로 생성할 수도 있다. 쿼드트리의 리프-노드 CU 들은 하나 이상의 PU 들 및 하나 이상의 TU 들을 포함할 수도 있다.
모드 선택 유닛 (40) 은 예컨대, 에러 결과들에 기초하여 코딩 모드들 중의 하나, 인트라 또는 인터를 선택할 수도 있고, 결과적인 인트라-코딩된 또는 인터-코딩된 블록을, 잔차 블록 데이터를 생성하기 위하여 합산기 (50) 에, 그리고 참조 프레임으로서의 이용을 위한 인코딩된 블록을 재구성하기 위하여 합산기 (62) 에 제공할 수도 있다. 모드 선택 유닛 (40) 은 또한, 모션 벡터들, 인트라-모드 표시자들, 파티션 정보, 및 다른 이러한 신택스 정보와 같은 신택스 엘리먼트들을 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다.
모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 고도로 통합될 수도 있지만, 개념적인 목적들을 위하여 별도로 예시되어 있다. 모션 추정 유닛 (42) 에 의해 수행된 모션 추정은 비디오 블록들에 대한 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 예를 들어, 모션 벡터는 현재의 프레임 (또는 다른 코딩된 유닛) 내에서 코딩되고 있는 현재의 블록에 관련된 참조 프레임 (또는 다른 코딩된 유닛) 내의 예측 블록에 관련하여 현재의 비디오 프레임 또는 픽처 내의 비디오 블록의 PU 의 변위를 표시할 수도 있다. 예측 블록은, 절대차의 합 (sum of absolute difference; SAD), 제곱차의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 결정될 수도 있는 픽셀 차이의 측면에서, 코딩되어야 할 블록과 근접하게 일치하는 것으로 구해지는 블록이다. 일부의 예들에서, 비디오 인코더 (20) 는 참조 프레임 메모리 (64) 내에 저장된 참조 픽처들의 정수 미만 (sub-integer) 픽셀 위치들에 대한 값들을 계산할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 참조 픽처의 1/4 픽셀 위치들, 1/8 픽셀 위치들, 또는 다른 분수 픽셀 위치들의 값들을 보간 (interpolate) 할 수도 있다. 그러므로, 모션 추정 유닛 (42) 은 전체 픽셀 위치들 및 분수 픽셀 위치들에 관련하여 모션 검색을 수행할 수도 있고, 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.
모션 추정 유닛 (42) 은 PU 의 위치를 참조 픽처의 예측 블록의 위치와 비교함으로써, 인터-코딩된 슬라이스에서의 비디오 블록의 PU 에 대한 모션 벡터를 계산한다. 참조 픽처는 제 1 참조 픽처 리스트 (List 0) 또는 제 2 참조 픽처 리스트 (List 1) 로부터 선택될 수도 있고, 이들의 각각은 참조 프레임 메모리 (64) 내에 저장된 하나 이상의 참조 픽처들을 식별한다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.
모션 보상 유닛 (44) 에 의해 수행된 모션 보상은 모션 추정 유닛 (42) 에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페치 (fetch) 하거나 생성하는 것을 수반할 수도 있다. 또한, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 일부의 예들에서 기능적으로 통합될 수도 있다. 현재의 비디오 블록의 PU 에 대한 모션 벡터를 수신할 시에, 모션 보상 유닛 (44) 은 모션 벡터가 참조 픽처 리스트들 중의 하나에서 지시하는 예측 블록을 로케이팅시킬 수도 있다. 합산기 (50) 는 이하에서 논의된 바와 같이, 코딩되고 있는 현재의 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여 픽셀 차이 값들을 형성함으로써 잔차 비디오 블록을 형성한다. 모션 추정 유닛 (42) 은 루마 컴포넌트들에 관련하여 모션 추정을 수행할 수도 있고, 모션 보상 유닛 (44) 은 크로마 컴포넌트들 및 루마 컴포넌트들의 양자에 대한 루마 컴포넌트들에 기초하여 계산된 모션 벡터들을 이용할 수도 있다. 모드 선택 유닛 (40) 은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 비디오 디코더 (30) 에 의한 이용을 위한 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다. 신택스 엘리먼트들은 비디오 시퀀스 레벨, 비디오 프레임 레벨, 비디오 슬라이스 레벨, 비디오 CU 레벨, 또는 비디오 PU 레벨 중의 하나 이상에서 예측 정보를 나타낼 수도 있다. 예를 들어, 모션 보상 유닛 (44) 은 CU 들, PU 들, 및 TU 들의 사이즈들을 포함하는 비디오 블록 정보를 표시하는 신택스 엘리먼트들과, 인트라-모드 예측을 위한 모션 벡터 정보를 생성할 수도 있다.
인트라 예측 유닛 (46) 은 위에서 설명된 바와 같이, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행된 인터-예측에 대한 대안으로서, 현재의 블록을 인트라-예측하거나 계산할 수도 있다. 특히, 인트라 예측 유닛 (46) 은 현재의 블록을 인코딩하기 위하여 이용할 인트라-예측 모드를 결정할 수도 있다. 일부의 예들에서, 인트라 예측 유닛 (46) 은 예컨대, 별도의 인코딩 패스들 동안에 다양한 인트라-예측 모드들을 이용하여 현재의 블록을 인코딩할 수도 있고, 인트라 예측 유닛 (46) (또는 일부의 예들에서, 모드 선택 유닛 (40)) 은 테스팅된 모드들로부터 이용할 적절한 인트라-예측 모드를 선택할 수도 있다.
예를 들어, 인트라 예측 유닛 (46) 은 다양한 테스팅된 인트라-예측 모드들에 대한 레이트-왜곡 분석을 이용하여 레이트-왜곡 값들을 계산할 수도 있고, 테스팅된 모드들 중에서 최상의 레이트-왜곡 특성들을 가지는 인트라-예측 모드를 선택할 수도 있다. 레이트-왜곡 분석은 일반적으로, 인코딩된 블록과, 인코딩된 블록을 생성하기 위하여 인코딩되었던 원래의 인코딩되지 않은 블록과의 사이의 왜곡 (또는 에러) 의 양뿐만 아니라, 인코딩된 블록을 생성하기 위하여 이용된 비트레이트 (즉, 비트들의 수) 를 결정한다. 인트라 예측 유닛 (46) 은 어느 인트라-예측 모드가 블록에 대한 최상의 레이트-왜곡 값을 나타내는지를 결정하기 위하여 다양한 인코딩된 블록들에 대한 왜곡들 및 레이트들로부터 비 (ratio) 들을 계산할 수도 있다.
블록에 대한 인트라-예측 모드를 선택한 후, 인트라 예측 유닛 (46) 은 블록에 대한 선택된 인트라-예측 모드를 표시하는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은 선택된 인트라-예측 모드를 표시하는 정보를 인코딩할 수도 있다. 비디오 인코더 (20) 는 복수의 인트라-예측 모드 인덱스 테이블들 및 복수의 수정된 인트라-예측 모드 인덱스 테이블들 (또한, 코드워드 맵핑 테이블 (codeword mapping table) 들로서 지칭됨) 을 포함할 수도 있는 송신된 비트스트림 구성 데이터에서, 다양한 블록들에 대한 인코딩 컨텍스트들의 정의들과, 컨텍스트들의 각각에 대해 이용하기 위한 가장 가능성 있는 인트라-예측 모드, 인트라-예측 모드 인덱스 테이블, 및 수정된 인트라-예측 모드 인덱스 테이블의 표시들을 포함할 수도 있다.
비디오 인코더 (20) 는 코딩되고 있는 원래의 비디오 블록으로부터 모드 선택 유닛 (40) 으로부터의 예측 데이터를 감산함으로써 잔차 비디오 블록을 형성한다. 합산기 (50) 는 이 감산 동작을 수행할 수도 있다. 변환 프로세싱 유닛 (52) 은 이산 코사인 변환 (DCT) 또는 개념적으로 유사한 변환과 같은 변환을 잔차 블록에 적용하여, 잔차 변환 계수 값들을 포함하는 비디오 블록을 생성할 수도 있다. 변환 프로세싱 유닛 (52) 은 DCT 와 개념적으로 유사한 다른 변환들을 수행할 수도 있다. 웨이블렛 변환들, 정수 변환 (integer transform) 들, 서브-대역 변환 (sub-band transform) 들, 또는 다른 타입들의 변환들이 또한 이용될 수 있다. 다음으로, 변환 프로세싱 유닛 (52) 은 변환을 잔차 블록에 적용하여, 잔차 변환 계수들의 블록을 생성할 수 있다. 변환 프로세싱 유닛 (52) 은 잔차 정보를 픽셀 값 도메인으로부터, 주파수 도메인과 같은 변환 도메인으로 변환하기 위한 변환을 이용할 수도 있다. 더욱 구체적으로, 변환의 적용 전에, TU 는 픽셀 도메인에서의 잔차 비디오 데이터를 포함할 수도 있고, 변환의 적용에 후속하여, TU 는 주파수 도메인에서의 잔차 비디오 데이터를 나타내는, 변환 계수 행렬 내에 포함될 수도 있는 변환 계수들을 포함할 수도 있다.
기존에는, 비디오 인코더 (20) 가 구현된 비디오 압축 표준에 의해 지원된 TU 들의 상이한 사이즈들의 각각에 대한 별도의 컨텍스트 모델 (context model) 들을 유지한다. HEVC 표준에 대하여, 예컨대, 32x32 내지 128x128 까지의 추가적인 변환 유닛 사이즈들은 비디오 코딩 효율을 개선시키기 위하여 이용될 수도 있지만, 추가적인 TU 사이즈들은 또한, 추가적인 변환 유닛 사이즈들의 각각에 대한 컨텍스트 모델들을 유지하기 위한 증가된 메모리 및 연산 요건들로 귀착된다. 일부의 경우들에는, 더 큰 TU 사이즈들이 더 많은 컨텍스트들을 이용할 수도 있고, 이것은 더 큰 TU 사이즈들에 대한 증가된 수의 컨텍스트들을 유지하기 위한 증가된 메모리 및 연산 요건으로 귀착될 수도 있다. 이 문제의 효과들을 감소시키기 위하여, 변환 프로세싱 유닛 (52) 은 행렬 승산 동안에 순방향 변환을 단순화하는 것에 관하여 위에서, 그리고 이하에서 설명된 방법들 (예컨대, 이하에서, 그리고 도 4 내지 도 7 에 관하여 설명된 계수 제로-아웃 방법들) 중의 임의의 것을 수행하도록 추가로 구성될 수도 있다.
하나의 실시형태에서, 변환 계수들을 제로화 (zero) 하는 프로세스는 제로와 동일하게 변환 계수 행렬 내의 변환 계수들의 서브세트의 값들을 설정하는 것을 포함한다. 하나의 실시형태에서, 제로 아웃되는 변환 계수들은 연산되거나 폐기되지 않고; 그 대신에, 제로-아웃된 변환 계수들은 간단하게 제로와 동일하게 설정되고, 저장 또는 인코딩할 값을 갖지 않는다. 하나의 실시형태에서는, 변환 계수들의 미리 결정된 행렬이 저장되지만 (예컨대, 32x32 행렬); 그러나, 이러한 계수들 (예컨대, 8x8, 16x16 등) 의 더 작은 서브세트만이 순방향 변환을 수행하기 위하여 이용된다 (예컨대, 메모리 내로 로딩됨). 또 다른 실시형태에서, 모든 계수들은 메모리 내로 초기에 로딩되지만, 이러한 계수들 중의 어떤 것들은 추후에 제로로 설정된다. 또 다른 실시형태에서, 미리 결정된 변환 계수 행렬은 수정되지 않지만, 행렬을 이용하여 행렬 승산을 수행하도록 구성된 프로세서는 계수 행렬 내의 계수의 로케이션에 따라, 어떤 승산 동작들 동안 또는 어떤 승산 동작들의 결과로서, 제로 값들을 이용하도록 추가로 구성된다. 이러한 모든 구현예들은 제로-아웃된 변환 계수들 또는 제로-아웃된 행렬을 이용하는 것, 또는 제로화하는 것, 또는 변환 계수들을 제로 아웃하는 것으로서 지칭될 수 있다.
이 개시물에 따르면, 제로-아웃된 변환 계수들은 변환 계수 행렬에서 유지된 더 낮은 주파수 변환 계수들에 비해 전형적으로 더 높은 주파수 변환 계수들이다. 높은 주파수 변환 계수들은 인코딩되어야 할 비디오 블록과 예측 블록과의 사이의 매우 작은 픽셀 차이들에 보통 대응하는 잔차 비디오 데이터를 나타낸다. 그러므로, 높은 주파수 변환 계수들은 아주 적은 잔차 비디오 데이터를 포함할 수도 있어서, 값들을 제로와 동일하게 설정하는 것은 디코딩된 비디오 품질에 대해 무시할 수 있는 효과를 가진다.
예로서, 변환 프로세싱 유닛 (52) 은 변환 계수 행렬에서 변환 계수들의 3/4 ("외부 영역") 를 제로-아웃할 수도 있다. 그러면, 비디오 인코더 (20) 는 행렬 승산 동안에 변환 계수들의 유지된 1/4 ("내부 영역") 을 버퍼링하기만 할 필요가 있을 수도 있다. 이러한 방법으로, 변환 프로세싱 유닛 (52) 은 원래의 사이즈 32x32 의 변환 계수 행렬 내에서 사이즈 16x16 을 가지는 유효 계수들을 갖는 제로-아웃된 행렬을 생성할 수도 있다. 이 프로세스는 도 4 내지 도 7 에서 추가로 설명되고 보여져 있다.
위에서 설명된 예에서, 변환 프로세싱 유닛 (52) 은 행렬이 미리 결정된 사이즈 (예컨대, 32x32) 인, 변환 계수 값들의 미리 결정된 행렬을 로딩하고, 그 다음으로, 제로-아웃된 행렬, 예컨대, 32x32 변환 계수 행렬의 원래의 사이즈의 1/4 을 생성하기 위하여 그 계수들의 일부 ("내부 영역", 예컨대, 16x16 상단-좌측 부분) 를 제로 아웃하도록 구성되었다. 다른 경우들에는, 변환 프로세싱 유닛 (52) 이 코딩 프로세스에 대한 코딩 복잡도 요건들에 따라 계수들의 더 크거나 더 작은 백분율을 제로 아웃함으로써, 상이한 "내부 영역" 사이즈를 가지는 제로-아웃된 행렬을 생성하도록 구성될 수도 있다. 또한, 일부의 경우들에는, 변환 프로세싱 유닛 (52) 이 직사각형 구역 또는 임의의 다른 형상의 구역을 가지는 "내부 영역" 을 생성하도록 구성될 수도 있다.
변환 프로세싱 유닛 (52) 은 결과적인 변환 계수들을 양자화 유닛 (54) 으로 전송할 수도 있다. 다음으로, 양자화 유닛 (54) 은 비트 레이트를 추가로 감소시키기 위하여 변환 계수들을 양자화할 수도 있다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 양자화도는 양자화 파라미터를 조절함으로써 수정될 수도 있다. 일부의 예들에서, 다음으로, 양자화 유닛 (54) 은 양자화된 변환 계수들을 포함하는 행렬의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛 (56) 은 스캔을 수행할 수도 있다.
양자화에 후속하여, 엔트로피 인코딩 유닛 (56) 은 양자화된 변환 계수들을 엔트로피 코딩할 수도 있다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 컨텍스트 적응 가변 길이 코딩 (CAVLC), 컨텍스트 적응 2진 산술 코딩 (CABAC), 신택스-기반 컨텍스트-적응 2진 산술 코딩 (SBAC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 또는 또 다른 엔트로피 인코딩 기법을 수행할 수도 있다. 컨텍스트-기반 엔트로피 인코딩의 경우, 컨텍스트는 이웃하는 블록들에 기초할 수도 있다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩에 후속하여, 인코딩된 비트스트림은 또 다른 디바이스 (예컨대, 비디오 디코더 (30)) 로 송신될 수도 있거나, 더 이후의 송신 또는 취출을 위해 아카이빙될 수도 있다.
역양자화 유닛 (58) 및 역변환 유닛 (60) 은 예컨대, 참조 블록으로서의 더 이후의 이용을 위하여, 픽셀 도메인에서의 잔차 블록을 재구성하기 위해 역양자화 및 역변환을 각각 적용할 수도 있다. 모션 보상 유닛 (44) 은 잔차 블록을 참조 프레임 메모리 (64) 의 프레임들 중의 하나의 프레임의 예측 블록에 추가함으로써 참조 블록을 계산할 수도 있다. 모션 보상 유닛 (44) 은 또한, 모션 추정 시에 이용하기 위한 정수 미만 픽셀 값들을 계산하기 위하여 하나 이상의 보간 필터들을 재구성된 잔차 블록에 적용할 수도 있다. 합산기 (62) 는 참조 프레임 메모리 (64) 에서의 저장을 위한 재구성된 비디오 블록을 생성하기 위하여, 재구성된 잔차 블록을, 모션 보상 유닛 (44) 에 의해 생성된 모션 보상된 예측 블록에 추가할 수도 있다. 다음으로, 재구성된 비디오 블록은 후속 비디오 프레임에서 블록을 인터-코딩하기 위하여, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 참조 블록으로서 이용될 수도 있다.
도 3 은 이 개시물에서 설명된 양태들에 따라 기법들을 구현할 수도 있는 비디오 디코더의 예를 예시하는 블록도이다. 이 개시물에서 설명된 기법들은 비디오 디코더 (30) 의 다양한 컴포넌트들을 사용할 수도 있다. 일부의 예들에서, 프로세서 (도시되지 않음) 는 기법들 중의 임의의 것 또는 전부를 수행하도록 구성될 수도 있다.
도 3 의 예에서, 비디오 디코더 (30) 는 엔트로피 디코딩 유닛 (70), 모션 보상 유닛 (72) 및 인트라 예측 유닛 (74) 을 더 포함하는 예측 유닛 (81), 역양자화 유닛 (76), 역변환 유닛 (78), 참조 프레임 메모리 (82), 및 합산기 (80) 를 포함한다. 비디오 디코더 (30) 는 비디오 인코더 (20) (예컨대, 도 1 및 도 2 참조) 에 대하여 설명된 인코딩 패스와 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다. 모션 보상 유닛 (72) 은 엔트로피 디코딩 유닛 (70) 으로부터 수신된 모션 벡터들에 기초하여 예측 데이터를 생성할 수도 있는 반면, 인트라 예측 유닛 (74) 은 엔트로피 디코딩 유닛 (70) 으로부터 수신된 인트라-예측 모드 표시자들에 기초하여 예측 데이터를 생성할 수도 있다.
기존에는, 비디오 디코더 (30) 가 구현된 비디오 압축 표준에 의해 지원된 TU 들의 상이한 사이즈들의 각각에 대한 별도의 컨텍스트 모델들을 유지하였을 것이다. HEVC 표준에 대하여, 추가적인 변환 유닛 사이즈들, 예컨대, 32x32 내지 128x128 까지는 비디오 코딩 효율을 개선시키기 위하여 사용될 수도 있지만, 추가적인 TU 사이즈들은 또한, 추가적인 변환 유닛 사이즈들의 각각에 대한 컨텍스트 모델들을 유지하기 위한 증가된 메모리 및 연산 요건들로 귀착된다.
더 큰 TU 사이즈들에 대한 중간 버퍼링 요건들을 감소시키기 위하여, 이 개시물에서 설명된 기법들은 도 2 로부터의 비디오 인코더 (20) 로 변환 계수 행렬 내에 포함된 변환 계수들의 높은 주파수 서브세트를 제로 아웃하는 것을 포함할 수도 있다. 변환 계수 행렬 내의 제로-아웃된 변환 계수들은 간단하게 제로와 동일하게 설정될 수도 있다. 그러므로, 엔트로피 디코딩 유닛 (70) 은 제 1 사이즈를 원래 가지는 변환 계수 행렬 내에서 제 2 사이즈를 가지는 유지된 계수 블록과 연관된 인코딩된 계수들을 나타내는 인코딩된 비트스트림을 수신할 수도 있다. 엔트로피 디코딩 유닛 (70) 은 제 1 사이즈를 가지는 변환 계수 행렬 내에서 계수들을 유지된 계수 블록으로 디코딩할 수도 있다. 다음으로, 변환 계수 행렬은 제 2 사이즈의 유지된 계수 블록 내의 계수들과, 변환 계수 행렬 내의 나머지 계수들을 나타내는 제로들을 포함할 수도 있다.
이러한 방법으로, 비디오 인코더 (20) 에서 변환 계수들을 제로 아웃하는 프로세스는 또한, 비디오 디코더 (30) 에서 역변환을 수행할 때에 더 큰 TU 사이즈들에 대한 중간 버퍼링 요건들을 감소시킬 수도 있다. 예로서, 역변환 유닛 (78) 은 제 1 방향에서, 예컨대, 행-별로 (row-wise) 1 차원 역변환을, 사이즈 32x32 를 가지는 변환 계수 행렬 내에서 사이즈 16x16 을 가지는 유지된 계수 블록에서의 변환 계수들에 적용할 수도 있다. 행 역변환 후, 비디오 디코더 (30) 는 변환 계수 행렬의 1/2, 예컨대, 32x16 계수들만을 포함하는 유지된 계수 블록 내의 계수들로부터 변환된 중간 잔차 데이터를 버퍼링하기만 할 필요가 있을 수도 있다. 다음으로, 역변환 유닛 (78) 은 제 2 방향에서, 예컨대, 열-별로 (column-wise) 1 차원 역변환을, TU 에서의 중간 잔차 데이터에 적용할 수도 있다. 이러한 방법으로, 역변환 유닛 (78) 은 사이즈 16x16 을 가지는 유지된 계수 블록에서 잔차 데이터를 포함함으로써, 그리고 TU 에서 나머지 잔차 데이터를 나타내기 위하여 제로들을 추가함으로써, 원래 사이즈 32x32 의 변환 계수 행렬을 생성할 수도 있다.
디코딩 프로세스 동안, 비디오 디코더 (30) 는 비디오 인코더 (20) 로부터, 인코딩된 비디오 슬라이스의 비디오 블록들 및 연관된 신택스 엘리먼트들을 나타내는 인코딩된 비디오 비트스트림을 수신할 수도 있다. 비디오 디코더 (30) 의 엔트로피 디코딩 유닛 (70) 은 양자화된 계수들, 모션 벡터들 또는 인트라-예측 모드 표시자들, 및 다른 신택스 엘리먼트들을 생성하기 위하여 비트스트림을 엔트로피 디코딩한다. 다음으로, 엔트로피 디코딩 유닛 (70) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 모션 보상 유닛 (72) 으로 포워딩할 수도 있다. 비디오 디코더 (30) 는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 엘리먼트들을 수신할 수도 있다.
비디오 슬라이스가 인트라-코딩된 (I) 슬라이스로서 코딩될 때, 인트라 예측 유닛 (74) 은 시그널링된 인트라 예측 모드와, 현재의 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 데이터에 기초하여, 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 생성할 수도 있다. 비디오 프레임이 인터-코딩된 (예컨대, B, P, 또는 GPB) 슬라이스로서 코딩될 때, 모션 보상 유닛 (72) 은 모션 벡터들과, 엔트로피 디코딩 유닛 (70) 으로부터 수신된 다른 신택스 엘리먼트들에 기초하여, 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 블록들을 생성할 수도 있다. 예측 블록들은 참조 픽처 리스트들 중의 하나 내의 참조 픽처들 중의 하나로부터 생성될 수도 있다. 비디오 디코더 (30) 는 참조 프레임 메모리 (82) 내에 저장된 참조 픽처들에 기초하여, 디폴트 구성 기법들을 이용하여 참조 프레임 리스트들, List 0 및 List 1 을 구성할 수도 있다. 모션 보상 유닛 (72) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱 (parsing) 함으로써 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정할 수도 있고, 디코딩되고 있는 현재의 비디오 블록에 대한 예측 블록들을 생성하기 위하여 예측 정보를 이용할 수도 있다. 예를 들어, 모션 보상 유닛 (72) 은 비디오 슬라이스의 비디오 블록들을 코딩하기 위해 이용된 예측 모드 (예컨대, 인트라-예측 또는 인터-예측), 인터-예측 슬라이스 타입 (예컨대, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 리스트들 중의 하나 이상에 대한 구성 정보, 슬라이스의 각각의 인터-인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터-코딩된 비디오 블록에 대한 인터-예측 상태, 및 현재의 비디오 슬라이스에서 비디오 블록들을 디코딩하기 위한 다른 정보를 결정하기 위하여, 수신된 신택스 엘리먼트들의 일부를 이용할 수도 있다.
모션 보상 유닛 (72) 은 또한, 보간 필터들에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛 (72) 은 참조 블록들의 정수-미만 픽셀들에 대한 보간된 값들을 계산하기 위하여, 비디오 블록들의 인코딩 동안에 비디오 인코더 (20) 에 의해 이용된 바와 같은 보간 필터들을 이용할 수도 있다. 이 경우, 모션 보상 유닛 (72) 은 수신된 신택스 엘리먼트들로부터 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정할 수도 있고, 예측 블록들을 생성하기 위하여 보간 필터들을 이용할 수도 있다.
역양자화 유닛 (76) 은, 비트스트림에서 제공되며 엔트로피 디코딩 유닛 (70) 에 의해 디코딩된 양자화된 변환 계수들을 역양자화, 예컨대, 탈양자화할 수도 있다. 역양자화 프로세스는 적용되어야 할 양자화도 및 마찬가지로 역양자화도를 결정하기 위하여, 비디오 슬라이스에서의 각각의 비디오 블록에 대해 비디오 디코더 (30) 에 의해 계산된 양자화 파라미터 QPY 의 이용을 포함할 수도 있다.
역변환 유닛 (78) 은 픽셀 도메인에서의 잔차 블록들을 생성하기 위하여, 역변환, 예컨대, 역 DCT, 역정수 변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수들에 적용할 수도 있다. 모션 보상 유닛 (72) 이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재의 비디오 블록에 대한 예측 블록을 생성한 후, 비디오 디코더 (30) 는 역변환 유닛 (78) 으로부터의 잔차 블록들을 모션 보상 유닛 (72) 에 의해 생성된 대응하는 예측 블록들과 합산함으로써 디코딩된 비디오 블록을 형성할 수도 있다. 합산기 (80) 는 이 합산 동작을 수행할 수도 있다. 디블록킹 필터는 또한, 블록화 아티팩트들을 제거하기 위하여 디코딩된 블록들을 필터링하도록 적용될 수도 있다. (코딩 루프 내에 또는 코딩 루프 이후 중의 어느 하나에서의) 다른 루프 필터들은 또한, 픽셀 천이 (pixel transition) 들을 평탄화하거나, 또는 이와 다르게 비디오 품질을 개선시키기 위하여 이용될 수도 있다. 다음으로, 소정의 프레임 또는 픽처에서의 디코딩된 비디오 블록들은, 후속 모션 보상을 위해 이용된 참조 픽처들을 저장할 수도 있는 참조 픽처 메모리 (82) 내에 저장될 수도 있다. 참조 프레임 메모리 (82) 는 또한, 도 1 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서의 더 이후의 제시를 위한 디코딩된 비디오를 저장할 수도 있다.
도 4 는 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위하여 이용될 수도 있는 변환 계수 행렬 (400) (또는 "계수 행렬" 또는 "행렬") 의 하나의 예를 예시한다. 변환 계수 행렬 (400) 은 특정한 행렬 사이즈 (예컨대, 32x32) 를 형성하기 위하여 일련의 행들 (예컨대, 32 개의 행들) 및 일련의 열들 (예컨대, 32 개의 열들) 을 포함한다. 변환 계수 행렬 (400) 에서 도시된 각각의 박스 (405) 는 개별적인 변환 계수 값 (도시되지 않음) 을 포함하고, 각각의 값은 수치 범위를 갖는 정수이다. 편의상, 오직 하나의 박스 (405) 에 라벨이 붙여진다. 예시된 예에서, 변환 계수 행렬 (400) 은 1,024 개의 개별적인 변환 계수 값들 (예컨대, 32x32) 을 포함한다. 총 변환 계수 행렬 (400) 사이즈는 내부 영역 (410) 및 외부 영역 (420) 을 함께 포함한다. 이 예에서, 내부 영역 (410) 은 MxL 영역에 의해 나타낸 바와 같이, 변환 계수 행렬 (400) 의 상단-좌측 부분 (예컨대, 그 전체의 1/4) 으로서 정의될 수도 있다.
하나의 실시형태에서, 변환 프로세싱 유닛 (예컨대, 도 2 로부터의 변환 프로세싱 유닛 (52)) 은 도 6 내지 도 7 에 관련하여 추가로 설명된 바와 같이, 외부 영역 (420) 을 제로-아웃할 것인지 여부를 결정하기 위하여 내부 영역 (410) 을 프로세싱하도록 구성될 수도 있다. 이것을 달성하기 위하여, 변환 프로세싱 유닛 (52) 은 내부 영역 (410) 의 계산된 파워 및 픽셀 도메인 파워 계산을 수학적으로 조작함으로써 외부 영역 (420) 의 파워와 변환 계수 행렬 (400) 의 총 파워 사이의 차이를 결정할 수도 있다.
위에서 논의된 바와 같이, 내부 영역 (410) 의 밖에 위치된 계수들 (예컨대, 외부 영역 (420) 에서의 계수들) 은 이 개시물의 방법들을 이용하여 행해진 결정들에 기초하여, 그리고 이하의 도 6 및 도 7 에 대하여 추가로 설명된 바와 같이 제로-아웃될 수도 있다. 반대로, 내부 영역 (410) 내에 위치된 계수들은 비-제로 아웃된 상태로 유지될 수도 있다. 변환 계수 행렬 (400) 의 상단-좌측에서의 어둡게 처리된 정사각형 경계는 변환 계수 행렬 (400) 에서 제로-아웃된, 그리고 비-제로-아웃된 계수들 사이의 경계를 나타낼 수도 있다. 내부 영역 (410) 의 사이즈 (예컨대, MxL) 및 형상 (예컨대, 정사각형) 은 코딩 프로세스에 대한 코딩 복잡도 요건들에 기초하여 선택될 수도 있다. 내부 영역 (410) 은 정사각형 형상, 직사각형 형상, 호 (arc) 형상, 삼각형 형상, 또는 임의의 다른 형상일 수도 있다.
이 예에서, 변환 프로세싱 유닛 (52) 은 원래 사이즈 32x32 의 변환 계수 행렬 (420) 내의 MxL (예컨대, 이 경우에 16x16) 의 사이즈를 갖는 내부 영역 (410) 을 생성하도록 구성될 수도 있다. 변환 계수 행렬 (400) 은 32x32 보다 더 작거나 더 큰 사이즈 (예컨대, 16x16 또는 64x64) 를 가질 수도 있다. 내부 영역 (410) 이 정의되었을 때, 변환 프로세싱 유닛 (52) 은 내부 영역 (410) 의 밖에 속하는 변환 계수 행렬 (400) 내의 모든 계수들 (예컨대, 외부 영역 (420) 에서의 계수들의 전부) 을 제로-아웃할 수도 있다. 제로-아웃된 서브세트 (예컨대, 변환 계수 행렬 (400) 에서의 음영처리되지 않은 블록들) 는 변환 계수 행렬 (400) 의 내부 영역 (410) 내의 계수들보다 더 높은 주파수 값들을 갖는 계수들을 포함할 수도 있다. 반대로, 내부 영역 (410) 내에 위치된 계수들은 더 낮은 공간적 주파수를 갖는 계수들을 포함할 수도 있다.
변환 계수들의 3/4 를 제로 아웃함으로써, 변환 프로세싱 유닛 (52) 은 위에서 논의된 바와 같이, 내부 영역 (410) 내의 내부 MxL 계수들만을 연산함으로써 행렬 승산 동안에 수행된 계산들을 상당히 감소시키고 단순화할 수도 있다. 예를 들어, 내부 영역 (410) 이 32x32 변환 계수 행렬로부터의 16x16 으로서 정의될 때, 다음으로, 내부 영역 (410) 의 밖의 계수들의 전부를 제로 아웃함으로써, 변환 프로세싱 유닛 (52) 은 대응하는 백분율 (예컨대, 이 예에서는 최대한으로 62.5 %) 만큼 그 연산들을 감소시킬 수도 있다. 이러한 방법으로, 이 기법들은 연산 자원 요건들을 감소시킬 수도 있고, 비디오 인코더 (20) 의 코딩 효율을 증가시킬 수도 있다. 비-제로들로 승산하는데 필요한 자원들보다 더 적은 연산 자원들이 제로들로 승산하는데 필요하기 때문에, 이 기법들은 (예컨대, 그 최대 승산들을 수행하기 위하여 32x32 변환 계수들을 전형적으로 이용할 수도 있는, HEVC 표준 내의) 더 큰 변환 유닛 사이즈들에 대하여 특히 유용할 수도 있다.
일부의 구현예들에서, 외부 영역 (420) 에 있는 계수들은 모든 경우들에 있어서 (예컨대, "맹목적으로") 제로 아웃될 수도 있다. 그러나, 계수들을 맹목적으로 제로 아웃하는 것은 변환 프로세싱 유닛 (52) 에 대한 높은 성능 손실로 귀착될 수도 있다. 그러므로, 다른 구현예들에서, 외부 영역 (420) 에 있는 계수들은 적응적으로, 예를 들어, 변환 프로세싱 유닛 (52) 및/또는 비디오 인코더 (20) 의 다른 컴포넌트들이 미리 결정된 방법들을 따른 후에 제로 아웃될 수도 있다. 이 방법들은 이하의 도 6 및 도 7 에 관련하여 설명된다.
도 5a 및 도 5b 는 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위하여 이용될 수도 있는 변환 계수 행렬들 (500A 및 500B) 의 추가의 예들을 각각 예시한다. 도 4 에 관련하여 설명된 변환 계수 행렬 (400) 의 기능과 유사하게, 변환 계수 행렬들 (500A 및 500B) 은 그 개개의 외부 영역들에서 계수들을 제로-아웃할 것인지 여부를 결정하기 위하여 외부 영역의 파워와 총 파워 (또는 내부 영역) 사이의 차이를 결정하도록 프로세싱될 수도 있다.
도 4 에서 설명된 예와 반대로, 변환 계수 행렬 (500A 또는 500B) 은 대응하는 부분들로 분할될 수도 있다. 이 예에서, 변환 계수 행렬 (500A) (예컨대, 32x32 행렬) 은 16 개의 동일한 부분들 (예컨대, 사이즈 8x8 의 각각) 로 분할될 수도 있고, 변환 계수 행렬 (500B) (예컨대, 또 다른 32x32 행렬) 은 4 개의 동일한 부분들 (예컨대, 사이즈 16x16 의 각각) 로 분할될 수도 있다. 일부의 구현예들에서, 부분들은 동일한 사이즈가 아닐 수도 있다. 일단 변환 계수 행렬 (500A 또는 500B) 이 부분들로 분할되었으면, 내부 영역은 각각의 부분의 상단-좌측 음영처리된 부분 (예컨대, 부분의 총 사이즈의 25 %) 의 합으로서 정의될 수도 있다. 변환 계수 행렬 (500A 및 500B) 의 (예컨대, 그 합이 대응하는 내부 영역을 구성하는) 상단-좌측 음영처리된 부분들은 510A_A 내지 510A_P 로서, 그리고 510B_A 및 510B_D 로서 라벨이 붙여진다. 편의상, 변환 계수 행렬 (500A) 의 상단-좌측 음영처리된 부분들에 대해 라벨들의 일부만이 도시되어 있다. 하나의 구현예에서, AxA 가 변환 계수 행렬 (500A 또는 500B) 의 부분들의 각각의 부분의 사이즈를 나타낼 경우, 그 부분들의 각각의 부분의 상단-좌측 음영처리된 부분들은
Figure pct00003
의 사이즈에 의해 표현될 수도 있다. 변환 계수 행렬 (500A) 의 경우, 부분들은 520A_A 내지 520A_P 에 의해 표현될 수도 있고 (편의상, 모든 부분들에 라벨이 붙여지지는 않았음), 위에서 설명된 바와 같이, 그 대응하는 상단-좌측 부분들은 음영처리된 영역들 510A_A 내지 510A_P 에 의해 표현될 수도 있다 (또한, 모든 영역들에 라벨이 붙여지지 않았음). 그러므로, 변환 계수 행렬 (500A) 에 대한 내부 영역은 음영처리된 영역들 510A_A 내지 510A_P 의 합으로서 표현될 수도 있다 (이하, "내부 영역 A" 로서 지칭됨). 유사하게, 변환 계수 행렬 (500B) 의 경우, 부분들은 520B_A 내지 520B_D 에 의해 표현될 수도 있고, 그 대응하는 상단-좌측 부분들은 음영처리된 영역들 520B_A 내지 520A_D 에 의해 표현될 수도 있다. 그러므로, 변환 계수 행렬 (500B) 에 대한 내부 영역은 음영처리된 영역들 510B_A 내지 510B_D 의 합으로서 표현될 수도 있다 (이하, "내부 영역 B" 로서 지칭됨).
상기 도 4 에 관련하여 설명된 바와 같이, 내부 영역 A 또는 B 의 사이즈 및 형상은 코딩 프로세스에 대한 코딩 복잡도 요건들에 기초하여 선택될 수도 있다. 하나의 실시형태에서, 더 작은 사이즈의 내부 영역을 선택하는 것은 연산 요건들을 감소시킬 (예컨대, 연산들의 속도를 높일) 수도 있지만, 전체적인 성능을 감소시킬 (예컨대, 최종적인 픽처 품질을 저하시킬) 수도 있다. 또 다른 실시형태에서, 더 큰 사이즈의 내부 영역을 선택하는 것은 연산 요건들을 증가시킬 (예컨대, 연산들의 속도를 낮출) 수도 있지만, 전체적인 성능을 증가시킬 (예컨대, 최종적인 픽처 품질을 증가시킬) 수도 있다. 변환 계수 행렬 (500A 또는 500B) 의 내부에 도시된 각각의 박스는 변환 행렬에서의 대응하는 변환 계수를 나타낼 수도 있다. 내부 영역 A 또는 B 의 밖에 위치된 계수들은 이 개시물의 방법들을 이용하여 행해진 결정들에 기초하여, 그리고 이하의 도 6 및 도 7 에 대하여 추가로 설명된 바와 같이 제로-아웃될 수도 있다. 반대로, 내부 영역 A 또는 B 내에 위치된 계수들은 비-제로 아웃된 상태로 유지될 수도 있다. 변환 계수 행렬 (500A 또는 500B) 의 부분들의 각각의 부분의 상단-좌측에서의 어둡게 처리된 정사각형 경계는 행렬에서 제로-아웃된, 그리고 비-제로-아웃된 계수들 사이의 경계를 나타낼 수도 있다. 다른 실시형태들에서, 개별적인 내부 영역 구역들 (예컨대, 변환 계수 행렬 (500A) 의 510A_A 내지 510A_P) 은 정사각형 형상, 직사각형 형상, 호 형상, 삼각형 형상, 또는 임의의 다른 형상일 수도 있다.
이 예에서, 변환 프로세싱 유닛 (예컨대, 도 2 로부터의 변환 프로세싱 유닛 (52)) 은 각각 변환 계수 행렬 (500A 또는 500B) 내에서의 내부 영역 A 또는 B 내의 계수들과 연관된 파워를 계산하도록 구성될 수도 있다. 변환 계수 행렬 (500A 또는 500B) 은 32x32 보다 더 작거나 더 큰 사이즈 (예컨대, 16x16 또는 64x64) 를 가질 수도 있다. 이 예에서, 내부 영역 A 는, 서로에 대해 인접하게 배열될 경우, 16x16 블록을 형성할 16 개의 4x4 블록들을 포함한다. 유사하게, 내부 영역 B 는, 서로에 대해 인접하게 배열될 경우, 16x16 블록을 형성할 4 개의 8x8 블록들로 구성된다. 내부 영역 A 또는 B 가 정의되었을 때, 변환 프로세싱 유닛 (52) 은 내부 영역 A 또는 B 의 밖에 속하는 변환 계수 행렬 (500A 또는 500B) 내의 모든 계수들을 제로-아웃할 수도 있다. 제로-아웃된 서브세트 (예컨대, 변환 계수 행렬 (500A 또는 500B) 에서의 음영처리되지 않은 블록들) 는 변환 계수 행렬 (500A 또는 500B) 의 내부 영역 A 또는 B 내의 계수들보다 더 높은 주파수 값들을 갖는 계수들을 포함할 수도 있다. 반대로, 내부 영역 A 또는 B 내에 위치된 계수들은 더 낮은 공간적 주파수를 갖는 계수들을 포함할 수도 있다.
도 4 에서 증명된 바와 같이, 계수 행렬 (520) 의 변환 계수들의 3/4 를 제로 아웃함으로써, 변환 프로세싱 유닛 (52) 은 내부 영역 A 또는 B 내의 내부 MxL 계수들만을 연산함으로써 행렬 승산 동안에 그 계산들을 상당히 감소시킬 수도 있다. 예를 들어, 내부 영역 A 또는 B 가 도 5a 및 도 5b 에서 예시된 바와 같이 정의될 때, 변환 프로세싱 유닛 (52) 은 대응하는 백분율 (예컨대, 이 예들에서 최대한으로 62.5 %) 만큼 그 연산들을 감소시킬 수도 있다. 이러한 방법으로, 이 기법들은 연산 자원 요건들을 감소시킬 수도 있고, 비디오 인코더 (20) 의 코딩 효율을 증가시킬 수도 있다. 이것은 예를 들어, HEVC 표준 내의, 예컨대, 32x32 내지 128x128 까지의 더 큰 변환 유닛 사이즈들에 대하여 특히 유용할 수도 있다.
일부의 구현예들에서, 내부 영역 A 또는 B 의 밖의 계수들은 모든 경우들에 있어서 (예컨대, "맹목적으로") 제로 아웃될 수도 있다. 그러나, 계수들을 맹목적으로 제로 아웃하는 것은 변환 프로세싱 유닛 (52) 에 대한 높은 성능 손실로 귀착될 수도 있다. 그러므로, 다른 구현예들에서, 내부 영역 A 또는 B 외부의 계수들은 적응적으로, 예를 들어, 변환 프로세싱 유닛 (52) 및/또는 비디오 인코더 (20) 의 다른 컴포넌트들이 미리 결정된 방법들을 따른 후에 제로 아웃될 수도 있다. 이 방법들은 이하의 도 6 및 도 7 에 관련하여 설명된다.
도 6 은 도 4 에 관련하여 설명된 바와 같이, 변환 프로세싱 유닛 (예컨대, 도 2 의 변환 프로세싱 유닛 (52)) 이 행렬 승산 동안에 변환 계수 행렬의 계수들의 서브세트를 제로-아웃할 것인지 여부를 결정하기 위한 하나의 방법의 플로우차트 (600) 를 예시한다. 이 방법은 "모드 판단 프로세스" 로서 지칭될 수도 있다. 위에서 설명된 바와 같이, 계수들을 맹목적으로 제로 아웃하는 것은 변환 프로세싱 유닛 (52) 에 대한 높은 성능 손실로 귀착될 수도 있다. 이 플로우차트 (및 도 7 에서 예시된 플로우차트) 는, 변환 프로세싱 유닛 (52) 및/또는 비디오 인코더 (20) 가 임계치과 비교된 파워들의 차이에 기초하여 계수들을 적응적으로 제로-아웃할 수도 있다.
블록 (605) 에서, 변환 프로세싱 유닛 (52) 은 잔차 픽셀 도메인 행렬 및 고정된 순방향 변환 행렬로 방법을 시작한다. 하나의 구현예에서, 순방향 변환 행렬은 HEVC 에서 이용된 32x32 순방향 변환 행렬일 수도 있다. 변환 프로세싱 유닛 (52) 은 잔차 픽셀 도메인 행렬을 계수 도메인 행렬로 변환하기 위하여 고정된 순방향 변환 행렬을 이용할 수도 있다. 변환 프로세싱 유닛 (52) 은 도 4 에 관련하여 위에서 설명된 바와 같이, 순방향 변환의 단순화된 제로-아웃된 버전을 이용하여 변환함으로써 계수 도메인에서의 행렬 파워의 일 부분만을 계산하여, 그 연산 요건들을 감소시킬 수도 있다. 이것은, 계수 도메인에서의 총 파워가 픽셀 도메인에서의 총 파워와 동일하기 때문에 가능하다 (수학식 (1)).
예로서, 픽셀 도메인에서의 총 파워 (PP) 로부터 계수 도메인에서의 내부 영역 (예컨대, 도 4 에 관련하여 설명된 바와 같은 내부 영역) 의 파워 (PI) 를 감산하는 것은 계수 도메인에서의 내부 영역의 외부의 파워 (PO) 로서 해석될 수도 있는 값으로 귀착될 수도 있다 (수학식 (2)). 이 값을 PI 에 더하는 것은 계수 도메인에서의 총 파워 (PC) 로 귀착될 수도 있다 (수학식 (3)). 하나의 예에서, PP 및 PI 는 각각 이하의 수학식들 (4) 및 (5) 에 따라 계산될 수도 있다. 수학식들 (2) 내지 (5) 각각은 그 개개의 변수들을 계산하는 하나의 예만을 나타낸다는 것을 이해해야 한다. PC, PO, PP, 및 PI 는 또한, 변수들 중의 임의의 것 또는 전부를 상이한 방법들로 조작하는 것을 포함할 수도 있는 임의의 수의 다른 방법들로 계산될 수도 있다. 또한, 상기 파워 연산들의 전부는 제곱 에러들의 합 (sum of squared errors; SSE) 또는 절대 차이들의 합 (sum of absolute differences; SAD) 에 기초할 수도 있다.
PC = PP (1)
PP - PI = PO (2)
PO + PI = PC (3)
Figure pct00004
, 여기서, xi 는 픽셀 i 의 루마 값임 (4)
Figure pct00005
, 여기서, Xi 는 내부 영역, MxN (이 예에서, 16x16 내부 영역) 에서 변환된 계수들을 포함함 (5)
상기 프로세스를 적용하는 하나의 예로서, 다음으로, 블록 (610) 에서, 변환 프로세싱 유닛 (52) 은 픽셀 도메인에서의 전체적인 변환 블록의 파워 (예컨대, 픽셀 도메인에서의 총 파워, PP) 를 계산할 수도 있다. 다음으로, 블록 (615) 에서, 변환 행렬 계수들의 서브세트 (예컨대, 도 4 내지 도 5 에 관련하여 설명된 바와 같은 내부 영역) 를 이용하면, 변환 프로세싱 유닛 (52) 은 계수 도메인에서의 내부 영역의 파워 (예컨대, PI) 를 계산할 수도 있다. 하나의 구현예에서, 변환 행렬 계수들의 서브세트는 상기 도 4 내지 도 5 에 관련하여 설명된 바와 같은 내부 영역일 수도 있고, 여기서, 내부 영역의 밖에 놓여 있는 계수들은 제로 아웃될 수도 있다. 또 다른 구현예에서, 변환 프로세싱 유닛 (52) 은 메모리로부터, 제로들의 어레이를 포함하는 일부의 계수들을 로딩할 수도 있고, 다음으로, 계수들의 MxN 행-열 서브세트만을 프로세싱하면서 행렬 승산을 수행할 수도 있다. 여하튼, 다음으로, 블록 (619) 에서는, PI 를 이용하여, 변환 프로세싱 유닛 (52) 은 (예컨대, PP 로부터 PI 를 감산함으로써) 외부 영역의 파워 (예컨대, PO, 위에서, 그리고 도 4 내지 도 5 에 관련하여 설명된 바와 같은 외부 영역의 파워) 를 추정할 수도 있다. 상기 프로세스는 오직 하나의 예이고; 일부의 구현예들에서, 변환 프로세싱 유닛 (52) 은 상기 단계들 또는 계산들을 다른 방법들 또는 순서들로 수행할 수도 있다.
하나의 예에서, 외부 영역의 파워를 결정한 후, 다음으로, 블록 (620) 에서, 변환 프로세싱 유닛 (52) 은 외부 영역의 파워가 어떤 추정된 파워에 의해 승산된 미리 결정된 임계치보다 더 작은지 여부 (예컨대, PO < Thresh * PP, PI > Thresh * PP, PI > Thresh * PO, 또는 임의의 다른 등가의 수학적 비교) 를 결정할 수도 있다. 그러할 경우, 다음으로, 블록 (625) 에서, 변환 프로세싱 유닛 (52) 은 위에서, 그리고 도 4 에 관련하여 설명된 바와 같이 변환을 수행하기 위하여 감소된 (예컨대, 제로-아웃된) 변환 행렬을 이용할 수도 있다. 그러하지 않을 경우, 다음으로, 블록 (630) 에서, 변환 프로세싱 유닛 (52) 은 변환을 수행하기 위하여 비-감소된 (예컨대, 비-제로 아웃된) 변환 행렬을 이용할 수도 있다. 어느 경우에나, 변환 프로세싱 유닛 (52) 은 블록 (690) 에서 방법을 종료한다.
도 7 은 도 4 및/또는 도 5에 관련하여 설명된 바와 같이, 변환 프로세싱 유닛 (예컨대, 도 2 의 변환 프로세싱 유닛 (52)) 이 행렬 승산 동안에 변환 계수 행렬의 계수들의 서브세트를 제로-아웃할 것인지 여부를 결정하기 위한 추가의 방법의 플로우차트 (700) 를 예시한다. 이 방법은 "모드 판단 프로세스" 로서 지칭될 수도 있다. 도 6 에서 설명된 방법과는 반대로, 이 예에서는, 변환 프로세싱 유닛 (52) 이 도 4 에서 설명된 내부 영역에 따른 제로-아웃 방법이 과도한 파워 손실로 귀착될 것으로 결정할 경우, 변환 프로세싱 유닛 (52) 은 비-감소된 변환 행렬을 이용하도록 여전히 요구되지 않을 수도 있다. 그 대신에, 변환 프로세싱 유닛 (52) 은 먼저, 더욱 간단한 변환 (예컨대, 하다마르 변환, 또는 4x4 또는 8x8 변환들과 같은 더 작은-사이즈의 변환들) 을 이용함으로써 제로-아웃 방법을 적합하게 하기 위하여 상이한 내부 영역 (예컨대, 도 5 에 관련하여 설명된 내부 영역들) 을 이용하도록 시도할 수도 있다.
다음으로, 블록 (705) 에서, 변환 프로세싱 유닛 (52) 은 잔차 픽셀 도메인 행렬 및 고정된 순방향 변환 행렬로 방법을 시작하는 것이 뒤따른다. 하나의 구현예에서, 순방향 변환 행렬은 HEVC 에서 이용된 32x32 순방향 변환 행렬일 수도 있다. 변환 프로세싱 유닛 (52) 은 도 4 내지 도 6, 수학식들 (1) 내지 (3) 에 관련하여 위에서 설명된 바와 같이, 또는 임의의 다른 적절한 수학식을 이용함으로써, 순방향 변환의 단순화된 제로-아웃된 버전을 이용하여 변환함으로써, 계수 도메인에서의 행렬 파워의 일 부분만을 계산하여, 그 연산 요건들을 감소시킬 수도 있다. PP 및 PI 에 대한 계산들은 이하에서 설명된 바와 같이 추가로 상이할 수도 있다. 또한, 상기 파워 연산들의 전부는 제곱 에러들의 합 (SSE) 또는 절대 차이들의 합 (SAD) 에 기초할 수도 있다.
PP 및 PI 에 대한 계산들은 선택된 내부 영역의 사이즈 및 로케이션에 따라 상이할 수도 있다. 이 예에 대하여, 변환 프로세싱 유닛 (52) 은 도 5a 에서 예시된 바와 같은 내부 영역을 이용하도록 선택한 것으로 가정된다. 이에 따라, 도 5 에 관련하여 위에서 설명된 바와 같이, 변환 계수 행렬은 16 개의 동일한 8x8 부분들로 분할되었고, 각각은 상단-좌측 4x4 부분을 포함하고, 부분들의 전부는 변환 계수 행렬의 총 내부 부분에 합산된다. 이 상황을 고려할 때, PP 및 PI 는 각각 수학식들 (6) 및 (7) 로 표현된 바와 같이 계산될 수도 있지만, 또한, 임의의 수의 다른 적절한 방법들로 계산될 수도 있다.
Figure pct00006
, 여기서, Xi 는 픽셀 i 의 루마 값이고, Xij 는 i 번째 8x8 블록에서의 j 번째 계수임 (6)
Figure pct00007
, 여기서, Xi 는 픽셀 i 의 루마 값이고, Xij 는 i 번째 8x8 블록에서의 j 번째 계수임 (7)
다음으로, 블록들 (710, 715, 및 719) 에서, 변환 프로세싱 유닛 (52) 은 PP, PI, 및 PO 를 각각 계산할 수도 있다. 이것을 달성하기 위하여, 변환 프로세싱 유닛 (52) 은 위에서 설명된 수학식들을 이용할 수도 있거나, 그것은 임의의 수의 다른 적절한 계산들 또는 수학적 조작들을 이용할 수도 있다.
하나의 예에서, 외부 영역의 파워를 결정한 후, 다음으로, 블록 (720) 에서, 변환 프로세싱 유닛 (52) 은 외부 영역의 파워가 어떤 추정된 파워에 의해 승산된 미리 결정된 임계 값보다 더 작은지 여부 (예컨대, PO < Thresh * PP) 를 결정할 수도 있다. 그러할 경우, 다음으로, 블록 (725) 에서, 변환 프로세싱 유닛 (52) 은 위에서, 그리고 도 4 에 관련하여 설명된 바와 같이 변환을 수행하기 위하여 감소된 (예컨대, 제로-아웃된) 변환 행렬을 이용할 수도 있다.
그러하지 않을 경우, 그리고 도 6 에서 설명된 방법과는 반대로, 다음으로, 블록 (730) 에서, 변환 프로세싱 유닛 (52) 은 내부 구역이 미리 결정된 양의 횟수로 이전에 변경되었는지 여부를 결정할 수도 있다. 그러하지 않을 경우, 다음으로, 블록 (740) 에서, 변환 프로세싱 유닛 (52) 은 내부 영역 사이즈, 위치, 또는 양자 (예컨대, 도 5 에서 예시된 내부 영역들) 를 변경시킬 수도 있고, 그 다음으로, 블록 (715) 으로 복귀할 수도 있다. 그러나, 변환 프로세싱 유닛 (52) 이 미리 결정된 양의 횟수를 초과하여 이 단계를 이미 수행하였을 경우, 다음으로, 블록 (730) 에서, 변환 프로세싱 유닛 (52) 은 변환을 수행하기 위하여 비-감소된 (예컨대, 비-제로 아웃된) 변환 행렬을 이용할 수도 있고, 블록 (790) 에서 방법을 종료할 수도 있다.
예에 따라서는, 본원에서 설명된 기법들 중의 임의의 것의 어떤 액트 (act) 들 또는 이벤트 (event) 들이 상이한 시퀀스에서 수행될 수 있거나, 추가될 수도 있거나, 병합될 수도 있거나, 또는 모두 배제 (예를 들어, 모든 설명된 액트들 또는 이벤트들이 기법들의 실시를 위해 필요한 것은 아님) 될 수도 있다는 것을 인식해야 한다. 또한, 어떤 예들에서는, 액트들 또는 이벤트들이 순차적인 것이 아니라, 예컨대, 멀티-스레딩된 (multi-threaded) 프로세싱, 인터럽트 프로세싱, 또는 다수의 프로세서들을 통해 동시에 수행될 수도 있다.
하나 이상의 예들에서는, 설명된 기능들이 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현될 경우, 기능들은 하나 이상의 명령들 또는 코드로서, 컴퓨터-판독가능 매체 상에 저장되거나 컴퓨터-판독가능 매체를 통해 송신될 수도 있고, 하드웨어-기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터-판독가능 매체들은 데이터 저장 매체들과 같은 유형의 매체에 대응하는 컴퓨터-판독가능 저장 매체들, 또는 예컨대, 통신 프로토콜에 따라 하나의 장소로부터 또 다른 장소로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들을 포함할 수도 있다. 이러한 방식으로, 컴퓨터-판독가능 매체들은 일반적으로 (1) 비-일시적 유형의 컴퓨터-판독가능 저장 매체들, 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체들은 이 개시물에서 설명된 기법들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 컴퓨터 프로그램 제품은 컴퓨터-판독가능 매체를 포함할 수도 있다.
제한이 아닌 예로서, 이러한 컴퓨터-판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장, 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 명령들 또는 데이터 구조들의 형태로 희망하는 프로그램 코드를 저장하기 위해 이용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속은 컴퓨터-판독가능 매체로 적절하게 칭해진다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어 (twisted pair), 디지털 가입자 회선 (digital subscriber line; DSL), 또는 무선 기술들 예컨대, 적외선, 라디오 (radio), 및 마이크로파 (microwave) 를 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 명령들이 송신될 경우, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 무선 기술들 예컨대, 적외선, 라디오, 및 마이크로파는 매체의 정의 내에 포함된다. 그러나, 컴퓨터-판독가능 저장 매체들 및 데이터 저장 매체들은 접속들, 반송파들, 신호들, 또는 다른 일시적 매체들을 포함하는 것이 아니라, 그 대신에, 비-일시적, 유형의 저장 매체들에 관한 것이라는 것을 이해해야 한다. 본원에서 이용된 바와 같은 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루레이 디스크 (Blu-ray disc) 를 포함하고, 여기서 디스크 (disk) 들은 통상 데이터를 자기적으로 재생하는 반면, 디스크 (disc) 들은 데이터를 레이저들로 광학적으로 재생한다. 상기의 조합들은 컴퓨터-판독가능 매체들의 범위 내에 또한 포함되어야 한다.
명령들은 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로프로세서들, 주문형 집적 회로들 (ASIC들), 필드 프로그래밍가능 로직 어레이들 (FPGA들), 또는 다른 등가의 집적된 또는 별도의 로직 회로와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 따라서, 본원에서 이용된 바와 같은 용어 "프로세서" 는 상기한 구조, 또는 본원에서 설명된 기법들의 구현을 위해 적당한 임의의 다른 구조 중의 임의의 것을 지칭할 수도 있다. 게다가, 일부의 양태들에서는, 본원에서 설명된 기능성이 인코딩 및 디코딩을 위해 구성되거나 조합된 코덱 (codec) 내에 통합된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에서 제공될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.
이 개시물의 기법들은 무선 핸드셋 (wireless handset), 집적 회로 (integrated circuit; IC) 또는 IC 들의 세트 (예를 들어, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위하여 이 개시물에서 설명되어 있지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛 내에 조합될 수도 있거나, 적당한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 바와 같은 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.
다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims (30)

  1. 비디오 인코더로서,
    비디오 블록을 저장하도록 구성된 메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고,
    상기 프로세서는,
    상기 비디오 블록의 전체 파워 값을 결정하고;
    감소된 변환 계수 행렬을 결정하는 것으로서, 상기 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 상기 감소된 변환 계수 행렬 및 상기 전체 변환 계수 행렬은 동일한 사이즈를 가지는, 상기 감소된 변환 계수 행렬을 결정하고;
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록의 부분적인 파워 값을 결정하고;
    상기 전체 파워 값 및 부분적인 파워 값에 기초하여 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하고; 그리고
    상기 변환된 비디오 블록을 인코딩하도록 구성되는, 비디오 인코더.
  2. 제 1 항에 있어서,
    상기 비디오 블록은 복수의 루마 픽셀 값들을 포함하고, 상기 프로세서는 상기 루마 픽셀 값들의 제곱들을 합산함으로써 상기 전체 파워 값을 결정하도록 구성되는, 비디오 인코더.
  3. 제 1 항에 있어서,
    상기 비디오 블록은 32 픽셀들 x 32 픽셀들의 사이즈를 가지는, 비디오 인코더.
  4. 제 1 항에 있어서,
    상기 전체 변환 계수 행렬은 32 계수들 x 32 계수들의 사이즈를 가지고, 상기 감소된 변환 계수 행렬의 내부 영역은 상기 전체 변환 계수 행렬의 상부 좌측 16 x 16 계수 값들과 동일한, 비디오 인코더.
  5. 제 1 항에 있어서,
    상기 프로세서는 상기 전체 변환 계수 행렬을 상기 메모리 내에 저장함으로써, 그리고 상기 내부 영역의 외부의 모든 계수 값들을 제로로 변환함으로써, 상기 감소된 변환 계수 행렬을 결정하도록 추가로 구성되는, 비디오 인코더.
  6. 제 1 항에 있어서,
    상기 프로세서는 상기 내부 영역 내에 있는 상기 전체 변환 계수 행렬의 상기 값들만을 저장함으로써 상기 감소된 변환 계수 행렬을 결정하도록 추가로 구성되는, 비디오 인코더.
  7. 제 1 항에 있어서,
    상기 프로세서는 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 변환함으로써, 그리고 상기 변환된 블록 내의 상기 값들의 제곱들을 합산함으로써, 상기 비디오 블록의 상기 부분적인 파워를 결정하도록 추가로 구성되는, 비디오 인코더.
  8. 제 1 항에 있어서,
    상기 프로세서는, 상기 부분적 파워가 임계 값 및 상기 전체 파워의 곱보다 더 작을 때, 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하도록 추가로 구성되는, 비디오 인코더.
  9. 제 8 항에 있어서,
    상기 프로세서는, 상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 전체 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하도록 추가로 구성되는, 비디오 인코더.
  10. 제 8 항에 있어서,
    상기 프로세서는, 상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 내부 영역 사이즈, 위치, 또는 양자 모두를 변경하도록 추가로 구성되는, 비디오 인코더.
  11. 비디오를 인코딩하는 방법으로서,
    비디오 블록을 저장하는 단계;
    상기 비디오 블록의 전체 파워 값을 결정하는 단계;
    감소된 변환 계수 행렬을 결정하는 단계로서, 상기 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 상기 감소된 변환 계수 행렬 및 상기 전체 변환 계수 행렬은 동일한 사이즈를 가지는, 상기 감소된 변환 계수 행렬을 결정하는 단계;
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록의 부분적인 파워 값을 결정하는 단계;
    상기 전체 파워 값 및 부분적인 파워 값에 기초하여 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하는 단계; 및
    상기 변환된 비디오 블록을 인코딩하는 단계를 포함하는, 비디오를 인코딩하는 방법.
  12. 제 11 항에 있어서,
    상기 비디오 블록은 복수의 루마 픽셀 값들을 포함하고, 상기 방법은 상기 루마 픽셀 값들의 제곱들을 합산함으로써 상기 전체 파워 값을 결정하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  13. 제 11 항에 있어서,
    상기 비디오 블록은 32 픽셀들 x 32 픽셀들의 사이즈를 가지는, 비디오를 인코딩하는 방법.
  14. 제 11 항에 있어서,
    상기 전체 변환 계수 행렬은 32 계수들 x 32 계수들의 사이즈를 가지고, 상기 감소된 변환 계수 행렬의 내부 영역은 상기 전체 변환 계수 행렬의 상부 좌측 16 x 16 계수 값들과 동일한, 비디오를 인코딩하는 방법.
  15. 제 11 항에 있어서,
    상기 전체 변환 계수 행렬을 저장함으로써, 그리고 상기 내부 영역의 외부의 모든 계수 값들을 제로로 변환함으로써, 상기 감소된 변환 계수 행렬을 결정하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  16. 제 11 항에 있어서,
    상기 내부 영역 내에 있는 상기 전체 변환 계수 행렬의 상기 값들만을 저장함으로써 상기 감소된 변환 계수 행렬을 결정하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  17. 제 11 항에 있어서,
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 변환함으로써, 그리고 상기 변환된 블록 내의 상기 값들의 제곱들을 합산함으로써, 상기 비디오 블록의 상기 부분적인 파워를 결정하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  18. 제 11 항에 있어서,
    상기 부분적 파워가 임계 값 및 상기 전체 파워의 곱보다 더 작을 때, 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  19. 제 18 항에 있어서,
    상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 전체 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  20. 제 18 항에 있어서,
    상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 내부 영역 사이즈, 위치, 또는 양자 모두를 변경하는 단계를 더 포함하는, 비디오를 인코딩하는 방법.
  21. 코드를 포함하는 비-일시적 컴퓨터-판독가능 매체로서,
    상기 코드는, 실행될 경우, 장치로 하여금,
    비디오 블록을 저장하게 하고;
    상기 비디오 블록의 전체 파워 값을 결정하게 하고;
    감소된 변환 계수 행렬을 결정하게 하는 것으로서, 상기 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 상기 감소된 변환 계수 행렬 및 상기 전체 변환 계수 행렬은 동일한 사이즈를 가지는, 상기 감소된 변환 계수 행렬을 결정하게 하고;
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록의 부분적인 파워 값을 결정하게 하고;
    상기 전체 파워 값 및 부분적인 파워 값에 기초하여 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하게 하고; 그리고
    상기 변환된 비디오 블록을 인코딩하게 하는, 비-일시적 컴퓨터-판독가능 매체.
  22. 제 21 항에 있어서,
    상기 비디오 블록은 복수의 루마 픽셀 값들을 포함하고, 상기 비-일시적 컴퓨터-판독가능 매체는, 실행될 경우, 상기 장치로 하여금, 상기 루마 픽셀 값들의 제곱들을 합산함으로써 상기 전체 파워 값을 결정하게 하는 코드를 더 포함하는, 비-일시적 컴퓨터-판독가능 매체.
  23. 제 21 항에 있어서,
    실행될 경우, 상기 장치로 하여금, 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 변환함으로써, 그리고 상기 변환된 블록 내의 상기 값들의 제곱들을 합산함으로써, 상기 비디오 블록의 상기 부분적인 파워를 결정하게 하는 코드를 더 포함하는, 비-일시적 컴퓨터-판독가능 매체.
  24. 제 21 항에 있어서,
    실행될 경우, 상기 장치로 하여금, 상기 부분적 파워가 임계 값 및 상기 전체 파워의 곱보다 더 작을 때, 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하게 하는 코드를 더 포함하는, 비-일시적 컴퓨터-판독가능 매체.
  25. 제 24 항에 있어서,
    실행될 경우, 상기 장치로 하여금, 상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 전체 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하게 하는 코드를 더 포함하는, 비-일시적 컴퓨터-판독가능 매체.
  26. 비디오를 인코딩하기 위한 장치로서,
    비디오 블록을 저장하기 위한 수단;
    상기 비디오 블록의 전체 파워 값을 결정하기 위한 수단;
    감소된 변환 계수 행렬을 결정하기 위한 수단으로서, 상기 감소된 변환 계수 행렬은 전체 변환 계수 행렬의 동일한 내부 영역의 제로 또는 비-제로 값들의 내부 영역 및 제로 값들의 외부 영역을 포함하고, 상기 감소된 변환 계수 행렬 및 상기 전체 변환 계수 행렬은 동일한 사이즈를 가지는, 상기 감소된 변환 계수 행렬을 결정하기 위한 수단;
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록의 부분적인 파워 값을 결정하기 위한 수단;
    상기 전체 파워 값 및 부분적인 파워 값에 기초하여 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 픽셀 도메인으로부터 계수 도메인으로 변환하기 위한 수단; 및
    상기 변환된 비디오 블록을 인코딩하기 위한 수단을 포함하는, 비디오를 인코딩하기 위한 장치.
  27. 제 31 항에 있어서,
    상기 비디오 블록은 복수의 루마 픽셀 값들을 포함하고, 상기 장치는 상기 루마 픽셀 값들의 제곱들을 합산함으로써 상기 전체 파워 값을 결정하기 위한 수단을 더 포함하는, 비디오를 인코딩하기 위한 장치.
  28. 제 31 항에 있어서,
    상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 변환함으로써, 그리고 상기 변환된 블록 내의 상기 값들의 제곱들을 합산함으로써, 상기 비디오 블록의 상기 부분적인 파워를 결정하기 위한 수단을 더 포함하는, 비디오를 인코딩하기 위한 장치.
  29. 제 31 항에 있어서,
    상기 부분적 파워가 임계 값 및 상기 전체 파워의 곱보다 더 작을 때, 상기 감소된 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하기 위한 수단을 더 포함하는, 비디오를 인코딩하기 위한 장치.
  30. 제 29 항에 있어서,
    상기 부분적인 파워가 상기 곱보다 더 작지 않을 때, 상기 전체 변환 계수 행렬을 이용하여 상기 비디오 블록을 상기 픽셀 도메인으로부터 상기 계수 도메인으로 변환하기 위한 수단을 더 포함하는, 비디오를 인코딩하기 위한 장치.
KR1020167026535A 2014-03-17 2015-03-12 제로­아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들 KR20160134702A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/216,086 2014-03-17
US14/216,086 US9432696B2 (en) 2014-03-17 2014-03-17 Systems and methods for low complexity forward transforms using zeroed-out coefficients
PCT/US2015/020177 WO2015183375A2 (en) 2014-03-17 2015-03-12 Systems and methods for low complexity forward transforms using zeroed-out coefficients

Publications (1)

Publication Number Publication Date
KR20160134702A true KR20160134702A (ko) 2016-11-23

Family

ID=54070452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026535A KR20160134702A (ko) 2014-03-17 2015-03-12 제로­아웃된 계수들을 이용한 낮은 복잡도의 순방향 변환들을 위한 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US9432696B2 (ko)
EP (1) EP3120547A2 (ko)
JP (1) JP2017513342A (ko)
KR (1) KR20160134702A (ko)
CN (1) CN106105206B (ko)
WO (1) WO2015183375A2 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10356413B1 (en) 2018-06-19 2019-07-16 Kwangwoon University Industry-Academic Collaboration Foundation Method and an apparatus for encoding/decoding residual coefficient
WO2019240450A1 (ko) * 2018-06-11 2019-12-19 광운대학교 산학협력단 잔차 계수 부호화/복호화 방법 및 장치
KR20190143418A (ko) * 2018-06-19 2019-12-30 광운대학교 산학협력단 잔차 계수 부호화/복호화 방법 및 장치
WO2020130661A1 (ko) * 2018-12-19 2020-06-25 엘지전자 주식회사 이차 변환에 기반한 영상 코딩 방법 및 그 장치
WO2020149594A1 (ko) * 2019-01-15 2020-07-23 엘지전자 주식회사 영상 코딩 시스템에서 고주파 제로잉을 기반으로 레지듀얼 정보를 코딩하는 영상 디코딩 방법 및 그 장치
WO2020242238A1 (ko) * 2019-05-29 2020-12-03 한국전자통신연구원 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 기록 매체
WO2021034100A1 (ko) * 2019-08-19 2021-02-25 엘지전자 주식회사 영상 코딩 시스템에서 무손실 코딩을 적용하는 영상 디코딩 방법 및 그 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9516345B2 (en) 2014-03-17 2016-12-06 Qualcomm Incorporated Systems and methods for low complexity forward transforms using mesh-based calculations
US10531123B2 (en) * 2015-03-06 2020-01-07 Korea Advanced Institute Of Science And Technology Image encoding and decoding method based on low-complexity transformation, and apparatus using same
US9998746B2 (en) 2016-02-10 2018-06-12 Amazon Technologies, Inc. Video decoder memory optimization
CN116915993A (zh) 2016-04-29 2023-10-20 世宗大学校产学协力团 视频信号编码/解码方法和设备
CN109328461B (zh) 2016-04-29 2023-09-05 世宗大学校产学协力团 视频信号编码/解码方法和设备
RU2740863C2 (ru) * 2016-05-13 2021-01-21 Сони Корпорейшн Устройство и способ обработки изображения
EP3270595A1 (en) * 2016-07-15 2018-01-17 Thomson Licensing Method and apparatus for last coefficient coding for adaptive transform based video compression
AU2016231584A1 (en) * 2016-09-22 2018-04-05 Canon Kabushiki Kaisha Method, apparatus and system for encoding and decoding video data
US10567800B2 (en) 2016-11-29 2020-02-18 Qualcomm Incorporated Transform hardware architecture for video coding
BR122021019694B1 (pt) * 2017-12-21 2022-05-17 Lg Electronics Inc Método de decodificação / codificação de imagem realizado por um aparelho de decodificação / codificação, aparelho de decodificação/codificação para decodificação/codificação de imagem, método e aparelho de transmissão de dados que compreende um fluxo de bits para uma imagem e mídia de armazenamento digital legível por computador não transitória
CN116647705A (zh) * 2018-03-28 2023-08-25 索尼公司 图像处理装置和图像处理方法
JP7109961B2 (ja) * 2018-03-29 2022-08-01 Kddi株式会社 画像復号装置、画像符号化装置、画像処理システム、画像復号方法及びプログラム
JP2021517795A (ja) * 2018-04-01 2021-07-26 エルジー エレクトロニクス インコーポレイティド 分割されたブロックに２次変換を適用して、ビデオ信号を処理する方法及び装置
US10542448B2 (en) * 2018-04-05 2020-01-21 Lg Electronics Inc. Method for measurement reporting and device supporting the same
PL3806476T3 (pl) * 2018-06-03 2023-09-11 Lg Electronics Inc. Sposób i urządzenie do przetwarzania sygnału video za pomocą transformacji zredukowanej
CN112166609A (zh) * 2018-06-08 2021-01-01 株式会社Kt 用于处理视频信号的方法和设备
CN112425167A (zh) * 2018-07-13 2021-02-26 韩国电子通信研究院 用于图像编码/解码的方法和装置以及其上存储有比特流的记录介质
CN112840655B (zh) 2018-10-08 2023-12-01 寰发股份有限公司 图像与视频编解码中最后有效系数的编解码方法及装置
US11128866B2 (en) 2018-10-18 2021-09-21 Qualcomm Incorporated Scans and last coefficient position coding for zero-out transforms
SG11202105604UA (en) * 2018-11-27 2021-06-29 Op Solutions Llc Block-based spatial activity measures for pictures cross-reference to related applications
KR20230154085A (ko) * 2018-12-17 2023-11-07 엘지전자 주식회사 고주파 제로잉을 기반으로 변환 계수 스캔 순서를 결정하는 방법 및 장치
CN109831670B (zh) * 2019-02-26 2020-04-24 北京大学深圳研究生院 一种反量化方法、系统、设备及计算机可读介质
CN109788289B (zh) * 2019-02-26 2021-01-01 北京大学深圳研究生院 一种反量化方法、系统、设备及计算机可读介质
JP2020150340A (ja) * 2019-03-11 2020-09-17 キヤノン株式会社 画像符号化装置、画像符号化方法、及びプログラム
JP2020150338A (ja) 2019-03-11 2020-09-17 キヤノン株式会社 画像復号装置、画像復号方法、及びプログラム
JP7267785B2 (ja) * 2019-03-11 2023-05-02 キヤノン株式会社 画像復号装置、画像復号方法、及びプログラム
CN114009023B (zh) 2019-06-19 2023-09-15 Lg电子株式会社 基于变换的图像编码方法及其装置
WO2021032158A1 (en) * 2019-08-20 2021-02-25 Beijing Bytedance Network Technology Co., Ltd. Position-based coefficients scaling
WO2021102424A1 (en) * 2019-11-21 2021-05-27 Beijing Dajia Internet Information Technology Co., Ltd. Methods and apparatus on transform and coefficient signaling
JP7473017B2 (ja) 2021-01-25 2024-04-23 日本電気株式会社 映像符号化装置および映像符号化方法
WO2022259614A1 (ja) * 2021-06-11 2022-12-15 ソニーグループ株式会社 情報処理装置および方法
CN118077198A (zh) * 2021-09-29 2024-05-24 交互数字Ce专利控股有限公司 用于对视频进行编码/解码的方法和装置
WO2023058254A1 (ja) * 2021-10-06 2023-04-13 日本電気株式会社 映像符号化装置、方法およびプログラム
CN114222132B (zh) * 2022-01-13 2024-05-14 北京达佳互联信息技术有限公司 视频解码反变换方法及装置
CN114827630B (zh) * 2022-03-11 2023-06-06 华南理工大学 基于频域分布学习cu深度划分方法、系统、装置及介质

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE468736B (sv) 1991-11-15 1993-03-08 Televerket Foerfarande och apparat foer bildkodning med oeverhoppning av bilder och/eller komponenter
KR0128245B1 (ko) * 1992-10-07 1998-04-02 배순훈 화면 분할 기능을 갖는 디지탈 방식 고선명 텔레비젼
CA2156889C (en) 1994-09-30 1999-11-02 Edward L. Schwartz Method and apparatus for encoding and decoding data
US7062098B1 (en) 2000-05-12 2006-06-13 International Business Machines Corporation Method and apparatus for the scaling down of data
JP2003069996A (ja) * 2001-08-23 2003-03-07 Mitsubishi Electric Corp 画像情報量圧縮装置及び画像情報量圧縮方法
JP4230188B2 (ja) 2002-06-06 2009-02-25 パナソニック株式会社 可変長符号化方法および可変長復号化方法
US6795584B2 (en) 2002-10-03 2004-09-21 Nokia Corporation Context-based adaptive variable length coding for adaptive block transforms
US7379608B2 (en) 2003-12-04 2008-05-27 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung, E.V. Arithmetic coding for transforming video and picture data units
US7366238B2 (en) * 2004-05-07 2008-04-29 Micronas Usa, Inc. Noise filter for video processing
US20090028239A1 (en) 2005-05-03 2009-01-29 Bernhard Schuur Moving picture encoding method, moving picture decoding method and apparatuses using the methods
US8606023B2 (en) 2006-06-26 2013-12-10 Qualcomm Incorporated Reduction of errors during computation of inverse discrete cosine transform
US8571340B2 (en) 2006-06-26 2013-10-29 Qualcomm Incorporated Efficient fixed-point approximations of forward and inverse discrete cosine transforms
US20080031325A1 (en) 2006-08-03 2008-02-07 Yingyong Qi Mesh-based video compression with domain transformation
JP4901450B2 (ja) * 2006-12-19 2012-03-21 株式会社東芝 動画像符号化装置
US8594176B2 (en) * 2007-03-06 2013-11-26 Microsoft Corporation Streaming media codec with transform coefficient bounding
US7535387B1 (en) 2007-09-10 2009-05-19 Xilinx, Inc. Methods and systems for implementing context adaptive binary arithmetic coding
US9445110B2 (en) * 2007-09-28 2016-09-13 Dolby Laboratories Licensing Corporation Video compression and transmission techniques
US8391353B2 (en) 2007-10-16 2013-03-05 Thomson Licensing Methods and apparatus for artifact removal for bit depth scalability
US8891615B2 (en) 2008-01-08 2014-11-18 Qualcomm Incorporated Quantization based on rate-distortion modeling for CABAC coders
KR101375668B1 (ko) 2008-03-17 2014-03-18 삼성전자주식회사 변환 계수의 부호화, 복호화 방법 및 장치
EP2257072A1 (en) 2009-05-27 2010-12-01 Nxp B.V. Image and video coding
US20120134408A1 (en) 2009-08-06 2012-05-31 Youji Shibahara Coding method, decoding method, coding apparatus, and decoding apparatus
KR101457894B1 (ko) * 2009-10-28 2014-11-05 삼성전자주식회사 영상 부호화 방법 및 장치, 복호화 방법 및 장치
EP2569944A1 (en) 2010-05-12 2013-03-20 Thomson Licensing Methods and apparatus for unified significance map coding
US9185422B2 (en) 2010-07-15 2015-11-10 Qualcomm Incorporated Variable localized bit-depth increase for fixed-point transforms in video coding
WO2012044075A2 (ko) 2010-09-28 2012-04-05 삼성전자 주식회사 영상의 변환 방법 및 장치, 역변환 방법 및 장치
US9378185B2 (en) 2010-09-30 2016-06-28 Texas Instruments Incorporated Transform and quantization architecture for video coding and decoding
US8913666B2 (en) 2010-10-01 2014-12-16 Qualcomm Incorporated Entropy coding coefficients using a joint context model
US20130003856A1 (en) 2011-07-01 2013-01-03 Samsung Electronics Co. Ltd. Mode-dependent transforms for residual coding with low latency
US10642921B2 (en) 2011-11-03 2020-05-05 Texas Instruments Incorporated Unified forward and inverse transform architecture
TW201842453A (zh) 2011-11-07 2018-12-01 美商Ｖｉｄ衡器股份有限公司 使佣偶奇整數轉換視訊及資料處理
US9179162B2 (en) 2011-12-02 2015-11-03 Futurewei Technologies, Inc. Image transform zero coefficient selection and zero-skip transmission for arbitrary shape transform coding
CN103179426A (zh) * 2011-12-21 2013-06-26 联咏科技股份有限公司 自动检测图像格式的方法与应用其的播放方法
US9131210B2 (en) 2012-03-16 2015-09-08 Texas Instruments Incorporated Low-complexity two-dimensional (2D) separable transform design with transpose buffer management
US9516345B2 (en) 2014-03-17 2016-12-06 Qualcomm Incorporated Systems and methods for low complexity forward transforms using mesh-based calculations

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019240450A1 (ko) * 2018-06-11 2019-12-19 광운대학교 산학협력단 잔차 계수 부호화/복호화 방법 및 장치
US11350093B2 (en) 2018-06-11 2022-05-31 Hanwha Techwin Co., Ltd. Residual coefficient encoding/decoding method and device
US11277613B2 (en) 2018-06-19 2022-03-15 Hanwha Techwin Co., Ltd. Method and an apparatus for encoding/decoding residual coefficient
KR102030384B1 (ko) * 2018-06-19 2019-11-08 광운대학교 산학협력단 잔차 계수 부호화/복호화 방법 및 장치
KR20190143418A (ko) * 2018-06-19 2019-12-30 광운대학교 산학협력단 잔차 계수 부호화/복호화 방법 및 장치
US10356413B1 (en) 2018-06-19 2019-07-16 Kwangwoon University Industry-Academic Collaboration Foundation Method and an apparatus for encoding/decoding residual coefficient
US11818354B2 (en) 2018-06-19 2023-11-14 Hanwha Techwin Co., Ltd. Method and an apparatus for encoding/decoding residual coefficient
US10764584B2 (en) 2018-06-19 2020-09-01 Kwangwoon University Industry-Academic Collaboration Foundation Method and an apparatus for encoding/decoding residual coefficient
WO2020130661A1 (ko) * 2018-12-19 2020-06-25 엘지전자 주식회사 이차 변환에 기반한 영상 코딩 방법 및 그 장치
CN113273214A (zh) * 2018-12-19 2021-08-17 Lg电子株式会社 基于二次变换的图像编码方法及其装置
US11310531B2 (en) 2018-12-19 2022-04-19 Lg Electronics Inc. Video coding method on basis of secondary transform, and device for same
US11582486B2 (en) 2018-12-19 2023-02-14 Lg Electronics Inc. Video coding method on basis of secondary transform, and device for same
CN113273214B (zh) * 2018-12-19 2023-08-29 Lg电子株式会社 基于二次变换的图像编码方法及其装置
US11968397B2 (en) 2018-12-19 2024-04-23 Lg Electronics Inc. Video coding method on basis of secondary transform, and device for same
US11677955B2 (en) 2019-01-15 2023-06-13 Lg Electronics Inc. Image decoding method for coding residual information on basis of high frequency zeroing in image coding system, and device therefor
WO2020149594A1 (ko) * 2019-01-15 2020-07-23 엘지전자 주식회사 영상 코딩 시스템에서 고주파 제로잉을 기반으로 레지듀얼 정보를 코딩하는 영상 디코딩 방법 및 그 장치
WO2020242238A1 (ko) * 2019-05-29 2020-12-03 한국전자통신연구원 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 기록 매체
WO2021034100A1 (ko) * 2019-08-19 2021-02-25 엘지전자 주식회사 영상 코딩 시스템에서 무손실 코딩을 적용하는 영상 디코딩 방법 및 그 장치

Also Published As

Publication number Publication date
WO2015183375A3 (en) 2016-01-21
EP3120547A2 (en) 2017-01-25
US9432696B2 (en) 2016-08-30
JP2017513342A (ja) 2017-05-25
CN106105206A (zh) 2016-11-09
WO2015183375A2 (en) 2015-12-03
CN106105206B (zh) 2019-06-04
US20150264403A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
US9432696B2 (en) Systems and methods for low complexity forward transforms using zeroed-out coefficients
EP3357247B1 (en) Improved video intra-prediction using position-dependent prediction combination for video coding
KR102334126B1 (ko) 인트라 블록 복사를 위한 레지듀얼 예측
KR102223583B1 (ko) 비디오 코딩을 위한 적응 컬러 변환들
KR102013561B1 (ko) 비디오 코딩에서 예측 잔차 블록들의 재배치
KR101642615B1 (ko) 비디오 코딩에서 양자화 파라미터 예측
KR20220020266A (ko) 비디오 코딩에서 저주파수 분리불가능한 변환을 위한 변환 및 마지막 유의 계수 위치 시그널링
EP3120544B1 (en) Quantization processes for residue differential pulse code modulation
CA2840598C (en) Signaling syntax elements for transform coefficients for sub-sets of a leaf-level coding unit
US20150071357A1 (en) Partial intra block copying for video coding
KR102182441B1 (ko) 비디오 코딩에서 ｈｅｖｃ 확장들을 위한 다중 계층들의 저복잡도 지원
KR101772350B1 (ko) 비디오 코딩을 위한 고 정확도 명시적 가중 예측
JP7463399B2 (ja) ビデオコーディングのための勾配ベースの予測改良
KR102318175B1 (ko) 비트 심도에 기초한 샘플 적응형 오프셋 스케일링
KR102031468B1 (ko) 팔레트 모드 코딩을 위한 이스케이프 픽셀들 코딩
AU2016271130A1 (en) Coding data using an enhanced context-adaptive binary arithmetic coding (CABAC) design
KR20170107448A (ko) 적응적 크로스 컴포넌트 잔차 예측
KR102455655B1 (ko) 비디오 코딩에서의 계수 도메인 블록 차동 펄스-코드 변조
JP2018507616A (ja) 予測ユニットの柔軟な区分化
KR20160132870A (ko) 컬러-공간 변환 코딩을 위한 양자화 파라미터들
KR20160135226A (ko) 비디오 코딩에서 인트라 블록 카피를 위한 검색 영역 결정
KR20160078493A (ko) 비디오 코딩을 위한 칼라 레지듀얼 예측
KR20140017015A (ko) 메모리 효율적인 컨텍스트 모델링
KR20160134730A (ko) 메시-기반의 계산들을 이용한 저 복잡성 순방향 변환들을 위한 시스템들 및 방법들