KR20160134332A - 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법 - Google Patents

비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법 Download PDF

Info

Publication number
KR20160134332A
KR20160134332A KR1020150068220A KR20150068220A KR20160134332A KR 20160134332 A KR20160134332 A KR 20160134332A KR 1020150068220 A KR1020150068220 A KR 1020150068220A KR 20150068220 A KR20150068220 A KR 20150068220A KR 20160134332 A KR20160134332 A KR 20160134332A
Authority
KR
South Korea
Prior art keywords
likelihood ratio
log likelihood
bits
soft decision
bit
Prior art date
Application number
KR1020150068220A
Other languages
English (en)
Other versions
KR102021314B1 (ko
Inventor
정준영
이제원
최동준
허남호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150068220A priority Critical patent/KR102021314B1/ko
Priority to US15/151,768 priority patent/US9832065B2/en
Publication of KR20160134332A publication Critical patent/KR20160134332A/ko
Application granted granted Critical
Publication of KR102021314B1 publication Critical patent/KR102021314B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Artificial Intelligence (AREA)

Abstract

본 발명은 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법에 관한 것이다. 본 발명에 따른 장치는, 송신측에서 m 변조 차수로 QAM(Quadrature Amplitude Modulation) 변조된 신호를 수신하는 신호 수신부, 수신된 QAM 변조 신호의 m개 비트에 대한 로그 우도율(LLR)을 계산하여 연판정 비트 값을 결정하는 연판정 비트 계산부, 및 상기 결정된 연판정 비트 값을 기반으로 상기 수신된 QAM 변조 신호를 복원하는 신호 복호부를 포함하며, 상기 연판정 비트 계산부는 홀수 비트를 갖는 비정방 QAM의 m개 비트 각각에 대한 성상도 점(Constellation point)들의 연판정 경계 지점을 근사화하여 로그 우도율 계산식을 정의한다.

Description

비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법{Apparatus and method for soft-decision demodulating in Non-square Quadrature Amplitude Modulation}
본 발명은 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법에 관한 것이다.
DOCSIS(Data over Cable Service Interface Specifications) 3.1 표준규격은 홀수 비트를 갖는 비정방(Non-square) QAM(Quadrature Amplitude Modulation)과 짝수 비트를 갖는 정방(square) QAM을 통해 다양한 데이터 전송률을 지원한다.
또한, 여기에 LDPC(Low Density Parity Check) 코드를 결합함으로써 샤논의 한계(Shannon limit)에 근접한 채널용량(Channel capacity)을 사용자들은 얻을 수 있다. LDPC 코드 복조를 위해서 연판정(Soft decision) 값을 이용하는데 이를 계산하기 위한 대표적 방법으로 로그 우도 율(Log Likelihood Ratio, LLR)이 있다.
Square QAM은 동위상(In-phase)을 구성하는 비트와 직각위상(Quadrature)을 구성하는 비트를 독립적으로 분리 가능할 뿐 아니라, In-phase를 구성하는 비트에 대한 로그 우도 율 계산식을 Quadrature를 구성하는 비트에 대한 로그 우도 율 계산식으로 사용할 수 있다.
이에 반해, Non-square QAM은 In-phase를 구성하는 비트와 Quadrature를 구성하는 비트를 독립적으로 분리하는 것이 불가능하기 때문에, 특히 고차의 Non-square QAM에 대한 로그 우도 율을 계산하기 위해서는 더욱 복잡한 계산 과정을 거쳐야만 했다.
국내공개특허 제10-2001-0010277호
본 발명의 목적은, 홀수 비트를 갖는 비정방(Non-square) QAM에서 LDPC(Low Density Parity Check)코드 복조를 위해 사용되는 연판정(Soft decision) 값의 계산 복잡도를 최소화하고 고차의 Non-square QAM에도 적용 가능하도록 한 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 목적을 달성하기 위한 본 발명에 따른 연판정 복조 장치는, 송신측에서 m 변조 차수로 QAM(Quadrature Amplitude Modulation) 변조된 신호를 수신하는 신호 수신부, 수신된 QAM 변조 신호의 m개 비트에 대한 로그 우도율(LLR)을 계산하여 연판정 비트 값을 결정하는 연판정 비트 계산부, 및 상기 결정된 연판정 비트 값을 기반으로 상기 수신된 QAM 변조 신호를 복원하는 신호 복호부를 포함할 수 있다.
상기 연판정 비트 계산부는, 홀수 비트를 갖는 비정방 QAM의 m개 비트 각각에 대한 성상도 점(Constellation point)들의 연판정 경계 지점을 근사화하여 로그 우도율 계산식을 정의하는 것을 특징으로 한다.
상기 연판정 비트 계산부는, I 채널 값을 이용하여 첫 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
상기 연판정 비트 계산부는, Q 채널 값을 이용하여 두 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
상기 연판정 비트 계산부는, 아래 수학식을 이용하여 세 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
Figure pat00001
(여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b2=1, b2=0일 때 파티션 경계의 거리값)
상기 연판정 비트 계산부는, 아래 수학식을 이용하여 네 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
Figure pat00002
(여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b3=1, b3=0일 때 파티션 경계의 거리값)
상기 연판정 비트 계산부는, 아래 수학식을 이용하여 다섯 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
Figure pat00003
(여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b4=1, b4=0일 때 파티션 경계의 거리값)
상기 연판정 비트 계산부는, 아래 수학식을 이용하여 여섯 번째 이상의 짝수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다.
Figure pat00004
(여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
상기 연판정 비트 계산부는, 아래 수학식을 이용하여 일곱 번째 이상의 홀수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 한다..
Figure pat00005
(여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
한편, 상기의 목적을 달성하기 위한 본 발명에 따른 연판정 복조 방법은, 송신측에서 m 변조 차수로 QAM(Quadrature Amplitude Modulation) 변조된 신호를 수신하는 단계, 홀수 비트를 갖는 비정방 QAM의 m개 비트에 대한 성상도 점(Constellation point)들의 연판정 경계 지점을 근사화하여 로그 우도율 계산식을 정의하는 단계, 상기 정의된 로드 우도율 계산식을 이용하여 상기 수신된 QAM 변조 신호의 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계, 상기 계산된 로그 우도율에 근거하여 연판정 비트 값을 결정하는 단계, 및 상기 결정된 연판정 비트 값을 기반으로 상기 수신된 QAM 변조 신호를 복원하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 홀수 비트를 갖는 비정방(Non-square) QAM에서 LDPC(Low Density Parity Check)코드 복조를 위해 사용되는 연판정(Soft decision) 값의 계산 복잡도를 최소화하는 이점이 있으며, 그로 인해 고차의 Non-square QAM에 대한 연판정 값의 계산이 용이한 효과를 갖는다.
또한, 본 발명에 따르면, 비정방(Non-square) QAM에서 LDPC(Low Density Parity Check)코드 복조를 위해 사용되는 연판정(Soft decision) 값의 계산 복잡도를 최소화함에 따라 하드웨어 구현이 용이한 효과를 갖는다.
도 1은 본 발명에 따른 비정방 직교진폭변조 방식의 연판정 복조 장치에 대한 구성을 도시한 도면이다.
도 2 내지 도 10은 본 발명에 따른 비정방 직교진폭변조 방식의 연판정 복조 장치의 동작을 설명하는데 참조되는 도면이다.
도 11 및 도 12는 본 발명에 따른 비정방 직교진폭변조 방식의 연판정 복조 장치의 성능 모의실험 결과를 도시한 도면이다.
도 13은 본 발명에 따른 비정방 직교진폭변조 방식의 연판정 복조 방법에 대한 동작 흐름을 도시한 도면이다.
도 14는 본 발명에 따른 장치가 적용된 컴퓨팅 시스템을 도시한 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명에 따른 비정방 직교진폭변조 방식의 연판정 복조 장치의 구성을 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 연판정 복조 장치는 신호 수신부(100), 연판정 비트 계산부(120), 신호 복호부(130)를 포함할 수 있다.
신호 수신부(100)는 송신측에서 QAM 변조된 신호를 수신할 수 있다. 신호 수신부(100)를 통해 수신된 신호는 연판정 비트 계산부(120)를 통해 m개의 연판정 비트 값을 획득하고, 신호 복호부(130)는 연판정 비트 계산부(120)를 통해 획득한 m개의 연판정 비트 값을 이용하여 수신 신호에 대한 복호를 수행한다. 이때, 신호 복호부(130)는 신호 복호 결과로서 송신측의 원 신호에 대한 정보 비트를 추출하게 된다.
여기서, QAM(Quadrature Amplitude Modulation) 방식은 독립된 2 개의 반송파인 I 채널(In-phase)과 Q 채널(Quadrature)에 진폭과 위상을 이용하여 데이터를 전송하는 변조 방식이다. 이때, 짝수 비트를 가지는 정방(square) QAM 방식에서는 I 채널 값과 Q 채널 값이 서로 독립되어 전송되기 때문에 수신측에서 독립적으로 복조가 가능하다. 한편, 홀수 비트를 가지는 비정방(Non-square) QAM 방식은 하나의 QAM 심볼에 포함된 비트 중 3 비트가 서로 연동 되어 있기 때문에 간단한 복조가 힘들다.
이에, 본 발명에서는 연판정 비트 계산을 좀 더 간소화할 수 있도록 하는 방법을 제안하고자 한다. 이에 대한 구체적인 설명은 연판정 비트 계산부(120)의 구성을 토대로 설명하고자 한다.
먼저, 수신 신호는 QAM 복조된 신호로서, 수신 신호는 아래 [수학식 1]과 같이 나타낼 수 있다.
Figure pat00006
[수학식 1]에서 y[n]은 수신 신호, h[n]은 수신 신호의 채널 이득(Channel gain), s[n]은 평균전력이 1인 송신된 QAM 심볼, w[n]은 평균이 0, 분산이 σ2인 복소 가산 백색 가우시안 잡음(Complex Additive White Gaussian Noise)을 나타낸다.
연판정 비트 결정부는 로그 우도 률(Log Likelihood Ratio; LLR)을 이용하여 QAM 변조된 심볼의 연판정 비트 값을 검출할 수 있다.
여기서, 비트의 로드 우도 율은 로드 우도율 계산식을 Max-log 방식으로 근사화시킨 Sub-optimal 로그 우도율 계산식을 이용해서 계산될 수 있다.
이때, Sub-optimal 로그 우도율 계산식은 아래 [수학식 2]와 같이 나타낼 수 있다.
Figure pat00007
여기서 bk는 k번째 비트, h[n]은 수신 신호의 채널 이득, y[n]은 수신 신호를 나타내며, Sk (1)은 bk=1인 QAM 심볼의 집합, Sk (0)은 bk=0인 QAM 심볼의 집합을 나타낸다.
먼저, [수학식 2]를 이용하면 32QAM의 5비트에 대한 로그 우도율 값을 계산할 수 있다. 32QAM은 5 비트로 구성되며 각각의 비트 위치에서 비트 값이 0일 때와 1일 때의 성상도 점(Constellation point)은 도 3을 참조하도록 한다.
수신신호의 채널 이득(h[n])이 1 일 때, [수학식 2]에 대해 도 3에 도시된 32QAM 성상도를 적용하면 2비트 {b0, b1}에 대한 Sub-optimal 로그 우도율 계산식을 아래 [수학식 3]과 같이 도출해 낼 수 있다.
Figure pat00008
[수학식 3]에서, yI[n]은 동위상(In-phase) 값, yQ[n]은 직각위상(Quadrature) 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값을 나타낸다. 여기서, d는 32QAM, 128QAM, 512QAM, 2048QAM, 8192QAM에서 각각
Figure pat00009
,
Figure pat00010
,
Figure pat00011
,
Figure pat00012
,
Figure pat00013
의 값을 갖는다.
이때, [수학식 3]에서 b1에 대한 로그 우도율은 LLR(b0)에서 yI[n]를 yQ[n]으로 변경하여 얻을 수 있다.
한편, 도 3에서 3 비트 {b2, b3, b4} 에 대한 성상도의 동위상(In-phase) 및 직각위상(Quadrature) 값에 절대값 취하면 도 4와 같이 나타낼 수 있다. 여기서, 도 4는 1사분면 성상도를 나타낸 것으로, 1사분면에 대해 계산된 식은 나머지 사분면에도 동일하게 적용 가능하다.
[수학식 2]에 대해 도 3에 도시된 32QAM 성상도를 적용하면 3비트 {b2, b3, b4}에 대한 Sub-optimal 로드 우도율 계산식을 아래 [수학식 4]과 같이 도출해 낼 수 있다.
Figure pat00014
[수학식 3] 및 [수학식 4]를 통해 계산된 5 비트 {b0, b1, b2, b3, b4}의 로그 우도율은 후술하는 [수학식 7]의 성능을 검증하는데 이용될 수 있다.
도 5는 [수학식 3] 및 [수학식 4]를 이용하여 2 비트 {b0, b1}와 3 비트 {b2, b3, b4}의 로그 우도율 계산을 위한 경계 지점을 나타낸 것이다. 도 5의 실시예는 32QAM 성상도의 1사분면을 기준으로 k 번째 비트(k=0, 1, 2, 3, 4)에 대한 경계 지점을 나타내었다.
이때, 2 비트 {b0, b1}에 대한 로그 우도율 값은 [수학식 3]을 통해 알 수 있듯이, b0는 yI[n] 값만을 이용하여 계산할 수 있으며, b1은 yQ[n] 값만을 이용하여 계산할 수 있다.
한편, [수학식 4]를 통해 알 수 있듯이, 3 비트 {b2, b3, b4}는 b2, b3, b4의 독립적 분리가 어렵고, 3 비트 {b2, b3, b4}에 대한 로그 우도율 값은 yI[n], yQ[n] 값을 모두 이용해야 계산할 수 있다.
이에, 연판정 비트 계산의 복잡도를 줄이고, 8192(=213)QAM과 같은 고차의 비정방(Non-square) QAM에도 적용 가능하도록, [수학식 3] 및 [수학식 4]을 근사화하여 아래 [수학식 5]와 같은 로그 우도율 계산식을 도출해 낼 수 있다.
Figure pat00015
[수학식 5]를 이용하여 2 비트 {b0, b1}와 3 비트 {b2, b3, b4}의 로그 우도율 계산을 위한 경계 지점은 도 6과 같이 나타낼 수 있다. 도 6의 실시예는 32QAM 성상도의 1사분면을 기준으로 k 번째 비트(k=0, 1, 2, 3, 4)에 대한 경계 지점을 나타내었다. 도 6은 도 5에 비해 경계 지점의 복잡도가 간소화된 것을 확인할 수 있다.
도 7은 32QAM에서 [수학식 2]가 d ≤ yI[n], yQ[n] ≤ 5d (d=
Figure pat00016
) 조건을 만족하는 경우의 Sub-optimal 로그 우도율 값을 나타낸 것이다. 한편, 도 8은 32QAM에서 [수학식 2]가 d ≤ yI[n], yQ[n] ≤ 5d (d=
Figure pat00017
) 조건을 만족하는 경우의 Sub-optimal 로그 우도율 값과, 이를 [수학식 5]에 적용한 경우의 로그 우도율 값의 차이 값을 나타낸 것이다.
도 8에서와 같이, 2 비트 {b0, b1} 중 b0에 대한 로그 우도율 값의 차이는 동위상(In-phase) 값이 커질수록 증가하는 것을 확인할 수 있다. 이에, b0에 대해 동위상(In-phase) 값이 큰 영역은 높은 신뢰성을 갖는 영역이므로 이러한 차이는 해당 수학식을 통해 LDPC 복조를 수행하는 데에는 크게 영향을 미치지 않을 수 있다.
b1에 대한 로그 우도율 값의 차이는 직각위상(Quadrature) 값이 커질수록 증가하는 것을 확인할 수 있다. 이에, b1에 대해 직각위상(Quadrature) 값이 큰 영역은 높은 신뢰성을 갖는 영역이므로 이러한 차이는 해당 수학식을 통해 LDPC 복조를 수행하는 데에는 크게 영향을 미치지 않을 수 있다.
3 비트 {b2, b3, b4}에 대한 로그 우도율 값은 차이가 거의 없음을 확인할 수 있다. 따라서, 32QAM에서 [수학식 5]를 이용하면 2 비트 {b0, b1}와 3 비트 {b2, b3, b4}에 대한 로그 우도율 값을 좀 더 쉽게 얻어낼 수 있게 된다.
도 9는 128QAM에서 [수학식 2]를 통해 산출한 Sub-optimal 로그 우도율 값과 [수학식 5]를 통해 산출한 로그 우도율 값의 차이 값을 나타낸 것이다.
먼저, 128QAM에서 d 값은 d=
Figure pat00018
이 될 수 있다. 이때, [수학식 2]에서 d=
Figure pat00019
인 경우에 5 비트 {b0, b1, b2, b3, b4} 중 3 비트 {b2, b3, b4}에 대한 Sub-optimal 로그 우도율 값과 이를 [수학식 5]에 적용한 경우의 로그 우도율 값의 차이 값은 도 9를 통해 확인할 수 있다.
도 9에서와 같이, b2, b3, b4에 대한 로그 우도율 값은 일부 영역에서 Sub-optimal 로그 우도율과 차이를 나타내긴 하나, 해당 영역에서의 차이는 해당 수학식을 통해 LDPC 복호를 수행하는 데에는 크게 영향을 미치지 않을 수 있다.
따라서, 128QAM에서는 [수학식 5]를 적용하여 5 비트 {b0, b1, b2, b3, b4}에 대한 로그 우도율 값을 계산할 수 있다.
한편, 128QAM에서는 총 7 비트 {b0, b1, b2, b3, b4, b5, b6}에 대한 로그 우도율 값을 계산해야하므로, 나머지 2 비트 {b5, b6}에 대한 로그 우도율 계산식은 아래 [수학식 6]과 같이 나타낼 수 있다.
Figure pat00020
[수학식 6]에서와 같이, 2 비트 {b5, b6} 중 b5에 대한 로그 우도율 값은 yQ[n] 값만을 이용하여 계산할 수 있으며, b6에 대한 로그 우도율 값은 yI[n] 값만을 이용하여 계산할 수 있다. 따라서, 2 비트 {b5, b6}는 2 비트 {b0, b1}과 마찬가지로 동위상(In-phase)과 직각위상(Quadrature) 값으로 로그 우도율 값을 각각 계산할 수 있다.
일 예로서, [수학식 6]을 이용하여 b5에 대한 로그 우도율을 계산하는 동작을 도 10에 도시하였다. 여기서, 도 10의 실시예는 128QAM 성상도 중 1사분면을 기준으로 설명하도록 한다.
도 10을 참조하면, (a)에서 128QAM 성상도의 1사분면에 위치한 성상도 점들 중 yQ[n] 값이 2d 이하인 성상도 점들을 제거하면 (b)와 같은 형태가 되며, (b)의 성상도 점들에 절대값(ABS)을 취하면 (c)와 같은 형태가 된다.
(c)의 성상도 점들 중 (d)와 같이 yQ[n] 값이 2d 이하인 성상도 점들을 제거하면 (e)와 같은 형태가 되며, (e)의 성상도 점들에 절대값(ABS)을 취하면 (f)와 같은 형태가 된다.
또한, (f)의 성상도 점들 중 (g)와 같이 yQ[n] 값이 1d 이하인 성상도 점들을 제거하면 (h)와 같은 형태가 되며, (h)의 성상도 점들에 '-'를 취하면 (i)와 같은 형태가 되며, (i)의 성상도 점들로부터 b5에 대한 로그 우도율 값을 산출할 수 있다.
이와 같은 방식으로 b6에 대한 로그 우도율을 계산할 수 있다.
이에, [수학식 5] 및 [수학식 6]으로부터 Non-square QAM에서 각 비트의 로그 우도율 계산식을 정리하면 [수학식 7]과 같이 나타낼 수 있다.
Figure pat00021
따라서, 연판정 비트 계산부(120)는 [수학식 7]을 통해 32QAM, 128QAM, 512QAM, 2048QAM, 8192QAM과 같은 비정방(Non-square) QAM에서 각 비트에 대한 로그 우도율 값을 계산할 수 있으며, 이를 토대로 연판정 비트 값을 결정할 수 있다.
도 11 및 도 12는 [수학식 7]을 이용하여 연판정 복조를 수행한 경우의 모의 실험 결과를 도시한 것이다.
먼저, 도 11은 [수학식 7]을 적용한 경우의 비트 오류율을 나타낸 것으로, 아래 [표 1]과 같은 환경에서 모의 실험한 결과를 나타내었다.
Figure pat00022
또한, 도 12는 [수학식 2]를 적용한 경우와 [수학식 7]을 적용한 경우의 비트 오류율을 나타낸 것이다.
[수학식 2]를 이용하여 계산된 Sub optimal 로그 우도율을 적용했을 때의 비트 오류율 및 Eb/N0를 살펴보면, 32QAM, 128QAM, 512QAM에서 비트 오류율 10-5 이하를 갖는 Eb/N0 값은 각각 9.282 dB, 13.300 dB, 17.700 dB가 된다.
[수학식 7]을 이용하여 계산된 로그 우도율을 적용했을 때의 비트 오류율 및 Eb/N0를 살펴보면, 32QAM, 128QAM, 512QAM에서 비트 오류율 10-5 이하를 갖는 Eb/N0 값은 각각 9.389 dB, 13.307 dB, 17.710 dB가 된다.
이와 같이, [수학식 7]을 이용하여 계산된 로그 우도율을 적용하는 경우와 Sub optimal 로그 우도율을 적용하는 경우의 성능차이가 0.01dB 이하로 나는 것을 확인할 수 있다.
한편, [표 2]는 Sub-optimal 로그 우도 율과 본 발명간의 계산 복잡도를 비교한 것이다. 이때, [수학식 2]를 적용하여 Sub optimal 로드 우도율을 산출한 경우와 [수학식 7]을 이용하여 로그 우도율을 산출한 경우의 계산 복잡도는 [표 2]와 같다.
Figure pat00023
여기서 m은 QAM을 구성하는 비트 수를 의미한다.
[표 2]를 살펴보면, 128QAM의 경우 m=7이 된다. 이때, 128QAM에서 [수학식 2]를 적용하여 Sub optimal 로드 우도율을 계산하는 경우 총 3577번(= 7 x (27+2 - 1))의 계산 과정이 필요하다. 한편, 128QAM에서 [수학식 7]을 적용하여 로드 우도율을 계산하는 경우에는 총 77번(= 77 + 4 x (7 - 7))의 계산 과정만이 필요하다.
이에, [수학식 7]을 이용하여 연판정 복조를 수행하는 경우 Sub optimal 로드 우도율을 적용하는 경우와 성능은 유사하면서 계산 복잡도를 줄여 효율을 증대시키는 효과를 갖는다.
상기와 같이 구성되는 연판정 복조 장치의 동작 흐름을 살펴보면 아래와 같다.
도 13은 본 발명에 따른 연판정 복조 방법에 대한 동작 흐름을 도시한 순서도이다.
도 13에서와 같이, 연판정 복조 장치는 신호 수신부(100)를 통해 송신측의 QAM 변조 신호를 수신하면(S110), 'S110' 과정에서 수신한 QAM 변조 신호에 대한 연판정 비트를 결정하여 LDPC 복호를 수행하도록 한다.
'S110' 과정에서 수신한 QAM 변조 신호는 m개의 비트를 포함하고 있으며, 이때 연판정 비트 결정부는 m개의 비트에 대한 연판정 비트 값을 계산하기 위해 'S120' 내지 'S150' 과정을 수행하도록 한다.
연판정 비트 결정부는 k=0을 시작으로, 상술한 [수학식 7]을 이용하여 k번째 비트에 대한 로그 우도율을 산출하여 k번째 비트에 대한 연판정 비트 값을 계산한다.
일 예로, 연판정 비트 결정부는 k=0일 때(S120), 0번째 비트에 대해 [수학식 7]을 통해 로그 우도율(LLR(b0)을 계산하여 연판정 비트 값을 계산하고(S130), 이후 k를 1씩 증가시키며 m개 비트에 대한 연판정 비트 값을 각각 계산한다(S130 내지 S150).
m개 비트에 대한 연판정 비트 값의 계산이 완료되면, 신호 복호부(130)는 'S130' 과정에서 계산된 연판정 비트 값을 이용하여 QAM 변조 신호에 대한 LDPC 복호를 수행함으로써 원 신호의 정보 비트를 추출하도록 한다(S160).
도 14는 본 발명에 따른 장치가 적용된 컴퓨팅 시스템을 도시한 도면이다.
도 14를 참조하면, 컴퓨팅 시스템(1000)은 버스(1200)를 통해 연결되는 적어도 하나의 프로세서(1100), 메모리(1300), 사용자 인터페이스 입력 장치(1400), 사용자 인터페이스 출력 장치(1500), 스토리지(1600), 및 네트워크 인터페이스(1700)를 포함할 수 있다.
프로세서(1100)는 중앙 처리 장치(CPU) 또는 메모리(1300) 및/또는 스토리지(1600)에 저장된 명령어들에 대한 처리를 실행하는 반도체 장치일 수 있다. 메모리(1300) 및 스토리지(1600)는 다양한 종류의 휘발성 또는 불휘발성 저장 매체를 포함할 수 있다. 예를 들어, 저장 매체는 플래시 메모리(Flash Memory), 하드 디스크(Hard Disk), 멀티미디어 카드 마이크로 타입(Multimedia Card Micro Type), 카드 타입의 메모리(예를 들면, SD 또는 XD 메모리 등), 자기 메모리, 자기 디스크, 광디스크, 램(Random Access Memory, RAM), SRAM(Static Random Access Memory), 롬(Read-Only Memory, ROM), PROM(Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory) 중 적어도 하나에 해당될 수 있다.
따라서, 본 명세서에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계는 프로세서(1100)에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM과 같은 저장 매체(즉, 메모리(1300) 및/또는 스토리지(1600))에 상주할 수도 있다. 예시적인 저장 매체는 프로세서(1100)에 커플링되며, 그 프로세서(1100)는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서(1100)와 일체형일 수도 있다. 프로세서 및 저장 매체는 주문형 집적회로(ASIC) 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으로, 프로세서 및 저장 매체는 사용자 단말기 내에 개별 컴포넌트로서 상주할 수도 있다.
사용자 인터페이스 입력 장치(1400)는 디스플레이 상에 구현되는 소프트 키가 해당 될 수 있으며, 마우스, 조이스틱, 조그 셔틀, 스타일러스 펜과 같은 형태의 입력 수단일 수도 있다.
사용자 인터페이스 출력 장치(1500)는 디스플레이, 스피커 등의 출력 수단일 수 있다.
여기서, 디스플레이는 터치 동작을 감지하는 센서가 구비되는 경우, 출력 장치 이외에도 입력 장치로도 사용될 수 있다. 즉, 터치 필름, 터치 시트, 터치 패드 등의 터치 센서가 디스플레이에 구비되는 경우, 디스플레이는 터치 스크린으로 동작할 수 있다. 이때, 디스플레이는 액정 디스플레이(Liquid Crystal Display, LCD), 박막 트랜지스터 액정 디스플레이(Thin Film Transistor-Liquid Crystal Display, TFT LCD), 유기 발광 다이오드(Organic Light-Emitting Diode, OLED), 플렉시블 디스플레이(Flexible Display), 전계 방출 디스플레이(Feld Emission Display, FED), 3차원 디스플레이(3D Display) 중에서 적어도 하나를 포함할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 연판정 복조 장치
110: 신호 수신부
120: 연판정 비트 계산부
130: 신호 복호부

Claims (16)

  1. 송신측에서 m 변조 차수로 QAM(Quadrature Amplitude Modulation) 변조된 신호를 수신하는 신호 수신부;
    수신된 QAM 변조 신호의 m개 비트에 대한 로그 우도율(LLR)을 계산하여 연판정 비트 값을 결정하는 연판정 비트 계산부; 및
    상기 결정된 연판정 비트 값을 기반으로 상기 수신된 QAM 변조 신호를 복원하는 신호 복호부를 포함하며,
    상기 연판정 비트 계산부는,
    홀수 비트를 갖는 비정방 QAM의 m개 비트 각각에 대한 성상도 점(Constellation point)들의 연판정 경계 지점을 근사화하여 로그 우도율 계산식을 정의하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
  2. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    I 채널 값을 이용하여 첫 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
  3. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    Q 채널 값을 이용하여 두 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
  4. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    아래 수학식을 이용하여 세 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
    Figure pat00024

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b2=1, b2=0일 때 파티션 경계의 거리값)
  5. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    아래 수학식을 이용하여 네 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
    Figure pat00025

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b3=1, b3=0일 때 파티션 경계의 거리값)
  6. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    아래 수학식을 이용하여 다섯 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
    Figure pat00026

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b4=1, b4=0일 때 파티션 경계의 거리값)
  7. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    아래 수학식을 이용하여 여섯 번째 이상의 짝수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
    Figure pat00027

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
  8. 청구항 1에 있어서,
    상기 연판정 비트 계산부는,
    아래 수학식을 이용하여 일곱 번째 이상의 홀수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 장치.
    Figure pat00028

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
  9. 송신측에서 m 변조 차수로 QAM(Quadrature Amplitude Modulation) 변조된 신호를 수신하는 단계;
    홀수 비트를 갖는 비정방 QAM의 m개 비트에 대한 성상도 점(Constellation point)들의 연판정 경계 지점을 근사화하여 로그 우도율 계산식을 정의하는 단계;
    상기 정의된 로드 우도율 계산식을 이용하여 상기 수신된 QAM 변조 신호의 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계;
    상기 계산된 로그 우도율에 근거하여 연판정 비트 값을 결정하는 단계; 및
    상기 결정된 연판정 비트 값을 기반으로 상기 수신된 QAM 변조 신호를 복원하는 단계
    를 포함하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
  10. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    I 채널 값을 이용하여 첫 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
  11. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    Q 채널 값을 이용하여 두 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
  12. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    아래 수학식을 이용하여 세 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
    Figure pat00029

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b2=1, b2=0일 때 파티션 경계의 거리값)
  13. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    아래 수학식을 이용하여 네 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
    Figure pat00030

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b3=1, b3=0일 때 파티션 경계의 거리값)
  14. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    아래 수학식을 이용하여 다섯 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
    Figure pat00031

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 b4=1, b4=0일 때 파티션 경계의 거리값)
  15. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    아래 수학식을 이용하여 여섯 번째 이상의 짝수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
    Figure pat00032

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
  16. 청구항 9에 있어서,
    상기 m개 비트에 대한 로그 우도율(LLR)을 계산하는 단계는,
    아래 수학식을 이용하여 일곱 번째 이상의 홀수 번째 비트에 대한 로그 우도율을 계산하는 것을 특징으로 하는 비정방 직교진폭변조 방식의 연판정 복조 방법.
    Figure pat00033

    (여기서, yI[n]은 I 채널 값, yQ[n]은 Q 채널 값, d는 비트 bk=1, bk=0일 때 파티션 경계의 거리값)
KR1020150068220A 2015-05-15 2015-05-15 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법 KR102021314B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150068220A KR102021314B1 (ko) 2015-05-15 2015-05-15 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
US15/151,768 US9832065B2 (en) 2015-05-15 2016-05-11 Apparatus and method for soft-decision demodulating in non-square quadrature amplitude modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150068220A KR102021314B1 (ko) 2015-05-15 2015-05-15 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160134332A true KR20160134332A (ko) 2016-11-23
KR102021314B1 KR102021314B1 (ko) 2019-09-16

Family

ID=57277401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150068220A KR102021314B1 (ko) 2015-05-15 2015-05-15 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법

Country Status (2)

Country Link
US (1) US9832065B2 (ko)
KR (1) KR102021314B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081648B1 (ko) 2018-10-15 2020-02-26 경상대학교 산학협력단 나선 직교진폭변조의 설계 방법
CN113055330A (zh) * 2018-06-14 2021-06-29 福建星海通信科技有限公司 一种低复杂度的基于相位幅度特性的软判决方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425272B2 (en) 2017-07-21 2019-09-24 Qualcomm Incorporated Techniques and apparatuses for odd-exponent quadrature amplitude modulation parity bit selection
US10116484B1 (en) 2017-07-21 2018-10-30 Qualcomm Incorporated Techniques and apparatuses for odd-exponent quadrature amplitude modulation
CN109412701B (zh) * 2018-11-28 2021-10-12 复旦大学 一种选择奇数阶正交振幅调制信号预编码星座点方法
CN115242588B (zh) * 2021-04-25 2024-04-16 大唐移动通信设备有限公司 信号解调处理方法、通信设备和存储介质
US20240097961A1 (en) * 2022-09-16 2024-03-21 Qualcomm Incorporated Non-square quadrature amplitude modulation in wireless communication systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010277A (ko) 1999-07-19 2001-02-05 정선종 연판정 비터비 복호를 위한 고차변조 신호의 연판정 방법
KR20130106496A (ko) * 2012-03-20 2013-09-30 한국전자통신연구원 디지털 변조 방식을 위한 연판정 비트 검출 복조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904097B2 (en) * 2001-06-01 2005-06-07 Motorola, Inc. Method and apparatus for adaptive signaling in a QAM communication system
KR100483004B1 (ko) 2002-09-12 2005-04-15 한국전자통신연구원 연판정 복호기, 및 연판정 복호시 대수 우도비 계산 장치및 그 방법
KR100576014B1 (ko) 2003-05-23 2006-05-02 삼성전자주식회사 이동통신 시스템에서 심볼 단위의 결정 경계값 추정을위한 장치 및 방법
US8718205B1 (en) * 2013-04-30 2014-05-06 Douglas Howard Morais Hard and soft bit demapping for QAM non-square constellations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010277A (ko) 1999-07-19 2001-02-05 정선종 연판정 비터비 복호를 위한 고차변조 신호의 연판정 방법
KR20130106496A (ko) * 2012-03-20 2013-09-30 한국전자통신연구원 디지털 변조 방식을 위한 연판정 비트 검출 복조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
김영민 외 2인, 부호화된 MIMO 시스템에서 연판정 채널 이득값의 계산, 한국통신학회 논문지 11-06 Vol.36 No.6, 2011* *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055330A (zh) * 2018-06-14 2021-06-29 福建星海通信科技有限公司 一种低复杂度的基于相位幅度特性的软判决方法
CN113055330B (zh) * 2018-06-14 2023-10-20 福建星海通信科技有限公司 一种低复杂度的基于相位幅度特性的软判决方法
KR102081648B1 (ko) 2018-10-15 2020-02-26 경상대학교 산학협력단 나선 직교진폭변조의 설계 방법

Also Published As

Publication number Publication date
US20160337081A1 (en) 2016-11-17
KR102021314B1 (ko) 2019-09-16
US9832065B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
KR20160134332A (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
US9735990B2 (en) Soft decision value generating apparatus and method of generating soft decision value
US8660199B2 (en) Method of demodulating a quadrature amplitude modulation signal and method of data communication
US9331884B2 (en) Method and apparatus for encoding and decoding for frequency and quadrature-amplitude modulation in wireless communication system
CN104584440B (zh) 接收机、发送机以及通信方法
US20150349801A1 (en) Method and apparatus for decoding non-binary low density parity check code in communication system
US9225578B2 (en) High order modulation method, demapping method, and corresponding device
US9258085B2 (en) Apparatus and method for transmitting and receiving signal in broadcasting and communication systems
CN101540752B (zh) Qam软解调方法
US11296816B2 (en) Nested lookup table for symbol detection with initial candidate reduction
EP2362597A1 (en) Process for performing log-likelihood-ratio clipping in a soft-decision near-ML detector, and detector for doing the same
Ryu et al. Simplified soft-decision demapping algorithm for digital video broadcasting system
Fan et al. Low-complexity rotated QAM demapper for the iterative receiver targeting DVB-T2 standard
KR101586000B1 (ko) 대수우도비 산출 장치 및 방법
CN109756275B (zh) 一种解调方法及解调装置
US8640014B2 (en) Soft bit metric generation
JP6177141B2 (ja) 対数尤度比算出装置、対数尤度比算出方法、及び対数尤度比算出用プログラム
US8705662B2 (en) Soft decision method and associated signal receiving system
TW201815139A (zh) 符元判斷方法、符元判斷電路以及數位接收電路
KR100903876B1 (ko) 비트 대칭 그레이 코드를 이용하여 위상 편이 방식으로변조된 수신 심볼 신호를 비트 정보로 분할하는 방법 및 그장치
JP6731771B2 (ja) デマッピング処理回路、チップ、及び受信装置
KR101628986B1 (ko) 송신 장치, 수신 장치, 신호 송신 방법 및 신호 수신 방법
CN117997473A (zh) 基于序号调制的短码传输方法及相关设备
KR20140137179A (ko) 하이브리드 시소 디코더, 이를 포함하는 터보 디코더 및 방법
KR20200024043A (ko) 로그우도비 계산 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant