KR20160129608A - 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 - Google Patents
그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20160129608A KR20160129608A KR1020150062010A KR20150062010A KR20160129608A KR 20160129608 A KR20160129608 A KR 20160129608A KR 1020150062010 A KR1020150062010 A KR 1020150062010A KR 20150062010 A KR20150062010 A KR 20150062010A KR 20160129608 A KR20160129608 A KR 20160129608A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- forming
- substrate
- layer
- source electrode
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 116
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims description 33
- 229910021389 graphene Inorganic materials 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 166
- 239000011241 protective layer Substances 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 150000003624 transition metals Chemical class 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 229920000139 polyethylene terephthalate Polymers 0.000 description 8
- 239000005020 polyethylene terephthalate Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 4
- 239000004372 Polyvinyl alcohol Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 4
- 229920000058 polyacrylate Polymers 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 239000011112 polyethylene naphthalate Substances 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- WOBHKFSMXKNTIM-UHFFFAOYSA-N Hydroxyethyl methacrylate Chemical compound CC(=C)C(=O)OCCO WOBHKFSMXKNTIM-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
그래핀을 포함한 2D 물질을 사용한 유연소자 및 그 제조방법이 개시된다. 개시된 유연소자 제조방법은 제2 기판 상에 유전체층을 형성하는 단계; 상기 유전체층 상에 2D 물질층을 형성하고, 상기 2D 물질층에 패턴을 형성하는 단계; 상기 유전체층 및 상기 2D 물질층 상에 유연성 물질을 포함하는 제1 기판을 형성하는 단계; 상기 제2 기판을 제거하는 단계; 및 상기 유전체층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함한다.
Description
그래핀을 포함한 2D물질을 사용한 유연소자 및 그 제조방법에 관한 것이다.
최근, 그래핀(graphene)과 같은 이차원 물질(two-dimensional material)(2D material) 및 탄소나노튜브(carbon nanotube)(CNT) 등 차세대 소재들에 대한 연구가 활발히 이뤄지고 있다. 그래핀은 탄소 원자들로 이루어진 육방정계(hexagonal) 단층 구조물로서, 구조적/화학적으로 안정하고 전기적/물리적으로 우수한 특성을 나타낼 수 있다. 예컨대, 그래핀은 실리콘(Si) 보다 100배 이상 빠른 전하 이동도(∼2×105㎠/Vs)를 가질 수 있고, 구리(Cu)보다 100배 이상 큰 전류 밀도(약 108A/㎠)를 가질 수 있다. 또한, 그래핀은 플렉서블(flexible)한 특성을 가질 수 있고, 우수한 투명도를 가질 수 있다. 이러한 그래핀은 기존 소자의 한계를 극복할 수 있는 차세대 소재로 주목받고 있다.
그래핀과 같은 차세대 소재들의 다양한 장점 때문에, 이들을 여러 반도체소자 및 전자소자에 적용하려는 연구가 진행되고 있다. 예컨대, 그래핀을 트랜지스터의 채널 물질로 적용하려는 연구가 이루어지고 있다. 이와 관련하여, 트랜지스터의 채널 이외의 구성요소에 대한 연구 및 개발도 요구되고 있다.
유전체층을 먼저 형성한 후, 2D 물질을 전사나 성장을 통해 유전체층보다 나중에 형성하여, 막질특성 변화에서 자유로운 반도체 소자 및 그 제조방법을 제공한다.
고온공정 자유도가 높아진 그래핀 물질을 포함하는 반도체 소자 및 그 제조방법을 제공한다.
일 실시예에 따른 유연소자의 제조방법은 제2 기판 상에 유전체층을 형성하는 단계; 상기 유전체층 상에 2D 물질층을 형성하고, 상기 2D 물질층에 패턴을 형성하는 단계; 상기 유전체층 및 상기 2D 물질층 상에 유연성 물질을 포함하는 제1 기판을 형성하는 단계; 상기 제2 기판을 제거하는 단계; 및 상기 유전체층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함한다.
상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는 상기 유전체층 상에 서로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 단계; 상기 소스 전극 패턴 및 상기 드레인 전극 패턴상에 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 게이트 전극을 형성하는 단계;를 포함할 수 있다.
상기 제2 기판은 실리콘기판일 수 있다.
상기 2D 물질층은 상기 유전체층 상에 전사 또는 상기 유전체층 상에 직접 형성될 수 있다.
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함할 수 있다.
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층을 형성하는 단계;를 더 포함할 수 있다.
상기 유전체층 상에 얼라인 키(align key)를 형성하는 단계;를 더 포함할 수 있다.
상기 얼라인 키는 금속으로 형성될 수 있다.
다른 실시예에 따른 유연소자의 제조방법은 제2 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 유전체층을 형성하는 단계; 상기 유전체층 상에 2D 물질층을 형성하고, 상기 2D 물질층에 패턴을 형성하는 단계; 상기 유전체층 및 상기 2D 물질층 상에 유연성 물질을 포함하는 제1 기판을 형성하는 단계; 상기 버퍼층 및 상기 제2 기판을 제거하는 단계; 상기 유전체층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함한다.
상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는 상기 유전체층 상에 서로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 단계; 상기 소스 전극 패턴 및 상기 드레인 전극 패턴상에 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 게이트 전극을 형성하는 단계;를 포함할 수 있다.
상기 제2 기판은 실리콘기판일 수 있다.
상기 2D 물질층은 상기 유전체층 상에 전사 또는 상기 유전체층 상에 직접 형성될 수 있다.
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함할 수 있다.
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층을 형성하는 단계;를 더 포함할 수 있다.
상기 유전체층 상에 얼라인 키(align key)를 형성하는 단계;를 더 포함할 수 있다.
상기 얼라인 키는 금속으로 형성될 수 있다.
일 실시예에 따른 유연소자는 유연성 물질을 포함하는 제1 기판; 상기 제1 기판 내부에 구비된 2D 물질층; 상기 2D 물질층과 접촉하도록 상기 제1 기판 상에 구비된 유전체층; 및 상기 유전체층 상에 구비된 게이트 전극, 소스 전극 및 드레인 전극;을 포함하며, 상기 소스 전극 및 상기 드레인 전극은 각각 상기 유전체층에 서로 이격되어 형성된 소스 전극 패턴 및 드레인 전극 패턴 상에 형성되고, 상기 게이트 전극은 상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 형성된다.
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함할 수 있다.
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층;을 더 포함할 수 있다.
상기 제1 기판 내부에 얼라인 키(align key)를 더 포함할 수 있다.
유전체층을 먼저 형성하기 때문에 2D 물질층을 유전체층상에 직접 형성할 수 있으며, 계면문제에 의한 유전체층의 막질특성 변화를 개선할 수 있다.
2D 물질층 및 유전체층을 먼저 형성하고 고온에 취약한 플렉서블(flexible) 기판을 형성하므로 고온공정 자유도가 높아질 수 있다.
도 1은 일 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자를 개괄적으로 보여주는 단면도이다.
도 2a 내지 도 2f는 일 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 3a 내지 도 3g는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 4는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자를 개괄적으로 보여주는 단면도이다.
도 2a 내지 도 2f는 일 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 3a 내지 도 3g는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 4는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자를 개괄적으로 보여주는 단면도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "광학적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자(100)를 개괄적으로 보여주는 단면도이다.
도 1을 참조하면, 유연소자(100)는 제1 기판(170), 2D 물질층(160), 얼라인 키(align key)(150), 유전체층(140), 소스 전극(120), 드레인 전극(130) 및 게이트 전극(110)을 포함할 수 있다.
제1 기판(170)은 유연성 물질을 포함한 플렉서블(flexible) 기판이 될 수 있다. 제1 기판(170)은 유연한 물질인 폴리머로 이루어 질 수 있다. 예컨대, 제1 기판(170)은 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate: PET), 폴리카보네이트 (Polycarbonate), 폴리비닐알콜 (Polyvinylalcohol), 폴리아크릴레이트 (Polyacrylate), 폴리이미드 (Polyimide), 폴리노르보넨 (Polynorbornene) 및 폴리에테르설폰 (Polyethersulfone: PES) 등으로 이루어질 수 있다.
2D 물질층(160) 및 얼라인 키(align key)(150)는 제1 기판(170)에 파묻힌 형태로 형성될 수 있다. 2D 물질층(160) 및 얼라인 키(150)가 제1 기판에 임베드(embed)된 구조를 사용할 경우, 플렉서블 또는 스트레처블 특성을 구현할 수 있다.
일 실시예에 따른 유연소자(100)에서는 후술하는 바와 같이 2D 물질층(160) 및 얼라인 키(150)를 먼저 형성한 후에, 제1 기판(170)을 형성하게 되므로, 2D 물질층(160) 및 얼라인 키(150)가 제1 기판(170)에 파묻힌 형태를 가질 수 있다.
2D 물질층(160)은 2D(2 Dimension)물질로 형성될 수 있으며, 2D 물질로는 그래핀 또는 TMD(Transition-Metal Dichalcogenide)등이 사용될 수 있다. 2D 물질층(160)은 화학기상증착(chemical vapor deposition: CVD)으로 제조된 그래핀을 유전체층(140) 상에 전사한 후 그래핀을 패터닝하여 형성할 수 있다. 그래핀으로 형성된 2D 물질층(160)은 캐리어가 이동되는 통로이며, 밴드갭이 제로일 수 있다. 또한, 2D 물질층(160)은 유전체층(140) 상에 직접 형성될 수 있다.
얼라인 키(150)는 반도체 장치의 제조공정에서 반도체 기판과 마스크간의 정확한 정렬을 위해 사용될 수 있다. 또한, 유전체층(140)에 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)을 형성할 때, 패턴(P1, P2)의 위치 파악을 위해서도 사용될 수 있다. 또한, 얼라인 키(150)는 금속으로 형성될 수 있다.
유전체층(140)은 제1 기판상에 구비될 수 있으며, 2D 물질층(160) 및 얼라인 키(150)와 접촉되어 있을 수 있다. 유전체층(140)은 실리콘 옥사이드, 실리콘 나이트라이드 또는 Poly(methyl methacrylate (PMMA), poly(2-hydroxyethyl methacrylate (PHEMA)와 같은 폴리머로 형성될 수 있다.
소스 전극(120) 및 드레인 전극(130)은 각각 유전체층(140)에 서로 이격되어 형성된 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2) 상에 형성될 수 있다. 또한, 소스 전극(120) 및 드레인 전극(130)은 각각 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)에서 2D 물질층(160)의 양단에 접촉될 수 있다.
게이트 전극(110)은 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2) 사이에 형성된 유전체층(140) 상에 형성될 수 있다.
도 2a 내지 도 2f는 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 2a를 참조하면, 제2 기판(180)상에 유전체층(140) 및 2D 물질층(160)이 형성될 수 있다. 제2 기판(180)은 반도체기판이거나 절연성기판일 수 있다. 반도체기판은, 예컨대, 실리콘기판일 수 있다. 제2 기판(180)의 종류는 제한되지 않고 다양하게 변화될 수 있다.
유전체층(140)은 원자층 증착(atomic layer deposition: ALD)을 이용하여 형성될 수 있다.
2D 물질층(160)은 화학기상증착(chemical vapor deposition: CVD)으로 제조된 2D 물질을 유전체층(140)상에 전사하거나, 유전체층(140)상에 2D 물질을 직접 형성할 수도 있다. 2D 물질로는 그래핀 또는 TMD(Transition-Metal Dichalcogenide)등이 사용될 수 있다.
도 2b를 참조하면, 유전체층(140)상에 형성된 2D 물질은 2D 물질층(160)으로 사용하기 위해 패턴이 형성될 수 있다. 2D 물질층(160) 패턴의 형태는 도 2b에 도시된 것에 한정되지 않으며 다양한 형태의 패턴이 형성될 수 있다.
도 2c를 참조하면, 유전체층(140) 상에 얼라인 키(150)가 형성될 수 있다. 얼라인 키(150)는 반도체 장치의 제조공정에서 반도체 기판과 마스크간의 정확한 정렬을 위해 사용될 수 있다. 또한, 유전체층(140)에 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)을 형성할 때, 패턴(P1, P2)의 위치 파악을 위해서도 사용될 수 있다. 또한, 얼라인 키(150)는 금속으로 형성될 수 있다.
도 2d를 참조하면, 유전체층(140), 2D 물질층(160) 및 얼라인 키(150) 상에 제1 기판(170)이 형성될 수 있다. 제1 기판(170)은 유연한 물질인 폴리머로 이루어 질 수 있다. 예컨대, 제1 기판(170)은 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate: PET), 폴리카보네이트 (Polycarbonate), 폴리비닐알콜 (Polyvinylalcohol), 폴리아크릴레이트 (Polyacrylate), 폴리이미드 (Polyimide), 폴리노르보넨 (Polynorbornene) 및 폴리에테르설폰 (Polyethersulfone: PES) 등으로 형성될 수 있다.
도 2e를 참조하면, 도 2d의 소자를 180도 뒤집어 제2 기판(180)을 제거할 수 있다. 제2 기판(180)을 제거한 후, 유전체층(140)에 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)을 형성할 수 있다. 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)은 유전체층(140)이 2D 물질층(160)과 접촉하는 부분 중, 2D 물질층(160)의 양단에 형성될 수 있다.
도 2f를 참조하면, 유전체층(140)상에 형성된 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)에 소스 전극(120) 및 드레인 전극(130)이 형성될 수 있다. 소스 전극(120) 및 드레인 전극(130)의 하단부는 각각 2D 물질층(160)과 접촉되어 있을 수 있다.
게이트 전극(110)은 소스 전극 패턴(P1) 및 드레인 전극 패턴(P1) 사이에 형성된 유전체층(140) 상에 형성될 수 있다.
도 3a 내지 도 3f는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자의 제조방법을 단계적으로 나타낸 단면도이다.
도 3a를 참조하면, 제2 기판(180)상에 버퍼층(190)이 형성될 수 있다. 제2 기판(180)은 반도체기판이거나 절연성 기판일 수 있다. 반도체 기판은, 예컨대, 실리콘 기판일 수 있다. 제2 기판(180)의 종류는 제한되지 않고 다양하게 변화될 수 있다. 버퍼층(190)은 유전체층(140)으로부터 쉽게 제거될 수 있는 물질로 형성될 수 있다.
도 3b를 참조하면, 버퍼층(190)상에는 유전체층(140) 및 2D 물질층(160)이 형성될 수 있다. 유전체층(140)은 원자층 증착(atomic layer deposition: ALD)을 이용하여 형성될 수 있다. 2D 물질층(160)은 화학기상증착(chemical vapor deposition: CVD)으로 제조된 2D 물질을 유전체층(140)상에 전사하거나, 유전체층(140)상에 2D 물질을 직접 형성할 수도 있다. 2D 물질로는 그래핀 또는 TMD(Transition-Metal Dichalcogenide)등이 사용될 수 있다.
도 3c를 참조하면, 유전체층(140)상에 형성된 2D 물질은 2D 물질층(160)으로 사용하기 위해 패턴이 형성될 수 있다. 2D 물질층(160) 패턴의 형태는 도 3c에 도시된 것에 한정되지 않으며 다양한 형태의 패턴이 형성될 수 있다.
도 3d를 참조하면, 유전체층(140) 상에 얼라인 키(150)가 형성될 수 있다. 얼라인 키(150)는 반도체 장치의 제조공정에서 반도체 기판과 마스크간의 정확한 정렬을 위해 사용될 수 있다. 또한, 유전체층(140)에 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)을 형성할 때, 패턴(P1, P2)의 위치 파악을 위해서도 사용될 수 있다. 또한, 얼라인 키(150)는 금속으로 형성될 수 있다.
도 3e를 참조하면, 유전체층(140), 2D 물질층(160) 및 얼라인 키(150) 상에 제1 기판(170)이 형성될 수 있다. 제1 기판(170)은 유연한 물질인 폴리머로 이루어 질 수 있다. 예컨대, 제1 기판(170)은 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate: PET), 폴리카보네이트 (Polycarbonate), 폴리비닐알콜 (Polyvinylalcohol), 폴리아크릴레이트 (Polyacrylate), 폴리이미드 (Polyimide), 폴리노르보넨 (Polynorbornene) 및 폴리에테르설폰 (Polyethersulfone: PES) 등으로 형성될 수 있다.
도 3f를 참조하면, 도 3e의 소자를 180도 뒤집어 버퍼층(190) 및 제2 기판(180)을 제거할 수 있다. 버퍼층(190)은 식각(etching)등에 의해 쉽게 제거될 수 있는 물질로 형성되어 유전체층(140)으로부터 쉽게 제거될 수 있다.
버퍼층(190) 및 제2 기판(180)을 제거한 후, 유전체층(140)에 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)을 형성할 수 있다. 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)은 유전체층(140)이 2D 물질층(160)과 접촉하는 부분 중, 2D 물질층(160)의 양단에 형성될 수 있다.
도 3g를 참조하면, 유전체층(140)상에 형성된 소스 전극 패턴(P1) 및 드레인 전극 패턴(P2)에 소스 전극(120) 및 드레인 전극(130)이 형성될 수 있다. 소스 전극(120) 및 드레인 전극(130)의 하단부는 각각 2D 물질층(160)과 접촉되어 있을 수 있다.
게이트 전극(110)은 소스 전극 패턴(P1) 및 드레인 전극 패턴(P1) 사이에 형성된 유전체층(140) 상에 형성될 수 있다.
위 실시예에 따른 유연소자의 제조 방법에 따르면, 유전체층(140)을 2D 물질층(160)보다 먼저 형성하기 때문에 2D 물질을 유전체층(140)상에 직접 형성할 수 있으며, 계면문제에 의한 유전체층(140)의 막질특성 변화를 개선할 수 있다. 또한, 유전체층(140) 및 2D 물질층(160)이 먼저 형성된 후에 고온에 취약한 유연성 물질을 포함한 제1 기판(170)이 형성되므로 소자 형성 시 고온공정 자유도가 높아질 수 있다.
도 4는 다른 실시예에 따른 그래핀을 포함한 2D 물질을 사용한 유연소자를 개괄적으로 보여주는 단면도이다. 도 4를 참조하면, 유전체층(140), 소스 전극(120), 드레인 전극(130) 및 게이트 전극(110)을 상에 보호층(195)이 형성될 수 있다.
보호층(195)은 유연성 물질을 포함할 수 있다. 예컨대, 보호층(195)은 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate: PET), 폴리카보네이트 (Polycarbonate), 폴리비닐알콜 (Polyvinylalcohol), 폴리아크릴레이트 (Polyacrylate), 폴리이미드 (Polyimide), 폴리노르보넨 (Polynorbornene) 및 폴리에테르설폰 (Polyethersulfone: PES) 등으로 이루어질 수 있다.
이상에서 그래핀을 포함한 2D 물질을 사용한 유연소자 및 그 제조방법은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100 … 유연소자 110 … 게이트 전극
120 … 소스 전극 130 … 드레인 전극
140 … 유전체층 150 … 얼라인 키
160 … 2D 물질층 170 … 제1 기판
180 … 제2 기판 190 … 버퍼층
195 … 보호층 P1 … 소스 전극 패턴
P2 … 드레인 전극 패턴
120 … 소스 전극 130 … 드레인 전극
140 … 유전체층 150 … 얼라인 키
160 … 2D 물질층 170 … 제1 기판
180 … 제2 기판 190 … 버퍼층
195 … 보호층 P1 … 소스 전극 패턴
P2 … 드레인 전극 패턴
Claims (20)
- 제2 기판 상에 유전체층을 형성하는 단계;
상기 유전체층 상에 2D 물질층을 형성하고, 상기 2D 물질층에 패턴을 형성하는 단계;
상기 유전체층 및 상기 2D 물질층 상에 유연성 물질을 포함하는 제1 기판을 형성하는 단계;
상기 제2 기판을 제거하는 단계; 및
상기 유전체층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함하는 유연소자 제조방법. - 제 1 항에 있어서,
상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는
상기 유전체층 상에 서로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 단계;
상기 소스 전극 패턴 및 상기 드레인 전극 패턴상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 게이트 전극을 형성하는 단계;를 포함하는 유연소자 제조방법. - 제 1 항에 있어서,
상기 제2 기판은 실리콘기판인 유연소자 제조방법. - 제 1 항에 있어서,
상기 2D 물질층은 상기 유전체층 상에 전사 또는 상기 유전체층 상에 직접 형성되는 유연소자 제조방법. - 제 1 항에 있어서,
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함하는 유연소자 제조방법. - 제 1 항에 있어서,
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층을 형성하는 단계;를 더 포함하는 유연소자 제조방법. - 제 1 항에 있어서,
상기 유전체층 상에 얼라인 키(align key)를 형성하는 단계;를 더 포함하는 유연소자 제조방법. - 제 7 항에 있어서,
상기 얼라인 키는 금속으로 형성되는 유연소자 제조방법. - 제2 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 유전체층을 형성하는 단계;
상기 유전체층 상에 2D 물질층을 형성하고, 상기 2D 물질층에 패턴을 형성하는 단계;
상기 유전체층 및 상기 2D 물질층 상에 유연성 물질을 포함하는 제1 기판을 형성하는 단계;
상기 버퍼층 및 상기 제2 기판을 제거하는 단계;
상기 유전체층 상에 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함하는 유연소자 제조방법. - 제 9 항에 있어서,
상기 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계는
상기 유전체층 상에 서로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 단계;
상기 소스 전극 패턴 및 상기 드레인 전극 패턴상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 게이트 전극을 형성하는 단계;를 포함하는 유연소자 제조방법. - 제 9 항에 있어서,
상기 제2 기판은 실리콘기판인 유연소자 제조방법. - 제 9 항에 있어서,
상기 2D 물질층은 상기 유전체층 상에 전사 또는 상기 유전체층 상에 직접 형성되는 유연소자 제조방법. - 제 9 항에 있어서,
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함하는 유연소자 제조방법. - 제 9 항에 있어서,
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층을 형성하는 단계;를 더 포함하는 유연소자 제조방법. - 제 9 항에 있어서,
상기 유전체층 상에 얼라인 키(align key)를 형성하는 단계;를 더 포함하는 유연소자 제조방법. - 제 15 항에 있어서,
상기 얼라인 키는 금속으로 형성되는 유연소자 제조방법. - 유연성 물질을 포함하는 제1 기판;
상기 제1 기판 내부에 구비된 2D 물질층;
상기 2D 물질층과 접촉하도록 상기 제1 기판 상에 구비된 유전체층; 및
상기 유전체층 상에 구비된 게이트 전극, 소스 전극 및 드레인 전극;을 포함하며,
상기 소스 전극 및 상기 드레인 전극은 각각 상기 유전체층에 서로 이격되어 형성된 소스 전극 패턴 및 드레인 전극 패턴 상에 형성되고,
상기 게이트 전극은 상기 소스 전극 패턴 및 상기 드레인 전극 패턴 사이에 형성된 상기 유전체층 상에 형성되는 유연소자. - 제 17 항에 있어서,
상기 2D 물질층은 그래핀 및 TMD(Transition-Metal Dichalcogenide) 중 적어도 하나를 포함하는 유연소자. - 제 17 항에 있어서,
상기 유전체층 상에 형성된 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 상에 유연성 물질을 포함하는 보호층;을 더 포함하는 유연소자. - 제 17 항에 있어서,
상기 제1 기판 내부에 얼라인 키(align key)를 더 포함하는 유연소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150062010A KR102335773B1 (ko) | 2015-04-30 | 2015-04-30 | 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 |
| US14/932,392 US10074737B2 (en) | 2015-04-30 | 2015-11-04 | Flexible device including two-dimensional material and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150062010A KR102335773B1 (ko) | 2015-04-30 | 2015-04-30 | 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160129608A true KR20160129608A (ko) | 2016-11-09 |
| KR102335773B1 KR102335773B1 (ko) | 2021-12-06 |
Family
ID=57205202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150062010A KR102335773B1 (ko) | 2015-04-30 | 2015-04-30 | 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10074737B2 (ko) |
| KR (1) | KR102335773B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180078690A (ko) * | 2016-12-30 | 2018-07-10 | 한국표준과학연구원 | 2차원 소재의 직접증착용 고균일 유연기판의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10217819B2 (en) * | 2015-05-20 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor device including metal-2 dimensional material-semiconductor contact |
| US11908690B2 (en) | 2019-06-20 | 2024-02-20 | The Board Of Trustees Of The Leland Stanford Junior University | Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161587A1 (en) * | 2011-12-23 | 2013-06-27 | Samsung Electronics Co., Ltd. | Graphene devices and methods of manufacturing the same |
| US20130193411A1 (en) * | 2012-01-26 | 2013-08-01 | Samsung Electronics Co., Ltd. | Graphene device and method of manufacturing the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101718961B1 (ko) | 2010-11-05 | 2017-03-23 | 삼성전자주식회사 | 그래핀을 포함하는 반도체 소자 및 그 제조 방법 |
| KR101813173B1 (ko) * | 2011-03-30 | 2017-12-29 | 삼성전자주식회사 | 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치 |
| KR20130039119A (ko) | 2011-10-11 | 2013-04-19 | 연세대학교 산학협력단 | 그라핀-폴리머 복합체, 그라핀-폴리머 복합체가 구비된 디바이스 및 그들의 제조방법 |
| KR101878741B1 (ko) * | 2012-01-26 | 2018-07-16 | 삼성전자주식회사 | 트랜지스터 및 그 제조방법 |
| KR101910976B1 (ko) | 2012-07-16 | 2018-10-23 | 삼성전자주식회사 | 그래핀을 이용한 전계효과 트랜지스터 |
| US8828762B2 (en) * | 2012-10-18 | 2014-09-09 | International Business Machines Corporation | Carbon nanostructure device fabrication utilizing protect layers |
| KR102046100B1 (ko) | 2013-02-15 | 2019-11-18 | 삼성전자주식회사 | 그래핀을 전하 트랩층으로 이용한 메모리 소자 및 구동방법 |
| US9190509B2 (en) | 2013-03-11 | 2015-11-17 | The United States Of America As Represented By The Secretary Of The Army | High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces |
| KR101521694B1 (ko) | 2013-03-29 | 2015-05-19 | 삼성전기주식회사 | 플렉서블/스트레처블 투명도전성 필름 및 그 제조방법 |
| US9096050B2 (en) * | 2013-04-02 | 2015-08-04 | International Business Machines Corporation | Wafer scale epitaxial graphene transfer |
| US9337274B2 (en) * | 2013-05-15 | 2016-05-10 | Globalfoundries Inc. | Formation of large scale single crystalline graphene |
| KR102128526B1 (ko) | 2013-11-15 | 2020-06-30 | 삼성전자주식회사 | 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법 |
| KR102256017B1 (ko) * | 2014-01-28 | 2021-05-24 | 삼성전자주식회사 | 2차원 반도체의 도핑방법 및 스위칭 소자 |
| KR102075981B1 (ko) * | 2014-02-21 | 2020-02-11 | 삼성전자주식회사 | 발광다이오드 패키지의 제조방법 |
-
2015
- 2015-04-30 KR KR1020150062010A patent/KR102335773B1/ko active IP Right Grant
- 2015-11-04 US US14/932,392 patent/US10074737B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130161587A1 (en) * | 2011-12-23 | 2013-06-27 | Samsung Electronics Co., Ltd. | Graphene devices and methods of manufacturing the same |
| US20130193411A1 (en) * | 2012-01-26 | 2013-08-01 | Samsung Electronics Co., Ltd. | Graphene device and method of manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180078690A (ko) * | 2016-12-30 | 2018-07-10 | 한국표준과학연구원 | 2차원 소재의 직접증착용 고균일 유연기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160322486A1 (en) | 2016-11-03 |
| US10074737B2 (en) | 2018-09-11 |
| KR102335773B1 (ko) | 2021-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Saraswat et al. | Materials science challenges to graphene nanoribbon electronics | |
| He et al. | Ultrahigh mobility and efficient charge injection in monolayer organic thin-film transistors on boron nitride | |
| US9660036B2 (en) | Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device | |
| Lüssem et al. | Vertical organic transistors | |
| Pei et al. | Overestimation of carrier mobility in organic thin film transistors due to unaccounted fringe currents | |
| Wang et al. | Complementary Symmetry Silicon Nanowire Logic: Power‐Efficient Inverters with Gain | |
| Wang et al. | Metal contact engineering and registration-free fabrication of complementary metal-oxide semiconductor integrated circuits using aligned carbon nanotubes | |
| US9455256B2 (en) | Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter | |
| US7858990B2 (en) | Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein | |
| Liu et al. | High Current density vertical tunneling transistors from graphene/highly-doped silicon heterostructures | |
| CN102339735B (zh) | 一种石墨烯晶体管的制备方法 | |
| US10008605B2 (en) | Connecting structure and method for manufacturing the same, and semiconductor device | |
| KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
| Wang et al. | Low-voltage, high-performance organic field-effect transistors based on 2D crystalline molecular semiconductors | |
| KR102395778B1 (ko) | 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자 | |
| CN112531111B (zh) | 一种有机单晶半导体结构及其制备方法 | |
| KR102386842B1 (ko) | 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법 | |
| Hayakawa et al. | Electrically reconfigurable organic logic gates: a promising perspective on a dual‐gate antiambipolar transistor | |
| Jeon et al. | Functionalized organic material platform for realization of ternary logic circuit | |
| KR20160129608A (ko) | 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법 | |
| Song et al. | Highly Stretchable High‐Performance Silicon Nanowire Field Effect Transistors Integrated on Elastomer Substrates | |
| Kim et al. | Correlating crystal thickness, surface morphology, and charge transport in pristine and doped rubrene single crystals | |
| Chen et al. | The Origin of Low Contact Resistance in Monolayer Organic Field‐Effect Transistors with van der Waals Electrodes | |
| US9023166B2 (en) | Method of transferring graphene | |
| Wen et al. | ZrTe2 compound dirac semimetal contacts for high-performance MoS2 transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |