KR20160124557A

KR20160124557A - Instrument for packaging

Info

Publication number: KR20160124557A
Application number: KR1020150055381A
Authority: KR
Inventors: 김경운
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-04-20
Filing date: 2015-04-20
Publication date: 2016-10-28

Abstract

An embodiment of the present invention relates to a packaging container which can prevent a decrease in yield. According to an embodiment of the present invention, the packaging container comprises: a carrier tape having a plurality of pockets formed on an upper surface for storing of a semiconductor package; and a cover tape adhering on an upper surface of the carrier tape to cover the pocket, and including a penetration hole which exposes some portions of the pocket.

Description

Packaging container {INSTRUMENT FOR PACKAGING}

본 발명 실시 예는 반도체 패키지의 포장 및 취급을 위한 포장 용기에 관한 것이다.Embodiments of the present invention relate to packaging containers for packaging and handling semiconductor packages.

일반적으로 반도체 패키지의 조립 공정이 완료되면, 복수 개의 반도체 패키지를 포장 용기에 탑재하여 운반 및 유통시킨다. 일반적으로 반도체 패키지는 외부의 수분 및 산소에 민감하기 때문에 낱개로 포장되어 취급되는 것이 바람직하다.Generally, when the assembling process of the semiconductor package is completed, a plurality of semiconductor packages are mounted on a packaging container for transportation and distribution. Generally, semiconductor packages are preferably packaged and handled separately because they are sensitive to external moisture and oxygen.

이를 위해, 반도체 패키지는 커버 테이프와 캐리어 테이프를 포함하는 포장 용기에 수납되어 취급될 수 있다.To this end, the semiconductor package may be housed and handled in a packaging container containing a cover tape and a carrier tape.

캐리어 테이프는 복수 개의 반도체 패키지를 개별 수납하기 위한 복수 개의 포켓을 포함하며, 포켓 내에 반도체 패키지가 각각 수납된다. 그리고, 커버 테이프는 반도체 패키지가 수납된 포켓을 덮도록 캐리어 테이프의 상부에 접착되어, 반도체 패키지가 외부로 이탈되는 것을 방지한다. 그런데, 커버 테이프의 접착력에 의해 반도체 패키지가 커버 테이프에 접착되는 문제가 발생한다.The carrier tape includes a plurality of pockets for individually accommodating a plurality of semiconductor packages, and each of the semiconductor packages is accommodated in a pocket. Then, the cover tape is adhered to the upper portion of the carrier tape so as to cover the pocket in which the semiconductor package is housed, thereby preventing the semiconductor package from escaping to the outside. However, there is a problem that the semiconductor package is adhered to the cover tape by the adhesive force of the cover tape.

도 1은 커버 테이프와 반도체 패키지가 서로 달라붙은 사진이며, 도 2는 발광 다이오드 패키지의 사진이다.FIG. 1 is a photograph of a cover tape and a semiconductor package adhered to each other, and FIG. 2 is a photograph of a light emitting diode package.

도 1과 같이, 반도체 패키지는 캐리어 테이프의 포켓에 삽입되고, 커버 테이프가 캐리어 테이프의 상부면을 덮는다. 그런데, 포장 용기를 운반 및 유통할 때, 커버 테이프의 접착력에 의해 반도체 패키지가 커버 테이프에 접착될 수 있다. 이에 따라, 커버 테이프를 캐리어 테이프에서 분리할 때 반도체 패키지가 커버 테이프에 달라붙은 상태로 캐리어 테이프에서 분리되는 문제가 발생한다.1, the semiconductor package is inserted into the pocket of the carrier tape, and the cover tape covers the upper surface of the carrier tape. By the way, when the packaging container is transported and distributed, the semiconductor package can be bonded to the cover tape by the adhesive force of the cover tape. As a result, when the cover tape is separated from the carrier tape, there arises a problem that the semiconductor package is detached from the carrier tape while sticking to the cover tape.

특히, 도 2와 같이 플립 칩 칩 스케일 패키지(Flip Chip-Chip Scale Package; FC-CSP) 구조의 발광 다이오드 패키지는 상부면이 평평하다. 따라서, 일반적인 포장 용기에 도 2의 발광 다이오드 패키지를 수납하는 경우, 발광 다이오드 패키지의 상부면의 전면이 커버 테이프에 접촉된다. 더욱이, 메틸(Methyl) 계 실리콘으로 발광 다이오드를 패키징하는 경우, 메틸 계 실리콘과 커버 테이프의 접착력이 더욱 높아진다.Particularly, as shown in FIG. 2, the LED package of the Flip Chip-Chip Scale Package (FC-CSP) structure has a flat upper surface. Therefore, when the light emitting diode package of Fig. 2 is housed in a general packaging container, the front surface of the upper surface of the light emitting diode package contacts the cover tape. Furthermore, when the light emitting diode is packaged with methyl-based silicone, the adhesive strength between the methyl-based silicone and the cover tape is further increased.

따라서, 일반적인 포장 용기를 이용하여 크기가 작고 가벼운 반도체 패키지 또는 상술한 발광 다이오드 패키지를 포장 및 취급하는 경우, 반도체 패키지가 커버 테이프에 용이하게 접착될 수 있다. 또한, 반도체 패키지를 커버 테이프에서 분리하는 것은 매우 어려워, 커버 테이프에 접착된 반도체 패키지를 Surface Mounter Technology(SMT)와 같은 후속 공정에 사용할 수 없다.Therefore, when a general packaging container is used to package and handle a small-sized and light-weight semiconductor package or the above-described light emitting diode package, the semiconductor package can be easily bonded to the cover tape. In addition, it is very difficult to separate the semiconductor package from the cover tape, and the semiconductor package bonded to the cover tape can not be used for subsequent processes such as Surface Mounter Technology (SMT).

따라서, 상기와 같은 일반적인 포장 용기를 이용하여 취급된 반도체 패키지의 수율이 저하된다.Therefore, the yield of a semiconductor package handled using such a general packaging container is lowered.

본 발명 실시 예는 반도체 패키지의 수율 저하를 방지할 수 있는 포장 용기를 제공한다.The embodiment of the present invention provides a packaging container capable of preventing a yield reduction of a semiconductor package.

또한, 커버 테이프에 접착된 반도체 패키지를 용이하게 탈착할 수 있는 포장 용기를 제공한다.Further, there is provided a packaging container which can easily detach and attach a semiconductor package bonded to a cover tape.

본 발명 실시 예의 포장 용기는 반도체 패키지의 수납을 위해 상부면에 형성된 복수 개의 포켓을 포함하는 캐리어 테이프; 및 상기 포켓을 덮도록 상기 캐리어 테이프의 상부면에 접착되며, 상기 포켓의 일부 영역을 노출시키는 관통 홀을 포함하는 커버 테이프를 포함한다.A packaging container of an embodiment of the present invention includes: a carrier tape including a plurality of pockets formed on an upper surface for receiving a semiconductor package; And a cover tape bonded to an upper surface of the carrier tape so as to cover the pocket, the cover tape including a through hole exposing a part of the pocket.

또한, 본 발명 실시 예의 포장 용기는 반도체 패키지의 수납을 위해 상부면에 형성된 복수 개의 포켓을 포함하는 캐리어 테이프; 및 상기 포켓을 덮도록 상기 캐리어 테이프의 상부면에 접착되며, 상기 포켓과 중첩되는 영역에 형성된 러프니스 패턴을 포함하는 커버 테이프를 포함한다.Further, the packaging container of the embodiment of the present invention includes: a carrier tape including a plurality of pockets formed on an upper surface for accommodating a semiconductor package; And a cover tape bonded to the upper surface of the carrier tape so as to cover the pocket and including a roughness pattern formed in an area overlapping the pocket.

본 발명 실시 예의 포장 용기는 커버 테이프에 형성된 관통 홀 또는 러프니스 패턴에 의해 커버 테이프와 반도체 패키지의 접촉 면적이 감소된다. 따라서, 본 발명은 플립 칩 칩 스케일 패키지 구조의 발광 다이오드 패키지와 같이 상부면이 평평한 반도체 패키지를 포켓에 수납하더라도 반도체 패키지와 커버 테이프의 접착 정도를 감소시킬 수 있으므로, 다양한 반도체 패키지의 수납이 용이하다.The contact area between the cover tape and the semiconductor package is reduced by the through hole or roughness pattern formed on the cover tape in the packaging container of the embodiment of the present invention. Therefore, even when the semiconductor package having the flip chip-scale package structure is housed in the pocket, the degree of adhesion between the semiconductor package and the cover tape can be reduced, so that it is easy to store various semiconductor packages .

또한, 캐리어 테이프에서 커버 테이프를 분리하기 전에 관통 홀을 통해 공기를 분사하여 커버 테이프에 접착된 반도체 패키지를 용이하게 탈착할 수 있다. In addition, it is possible to easily detach the semiconductor package bonded to the cover tape by spraying air through the through hole before detaching the cover tape from the carrier tape.

따라서, 본 발명 실시 예의 포장 용기를 이용하여 취급된 반도체 패키지의 수율이 저하되는 것을 방지할 수 있다.Therefore, it is possible to prevent the yield of the processed semiconductor package from being lowered by using the packaging container of the embodiment of the present invention.

도 1은 커버 테이프와 반도체 패키지가 서로 달라붙은 사진이다.
도 2는 발광 다이오드 패키지의 사진이다.
도 3은 반도체 패키지가 수납된 본 발명 실시 예의 포장 용기의 사시도이다.
도 4a는 도 3의 평면도이다.
도 4b는 도 4a의 Ⅰ-Ⅰ'의 단면도이다.
도 5은 도 3의 커버 테이프의 평면도이다.
도 6a 내지 도 6d는 도 5의 관통 홀의 다른 실시 예를 도시한 평면도이다.
도 7a는 본 발명의 다른 실시 예의 커버 테이프의 사시도이다.
도 7b는 도 7a의 Ⅱ-Ⅱ'의 단면도이다.
도 8은 도 4a의 캐리어 테이프에 도 7a의 커버 테이프가 부착된 단면도이다.1 is a photograph in which the cover tape and the semiconductor package are attached to each other.
2 is a photograph of a light emitting diode package.
3 is a perspective view of a packaging container of an embodiment of the present invention in which a semiconductor package is housed.
FIG. 4A is a plan view of FIG. 3. FIG.
4B is a cross-sectional view taken along line I-I 'of FIG. 4A.
Fig. 5 is a plan view of the cover tape of Fig. 3;
6A to 6D are plan views showing another embodiment of the through hole of FIG. 5;
7A is a perspective view of a cover tape according to another embodiment of the present invention.
7B is a sectional view of II-II 'of FIG. 7A.
Fig. 8 is a cross-sectional view of the carrier tape of Fig. 4A with the cover tape of Fig. 7a attached. Fig.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated and described in the drawings. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications and alternatives falling within the spirit and scope of the embodiments.

제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms including ordinals, such as first, second, etc., may be used to describe various elements, but the elements are not limited to these terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the embodiments, the second component may be referred to as a first component, and similarly, the first component may also be referred to as a second component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

이하, 첨부된 도면을 참조하여 본 발명 실시 예의 포장 용기를 상세히 설명하면 다음과 같다.Hereinafter, a packaging container according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 반도체 패키지가 수납된 본 발명 실시 예의 포장 용기의 사시도이다. 도 4a는 도 3의 평면도이며, 도 4b는 도 4a의 Ⅰ-Ⅰ'의 단면도이다.3 is a perspective view of a packaging container of an embodiment of the present invention in which a semiconductor package is housed. Fig. 4A is a plan view of Fig. 3, and Fig. 4B is a sectional view of I-I 'of Fig. 4A.

도 3, 도 4a 및 도 4b와 같이, 본 발명 실시 예의 포장 용기는 반도체 패키지(50)의 수납을 위해 상부면에 형성된 복수 개의 포켓(40a)을 포함하는 캐리어 테이프(40); 및 포켓(40a)을 덮도록 캐리어 테이프(40)의 상부면에 접착되며, 포켓(40a)의 일부 영역을 노출시키는 관통 홀(20a)을 포함하는 커버 테이프(10)를 포함한다.3, 4A and 4B, the packaging container of the embodiment of the present invention includes a carrier tape 40 including a plurality of pockets 40a formed on the upper surface for accommodating the semiconductor package 50; And a cover tape 10 that includes a through hole 20a that is bonded to the upper surface of the carrier tape 40 to cover the pocket 40a and exposes a portion of the pocket 40a.

관통 홀(20a)은 포켓(40a)의 일부를 노출시켜, 포켓(40a)에 수납된 반도체 패키지(50)의 일부 영역이 관통 홀(20a)에 의해 노출된다. 그리고, 반도체 패키지(50)의 나머지 영역은 커버 테이프(10)와 중첩될 수 있다.The through hole 20a exposes a part of the pocket 40a and a part of the semiconductor package 50 accommodated in the pocket 40a is exposed by the through hole 20a. Then, the remaining area of the semiconductor package 50 can be overlapped with the cover tape 10.

따라서, 본 발명 실시 예의 포장 용기는 반도체 패키지(10)가 커버 테이프(10)의 관통 홀(20a)에 의해 노출되는 면적만큼 커버 테이프(10)와 반도체 패키지(50)의 접촉 면적이 감소된다.Therefore, in the packaging container of the embodiment of the present invention, the contact area between the cover tape 10 and the semiconductor package 50 is reduced by the area exposed by the through hole 20a of the cover tape 10.

구체적으로, 캐리어 테이프(40)는 상부면에 형성된 복수 개의 포켓(40a)을 포함하며, 각 포켓(40a)에 반도체 패키지(50)가 수납된다. 캐리어 테이프(40)는 반도체 패키지(50)의 운반 및 유동 시 반도체 패키지(50)가 수분 및 산소에 노출되는 것을 방지하기 위해 방수 및 방습 효과가 우수한 물질로 형성되는 것이 바람직하다. 또한, 캐리어 테이프(40)는 형상의 유지가 가능하도록 적당한 강도를 갖는 물질로 이루어질 수 있으며, 이에 한정하지는 않는다. Specifically, the carrier tape 40 includes a plurality of pockets 40a formed on the upper surface, and the semiconductor packages 50 are accommodated in the respective pockets 40a. Preferably, the carrier tape 40 is formed of a material having excellent waterproofing and moisture-proofing effects in order to prevent the semiconductor package 50 from being exposed to moisture and oxygen when transporting and flowing the semiconductor package 50. Further, the carrier tape 40 may be made of a material having suitable strength so that the shape of the carrier tape 40 can be maintained, but is not limited thereto.

포켓(40a)은 다양한 구조로 형성될 수 있다. 포켓(40a)은 이격부(40c)를 사이에 두고 캐리어 테이프(40)의 길이 방향을 따라 일렬로 배열될 수 있으며, 이에 한정하지 않는다. 포켓(40a)의 면적 및 깊이는 포켓(40a)에 수납되는 반도체 패키지(50)의 종류 및 크게 따라 용이하게 변경 가능하다. 도면에서는 포켓(40a)이 캐리어 테이프(40)의 길이 방향을 따라 일렬로 배열된 것을 도시하였으나, 포켓(40a)은 복수 열로 배열될 수도 있다.The pockets 40a may be formed in various structures. The pockets 40a may be arranged in a row along the longitudinal direction of the carrier tape 40 with the spacing 40c therebetween, but are not limited thereto. The area and depth of the pocket 40a can be easily changed depending on the type and the size of the semiconductor package 50 accommodated in the pocket 40a. Although the pockets 40a are arranged in a line along the longitudinal direction of the carrier tape 40, the pockets 40a may be arranged in a plurality of rows.

포켓(40a)에 수납되는 반도체 패키지(50)는 도 2와 같은 발광 다이오드 패키지일 수도 있으며, 콘덴서, 저항 등과 같은 다양한 전자 부품일 수도 있다. 도시하지는 않았으나, 포켓(40a)의 바닥면 및/또는 측면에는 반도체 패키지(50)를 고정시키기 위한 구성 요소가 추가로 구비될 수도 있다.The semiconductor package 50 housed in the pocket 40a may be a light emitting diode package as shown in FIG. 2, or various electronic components such as a capacitor, a resistor, and the like. Although not shown, a component for fixing the semiconductor package 50 may be further provided on the bottom surface and / or the side surface of the pocket 40a.

캐리어 테이프(40)에는 캐리어 테이프(40)를 이송 장치와 연결하기 위한 이송 홀(40b)이 더 형성될 수 있다. 이송 홀(40b)은 톱니 형태의 이송 장치와 결합되어 캐리어 테이프(40)를 이동시키는데 사용될 수 있다. 도면에서는 이송 홀(40b)이 캐리어 테이프(40)의 일측에만 형성된 것을 도시하였으나, 이송 홀(40b)은 캐리어 테이프(40)의 양측에 모두 형성될 수도 있다.The carrier tape 40 may further include a transfer hole 40b for connecting the carrier tape 40 to the transfer device. The transfer hole 40b can be used to move the carrier tape 40 in combination with a toothed transfer device. Although the transfer holes 40b are formed on only one side of the carrier tape 40 in the figure, the transfer holes 40b may be formed on both sides of the carrier tape 40. [

그리고, 포켓(40a)에 수납된 반도체 패키지(50)를 덮도록 캐리어 테이프(50)의 상부면에 커버 테이프(10)가 접착된다. 커버 테이프(10)는 이송 홀(40b)을 노출시키도록 캐리어 테이프(50)에 부착될 수 있다. 커버 테이프(10)는 일면이 접착력을 갖는 필름일 수 있으며, 접착력을 갖는 상기 일면이 캐리어 테이프(50)의 상부면에 접착된다.The cover tape 10 is bonded to the upper surface of the carrier tape 50 so as to cover the semiconductor package 50 accommodated in the pocket 40a. The cover tape 10 can be attached to the carrier tape 50 to expose the transfer hole 40b. The cover tape 10 may be a film having an adhesive force on one side, and the one surface having an adhesive force is adhered to the upper surface of the carrier tape 50.

커버 테이프(10)는 제 1 영역(20)과 제 1 영역(20) 주변의 제 2 영역(30)을 포함한다. 제 1 영역(20)과 제 2 영역(30)은 커버 테이프(10)의 길이 방향을 따라 정의될 수 있다. 제 1 영역(20)은 포켓(40a)과 중첩되는 영역을 포함하도록 커버 테이프(10)의 길이 방향을 따라 나란하게 정의되고, 제 2 영역(30)은 제 1 영역(20)의 주변부, 구체적으로 제 1 영역(20)의 양 측에서 캐리어 테이프(50)와 접착되는 영역이다.The cover tape (10) includes a first region (20) and a second region (30) around the first region (20). The first region 20 and the second region 30 may be defined along the longitudinal direction of the cover tape 10. The first region 20 is defined to be parallel to the longitudinal direction of the cover tape 10 so as to include an area overlapping with the pocket 40a and the second region 30 is defined as a peripheral portion of the first region 20, And is bonded to the carrier tape 50 on both sides of the first region 20.

제 1 영역(20)은 커버 테이프(10)를 관통하는 관통 홀(20a)을 포함한다. 관통 홀(20a)은 포켓(40a)과 중첩된다. 관통 홀(20a)은 커버 테이프(10)를 이용하여 포켓(40a)에 수납된 반도체 패키지(50)를 커버할 때, 반도체 패키지(50)의 일부를 노출시켜 커버 테이프(10)와 반도체 패키지(50)가 접촉되는 면적을 감소시킨다. 관통 홀(20a)의 폭 및 길이는 포켓(40a)에 수납되는 반도체 패키지(50)를 고려하여 용이하게 변경 가능하다.The first region (20) includes a through hole (20a) penetrating the cover tape (10). The through hole 20a overlaps with the pocket 40a. The through hole 20a exposes a part of the semiconductor package 50 to cover the cover tape 10 and the semiconductor package 50 when the cover tape 10 covers the semiconductor package 50 accommodated in the pocket 40a. 50) is reduced. The width and length of the through hole 20a can be easily changed in consideration of the semiconductor package 50 housed in the pocket 40a.

그리고, 제 1 영역(20)에 형성된 관통 홀(20a)에 의해 캐리어 테이프(50)와 커버 테이프(10)의 접착력이 저하될 수도 있으므로, 제 2 영역(30)에는 관통 홀(20a)이 형성되지 않는 것이 바람직하다. 즉, 제 2 영역(30)의 전면은 캐리어 테이프(50)의 상부면과 접착될 수 있다. 또한, 접착력을 향상시키기 위해 커버 테이프(10)의 제 2 영역(30)과 캐리어 테이프(50)는 열 접착이 더 이루어진 구조일 수 있다.Since the adhesive force between the carrier tape 50 and the cover tape 10 may be lowered by the through hole 20a formed in the first area 20, the through hole 20a is formed in the second area 30 . That is, the front surface of the second area 30 can be adhered to the upper surface of the carrier tape 50. In addition, the second region 30 of the cover tape 10 and the carrier tape 50 may be structured to further heat-bond to improve the adhesive strength.

이하, 첨부된 도면을 참조하여 본 발명 실시 예의 커버 테이프를 구체적으로 설명하면 다음과 같다.Hereinafter, a cover tape according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 도 3의 커버 테이프의 평면도이다.Fig. 5 is a plan view of the cover tape of Fig. 3;

도 5와 같이, 본 발명 실시 예의 커버 테이프(10)의 제 1 영역(20)은 커버 테이프(10)를 관통하는 관통 홀(20a)을 포함하는 영역으로, 커버 테이프(10)의 길이 방향을 따라 포켓(도 4b의 40a)과 중첩되는 영역을 포함한다. 그리고, 제 2 영역(30)은 제 1 영역(20)을 제외한 나머지 영역으로 정의될 수 있다.5, the first area 20 of the cover tape 10 of the embodiment of the present invention is a region including the through hole 20a passing through the cover tape 10, and the longitudinal direction of the cover tape 10 is defined as And an area overlapping with the pocket (40a in Fig. 4B). The second region 30 may be defined as a region other than the first region 20.

관통 홀(20a)은 커버 테이프(10)를 이용하여 캐리어 테이프(도 4b의 40)에 수납된 반도체 패키지(도 4b의 50)를 커버할 때, 커버 테이프(10)와 반도체 패키지(도 4b의 50)의 접착 면적을 감소시키기 위한 것이다. 도면에서는 관통 홀(20a)이 제 1 영역(20)의 전면에 형성된 것을 도시하였으나, 관통 홀(20a)은 포켓(40a)과 중첩되도록 제 1 영역(20)의 일부에만 형성되어도 무방하다.4B) of the semiconductor package (50 in Fig. 4B) accommodated in the carrier tape (40 in Fig. 4B) by using the cover tape 10, 50). Although the through hole 20a is formed on the front surface of the first region 20 in the drawing, the through hole 20a may be formed in only a part of the first region 20 so as to overlap with the pocket 40a.

또한, 도면에서는 관통 홀(20a)의 크기가 모두 일정한 것을 도시하였으나, 관통 홀(20a)의 크기는 서로 상이할 수 있다. 그리고, 관통 홀(20a)의 형태는 다양하게 변경 가능하다.Although the size of the through hole 20a is shown as being constant in the drawing, the size of the through hole 20a may be different from each other. The shape of the through hole 20a can be variously changed.

하기 도면을 참조하여 본 발명의 커버 테이프(10)의 다양한 실시 예를 설명하면 다음과 같다.Various embodiments of the cover tape 10 of the present invention will be described with reference to the following drawings.

도 6a 내지 도 6d는 도 5의 관통 홀의 다른 실시 예를 도시한 평면도이다.6A to 6D are plan views showing another embodiment of the through hole of FIG. 5;

도 6a와 같이, 관통 홀(20a)은 커버 테이프(10)의 제 1 영역(20)의 일부에만 형성될 수 있다. 이 때, 관통 홀(20a)이 형성되는 영역은 제 1 영역(20) 중 반도체 패키지(도 4b의 50)가 수납되는 캐리어 테이프(도 4b의 40)의 포켓(도 4b의 40a)에 대응되는 영역일 수 있다. 이 경우에는 도 5와 같이 제 1 영역(20)의 전면에 관통 홀(20a)이 형성된 경우에 비해 커버 테이프(10)와 캐리어 테이프(도 4b의 40)의 접착력이 향상된다.As shown in FIG. 6A, the through hole 20a may be formed only in a part of the first region 20 of the cover tape 10. At this time, the region where the through hole 20a is formed corresponds to the pocket (40a in Fig. 4B) of the carrier tape (40 in Fig. 4B) in which the semiconductor package (50 in Fig. 4B) Lt; / RTI > In this case, the adhesive strength between the cover tape 10 and the carrier tape 40 (FIG. 4B) is improved as compared with the case where the through hole 20a is formed in the front surface of the first area 20 as shown in FIG.

또한, 도 6b 및 도 6c와 같이, 관통 홀(20a)은 커버 테이프(10)의 길이 방향을 따라 나란하게 형성된 막대 형태일 수 있다. 이 때, 관통 홀(20a)은 하나의 포켓(도 4b의 40a)에 각각 대응되도록 형성되거나 적어도 두 개의 포켓(도 4b의 40a)의 일부를 동시에 노출시킬 수도 있다.Also, as shown in Figs. 6B and 6C, the through holes 20a may be in the form of a rod formed in parallel to the longitudinal direction of the cover tape 10. Fig. At this time, the through holes 20a may be formed to correspond to one pocket (40a of FIG. 4b), respectively, or may expose at least two pockets (40a of FIG. 4b) at the same time.

또한, 도 6d와 같이, 관통 홀(20a)은 커버 테이프(10)의 폭 방향을 따라 나란하게 형성된 막대 형태일 수 있다. 이 때, 관통 홀(20a)의 길이는 제 1 영역(20)의 폭과 동일할 수 있으며, 이에 한정하지 않는다. 또한, 관통 홀(20a)은 하나의 포켓(도 4b의 40a)에 각각 대응되도록 형성되거나 두 개 이상의 관통 홀(20a)이 하나의 포켓(도 4b의 40a)에 대응될 수도 있다.6D, the through holes 20a may be in the shape of bars formed in parallel to each other along the width direction of the cover tape 10. [ In this case, the length of the through hole 20a may be the same as the width of the first region 20, but is not limited thereto. The through hole 20a may be formed to correspond to one pocket (40a of FIG. 4b), or two or more through holes 20a may correspond to one pocket (40a of FIG. 4b).

상술한 바와 같이, 본 발명 실시 예의 커버 테이프(10)는 캐리어 테이프(40)에 수납되는 반도체 패키지(50)가 커버 테이프(10)에 접착되는 면적을 감소시키기 위해, 커버 테이프(10)를 관통하는 관통 홀(20a)을 포함하여 이루어진다. 따라서, 본 발명 실시 예의 포장 용기는 커버 테이프(10)의 관통 홀(20a)에 의해 반도체 패키지(50)가 노출되는 면적만큼 커버 테이프(10)와 반도체 패키지(50)의 접촉 면적이 감소된다. As described above, the cover tape 10 of the embodiment of the present invention allows the cover tape 10 to penetrate the cover tape 10 in order to reduce the area where the semiconductor package 50 accommodated in the carrier tape 40 is adhered to the cover tape 10 And a through hole 20a. Therefore, the contact area between the cover tape 10 and the semiconductor package 50 is reduced by the area through which the semiconductor package 50 is exposed by the through-hole 20a of the cover tape 10 in the packaging container of the embodiment of the present invention.

도 7a는 본 발명의 다른 실시 예의 커버 테이프의 사시도이며, 도 7b는 도 7a의 Ⅱ-Ⅱ'의 단면도이다. 그리고, 도 8은 도 4a의 캐리어 테이프에 도 7a의 커버 테이프가 부착된 단면도이다.FIG. 7A is a perspective view of a cover tape according to another embodiment of the present invention, and FIG. 7B is a sectional view of II-II 'of FIG. 7A. 8 is a sectional view of the carrier tape of Fig. 4A with the cover tape of Fig. 7A attached. Fig.

도 7a 및 도 7b와 같이, 본 발명의 다른 실시 예의 커버 테이프(10)는 커버 테이프(10)의 길이 방향을 따라 정의된 제 1 영역(도 5의 20)에 형성된 러프니스 패턴(20b)(Roughness pattern)을 포함한다. 도면에서는 러프니스 패턴(20b)이 제 1 영역(도 5의 20)의 전면에 형성된 것을 도시하였으나, 러프니스 패턴(20b)은 도 6a와 같이, 커버 테이프(10)의 제 1 영역(도 5의 20)의 일부에만 형성될 수 있다. 또한, 러프니스 패턴(20b)은 균일한 패턴일 수도 있다.7A and 7B, the cover tape 10 of another embodiment of the present invention includes a roughness pattern 20b (see FIG. 5) formed in a first region (20 in FIG. 5) defined along the longitudinal direction of the cover tape 10 Roughness pattern. 6A, the roughness pattern 20b is formed in the first area of the cover tape 10 (FIG. 5A), and the roughness pattern 20b is formed in the first area 20). Further, the roughness pattern 20b may be a uniform pattern.

도 8과 같이, 커버 테이프(10)를 캐리어 테이프(40)에 부착하면, 러프니스 패턴(20b)은 포켓(40a)과 중첩된다. 따라서, 커버 테이프(10)를 이용하여 포켓(40a)에 수납된 반도체 패키지(50)를 커버할 때 반도체 패키지(50)가 포켓(40a) 내부에 고정되지 못하여 커버 테이프(10)에 부착되더라도, 러프니스 패턴(20b)에 의해 커버 테이프(10)와 반도체 패키지(50)가 접촉되는 면적이 감소된다. 이 때, 러프니스 패턴(20b)의 러프니스 정도는 포켓(40a)에 수납되는 반도체 패키지(50)를 고려하여 용이하게 변경 가능하다. 도시하지는 않았으나, 러프니스 패턴(20b)이 형성되지 않은 제 2 영역(도 5의 30)에 의해 커버 테이프(10)는 캐리어 패키지(40) 상부면에 용이하게 부착될 수 있다. 8, when the cover tape 10 is attached to the carrier tape 40, the roughness pattern 20b overlaps the pocket 40a. Even if the semiconductor package 50 is not fixed to the inside of the pocket 40a and is attached to the cover tape 10 when covering the semiconductor package 50 accommodated in the pocket 40a using the cover tape 10, The area of contact between the cover tape 10 and the semiconductor package 50 is reduced by the roughness pattern 20b. At this time, the degree of roughness of the roughness pattern 20b can be easily changed in consideration of the semiconductor package 50 housed in the pocket 40a. Although not shown, the cover tape 10 can be easily attached to the upper surface of the carrier package 40 by the second area (30 in Fig. 5) where the roughness pattern 20b is not formed.

즉, 본 발명 실시 예의 포장 용기는 커버 테이프(10)에 반도체 패키지(50)가 달라붙는 정도가 완화되어 반도체 패키지(50)를 캐리어 테이프(40)에서 분리하여 어레이(Array) 공정을 실시할 때, 수율이 저하되는 것을 방지할 수 있다. 특히, 본 발명 실시 예의 커버 테이프(10)는 반도체 패키지(50)가 플립 칩 칩 스케일 패키지(Flip Chip-Chip Scale Package; FC-CSP) 구조의 발광 다이오드 패키지인 경우 보다 효율적으로 기능한다.That is, in the packaging container of the present invention, when the degree to which the semiconductor package 50 adheres to the cover tape 10 is relaxed and the semiconductor package 50 is separated from the carrier tape 40 and an array process is performed , And the yield can be prevented from being lowered. In particular, the cover tape 10 of the embodiment of the present invention functions more efficiently when the semiconductor package 50 is a light emitting diode package having a Flip Chip-Chip Scale Package (FC-CSP) structure.

일반적으로, 플립 칩 칩 스케일 패키지 구조의 발광 다이오드 패키지는 상부면이 평평하므로 발광 다이오드 패키지의 상부면의 전면이 커버 테이프(10)와 접촉될 확률이 매우 높다. 더욱이, FC-CSP 구조의 발광 다이오드 패키지를 메틸(Methyl) 계 실리콘으로 패키징하는 경우, 메틸 계 실리콘과 커버 테이프(10)의 접착력이 매우 높아 발광 다이오드 패키지와 커버 테이프(10)를 분리하기 어렵다. 즉, 일반적인 포장 용기는 커버 테이프(10)와 반도체 패키지(50)의 접착 문제 때문에 포켓(40a)에 수납되는 반도체 패키지(50)의 종류에 제약이 있다.Generally, the light emitting diode package of the flip chip chip scale package structure has a very high top surface, so that the entire surface of the upper surface of the light emitting diode package is likely to be in contact with the cover tape 10. Furthermore, when the light emitting diode package of the FC-CSP structure is packaged with methyl-based silicone, it is difficult to separate the light emitting diode package and the cover tape 10 because the adhesion between the methyl-based silicone and the cover tape 10 is very high. That is, a general packaging container is limited in the kind of the semiconductor package 50 accommodated in the pocket 40a due to adhesion problems between the cover tape 10 and the semiconductor package 50. [

그러나, 상기와 같은 본 발명 실시 예의 포장 용기는 커버 테이프(10)의 관통 홀(20a) 또는 러프니스 패턴(20b)에 의해 커버 테이프(10)와 반도체 패키지(50)의 접촉 면적이 감소된다. 따라서, 본 발명 실시 예는 플립 칩 칩 스케일 패키지 구조의 발광 다이오드 패키지와 같이 상부면이 평평한 반도체 패키지(50)를 포켓(40a)에 수납하더라도 반도체 패키지(50)와 커버 테이프(10)의 접착 정도를 감소시킬 수 있으므로, 다양한 반도체 패키지(50)의 수납이 용이하다.However, the contact area between the cover tape 10 and the semiconductor package 50 is reduced by the through hole 20a or the roughness pattern 20b of the cover tape 10 in the packaging container of the embodiment of the present invention. Therefore, even though the semiconductor package 50 having the flat top surface like the LED package of the flip-chip chip scale package structure is housed in the pocket 40a, the degree of adhesion between the semiconductor package 50 and the cover tape 10 The semiconductor package 50 can be easily accommodated.

또한, 커버 테이프(10)를 캐리어 테이프(40)로부터 분리하기 전에, 관통 홀(20a) 및 관통 홀(20a) 주변에 공기를 분사함으로써, 커버 테이프(10)에 붙어 있는 반도체 패키지(50)를 용이하게 탈착할 수 있다. 따라서, 본 발명 실시 예의 커버 테이프(10)에 접착된 반도체 패키지(50)를 후속 공정에 사용할 수 있으므로, 반도체 패키지(50)의 수율이 저하되는 것을 방지할 수 있다.Before the cover tape 10 is separated from the carrier tape 40, air is blown around the through-hole 20a and the through-hole 20a so that the semiconductor package 50 attached to the cover tape 10 And can be easily detached. Therefore, since the semiconductor package 50 bonded to the cover tape 10 of the embodiment of the present invention can be used in the subsequent process, the yield of the semiconductor package 50 can be prevented from being lowered.

이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. Will be apparent to those of ordinary skill in the art.

10: 커버 테이프 20: 제 1 영역
20a: 관통 홀 20b: 러프니스 패턴
30: 제 2 영역 40: 캐리어 테이프
40a: 포켓 40b: 이송 홀
40c: 이격부 50: 반도체 패키지10: cover tape 20: first area
20a: Through hole 20b: Roughness pattern
30: second area 40: carrier tape
40a: Pocket 40b: Feed hole
40c: spacing part 50: semiconductor package

Claims

A carrier tape including a plurality of pockets formed on an upper surface for receiving a semiconductor package; And
And a cover tape bonded to an upper surface of the carrier tape so as to cover the pocket, the cover tape including a through hole exposing a part of the pocket.

The method according to claim 1,
The cover tape having a first region defined along the length of the carrier tape so as to overlap the plurality of pockets and the spacing between adjacent pockets; And
And a second region that is a region other than the first region.

3. The method of claim 2,
And the through hole is formed only in the first region of the cover tape.

3. The method of claim 2,
And the through hole is also formed in a region overlapping with the spacing portion.

The method according to claim 1,
Wherein the through hole is in the form of a rod formed along the longitudinal direction of the cover tape.

6. The method of claim 5,
Wherein the through hole is overlapped with the plurality of pockets.

The method according to claim 1,
Wherein the through hole is in the form of a rod formed along the width direction of the cover tape.

A carrier tape including a plurality of pockets formed on an upper surface for receiving a semiconductor package; And
And a cover tape bonded to an upper surface of the carrier tape to cover the pocket, the cover tape including a roughness pattern formed in an area overlapping the pocket.