KR20160124344A - Flexible Printed Circuit and Method for Manufacturing The Same - Google Patents

Flexible Printed Circuit and Method for Manufacturing The Same Download PDF

Info

Publication number
KR20160124344A
KR20160124344A KR1020150054249A KR20150054249A KR20160124344A KR 20160124344 A KR20160124344 A KR 20160124344A KR 1020150054249 A KR1020150054249 A KR 1020150054249A KR 20150054249 A KR20150054249 A KR 20150054249A KR 20160124344 A KR20160124344 A KR 20160124344A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
flexible circuit
shielding
pattern
Prior art date
Application number
KR1020150054249A
Other languages
Korean (ko)
Other versions
KR101888592B1 (en
Inventor
최성훈
김경각
서동환
정호영
방성환
김태현
신충환
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020150054249A priority Critical patent/KR101888592B1/en
Publication of KR20160124344A publication Critical patent/KR20160124344A/en
Application granted granted Critical
Publication of KR101888592B1 publication Critical patent/KR101888592B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Disclosed are a flexible printed circuit of high reliability capable of minimizing a signal loss ratio and a method for manufacturing the same with high design freedom. The flexible printed circuit of the present invention includes: a laminate structure having a circuit pattern and an earth pattern; an electromagnetic interference shielding coverlay on the laminate structure, wherein the electromagnetic interference shielding coverlay has a via hole corresponding to the earth pattern; and a plated layer formed on an inner circumferential surface of the via hole and the earth pattern.

Description

연성회로기판 및 그 제조방법{Flexible Printed Circuit and Method for Manufacturing The Same}Technical Field [0001] The present invention relates to a flexible printed circuit (PCB)

본 발명은 연성회로기판 및 그 제조방법에 관한 것으로서, 더욱 구체적으로 전자파 차폐 기능을 갖는 연성회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit board and a manufacturing method thereof, and more particularly to a flexible circuit board having an electromagnetic wave shielding function and a manufacturing method thereof.

연성회로기판(Flexible Printed Circuit)은 유연성을 갖고 있어 접철부 또는 힌지부가 있거나 다중 배선이 요구되는 기기들, 예를 들어 노트북, 휴대폰, 전자수첩, 개인정보 단말기, 디지털 카메라 등 구성 모듈들 간에 전기적 연결부를 갖는 비교적 소형의 전자기기나, CD-ROM 드라이브 또는 DVD 드라이브의 광 픽업 등과 같이 작동부를 갖는 작동 전자기기 등에 일반적으로 사용되고 있다.Flexible Printed Circuits (Flexible Printed Circuits) are flexible and have electrical connections between components such as notebooks, cell phones, personal digital assistants, digital cameras, etc., which have folded parts or hinges or require multiple wiring, Such as an optical pickup of a CD-ROM drive or a DVD drive, and the like.

이러한 연성회로기판은 회로 패턴들이 형성되는 층의 수에 따라 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 및 다층 연성회로기판(multi-layer FPC)으로 분류될 수 있다.Such a flexible circuit board is divided into a single-sided FPC, a double-sided FPC, and a multi-layer FPC according to the number of layers on which circuit patterns are formed. .

연성회로기판 및/또는 전자 부품 등으로부터 발생하는 전자파 간섭은 다른 전기 회로나 전자 부품에 영향을 주어 오동작을 야기한다. 따라서, 이러한 전자파 간섭으로 인한 오작동을 방지하기 위한 하나의 방법으로서, 연성회로기판에 전자파 간섭 차폐 기능을 부여한다.Electromagnetic interference generated from a flexible circuit board and / or an electronic component affects other electronic circuits and electronic components and causes malfunction. Therefore, as one method for preventing malfunction due to such electromagnetic interference, the electromagnetic interference shielding function is imparted to the flexible circuit board.

도 1은 전자파 간섭 차폐 기능을 갖는 종래의 연성회로기판을 예시한다.1 illustrates a conventional flexible circuit board having an electromagnetic interference shielding function.

도 1에 도시된 바와 같이, 종래의 연성회로기판은 적층 구조물(110), 커버레이(120), 및 전자파 차폐 필름(140)을 포함한다.As shown in FIG. 1, a conventional flexible circuit board includes a laminate structure 110, a coverlay 120, and an electromagnetic wave shielding film 140.

상기 적층 구조물(110)은 베이스 필름(111) 및 그 위에 형성된 회로 패턴(112a)과 접지 패턴(112b)을 갖는다.The laminated structure 110 has a base film 111, a circuit pattern 112a formed thereon, and a ground pattern 112b.

상기 커버레이(120)는 상기 회로 패턴(112a)을 보호하기 위한 것으로서, 그 위에 적층될 전자파 차폐 필름(140)과 상기 회로 패턴(112a) 사이의 절연성을 보장할 수 있을 정도의 충분한 두께를 갖는다. 펀칭 등의 기계적 수단을 통해 상기 커버레이(120)에 비아홀(via hole)을 형성한 후, 상기 비아홀이 상기 접지 패턴(112b)에 대응되도록 상기 접착층(122)을 통해 상기 커버레이(120)를 상기 적층 구조물(110) 상에 부착한다.The coverlay 120 is for protecting the circuit pattern 112a and has a sufficient thickness to ensure insulation between the electromagnetic wave shielding film 140 to be laminated thereon and the circuit pattern 112a . A via hole is formed in the coverlay 120 through a mechanical means such as punching and then the coverlay 120 is connected to the via hole via the adhesive layer 122 so that the via hole corresponds to the grounding pattern 112b. And is deposited on the laminated structure 110.

상기 커버레이(120) 펀칭 시 상기 회로 패턴(112a)을 노출시킬 비아홀도 함께 형성할 수 있으며, 상기 커버레이(120)를 상기 적층 구조물(110) 상에 부착한 후 노출된 회로 패턴(112a) 상에 피니시 도금층(예를 들어, Au)(130)을 형성한다. 피니시 도금층(130)은 신호 패턴(112a)의 산화 방지 및 신호 패턴(112a)과 실장될 부품 사이의 양호한 전기적 연결을 보장하기 위한 것이다.A via hole for exposing the circuit pattern 112a may be formed at the time of punching the coverlay 120. An exposed circuit pattern 112a may be formed after the coverlay 120 is attached to the laminate structure 110. [ A finish plating layer (e.g., Au) 130 is formed. The finish coat layer 130 is intended to prevent oxidation of the signal pattern 112a and to ensure good electrical connection between the signal pattern 112a and the component to be mounted.

상기 전자파 차폐 필름(140)은 차폐 금속층(141), 도전성 접착층(142), 및 보호층(143)을 포함한다. 접착제 내에 도전성 입자들이 분산되어 있는 상기 도전성 접착층(142)[예를 들어 이방도전성필름(Anisotropic Conductive Film: ACF)]을 통해 상기 차폐 금속층(141)이 상기 접지 패턴(112b)과 전기적으로 연결된다.The electromagnetic wave shielding film 140 includes a shielding metal layer 141, a conductive adhesive layer 142, and a protective layer 143. The shielding metal layer 141 is electrically connected to the ground pattern 112b through the conductive adhesive layer 142 (for example, an anisotropic conductive film (ACF)) in which the conductive particles are dispersed in the adhesive.

그러나, 상술한 종래 연성회로기판은 다음과 같은 문제점들을 갖는다.However, the above-described conventional flexible circuit board has the following problems.

첫째, 접착제 내에 분산되어 있는 도전성 입자들을 통해 상기 전자파 차폐 필름(140)의 차폐 금속층(141)과 상기 적층 구조물(110)의 접지 패턴(112b)이 서로 전기적으로 연결되기 때문에 상기 차폐 금속층(141)이 충분하고도 안정된 접지 전위를 가질 수 없다. 즉, 상기 도전성 접착층(142)의 불충분한 전도율로 인해 고속 신호 전송시 신호 손실율이 비교적 높았다.The shielding metal layer 141 of the electromagnetic wave shielding film 140 and the ground pattern 112b of the stacked structure 110 are electrically connected to each other through the conductive particles dispersed in the adhesive, Can not have a sufficient and stable ground potential. That is, due to the insufficient conductivity of the conductive adhesive layer 142, the signal loss rate during the high-speed signal transmission was relatively high.

둘째, 상기 차폐 금속층(141)의 부분적/선택적 적용시 상기 전자파 차폐 필름(140)을 기계적 수단(예를 들어, 금형 프레스)을 이용하여 패터닝하기 때문에 미세 패터닝에 한계가 존재하였고, 그로 인해 설계 자유도 저하가 야기되었다.Secondly, since the electromagnetic wave shielding film 140 is patterned using a mechanical means (for example, a metal mold press) when the shielding metal layer 141 is partially / selectively applied, there is a limitation in fine patterning, .

셋째, 전자기기가 나날이 소형화 및 다기능화됨에 따라 연성회로기판의 유연성에 대한 요구도 증가하고 있다. 연성회로기판의 유연성을 증가시키기 위한 방안들 중 하나로서 상기 커버레이(120)의 두께를 줄이는 것을 고려하여 볼 수 있으나, 이 두께를 40㎛ 미만으로 줄일 경우 전자파 차폐 필름(140)과 상기 회로 패턴(112a) 사이에 충분한 절연성이 보장될 수 없어 상기 차폐 금속층(141)에 안정된 접지 전위가 확보될 수 없다. Third, as electronic devices are becoming more compact and multifunctional, the flexibility of flexible circuit boards is also increasing. As one of the measures for increasing the flexibility of the flexible circuit board, it may be considered to reduce the thickness of the coverlay 120. However, when the thickness of the coverlay 120 is reduced to less than 40 mu m, A sufficient insulating property can not be ensured between the shielding metal layer 112 and the grounding potential of the shielding metal layer 141 can not be secured.

상기 커버레이(120) 두께를 줄이는데 있어서의 한계로 인해, 상기 차폐 금속층(141)의 두께를 줄이자는 제안들이 있었다. 예를 들어, 일본 등록특허 제4201548호는 상기 차폐 금속층(141)의 두께가 1㎛ 이하인 것이 바람직하다고 설명하고 있고, 일본 공개특허공보 제2011-071397호는 상기 차폐 금속층(141)의 두께가 0.2㎛ 이하인 것이 바람직하다고 설명하고 있으며, 일본 공개특허공보 제2010-238870호는 상기 차폐 금속층(141)으로서 0.1㎛의 두께를 갖는 은(Ag) 박막을 예시하고 있다. 그러나, 상기 차폐 금속층(141)의 모든 부분에서의 두께가 1㎛ 이하일 경우에도 역시 상기 차폐 금속층(141)에 안정된 접지 전위가 확보될 수 없다. Due to limitations in reducing the thickness of the coverlay 120, there have been suggestions to reduce the thickness of the shielding metal layer 141. For example, in Japanese Patent No. 4201548, it is described that the thickness of the shielding metal layer 141 is preferably 1 m or less, and in Japanese Unexamined Patent Publication No. 2011-071397, the thickness of the shielding metal layer 141 is 0.2 Mu m or less, and Japanese Unexamined Patent Publication (Kokai) No. 2010-238870 exemplifies a silver (Ag) thin film having a thickness of 0.1 mu m as the shielding metal layer 141. [ However, even when the thickness of the shielding metal layer 141 is less than 1 탆, a stable ground potential can not be secured in the shielding metal layer 141.

상기 차폐 금속층(141)가 안정된 접지 전위를 갖지 못할 경우 신호 배선들 간의 크로스토크가 야기될 수 있다. 결국, 종래기술에 의하면, 연성회로기판의 유연성과 차폐 금속층의 안정된 접지 전위는 일방을 향상시킬 경우 타방은 희생되어야만 하는 트레이드-오프(trade-off) 관계에 있었다.If the shielding metal layer 141 does not have a stable ground potential, crosstalk between signal wirings may be caused. As a result, according to the prior art, the flexibility of the flexible circuit board and the stable ground potential of the shielding metal layer are in a trade-off relationship in which the other should be sacrificed when one is improved.

따라서, 본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 연성회로기판 및 그 제조방법에 관한 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention is directed to a flexible circuit board and a manufacturing method thereof that can prevent problems due to limitations and disadvantages of the related art.

본 발명의 일 관점은, 신호 손실율을 최소화할 수 있는 높은 신뢰성의 연성회로기판을 제공하는 것이다.An aspect of the present invention is to provide a highly reliable flexible circuit board capable of minimizing a signal loss rate.

본 발명의 다른 관점은, 신호 손실율을 최소화할 수 있는 연성회로기판을 높은 설계 자유도로 제조할 수 있는 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method of manufacturing a flexible circuit board capable of minimizing the signal loss rate with high design freedom.

본 발명의 또 다른 관점은, 유연성을 희생시키지 않으면서도, 차폐 도전층의 안정된 접지 전위를 보장함으로써 신호배선들 간의 크로스토크를 방지 또는 최소화할 수 있는 연성회로기판을 제공하는 것이다.Another aspect of the present invention is to provide a flexible circuit board capable of preventing or minimizing crosstalk between signal wirings by ensuring a stable ground potential of the shielding conductive layer without sacrificing flexibility.

위에서 언급된 본 발명의 관점들 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. Other features and advantages of the invention will be set forth in the description which follows, or may be learned by those skilled in the art from the description.

위와 같은 본 발명의 일 관점에 따라, 베이스 필름 상에 회로 패턴 및 접지 패턴을 갖는 적층 구조물; 상기 적층 구조물 상의 전자파 차폐 커버레이(electromagnetic interference shielding coverlay) - 상기 전자파 차폐 커버레이는 상기 접지 패턴에 대응하는 비아홀(via hole)을 가짐 -; 및 상기 비아홀의 내주면 및 상기 접지 패턴 상의 도금층(plated layer)을 포함하는, 연성회로기판이 제공된다.According to one aspect of the present invention, there is provided a semiconductor device comprising: a laminated structure having a circuit pattern and a ground pattern on a base film; An electromagnetic interference shielding coverlay on the stacked structure, the electromagnetic shielding coverlay having a via hole corresponding to the ground pattern; And an inner peripheral surface of the via hole and a plated layer on the ground pattern.

상기 전자파 차폐 커버레이는, 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름; 상기 제1 표면 상의 접착층(adhesive layer); 및 상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)을 포함하고, 상기 비아홀은 상기 비도전성 베이스 필름, 상기 접착층 및 상기 차폐 금속 패턴을 통해 연장되어 있고, 상기 적층 구조물과 상기 비도전성 베이스 필름 사이에 상기 접착층이 배치되어 있으며, 상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체가 상기 도금층에 의해 덮여 있고, 상기 도금층을 통해 상기 접지 패턴과 상기 차폐 금속 패턴이 전기적으로 연결되어 있을 수 있다.The electromagnetic wave shielding coverlay may include: a non-conductive base film having first and second surfaces disposed opposite to each other; An adhesive layer on the first surface; And a shielding metal pattern on the second surface, wherein the via hole extends through the non-conductive base film, the adhesive layer, and the shielding metal pattern, and between the laminate structure and the non-conductive base film The entire surface portion of the ground pattern corresponding to the via hole is covered with the plating layer and the ground pattern and the shielding metal pattern are electrically connected through the plating layer.

상기 도금층과 상기 차폐 금속 패턴 사이에 관찰 가능한 계면(observable interface)이 존재할 수 있다.There may be an observable interface between the plated layer and the shielding metal pattern.

상기 비도전성 베이스 필름은 20 내지 30㎛의 두께를 갖고, 상기 접착층은 20 내지 30㎛의 두께를 갖고, 상기 차폐 금속 패턴은 1.1 내지 5㎛의 두께를 가지며, 상기 도금층은 0.1 내지 3㎛의 두께를 가질 수 있다.Wherein the non-conductive base film has a thickness of 20 to 30 占 퐉, the adhesive layer has a thickness of 20 to 30 占 퐉, the shielding metal pattern has a thickness of 1.1 to 5 占 퐉 and the plating layer has a thickness of 0.1 to 3 占 퐉 Lt; / RTI >

상기 비도전성 베이스 필름은 폴리이미드(polyimide)를 포함하고, 상기 차폐 금속 패턴은 구리를 포함할 수 있다.The non-conductive base film may include polyimide, and the shielding metal pattern may include copper.

상기 접착층은 비도전성 접착층일 수 있으며, 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.The adhesive layer may be a non-conductive adhesive layer, and may include an epoxy resin, an acrylic resin, or a mixture thereof.

상기 도금층은, 상기 비아홀의 내주면 및 상기 접지 패턴 상의 제1 부분; 및 상기 차폐 금속 패턴의 상면 상의 제2 부분을 포함할 수 있다.Wherein the plating layer comprises: an inner peripheral surface of the via hole and a first portion on the ground pattern; And a second portion on the upper surface of the shielding metal pattern.

상기 연성회로기판은 상기 도금층 바로 위의 보호층을 더 포함할 수 있다.The flexible circuit board may further include a protection layer immediately above the plating layer.

상기 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)일 수 있다.The flexible circuit board may be a single-sided FPC, a double-sided FPC, or a multi-layer FPC.

본 발명의 다른 관점에 따라, 회로 패턴 및 접지 패턴을 갖는 적층 구조물을 준비하는 단계; 전자파 차폐 커버레이를 준비하는 단계; 상기 전자파 차폐 커버레이에 비아홀을 형성하는 단계; 상기 비아홀이 상기 접지 패턴에 대응되도록, 상기 비아홀을 갖는 상기 전자파 차폐 커버레이를 상기 적층 구조물 상에 부착하는 단계; 및 상기 비아홀의 내주면 및 상기 접지 패턴 상에 도금층을 형성하기 위하여 도금을 수행하는 단계를 포함하는, 연성회로기판의 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a laminated structure having a circuit pattern and a ground pattern; Preparing an electromagnetic wave shielding coverlay; Forming a via hole in the electromagnetic wave shielding coverlay; Attaching the electromagnetic wave shielding coverlay having the via hole on the multilayer structure so that the via hole corresponds to the ground pattern; And performing plating to form a plating layer on the inner circumferential surface of the via hole and the ground pattern.

상기 전자파 차폐 커버레이는, 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름; 상기 제1 표면 상의 접착층; 및 상기 제2 표면 상의 차폐 금속층(shielding metal layer)을 포함하고, 상기 부착 단계를 통해 상기 접착층이 상기 적층 구조물과 접촉하게 되며, 상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체 및 상기 차폐 금속층의 상면 중 적어도 일부가 상기 도금층에 의해 덮이도록 상기 도금층이 형성되고, 상기 도금층을 통해 상기 접지 패턴과 상기 차폐 금속층이 전기적으로 연결될 수 있다.The electromagnetic wave shielding coverlay may include: a non-conductive base film having first and second surfaces disposed opposite to each other; An adhesive layer on the first surface; And a shielding metal layer on the second surface, wherein the adhesive layer is brought into contact with the laminate structure, and the entire surface portion of the ground pattern corresponding to the via hole and the entire surface portion of the shielding metal layer The plating layer is formed so that at least a part of the upper surface is covered with the plating layer, and the ground pattern and the shielding metal layer can be electrically connected through the plating layer.

상기 도금층은 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 형성될 수 있다. The plating layer may be formed by sequentially performing non-electrolytic plating and electrolytic plating.

본 발명의 방법은, 상기 차폐 금속층을 선택적으로 제거하거나 상기 도금층과 상기 차폐 금속층을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 및 이어서, 상기 도금층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.The method of the present invention includes the steps of: performing a photolithography process for selectively removing the shielding metal layer or selectively removing the plating layer and the shielding metal layer together; And then forming a protective layer on the plating layer.

선택적으로, 상기 도금층은 비전해 도금을 수행함으로써 형성될 수 있다. 이 경우, 본 발명의 방법은, 상기 차폐 금속층을 선택적으로 제거하거나 상기 도금층과 상기 차폐 금속층을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 상기 포토리소그래피 공정 후 잔존하는 도금층을 성장시키기 위한 전해 도금을 수행하는 단계; 및 상기 성장된 도금층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.Alternatively, the plating layer may be formed by performing non-electrolytic plating. In this case, the method of the present invention includes: performing a photolithography process for selectively removing the shielding metal layer or selectively removing the plating layer and the shielding metal layer together; Performing electrolytic plating to grow the remaining plating layer after the photolithography process; And forming a protective layer on the grown plating layer.

본 발명의 또 다른 관점에 따라, 회로 패턴 및 접지 패턴을 갖는 적층 구조물; 상기 적층 구조물 상의 절연층; 및 상기 절연층 상의 차폐 도전층을 포함하되, 상기 차폐 도전층의 적어도 일부는 상기 절연층에 형성된 비아홀을 통해 상기 접지 패턴과 직접적으로 접촉하고 있고, 상기 절연층은 40 내지 50㎛의 두께를 갖고, 상기 차폐 도전층은 상기 절연층의 비아홀을 관통하는 제1 부분 및 상기 절연층의 상면 상의 제2 부분을 포함하며, 상기 차폐 도전층의 상기 제1 부분은 0.1 내지 3㎛의 두께를 갖고, 상기 차폐 도전층의 상기 제2 부분은 1.1 내지 6㎛의 두께를 갖는, 연성회로기판이 제공된다.According to another aspect of the present invention, there is provided a laminated structure having a circuit pattern and a ground pattern; An insulating layer on the stacked structure; And a shielding conductive layer on the insulating layer, wherein at least a part of the shielding conductive layer is in direct contact with the ground pattern through a via hole formed in the insulating layer, and the insulating layer has a thickness of 40 to 50 mu m , The shielding conductive layer includes a first portion passing through a via hole of the insulating layer and a second portion on an upper surface of the insulating layer, the first portion of the shielding conductive layer having a thickness of 0.1 to 3 m, And the second portion of the shielding conductive layer has a thickness of 1.1 to 6 mu m.

상기 제1 부분의 두께는 상기 제2 부분의 두께보다 작을 수 있다.The thickness of the first portion may be less than the thickness of the second portion.

상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체가 상기 제1 부분에 의해 덮여 있을 수 있다.The entire surface portion of the ground pattern corresponding to the via hole may be covered by the first portion.

상기 제2 부분은 다층 구조를 갖고/갖거나 상기 제1 부분은 단층 구조를 가질 수 있다.The second portion may have a multi-layer structure and / or the first portion may have a single-layer structure.

위와 같은 본 발명에 대한 일반적 서술은 본 발명을 예시하거나 설명하기 위한 것일 뿐으로서, 본 발명의 권리범위를 제한하지 않는다.The foregoing general description of the present invention is intended to be illustrative of or explaining the present invention, but does not limit the scope of the present invention.

본 발명에 의하면, 낮은 전도율의 도전성 접착층이 아닌 높은 전도율의 금속을 통해 차폐 금속층과 접지 패턴이 전기적으로 연결되기 때문에, 본 발명의 연성회로기판은 고속 신호 전송시 신호 손실율을 최소화할 수 있다.According to the present invention, since the shielding metal layer and the ground pattern are electrically connected through a metal having a high conductivity, not a low conductivity conductive adhesive layer, the flexible circuit board of the present invention can minimize the signal loss rate in high-speed signal transmission.

또한, 종래의 전자파 차폐 필름의 도전성 접착층을 연성회로기판으로부터 제거함으로써, 연성회로기판의 유연성을 희생시키지 않으면서도 비교적 두꺼운 절연층 및 차폐 도전층 두께가 확보될 수 있고, 그 결과, 차폐 도전층이 안정된 접지 전위를 가질 수 있어 배선들 간의 크로스토크를 방지 또는 최소화할 있다.Further, by removing the conductive adhesive layer of the conventional electromagnetic wave shielding film from the flexible circuit board, it is possible to secure a relatively thick insulating layer and shielding conductive layer thickness without sacrificing the flexibility of the flexible circuit board. As a result, It is possible to have a stable ground potential so as to prevent or minimize crosstalk between the wirings.

또한, 연성회로기판의 제조 과정에서 차폐 도전층이 노출된 상태로 존재하게 되므로 포토리소그래피 공정 등을 통해 상기 차폐 도전층을 다양한 형상으로 미세 패터닝하는 것이 가능하고, 결과적으로, 선별적 차폐 및 접지를 미세하게 구현할 수 있어 높은 설계 자유도로 연성회로기판이 디자인될 수 있다.In addition, since the shielding conductive layer is exposed in the manufacturing process of the flexible circuit board, the shielding conductive layer can be finely patterned in various shapes through a photolithography process or the like. As a result, selective shielding and grounding So that the flexible circuit board can be designed with high design freedom.

첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로서, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 전자파 간섭 차폐 기능을 갖는 종래의 연성회로기판을 예시하고,
도 2는 본 발명의 일 실시예에 따른 전자파 차폐 커버레이의 단면도이고,
도 3은 본 발명의 일 실시예에 따른 연성회로기판의 단면도이며,
도 4 내지 도 10은 본 발명의 일 실시예에 따른 연성회로기판의 제조방법을 설명하기 위한 단면도들이다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this specification, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
1 illustrates a conventional flexible circuit board having an electromagnetic interference shielding function,
2 is a cross-sectional view of an electromagnetic wave shielding cover according to an embodiment of the present invention,
3 is a cross-sectional view of a flexible circuit board according to an embodiment of the present invention,
4 to 10 are sectional views for explaining a method of manufacturing a flexible circuit board according to an embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명의 연성회로기판 및 그 제조방법의 실시예들을 상세하게 설명한다.Hereinafter, embodiments of a flexible circuit board and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 본 발명의 다양한 변경 및 변형이 가능하다는 점은 당업자에게 자명할 것이다. 따라서, 본 발명은 특허청구범위에 기재된 발명 및 그 균등물의 범위 내에 드는 변경 및 변형을 모두 포함한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, the present invention encompasses all changes and modifications that come within the scope of the invention as defined in the appended claims and equivalents thereof.

도 2는 본 발명의 일 실시예에 따른 전자파 차폐 커버레이의 단면도이다. 2 is a cross-sectional view of an electromagnetic wave shielding coverlay according to an embodiment of the present invention.

도 2에 예시된 바와 같이, 본 발명의 일 실시예에 따른 전자파 차폐 커버레이(220)는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221), 상기 제1 표면 상의 접착층(222), 및 상기 제2 표면 상의 차폐 금속층(223)을 포함한다. 2, the electromagnetic wave shielding coverlay 220 according to an embodiment of the present invention includes a non-conductive base film 221 having first and second surfaces disposed opposite to each other, An adhesive layer 222, and a shielding metal layer 223 on the second surface.

독립적으로 거래될 때 상기 접착층(222)을 보호하기 위하여, 상기 전자파 차폐 커버레이(220)는 상기 접착층(222) 상의 릴리스 필름(release film)(미도시)을 더 포함할 수 있다. 연성회로기판의 제조를 위하여 상기 전자파 차폐 커버레이(220)가 다른 구조물에 부착되기 직전에 상기 릴리스 필름은 상기 전자파 차폐 커버레이(220)로부터 제거된다.The electromagnetic wave shielding coverlay 220 may further include a release film (not shown) on the adhesive layer 222 to protect the adhesive layer 222 when it is traded independently. The release film is removed from the electromagnetic wave shielding coverlay 220 immediately before the electromagnetic wave shielding coverlay 220 is attached to another structure for manufacturing the flexible circuit substrate.

상기 비도전성 베이스 필름(221)은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(polyimide: PI) 또는 폴리에틸렌나프탈레이트(polyethylenenaphthalate: PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221)은 폴리이미드를 포함한다.The non-conductive base film 221 may be formed of a thermosetting resin or a thermoplastic resin. For example, polyimide (PI) or polyethylenenaphthalate (PEN) may be a suitable material. Preferably, the non-conductive base film 221 of the present invention includes polyimide.

상기 접착층(222)은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222)은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.The adhesive layer 222 is a non-conductive adhesive layer and may be formed of any material that can be used as an adhesive. For example, the adhesive layer 222 may comprise an epoxy resin, an acrylic resin, or a mixture thereof.

상기 차폐 금속층(223)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 차폐 금속층(223)은 구리(Cu)를 포함한다.The shielding metal layer 223 may be formed of a highly conductive metal such as copper (Cu), aluminum (Al), gold (Au), silver (Ag) According to one embodiment of the present invention, the shielding metal layer 223 includes copper (Cu).

본 발명의 전자파 차폐 커버레이(220)는 비도전성 베이스 필름(221)과 접착층(222) 외에 상기 차폐 금속층(223)을 더 포함함으로써, 종래의 전자파 차폐 필름(140) 없이도 연성회로기판에 전자파 차폐 기능을 부여할 수 있다. 즉, 종래의 전자파 차폐 필름(140)의 도전성 접착층(142)을 연성회로기판으로부터 제거할 수 있어, 연성회로기판의 유연성을 희생시키지 않으면서도 절연층[비도전성 베이스 필름(221) + 접착층(222)] 및 차폐 금속층(223) 두께를 증가시킬 수 있고, 그 결과, 상기 차폐 금속층(223)이 안정된 접지 전위를 가질 수 있어 연성회로기판의 배선들 간의 크로스토크를 방지 또는 최소화할 있다.The electromagnetic wave shielding cover layer 220 of the present invention further includes the shielding metal layer 223 in addition to the non-conductive base film 221 and the adhesive layer 222 so that electromagnetic wave shielding Function can be given. That is, the conductive adhesive layer 142 of the conventional electromagnetic wave shielding film 140 can be removed from the flexible circuit board, and the insulating layer (non-conductive base film 221 + adhesive layer 222 ) And the thickness of the shielding metal layer 223 can be increased. As a result, the shielding metal layer 223 can have a stable ground potential, thereby preventing or minimizing crosstalk between the wirings of the flexible circuit board.

본 발명의 일 실시예에 의하면, 상기 비도전성 베이스 필름(221)은 20 내지 30㎛의 두께를 갖고, 상기 접착층(222)은 20 내지 30㎛의 두께를 가지며, 상기 차폐 금속층(223)은 1.1 내지 5㎛의 두께를 갖는다.According to an embodiment of the present invention, the non-conductive base film 221 has a thickness of 20 to 30 μm, the adhesive layer 222 has a thickness of 20 to 30 μm, the shielding metal layer 223 has a thickness of 1.1 To 5 [micro] m.

도 3은 본 발명의 일 실시예에 따른 연성회로기판의 단면도이다.3 is a cross-sectional view of a flexible circuit board according to an embodiment of the present invention.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 적층 구조물(210'), 전자파 차폐 커버레이(220"), 및 도금층(230')을 포함한다.As illustrated in FIG. 3, the flexible circuit board according to an embodiment of the present invention includes a laminate structure 210 ', an electromagnetic wave shielding coverlay 220', and a plating layer 230 '.

상기 적층 구조물(210')은 베이스 필름(211) 및 그 상면 상의 회로 패턴(212a) 및 접지 패턴(212b)을 포함한다. 상기 회로 패턴(212a)은 전력 배선(power line) 또는 신호 배선(signal line)일 수 있다.The laminated structure 210 'includes a base film 211, a circuit pattern 212a on the upper surface thereof, and a ground pattern 212b. The circuit pattern 212a may be a power line or a signal line.

본 발명의 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)일 수 있다. 따라서, 본 발명의 연성회로기판은 상기 적층 구조물(210') 아래에 임의의 다른 구조물을 더 포함할 수 있다. 예를 들어, 본 발명의 연성회로기판이 양면 연성회로기판일 경우, 상기 베이스 필름(211)의 하면 상에 회로 패턴(들)이 형성되고, 이 회로 패턴(들)을 보호할 커버레이가 더 부착될 수 있다.The flexible circuit board of the present invention can be a single-sided FPC, a double-sided FPC, or a multi-layer FPC. Accordingly, the flexible circuit board of the present invention may further include any other structure below the stacked structure 210 '. For example, when the flexible circuit board of the present invention is a double-sided flexible circuit board, a circuit pattern (s) is formed on the lower surface of the base film 211, and a cover lay for protecting the circuit pattern .

상기 적층 구조물(210') 상에 배치되어 있는 상기 전자파 차폐 커버레이(220")는 상기 접지 패턴(212b)에 대응하는 비아홀(via hole)을 갖는다. 상기 전자파 차폐 커버레이(220")는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221'), 상기 제1 표면 상의 접착층(222'), 및 상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)(223")을 포함한다. 따라서, 상기 비아홀은 상기 비도전성 베이스 필름(221'), 상기 접착층(222') 및 상기 차폐 금속 패턴(223")을 통해 연장되어 있다. 상기 전자파 차폐 커버레이(220")는 그것의 접착층(222')을 통해 상기 적층 구조물(210') 상에 부착되어 있다. 따라서, 상기 적층 구조물(210')과 상기 비도전성 베이스 필름(221') 사이에 상기 접착층(222')이 배치되어 있다.The electromagnetic wave shielding coverlay 220 '' disposed on the laminated structure 210 'has a via hole corresponding to the grounding pattern 212b. The electromagnetic wave shielding coverlay 220' A non-conductive base film 221 'having first and second surfaces located in opposite directions, an adhesive layer 222' on the first surface, and a shielding metal pattern 223 '' on the second surface. The via hole extends through the non-conductive base film 221 ', the adhesive layer 222' and the shielding metal pattern 223 ". The laminated structure 210 'and the non-conductive base film 221' are attached to the laminated structure 210 'through an adhesive layer 222' of the electromagnetic shielding cover layer 220 ' The adhesive layer 222 'is disposed between the adhesive layer 222'.

전술한 바와 같이, 상기 비도전성 베이스 필름(221')은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(PI) 또는 폴리에틸렌나프탈레이트(PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221')은 폴리이미드를 포함한다. As described above, the non-conductive base film 221 'may be formed of a thermosetting resin or a thermoplastic resin. For example, polyimide (PI) or polyethylene naphthalate (PEN) may be a suitable material. Preferably, the non-conductive base film 221 'of the present invention comprises polyimide.

상기 접착층(222')은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222')은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.The adhesive layer 222 'is a non-conductive adhesive layer and may be formed of any material that can be used as an adhesive. For example, the adhesive layer 222 'may comprise an epoxy resin, an acrylic resin, or a mixture thereof.

상기 도금층(230')은 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상에 형성되어 있다. 즉, 상기 도금층(230')은 상기 비아홀의 내주면의 일부를 구성하는 상기 차폐 금속 패턴(223")의 측면은 물론이고 상기 접지 패턴(212b)과도 직접적으로 접촉하고 있다. 따라서, 상기 도금층(230')을 통해 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223")이 전기적으로 연결된다. 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223") 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 비아홀에 대응하는 접지 패턴(212b)의 표면 부분 전체가 상기 도금층(230')에 의해 덮여 있도록 하는 것이 바람직하다.The plating layer 230 'is formed on the inner circumferential surface of the via hole and the ground pattern 212b. That is, the plating layer 230 'is in direct contact with the ground pattern 212b as well as the side surface of the shielding metal pattern 223' constituting a part of the inner peripheral surface of the via hole. The ground pattern 212b and the shielding metal pattern 223 " are electrically connected to each other. In order to enhance and / or ensure the electrical connection between the ground pattern 212b and the shielding metal pattern 223 ", the entire surface portion of the ground pattern 212b corresponding to the via hole is electrically connected to the plating layer 230 ' As shown in Fig.

결과적으로, 낮은 전도율의 도전성 접착층이 아닌 상대적으로 높은 전도율의 금속을 통해 차폐 금속 패턴(223")과 접지 패턴(212b)이 전기적으로 연결되기 때문에, 본 발명의 연성회로기판은 고속 신호 전송시 신호 손실율을 최소화할 수 있다.As a result, since the shielding metal pattern 223 " and the grounding pattern 212b are electrically connected through a relatively high conductivity metal rather than a low conductivity conductive adhesive layer, The loss rate can be minimized.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 상기 도금층(230')은, 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상의 제1 부분 및 상기 차폐 금속 패턴(223")의 상면 상의 제2 부분을 포함할 수 있다. 3, the plating layer 230 'according to an embodiment of the present invention includes a first portion on the inner circumferential surface of the via hole and the ground pattern 212b, and a second portion on the upper surface of the shielding metal pattern 223 " Lt; / RTI >

선택적으로, 연성회로기판의 유연성 및 전자파 차폐 성능을 종합적으로 고려하여, 상기 도금층(230')은 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상에만 형성되고 상기 차폐 금속 패턴(223")의 상면 상에는 형성되지 않을 수 있다. 이에 대해서는 아래에서 더욱 구체적으로 설명하도록 한다.Alternatively, the plating layer 230 'may be formed only on the inner circumferential surface of the via hole and the ground pattern 212b, and the upper surface of the shielding metal pattern 223 " Which will be described later in more detail.

본 발명의 일 실시예에 의하면, 상기 비도전성 베이스 필름(221')은 20 내지 30㎛의 두께를 갖고, 상기 접착층(222')은 20 내지 30㎛의 두께를 갖고, 상기 차폐 금속 패턴(223")은 1.1 내지 5㎛의 두께를 가지며, 상기 도금층(230')은 0.1 내지 3㎛의 두께를 가질 수 있다.According to one embodiment of the present invention, the non-conductive base film 221 'has a thickness of 20 to 30 μm, the adhesive layer 222' has a thickness of 20 to 30 μm, and the shielding metal pattern 223 "May have a thickness of 1.1 to 5 μm, and the plating layer 230 'may have a thickness of 0.1 to 3 μm.

본 발명에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 서로 독립적으로 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다. According to the present invention, the shielding metal pattern 223 '' and the plating layer 230 'are formed of a highly conductive metal such as copper (Cu), aluminum (Al), gold (Au) .

본 발명의 일 실시예에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 동일한 금속[예를 들어, 구리(Cu)]으로 각각 형성될 수 있다. 상기 차폐 금속 패턴(223")은 독립 거래의 대상인 본 발명의 전자파 차폐 커버레이(220)의 일부이기 때문에, 상기 도금층(230')이 형성되기 직전에 상기 차폐 금속 패턴(223")의 노출 면에 매우 얇은 자연 산화층(natural oxide layer)이 존재할 수 있다. 그 결과, 상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면(observable interface)이 존재할 수 있다.According to an embodiment of the present invention, the shielding metal pattern 223 '' and the plating layer 230 'may be formed of the same metal (for example, copper (Cu) Is formed on the exposed surface of the shielding metal pattern 223 " immediately before the plating layer 230 'is formed, since a part of the electromagnetic shielding coverlay 220 of the present invention, there may be an observable interface between the plating layer 230 'and the shielding metal pattern 223'. As shown in FIG.

본 발명의 다른 실시예에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 상이한 금속들[예를 들어, 구리(Cu)와 알루미늄(Al), 구리(Cu)와 은(Ag), 구리(Cu)와 금(Au) 등]로 각각 형성될 수 있다. 이 경우에도 역시 상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면이 존재할 것이다.According to another embodiment of the present invention, the shielding metal pattern 223 "and the plating layer 230 'may be formed of different metals (for example, copper (Cu), aluminum (Al) Ag), copper (Cu), gold (Au), etc.). In this case as well, there will be an observable interface between the plating layer 230 'and the shielding metal pattern 223 ".

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 상기 도금층(230') 바로 위의 보호층(240)을 더 포함할 수 있다. 상기 보호층(240)은 외부 환경으로 인한 상기 도금층(230')의 변질(예를 들어, 산화)을 방지할 수 있는 것이라면 그 어떠한 물질로도 형성될 수 있는데, 예를 들어 폴리에틸렌테레프탈레이트(PET)로 형성될 수 있다.As illustrated in FIG. 3, a flexible circuit board according to an embodiment of the present invention may further include a protection layer 240 directly above the plating layer 230 '. The protective layer 240 may be formed of any material that can prevent deterioration (e.g., oxidation) of the plating layer 230 'due to the external environment. For example, the protective layer 240 may be formed of polyethylene terephthalate ).

또한, 도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 피니시 도금층(250)을 더 포함할 수 있다. 상기 피니시 도금층(250)은 상기 전자파 차폐 커버레이(220")에 형성된 또 다른 비아홀을 통해 상기 적층 구조물(210')의 신호 패턴(212a)과 전기적으로 연결되어 있다. 상기 비아홀은 상기 전자파 차폐 커버레이(220")의 비도전성 베이스 필름(221')과 접착층(222')만을 통해 연장되어 있기 때문에 상기 피니시 도금층(250)은 상기 차폐 금속 패턴(223")과 전기적으로 분리(electrically isolated)되어 있다.3, the flexible circuit board according to an exemplary embodiment of the present invention may further include a finish plating layer 250. [ The finish plating layer 250 is electrically connected to the signal pattern 212a of the laminated structure 210 'through another via hole formed in the electromagnetic wave shielding cover layer 220' The finish plating layer 250 is electrically isolated from the shielding metal pattern 223 "because it extends only through the non-conductive base film 221 'and the adhesive layer 222' have.

상기 피니시 도금층(250)은 신호 패턴(212a)의 산화를 방지하고 상기 신호 패턴(212a)과 실장 부품(미도시) 간의 접속을 용이하게 하기 위한 것으로서, 예를 들어 금(Au)으로 형성될 수 있다.The finish plating layer 250 is for preventing oxidation of the signal pattern 212a and facilitating connection between the signal pattern 212a and a mounting part (not shown). For example, the finish plating layer 250 may be formed of gold have.

이하에서는, 본 발명의 다른 관점에서 본 발명의 일 실시예에 따른 연성회로기판을 도 3을 참조하여 구체적으로 설명한다. 다만, 위에서 설명한 내용과 중복되는 내용은 생략하도록 한다.Hereinafter, a flexible circuit board according to an embodiment of the present invention will be described in detail with reference to FIG. 3 from another aspect of the present invention. However, the contents overlapping with those described above are omitted.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210'), 상기 적층 구조물(210') 상의 절연층(221', 222'), 및 상기 절연층(221', 222') 상의 차폐 도전층(223", 230')을 포함한다.3, a flexible circuit board according to an embodiment of the present invention includes a laminate structure 210 'having a circuit pattern 212a and a ground pattern 212b, an insulation layer 210' on the laminate structure 210 ' (221 ', 222') and a shielding conductive layer (223 ", 230 ') on the insulating layer (221', 222 ').

상기 차폐 도전층(223", 230')의 적어도 일부는 상기 절연층(221', 222')의 비아홀을 관통함으로써 상기 접지 패턴(212b)과 직접적으로 접촉한다. 즉, 상기 차폐 도전층(223", 230')은 상기 절연층(221', 222')을 관통하는 제1 부분 및 상기 절연층(221', 222')의 상면 상의 제2 부분을 포함한다.At least a part of the shielding conductive layers 223 'and 230' directly contacts the ground pattern 212b by penetrating the via holes of the insulating layers 221 'and 222' ', 230' includes a first portion passing through the insulating layers 221 'and 222' and a second portion on the upper surface of the insulating layers 221 'and 222'.

상기 접지 패턴(212b)과 상기 차폐 도전층(223", 230') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 비아홀에 대응하는 접지 패턴(212b)의 표면 부분 전체가 상기 제1 부분에 의해 덮여 있도록 하는 것이 바람직하다.In order to enhance and / or ensure the electrical connection between the ground pattern 212b and the shielding conductive layer 223 ", 230 ', the entire surface portion of the ground pattern 212b corresponding to the via- As shown in Fig.

전술한 바와 같이, 상기 차폐 도전층(223", 230')의 제2 부분은, 연성회로기판의 유연성 및 전자파 차폐 성능을 종합적으로 고려하여, 상기 차폐 금속 패턴(223") 단독으로 구성된 단층 구조이거나 상기 차폐 금속 패턴(223")과 상기 도금층(230')으로 구성된 다층 구조일 수 있다.As described above, the second portion of the shielding conductive layers 223 "and 230 " is a single-layer structure composed solely of the shielding metal pattern 223 ", taking into account the flexibility and electromagnetic wave shielding performance of the flexible circuit board. Or a multilayer structure composed of the shielding metal pattern 223 '' and the plating layer 230 '.

그러나, 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223") 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 제2 부분은 상기 차폐 금속 패턴(223")과 상기 도금층(230')으로 구성된 다층 구조인 것이 바람직할 수 있다.However, in order to enhance and / or ensure the electrical connection between the grounding pattern 212b and the shielding metal pattern 223 ", the second portion may be formed between the shielding metal pattern 223 " and the plating layer 230 & Layer structure composed of < RTI ID = 0.0 >

본 발명의 일 실시예에 의하면, 상기 절연층(221', 222')은 40 내지 50㎛의 두께를 가질 수 있고, 상기 차폐 도전층(223", 230')의 상기 제1 부분은 0.1 내지 3㎛의 두께를 가질 수 있으며, 상기 차폐 도전층(223", 230')의 상기 제2 부분은 상기 제1 부분보다 큰 두께, 예를 들어 1.1 내지 6㎛의 두께를 가질 수 있다.According to an embodiment of the present invention, the insulating layer 221 ', 222' may have a thickness of 40 to 50 μm and the first portion of the shielding conductive layer 223 ", 230 ' And the second portion of the shielding conductive layer 223 ", 230 'may have a thickness greater than that of the first portion, for example, 1.1 to 6 m.

즉, 본 발명에 의하면, 종래의 전자파 차폐 필름(140)의 도전성 접착층(142)을 연성회로기판으로부터 제거함으로써, 연성회로기판의 유연성을 희생시키지 않으면서도 상기 절연층(221', 222')의 두께 및 차폐 도전층(223", 230')의 상기 제2 부분의 두께를 모두 충분히 증가시킬 수 있고, 그 결과, 상기 차폐 도전층(223", 230')이 안정된 접지 전위를 가질 수 있어 연성회로기판의 배선들 간의 크로스토크를 방지 또는 최소화할 있다.That is, according to the present invention, by removing the conductive adhesive layer 142 of the conventional electromagnetic wave shielding film 140 from the flexible circuit board, the flexibility of the flexible circuit board can be improved, The thickness of the shielding conductive layer 223 ", and the thickness of the second portion of the shielding conductive layer 223 ", 230 ", can be sufficiently increased. As a result, Crosstalk between the wirings of the circuit board can be prevented or minimized.

이하에서는, 도 4 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 연성회로기판의 제조방법을 구체적으로 설명한다.Hereinafter, a method of manufacturing a flexible circuit board according to an embodiment of the present invention will be described in detail with reference to FIGS. 4 to 10. FIG.

먼저, 도 4에 예시된 바와 같이 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210')을 준비한다.First, a laminated structure 210 'having a circuit pattern 212a and a ground pattern 212b as illustrated in FIG. 4 is prepared.

즉, 베이스 필름(211) 상에 금속 박막(212)이 형성되어 있는 도 4(a)의 적층판(210)[예를 들어 연성동박적층판(Flexible Copper Clad Laminate: FCCL)]을 준비한다. 상기 금속 박막(212)은 스퍼터링(sputtering), 도금(plating), 라미네이팅(laminating) 등의 방법들 중 어느 하나를 통해 상기 베이스 필름(211) 상에 형성될 수 있다. 상기 베이스 필름(211)과 금속 박막(212)은 폴리이미드(PI) 및 구리(Cu)로 각각 형성될 수 있으나, 이들로 제한되지는 않는다.That is, the laminating plate 210 (for example, a flexible copper clad laminate (FCCL)) of FIG. 4A in which the metal thin film 212 is formed on the base film 211 is prepared. The metal thin film 212 may be formed on the base film 211 by any one of methods such as sputtering, plating, and laminating. The base film 211 and the metal thin film 212 may be formed of polyimide (PI) and copper (Cu), respectively, but are not limited thereto.

이어서, 포토리소그래피 공정 등을 수행함으로써[즉, 드라이 필름(dry film)을 라미네이팅한 후 노광, 식각, 및 현상 공정을 수행함으로써] 소정 형태의 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 도 4(b)의 적층 구조물(210')을 얻는다.Subsequently, a pattern having a circuit pattern 212a and a ground pattern 212b of a predetermined shape (for example, by laminating a dry film and performing exposure, etching, and development) by performing a photolithography process or the like 4 (b) is obtained.

또한, 도 5(a)에 예시된 바와 같이, 전자파 차폐 커버레이(220)를 준비한다. 전술한 바와 같이, 상기 전자파 차폐 커버레이(220)는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221), 상기 제1 표면 상의 접착층(222), 및 상기 제2 표면 상의 차폐 금속층(223)을 포함한다. 독립적으로 거래될 때 상기 접착층(222)을 보호하기 위하여, 상기 전자파 차폐 커버레이(220)는 상기 접착층(222) 상의 릴리스 필름(release film)(미도시)을 더 포함할 수 있다. Further, as illustrated in Fig. 5 (a), an electromagnetic wave shielding coverlay 220 is prepared. As described above, the electromagnetic wave shielding coverlay 220 includes a non-conductive base film 221 having first and second surfaces disposed opposite to each other, an adhesive layer 222 on the first surface, Shielding metal layer 223 on the surface of the substrate. The electromagnetic wave shielding coverlay 220 may further include a release film (not shown) on the adhesive layer 222 to protect the adhesive layer 222 when it is traded independently.

상기 비도전성 베이스 필름(221)은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(PI) 또는 폴리에틸렌나프탈레이트(PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221)은 폴리이미드(PI)를 포함한다.The non-conductive base film 221 may be formed of a thermosetting resin or a thermoplastic resin. For example, polyimide (PI) or polyethylene naphthalate (PEN) may be a suitable material. Preferably, the non-conductive base film 221 of the present invention comprises polyimide (PI).

상기 접착층(222)은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222)은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다. 상기 접착층(222)은 페이스트(paste) 형태의 접착제 물질을 상기 비도전성 베이스 필름(221) 상에 가하거나 접착제 필름을 라미네이팅함으로써 형성될 수 있다.The adhesive layer 222 is a non-conductive adhesive layer and may be formed of any material that can be used as an adhesive. For example, the adhesive layer 222 may comprise an epoxy resin, an acrylic resin, or a mixture thereof. The adhesive layer 222 may be formed by applying a paste-type adhesive material on the non-conductive base film 221 or by laminating an adhesive film.

상기 차폐 금속층(223)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 차폐 금속층(223)은 구리(Cu)를 포함한다. 상기 차폐 금속층(223)은 스퍼터링, 도금, 라미네이팅 등의 방법들 중 어느 하나를 통해 상기 비도전성 베이스 필름(221) 상에 형성될 수 있다.The shielding metal layer 223 may be formed of a highly conductive metal such as copper (Cu), aluminum (Al), gold (Au), silver (Ag) According to one embodiment of the present invention, the shielding metal layer 223 includes copper (Cu). The shielding metal layer 223 may be formed on the non-conductive base film 221 through any of the methods such as sputtering, plating, and laminating.

본 발명의 일 실시예에 의하면, 상기 비도전성 베이스 필름(221)은 20 내지 30㎛의 두께를 갖고, 상기 접착층(222)은 20 내지 30㎛의 두께를 가지며, 상기 차폐 금속층(223)은 1.1 내지 5㎛의 두께를 갖는다.According to an embodiment of the present invention, the non-conductive base film 221 has a thickness of 20 to 30 μm, the adhesive layer 222 has a thickness of 20 to 30 μm, the shielding metal layer 223 has a thickness of 1.1 To 5 [micro] m.

이어서, 도 5(b)에 예시된 바와 같이, 펀칭(punching) 등의 기계적 수단을 통해 상기 전자파 차폐 커버레이(220)에 제1 및 제2 비아홀들(H1, H2)을 형성함으로써, 비아홀들(H1, H2)을 갖는 전자파 차폐 커버레이(220')를 얻는다.5B, the first and second via holes H1 and H2 are formed in the electromagnetic wave shielding cover layer 220 by mechanical means such as punching, The electromagnetic wave shielding cover layer 220 'having the electromagnetic shielding covers H1 and H2 is obtained.

이어서, 도 6에 예시된 바와 같이, 상기 제1 및 제2 비아홀들(H1, H2)이 상기 접지 패턴(212b) 및 회로 패턴(212a)에 각각 대응되도록, 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 부착한다. 구체적으로 설명하면, 상기 전자파 차폐 커버레이(220')가 릴리스 필름을 포함할 경우 상기 릴리스 필름을 제거한 후 상기 접착층(222')이 상기 적층 구조물(210')과 접촉되도록 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 가접하고, 열압착(예를 들어, hot press)을 수행한다.6, the electromagnetic wave shielding cover 220 'is formed so that the first and second via holes H1 and H2 correspond to the ground pattern 212b and the circuit pattern 212a, respectively, Is attached on the laminate structure 210 '. More specifically, if the electromagnetic wave shielding cover layer 220 'includes a release film, the release film is removed, and then the electromagnetic wave shielding coverlay (not shown) is formed so that the adhesive layer 222' 220 ') on the laminate structure 210' and thermocompression (for example, hot press).

이어서, 도 7에 예시된 바와 같이, 상기 제1 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상에 도금층(230)을 형성하기 위하여 도금을 수행한다. 상기 도금층(230)을 통해 상기 접지 패턴(212b)과 상기 차폐 금속층(223')이 전기적으로 연결된다.7, plating is performed to form a plating layer 230 on the inner circumferential surface of the first via hole H1 and the ground pattern 212b. The ground pattern 212b and the shielding metal layer 223 'are electrically connected through the plating layer 230. [

상기 접지 패턴(212b)과 상기 차폐 금속층(223') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 제1 비아홀(H1)에 대응하는 접지 패턴(212b)의 표면 부분 전체를 덮도록 상기 도금층(230)이 형성되는 것이 바람직하다.In order to reinforce and / or ensure the electrical connection between the ground pattern 212b and the shielding metal layer 223 ', the ground pattern 212b is formed to cover the entire surface portion of the ground pattern 212b corresponding to the first via hole H1. It is preferable that the plating layer 230 is formed.

전술한 바와 같이, 상기 도금층(230)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있으며, 상기 차폐 금속층(223')과 동일한 또는 상이한 금속으로 형성될 수 있다. 본 발명의 일 실시예에 의하면, 상기 도금층(230)은 구리(Cu) 도금을 통해 형성될 수 있다.As described above, the plating layer 230 may be formed of a highly conductive metal such as copper (Cu), aluminum (Al), gold (Au), silver (Ag) Or may be formed of different metals. According to an embodiment of the present invention, the plating layer 230 may be formed by copper (Cu) plating.

상기 도금 공정이 수행될 때, 상기 제2 비아홀(H2)을 통해 노출되어 있는 회로 패턴(212a) 상에 도금이 되는 것을 방지하기 위한 마스킹(masking)이 수행될 수 있다. When the plating process is performed, masking may be performed to prevent plating on the circuit pattern 212a exposed through the second via hole H2.

또한, 앞에서 설명한 본 발명의 다른 실시예에 의하면, 상기 도금 공정이 수행될 때 상기 차폐 금속층(223')의 상면 상에 도금이 되는 것을 방지하기 위한 마스킹이 수행될 수도 있다. 이를 통해, 최종 연성회로기판의 차폐 금속 패턴(223") 상에 도전층(230')이 존재하지 않도록 할 수 있다.In addition, according to another embodiment of the present invention described above, masking may be performed to prevent plating on the upper surface of the shielding metal layer 223 'when the plating process is performed. Thereby, the conductive layer 230 'can be prevented from being present on the shielding metal pattern 223' 'of the final flexible circuit board.

그러나, 상기 접지 패턴(212b)과 상기 차폐 금속층(223') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 차폐 금속층(223')의 상면 중 적어도 일부 상에도 도금이 수행되는 것이 바람직할 수 있다.However, it is preferable that plating is also performed on at least a part of the upper surface of the shielding metal layer 223 'in order to enhance and / or ensure the electrical connection between the grounding pattern 212b and the shielding metal layer 223' .

본 발명의 일 실시예에 의하면, 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 0.1 내지 3㎛의 두께를 갖는 상기 도금층(230)이 형성될 수 있다. 즉, 상기 비전해 도금을 통해 상기 접지 패턴(212b) 상면 상은 물론이고 상기 제1 비아홀(H1)의 전체 내주면 상에 도금층(230)이 형성되고, 전해 도금을 통해 상기 도금층(230)이 성장할 수 있다. According to an embodiment of the present invention, the plating layer 230 having a thickness of 0.1 to 3 mu m can be formed by sequentially performing non-electrolytic plating and electrolytic plating. That is, the plating layer 230 is formed on the entire inner peripheral surface of the first via hole H1 as well as on the upper surface of the ground pattern 212b through the non-electrolytic plating, and the plating layer 230 can be grown through electrolytic plating have.

본 발명의 다른 실시예에 의하면, 상기 도금층(230)은 비전해 도금만을 수행함으로서 형성될 수도 있다.According to another embodiment of the present invention, the plating layer 230 may be formed by performing only non-electrolytic plating.

이어서, 도 8에 예시된 바와 같이, 포토리소그래피 공정 등을 통해 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거한다. 즉, 드라이 필름을 라미네이팅한 후 노광, 식각, 및 현상 공정을 순차적으로 수행함으로써 원하는 차폐 도전성 패턴(223"+230')을 얻을 수 있다. 이때, 상기 제2 비아홀(H2) 주변에 위치하는 상기 도금층(230) 부분과 상기 차폐 금속층(223') 부분이 제거됨으로써 후속적으로 형성되는 피니시 도금층(250)이 상기 차폐 도전성 패턴(223"+230')으로부터 완전히 전기적으로 분리될 수 있도록 한다.Then, as illustrated in FIG. 8, the plating layer 230 and the shielding metal layer 223 'are selectively removed together through a photolithography process or the like. That is, a desired shielding conductive pattern 223 "+230 'can be obtained by sequentially performing exposure, etching, and development processes after laminating the dry film. At this time, The plating layer 230 and the shielding metal layer 223 'are removed so that the subsequently formed finish plating layer 250 can be completely electrically separated from the shielding conductive pattern 223 "+ 230'.

상기 차폐 금속층(223')의 상면 상에 상기 도금층(230)이 형성되어 있지 않은 본 발명의 다른 실시예의 경우에는, 상기 포토리소그래피 공정 등을 통해 상기 차폐 금속층(223')만이 선택적으로 제거됨으로써 원하는 차폐 금속 패턴(223")을 얻을 수 있다.In another embodiment of the present invention in which the plating layer 230 is not formed on the upper surface of the shielding metal layer 223 ', only the shielding metal layer 223' is selectively removed through the photolithography process, A shielding metal pattern 223 "can be obtained.

본 발명에 의하면, 연성회로기판의 제조 과정에서 차폐 도전층[(223'+230) 또는 (223')]이 노출된 상태로 존재하게 되므로 포토리소그래피 공정 등을 통해 상기 차폐 도전층[(223'+230) 또는 (223')]을 다양한 형상으로 미세 패터닝하는 것이 가능하고, 결과적으로, 선별적 차폐 및 접지를 미세하게 구현할 수 있어 높은 설계 자유도로 연성회로기판이 디자인될 수 있다.According to the present invention, since the shielding conductive layer (223 '+ 230) or (223') is present in an exposed state during the manufacturing process of the flexible circuit board, the shielding conductive layer [ +230) or (223 ') can be finely patterned in various shapes. As a result, selective shielding and grounding can be finely realized, so that a flexible circuit board can be designed with high design freedom.

한편, 상기 도금층(230)이 비전해 도금을 통해서만 형성되었을 경우에는, 상기 포토리소그래피 공정 직후에 전해 도금을 더 수행함으로써 잔존하는 도금층(230')을 성장시킬 수 있다.On the other hand, when the plating layer 230 is formed only by non-electrolytic plating, the remaining plating layer 230 'can be grown by further performing electrolytic plating immediately after the photolithography process.

이어서, 도 9에 예시된 바와 같이, 상기 도금층(230') 상에 보호층(240)을 형성하는 단계를 더 포함할 수 있다. 상기 보호층(240)은 외부 환경으로 인한 상기 도금층(230')의 변질(예를 들어, 산화)을 방지할 수 있는 것이라면 그 어떠한 물질로도 형성될 수 있는데, 예를 들어 폴리에틸렌테레프탈레이트(PET)로 형성될 수 있다.Next, as illustrated in FIG. 9, forming the protective layer 240 on the plating layer 230 'may further include forming a protective layer 240 on the plating layer 230'. The protective layer 240 may be formed of any material that can prevent deterioration (e.g., oxidation) of the plating layer 230 'due to the external environment. For example, the protective layer 240 may be formed of polyethylene terephthalate ).

한편, 상기 차폐 금속 패턴(223")의 상면 상에 상기 도금층(230')이 존재하지 않는 본 발명의 다른 실시예의 경우, 상기 보호층(240)이 상기 도금층(230')은 물론이고 상기 차폐 금속 패턴(223")의 상면 상에도 형성될 수 있다.On the other hand, in another embodiment of the present invention in which the plating layer 230 'is not present on the upper surface of the shielding metal pattern 223', the protective layer 240 may be formed on the shielding metal pattern 223 ' May also be formed on the upper surface of the metal pattern 223 ".

이어서, 도 10에 예시된 바와 같이, 상기 제2 비아홀을 통해 노출되어 있는 회로 패턴(212a) 상에 피니시 도금층(250)을 형성하기 위한 비전해 도금 및/또는 전해 도금이 수행될 수 있다. Then, as illustrated in FIG. 10, non-electrolytic plating and / or electrolytic plating may be performed to form the finish plating layer 250 on the circuit pattern 212a exposed through the second via hole.

상기 피니시 도금층(250)은 신호 패턴(212a)의 산화를 방지하고 상기 신호 패턴(212a)과 실장 부품(미도시) 간의 접속을 용이하게 하기 위한 것으로서, 예를 들어 금(Au)으로 형성될 수 있다.The finish plating layer 250 is for preventing oxidation of the signal pattern 212a and facilitating connection between the signal pattern 212a and a mounting part (not shown). For example, the finish plating layer 250 may be formed of gold have.

210: 적층판 210': 적층 구조물
211: 베이스 필름 212: 금속 박막
212a: 회로 패턴 212b: 접지 패턴
220, 220', 220": 전자파 차폐 커버레이
221, 221': 비도전성 베이스 필름 222, 222': 접착층
223, 223': 차폐 금속층 223": 차폐 금속 패턴
230, 230': 도금층 240: 보호층
250: 피니시 도금층210: laminated plate 210 ': laminated structure
211: base film 212: metal thin film
212a: circuit pattern 212b: ground pattern
220, 220 ', 220 ": EMI shielding coverlay
221, 221 ': non-conductive base film 222, 222': adhesive layer
223, 223 ': shielding metal layer 223 ": shielding metal pattern
230, 230 ': Plated layer 240: Protective layer
250: Finish plated layer

Claims (20)

베이스 필름 상에 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210');
상기 적층 구조물(210') 상의 전자파 차폐 커버레이(electromagnetic interference shielding coverlay)(220") - 상기 전자파 차폐 커버레이(220")는 상기 접지 패턴(212b)에 대응하는 비아홀(via hole)(H1)을 가짐 -; 및
상기 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상의 도금층(plated layer)(230')을 포함하는,
연성회로기판.A laminate structure 210 'having a circuit pattern 212a and a ground pattern 212b on a base film;
An electromagnetic interference shielding cover 220 '' on the laminated structure 210 'is formed on a via hole H1 corresponding to the ground pattern 212b. The electromagnetic interference shielding cover 220'-; And
And an inner circumferential surface of the via hole H1 and a plated layer 230 'on the ground pattern 212b.
Flexible circuit board. 제1항에 있어서,
상기 전자파 차폐 커버레이(220")는,
서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221');
상기 제1 표면 상의 접착층(adhesive layer)(222'); 및
상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)(223")을 포함하고,
상기 비아홀(H1)은 상기 비도전성 베이스 필름(221'), 상기 접착층(222') 및 상기 차폐 금속 패턴(223")을 통해 연장되어 있고,
상기 적층 구조물(210')과 상기 비도전성 베이스 필름(221') 사이에 상기 접착층(222')이 배치되어 있으며,
상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체가 상기 도금층(230')에 의해 덮여 있고,
상기 도금층(230')을 통해 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223")이 전기적으로 연결되어 있는,
연성회로기판.The method according to claim 1,
The electromagnetic wave shielding cover layer 220 "
A non-conductive base film (221 ') having first and second surfaces located opposite to each other;
An adhesive layer 222 'on the first surface; And
A shielding metal pattern 223 "on the second surface,
The via hole H1 extends through the non-conductive base film 221 ', the adhesive layer 222' and the shielding metal pattern 223 "
The adhesive layer 222 'is disposed between the laminated structure 210' and the non-conductive base film 221 '
The entire surface portion of the ground pattern 212b corresponding to the via hole H1 is covered with the plating layer 230 '
The ground pattern 212b and the shielding metal pattern 223 " are electrically connected through the plating layer 230 '
Flexible circuit board. 제2항에 있어서,
상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면(observable interface)이 존재하는,
연성회로기판.3. The method of claim 2,
There is an observable interface between the plating layer 230 'and the shielding metal pattern 223 "
Flexible circuit board. 제2항에 있어서,
상기 비도전성 베이스 필름(221')은 20 내지 30㎛의 두께를 갖고,
상기 접착층(222')은 20 내지 30㎛의 두께를 갖고,
상기 차폐 금속 패턴(223")은 1.1 내지 5㎛의 두께를 가지며,
상기 도금층(230')은 0.1 내지 3㎛의 두께를 갖는,
연성회로기판.3. The method of claim 2,
The non-conductive base film 221 'has a thickness of 20 to 30 μm,
The adhesive layer 222 'has a thickness of 20 to 30 μm,
The shielding metal pattern 223 "has a thickness of 1.1 to 5 mu m,
The plating layer 230 'has a thickness of 0.1 to 3 탆,
Flexible circuit board. 제2항에 있어서,
상기 비도전성 베이스 필름(221')은 폴리이미드(polyimide)를 포함하고,
상기 차폐 금속 패턴(223")은 구리를 포함하는,
연성회로기판.3. The method of claim 2,
The non-conductive base film 221 'may include polyimide,
The shielding metal pattern 223 "includes copper,
Flexible circuit board. 제2항에 있어서,
상기 접착층(222')은 비도전성 접착층인,
연성회로기판.3. The method of claim 2,
The adhesive layer 222 'is a non-conductive adhesive layer,
Flexible circuit board. 제6항에 있어서,
상기 접착층(222')은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함하는,
연성회로기판.The method according to claim 6,
The adhesive layer 222 'may comprise an epoxy resin, an acrylic resin, or a mixture thereof.
Flexible circuit board. 제2항에 있어서,
상기 도금층(230')은,
상기 비아홀(H1)의 내주면 및 상기 접지 패턴 상의 제1 부분; 및
상기 차폐 금속 패턴(223")의 상면 상의 제2 부분을 포함하는,
연성회로기판.3. The method of claim 2,
The plating layer 230 '
An inner peripheral surface of the via hole H1 and a first portion on the ground pattern; And
And a second portion on the upper surface of the shielding metal pattern 223 "
Flexible circuit board. 제2항에 있어서,
상기 연성회로기판은 상기 도금층(230') 바로 위의 보호층(240)을 더 포함하는,
연성회로기판.3. The method of claim 2,
Wherein the flexible circuit board further comprises a protective layer (240) directly over the plating layer (230 ').
Flexible circuit board. 제8항에 있어서,
상기 연성회로기판은 상기 도금층(230') 바로 위의 보호층(240)을 더 포함하는,
연성회로기판.9. The method of claim 8,
Wherein the flexible circuit board further comprises a protective layer (240) directly over the plating layer (230 ').
Flexible circuit board. 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)인,
연성회로기판.11. The method according to any one of claims 1 to 10,
The flexible circuit board may be a single-sided FPC, a double-sided FPC, or a multi-layer FPC.
Flexible circuit board. 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210')을 준비하는 단계;
전자파 차폐 커버레이(220)를 준비하는 단계;
상기 전자파 차폐 커버레이(220)에 비아홀(H1)을 형성하는 단계;
상기 비아홀(H1)이 상기 접지 패턴(212b)에 대응되도록, 상기 비아홀(H1)을 갖는 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 부착하는 단계; 및
상기 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상에 도금층(230)을 형성하기 위하여 도금을 수행하는 단계를 포함하는,
연성회로기판의 제조방법.Preparing a laminated structure 210 'having a circuit pattern 212a and a ground pattern 212b;
Preparing an electromagnetic wave shielding coverlay 220;
Forming a via hole (H1) in the electromagnetic wave shielding coverlay (220);
Attaching the electromagnetic wave shielding cover layer 220 'having the via hole H1 on the laminate structure 210' such that the via hole H1 corresponds to the ground pattern 212b; And
And performing plating to form a plating layer (230) on the inner circumferential surface of the via hole (H1) and the ground pattern (212b).
A method of manufacturing a flexible circuit board. 제12항에 있어서,
상기 전자파 차폐 커버레이(220')는,
서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221');
상기 제1 표면 상의 접착층(222'); 및
상기 제2 표면 상의 차폐 금속층(shielding metal layer)(223')을 포함하고,
상기 부착 단계를 통해 상기 접착층(222')이 상기 적층 구조물(210')과 접촉하게 되며,
상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체 및 상기 차폐 금속층(223')의 상면 중 적어도 일부가 상기 도금층(230)에 의해 덮이도록 상기 도금층(230)이 형성되고,
상기 도금층(230)을 통해 상기 접지 패턴(212b)과 상기 차폐 금속층(223')이 전기적으로 연결되는,
연성회로기판의 제조방법.13. The method of claim 12,
The electromagnetic wave shielding cover 220 '
A non-conductive base film (221 ') having first and second surfaces located opposite to each other;
An adhesive layer (222 ') on said first surface; And
And a shielding metal layer (223 ') on the second surface,
The adhesive layer 222 'is brought into contact with the laminated structure 210' through the attaching step,
The plating layer 230 is formed so that at least a part of the whole surface portion of the ground pattern 212b corresponding to the via hole H1 and the upper surface of the shielding metal layer 223 'are covered with the plating layer 230,
The ground pattern 212b and the shielding metal layer 223 'are electrically connected through the plating layer 230,
A method of manufacturing a flexible circuit board. 제13항에 있어서,
상기 도금층(230)은 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 형성되는,
연성회로기판의 제조방법.14. The method of claim 13,
The plating layer 230 is formed by sequentially performing non-electrolytic plating and electrolytic plating.
A method of manufacturing a flexible circuit board. 제14항에 있어서,
상기 차폐 금속층(223')을 선택적으로 제거하거나 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 및
이어서, 상기 도금층(230') 상에 보호층(240)을 형성하는 단계를 더 포함하는,
연성회로기판의 제조방법.15. The method of claim 14,
Performing a photolithography process for selectively removing the shielding metal layer 223 'or selectively removing the plating layer 230 and the shielding metal layer 223'together; And
Subsequently, a step of forming a protective layer 240 on the plating layer 230 '
A method of manufacturing a flexible circuit board. 제13항에 있어서,
상기 도금층(230)은 비전해 도금을 수행함으로써 형성되는,
연성회로기판의 제조방법.14. The method of claim 13,
The plating layer 230 is formed by performing non-electrolytic plating,
A method of manufacturing a flexible circuit board. 제16항에 있어서,
상기 차폐 금속층(223')을 선택적으로 제거하거나 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계;
상기 포토리소그래피 공정 후 잔존하는 도금층(230')을 성장시키기 위한 전해 도금을 수행하는 단계; 및
상기 성장된 도금층(230') 상에 보호층(240)을 형성하는 단계를 더 포함하는,
연성회로기판의 제조방법.17. The method of claim 16,
Performing a photolithography process for selectively removing the shielding metal layer 223 'or selectively removing the plating layer 230 and the shielding metal layer 223'together;
Performing electrolytic plating to grow the remaining plating layer 230 'after the photolithography process; And
Further comprising forming a protective layer (240) on the grown plating layer (230 ').
A method of manufacturing a flexible circuit board. 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210');
상기 적층 구조물(210') 상의 절연층(221', 222'); 및
상기 절연층(221', 222') 상의 차폐 도전층(223", 230')을 포함하되,
상기 차폐 도전층(223", 230')의 적어도 일부는 상기 절연층(221', 222')에 형성된 비아홀(H1)을 통해 상기 접지 패턴(212b)과 직접적으로 접촉하고 있고,
상기 절연층(221', 222')은 40 내지 50㎛의 두께를 갖고,
상기 차폐 도전층(223", 230')은 상기 절연층(221', 222')의 비아홀(H1)을 관통하는 제1 부분 및 상기 절연층(221', 222')의 상면 상의 제2 부분을 포함하며,
상기 차폐 도전층(223", 230')의 상기 제1 부분은 0.1 내지 3㎛의 두께를 갖고,
상기 차폐 도전층(223", 230')의 상기 제2 부분은 1.1 내지 6㎛의 두께를 갖는,
연성회로기판.A laminate structure 210 'having a circuit pattern 212a and a ground pattern 212b;
Insulating layers 221 ', 222' on the stacked structure 210 '; And
, And a shielding conductive layer (223 '', 230 ') on the insulating layer (221', 222 '),
At least a portion of the shielding conductive layers 223 'and 230' is in direct contact with the ground pattern 212b through a via hole H1 formed in the insulating layers 221 'and 222'
The insulating layers 221 'and 222' have a thickness of 40 to 50 μm,
The shielding conductive layers 223 'and 230' are formed on the upper surface of the insulating layer 221 'and the second portion 222' on the upper surface of the insulating layer 221 ' / RTI >
The first portion of the shielding conductive layer 223 ", 230 " has a thickness of 0.1 to 3 m,
The second portion of the shielding conductive layer 223 ", 230 'has a thickness of 1.1 to 6 m,
Flexible circuit board. 제18항에 있어서,
상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체가 상기 제1 부분(230')에 의해 덮여 있고,
상기 제2 부분(223", 230')은 다층 구조를 갖는,
연성회로기판.19. The method of claim 18,
The entire surface portion of the ground pattern 212b corresponding to the via hole H1 is covered by the first portion 230 '
The second portion 223 ", 230 ' has a multi-
Flexible circuit board. 제19항에 있어서,
상기 제1 부분(230')은 단층 구조를 갖는,
연성회로기판.20. The method of claim 19,
The first portion 230 'has a single layer structure,
Flexible circuit board.
KR1020150054249A 2015-04-17 2015-04-17 Flexible Printed Circuit and Method for Manufacturing The Same KR101888592B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150054249A KR101888592B1 (en) 2015-04-17 2015-04-17 Flexible Printed Circuit and Method for Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150054249A KR101888592B1 (en) 2015-04-17 2015-04-17 Flexible Printed Circuit and Method for Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20160124344A true KR20160124344A (en) 2016-10-27
KR101888592B1 KR101888592B1 (en) 2018-09-21

Family

ID=57247340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150054249A KR101888592B1 (en) 2015-04-17 2015-04-17 Flexible Printed Circuit and Method for Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR101888592B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692996B (en) * 2017-07-03 2020-05-01 南韓商印可得股份有限公司 Printed circuit board having emi shielding function and method for manufacturing of the same, and flat cable using the same
CN111465175A (en) * 2020-04-23 2020-07-28 京东方科技集团股份有限公司 Circuit board, preparation method thereof and electronic equipment
KR20220099074A (en) * 2021-01-05 2022-07-12 (주)와이솔 Flexible printed circuit board with emi shielding sheet and method of fabricating thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138555B1 (en) 2019-01-11 2020-07-28 주식회사 비에이치 A coverlay of circuit board on which a block division slot is formed

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080021884A (en) * 2006-09-05 2008-03-10 삼성전기주식회사 A printed circuit board for block the electro-magnetic interference and electro-static discharge
KR20100067475A (en) * 2008-12-11 2010-06-21 삼성전기주식회사 A substrate having an electromagnetic shielding member

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080021884A (en) * 2006-09-05 2008-03-10 삼성전기주식회사 A printed circuit board for block the electro-magnetic interference and electro-static discharge
KR20100067475A (en) * 2008-12-11 2010-06-21 삼성전기주식회사 A substrate having an electromagnetic shielding member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692996B (en) * 2017-07-03 2020-05-01 南韓商印可得股份有限公司 Printed circuit board having emi shielding function and method for manufacturing of the same, and flat cable using the same
CN111465175A (en) * 2020-04-23 2020-07-28 京东方科技集团股份有限公司 Circuit board, preparation method thereof and electronic equipment
KR20220099074A (en) * 2021-01-05 2022-07-12 (주)와이솔 Flexible printed circuit board with emi shielding sheet and method of fabricating thereof

Also Published As

Publication number Publication date
KR101888592B1 (en) 2018-09-21

Similar Documents

Publication Publication Date Title
US10602616B2 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
TWI665943B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
TWI422302B (en) Method for manufacturing multilayer flexible printed wiring board
CN104349575B (en) Flexible PCB and preparation method thereof
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
EP2705735B1 (en) Method for manufacturing printed circuit board
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
US7381587B2 (en) Method of making circuitized substrate
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR101888592B1 (en) Flexible Printed Circuit and Method for Manufacturing The Same
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
KR20040061409A (en) Two-sided PCB without via hole and the manufacturing method thereof
JP2011159879A (en) Flexible printed wiring board with shield, method for manufacturing the same, and electronic apparatus
JP5075568B2 (en) Shielded circuit wiring board and method for manufacturing the same
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
KR20140098675A (en) Wiring substrate and method for manufacturing the same
JP2011146427A (en) Flexible printed wiring board, method of manufacturing flexible printed wiring board, and electronic equipment with flexible printed wiring board
CN112423472B (en) Rigid-flexible circuit board and manufacturing method thereof
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
TWI700021B (en) Fabrication method of multilayer circuit board structure with through holes and blind holes at the same time
JP2015012072A (en) Flexible printed wiring board and method for manufacturing flexible printed wiring board
KR20130055990A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR20090102119A (en) Embedded printed circuit board and manufacturing method thereof
KR100779505B1 (en) Printed circuit board comprising insert-hole for mounting electronic device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant