KR20160112065A - Heat releasing semiconductor package and method of packaging the same - Google Patents

Heat releasing semiconductor package and method of packaging the same Download PDF

Info

Publication number
KR20160112065A
KR20160112065A KR1020150036774A KR20150036774A KR20160112065A KR 20160112065 A KR20160112065 A KR 20160112065A KR 1020150036774 A KR1020150036774 A KR 1020150036774A KR 20150036774 A KR20150036774 A KR 20150036774A KR 20160112065 A KR20160112065 A KR 20160112065A
Authority
KR
South Korea
Prior art keywords
heat dissipation
heat
semiconductor device
resin
layer
Prior art date
Application number
KR1020150036774A
Other languages
Korean (ko)
Other versions
KR101670392B1 (en
Inventor
김경수
이재진
김조한
박희진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020150036774A priority Critical patent/KR101670392B1/en
Publication of KR20160112065A publication Critical patent/KR20160112065A/en
Application granted granted Critical
Publication of KR101670392B1 publication Critical patent/KR101670392B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The present invention relates to a heat releasing semiconductor device package and a method for packaging the same. The heat releasing semiconductor device package comprises: a base unit including a heat releasing resin inlet hole and an electrode pattern formed on one side thereof; a semiconductor device disposed on the base unit; and a first heat releasing layer formed on a portion of the semiconductor device by using a heat releasing resin introduced through the heat releasing resin inlet hole. Accordingly, the heat releasing semiconductor device package can maximize a heat releasing effect in simple processes and at low manufacturing costs.

Description

방열 반도체 소자 패키지 및 그 방법 {HEAT RELEASING SEMICONDUCTOR PACKAGE AND METHOD OF PACKAGING THE SAME}[0001] HEAT RELEASING SEMICONDUCTOR PACKAGE AND METHOD OF PACKAGING THE SAME [0002]

본 발명은 방열 반도체 소자 패키징 기술에 관한 것으로, 보다 상세하게는, 간단한 제조 공정 및 저렴한 제조 비용으로 방열 효과를 극대화 할 수 있는 방열 반도체 소자 패키지 및 그 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat dissipation semiconductor device packaging technique, and more particularly, to a heat dissipation semiconductor device package and a method thereof that can maximize a heat dissipation effect with a simple manufacturing process and an inexpensive manufacturing cost.

일반적으로 노트북, TV 등과 같이 액정 표시 장치를 포함하는 장치는 고해상도의 디스플레이 구현을 위해 고집적화 트랜지스터를 사용하고 있다. 이러한 고집적화 트랜지스터는 구동시 고열을 발생시키므로 발생된 열을 저감시키기 위한 기술 적용을 필요로 한다.2. Description of the Related Art Generally, a device including a liquid crystal display device such as a notebook computer or a TV uses a highly integrated transistor for realizing a high resolution display. Such a highly integrated transistor generates a high temperature during driving and therefore requires application of a technique for reducing heat generated.

한국공개특허 제10-2000-0056801호는 반도체 패키지의 방열 구조에 관한 것으로, 방열소자를 패키지 내부에 설치하여 내부열을 외부로 방출시킬 수 있다.Korean Patent Laid-Open Publication No. 10-2000-0056801 relates to a heat dissipation structure of a semiconductor package, in which a heat dissipation element is installed inside a package to discharge internal heat to the outside.

한국등록특허 제10-1214292호는 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이 장치에 관한 것으로, 방열수단을 부가하여 방열 효과를 향상시킬 수 있다. 즉, 해당 선행기술은 별도의 방열시트 또는 테이프로 부착시킬 수 없었던 곳까지도 방열 수단을 부가하여 방열효과를 향상 시킬 수 있다.Korean Patent No. 10-1214292 relates to a heat dissipation semiconductor device package, a manufacturing method thereof, and a display device including the heat dissipation semiconductor device package, and the heat dissipation effect can be improved by adding a heat dissipation means. That is, the prior art can improve the heat radiating effect by adding the heat dissipating means to the place where the heat dissipating sheet or tape can not be attached.

이러한 종래 기술은 드라이브 IC의 발열을 저감시키기 위한 발열 테이프를 부착하는 방식을 구현하였으며, 추가 공정 및 부자재 비용이 추가되는 단점이 있다.
Such a conventional technology implements a method of attaching a heat-generating tape for reducing the heat of the drive IC, and has a disadvantage of adding additional processing and additional material costs.

한국공개특허 제10-2000-0056801호Korean Patent Publication No. 10-2000-0056801 한국등록특허 제10-1214292호Korean Patent No. 10-1214292

본 발명의 일 실시예는 간단한 제조 공정 및 저렴한 제조 비용을 통해 방열 효과를 극대화 시킬 수 있는 방열 반도체 소자 패키지 및 그 방법을 제공하고자 한다.An embodiment of the present invention is to provide a heat dissipation semiconductor device package and a method thereof that can maximize heat dissipation effect through a simple manufacturing process and an inexpensive manufacturing cost.

본 발명의 일 실시예는 필름을 통해 방열 수지를 유입시켜 반도체로부터 발생되는 열을 효율적으로 제거할 수 있는 방열 반도체 소자 패키지 및 그 방법을 제공하고자 한다.An embodiment of the present invention is to provide a heat dissipation semiconductor device package and a method of efficiently dissipating heat generated from a semiconductor by introducing the heat dissipation resin through a film.

본 발명의 일 실시예는 필름을 통해 방열 수지를 유입시켜 회로의 안정성을 보장할 수 있는 방열 반도체 소자 패키지 및 그 방법을 제공하고자 한다.
An embodiment of the present invention is to provide a heat dissipation semiconductor device package and a method thereof that can ensure the stability of a circuit by introducing the heat dissipation resin through a film.

실시예들 중에서, 방열 반도체 소자 패키지는 방열 수지 유입 홀을 포함하고 그 일면에 형성된 전극 패턴을 포함하는 베이스부, 상기 베이스부 상에 배치되는 반도체 소자 및 상기 방열 수지 유입 홀을 통해 유입된 방열 수지로 상기 반도체 소자의 일부에 형성된 제1 방열층을 포함한다.Among the embodiments, the heat-dissipating semiconductor device package includes a base portion including an electrode pattern formed on one surface of the heat-dissipating resin inflow hole, a semiconductor element disposed on the base portion, and a heat- And a first heat dissipation layer formed on a part of the semiconductor device.

일 실시예에서, 방열 반도체 소자 패키지는 상기 반도체 소자의 일부에 형성되는 제2 방열층을 더 포함할 수 있다. 상기 제1 방열층은 상기 제2 방열층의 점도보다 더 낮은 방열 수지로 형성될 수 있다.In one embodiment, the heat-dissipating semiconductor device package may further include a second heat-radiating layer formed on a part of the semiconductor device. The first heat-dissipating layer may be formed of a heat-dissipating resin having a viscosity lower than that of the second heat-dissipating layer.

일 실시예에서, 제1 방열층은 5㎛ 이하의 크기를 가지는 원형 또는 구형으로 형성되는 필러(filler)를 포함하는 방열 수지로 형성될 수 있다.In one embodiment, the first heat-dissipating layer may be formed of a heat-dissipating resin including a filler formed in a circular or spherical shape having a size of 5 mu m or less.

제1 방열층은 실리콘(silicon) 계열, 에폭시(epoxy) 및 우레탄(urethane) 계열 중 적어도 하나와 알루미나를 포함하는 방열 수지에 의해 형성될 수 있다. 제1 방열층은 50% ~ 60%의 비율로 상기 알루미나를 포함하는 방열 수지로 형성될 수 있다.The first heat dissipation layer may be formed of a heat dissipation resin including alumina and at least one of silicon, epoxy, and urethane series. The first heat dissipation layer may be formed of a heat dissipation resin containing the alumina in a ratio of 50% to 60%.

제1 방열층은 디스팬싱(dispensing) 또는 스퀴지 프린팅(squeegee printing) 방식으로 형성될 수 있다.The first heat-dissipating layer may be formed by a dispensing method or a squeegee printing method.

일 실시예에서, 상기 방열 수지 유입 홀은 300㎛ ~ 600㎛의 크기로 형성될 수 있다.In one embodiment, the heat dissipation resin inflow hole may have a size of 300 to 600 탆.

실시예들 중에서, 방열 반도체 소자 패키지 방법은 방열 수지 유입 홀을 포함하고 그 일면에 형성된 전극 패턴을 포함하는 베이스부를 형성하는 단계, 상기 베이스부 상에 반도체 소자를 배치하는 단계 및 상기 방열 수지 유입 홀을 통해 유입된 방열 수지로 상기 반도체 소자의 일부에 제1 방열층을 형성하는 단계를 포함한다.Among the embodiments, a method of packaging a heat dissipation semiconductor device includes the steps of: forming a base portion including a heat dissipation resin inlet hole and including an electrode pattern formed on one surface thereof; disposing a semiconductor element on the base portion; And forming a first heat dissipation layer on a part of the semiconductor device with the heat dissipation resin introduced through the first heat dissipation layer.

일 실시예에서, 방열 반도체 소자 패키지 방법은 상기 반도체 소자의 일부에 제2 방열층을 형성하는 단계를 더 포함할 수 있다.In one embodiment, the method of packaging a heat dissipation semiconductor device may further include forming a second heat dissipation layer in a part of the semiconductor device.

일 실시예에서, 방열 반도체 소자 패키지 방법은 상기 방열 수지를 125℃ ~ 170℃의 온도로 큐어링 하는 단계를 더 포함할 수 있다.
In one embodiment, the method of packaging a heat dissipation semiconductor device may further include curing the heat dissipation resin to a temperature of 125 ° C to 170 ° C.

개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.The disclosed technique may have the following effects. It is to be understood, however, that the scope of the disclosed technology is not to be construed as limited thereby, as it is not meant to imply that a particular embodiment should include all of the following effects or only the following effects.

본 발명의 일 실시예에 따른 방열 반도체 소자 패키지 및 그 방법은 간단한 제조 공정 및 저렴한 제조 비용을 통해 방열 효과를 극대화 할 수 있다.The heat dissipation semiconductor device package and method according to an embodiment of the present invention can maximize the heat dissipation effect through a simple manufacturing process and an inexpensive manufacturing cost.

본 발명의 일 실시예에 따른 방열 반도체 소자 패키지 및 그 방법은 필름을 통해 방열 수지를 유입시켜 반도체로부터 발생되는 열을 효율적으로 제거할 수 있다.A heat dissipation semiconductor device package and a method thereof according to an embodiment of the present invention can efficiently remove heat generated from a semiconductor by introducing a heat dissipation resin through a film.

본 발명의 일 실시예에 따른 방열 반도체 소자 패키지 및 그 방법은 필름을 통해 방열 수지를 유입시켜 회로의 안정성을 보장할 수 있다.
The heat-dissipating semiconductor device package and the method thereof according to an embodiment of the present invention can ensure the stability of the circuit by introducing the heat-dissipating resin through the film.

도 1는 본 발명의 일 실시예에 따른 방열 반도체 소자 패키지를 설명하는 도면이다.
도 2는 제2 방열층을 추가한 방열 반도체 소자 패키지를 설명하는 측면도이다.
도 3은 본 도 1에 있는 방열 반도체 소자 패키지를 제조하는 과정을 설명하는 도면이다.
도 4는 도 1에 있는 방열 반도체 소자 패키지 방법을 설명하는 순서도이다.1 is a view illustrating a heat dissipation semiconductor device package according to an embodiment of the present invention.
2 is a side view illustrating a heat dissipation semiconductor device package to which a second heat dissipation layer is added.
3 is a view illustrating a process of manufacturing the heat dissipation semiconductor device package shown in FIG.
4 is a flowchart illustrating the method of packaging the heat dissipation semiconductor device shown in Fig.

본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.The description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas. Also, the purpose or effect of the present invention should not be construed as limiting the scope of the present invention, since it does not mean that a specific embodiment should include all or only such effect.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present application should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms "first "," second ", and the like are intended to distinguish one element from another, and the scope of the right should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

“및/또는”의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, “제1 항목, 제2 항목 및/또는 제3 항목”의 의미는 제1, 제2 또는 제3 항목뿐만 아니라 제1, 제2 또는 제3 항목들 중 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.It should be understood that the term " and / or " includes all possible combinations from one or more related items. For example, the meaning of " first item, second item and / or third item " may be presented from two or more of the first, second or third items as well as the first, second or third item It means a combination of all the items that can be.

어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" to another element, it may be directly connected to the other element, but there may be other elements in between. On the other hand, when an element is referred to as being "directly connected" to another element, it should be understood that there are no other elements in between. On the other hand, other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the singular " include "or" have "are to be construed as including a stated feature, number, step, operation, component, It is to be understood that the combination is intended to specify that it does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.In each step, the identification code (e.g., a, b, c, etc.) is used for convenience of explanation, the identification code does not describe the order of each step, Unless otherwise stated, it may occur differently from the stated order. That is, each step may occur in the same order as described, may be performed substantially concurrently, or may be performed in reverse order.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used predefined terms should be interpreted to be consistent with the meanings in the context of the related art and can not be interpreted as having ideal or overly formal meaning unless explicitly defined in the present application.

도 1는 본 발명의 일 실시예에 따른 방열 반도체 소자 패키지를 설명하는 도면이다. 여기서, 도 1(a)는 방열 반도체 소자 패키지의 측면도에 해당하고, 도 1(b)는 방열 반도체 소자 패키지의 투시 정면도에 해당한다.1 is a view illustrating a heat dissipation semiconductor device package according to an embodiment of the present invention. 1 (a) corresponds to a side view of the heat-dissipating semiconductor device package, and Fig. 1 (b) corresponds to a front view of the heat-dissipating semiconductor device package.

도 1을 참고하면, 방열 반도체 소자 패키지(100)은 베이스부(110), 제1 방열층(120), 복수의 범프들(115) 및 반도체 소자(130)를 포함한다. 여기에서, 베이스부(110)는 필름(111), 방열 수지 유입 홀(114), 전극 패턴(112)및 솔더 레지스트(113)를 포함할 수 있다.Referring to FIG. 1, a heat-dissipating semiconductor device package 100 includes a base 110, a first heat-dissipating layer 120, a plurality of bumps 115, and a semiconductor device 130. Here, the base 110 may include a film 111, a heat dissipation resin inlet hole 114, an electrode pattern 112, and a solder resist 113.

필름(111)은 반도체를 집적시키기 위한 베이스에 해당할 수 있고, 예를 들어, COF(Chip on Flexible Printed Circuit), TCP(Tape Carrier Package), COB(Chip on Board)에 사용되는 패키지 필름에 해당할 수 있다. 필름(111)의 일측은 패널 ACF(Anisotropic Conductive Film) 단자(미도시)와 연결되고, 타측은 영상 장치 보드(미도시)와 연결된다. 즉, 반도체 소자(130)와 패널 ACF(Anisotropic Conductive Film) 단자(미도시) 및 영상 장치 보드(미도시)는 필름(111) 상에서 전극 패턴(112)을 통하여 전기적으로 연결될 수 있다.The film 111 may correspond to a base for integrating a semiconductor and may be a package film used for a chip on flexible printed circuit (COF), a tape carrier package (TCP), or a chip on board (COB), for example. can do. One side of the film 111 is connected to a panel ACF (Anisotropic Conductive Film) terminal (not shown), and the other side is connected to a video device board (not shown). That is, the semiconductor device 130, the panel ACF (Anisotropic Conductive Film) terminal (not shown), and the imaging device board (not shown) may be electrically connected through the electrode pattern 112 on the film 111.

방열 수지 유입 홀(114)은 필름(111)을 기 설정된 크기로 펀칭하여 방열 수지가 유입될 수 있는 홀에 해당한다. 방열 수지 유입 홀(114)은 방열 수지의 유입을 통해 제1 방열층(120)을 형성할 수 있다. 방열 수지 유입 홀(114)의 크기가 크게 형성될 경우, 제1 방열층(120)이 반도체 소자(130)를 넘는 영역까지 형성될 수 있고, 반면에 방열 수지 유입 홀(114)의 크기가 작게 형성될 경우 제1 방열층(120)이 반도체 소자(130) 전체를 커버할 수 없다. 본 발명에서 방열 수지 유입 홀(114)은 300㎛ ~ 600㎛의 크기로 형성되는 것으로 예시하고 있으나 반드시 이에 한정되는 것은 아니다.The heat dissipation resin inflow hole 114 corresponds to a hole through which the heat dissipation resin can flow by punching the film 111 to a predetermined size. The heat dissipation resin inflow hole 114 can form the first heat dissipation layer 120 through the inflow of the heat dissipation resin. When the size of the heat dissipation resin inlet hole 114 is large, the first heat dissipation layer 120 can be formed up to the area over the semiconductor element 130, while the size of the heat dissipation resin inlet hole 114 is small The first heat-dissipating layer 120 can not cover the entire semiconductor device 130. FIG. In the present invention, the heat dissipation resin inflow hole 114 is formed to have a size of 300 탆 to 600 탆, but it is not limited thereto.

전극 패턴(112)은 반도체 소자(130)의 신호 선에 대응되게 필름(111) 상에 전도성 물질을 증착하여 형성될 수 있다. 따라서, 전도성 물질로 형성된 전극 패턴(112)은 복수의 범프들(115)을 통하여 반도체 소자(130)와 전기적으로 연결되어 반도체 소자(130)에 의한 신호의 전송을 지원한다. 일 실시예에서, 전극 패턴(112)은 더미 패턴을 포함할 수 있다. 여기에서, 더미 패턴은 전기적 신호선이 연결되지 않은 패턴에 해당하고, 이는 필요에 따라 전기적 신호선과 연결될 수 있다.The electrode pattern 112 may be formed by depositing a conductive material on the film 111 corresponding to the signal line of the semiconductor element 130. Therefore, the electrode pattern 112 formed of a conductive material is electrically connected to the semiconductor element 130 through the plurality of bumps 115 to support the transmission of signals by the semiconductor element 130. In one embodiment, the electrode pattern 112 may comprise a dummy pattern. Here, the dummy pattern corresponds to a pattern in which the electric signal line is not connected, and this can be connected to the electric signal line as required.

솔더 레지스트(Solder Resist, 113)는 증착된 전극 패턴(112) 중 일부를 제거하여 생성된 반도체 소자 수용 영역을 중심으로 전극 패턴(112) 상에 패터닝(Patterning)된다. 즉, 솔더 레지스트(113)는 전극 패턴(112) 상에 패터닝 되어 전도성 물질로 형성된 전극 패턴(112)을 보호하고, 반도체 소자(130)와 기타 부품들 사이를 전기적으로 절연시킬 수 있다. 여기에서, 전극 패턴(112)의 제거는 포토를 이용한 식각(Etching) 공정을 통하여 이루어 질 수 있다.The solder resist 113 is patterned on the electrode pattern 112 around the semiconductor element accommodating region generated by removing a part of the deposited electrode patterns 112. That is, the solder resist 113 is patterned on the electrode pattern 112 to protect the electrode pattern 112 formed of a conductive material and electrically isolate the semiconductor element 130 from other parts. Here, the removal of the electrode pattern 112 may be performed through an etching process using a photo.

일 실시예에서, 솔더 레지스트(113)는 식각 공정에 의해 일부 제거되어 전극 패턴(112)의 일부를 노출 시킬 수 있다. 노출된 전극 패턴(112)은 방열 수지 유입 홀(114)을 통해 유입된 제1 방열층(120)와 직접 접촉되어 방열 효과를 증대시킬 수 있고 전극 패턴(112)은 제1 방열층(120)에 의해 전기적으로 절연되는 효과를 가질 수 있다.In one embodiment, the solder resist 113 may be partially removed by an etching process to expose a portion of the electrode pattern 112. The exposed electrode pattern 112 may directly contact the first heat dissipation layer 120 introduced through the heat dissipation resin inlet hole 114 to increase the heat dissipation effect and the electrode pattern 112 may contact the first heat dissipation layer 120, It is possible to have an effect of being electrically insulated by the insulating layer.

복수의 범프들(Bump, 115)은 반도체 소자(130)과 직접적으로 연결되어 전극 패턴(112)을 전기적으로 연결시킬 수 있다.The plurality of bumps 115 may be directly connected to the semiconductor device 130 to electrically connect the electrode patterns 112.

복수의 범프들(115)의 상측은 반도체 소자(130)와 연결되고, 하측은 솔더 레지스트(113) 내부를 제거하여 전극 패턴(112)을 노출시키고 노출된 전극 패턴(112)에 본딩하여 연결될 수 있다.The upper side of the plurality of bumps 115 may be connected to the semiconductor device 130 while the lower side may be connected to the exposed electrode pattern 112 by exposing the electrode pattern 112 by removing the inside of the solder resist 113 have.

복수의 범프들(115)은 필름(111) 상에 증착된 전극 패턴(112)마다 각각 형성되어, 반도체 소자(130)로부터의 신호들의 소실 없이 전극 패턴(112)과 전기적으로 연결 시킬 수 있다. 또한, 복수의 범프들(115)은 필요한 경우 더미 패턴 상에도 형성되어 반도체 소자(130)와 전기적으로 연결 시킬 수 있다.The plurality of bumps 115 may be formed for each electrode pattern 112 deposited on the film 111 and may be electrically connected to the electrode pattern 112 without loss of signals from the semiconductor device 130. The plurality of bumps 115 may also be formed on the dummy pattern, if necessary, and electrically connected to the semiconductor device 130.

제1 방열층(120)은 방열 수지 유입 홀(114)을 통해 유입되는 방열 수지를 통해 반도체 소자(130)의 일부에 형성되어 반도체 소자(130) 및 전극 패턴(112)에서 발생되는 열을 제거할 수 있다.The first heat dissipation layer 120 is formed on a part of the semiconductor element 130 through the heat dissipation resin introduced through the heat dissipation resin inlet hole 114 to remove heat generated in the semiconductor element 130 and the electrode pattern 112 can do.

제1 방열층(120)은 반도체 소자(130), 복수의 범프들(115), 솔더 레지스트(113) 및 적어도 일부의 전극 패턴(112)을 보호하도록 방열 수지의 점도를 조절할 수 있다. 제1 방열층(120)은 실리콘(silicon) 계열, 에폭시(epoxy) 및 우레탄(urethane) 계열 중 적어도 하나와 알루미나를 포함하는 방열 수지로 형성될 수 있다. 제1 방열층(120)을 형성하는 방열 수지의 점도는 방열 수지에 함유된 알루미나의 비율에 따라 조절될 수 있다. 일 실시예에서, 제1 방열층(120)은 도2에 예시된 제2 방열층(210)을 형성하는 방열수지보다 더 낮은 점도를 가지는 방열 수지로 형성될 수 있다. 예를 들어, 제1 방열층(120)은 50% ~60%의 비율로 알루미나를 포함하는 방열 수지로 형성될 수 있으나, 방열 수지에 포함된 알루미나의 비율이 반드시 이에 한정되는 것은 아니다.The first heat dissipation layer 120 can control the viscosity of the heat dissipation resin to protect the semiconductor element 130, the plurality of bumps 115, the solder resist 113, and at least a part of the electrode pattern 112. The first heat dissipation layer 120 may be formed of a heat dissipation resin including alumina and at least one of silicon, epoxy, and urethane series. The viscosity of the heat radiation resin forming the first heat radiation layer 120 can be adjusted according to the ratio of the alumina contained in the heat radiation resin. In one embodiment, the first heat dissipation layer 120 may be formed of a heat dissipation resin having a viscosity lower than that of the heat dissipation resin forming the second heat dissipation layer 210 illustrated in FIG. For example, the first heat dissipation layer 120 may be formed of a heat dissipation resin containing alumina in a ratio of 50% to 60%, but the ratio of the alumina contained in the heat dissipation resin is not limited thereto.

제1 방열층(120)은 미리 결정된 필러(filler)의 모양 및 크기를 가지는 방열 수지로 형성될 수 있다. 일 실시예에서, 원형 또는 구형으로 형성된 5㎛ 이하의 필러를 포함하는 방열 수지로 형성될 수 있다. 본 발명에서는 방열 수지는 5㎛ 이하의 필러를 포함하는 것으로 한정하였으나 반드시 이에 한정되는 것은 아니며, 경우에 따라 다양한 크기 및 모양을 가지는 필러를 포함할 수 있다.The first heat-dissipating layer 120 may be formed of a heat-dissipating resin having a shape and size of a predetermined filler. In one embodiment, it may be formed of a heat-radiating resin including a filler of 5 탆 or less, which is formed in a circular or spherical shape. In the present invention, the heat dissipation resin is limited to include the filler of 5 탆 or less, but it is not limited thereto, and may include fillers having various sizes and shapes depending on the case.

여기에서, 제1 방열층(120)은 방열 수지의 점도에 따라 형성되는 깊이가 달라질 수 있다. 즉, 제1 방열층(120)을 형성하는 점도가 낮을 경우, 제1 방열층(120)은 반도체 소자(130), 복수의 범프들(115) 및 솔더 레지스트(113) 전체를 덮을 수 있도록 흘러갈 수 있다. 반면에, 제1 방열층(120)을 형성하는 점도가 높을 경우, 제1 방열층(120)은 복수의 범프들(115)와 솔더 레지스트(113)에 의해 형성된 공간에는 흘러들어 갈 수 없다.Here, the depth of the first heat-dissipating layer 120 may vary depending on the viscosity of the heat-dissipating resin. That is, when the viscosity for forming the first heat dissipation layer 120 is low, the first heat dissipation layer 120 flows so as to cover the entire semiconductor device 130, the plurality of bumps 115, and the solder resist 113 I can go. On the other hand, when the viscosity for forming the first heat-dissipating layer 120 is high, the first heat-dissipating layer 120 can not flow into the space formed by the plurality of bumps 115 and the solder resist 113.

반도체 소자(130)는 복수의 범프들(115)과 결합되어 복수의 범프들(115)을 통해 전극 패턴(112)과 전기적으로 연결 될 수 있다. 반도체 소자(130)는 본딩 장비에 의한 열을 이용하여 복수의 범프들(115)에 본딩되어 결합될 수 있다. 반도체 소자(130)는 디스플레이 장치에 사용되는 게이트 드라이버(즉, 데이터 소스)에 해당할 수 있으나, 이에 한정되는 것은 아니다.
The semiconductor device 130 may be coupled with the plurality of bumps 115 to be electrically connected to the electrode pattern 112 through the plurality of bumps 115. The semiconductor device 130 may be bonded to the plurality of bumps 115 using heat generated by a bonding device. The semiconductor device 130 may correspond to a gate driver (i.e., a data source) used in a display device, but is not limited thereto.

도 2는 제2 방열층을 추가한 방열 반도체 소자 패키지를 설명하는 측면도이다.2 is a side view illustrating a heat dissipation semiconductor device package to which a second heat dissipation layer is added.

도 2를 참고하면, 방열 반도체 소자 패키지(100)는 제2 방열층(210)을 더 포함한다.Referring to FIG. 2, the heat-dissipating semiconductor device package 100 further includes a second heat-dissipating layer 210.

제2 방열층(210)은 반도체 소자(130)의 상부에 반도체 소자(130) 및 베이스부(110)의 적어도 일부를 감싸도록 형성될 수 있다. 제2 방열층(210)은 반도체 소자(130)를 감싸도록 형성되어 방열 반도체 소자 패키지(100)의 방열 효과를 증대시킬 수 있다.The second heat dissipation layer 210 may be formed to cover at least a part of the semiconductor element 130 and the base portion 110 on the semiconductor element 130. The second heat dissipation layer 210 may be formed to surround the semiconductor device 130 to increase the heat radiation effect of the heat dissipation semiconductor device package 100.

일 실시예에서, 제2 방열층(210)는 제1 방열층(120)을 형성하는 방열 수지의 점도보다 더 높은 방열 수지로 형성될 수 있다. 제2 방열층(210)의 점도가 낮을 경우, 제2 방열층(210)이 베이스부(110)를 이탈하여 형성되어 방열 반도체 소자 패키지(100)에 불량이 발생될 수 있기 때문이다. 즉, 방열 반도체 소자의 패키징 공정에서 반도체 소자 패키지(100)에 불량이 발생될 경우, 작업자는 필름(111)에 펀칭을 수행하여 불량을 체크하는 단계를 수행할 수 있다. 그러나, 작업자는 베이스부(110)를 이탈한 제2 방열층(210)으로 인해 펀칭을 수행할 수 없어 불량을 체크할 수 없게 될 수 있다. 따라서, 제2 방열층(210)은 일정 수준 이상의 점도를 가지는 방열 수지에 의해 형성될 수 있다. 즉, 제2 방열층(210)은 제1 방열층(120)을 형성하는 방열 수지보다 더 높은 점도를 가지는 방열 수지로 형성될 수 있다.In one embodiment, the second heat dissipation layer 210 may be formed of a heat dissipation resin having a viscosity higher than that of the heat dissipation resin forming the first heat dissipation layer 120. This is because if the viscosity of the second heat-dissipating layer 210 is low, the second heat-dissipating layer 210 may be formed to be detached from the base 110 to cause a failure in the heat-dissipating semiconductor device package 100. That is, when a defect is generated in the semiconductor device package 100 in the process of packaging the heat dissipation semiconductor device, the operator can perform the step of punching the film 111 to check the defect. However, the operator can not perform punching due to the second heat-dissipating layer 210 which has separated from the base 110, and can not check the defect. Accordingly, the second heat dissipation layer 210 may be formed of a heat dissipation resin having a viscosity of a predetermined level or higher. That is, the second heat dissipation layer 210 may be formed of a heat dissipation resin having a viscosity higher than that of the heat dissipation resin forming the first heat dissipation layer 120.

일 실시예에서, 제1 및 제2 방열층(120, 210)은 실리콘(silicon) 계열, 에폭시(epoxy) 계열 및 우레탄(urethane) 계열 중 적어도 하나와 알루미나를 포함하는 방열 수지로 형성될 수 있다. 여기서, 알루미나는 절연성을 높이기 위한 충진제로 사용될 수 있다. 또한, 알루미나는 질화 알루미늄(Aluminum Nitride), 질화 붕소(Boron Nitride), 카본 나이트라이드(Carbon Nitride) 및 그라핀(Graphene) 중 하나로 대체되어 사용될 수 있다. 제1 및 제2 방열층(120, 210)를 형성하는 방열 수지는 디스팬싱(dispensing) 또는 스퀴지 프린팅(squeegee printing) 방식으로 도포된다. 여기에서, 디스팬싱(dispensing) 방식은 반도체 소자(130)의 하부에 노즐을 이용하여 방열 수지를 분사시키는 방법이고, 스퀴지 프린팅(squeegee printing) 방식은 방열 수지가 반도체 소자(130)의 하부로 흘러 들어갈 수 있도록 밀대 등을 이용하여 문지르는 방식이다.
The first and second heat dissipation layers 120 and 210 may be formed of a heat dissipation resin including alumina and at least one of a silicon series, an epoxy series, and a urethane series. . Here, alumina can be used as a filler for increasing the insulating property. Further, alumina can be used by replacing one of Aluminum Nitride, Boron Nitride, Carbon Nitride and Graphene. The heat dissipation resin forming the first and second heat dissipation layers 120 and 210 is applied by dispensing or squeegee printing. The dispensing method is a method of spraying a heat dissipation resin using a nozzle at a lower portion of the semiconductor element 130 and a squeegee printing method in which a heat dissipation resin flows to a lower portion of the semiconductor element 130 It is a method of rubbing by using a push rod to enter.

도 3는 본 도 1에 있는 방열 반도체 소자 패키지를 제조하는 과정을 설명하는 도면이다.3 is a view for explaining the process of manufacturing the heat dissipation semiconductor device package shown in FIG.

도 3을 참고하면, 방열 수지 유입 홀(114)을 포함하고 그 일면에 형성된 전극 패턴(112)을 포함하는 베이스부(110)가 형성된다(a). 보다 구체적으로, 베이스부(110)는 방열 수지 유입 홀(114)이 기설정된 필름(111)상에 전극 패턴(112) 및 솔더 레지스트(113)를 차례로 배치하여 형성될 수 있다. 솔더 레지스트(113)는 전극 패턴(112)을 보호하도록 전극 패턴(112) 전체를 감싸는 형상으로 증착되어 전극 패턴(112)을 전기적으로 절연시킬 수 있다.
Referring to FIG. 3, a base 110 including an electrode pattern 112 formed on one side of the heat dissipation resin inflow hole 114 is formed (a). More specifically, the base 110 may be formed by sequentially arranging the electrode pattern 112 and the solder resist 113 on the predetermined film 111 with the heat dissipation resin inlet holes 114. [ The solder resist 113 may be deposited to cover the entire electrode pattern 112 so as to protect the electrode pattern 112 to electrically isolate the electrode pattern 112.

반도체 소자(130)는 복수의 범프들(115)을 통해 베이스부(110) 상에 배치된다(b). 복수의 범프들(115)은 전극 패턴(112) 상에 형성된 솔더 레지스트(113)를 일부 제거하여 노출된 전극 패턴(112) 상에 배치될 수 있다. 또한 복수의 범프들(115)은 반도체 소자(130)와 접착된다. 따라서, 반도체 소자(130)는 전극 패턴(112)과 연결된 복수의 범프들(115)을 통해 전기적 신호를 입출력할 수 있다.The semiconductor device 130 is disposed on the base portion 110 through a plurality of bumps 115 (b). The plurality of bumps 115 may be disposed on the exposed electrode pattern 112 by partially removing the solder resist 113 formed on the electrode pattern 112. [ The plurality of bumps 115 are bonded to the semiconductor element 130. Accordingly, the semiconductor device 130 can input and output an electrical signal through the plurality of bumps 115 connected to the electrode pattern 112.

제1 방열층(120)은 방열 수지 유입 홀(114)을 상부로 향하게 배치한 후 방열 수지 유입 홀(114)을 통해 유입되는 방열 수지를 통해 형성된다(c 및 d). 여기에서, 제1 방열층(120)은 방열 수지의 점도에 따라 형성되는 깊이가 달라질 수 있다. 즉, 제1 방열층(120)을 형성하는 점도가 낮을 경우, 제1 방열층(120)은 반도체 소자(130), 복수의 범프들(115) 및 솔더 레지스트(113) 전체를 덮을 수 있도록 흘러갈 수 있다. 반면에, 제1 방열층(120)을 형성하는 점도가 높을 경우, 제1 방열층(120)은 복수의 범프들(115)와 솔더 레지스트(113)에 의해 형성된 공간에는 흘러들어 갈 수 없다. 본 발명에서는 제1 방열층(120)이 50% ~ 60%의 알루미나를 포함하는 방열 수지에 의해 형성되는 것으로 정하였으나, 이에 한정되는 것은 아니다.The first heat dissipation layer 120 is formed through the heat dissipation resin inflow hole 114 and the heat dissipation resin introduced through the heat dissipation resin inflow hole 114 (c and d). Here, the depth of the first heat-dissipating layer 120 may vary depending on the viscosity of the heat-dissipating resin. That is, when the viscosity for forming the first heat dissipation layer 120 is low, the first heat dissipation layer 120 flows so as to cover the entire semiconductor device 130, the plurality of bumps 115, and the solder resist 113 I can go. On the other hand, when the viscosity for forming the first heat-dissipating layer 120 is high, the first heat-dissipating layer 120 can not flow into the space formed by the plurality of bumps 115 and the solder resist 113. In the present invention, the first heat dissipation layer 120 is formed of a heat dissipation resin containing 50% to 60% alumina, but the present invention is not limited thereto.

방열 반도체 소자 패키지(100)은 반도체 소자(130)의 일부에 제2 방열층(210))을 더 형성할 수 있다(e). 제2 방열층(210)은 방열 효과의 극대화를 위해 방열 반도체 소자 패키지(100)를 사용하는 사용자의 요청에 따라 형성 될 수 있다. 제2 방열층(210)을 형성하는 방열 수지는 제1 방열층(120)을 형성하는 방열 수지보다 더 높은 점도로 형성될 수 있다.
The heat dissipation semiconductor device package 100 may further include a second heat dissipation layer 210 on a part of the semiconductor device 130 (e). The second heat dissipation layer 210 may be formed at the request of the user using the heat dissipation semiconductor device package 100 for maximizing the heat dissipation effect. The heat dissipation resin forming the second heat dissipation layer 210 may be formed to have a viscosity higher than that of the heat dissipation resin forming the first heat dissipation layer 120.

도 4는 도 1에 있는 방열 반도체 소자 패키지 방법을 설명하는 순서도이다.4 is a flowchart illustrating the method of packaging the heat dissipation semiconductor device shown in Fig.

도 4에서, 필름(111), 방열 수지 유입 홀(114), 전극 패턴(112) 및 솔더 레지스트(113) 를 포함하는 베이스부(110)가 형성된다(단계 S401). 보다 구체적으로, 전극 패턴(112) 및 솔더 레지스트(113)가 방열 수지 유입 홀(114)를 포함하는 필름(111) 상에 순차적으로 증착된다. 복수의 범프들(115)는 전극 패턴(112)에 증착된 솔더 레지스트(113) 일부를 제거하여 전극 패턴(112)과 직접적으로 연결된다.4, a base portion 110 including a film 111, a heat radiation resin inflow hole 114, an electrode pattern 112, and a solder resist 113 is formed (Step S401). More specifically, the electrode pattern 112 and the solder resist 113 are sequentially deposited on the film 111 including the heat radiation resin inflow hole 114. The plurality of bumps 115 are directly connected to the electrode pattern 112 by removing a part of the solder resist 113 deposited on the electrode pattern 112. [

반도체 소자(130)와 복수의 범프들(115)은 베이스부(110) 상에 배치된다(단계 S402). 보다 구체적으로, 반도체 소자(130)은 복수의 범프들(115) 상에 본딩 장비에 의한 열을 이용한 본딩에 의해 결합될 수 있다. 그리고 복수의 범프들(115)은 전극 패턴(112) 상에 형성된 솔더 레지스트(113)를 일부 제거하여 노출된 전극 패턴(112) 상에 위치한다. 즉, 복수의 범프들(115)은 전극 패턴(112)과 반도체 소자(130)를 연결시켜 주는 역할을 하게 된다.The semiconductor element 130 and the plurality of bumps 115 are disposed on the base portion 110 (Step S402). More specifically, the semiconductor device 130 may be bonded onto the plurality of bumps 115 by bonding using heat by a bonding equipment. The plurality of bumps 115 are located on the exposed electrode patterns 112 by partially removing the solder resist 113 formed on the electrode patterns 112. That is, the plurality of bumps 115 serve to connect the electrode pattern 112 and the semiconductor device 130.

제1 방열층(120)은 방열 수지 유입 홀(114)을 통해 유입된 방열 수지로 반도체 소자(130)의 일부에 형성된다(단계 S403). 제1 방열층(120)은 반도체 소자(130), 솔더 레지스트(113) 및 전극 패턴(112)의 적어도 일부를 커버하여 방열 반도체 소자 패키지(100)의 방열 효과를 극대화 시킬 수 있다. 자세하게는 방열 수지 유입 홀(114)이 없는 종래의 방열 반도체 소자 패키지 대비 10℃ 이상 온도가 떨어지는 효과를 기대할 수 있다.The first heat-dissipating layer 120 is formed on a part of the semiconductor element 130 as a heat-dissipating resin introduced through the heat-dissipating resin inflow hole 114 (step S403). The first heat dissipation layer 120 covers at least a part of the semiconductor device 130, the solder resist 113 and the electrode pattern 112 to maximize the heat dissipation effect of the heat dissipation semiconductor device package 100. It is expected that the temperature drops by 10 占 폚 or more compared to a conventional heat dissipation semiconductor device package without the heat dissipation resin inlet hole 114 in detail.

제2 방열층(210)은 반도체 소자(130)의 상부에 방열 수지를 도포하여 형성될 수 있다(단계 S404). 제2 방열층(210)은 반도체 소자(130)의 상부를 커버하여 반도체 소자(130)로부터 방출되는 열을 제거할 수 있다. 이 경우, 방열 수지 유입 홀(114)로 채워진 제1 방열층(120)에 의한 온도 저감 효과뿐만 아니라, 제 2 방열층(210)을 통해 반도체 소자(130)로부터 방출되는 열을 모두 제거할 수 있어 더 큰 온도 감소 효과를 얻을 수 있다. 자세하게는 상기 제1 방열층(120)로만 형성된 도1a의 방열 반도체 소자 패키지(100)보다 40℃ 이상 온도 감소 효과를 기대할 수 있다. 즉, 제2 방열층(210)은 제1 방열층(120)보다 더 큰 면적을 가지고 반도체 소자(130)를 커버하기 때문에 더 큰 방열 효과를 얻을 수 있다.The second heat-dissipating layer 210 may be formed by applying a heat-dissipating resin to an upper portion of the semiconductor device 130 (Step S404). The second heat-dissipating layer 210 may cover an upper portion of the semiconductor device 130 to remove heat emitted from the semiconductor device 130. In this case, not only the temperature reduction effect by the first heat radiation layer 120 filled with the heat radiation resin inflow hole 114 but also the heat generated by the first heat radiation layer 120 can be eliminated by removing all the heat emitted from the semiconductor element 130 through the second heat radiation layer 210 A larger temperature reduction effect can be obtained. More specifically, the temperature reduction effect can be expected to be 40 ° C or more higher than that of the heat dissipation semiconductor device package 100 of FIG. 1A formed only of the first heat dissipation layer 120. That is, since the second heat dissipation layer 210 covers the semiconductor device 130 with a larger area than the first heat dissipation layer 120, a larger heat dissipation effect can be obtained.

제1 및 제2 방열층들(120, 210)은 큐어링(curing)에 의해 경화된다 (단계 S405). 여기에서, 큐어링은 액상의 방열 수지를 경화시키는 공정에 해당할 수 있다. 큐어링은 프리-큐어(Pre-cure)와 포스트-큐어(Post- cure)로 구분될 수 있다. The first and second heat dissipation layers 120 and 210 are cured by curing (step S405). Here, the curing may correspond to the step of curing the liquid heat-dissipating resin. Curing can be divided into Pre-cure and Post-cure.

프리 큐어는 도포된 제1 및 제2 방열층들(120, 210)의 경화를 지원하는 단계로서, 방열 수지의 접착력을 유지시키기 위한 공정이다. 또한, 포스트-큐어는 도포된 제1 및 제2 방열층(120, 210)들이 패키징 되기 적합하도록 굳히는 단계이다. 방열 수지의 프리-큐어 와 포스트-큐어 공정은 상온, 오븐 또는 자외선 큐어링(UV Curing)에 의해 진행될 수 있다. The pre-cure is a step for supporting the curing of the applied first and second heat dissipation layers 120 and 210, and is a process for maintaining the adhesive force of the heat dissipation resin. In addition, the post-cure is a step in which the coated first and second heat-radiating layers 120 and 210 are hardened to be suitable for packaging. The pre-cure and post-cure processes of the heat-dissipating resin can be carried out at room temperature, oven or ultraviolet curing.

일 실시예에서, 제1 및 제2 방열층들(120, 210)의 점도를 기준으로 프리-큐어와 포스트-큐어의 온도는 125℃ ~ 170℃가 가장 적합하며, 프리-큐어 시간은 5분 ~ 20분 포스트-큐어 시간은 1시간 ~ 2시간 30분이 가장 적합하다.
In one embodiment, the temperatures of the pre-cure and the post-cure are best at 125 ° C to 170 ° C based on the viscosity of the first and second heat dissipation layers 120 and 210, and the pre-cure time is 5 minutes ~ 20 minutes Post-cure time is best for 1 hour to 2 hours 30 minutes.

상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made to the present invention without departing from the spirit and scope of the present invention as defined by the following claims It can be understood that

100: 방열 반도체 소자 패키지
110 : 베이스부
111 : 필름 112 : 전극 패턴
113 : 솔더 레지스트 114 : 방열 수지 유입 홀
115 : 복수의 범프들
120 : 제1 방열층
130 : 반도체 소자
210 : 제2 방열층100: heat dissipation semiconductor device package
110: Base portion
111: Film 112: Electrode pattern
113: Solder resist 114: Heat dissipation resin inflow hole
115: Multiple bumps
120: first heat-radiating layer
130: Semiconductor device
210: a second heat-

Claims (11)

방열 수지 유입 홀을 포함하고 그 일면에 형성된 전극 패턴을 포함하는 베이스부;
상기 베이스부 상에 배치되는 반도체 소자; 및
상기 방열 수지 유입 홀을 통해 유입된 방열 수지로 상기 반도체 소자의 일부에 형성된 제1 방열층을 포함하는 방열 반도체 소자 패키지.
A base portion including an electrode pattern formed on one surface thereof, the base portion including a heat dissipation resin inflow hole;
A semiconductor element disposed on the base portion; And
And a first heat dissipation layer formed on a part of the semiconductor element with a heat dissipation resin flowing through the heat dissipation resin inflow hole.
제1항에 있어서,
상기 반도체 소자의 일부에 형성되는 제2 방열층을 더 포함하는 것을 특징으로 하는 방열 반도체 소자 패키지.
The method according to claim 1,
And a second heat dissipation layer formed on a part of the semiconductor device.
제2항에 있어서, 상기 제1 방열층은
상기 제2 방열층의 점도보다 더 낮은 방열 수지로 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The heat sink according to claim 2, wherein the first heat-
Wherein the first heat dissipation layer is formed of a heat dissipation resin having a viscosity lower than that of the second heat dissipation layer.
제1항에 있어서, 상기 제1 방열층은
5㎛ 이하의 크기를 가지는 원형 또는 구형으로 형성되는 필러(filler)를 포함하는 방열 수지로 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The heat sink according to claim 1, wherein the first heat-
Wherein the heat dissipation semiconductor device package is formed of a heat dissipation resin including a filler formed in a circular or spherical shape having a size of 5 mu m or less.
제1항에 있어서, 상기 제1 방열층은
실리콘(silicon) 계열, 에폭시(epoxy) 및 우레탄(urethane) 계열 중 적어도 하나와 알루미나를 포함하는 방열 수지에 의해 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The heat sink according to claim 1, wherein the first heat-
Wherein the heat dissipation semiconductor element package is formed of a heat dissipation resin including alumina and at least one of silicon, epoxy, and urethane series.
제6항에 있어서, 상기 제1 방열층은
50% ~ 60%의 비율로 상기 알루미나를 포함하는 방열 수지로 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The method of claim 6, wherein the first heat-
Is formed of a heat radiation resin containing the alumina in a ratio of 50% to 60%.
제1항에 있어서, 상기 제1 방열층은
디스팬싱(dispensing) 또는 스퀴지 프린팅(squeegee printing) 방식으로 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The heat sink according to claim 1, wherein the first heat-
Wherein the heat sink is formed by a dispensing method or a squeegee printing method.
제1항에 있어서, 상기 방열 수지 유입 홀은
300㎛ ~ 600㎛의 크기로 형성되는 것을 특징으로 하는 방열 반도체 소자 패키지.
The heat sink according to claim 1, wherein the heat dissipation resin inflow hole
Wherein the heat dissipation semiconductor device package is formed to have a size of 300 mu m to 600 mu m.
방열 수지 유입 홀을 포함하고 그 일면에 형성된 전극 패턴을 포함하는 베이스부를 형성하는 단계;
상기 베이스부 상에 반도체 소자를 배치하는 단계; 및
상기 방열 수지 유입 홀을 통해 유입된 방열 수지로 상기 반도체 소자의 일부에 제1 방열층을 형성하는 단계를 포함하는 방열 반도체 소자 패키지 방법.
Forming a base portion including a heat dissipation resin inlet hole and including an electrode pattern formed on one surface thereof;
Disposing a semiconductor element on the base portion; And
And forming a first heat dissipation layer on a part of the semiconductor element with the heat dissipation resin flowing through the heat dissipation resin inflow hole.
제9항에 있어서,
상기 반도체 소자의 일부에 제2 방열층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방열 반도체 소자 패키지 방법
10. The method of claim 9,
Further comprising forming a second heat dissipation layer on a part of the semiconductor device
제9항에 있어서,
상기 방열 수지를 125℃ ~ 170℃의 온도로 큐어링 하는 단계를 더 포함하는 것을 특징으로 하는 방열 반도체 소자 패키지 제조 방법.

10. The method of claim 9,
And curing the heat-dissipating resin to a temperature of 125 ° C to 170 ° C.

KR1020150036774A 2015-03-17 2015-03-17 Heat releasing semiconductor package and method of packaging the same KR101670392B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150036774A KR101670392B1 (en) 2015-03-17 2015-03-17 Heat releasing semiconductor package and method of packaging the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150036774A KR101670392B1 (en) 2015-03-17 2015-03-17 Heat releasing semiconductor package and method of packaging the same

Publications (2)

Publication Number Publication Date
KR20160112065A true KR20160112065A (en) 2016-09-28
KR101670392B1 KR101670392B1 (en) 2016-10-31

Family

ID=57101358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150036774A KR101670392B1 (en) 2015-03-17 2015-03-17 Heat releasing semiconductor package and method of packaging the same

Country Status (1)

Country Link
KR (1) KR101670392B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056801A (en) 1999-02-26 2000-09-15 구자홍 A radiant heating structure for a semiconductor package
KR101214292B1 (en) 2009-06-16 2012-12-20 김성진 Heat Releasing Semiconductor Package, Method for manufacturing the same and Display Apparatus including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187131A (en) * 2007-01-31 2008-08-14 Shindo Denshi Kogyo Kk Semiconductor device and its manufacturing method
KR101294972B1 (en) * 2011-06-13 2013-08-09 주식회사 포스코 Solar cell having excellent stability at high temperature
KR101461197B1 (en) * 2013-08-01 2014-11-21 주식회사 루셈 COF Type Semiconductor Chip Package with Heat-Radiation Construction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056801A (en) 1999-02-26 2000-09-15 구자홍 A radiant heating structure for a semiconductor package
KR101214292B1 (en) 2009-06-16 2012-12-20 김성진 Heat Releasing Semiconductor Package, Method for manufacturing the same and Display Apparatus including the same

Also Published As

Publication number Publication date
KR101670392B1 (en) 2016-10-31

Similar Documents

Publication Publication Date Title
US9332649B2 (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
US7911050B2 (en) Semiconductor device and method for manufacturing the same
KR20160031572A (en) Heat releasing semiconductor package and method for manufacturing the same
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20090008771A1 (en) Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel
KR101566593B1 (en) Semiconductor package
US10772207B2 (en) Flexible semiconductor package and method for fabricating the same
US10314172B2 (en) Flexible substrate and display device
US20110267320A1 (en) Flexible device and fabricating method thereof
JP2008205142A (en) Wiring board for cof, manufacturing method thereof and semiconductor device
US20160143150A1 (en) Method of manufacturing a flexible printed circuit board including a solder resist layer
JP2007317861A (en) Multilayered printed board, and liquid crystal display
WO2017022221A1 (en) Heat dissipating structure and electronic apparatus
JP4983386B2 (en) COF wiring board
US8922542B2 (en) Chip-on-film package and display device having the same
KR20100029629A (en) Tape package having adhesive layer for heat sink and display device with the same
KR101670392B1 (en) Heat releasing semiconductor package and method of packaging the same
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
JP2007108386A (en) Display device
TWI463613B (en) Integrated circuit package system with heat sink spacer structures
JP2006100687A (en) Packaging structure of light-emitting diode
KR20050050857A (en) Plasma display apparatus and tcp and method for thereof
KR101908673B1 (en) Dissipation Sheet for Manufacturing Unit Chip Part Having Heat Dissipation Sheet, Method for Manufacturing Heat Dissipation Sheet and In-Situ Method for Manufacturing Unit Chip Part Having Heat Dissipation Sheet
KR102308384B1 (en) Heat releasing semiconductor package and method for manufacturing the same
KR101279469B1 (en) Cof package having improved heat dissipation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4