KR20160108784A - Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same - Google Patents

Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
KR20160108784A
KR20160108784A KR1020150031876A KR20150031876A KR20160108784A KR 20160108784 A KR20160108784 A KR 20160108784A KR 1020150031876 A KR1020150031876 A KR 1020150031876A KR 20150031876 A KR20150031876 A KR 20150031876A KR 20160108784 A KR20160108784 A KR 20160108784A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
manganese
ruthenium
substrate
layer
Prior art date
Application number
KR1020150031876A
Other languages
Korean (ko)
Other versions
KR102279757B1 (en
Inventor
이정엽
김상덕
염승진
김수현
이현정
Original Assignee
에스케이하이닉스 주식회사
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 영남대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150031876A priority Critical patent/KR102279757B1/en
Publication of KR20160108784A publication Critical patent/KR20160108784A/en
Application granted granted Critical
Publication of KR102279757B1 publication Critical patent/KR102279757B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The present invention relates to a method for forming a diffusion barrier film for a metal wire of a semiconductor device by alternately depositing ruthenium (Ru) and manganese (Mn). In addition, the present invention relates to a metal wire of a semiconductor device including a diffusion barrier film and a manufacturing method thereof. The method for forming a diffusion barrier film includes the steps of: (a) depositing Ru a plurality of times; and (b) depositing Mn at least once. The number of the deposition of Ru in the step (a) is greater than the number of the deposition of Mn in the step (b), and the step (a) and the step (b) are repeated a plurality of times.

Description

확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법{METHOD FOR FORMING DIFFUSION BARRIER FILM, METAL LINE COMPRISING SAID DIFFUSION BARRIER FILM IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming a diffusion barrier film, a method of forming a diffusion barrier film, a metal wiring of a semiconductor device including the diffusion barrier film,

본 발명은 루테늄과 망간을 교대로 증착시켜 반도체 소자의 금속 배선용 확산 방지막을 형성하는 방법에 관한 것이다. 또한, 본 발명은 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선과 이의 제조 방법에 관한 것이다.
The present invention relates to a method of forming a diffusion preventing film for metal wiring of a semiconductor device by alternately depositing ruthenium and manganese. The present invention also relates to a metal wiring of a semiconductor device including the diffusion preventing film and a manufacturing method thereof.

반도체 소자의 고집적화 추세에 따라 디자인 룰(design rule)이 감소되고, 이에 따라 배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있다. 금속 배선 소재로는 전기 전도도가 우수한 알루미늄(Al)이 주로 이용되어 왔으며, 최근에는 전기 전도도가 우수하고 저항이 낮아 고속 동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)가 금속 배선 소재로 널리 사용되고 있다. Design rules are reduced according to the trend of high integration of semiconductor devices, and thus the degree of difficulty and importance of processes for forming wiring and contact plugs are increasing. Aluminum (Al), which has excellent electrical conductivity, has been mainly used as a metal wiring material. Copper (Cu), which can solve the RC signal delay problem in high-speed operation devices due to its excellent electric conductivity and low resistance, Widely used.

다만, 금속 배선 소재로 구리를 사용하는 경우, 절연막을 통해 기판으로 구리가 확산될 수 있다. 이는 불순물로 작용하여 누설 전류를 유발할 수 있으므로, 구리를 포함하는 금속 배선층과 절연막의 접촉 계면에 확산 방지막을 형성할 필요가 있다.
However, when copper is used as the metal wiring material, copper may be diffused into the substrate through the insulating film. It may act as an impurity and cause a leakage current. Therefore, it is necessary to form a diffusion preventing film at the contact interface between the metal wiring layer including copper and the insulating film.

본 발명은 원자층 증착법에 의해 루테늄과 망간을 교대로 증착시켜 구리의 확산 방지 특성이 향상된 반도체 소자의 금속 배선용 확산 방지막을 제공하는 것을 목적으로 한다.Disclosed is a diffusion preventive film for a metal wiring of a semiconductor device in which ruthenium and manganese are alternately deposited by an atomic layer deposition method to improve diffusion prevention characteristics of copper.

또한, 본 발명은 원자층 증착법에 의해 루테늄과 망간을 교대로 증착시켜 형성된 형성된 확산 방지막 상에 금속 배선용 금속을 직접 도금하여 금속 배선 제조 공정을 단순화하는 것을 또 다른 목적으로 한다.
It is another object of the present invention to simplify the metal wiring manufacturing process by directly plating the metal for metal wiring on the formed diffusion preventing film formed by alternately depositing ruthenium and manganese by atomic layer deposition.

본 발명의 일 측면에 따르면, a) 루테늄(Ru)을 복수회 반복하여 증착하는 단계 및 b) 망간(Mn)을 적어도 1회 증착하는 단계를 포함하되, 상기 단계 a)에서 루테늄(Ru)의 증착 횟수는 상기 단계 b)에서 망간(Mn)의 증착 횟수보다 많으며, 상기 단계 a) 및 단계 b)는 복수회 반복되는 확산 방지막의 형성 방법이 제공될 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising the steps of: a) repeatedly depositing ruthenium (Ru) a plurality of times, and b) depositing manganese Mn at least once, wherein ruthenium The number of depositions is greater than the number of depositions of manganese (Mn) in step b), and the steps a) and b) may be repeated a plurality of times to form a diffusion barrier layer.

여기서, 상기 망간(Mn)은 상기 루테늄(Ru)에 함입되어 합금을 형성할 수 있다.The manganese (Mn) may be incorporated into the ruthenium (Ru) to form an alloy.

여기서, 상기 합금은 나노결정질(nanocrystalline)의 비-주상형(non-columnar) 결정 구조를 가지는 루테늄-망간(Ru-Mn) 합금일 수 있다.Here, the alloy may be a ruthenium-manganese (Ru-Mn) alloy having a non-columnar crystal structure of nanocrystalline.

여기서, 상기 단계 a) 및 단계 b)는 원자층 증착법을 통해 수행될 수 있다.Here, steps a) and b) may be performed by atomic layer deposition.

본 발명의 다른 측면에 따르면, 상기 확산 방지막의 형성 방법을 통해 기판 상에 확산 방지막을 형성하는 단계; 기판 상에 형성된 확산 방지막을 어닐링하는 단계; 및 어닐링된 확산 방지막 상에 금속 배선층을 형성하는 단계;를 포함하는 반도체 소자의 금속 배선의 제조 방법이 제공될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a diffusion barrier layer on a substrate through a method of forming the diffusion barrier layer; Annealing the diffusion prevention film formed on the substrate; And forming a metal interconnection layer on the annealed diffusion preventing film.

여기서, 상기 어닐링은 350 ℃ 내지 550 ℃의 범위 내에서 수행될 수 있다.Here, the annealing may be performed within a range of 350 ° C to 550 ° C.

여기서, 상기 어닐링을 통해 상기 기판과 상기 확산 방지막의 접촉 계면에 망간 산화물이 형성될 수 있다.Here, manganese oxide may be formed at the contact interface between the substrate and the diffusion barrier layer through the annealing.

여기서, 상기 기판이 실리콘 기판인 경우, 상기 망간 산화물은 실리콘-망간 산화물(MnxSiOy)일 수 있다.Here, when the substrate is a silicon substrate, the manganese oxide may be a silicon-manganese oxide (Mn x SiO y ).

여기서, 상기 금속 배선층은 상기 확산 방지막을 시드(seed)층으로 하여 전해 도금될 수 있다.Here, the metal wiring layer may be electroplated using the diffusion barrier layer as a seed layer.

여기서, 상기 금속 배선층은 구리를 포함할 수 있다.Here, the metal wiring layer may include copper.

본 발명의 또 다른 측면에 따르면, 기판 상에 상기 확산 방지막의 형성 방법을 통해 형성된 확산 방지막과 상기 확산 방지막 상에 전해 도금된 금속 배선층을 포함하고, 상기 기판과 상기 확산 방지막의 접촉 계면에 망간 산화물이 형성된 반도체 소자의 금속 배선이 제공될 수 있다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a diffusion prevention layer formed on a substrate by a method of forming the diffusion barrier layer; and a metal wiring layer formed on the diffusion barrier layer by electrolytic plating, A metal wiring of the semiconductor element in which the semiconductor element is formed can be provided.

여기서, 상기 망간 산화물은 상기 확산 방지막의 어닐링을 통해 형성될 수 있다.Here, the manganese oxide may be formed through annealing of the diffusion barrier layer.

여기서, 상기 기판이 실리콘 기판인 경우, 상기 망간 산화물은 실리콘-망간 산화물(MnxSiOy)일 수 있다.Here, when the substrate is a silicon substrate, the manganese oxide may be a silicon-manganese oxide (Mn x SiO y ).

여기서, 상기 금속 배선층은 구리를 포함할 수 있다.
Here, the metal wiring layer may include copper.

본 발명에 따르면, 나노결정질(nanocrystal)의 비-주상형(non-columnar) 결정 구조를 가지는 루테늄-망간 합금 기반 확산 방지막을 형성시킴으로써, 금속 배선층을 형성하는 구리의 확산 방지 특성을 향상시킬 수 있다.According to the present invention, by forming a ruthenium-manganese alloy-based diffusion preventive film having a non-columnar crystal structure of nanocrystal, it is possible to improve the diffusion preventing property of copper forming the metal interconnection layer .

또한, 본 발명에 따르면, 확산 방지막의 망간이 어닐링을 통해 기판으로 확산되어 자가-형성(self-forming) 확산 방지막을 형성할 수 있어 확산 방지 특성을 더욱 향상시킬 수 있다. 게다가, 상기 확산 방지막 상에 별도의 시드층을 형성할 필요 없이 직접적으로 금속 배선층을 형성하는 것이 가능하므로 반도체 소자의 금속 배선 제조 공정을 단순화할 수 있다.
In addition, according to the present invention, manganese of the diffusion preventing film can be diffused into the substrate through annealing to form a self-forming diffusion preventing film, thereby further improving the diffusion preventing property. In addition, since it is possible to directly form the metal wiring layer without forming a separate seed layer on the diffusion prevention film, the metal wiring manufacturing process of the semiconductor device can be simplified.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 확산 방지막을 포함하는 반도체 소자의 금속 배선을 제조하는 과정을 단면도로서 개략적으로 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 확산 방지막을 형성하는 원자층 증착법의 플로우 다이어그램을 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 확산 방지막의 결정 구조의 XRD 분석 결과를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 확산 방지막의 망간(Mn) 함량에 따른 저항의 변화를 나타낸 것이다.
도 9는 본 발명의 일 실시예에 따른 확산 방지막의 어닐링 처리 온도에 따른 저항의 변화를 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 확산 방지막의 어닐링 처리 후 결정 구조의 XRD 분석 결과를 나타낸 것이다.FIGS. 1 to 5 are sectional views schematically illustrating a process of fabricating a metal wiring of a semiconductor device including a diffusion prevention film according to an embodiment of the present invention. Referring to FIG.
6 is a flow diagram of an atomic layer deposition method for forming a diffusion prevention film according to an embodiment of the present invention.
FIG. 7 shows the XRD analysis results of the crystal structure of the diffusion preventing layer according to an embodiment of the present invention.
8 is a graph showing changes in resistance according to manganese (Mn) content of a diffusion preventing film according to an embodiment of the present invention.
9 is a graph showing a change in resistance according to an annealing treatment temperature of a diffusion barrier layer according to an embodiment of the present invention.
10 shows XRD analysis results of a crystal structure after annealing treatment of a diffusion preventing film according to an embodiment of the present invention.

본 발명을 더 쉽게 이해하기 위해 편의상 특정 용어를 본원에 정의한다. 본원에서 달리 정의하지 않는 한, 본 발명에 사용된 과학 용어 및 기술 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미를 가질 것이다. 또한, 문맥상 특별히 지정하지 않는 한, 단수 형태의 용어는 그것의 복수 형태도 포함하는 것이며, 복수 형태의 용어는 그것의 단수 형태도 포함하는 것으로 이해되어야 한다.
Certain terms are hereby defined for convenience in order to facilitate a better understanding of the present invention. Unless otherwise defined herein, scientific and technical terms used in the present invention shall have the meanings commonly understood by one of ordinary skill in the art. Also, unless the context clearly indicates otherwise, the singular form of the term also includes plural forms thereof, and plural forms of the term should be understood as including its singular form.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명하도록 한다.
Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

상술한 바와 같이, 근래의 반도체장치의 고집적화, 고속화에 따라 종래의 알루미늄 배선에 비해 낮은 저항을 가지는 구리 배선이 활발히 사용되고 있다. 다만, 금속 배선 소재로 구리를 사용하는 경우, 절연막을 통해 기판으로 구리가 확산될 수 있으며, 이 때 불순물로 작용하여 누설 전류를 유발할 수 있다. 또한, 반대로 기판 및/또는 절연막으로부터 산소가 구리로 확산되어 구리의 전기적 전도성을 감소시킬 수도 있다.As described above, copper interconnects having lower resistance than those of conventional aluminum interconnects are actively used due to high integration and high speed of semiconductor devices in recent years. However, when copper is used as the metal wiring material, copper may diffuse into the substrate through the insulating film, and at this time, it may act as an impurity and cause a leakage current. Conversely, oxygen may diffuse to copper from the substrate and / or the insulating film to reduce the electrical conductivity of copper.

따라서, 구리를 포함하는 금속 배선층과 절연막의 접촉 계면에 확산 방지막을 형성할 필요가 있다.Therefore, it is necessary to form a diffusion preventing film at the contact interface between the metal wiring layer including copper and the insulating film.

이러한 확산 방지막을 형성하는 방법으로서, 분자 빔 성장법(Molecular Beam Epitaxy, MBE), 화학 기상 증착법(Chemical Vapor Deposition, CVD), 물리 기상 증착법(Physical Vapor Deposition, PVD) 등을 이용한 방법들이 연구되고 있다. As a method of forming such a diffusion preventing film, methods using molecular beam epitaxy (MBE), chemical vapor deposition (CVD), physical vapor deposition (PVD), etc. have been studied .

또한, 최근 반도체 소자의 소량화에 따라 디자인 룰이 감소됨에 따라, 저온 공정, 정밀한 두께 제어, 박막의 균일성 및 도포성을 만족시키기는 증착 방법으로 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따르는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 박막 형성 방법이 연구되고 있다.In recent years, as the design rule has been reduced in accordance with the reduction in the size of semiconductor devices, the self-limiting surface reaction mechanism (self-limiting surface reaction mechanism) has been used as a deposition method to satisfy the low temperature process, precise thickness control, ) Have been investigated using atomic layer deposition (ALD).

본 발명의 일 측면에 따르면 원자층 증착법(ALD)을 이용한 확산 방지막, 보다 상세하게는 반도체 소자의 금속 배선용 확산 방지막을 형성하는 방법이 제공될 수 있다.According to an aspect of the present invention, there can be provided a diffusion preventing film using atomic layer deposition (ALD), and more particularly, a method of forming a diffusion preventing film for metal wiring of a semiconductor device.

본 발명의 일 실시예에 따라 기판 상에 반도체 소자의 금속 배선용 확산 방지막을 형성하고, 나아가 반도체 소자의 금속 배선을 제조하는 예시적인 방법을 설명하기 위해 도 1 내지 도 6을 참조한다.
Reference is made to Figs. 1 to 6 to describe an exemplary method of forming a diffusion prevention film for metal wiring of a semiconductor element on a substrate according to an embodiment of the present invention, and further manufacturing a metal wiring of the semiconductor element.

여기서, 도 1 내지 도 5는 반도체 소자의 금속 배선이 제조되는 각 단계별 단면도를 나타낸 것이다.
Here, FIGS. 1 to 5 are cross-sectional views illustrating the steps of manufacturing the metal wiring of the semiconductor device.

도 1을 참조하면, 기판(10) 상에 제1 절연막(11)이 형성되고, 제1 절연막(11) 사이에 제1 배선층(12)이 형성된다. 또한, 제1 절연막(11)과 제1 배선층(12) 상에 제2 절연막(13)이 형성되며, 제2 절연막(13)에 제1 배선층(12)과 접하는 비아(via) (14)와 트랜치(trench) (15)가 형성된다.Referring to FIG. 1, a first insulating layer 11 is formed on a substrate 10, and a first wiring layer 12 is formed between first insulating layers 11. A second insulating layer 13 is formed on the first insulating layer 11 and the first wiring layer 12. A via 14 is formed in the second insulating layer 13 in contact with the first wiring layer 12, A trench 15 is formed.

기판(10)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)을 포함할 수 있다. The substrate 10 may comprise a semiconductor material, such as a Group IV semiconductor, a Group III-V compound semiconductor, or a Group II-VI oxide semiconductor. For example, the IV group semiconductor may include silicon (Si), germanium (Ge), or silicon-germanium (SiGe).

기판(10)은 벌크 웨이퍼(bulk wafer) 또는 에피텍셜(epitaxial)층으로 제공될 수도 있다. 또한, 상기 기판(10)은 SOI (Silicon On Insulator) 기판일 수 있다. 상기 기판(10) 상의 하부에는 반도체 소자가 형성되어 있을 수 있다.The substrate 10 may be provided as a bulk wafer or an epitaxial layer. In addition, the substrate 10 may be a SOI (Silicon On Insulator) substrate. A semiconductor device may be formed on the lower surface of the substrate 10.

제1 절연막(11) 및 제2 절연막(13)은 저유전(low-k) 물질로 형성될 수 있다. 여기서, 저유전 물질은 약 4 미만의 유전 상수(dielectric constant)를 가질 수 있다. 저유전 물질은 예를 들어, 실리콘 탄화물(SiC), 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물일 수 있다. 또는, HSQ (Hydrogen silesquioxane), FSG (Fluorinated Silicate Glass), MSQ (Methyl SilsesQuioxane) 및 HOSP(Organo Siloxane Polymer; 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 도핑된 산화물, SiLK (Silica Low-K; 미합중국 Dow Chemical Company에 의해 제조 판매되는 상표명), BCB (BenzoCycloButene), 및 FLARE (미합중국AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 유기물, 또는 에어로겔(aerogel)과 같은 다공성 물질을 포함할 수 있다.The first insulating film 11 and the second insulating film 13 may be formed of a low-k material. Here, the low dielectric material may have a dielectric constant of less than about 4. Low-k material may be, for example, silicon carbide (SiC), silicon oxide (SiO 2), fluorine-containing silicon oxide (SiOF) or fluorine-containing oxide. Or doped oxides such as HSQ (Hydrogen silesquioxane), FSG (Fluorinated Silicate Glass), MSQ (Methyl Silsesquioxane) and HOSP (Organo Siloxane Polymer, manufactured and sold by the United States AlliedSignal Inc.), SiLK (Trade names manufactured and sold by the US Dow Chemical Company), BCB (BenzoCycloButene), and FLARE (trademarks manufactured and sold by AlliedSignal Inc., United States), or porous materials such as aerogels .

제1 배선층(12)은 하부 배선층을 나타내는 것으로, 도전성 물질을 포함할 수 있다. 제1 배선층(12)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C)로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 금속 합금, 전도성 금속 산화물, 전도성 고분자 재료, 전도성 복합 재료 중 어느 하나를 포함할 수 있다. 제1 배선층(12)은 전해 도금법(electroplating), PVD 또는 CVD 방식을 이용하여 증착되어 형성될 수 있다.The first wiring layer 12 represents a lower wiring layer and may include a conductive material. The first wiring layer 12 may be formed of at least one selected from the group consisting of copper (Cu), aluminum (Al), nickel (Ni), silver (Ag), gold (Au), platinum (Pt), tin ), At least one metal selected from the group consisting of Cr, Pd, In, Z, and C, a metal alloy, a conductive metal oxide, Or the like. The first wiring layer 12 may be formed by electroplating, PVD or CVD.

비아(14) 및 트랜치(15)는 제2 절연막(13)이 적층된 후, 식각 공정에 의해 형성될 수 있다. 여기서, 듀얼 다마신(dual damascene) 공정에 의하여 비아 퍼스트(via first) 방식으로 비아(14)가 먼저 형성되거나 또는 라인 퍼스트(line first) 방식으로 트랜치(15)가 먼저 형성될 수 있다. 예를 들어, 라인 퍼스트 방식의 경우, 포토레지스트층을 형성하여 패터닝한 후, 식각을 통해 트랜치(15)를 형성하고 다시 패터닝과 식각 공정을 수행하여 비아(14)를 형성한다.
The via 14 and the trench 15 may be formed by an etching process after the second insulating film 13 is deposited. Here, the via 14 may be formed first in a via first manner by a dual damascene process, or the trench 15 may be formed first in a line first manner. For example, in the case of the line-first method, a photoresist layer is formed and patterned, then a trench 15 is formed through etching, and patterning and etching are performed again to form the via 14.

도 2를 참조하면, 비아(14) 및 트랜치(15)가 형성된 제2 절연막(13) 상에 원자층 증착법에 의해 확산 방지막(20)이 형성된다. Referring to FIG. 2, a diffusion barrier layer 20 is formed on the second insulating layer 13 having the via 14 and the trench 15 by atomic layer deposition.

일반적으로 반도체 소자의 금속 배선을 위한 확산 방지막은 스퍼터링(sputtering) 방식으로 증착된 탄탈륨(Ta) 계열의 막을 사용한다. 스퍼터링 방식으로 형성된 확산 방지막은 균일한 스텝 커버리지(step coverage) 특성의 확보가 어렵기 때문에 반도체 소자의 고집적화에 따른 확산 방지막의 두께 감소의 요구를 만족시키는데 어려움이 있다. In general, a diffusion barrier layer for a metal wiring of a semiconductor device uses a tantalum (Ta) series film deposited by a sputtering method. It is difficult to satisfy the requirement of reducing the thickness of the diffusion barrier layer due to the high integration of the semiconductor device because it is difficult to ensure the uniform step coverage characteristic of the diffusion barrier layer formed by the sputtering method.

또한, 화학 증착법(chemical vapor deposition)에 의한 경우 전구체 개발이 미흡하여 저항이 증가되는 단점이 있어, 고집적 고성능 소자의 구현을 위해서는 개선책이 필요하다. In addition, chemical vapor deposition (CVD) has a disadvantage in that resistance is increased due to insufficient development of a precursor. Therefore, a remedy is needed to realize a highly integrated high performance device.

반면, 본 발명의 일 실시예에 따르면, 원자층 증착법에 의해 확산 방지막을 형성하므로, 높은 종횡비(aspect ratio)의 패턴을 보유함과 동시에 우수한 균일성을 가지는 박막의 증착이 가능하다.On the other hand, according to one embodiment of the present invention, since the diffusion barrier layer is formed by the atomic layer deposition method, deposition of a thin film having a high aspect ratio pattern and excellent uniformity is possible.

본 발명의 일 실시예에 따른 확산 방지막(20)은 루테늄(Ru) 및 망간(Mn)을 포함하며, 보다 구체적으로 확산 방지막(20)은 망간(Mn) 루테늄(Ru)에 함입되어 형성된 합금을 포함한다. The diffusion preventing film 20 according to an embodiment of the present invention includes ruthenium Ru and manganese Mn. More specifically, the diffusion preventing film 20 includes an alloy formed by being embedded in manganese (Mn) ruthenium Ru .

또한, 바람직하게는 확산 방지막(20)은 나노결정질(nanocrystalline)의 비-주상형(non-columnar) 결정 구조를 가지는 루테늄-망간(Ru-Mn) 합금으로 이루어질 수 있다.
Also, preferably, the diffusion barrier layer 20 may be made of a ruthenium-manganese (Ru-Mn) alloy having a non-columnar crystal structure of nanocrystalline.

본 발명의 일 실시예에 따라 확산 방지막(20)이 형성되는 증착 사이클은 도 6에 보다 상세하게 도시되어 있다.The deposition cycle in which the diffusion barrier layer 20 is formed according to one embodiment of the present invention is shown in more detail in FIG.

도 6을 참조하면, 본 발명의 일 실시예에 따른 확산 방지막(20)의 증착 단계는, a) 루테늄(Ru)을 복수회(N1) 반복하여 증착하는 단계(S10); 및 b) 망간(Mn)을 적어도 1회(N2) 증착하는 단계(S20);를 포함하며, 이 때, 상기 단계 a)와 단계 b)는 하나의 증착 사이클을 이루며, 확산 방지막(20)은 상기 증착 사이클이 복수회 반복되어 형성된다.Referring to FIG. 6, the step of depositing the diffusion barrier layer 20 according to an embodiment of the present invention includes the steps of: (a) repeating (S10) ruthenium (Ru) a plurality of times (N1); And b) depositing manganese (Mn) at least once (N2), wherein step a) and b) form one deposition cycle, wherein the diffusion barrier (20) The deposition cycle is repeated a plurality of times.

루테늄(Ru) 증착 단계(S10) 및 망간(Mn) 증착 단계(S20) 각각은 소스 가스의 주입 및 반응 가스의 주입의 순서로 구성되며, 각 주입 단계 후에 상기 소스 가스 및 반응 가스를 퍼지하는 단계에 퍼지 가스가 주입될 수 있다. 이 외에, 챔버 내의 압력을 조절하기 위해 불활성 가스를 공급할 수 있다. 이 경우, 불활성 가스는 퍼지 가스와 동일한 가스를 사용할 수 있다. 상기 가스들은 챔버 내로 주입되어 기판 상에 분사된다. 챔버 내의 증착 온도는 약 150 ℃ 내지 350 ℃이며, 증착 압력은 약 0.1 Torr 내지 상압일 수 있다.Each of the ruthenium (Ru) deposition step S10 and the manganese (Mn) deposition step S20 is performed in the order of injection of a source gas and injection of a reaction gas, and purging the source gas and the reaction gas after each injection step A purge gas can be injected into the chamber. In addition, an inert gas may be supplied to adjust the pressure in the chamber. In this case, the same gas as the purge gas can be used as the inert gas. The gases are injected into the chamber and sprayed onto the substrate. The deposition temperature in the chamber may be about 150 캜 to 350 캜, and the deposition pressure may be about 0.1 Torr to atmospheric pressure.

소스 가스의 주입에 앞서, 예비 세정(precleaning) 공정을 실시하여 식각 잔류물 또는 표면 불순물을 제거할 수 있다. 예를 들어, 상기 확산 방지막(20)이 형성되는 기판 상의 하부 구조가 구리층인 경우, 표면에 잔존하는 Cu-O를 제거할 수 있다. 상기 예비 세정 공정은 아르곤(Ar) 스퍼터링을 이용한 세정, 반응성(reactive) 세정 또는 암모니아(NH3)를 이용한 습식 공정을 이용할 수 있다.Prior to the implantation of the source gas, a precleaning process may be performed to remove etch residues or surface impurities. For example, if the underlying structure on the substrate on which the diffusion barrier layer 20 is formed is a copper layer, Cu-O remaining on the surface can be removed. The preliminary cleaning process may be a cleaning process using argon (Ar) sputtering, a reactive cleaning, or a wet process using ammonia (NH 3 ).

상기 루테늄(Ru) 증착 단계(S10)는 루테늄(Ru) 소스 주입 단계로부터 시작된다. 상기 루테늄(Ru) 소스는 루테늄(Ru) 전구체로서 C16H22Ru((6-1-isopropyl-4-methylbenzene)(4-cyclohexa-1,3-diene)ruthenium)을 포함할 수 있다. 이 외에도 Ru(EtCp)2, (C6H5)Ru(CO)3, Ru(OD)3, Ru(Cp)2, RuO4 또는 Rh(thd)3 등과 같은 루테늄(Ru) 전구체를 사용할 수 있다. 루테늄(Ru) 전구체가 기체 상(gas phage)으로 존재하는 경우는 그대로 공급이 가능하나, 고체 또는 액체 상인 경우 불활성 가스를 캐리어(carrier) 가스로 이용하여 챔버 내에 공급하는 것이 바람직하다. 상기 루테늄(Ru) 소스는 챔버 내로 약 1초 내지 약 30초 동안 공급될 수 있다.The ruthenium (Ru) deposition step S10 starts from a ruthenium (Ru) source implantation step. The ruthenium (Ru) source may include a C 16 H 22 Ru ((6-1 -isopropyl-4-methylbenzene) (4-cyclohexa-1,3-diene) ruthenium) as ruthenium (Ru) precursor. In addition, Ru (EtCp) 2, (C 6 H 5) Ru (CO) 3, Ru (OD) 3, Ru (Cp) 2, RuO 4 , or to use ruthenium (Ru) precursor such as Rh (thd) 3 have. When the ruthenium (Ru) precursor exists in a gas phase, it can be supplied as it is. In the case of a solid or liquid phase, it is preferable to use an inert gas as a carrier gas in the chamber. The ruthenium (Ru) source may be supplied into the chamber for about 1 second to about 30 seconds.

다음으로, 상기 루테늄(Ru) 소스를 퍼지하는 단계가 수행된다. 이를 통해, 잔존하는 부산물 및 흡착되지 않은 루테늄(Ru) 전구체를 제거할 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스는 챔버 내로 약 10 초 동안 공급될 수 있다.Next, the step of purging the ruthenium (Ru) source is performed. As a result, residual byproducts and unadsorbed ruthenium (Ru) precursors can be removed. As the purge gas, argon (Ar), helium (He), nitrogen (N 2 ) gas or the like can be used. The purge gas may be supplied into the chamber for about 10 seconds.

이어서, 제1 반응 가스를 주입하는 단계가 수행된다. 상기 제1 반응 가스는 기판 상에 흡착된 루테늄(Ru) 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 산소(O2)를 포함할 수 있다. 또한, 상기 제1 반응 가스는 수소(H2) 또는 암모니아(NH3)를 포함할 수 있다.Subsequently, a step of injecting the first reaction gas is performed. The first reaction gas is for supporting the nucleation of a ruthenium (Ru) precursor adsorbed on the substrate, and may include oxygen (O 2 ). Also, the first reaction gas may include hydrogen (H 2 ) or ammonia (NH 3 ).

마지막으로, 상기 제1 반응 가스를 퍼지하는 단계가 수행되며, 상기 단계는 루테늄(Ru) 소스를 퍼지하는 단계와 유사하게 수행될 수 있다.Finally, a step of purging the first reaction gas is performed, which may be performed similarly to purging the ruthenium (Ru) source.

루테늄(Ru)은 구리(Cu)와의 접착성이 우수하고 고용체 형성이 어려워 전해 도금을 이용한 금속 배선, 특히 구리 배선 제조 공정에서 시드(seed)층으로 사용될 수 있다. 다만, 루테늄(Ru)은 다결정질(polycrystalline)의 주상형(columnar) 결정 구조를 가지기 때문에 이 자체로서 적합한 확산 방지막을 형성하기 어렵다. 따라서, 별도의 확산 방지막을 형성하지 않은 경우, 절연막을 통해 기판으로 구리가 확산될 수 있다. 이는 불순물로 작용하여 누설 전류를 유발할 수 있으므로, 구리를 포함하는 금속 배선층과 절연막의 접촉 계면에 별도의 확산 방지막을 형성할 필요가 있다.Ruthenium (Ru) is excellent in adhesion with copper (Cu) and hardly forms a solid solution, and can be used as a seed layer in metal wiring using electrolytic plating, especially copper wiring manufacturing process. However, since ruthenium (Ru) has a columnar crystal structure of polycrystalline, it is difficult to form a diffusion barrier film suitable for itself. Therefore, when an additional diffusion barrier film is not formed, copper can be diffused into the substrate through the insulating film. It may act as an impurity and cause a leakage current. Therefore, it is necessary to form a separate diffusion prevention film at the contact interface between the metal wiring layer including copper and the insulating film.

이에 따라, 본 발명에서는 루테늄(Ru)과 망간(Mn)을 교대로 증착시켜 루테늄(Ru)에 망간(Mn)이 함입되어 형성된 합금을 확산 방지막으로서 이용한다.Accordingly, in the present invention, ruthenium (Ru) and manganese (Mn) are alternately deposited to use an alloy formed by incorporating manganese (Mn) in ruthenium (Ru) as a diffusion barrier layer.

루테늄(Ru)과의 교대 증착을 위한 망간(Mn) 증착 단계(S20)는 망간(Mn) 소스 주입 단계로부터 시작된다. 상기 망간(Mn) 소스로 Mn(iPr2DAD (diazadiene))2), Bis(ethylcyclopentadienyl)manganese-　Mn(thd)3 (thd=2, 2, 6, 6-tetramethylheptane-3, 5-dione), Mn(EtCp)2, Bis(N, N'-diisopropylpentylamidinato)-Mn(II), Methylcyclopentadienylmanganese(I) tricarbonyl 등과 같은 망간(Mn) 전구체를 사용할 수 있다.
The manganese (Mn) deposition step S20 for alternating deposition with ruthenium (Ru) starts from the manganese (Mn) source implantation step. Mn ( iPr2 DAD (diazadiene) 2 ), Bis (ethylcyclopentadienyl) manganese- Mn (thd) 3 (thd = 2,2,6,6-tetramethylheptane- (Mn) precursors such as EtCp 2, Bis (N, N'-diisopropylpentylamidinato) -Mn (II), Methylcyclopentadienylmanganese (I) tricarbonyl and the like.

다음으로, 상기 망간(Mn) 소스를 퍼지하는 단계가 수행된다. 이를 통해, 잔존하는 부산물 및 흡착되지 않은 루테늄(Mn) 전구체를 제거할 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스는 챔버 내로 약 10 초 동안 공급될 수 있다.Next, the step of purging the manganese (Mn) source is performed. Through this, residual byproducts and unadsorbed ruthenium (Mn) precursors can be removed. As the purge gas, argon (Ar), helium (He), nitrogen (N 2 ) gas or the like can be used. The purge gas may be supplied into the chamber for about 10 seconds.

이어서, 제2 반응 가스를 주입하는 단계가 수행된다. 상기 제2 반응 가스는 증착된 망간(Mn) 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 산소(O2)를 포함할 수 있다. 또한, 상기 제2 반응 가스는 수소(H2) 또는 암모니아(NH3)를 포함할 수 있다.Subsequently, the step of injecting the second reaction gas is carried out. The second reaction gas is for supporting the nucleation of the deposited manganese (Mn) precursor and may include oxygen (O 2 ). Also, the second reaction gas may include hydrogen (H 2 ) or ammonia (NH 3 ).

마지막으로, 상기 제2 반응 가스 및 반응 부산물을 제거하기 위해 퍼지 가스를 주입하는 단계가 수행되며, 상기 단계는 망간(Mn) 소스를 퍼지하는 단계와 유사하게 수행될 수 있다.Finally, a purge gas is injected to remove the second reaction gas and reaction by-products, and this step may be performed similarly to purging the manganese (Mn) source.

도 6을 참조하여 루테늄(Ru) 증착 단계(S10) 및 망간(Mn) 증착 단계(S20)에 대하여 추가적으로 설명하면, 루테늄(Ru) 증착 단계(S10)가 N1회 수행된 후, 망간(Mn) 증착 단계(S20)가 N2회 수행될 수 있다. 여기서, N1은 N2보다 크며, 예를 들어 N1과 N2의 비는 35:1, 35:2, 35:3, 35:4 또는 35:5일 수 있다. 6, the ruthenium (Ru) deposition step S10 and the manganese (Mn) deposition step S20 are further described. After the ruthenium (Ru) deposition step S10 is performed N1 times, The deposition step S20 may be performed N2 times. Here, N1 is greater than N2, for example, the ratio of N1 to N2 may be 35: 1, 35: 2, 35: 3, 35: 4 or 35: 5.

또한, 루테늄(Ru)을 복수회(N1) 반복하여 증착하는 단계(S10); 및 b) 망간(Mn)을 적어도 1회(N2) 증착하는 단계(S20)는 하나의 증착 사이클을 이루며, 상기 증착 사이클이 복수회 반복되어 최종적으로 확산 방지막을 형성한다.(S10) repeatedly depositing ruthenium (Ru) a plurality of times (N1); And b) depositing at least one time (N2) of manganese (Mn) (S20) forms one deposition cycle, and the deposition cycle is repeated a plurality of times to finally form a diffusion barrier.

여기서, N1과 N2의 횟수, N1과 N2의 비 또는 증착 사이클의 반복 회수는 형성되는 확산 방지막의 두께 및 특성 등에 따라 적절히 조절될 수 있다.
Here, the number of times of N1 and N2, the ratio of N1 and N2, or the number of repetition of the deposition cycle can be appropriately adjusted according to the thickness and characteristics of the formed diffusion preventing film and the like.

도 7은 본 발명의 일 실시예에 따라 형성된 확산 방지막(20)의 결정 구조의 XRD 분석 결과를 나타낸 그래프이다.7 is a graph showing the XRD analysis results of the crystal structure of the diffusion preventing film 20 formed according to an embodiment of the present invention.

분석에 사용된 확산 방지막(20)은 도 6을 참조하여 상술한 조건으로 제조되었다. 구체적으로, C16H22Ru((6-1-isopropyl-4-methylbenzene)(4-cyclohexa-1,3-diene)ruthenium)을 루테늄(Ru) 전구체로서 사용하며, Mn(iPr2DAD (diazadiene))2을 망간(Mn) 전구체로서 사용하고, 225 ℃의 증착 온도 및 0.5 Torr 압력 하에서 루테늄(Ru)과 망간(Mn)을 교대 증착하여 제조되었다. 이 때, 루테늄(Ru)의 증착 횟수는 35회이며, 망간(Mn)의 증착 횟수는 1회이고, 총 7회의 증착 사이클로 증착되었으며, 마지막 루테늄(Ru)을 35회 증착으로 마무리하였다. 망간(Mn)의 함량은 그래프에 기재된 수치로 조절되었다.
The diffusion preventing film 20 used in the analysis was prepared under the conditions described above with reference to Fig. Specifically, C 6 H 22 Ru (6-1-isopropyl-4-methylbenzene) (4-cyclohexa-1,3-diene) ruthenium is used as a ruthenium precursor, and Mn ( iPr 2 DAD (diazadiene) ) 2 was used as a manganese (Mn) precursor and ruthenium (Ru) and manganese (Mn) were alternately deposited at a deposition temperature of 225 ° C and a pressure of 0.5 Torr. At this time, the number of times of deposition of ruthenium (Ru) was 35, the number of times of deposition of manganese (Mn) was once, deposition was carried out in total of 7 times, and the final ruthenium (Ru) was finished by 35 times of deposition. The content of manganese (Mn) was adjusted to the values shown in the graph.

도 7을 참조하면, 망간(Mn)이 존재하지 않는 경우(Mn 0%), 루테늄(Ru) 막은 육방정계(hexagonal) 구조를 가지며, 이에 해당하는 결정면인 Ru(100), Ru(101), Ru(110) 및 Ru(103)면에서 상대적으로 강한 신호를 나타낸다.7, when a manganese (Mn) is not present (Mn 0%), the ruthenium (Ru) film has a hexagonal structure, and Ru (100), Ru (101) And exhibit a relatively strong signal on the Ru (110) and Ru (103) planes.

이 때, 망간(Mn)을 교대 증착함에 따라(망간(Mn)의 함량이 증가함에 따라), 루테늄(Ru) 막의 결정면에 해당하는 신호의 세기가 약해지는 것을 확인할 수 있으며, 이에 따라 루테늄(Ru) 막의 다결정질(polycrystalline) 결정 구조가 망간(Mn)과의 교대 증착에 따라 나노결정질(nanocrystalline) 결정 구조와 유사하게 변하는 것으로 해석할 수 있다.At this time, it can be seen that the intensity of the signal corresponding to the crystal plane of the ruthenium (Ru) film is weakened by alternately depositing manganese (Mn) (as the content of manganese (Mn) increases) ) Polycrystalline crystal structure of the film is similar to the nanocrystalline crystal structure due to alternating deposition with manganese (Mn).

즉, 다결정질(polycrystalline)의 주상형(columnar) 결정 구조를 가지는 루테늄(Ru) 막과 비교할 때, 나노결정질(nanocrystalline)의 비-주상형(non-columnar) 결정 구조를 가지는 루테늄-망간 합금 막은 구리의 확산 경로를 연장시켜 루테늄(Ru)의 결정 경계를 따른 구리의 확산을 억제시킬 수 있다.That is, a ruthenium-manganese alloy film having a non-columnar crystal structure of nanocrystalline, compared to a ruthenium (Ru) film having a polycrystalline columnar crystal structure, Diffusion of copper along the crystal boundary of ruthenium (Ru) can be suppressed by extending the diffusion path of copper.

다만, 확산 방지막(20) 내 망간(Mn)의 함량에 따른 저항의 변화를 나타낸 도 8을 참조하면, 망간(Mn)의 함량이 증가할수록 저항도 같이 증가하는 경향을 나타낸다.However, as shown in FIG. 8 showing the resistance change depending on the content of manganese (Mn) in the diffusion preventing film 20, the resistance tends to increase as the content of manganese (Mn) increases.

통상적으로 구리 배선층에 대한 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨 질화물(TaN) 또는 텅스텐 탄소 질화물(WCN)의 저항이 약 80 μΩ-cm 내지 약 350 μΩ-cm이라는 점을 고려할 때, 본 발명의 일 실시예에 따른 확산 방지막(20) 내 망간(Mn)의 함량이 4 at% 이상인 경우, 반도체 소자에 적용하기에 충분하지 않은 도전 특성을 나타낸다.Considering that the resistance of tantalum (Ta), tantalum nitride (TaN) or tungsten carbon nitride (WCN), which is typically used as a diffusion barrier for the copper wiring layer, is about 80 μΩ-cm to about 350 μΩ-cm, (Mn) content in the diffusion preventing film 20 according to an embodiment of the present invention is not less than 4 at%.

예를 들어, 도 8에 도시된 바와 같이, 확산 방지막(20) 내 망간(Mn)의 함량이 과도하게 높은 경우(6.7 at%), 약 723 μΩ-cm의 저항을 나타내나, 500 ℃로 어닐링 처리를 함에 따라 저항은 약 103 μΩ-cm로 감소하기 때문에 충분한 도전 특성을 나타낼 수 있다.
For example, as shown in FIG. 8, when the content of manganese (Mn) in the diffusion preventing film 20 is excessively high (6.7 at%), the resistance is about 723 μΩ-cm, The resistivity decreases to about 103 μΩ-cm as the treatment proceeds, so that it can exhibit sufficient conductive properties.

따라서, 원자층 증착법에 의해 확산 방지막(20)을 형성한 후, 추가적으로 어닐링 처리를 수반하는 것이 바람직하다.Therefore, after forming the diffusion preventing film 20 by the atomic layer deposition method, it is preferable to further carry out an annealing treatment.

어닐링 온도에 따른 확산 방지막(망간의 함량은 2.8 at%)의 저항의 변화를 나타낸 도 9를 참조하면, 어닐링 처리하지 않은 경우, 확산 방지막의 저항은 약 250 μΩ-cm 정도이나, 400 ℃에서 어닐링 처리한 경우 약 65 μΩ-cm, 500 ℃에서 어닐링 처리한 경우 약 17 μΩ-cm의 저항을 나타내는 것을 확인할 수 있다.Referring to FIG. 9 showing the resistance change of the diffusion preventing film (manganese content is 2.8 at%) according to the annealing temperature, the resistance of the diffusion preventing film is about 250 μΩ-cm when annealing is not performed, The resistivity was about 65 μΩ-cm when treated, and about 17 μΩ-cm when annealed at 500 ° C.

즉, 통상적으로 구리 배선층에 대한 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨 질화물(TaN) 또는 텅스텐 타소 질화물(WCN)의 저항이 약 80 μΩ-cm 내지 약 350 μΩ-cm이라는 점을 고려할 때, 본 발명의 일 실시예에 따라 어닐링 처리된 확산 방지막(20)은 반도체 소자에 적용 가능하기에 충분하며, 종래의 확산 방지막보다 우수한 도전 특성을 나타내는 것을 확인할 수 있다. That is, considering that the resistance of tantalum (Ta), tantalum nitride (TaN), or tungsten toxoid nitride (WCN), which is typically used as a diffusion barrier for the copper wiring layer, is about 80 μΩ-cm to about 350 μΩ-cm, It can be confirmed that the annealing-treated diffusion barrier film 20 according to an embodiment of the present invention is sufficient to be applicable to semiconductor devices and exhibits better conductive characteristics than conventional diffusion barrier films.

확산 방지막(20)의 어닐링 처리는 반도체 소자에 적용 가능한 도전 특성을 확보하기 위해 350 ℃ 내지 550 ℃의 범위 내에서 수행되는 것이 바람직하다.The annealing process of the diffusion preventing film 20 is preferably performed within a range of 350 ° C to 550 ° C in order to secure the conductive characteristics applicable to semiconductor devices.

예를 들어, 망간 함유량이 2.8 at% 이하일 때, 400℃ 에서 어닐링 처리한 경우 100μΩ-cm 이하의 저항을 나타냈으며, 500℃ 에서 어닐링 처리한 경우, 모든 조건에서 100μΩ-cm 이하의 저항을 나타낸다. For example, when the content of manganese is 2.8 at% or less, resistance at 100 Ω-cm or less when annealing at 400 ° C. is exhibited, and resistance at 100 μΩ-cm or less when annealed at 500 ° C.

따라서 최적의 도전 특성을 발휘하기 위해서는 망간 함유량이 2.8 at% 이하일 때에는 350℃내지 450℃의 범위 내, 4.2 at% 이상일 때에는 450℃ 내지 550℃의 범위 내에서 어닐링 처리가 수행되는 것이 바람직하다.
Therefore, in order to exhibit the optimum conductive property, it is preferable that the annealing treatment is performed within the range of 350 to 450 캜 when the manganese content is 2.8 at% or less, and 450 to 550 캜 when the manganese content is 4.2 at% or more.

추가적으로, 도 3을 참조하면, 원자층 증착법에 의해 확산 방지막(20)을 형성한 후, 수행되는 어닐링 처리에 의해 기판(10) - 보다 구체적으로는 제2 절연막(13) -과 확산 방지막(20)의 접촉 계면에 망간 산화물(21)이 형성된다. 이 때, 망간 산화물(21)은 기판(10) 및/또는 제2 절연막(13)이 실리콘을 포함하는 경우, 실리콘-망간 산화물(MnxSiOy)일 수 있다.3, the diffusion preventing film 20 is formed by an atomic layer deposition method, and then the substrate 10 (more specifically, the second insulating film 13) and the diffusion preventing film 20 The manganese oxide 21 is formed on the contact interface of the noble metal catalyst layer. At this time, the manganese oxide 21 may be a silicon-manganese oxide (Mn x SiO y ) when the substrate 10 and / or the second insulating film 13 includes silicon.

어닐링 처리에 따른 망간 산화물(21)의 생성은 본 발명의 일 실시예에 따라 어닐링 처리된 확산 방지막(20)의 결정 구조의 XRD 분석 결과를 나타낸 그래프인 도 10으로부터 확인할 수 있다.The formation of the manganese oxide 21 according to the annealing process can be confirmed from FIG. 10, which is a graph showing the XRD analysis result of the crystal structure of the diffusion preventing film 20 annealed according to an embodiment of the present invention.

도 10을 참조하면, 어닐링 처리하지 않은 경우, 루테늄(Ru)의 결정면을 제외한 나머지 특이한 결정면의 신호를 확인할 수 없다. 다만, 400 ℃ 및 500 ℃에서 어닐링 처리한 경우, 실리콘-망간 산화물(MnxSiOy)에 해당하는 결정면의 신호가 발생한다.Referring to FIG. 10, when no annealing treatment is performed, signals of specific crystal planes other than the crystal plane of ruthenium (Ru) can not be confirmed. However, when annealing is performed at 400 ° C and 500 ° C, a crystal surface signal corresponding to a silicon-manganese oxide (Mn x SiO y ) is generated.

망간 산화물(21)은 확산 방지막(20) 상에 교대 증착되어 있는 망간(Mn)이 어닐링을 통해 기판 및/또는 제2 절연막으로 확산되어 형성되며, 망간 산화물(21)은 자가-형성(self-forming) 확산 방지막으로서 작용하게 된다.The manganese oxide 21 is formed by diffusing manganese (Mn) alternately deposited on the diffusion barrier layer 20 into the substrate and / or the second insulating layer through annealing, and the manganese oxide 21 is self- forming diffusion barrier layer.

즉, 본 발명의 일 실시예에 따르면, 루테늄(Ru)과 망간(Mn)의 교대 증착을 통해 기존 루테늄(Ru)의 결정 구조를 나노결정질(nanocrystalline)의 비-주상형(non-columnar) 결정 구조로 변화시켜 루테늄(Ru)의 결정 경계를 따른 구리의 확산을 억제시킴과 동시에, 확산 방지막(20)의 어닐링 처리를 통해 망간 산화물(21) 기반의 자가-형성(self-forming) 확산 방지막이 추가적으로 형성되어 구리의 확산 억제 특성을 더욱 향상시킬 수 있다.
That is, according to one embodiment of the present invention, the crystal structure of the existing ruthenium (Ru) is changed to a non-columnar crystal of nanocrystalline by alternately depositing ruthenium (Ru) and manganese (Mn) Diffusion of copper along the crystal boundary of ruthenium (Ru) is suppressed and the self-forming diffusion barrier film based on manganese oxide 21 is annealed through the annealing process of the diffusion preventing film 20 So that the copper diffusion suppressing property can be further improved.

도 4를 참조하면, 어닐링 처리에 의해 기판(10) - 보다 구체적으로는 제2 절연막(13) -과 확산 방지막(20)의 접촉 계면에 자가-형성(self-forming) 확산 방지막인 망간 산화물(21)을 형성한 후, 확산 방지막(20) 상에 제2 배선층(30)을 적층한다.Referring to FIG. 4, a manganese oxide (a self-forming diffusion preventing film) is formed on the interface between the substrate 10, more specifically, the second insulating film 13 and the diffusion preventing film 20 by annealing The second wiring layer 30 is stacked on the diffusion prevention film 20. Then,

제2 배선층(30)은 도전성 물질을 포함할 수 있으며, 구리를 포함할 수 있다. 구리는 반도체 소자의 배선층으로 통상적으로 사용되는 Al보다 녹는점이 높고, 저항이 낮아 전자 이동(Electro Migration, EM) 특성 및 신호 전달 속도를 향상시킬 수 있다.The second wiring layer 30 may include a conductive material and may include copper. Copper has a higher melting point than Al, which is conventionally used as a wiring layer of a semiconductor device, and has a low resistance, which can improve Electro Migration (EM) characteristics and signal transmission speed.

제2 배선층(30)은 전해 도금법을 이용하여 증착할 수 있다. The second wiring layer 30 can be deposited using an electrolytic plating method.

전해 도금법에 의해 금속층을 증착시킬 경우, 통상적으로 전해 도금 시 전류를 전달하기 위한 시드층(seed layer)을 필요로 하는데, 본 발명의 일 실시예에 따르면, 확산 방지막(20)이 전해 도금 시의 시드층의 역할도 수행할 수 있어, 별도의 시드층을 요구하지 않는다. When a metal layer is deposited by the electrolytic plating method, a seed layer for transferring an electric current at the time of electrolytic plating is usually required. According to one embodiment of the present invention, It can also serve as a seed layer, and a separate seed layer is not required.

본 발명과 같이 확산 방지막(20)이 시드층으로서의 역할을 수행하는 경우, 별도의 시드층을 증착하지 않아도 되므로, 저항의 증가를 억제함과 동시에 반도체 소자를 더욱 소형화하는 것이 가능하다.
In the case where the diffusion preventing film 20 plays a role as a seed layer as in the present invention, it is not necessary to deposit a separate seed layer, so it is possible to suppress the increase in resistance and to further miniaturize the semiconductor device.

도 5를 참조하면, 제2 절연막(13)의 상부에 적층된 확산 방지막(20) 및 제2 배선층(30)이 제거된다. 도 1에 도시된 비아(14) 및 트랜치(15) 내에만 제2 배선층(30)이 존재하도록 평탄화하는 공정이다. 평탄화 공정은 화학 기계적 연마법에 의해 수행될 수 있다. 상기 평탄화 공정을 통해 최종적으로 반도체 소자의 금속 배선이 제조된다.
Referring to FIG. 5, the diffusion barrier layer 20 and the second wiring layer 30 stacked on the second insulating layer 13 are removed. The second wiring layer 30 is flattened so that only the via 14 and the trench 15 shown in FIG. 1 exist. The planarization process can be performed by chemical mechanical coupling. The metal wiring of the semiconductor device is finally manufactured through the planarization process.

이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, many modifications and changes may be made by those skilled in the art without departing from the spirit and scope of the invention as defined in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

Claims (14)

a) 루테늄(Ru)을 복수회 반복하여 증착하는 단계; 및
b) 망간(Mn)을 적어도 1회 증착하는 단계;를 포함하되,
상기 단계 a)에서 루테늄(Ru)의 증착 횟수는 상기 단계 b)에서 망간(Mn)의 증착 횟수보다 많으며,
상기 단계 a) 및 단계 b)는 복수회 반복되는,
확산 방지막의 형성 방법.
a) repeating deposition of ruthenium (Ru) a plurality of times; And
b) depositing manganese (Mn) at least once,
The number of ruthenium (Ru) depositions in step a) is greater than the number of depositions of manganese (Mn) in step b)
Wherein said steps a) and b) are repeated a plurality of times,
A method of forming a diffusion barrier layer.
제1항에 있어서,
상기 망간(Mn)은 상기 루테늄(Ru)에 함입되어 합금을 형성하는 것을 특징으로 하는 확산 방지막의 형성 방법.
The method according to claim 1,
Wherein the manganese (Mn) is embedded in the ruthenium (Ru) to form an alloy.
제2항에 있어서,
상기 합금은 나노결정질(nanocrystalline)의 비-주상형(non-columnar) 결정 구조를 가지는 루테늄-망간(Ru-Mn) 합금인 것을 특징으로 하는 확산 방지막의 형성 방법.
3. The method of claim 2,
Wherein the alloy is a ruthenium-manganese (Ru-Mn) alloy having a non-columnar crystal structure of nanocrystalline.
제1항에 있어서,
상기 단계 a) 및 단계 b)는 원자층 증착법을 통해 수행되는 것을 특징으로 하는 확산 방지막의 형성 방법.
The method according to claim 1,
Wherein the steps a) and b) are performed by atomic layer deposition.
제1항 내지 제4항 중 어느 한 항에 따른 방법을 통해 기판 상에 확산 방지막을 형성하는 단계;
기판 상에 형성된 확산 방지막을 어닐링하는 단계; 및
어닐링된 확산 방지막 상에 금속 배선층을 형성하는 단계;를 포함하는 반도체 소자의 금속 배선의 제조 방법.
Forming a diffusion barrier layer on the substrate by the method according to any one of claims 1 to 4;
Annealing the diffusion prevention film formed on the substrate; And
And forming a metal wiring layer on the annealed diffusion preventing film.
제5항에 있어서,
상기 어닐링은 350 ℃ 내지 550 ℃의 범위 내에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선의 제조 방법.
6. The method of claim 5,
Wherein the annealing is performed within a range of 350 ° C to 550 ° C.
제6항에 있어서,
상기 어닐링을 통해 상기 기판과 상기 확산 방지막의 접촉 계면에 망간 산화물이 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선의 제조 방법.
The method according to claim 6,
And a manganese oxide is formed on a contact interface between the substrate and the diffusion prevention layer through the annealing.
제7항에 있어서,
상기 기판이 실리콘 기판인 경우, 상기 망간 산화물은 실리콘-망간 산화물(MnxSiOy)인 것을 특징으로 하는 반도체 소자의 금속 배선의 제조 방법.
8. The method of claim 7,
Wherein when the substrate is a silicon substrate, the manganese oxide is a silicon-manganese oxide (Mn x SiO y ).
제5항에 있어서,
상기 금속 배선층은 상기 확산 방지막을 시드(seed)층으로 하여 전해 도금되는 것을 특징으로 하는 반도체 소자의 금속 배선의 제조 방법.
6. The method of claim 5,
Wherein the metal wiring layer is electroplated with the diffusion barrier layer as a seed layer.
제9항에 있어서,
상기 금속 배선층은 구리를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선의 제조 방법.
10. The method of claim 9,
Wherein the metal wiring layer comprises copper.
기판 상에 제1항 내지 제4항 중 어느 한 항에 따른 방법을 통해 형성된 확산 방지막과 상기 확산 방지막 상에 전해 도금된 금속 배선층을 포함하고, 상기 기판과 상기 확산 방지막의 접촉 계면에 망간 산화물이 형성된 반도체 소자의 금속 배선.
6. A semiconductor device comprising: a diffusion barrier layer formed on a substrate by the method according to any one of claims 1 to 4; and a metal wiring layer electroplated on the diffusion barrier layer, wherein manganese oxide is deposited on the interface between the substrate and the diffusion barrier layer Metal wiring of a semiconductor device formed.
제11항에 있어서,
상기 망간 산화물은 상기 확산 방지막의 어닐링을 통해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선.
12. The method of claim 11,
And the manganese oxide is formed through annealing of the diffusion preventing film.
제11항에 있어서,
상기 기판이 실리콘 기판인 경우, 상기 망간 산화물은 실리콘-망간 산화물(MnxSiOy)인 것을 특징으로 하는 반도체 소자의 금속 배선.
12. The method of claim 11,
If the substrate is a silicon substrate, it said manganese oxide is a silicon-metal wiring of a semiconductor device, characterized in that manganese oxide (Mn x SiO y).
제11항에 있어서,
상기 금속 배선층은 구리를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선.
12. The method of claim 11,
Wherein the metal wiring layer comprises copper.
KR1020150031876A 2015-03-06 2015-03-06 Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same KR102279757B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150031876A KR102279757B1 (en) 2015-03-06 2015-03-06 Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150031876A KR102279757B1 (en) 2015-03-06 2015-03-06 Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160108784A true KR20160108784A (en) 2016-09-20
KR102279757B1 KR102279757B1 (en) 2021-07-21

Family

ID=57102178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150031876A KR102279757B1 (en) 2015-03-06 2015-03-06 Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102279757B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019051138A1 (en) * 2017-09-11 2019-03-14 Lam Research Corporation Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
CN110870046A (en) * 2017-06-27 2020-03-06 朗姆研究公司 Self-forming barrier layer process
WO2020055938A1 (en) * 2018-09-14 2020-03-19 Applied Materials, Inc. Method of forming via with embedded barrier
CN113862637A (en) * 2020-06-30 2021-12-31 高丽大学校产学协力团 Ruthenium-based nanowire and preparation method thereof
WO2023076495A1 (en) * 2021-10-28 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Diffusion barriers and method of forming same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090003177A (en) * 2006-01-10 2009-01-09 캐보트 코포레이션 Alloy catalyst compositions and processes for making and using same
JP2009030167A (en) * 2007-07-02 2009-02-12 Ebara Corp Method and apparatus for treating substrate
JP2011001568A (en) * 2009-06-16 2011-01-06 Tokyo Electron Ltd Barrier layer, film forming method and treatment system
US20110006430A1 (en) * 2005-06-24 2011-01-13 Stmicroelectronics (Crolles 2) Sas Copper diffusion barrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006430A1 (en) * 2005-06-24 2011-01-13 Stmicroelectronics (Crolles 2) Sas Copper diffusion barrier
KR20090003177A (en) * 2006-01-10 2009-01-09 캐보트 코포레이션 Alloy catalyst compositions and processes for making and using same
JP2009030167A (en) * 2007-07-02 2009-02-12 Ebara Corp Method and apparatus for treating substrate
JP2011001568A (en) * 2009-06-16 2011-01-06 Tokyo Electron Ltd Barrier layer, film forming method and treatment system

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870046A (en) * 2017-06-27 2020-03-06 朗姆研究公司 Self-forming barrier layer process
CN110870046B (en) * 2017-06-27 2024-05-24 朗姆研究公司 Self-forming barrier process
US11225714B2 (en) 2017-09-11 2022-01-18 Lam Research Corporation Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment
CN111094623A (en) * 2017-09-11 2020-05-01 朗姆研究公司 Electrochemical doping of thin metal layers using underpotential deposition and thermal treatment
WO2019051138A1 (en) * 2017-09-11 2019-03-14 Lam Research Corporation Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment
US10501846B2 (en) 2017-09-11 2019-12-10 Lam Research Corporation Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
CN112352065A (en) * 2018-06-30 2021-02-09 朗姆研究公司 Zinc and doping for liner passivation and adhesion improved metal liners
JP2021529435A (en) * 2018-06-30 2021-10-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Metal liner zincate treatment and doping for liner passivation and adhesion improvement
TWI825115B (en) * 2018-06-30 2023-12-11 美商蘭姆研究公司 Zincating and doping of metal liner for liner passivation and adhesion improvement
US11984354B2 (en) 2018-06-30 2024-05-14 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
WO2020055938A1 (en) * 2018-09-14 2020-03-19 Applied Materials, Inc. Method of forming via with embedded barrier
CN113862637A (en) * 2020-06-30 2021-12-31 高丽大学校产学协力团 Ruthenium-based nanowire and preparation method thereof
CN113862637B (en) * 2020-06-30 2024-04-16 高丽大学校产学协力团 Ruthenium-based nanowire and preparation method thereof
WO2023076495A1 (en) * 2021-10-28 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Diffusion barriers and method of forming same

Also Published As

Publication number Publication date
KR102279757B1 (en) 2021-07-21

Similar Documents

Publication Publication Date Title
US11990368B2 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
KR102279757B1 (en) Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
KR101309043B1 (en) Method for forming ruthenium thin film by atomic layer deposition and ruthenium thin film using the same
KR20210103592A (en) Dielectric/metal barrier integration to prevent copper diffusion
TWI295485B (en) Method of improving low-k film property and damascene process using the same
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
KR101628843B1 (en) Method for forming ruthenium containing thin film by atomic layer deposition
EP3447793B1 (en) Method for producing seed layers for copper interconnects
US10665542B2 (en) Cobalt manganese vapor phase deposition
KR101196746B1 (en) Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same
KR20090100192A (en) Method for fabricating semiconductor intergrated circuit device and semiconductor intergrated circuit device fabricated thereby
KR100309809B1 (en) Method of forming a copper wiring in a semiconductor device
KR20150101380A (en) Method for forming ruthenium containing thin film by atomic layer deposition
US20060286800A1 (en) Method for adhesion and deposition of metal films which provide a barrier and permit direct plating
US6528415B2 (en) Method of forming a metal line in a semiconductor device
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
TW201708596A (en) Method for forming ruthenium-containing thin film by atomic layer deposition
KR100639458B1 (en) Method of fabricating the diffusion barrier layer using TaSiN layer and method of fabricating the metal interconnection using the method
US20240222192A1 (en) Selective metal selectivity improvement with rf pulsing
WO2017009948A1 (en) Method for forming ruthenium thin film by atomic layer deposition
TW201708579A (en) Method for forming ruthenium-containing thin film by atomic layer deposition
KR100571387B1 (en) Copper wiring manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant