KR20160107399A - Transmission line including conductive line and conductive plate - Google Patents
Transmission line including conductive line and conductive plate Download PDFInfo
- Publication number
- KR20160107399A KR20160107399A KR1020150029815A KR20150029815A KR20160107399A KR 20160107399 A KR20160107399 A KR 20160107399A KR 1020150029815 A KR1020150029815 A KR 1020150029815A KR 20150029815 A KR20150029815 A KR 20150029815A KR 20160107399 A KR20160107399 A KR 20160107399A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- width
- line
- transmission line
- parallel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
본 발명은 전자 장치에 관한 것으로, 더 상세하게는 고주파 신호를 전송하는 도전 라인 및 도전 플레이트를 포함하는 전송 라인에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device, and more particularly, to a transmission line including a conductive line for transmitting a high-frequency signal and a conductive plate.
전송 라인(transmission line)은 둘 이상의 도체들을 포함하여, 둘 이상의 도체들에 의해 형성되는 저항, 커패시턴스, 인덕턴스 등의 특성을 이용하여 고주파 신호를 전송하는 신호 라인이다.A transmission line includes two or more conductors and is a signal line for transmitting a high frequency signal using characteristics of resistance, capacitance, and inductance formed by two or more conductors.
전송 라인을 제조할 때에, 다양한 요인으로 인해 전송 라인의 폭이 변화될 수 있다. 예를 들어, 전송 라인 중에서 신호가 전달되는 부분의 폭은 집적도를 향상시키기 위하여 작게 설정될 수 있다. 전송 라인 중에서 패드를 통해 다른 장치와 연결되는 부분의 폭은 연결의 안정성을 향상시키기 위하여 넓게 설정될 수 있다.In fabricating the transmission line, the width of the transmission line may vary due to various factors. For example, the width of the portion of the transmission line where the signal is transmitted may be set small to improve the degree of integration. The width of the portion of the transmission line connected to the other device through the pad can be set wide to improve the stability of the connection.
전송 라인의 폭이 변화할 때에, 전송 라인의 임피던스가 변화할 수 있다. 전송 라인의 임피던스가 변화하면, 전송 라인를 통해 전달되는 신호가 반사되거나 손실될 수 있다. 따라서, 전송 라인의 폭이 변화하여도, 전송 라인의 임피던스를 일정하게 유지할 수 있는 새로운 장치 및 방법에 대한 연구가 요구되고 있다.When the width of the transmission line changes, the impedance of the transmission line may change. If the impedance of the transmission line changes, the signal transmitted through the transmission line may be reflected or lost. Therefore, there is a need for a new apparatus and method that can maintain the impedance of the transmission line at a constant level even if the width of the transmission line changes.
본 발명의 목적은, 신호가 전달되는 도전 라인의 폭이 변화하여도 도전 라인의 임피던스가 유지되는 전송 라인를 제공하는 데에 있다.It is an object of the present invention to provide a transmission line in which impedance of a conductive line is maintained even when a width of a conductive line through which a signal is transmitted is changed.
본 발명의 실시 예에 따른 전송 라인은, 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖는 제1 도전 라인; 상기 제1 부분과 평행한 제3 부분에서 상기 제1 폭을 갖고, 상기 제2 부분과 평행한 제4 부분에서 상기 제2 폭을 갖는 제2 도전 라인; 그리고 상기 제1 도전 라인의 상기 제1 부분의 하부 및 상기 제2 도전 라인의 상기 제3 부분의 하부를 제외한 영역에 배치되며, 상기 제1 및 제2 도전 라인들의 하부에서 상기 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트를 포함한다.A transmission line according to an embodiment of the present invention includes a first conductive line having a first width in a first portion and a second width in a second portion that is less than the first width; A second conductive line having a first width in a third portion parallel to the first portion and having a second width in a fourth portion parallel to the second portion; And a second conductive line disposed in a region except for a lower portion of the first portion of the first conductive line and a lower portion of the third portion of the second conductive line, And a conductive plate disposed in parallel to the conductive lines.
실시 예로서, 상기 도전 플레이트는 상기 제1 부분 및 상기 제3 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분 및 상기 제3 부분으로부터 상기 제2 부분 및 상기 제4 부분의 방향을 따라 감소한다.In an embodiment, the conductive plate has a void at the bottom of the first portion and the third portion, the width of the void space being greater than the width of the second portion and the third portion, Decreases along the direction of the fourth portion.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제1 도전 라인의 측면에서 상기 제1 도전 라인과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.As an embodiment, a first conductive pattern is disposed parallel to the first conductive line at a side of the first conductive line in a direction opposite to the second conductive line, and is connected to the conductive plate through a first via contact .
실시 예로서, 상기 제1 도전 패턴은 상기 제1 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제2 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는다.In an embodiment, the first conductive pattern has a third width in a fifth portion parallel to the first portion and a fourth width greater than the third width in a sixth portion parallel to the second portion.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제2 도전 라인의 측면에서 상기 제2 도전 라인과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함한다.As an embodiment, a second conductive pattern is disposed parallel to the second conductive line at a side of the second conductive line in a direction opposite to the first conductive line, and is connected to the conductive plate through a second via contact .
실시 예로서, 상기 제2 도전 패턴은 상기 제3 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제4 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는다.In an embodiment, the second conductive pattern has a third width in a fifth portion parallel to the third portion, and a fourth width greater than the third width in a sixth portion parallel to the fourth portion.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제1 부분의 측면에서 상기 제1 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.As an embodiment, further comprising a first conductive pattern disposed parallel to the first portion at a side of the first portion in a direction opposite to the second conductive line, the first conductive pattern being connected to the conductive plate through a first via contact do.
실시 예로서, 상기 제1 도전 패턴의 폭은 상기 제2 부분에 가까워질 수록 증가한다.In an embodiment, the width of the first conductive pattern increases as it approaches the second portion.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제3 부분의 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함한다.As an embodiment, it further includes a second conductive pattern disposed parallel to the third portion at a side of the third portion in a direction opposite to the first conductive line, the second conductive pattern being connected to the conductive plate through a second via contact do.
실시 예로서, 상기 제2 도전 패턴의 폭은 상기 제4 부분에 가까워질 수록 증가한다.In an embodiment, the width of the second conductive pattern increases as it approaches the fourth portion.
실시 예로서, 상기 제1 도전 라인은 제5 부분에서 상기 제2 폭보다 작은 제3 폭을 갖고, 상기 제2 도전 라인은 제6 부분에서 상기 제2 폭보다 작은 상기 제3 폭을 갖는다.In an embodiment, the first conductive line has a third width less than the second width in a fifth portion, and the second conductive line has the third width less than the second width in a sixth portion.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제5 부분의 측면에서 상기 제5 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.As an embodiment, further comprising a first conductive pattern disposed parallel to the fifth portion at a side of the fifth portion in a direction opposite to the second conductive line, the first conductive pattern being connected to the conductive plate through a first via contact do.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제6 부분의 측면에서 상기 제6 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.As an embodiment, further comprising a first conductive pattern disposed parallel to the sixth portion at a side of the sixth portion in a direction opposite to the first conductive line, the first conductive pattern being connected to the conductive plate through a second via contact do.
실시 예로서, 상기 제5 부분과 상기 제6 부분의 사이에서 상기 제5 부분과 상기 제6 부분에 평행하게 배치되며, 비아 콘택을 통해 상기 도전 플레이트와 연결되는 도전 패턴을 더 포함한다.As an embodiment, the conductive pattern further includes a conductive pattern disposed parallel to the fifth portion and the sixth portion between the fifth portion and the sixth portion and connected to the conductive plate through a via contact.
본 발명의 다른 실시 예에 따른 전송 라인은, 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖고, 제3 부분에서 상기 제2 폭보다 작은 제3 폭을 갖는 도전 라인; 상기 도전 라인의 상기 제1 부분의 하부를 제외한 영역에 배치되며, 상기 도전 라인의 하부에서 상기 도전 라인과 평행하게 이격되어 배치되는 도전 플레이트; 상기 제3 부분의 일 측면에서 상기 제3 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴; 그리고 상기 제3 부분의 다른 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 포함한다.A transmission line according to another embodiment of the present invention has a first width in a first portion and a second width in a second portion that is less than the first width and a third width in the third portion that is smaller than the second width, A conductive line having a width; A conductive plate disposed in a region excluding the lower portion of the first portion of the conductive line, the conductive plate being disposed at a lower portion of the conductive line in parallel with the conductive line; A first conductive pattern disposed parallel to the third portion on one side of the third portion and connected to the conductive plate through a first via contact; And a second conductive pattern disposed on the other side of the third portion in parallel with the third portion and connected to the conductive plate through a second via contact.
실시 예로서, 상기 도전 플레이트는 상기 제1 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분으로부터 상기 제2 부분으로의 방향을 따라 감소한다.In an embodiment, the conductive plate has a void at the bottom of the first portion, and the width of the void space decreases along the direction from the first portion to the second portion.
실시 예로서, 상기 제1 부분의 일 측면에서 상기 제1 부분과 평행하게 배치되며, 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴; 그리고 상기 제1 부분의 다른 측면에서 상기 제1 부분과 평행하게 배치되며, 제4 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제4 도전 패턴을 더 포함한다.A third conductive pattern disposed parallel to the first portion at one side of the first portion and connected to the conductive plate through a third via contact; And a fourth conductive pattern disposed on the other side of the first portion in parallel with the first portion and connected to the conductive plate through a fourth via contact.
실시 예로서, 상기 제3 및 제4 도전 패턴들 각각의 폭은 상기 제2 부분에 가까워질 수록 증가한다.In an embodiment, the width of each of the third and fourth conductive patterns increases as it approaches the second portion.
본 발명의 실시 예에 따르면, 도전 라인들의 가장 넓은 폭을 갖는 부분들의 하부에서 접지 플레이트의 일부분이 제거된다. 따라서, 가장 넓은 폭을 갖는 부분들의 임피던스가 증가하며, 균일한 임피던스를 갖는 전송 라인이 제공된다.According to an embodiment of the present invention, a portion of the ground plate is removed at the bottom of the widest portions of the conductive lines. Accordingly, the impedance of the widest width portions increases, and a transmission line having a uniform impedance is provided.
도 1은 본 발명의 제1 실시 예에 따른 전송 라인을 보여준다.
도 2는 본 발명의 제2 실시 예에 따른 전송 라인을 보여준다.
도 3은 본 발명의 제3 실시 예에 따른 전송 라인을 보여준다.
도 4는 본 발명의 제4 실시 예에 따른 전송 라인을 보여준다.
도 5는 본 발명의 제5 실시 예에 따른 전송 라인을 보여준다.
도 6은 본 발명의 제6 실시 예에 따른 전송 라인을 보여준다.
도 7은 본 발명의 제7 실시 예에 따른 전송 라인을 보여준다.1 shows a transmission line according to a first embodiment of the present invention.
2 shows a transmission line according to a second embodiment of the present invention.
3 shows a transmission line according to a third embodiment of the present invention.
4 shows a transmission line according to a fourth embodiment of the present invention.
5 shows a transmission line according to a fifth embodiment of the present invention.
6 shows a transmission line according to a sixth embodiment of the present invention.
7 shows a transmission line according to a seventh embodiment of the present invention.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention. .
도 1은 본 발명의 제1 실시 예에 따른 전송 라인(10a)을 보여준다. 도 1을 참조하면, 전송 라인(10a)은 제1 도전 라인(200a), 제2 도전 라인(200b), 그리고 도전 플레이트(100)를 포함한다.1 shows a transmission line 10a according to a first embodiment of the present invention. Referring to FIG. 1, a transmission line 10a includes a first
제1 및 제2 도전 라인들(200a, 200b)은 서로 평행하게 배치될 수 있다. 제1 및 제2 도전 라인들(200a, 200b)은 고주파 신호를 전달할 수 있다. 도전 플레이트(100)는 제1 및 제2 도전 라인들(200a, 200b)의 하부에서 제1 및 제2 도전 라인들(200a, 200b)과 이격되어 배치될 수 있다. 도전 플레이트(100)는 제1 및 제2 도전 라인들(200a, 200b)과 평행하게 배치될 수 있다, 도전 플레이트(100)는 접지 전압이 공급되는 도전 패턴일 수 있다.The first and second
제1 도전 라인(200a) 및 제2 도전 라인(200b)의 폭은 변화할 수 있다. 예를 들어, 제1 도전 라인(200a)은 제1 폭을 갖는 제1 부분(210a), 제1 폭보다 작은 제2 폭을 갖는 제2 부분(220a), 그리고 제1 부분(210a)과 제2 부분(220a)을 연결하는 제3 부분(230a)을 가질 수 있다. 제2 도전 라인(200b)은 제1 폭을 갖는 제1 부분(210b), 제1 폭보다 작은 제2 폭을 갖는 제2 부분(220b), 그리고 제1 부분(210b)과 제2 부분(220b)을 연결하는 제3 부분(230b)을 가질 수 있다. 예를 들어, 제1 도전 라인(200a)의 제1 부분(210a)과 제2 도전 라인(200b)의 제1 부분(210b)은 외부 장치와 연결되는 패드가 형성되는 부분들일 수 있다.The widths of the first
제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b) 각각의 폭은 제2 부분들(220a, 220b) 각각의 폭보다 크다. 따라서, 제1 부분들(210a, 210b) 각각의 저항은 제2 부분들(220a, 220b) 각각의 저항보다 작다. 따라서, 도전 플레이트(100)가 균일한 평면으로 제공되는 경우, 전송 라인(10a)의 임피던스는 제1 및 제2 도전 라인들(200a, 200b)의 폭들의 변화에 따라 변화한다. 전송 라인(10a)의 임피던스의 변화는 신호의 반사 및 손실을 증가시킨다.The width of each of the
본 발명의 실시 예에 따른 전송 라인(10a)에서, 도전 플레이트(100)는 빈 공간(VOID)을 갖는다. 예를 들어, 도전 플레이트(100)의 빈 공간(VOID)은 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 하부에 배치될 수 있다. 제1 부분들(210a, 210b)의 하부에 빈 공간(VOID)이 배치되면, 제1 부분들(210a, 210b)과 도전 플레이트(100) 사이의 커패시턴스가 감소한다. 따라서, 제1 부분들(210a, 210b)에서, 전송 라인(10a)의 임피던스가 증가한다.In the transmission line 10a according to the embodiment of the present invention, the
결과적으로, 도전 플레이트(100)가 제1 부분들(210a, 210b)의 하부에 빈 공간(VOID)을 가지면, 제1 부분들(210a, 210b) 각각의 폭의 증가에 의한 전송 라인(10a)의 임피던스의 감소가 상쇄될 수 있다. 즉, 제1 및 제2 도전 라인들(200a, 200b) 각각의 폭이 변화하여도, 전송 라인(10a)의 임피던스는 균일하게 유지될 수 있다. 따라서, 전송 라인(10a)에서 발생하는 신호의 반사 및 손실이 방지되며, 향상된 전송 효율을 갖는 전송 라인(10a)이 제공된다.As a result, if the
예시적으로, 제1 도전 라인(200a)의 제3 부분(230a)의 폭과 제2 도전 라인(200b)의 제3 부분(230b)의 폭은 제2 부분들(220a, 220b)로의 방향에 따라 점차 감소한다. 따라서, 도전 플레이트(100)의 빈 공간(VOID)의 폭 또한, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)로부터 제2 부분들(220a, 220b)로의 방향에 따라 점차 감소할 수 있다.Illustratively, the width of the
예시적으로, 빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10a)의 임피던스에 따라 달라질 수 있다.Illustratively, the width of the void space (VOID) is set to the impedance of the transmission line 10a to be achieved at a position corresponding to the
도 2는 본 발명의 제2 실시 예에 따른 전송 라인(10b)을 보여준다. 전송 라인(10b)은 제1 도전 패턴(300a) 및 제2 도전 패턴(300b)을 더 포함하는 것을 제외하면, 도 1을 참조하여 설명된 전송 라인(10a)과 동일한 구조를 갖는다. 따라서, 간결한 설명을 위하여, 중복되는 구조들에 대한 설명은 생략된다. 또한, 도 2에서, 중복되는 구조들 중 일부의 참조 번호들이 생략되어 있다.2 shows a transmission line 10b according to a second embodiment of the present invention. The transmission line 10b has the same structure as the transmission line 10a described with reference to FIG. 1, except that it further includes a first
도 2를 참조하면, 제2 도전 라인(200b)과 대향하는 방향의 제1 도전 라인(200a)의 측면에, 제1 도전 패턴(300a)이 제공된다. 제1 도전 패턴(300a)은 제1 도전 라인(200a)과 평행하게 배치된다. 제1 도전 패턴(300a)은 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)과 대향하는 방향의 제2 도전 라인(200b)의 측면에, 제2 도전 패턴(300b)이 제공된다. 제2 도전 패턴(300b)은 제2 도전 라인(200b)과 평행하게 배치된다. 제2 도전 패턴(300b)은 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다.Referring to FIG. 2, a first
제1 및 제2 도전 패턴들(300a, 300b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(300a, 300b)은 제1 및 제2 도전 라인들(200a, 200b)과 용량성 결합(capacitive coupling)을 형성할 수 있다.The first and second
제1 및 제2 도전 라인들(200a, 200b) 각각의 폭이 변화함에 따라, 제1 및 제2 도전 패턴들(300a, 300b) 각각의 폭 또한 변화할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에, 제1 및 제2 도전 패턴들(300a, 300b)의 제1 부분들(310a, 310b)이 배치될 수 있다. 제1 및 제2 도전 라인들(200a, 200b)의 제2 부분들(220a, 220b)에 대응하는 위치에, 제1 및 제2 도전 패턴들(300a, 300b)의 제2 부분들(320a, 320b)이 배치될 수 있다.As the width of each of the first and second
제1 및 제2 도전 패턴들(300a, 300b) 각각의 폭은 제1 및 제2 도전 라인들(200a, 200b) 각각의 폭에 반비례할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 폭들이 제2 부분들(220a, 220b)의 폭들보다 클 때, 제1 및 제2 도전 패턴들(300a, 300b)의 제1 부분들(310a, 310b)의 폭들은 제2 부분들(320a, 320b)의 폭들보다 크다.The width of each of the first and second
즉, 제1 및 제2 도전 라인들(200a, 200b)의 폭들이 감소하여 전송 라인(10b)의 임피던스가 증가하는 만큼, 제1 및 제2 도전 패턴들(300a, 300b)의 폭들이 증가하여 제1 및 제2 도전 라인들(200a, 200b)과의 커패시턴스가 증가하고, 임피던스가 감소된다. 또한, 제1 및 제2 도전 라인들(200a, 200b)의 폭들이 증가하여 전송 라인(10b)의 임피던스가 감소하는 만큼, 제1 및 제2 도전 패턴들(300a, 300b)의 폭들이 감소하여 제1 및 제2 도전 라인들(200a, 200b)과의 커패시턴스가 감소하고, 임피던스가 증가된다. 따라서, 전송 라인(10b)의 임피던스가 균일화되고, 전송 라인(10b)의 전송 효율이 향상된다.That is, as the widths of the first and second
예시적으로, 제1 도전 라인(200a)의 제1 부분(210a)과 제1 도전 패턴(300a)의 제1 부분(310a) 사이의 거리, 제1 도전 라인(200a)의 제2 부분(220a)과 제1 도전 패턴(300a)의 제2 부분(320a) 사이의 거리, 제1 도전 라인(200a)의 제3 부분(230a)과 제1 도전 패턴(300a)의 제3 부분(330a) 사이의 거리는 전송 라인(10b)의 각 위치에서 달성하고자 하는 임피던스에 따라 조절될 수 있다. 또한, 제2 도전 라인(200b)의 제1 부분(210b)과 제2 도전 패턴(300b)의 제1 부분(310b) 사이의 거리, 제2 도전 라인(200b)의 제2 부분(220b)과 제2 도전 패턴(300b)의 제2 부분(320b) 사이의 거리, 제2 도전 라인(200b)의 제3 부분(230b)과 제2 도전 패턴(300b)의 제3 부분(330b) 사이의 거리는 전송 라인(10b)의 각 위치에서 달성하고자 하는 임피던스에 따라 조절될 수 있다.Illustratively, the distance between the
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10b)의 임피던스에 따라 달라질 수 있다.The width of the vacant space VOID may vary depending on the impedance of the transmission line 10b to be achieved at a position corresponding to the
도 3은 본 발명의 제3 실시 예에 따른 전송 라인(10c)을 보여준다. 전송 라인(10c)은 제1 도전 패턴(400a) 및 제2 도전 패턴(400b)을 더 포함하는 것을 제외하면, 도 1을 참조하여 설명된 전송 라인(10a)과 동일한 구조를 갖는다. 따라서, 간결한 설명을 위하여, 중복되는 구조들에 대한 설명은 생략된다. 또한, 도 3에서, 중복되는 구조들 중 일부의 참조 번호들이 생략되어 있다.3 shows a transmission line 10c according to a third embodiment of the present invention. The transmission line 10c has the same structure as the transmission line 10a described with reference to FIG. 1, except that it further includes a first
도 3을 참조하면, 제2 도전 라인(200b)과 대향하는 방향의 제1 도전 라인(200a)의 제1 부분(210a)의 측면에, 제1 도전 패턴(400a)이 제공된다. 제1 도전 패턴(400a)은 제1 도전 라인(200a)의 제1 부분(210a)과 평행하게 배치된다. 제1 도전 패턴(400a)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)과 대향하는 방향의 제2 도전 라인(200b)의 제1 부분(210b)의 측면에, 제2 도전 패턴(400b)이 제공된다. 제2 도전 패턴(400b)은 제2 도전 라인(200b)의 제1 부분(210b)과 평행하게 배치된다. 제2 도전 패턴(400b)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다.Referring to FIG. 3, a first
제1 및 제2 도전 패턴들(400a, 400b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(400a, 400b)은 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)과 용량성 결합(capacitive coupling)을 형성할 수 있다.The first and second
도 1의 전송 라인(10a)을 참조하여 설명된 바와 같이, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 하부에 도전 플레이트(100)의 빈 공간(VOID)을 배치함으로써, 제1 부분들(210a, 210b)에 대응하는 위치의 전송 라인(10c)의 임피던스가 감소한다.As described with reference to the transmission line 10a of FIG. 1, the
본 발명의 제3 실시 예에 따르면, 도전 플레이트(100)에 빈 공간(VOID)을 배치하는 것에 더하여, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에 제1 및 제2 도전 패턴들(400a, 400b)이 배치될 수 있다. 제1 및 제2 도전 패턴들(400a, 400b)이 배치되면, 제1 및 제2 도전 패턴들(400a, 400b)에 대응하는 위치의 전송 라인(10c)의 임피던스가 감소한다.The
즉, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서, 도전 플레이트(100)의 빈 공간(VOID)을 이용하여 전송 라인(10c)의 임피던스가 증가되고, 제1 및 제2 도전 패턴들(400a, 400b)을 이용하여 전송 라인(10c)의 임피던스가 감소된다. 따라서, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서, 전송 라인(10c)의 임피던스가 더 세밀하게 조절될 수 있으며, 전송 라인(10c)의 전송 효율이 더 향상될 수 있다.That is, at the position corresponding to the
예시적으로, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 220b)은 일정한 폭들을 가질 수 있다. 따라서, 제1 부분들(210a, 220b)에 대응하는 위치에서, 제1 및 제2 도전 패턴들(400a, 400b)의 폭들은 일정할 수 있다.Illustratively, the
제1 및 제2 도전 라인들(200a, 200b)의 제3 부분들(230a, 230b)의 폭들은 제2 부분들(220a, 220b)에 근접함에 따라 감소할 수 있다. 따라서, 제3 부분들(230a, 230b)에 대응하는 위치에서, 제1 및 제2 도전 패턴들(400a, 400b)의 폭들은 제2 부분들(220a, 220b)에 근접함에 따라 증가할 수 있다.The widths of the
예시적으로, 제1 도전 라인(200a)의 제1 부분(210a)과 제1 도전 패턴(400a) 사이의 거리, 제2 도전 라인(200b)의 제1 부분(210b)과 제2 도전 패턴(400b) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10c)의 임피던스에 따라 달라질 수 있다.Illustratively, the distance between the
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10c)의 임피던스에 따라 달라질 수 있다.The width of the vacant space VOID may vary depending on the impedance of the transmission line 10c to be achieved at a position corresponding to the
도 4는 본 발명의 제4 실시 예에 따른 전송 라인(10d)을 보여준다. 도 1을 참조하여 설명된 전송 라인(10c)과 비교하면, 제1 도전 라인(200a)은 제2 부분(220a)의 폭보다 작은 폭을 갖는 제4 부분(240a)을 포함한다. 마찬가지로, 제2 도전 라인(200b)은 제2 부분(220b)의 폭보다 작은 폭을 갖는 제4 부분(240b)을 포함한다.4 shows a transmission line 10d according to a fourth embodiment of the present invention. Compared to the transmission line 10c described with reference to FIG. 1, the first
제2 도전 라인(200b)의 제4 부분(240b)과 대향하는 방향의 제1 도전 라인(200a)의 제4 부분(240a)의 측면에, 제1 도전 패턴(500a)이 제공된다. 제1 도전 패턴(500a)은 제1 도전 라인(200a)의 제4 부분(240a)과 평행하게 배치될 수 있다. 제1 도전 패턴(500a)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)의 제4 부분(240a)과 대향하는 방향의 제2 도전 라인(200b)의 제4 부분(240b)의 측면에, 제2 도전 패턴(500b)이 제공된다. 제2 도전 패턴(500b)은 제2 도전 라인(200b)의 제4 부분(240b)과 평행하게 배치된다. 제2 도전 패턴(500b)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다.The first
제1 및 제2 도전 패턴들(500a, 500b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(500a, 500b)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 각각 용량성 결합(capacitive coupling)을 형성할 수 있다.The first and second
제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 폭들은 제1 및 제2 도전 라인들(200a, 200b)의 제1 내지 제3 부분들(210a~230a, 210b~230b)의 폭들보다 작다. 따라서, 제1 및 제2 도전 패턴들(500a, 500b)이 제공되지 않는 경우, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 전송 라인(10d)의 임피던스는, 제1 및 제2 도전 라인들(200a, 200b)의 제1 내지 제3 부분들(210a~230a, 210b~230b)에 대응하는 위치의 전송 라인(10d)의 임피던스보다 크다.The widths of the
본 발명의 제4 실시 예에 따르면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 측면들에 제1 및 제2 도전 패턴들(500a, 500b)이 제공된다. 제1 및 제2 도전 패턴들(500a, 500b)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 용량성 결합을 형성한다. 따라서, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 전송 라인(10d)의 임피던스가 감소하고, 전송 라인(10d)의 임피던스가 균일화된다.According to the fourth embodiment of the present invention, first and second
예시적으로, 제1 도전 라인(200a)의 제4 부분(240a)과 제1 도전 패턴(500a) 사이의 거리, 제2 도전 라인(200b)의 제4 부분(240b)과 제2 도전 패턴(500b) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10d)의 임피던스에 따라 달라질 수 있다.Illustratively, the distance between the fourth portion 240a of the first
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10d)의 임피던스에 따라 달라질 수 있다.The width of the void space VOID may vary depending on the impedance of the transmission line 10d to be achieved at a position corresponding to the
도 5는 본 발명의 제5 실시 예에 따른 전송 라인(10e)을 보여준다. 도 4를 참조하여 설명된 전송 라인(10d)과 비교하면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 사이에 제3 도전 패턴(600)이 배치된다. 제3 도전 패턴(600)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 평행하게 배치될 수 있다. 제3 도전 패턴(600)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결될 수 있다. 즉, 제3 도전 패턴(600)은 도전 플레이트(100)를 통해 접지 전압을 공급받으며, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 용량성 결합을 형성할 수 있다.5 shows a transmission line 10e according to a fifth embodiment of the present invention. Compared with the transmission line 10d described with reference to FIG. 4, a third
제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 사이에 제3 도전 패턴(600)이 제공되면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 도전 라인(10e)의 임피던스가 더 감소된다. 즉, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서, 전송 라인(10e)의 임피던스의 조절 가능한 범위가 더 확장될 수 있다.When the third
예시적으로, 본 발명의 기술적 사상은 제1 및 제2 도전 패턴들(500a, 500b)을 제거하고 제3 도전 패턴(600)만을 구비한 전송 라인으로 응용될 수 있다.For example, the technical idea of the present invention can be applied to a transmission line having only the third
예시적으로, 제1 도전 라인(200a)의 제4 부분(240a)과 제3 도전 패턴(600) 사이의 거리, 제2 도전 라인(200b)의 제4 부분(240b)과 제3 도전 패턴(600) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10e)의 임피던스에 따라 달라질 수 있다.Illustratively, the distance between the fourth portion 240a of the first
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10e)의 임피던스에 따라 달라질 수 있다.The width of the vacant space VOID may vary depending on the impedance of the transmission line 10e to be achieved at a position corresponding to the
도 6은 본 발명의 제6 실시 예에 따른 전송 라인(10f)을 보여준다. 도 6을 참조하면, 전송 라인(10f)은 도전 라인(200), 제1 도전 패턴(700a), 제2 도전 패턴(700b), 그리고 도전 플레이트(100)를 포함한다.6 shows a transmission line 10f according to a sixth embodiment of the present invention. Referring to FIG. 6, the transmission line 10f includes a
도전 라인(200)은 고주파 신호를 전달할 수 있다. 도전 플레이트(100)는 도전 라인(200)의 하부에서 도전 라인(200)과 이격되어 배치될 수 있다. 도전 플레이트(100)는 도전 라인(200)과 평행하게 배치될 수 있다, 도전 플레이트(100)는 접지 전압이 공급되는 도전 패턴일 수 있다.The
도전 라인(200)의 폭은 변화할 수 있다. 예를 들어, 도전 라인(200)은 제1 폭을 갖는 제1 부분(210), 제1 폭보다 작은 제2 폭을 갖는 제2 부분들(220), 제1 부분(210)과 제2 부분(220)을 연결하는 제3 부분(230), 제2 부분(220)의 제2 폭보다 작은 제3 폭을 갖는 제4 부분(240), 그리고 제2 부분들(220)과 제4 부분(240)을 연결하는 제5 부분들(250)을 포함한다. 예를 들어, 도전 라인(200)의 제1 부분(210)은 외부 장치와 연결되는 패드가 형성되는 부분들일 수 있다.The width of the
도 1을 참조하여 설명된 바와 같이, 도전 라인(200)의 제1 부분(210)의 하부에 도전 플레이트(100)의 빈 공간(VOID)이 배치된다. 따라서, 도전 라인(200)의 제1 부분(210)에 대응하는 위치의 전송 라인(10f)의 임피던스는 제2 부분(220)에 대응하는 위치의 전송 라인(10f)의 임피던스와 실질적으로 동일하도록 조절된다.The void space VOID of the
도 4 및 도 5를 참조하여 설명된 바와 같이, 도전 라인(200)의 제4 부분(240)의 측면들에 제1 및 제2 도전 패턴들(700a, 700b)이 배치된다. 제1 및 제2 도전 패턴들(700a, 700b)은 도전 라인(200)의 제4 부분(240)과 평행하게 배치되며, 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 및 제2 도전 패턴들(700a, 700b)은 도전 라인(200)의 제4 부분(240)과 용량성 결합을 형성한다. 따라서, 도전 라인(200)의 제4 부분(240)에 대응하는 위치의 전송 라인(10f)의 임피던스는 제2 부분(220)에 대응하는 위치의 전송 라인(10f)의 임피던스와 실질적으로 동일하도록 조절된다.The first and second
따라서, 전송 라인(10f)에서 발생하는 신호의 반사 및 손실이 방지되며, 향상된 전송 효율을 갖는 전송 라인(10f)이 제공된다.Thus, reflection and loss of signals generated in the transmission line 10f are prevented, and a transmission line 10f having an improved transmission efficiency is provided.
예시적으로, 도전 라인(200)의 제4 부분(240)과 제1 도전 패턴(700a) 사이의 거리, 도전 라인(200)의 제4 부분(240)과 제2 도전 패턴(700b) 사이의 거리는, 도전 라인(200)의 제4 부분(240)에 대응하는 위치에서 달성하고자 하는 전송 라인(10f)의 임피던스에 따라 달라질 수 있다.Illustratively, the distance between the
빈 공간(VOID)의 폭은 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10f)의 임피던스에 따라 달라질 수 있다.The width of the void space VOID may vary depending on the impedance of the transmission line 10f to be achieved at a position corresponding to the
도 7은 본 발명의 제7 실시 예에 따른 전송 라인(10g)을 보여준다. 도 6의 전송 라인(10f)과 비교하면, 전송 라인(10g)은 도전 라인(200)의 제1 부분(210)의 측면들에 배치되는 제3 및 제4 도전 패턴들(800a, 800b)을 더 포함한다. 제3 및 제4 도전 패턴들(800a, 800b)은 도전 라인(200)의 제1 부분(210)과 평행하게 배치되며, 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다.7 shows a transmission line 10g according to a seventh embodiment of the present invention. Compared with the transmission line 10f of FIG. 6, the transmission line 10g includes third and fourth
도 3을 참조하여 설명된 바와 같이, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서, 전송 라인(10g)의 임피던스는 도전 플레이트(100)의 빈 공간(VOID)에 의해 감소되고, 제3 및 제4 도전 패턴들(800a, 800b)에 의해 증가될 수 있다. 즉, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 도전 라인(10g)의 임피던스가 더 세밀하게 조절될 수 있으며, 더 향상된 전송 효율을 갖는 전송 라인(10g)이 제공된다.The impedance of the transmission line 10g is reduced by the void space VOID of the
예시적으로, 도전 라인(200)의 제1 부분(210)과 제3 도전 패턴(800a) 사이의 거리, 도전 라인(200)의 제1 부분(210)과 제4 도전 패턴(800b) 사이의 거리는, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10g)의 임피던스에 따라 달라질 수 있다.Illustratively, the distance between the
빈 공간(VOID)의 폭은 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10g)의 임피던스에 따라 달라질 수 있다.The width of the void space VOID may vary depending on the impedance of the transmission line 10g to be achieved at a position corresponding to the
예시적으로, 본 발명의 실시 예에 따른 전송 라인(10)은 인쇄 회로 기판(PCB, Printed Circuit Board), 플렉서블 인쇄 회로 기판(Flexible PCB), 저온/고온 소성 세라믹(Low/High Temperature Co-fired Ceramic)을 이용하여 구현될 수 있다.Illustratively, the transmission line 10 according to an embodiment of the present invention may be a printed circuit board (PCB), a flexible printed circuit board (PCB), a low / high temperature co-fired Ceramic).
또한, 본 발명의 실시 예에 따른 전송 라인(10)은 스트립 라인(strip line), 마이크로 스트립(micro strip), 코플라나 스트립(coplanar strip), 코플라나 도파로(coplanar waveguide), 접지-코플라나 도파로(grounded-coplanar waveguide), 슬롯 라인(slot line), 서스펜디드 마이크로 스트립(suspended micro strip), 인버티드 마이크로 스트립(inverted micro strip), 동축 선로(coaxial line)과 같은 다양한 형태들 중 하나로 구현될 수 있다.In addition, the transmission line 10 according to the embodiment of the present invention may be a strip line, a micro strip, a coplanar strip, a coplanar waveguide, a ground- a grounded-coplanar waveguide, a slot line, a suspended micro strip, an inverted micro strip, a coaxial line, and the like. .
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the equivalents of the claims of the present invention as well as the claims of the following.
10; 전송 라인
100; 도전 플레이트
VOID; 빈 공간
200; 도전 라인
210~250; 제1 내지 제5 부분들
300~800; 도전 패턴들10; Transmission line
100; Conductive plate
VOID; empty place
200; Challenge line
210 to 250; The first to fifth parts
300 to 800; Conductive patterns
Claims (18)
상기 제1 부분과 평행한 제3 부분에서 상기 제1 폭을 갖고, 상기 제2 부분과 평행한 제4 부분에서 상기 제2 폭을 갖는 제2 도전 라인; 그리고
상기 제1 도전 라인의 상기 제1 부분의 하부 및 상기 제2 도전 라인의 상기 제3 부분의 하부를 제외한 영역에 배치되며, 상기 제1 및 제2 도전 라인들의 하부에서 상기 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트를 포함하는 전송 라인.A first conductive line having a first width in the first portion and a second width in the second portion that is less than the first width;
A second conductive line having a first width in a third portion parallel to the first portion and having a second width in a fourth portion parallel to the second portion; And
Wherein the first and second conductive lines are disposed in a region except for a lower portion of the first portion of the first conductive line and a lower portion of the third portion of the second conductive line, And a conductive plate disposed parallel and spaced apart from the lines.
상기 도전 플레이트는 상기 제1 부분 및 상기 제3 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분 및 상기 제3 부분으로부터 상기 제2 부분 및 상기 제4 부분의 방향을 따라 감소하는 전송 라인.The method according to claim 1,
Wherein the conductive plate has a void at a lower portion of the first portion and the third portion and the width of the void space extends from the first portion and the third portion to the second portion and the fourth portion Decreasing transmission line along the direction.
상기 제2 도전 라인과 대향하는 방향의 상기 제1 도전 라인의 측면에서 상기 제1 도전 라인과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함하는 전송 라인.The method according to claim 1,
Further comprising a first conductive pattern disposed parallel to the first conductive line at a side of the first conductive line in a direction opposite to the second conductive line and connected to the conductive plate through a first via contact, line.
상기 제1 도전 패턴은 상기 제1 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제2 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는 전송 라인.The method of claim 3,
The first conductive pattern having a third width in a fifth portion parallel to the first portion and a fourth width greater than the third width in a sixth portion parallel to the second portion.
상기 제1 도전 라인과 대향하는 방향의 상기 제2 도전 라인의 측면에서 상기 제2 도전 라인과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.The method of claim 3,
And a second conductive pattern disposed parallel to the second conductive line at a side of the second conductive line in a direction opposite to the first conductive line and connected to the conductive plate through a second via contact, line.
상기 제2 도전 패턴은 상기 제3 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제4 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는 전송 라인.6. The method of claim 5,
The second conductive pattern having a third width in a fifth portion parallel to the third portion and a fourth width greater than the third width in a sixth portion parallel to the fourth portion.
상기 제2 도전 라인과 대향하는 방향의 상기 제1 부분의 측면에서 상기 제1 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함하는 전송 라인.The method according to claim 1,
And a first conductive pattern disposed parallel to the first portion at a side of the first portion in a direction opposite to the second conductive line and connected to the conductive plate through a first via contact.
상기 제1 도전 패턴의 폭은 상기 제2 부분에 가까워질 수록 증가하는 전송 라인.8. The method of claim 7,
Wherein the width of the first conductive pattern increases as it approaches the second portion.
상기 제1 도전 라인과 대향하는 방향의 상기 제3 부분의 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.8. The method of claim 7,
And a second conductive pattern disposed parallel to the third portion at a side of the third portion in a direction opposite to the first conductive line and connected to the conductive plate through a second via contact.
상기 제2 도전 패턴의 폭은 상기 제4 부분에 가까워질 수록 증가하는 전송 라인.10. The method of claim 9,
And wherein the width of the second conductive pattern increases as it approaches the fourth portion.
상기 제1 도전 라인은 제4 부분에서 상기 제2 폭보다 작은 제3 폭을 갖고,
상기 제2 도전 라인은 제5 부분에서 상기 제2 폭보다 작은 상기 제3 폭을 갖는 전송 라인.The method according to claim 1,
The first conductive line has a third width less than the second width in a fourth portion,
And the second conductive line has the third width less than the second width in a fifth portion.
상기 제2 도전 라인과 대향하는 방향의 상기 제4 부분의 측면에서 상기 제4 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함하는 전송 라인.12. The method of claim 11,
And a first conductive pattern disposed parallel to the fourth portion at a side of the fourth portion in a direction opposite to the second conductive line and connected to the conductive plate through a first via contact.
상기 제1 도전 라인과 대향하는 방향의 상기 제5 부분의 측면에서 상기 제5 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.13. The method of claim 12,
And a second conductive pattern disposed parallel to the fifth portion at a side of the fifth portion in a direction opposite to the first conductive line and connected to the conductive plate through a second via contact.
상기 제4 부분과 상기 제5 부분의 사이에서 상기 제4 부분과 상기 제5 부분에 평행하게 배치되며, 비아 콘택을 통해 상기 도전 플레이트와 연결되는 도전 패턴을 더 포함하는 전송 라인.12. The method of claim 11,
And a conductive pattern disposed parallel to the fourth portion and the fifth portion between the fourth portion and the fifth portion and connected to the conductive plate through a via contact.
상기 도전 라인의 상기 제1 부분의 하부를 제외한 영역에 배치되며, 상기 도전 라인의 하부에서 상기 도전 라인과 평행하게 이격되어 배치되는 도전 플레이트;
상기 제3 부분의 일 측면에서 상기 제3 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴; 그리고
상기 제3 부분의 다른 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 포함하는 전송 라인.A conductive line having a first width in the first portion, a second width in the second portion that is less than the first width, and a third width in the third portion that is less than the second width;
A conductive plate disposed in a region excluding the lower portion of the first portion of the conductive line, the conductive plate being disposed at a lower portion of the conductive line in parallel with the conductive line;
A first conductive pattern disposed parallel to the third portion on one side of the third portion and connected to the conductive plate through a first via contact; And
And a second conductive pattern disposed on the other side of the third portion in parallel with the third portion and connected to the conductive plate through a second via contact.
상기 도전 플레이트는 상기 제1 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분으로부터 상기 제2 부분으로의 방향을 따라 감소하는 전송 라인.16. The method of claim 15,
Wherein the conductive plate has a void at the bottom of the first portion and the width of the void space decreases along a direction from the first portion to the second portion.
상기 제1 부분의 일 측면에서 상기 제1 부분과 평행하게 배치되며, 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴; 그리고
상기 제1 부분의 다른 측면에서 상기 제1 부분과 평행하게 배치되며, 제4 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제4 도전 패턴을 더 포함하는 전송 라인.16. The method of claim 15,
A third conductive pattern disposed parallel to the first portion at one side of the first portion and connected to the conductive plate through a third via contact; And
And a fourth conductive pattern disposed parallel to the first portion on the other side of the first portion and connected to the conductive plate through a fourth via contact.
상기 제3 및 제4 도전 패턴들 각각의 폭은 상기 제2 부분에 가까워질 수록 증가하는 전송 라인.18. The method of claim 17,
And wherein the width of each of the third and fourth conductive patterns increases as it approaches the second portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150029815A KR102226020B1 (en) | 2015-03-03 | 2015-03-03 | Transmission line including conductive line and conductive plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150029815A KR102226020B1 (en) | 2015-03-03 | 2015-03-03 | Transmission line including conductive line and conductive plate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160107399A true KR20160107399A (en) | 2016-09-19 |
KR102226020B1 KR102226020B1 (en) | 2021-03-12 |
Family
ID=57103381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150029815A KR102226020B1 (en) | 2015-03-03 | 2015-03-03 | Transmission line including conductive line and conductive plate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102226020B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151365A (en) * | 2011-01-20 | 2012-08-09 | Three M Innovative Properties Co | Circuit board and electronic component including circuit board |
KR20120117761A (en) * | 2009-12-07 | 2012-10-24 | 까씨디앙 에스아에스 | Microwave transition device between a microstrip line and a rectangular waveguide |
-
2015
- 2015-03-03 KR KR1020150029815A patent/KR102226020B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120117761A (en) * | 2009-12-07 | 2012-10-24 | 까씨디앙 에스아에스 | Microwave transition device between a microstrip line and a rectangular waveguide |
JP2012151365A (en) * | 2011-01-20 | 2012-08-09 | Three M Innovative Properties Co | Circuit board and electronic component including circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR102226020B1 (en) | 2021-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394337B2 (en) | Multilayer interconnection board | |
US7218183B2 (en) | Transmission line impedance matching | |
US7102456B2 (en) | Transmission line | |
KR101786083B1 (en) | Structure of transmission line for data communication, and method for designing of the said line | |
JP2007243205A (en) | Printed circuit board assembly | |
US11322844B2 (en) | Impedance compensation system with microstrip and slotline coupling and controllable capacitance | |
WO2018185935A1 (en) | Inter-circuit-board connection structure | |
JP2019106681A (en) | Connector and connector coplanar waveguide | |
PL205021B1 (en) | Method for high-frequency tuning an electrical device, and a printed circuit board suitable therefor | |
KR20160107399A (en) | Transmission line including conductive line and conductive plate | |
EP1585184B1 (en) | Direct current cut structure | |
KR20210032113A (en) | Transition structure between microstrip and hollow substrate integrated waveguide | |
RU2004107656A (en) | DIRECTED TAPE FOR SURFACE MOUNTING | |
JP4381701B2 (en) | Connection structure between coaxial connector and multilayer board | |
CN107069164B (en) | Substrate integrated slot line waveguide combined transmission line | |
US10912190B2 (en) | Electrical connector element | |
KR100679915B1 (en) | Patch antenna | |
WO2021000173A1 (en) | Transmission line | |
KR102652651B1 (en) | Emi scanning apparatus | |
BRPI0412070A (en) | high frequency coupling device for connecting a coaxial plug with a high frequency transmission line over a printed circuit board | |
JP6525917B2 (en) | Multilayer printed wiring board | |
JP2010187220A (en) | High frequency circuit adjustment mechanism and method | |
KR20020055038A (en) | A printed circuit board | |
CN116266663A (en) | Coupler and signal detection system | |
JPH01238303A (en) | Connection structure for microstrip line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |