KR20160106751A - 경도 및 모듈러스를 증가시키기 위한 저 k 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화 - Google Patents

경도 및 모듈러스를 증가시키기 위한 저 k 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화 Download PDF

Info

Publication number
KR20160106751A
KR20160106751A KR1020167022142A KR20167022142A KR20160106751A KR 20160106751 A KR20160106751 A KR 20160106751A KR 1020167022142 A KR1020167022142 A KR 1020167022142A KR 20167022142 A KR20167022142 A KR 20167022142A KR 20160106751 A KR20160106751 A KR 20160106751A
Authority
KR
South Korea
Prior art keywords
carbon
low
film
substrate
silicon
Prior art date
Application number
KR1020167022142A
Other languages
English (en)
Inventor
프라밋 만나
키란 브이. 타다니
아브히지트 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160106751A publication Critical patent/KR20160106751A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • General Health & Medical Sciences (AREA)

Abstract

본 발명의 실시예들은 일반적으로, 탄소/실리콘-함유 저 k 재료를 경화시키는 방법들에 관한 것이다. 방법들은 일반적으로, 프로세싱 구역으로 증착 전구체를 전달하는 단계 ― 증착 전구체는 탄소/실리콘-함유 전구체를 포함함 ―, 산소 함유 전구체의 존재 시에, 원격 플라즈마를 형성하는 단계, 기판 상에 탄소/실리콘-함유 저 k 재료를 증착하기 위해, 증착 전구체로, 활성화된 산소 함유 전구체를 전달하는 단계, 및 탄소 산화물 가스의 존재 시에, 탄소/실리콘-함유 저 k 재료를 경화시키는 단계를 포함한다.

Description

경도 및 모듈러스를 증가시키기 위한 저 K 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화{CARBON DIOXIDE AND CARBON MONOXIDE MEDIATED CURING OF LOW K FILMS TO INCREASE HARDNESS AND MODULUS}
[0001] 본원에서 설명되는 실시예들은 일반적으로, 저 k 재료의 기계적인 특성들을 유지시키거나 또는 개선하는 방법들에 관한 것이다. 더 구체적으로, 본원에서 개시되는 실시예들은 일반적으로, 막의 모듈러스(modulus) 및 경도(hardness)를 증가시키는 방법들에 관한 것이다.
[0002] 반도체 디바이스 기하형상들은, 수십년 전 그러한 디바이스들이 처음 도입된 이후로, 사이즈가 극적으로 감소되었다. 그 이후로, 집적 회로들은 일반적으로, 칩 상에 피팅(fit)될 디바이스들의 수가 2년마다 두배가 되는 것을 의미하는 2년/절반-사이즈 룰(종종, 무어의 법칙(Moore's Law)이라고 호칭됨)을 따라왔다. 오늘날의 제작 플랜트(plant)들은 일상적으로, 0.35 μm 및 심지어 0.25 μm의 피처(feature) 사이즈들을 갖는 디바이스들을 생성하고 있고, 장래의 플랜트들이 조만간, 한층 더 작은 기하형상들을 갖는 디바이스들을 생성하게 될 것이다.
[0003] 집적 회로들 상의 디바이스들의 사이즈를 더 감소시키기 위해, 인접한 금속 라인들 사이의 용량성 커플링을 감소시키기 위한 저 k(유전 상수 < 3)를 갖는 절연체들 및 낮은 저항률을 갖는 전도성 재료들을 사용하는 것이 유익하게 되었다. 불행하게도, 저 k 재료들(전형적으로, 유전 상수가 실리콘 산화물의 유전 상수 미만인 유전체들)은, 실리콘 산화물과 비교하여, 근본적으로 더 약한 전기적인 및 기계적인 특성들(예컨대, 경도 및 영률(Young's modulus))을 나타낸다. 추가로, 저 k 유전체 대안들은 전형적으로, 다양한 상호연결 프로세싱 단계들 동안에 손상되기 쉽다. 저 k 재료들에서 관찰되는 손상은, 증가된 수분 흡수 및 유전 상수에서의 증가에 의해 나타나고, 이는, 감소된 성능 및 디바이스 신뢰성을 초래할 수 있다.
[0004] 위에서 관찰된 손상으로 인해, 저 k 재료들의 경화는, 유전 상수를 희생시키지 않으면서, 원하는 열 특성들, 모듈러스, 및 경도를 달성하는데 있어서 중요하다. 일반적으로, 저 k 재료들은, 경화 동안에, 제어되는 방식으로 제거될 수 있는, 막에서의 상당한 양의 자유 탄소를 함유한다. 경화 프로세스 동안에 O2를 전달하는 것은 종종, 경화 시간을 감소시키고, 탄성 및 경도 값들을 개선하는 것을 돕는다. 그러나, UV 경화에서 O2가 사용되는 경우에, O3가 인 시튜(in situ)로 생성될 수 있다. O3는, 유동성(flowable) 저 k 막들과 Si-OH 결합들을 형성하고, k 값을 감소시키는 것이 가능할 수 있다.
[0005] 따라서, 저 k 막들의 기계적인 특성들 및 k 값 양자 모두를 유지시키는 개선된 방법들에 대한 필요성이 존재한다.
[0006] 본 발명의 실시예들은 일반적으로, 저 k 재료를 경화시키는 방법들에 관한 것이다. 일 실시예에서, 막을 경화시키는 방법은, 프로세싱 챔버의 프로세싱 구역에서 기판으로 탄소 산화물 가스를 전달하는 단계 ― 기판은, 기판 상에 증착된 탄소/실리콘-함유 저 k 재료를 가짐 ―; 기판이 섭씨 200 도 내지 섭씨 550 도이도록, 기판의 온도를 제어하는 단계; 및 경화된 탄소/실리콘-함유 저 k 막을 생성하기 위해, 프로세싱 챔버로 UV 복사를 전달하는 단계를 포함할 수 있다.
[0007] 다른 실시예에서, 저 k 막을 형성하는 방법은, 프로세싱 챔버의 프로세싱 구역에 기판을 위치시키는 단계; 프로세싱 구역으로 증착 전구체를 전달하는 단계 ― 증착 전구체는 탄소/실리콘-함유 전구체를 포함함 ―; 활성화된 산소 함유 전구체를 생성하기 위해, 산소 함유 전구체의 존재 시에, 원격 플라즈마를 형성하는 단계; 기판 상에 탄소/실리콘-함유 저 k 재료를 증착하기 위해, 기판의 존재 시에, 증착 전구체로, 활성화된 산소 함유 전구체를 전달하는 단계; 및 탄소 산화물 가스의 존재 시에, 탄소/실리콘-함유 저 k 재료를 경화시키는 단계를 포함할 수 있다.
[0008] 다른 실시예에서, 저 k 막을 형성하는 방법은, 프로세싱 챔버의 프로세싱 구역에 기판을 위치시키는 단계; 프로세싱 구역으로 증착 전구체를 전달하는 단계 ― 증착 전구체는 옥타메틸시클로테트라실록산(OMCTS)을 포함함 ―; 활성화된 산소를 생성하기 위해, 산소(O2)의 존재 시에, 원격 플라즈마를 형성하는 단계; 기판 상에 탄소/실리콘-함유 저 k 막을 증착하기 위해, 기판의 존재 시에, 증착 전구체로, 활성화된 산소를 전달하는 단계; 프로세싱 챔버로 탄소 이산화물 또는 탄소 일산화물을 포함하는 경화 가스를 전달하는 단계; 기판이 섭씨 200 도 내지 섭씨 550 도이도록, 기판의 온도를 제어하는 단계; 및 경화된 탄소/실리콘-함유 저 k 막을 생성하기 위해, 경화 가스 및 기판으로 UV 복사를 전달하는 단계를 포함할 수 있다.
[0009] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된, 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 본 발명의 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0010] 도 1은, 하나 또는 그 초과의 실시예들에 따른, 증착 및 경화 챔버들을 포함하는 시스템을 도시한다.
[0011] 도 2는, 하나 또는 그 초과의 실시예들에 따른, 저 k 재료를 증착하기 위한 방법의 블록도이다.
[0012] 도 3은, 하나 또는 그 초과의 실시예들에 따른, 저 k 재료를 경화시키기 위한 방법의 블록도이다.
[0013] 이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이, 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있다는 것이 고려된다.
[0014] 본 발명의 실시예들은 일반적으로, 탄소 도핑된 실리콘 산화물(SiOC) 막들과 같은 저 k 유전체 막들에서의 영률 및 경도를 개선하는 방법들에 관한 것이다. 저 k 유전체 막은 기판의 노출된 표면 상에 증착된다. 일 실시예에서, 저 k 유전체 막은, 실리콘 산소 탄소 함유(SiOC) 막과 같은 탄소/실리콘-함유 저 k 유전체 막이다. 막은, 아래에서 더 상세히 설명되는 2단계 원격 플라즈마 증착을 사용하여 증착될 수 있다. 그 후에, 저 k 유전체 막은, 위의 어려움들을 극복하기 위해, 탄소 일산화물/탄소 이산화물 매개성(mediated) 경화를 사용하여 경화될 수 있다. 본원에서 개시되는 실시예들은 아래에서 도면들에 관하여 더 상세히 설명된다.
[0015] 본 발명의 실시예들과 함께 사용될 수 있거나, 또는 사용하기 위해 변형될 수 있는 프로세싱 챔버들은, 다른 타입들의 챔버들 중에서, 고-밀도 플라즈마 화학 기상 증착(HDP-CVD) 챔버들, 플라즈마 강화 화학 기상 증착(PECVD) 챔버들, 부압 화학 기상 증착(SACVD) 챔버들, 및 열 화학 기상 프로세싱 챔버들을 포함할 수 있다. 본 발명의 실시예들을 구현할 수 있는 CVD 시스템들의 특정한 예들은, 캘리포니아, 산타클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한, CENTURA ULTIMA® HDP-CVD 챔버들/시스템들, 및 PRODUCER® PECVD 챔버들/시스템들을 포함한다. 증착 시스템들의 실시예들은, 집적 회로 칩들을 생성하기 위한 더 큰 제작 시스템들에 포함될 수 있다.
[0016] 도 1은, 본원에서 설명되는 실시예들에 따라 유동성 실리콘-탄소-질소 층을 증착하기 위해 사용될 수 있는 프로세싱 시스템(132)의 개략적인 예시를 도시한다.
[0017] 프로세싱 시스템(132)은, 제어기(110) 및 가스 패널(130)에 커플링된 프로세싱 챔버(100)를 포함한다. 프로세싱 챔버(100)는 일반적으로, 내부 프로세싱 구역(126)을 정의하는, 상단(124), 측면(101), 및 바닥 벽(122)을 포함한다. 지지 페데스탈(pedestal)(150)이 챔버(100)의 내부 프로세싱 구역(126)에 제공된다. 페데스탈(150)은 스템(stem)(160)에 의해 지지되고, 전형적으로, 알루미늄, 세라믹, 및 다른 적합한 재료들로 제작될 수 있다. 변위(displacement) 메커니즘(미도시)을 사용하여, 페데스탈(150)이 챔버(100) 내부에서 수직 방향으로 이동될 수 있다.
[0018] 페데스탈(150)은, 페데스탈(150)의 표면(192) 상에 지지된 기판(190)의 온도를 제어하는데 적합한 임베딩된(embedded) 가열기 엘리먼트(170)를 포함할 수 있다. 페데스탈(150)은, 전력 공급부(106)로부터 가열기 엘리먼트(170)로 전류를 인가함으로써, 저항성으로 가열될 수 있다. 가열기 엘리먼트(170)는, 니켈-철-크롬 합금(예컨대, INCOLOY®) 시스 튜브(sheath tube)에 인캡슐레이팅된(encapsulated) 니켈-크롬 와이어로 제조될 수 있다. 전력 공급부(106)로부터 공급되는 전류는, 가열기 엘리먼트(170)에 의해 생성되는 열을 제어함으로써, 막 증착 동안에, 실질적으로 일정한 온도로, 기판(190) 및 페데스탈(150)을 유지시키기 위해, 제어기(110)에 의해 조절된다. 공급되는 전류는, 섭씨 약 100 도 내지 섭씨 약 700 도, 예컨대 섭씨 약 200 도 내지 섭씨 약 500 도로, 페데스탈(150)의 온도를 선택적으로 제어하기 위해, 조정될 수 있다. 페데스탈(150)은 또한, 페데스탈(150)의 표면(192) 상에 지지된 기판(190)의 온도를 낮추는데 적합한 칠러(chiller)(미도시)를 포함할 수 있다. 칠러는, 섭씨 약 -10 도 또는 그 미만의 온도들로 페데스탈(150)의 온도를 선택적으로 낮추기 위해, 조정될 수 있다.
[0019] 열전대와 같은 온도 센서(172)가, 통상적인 방식으로 페데스탈(150)의 온도를 모니터링하기 위해, 지지 페데스탈(150)에 임베딩될 수 있다. 측정된 온도는, 원하는 온도로 기판을 유지시키기 위하여, 가열기 엘리먼트(170)에 공급되는 전력을 제어하기 위해, 제어기(110)에 의해 사용된다.
[0020] 챔버(100)의 바닥에 형성된 포트에 진공 펌프(102)가 커플링된다. 진공 펌프(102)는, 프로세싱 챔버(100)에서 원하는 가스 압력을 유지시키기 위해 사용된다. 진공 펌프(102)는 또한, 챔버(100)로부터 프로세스의 부산물들 및 포스트(post)-프로세싱 가스들을 진공배기(evacuate)시킨다.
[0021] 프로세싱 시스템(132)은, 챔버 압력을 제어하기 위한 부가적인 장비, 예컨대, 챔버 압력을 제어하기 위해 진공 펌프(102)와 프로세싱 챔버(100) 사이에 위치된 밸브들(예컨대, 스로틀 밸브들 및 격리 밸브들)을 더 포함할 수 있다.
[0022] 복수의 구멍들(128)을 갖는 샤워헤드(120)가, 프로세싱 챔버(100)의 상단 상에서, 기판 지지 페데스탈(150) 위에 배치된다. 샤워헤드(120)의 구멍들(128)은, 챔버(100) 내로 프로세스 가스들을 도입하기 위해, 활용된다. 구멍들(128)은, 상이한 프로세스 요건들을 위한 다양한 프로세스 가스들의 유동을 용이하게 하기 위해, 상이한 사이즈들, 수, 분포들, 형상, 디자인, 및 직경들을 가질 수 있다. 샤워헤드(120)는, 프로세스 동안에 내부 프로세싱 구역(126)으로 다양한 가스들이 공급되게 허용하는 가스 패널(130)에 연결된다.
[0023] 도시된 실시예에서, 샤워헤드(120)는, 산소, 수소, 실리콘, 탄소, 및/또는 질소를 함유하는 프로세스 가스들을 분배할 수 있다. 실시예들에서, 프로세싱 구역(126) 내로 도입되는 프로세스 가스는, 산소(O2), 오존(O3), N2O, NO, NO2, NH3, N2H4를 포함하는 NxHy, 실란, 디실란, TSA, DSA, 알킬 아민들, 유기실리콘 화합물들, 탄화수소 화합물들, 및 이들의 조합들 중 하나 또는 그 초과를 함유할 수 있다. 프로세스 가스는 또한, 헬륨, 아르곤, 질소(N2) 등과 같은 캐리어 가스를 포함할 수 있다. 제 2 채널(미도시)은 또한, 프로세스 가스, 및/또는 캐리어 가스, 및/또는 성장하는 또는 증착-직후의(as-deposited) 막을 기계적으로 강화하거나 또는 경화시키기 위해 사용되는 막-경화 가스(예컨대 CO2)를 전달할 수 있다. 플라즈마 유출물들은 프로세스 가스의 이온화된 또는 중성 유도체들을 포함할 수 있고, 또한, 본원에서, 활성화된 탄소 산화물 전구체라고 지칭될 수 있다.
[0024] 프로세싱 챔버(100)는 원격 플라즈마 소스(138)를 더 포함할 수 있다. 원격 플라즈마 소스(138)는, 이차 가스 소스(140)로부터 전달되는 가스와 같은 하나 또는 그 초과의 가스들로부터 플라즈마를 생성한다. 원격 플라즈마 소스(138)는, 이용가능한 플라즈마 전력 소스들로부터, 유도성 커플링된 플라즈마(ICP), 마이크로파 플라즈마(MWP), 또는 용량성 커플링된 플라즈마(CCP)와 같은, 본 기술분야에 알려진 바와 같은 플라즈마를 생성할 수 있다.
[0025] 제어기(110)는, 프로세스 시퀀스를 제어하고 가스 패널(130)로부터의 가스 유동들을 조절하기 위해 활용되는, 중앙 프로세싱 유닛(CPU)(112), 메모리(116), 및 지원 회로(114)를 포함한다. CPU(112)는, 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 소프트웨어 루틴들은, 랜덤 액세스 메모리, 판독 전용 메모리, 플로피, 또는 하드 디스크 드라이브, 또는 다른 형태의 디지털 스토리지(storage)와 같은 메모리(116)에 저장될 수 있다. 지원 회로(114)는 통상적으로, CPU(112)에 커플링되고, 캐시, 클록 회로들, 입력/출력 시스템들, 전력 공급부들 등을 포함할 수 있다. 프로세싱 시스템(132)의 다양한 컴포넌트들과 제어기(110) 사이의 양방향성 통신들은, 신호 버스들(118)이라고 일괄적으로 지칭되는 다수의 신호 케이블들을 통해 핸들링되고, 그러한 신호 버스들 중 몇몇이 도 1에서 예시된다.
[0026] 다른 프로세싱 챔버들이 또한, 본 발명으로부터 이익을 얻을 수 있고, 위에서 열거된 파라미터들은, 저 k 유전체 층을 형성하고 경화시키기 위해 사용되는 특정한 프로세싱 챔버에 따라 변화될 수 있다. 예컨대, 다른 프로세싱 챔버들은, 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 프로세싱 챔버들에 대해 기재된 가스 유량들보다 더 크거나 또는 더 작은 가스 유량들을 요구하는, 더 큰 또는 더 작은 볼륨을 가질 수 있다.
[0027] 도 2는, 하나 또는 그 초과의 실시예들에 따른, 저 k 유전체 재료를 증착하기 위한 방법(200)의 블록도이다. 방법(200)은, 엘리먼트(202)에서와 같이, 프로세싱 챔버에 기판을 위치시킴으로써 시작된다. 일 실시예에서, 프로세싱 챔버는 도 1에 관하여 설명된 바와 같은 챔버이다. 다른 실시예에서, 프로세싱 챔버는, 프로세싱 챔버의 프로세싱 구역으로 전달될 원격 플라즈마를 생성할 수 있는 임의의 챔버이고, 그러한 원격 플라즈마를 생성하도록 변형된 챔버들을 포함한다. 기판은, 실리콘 기판과 같은, 박막들의 증착에서 사용되는 임의의 기판일 수 있다.
[0028] 기판이 프로세싱 챔버에 위치되면, 엘리먼트(204)에서와 같이, 증착 전구체가 프로세싱 구역으로 전달될 수 있다. 증착 전구체는 탄소/실리콘-함유 전구체를 포함한다. 탄소/실리콘-함유 전구체는 유기실리콘 화합물, 탄화수소 화합물, 또는 이들의 조합들일 수 있다.
[0029] 일 실시예에서, 유기실리콘 화합물은 링 구조, 선형(linear) 구조, 또는 풀러렌(fullerene) 구조를 가질 수 있다. 링 구조들을 갖는, 사용될 수 있는 유기실리콘 화합물들의 예들은, 옥타메틸시클로테트라실록산(OMCTS); 1,3,5,7-테트라메틸시클로테트라실록산(TMCTS); 1,2,3,4-테트라메틸시클로테트라실란; 헥사에틸시클로트리실록산; 헥사메틸시클로트리실록산; 헥사페닐시클로트리실록산; 1,3,7-테트라비닐-1,3,5,7-테트라메틸시클로테트라실록산; 1,3,5,7,9-펜타메틸시클로펜타실록산; 1,3,5,7,9-펜타비닐-1,3,5,7,9-펜타메틸시클로펜타실록산; 및 옥타메틸시클로테트라실라잔을 포함한다. 선형 구조들을 갖는, 사용될 수 있는 유기실리콘 화합물들의 예들은, 트리메틸실란; 테트라메틸실란; 1,1,3,3-테트라메틸디실록산; 테트라비닐실란; 디페닐메틸실란; 테트라페닐실란; 테트라-n-프로폭시실란; 디에톡시메틸실란; 1,1,3,3-테트라메틸-1,3-디에톡시디실록산; 테트라메톡시실란(TMOS); 및 1,1,3,3-테트라메틸디실라잔을 포함한다. 풀러렌 구조들, 예컨대 구형(spherical) 또는 입방형(cuboidal) 구조들을 갖는, 사용될 수 있는 유기실리콘 화합물들의 예들은, 실세스퀴옥산 구조들, 예컨대, 하이드로-T8-실세스퀴옥산, 옥타메틸-T8-실세스퀴옥산, 옥타비닐-T8-실세스퀴옥산, 및 옥타키스(디메틸실록시)-T8-실세스퀴옥산을 포함한다. 링 구조 또는 풀러렌 구조를 갖는 유기실리콘 화합물이 사용되는 경우에, 유기실리콘 화합물은, 프로세싱 챔버 내로 화합물을 도입하기 전에, 헥산과 같은 용제에서 용해될 수 있다.
[0030] 탄소/실리콘-함유 화합물들은 또한, 탄화수소를 포함할 수 있다. 탄화수소는 링 구조, 선형 구조, 또는 풀러렌 구조를 가질 수 있다. 링 구조들을 갖는, 사용될 수 있는 탄화수소들의 타입들의 예들은, 시클릭 테르펜들, 시클로펜텐들, 시클로헥센들, 시클로헥산들, 시클로헥사디엔들, 시클로헵타디엔들, 및 페닐-함유 화합물들을 포함한다. 예컨대, 알파 테르피넨(C10H16)(ATP), 1-메틸-4-(1-메틸에테닐)-시클로헥센, 1-메틸-4-이소프로필시클로헥산, p-이소프로필톨루엔, 비닐시클로헥산, 노르보르나디엔, 페닐 아세테이트, 시클로펜텐 산화물, 및 이들의 조합들이 사용될 수 있다. 선형 구조들을 갖는, 사용될 수 있는 탄화수소들의 예들은, 에틸렌, 헥산, 프로필렌, 및 1,3-부타디엔을 포함한다. 풀러렌 구조들을 갖는, 사용될 수 있는 탄화수소들의 예들은, C60, C70, C76, 및 C78을 포함한다. 링 구조 또는 풀러렌 구조를 갖는 탄화수소가 사용되는 경우에, 탄화수소는, 프로세싱 챔버 내로 화합물을 도입하기 전에, 테트라히드로푸란 및 헥산과 같은 용제에서 용해될 수 있다.
[0031] 2개 또는 그 초과의 유기실리콘 화합물들과 같은 2개 또는 그 초과의 화합물들이 동시에, 증착 챔버로 전달될 수 있다. 유기실리콘 유량들은 약 50 sccm 내지 약 5000 sccm일 수 있다. 산화 가스 유량들은 50 sccm 내지 약 3000 sccm일 수 있고, 탄화수소 유량들은 50 sccm 내지 약 5000 sccm일 수 있다. 압력은, 섭씨 50 도 내지 섭씨 100 도의 온도에서, 그리고 0.5 Torr 내지 3 Torr로 유지될 수 있다. 효과적인 증착 레이트는 2000 Å/min 내지 10000 Å/min일 수 있다.
[0032] 탄소/실리콘-함유 층이 OMCTS를 사용하여 증착되는 경우에, 실란 전구체가 또한 사용된다. 예시적인 실란 전구체는 TMOS이다. OMCTS 및 실란 전구체는, 1:2.5 내지 10:1의 OMCTS 대 실란 전구체 비율로 결합된다. 일 실시예에서, 탄소/실리콘-함유 전구체는 TMOS, OMCTS, 및 캐리어 가스를 포함한다. TMOS는 100 sccm 내지 3000 sccm의 유량으로 전달될 수 있다. OMCTS는 500 sccm 내지 3000 sccm의 유량으로 전달될 수 있다. 캐리어 가스는 헬륨과 같은 비활성 가스일 수 있다. 이러한 실시예에서, 헬륨은 1000 sccm 내지 10000 sccm의 유량으로 전달된다. 모든 유량들은 300 mm 기판에 관하여 설명된다. 따라서, 이러한 실시예에서, TMOS는, 기판 표면 면적의 0.0011 sccm/mm2 내지 0.033 sccm/mm2의 유량으로 전달되고, OMCTS는, 기판 표면 면적의 0.0056 sccm/mm2 내지 0.033 sccm/mm2의 유량으로 전달되고, 헬륨은, 기판 표면 면적의 0.011 sccm/mm2 내지 0.11 sccm/mm2의 유량으로 전달된다.
[0033] 탄소-도핑된 실리콘 산화물 층일 수 있는 탄소/실리콘-함유 저 k 유전체 층에 산소가 존재한다. 일 실시예에서, 탄소/실리콘-함유 저 k 유전체 층은, 약 10 % 내지 약 60 %의 실리콘, 약 20 % 내지 약 30 %의 산소, 및 약 10 % 내지 약 60 %의 탄소를 포함하는 탄소-도핑된 실리콘 산화물 막이다. 다른 실시예에서, 탄소/실리콘-함유 저 k 유전체 층은, k < 3.0을 갖는 다공성 탄소-도핑된 실리콘 산화물 막이다. 그러나, 다른 타입들의 저 k 유전체 막들이, 본원에서 설명되는 방법들을 사용하여, 증착될 수 있다는 것이 인식된다. 추가로, 본원에서 설명되는 방법들이 다른 저 k 유전체 막들에 대해 적용될 수 있다는 것이 이해된다.
[0034] 그 후에, 엘리먼트(206)에서와 같이, 활성화된 산소-함유 전구체를 생성하기 위해, 산소-함유 전구체의 존재 시에, 원격 플라즈마가 형성될 수 있다. 산소-함유 전구체는, 적어도 50 원자 퍼센트 산소인 가스와 같은 하나 또는 그 초과의 산소 원자들을 포함하는 물질일 수 있다. 일 실시예에서, 산소-함유 전구체 가스는, 산소(O2), 오존(O3), CO, CO2, N2O, NO, NO2, 또는 이들의 조합들로부터 선택된다.
[0035] O2가 산소 함유 가스로서 사용되는 경우에, O2가 원격 플라즈마 소스로 전달된다. 원격 플라즈마 소스에서, O2는 플라즈마로 변환되거나, 또는 비활성 가스로부터 생성되는 플라즈마와 같은 기존의 플라즈마에 부가되고, 이는, O2를 활성화된 O2 가스로 변환시킨다. 산소 함유 가스는 1000 sccm 내지 5000 sccm의 유량으로 전달될 수 있다. 모든 유량들은 300 mm 기판에 관하여 설명된다. 따라서, 이러한 실시예에서, 산소 함유 가스는, 기판 표면 면적의 0.011 sccm/mm2 내지 0.056 sccm/mm2의 유량으로 전달된다.
[0036] 그 후에, 엘리먼트(208)에서와 같이, 활성화된 산소 함유 전구체는, 기판의 존재 시에, 증착 전구체로 전달될 수 있다. 일 실시예에서, 원격 플라즈마 소스에 의해 생성된 활성화된 O2는, 플라즈마가 퀀칭된(quenched) 후에, 활성화된 가스로서, 또는 플라즈마 형태로, 프로세싱 챔버의 프로세싱 구역으로 전달될 수 있다. 그 후에, 활성화된 O2는, 프로세싱 챔버의 프로세싱 구역에서, (위에서 설명된) 탄소/실리콘-함유 전구체와 혼합된다. 활성화된 O2는, 기판 상으로의 탄소/실리콘-함유 저 k 재료의 증착을 위한 에너지를 제공하기 위해, 탄소/실리콘-함유 전구체와 상호작용한다.
[0037] 탄소/실리콘-함유 저 k 재료가 증착되면, 그 후에, 엘리먼트(210)에서와 같이, 그러한 탄소/실리콘-함유 저 k 재료는, 탄소 산화물 가스의 존재 시에, 경화될 수 있다. 탄소 산화물 가스는, 산소 및 탄소로 본질적으로 구성된 가스이다. 예시적인 가스들은 탄소 이산화물 및 탄소 일산화물을 포함한다. UV 경화는 아래에서 더 명확하게 설명된다. 그러나, 경화는, 자외선(UV) 복사, 마이크로파(MW) 복사, 또는 e-빔 경화들을 사용하여 수행될 수 있다.
[0038] 도 3은, 하나 또는 그 초과의 실시예들에 따른, 저 k 유전체 재료를 증착하기 위한 방법(300)의 블록도이다. 방법(300)은, 엘리먼트(302)에서와 같이, 프로세싱 챔버의 프로세싱 구역에서 기판으로 탄소 산화물 가스를 전달하는 것으로 시작된다. 여기에서 설명되는 바와 같이, 기판은, 적어도 하나의 노출된 표면 상에 증착된 탄소/실리콘-함유 저 k 재료를 갖는다. 일 실시예에서, 탄소/실리콘-함유 저 k 재료는 SiOC 재료이다. 다른 실시예에서, 탄소/실리콘-함유 저 k 재료는, 3 미만의 k 값을 갖는 탄소/실리콘-함유 재료이다.
[0039] 탄소 산화물 가스는, 도 2에 관하여 설명된 증착 가스로 유사한 파라미터들을 사용하여 전달될 수 있다. 탄소 산화물 가스는 100 sccm 내지 5000 sccm의 유량으로 전달될 수 있다. 모든 유량들은 300 mm 기판에 관하여 설명된다. 따라서, 이러한 실시예에서, 탄소 산화물 가스는, 기판 표면 면적의 0.0011 sccm/mm2 내지 0.056 sccm/mm2의 유량으로 전달된다. 경화 동안의 압력은 100 mTorr 내지 3 Torr로 유지될 수 있다. 추가로, 탄소 산화물 가스는, 비활성 가스와 같은 하나 또는 그 초과의 이차 가스들과 함께 전달될 수 있다.
[0040] 다음으로, 엘리먼트(304)에서와 같이, 기판의 온도는, 기판이 섭씨 200 도 내지 섭씨 550 도이도록, 제어될 수 있다. 더 높은 온도들은 경화 시간을 감소시키는 것으로 생각된다. 그러나, 기판 상의 다수의 형성물들은 높은 온도들에 대해 민감할 수 있고, 이는, 디바이스를 손상시킬 수 있다. 적절한 정확한 온도가, 기판 상에 생성되는 막 및 디바이스들에 대해 특정될 것이다.
[0041] 다음으로, 엘리먼트(306)에서와 같이, 경화된 탄소/실리콘-함유 저 k 재료를 생성하기 위해, 탄소 산화물 가스의 존재 시에, UV 복사가 프로세싱 챔버로 전달될 수 있다. 하나 또는 그 초과의 탄소 산화물 가스들이, UV 복사의 전달과 동시에, 챔버로 전달될 수 있다. UV 복사가 추가로, 탄소 산화물 가스를 이온화하기 위해, 챔버로, 일반적으로 또는 구체적으로, 기판으로 전달될 수 있다. 이온화된 탄소 및 산소 분자들은, 탄소/실리콘-함유 저 k 재료의 표면 상에 유해한 화합물들을 형성하지 않으면서, 수분 및 느슨하게 구속된 탄소를 제거하도록 작용할 것이다.
[0042] 탄소 산화물들이, 해로운 수산화물을 형성하지 않는 산소 경화의 이익들을 제공할 수 있는 것으로 생각된다. 산화제들은 일반적으로, 경화 시간을 감소시키고 모듈러스 및 경도를 개선하는 것을 도움으로써 경화 프로세스를 보조하기 위해 존재한다. 그러나, UV 경화 프로세스와 같은 경화 프로세스 동안에 O2와 같은 산화제가 존재하게 하는 것은, 인 시튜(in situ)로 O3를 생성할 수 있다. O3는, 탄소/실리콘-함유 저 k 막들과 Si-OH 결합들을 형성하는 것이 가능할 수 있다. 따라서, O3와의 반응은 막 경도 및 모듈러스에서의 감소에 기여할 수 있다. 경화 동안에 CO2 및 CO를 사용함으로써, 더 빠르고 효율적인 경화가 달성될 수 있다. UV/MW/E-빔에 대한 노출 시에 CO2는, 원하지 않는 Si-OH 결합들을 형성하지 않으면서, 탄소/실리콘-함유 저 k 재료의 가교-결합(cross-linking)을 강화할 수 있어서, 저 k 값을 유지시키면서, 더 우수한 기계적인 특성들을 야기할 수 있다.
[0043] 본원에서 설명되는 방법들은, 탄소 산화물들을 사용하는 저 k 막의 경화 및 증착을 설명할 수 있다. 탄소/실리콘-함유 저 k 재료를 증착하고, 이어서, 탄소 산화물을 사용하는 후속 경화를 행함으로써, 막으로부터 과도한 탄소가 제거되어, O2만을 사용하는 경우에 발견되는 기계적인 결함들을 갖지 않는 저 k 막이 제공된다. 따라서, 탄소 산화물들을 이용하는 경화는, 유해한 효과들 없이 경화 동안에 산소를 사용하는 이익들을 제공할 수 있다.
[0044] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 막을 경화시키는 방법으로서,
    프로세싱 챔버의 프로세싱 구역에서 기판으로 탄소 산화물 가스를 전달하는 단계 ― 상기 기판은, 상기 기판 상에 증착된 탄소/실리콘-함유 저 k 재료를 가짐 ―;
    상기 기판이 섭씨 200 도 내지 섭씨 550 도이도록, 상기 기판의 온도를 제어하는 단계; 및
    경화된 탄소/실리콘-함유 저 k 막을 생성하기 위해, 상기 프로세싱 챔버로 UV 복사를 전달하는 단계
    를 포함하는,
    막을 경화시키는 방법.
  2. 제 1 항에 있어서,
    상기 탄소/실리콘-함유 저 k 재료는 두께가 20 Å 내지 50 Å이고, SiOC 재료인,
    막을 경화시키는 방법.
  3. 제 1 항에 있어서,
    상기 탄소 산화물 가스는, 탄소 이산화물, 탄소 일산화물, 또는 이들의 조합들을 포함하는,
    막을 경화시키는 방법.
  4. 제 1 항에 있어서,
    상기 UV 복사는, 최대 전력의 30 % 내지 90 %의 전력 레벨로, 상기 기판으로 전달되는,
    막을 경화시키는 방법.
  5. 제 1 항에 있어서,
    유동성(flowable) 실리콘-탄소-질소 재료는, 최대 전력의 30 % 내지 90 %의 UV 복사 전력을 사용하여, 섭씨 300 도 내지 섭씨 500 도의 온도로 수행되는 UV 경화에 의해, 경화되는,
    막을 경화시키는 방법.
  6. 제 1 항에 있어서,
    상기 탄소 산화물 가스는 0.0011 sccm/mm2 내지 0.033 sccm/mm2의 유량으로 전달되는,
    막을 경화시키는 방법.
  7. 저 k 막을 형성하는 방법으로서,
    프로세싱 챔버의 프로세싱 구역에 기판을 위치시키는 단계;
    상기 프로세싱 구역으로 증착 전구체를 전달하는 단계 ― 상기 증착 전구체는 탄소/실리콘-함유 전구체를 포함함 ―;
    활성화된 산소 함유 전구체를 생성하기 위해, 산소 함유 전구체의 존재 시에, 원격 플라즈마를 형성하는 단계;
    상기 기판 상에 탄소/실리콘-함유 저 k 재료를 증착하기 위해, 상기 기판의 존재 시에, 상기 증착 전구체로 상기 활성화된 산소 함유 전구체를 전달하는 단계; 및
    탄소 산화물 가스의 존재 시에, 상기 탄소/실리콘-함유 저 k 재료를 경화시키는 단계
    를 포함하는,
    저 k 막을 형성하는 방법.
  8. 제 7 항에 있어서,
    상기 탄소/실리콘-함유 전구체는, 옥타메틸시클로테트라실록산(OMCTS), 테트라메틸시클로테트라실록산(TMCTS), 테트라메톡시실란(TMOS), 또는 이들의 조합들을 포함하는,
    저 k 막을 형성하는 방법.
  9. 제 7 항에 있어서,
    상기 원격 플라즈마는 마이크로파 플라즈마인,
    저 k 막을 형성하는 방법.
  10. 제 7 항에 있어서,
    원하는 두께를 달성하기 위해, 하나 또는 그 초과의 횟수들로, 상기 증착 전구체를 전달하는 것, 상기 산소 함유 전구체를 활성화시키는 것, 상기 탄소/실리콘-함유 저 k 재료를 증착하기 위해, 상기 증착 전구체로 상기 활성화된 산소-함유 전구체를 전달하는 것, 및 상기 탄소/실리콘-함유 저 k 재료를 경화시키는 것을 더 포함하는,
    저 k 막을 형성하는 방법.
  11. 제 7 항에 있어서,
    상기 프로세싱 챔버의 온도는, 상기 증착 전구체를 전달하기 전에, 섭씨 50 도 내지 섭씨 100 도의 온도가 되는,
    저 k 막을 형성하는 방법.
  12. 제 7 항에 있어서,
    상기 탄소/실리콘-함유 저 k 재료는 UV 복사 경화에 의해 경화되는,
    저 k 막을 형성하는 방법.
  13. 제 7 항에 있어서,
    상기 기판은, 상기 탄소/실리콘-함유 저 k 재료를 경화시키기 전에, 섭씨 200 도 내지 섭씨 550 도의 온도로 가열되는,
    저 k 막을 형성하는 방법.
  14. 저 k 막을 형성하는 방법으로서,
    프로세싱 챔버의 프로세싱 구역에 기판을 위치시키는 단계;
    상기 프로세싱 구역으로 증착 전구체를 전달하는 단계 ― 상기 증착 전구체는 옥타메틸시클로테트라실록산(OMCTS) 및 테트라메톡시실란(TMOS)을 포함함 ―;
    활성화된 산소를 생성하기 위해, 산소(O2)의 존재 시에, 원격 플라즈마를 형성하는 단계;
    상기 기판 상에 탄소/실리콘-함유 저 k 막을 증착하기 위해, 상기 기판의 존재 시에, 상기 증착 전구체로 상기 활성화된 산소를 전달하는 단계;
    상기 프로세싱 챔버로 탄소 이산화물 또는 탄소 일산화물을 포함하는 경화 가스를 전달하는 단계;
    상기 기판이 섭씨 200 도 내지 섭씨 550 도이도록, 상기 기판의 온도를 제어하는 단계; 및
    경화된 탄소/실리콘-함유 저 k 막을 생성하기 위해, 상기 경화 가스 및 상기 기판으로 UV 복사를 전달하는 단계
    를 포함하는,
    저 k 막을 형성하는 방법.
  15. 제 14 항에 있어서,
    상기 UV 복사는, 최대 전력의 30 % 내지 90 %의 전력 레벨로, 상기 기판으로 전달되는,
    저 k 막을 형성하는 방법.
KR1020167022142A 2014-01-13 2014-12-15 경도 및 모듈러스를 증가시키기 위한 저 k 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화 KR20160106751A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461926809P 2014-01-13 2014-01-13
US61/926,809 2014-01-13
PCT/US2014/070288 WO2015105633A1 (en) 2014-01-13 2014-12-15 Carbon dioxide and carbon monoxide mediated curing of low k films to increase hardness and modulus

Publications (1)

Publication Number Publication Date
KR20160106751A true KR20160106751A (ko) 2016-09-12

Family

ID=53520525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022142A KR20160106751A (ko) 2014-01-13 2014-12-15 경도 및 모듈러스를 증가시키기 위한 저 k 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화

Country Status (4)

Country Link
US (1) US20150196933A1 (ko)
KR (1) KR20160106751A (ko)
TW (1) TW201528370A (ko)
WO (1) WO2015105633A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210006029A (ko) * 2018-06-11 2021-01-15 버슘머트리얼즈 유에스, 엘엘씨 규소-함유 필름의 증착을 위한 조성물 및 이를 사용하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
US11133177B2 (en) * 2018-12-20 2021-09-28 Applied Materials, Inc. Oxidation reduction for SiOC film
US11594409B2 (en) * 2020-02-28 2023-02-28 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films
US20240087881A1 (en) * 2022-08-26 2024-03-14 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208389B1 (en) * 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20060162661A1 (en) * 2005-01-22 2006-07-27 Applied Materials, Inc. Mixing energized and non-energized gases for silicon nitride deposition
KR100683400B1 (ko) * 2005-12-28 2007-02-15 동부일렉트로닉스 주식회사 저유전 물질 측정 방법
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US20090093135A1 (en) * 2007-10-04 2009-04-09 Asm Japan K.K. Semiconductor manufacturing apparatus and method for curing material with uv light
US8338315B2 (en) * 2008-02-26 2012-12-25 Axcelis Technologies, Inc. Processes for curing silicon based low-k dielectric materials
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8753449B2 (en) * 2012-06-25 2014-06-17 Applied Materials, Inc. Enhancement in UV curing efficiency using oxygen-doped purge for ultra low-K dielectric film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210006029A (ko) * 2018-06-11 2021-01-15 버슘머트리얼즈 유에스, 엘엘씨 규소-함유 필름의 증착을 위한 조성물 및 이를 사용하는 방법

Also Published As

Publication number Publication date
US20150196933A1 (en) 2015-07-16
WO2015105633A1 (en) 2015-07-16
TW201528370A (zh) 2015-07-16

Similar Documents

Publication Publication Date Title
US11680315B2 (en) Films of desired composition and film properties
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
JP2021044555A (ja) 高品質ｆｃｖｄ膜バックグラウンド用の先進的処理フロー
JP4216768B2 (ja) 有機ケイ酸塩ガラス膜及びその作製方法並びに有機ケイ酸塩ガラス膜作製のための混合物
CN110313051A (zh) 使用远程等离子体处理使碳化硅膜致密化
US9570287B2 (en) Flowable film curing penetration depth improvement and stress tuning
KR20120102155A (ko) 산화물 라이너를 이용하는 유동성 유전체
JP6761807B2 (ja) 高品質薄膜を形成するための周期的連続処理
JP2014505356A (ja) 耐集積損傷性を改善するインシトゥ低誘電率キャッピング
KR20140010449A (ko) 손상된 저 k 필름들의 복구 및 기공 밀봉을 위한 자외선 보조형 시릴화
KR20140050059A (ko) 감소된 아웃개싱을 위한 표면 처리 및 증착
JP2008010877A (ja) 還元性雰囲気下における絶縁膜の硬化
WO1998008249A1 (en) Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate
KR20160106751A (ko) 경도 및 모듈러스를 증가시키기 위한 저 k 막들의 탄소 이산화물 및 탄소 일산화물 매개성 경화
TW202012419A (zh) 矽化合物及使用其沉積膜的方法
US20100087062A1 (en) High temperature bd development for memory applications
US11469100B2 (en) Methods of post treating dielectric films with microwave radiation
TWI839527B (zh) 微波輻射後處理介電膜的方法
CN110952074B (zh) 硅化合物和使用硅化合物沉积膜的方法
US20070077778A1 (en) Method of forming low dielectric constant layer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid