KR20160102363A - Thin film transistor, method for manufacturing the same, and liquid crystal display including this - Google Patents
Thin film transistor, method for manufacturing the same, and liquid crystal display including this Download PDFInfo
- Publication number
- KR20160102363A KR20160102363A KR1020160103552A KR20160103552A KR20160102363A KR 20160102363 A KR20160102363 A KR 20160102363A KR 1020160103552 A KR1020160103552 A KR 1020160103552A KR 20160103552 A KR20160103552 A KR 20160103552A KR 20160102363 A KR20160102363 A KR 20160102363A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- layer
- semiconductor layer
- crystalline oxide
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 239000000463 material Substances 0.000 claims description 35
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 21
- 229910052786 argon Inorganic materials 0.000 claims description 17
- 238000010521 absorption reaction Methods 0.000 claims description 14
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- 238000005546 reactive sputtering Methods 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000005477 sputtering target Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 243
- 239000010408 film Substances 0.000 description 79
- 239000000758 substrate Substances 0.000 description 64
- 230000001681 protective effect Effects 0.000 description 21
- 230000036961 partial effect Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000010955 niobium Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- -1 GaSnO Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910005265 GaInZnO Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910005555 GaZnO Inorganic materials 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910007717 ZnSnO Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
Description
본 발명은 박막 트랜지스터, 그 제조 방법, 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 액티브층으로 산화물 반도체를 이용하는 박막 트랜지스터, 그 제조 방법, 및 이를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor, a method of manufacturing the same, and a liquid crystal display including the thin film transistor. More particularly, the present invention relates to a thin film transistor using an oxide semiconductor as an active layer, a manufacturing method thereof, and a liquid crystal display device including the same.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 개재되어 있는 액정층으로 이루어지는 표시 패널을 포함하여 영상을 표시하는 장치이다. 2. Description of the Related Art Liquid crystal displays (LCDs) are one of the most widely used flat panel displays and include a display panel composed of two substrates on which electrodes are formed and a liquid crystal layer interposed therebetween Is a device for displaying an image.
이러한 표시 패널에 포함되는 두 장의 기판 중 제1 기판에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 제2 기판에는 하나의 공통 전극이 기판 전면을 덮고 있으며, 각 화소 전극에 별도의 전압이 인가되어 화상이 표시된다. 이를 위해서 제1 기판 상에는 화소 전극에 인가되는 전압을 스위칭하기 위한 소자로서 각 화소 전극에 연결되는 박막 트랜지스터와 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 포함하는 다수의 배선이 형성된다. 여기서, 스위칭 소자로서 사용되는 박막 트랜지스터는 게이트 전극, 소스/드레인 전극 및 액티브층을 포함하고, 게이트 전극에 일정 값 이상의 전압이 인가되면 액티브층이 도통되어 소스 전극과 드레인 전극 사이에 전류가 흐르게 된다.A plurality of pixel electrodes are arranged in a matrix form on a first substrate of the two substrates included in the display panel, one common electrode covers the entire surface of the substrate, and a separate voltage And an image is displayed. To this end, a thin film transistor connected to each pixel electrode, a gate line for transmitting a signal for controlling the thin film transistor, and data for transferring a voltage to be applied to the pixel electrode are formed on the first substrate, A plurality of wirings including lines are formed. Here, the thin film transistor used as a switching element includes a gate electrode, a source / drain electrode, and an active layer. When a voltage equal to or greater than a predetermined value is applied to the gate electrode, the active layer conducts and a current flows between the source electrode and the drain electrode .
한편, 액정 표시 장치는 자체적으로 발광하지 못하는 비발광성 소자이기 때문에, 표시 패널로 광을 공급하는 백라이트 유닛(Backlight Unit)을 더 포함하여야 한다. 그런데, 이러한 광은 표시 패널의 제1 기판에 형성된 박막 트랜지스터에 스트레스로 작용하여 박막 트랜지스터의 특성을 변동시키는 요인이 된다.Meanwhile, since the liquid crystal display device is a non-luminescent device that can not emit light by itself, it should further include a backlight unit that supplies light to the display panel. However, such light acts as a stress on the thin film transistor formed on the first substrate of the display panel, which causes the characteristics of the thin film transistor to fluctuate.
본 발명이 해결하고자 하는 기술적 과제는 박막 트랜지스터에 광이 조사되더라도 광에 의한 영향을 최소화하여 박막 트랜지스터의 특성을 안정적으로 확보할 수 있는 구조를 갖는 박막 트랜지스터, 그 제조 방법, 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.A thin film transistor having a structure capable of stably ensuring the characteristics of a thin film transistor by minimizing the influence of light even when the thin film transistor is irradiated with light, a manufacturing method thereof, and a liquid crystal display Device.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the above-mentioned technical problems, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터는, 제1 게이트 전극; 제1 절연층에 의하여 제1 게이트 전극과 절연되면서, 상기 제1 게이트 전극과 중첩되도록 배치되는 결정질 산화물 반도체를 포함하는 액티브층; 및 상기 제1 절연층에 의하여 제1 게이트 전극과 절연되면서, 상기 액티브층과 적어도 일부가 중첩되는 소스 전극, 및 상기 소스 전극과 이격되면서 상기 액티브층과 적어도 일부가 중첩되는 드레인 전극을 포함한다.According to an aspect of the present invention, there is provided a thin film transistor including: a first gate electrode; An active layer including a crystalline oxide semiconductor disposed to overlap with the first gate electrode while being insulated from the first gate electrode by a first insulating layer; And a source electrode which is at least partially overlapped with the active layer while being insulated from the first gate electrode by the first insulating layer and a drain electrode which is at least partially overlapped with the active layer while being spaced apart from the source electrode.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 3a는 결정질 HfInZnO층을 포함하는 박막 트랜지스터의 단면 일부를 나타내는 TEM 사진이고, 도 3b는 비정질 HfInZnO층을 포함하는 박막 트랜지스터의 단면 일부를 나타내는 TEM 사진이다.
도 4는 산소 가스 및 아르곤 가스의 분압에 따른 산화물 반도체층의 에너지 밴드갭을 측정한 그래프이다.
도 5는 LED 광원에서 생성되는 광의 에너지 분포를 나타내는 그래프이다.
도 6은 박막 트랜지스터에 조사되는 광의 에너지에 따른 산화물 반도체층의 흡수 계수를 측정한 그래프이다.
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 8은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다.1 is a schematic exploded perspective view of a liquid crystal display device according to an embodiment of the present invention.
2 is a cross-sectional view of a thin film transistor substrate according to a first embodiment of the present invention.
FIG. 3A is a TEM photograph showing a part of a cross section of a thin film transistor including a crystalline HfInZnO layer, and FIG. 3B is a TEM photograph showing a cross section of a thin film transistor including an amorphous HfInZnO layer.
4 is a graph showing an energy band gap of an oxide semiconductor layer according to a partial pressure of oxygen gas and argon gas.
5 is a graph showing the energy distribution of light generated in the LED light source.
6 is a graph showing the absorption coefficient of the oxide semiconductor layer measured according to energy of light irradiated to the thin film transistor.
7 is a cross-sectional view of a thin film transistor substrate according to a second embodiment of the present invention.
8 is a cross-sectional view of a thin film transistor substrate according to a third embodiment of the present invention.
9 is a cross-sectional view of a thin film transistor substrate according to a fourth embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Thus, in some embodiments, well known process steps, well known device structures, and well-known techniques are not specifically described to avoid an undesirable interpretation of the present invention. Like reference numerals refer to like elements throughout the specification.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이다.1 is a schematic exploded perspective view of a liquid crystal display device according to an embodiment of the present invention.
도 1을 참조하면, 액정 표시 장치(100)는 크게 영상을 나타내는 표시 패널(110)과, 표시 패널(110)에 광을 제공하는 백라이트 유닛(120)을 포함한다.Referring to FIG. 1, a
구체적으로는, 표시 패널(110)은 박막 트랜지스터와 화소 전극 등이 형성된 하부 기판(112)과, 하부 기판(112)에 대향하고 컬러 필터와 공통 전극 등이 형성된 상부 기판(114)과, 하부 기판(112) 및 상부 기판(114) 사이에 개재되는 액정층(미도시됨)을 포함하여 형성된다. 하부 기판(112)에 형성된 화소 전극과 상부 기판(114)에 형성된 공통 전극에 소정 전압을 인가하여 액정층을 구동시킴으로써 표시 패널(110)을 통하여 영상이 표시될 수 있다. 하부 기판(112)은 박막 트랜지스터를 포함하기 때문에 박막 트랜지스터 기판이라고도 칭하여지며, 그 상세한 구조에 대하여는 이하의 도 2, 및 도 7 내지 도 9를 참조하여 후술하기로 한다.Specifically, the
백라이트 유닛(120)은 표시 패널(110)의 하부에 위치하고, 복수개의 광원(미도시됨)을 포함하여 광원으로부터 생성된 광을 표시 패널(110)로 제공한다. 여기서, 백라이트 유닛(120)의 광원으로서 LED(Light Emitting Diode)를 이용할 수 있다. The
백라이트 유닛(120)에서 표시 패널(110)로 제공된 광은 특히 하부 기판(112)에 형성된 박막 트랜지스터의 전기적 특성을 변동시키는 요인이 될 수 있다. 따라서, 본 발명에서는 광에 의한 영향을 감소시킬 수 있는 박막 트랜지스터 구조를 제공하여 박막 트랜지스터의 전기적 특성을 안정적으로 확보하고자 한다. 이러한 박막 트랜지스터의 구조 및 특성에 대하여는 이하의 도 2 내지 도 9를 참조하여 후술하기로 한다.The light provided to the
본 도면에는 도시되지 않았으나, 표시 패널(110)과 백라이트 유닛(120) 사이에는 백라이트 유닛(120)으로부터 제공되는 광을 제어하기 위한 복수개의 광학 시트들이 배치될 수 있고, 또한 표시 패널(110) 또는 백라이트 유닛(120)을 고정 또는 수납하기 위한 프레임 등이 더 구비될 수 있다. A plurality of optical sheets for controlling light provided from the
이하, 첨부된 도면들을 참조하여 상기 액정 표시 장치(100)에 포함되는 박막 트랜지스터 기판의 실시예들을 살펴보기로 한다.Hereinafter, embodiments of the thin film transistor substrate included in the liquid
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 단면도로서, 이하에서는 도 2를 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조 및 그 제조 방법에 대하여 설명하기로 한다.2 is a cross-sectional view of a thin film transistor substrate according to a first embodiment of the present invention. Referring to FIG. 2, a structure of a thin film transistor substrate according to a first embodiment of the present invention and a method of manufacturing the same will be described .
먼저 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, the structure of the thin film transistor substrate according to the first embodiment of the present invention will be described.
도 2를 참조하면, 박막 트랜지스터 기판은 절연 기판(210) 상에 배치되고 게이트 전극(220), 소스/드레인 전극(250a, 250b) 및 결정질 산화물 반도체층(240)을 포함하는 박막 트랜지스터와, 이 박막 트랜지스터에 의하여 스위칭되는 화소 전극(270)을 포함한다. 2, the thin film transistor substrate includes a thin film transistor disposed on an
구체적으로는, 절연 기판(210) 상에 게이트 전극(220)이 배치된다. 게이트 전극(220)은 일 방향으로 뻗어 있는 게이트선(미도시됨)을 통하여 게이트 신호를 전달받는다. 여기서, 절연 기판(210)은 투명한 유리 또는 플라스틱 등으로 이루어질 수 있고, 게이트 전극(220)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 티타늄(Ti), 니오브(Nb), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta) 또는 이들의 합금을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 단일층의 예로서 게이트 전극(220)은 몰리브덴의 단일 금속으로 이루어진 층일 수 있고, 다중층의 예로서 게이트 전극(220)은 Cr/Al의 이중층, Ti/Cu의 이중층이나, Mo/Al/Mo의 삼중층일 수 있다.Specifically, the
절연 기판(210) 및 게이트 전극(220) 상에는 게이트 절연막(230)이 배치된다. 게이트 절연막(230)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어질 수 있다. 또는 게이트 절연막(230)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 포함할 수 있다.A
게이트 절연막(230) 상에는 박막 트랜지스터의 채널 영역을 형성하기 위한 액티브층으로서 결정질 산화물 반도체층(240)이 배치되며, 이러한 결정질 산화물 반도체층(240)은 적어도 게이트 전극(220)과 중첩되도록 배치된다. 본 실시예에서 결정질 산화물 반도체층(240)을 이용하는 것은, 결정질 산화물 반도체가 비정질 산화물 반도체에 비하여 에너지 밴드갭(energy band gap)이 크고 광의 흡수가 적어 결국 박막 트랜지스터에 대한 광의 영향을 감소시킬 수 있기 때문이다. 이에 대한 상세한 설명은 후술하기로 한다. 이러한 결정질 산화물 반도체층(240)은 Zn, In, Ga, Sn, Hf 및 이들의 조합에서 선택된 물질의 산화물을 포함한다. 또한 상기 조성에 제3 원소를 추가로 더 포함할 수 있다. 상기 제3 원소로는 Ta, La ,Nd, Ce, Sc, Cr, Co, Nb, Mo, Ba, Gd, Ti, W, Pd, Ru, Ni, Mn, Si 등이 포함된다. 예를 들어 결정질 산화물 반도체층(240)은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO, TaInSnO, SiGaInZnO, HfGaInZnO 등의 물질로 이루어질 수 있다. A crystalline
게이트 절연막(230) 및 결정질 산화물 반도체층(240) 상에는 결정질 산화물 반도체층(240)과 적어도 일부가 중첩되는 소스 전극(250a)과, 소스 전극(250a)과 이격되고 결정질 산화물 반도체층(240)의 채널 영역을 중심으로 소스 전극(250a)과 대향하면서 결정질 산화물 반도체층(240)과 적어도 일부가 중첩되는 드레인 전극(250b)이 배치된다. 소스 전극(250a)은 상기 게이트 선과 교차하는 방향으로 뻗어 있는 데이터선(미도시됨)을 통하여 데이터 신호를 전달받는다. 여기서, 소스 전극(250a) 및 드레인 전극(250b)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 티타늄(Ti), 니오브(Nb), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta) 또는 이들의 합금을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 소스 전극(250a) 및 드레인 전극(250b)은 Ti/Cu의 이중층으로 형성될 수 있다.A
본 도면에는 도시되지 않았으나, 소스 전극(250a)과 결정질 산화물 반도체층(240) 사이 및 드레인 전극(250b)과 결정질 산화물 반도체층(240) 사이에는 각각 접촉 저항을 낮추기 위하여 오믹 콘택(ohmic contact)을 형성하는 물질이 개재될 수도 있다. An ohmic contact is formed between the
소스/드레인 전극(250a, 250b) 및 이에 의하여 노출되는 결정질 산화물 반도체층(240) 상에는 보호막(260)이 배치된다. 보호막(260)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 감광성(photosensitivity)의 유기물 또는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 보호막(260)에는 드레인 전극(250b)의 일부 예컨대 드레인 전극(250b)의 끝단을 드러내는 콘택홀(262)이 형성되어 있다. A
보호막(260) 상에는 콘택홀(262)을 통하여 드레인 전극(250b)과 전기적으로 연결되는 화소 전극(270)이 배치된다. 화소 전극(270)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어질 수 있다.A
다음으로, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the thin film transistor substrate according to the first embodiment of the present invention will be described.
*다시 도 2를 참조하면, 절연 기판(210) 상에 게이트 전극용 금속층을 증착하고 이를 패터닝함으로써 게이트 전극(220)을 형성한다. 여기서, 게이트 전극용 금속층의 증착은 스퍼터링(sputtering)에 의하여 수행될 수 있고, 게이트 전극용 금속층의 패터닝은 사진 식각 공정에 의하여 수행될 수 있다. 사진 식각 공정은, 게이트 전극용 금속층 상에 포토레지스트를 도포하고 마스크를 이용하여 포토레지스트를 노광 및 현상하는 사진 공정과, 사진 공정에 의하여 형성된 포토레지스트의 패턴에 의하여 드러나는 게이트 전극용 금속층을 건식 또는 습식 방식으로 제거하는 식각 공정을 일괄하여 칭하는 것이다.Referring again to FIG. 2, a
이어서, 절연 기판(210) 및 게이트 전극(220) 상에 스퍼터링이나 CVD(Chemical Vapor Deposition) 등의 방식을 이용하여 게이트 절연막(230)을 형성한다. Next, a
이어서, 게이트 절연막(230) 상에 결정질의 산화물 반도체 물질을 형성하고 이를 패터닝함으로써 결정질 산화물 반도체층(240)을 형성한다. 여기서, 결정질 산화물 반도체 물질의 형성은 아르곤(Ar) 가스와 산소(O2) 가스를 이용한 반응성 스퍼터링(reactive sputtering)에 의하여 수행될 수 있으며, 특히 온도와, 산소 가스에 대한 아르곤 가스의 분압비(Ar/O2)를 조절하여 산화물 반도체 물질을 결정화한다. 다시 말하면, 온도를 소정 값 이상으로 상승시키고 산소 가스에 대한 아르곤 가스의 분압비를 소정 값 이하로 감소시킨 상태에서 반응성 스퍼터링을 수행함으로써 결정질의 산화물 반도체 물질을 형성한다. 여기서, 상기 온도는 예를 들어, 200도 이상일 수 있고 상기 산소 가스에 대한 아르곤 가스의 분압비는 예를 들어 0.65 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 온도 및 분압비는 산화물 반도체 물질이 완전히 결정화되는 것을 기준으로 조절될 수 있다. Then, a crystalline oxide semiconductor material is formed on the
이어서, 게이트 절연막(230) 및 결정질 산화물 반도체층(240) 상에 소스/드레인 전극용 금속층을 증착하고 이를 패터닝함으로써 소스/드레인 전극(250a, 250b)을 형성한다. Next, source /
이어서, 소스/드레인 전극(250a, 250b)을 포함하는 결과물의 전체 구조 상에 보호막(260)을 증착한 후, 사진 식각 공정으로 보호막(260)을 패터닝함으로써 드레인 전극(250b)의 일부 예컨대 드레인 전극(250b)의 끝단을 드러내는 콘택홀(262)을 형성한다.A
이어서, 콘택홀(262)을 포함하는 보호막(260) 상에 화소 전극용 도전층 예컨대, ITO 또는 IZO 물질을 형성하고 이를 패터닝함으로써 콘택홀(262)을 통하여 드레인 전극(250b)과 전기적으로 연결되는 화소 전극(270)을 형성한다.An ITO or IZO material is formed on the
이하, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 있어서, 박막 트랜지스터의 액티브층으로 이용되는 결정질 산화물 반도체층의 특성을 살펴보고, 그에 따른 박막 트랜지스터의 전기적 특성에 대하여 설명하기로 한다.Hereinafter, the characteristics of the crystalline oxide semiconductor layer used as the active layer of the thin film transistor in the thin film transistor substrate according to the first embodiment of the present invention will be described, and the electrical characteristics of the thin film transistor will be described.
우선, 결정질 산화물 반도체층의 특성을 살펴보기 위한 실험예로서 결정질 HfInZnO층을 포함하는 박막 트랜지스터를 형성하였으며, 이에 대한 비교예로서 비정질 HfInZnO층을 포함하는 박막 트랜지스터를 형성하였다. 이는 도 3a 및 도 3b에 잘 나타나 있다.First, a thin film transistor including a crystalline HfInZnO layer was formed as an experiment to examine the characteristics of the crystalline oxide semiconductor layer. As a comparative example, a thin film transistor including an amorphous HfInZnO layer was formed. This is illustrated in FIGS. 3A and 3B.
도 3a는 결정질 HfInZnO층을 포함하는 박막 트랜지스터의 단면 일부를 나타내는 TEM 사진이고, 도 3b는 비정질 HfInZnO층을 포함하는 박막 트랜지스터의 단면 일부를 나타내는 TEM 사진이다. FIG. 3A is a TEM photograph showing a part of a cross section of a thin film transistor including a crystalline HfInZnO layer, and FIG. 3B is a TEM photograph showing a cross section of a thin film transistor including an amorphous HfInZnO layer.
도 3a를 참조하면, 본 실험예의 결정질 HfInZnO층은 하부의 게이트 절연막(도 3a의 GI 참조)과의 계면에서부터 상부의 보호막(도 3a의 Passi. 참조)과의 계면까지 전체적으로 결정화되어 있는 것을 알 수 있다. 3A, it can be seen that the crystalline HfInZnO layer of the present example is entirely crystallized from the interface with the lower gate insulating film (see GI in FIG. 3A) to the interface with the upper protective film (see Passi. have.
이와 같은 결정질 HfInZnO층은 아르곤(Ar) 가스와 산소(O2) 가스를 이용한 반응성 스퍼터링(reactive sputtering)을 이용하여 제조된 것으로서, 특히 200도의 증착 온도에서 산소 가스에 대한 아르곤 가스의 분압비(Ar/O2)를 35/63 또는 55/90으로 하여 제조된 것이다.The crystalline HfInZnO layer is prepared by reactive sputtering using argon (Ar) gas and oxygen (O 2) gas. Particularly, at a deposition temperature of 200 ° C., the partial pressure ratio of argon gas (Ar / O2) of 35/63 or 55/90.
반면, 도 3b를 참조하면, 비교예의 비정질 HfInZnO층은 하부의 게이트 절연막(도 3b의 GI 참조)과의 계면에서부터 상부의 보호막(3b의 Passi. 참조)과의 계면까지 전체적으로 비정질임을 알 수 있다. On the other hand, referring to FIG. 3B, it can be seen that the amorphous HfInZnO layer of the comparative example is entirely amorphous from the interface with the lower gate insulating film (see GI in FIG. 3B) to the interface with the upper protective film (see Pass.
이와 같은 비정질 HfInZnO층은 상기 결정질 HfInZnO층의 제조 방법과 동일하게 아르곤(Ar) 가스와 산소(O2) 가스를 이용한 반응성 스퍼터링을 이용하여 제조된 것으로서, 특히 100도의 증착 온도에서 산소 가스에 대한 아르곤 가스의 분압비(Ar/O2)를 35/7 또는 55/10으로 하여 제조된 것이다. 다시 말하면, 비정질 HfInZnO층은 결정질 HfInZnO층에 비하여 온도가 낮고, 산소 가스에 대한 아르곤 가스의 분압비가 높은 공정 조건에서 제조된 것이다.The amorphous HfInZnO layer is prepared by reactive sputtering using argon (Ar) gas and oxygen (O2) gas in the same manner as the crystalline HfInZnO layer. In particular, (Ar / O 2) of 35/7 or 55/10. In other words, the amorphous HfInZnO layer has a lower temperature than that of the crystalline HfInZnO layer and is manufactured under process conditions where the partial pressure ratio of argon gas to oxygen gas is high.
다음으로, 결정질 산화물 반도체층의 특성 중 우선 에너지 밴드갭을 살펴보기로 하며, 이를 위하여 실험예의 결정질 HfInZnO층과 비교예의 비정질 HfInZnO층의 에너지 밴드갭을 측정하였다. 이는 도 4에 나타나 있다. Next, the energy bandgap of the crystalline HfInZnO layer of the experimental example and the amorphous HfInZnO layer of the comparative example are measured for the first time. This is shown in FIG.
도 4는 산소 가스 및 아르곤 가스의 분압에 따른 산화물 반도체층의 에너지 밴드갭을 측정한 그래프로서, 본 그래프에는 특히 결정질 HfInZnO층의 에너지 밴드갭 및 비정질 HfInZnO층의 에너지 밴드갭이 나타나 있다. FIG. 4 is a graph showing the energy band gap of the oxide semiconductor layer according to the partial pressures of oxygen gas and argon gas. In this graph, in particular, the energy band gap of the crystalline HfInZnO layer and the energy band gap of the amorphous HfInZnO layer are shown.
도 4를 참조하면, 산소 가스에 대한 아르곤 가스의 분압비가 35/7인 상태에서 형성된 산화물 반도체층 즉, 비정질 HfInZnO층의 에너지 밴드갭이 약 3.07eV인 반면, 산소 가스에 대한 아르곤 가스의 분압비가 35/63인 상태에서 형성된 산화물 반도체층 즉, 결정질 HfInZnO층의 에너지 밴드갭이 3.19eV로서 상대적으로 더 큰 값을 가짐을 알 수 있다.Referring to FIG. 4, the energy band gap of the oxide semiconductor layer, that is, the amorphous HfInZnO layer formed at a partial pressure ratio of argon gas to oxygen gas of about 35/7 is about 3.07 eV, while the partial pressure ratio of argon gas to oxygen gas And the energy bandgap of the oxide semiconductor layer, that is, the crystalline HfInZnO layer, formed at 35/63 was 3.19 eV, which is relatively large.
결정질 산화물 반도체층의 에너지 밴드갭이 비정질 산화물 반도체층의 에너지 밴드갭에 비하여 더 크다는 것은 박막 트랜지스터의 전기적 특성과 관련하여 다음과 같은 의미를 갖는다. The fact that the energy band gap of the crystalline oxide semiconductor layer is larger than the energy band gap of the amorphous oxide semiconductor layer has the following meaning with respect to the electrical characteristics of the thin film transistor.
액티브층으로서 산화물 반도체층을 갖는 박막 트랜지스터에 광이 조사되면 광의 에너지에 의하여 산화물 반도체층의 밴드갭 내의 전자가 여기하게 되고 그에 따라 생성되는 정공들이 산화물 반도체층과 인접하는 막 즉, 게이트 절연막이나 보호막에 트랩(trap)된다. 여기서 특히 게이트 절연막에 정공들이 트랩되면 박막 트랜지스터의 문턱 전압이 변동되기 때문에 결과적으로 박막 트랜지스터의 특성을 안정적으로 확보할 수 없다. When a thin film transistor having an oxide semiconductor layer as an active layer is irradiated with light, the electrons in the band gap of the oxide semiconductor layer are excited by the energy of light, and thus the holes generated in the film are adjacent to the oxide semiconductor layer, As shown in FIG. In particular, if the holes are trapped in the gate insulating film, the threshold voltage of the thin film transistor fluctuates. As a result, characteristics of the thin film transistor can not be stably secured.
그런데, 이러한 산화물 반도체층의 에너지 밴드갭이 크다는 것은 광이 조사되더라도 전자가 여기하는 것이 어렵다는 것을 의미하고, 그에 따라 박막 트랜지스터에서 정공이 게이트 절연막에 트랩되는 현상이 감소하여 박막 트랜지스터의 문턱 전압 변동 등 광에 의하여 전기적 특성이 변화하는 현상이 감소한다. The large energy band gap of the oxide semiconductor layer means that it is difficult to excite the electrons even if the light is irradiated. As a result, the phenomenon that holes are trapped in the gate insulating film in the thin film transistor is reduced, The phenomenon that the electrical characteristic changes by light is reduced.
따라서, 박막 트랜지스터의 액티브층으로서 에너지 밴드갭이 상대적으로 큰 결정질 산화물 반도체층을 이용하면 비정질 산화물 반도체층을 이용하는 경우에 비하여 광에 의한 영향을 덜 받는다고 할 수 있다. 즉, 광에 의한 전기적 특성 변화가 감소한다.Therefore, when a crystalline oxide semiconductor layer having a relatively large energy bandgap is used as the active layer of the thin film transistor, it is less affected by light than when the amorphous oxide semiconductor layer is used. That is, a change in electrical characteristics due to light is reduced.
다음으로, 결정질 산화물 반도체층의 특성 중 DOS(Density of state)를 살펴보기로 하며, 이를 위하여 본 실시예에서 백라이트 유닛의 광원으로 사용되는 LED에서 생성되는 광의 에너지 분포와, 실험예의 결정질 HfInZnO층 및 비교예의 비정질 HfInZnO층의 흡수 계수(energy bandgap)를 측정하였다. 이는 도 5 및 도 6에 각각 나타나 있다. Hereinafter, a DOS (Density of state) of the characteristics of the crystalline oxide semiconductor layer will be described. For this purpose, the energy distribution of light generated in the LED used as the light source of the backlight unit and the crystalline HfInZnO layer The energy bandgap of the amorphous HfInZnO layer of the comparative example was measured. This is shown in FIGS. 5 and 6, respectively.
도 5는 LED 광원에서 생성되는 광의 에너지 분포를 나타내는 그래프이다.5 is a graph showing the energy distribution of light generated in the LED light source.
도 5를 참조하면, LED 광원에서 50% 이상의 강도(intensity)를 나타내는 광의 에너지 영역은 약 2.75~2.85eV 범위에 해당한다. 이는 LED 광원에서 생성되는 광이 표시 패널의 박막 트랜지스터에 조사되었을 때, 약 2.75~2.85eV 에너지 영역을 갖는 광에 의한 영향이 가장 큼을 나타낸다. 이를 전제로 이하의 도 6의 그래프를 살펴본다.Referring to FIG. 5, the energy region of light exhibiting an intensity of 50% or more in the LED light source corresponds to a range of about 2.75 to 2.85 eV. This indicates that when the light generated from the LED light source is irradiated to the thin film transistor of the display panel, the light having the energy range of about 2.75 to 2.85 eV is most affected by the light. Hereinafter, the graph of FIG. 6 will be described.
도 6은 박막 트랜지스터에 조사되는 광의 에너지에 따른 산화물 반도체층의 흡수 계수를 측정한 그래프로서, 본 그래프에는 특히 결정질 HfInZnO층 및 비정질 HfInZnO층의 흡수 계수가 나타나 있다.FIG. 6 is a graph showing the absorption coefficient of the oxide semiconductor layer according to the energy of light irradiated to the thin film transistor. In this graph, the absorption coefficients of the crystalline HfInZnO layer and the amorphous HfInZnO layer are shown in particular.
도 6을 참조하면, LED 광원에서 50% 이상의 강도(intensity)를 나타내는 광의 에너지 영역 즉, 약 2.75~2.85eV 범위에서, 산소 가스에 대한 아르곤 가스의 분압비가 35/7인 상태에서 형성된 산화물 반도체층 즉, 비정질 HfInZnO층의 흡수 계수는 산소 가스에 대한 아르곤 가스의 분압비가 35/63인 상태에서 형성된 산화물 반도체층 즉, 결정질의 HfInZnO층의 흡수 계수에 비하여 더 큰 값을 가짐을 알 수 있다. Referring to FIG. 6, in an energy region of light exhibiting an intensity of 50% or more in an LED light source, that is, in a range of about 2.75 to 2.85 eV, an oxide semiconductor layer That is, the absorption coefficient of the amorphous HfInZnO layer has a larger value than the absorption coefficient of the oxide semiconductor layer, that is, the crystalline HfInZnO layer, formed when the partial pressure ratio of argon gas to oxygen gas is 35/63.
결정질 산화물 반도체층의 흡수 계수가 비정질 산화물 반도체층의 흡수 계수에 비하여 더 작은 값을 갖는다는 것은 결정질 산화물 반도체층의 DOS 특성 및 박막 트랜지스터의 전기적 특성과 관련하여 다음과 같은 의미를 갖는다.The fact that the absorption coefficient of the crystalline oxide semiconductor layer has a smaller value than the absorption coefficient of the amorphous oxide semiconductor layer has the following meaning with respect to the DOS characteristic of the crystalline oxide semiconductor layer and the electrical characteristics of the thin film transistor.
DOS란 소정 반도체의 에너지 밴드갭 내에 해당하는 에너지 준위를 갖는 양자 예컨대, 전자의 밀도를 나타내는 값을 나타낸다. DOS가 크다는 것은 에너지 밴드갭 내의 전자 밀도가 크기 때문에 광이 조사되었을 때 광 에너지에 의하여 여기될 수 있는 전자가 많다는 것을 의미하며, 이는 곧 광 반응성이 크다는 것을 의미한다. 에너지 밴드갭 내의 전자 밀도가 크면 전자의 여기에 따라 생성되는 정공들이 많기 때문에 산화물 반도체층과 인접하는 게이트 절연막에 트랩(trap)되어 박막 트랜지스터의 문턱 전압 등의 특성 변동을 심화시킨다.DOS indicates a value indicating the density of electrons having the energy level corresponding to the energy bandgap of a given semiconductor, for example, electrons. The large DOS means that the electron density in the energy bandgap is so large that there are many electrons that can be excited by the light energy when the light is irradiated, which means that the photoreactivity is great. If the electron density in the energy bandgap is large, there are many holes generated due to the excitation of electrons, so that the oxide semiconductor layer is trapped in the gate insulating film adjacent to the oxide semiconductor layer, thereby causing a variation in characteristics such as a threshold voltage of the thin film transistor.
이러한 DOS를 직접적으로 측정하는 것은 어렵기 때문에 본 실시예에서는 흡수 계수를 이용하여 산화물 반도체층의 DOS를 간접적으로 측정한다. 다시 말하면, 산화물 반도체층의 흡수 계수가 작다는 것은 광을 덜 흡수한다는 것 즉, 광에 덜 반응한다는 것을 의미하며, 이를 통하여 산화물 반도체층의 DOS가 작다는 것을 알 수 있는 것이다. Since it is difficult to measure such DOS directly, in this embodiment, the DOS of the oxide semiconductor layer is indirectly measured by using the absorption coefficient. In other words, the small absorption coefficient of the oxide semiconductor layer means that it absorbs less light, that is, it reacts less to light, and through this, the DOS of the oxide semiconductor layer is small.
따라서, 결정질 산화물 반도체층의 흡수 계수가 비정질 산화물 반도체층의 흡수 계수에 비하여 더 작은 값을 갖는다는 것은 결정질 산화물 반도체층의 DOS가 작고 그에 따라 광에 의한 영향을 덜 받는다는 것을 나타낸다. 따라서, 이러한 결정질 산화물 반도체층을 액티브층으로 이용하는 박막 트랜지스터의 전기적 특성 변화는 비정질 산화물 반도체층을 액티브층으로 이용하는 박막 트랜지스터에 비하여 감소한다.Therefore, the fact that the absorption coefficient of the crystalline oxide semiconductor layer has a smaller value than the absorption coefficient of the amorphous oxide semiconductor layer indicates that the DOS of the crystalline oxide semiconductor layer is small, and thus is less affected by light. Therefore, a change in electrical characteristics of a thin film transistor using such a crystalline oxide semiconductor layer as an active layer is reduced as compared with a thin film transistor using an amorphous oxide semiconductor layer as an active layer.
전술한 도 3 내지 도 6의 실험 결과를 참조하여 본 발명의 제1 실시예의 특징을 요약하자면, 결정질 산화물 반도체층은 비정질 산화물 반도체층에 비하여 에너지 밴드갭이 더 크고 DOS 및 흡수 계수가 더 작기 때문에 광 반응성이 더 작음을 알 수 있다. 그에 따라 결정질 산화물 반도체층을 액티브층으로 이용하는 박막 트랜지스터는 문턱 전압 등의 전기적 특성을 안정적으로 확보할 수 있다.3 to 6, the crystalline oxide semiconductor layer has a larger energy band gap and a smaller DOS and absorption coefficient than the amorphous oxide semiconductor layer. Therefore, It can be seen that the photoreactivity is smaller. Accordingly, a thin film transistor using the crystalline oxide semiconductor layer as an active layer can secure electrical characteristics such as a threshold voltage stably.
한편, 전술한 본 발명의 제1 실시예에서는 게이트 전극이 게이트 절연막 하부에 위치하고 결정질의 산화물 반도체로 이루어지는 액티브층 및 소스/드레인 전극이 게이트 절연막 상부에 위치하는 바텀 게이트(bottom gate) 구조를 갖는 박막 트랜지스터에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 본 발명은 게이트 전극이 게이트 절연막 상부에 위치하고 결정질의 산화물 반도체로 이루어지는 액티브층 및 소스/드레인 전극이 게이트 절연막 하부에 위치하는 탑 게이트(top gate) 구조를 갖는 박막 트랜지스터나, 또는, 결정질의 산화물 반도체로 이루어지는 액티브층 및 소스/드레인 전극이 중간 층에 배치되고 그 상부 및 하부에 각각 게이트 절연막을 사이에 두고 게이트 전극이 배치되는 더블 게이트(double gate) 구조를 갖는 박막 트랜지스터에도 적용될 수 있다. Meanwhile, in the first embodiment of the present invention described above, the gate electrode is disposed under the gate insulating film, and the active layer made of crystalline oxide semiconductor and the thin film having the bottom gate structure in which the source / Although the transistor has been described, the present invention is not limited thereto. That is, the present invention relates to a thin film transistor having a top gate structure in which a gate electrode is located above a gate insulating film and an active layer made of a crystalline oxide semiconductor and a source / drain electrode are positioned under the gate insulating film, The present invention can also be applied to a thin film transistor having a double gate structure in which an active layer made of an oxide semiconductor and source / drain electrodes are arranged in an intermediate layer and a gate electrode is disposed on the upper and lower sides of the active layer.
상기의 탑 게이트 구조를 갖는 박막 트랜지스터 또는 더블 게이트 구조를 갖는 박막 트랜지스터의 상세한 구성은 이하의 도 8 및 도 9에 도시되어 있으므로 여기서는 상세한 설명을 하지 않기로 한다.The detailed structure of the thin film transistor having the top gate structure or the thin film transistor having the double gate structure is shown in FIG. 8 and FIG. 9 to be described below, and will not be described in detail here.
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도 로서, 이하에서는 도 7을 참조하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조 및 그 제조 방법에 대하여 설명하기로 한다. 본 도면에 도시된 박막 트랜지스터 기판은 박막 트랜지스터의 액티브층이 결정질 산화물 반도체층 및 비정질 산화물 반도체층의 2층 구조로 되어 있다는 점을 제외하고는 도 2에 도시된 제1 실시예와 실질적으로 동일하다. 따라서, 이하에서는 도 2에서 설명한 구성 요소와 실질적으로 동일한 구성 요소에 대하여는 그 상세한 설명을 생략하기로 한다.7 is a sectional view of a thin film transistor substrate according to a second embodiment of the present invention. Hereinafter, a structure of a thin film transistor substrate according to a second embodiment of the present invention and a manufacturing method thereof will be described with reference to FIG. 7 . The thin film transistor substrate shown in this figure is substantially the same as the first embodiment shown in Fig. 2, except that the active layer of the thin film transistor has a two-layer structure of a crystalline oxide semiconductor layer and an amorphous oxide semiconductor layer . Therefore, detailed description of components substantially the same as those described in FIG. 2 will be omitted.
먼저 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, the structure of the thin film transistor substrate according to the second embodiment of the present invention will be described.
도 7을 참조하면, 박막 트랜지스터 기판은 절연 기판(710) 상에 배치되고 게이트 전극(720), 소스/드레인 전극(750a, 750b), 및 결정질 산화물 반도체층(740a)과 비정질 산화물 반도체층(740b)이 적층된 액티브층(740)을 포함하는 박막 트랜지스터와, 이 박막 트랜지스터에 의하여 스위칭되는 화소 전극(770)을 포함한다. 7, the thin film transistor substrate is disposed on an insulating
구체적으로는, 절연 기판(710) 상에 게이트 전극(720)이 배치된다. Specifically, the gate electrode 720 is disposed on the insulating
절연 기판(710) 및 게이트 전극(720) 상에는 게이트 절연막(730)이 배치된다. A
게이트 절연막(730) 상에는 결정질 산화물 반도체층(740a)과 비정질 산화물 반도체층(740b)이 적층된 액티브층(740)이 배치된다. 여기서, 결정질 산화물 반도체층(740a)은 게이트 절연막(730)과 인접하도록 액티브층(740)의 하부 층을 구성하고, 비정질 산화물 반도체층(740b)은 게이트 절연막(730)과 인접하지 않도록 액티브층(740)의 상부 층을 구성한다. An
상기 결정질 산화물 반도체층(740a) 및 상기 비정질 산화물 반도체층(740b)은 Zn, In, Ga, Sn, Hf 및 이들의 조합에서 선택된 물질의 산화물을 포함한다. 또한 상기 조성에 제3 원소를 추가로 더 포함할 수 있다. 상기 제3 원소로는 Ta, La, Nd, Ce, Sc, Cr, Co, Nb, Mo, Ba, Gd, Ti, W, Pd, Ru, Ni, Mn, Si 등이 포함될 수 있다. 예를 들어 결정질 산화물 반도체층(740a) 및 상기 비정질 산화물 반도체층(740b)은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO, TaInSnO, SiGaInZnO, HfGaInZnO 등의 물질로 이루어질 수 있다. 상기 결정질 산화물 반도체층(740a)의 산소를 제외한 금속 원소 간의 함량(원자 %) 비율과 상기 비정질 산화물 반도체층(740b)의 산소를 제외한 금속 원소 간의 함량(원자 %) 비율은 실질적으로 동일할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 상기 결정질 산화물 반도체층(740a) 및 상기 비정질 산화물 반도체층(740b)의 조성이 GaInZnO인 경우 산소 원자를 제외하고 금속 원자간의 비율만 볼 때 Ga:In:Zn의 비율은 각각 x:y:z로 같을 수 있다(x,y,z는 0 이상의 정수). 상기 비율이 1:1:1인 경우는 산화물 반도체층 내에서 Ga, In, Zn가 전체 금속 원소 중에서 각각 33 at%씩 포함되어 있는 경우이다.The crystalline oxide semiconductor layer 740a and the amorphous
본 실시예에서 이러한 액티브층(740)을 이용하는 것은, 결정질 산화물 반도체가 비정질 산화물 반도체에 비하여 전하 이동도가 작기 때문이다. 다시 말하면, 결정질 산화물 반도체를 포함하는 박막 트랜지스터는 광에 의한 영향을 덜 받는 대신에 요구되는 이동도를 만족시키지 못할 수 있다. 따라서, 본 실시예에서는 광에 의한 영향을 덜 받으면서도 요구되는 이동도를 만족시킬 수 있도록 결정질 산화물 반도체층(740a) 및 비정질 산화물 반도체층(740b)을 모두 포함하는 액티브층(740)을 제안하고 있다. 나아가, 본 실시예에서 게이트 절연막(730)과 인접하도록 결정질 산화물 반도체층(740a)을 배치하는 것은 광이 조사되었을 때에 정공이 특히 게이트 절연막(730)에 트랩되면 박막 트랜지스터의 특성이 변동되기 때문에, 이를 방지하기 위함이다.This
게이트 절연막(730) 및 액티브층(740) 상에는 액티브층(740)과 적어도 일부가 중첩되는 소스 전극(750a)과, 소스 전극(750a)과 이격되고 액티브층(740)의 채널 영역을 중심으로 소스 전극(750a)과 대향하면서 액티브층(740)과 적어도 일부가 중첩되는 드레인 전극(750b)이 배치된다. A
소스/드레인 전극(750a, 750b) 및 이에 의하여 노출되는 액티브층(740) 상에는 보호막(760)이 배치되고, 보호막(760)에는 드레인 전극(750b)의 일부를 드러내는 콘택홀(762)이 형성되어 있다. A
보호막(760) 상에는 콘택홀(762)을 통하여 드레인 전극(750b)과 전기적으로 연결되는 화소 전극(770)이 배치된다. A
다음으로, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the thin film transistor substrate according to the second embodiment of the present invention will be described.
*다시 도 7을 참조하면, 절연 기판(710) 상에 게이트 전극(720) 및 게이트 절연막(730)을 형성한다. Referring again to FIG. 7, a gate electrode 720 and a
이어서, 게이트 절연막(730) 상에 결정질 산화물 반도체 물질과 비정질 산화물 반도체 물질을 순차적으로 형성하고 이를 패터닝함으로써, 결정질 산화물 반도체층(740a) 및 비정질 산화물 반도체층(740b)이 적층된 액티브층(740)을 형성한다. An
여기서, 결정질 산화물 반도체 물질 및 비정질 산화물 반도체 물질의 형성은 아르곤(Ar) 가스와 산소(O2) 가스를 이용한 반응성 스퍼터링(reactive sputtering)에 의하여 수행될 수 있으며, 특히 온도와, 산소 가스에 대한 아르곤 가스의 분압비(Ar/O2)를 조절함으로써 결정질 산화물 반도체 물질과 비정질 산화물 반도체 물질을 순차적으로 형성할 수 있다. 다시 말하면, 소정 기준값 이상의 제1 온도 및 소정 기준값 이하의 산소 가스에 대한 아르곤 가스의 제1 분압비 조건에서 반응성 스퍼터링을 수행함으로써 결정질의 산화물 반도체 물질을 형성한 후, 상기 제1 온도보다 낮은 제2 온도 및 상기 제1 분압비보다 큰 제2 분압비 조건에서 반응성 스퍼터링을 수행함으로써 비정질의 산화물 반도체 물질을 형성한다. 예를 들어, 제1 온도는 200도 이상이고 상기 제1 분압비는 0.65 이하일 수 있고, 이에 대하여 제2 온도는 100도이고 제2 분압비는 5 이상일 수 있으나 본 발명이 이에 한정되는 것은 아니며, 상기 제1 및 제2 온도와 제1 및 제2 분압비는 산화물 반도체 물질을 완전히 결정화하거나 비정질화하는 것을 기준으로 조절될 수 있다.Here, the formation of the crystalline oxide semiconductor material and the amorphous oxide semiconductor material can be performed by reactive sputtering using an argon (Ar) gas and an oxygen (O 2) gas. In particular, the temperature and the argon gas The crystalline oxide semiconductor material and the amorphous oxide semiconductor material can be sequentially formed by controlling the partial pressure ratio (Ar / O 2) of the crystalline oxide semiconductor material. In other words, reactive sputtering is performed at a first partial pressure ratio condition of argon gas with respect to oxygen gas at a first temperature equal to or higher than a predetermined reference value and below a predetermined reference value to form a crystalline oxide semiconductor material, Reactive sputtering is performed at a temperature and a second partial pressure ratio condition that is greater than the first partial pressure ratio to form an amorphous oxide semiconductor material. For example, the first temperature may be 200 degrees or higher and the first partial pressure ratio may be 0.65 or lower, while the second temperature may be 100 degrees and the second partial pressure ratio may be 5 or higher. However, the present invention is not limited thereto, The first and second temperatures and the first and second partial pressure ratios can be adjusted based on completely crystallizing or amorphizing the oxide semiconductor material.
이어서, 게이트 절연막(730) 및 액티브층(740) 상에 소스/드레인 전극(750a, 750b)과, 드레인 전극(750b)을 노출시키는 콘택홀(762)을 갖는 보호막(760)과, 콘택홀(762)을 통하여 드레인 전극(750b)과 전기적으로 연결되는 화소 전극(770)을 형성한다.Next, a
이하, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 있어서, 결정질 산화물 반도체층 및 비정질 산화물 반도체층이 적층된 액티브층을 포함하는 박막 트랜지스터의 전기적 특성으로서 이동도 및 문턱 전압에 대하여 살펴보기로 한다. 이를 위하여 결정질 HfInZnO층 및 비정질 HfInZnO층이 순차적으로 적층된 액티브층을 포함하는 바텀 게이트 구조의 박막 트랜지스터를 형성하고 이 박막 트랜지스터의 이동도 및 문턱 전압을 측정하였다. 특히 결정질 HfInZnO층 및 비정질 HfInZnO층의 두께비를 변화시키면서 이동도 및 문턱 전압을 측정하였으며, 이는 아래의 [표 1] 및 [표 2]에 각각 나타나 있다.Hereinafter, the thin film transistor substrate according to the second embodiment of the present invention will be described in terms of mobility and threshold voltage as electrical characteristics of a thin film transistor including an active layer in which a crystalline oxide semiconductor layer and an amorphous oxide semiconductor layer are stacked do. For this purpose, a thin film transistor having a bottom gate structure including an active layer in which a crystalline HfInZnO layer and an amorphous HfInZnO layer are sequentially stacked is formed, and the mobility and threshold voltage of the thin film transistor are measured. Particularly, the mobility and the threshold voltage were measured while changing the thickness ratio of the crystalline HfInZnO layer and the amorphous HfInZnO layer, which are shown in [Table 1] and [Table 2], respectively.
상기 [표 1]을 참조하면, 결정질 산화물 반도체층의 두께가 비정질 산화물 반도체층의 두께에 비하여 작은 경우에는 박막 트랜지스터의 이동도 감소가 크지 않으나, 결정질 산화물 반도체층의 두께가 비정질 산화물 반도체층의 두께보다 커지면(결정질 두께/비정질 두께가 300/200인 경우 참조) 박막 트랜지스터의 이동도가 급격히 감소하는 것을 알 수 있다. 따라서, 박막 트랜지스터에 요구되는 이동도를 만족시키기 위하여 결정질 산화물 반도체층과 함께 상대적으로 두꺼운 두께를 갖는 비정질 산화물 반도체층을 이용하는 것이 바람직하다는 것을 알 수 있다.Referring to Table 1, when the thickness of the crystalline oxide semiconductor layer is smaller than the thickness of the amorphous oxide semiconductor layer, the mobility of the thin film transistor is not greatly decreased. However, when the thickness of the crystalline oxide semiconductor layer is less than the thickness of the amorphous oxide semiconductor layer (See when the crystalline thickness / amorphous thickness is 300/200), the mobility of the thin film transistor sharply decreases. Therefore, it is preferable to use an amorphous oxide semiconductor layer having a relatively thick thickness together with the crystalline oxide semiconductor layer to satisfy the mobility required for the thin film transistor.
상기 [표 2]를 참조하면, 결정질 산화물 반도체층의 두께가 비정질 산화물 반도체층의 두께보다 커질수록 박막 트랜지스터의 문턱 전압이 증가함을 알 수 있다. 이는 박막 트랜지스터의 턴온 동작을 용이하게 제어할 수 있게 한다. Referring to Table 2, it can be seen that the threshold voltage of the thin film transistor increases as the thickness of the crystalline oxide semiconductor layer becomes larger than the thickness of the amorphous oxide semiconductor layer. This makes it possible to easily control the turn-on operation of the thin film transistor.
결과적으로, [표 1] 및 [표 2]의 실험 결과를 참조하면, 박막 트랜지스터의 액티브층으로서 결정질 산화물 반도체층과 비정질 산화물 반도체층을 함께 이용하면서 두께를 적절히 제어하면 요구되는 이동도 및 문턱전압을 확보할 수 있는 장점이 있다. 나아가, 결정질 산화물 반도체층을 게이트 절연막과 인접하도록 예컨대, 바텀 게이트 구조에서 하부에 배치하면 박막 트랜지스터에 대한 광에 의한 영향을 감소시킬 수 있음은 전술하였다.As a result, referring to the experimental results of [Table 1] and [Table 2], when the thickness is appropriately controlled while using the crystalline oxide semiconductor layer and the amorphous oxide semiconductor layer together as the active layer of the thin film transistor, Can be secured. Furthermore, it has been described that the effect of light on the thin film transistor can be reduced by disposing the crystalline oxide semiconductor layer adjacent to the gate insulating film, for example, at the bottom in the bottom gate structure.
도 8은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 단면도 로서, 이하에서는 도 8을 참조하여 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 구조 및 그 제조 방법에 대하여 설명하기로 한다. 본 도면에 도시된 박막 트랜지스터 기판은 박막 트랜지스터의 게이트 절연막을 사이에 두고 게이트 전극이 상부에 위치하고 액티브층 및 소스/드레인 전극이 하부에 위치하는 탑 게이트 구조를 갖는다는 점과, 그에 따라 액티브층의 하부층이 비정질 산화물 반도체층이고 상부층이 결정질 산화물 반도체층인 점을 제외하고는 도 7에 도시된 제2 실시예와 실질적으로 동일하다. 따라서, 이하에서는 도 7에서 설명한 구성 요소와 실질적으로 동일한 구성 요소에 대하여는 그 상세한 설명을 생략하기로 한다.8 is a sectional view of a thin film transistor substrate according to a third embodiment of the present invention. Hereinafter, a structure of a thin film transistor substrate according to a third embodiment of the present invention and a manufacturing method thereof will be described with reference to FIG. 8 . The thin film transistor substrate shown in this figure has a top gate structure in which a gate electrode is located at an upper portion of a gate insulating film of a thin film transistor and an active layer and a source / drain electrode are positioned at a lower portion, 7, except that the lower layer is an amorphous oxide semiconductor layer and the upper layer is a crystalline oxide semiconductor layer. Therefore, detailed description of components substantially the same as those described with reference to FIG. 7 will be omitted.
먼저 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, the structure of the thin film transistor substrate according to the third embodiment of the present invention will be described.
도 8을 참조하면, 박막 트랜지스터 기판은 절연 기판(810) 상에 배치되고 소스/드레인 전극(820a, 820b), 비정질 산화물 반도체층(830a)과 결정질 산화물 반도체층(830b)이 순차적으로 적층된 액티브층(830), 및 게이트 전극(850)을 포함하는 박막 트랜지스터와, 이 박막 트랜지스터에 의하여 스위칭되는 화소 전극(870)을 포함한다. 8, a thin film transistor substrate is disposed on an insulating
구체적으로는, 절연 기판(810) 상에 소스 전극(820a)과, 소스 전극(820a)과 이격되고 후술하는 액티브층(830)의 채널 영역을 중심으로 소스 전극(820a)과 대향하는 드레인 전극(820b)이 배치된다.Specifically, a
소스 전극(820a)과 드레인 전극(820b) 상에는, 소스 전극(820a)과 드레인 전극(820b) 사이의 이격된 공간을 덮으면서 소스 전극(820a)과 적어도 일부가 중첩되고 드레인 전극(820b)과 적어도 일부가 중첩되는 액티브층(830)이 배치된다.At least a part of the
여기서, 액티브층(830)은 비정질 산화물 반도체층(830a)과 결정질 산화물 반도체층(830b)이 순차적으로 적층된 구조를 갖는다. 제2 실시예와 달리 결정질 산화물 반도체층(830b)을 비정질 산화물 반도체층(830a)의 상부에 배치하는 것은 후술하는 게이트 절연막(840)이 액티브층(830)의 상부에 위치하기 때문이다. 즉, 결정질 산화물 반도체층(830b)은 게이트 절연막(840)과 인접하도록 배치됨으로써 광이 조사되더라도 게이트 절연막(840)에 정공이 트랩되는 현상이 감소한다.Here, the
소스/드레인 전극(820a, 820b) 및 액티브층(830) 상에는 게이트 절연막(840)이 배치되고, 게이트 절연막(840) 상에는 적어도 액티브층(830)과 중첩되는 게이트 전극(850)이 배치된다.A
게이트 절연막(840) 및 게이트 전극(850) 상에는 보호막(860)이 배치된다. 여기서, 보호막(860) 및 게이트 절연막(840)에는 드레인 전극(820b)을 드러내는 콘택홀(862)이 형성되어 있다.A
보호막(860) 상에는 콘택홀(862)을 통하여 드레인 전극(820b)과 전기적으로 연결되는 화소 전극(870)이 배치된다. A
다음으로, 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the thin film transistor substrate according to the third embodiment of the present invention will be described.
다시 도 8을 참조하면, 절연 기판(810) 상에 소스/드레인 전극용 금속층을 증착하고 이를 패터닝하여 소스 전극(820a)과 드레인 전극(820b)을 형성한다.Referring again to FIG. 8, a source / drain electrode metal layer is deposited on an insulating
이어서, 절연 기판(810) 및 소스/드레인 전극(820a, 820b) 상에 비정질 산화물 반도체 물질과 결정질 산화물 반도체 물질을 순차적으로 형성하고 이를 패터닝함으로써, 비정질 산화물 반도체층(830a) 및 결정질 산화물 반도체층(830b)이 적층된 액티브층(830)을 형성한다. 여기서, 본 실시예의 비정질 산화물 반도체 물질 및 결정질 산화물 반도체 물질의 형성 방법은 제2 실시예에서 설명한 것과 동일하되 그 형성 순서 즉, 비정질 산화물 반도체 물질을 먼저 형성하고 결정질 산화물 반도체 물질을 나중에 형성하는 것만 상이하다.Subsequently, an amorphous oxide semiconductor material and a crystalline oxide semiconductor material are sequentially formed on the insulating
이어서, 소스/드레인 전극(820a, 820b) 및 액티브층(830) 상에 게이트 절연막(840)을 형성한다.Next, a
이어서, 게이트 절연막(840) 상에 게이트 전극용 금속층을 증착하고 이를 패터닝하여 게이트 전극(850)을 형성한다.Next, a
이어서, 게이트 절연막(840) 및 게이트 전극(850) 상에는 보호막(860)을 형성한 후, 사진 식각 공정으로 보호막(860) 및 게이트 절연막(840)을 일괄 식각하여 드레인 전극(820b)을 드러내는 콘택홀(862)을 형성하고, 보호막(860) 상에 콘택홀(862)을 통하여 드레인 전극(820b)과 전기적으로 연결되는 화소 전극(870)을 형성한다.A
본 발명의 제3 실시예에 따른 박막 트랜지스터는 전술한 제2 실시예에 따른 박막 트랜지스터와 실질적으로 동일한 특징을 갖는다. 즉, 게이트 절연막과 인접한 액티브층이 결정질 산화물 반도체층이어서 광에 의한 영향이 적고, 액티브층에 결정질 산화물 반도체층 및 비정질 산화물 반도체층이 모두 포함되어 요구되는 이동도 및 문턱전압 특성을 만족시킬 수 있다.The thin film transistor according to the third embodiment of the present invention has substantially the same characteristics as the thin film transistor according to the second embodiment described above. That is, since the active layer adjacent to the gate insulating film is a crystalline oxide semiconductor layer, the influence of light is small, and both the crystalline oxide semiconductor layer and the amorphous oxide semiconductor layer are included in the active layer to satisfy the required mobility and threshold voltage characteristics .
한편, 제3 실시예에서는 소스/드레인 전극이 하부에 위치하고 액티브층이 상부에 위치하는 탑 게이트 구조를 도시하였으나, 본 발명이 이에 한정되는 것은 아니며 액티브층이 하부에 위치하고 소스/드레인 전극이 상부에 위치하는 탑 게이트 구조에도 적용될 수 있음은 당업자에게 자명하다.In the third embodiment, the top gate structure in which the source / drain electrodes are located at the bottom and the active layer is located at the top is shown. However, the present invention is not limited thereto. It is apparent to those skilled in the art that the present invention can also be applied to a top gate structure in which a gate electrode is formed.
도 9는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도 로서, 이하에서는 도 9을 참조하여 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 구조 및 그 제조 방법에 대하여 설명하기로 한다. 본 도면에 도시된 박막 트랜지스터 기판은, 액티브층 및 소스/드레인 전극이 중간 층에 배치되고 그 상부 및 하부에 각각 게이트 절연막을 사이에 두고 2 개의 게이트 전극이 배치되는 더블 게이트 구조를 갖는다는 점과, 그에 따라 액티브층이 결정질 산화물 반도체층/비정질 산화물 반도체층/결정질 산화물 반도체층의 3층 구조를 갖는다는 점을 제외하고는 도 8에 도시된 제3 실시예와 실질적으로 동일하다. 따라서, 이하에서는 도 8에서 설명한 구성 요소와 실질적으로 동일한 구성 요소에 대하여는 그 상세한 설명을 생략하기로 한다.9 is a cross-sectional view of a thin film transistor substrate according to a fourth embodiment of the present invention. Hereinafter, a structure of a thin film transistor substrate according to a fourth embodiment of the present invention and a manufacturing method thereof will be described with reference to FIG. 9 . The thin film transistor substrate shown in this figure has a double gate structure in which an active layer and a source / drain electrode are arranged in an intermediate layer and two gate electrodes are disposed on the upper and lower sides, respectively, , And thus the active layer has a three-layer structure of a crystalline oxide semiconductor layer / an amorphous oxide semiconductor layer / a crystalline oxide semiconductor layer, as shown in FIG. 8. Therefore, the detailed description of components substantially the same as those described with reference to FIG. 8 will be omitted.
먼저 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.First, the structure of the thin film transistor substrate according to the fourth embodiment of the present invention will be described.
도 9를 참조하면, 박막 트랜지스터 기판은 절연 기판(910) 상에 배치되고 소스/드레인 전극(940a, 940b)과, 하부 결정질 산화물 반도체층(950a), 비정질 산화물 반도체층(950b) 및 상부 결정질 산화물 반도체층(950c)이 순차적으로 적층된 액티브층(950)과, 하부 및 상부 게이트 전극(920, 970)을 포함하는 박막 트랜지스터와, 이 박막 트랜지스터에 의하여 스위칭되는 화소 전극(990)을 포함한다. 9, a thin film transistor substrate is disposed on an insulating
구체적으로는, 절연 기판(910) 상에 하부 게이트 전극(920)과, 하부 게이트 전극(920)을 덮는 하부 게이트 절연막(930)이 배치된다. 하부 게이트 전극(920)은 후술하는 액티브층(950)과 중첩되도록 배치된다.Specifically, the
하부 게이트 절연막(930) 상에는 소스 전극(940a)과, 소스 전극(940a)과 이격되고 후술하는 액티브층(950)의 채널 영역을 중심으로 소스 전극(940a)과 대향하는 드레인 전극(940b)이 배치된다.A
소스 전극(940a)과 드레인 전극(940b) 상에는, 소스 전극(940a)과 드레인 전극(940b) 사이의 이격된 공간을 덮으면서 소스 전극(940a)과 적어도 일부가 중첩되고 드레인 전극(940b)과 적어도 일부가 중첩되는 액티브층(950)이 배치된다.At least a part of the
여기서, 액티브층(950)은 하부 결정질 산화물 반도체층(950a), 비정질 산화물 반도체층(950b) 및 상부 결정질 산화물 반도체층(950c)이 순차적으로 적층된 구조를 갖는다. 제2 및 제3 실시예와 달리 결정질 산화물 반도체층(950a, 950c)이 비정질 산화물 반도체층(950b)을 사이에 두고 상 하부에 배치되는 것은 게이트 절연막(930, 960)이 액티브층(950)의 상부 및 하부에 위치하기 때문이다. 즉, 하부 게이트 절연막(930)과 인접하도록 하부 결정질 산화물 반도체층(950a)이 배치되고 상부 게이트 절연막(960)과 인접하도록 상부 결정질 산화물 반도체층(950c)이 배치됨으로써, 게이트 절연막(930, 960)에 정공이 트랩되는 것을 방지한다.Here, the
소스/드레인 전극(940a, 940b) 및 액티브층(950) 상에는 상부 게이트 절연막(960)이 배치되고, 상부 게이트 절연막(960) 상에는 적어도 액티브층(950)과 중첩되는 상부 게이트 전극(970)이 배치된다.An upper
본 도면에는 도시되지 않았으나, 하부 게이트 전극(920)과 상부 게이트 전극(970)은 도전성의 플러그에 의하여 서로 연결될 수도 있다.Although not shown in the figure, the
상부 게이트 절연막(960) 및 상부 게이트 전극(970) 상에는 보호막(980)이 배치된다. 여기서, 보호막(980) 및 상부 게이트 절연막(960)에는 드레인 전극(940b)의 일부를 드러내는 콘택홀(982)이 형성되어 있다.A
보호막(980) 상에는 콘택홀(982)을 통하여 드레인 전극(940b)과 전기적으로 연결되는 화소 전극(990)이 배치된다. A
다음으로, 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the thin film transistor substrate according to the fourth embodiment of the present invention will be described.
다시 도 9를 참조하면, 절연 기판(910) 상에 게이트 전극용 도전층을 증착하고 이를 패터팅하여 하부 게이트 전극(920)을 형성한 후, 절연 기판(910) 및 하부 게이트 전극(920) 상에 하부 게이트 절연막(930)을 형성한다. 9, a conductive layer for a gate electrode is deposited on an insulating
이어서, 하부 게이트 절연막(930) 상에 소스/드레인 전극용 금속층을 증착하고 이를 패터닝하여 소스 전극(940a)과 드레인 전극(940b)을 형성한다.Next, a source / drain electrode metal layer is deposited on the lower
이어서, 하부 게이트 절연막(930) 및 소스/드레인 전극(940a, 940b) 상에 결정질 산화물 반도체 물질, 비정질 산화물 반도체 물질 및 결정질 산화물 반도체 물질을 순차적으로 형성하고 이를 패터닝함으로써, 하부 결정질 산화물 반도체층(950a), 비정질 산화물 반도체층(950b) 및 상부 결정질 산화물 반도체층(950c)이 순차적으로 적층된 액티브층(950)을 형성한다. 여기서, 본 실시예의 비정질 산화물 반도체 물질 및 결정질 산화물 반도체 물질의 형성 방법은 그 순서를 제외하고는 제2 실시예에서 설명한 것과 같다.Subsequently, a crystalline oxide semiconductor material, an amorphous oxide semiconductor material, and a crystalline oxide semiconductor material are sequentially formed on the lower
이어서, 소스/드레인 전극(940a, 940b) 및 액티브층(950) 상에 상부 게이트 절연막(960)을 형성하고, 그 상부에 게이트 전극용 금속층을 증착하고 이를 패터닝하여 상부 게이트 전극(970)을 형성한다.Next, a top
이어서, 상부 게이트 절연막(960) 및 상부 게이트 전극(970) 상에 보호막(980)을 형성한 후, 사진 식각 공정으로 보호막(980) 및 상부 게이트 절연막(960)을 일괄 식각하여 드레인 전극(940b)을 드러내는 콘택홀(982)을 형성하고, 보호막(980) 상에 콘택홀(982)을 통하여 드레인 전극(940b)과 전기적으로 연결되는 화소 전극(990)을 형성한다.A
본 발명의 제4 실시예에 따른 박막 트랜지스터는 전술한 제2 실시예에 따른 박막 트랜지스터와 실질적으로 동일한 특징을 갖는다. 즉, 게이트 절연막과 인접한 액티브층이 결정질 산화물 반도체층이어서 광에 의한 영향이 적고, 액티브층에 결정질 산화물 반도체층 및 비정질 산화물 반도체층이 모두 포함되어 요구되는 이동도 및 문턱전압 특성을 만족시킬 수 있다.The thin film transistor according to the fourth embodiment of the present invention has substantially the same characteristics as the thin film transistor according to the second embodiment described above. That is, since the active layer adjacent to the gate insulating film is a crystalline oxide semiconductor layer, the influence of light is small, and both the crystalline oxide semiconductor layer and the amorphous oxide semiconductor layer are included in the active layer to satisfy the required mobility and threshold voltage characteristics .
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, You will understand. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
210: 절연 기판
220: 게이트 전극
230: 게이트 절연막
240: 결정질 산화물 반도체층
250a, 250b: 소스 전극, 드레인 전극
260: 보호막
270: 화소 전극210: insulating substrate 220: gate electrode
230: gate insulating film 240: crystalline oxide semiconductor layer
250a, 250b: a source electrode, a drain electrode
260: protective film 270: pixel electrode
Claims (10)
제1 절연층에 의하여 제1 게이트 전극과 절연되면서, 상기 제1 게이트 전극과 중첩되도록 배치되는 액티브층; 및
상기 제1 절연층에 의하여 제1 게이트 전극과 절연되면서, 상기 액티브층과 적어도 일부가 중첩되는 소스 전극, 및 상기 소스 전극과 이격되면서 상기 액티브층과 적어도 일부가 중첩되는 드레인 전극을 포함하며,
상기 액티브층은, 비정질 산화물 반도체를 포함하는 비정질 산화물 반도체층과 결정질 산화물 반도체를 포함하는 결정질 산화물 반도체층이 적층된 이중층으로 이루어지되, 상기 결정질 산화물 반도체층은 상기 제1 절연층과 인접한 쪽에 배치되고,
상기 결정질 산화물 반도체층의 두께는 상기 비정질 산화물 반도체층 두께의 1/4~3/2이며,
상기 비정질 산화물 반도체층 및 상기 결정질 산화물 반도체층은 동일한 조성의 스퍼터링 타겟 및 아르곤 가스와 산소 가스를 이용한 반응성 스퍼터링을 이용하여 형성되는 박막 트랜지스터.A first gate electrode;
An active layer insulated from the first gate electrode by a first insulating layer and arranged to overlap the first gate electrode; And
A source electrode that is at least partially overlapped with the active layer while being insulated from the first gate electrode by the first insulating layer, and a drain electrode that is at least partially overlapped with the active layer while being spaced apart from the source electrode,
Wherein the active layer is a double layer in which an amorphous oxide semiconductor layer including an amorphous oxide semiconductor and a crystalline oxide semiconductor layer including a crystalline oxide semiconductor are stacked, the crystalline oxide semiconductor layer being disposed on a side adjacent to the first insulating layer ,
The thickness of the crystalline oxide semiconductor layer is 1/4 to 3/2 of the thickness of the amorphous oxide semiconductor layer,
Wherein the amorphous oxide semiconductor layer and the crystalline oxide semiconductor layer are formed using a sputtering target of the same composition and reactive sputtering using argon gas and oxygen gas.
상기 비정질 산화물 반도체층의 두께는 상기 결정질 산화물 반도체층의 두께보다 큰 박막 트랜지스터.The method according to claim 1,
Wherein the thickness of the amorphous oxide semiconductor layer is larger than the thickness of the crystalline oxide semiconductor layer.
상기 액티브층 및 상기 소스/드레인 전극을 사이에 두고 상기 제1 게이트 전극과 반대편에 배치되면서, 제2 절연층에 의하여 상기 액티브층 및 상기 소스/드레인 전극과 절연되는 제2 게이트 전극을 더 포함하는 박막 트랜지스터.The method according to claim 1,
And a second gate electrode disposed opposite the first gate electrode with the active layer and the source / drain electrode interposed therebetween and insulated from the active layer and the source / drain electrode by a second insulating layer Thin film transistor.
상기 액티브층은, 제1 결정질 산화물 반도체층, 비정질 산화물 반도체층 및 제2 결정질 산화물 반도체층이 적층된 삼중층으로 이루어지되, 상기 제1 결정질 산화물 반도체층은 상기 제1 절연층과 인접한 쪽에 배치되고, 상기 제2 결정질 산화물 반도체층은 상기 제2 절연층과 인접한 쪽에 배치되는 박막 트랜지스터.The method of claim 3,
Wherein the active layer is composed of a triple layer in which a first crystalline oxide semiconductor layer, an amorphous oxide semiconductor layer, and a second crystalline oxide semiconductor layer are stacked, wherein the first crystalline oxide semiconductor layer is disposed adjacent to the first insulating layer And the second crystalline oxide semiconductor layer is disposed adjacent to the second insulating layer.
상기 비정질 산화물 반도체층의 두께는 상기 제1 결정질 산화물 반도체층의 두께 또는 상기 제2 결정질 산화물 반도체층의 두께보다 큰 박막 트랜지스터.5. The method of claim 4,
Wherein the thickness of the amorphous oxide semiconductor layer is greater than the thickness of the first crystalline oxide semiconductor layer or the thickness of the second crystalline oxide semiconductor layer.
상기 결정질 산화물 반도체는 Zn, In, Ga, Sn, Hf 및 이들의 조합에서 선택된 물질의 산화물을 포함하는 박막 트랜지스터.The method according to claim 1,
Wherein the crystalline oxide semiconductor comprises an oxide of a material selected from Zn, In, Ga, Sn, Hf, and combinations thereof.
상기 결정질 산화물 반도체의 에너지 밴드갭은 비정질 산화물 반도체의 에너지 밴드갭보다 큰 박막 트랜지스터. The method according to claim 1,
Wherein the energy band gap of the crystalline oxide semiconductor is larger than the energy band gap of the amorphous oxide semiconductor.
상기 결정질 산화물 반도체의 광의 흡수 계수는 비정질 산화물 반도체의 광의 흡수 계수보다 작은 박막 트랜지스터.The method according to claim 1,
Wherein an absorption coefficient of light of the crystalline oxide semiconductor is smaller than an absorption coefficient of light of the amorphous oxide semiconductor.
상기 결정질 산화물 반도체의 전하 이동도는 비정질 산화물 반도체의 전하 이동도보다 작은 박막 트랜지스터.The method according to claim 1,
Wherein the charge mobility of the crystalline oxide semiconductor is smaller than the charge mobility of the amorphous oxide semiconductor.
상기 결정질 산화물 반도체의 광 조사에 의한 문턱 전압 변동 정도는 비정질 산화물 반도체의 문턱 전압 변동 정도보다 작은 박막 트랜지스터.The method according to claim 1,
Wherein a degree of variation of a threshold voltage by light irradiation of the crystalline oxide semiconductor is smaller than a degree of variation of a threshold voltage of an amorphous oxide semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160103552A KR101706090B1 (en) | 2016-08-16 | 2016-08-16 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160103552A KR101706090B1 (en) | 2016-08-16 | 2016-08-16 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100031415A Division KR101706081B1 (en) | 2010-04-06 | 2010-04-06 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160102363A true KR20160102363A (en) | 2016-08-30 |
| KR101706090B1 KR101706090B1 (en) | 2017-02-15 |
Family
ID=56886104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160103552A KR101706090B1 (en) | 2016-08-16 | 2016-08-16 | Thin film transistor, method for manufacturing the same, and liquid crystal display including this |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101706090B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022025439A1 (en) * | 2020-07-27 | 2022-02-03 | 한양대학교 산학협력단 | Thin-film transistor having metal oxide semiconductor layers of heterojunction structure, display device comprising same, and manufacturing method therefor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033172A (en) * | 2003-06-20 | 2005-02-03 | Sharp Corp | Semiconductor device, manufacturing method therefor, and electronic device |
| KR20090084642A (en) * | 2008-02-01 | 2009-08-05 | 삼성전자주식회사 | Oxide semiconductor transistor and method of manufacturing the same |
| JP2010016347A (en) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | Thin film transistor, method of manufacturing the same, and flat panel display device having thin film transistor |
| JP2010062229A (en) * | 2008-09-01 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | Thin-film transistor and method of manufacturing the same |
-
2016
- 2016-08-16 KR KR1020160103552A patent/KR101706090B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033172A (en) * | 2003-06-20 | 2005-02-03 | Sharp Corp | Semiconductor device, manufacturing method therefor, and electronic device |
| KR20090084642A (en) * | 2008-02-01 | 2009-08-05 | 삼성전자주식회사 | Oxide semiconductor transistor and method of manufacturing the same |
| JP2010016347A (en) * | 2008-06-30 | 2010-01-21 | Samsung Mobile Display Co Ltd | Thin film transistor, method of manufacturing the same, and flat panel display device having thin film transistor |
| JP2010062229A (en) * | 2008-09-01 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | Thin-film transistor and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022025439A1 (en) * | 2020-07-27 | 2022-02-03 | 한양대학교 산학협력단 | Thin-film transistor having metal oxide semiconductor layers of heterojunction structure, display device comprising same, and manufacturing method therefor |
| KR20220013710A (en) * | 2020-07-27 | 2022-02-04 | 한양대학교 산학협력단 | Thin Film Transistor with Heterojunction Metal Oxide Semiconductor Layer, Display Device Comprising Same and Method for Manufacturing Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101706090B1 (en) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101706081B1 (en) | Thin film transistor, method for manufacturing the same, and liquid crystal display including this | |
| US8283666B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| JP6262276B2 (en) | Oxide thin film transistor and method for manufacturing the same | |
| KR101578694B1 (en) | Method of fabricating oxide thin film transistor | |
| KR101497425B1 (en) | Liquid crystal display and method of manufacturing the same | |
| US9184090B2 (en) | Thin film transistor display panel and manufacturing method of the same | |
| US20150295092A1 (en) | Semiconductor device | |
| US20080308795A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20110093113A (en) | Thin film transistor array substrate and method of fabricating the same | |
| US20080173870A1 (en) | Thin film transistor substrate and method of producing the same | |
| WO2014034617A1 (en) | Circuit board and display device | |
| KR20120065854A (en) | Method of fabricating oxide thin film transistor | |
| KR20140031671A (en) | Thin film transistor and manufacturing method thereof | |
| JP6208418B2 (en) | Oxide semiconductor, thin film transistor including the same, and thin film transistor panel | |
| US20180130910A1 (en) | Thin-film transistor substrate | |
| KR20110027472A (en) | Oxide thin film transistor and method of fabricating the same | |
| KR101375854B1 (en) | Oxide thin film transistor and method of fabricating the same | |
| WO2012169397A1 (en) | Thin-film transistor, method for producing same, and display element | |
| KR101640812B1 (en) | Method of fabricating oxide thin film transistor | |
| KR101545923B1 (en) | Oxide thin film transistor and method of fabricating the same | |
| KR101706090B1 (en) | Thin film transistor, method for manufacturing the same, and liquid crystal display including this | |
| KR101616368B1 (en) | Method of fabricating oxide thin film transistor | |
| KR101743111B1 (en) | Thin film transistor and method for manufacturing the same | |
| US20150048360A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20110073038A (en) | Oxide thin film transistor and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 4 |