KR20160096283A - 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 - Google Patents

포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 Download PDF

Info

Publication number
KR20160096283A
KR20160096283A KR1020150017539A KR20150017539A KR20160096283A KR 20160096283 A KR20160096283 A KR 20160096283A KR 1020150017539 A KR1020150017539 A KR 1020150017539A KR 20150017539 A KR20150017539 A KR 20150017539A KR 20160096283 A KR20160096283 A KR 20160096283A
Authority
KR
South Korea
Prior art keywords
power amplifier
predistortion
input signal
saturation region
output signal
Prior art date
Application number
KR1020150017539A
Other languages
English (en)
Other versions
KR101683457B1 (ko
Inventor
정의림
홍순일
Original Assignee
한밭대학교 산학협력단
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단, 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020150017539A priority Critical patent/KR101683457B1/ko
Publication of KR20160096283A publication Critical patent/KR20160096283A/ko
Application granted granted Critical
Publication of KR101683457B1 publication Critical patent/KR101683457B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 디지털 전치왜곡 전력 증폭 장치 및 방법에 관한 것으로서, 보다 구체적으로는 전력 증폭기의 입력 및 출력 신호를 이용하여 디지털 전치왜곡을 위한 파라미터를 산출함에 있어 전력 증폭기가 포화 영역에서 동작하는 경우의 입력 및 출력 신호인지를 고려하여 디지털 전치왜곡을 위한 파라미터를 산출하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치 및 방법에 관한 것이다.
본 발명은 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 디지털 전치왜곡 전력 증폭 장치에 있어서, 입력 신호를 증폭하여 출력하는 전력 증폭기; 상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출부; 및 상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용부를 포함하여 구성되며, 상기 전치왜곡 산출부에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치를 개시하는 효과를 갖는다.

Description

포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 {Apparatus for digital predistortion in power amplifier considering saturation region and method thereof}
본 발명은 디지털 전치왜곡 전력 증폭 장치 및 방법에 관한 것으로서, 보다 구체적으로는 전력 증폭기의 입력 및 출력 신호를 이용하여 디지털 전치왜곡을 위한 파라미터를 산출함에 있어 전력 증폭기가 포화 영역에서 동작하는 경우의 입력 및 출력 신호인지를 고려하여 디지털 전치왜곡을 위한 파라미터를 산출하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치 및 방법에 관한 것이다.
최근, 통신 기술의 발달과 통신 서비스의 대중화로 인하여 다양한 통신 시스템이 활용되고 있다. 통신 시스템에서 전력 증폭기(Power Amplifier)는 신호를 송신하기 위한 고전력 신호로 증폭해 주는 필수적인 부품이라고 할 수 있다. 그런데, 통상적으로 전력 증폭기는 비선형(non-linear) 특성으로 인하여 고출력을 낼 수 있는 포화 영역(saturation region)에서 구동하지 못하고 선형 특성을 나타내는 저전력 비포화 영역에서 동작시키게 된다. 비선형 왜곡(non-linear distortion)이 심하면 신호 품질이 저하될 수 있을 뿐만 아니라, 하모닉(harmonic) 신호가 증가하면서 인접 대역에 대한 간섭(interference)이 커질 수 있기 때문이다. 상기 전력 증폭기를 포화 영역이 아닌 저전력의 비포화 영역에서 구동시키는 경우 선형 특성은 확보할 수 있으나, 전력 증폭기의 전력 효율은 10~20% 정도로 낮아지는 문제가 따르게 된다.
이에 대하여, 전력 증폭기의 선형 특성을 개선하고 전력 효율을 개선하기 위한 다양한 선형화 기술들이 제안되고 있는데, 이중 디지털 전치왜곡(Digital Pre-Distortion, DPD) 방식은 간단한 구조와 적은 구성 요소, 적은 구현 비용으로 전력 증폭기를 선형화 하고 전력 효율을 개선할 수 있는 효과적인 기술로 알려져 있다. 디지털 전치왜곡(DPD)은 비선형 전력 증폭기의 역함수에 해당하는 디지털 전치왜곡 특성을 찾아서 이를 이용하여 디지털 신호를 미리 왜곡시켜 줌으로써 비선형 전력 증폭기를 선형화시키는 기술이다. 이에 대하여, 대한민국 공개특허 제 10-2013-0039886호(2013. 4. 23.)에서는 전력 증폭기의 비선형 특성에 의해 왜곡된 성분을 검출하여 전치왜곡하며, 나아가 포락선 검출 방식을 이용하여 궤환 루프의 복조 기능을 수행하는 전치왜곡 장치에 대하여 개시하고 있다.
종래 기술에 따라 전력 증폭기 특성 함수의 역함수, 즉 전치왜곡 특성을 산출하기 위해서는 전력 증폭기의 입력 신호와 함께 출력 신호에 대한 정보가 필요하게 되므로 출력 신호의 되먹임(feedback) 신호를 사용하게 된다. 이어서, 상기 전력 증폭기의 입력 신호 및 되먹임 신호에 대하여 복잡한 계산을 수행하는 프로세서를 이용하여, 입릭 신호와 되먹임 신호로부터 전치왜곡 특성을 찾아내는 계산을 수행하게 된다. 보다 구체적으로는 전력 증폭기의 입력 신호와 되먹임 신호에 적응형 알고리즘을 이용하여 전력 증폭기 특성 함수의 역함수를 구성할 수 있는 전치왜곡 계수 값을 산출하게 된다.
이에 따라, 상기 적응형 알고리즘에서는 다수의 데이터에 대하여 전치왜곡 계수를 조금씩 갱신하면서 점진적으로 산출하고자 하는 전력 증폭기 특성 함수의 역함수를 찾아가는 방식으로 전치왜곡 계수를 산출하게 된다. 충분한 개수의 샘플 데이터에 대하여 적응형 알고리즘을 수행하면 적절한 전치왜곡 계수로 수렴하게 되므로, 이어서 산출된 상기 전치왜곡 계수 값을 적용하여 상기 전력 증폭기에 대한 전치왜곡을 수행하게 된다.
그런데, 상기한 종래 기술에 따라 전력 증폭기에 대한 디지털 전치왜곡을 실시하는 경우, 비선형 특성이 강하게 나타나는 포화 영역에서의 데이터로 인하여 적응형 알고리즘이 적절한 계수 값으로 수렴하지 못하게 되고 부정확한 계수 값을 산출하는 문제가 발생할 수 있고, 이에 따라 전력 증폭기의 선형화가 적절하게 수행되지 못하는 문제가 발생할 수 있다. 특히, 포화 영역에서의 데이터의 비중이 커지는 경우 산출되는 전치왜곡 계수 값에서의 영향이 커지면서 전력 증폭기의 선형 특성을 크게 악화시키는 문제가 나타날 수 있다.
또한, 종래 기술에 따라 디지털 전치왜곡을 실시하고자 하면 다수의 데이터에 대하여 적응형 알고리즘 등을 이용하여 전치왜곡 계수 값을 산출하게 되므로, 상기 다수의 데이터에 대하여 복잡한 계산을 반복적으로 수행할 수 있는 적절한 장치가 필요하게 되어, 제품의 단가를 상승시키고 전력 증폭기의 크기를 증가시키는 등의 문제가 따를 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 종래 기술에 따라 전력 증폭기를 전치왜곡하는 경우 나타날 수 있는 포화 영역에서의 데이터에 의한 선형 특성의 악화 및 이에 따른 전력 효율의 하락을 방지할 수 있는 전치왜곡 전력 증폭 장치 및 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 종래 기술에 따라 전력 증폭기를 전치왜곡하는 경우, 다수의 데이터로부터 전치왜곡 파라미터를 산출함에 따른 계산 복잡도를 개선할 수 있는 전치왜곡 전력 증폭 장치 및 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 한 측면에 따른 디지털 전치왜곡 전력 증폭 장치는, 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 디지털 전치왜곡 전력 증폭 장치에 있어서, 입력 신호를 증폭하여 출력하는 전력 증폭기; 상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출부; 및 상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용부를 포함하여 구성되며, 상기 전치왜곡 산출부에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출하는 것을 특징으로 한다.
여기서, 상기 전치왜곡 산출부에서는, 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어, 상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치를 제외할 수 있다.
또한, 상기 전치왜곡 파라미터는 상기 전력 증폭기의 특성 함수에 대한 역함수를 구성할 수 있는 계수일 수 있다.
또한, 상기 전치왜곡 산출부에서는, 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어, 상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치에 대하여 1보다 작은 가중치를 부여할 수 있다.
또한, 상기 전치왜곡 산출부에서는, 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 판단함에 있어, 입력 신호가 커지더라도 출력 신호가 소정의 기준치 이상 증가하지 못하는 영역을 포화 영역으로 판단할 수 있다.
또한, 상기 전치왜곡 산출부에서는, 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 판단함에 있어, 상기 입력 신호가 P1dB에 해당하는 입력 전력보다 큰 경우 포화 영역에 해당하는 것으로 판단할 수 있다.
본 발명의 다른 측면에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법은, 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 전력 증폭 장치에서의 디지털 전치왜곡 방법에 있어서, 상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출 단계; 및 상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용 단계를 포함하여 구성되며, 상기 전치왜곡 산출 단계에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출하는 것을 특징으로 한다.
여기서, 상기 전치왜곡 산출 단계에서는, 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어, 상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치를 제외할 수 있다.
본 발명에 따르면, 전력 증폭기의 입력 및 출력 신호를 이용하여 디지털 전치왜곡을 위한 파라미터를 산출함에 있어 전력 증폭기가 포화 영역에서 동작하는 경우의 입력 및 출력 신호인지를 고려하여 디지털 전치왜곡을 위한 파라미터를 산출함으로써 전력 증폭기의 선형성과 전력 효율을 개선할 수 있는 효과가 있다.
또한 본 발명에 따르면, 전력 증폭기의 입력 및 출력 신호를 이용하여 디지털 전치왜곡을 위한 파라미터를 산출함에 있어 전력 증폭기가 포화 영역에서 동작하는 경우의 전력 증폭기 입력 및 출력 신호를 제외하여 디지털 전치왜곡을 위한 파라미터를 산출함으로써 전치왜곡 파리미터 산출을 위한 계산 복잡도를 줄일 수 있다는 효과를 가진다.
본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부도면은 본 발명에 대한 실시예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디지털 전치왜곡 전력 증폭 장치의 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 디지털 전치왜곡 전력 증폭 장치에서의 포화 영역을 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시 예에 따른 디지털 전치왜곡 전력 증폭 장치에서의 포화 영역을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법의 순서도이다.
도 5는 본 발명의 일 실시예에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법의 알고리즘에 대한 순서도이다.
도 6은 본 발명의 일 실시예에 따른 디지털 전치왜곡 전력 증폭 장치에서의 출력 신호에 대한 전력 주파수 밀도 측정 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
이하의 실시예는 본 명세서에서 기술된 방법, 장치 및/또는 시스템에 대한 포괄적인 이해를 돕기 위해 제공된다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명의 실시예들을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시 예들을 기술하기 위한 것이며, 결코 제한적이어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하도록 해석되어서는 안 된다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
먼저 본 발명의 일 실시예에 따른 디지털 전치왜곡 전력 증폭 장치 및 방법에 대하여 개괄적으로 설명한다. 본 발명의 일 실시예에 따른 디지털 전치왜곡 전력 증폭 장치는 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 디지털 전치왜곡 전력 증폭 장치에 관한 것으로서, 입력 신호를 증폭하여 출력하는 전력 증폭기, 상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출부 및 상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용부를 포함하여 구성될 수 있다.
이때, 상기 전치왜곡 산출부에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출할 수 있게 된다. 상기 전력 증폭기가 포화 영역에서 동작하는 경우 전력 증폭기의 비선형 특성이 크게 증가하게 되므로, 상기 전력 증폭기 입력 신호 및 출력 신호가 상기 포화 영역에 해당하는지 여부를 고려하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는데 적절하게 반영하여 줌으로써, 산출되는 전치왜곡 파라미터에 의하여 상기 전력 증폭기가 보다 효과적으로 선형화될 수 있게 된다.
이하에서는, 본 발명의 일 실시예에 따른 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법의 예시적인 실시 형태들을 첨부된 도면을 참조하여 보다 상세하게 설명한다.
우선, 도 1에서는 본 발명의 일 실시 예에 따른 디지털 전치왜곡 전력 증폭 장치(100)의 구성도를 예시하고 있다. 도 1에서 볼 수 있는 바와 같이 본 발명의 일 실시예에 따른 디지털 전치왜곡 전력 증폭 장치(100)는 기저 대역의 디지털 신호를 전치왜곡하고 아날로그 신호로 변환하여 출력하는 기저 대역 회로부(110)와 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출부(120), 기저 대역(baseband) 신호를 고주파(RF frequency) 대역으로 주파수 변환하는 주파수 변환부(130), 입력 신호를 고전력(high power) 신호로 증폭하여 주는 전력 증폭기(140) 및 상기 전력 증폭기(140)의 출력 신호 중 일부를 분기하여 되먹임(feedback) 신호를 생성하는 되먹임 신호 분기부(150)를 포함하여 구성될 수 있다.
상기 도 1을 참조하여 본 발명의 일 실시 예에 따른 디지털 전치왜곡 전력 증폭 장치(100)를 보다 자세하게 살펴보면 아래와 같다.
전치왜곡은 전력 증폭기(140)의 특성 함수의 비선형성을 보상하기 위하여 상기 전력 증폭기(140)의 특성 함수에 대한 역함수를 이용하여 상기 전력 증폭기(140)의 입력 신호를 미리 왜곡(즉 보상)시켜 주는 것을 말한다. 그런데, 통신 시스템에서 사용되는 전력 증폭기(140)는 통상 무선 송출을 위한 고주파(RF frequency) 대역의 신호를 증폭하여 출력하게 되므로, 상기 전력 증폭기(140)의 입력 신호 및 출력 신호는 통상적으로 고주파 신호가 된다.
그런데, 디지털 전치왜곡에서는 상기 전력 증폭기(140)의 입력 신호를 디지털 신호 수준에서 전치왜곡하게 되고, 따라서 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터도 디지털 신호 수준에서 생성하게 된다.
이에 따라, 도 1에서 볼 수 있는 바와 같이, 기저 신호 생성부(112)에서 생성된 디지털 신호는 전치왜곡 적용부(114)를 거치면서 전력 증폭기(140)에 대한 전치왜곡 파라미터를 이용하여 전치왜곡된 후 DAC (digital to analog converter) 등 디지털-아날로그 변환부(116)에서 아날로그 신호로 변환되게 된다. 이어서, up-converter 등 주파수 상향 변환부(132)를 거쳐 고주파(RF frequency) 신호로 변환된 후 전력 증폭기(140)를 통해 증폭되어 출력되게 된다.
상기 전치왜곡 적용부(114)에서 적용된 전치왜곡 파라미터가 전력 증폭기(140)의 특성 함수에 대한 역함수를 적절하게 모델링하고 있다면, 상기 전력 증폭기(140)에서 출력되는 신호는 선형성이 좋은 출력 신호를 얻을 수 있게 된다. 이어서, 상기 전력 증폭기(140)의 출력 신호는 방향성 결합기(directional coupler) 등과 같은 되먹임 신호 분기부(150)에 의하여 신호의 일부가 분기(branch)되어 down-converter 등 주파수 하향 변환부(134) 를 통해 기저 대역 주파수의 신호로 변환되게 된다. 다시, ADC (analog to digital converter) 등 아날로그-디지털 변환부(118)를 통해 디지털 신호로 변환되어 전치왜곡 산출부(120)의 저장 장치(124)로 전달되어 저장될 수 있다.
또한, 상기 전치왜곡 산출부(120)의 저장 장치(124)에는 상기 전치왜곡 적용부(114)에서 출력되어 전력 증폭기(140)의 입력 신호로 사용되는 신호도 저장되어 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출하는데 사용될 수 있다. 상기 전치왜곡 산출부(120)의 전치왜곡 데이터 처리부(122)에서는 상기 저장 장치(124)에 저장된 전력 증폭기(140)의 입력 신호 및 출력 신호를 이용하여 상기 전력 증폭기의 특성 함수에 대한 역함수를 구성할 수 있는 전치왜곡 파라미터를 산출하게 된다. 예를 들어, 상기 역함수를 소정의 다항식 등으로 표현하는 경우 상기 전치왜곡 파라미터로서 상기 다항식 등에 대한 계수(coefficient)를 산출함으로써, 상기 전력 증폭기(140)에 대한 역함수를 구성하고 그 입력 신호를 적절하게 전치왜곡할 수 있게 된다.
덧붙여, 상기 전력 증폭기(140)의 특성은 시간과 전력, 온도에 따라 변하기 때문에 지속적으로 비선형 특성을 추적하면서 역함수를 찾아야 하고 이를 위해서는 도 1과 같은 전력 증폭기 출력을 다시 되먹임(feedback)하는 회로가 필요하게 된다.
또한, 본 발명의 일 실시예에 따른 디지털 전치왜곡 전력 증폭 장치(100)는 전치왜곡 산출부(120)의 메모리 등 저장 장치(124)에 저장된 입력 신호 및 출력 신호 측정치가 포화 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출함으로서, 상기 산출되는 전치왜곡 파라미터 및 이로부터 구성될 수 있는 전력 증폭기(140) 특성 함수의 역함수가 전력 증폭기(140)의 선형 특성을 효과적으로 보상하여 줄 수 있도록 하게 된다.
예를 들어, 도 2에서 볼 수 있는 바와 같이, 입력 신호의 전력 측정치가 일정량 증가하더라도 출력 신호의 전력 측정치가 소정의 기준치 이상으로 증가하지 못하는 영역을 포화 영역으로 판단할 수 있다.
이러한 경우, 입력 신호의 전력 측정치가 도 2의 Max_W이상으로 증가하는 경우에도 출력 신호의 전력 측정치는 증가하지 못하고 포화 상태가 되므로, 상기와 같은 포화 상태에서는 출력 신호의 비선형 특성이 매우 크게 나타날 수 있어, 포화 상태에서의 입력 신호 및 출력 신호 측정치가 소수만 존재하더라도 그에 따라 산출되는 전치왜곡 파라미터에서의 영향은 매우 크게 나타날 수 있게 된다.
이에 따라서, 본 발명의 일 실시예로서 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출함에 있어, 상기와 같이 전력 증폭기(140)이 포화 영역에 있는 경우에서의 경우의 입력 신호 및 출력 신호 측정치를 제외함으로써, 그에 따른 전치왜곡 파라미터의 영향을 차단하고 상기 전력 증폭기(140)에서의 선형성을 보다 개선할 수 있게 된다.
또는, 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출함에 있어, 상기와 같이 전력 증폭기(140)이 포화 영역에 있는 경우의 입력 신호 및 출력 신호 측정치에 대하여 1보다 작은 가중치를 부여함으로써, 입력 신호의 측정치와 출력 신호의 측정치를 고려하되, 그에 따라 전력 증폭기(140)의 비선형 특성이 크게 증가하는 것을 억제하도록 할 수도 있다.
본 발명의 일 실시예로서 도 3에서 볼 수 있는 바와 전력 증폭기(140)의 P1dB(1dB compression point) 이상인 영역을 포화 영역이라고 정의할 수도 있다. 이러한 경우, 도 2의 경우와 비교할 때 포화 영역을 더 넓게 설정함으로써, 전치왜곡 파라미터에서의 비전력 증폭기(140)에서의 선형성을 보다 개선할 수 있게 된다.
반면, 이러한 경우 상대적으로 포화 영역에서의 입력 신호 및 출력 신호 측정치 데이터가 줄어들게 됨으로써, 상기 포화 영역에서의 선형 특성을 개선하는데 다소 어려움이 발생할 수도 있으므로, 전력 증폭 장치의 특성 및 사용 환경 등을 고려하여 적절한 영역을 포화 영역으로 설정하여 주는 것이 바람직하다.
도 4에서는 본 발명의 일 실시예에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법의 순서도를 예시하고 있다. 도 4에서 볼 수 있는 바와 같이, 본 발명의 일 실시예에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법은 전력 증폭기(140)의 입력 신호와 그에 대한 출력 신호의 측정치를 얻는 단계(S410), 상기 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여, 입력 신호와 츨력 신호의 측정치로부터 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출하는 단계(S420) 및 상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기(140)에 대한 입력 신호를 전치왜곡하는 단계(S430)를 포함할 수 있다.
이때, 상기 S420 단계에서는 앞서 살핀 본 발명의 일 실시예에 따른 전치왜곡 전력 증폭 장치에서와 유사하게, 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출함에 있어 상기 전력 증폭기(140)가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치를 제외함으로써, 전력 증폭기(140)의 선형 특성을 보다 개선할 수 있다.
또는, 상기 S420 단계에서 상기 전력 증폭기(140)에 대한 전치왜곡 파라미터를 산출함에 있어, 상기 전력 증폭기(140)가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치에 대하여 1보다 작은 가중치를 부여하는 방식으로, 상기 입력 신호 및 출력 신호의 영향을 줄이고 전력 증폭기(140)의 선형 특성을 개선할 수도 있다
이때, 상기 전력 증폭기(140)의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 판단함에 있어, 입력 신호가 커지더라도 출력 신호가 소정의 기준치 이상 증가하지 못하는 영역을 포화 영역으로 판단하거나, 상기 전력 증폭기(140)의 P1dB를 기준으로 포화 영역을 판단할 수도 있다.
도 5에서는 본 발명의 일 실시예에 따른 전력 증폭 장치에서의 디지털 전치왜곡 방법의 알고리즘을 설명하기 위한 순서도가 예시되어 있다. 도 5와 함께 도1을 참조하여 살펴보면, 전치왜곡 데이터 처리부(122)에서 N개의 입력 신호 x(n)과 N개의 피드백 신호 y(n)을 이용하여 전치왜곡 계수 w를 구한다. 이때, 먼저 전치왜곡 계수 값의 갱신을 제한하는 포화 전력의 크기를 max_W 값으로 정하고 전치왜곡 계수 값을 w=[0,...,0]T로 초기화한다. max_W 값은 전력 증폭기(140)의 포화 전력의 크기 값으로 설정하며, 이때 상기 max_W 값은 전력 증폭기(140)의 특성에 따라 다르게 설정하는 것이 바람직하다. 이어서, 측정치의 크기가 max_W 값보다 작은 x(n) 및 이에 대한 y(n)을 이용하여 전치왜곡 계수 값 w를 적응형 알고리즘을 이용하여 구하게 된다. 입력되는 측정치의 전력이 전력 증폭기(140)의 포화 영역에 포함되는 측정치를 이용하여 산출된 전치왜곡 파라미터 (계수 w)를 전치왜곡에 이용하게 되면 입력 신호가 포화 영역에 포함된 경우의 측정치는 물론 포화 영역에 포함되지 않은 측정치에도 영향을 미쳐 선형화가 제대로 이루어지지 않게 된다. 하지만 max_W 값 이하의 샘플들만 이용하여 w값을 갱신하고 max_W 값 이상의 샘플들에서는 w값을 갱신하지 않고 유지하는 방식으로 산출된 w값을 전치왜곡에 적용하는 경우, 포화 영역에 포함되지 않은 측정치들에 대해서는 선형성을 보장할 수 있게 된다. 이와 같이 전치왜곡 계수 w값의 갱신 과정을 제한함으로써 최적의 계수 값(w)을 얻을 수 있으며 이를 입력 신호(x)에 적용하여 전력 증폭기(140)의 비선형성을 효과적으로 보상해줄 수 있는 전치왜곡 신호를 생성할 수 있게 된다.
보다 구체적인 예를 들어 설명하면 아래와 같다. 먼저, 전치왜곡 적용부(114)를 (2P+1)차 다항식을 이용하여 구현하는 경우, 전치왜곡 적용부(114)의 입력 신호 s(n)과 전치왜곡 적용부(114)의 출력 신호 x(n)은 아래의 수학식 1과 같이 나타낼 수 있다.
[수학식 1]
Figure pat00001

이때, 상기 수학식1에서 두 벡터는 다음과 같이 정의될 수 있다.
Figure pat00002
전치왜곡 데이터 처리부(122)에서 산출해야 하는 전치왜곡 파라미터는 상기 수학식 1의 다항식에 대한 계수로 구성되는 벡터 w가 된다. 이에 따라, 본 발명의 일 실시예로서 전치왜곡 데이터 처리부(122)에서 w를 구하기 위해 수행하게 되는 과정을 수식으로 설명하면 다음과 같다.
먼저 아래와 같은 초기화 과정을 수행한다.
Figure pat00003
이어서, 전치왜곡 파라미터를 산출하기 위한 적응형 알고리즘을 아래와 같이 수행한다.
Figure pat00004
상기한 적응형 알고리즘은 종래 기술에 따르는 RLS (recursive least squares) 알고리즘이다. 상기 알고리즘에서 w를 구하기 위해서는 w의 초기값과 P의 초기값이 필요하다. 따라서, 상기 알고리즘의 초기 동작 단계, 즉 n=1 일 때에는 아무런 정보도 없으므로 w는 모든 원소가 ‘0’인 벡터를 초기값으로 사용하고, P는 (P+1) x (P+1)의 크기를 가지는 단위행렬로 초기화하게 된다. 이어서, n=1,...,N 동안 적응형 알고리즘으로 계산되는 수식 (1)과 수식 (2)에 의해 wP가 갱신되면서 점차 최적의 값에 수렴하게 된다. 하지만, 입력 신호 및 출력 신호의 측정치들 중 포화 전력의 크기보다 큰 측정치 데이터가 존재하는 경우, 상기 데이터로 인해 수렴이 적절하게 이루어지지 못하면서 정확한 w를 구할 수 없게 되면서 포화 영역에 포함하지 않는 경우에도 선형화가 제대로 이루어지지 않는 문제가 나타날 수 있다.
이에 따라 본 발명의 일 실시예에 따른 전력 증폭기에서의 디지털 전치왜곡 방법에서는 각각의 입력 신호 측정치마다 max_W보다 큰 값인지 작은 값인지 판별하여 w를 갱신할지 혹은 w값을 그대로 유지할 지 결정하게 된다. 즉, 전력 증폭기(140)의 최대 출력 값에 대응하는 입력 신호의 크기가 max_W인 경우, 입력 신호 측정치의 크기가 max_W보다 작은 데이터에 대해서만 수식(1)과 수식(2)를 수행하여 w값을 갱신하며 입력 신호의 크기가 max_W보다 클 경우에는 이전의 w값을 유지하여 포화 영역 이외의 측정 데이터에 대해서 선형성을 보상할 수 있는 전치왜곡 계수 w값을 구하도록 한다.
또한, 적응형 알고리즘의 경우 전력 증폭기(140)의 비선형성을 선형화하기 위해 지속적으로 전치왜곡 계수 w값을 변화시키게 되는데, 포화 전력 이상의 측정 데이터가 사용되는 경우 오히려 최적치에서 멀어지는 w값을 찾게 되므로 포화 전력 이하의 측정 데이터들만을 이용하여 w값을 갱신하여 포화 영역 이외의 측정 데이터들에 대해서 보다 정확한 w값을 구할 수 있도록 하게 된다. 최종적으로 상기와 같이 산출된 전치왜곡 계수 w는 전치왜곡 적용부(114)에서 전력 증폭기(140)의 입력 신호를 전치왜곡하는데 사용되어 상기 전력 증폭기(140)의 선형 특성을 개선하게 된다.
도 6에서는 20MHz 대역폭을 가지는 LTE 신호를 이용하여 본 발명을 적용한 실시 예에서의 전력 주파수 밀도 측정 그래프를 예시하고 있다. 도 6에서의 각 스펙트럼에 대해 설명하면 다음과 같다. 먼저, 전력 증폭기(140)의 입력 신호는 (a)스펙트럼, 어떠한 전치 왜곡도 적용하지 않은 전력 증폭기(140)의 출력은 (b)스펙트럼, 모든 영역에서의 입력 신호 및 출력 신호 측정 데이터들을 이용하여 w값을 갱신하는 방식의 종래 기술에 따른 전치왜곡 방식을 적용했을 때의 전력 증폭기(140) 출력은 (c)스펙트럼, 마지막으로 본 발명의 일 실시예로서 전력 증폭기(140)가 비포화 영역에 있는 경우의 입력 신호 및 출력 신호 측정 데이터들만을 이용하여 w값을 갱신하는 방식을 적용했을 때의 전력 증폭기(140) 출력은 (d)스펙트럼에 해당한다.
도 6에서 볼 수 있는 바와 같이, 포화 영역에 해당하는 경우의 N개의 데이터가 포함되어있을 경우, 본 발명의 일 실시예에 따른 (d) 스펙트럼이 종래 기술에 따른 방법보다 우수한 스펙트럼 성능을 보인다는 것을 확인할 수 있고, 따라서, 본 발명을 적용함으로써 전력 증폭기(140)의 선형 특성이 개선될 수 있음을 명확하게 확인할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 디지털 전치왜곡 전력 증폭 장치
110 : 기저 대역 회로부
112 : 기저 신호 생성부
114 : 전치왜곡 적용부
116 : 디지털-아날로그 변환부
118 : 아날로그-디지털 변환부
120 : 전치왜곡 산출부
122 : 전치왜곡 데이터 처리부
124 : 저장 장치
130 : 주파수 변환부
132 : 주파수 상향 변환부
134 : 주파수 하향 변환부
140 : 전력 증폭기
150 : 되먹임 신호 분기부

Claims (8)

  1. 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 디지털 전치왜곡 전력 증폭 장치에 있어서,
    입력 신호를 증폭하여 출력하는 전력 증폭기;
    상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출부; 및
    상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용부를 포함하여 구성되며,
    상기 전치왜곡 산출부에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  2. 제 1항에 있어서,
    상기 전치왜곡 산출부에서는,
    상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어,
    상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치를 제외하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  3. 제 1항에 있어서,
    상기 전치왜곡 파라미터는 상기 전력 증폭기의 특성 함수에 대한 역함수를 구성할 수 있는 계수인 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  4. 제 1항에 있어서,
    상기 전치왜곡 산출부에서는,
    상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어,
    상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치에 대하여 1보다 작은 가중치를 부여하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  5. 제 1항에 있어서,
    상기 전치왜곡 산출부에서는,
    상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 판단함에 있어,
    입력 신호가 커지더라도 출력 신호가 소정의 기준치 이상 증가하지 못하는 영역을 포화 영역으로 판단하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  6. 제 1항에 있어서,
    상기 전치왜곡 산출부에서는,
    상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 판단함에 있어,
    상기 입력 신호가 P1dB에 해당하는 입력 전력보다 큰 경우 포화 영역에 해당하는 것으로 판단하는 것을 특징으로 하는 디지털 전치왜곡 전력 증폭 장치.
  7. 전력 증폭기의 비선형 특성을 보상할 수 있도록 전치왜곡된 신호를 전력 증폭기에 입력하는 전력 증폭 장치에서의 디지털 전치왜곡 방법에 있어서,
    상기 전력 증폭기의 입력 신호와 출력 신호 측정치를 이용하여 상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출하는 전치왜곡 산출 단계; 및
    상기 전치왜곡 파라미터를 사용하여 상기 전력 증폭기에 대한 입력 신호를 전치왜곡하는 전치왜곡 적용 단계를 포함하여 구성되며,
    상기 전치왜곡 산출 단계에서는 상기 전력 증폭기의 입력 신호 및 출력 신호 측정치가 포화(saturation) 영역에 해당하는지 여부를 고려하여 상기 전치왜곡 파라미터를 산출하는 것을 특징으로 하는 전력 증폭 장치에서의 디지털 전치왜곡 방법.
  8. 제 7항에 있어서,
    상기 전치왜곡 산출 단계에서는,
    상기 전력 증폭기에 대한 전치왜곡 파라미터를 산출함에 있어,
    상기 전력 증폭기가 포화(saturation) 영역에 해당하는 경우의 입력 신호 및 출력 신호 측정치를 제외하는 것을 특징으로 하는 전력 증폭 장치에서의 디지털 전치왜곡 방법.
KR1020150017539A 2015-02-04 2015-02-04 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법 KR101683457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150017539A KR101683457B1 (ko) 2015-02-04 2015-02-04 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150017539A KR101683457B1 (ko) 2015-02-04 2015-02-04 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160096283A true KR20160096283A (ko) 2016-08-16
KR101683457B1 KR101683457B1 (ko) 2016-12-09

Family

ID=56854299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017539A KR101683457B1 (ko) 2015-02-04 2015-02-04 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101683457B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041983A (ko) * 2000-08-30 2003-05-27 스카이워크스 솔루션즈 인코포레이티드 전력 증폭기에서의 포화 검출과 보상을 위한 시스템 및 방법
KR100873106B1 (ko) * 2007-04-19 2008-12-09 한국과학기술원 직접 학습 구조의 다항식 기반 전치 왜곡을 이용한 증폭장치 및 그 방법
KR20120056365A (ko) * 2010-11-25 2012-06-04 삼성전자주식회사 포화 레벨 이상을 제한하여 성능 개선을 하는 디지털 전치 왜곡 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041983A (ko) * 2000-08-30 2003-05-27 스카이워크스 솔루션즈 인코포레이티드 전력 증폭기에서의 포화 검출과 보상을 위한 시스템 및 방법
KR100873106B1 (ko) * 2007-04-19 2008-12-09 한국과학기술원 직접 학습 구조의 다항식 기반 전치 왜곡을 이용한 증폭장치 및 그 방법
KR20120056365A (ko) * 2010-11-25 2012-06-04 삼성전자주식회사 포화 레벨 이상을 제한하여 성능 개선을 하는 디지털 전치 왜곡 방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허 논문1 *

Also Published As

Publication number Publication date
KR101683457B1 (ko) 2016-12-09

Similar Documents

Publication Publication Date Title
US9214969B2 (en) Scalable digital predistortion system
JP4255849B2 (ja) べき級数型ディジタルプリディストータ
KR101789924B1 (ko) 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법
JP3690988B2 (ja) プリディストーション歪み補償装置
JP4417174B2 (ja) プリディストータ
KR101126401B1 (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JP4280787B2 (ja) プリディストータ
US7535298B2 (en) Arrangement and a method relating to signal predistortion
EP1292019B1 (en) Multiple stage and/or nested predistortion system and method
KR101679230B1 (ko) 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법
US20140333376A1 (en) Scalable digital predistortion system
US9680422B2 (en) Power amplifier signal compensation
US20130162348A1 (en) Adaptive predistortion for a non-linear subsystem based on a model as a concatenation of a non-linear model followed by a linear model
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
Le Duc et al. An adaptive cascaded ILA-and DLA-based digital predistorter for linearizing an RF power amplifier
Schoukens et al. Obtaining the preinverse of a power amplifier using iterative learning control
US9819318B2 (en) Architecture of a low bandwidth predistortion system for non-linear RF components
KR101683457B1 (ko) 포화 영역을 고려하는 디지털 전치왜곡 전력 증폭 장치 및 방법
JP6064374B2 (ja) 歪補償装置、および、歪補償方法
JP4939281B2 (ja) 増幅装置
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
KR20120054369A (ko) 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
JP4170883B2 (ja) 非線形歪補償方法および装置
JP2011510524A (ja) 歪み補償装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant