KR20160092541A - 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치 - Google Patents

본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치 Download PDF

Info

Publication number
KR20160092541A
KR20160092541A KR1020150012557A KR20150012557A KR20160092541A KR 20160092541 A KR20160092541 A KR 20160092541A KR 1020150012557 A KR1020150012557 A KR 1020150012557A KR 20150012557 A KR20150012557 A KR 20150012557A KR 20160092541 A KR20160092541 A KR 20160092541A
Authority
KR
South Korea
Prior art keywords
driving
substrate
pressing
pressing portion
time
Prior art date
Application number
KR1020150012557A
Other languages
English (en)
Inventor
최석호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150012557A priority Critical patent/KR20160092541A/ko
Priority to US14/740,515 priority patent/US20160219695A1/en
Publication of KR20160092541A publication Critical patent/KR20160092541A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 본딩 장치, 이를 이용한 표시 장치의 제조방법 및 표시 장치에 관한 것으로, 본 발명의 일 실시예에 따른 본딩 장치를 이용한 표시 장치의 제조방법은 복수의 픽셀이 형성된 제1 기판과 상기 제1 기판 상에 제2 기판을 배치하여 합착하는 단계, 스테이지 상에 상기 제1 기판과 상기 제2 기판을 안착시킨 후, 제1 가압부를 통해 상기 제1 기판 상에 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계 및 제2 가압부를 통해 상기 제1 기판 상에 연성회로기판을 압착시키는 단계를 포함할 수 있다.

Description

본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치{BONDING APPARATUS, FABRICATING OF DISPLAY DEVICE USING THE SAME AND DISPLAY DEVICE}
본 발명은 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치에 관한 것이다.
최근 정보화 사회가 발전해 감에 따라 경박 단소용의 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
평판 표시 장치는 복수의 화소들이 배치되는 표시 패널과 연성회로기판을 통해 표시 패널과 전기적으로 연결되는 인쇄회로기판을 포함한다. 표시 패널은 상부 기판과 하부 기판으로 이루어질 수 있고, 상부 기판과 하부 기판은 실런트 층에 의해 부착되며, 박리 방지를 위해 하부 기판에 배치된 구동 IC와 상부 기판 사이에 보강재가 더 형성된다. 보다 상세하게 보강재는 일반적으로 구동 IC가 하부 기판에 배치된 후 형성된다.
이러한 보강재는 보강재를 토출하기 위한 보강재 도포 니들(needle)이 구동 IC가 배치된 하부 기판 상부를 지나가면서 도포된다.
이와 같이 하부 기판 상에 보강재가 형성될 때 보강재 도포 니들이 구동 IC를 치는 경우가 발생하게 된다. 이렇게, 보강재 도포 니들이 구동 IC를 치는 경우 평판 표시 장치의 불량이 발생할 수 있다.
또한, 보강재 도포 니들이 구동 IC를 치는 것을 방지하기 위해 상부 기판과 구동 IC 간의 간격을 늘리는 경우에는 베젤 영역이 늘어나게 된다.
이에, 본 발명이 해결하고자 하는 과제는 보강재 도포 방법을 개선하여 평판 표시 장치의 불량을 줄이고, 베젤 영역을 감소시킬 수 있도록 하는 본딩 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 보강재 도포 방법을 개선하여 평판 표시 장치의 불량을 줄이고, 베젤 영역을 감소시킬 수 있는 표시 장치의 제조방법을 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제는 보강재 도포 방법을 개선하여 평판 표시 장치의 불량을 줄이고, 베젤 영역을 감소시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 본딩 장치는 표시 패널이 안착되는 스테이지 및 상기 스테이지의 상부에 배치되며, 상기 표시 패널 상에 구동 IC를 압착하는 본딩 헤드를 포함하되, 상기 본딩 헤드 내부에는 보강재가 내장되어 있고, 상기 본딩 헤드의 복수의 면 중 상기 스테이지와 마주보는 면에 상기 보강재가 토출되는 복수의 토출구가 형성될 수 있다.
상기 본딩 헤드는 상기 구동 IC를 상기 표시 패널 상에 압착하는 제1 가압부 및 상기 제1 가압부와 이격되게 배치되고, 상기 표시 패널 상에 연성회로기판을 압착하는 제2 가압부를 포함할 수 있다.
상기 제1 가압부와 상기 제2 가압부는 수직 이동이 가능하도록 구성될 수 있다.
상기 제1 가압부의 면 중 상기 스테이지와 마주보는 면에 상기 복수의 토출구가 형성될 수 있다.
상기 복수의 토출구는 상기 제1 가압부가 수직 이동하여 상기 구동 IC를 압착시킬 때 오픈될 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 본딩 장치를 이용한 표시 장치의 제조방법은 복수의 픽셀이 형성된 제1 기판과 상기 제1 기판 상에 제2 기판을 배치하여 합착하는 단계, 스테이지 상에 상기 제1 기판과 상기 제2 기판을 안착시킨 후, 제1 가압부를 통해 상기 제1 기판 상에 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계 및 제2 가압부를 통해 상기 제1 기판 상에 연성회로기판을 압착시키는 단계를 포함할 수 있다.
상기 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계는 상기 제1 기판 상에 구동 IC를 정렬시키고, 상기 제1 가압부를 이용하여 제1 시간동안 제1 온도 및 제1 압력으로 상기 구동 IC를 가압착하는 동시에 상기 제1 가압부를 통해 상기 보강재를 토출하는 단계 및 상기 제1 가압부를 이용하여 제2 시간동안 제2 온도 및 제2 압력으로 상기 구동 IC를 본압착하는 동시에 상기 보강재를 경화시키는 단계를 더 포함할 수 있다.
상기 제1 가압부는 상기 제1 가압부의 면 중 상기 스테이지와 마주보는 면에 상기 보강재를 토출시키기 위한 복수의 토출구가 형성될 수 있다.
상기 보강재는 상기 제2 기판과 상기 구동 IC 사이의 상기 제1 기판 상에 형성될 수 있다.
상기 보강재는 액상 형태로 상기 제1 가압부에 내장될 수 있다.
상기 보강재는 열경화되는 수지(resin)로 이루어질 수 있다.
상기 보강재의 점도는 100cp 이상 4000cp 이하일 수 있다.
상기 제1 시간은 상기 제2 시간보다 짧을 수 있고, 상기 제1 온도와 상기 제1 압력은 상기 제2 온도 및 상기 제2 압력보다 낮을 수 있다.
상기 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계는 상기 제1 기판 상에 구동 IC를 정렬시키고, 상기 제1 가압부를 이용하여 제1 시간동안 제1 온도 및 제1 압력으로 상기 구동 IC를 가압착하는 단계, 상기 제1 가압부를 이용하여 제2 시간동안 제2 온도 및 제2 압력으로 상기 구동 IC를 본압착하는 동시에 상기 보강재를 토출시키는 단계 및 상기 보강재를 경화시키는 단계를 더 포함할 수 있다.
상기 보강재는 자연 경화되는 수지(resin)로 이루어질 수 있다.
상기 보강재를 토출하는 단계에서 상기 보강재 토출 시간은 상기 제2 시간보다 짧을 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 기판의 표시 영역에 배치되는 복수의 픽셀, 상기 제1 기판보다 크기가 작고, 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제1 기판의 비표시 영역에 배치되는 구동 IC 및 상기 제2 기판과 상기 구동 IC 사이에 배치되되, 상면이 엠보싱(embossing) 형태를 가지는 보강재를 포함할 수 있다.
상기 보강재는 상기 구동 IC와 이격되어 배치될 수 있다.
상기 보강재는 에폭시, 아크릴레이트, 우레탄아크릴레이트 및 시안화아크릴레이트 중 하나 또는 그 이상의 물질로 이루어질 수 있고, 상기 보강재의 점도는 1000cp이상 4000cp 이하일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 표시 장치의 구동 IC 불량을 감소시킬 수 있고, 베젤 영역도 축소시킬 수 있는 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 영역을 나타내는 단면도이다.
도 3은 도 1의 표시 장치를 제조하기 위한 본딩 장치의 단면도이다.
도 4는 도 3의 본딩 장치의 제1 가압부의 하면을 나타내는 평면도이다.
도 5 및 도 6은 도 3의 본딩 장치를 이용하여 도 1의 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 7은 도 5 및 도 6의 제조 방법에 의해 형성되는 표시 장치의 사시도이다.
도 8 및 도 9는 도 5 및 도 6의 제조방법에 의해 형성되는 표시 장치의 보강재의 다른 형태를 나타내는 단면도 및 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1의 표시 영역을 나타내는 단면도이다.
먼저, 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 패널(110) 및 연성회로기판(120)을 포함할 수 있다.
표시 패널(110)은 제1 기판(111)과 제1 기판(111)과 대향적으로 배치되는 제2 기판(112)을 포함할 수 있다. 제1 기판(111)과 제2 기판(112)은 실링재에 의해 합착될 수 있다. 제1 기판(111) 상에는 영상을 표시할 수 있도록 하는 복수의 픽셀이 배치될 수 있고, 픽셀들이 배치된 영역을 표시 영역(DA)이라 할 수 있다. 일반적으로 제1 기판(111)과 제2 기판(112)는 서로 다른 크기를 가질 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제1 기판(111)이 제2 기판(112)보다 크게 형성될 수 있고, 제1 기판(111)에는 복수의 픽셀을 구동하기 위한 구동 IC(113) 등이 배치되는 비표시 영역(NDA)이 더 배치될 수 있다. 이러한 표시 패널(110)은 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display) 및 음극선관 표시 장치(Cathode Ray Display) 중 어느 하나일 수 있다. 다음 도 2 내지 도 9는 유기 발광 표시 장치를 일례로 설명하고자 한다.
표시 영역(DA)은 복수의 픽셀이 배열될 수 있고, 각각의 픽셀은 연성회로기판(120)으로부터 인가되는 제어 신호에 따라 온/오프되는 스위칭 소자, 예를 들어, 박막 트랜지스터들과 스위칭 소자의 제어에 따라 발광하는 발광 소자를 포함할 수 있다. 이러한 표시 영역(DA)을 하나의 픽셀을 기준으로 도 2를 참조하여 보다 상세히 살펴보면, 표시 영역(DA)은 제1 기판(111), 버퍼층(10), 반도체층(AP), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 게이트 절연막(20), 층간 절연막(30), 평탄화막(40), 화소 정의막(50), 제1 전극(E1), 발광층(EML), 제2 전극(E2) 및 제2 기판(112)를 포함할 수 있다.
제1 기판(111)은 투명한 절연성 물질로 이루어질 수 있다. 투명한 절연성 물질로는, 예를 들어, 유리, 석영, 세라믹, 플라스틱 등일 수 있다. 제1 기판(111)은 평탄한 판상을 가질 수 있고, 외력에 의하여 용이하게 구부러질 수 있는 플렉서블(flexible)한 재질로 이루어질 수도 있다.
버퍼층(10)은 제1 기판(111) 상에 형성될 수 있다. 버퍼층(10)은 불순 원소의 침투를 방지하여 제1 기판(10)의 상면을 평탄화할 수 있다. 버퍼층(10)은 버퍼층(BU)은 질화 규소(SiNx)막, 산화 규소(SiO2)막, 산질화 규소(SiOxNy)막 중 어느 하나로 형성될 수 있다. 이러한 버퍼층(10)은 필수적인 구성요소는 아니고, 다른 실시예에서는 생략할 수 있다.
반도체층(AP)은 버퍼층(10) 상에 배치될 수 있다. 반도체층(AP)은 비정질 규소막 또는 다결정 규소막으로 이루어질 수 있다. 반도체층(AP)은 불순물이 도핑되지 않는 채널 영역, 채널 영역의 양측에 배치되고 p+ 도핑되어 소스 전극(SE) 및 드레인 전극(DE)과 각각 접촉하는 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(AP)에 도핑되는 불순물은 붕소(B)를 포함하는 P형 불순물일 수 있다. 반도체층(AP)에 도핑되는 불순물은 종류는 이에 한정되는 것은 아니고, 실시예에 따라 다양하게 변경될 수 있다.
게이트 절연막(20)은 반도체층(AP) 상부에 배치될 수 있다. 게이트 절연막(20)은 게이트 전극(GE)과 반도체층(AP)을 절연시키기 위해 배치된다. 게이트 절연막(20)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어질 수 있다.
게이트 전극(GE)은 반도체층(AP)의 적어도 일부 영역과 중첩되도록 게이트 절연막(20) 상에 배치될 수 있다. 외부에서 게이트 전극(GE)에 인가하는 전압에 따라, 반도체층(AP)이 도전성 또는 비도전성을 갖는지 여부가 제어될 수 있다. 예를 들어, 게이트 전극(GE)에 상대적으로 높은 전압이 인가되는 경우, 반도체층(AP)이 도전성을 가져 드레인 전극(DE) 및 소스 전극(SE)이 전기적으로 연결되도록 할 수 있으며, 게이트 전극(GE)에 상대적으로 낮은 전압이 인가되는 경우, 반도체층(AP)이 비도전성을 가져 드레인 전극(DE) 및 소스 전극(SE)이 절연되도록 할 수 있다.
층간 절연막(30)은 게이트 전극(GE)의 상부에 배치될 수 있다. 층간 절연막(30)은 게이트 전극(GE)을 커버하여 게이트 전극(GE)을 소스 전극(SE) 및 드레인 전극(DE)과 절연시킬 수 있다. 층간 절연막(30)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어질 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(30) 상부에 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(30)과 게이트 절연막(20)을 관통하여 형성된 관통홀을 통하여 각각 반도체층(AP)과 연결될 수 있다. 이러한 소스 전극(SE) 및 드레인 전극(SE)은 게이트 전극(GE) 및 반도체층(AP)과 함께 박막 트랜지스터(TR)가 될 수 있고, 박막 트랜지스터(TR)는 게이트 전극(GE)에 인가되는 전압에 따라 소스 전극(SE)에 전달되는 신호를 드레인 전극(DE)에 전달할지 여부를 결정할 수 있다.
평탄화막(40)은 층간 절연막(30), 소스 전극(SE) 및 드레인 전극(DE) 상에 배치될 수 있다. 평탄화막(40)은 평탄화막(40) 상부에 배치되는 발광층(EML)의 발광 효율을 높이기 위하여 소스 전극(SE) 및 드레인 전극(DE) 상부의 단차를 없애기 위해 형성될 수 있다. 이러한 평탄화막(40)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 이루어질 수 있다. 평탄화막(40)에는 비아홀이 형성될 수 있다.
제1 전극(E1)은 평탄화막(40)의 상부 및 발광층(EML)의 하부에 배치될 수 있다. 제1 전극(E1)은 평탄화막(40)에 형성된 비아홀을 통하여 드레인 전극(DE)과 전기적으로 연결되어 드레인 전극(DE)에 인가된 신호를 발광층(EML)의 하부에 전달할 수 있다. 제1 전극(E1)은 반사형 도전 물질, 투명 도전 물질, 또는 반 투명 도전 물질로 이루어질 수 있다. 예를 들어, 반사형 도전 물질로는 리튬(Li), 칼슘(Ca), 플루오르화 리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등이 사용될 수 있고, 투명 도전 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3 (Indium Oxide) 등이 사용될 수 있고, 반투명형 도전 물질로는 마그네슘(Mg) 및 은(Ag) 중 하나 이상을 포함한 공증착 물질 또는 마그네슘(Mg), 은(Ag), 칼슘(Ca), 리튬(Li), 및 알루미늄(Al) 중 하나 이상의 물질이 사용될 수 있다.
화소 정의막(50)은 평탄화막(40)의 상에 배치될 수 있다. 화소 정의막(50)은 표시 장치(100)에 포함되는 복수의 픽셀을 각 픽셀로 구획할 수 있다. 화소 정의막(50)은 평탄화막(40) 상부를 전면 커버하는 것은 아니고, 개구부가 형성될 수 있다. 이러한 개구부를 통하여 제1 전극(E1)은 화소 정의막(50)의 상부로 노출될 수 있다. 개구부 내의 제1 전극(E1) 상부에는 발광층(EML)을 포함하는 유기 발광 소자가 배치될 수 있다. 도 2에는 도시하지는 않았으나. 유기 발광 소자는 정공 주입층, 정공 수소층, 전자 수송층 및 전자 주입층을 포함할 수 있다.
발광층(EML)은 제1 전극(E1) 상에 배치될 수 있다. 발광층(EML)은 제1 전극(E1)에서 제공되는 정공과 제2 전극(E2)에서 제공되는 전자를 재결합시켜 광을 방출한다. 보다 상세히 설명하면, 발광층(EML)에 정공 및 전자가 제공되면 정공 및 전자가 결합하여 엑시톤을 형성하고, 이러한 엑시톤이 여기 상태로부터 기저 상태로 변하면서 광을 방출시킨다. 이러한 발광층(EML)은 적색을 방출하는 적색 발광층, 녹색을 방출하는 녹색 발광층 및 청색을 방출하는 청색 발광층을 포함할 수 있다. 발광층(EML)의 발광은 제1 전극(E1)과 제2 전극(E2) 사이에 흐르는 전류에 따라 제어될 수 있다.
제2 전극(E2)은 발광층(EML)의 상에 배치될 수 있다. 제2 전극(E2)은 제1 전극(E1)과 동일한 재질로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한, 제2 전극(E2)은 표시 장치(100)에 포함된 복수의 픽셀들에 배치되는 공통 전극일 수 있고, 제2 전극(E2)이 발광층(EML) 상부에만 형성되는 것에 한정되지 않고, 발광층(EML) 상부 및 화소 정의막(50)의 상부 전면에 배치될 수도 있다.
제2 기판(112)는 제1 기판(111)과 동일한 물질로 이루어질 수 있어, 이에 대한 설명은 앞서 제1 기판(111)을 설명한 설명을 대체하기로 한다. 이러한 제2 기판(112) 상에는, 도시하지는 않았으나, 외광 반사를 방지하는 편광판이 배치될 수 있다.
비표시 영역(NDA)에는 보강재(60) 및 구동 IC(70)가 배치될 수 있다. 도시하지는 않았으나, 비표시 영역(NDA)에는 복수의 픽셀들과 전기적으로 연결되는 신호 라인 및 구동 IC(70)가 실장되는 영역과 연성회로기판(120)이 부착되는 영역에 배치되는 복수의 패드들이 더 배치될 수 있다.
보강재(60)는 제2 기판(112)과 구동 IC(70) 사이에 배치될 수 있다. 이때, 보강재(60)는 구동 IC(70)와 접촉되지 않도록 형성되는 것이 바람직할 것이다. 왜냐하면, 보강재(60)가 구동 IC(70)와 접촉되는 경우 보강재(60)를 이루는 물질에 의해 구동 IC(70)의 저항 성분에 영향을 줘 구동 IC(70)에 불량이 발생할 수도 있기 때문이다. 보강재(60)는 액상으로 이루어질 수 있고, 자연 경화, 열경화 또는 자외선 경화될 수 있는 수지(resin)로 이루어질 수 있다. 예를 들어, 자연 경화되는 재료로는 시안화아크릴레이트가 사용될 수 있고, 열경화되는 재료로는 아크릴레이트가 사용될 수 있으며, 자외선 경화되는 재료로는 에폭시, 아크릴레이트, 우레탄아크릴레이트가 이용될 수 있다. 보강재(60)는 구동 IC(70)가 본딩 장치에 의해 제1 기판(111) 상에 실장될 때 동시에 도포되어 제1 기판(111)과 제2 기판(112)을 지지하게 된다.
구동 IC(70)는 연성회로기판(120)을 통해 전달되는 제어 신호를 인가받아 복수의 픽셀을 구동하기 위한 픽셀 구동 제어 신호를 생성하여 인가한다. 이러한 구동 IC(70)는 칩 온 글라스(Chip On Glass; COG, 이하 'COG'라 함.) 방식으로 본딩 장치에 의해 제1 기판(111) 상에 실장될 수 있다.
연성회로기판(120)은 외부의 인쇄회로기판과 전기적으로 연결되어 외부에서 인가되는 데이터 및 제어 신호를 표시 패널(110)로 전달할 수 있다. 연성회로기판(120)은 제1 기판(111) 상에 배치되는 복수의 패드들과 전기적으로 연결될 수 있고, 본딩 장치에 의해 제1 기판(111) 상에 실장될 수 있다.
도 3은 도 1의 표시 장치를 제조하기 위한 본딩 장치의 단면도이고, 도 4는 도 3의 본딩 장치의 제1 가압부의 하면을 나타내는 평면도이다.
먼저, 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)를 제조하기 위한 본딩 장치(200)는 스테이지(210) 및 본딩 헤드(220)을 포함할 수 있다. 본딩 장치(200)는 열압착에 의해 제1 기판(111) 상에 구동 IC(70)와 연성회로기판(120)을 실장시킬 수 있다.
스테이지(210)는 제1 전기적 연결 소자(80)와 제2 전기적 연결 소자(90)를 열압착하여 표시 패널(110)의 비표시 영역(NDA)에 구동 IC(70)와 연성회로기판(120)을 본딩할 때 표시 패널(110)을 지지할 수 있다.
본딩 헤드(220)는 스테이지(210) 상에 배치되며 구동 IC(70)와 연성회로기판(120)을 실질적으로 가압하는 열압착되도록 한다. 본딩 헤드(220)는 수직 이동이 가능한 제1 가압부(221) 및 제2 가압부(222)를 포함할 수 있다.
제1 가압부(221)는 구동 IC(70) 상에 배치되고, 구동 IC(70)에 열과 압력을 가하도록 구성될 수 있다. 제1 가압부(221)는 스테이지(210) 방향으로 수직 이동하여 제1 가압착(pre-compression) 시간 동안 제1 가압착 압력과 제1 가압착 온도로 구동 IC(70)를 가압착하고, 제1 본압착 압력과 제1 본압착 온도로 구동 IC(70)를 본압착하여 제1 기판(111) 상에 실장시킬 수 있다. 구동 IC(70)와 제1 기판(111)의 복수의 패드는 도전볼과 접착성 수지를 포함하는 제1 이방성 도전 필름(80)을 포함하여 이루어질 수 있다.
이러한 제1 가압부(221) 내부에는 액상 형태의 보강재(60)가 채워져 있을 수 있다. 이렇게 채워져 있는 액상 형태의 보강재(60)는 구동 IC(70)가 가압착되는 시간동안, 도 4에 도시된 바와 같이, 제1 가압부(221)의 하면, 다시 말해, 스테이지(210)와 마주보는 제1 가압부(221)의 면에 형성된 복수의 토출구(221h)를 통해 토출되고, 구동 IC(70)가 제1 본압착될 때 열경화될 수 있다. 제1 가압부(221)는 종래에 비해 보다 크게 형성될 수 있고, 제1 가압부(221)에 형성된 토출구(221h)는 보강재(60)가 제1 기판(111) 상에 형성될 위치, 예를 들어, 제2 기판(112)과 구동 IC(70) 사이의 영역과 대응되도록 제1 가압부(221)에 형성될 수 있다. 이때, 액상 형태의 보강재(60)는 열경화될 수 있는 아크릴레이트가 이용될 수 있으나, 이에 한정되는 것은 아니다. 또한, 본 실시예에서는 구동 IC(70)가 제1 가압착될 때 보강재(60)가 토출되고, 제1 본압착될 때 경화되는 것으로 기술하였으나, 이에 한정되는 것은 아니고, 제1 본 압착될 때 토출된 후 자연 경화될 수도 있다. 또한, 액상 형태의 보강재(60)는 점도에 따라 제1 기판(111) 상에서 서로 다른 형태로 경화될 수 있는데 이는 추후에 보다 상세히 살펴보기로 한다.
제1 가압부(221)에서 구동 IC(70)를 압착하는 제1 가압착 공정 시의 시간, 압력, 온도는 제1 본압착 시간, 압력, 온도에 비해 짧고 적고 낮을 수 있다. 그러나, 제1 가압부(221)의 공정 조건은 구동 IC(70)와 제1 이방성 도전 필름(80)의 종류에 따라 달라질 수 있다.
제2 가압부(222)는 연성회로기판(120) 상에 배치되고, 연성회로기판(120)에 열과 압력을 가하도록 구성될 수 있다. 제2 가압부(222)는 스테이지(210) 방향으로 수직 이동하여 제2 가압착(pre-compression) 시간 동안 제2 가압착 압력과 제2 가압착 온도로 연성회로기판(120)을 가압착하고, 제2 본압착 압력과 제2 본압착 온도로 연성회로기판(120)을 본압착하여 제1 기판(111) 상에 실장시킬 수 있다. 연성회로기판(120)과 제1 기판(111)의 복수의 패드는 도전볼과 접착성 수지를 포함하는 제2 이방성 도전 필름(90)에 의해 이루어질 수 있다. 이러한 제2 가압부(222)에서 연성회로기판(120)을 압착하는 제2 가압착 공정 시의 시간, 압력, 온도는 제2 본압착 시간, 압력, 온도에 비해 짧고 적고 낮을 수 있다. 그러나, 제2 가압부(222)의 공정 조건은 연성회로기판(120)과 제2 이방성 도전 필름(90)의 종류에 따라 달라질 수 있다. 또한, 제2 가압부(222)의 제2 가압착 동작과 제2 본압착 동작은 제1 가압부(221)의 제1 가압착 동작 및 제1 본압착 동작과 독립적으로 이루어질 수도 있고, 연계되어 이루어질 수도 있다. 다만, 연성회로기판(120)의 제2 가압착 시간, 온도 및 압력은 구동 IC(70)의 제1 가압착 시간, 온도 및 압력과 상이할 수 있고, 연성회로기판(120)의 제2 본압착 시간, 온도 및 압력은 구동 IC(70)의 제1 본압착 시간, 온도 및 압력과 상이할 수 있다.
도 3에서는 하나의 본딩 장치에 구동 IC(70)를 압착하는 제1 가압부(221)와 연성회로기판(120)을 압착하는 제2 가압부(222)가 함께 구비되는 것으로 기술하였으나, 이에 한정되는 것은 아니고, 구동 IC(70)를 압착하는 가압 또는 본딩 장치와 연성회로기판(120)을 압착하는 가압 또는 본딩 장치가 별개의 장치일 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)를 제조하기 위한 본딩 장치(200)는 구동 IC(70)를 제1 기판(111) 상에 실장할 때 제1 가압부(221)에 채워져 있는 액상 형태의 보강재(60)를 토출하여 제1 기판(111) 상에 형성함으로써 공정 시간을 단축시킬 수 있고, 구동 IC(70)의 불량을 줄일 수 있다.
도 5 및 도 6은 도 3의 본딩 장치를 이용하여 도 1의 표시 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 스테이지(210) 상에 안착된 표시 패널(110)의 제1 기판(111)의 비표시 영역(NDA)의 패드들 상에 제1 이방성 도전 필름(80)을 배치한 후, 제1 이방성 도전 필름(80) 위에 구동 IC(70)를 정렬한다.
그 후, 본딩 헤드(220)의 제1 가압부(221)를 스테이지(210) 방향으로 수직 이동시켜 제1 가압착 압력과 온도로 제1 가압착 시간동안 구동 IC(70)를 가압착한다. 이때, 구동 IC(70)를 통해 제1 가압부(221)를 통해 제1 가압착되는 제1 가압착 압력과 제1 가압착 온도는 제1 이방성 도전 필름(80)에 전달된다. 이렇게 제1 가압부(221)가 구동 IC(70)를 제1 가압착 시간동안 제1 가압부(221)에 형성된 복수의 토출구(221h)가 본딩 장치의 제어부(미도시)의 제어에 따라 오픈(open)되고, 오픈된 복수의 토출구(221h)를 통해 제1 가압부(221)에 채워져 있던 액상 형태의 보강재(60)가 토출된다. 이때, 보강재(60)가 제1 가압부(221) 내부에 채워진 것으로 기술하고 있으나, 이에 한정되는 것은 아니다.
구동 IC(70)의 제1 가압착은, 예를 들어, 약 1초동안 약 1MPa의 압력과 약 80℃의 온도로 수행될 수 있다. 보강재(60) 또한, 예를 들어, 약 1초 동안 토출될 수 있다. 이렇게 구동 IC(70)의 제1 가압착 동작과 보강재(60)의 토출이 완료되면 제1 가압부(221)는 구동 IC(70) 및 보강재(60)로부터 이격되게 수직 이동할 수 있다. 도시하지는 않았으나, 제1 가압부(221)의 수직 이동은 제1 가압부(221)에 연결된 이동 구동 장치에 의해 이루어질 수 있고, 제1 가압부(221)의 제1 가압착 압력은 제1 가압부(221)에 연결된 압착 장치에 의해 이루어질 수 있으며, 제1 가압부(221)의 제1 가압착 온도는 제1 가압부(221)에 연결된 히터에 의해 제어될 수 있다.
이후, 본딩 헤드(220)의 제1 가압부(221)는 다시 한번 스테이지(210) 방향으로 수직 이동하여 구동 IC(70) 상부로 이동하게 된다. 이때, 제1 가압부(221)의 하면에 형성된 복수의 토출구(221h)는 닫혀져 있도록 제어될 수 있다. 이렇게 이동한 제1 가압부(221)는 제1 본압착 시간동안 제1 본압착 압력과 제1 본압착 온도로 구동 IC(70)를 본압착한다. 이때, 제1 가압부(221)의 제1 본압착 압력과 제1 본압착 온도가 구동 IC(70)를 통해 제1 이방성 도전 필름(80)과 보강재(60)에 전달될 수 있다. 이 경우, 제1 이방성 도전 필름(80)은 도전볼의 절연체가 깨져 도전볼을 통해 구동 IC(70)가 제1 기판(111)의 복수의 패드들과 전기적으로 연결되고, 접착성 수지를 통해 구동 IC(70)가 제1 기판(111)에 고정되게 된다. 또한, 제1 가압부(221)의 제1 본압착 온도는 구동 IC(70) 주변에 토출된 보강재(60)에도 전달될 수 있고, 보강재(60)는 제1 본압착 온도에 의해 열경화될 수 있다. 제1 가압부(221)의 제1 본압착 압력과 제1 본압착 온도는 전술된 제1 가압착 압력과 제1 가압착 온도보다 높다. 예를 들어, 제1 가압부(221)의 제1 본압착은 약 5초동안 약 130mpa의 압력과 약 220℃의 온도로 수행될 수 있다.
이어서, 도 6을 참조하면, 제1 기판(111)의 끝단 영역에 배치된 복수의 패드 상에 제2 이방성 도전 필름(90)을 배치한 후, 제2 이방성 도전 필름(90) 위에 연성회로기판(120)을 정렬하고, 본딩 헤드(210)의 제2 가압부(222)를 스테이지(210) 방향으로 수직 이동시켜 제2 가압착 시간동안 제2 가압착 압력과 제2 가압착 온도로 연성회로기판(120)을 가압착한다. 이때, 제2 가압부(222)의 제2 가압착 시간, 제2 가압착 압력 및 제2 가압착 온도는 제1 가압부(221)의 제1 가압착 시간, 제1 가압착 압력 및 제1 가압착 온도와 동일할 수 있다.
이렇게 연성회로기판(120)을 제1 기판(111) 상부에 가압착한 후, 제2 가압부(222)는 연성회로기판(120)으로부터 이격되도록 수직 이동할 수 있다. 도시하진 않았지만, 제2 가압부(222)의 수직 이동은 제2 가압부(222)에 연결된 이동 구동 장치에 의해 이루어질 수 있고, 제2 가압부(222)의 가압착 압력은 제2 가압부(222)에 연결된 압착 장치에 의해 이루어질 수 있으며, 제2 가압부(222)의 가압착 온도는 제2 가압부(222)에 연결된 히터에 의해 제어될 수 있다.
이후, 본딩 헤드(210)의 제2 가압부(222)는 다시 한번 스테이지(210) 방향으로 수직 이동하여 연성회로기판(120) 상부로 이동하게 된다. 이후 제2 가압부(222)는 제2 본압착 시간동안 제2 본압착 압력과 제2 본압착 온도로 연성회로기판(120)을 본압착한다. 이때, 제2 가압부(222)의 제2 본압착 압력과 제2 본압착 온도가 연성회로기판(120)을 통해 제2 이방성 도전 필름(90)에 전달될 수 있다. 이 경우, 제2 이방성 도전 필름(90)은 도전볼의 절연체가 깨져 도전볼을 통해 연성회로기판(120)이 제1 기판(111)의 복수의 패드들과 전기적으로 연결되고, 접착성 수지를 통해 연성회로기판(120)이 제1 기판(111)에 고정되게 된다. 제2 가압부(222)의 제2 본압착 압력과 제2 본압착 온도는 전술된 제2 가압착 압력과 제2 가압착 온도보다 높고, 제1 가압부(221)의 제1 본압착 압력과 제1 본압착 온도보다 동일하거나 낮을 수 있다.
본 발명의 일 실시예에서는 구동 IC(70)가 가압착될 때 보강재(60)가 토출되고, 구동 IC(70)가 본압착될 때 보강재(60)가 열경화되는 것으로 기술하였으나, 이에 한정되는 것은 아니고, 구동 IC(70)가 본압착될 때 보강재(60)가 토출되고, 보강재(60)는 자연 경화될 수 있다. 다시 말해, 보강재(60)의 조성 물질에 따라 토출 타이밍은 가변될 수 있다.
도 7은 도 5 및 도 6의 제조 방법에 의해 형성되는 표시 장치의 사시도이다.
도 7을 참조하면, 비표시 영역(NDA)에 형성된 보강재(60)는 제2 기판(112)과 구동 IC(70) 사이의 제1 기판(111) 상에 형성될 수 있다. 도 7에 도시된 바와 같이, 보강재(60)의 상면이 대체적으로 평평한 면을 가질 수 있는 것은 보강재(60)의 점도가 약하기 때문이다. 이때, 보강재(60)의 점도는 보강재(60)를 이루는 물질에 따라 달라질 수 있으나, 예를 들어, 100cp 이상 1000cp 미만일 수 있다.
도 8 및 도 9는 도 5 및 도 6의 제조 방법에 의해 형성되는 표시 장치의 보강재의 다른 형태를 나타내는 단면도 및 사시도이다.
도 8 및 도 9를 참조하면, 비표시 영역(NDA)에 형성된 보강재(60)는 제2 기판(112)과 구동 IC(70) 사이의 제1 기판(111) 상에 형성될 수 있다. 이때, 보강재(60)의 상면은 엠보싱(embossing) 형태를 가질 수 있다. 이는 보강재(60)의 점도가 높기 때문이다. 이때, 보강재(60)의 점도는 보강재(60)를 이루는 물질에 따라 달라질 수 있으나, 예를 들어, 1000cp 이상 4000cp 이하일 수 있다.
본 발명의 일 실시예는 표시 장치(100)를 제조하는데 이용되는 본딩 장치(200)에 보강재 토출구(221h)를 마련하여 표시 패널(110)의 비표시 영역(NDA)에 배치되는 구동 IC(70)를 제1 기판(111)에 실장할 때 보강재(60)를 동시에 토출되도록 함으로써 공정의 수를 줄여 제품의 단가를 저하시킬 수 있고, 구동 IC(70)와 제2 기판(112)의 사이를 크게 늘리지 않아도 되어 베젤 영역도 감소시킬 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 버퍼층 20: 게이트 절연막
30: 층간 절연막 40: 평탄화막
50: 화소 정의막 60: 보강재
70: 구동 IC 80: 제1 이방성 도전 필름
90: 제2 이방성 도전 필름 100: 표시 장치
110: 표시 패널 111: 제1 기판
112: 제2 기판 120: 연성회로기판
200: 본딩 장치 210: 스테이지
220: 본딩 헤드 221: 제1 가압부
222: 제2 가압부

Claims (20)

  1. 표시 패널이 안착되는 스테이지; 및
    상기 스테이지의 상부에 배치되며, 상기 표시 패널 상에 구동 IC를 압착하는 본딩 헤드를 포함하되,
    상기 본딩 헤드 내부에는 보강재가 내장되어 있고,
    상기 본딩 헤드의 복수의 면 중 상기 스테이지와 마주보는 면에 상기 보강재가 토출되는 복수의 토출구가 형성되는 본딩 장치.
  2. 제 1항에 있어서, 상기 본딩 헤드는,
    상기 구동 IC를 상기 표시 패널 상에 압착하는 동시에 상기 보강재를 토출하는 제1 가압부; 및
    상기 제1 가압부와 이격되게 배치되고, 상기 표시 패널 상에 연성회로기판을 압착하는 제2 가압부;를 포함하는 본딩 장치.
  3. 제 2항에 있어서,
    상기 제1 가압부와 상기 제2 가압부는 수직 이동이 가능하도록 구성된 본딩 장치.
  4. 제 3항에 있어서,
    상기 제1 가압부의 면 중 상기 스테이지와 마주보는 면에 상기 복수의 토출구가 형성된 본딩 장치.
  5. 제 4항에 있어서, 상기 복수의 토출구는,
    상기 제1 가압부가 수직 이동하여 상기 구동 IC를 압착시킬 때 오픈되는 본딩 장치.
  6. 복수의 픽셀이 형성된 제1 기판과 상기 제1 기판 상에 제2 기판을 배치하여 합착하는 단계;
    스테이지 상에 상기 제1 기판과 상기 제2 기판을 안착시킨 후, 제1 가압부를 통해 상기 제1 기판 상에 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계; 및
    제2 가압부를 통해 상기 제1 기판 상에 연성회로기판을 압착시키는 단계;를 포함하는 본딩 장치를 이용한 표시 장치의 제조방법.
  7. 제 6항에 있어서,
    상기 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계는,
    상기 제1 기판 상에 상기 구동 IC를 정렬시키고, 상기 제1 가압부를 이용하여 제1 시간동안 제1 온도 및 제1 압력으로 상기 구동 IC를 가압착하는 동시에 상기 제1 가압부를 통해 상기 보강재를 토출하는 단계; 및
    상기 제1 가압부를 이용하여 제2 시간동안 제2 온도 및 제2 압력으로 상기 구동 IC를 본압착하는 동시에 상기 보강재를 경화시키는 단계;를 더 포함하는 본딩 장치를 이용한 표시 장치의 제조방법.
  8. 제 7항에 있어서, 상기 제1 가압부는,
    상기 제1 가압부의 면 중 상기 스테이지와 마주보는 면에 상기 보강재를 토출시키기 위한 복수의 토출구가 형성된 본딩 장치를 이용한 표시 장치의 제조방법.
  9. 제 8항에 있어서, 상기 보강재는,
    상기 제2 기판과 상기 구동 IC 사이의 상기 제1 기판 상에 형성되는 본딩 장치를 이용한 표시 장치의 제조방법.
  10. 제 9항에 있어서, 상기 보강재는,
    액상 형태로 상기 제1 가압부에 내장되어 있는 본딩 장치를 이용한 표시 장치의 제조방법.
  11. 제 10항에 있어서, 상기 보강재는,
    열경화되는 수지(resin)로 이루어지는 본딩 장치를 이용한 표시 장치의 제조방법.
  12. 제 11항에 있어서,
    상기 보강재의 점도는 100cp 이상 4000cp 이하인 본딩 장치를 이용한 표시 장치의 제조방법.
  13. 제 6항에 있어서,
    상기 제1 시간은 상기 제2 시간보다 짧고,
    상기 제1 온도와 상기 제1 압력은 상기 제2 온도 및 상기 제2 압력보다 낮은 본딩 장치를 이용한 표시 장치의 제조방법.
  14. 제 6항에 있어서,
    상기 구동 IC를 압착시키는 동시에 보강재를 형성하는 단계는,
    상기 제1 기판 상에 구동 IC를 정렬시키고, 상기 제1 가압부를 이용하여 제1 시간동안 제1 온도 및 제1 압력으로 상기 구동 IC를 가압착하는 단계;
    상기 제1 가압부를 이용하여 제2 시간동안 제2 온도 및 제2 압력으로 상기 구동 IC를 본압착하는 동시에 상기 보강재를 토출시키는 단계; 및
    상기 보강재를 경화시키는 단계;를 더 포함하는 본딩 장치를 이용한 표시 장치의 제조방법.
  15. 제 14에 있어서, 상기 보강재는,
    자연 경화되는 수지(resin)로 이루어지는 본딩 장치를 이용한 표시 장치의 제조방법.
  16. 제 15항에 있어서, 상기 보강재를 토출하는 단계에서,
    상기 보강재 토출 시간은 상기 제2 시간보다 짧은 본딩 장치를 이용한 표시 장치의 제조방법.
  17. 제1 기판의 표시 영역에 배치되는 복수의 픽셀;
    상기 제1 기판의 상부에 배치되는 제2 기판;
    상기 제1 기판의 비표시 영역에 배치되는 구동 IC; 및
    상기 제2 기판과 상기 구동 IC 사이에 배치되되, 상면이 엠보싱(embossing) 형태를 가지는 보강재;를 포함하는 표시 장치.
  18. 제 17항에 있어서, 상기 보강재는,
    상기 구동 IC와 이격되어 배치되는 표시 장치.
  19. 제 18항에 있어서, 상기 보강재는,
    에폭시, 아크릴레이트, 우레탄아크릴레이트 및 시안화아크릴레이트 중 하나 또는 그 이상의 물질로 이루어지는 표시 장치.
  20. 제 19항에 있어서,
    상기 보강재의 점도는 1000cp이상 4000cp 이하인 표시 장치.
KR1020150012557A 2015-01-27 2015-01-27 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치 KR20160092541A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150012557A KR20160092541A (ko) 2015-01-27 2015-01-27 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
US14/740,515 US20160219695A1 (en) 2015-01-27 2015-06-16 Method of fabricating display device using bonding apparatus and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012557A KR20160092541A (ko) 2015-01-27 2015-01-27 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20160092541A true KR20160092541A (ko) 2016-08-05

Family

ID=56433907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012557A KR20160092541A (ko) 2015-01-27 2015-01-27 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치

Country Status (2)

Country Link
US (1) US20160219695A1 (ko)
KR (1) KR20160092541A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849339B1 (ko) 2013-09-30 2018-04-17 삼성디스플레이 주식회사 플렉서블 표시장치
JP2017111297A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
KR102555408B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치
KR102656068B1 (ko) * 2016-10-28 2024-04-12 삼성디스플레이 주식회사 압착 장치 및 이의 압착 방법
KR102545950B1 (ko) * 2018-07-12 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR102576868B1 (ko) * 2018-07-31 2023-09-11 삼성디스플레이 주식회사 표시장치
CN109817678A (zh) * 2019-01-30 2019-05-28 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20160219695A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR20160092541A (ko) 본딩 장치, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
TWI277918B (en) Organic electroluminescent device and electronic apparatus
US7329987B2 (en) Organic electroluminescent device and electronic apparatus
US7902751B2 (en) Organic electroluminescent device, method for producing the same, and electronic apparatus
TWI546953B (zh) 可撓性顯示裝置
TWI462632B (zh) 有機電激發光裝置和該製造方法及電子機器
US8569749B2 (en) Organic light emitting diode display having getter and method of manufacturing the same
KR101860036B1 (ko) 씨오지 타입 플렉서블 유기발광소자
KR20080088031A (ko) 표시 장치 및 그 제조 방법
KR20080101690A (ko) Ｅｌ 장치와 그의 제조 방법
CN101673759B (zh) 有机发光二极管显示器
CN101227773A (zh) 有机发光显示装置及其制造方法
KR20170031850A (ko) 유기 발광 표시 장치
US9484549B2 (en) Display device
US8981364B2 (en) Organic light emitting diode display
KR20100010215A (ko) 유기발광 표시장치 및 그 제조 방법
JP2009199979A (ja) 有機エレクトロルミネッセンス装置およびその製造方法
CN109599500A (zh) 包括具有高热导率的封装基板的有机发光显示装置
KR20120064469A (ko) 유기 발광 표시 장치
JP2009231192A (ja) 有機ｅｌ装置の製造方法、有機ｅｌ装置及び電子機器
US20160050770A1 (en) Bonding apparatus and method of fabricating display device using the same
KR20100067761A (ko) 유기전계발광 표시장치 및 그 제조방법
KR102268900B1 (ko) 유기 발광 표시 장치
US11404000B2 (en) Display device capable of determining a bonding state of a driver integrated circuit therein
KR20080000807A (ko) 유기 전계발광 표시장치와 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid