KR20160090487A - 오디오 프로세싱 시스템 - Google Patents

Abstract

본 발명의 실시예에 따른 오디오 프로세싱 시스템은 CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛, 상기 제1 유닛, 및 상기 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛, 및 상기 오디오 데이터를 임시 저장하는 오디오 버퍼가 비워질 경우 제1 인터럽트를 생성하고, 상기 제1 인터럽트에 기초하여 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하는 오디오 서브 시스템을 포함한다.

Description

오디오 프로세싱 시스템{AN AUDIO PROCESSING SYSTEM}

본 발명의 개념에 따른 실시예는 오디오 프로세싱 시스템에 관한 것으로, 오디오의 재생시 전력 소모를 줄일 수 있는 오디오 프로세싱 시스템에 관한 것이다.

멀티미디어 데이터는 인코딩 장치에 의하여 다채널 멀티미디어 데이터를 압축하고, 압축된 신호를 공간정보신호(spatial information signal)와 함께 디코딩 장치로 전송하거나 저장매체에 저장한다.

멀티미디어 데이터들 중 MP3, AAC, WMA 등과 같은 압축된 오디오 데이터 또는 MPEG 등 압축된 영상 데이터를 효과적으로 복원하여 아날로그 데이터 및 디지털 펄스 부호 변조(Pulse Code Modulation) 데이터로 출력하는 시스템인 경우 압축된 멀티미디어 데이터를 복원하기 위하여 많은 프로세싱 전력(Processing Power)이 소모된다. 프로세싱 전력은 특히 휴대용 기기에서 배터리 소모에 영향을 주기 때문에 더욱 중요한 이슈가 된다.

본 발명이 이루고자 하는 기술적 과제는, 오디오의 재생시 불필요한 구성의 활성화로 전력 소모가 커지지 않도록 필요한 구성 만을 선택적으로 활성화시켜 전력 소모를 줄일 수 있는 오디오 프로세싱 시스템을 제공함에 있다.

본 발명의 실시예에 따른 오디오 프로세싱 시스템은 CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛, 상기 제1 유닛, 및 상기 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛, 및 상기 오디오 데이터를 임시 저장하는 오디오 버퍼가 비워질 경우 제1 인터럽트를 생성하고, 상기 제1 인터럽트에 기초하여 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하는 오디오 서브 시스템을 포함한다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 제1 인터럽트를 카운트한 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제한다.

실시예에 따라, 상기 카운트 값은 미리 정해진 카운트 값까지 하나씩 증가하도록 결정된다.

실시예에 따라, 상기 오디오 버퍼는 SRAM이다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 제1 인터럽트가 생성되면 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고, 상기 파워 관리 유닛은, 상기 파워 온 신호에 따라 상기 시스템 메모리 유닛의 저전력 모드를 해제한다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 오디오 버퍼로 상기 오디오 데이터의 전송을 완료할 경우 제2 인터럽트를 생성하고, 상기 제2 인터럽트가 생성되면 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하고, 상기 파워 관리 유닛은, 상기 파워 오프 신호에 따라 상기 시스템 메모리 유닛을 저전력 모드로 진입시킨다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 파워 오프 신호를 수신하더라도 상기 제1 유닛이 저전력 모드에 진입하지 않은 경우, 상기 시스템 메모리 유닛을 저전력 모드로 진입시키지 않는다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 오디오 버퍼, 상기 오디오 버퍼의 데이터 전송을 관리하고, 상기 오디오 버퍼를 모니터링(monitoring)하여 상기 제1 인터럽트를 생성하는 제1 DMA(Direct Memory Access), 상기 시스템 메모리 유닛으로부터 상기 오디오 버퍼로의 데이터 전송을 관리하고, 상기 오디오 버퍼로 상기 오디오 데이터의 전송이 완료되는지 모니터링하여 제2 인터럽트를 생성하는 제2 DMA, 및 상기 제1 인터럽트에 따라 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하고 상기 제2 인터럽트에 따라 상기 제1 유닛을 저전력 모드로 진입시킬지 여부를 판단하는 컨트롤 로직을 포함한다.

실시예에 따라, 상기 컨트롤 로직은, 상기 제1 인터럽트를 카운트하여, 카운트 결과를 생성하는 카운터, 상기 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제하기 위한 웨이크업(wake-up) 신호를 생성하는 관리 유닛, 및 상기 관리 유닛의 제어에 따라, 상기 제1 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고 상기 제2 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하는 파워 레지스터를 포함한다.

본 발명의 실시예에 따른 오디오 프로세싱 시스템은, CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 및 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛, 및 상기 오디오 데이터를 임시 저장하는 오디오 버퍼를 모니터링하여, 상기 제1 유닛, 및 상기 시스템 메모리 각각의 저전력 모드의 진입 여부 또는 해제 여부를 판단하는 오디오 서브 시스템을 포함한다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 오디오 버퍼가 비워질 경우 제1 인터럽트를 생성하고, 상기 제1 인터럽트를 카운트한 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제한다.

실시예에 따라, 상기 카운트 값은 미리 정해진 카운트 값까지 하나씩 증가하도록 결정된다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 제1 인터럽트가 생성되면 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고, 상기 파워 관리 유닛은, 상기 파워 온 신호에 따라 상기 시스템 메모리 유닛의 저전력 모드를 해제한다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 오디오 버퍼로 상기 오디오 데이터의 전송을 완료할 경우 제2 인터럽트를 생성하고, 상기 제2 인터럽트가 생성되면 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하고, 상기 파워 관리 유닛은, 상기 파워 오프 신호에 따라 상기 시스템 메모리 유닛을 저전력 모드로 진입시킨다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 파워 오프 신호를 수신하더라도 상기 제1 유닛이 저전력 모드에 진입하지 않은 경우, 상기 시스템 메모리 유닛을 저전력 모드로 진입시키지 않는다.

실시예에 따라, 상기 오디오 서브 시스템은, 상기 오디오 버퍼, 상기 오디오 버퍼의 데이터 전송을 관리하고, 상기 오디오 버퍼를 모니터링(monitoring)하여 상기 제1 인터럽트를 생성하는 제1 DMA(Direct Memory Access), 상기 시스템 메모리 유닛으로부터 상기 오디오 버퍼로의 데이터 전송을 관리하고, 상기 오디오 버퍼로 상기 오디오 데이터의 전송이 완료되는지 모니터링하여 제2 인터럽트를 생성하는 제2 DMA, 및 상기 제1 인터럽트에 따라 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하고 상기 제2 인터럽트에 따라 상기 제1 유닛을 저전력 모드로 진입시킬지 여부를 판단하는 컨트롤 로직을 포함한다.

실시예에 따라, 상기 컨트롤 로직은, 상기 제1 인터럽트를 카운트하여, 카운트 결과를 생성하는 카운터, 상기 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제하기 위한 웨이크업(wake-up) 신호를 생성하는 관리 유닛, 및 상기 관리 유닛의 제어에 따라, 상기 제1 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고 상기 제2 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하는 파워 레지스터를 포함한다.

본 발명의 실시예에 따른 오디오 프로세싱 시스템은, CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 및 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛, 및 상기 제1 유닛, 및 상기 시스템 메모리 각각의 저전력 모드의 진입 여부 또는 해제 여부를 판단하는 오디오 서브 시스템을 포함하며, 상기 오디오 서브 시스템은, 상기 오디오 버퍼, 상기 오디오 버퍼의 데이터 전송을 관리하고, 상기 오디오 버퍼를 모니터링(monitoring)하여 제1 인터럽트를 생성하는 제1 DMA(Direct Memory Access), 상기 시스템 메모리 유닛으로부터 상기 오디오 버퍼로의 데이터 전송을 관리하고, 상기 오디오 버퍼로 상기 오디오 데이터의 전송이 완료되는지 모니터링하여 제2 인터럽트를 생성하는 제2 DMA, 및 상기 제1 인터럽트에 따라 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하고 상기 제2 인터럽트에 따라 상기 제1 유닛을 저전력 모드로 진입시킬지 여부를 판단하는 컨트롤 로직을 포함한다.

실시예에 따라, 상기 컨트롤 로직은, 상기 제1 인터럽트를 카운트하여, 카운트 결과를 생성하는 카운터, 상기 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제하기 위한 웨이크업(wake-up) 신호를 생성하는 관리 유닛, 및 상기 관리 유닛의 제어에 따라, 상기 제1 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고 상기 제2 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하는 파워 레지스터를 포함한다.

실시예에 따라, 상기 카운트 값은 미리 정해진 카운트 값까지 하나씩 증가하도록 결정된다.

실시예에 따라, 상기 오디오 버퍼는 SRAM이다.

본 발명에 따른 오디오 프로세싱 시스템에 의하면, 오디오의 재생시 전력 소모가 큰 CPU 및 탑 도메인(top domain)을 포함하는 제1 유닛을 계속적으로 활성화시키지 않고, 별도의 로직을 통해 필요한 경우에만 선택적으로 활성화시킴으로써 전력 소모를 크게 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 오디오 프로세싱 시스템을 포함한 전자 장치의 투시도이다.
도 2는 본 발명의 일 실시예에 따른 오디오 프로세싱 시스템을 간략히 나타낸 블록도이다.
도 3은 도 2에 도시된 오디오 프로세싱 시스템을 보다 구체적으로 나타낸 블럭도이다.
도 4는 도 3에 도시된 오디오 서브 시스템을 상세히 나타낸 블록도이다.
도 5는 도 4에 도시된 오디오 서브 시스템의 동작을 설명하기 위한 개념도이다.
도 6은 도 5에 도시된 컨트롤 로직을 보다 상세히 나타낸 도면이다.
도 7은 도 2에 도시된 오디오 프로세싱 시스템의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 실시예들에 따른 오디오 프로세싱 시스템을 포함하는 전자시스템의 블록도이다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명에 따른 실시 예들은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일 실시예에 따른 오디오 프로세싱 시스템을 포함한 전자 장치의 투시도이다.

전자장치(1)는 전자사전, 휴대폰, MP3 플레이어, 태블릿 PC 등 멀티미디어 데이터를 재생할 수 있는 기타 장치일 수 있다. 전자장치(1)는 사용자의 직접입력에 의해 조작되는 장치 또는 인터넷 또는 다른 네트워크 시스템을 이용하여 통신할 수 있는 장치일 수 있다. 도 1의 전자장치(1)는 일례로 터치스크린을 가진 휴대폰을 도시한 것이다.

도 1을 참고하면, 전자장치(1)는 전면카메라(2), 스피커(3), 근접센서(4), 조도센서(5), USB 인터페이스(6), 전원 버튼(7), 볼륨조절 버튼(8), 디스플레이 및 터치 스크린(9), 아이콘(10), 메뉴버튼(11), 홈 버튼(12), 취소버튼(13), 마이크(14), 오디오 출력 인터페이스(15) 및 안테나(16)를 포함한다.

전면카메라(2)는 터치스크린(9) 방향의 카메라로 영상통화 또는 카메라의 용도로 사용된다. 스피커(3)는 사용자가 터치스크린(9)의 아이콘(10)을 터치하거나 음성으로 입력신호를 보내어 멀티미디어 데이터를 재생할 경우, 전화교환망을 통해 다른 사용자와 통화를 할 경우 또는 전자장치(1)의 조작음이나 알림음을 재생할 경우 오디오 데이터를 출력한다. 근접센서(4)는 사용자가 전화통화를 하기 위해 전자장치(1)를 귀에 가까이 할 경우 전력소모를 줄이면서 의도하지 않은 터치로 인한 잘못된 동작을 방지하기 위해 디스플레이 및 터치 스크린(9)을 오프여부를 제어하기 위한 센서이다. 조도 센서(5)는 전자장치(1) 주변으로부터 입사되는 빛의 양에 따라 디스플레이 및 터치 스크린(9)과 전면카메라(2)의 동작을 제어한다. USB 인터페이스(6)는 전자장치(1)와 외부와 데이터 통신 및 전원공급을 받기 위한 입출력 인터페이스이다.

전원버튼(7)는 전자장치(1)의 전원을 온오프하거나, 디스플레이 및 터치스크린(9)의 화면을 온오프할 수 있고, 볼륨조절 버튼(8)은 스피커(3)의 오디오 출력을 제어할 수 있다. 아이콘(10)은 각각의 기능에 따라 디스플레이 및 터치스크린(9)에 복수의 아이콘들(10)이 위치할 수 있다. 예를 들어 사용자는 멀티미디어 데이터를 재생하기 위하여 아이콘(10)을 터치할 수 있다.

메뉴버튼(11)은 아이콘들을 포함한 메뉴 및 설정메뉴를 열람하게 할 수 있고, 홈버튼(12)은 디스플레이 및 터치스크린(9)에서 전자장치(1)가 소정의 동작을 수행하고 있는 도중에도 멀티워킹(multi-working)을 위해 홈 화면을 보여줄 수 있다. 취소버튼(13)은 전자장치(1)가 소정의 동작 수행 중에 상기 동작을 취소하고 이전의 화면으로 되돌아 가기 위한 버튼이다.

마이크(14)는 음성통화 또는 음성입력 신호를 위한 입출력 인터페이스이고, 오디오 출력인터페이스(15), 예를 들면 이어폰 꽂이는 재생되는 멀티미디어 데이터의 오디오 출력을 위한 것이다. 도시하지는 않았으나 오디오 출력 및 마이크 입력은 블루투스(Bluetooth) 등의 장치를 통해서도 인터페이스 될 수 있다.

또한 전자장치(1)는 디지털미디어 방송 서비스를 수신하기 위한 안테나(16)를 더 포함할 수 있다.

전자장치(1)의 상기 각 구성요소의 구체적인 실시예는 당업자에게 실현가능한 범위에서 다양하게 구현될 수 있다.

도 2는 본 발명의 일 실시예에 따른 오디오 프로세싱 시스템을 간략히 나타낸 블록도이다.

도 2를 참조하면, 전자장치(1)는 오디오 데이터의 재생을 위하여 오디오 프로세싱 시스템(20)을 포함할 수 있다. 오디오 프로세싱 시스템(20)은 CPU(Central Processing Unit, 100) 및 탑 도메인(TOP Domain, 200)을 포함한 제1 유닛(21), 스토리지 도메인(Storage Domain, 300), 얼라이브 도메인(Alive Domain, 500), 오디오 서브 시스템(audio sub-system, 400) 및 시스템 버스(System Bus, 600)를 포함한다.

본 명세서에서 도메인(Domain)이란 같은 기능을 갖는 특정 블록 등을 일정한 범위로 분류한 것으로써, 본 명세서에서 설명되는 각각의 명칭에 따른 기능과 동작을 수행할 수 있는 하드웨어를 의미할 수도 있고, 또는 특정한 기능과 동작을 수행할 수 있는 컴퓨터 프로그램 코드를 의미할 수도 있고, 또는 특정한 기능과 동작을 수행시킬 수 있는 컴퓨터 프로그램 코드가 탑재된 전자적 기록매체, 예컨대 프로세서를 의미할 수도 있다. 다시 말해 도메인이란 본 발명의 기술적 사상을 수행하기 위한 하드웨어 및/또는 상기 하드웨어를 구동하기 위한 소프트웨어의 기능적 및/또는 구조적 결합을 의미할 수 있다.

CPU(100)는 일반적으로 알려진 마이크로프로세서로써, 전자장치(1)의 동작을 운영하고, 전자장치(1)의 다양한 기능들을 관리한다. 본 실시예에서 CPU(100)는 탑 도메인(200), 스토리지 도메인(300), 오디오 서브 시스템(400), 및 얼라이브 도메인(500)의 동작을 제어할 수 있다. 한편 CPU(100)는 완전히 내부적으로 동작할 수 있도록 캐쉬(Cache)나 펌웨어 등을 저장한 롬(Read Only Memory; ROM) 등을 더 포함할 수 있다.

탑 도메인(200)은 멀티미디어 코덱에 대한 지능소자(Intellectual Property; 이하 IP)들 및 CPU(100)를 제외한 복수의 IP들의 집합으로, CPU(100)와 스토리지 유닛(300) 간의 멀티미디어 데이터의 전송을 운영할 수 있다. 또한 탑 도메인(200)은 전자장치의 전력 모드에 따라 각 IP에 공급되는 각각의 클럭 신호를 적응적으로 게이팅하거나 각각의 클락신호의 주파수를 적응적으로 조절하는 등 클럭 신호를 제어할 수 있다.

스토리지 도메인(300)은 CPU(100)가 사용하는 프로그램 및 복수의 멀티미디어 데이터들을 저장하고, 탑 도메인(200) 또는 오디오 서브 시스템(400)의 액세스에 따라 상기 복수의 멀티미디어 데이터들 중 대상 멀티미디어 데이터를 전송할 수 있다.

오디오 서브 시스템(400)은 스토리지 도메인(300)으로부터 오디오 데이터를 수신하고 임시로 저장한 후, 상기 오디오 데이터를 이어폰 잭(15), 스피커(3), 마이크(14) 등과 연결된 오디오 인터페이스(도 4의 420)를 통해 출력한다.

얼라이브 도메인(500)은 CPU(100), 탑 도메인(200), 스토리지 도메인(300), 오디오 서브 시스템(400) 및 시스템 버스(600) 등 각각의 IP에 전력공급 여부를 제어할 수 있다. 또한 얼라이브 도메인(500)은 사용자로부터 입력신호를 수신할 수 있다. 얼라이브 도메인(500)은 전체 전원을 턴오프(turn-off)하지 않는 한 항상 활성화(active)되어 있다.

시스템 버스(600)는 CPU(100), 탑 도메인(200), 스토리지 도메인(300), 및 오디오 서브 시스템(400)을 연결하여 데이터 통신을 한다. 시스템 버스(600)는 예를 들면, AMBA®(Advanced Microcontroller Bus Architecture)에 따르는 데이터 버스일 수 있다. 시스템 버스(600)는 CPU(100) 또는 오디오 서브 시스템(400)의 제어신호 요청에 의하여 파워 관리 유닛(502)의 제어에 따라 전력 모드가 전환될 수 있다.

오디오 서브 시스템(400)이 대상 오디오 데이터에 대한 버퍼링(buffering), 또는 출력 동작을 수행하는 동안, 다른 요청이 없는 한 CPU(100), 탑 도메인(200), 및 스토리지 도메인(300)이 저전력 모드(Low Power mode)에 진입한다. 또한, 시스템 버스(600) 역시 오디오 서브 시스템(400)의 요청이 없는 한 저전력 모드로 전환될 수 있으나, 오디오 서브 시스템(400)이 CPU(100), 탑 도메인(200), 스토리지 도메인(300), 또는 얼라이브 도메인(500)과 통신하고자 할 경우 오디오 서브 시스템(400)의 요청에 따라 시스템 버스(600)가 활성화된다.

여기서, 저전력 모드는 얼라이브 도메인(500)의 제어 신호의 수신을 위한 최소한의 준비 상태를 의미하며, 이를 위한 최소한의 전력만이 소모될 수 있다. 또한, 상기 저전력 모드는 시스템 메모리(311)의 경우 셀프-리프레쉬(self-refresh) 동작을 수행하는 것을 의미할 수도 있다. 이에 반해, 활성화(activation)는 해당 IP가 정상적으로 동작하는 상태를 의미하며, 해당 IP의 정상 동작을 위한 전력이 소모된다.

실시예에 따라, CPU(100), 탑 도메인(200) 및 오디오 서브 시스템(400)은 별개의 칩에 각각 구현되거나 적어도 둘 이상이 하나의 칩(integrated circuit) 상에 구현될 수 있다. 다른 실시예에 따라, CPU(100), 탑 도메인(200) 및 오디오 서브 시스템(400)은 별개의 집적회로로 각각 구현되거나 적어도 둘 이상이 하나 이상의 집적 회로에 분포할 수도 있다.

도 3은 도 2에 도시된 오디오 프로세싱 시스템을 보다 구체적으로 나타낸 블럭도이다.

도 3을 참조하면, 오디오 프로세싱 시스템(20)은 CPU(100) 및 탑 도메인(200)을 포함하는 제1 유닛(21), 스토리지 도메인(300), 오디오 서브 시스템(400), 얼라이브 도메인(500), 및 시스템 버스(600)을 포함할 수 있다.

CPU(100)는 사용자에 의한 입력신호 또는 외부로부터의 입력신호에 따라 탑 도메인(200) 및 오디오 서브 시스템(400)을 제어할 수 있다. CPU(100)는 오디오 서브 시스템(400)을 초기화하고 오디오 서브 시스템(400)이 오디오 데이터의 재생 동작을 수행하도록 제어할 수 있다. 또한, CPU(100)는 유저 인터페이스(501)로부터 재생종료 요청을 수신하면 오디오 서브 시스템(400)의 재생 동작을 종료하도록 제어할 수 있다.

CPU(100)는 오디오 서브 시스템(400)의 요청에 따라 스토리지 유닛(315)에 저장된 대상 오디오 데이터를 디코딩하여, 오디오 데이터를 생성할 수 있다. 상기 디코딩된 오디오 데이터는 시스템 메모리(311)에 저장될 수 있다.

탑 도메인(200)은 메인 DMA 컨트롤러(Main Direct Memory Access Controller, 201) 및 클럭 관리 유닛(CLK Management Unit, 202)을 포함한다.

메인 DMA 컨트롤러(201)는 스토리지 유닛(315)에 저장된 대상 오디오 데이터에 직접 액세스(Direct Access)하여, 시스템 버스(600)를 통해 상기 대상 오디오 데이터를 CPU(100)로 전송하고 CPU(100)에 의해 디코딩된 오디오 데이터를 스토리지 유닛(315)으로 전송할 수 있다.

클럭 관리 유닛(202)은 얼라이브 도메인(500)으로부터 전원 및 클락 신호를 공급받아 각각의 IP에 적합한 클럭 신호를 공급할 수 있도록 주파수를 제어하거나 클럭 신호를 게이팅한다.

도 3의 탑 도메인(200)은 메인 DMA 컨트롤러(201) 및 클럭 관리 유닛(202)만을 포함하는 것으로 도시하였으나, 이에 한정되지 아니하고, 다양한 실시예에 따라 다른 IP들도 포함될 수 있다.

스토리지 도메인(300)은 시스템 메모리 유닛(305), 및 스토리지 유닛(315)을 포함한다.

시스템 메모리 유닛(305)은 메모리 컨트롤러(memory controller, 310), 및 시스템 메모리(311)를 포함한다.

메모리 컨트롤러(310)는 메인 DMA 컨트롤러(201) 또는 오디오 서브 시스템(400)의 요청에 따라, 시스템 메모리(311)에 액세스하여 데이터를 라이트(Write)하거나 리드(Read)할 수 있다.

시스템 메모리(311)는 CPU(100)로부터의 디코딩된 오디오 데이터를 저장하는 스트림 버퍼(stream buffer, 330)를 포함할 수 있다.

시스템 메모리 유닛(311)은 휘발성 메모리 장치일 수 있다. 일례로 상기 휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM (Static random access memory), FPM(Fast Page Mode DRAM), WRAM(Window RAM), EDO(Extended Data Out) RAM, BEDO(Burst EDO) RAM, MDRAM(Multibank DRAM), SGRAM(Synchronous Graphics RAM), SDRAM(Synchronous Dynamic RAM), DRDRAM(Direct Rambus DRAM), DDR(Double Data Rate) SDRAM, PSRAM(Pseudostatic RAM) 등을 포함한다.

스토리지 유닛(315)은 스토리지 컨트롤러(storage controller, 320), 및 스토리지(321)를 포함한다.

스토리지 컨트롤러(320)는 스토리지 유닛(321)을 제어하여 스토리지 유닛(321)에 데이터를 라이트하거나 리드할 수 있다.

스토리지(321)는 메인 DMA 컨트롤러(201)에 의해 액세스되어 저장된 대상 멀티미디어 데이터를 CPU(100), 또는 시스템 메모리(311)로 전송할 수 있다.

실시예에 따라, 스토리지(321)는 eMMC(embeded MMC), UFS(Universal Flash Storage) 등의 내장형 메모리 장치, 또는 SD 카드와 같은 외장형 메모리 장치일 수 있다. 상기 내장형 또는 외장형 메모리 장치는 비휘발성 메모리 장치일 수 있다. 비휘발성 메모리는 플래시(flash) 메모리, MRAM(Magnetic Random Access Memory), RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), ROM(Read-Only Memomry), EEPROM(Electrically Erasable Programmable Read-Only Memory), 및 저항성(resistive) 메모리를 포함한다.

얼라이브 도메인(500)은 유저 인터페이스(user interface, 501), 및 파워 관리 유닛(power management unit, 502)을 포함한다.

유저 인터페이스(501)는 사용자로부터 터치 입력, 제스처 입력, 온도 입력, 오디오 입력, 카메라 입력 및 버튼 입력 등 다양한 형태의 입력신호를 수신하여 각 IP(elememt;100, 200, 300, 400, 500)로 전달한다.

파워 관리 유닛(502)은 CPU(100), 탑 도메인(200), 스토리지 도메인(300), 오디오 서브 시스템(400), 및 시스템 버스(600)에의 전력 공급 여부를 제어할 수 있다. 즉, 파워 관리 유닛(502)은 CPU(100), 탑 도메인(200), 스토리지 도메인(300), 오디오 서브 시스템(400), 및 시스템 버스(600) 각각을 독립적으로 저전력 모드에 진입시키거나, 저전력 모드를 해제 즉, 활성화시킬 수 있다.

도 4는 도 3에 도시된 오디오 서브 시스템을 상세히 나타낸 블록도이다.

도 1 내지 도 4를 참조하면, 오디오 서브 시스템(400)은 로컬 버스(local bus, 410), 오디오 인터페이스(audio interface, 420), 컨트롤 로직(control logic, 430), 제1 DMA(first DMA, 440), 제2 DMA(second DMA, 450), 및 오디오 버퍼(audio buffer, 460)를 포함할 수 있다.

로컬 버스(410)는 시스템 버스(600)와 독립적으로, 오디오 인터페이스(420), 컨트롤 로직(430), 제1 DMA(440), 제2 DMA(450), 및 오디오 버퍼(460)를 연결한다. 또한, 로컬 버스(410)는 시스템 버스(600)에 오디오 서브 시스템(400)을 연결한다.

오디오 인터페이스(420)는 오디오 버퍼(460)에 저장된 오디오 데이터를 이어폰 잭(15), 스피커(3), 마이크(14) 등의 음성 출력 장치로 출력한다.

컨트롤 로직(430)은 오디오 서브 시스템(400)의 전반적인 동작을 제어할 수 있다.

제1 DMA(440)는 CPU(100)의 제어 및 컨트롤 로직(430)의 제어에 따라, 오디오 버퍼(460)에 직접 액세스하여, 오디오 버퍼(460)에 저장된 오디오 데이터를 오디오 인터페이스(420)로 전송할 수 있다. 즉, 제1 DMA(440)는 오디오 버퍼(460)의 데이터 전송을 관리한다.

제2 DMA(450)는 CPU(100)의 제어 및 컨트롤 로직(430)의 제어에 따라, 시스템 메모리 유닛(305)에 직접 액세스하여, 스트림 버퍼(330)에 저장된 오디오 데이터를 오디오 버퍼(460)로 전송할 수 있다. 즉, 제2 DMA(450)는 시스템 메모리 유닛(305)으로부터 오디오 버퍼(460)로의 데이터 전송을 관리한다.

오디오 버퍼(460)는 오디오 데이터를 저장할 수 있고, 제1 DMA(440) 또는 제2 DMA(450)에 의해 리드 또는 라이트될 수 있다. 오디오 버퍼(460)는 듀얼 버퍼(dual buffer) 형태의 SRAM으로 구현될 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.

컨트롤 로직(430)은 오디오 버퍼(460)가 비워지면 발생되는 인터럽트 신호(예컨대, 도 5 및 도 6의 INT1)에 기초하여 제1 유닛(21) 및 시스템 메모리 유닛(305)의 저전력 모드를 해제할지 여부를 판단할 수 있고, 오디오 버퍼(460)가 채워지면 발생되는 인터럽트 신호(예컨대, 도 5 및 도 6의 INT2)에 기초하여 시스템 메모리 유닛(305)을 저전력 모드로 진입시킬지 여부를 판단할 수 있다.

컨트롤 로직(430)의 일 실시예에 따른 동작은 도 5, 및 도 6을 참조하여 설명하기로 한다.

도 5는 도 4에 도시된 오디오 서브 시스템의 동작을 설명하기 위한 개념도이다. 도 6은 도 5에 도시된 컨트롤 로직을 보다 상세히 나타낸 도면이다.

도 1 내지 도 6을 참조하면, CPU(100)가 오디오 재생 요청을 수신하면, CPU(100)는 압축된 상태로 스토리지(321) 또는 스트림 버퍼(330)에 저장된 대상 오디오 데이터를 디코딩하여 스트림 버퍼(330) 또는 PCM 버퍼(미도시)에 저장한다. CPU(100)의 제어에 따라, 오디오 서브 시스템(400)이 활성화되면 제2 DMA(450)는 오디오 데이터를 스트림 버퍼(330)로부터 오디오 버퍼(460)로 전송한다. 이때, 설명의 편의상 오디오 버퍼(460)의 저장 용량은 스트림 버퍼(330)의 저장 용량의 1/4배에 해당한다고 가정한다.

오디오 버퍼(460)가 오디오 데이터로 채워지면 제1 DMA(440)는 오디오 데이터를 인터페이스(420)로 전송한다. 제1 DMA(440)는 오디오 버퍼(460)를 모니터링(monitoring)하여 오디오 버퍼(460)가 비워지면 제1 인터럽트(INT1)를 생성하여 컨트롤 로직(430)으로 전송할 수 있다.

여기서, 모니터링이란, 오디오 버퍼(460)에 저장된 오디오 데이터가 전부 전송되었는지 판단하는 것을 의미하며, 예컨대 오디오 버퍼(460)가 1024 개의 메모리 셀을 포함하고 각각이 0~1023의 주소를 가질 경우 현재 액세스되는 주소가 1023의 주소에 해당하는지 여부를 판단하는 동작일 수 있다.

컨트롤 로직(430)은 카운터(counter, 431), 관리 유닛(management unit, 432), 및 파워 레지스터(power register, 433)를 포함할 수 있다.

카운터(431)는 제1 인터럽트(INT1)를 카운트하여, 카운트 결과(CR)를 생성할 수 있다. 예컨대, 카운터(431)는 0으로 리셋된 카운트 결과(CR)를 저장하였다가 제1 인터럽트(INT1)를 수신할 때마다 순차적으로 1씩 증가하는 카운트 결과(CR)를 생성할 수 있다. 또한, 카운터(431)는 관리 유닛(432)의 제어에 따라, 리셋될 수 있다.

관리 유닛(432)은 제1 인터럽트(INT1)를 수신할 경우 파워 레지스터(433)의 파워 온 레지스터(power on register, 434)를 셋팅(setting)할 수 있다. 예컨대, 파워 온 레지스터(434)는 1 비트(bit, 0 또는 1)의 데이터를 저장할 수 있고, 셋팅이란 0으로 리셋된 파워 온 레지스터(434)의 데이터를 1로 변경시키는 것을 의미할 수 있다.

관리 유닛(432)은 제1 인터럽트(INT1)가 수신되면 미리 결정된 카운트 값(count value)을 카운터(431)로부터 수신한 카운트 결과(CR)와 비교할 수 있다. 카운트 결과(CR)가 상기 카운트 값보다 작은 경우, 관리 유닛(432)은 웨이크업 신호(wake-up signal; WU)를 생성하지 않을 수 있다. 카운트 결과(CR)가 상기 카운트 값과 동일한 경우, 관리 유닛(432)은 웨이크업 신호(WU)를 생성하여 파워 관리 유닛(502)으로 전송할 수 있다. 웨이크업 신호(WU)는 제1 유닛(21)의 저전력 모드를 해제하기 위한 신호이다. 또한, 관리 유닛(432)은 웨이크업 신호(WU)를 생성한 경우 카운터(431)를 리셋시킬 수 있다.

여기서, 관리 유닛(432)이 제1 인터럽트(INT1)가 수신될 때마다 웨이크업 신호(WU)를 생성하지 않고, 카운터(431)의 카운트 결과(CR)에 기초하여 카운트 결과(CR)가 카운트 값과 동일할 때에만 웨이크업 신호(WU)를 생성하는 것은 관리 유닛(432)이 웨이크업 신호(WU)를 생성하는 방식의 일 실시예에 불과하며, 본 발명의 기술적 사상은 관리 유닛(432)이 제1 인터럽트(INT1)가 수신될 때마다 웨이크업 신호(WU)를 생성하지 않고 별도의 로직을 거쳐 웨이크업 신호(WU)를 생성하는 모든 동작을 포함한다. 나아가, 오디오 서브 시스템(400)은 오디오 데이터를 임시 저장하는 오디오 버퍼(460)를 모니터링하여, 제1 유닛(21), 및 시스템 메모리 유닛(305) 각각의 저전력 모드의 진입 여부 또는 해제 여부를 판단할 수 있다.

상기 미리 결정된 카운트 값은 오디오 버퍼(460)의 사이즈(size), 스트림 버퍼(330)의 사이즈, 오디오 재생에 관한 정책(policy), 또는 CPU(100)의 제어(예컨대, 타임 틱(time tick))에 의해 결정될 수 있다. 예컨대, 오디오 버퍼(460)가 스트림 버퍼(330)의 1/4배의 사이즈를 갖는다면, 오디오 버퍼(460)가 4번 채워진 후 스트림 버퍼(330)가 비워지게 되므로 CPU(100)에 의한 디코딩 동작이 수행되어야 하므로 상기 미리 결정된 카운트 값은 최대 3(카운터(431)가 0으로 리셋될 경우)으로 결정될 수 있다. 또는, 상기 미리 결정된 카운트 값은 유저(user)의 선택에 의해 미리 결정될 수 있다.

관리 유닛(432)은 파워 레지스터(433)의 파워 상태 레지스터(power status register, 436)가 셋팅되면 DMA 인에이블 신호(EN_DMA)를 생성할 수 있다. 또한, 관리 유닛(432)은 제2 인터럽트(INT2)를 수신할 경우 파워 레지스터(433)의 파워 오프 레지스터(power off register, 435)를 셋팅할 수 있다.

파워 레지스터(433)는 파워 온 레지스터(434), 파워 오프 레지스터(435), 및 파워 상태 레지스터(436)를 포함할 수 있다.

파워 온 레지스터(434)는 관리 유닛(432)에 의해 셋팅 또는 리셋(reset)될 수 있고, 셋팅될 경우 시스템 메모리 유닛(305)의 저전력 모드를 해제하기 위한 파워 온 신호(PW_ON)를 생성할 수 있다.

파워 오프 레지스터(435)는 관리 유닛(432)에 의해 셋팅 또는 리셋될 수 있고, 셋팅될 경우 시스템 메모리 유닛(305)을 저전력 모드로 진입시키기 위한 파워 오프 신호(PW_OFF)를 생성할 수 있다.

여기서, 파워 온 신호(PW_ON) 또는 파워 오프 신호(PW_OFF)는 별도의 신호가 아니라 파워 관리 유닛(502)이 파워 온 레지스터(434) 또는 파워 오프 레지스터(435)에 저장된 값을 직접 확인할 수 있음을 의미할 수도 있다.

파워 상태 레지스터(435)는 메모리 컨트롤러(310)의 파워 상태 신호(PW_ST)에 의해 셋팅 또는 리셋될 수 있고, 셋팅되는지 여부가 관리 유닛(432)에 의해 모니터링될 수 있다.

다시 도 5를 참조하면, 컨트롤 로직(430)은 제1 인터럽트(INT1)를 수신하면, 파워 온 신호(PW_ON)를 생성하여 파워 관리 유닛(502)의 시스템 메모리 PMU(503)으로 전송할 수 있다.

시스템 메모리 PMU(503)는 메모리 컨트롤러(310), 및 시스템 메모리(311)에의 전력 공급을 관리하며, 메모리 컨트롤러(310), 및 시스템 메모리(311)를 활성화(즉, 저전력 모드를 해제)시키거나 저전력 모드로 진입시킬 수 있다. 시스템 메모리 PMU(503)는 파워 온 신호(PW_ON)를 수신하면, 메모리 컨트롤러(310), 및 시스템 메모리(311)를 활성화시킬 수 있다.

메모리 컨트롤러(310), 및 시스템 메모리(311)의 활성화가 완료되면, 메모리 컨트롤러(310)는 파워 상태 신호(PW_ST)를 생성할 수 있다. 파워 상태 신호(PW_ST)에 따라 컨트롤 로직(430)은 DMA 인에이블 신호(EN_DMA)를 생성하며, DMA 인에이블 신호(EN_DMA)를 수신한 제2 DMA(450)는 활성화된 시스템 메모리(311)의 스트림 버퍼(330)를 액세스하여 오디오 데이터를 오디오 버퍼(460)로 전송할 수 있다.

제2 DMA(450)는 오디오 버퍼(460)를 모니터링하여, 오디오 버퍼(460)가 오디오 데이터로 채워지면 제2 DMA(450)는 제2 인터럽트(INT2)를 생성하여 컨트롤 로직(430)으로 전송할 수 있다.

제2 인터럽트(INT2)를 수신한 컨트롤 로직(430)은 파워 오프 신호(PW_OFF)를 생성하여 시스템 메모리 PMU(503)로 전송할 수 있다. 시스템 메모리 PMU(503)는 파워 오프 신호(PW_OFF)를 수신하면 메모리 컨트롤러(310), 및 시스템 메모리(311)를 저전력 모드에 진입시킬 수 있으나, 제1 유닛 PMU(504)에 의해 제1 유닛(21)이 활성화되어 있는 동안에는 파워 오프 신호(PW_OFF)를 수신하더라도 메모리 컨트롤러(310), 및 시스템 메모리(311)를 저전력 모드에 진입시키지 않는다.

실시예에 따라, 컨트롤 로직(430)은 제2 인터럽트(INT2)를 수신하더라도 제1 유닛(21)이 활성화되어 있는 동안에는 메모리 컨트롤러(310), 및 시스템 메모리(311)를 저전력 모드에 진입시키지 않도록 파워 오프 레지스터(435)를 셋팅 및 리셋할 수 있다.

이는 오디오 데이터가 스트림 버퍼(330)로부터 오디오 버퍼(460)로 전송은 완료되었으나, CPU(100)가 디코딩 동작을 수행하여 스트림 버퍼(330)에 오디오 데이터를 저장하고 있을 가능성이 있기 때문이다.

컨트롤 로직(430)은 제1 인터럽트(INT1)를 수신하고, 카운트 결과(CR)가 미리 결정된 카운트 값과 일치하면 웨이크업 신호(WU)를 생성한다.

파워 관리 유닛(502)의 제1 유닛 PMU(504)은 제1 유닛(21)에의 전력 공급을 관리하며, 제1 유닛(21)을 활성화(즉, 저전력 모드를 해제)시키거나 저전력 모드로 진입시킬 수 있다. 제1 유닛 PMU(504)은 웨이크업 신호(WU)를 수신하면 제1 유닛(21)의 CPU(100)의 저전력 모드를 해제하고, 활성화된 CPU(100)는 대상 오디오 데이터를 디코딩하여 오디오 데이터를 스트림 버퍼(330)로 전송할 수 있다.

CPU(100)는 스트림 버퍼(330)가 오디오 데이터로 채워지는지 모니터링하여, 스트림 버퍼(330)가 오디오 데이터로 채워지면 제1 유닛 PMU(504)에게 디코딩 동작의 완료를 알리고 제1 유닛 PMU(504)의 제어에 따라 저전력 모드로 진입할 수 있다.

상술한 도 6의 실시예에서는, 관리 유닛(432)은 파워 레지스터(433)를 이용하여 시스템 메모리 유닛(305)의 저전력 모드의 해제를 요청하고, 시스템 메모리(311)의 스트림 버퍼(330)를 액세스하여 오디오 데이터를 오디오 버퍼(460)로 가져온 후, 시스템 메모리 유닛(305)의 저전력 모드 진입을 요청할 수 있다.

그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 관리 유닛(432)은 다른 방법으로 인터럽트 신호들(INT1, INT2)에 응답하여 시스템 메모리 유닛(305)의 저전력 모드 진입 및 해제를 선택적으로 요청하고, 시스템 메모리 유닛(305)가 저전력 모드에서 해제되면 스트림 버퍼(330)의 오디오 데이터를 오디오 버퍼(460)로 가져오도록 제어할 수 있다.

도 7은 도 2에 도시된 오디오 프로세싱 시스템의 동작을 설명하기 위한 타이밍도이다.

도 1 내지 도 7을 참조하면, 도 7에 도시된 오디오 프로세싱 시스템(400)이 오디오 재생 동작을 수행하는 동안의 동작이 설명된다.

모든 시간 구간에서 오디오 재생 동작이 수행되므로, 오디오 버퍼(460)로부터 오디오 인터페이스(420)로의 오디오 데이터 전송은 모든 시간 구간에서 끊김없이 이루어져야 한다. 따라서, 오디오 버퍼(460)는 듀얼 버퍼로 구현되어 어느 한 버퍼가 비워져 제1 인터럽트(INT1)가 발생하더라도, 나머지 버퍼에서 오디오 인터페이스(420)로의 오디오 데이터 전송이 계속될 수 있다. 도 7에 도시된 오디오 버퍼(460)와 오디오 인터페이스(420) 간의 데이터 트래픽(data traffic from 460 to 420), 및 스트림 버퍼(330)와 오디오 버퍼(460) 간의 데이터 트래픽(data traffic from 330 to 460)의 빗금친 부분은 데이터 전송이 이루어지는 구간임을 나타낸다.

시점(t1)에서, 오디오 버퍼(460)가 비워짐에 따라 제1 인터럽트(INT1)와 파워 온 신호(PW_ON)가 생성되어 파워 관리 유닛(502)은 시스템 메모리 유닛(305)의 활성화를 요청할 수 있다.

제1 인터럽트(INT1)가 생성됨에 따라, 카운터(431)는 이전의 카운터 결과(CR, 2로 가정함)를 1만큼 증가시켜 3에 해당하는 새로운 카운터 결과(CR)를 출력할 수 있다. 관리 유닛(432)은 미리 저장된 카운터 값(3으로 가정함)과 카운터 결과(CR)가 동일하므로 하이 레벨의 웨이크업 신호(WU)를 생성하며, 파워 관리 유닛(502)은 제1 유닛(21)의 활성화를 요청할 수 있다.

시점(t2)에서, 제1 유닛(21)과 시스템 메모리 유닛(305)의 활성화가 완료되어 저전력 모드가 해제된다. 도 7에서 시스템 메모리 유닛(305)의 파워 모드(power mode of 305), 및 제1 유닛(21)의 파워 모드(power mode of 21)의 하이 레벨(H)은 각 IP(21, 305)가 활성화(저전력 모드가 해제)된 상태를 의미하며, 로우 레벨(L)은 각 IP(21, 305)가 비활성화(저전력 모드에 진입)된 상태를 의미한다. 시스템 메모리 유닛(305)의 활성화가 완료됨에 따라 파워 상태 신호(PW_ST)가 생성된다.

시점(t3)에서, 파워 상태 신호(PW_ST)에 따라 DMA 인에이블 신호(EN_DMA)가 생성되며, 스트림 버퍼(330)로부터 오디오 버퍼(460)로의 오디오 데이터 전송이 시작된다.

시점(t4)에서, 스트림 버퍼(330)로부터 오디오 버퍼(460)로의 오디오 데이터 전송이 완료되어 제2 인터럽트(INT2)가 생성된다. 또한, 활성화된 CPU(100)는 대상 오디오 데이터를 디코딩하여 오디오 데이터를 생성하여 스트림 버퍼(330)로 전송할 수 있다. 여기서, 제2 인터럽트(INT2)에 따라 파워 오프 신호(PW_OFF)가 생성되나, 파워 관리 유닛(502)은 제1 유닛(21)이 아직 활성화된 상태이므로 시스템 메모리 유닛(305)을 저전력 모드로 진입시키지 않을 수 있다.

시점(t5)에서, CPU(100)는 디코딩 동작을 완료하여 저전력 모드에 진입하며, 파워 관리 유닛(502)은 제1 유닛(21)이 저전력 모드에 진입하므로, 시스템 메모리 유닛(305)을 저전력 모드에 진입시킬 수 있다. 즉, 제2 인터럽트(INT2)가 생성되더라도 CPU(100)의 디코딩 시간(도 7의 decoding time) 동안 시스템 메모리 유닛(305)을 저전력 모드에 진입시키지 않을 수 있다.

시점(t6)에서, 오디오 버퍼(460)가 비워짐에 따라 제1 인터럽트(INT1)와 파워 온 신호(PW_ON)가 생성되어 파워 관리 유닛(502)은 시스템 메모리 유닛(305)의 활성화를 요청할 수 있다. 제1 인터럽트(INT1)가 생성됨에 따라, 컨트롤 로직(430)은 카운터(431)의 카운터 결과(CR)를 0으로 리셋할 수 있다.

따라서, 컨트롤 로직(430)은 웨이크업 신호(WU)를 생성하지 않으며, 파워 관리 유닛(502)은 제1 유닛(21)의 활성화를 요청하지 않으므로 제1 유닛(21)의 저전력 모드는 유지될 수 있다.

시점(t7)에서, 시스템 메모리 유닛(305)의 활성화가 완료되어 저전력 모드가 해제된다. 시스템 메모리 유닛(305)의 활성화가 완료됨에 따라 파워 상태 신호(PW_ST)가 생성된다.

시점(t8)에서, 파워 상태 신호(PW_ST)에 따라 DMA 인에이블 신호(EN_DMA)가 생성되며, 스트림 버퍼(330)로부터 오디오 버퍼(460)로의 오디오 데이터 전송이 시작된다.

시점(t9)에서, 스트림 버퍼(330)로부터 오디오 버퍼(460)로의 오디오 데이터 전송이 완료되어 제2 인터럽트(INT2)가 생성된다. 제2 인터럽트(INT2)에 따라 파워 오프 신호(PW_OFF)가 생성되며, 파워 관리 유닛(502)은 시스템 메모리 유닛(305)을 저전력 모드로 즉시 진입시킬 수 있다. 즉, 시점(t4)와 달리 제1 유닛(21)이 활성화되지 않은 상태이므로 파워 관리 유닛(502)은 시스템 메모리 유닛(305)을 저전력 모드로 즉시 진입시킨다.

이후, 시점(t10, t11, t12, t13)에서 계속적으로 제1 인터럽트(INT1)가 생성되나, 카운터 결과(CR)가 3이 되는 구간(t12~t13)에서만 웨이크업 신호(WU)가 생성되어 제1 유닛(21)의 저전력 모드가 해제된다. 제1 유닛(21)의 활성화시 소모하는 전력은 시스템 메모리 유닛(305)의 활성화시 소모하는 전력보다 수 배 이상 크다.

따라서, 본 발명의 실시예에 따른 오디오 프로세싱 시스템(20)에 의하면, 오디오의 재생시 모든 시간 구간에서 전력 소모가 큰 제1 유닛(21)을 활성화시키지 않고, 최소한의 구간에서만 활성화시켜 전력 소모를 줄일 수 있다. 즉, 오디오 프로세싱 시스템(20)에 의하면, 오디오 버퍼가 비워질 때마다 CPU(100)를 활성화시키지 않고, 별도의 로직을 통해 선택적으로 CPU(100)의 활성화가 필요할 때에만 활성화시킴으로써 전력 소모를 크게 줄일 수 있다.

특히, 설계 목적에 따라, 오디오 서브 시스템(400)에 프로세서가 포함되지 않더라도 간단한 로직을 포함시켜 전력 소모를 크게 줄일 수 있는 장점이 있다.

도 8은 본 발명의 실시예들에 따른 오디오 프로세싱 시스템을 포함하는 전자시스템의 블록도이다.

도 2 및 도 8을 참조하면, 전자 시스템(700)은 도 2에 도시된 오디오 프로세싱 시스템(20)을 포함하는 SoC(System on Chip, 710), 안테나(701), 무선 송수신기(703), 입력 장치(705), 디스플레이 장치(707) 및 오디오 장치(709)를 포함한다.

도 2의 오디오 프로세싱 시스템은 SoC(710)로 구현될 수 있다. SoC(710)는 단일의 칩으로 제조되어 하나의 패키지(package)로 구현될 수 있다.

SoC(710)를 포함하는 전자 시스템(700)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.

무선 송수신기(703)는 안테나(701)를 통해 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(703)는 안테나(701)를 통하여 수신된 무선 신호를 SoC(710)에서 처리될 수 있는 신호로 변경할 수 있다.

따라서, SoC(710)는 무선 송수신기(703)로부터 출력된 신호를 처리하고 처리된 신호를 디스플레이 장치(707)로 전송할 수 있다. 또한, 무선 송수신기(703)는 SoC(710)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(701)를 통하여 외부 장치로 출력할 수 있다.

입력 장치(705)는 SoC(710)의 동작을 제어하기 위한 제어 신호 또는 SoC(710)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 마이크 또는 키보드로 구현될 수 있다.

오디오 장치(709)는 SoC(710)에서 오디오 인터페이스(420)가 오디오 데이터를 외부로 출력하기 위한 장치로써, 스피커(Speaker), 이어폰이 연결되는 출력장치 등으로 구현될 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

전자 장치(1)
오디오 프로세싱 시스템(20)
제1 유닛(21)
CPU(100)
탑 도메인(200)
스토리지 도메인(300)
오디오 서브 시스템(400)
얼라이브 도메인(500)
시스템 버스(600)

Claims (10)

1. CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛;
   상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛;
   상기 제1 유닛, 및 상기 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛; 및
   상기 오디오 데이터를 임시 저장하는 오디오 버퍼가 비워질 경우 제1 인터럽트를 생성하고, 상기 제1 인터럽트에 기초하여 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하는 오디오 서브 시스템을 포함하는 오디오 프로세싱 시스템.
2. 제1항에 있어서,
   상기 오디오 서브 시스템은,
   상기 제1 인터럽트를 카운트한 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제하는 오디오 프로세싱 시스템.
3. 제2항에 있어서,
   상기 카운트 값은 미리 정해진 카운트 값까지 하나씩 증가하도록 결정되는 오디오 프로세싱 시스템.
4. 제1항에 있어서,
   상기 오디오 서브 시스템은, 상기 제1 인터럽트가 생성되면 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고,
   상기 파워 관리 유닛은, 상기 파워 온 신호에 따라 상기 시스템 메모리 유닛의 저전력 모드를 해제하는 오디오 프로세싱 시스템.
5. 제1항에 있어서,
   상기 오디오 서브 시스템은, 상기 오디오 버퍼로 상기 오디오 데이터의 전송을 완료할 경우 제2 인터럽트를 생성하고, 상기 제2 인터럽트가 생성되면 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하고,
   상기 파워 관리 유닛은, 상기 파워 오프 신호에 따라 상기 시스템 메모리 유닛을 저전력 모드로 진입시키는 오디오 프로세싱 시스템.
6. 제5항에 있어서,
   상기 오디오 서브 시스템은, 상기 파워 오프 신호를 수신하더라도 상기 제1 유닛이 저전력 모드에 진입하지 않은 경우, 상기 시스템 메모리 유닛을 저전력 모드로 진입시키지 않는 오디오 프로세싱 시스템.
7. 제1항에 있어서,
   상기 오디오 서브 시스템은,
   상기 오디오 버퍼;
   상기 오디오 버퍼의 데이터 전송을 관리하고, 상기 오디오 버퍼를 모니터링(monitoring)하여 상기 제1 인터럽트를 생성하는 제1 DMA(Direct Memory Access);
   상기 시스템 메모리 유닛으로부터 상기 오디오 버퍼로의 데이터 전송을 관리하고, 상기 오디오 버퍼로 상기 오디오 데이터의 전송이 완료되는지 모니터링하여 제2 인터럽트를 생성하는 제2 DMA; 및
   상기 제1 인터럽트에 따라 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하고 상기 제2 인터럽트에 따라 상기 제1 유닛을 저전력 모드로 진입시킬지 여부를 판단하는 컨트롤 로직을 포함하는 오디오 프로세싱 시스템.
8. 제7항에 있어서,
   상기 컨트롤 로직은,
   상기 제1 인터럽트를 카운트하여, 카운트 결과를 생성하는 카운터;
   상기 카운트 결과가 미리 결정된 카운트 값과 일치하면 상기 제1 유닛의 저전력 모드를 해제하기 위한 웨이크업(wake-up) 신호를 생성하는 관리 유닛; 및
   상기 관리 유닛의 제어에 따라, 상기 제1 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛의 저전력 모드를 해제하기 위한 파워 온 신호를 생성하고 상기 제2 인터럽트가 생성되는 경우 상기 시스템 메모리 유닛을 저전력 모드로 진입시키기 위한 파워 오프 신호를 생성하는 파워 레지스터를 포함하는 오디오 프로세싱 시스템.
9. CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 및 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛; 및
   상기 오디오 데이터를 임시 저장하는 오디오 버퍼를 모니터링하여, 상기 제1 유닛, 및 상기 시스템 메모리 각각의 저전력 모드의 진입 여부 또는 해제 여부를 판단하는 오디오 서브 시스템을 포함하는 오디오 프로세싱 시스템.
10. CPU(Central Processing Unit), 및 탑 도메인(top domain)을 포함하는 제1 유닛, 및 상기 CPU에 의해 디코딩된 오디오 데이터를 저장하는 시스템 메모리 유닛 각각의 전력 공급을 제어하는 파워 관리 유닛; 및
    상기 제1 유닛, 및 상기 시스템 메모리 각각의 저전력 모드의 진입 여부 또는 해제 여부를 판단하는 오디오 서브 시스템을 포함하며,
    상기 오디오 서브 시스템은,
    상기 오디오 버퍼;
    상기 오디오 버퍼의 데이터 전송을 관리하고, 상기 오디오 버퍼를 모니터링(monitoring)하여 제1 인터럽트를 생성하는 제1 DMA(Direct Memory Access);
    상기 시스템 메모리 유닛으로부터 상기 오디오 버퍼로의 데이터 전송을 관리하고, 상기 오디오 버퍼로 상기 오디오 데이터의 전송이 완료되는지 모니터링하여 제2 인터럽트를 생성하는 제2 DMA; 및
    상기 제1 인터럽트에 따라 상기 제1 유닛의 저전력 모드를 해제할지 여부를 판단하고 상기 제2 인터럽트에 따라 상기 제1 유닛을 저전력 모드로 진입시킬지 여부를 판단하는 컨트롤 로직을 포함하는 오디오 프로세싱 시스템.

Images