KR20160090442A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20160090442A
KR20160090442A KR1020150010026A KR20150010026A KR20160090442A KR 20160090442 A KR20160090442 A KR 20160090442A KR 1020150010026 A KR1020150010026 A KR 1020150010026A KR 20150010026 A KR20150010026 A KR 20150010026A KR 20160090442 A KR20160090442 A KR 20160090442A
Authority
KR
South Korea
Prior art keywords
voltage
light emitting
transistor
output node
period
Prior art date
Application number
KR1020150010026A
Other languages
English (en)
Other versions
KR102417120B1 (ko
Inventor
인해정
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150010026A priority Critical patent/KR102417120B1/ko
Priority to US14/747,315 priority patent/US9697768B2/en
Publication of KR20160090442A publication Critical patent/KR20160090442A/ko
Application granted granted Critical
Publication of KR102417120B1 publication Critical patent/KR102417120B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/326—
    • H01L27/3248—
    • H01L27/3297—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Abstract

유기발광표시장치가 개시된다. 본 발명의 일 실시예에 따른 유기발광표시장치는, 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드에 출력하며, 순차적으로 애노드 초기화 구간, 문턱전압 보상 구간, 데이터 기입 구간 및 발광 구간을 갖는 복수의 화소 회로 및 상기 출력 노드를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드를 포함하고, 상기 복수의 화소 회로는 복수의 행과 복수의 열로 배치되며, 상기 복수의 화소 회로는 각각, 상기 출력 노드에 연결되고, 제1 제어 라인을 통해 수신되는 제1 제어 신호에 응답하여 초기화 전압을 상기 출력 노드에 출력하는 애노드 초기화 트랜지스터를 포함하며, 홀수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인과, 짝수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인은 서로 다르다.

Description

유기발광표시장치{Organic Light Emitting Display Device}
본 발명은 유기발광표시장치에 관한 것으로, 짝수 행에 배치되는 화소 회로와 홀수 행에 배치되는 화소 회로의 데이터 기입 구간과 발광 구간을 서로 중첩되도록 하는 유기발광표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 전계방출 표시장치(Field Emission Display Device), 플라즈마 표시패널(Plasma Display Panel) 및 유기발광표시장치(Organic Light Emitting Device) 등이 있다.
유기발광표시장치(Organic Light Emitting Display Device)는 유기 화합물을 발광재료로 사용한 평판표시장치의 일종으로, 전자와 정공의 재결합에 의하여 빛을 발생하는 유기발광 다이오드를 이용하여 영상을 표시한다.
유기발광표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있으며, 휘도 및 색 순도가 뛰어남은 물론, 얇고 가벼우며 저전력으로도 구동이 가능하여 휴대용 표시장치를 비롯한 다양한 표시장치에 유용하게 이용될 것으로 기대되고 있다.
유기발광표시장치는 적색, 녹색 및 청색을 포함하는 색상 중 하나의 색상을 표시하는 복수의 화소를 포함하며, 복수의 화소 각각에 인가되는 데이터 전압에 대응하는 휘도로 발광한다.
상기 복수의 화소 각각은 유기발광다이오드(OLED)와, 데이터 라인 및 스캔 라인에 접속되어 유기발광다이오드를 제어하기 위한 화소 회로를 구비하며, 상기 유기발광다이오드는 화소 회로로부터 공급되는 구동전류에 대응하는 휘도로 발광한다.
상기 화소회로는 복수의 트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 스캔 라인에 스캔 신호가 공급될 때 데이터 라인으로 공급되는 데이터 신호에 대응하여 유기발광다이오드로 공급되는 구동전류를 제어한다.
본 발명에 따른 유기발광표시장치는, 데이터 기입 시간을 줄여 발광 시간을 증가시킬 수 있는 유기발광표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 유기발광표시장치는, 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드에 출력하며, 순차적으로 애노드 초기화 구간, 문턱전압 보상 구간, 데이터 기입 구간 및 발광 구간을 갖는 복수의 화소 회로 및 상기 출력 노드를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드를 포함하고, 상기 복수의 화소 회로는 복수의 행과 복수의 열로 배치되며, 상기 복수의 화소 회로는 각각, 상기 출력 노드에 연결되고, 제1 제어 라인을 통해 수신되는 제1 제어 신호에 응답하여 초기화 전압을 상기 출력 노드에 출력하는 애노드 초기화 트랜지스터를 포함하며, 홀수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인과, 짝수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인은 서로 다르다.
또한, 상기 화소 회로는, 커패시터, 구동 트랜지스터, 스위칭 트랜지스터 및 발광 제어 트랜지스터를 더 포함하고, 상기 커패시터는, 제1 전극이 제1 노드에 연결되고, 제2 전극이 상기 출력 노드에 연결되며, 상기 구동 트랜지스터는, 게이트 전극이 상기 제1 노드에 연결되고, 제1 전극은 상기 발광 제어 트랜지스터의 제2 전극에 연결되고, 제2 전극은 상기 출력 노드에 연결되며, 상기 스위칭 트랜지스터는, 게이트 전극이 스캔 라인에 연결되고, 제1 전극은 데이터 라인에 연결되고, 제2 전극은 상기 제1 노드에 연결되며, 상기 발광 제어 트랜지스터는, 게이트 전극이 제2 제어 라인에 연결되고, 제1 전극은 제1 전원에 연결되며, 홀수 행에 배치되는 화소 회로의 발광 제어 트랜지스터에 연결되는 제2 제어 라인과, 짝수 행에 배치되는 화소 회로의 발광 제어 트랜지스터에 연결되는 제2 제어 라인은 서로 다르다.
또한, 상기 애노드 초기화 트랜지스터의 제1 전극은 상기 데이터 라인에 연결되고, 제2 전극은 상기 출력 노드에 연결되며, 상기 제1 제어 신호에 응답하여 상기 데이터 라인으로부터 인가되는 전압을 상기 출력 노드에 출력할 수 있다.
또한, 상기 홀수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 짝수 행에 배치되는 화소 회로의 발광 구간과 중첩되고, 상기 짝수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 홀수 행에 배치되는 화소 회로의 발광 구간과 중첩될 수 있다.
또한, 상기 애노드 초기화 트랜지스터는, 상기 애노드 초기화 구간에서 상기 제1 제어 신호에 응답하여 상기 초기화 전압을 상기 출력 노드에 출력할 수 있다.
또한, 상기 문턱전압 보상 구간에서, 상기 발광 제어 트랜지스터는 상기 제2 제어 라인을 통해 수신되는 제2 제어 신호에 응답하여 턴-온 되어 상기 제1 전원을 통해 수신되는 제1 전압을 상기 구동 트랜지스터의 제1 전극으로 출력하고, 상기 스위칭 트랜지스터는 상기 스캔 라인을 통해 수신되는 스캔 신호에 응답하여 상기 제1 노드에 기준 전압을 출력할 수 있다.
또한, 상기 기준 전압은 상기 출력 노드에 인가되는 전압의 크기가 상기 유기발광다이오드의 턴-온 전압의 크기보다 작도록 하는 전압일 수 있으며, 상기 초기화 전압의 크기는 상기 유기발광다이오드의 턴-온 전압의 크기보다 작을 수 있다.
본 발명의 다른 실시예에 따른 유기발광표시장치는, 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드에 출력하며, 순차적으로 애노드 초기화 구간, 문턱전압 보상 구간, 데이터 기입 구간 및 발광 구간을 갖는 복수의 화소 회로 및 상기 출력 노드를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드를 포함하고, 상기 복수의 화소 회로는 복수의 행과 복수의 열로 배치되며, 상기 복수의 화소 회로는 각각, 제1 전극이 초기화 전압 라인에 연결되고, 제2 전극은 상기 출력 노드에 연결되며, 게이트 전극은 제1 제어 라인에 연결되어 상기 제1 제어 라인을 통해 수신되는 제1 제어 신호에 응답하여 상기 초기화 전압 라인으로부터 수신되는 초기화 전압을 상기 출력 노드에 출력하는 애노드 초기화 트랜지스터를 포함하며, 홀수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인과, 짝수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인은 서로 다르다.
또한, 상기 홀수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 짝수 행에 배치되는 화소 회로의 발광 구간과 중첩되고, 상기 짝수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 홀수 행에 배치되는 화소 회로의 발광 구간과 중첩될 수 있다.
또한, 상기 애노드 초기화 구간에서 상기 초기화 전압 라인에는 초기화 전압이 인가되고, 상기 문턱전압 보상 구간에서 상기 데이터 신호의 레벨은 기준 전압 레벨일 수 있다.
또한, 상기 기준 전압은 상기 출력 노드에 인가되는 전압의 크기가 상기 유기발광다이오드의 턴-온 전압의 크기보다 작도록 하는 전압일 수 있으며, 상기 초기화 전압의 크기는 상기 유기발광다이오드의 턴-온 전압의 크기보다 작을 수 있다.
본 발명에 따른 유기발광표시장치는, 데이터 기입 시간을 줄여 발광 시간을 증가시킬 수 있는 유기발광표시장치를 제공할 수 있다.
도 1은 유기발광표시장치의 구성을 개략적으로 나타내는 도면이다.
도 2는 디스플레이 패널에 포함되는 복수의 화소를 개략적으로 나타내는 도면이다.
도 3은 유기발광표시장치의 화소 회로를 개략적으로 나타내는 도면이다.
도 4는 도 3의 화소 회로의 구동 파형을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 화소 회로를 개략적으로 나타내는 도면이다.
도 6은 도 5의 화소 회로의 구동 파형을 나타내는 도면이다.
도 7은 본 발명의 다른 실시예에 따른 화소 회로를 개략적으로 나타내는 도면이다.
도 8은 도 7의 화소 회로의 구동 파형을 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고, 여러 가지 실시예들을 가질 수 있는 바, 특성 실시예들은 도면을 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하 첨부된 도면들을 참조로 하여, 본 발명의 다양한 실시예에 따른 유기발광표시장치 및 그 구동방법에 대해서 설명하도록 한다. 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명확하게 다르게 뜻하지 않는 한, 복수의 표현을 의미한다. "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징 또는 구성 요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성 요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 유기발광표시장치의 구성을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 유기발광표시장치(100)는, 타이밍 제어부(110), 데이터 구동부(120), 주사 구동부(130), 제어 구동부(140) 및 디스플레이 패널(150)을 포함한다. 그리고 상기 유기발광표시장치(100)는, 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 포함한다.
타이밍 제어부(110)는, 외부로부터 공급되는 동기 신호들(미도시)에 대응하여 데이터 구동부(120), 주사 구동부(130) 및 제어 구동부(140)를 제어한다. 그리고 상기 타이밍 제어부(110)는, 화소 데이터들에 대응하여 외부로부터 공급된 데이터들의 비트를 변경하여 새로운 데이터들을 생성한다. 생성된 새로운 데이터들은 화소들 각각에 포함된 구동 트랜지스터의 문턱전압 및 이동도가 보상될 수 있도록 한다.
데이터 구동부(120)는, 상기 타이밍 제어부(110)로부터 데이터들을 공급받고, 공급받은 데이터들에 대응하여 데이터 신호들을 생성한다. 그리고 데이터 구동부(120)는, 한 프레임의 데이터 기입 구간 동안 상기 주사 구동부(130)로부터 스캔 라인(미도시)을 통하여 공급되는 스캔 신호와 동기 되도록 데이터 라인(미도시)로 데이터 신호를 공급한다. 또한, 상기 데이터 구동부(120)는, 상기 데이터 라인(미도시)로 초기화 전압 및/또는 기준 전압을 공급한다. 여기서 기준 전압은 구동 트랜지스터의 게이트 전극을 초기화 시키기 위한 것으로, 소정의 전압으로 설정된다. 그리고, 상기 초기화 전압은 복수의 화소들에 포함되는 유기발광다이오드의 애노드 전극을 초기화 시키기 위한 것으로 상기 유기발광다이오드가 발광하지 않는 정도의 전압으로 설정된다.
주사 구동부(130)는, 스캔 라인들(미도시)로 스캔 신호를 공급한다. 예를 들어, 주사 구동부(130)는, 도 4에 도시된 바와 같이 한 프레임(Frame Time)의 애노드(Anode) 초기화 구간 및 문턱전압(Vth) 보상 구간 동안 스캔 라인들(미도시)로 스캔 신호를 공급할 수 있다. 그리고, 데이터(Data) 기입 구간 동안 스캔 라인들(미도시)로 스캔 신호를 순차적으로 공급할 수 있다. 여기서, 스캔 신호는 복수의 화소들에 포함되는 트랜지스터가 턴-온 될 수 있는 전압으로 설정된다. 일례로, 상기 복수의 화소들에 PMOS가 포함되는 경우 스캔 신호는 로우(low) 전압으로 설정되고, NMOS가 포함되는 경우 스캔 신호는 하이(high) 전압으로 설정된다.
제어 구동부(140)는, 상기 복수의 화소들 각각에 공통적으로 접속되는 적어도 하나 이상의 제어 라인들(미도시)로 제어 신호를 공급할 수 있다. 그리고, 상기 제어 구동부(140)는, 발광 구간에서 상기 복수의 화소들에 포함되는 발광 제어 트랜지스터가 턴-온 시키리 수 있는 발광 제어 신호를 공급할 수 있다.
디스플레이 패널(150)은, 스캔 라인들(미도시) 및 데이터 라인들(미도시)에 의하여 구획된 영역에 위치하는 복수의 화소들(미도시)을 구비한다. 상기 복수의 화소들은 데이터(Data) 기입 구간 동안 데이터 신호를 충전하고, 발광 구간 동안 충전된 데이터 신호에 대응하여 발광한다. 이를 위하여, 상기 복수의 화소들은 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기발광다이오드를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다.
한편, 도 1에서는 설명의 편의를 위하여 제어 라인들(미도시)이 제어 구동부(140)로부터 제어 신호를 공급받는 것으로 설명하였지만, 본 발명이 이에 한정되지는 않으며, 일례로 상기 제어 라인들(미도시)은 주사 구동부(130)로부터 제어 신호를 공급받을 수도 있다.
도 2는 디스플레이 패널에 포함되는 복수의 화소를 개략적으로 나타내는 도면이다.
도 2를 참조하면, 상기 디스플레이 패널(150)은 스캔 라인들(미도시) 및 데이터 라인들(미도시)에 의하여 구획된 영역에 위치하는 복수의 화소들을 구비한다. 상기 복수의 화소들은 복수의 행과 복수의 열로 배치되며, 도 2에서는 좌측 첫 번째 열에 배치되는 일부 화소들(PX1 내지 PX2n)을 대표적으로 설명하도록 한다.
상기 복수의 화소들은 홀수 번 째 행에 배치되는 화소들과 짝수 번 째 행에 배치되는 화소들로 이루어질 수 있다. 그리고, 상기 스캔 라인들(미도시)은 상기 복수의 화소들 사이에 제1 방향으로 배치되고, 상기 데이터 라인들(미도시)은 상기 복수의 화소들 사이에 제2 방향으로 배치될 수 있다. 여기서 상기 제1 방향은 횡 방향이고, 상기 제2 방향은 종 방향일 수 있다.
한편, 동시 발광 구동하는 유기발광표시장치에서 스캔 동작은 스캔 라인들에 대하여 제1 방향으로 순차적으로 수행된다. 스캔 동작은 데이터(Data) 기입 구간에서 상기 스캔 라인들에 연결된 제1 화소들에 영상 프레임을 구성하는 데이터 신호를 순차적으로 기입하는 방식으로 이루어진다. 여기서, 상기 제1 화소들은 상기 복수의 화소들 중 첫 번째 행에 배치되는 화소들(PX1 부터 횡 방향으로 배치되는 화소들) 일 수 있다.
상기 제1 화소들에 데이터(Data) 기입이 완료되면 제2 화소들에 대한 데이터(Data) 기입이 수행된다. 상기 제2 화소들은 상기 제1 화소들의 바로 다음 행에 배치되는 화소들(PX2 부터 횡 방향으로 배치되는 화소들) 일 수 있다.
또한, 상기 제1 화소들에 연결되는 스캔 라인과 상기 제2 화소들에 연결되는 스캔 라인은 서로 다를 수 있다. 즉, 상기 스캔 라인들은 첫 번째 행에 배치되는 화소들(PX1 부터 횡 방향으로 배치되는 화소들)에 연결되는 제1 스캔 라인부터 마지막 행에 배치되는 화소들(PX2n 부터 횡 방향으로 배치되는 화소들)에 연결되는 제2n 스캔 라인을 포함할 수 있다.
도 3은 유기발광표시장치의 화소 회로를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 유기발광표시장치의 화소 회로는 구동 트랜지스터(TRd), 발광 제어 트랜지스터(TRgc), 스위칭 트랜지스터(TRs), 커패시터(Cst) 및 유기발광다이오드(OLED)를 포함할 수 있다.
상기 화소 회로는 동시 발광 구동하는 유기발광표시장치에 사용될 수 있으며, 상기 화소 회로는 도 2를 참조로 하여 설명한 바와 같은 복수의 화소들 각각을 구성할 수 있다.
구동 트랜지스터(TRd)는 게이트 전극이 상기 스위칭 트랜지스터(TRs)의 제2 전극 및 상기 커패시터(Cst)의 제1 전극과 게이트 노드를 통해 연결된다. 구동 트랜지스터(TRd)의 제1 전극은 상기 발광 제어 트랜지스터(TRgc)의 제2 전극과 연결되고, 구동 트랜지스터(TRd)의 제2 전극은 상기 유기발광다이오드(OLED)의 애노드 전극과 연결된다.
스위칭 트랜지스터(TRs)의 제1 전극은 데이터 라인(DL)에 연결되고, 스위칭 트랜지스터(TRs)의 게이트 전극은 스캔 라인(SL)에 연결된다.
그리고, 발광 제어 트랜지스터(TRgc)의 제1 전극은 제1 전원(ELVDD)에 연결되고, 발광 제어 트랜지스터(TRgc)의 게이트 전극은 발광 제어 라인에 연결되어, 발광 제어 신호(EC)를 수신한다.
그리고, 상기 커패시터(Cst)의 제2 전극은 상기 유기발광다이오드(OLED)의 애노드 전극 및 상기 구동 트랜지스터(TRd)의 제2 전극과 출력 노드를 통해 연결되며, 상기 유기발광다이오드(OLED)의 캐소드 단자는 제2 전원(ELVSS)과 연결된다.
상기 게이트 노드의 전압(VG)은 상기 스위칭 트랜지스터(TRs)를 통해 상기 데이터 라인(DL)으로부터 공급되는 전압에 대응하고, 상기 스위칭 트랜지스터(TRs)는 상기 스캔 라인(SL)으로부터 공급되는 스캔 신호에 의하여 턴-온 되고, 상기 스캔 신호 공급에 대응하여 상기 데이터 라인(DL)으로부터 공급되는 전압을 상기 게이트 노드에 출력한다.
상기 커패시터(Cst)는 상기 게이트 노드에 인가되는 전압을 충전하고, 상기 커패시터(Cst)에 충전되는 전압은 상기 유기발광다이오드(OLED)의 애노드 전압(VA)에 대응한다.
그리고, 상기 발광 제어 트랜지스터(TRgc)는 상기 발광 제어 라인으로부터 공급되는 발광 제어 신호(EC)에 응답하여 턴-온 되고, 상기 제1 전원(ELVDD) 전압을 상기 구동 트랜지스터(TRd)에 출력한다.
상기 유기발광다이오드(OLED)에는 상기 제1 전원(ELVDD) 전압, 상기 구동 트랜지스터(TRd)의 문턱전압, 상기 데이터 라인(DL)으로부터 공급되는 데이터 전압에 대응하는 전류가 흐르고, 상기 유기발광다이오드(OLED)는 상기 전류에 대응하여 발광하게 된다.
도 4는 도 3의 화소 회로의 구동 파형을 나타내는 도면이다.
도 4에 도시되는 구동 파형은 한 프레임(Frame Time) 동안 도 3의 화소 회로에 인가되는 신호 및 전원 전압을 나타낸다. 도 4의 구동 파형에서 세로축은 위에서부터 첫 번째 행에 배치되는 복수의 화소에 연결되는 제1 스캔 라인(SL[1]), 마지막 행에 배치되는 복수의 화소에 연결되는 제n 스캔 라인(SL[n]), 발광 제어 신호(EC), 제2 전원(ELVSS), 제1 전원(ELVDD) 및 데이터 신호(DATA)를 나타낸다.
상기 한 프레임(Frame Time)은 애노드(Anode) 초기화 구간, 문턱전압(Vth) 보상 구간, 데이터(Data) 기입 구간 및 발광 구간으로 구분될 수 있다.
애노드(Anode) 초기화 구간에서는 제1 전원(ELVDD)을 로우(low) 전압으로 낮추어 애노드 전압(VA)을 낮은 전압으로 초기화 한다. 이때, 발광 제어 신호(EC)는 하이(high) 레벨로 유지되어 발광 제어 트랜지스터(TRgc)가 턴-온 상태를 유지하도록 하고, 상기 데이터 신호는 기준 전압(Vref)의 크기를 갖는다.
문턱전압(Vth) 보상 구간에서는 상기 데이터 신호가 기준 전압(Vref)의 크기를 갖도록 하여, 게이트 노드 전압(VG)의 크기가 상기 기준 전압(Vref)이 되도록 한다. 따라서, 상기 애노드(Anode) 전압(VA)은 Vref-Vth가 됨으로써 구동 트랜지스터(TRd)의 문턱전압을 보상한다.
데이터(Data) 기입 구간에서는 각 화소의 게이트 노드에 순차적으로 데이터 전압을 기입하며, 이때 상기 제1 스캔 라인(SL[1])에 연결된 화소들부터 상기 제n 스캔 라인(SL[n])에 연결된 화소들까지 순차적으로 데이터 전압이 기입된다.
발광 구간에서는 발광 제어 신호(EC)가 하이(high) 전압이 되어 상기 발광 제어 트랜지스터(TRgc)에 의해 상기 제1 전원(ELVDD)의 하이(high) 전압이 화소 회로에 공급되고, 각 화소에 기입된 데이터 전압에 대응하는 전류가 구동 트랜지스터(TRd)를 통해 유기발광다이오드(OLED)에 공급되고, 상기 유기발광다이오드(OLED)는 상기 구동 트랜지스터(TRd)를 통해 공급되는 전류의 크기에 대응하여 발광한다.
이러한 방식의 동시 발광 화소 회로는 문턱전압(Vth) 보상 시간을 충분히 가져갈 수 있어, 문턱전압(Vth) 보상이 용이하고, IR-drop 보상이 가능한 장점을 갖는다.
다만, 도 3과 같은 동시 발광 화소 회로는 디스플레이 패널의 해상도와 패널 크기가 증가할수록, 횡 방향으로 배치되는 화소의 개수가 증가하고, 스캔 라인과 데이터 라인의 로드(load)가 증가하여 RC-dealy가 커져, 데이터 기입 시간이 증가하기 때문에 발광 시간이 줄어들며, 줄어든 발광 시간으로 인하여 발광 구간 동안에 더 높은 휘도로 발광하여야 하고, 이로 인해 발광 전류가 증가한다.
발광 전류가 증가하게 되면 ELVDD와 ELVSS 단의 IR-drop이 증가하여 전원 전압을 더 높게 주어야 하기 때문에 소비 전력이 증가한다는 단점이 있다.
도 5는 본 발명의 일 실시예에 따른 화소 회로를 개략적으로 나타내는 도면이다.
도 5에는 홀수 행에 배치되는 화소 회로(PC_ODD)와 짝수 행에 배치되는 화소 회로(PC_EVEN)가 도시된다. 상기 두 개의 화소 회로(PC_ODD 및 PC_EVEN)는 동일한 열에 배치되어 하나의 데이터 라인(DL)을 공유하며, 서로 동일한 구조를 갖는다.
홀수 행에 배치되는 상기 화소 회로(PC_ODD)는 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드(VOUT _ ODD)에 출력하며, 도 1 및 도 2를 참조로 하여 설명한 바와 같이 디스플레이 패널에 행과 열 방향으로 복수 개가 배치된다.
또한, 상기 화소 회로(PC_ODD)는, 상기 출력 노드(VOUT _ ODD)를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드(OLED)와 함께 유기발광표시장치에 포함된다.
상기 화소 회로(PC_ODD)는, 도 3의 화소 회로에 애노드 초기화 트랜지스터(TRIO)가 더 포함된 구성을 갖는다. 상기 애노드 초기화 트랜지스터(TRIO)는 상기 출력 노드(VOUT _ ODD)에 연결되고, 제1 제어 라인(CL1_ODD)을 통해 수신되는 제1 제어 신호에 응답하여 초기화 전압을 상기 출력 노드(VOUT _ ODD)에 출력한다.
그리고, 상기 애노드 초기화 트랜지스터(TRIO)의 제1 전극은 상기 데이터 라인(DL)에 연결되고, 제2 전극은 상기 출력 노드(VOUT _ ODD)에 연결되며, 상기 제1 제어 신호에 응답하여 상기 데이터 라인(DL)으로부터 인가되는 전압을 상기 출력 노드(VOUT_ODD)에 출력한다.
한편, 상기 화소 회로(PC_ODD)는, 도 3의 화소 회로와 마찬가지로, 커패시터(CSTO), 구동 트랜지스터(TRDO), 스위칭 트랜지스터(TRSO) 및 발광 제어 트랜지스터(TREMO)를 포함한다.
상기 커패시터(CSTO)는, 제1 전극이 제1 노드(V1 _ ODD)에 연결되고, 제2 전극이 상기 출력 노드(VOUT _ ODD)에 연결되며, 상기 구동 트랜지스터(TRDO)는, 게이트 전극이 상기 제1 노드(V1 _ ODD)에 연결되고, 제2 전극이 상기 출력 노드(VOUT _ ODD)에 연결되며, 상기 스위칭 트랜지스터(TRSO)는, 게이트 전극이 스캔 라인(SL[2n-1])에 연결되고, 제1 전극은 데이터 라인(DL)에 연결되고, 제2 전극은 상기 제1 노드(V1 _ ODD)에 연결되며, 상기 발광 제어 트랜지스터(TREMO)는, 게이트 전극이 제2 제어 라인(CL2_ODD)에 연결되고, 제1 전극은 제1 전원(ELVDD)에 연결된다.
상기 발광 제어 트랜지스터(TREMO)의 게이트 전극은, 상기 제2 제어 라인(CL2_ODD)에 연결되어 제2 제어 신호를 공급 받는다.
짝수 행에 배치되는 상기 화소 회로(PC_EVEN)는 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드(VOUT _ EVEN)에 출력하며, 도 1 및 도 2를 참조로 하여 설명한 바와 같이 디스플레이 패널에 행과 열 방향으로 복수 개가 배치된다.
또한, 상기 화소 회로(PC_ EVEN)는, 상기 출력 노드(VOUT _ EVEN)를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드(OLED)와 함께 유기발광표시장치에 포함된다.
상기 화소 회로(PC_EVEN)는, 도 3의 화소 회로에 애노드 초기화 트랜지스터(TRIE)가 더 포함된 구성을 갖는다. 상기 애노드 초기화 트랜지스터(TRIE)는 상기 출력 노드(VOUT _ EVEN)에 연결되고, 제1 제어 라인(CL1_EVEN)을 통해 수신되는 제1 제어 신호에 응답하여 초기화 전압을 상기 출력 노드(VOUT _ EVEN)에 출력한다.
그리고, 상기 애노드 초기화 트랜지스터(TRIE)의 제1 전극은 상기 데이터 라인(DL)에 연결되고, 제2 전극은 상기 출력 노드(VOUT _ EVEN)에 연결되며, 상기 제1 제어 신호에 응답하여 상기 데이터 라인(DL)으로부터 인가되는 전압을 상기 출력 노드(VOUT_EVEN)에 출력한다.
한편, 상기 화소 회로(PC_EVEN)는, 도 3의 화소 회로와 마찬가지로, 커패시터(CSTE), 구동 트랜지스터(TRDE), 스위칭 트랜지스터(TRSE) 및 발광 제어 트랜지스터(TREME)를 포함한다.
상기 커패시터(CSTE)는, 제1 전극이 제1 노드(V1 _ EVEN)에 연결되고, 제2 전극이 상기 출력 노드(VOUT _ EVEN)에 연결되며, 상기 구동 트랜지스터(TRDE)는, 게이트 전극이 상기 제1 노드(V1 _ EVEN)에 연결되고, 제2 전극이 상기 출력 노드(VOUT _ EVEN)에 연결되며, 상기 스위칭 트랜지스터(TRSE)는, 게이트 전극이 스캔 라인(SL[2n])에 연결되고, 제1 전극은 데이터 라인(DL)에 연결되고, 제2 전극은 상기 제1 노드(V1 _ EVEN)에 연결되며, 상기 발광 제어 트랜지스터(TREME)는, 게이트 전극이 제2 제어 라인(CL2_EVEN)에 연결되고, 제1 전극은 제1 전원(ELVDD)에 연결된다.
상기 발광 제어 트랜지스터(TREME)의 게이트 전극은, 상기 제2 제어 라인(CL2_EVEN)에 연결되어 제2 제어 신호를 공급 받는다.
도 6은 도 5의 화소 회로의 구동 파형을 나타내는 도면이다.
도 6의 구동 파형은 상단에 홀수 행에 배치되는 화소 회로(PC_ODD)의 구동 파형을 나타내고, 하단에 짝수 행에 배치되는 화소 회로(PC_EVEN)의 구동 파형을 나타낸다.
도 6을 참조하면, 상기 화소 회로(PC_ODD 및 PC_EVEN)는, 순차적으로 애노드(Anode) 초기화 구간, 문턱전압(Vth) 보상 구간, 데이터(ODD Data 및 EVEN Data) 기입 구간 및 발광(ODD 발광 및 EVEN 발광) 구간을 갖는다.
그리고, 상기 홀수 행에 배치되는 화소 회로(PC_ODD)의 발광 구간은, 짝수 행에 배치되는 화소 회로(PC_EVEN)의 발광 구간과 중첩되지 않을 수 있다. 즉, 한 프레임(Frame Time) 동안의 동작은 ODD 애노드(Andoe) 초기화, ODD 문턱전압(Vth) 보상, ODD 데이터(Data) 기입, ODD 발광, EVEN 애노드(Andoe) 초기화, EVEN 문턱전압(Vth) 보상, EVEN 데이터(Data) 기입, EVEN 발광의 순서로 수행된다.
다만, 상기 홀수 행에 배치되는 화소 회로(PC_ODD)의 발광 구간은, 짝수 행에 배치되는 화소 회로(PC_EVEN)의 발광 구간과 중첩되어도 무방하다.
먼저, 상기 홀수 행에 배치되는 화소 회로(PC_ODD)의 동작을 살펴 보면, 애노드(Anode) 초기화 구간 동안 스캔 라인들(SL[1], SL[3], … , SL[2n-1])에 모두 하이(high) 레벨의 전압이 인가되어 스위칭 트랜지스터(TRSO)들이 모두 턴-온 된다.
이때, 제2 제어 라인(CL2_ODD)을 통해 로우(low) 레벨의 제2 제어 신호가 인가되어 발광 제어 트랜지스터(TREMO)들은 모두 턴-오프 되고, 제1 제어 라인(CL1_ODD)을 통해 하이(high) 레벨의 제1 제어 신호가 인가되어 애노드 초기화 트랜지스터(TRIO)가 턴-온 된다. 그리고, 데이터 라인(DL)에는 낮은 초기화 전압(Vint)이 인가되어 출력 노드(VOUT _ ODD)는 상기 초기화 전압(Vint)으로 초기화 된다. 상기 초기화 전압(Vint)은 유기발광다이오드(OLED)의 턴-온 전압보다 낮은 전압으로 설정되어 상기 유기발광다이오드(OLED)가 발광하지 않도록 한다.
문턱전압(Vth) 보상 구간에서는, 제1 제어 라인(CL1_ODD)을 통해 로우(low) 레벨의 제1 제어 신호가 인가되어 애노드 초기화 트랜지스터(TRIO)가 턴-오프 되고, 제2 제어 라인(CL2_ODD)을 통해 하이(high) 레벨의 제2 제어 신호가 인가되어 발광 제어 트랜지스터(TREMO)가 턴-온 되며, 데이터 라인(DL)에는 기준 전압(Vref)이 인가되어 상기 제1 노드(V1 _ ODD)의 전압이 상기 기준 전압(Vref)이 된다.
이때, 상기 출력 노드(VOUT _ ODD)에는 소스 팔로우(source follow)에 의하여 Vref-Vth 크기의 전압이 인가된다. 이때, 상기 기준 전압(Vref)의 크기는 상기 출력 노드(VOUT _ ODD)에 인가되는 전압(Vref-Vth)의 크기가 상기 유기발광다이오드(OLED)의 턴-온 전압보다 낮은 전압이 되도록 하여 상기 유기발광다이오드(OLED)가 발광하지 않도록 한다.
데이터 기입 구간 동안에는 제1 제어 라인(CL1_ODD) 및 제2 제어 라인(CL1_ODD)에 모두 로우(low) 레벨의 제어 신호가 인가되어 상기 애노드 초기화 트랜지스터(TRIO) 및 상기 발광 제어 트랜지스터(TREMO)가 모두 턴-오프 되도록 한다.
그리고, 스캔 라인들(SL[1], SL[3], … , SL[2n-1])에 순차적으로 하이(high) 레벨의 전압이 인가되어 상기 제1 노드(V1 _ ODD)에 순차적으로 데이터 전압(Vdata)을 인가한다. 이때, 상기 출력 노드(VOUT _ ODD)의 전압은 상기 커패시터(CSTO)와 상기 유기발광다이오드(OLED)의 커패시턴스(COLEDO)와의 커플링(coupling)에 의하여 다음과 같이 된다.
Figure pat00001
발광 구간 동안에는, 스캔 라인들(SL[1], SL[3], … , SL[2n-1])과 제1 제어 라인(CL1_ODD)에 모두 로우(low) 레벨의 전압이 인가되어 스위칭 트랜지스터(TRSO)와 애노드 초기화 트랜지스터(TRIO)가 턴-오프 되고, 제2 제어 라인(CL2_ODD)에는 하이(high) 레벨의 전압이 인가되어 발광 제어 트랜지스터(TREMO)가 턴-온 된다.
그리고, 구동 트랜지스터(TRDO)에서 생성된 전류가 상기 출력 노드(VOUT _ ODD)로 출력되어 상기 유기발광다이오드(OLED)로 흐르고, 홀수 행에 배치되는 모든 유기발광다이오드(OLED)가 발광하게 된다.
상기 유기발광다이오드(OLED)에 흐르는 전류의 크기는 (Vdata-VOUT _ ODD-Vth)2에 비례하므로, 상기 구동 트랜지스터(TRDO)의 문턱전압이 보상된 발광 전류가 상기 유기발광다이오드(OLED)에 흘러 균일한 휘도를 나타낼 수 있다.
한편, 짝수 행에 배치되는 화소 회로(PC_EVEN)의 동작도 상기 홀수 행에 배치되는 화소 회로(PC_ODD)의 동작과 동일하다. 다만, 이전 프레임 동작 때, 기입된 데이터에 의해 이번 프레임에서 발광하는 차이가 있다.
도 3 및 도 4를 참조로 하여 설명한 동시 발광 화소 회로는 디스플레이 패널의 해상도와 패널 크기가 증가할수록, 횡 방향으로 배치되는 화소의 개수가 증가하고, 스캔 라인과 데이터 라인의 로드(load)가 증가하여 RC-dealy가 커져, 데이터 기입 시간이 증가하기 때문에 발광 시간이 줄어들며, 줄어든 발광 시간으로 인하여 발광 구간 동안에 더 높은 휘도로 발광하여야 하고, 이로 인해 발광 전류가 증가한다. 따라서, ELVDD와 ELVSS 단의 IR-drop이 증가하여 전원 전압을 더 높게 주어야 하기 때문에 소비 전력이 증가하는 문제가 있을 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치는 도 5 및 도 6을 참조로 하여 설명한 화소 회로를 이용함으로써, 한 프레임 내에 홀수 행 화소 회로(PC_ODD) 및 짝수 행 화소 회로(PC_EVEN) 발광을 모두 수행하기 때문에 데이터 기입 시간 단축의 문제가 발생하지 않으며, 그만큼 발광 시간을 확보할 수 있다.
또한, 프레임 프리퀀시(Frame Frequency)가 감소하지 않아 플리커(flicker) 문제를 증가시키지 않으며, 한 프레임 내에 모든 화소가 발광을 수행하기 때문에, 해상도의 감소나 Interlaced Crosstalk에 강인하다.
도 7은 본 발명의 다른 실시예에 따른 화소 회로를 개략적으로 나타내는 도면이다.
도 7은 도 5와 같이 홀수 행에 배치되는 화소 회로(PC_ODD)와 짝수 행에 배치되는 화소 회로(PC_EVEN)를 도시한다.
도 7을 참조하면, 상기 애노드 초기화 트랜지스터(TRIO 및 TRIE)는, 제1 전극이 초기화 전압 라인(VL)에 연결되고, 제2 전극은 출력 노드(VOUT _ ODD 및 VOUT _ EVEN)에 연결되며, 게이트 전극은 제1 제어 라인(CL1_ODD 및 CL2_ODD)에 연결되어 상기 제1 제어 라인(CL1_ODD 및 CL2_ODD)을 통해 수신되는 제1 제어 신호에 응답하여 상기 초기화 전압 라인(VL)으로부터 수신되는 초기화 전압을 상기 출력 노드(VOUT _ ODD 및 VOUT_EVEN)에 출력한다.
즉, 상기 화소 회로들(PC_ODD 및 PC_EVEN)에 포함되는 애노드 초기화 트랜지스터(TRIO 및 TRIE)는 데이터 라인(DL)이 아닌 초기화 전압 라인(VL)에 연결되며, 상기 초기화 전압 라인(VL)으로부터 초기화 전압을 공급받는다.
도 8은 도 7의 화소 회로의 구동 파형을 나타내는 도면이다.
도 8의 구동 파형은 도 6을 참조로 하여 설명한 구동 파형과 대체로 유사하나 애노드(Anode) 초기화 구간 동안 데이터 라인(DL)에 인가되는 전압은 초기화 전압(Vint)이 아닌 기준 전압(Vref)이 된다.
도 5의 화소 회로의 애노드 초기화 트랜지스터(TRIO 및 TRIE)는 데이터 라인(DL)에 연결되어 초기화 전압을 공급 받으므로, 초기화 구간 동안 상기 데이터 라인(DL)에는 초기화 전압(Vint)이 인가된다.
그러나, 도 7의 화소 회로의 애노드 초기화 트랜지스터(TRIO 및 TRIE)는 데이터 라인(DL)이 아닌 초기화 전압 라인(VL)에 연결되고, 상기 초기화 전압 라인(VL)으로부터 초기화 전압(Vint)을 공급 받기 때문에 상기 데이터 라인(DL)에는 초기화 전압(Vint)이 인가되지 않아도 무방하다. 따라서, 상기 데이터 라인(DL)에는 애노드(Anode) 초기화 구간 및 문턱전압(Vth) 보상 구간 동안 계속하여 기준 전압(Vref)이 인가된다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한, 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서, 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
100: 유기발광표시장치 110: 타이밍 제어부
120: 데이터 구동부 130: 주사 구동부
140: 제어 구동부 150: 디스플레이 패널

Claims (16)

  1. 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드에 출력하며, 순차적으로 애노드 초기화 구간, 문턱전압 보상 구간, 데이터 기입 구간 및 발광 구간을 갖는 복수의 화소 회로; 및
    상기 출력 노드를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드;
    를 포함하고,
    상기 복수의 화소 회로는 복수의 행과 복수의 열로 배치되며, 상기 복수의 화소 회로는 각각,
    상기 출력 노드에 연결되고, 제1 제어 라인을 통해 수신되는 제1 제어 신호에 응답하여 초기화 전압을 상기 출력 노드에 출력하는 애노드 초기화 트랜지스터를 포함하며,
    홀수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인과, 짝수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인은 서로 다른 유기발광표시장치.
  2. 제1항에 있어서,
    상기 화소 회로는, 커패시터, 구동 트랜지스터, 스위칭 트랜지스터 및 발광 제어 트랜지스터를 더 포함하고,
    상기 커패시터는, 제1 전극이 제1 노드에 연결되고, 제2 전극이 상기 출력 노드에 연결되며,
    상기 구동 트랜지스터는, 게이트 전극이 상기 제1 노드에 연결되고, 제1 전극은 상기 발광 제어 트랜지스터의 제2 전극에 연결되고, 제2 전극은 상기 출력 노드에 연결되며,
    상기 스위칭 트랜지스터는, 게이트 전극이 스캔 라인에 연결되고, 제1 전극은 데이터 라인에 연결되고, 제2 전극은 상기 제1 노드에 연결되며,
    상기 발광 제어 트랜지스터는, 게이트 전극이 제2 제어 라인에 연결되고, 제1 전극은 제1 전원에 연결되는 유기발광표시장치.
  3. 제2항에 있어서,
    홀수 행에 배치되는 화소 회로의 발광 제어 트랜지스터에 연결되는 제2 제어 라인과, 짝수 행에 배치되는 화소 회로의 발광 제어 트랜지스터에 연결되는 제2 제어 라인은 서로 다른 유기발광표시장치.
  4. 제2항에 있어서,
    상기 애노드 초기화 트랜지스터의 제1 전극은 상기 데이터 라인에 연결되고, 제2 전극은 상기 출력 노드에 연결되며, 상기 제1 제어 신호에 응답하여 상기 데이터 라인으로부터 인가되는 전압을 상기 출력 노드에 출력하는 유기발광표시장치.
  5. 제2항에 있어서,
    상기 홀수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 짝수 행에 배치되는 화소 회로의 발광 구간과 중첩되는 유기발광표시장치.
  6. 제2항에 있어서,
    상기 짝수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 홀수 행에 배치되는 화소 회로의 발광 구간과 중첩되는 유기발광표시장치.
  7. 제1항에 있어서,
    상기 애노드 초기화 트랜지스터는, 상기 애노드 초기화 구간에서 상기 제1 제어 신호에 응답하여 상기 초기화 전압을 상기 출력 노드에 출력하는 유기발광표시장치.
  8. 제2항에 있어서,
    상기 문턱전압 보상 구간에서, 상기 발광 제어 트랜지스터는 상기 제2 제어 라인을 통해 수신되는 제2 제어 신호에 응답하여 턴-온 되어 상기 제1 전원을 통해 수신되는 제1 전압을 상기 구동 트랜지스터의 제1 전극으로 출력하고,
    상기 스위칭 트랜지스터는 상기 스캔 라인을 통해 수신되는 스캔 신호에 응답하여 상기 제1 노드에 기준 전압을 출력하는 유기발광표시장치.
  9. 제8항에 있어서,
    상기 기준 전압은 상기 출력 노드에 인가되는 전압의 크기가 상기 유기발광다이오드의 턴-온 전압의 크기보다 작도록 하는 전압인 유기발광표시장치.
  10. 제1항에 있어서,
    상기 초기화 전압의 크기는 상기 유기발광다이오드의 턴-온 전압의 크기보다 작은 유기발광표시장치.
  11. 데이터 신호를 수신하고 수신한 상기 데이터 신호에 대응하는 구동 전류를 출력 노드에 출력하며, 순차적으로 애노드 초기화 구간, 문턱전압 보상 구간, 데이터 기입 구간 및 발광 구간을 갖는 복수의 화소 회로; 및
    상기 출력 노드를 통해 전달되는 상기 구동 전류에 의하여 발광하는 복수의 유기발광다이오드;
    를 포함하고,
    상기 복수의 화소 회로는 복수의 행과 복수의 열로 배치되며, 상기 복수의 화소 회로는 각각,
    제1 전극이 초기화 전압 라인에 연결되고, 제2 전극은 상기 출력 노드에 연결되며, 게이트 전극은 제1 제어 라인에 연결되어 상기 제1 제어 라인을 통해 수신되는 제1 제어 신호에 응답하여 상기 초기화 전압 라인으로부터 수신되는 초기화 전압을 상기 출력 노드에 출력하는 애노드 초기화 트랜지스터를 포함하며,
    홀수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인과, 짝수 행에 배치되는 화소 회로의 애노드 초기화 트랜지스터에 연결되는 제1 제어 라인은 서로 다른 유기발광표시장치.
  12. 제11항에 있어서,
    상기 홀수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 짝수 행에 배치되는 화소 회로의 발광 구간과 중첩되는 유기발광표시장치.
  13. 제11항에 있어서,
    상기 짝수 행에 배치되는 화소 회로의 데이터 기입 구간은, 상기 홀수 행에 배치되는 화소 회로의 발광 구간과 중첩되는 유기발광표시장치.
  14. 제12항 또는 제13항에 있어서,
    상기 애노드 초기화 구간에서 상기 초기화 전압 라인에는 초기화 전압이 인가되고,
    상기 문턱전압 보상 구간에서 상기 데이터 신호의 레벨은 기준 전압 레벨인 유기발광표시장치.
  15. 제14항에 있어서,
    상기 기준 전압은 상기 출력 노드에 인가되는 전압의 크기가 상기 유기발광다이오드의 턴-온 전압의 크기보다 작도록 하는 전압인 유기발광표시장치.
  16. 제11항에 있어서,
    상기 초기화 전압의 크기는 상기 유기발광다이오드의 턴-온 전압의 크기보다 작은 유기발광표시장치.
KR1020150010026A 2015-01-21 2015-01-21 유기발광표시장치 KR102417120B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150010026A KR102417120B1 (ko) 2015-01-21 2015-01-21 유기발광표시장치
US14/747,315 US9697768B2 (en) 2015-01-21 2015-06-23 Organic light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010026A KR102417120B1 (ko) 2015-01-21 2015-01-21 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20160090442A true KR20160090442A (ko) 2016-08-01
KR102417120B1 KR102417120B1 (ko) 2022-07-06

Family

ID=56408278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010026A KR102417120B1 (ko) 2015-01-21 2015-01-21 유기발광표시장치

Country Status (2)

Country Link
US (1) US9697768B2 (ko)
KR (1) KR102417120B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908245A (zh) * 2021-02-24 2021-06-04 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106023898B (zh) * 2016-07-26 2018-07-24 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
US10424241B2 (en) * 2016-11-22 2019-09-24 Google Llc Display panel with concurrent global illumination and next frame buffering
US10068521B2 (en) 2016-12-19 2018-09-04 Google Llc Partial memory method and system for bandwidth and frame rate improvement in global illumination
CN106683616A (zh) * 2017-02-09 2017-05-17 信利（惠州）智能显示有限公司 有源矩阵有机发光显示装置
CN106952618B (zh) * 2017-05-26 2019-11-29 京东方科技集团股份有限公司 显示装置以及像素电路及其控制方法
CN107068062B (zh) * 2017-06-29 2019-04-02 京东方科技集团股份有限公司 一种图像串扰补偿方法、装置及显示设备
KR20240028571A (ko) * 2017-11-23 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10643528B2 (en) * 2018-01-23 2020-05-05 Valve Corporation Rolling burst illumination for a display
CN112020740A (zh) * 2018-04-16 2020-12-01 深圳市柔宇科技股份有限公司 像素电路和显示装置
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
JP7441176B2 (ja) * 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
CN112767874B (zh) * 2019-11-01 2022-05-27 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN111179864B (zh) * 2020-01-16 2023-04-21 Oppo广东移动通信有限公司 像素驱动电路及其驱动方法、显示装置、电子设备
WO2021167292A1 (en) * 2020-02-20 2021-08-26 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
CN112259049A (zh) * 2020-10-30 2021-01-22 合肥京东方卓印科技有限公司 一种显示控制方法及装置
CN112908246A (zh) * 2021-02-24 2021-06-04 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN113241036B (zh) * 2021-05-06 2022-11-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路、像素驱动方法及显示装置
KR20230064697A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 발광제어구동부
WO2023178621A1 (zh) * 2022-03-24 2023-09-28 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN114842806B (zh) * 2022-04-29 2023-12-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114646A (ko) * 2006-05-29 2007-12-04 소니 가부시끼 가이샤 화상표시장치
KR20080054764A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR20140006671A (ko) * 2012-07-06 2014-01-16 삼성디스플레이 주식회사 표시장치 및 그 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
KR101223488B1 (ko) 2010-05-11 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동방법
KR101182238B1 (ko) 2010-06-28 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 구동방법
KR101916921B1 (ko) 2011-03-29 2018-11-09 삼성디스플레이 주식회사 표시장치 및 그 구동방법
US9401111B2 (en) * 2011-11-17 2016-07-26 Sharp Kabushiki Kaisha Display device and drive method thereof
KR101978808B1 (ko) 2012-08-28 2019-05-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101988355B1 (ko) 2012-09-10 2019-09-25 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9424782B2 (en) * 2014-12-31 2016-08-23 Lg Display Co., Ltd. Organic light emitting display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114646A (ko) * 2006-05-29 2007-12-04 소니 가부시끼 가이샤 화상표시장치
KR20080054764A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR20140006671A (ko) * 2012-07-06 2014-01-16 삼성디스플레이 주식회사 표시장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908245A (zh) * 2021-02-24 2021-06-04 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
US9697768B2 (en) 2017-07-04
US20160210906A1 (en) 2016-07-21
KR102417120B1 (ko) 2022-07-06

Similar Documents

Publication Publication Date Title
KR102417120B1 (ko) 유기발광표시장치
KR101064425B1 (ko) 유기전계발광 표시장치
KR101082234B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US8054298B2 (en) Image displaying apparatus and image displaying method
KR101135534B1 (ko) 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
TWI550576B (zh) 具有像素之有機發光顯示器及其驅動方法
CN100424746C (zh) 三角形像素电路、发光显示器和驱动电路
KR101674479B1 (ko) 유기전계발광 표시장치
KR101073281B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101875123B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9460658B2 (en) Pixel and organic light emitting display device using the same
US9754537B2 (en) Organic light emitting display device and driving method thereof
US8319761B2 (en) Organic light emitting display and driving method thereof
KR101210029B1 (ko) 유기전계발광 표시장치
US9412295B2 (en) Pixel circuit and driving method thereof
KR101797161B1 (ko) 화소 및 이를 이용한 유기 발광 표시 장치
US20090225009A1 (en) Organic light emitting display device and associated methods
CN103247256A (zh) 像素和使用该像素的有机发光二极管显示器
KR20120048294A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9275581B2 (en) Pixel, display device comprising the same and driving method thereof
KR102360015B1 (ko) 화소, 화소를 포함하는 유기전계발광 표시장치 및 유기전계발광 표시장치의 구동 방법
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101683215B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20130141153A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20120014716A (ko) 유기 전계발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant