KR20160090166A

KR20160090166A - 반도체 장치

Info

Publication number: KR20160090166A
Application number: KR1020150010113A
Authority: KR
Inventors: 김홍중
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2015-01-21
Filing date: 2015-01-21
Publication date: 2016-07-29
Also published as: KR102226821B1

Abstract

본 발명은 반도체 장치에 관한 것으로, 파워 온 시 전류 소비를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 센스앰프 인에이블신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호를 생성하며, 차단신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호의 인가단에 생성되는 누설전류를 차단하는 센스앰프 구동 제어부, 제 1센스앰프 구동신호와 제 2센스앰프 구동신호에 응답하여 제 1센스앰프 구동노드 및 제 2센스앰프 구동노드를 선택적으로 연결시키는 센스앰프 구동부 및 제 1센스앰프 구동노드와 제 2센스앰프 구동노드를 통해 제 1구동전압과 제 2구동전압을 인가받아 비트라인쌍의 전압 차를 센싱 및 증폭하는 센스앰프를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 파워 온 시 전류 소비를 줄일 수 있도록 하는 기술이다.

일반적으로 반도체 메모리 장치는 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다. 이때, 반도체 메모리 장치는 데이터를 저장하는 메모리 셀, 메모리 셀에 저장된 전압을 센스 앰프로 전달하는 비트라인, 비트라인으로부터 인가된 전압을 감지 및 증폭하는 센스 앰프를 포함한다.

최근 휴대폰이나 노트북 컴퓨터 등 휴대형 시스템에 장착되는 반도체메모리장치의 소비전류를 줄이기 위한 여러 가지 기술이 연구되고 있다. 특히, 액티브 모드에서 소비되는 전류를 줄이려는 기술뿐만 아니라 프리차지 모드에서 소비되는 전류를 줄이려는 기술이 활발히 연구되고 있다.

본 발명의 실시예는 파워 온 동작시 일정 시간 동안 레벨 쉬프터의 출력을 특정 레벨로 유지시켜 불필요한 누설 전류를 차단할 수 있도록 하는데 그 특징이 있다.

본 발명의 실시예에 따른 반도체 장치는, 센스앰프 인에이블신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호를 생성하며, 차단신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호의 인가단에 생성되는 누설전류를 차단하는 센스앰프 구동 제어부; 제 1센스앰프 구동신호와 제 2센스앰프 구동신호에 응답하여 제 1센스앰프 구동노드 및 제 2센스앰프 구동노드를 선택적으로 연결시키는 센스앰프 구동부; 및 제 1센스앰프 구동노드와 제 2센스앰프 구동노드를 통해 제 1구동전압과 제 2구동전압을 인가받아 비트라인쌍의 전압 차를 센싱 및 증폭하는 센스앰프를 포함하는 것을 특징으로 한다.

본 발명의 실시예는 초기 동작시 레벨 쉬프터의 비정상적인 출력을 정상적으로 제어할 수 있으며 불필요한 누설 전류를 차단할 수 있도록 하는 효과를 제공한다.

도 1은 반도체 장치의 구성도.
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 3은 도 2의 센스앰프 구동 제어부에 관한 상세 회로도.
도 4 및 도 5는 도 2의 센스앰프 구동 제어부에 관한 다른 실시예들.
도 6은 도 2의 센스앰프 구동 제어부에서 각 전압 레벨을 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.

반도체 메모리 장치는 도 1에 도시된 바와 같이, 센스앰프 구동부(10) 및 센스 앰프(20)를 포함한다.

여기서, 센스앰프 구동부(10)는 제 1 내지 제 3 센스앰프 구동신호(SAP, SAN, SAPCG)에 응답하여 제 1 및 제 2 센스앰프 구동노드(RTO, SB)에 각각 제 1 및 제 2 센스앰프 구동전압(VDD, VSS) 또는 프리차지 전압(VBLP)을 인가시킨다.

예를 들어, 센스앰프 구동부(10)는 액티브 상태에서 제 3 센스앰프 구동신호(SAPCG)가 디스에이블되고 제 1 센스앰프 구동신호(SAP)가 인에이블되면 제 1 센스앰프 구동노드(RTO)에 제 1 센스 앰프 구동 전압(VDD)을 인가시킨다.

또한, 센스앰프 구동부(10)는 액티브 상태에서 제 3 센스앰프 구동신호(SAPCG)가 디스에이블되고 제 2 센스앰프 구동신호(SAN)가 인에이블되면 제 2 센스앰프 구동노드(SB)에 제 2 센스앰프 구동전압(VSS)을 인가시킨다.

즉, 액티브 상태에서는 제 1 센스앰프 구동노드(RTO)와 제 2 센스앰프 구동노드(SB)가 서로 분리된 상태에서 제 1 센스앰프 구동노드(RTO)와 제 2 센스앰프 구동노드(SB)에 제 1 센스 앰프 구동 전압(VDD)과 제 2 센스앰프 구동전압(VSS)이 인가된다.

한편, 센스앰프 구동부(10)는 제 3 센스앰프 구동신호(SAPCG)가 인에이블되면 제 1 및 제 2 센스앰프 구동노드(RTO, SB)를 연결시키고, 연결된 노드에 비트라인 프리차지 전압(VBLP)을 인가시킨다.

이러한 센스앰프 구동부(10)는 제 1 내지 제 5 트랜지스터(N1~N5)를 포함한다. 제 1 트랜지스터(N1)는 게이트 단자를 통해 제 1 센스앰프 구동신호(SAP)를 입력 받고 드레인 단자를 통해 외부 전압(VDD)을 인가받으며 소스 단자가 제 1 센스앰프 구동노드(RTO)에 연결된다.

제 1 트랜지스터(N1)가 제 1 센스앰프 구동신호(SAP)에 의해 턴 온 될 경우 외부 전압(VDD)이 제 1 센스앰프 구동노드(RTO)에 제 1 센스앰프 구동전압(VDD) 레벨로 출력된다.

그리고, 제 2트랜지스터(N2)는 게이트 단자를 통해 제 3 센스앰프 구동신호(SAPCG)를 입력받고 드레인 단자가 제 1 센스앰프 구동노드(RTO)에 연결되며 소스 단자가 제 2 센스앰프 구동노드(SB)에 연결된다.

제 3 트랜지스터(N3)는 게이트 단자를 통해 제 3 센스앰프 구동신호(SAPCG)를 입력받고 드레인 단자를 통해 비트라인 프리차지 전압(VBLP)을 인가받고 소스 단자가 제 1 센스앰프 구동노드(RTO)에 연결된다.

제 4 트랜지스터(N4)는 게이트 단자를 통해 제 3 센스앰프 구동신호(SAPCG)를 입력받고 드레인 단자를 통해 비트라인 프리차지 전압(VBLP)을 인가받으며 소스 단자가 제 2 센스앰프 구동노드(SB)에 연결된다.

이때, 제 3 트랜지스터(N3)와 제 4 트랜지스터(N4)의 드레인 단자는 공통 연결되며, 공통 연결된 노드를 통해 비트라인 프리차지 전압(VBLP)이 인가된다. 제 5 트랜지스터(N5)는 게이트 단자를 통해 제 2 센스앰프 구동신호(SAN)를 입력받으며 드레인 단자가 제 2 센스앰프 구동노드(SB)에 연결되고, 소스 단자를 통해 접지 전압(VSS)을 인가받는다.

이때, 제 5 트랜지스터(N5)는 제 2 센스앰프 구동 신호(SAN)가 인에이블되면 접지전압(VSS)을 제 2 센스앰프 구동노드(SB)에 제 2 센스앰프 구동전압(VSS) 레벨로 출력한다.

그리고, 센스 앰프(20)는 제 1 및 제 2 센스 앰프 구동 노드(RTO, SB)에 제 1 및 제 2 센스앰프 구동전압(VDD, VSS)이 인가되면 비트라인(BL)과 비트라인바(BLb)의 전압 레벨 차를 감지 및 증폭한다.

이와 같이, 구성된 반도체 메모리 장치에 외부 전압(VDD)이 처음 인가될 경우 제 1 내지 제 3 센스 앰프 구동 신호(SAP, SAN, SAPCG)의 전압 레벨을 초기화시키지 못하는 경우를 발생시키기도 한다.

제 1 내지 제 3 센스 앰프 구동 신호(SAP, SAN, SAPCG)가 모두 초기화되지 못하는 경우 제 1 트랜지스터(N1), 제 2 트랜지스터(N2), 제 5 트랜지스터(N5)는 모두 턴 온 될 수 있다. 그리고, 이렇게 턴 온 된 제 1 및 제 2트랜지스터(N1, N2) 및 제 5 트랜지스터(N5)를 통해 전류 패스가 형성되어 예기치 않은 전류가 소모될 수 있다.

도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도이다.

본 발명의 실시예에 따른 반도체 장치는 도 2에 도시된 바와 같이, 센스앰프 구동 제어부(100), 센스앰프 구동부(200) 및 센스 앰프(300)를 포함한다.

센스앰프 구동 제어부(100)는 센스앰프 인에이블신호(SAE)에 응답하여 제 1 내지 제 3 센스 앰프 구동 신호(SAP, SAN, SAPCG)를 생성한다. 그리고, 센스앰프 구동 제어부(100)는 파워 온 동작시 차단신호(LEAKOFF)에 응답하여 센스앰프 구동부(200)에 발생할 수 있는 누설 전류를 차단시킨다.

예를 들어, 센스앰프 구동 제어부(100)는 파워 업 신호가 인에이블되면 제 1 및 제 2 센스 앰프 구동 신호(SAP, SAN)를 디스에이블시키고, 제 3 센스앰프 구동신호(SAPCG)를 인에이블시킨다. 그리고, 파워업 신호(미도시)가 디스에이블 된 이후 센스앰프 인에이블 신호(SAE)에 응답하여 제 1 내지 제 3 센스앰프 구동신호(SAP, SAN, SAPCG)를 생성한다.

센스앰프 구동 제어부(100)는 파워 업 신호가 디스에이블된 이후 센스앰프 인에이블신호(SAE)가 인에이블되면 제 1 및 제 2 센스 앰프 구동 신호(SAP, SAN)를 인에이블시키고, 제 3 센스 앰프 구동 신호(SAPCG)를 디스에이블시킨다.

한편, 센스앰프 구동 제어부(100)는 센스앰프 인에이블 신호(SAE)가 디스에이블되면 제 1 및 제 2 센스앰프 구동신호(SAP, SAN)를 디스에이블시키고, 제 3 센스 앰프 구동 신호(SAPCG)를 인에이블시킨다. 이때, 센스앰프 구동 제어부(100)는 제 1 구동 전압으로서 외부 전압(VDD)을 인가받고, 제 2 구동 전압으로서 펌핑 전압(VPP)을 인가받는다.

센스앰프 구동부(200)는 제 1 내지 제 3 센스앰프 구동신호(SAP, SAN, SAPCG)에 응답하여 제 1 및 제 2 센스앰프 구동 노드(RTO, SB)를 선택적으로 연결시킨다. 이에 따라, 센스앰프 구동부(200)는 제 1 및 제 2 센스앰프 구동 노드(RTO, SB)를 동일한 전압 레벨 즉, 비트라인 프리차지 전압(VBLP) 레벨로 형성한다. 또는, 센스앰프 구동부(200)는 제 1 및 제 2 센스앰프 구동 노드(RTO,SB)를 분리시킨 상태에서 제 1 센스앰프 구동 노드(RTO)에 제 1 센스앰프 구동 전압(VDD)을 인가시키고, 제 2 센스앰프 구동 노드(SB)에 제 2 센스앰프 구동 전압(VSS)을 인가시킨다.

예를 들어, 센스앰프 구동부(200)는 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)가 디스에이블되면 제 1 센스 앰프 구동 노드(RTO)에 제 1 센스 앰프 구동 전압(VDD)이 인가되는 것을 방지하고, 제 2 센스앰프 구동 노드(SB)에 제 2 센스 앰프 구동 전압(VSS)이 인가되는 것을 방지한다.

한편, 센스앰프 구동부(200)는 제 3 센스 앰프 구동 신호(SAPCG)가 디스에이블되면 제 1 및 제 2 센스 앰프 구동 노드(RTO, SB)를 분리시킨다. 그리고, 센스앰프 구동부(200)는 제 1 및 제 2 센스앰프 구동신호(SAP, SAN)가 인에이블되면 제 1 센스앰프 구동 노드(RTO)에 제 1 센스 앰프 구동 전압(VDD)을 인가시키고, 제 2 센스 앰프 구동 노드(SB)에 제 2 센스 앰프 구동 전압(VSS)을 인가시킨다.

또한, 센스앰프(300)는 제 1 및 제 2 센스앰프 구동 노드(RTO, SB)로부터 제 1 및 제 2 센스앰프 구동 전압(VDD, VSS)을 인가받으면, 비트라인(BL)과 비트라인바(BLb)의 전압 차를 감지 및 증폭한다. 즉, 센스 앰프(300)는 제 1 및 제 2 센스앰프 구동 노드(RTO, SB)로부터 제 1 및 제 2 센스앰프 구동전압(VDD, VSS)을 인가받으면, 데이터 센싱 동작을 수행한다.

그리고, 센스앰프 구동 제어부(100)는 제 3 센스 앰프 구동 신호(SAPCG)가 인에이블 상태에서 제 1 및 제 2 센스앰프 구동신호(SAP, SAN) 인가 노드에 발생할 수 있는 누설전류를 차단시킨다. 즉, 파워 온 동작시 차단신호(LEAKOFF)가 인에이블 되면 제 1 센스앰프 구동 노드(RTO), 제 2 센스 앰프 구동 노드(SB)를 접지전압 레벨로 풀다운시켜 누설 전류를 차단시킨다.

도 3은 도 2의 센스앰프 구동 제어부(100)에 관한 상세 회로도이다.

센스앰프 구동 제어부(100)는 인버터(IV1, IV5)와, 레벨 쉬프터(110, 120), 구동부(130, 140) 및 누설전류 차단부(150)를 포함한다.

인버터(IV1, IV5)는 센스앰프 인에이블 신호(SAE)를 입력받아 반전 구동하여 레벨 쉬프터(110, 120)에 출력한다. 여기서, 인버터(IV1, IV5)는 구동 전압으로 외부전압(VDD)과 접지전압(VSS)을 인가받아 동작한다. 그러므로, 인버터(IV1, IV5)의 출력신호는 외부 전압(VDD)과 접지전압(VSS)로 스윙(swing)하는 신호이다.

그리고, 레벨 쉬프터(110)는 인버터(IV1)의 출력을 입력받아 레벨 쉬프팅한다. 즉, 레벨 쉬프터(110)는 외부전압(VDD) 레벨과 접지전압(VSS) 레벨로 스윙하는 신호를 펌핑전압(VPP)과 접지전압(VSS) 레벨로 스윙하는 신호로 쉬프팅한다.

또한, 레벨 쉬프터(120)는 인버터(IV5)의 출력을 입력받아 레벨 쉬프팅한다. 즉, 레벨 쉬프터(120)는 외부전압(VDD) 레벨과 접지전압(VSS) 레벨로 스윙하는 신호를 펌핑전압(VPP)과 접지전압(VSS) 레벨로 스윙하는 신호로 쉬프팅한다.

여기서, 레벨 쉬프터(110, 120)는 입력신호를 비반전(Non inverting) 하여 출력하는 레벨 쉬프터인 것을 가정한다. 그리고, 펌핑전압(VPP)은 반도체 메모리 장치 내부에서 생성되는 전압 일수도 있고, 반도체 메모리 장치 외부에서 인가하는 외부 전압(VDD)보다 높은 전압 일수도 있다.

그리고, 구동부(130)는 레벨 쉬프터(110)의 출력을 반전 구동하여 제 1 센스앰프 구동신호(SAP)를 출력한다. 이러한 구동부(130)는 홀수 개수로 직렬 연결된 복수의 인버터(IV2~IV4)를 포함한다. 여기서, 복수의 인버터(IV2~IV4)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

그리고, 구동부(140)는 레벨 쉬프터(110)의 출력을 반전 구동하여 제 2 센스앰프 구동신호(SAN)를 출력한다. 이러한 구동부(140)는 홀수 개수로 직렬 연결된 복수의 인버터(IV6~IV8)를 포함한다. 여기서, 복수의 인버터(IV6~IV8)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

즉, 구동부(130, 140)는 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)로 펌핑전압(VPP)을 인가시키거나 또는 접지전압(VSS)을 인가시킨다. 이러한 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)는 동시에 인에이블 되거나 디스에이블 될 수 있다.

예를 들어, 구동부(130, 140)는 레벨 쉬프터(110, 120)의 출력이 로우 레벨인 경우 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)를 펌핑전압(VPP) 레벨로 출력한다. 반면에, 구동부(130, 140)는 레벨 쉬프터(110, 120)의 출력이 하이 레벨인 경우 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)를 접지전압(VSS) 레벨로 출력한다.

또한, 누설전류 차단부(150)는 파워 온 동작시 차단신호(LEAKOFF)가 하이 레벨로 인에이블 되면 제 1 센스앰프 구동 노드(RTO), 제 2 센스 앰프 구동 노드(SB)를 접지전압(VSS) 레벨로 풀다운시켜 누설 전류를 차단한다. 이러한 누설전류 차단부(150)는 풀다운 구동소자인 NMOS 트랜지스터(N6, N7)를 포함한다.

여기서, NMOS 트랜지스터(N6)는 제 1 센스앰프 구동 신호(SAP)의 출력단과 접지전압단 사이이 연결되어 게이트 단자를 통해 차단신호(LEAKOFF)가 인가된다. 이에 따라, 파워 온 동작시 차단신호(LEAKOFF)가 하이 레벨로 천이하면 NMOS 트랜지스터(N6)가 턴 온 되어 제 1 센스앰프 구동 신호(SAP)가 접지전압(VSS) 레벨로 풀다운 구동된다.

그리고, NMOS 트랜지스터(N7)는 제 2 센스앰프 구동 신호(SAN)의 출력단과 접지전압단 사이이 연결되어 게이트 단자를 통해 차단신호(LEAKOFF)가 인가된다. 이에 따라, 파워 온 동작시 차단신호(LEAKOFF)가 하이 레벨로 천이하면 NMOS 트랜지스터(N7)가 턴 온 되어 제 2 센스앰프 구동 신호(SAN)가 접지전압(VSS) 레벨로 풀다운 구동된다.

도 4 및 도 5는 도 2의 센스앰프 구동 제어부(100)에 관한 다른 실시예들이다.

먼저, 도 4의 실시예는 도 3의 실시예에서 누설전류 차단부(160)를 더 포함하고, 구동부(130_1, 140_1)의 상세 구성이 상이하다. 이러한 도 4의 실시예는 레벨 쉬프터(110, 120)가 비반전 레벨 쉬프터인 경우에 적용할 수 있다.

누설전류 차단부(160)는 파워 온 동작시 차단신호(LEAKOFF)가 인에이블되면 하이 레벨로 천이하면 무조건 로우 레벨의 신호를 출력하게 된다. 즉, 차단신호(LEAKOFF)가 하이 레벨로 천이하면 레벨 쉬프터(110, 120)의 출력과 무관하게 무조건 로우 레벨의 신호를 구동부(130_1, 140_1)로 출력한다. 그러면, 구동부(130_1, 140_1)의 입력이 로우 레벨이 되어 구동부(130_1, 140_1)의 입력단에 발생할 수 있는 누설전류를 차단할 수 있게 된다. 반면에, 차단신호(LEAKOFF)가 로우 레벨로 천이하면 레벨 쉬프터(110, 120)의 출력에 대응하는 신호를 구동부(130_1, 140_1)로 출력한다.

이러한 누설전류 차단부(160)는 노아게이트(NOR1, NOR2)를 포함한다. 여기서, 노아게이트 NOR1는 레벨 쉬프터(110)의 출력과 차단신호(LEAKOFF)를 노아 연산한다. 그리고, 노아게이트 NOR2는 레벨 쉬프터(120)의 출력과 차단신호(LEAKOFF)를 노아 연산한다. 노아게이트(NOR1, NOR2)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

또한, 구동부(130_1, 140_1)는 누설전류 차단부(160)의 출력을 비반전 구동하여 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)를 출력한다. 이러한 구동부(130_1)는 짝수 개수로 직렬 연결된 인버터(IV9, IV10)를 포함한다. 그리고, 구동부(140_1)는 짝수 개수로 직렬 연결된 인버터(IV11, IV12)를 포함한다. 여기서, 인버터(IV9~IV12)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

한편, 도 5의 실시예는 도 3의 실시예에서 누설전류 차단부(170)를 더 포함하고, 레벨 쉬프터(110_1, 120_1)와 구동부(130_1, 140_1)의 상세 구성이 상이하다. 이러한 도 5의 실시예는 레벨 쉬프터(110_1, 120_1)가 반전(Inverting) 레벨 쉬프터인 경우에 적용할 수 있다.

누설전류 차단부(170)는 파워 온 동작시 차단신호(LEAKOFF)가 인에이블되면 하이 레벨로 천이하면 무조건 로우 레벨의 신호를 출력하게 된다. 즉, 차단신호(LEAKOFF)가 하이 레벨로 천이하면 레벨 쉬프터(110_1, 120_1)의 출력과 무관하게 무조건 하이 레벨의 신호를 구동부(130_2, 140_2)로 출력한다. 그러면, 구동부(130_2, 140_2)의 입력이 로우 레벨이 되어 구동부(130_2, 140_2)의 입력단에 발생할 수 있는 누설전류를 차단할 수 있게 된다. 반면에, 차단신호(LEAKOFF)가 로우 레벨로 천이하면 레벨 쉬프터(110_1, 120_1)의 출력에 대응하는 신호를 구동부(130_2, 140_2)로 출력한다.

이러한 누설전류 차단부(170)는 낸드게이트(ND1, ND2)와 인버터(IV13)를 포함한다. 여기서, 낸드게이트 ND1는 레벨 쉬프터(110_1)의 출력과 인버터(IV13)에 의해 반전된 차단신호(LEAKOFF)를 낸드 연산한다. 그리고, 낸드게이트 ND2는 레벨 쉬프터(120_1)의 출력과 인버터(IV13)에 의해 반전된 차단신호(LEAKOFF)를 낸드 연산한다. 낸드게이트(ND1, ND2)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

또한, 구동부(130_2, 140_2)는 누설전류 차단부(170)의 출력을 반전 구동하여 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)를 출력한다. 이러한 구동부(130_2)는 홀수 개수의 인버터(IV4)를 포함한다. 그리고, 구동부(140_2)는 홀수 개수의 인버터(IV15)를 포함한다. 여기서, 인버터(IV14, IV15)는 구동 전압으로 펌핑전압(VPP)과 접지전압(VSS)을 인가받아 동작한다.

도 6은 도 2의 센스앰프 구동 제어부에서 각 전압 레벨을 설명하기 위한 도면이다.

반도체 장치의 파워 온 동작이 시작되면 차단신호(LEAKOFF)의 전위가 파워 업 신호의 레벨을 따라 상승하기 시작한다. 그리고, 차단신호(LEAKOFF)의 전위가 일정 전압 레벨 이상이 되면 T1 구간 동안 차단신호(LEAKOFF)가 특정 전압 레벨을 유지하게 된다. 여기서, 차단신호(LEAKOFF)의 특정 전압 레벨은 고전압 레벨(VPPEXT)로 설정될 수 있다. 고전압 레벨(VPPEXT)은 펌핑전압(VPP) 보다 낮고 외부 전원전압(VDD) 보다 높은 전압 레벨을 갖는다.

즉, 파워 온 동작이 시작된 이후에 T1 구간 동안 차단신호(LEAKOFF)가 하이 레벨로 천이하게 된다. 그러면, 레벨 쉬프터(110, 120)의 출력단과 제 1 및 제 2 센스앰프 구동 신호(SAP, SAN)가 접지전압(VSS) 레벨로 풀다운 구동되어 누설 전류를 차단할 수 있도록 한다

이후에, 외부 전원전압(VDD)의 레벨이 T2 구간 동안 상승하다가 일정 레벨의 전압을 유지하게 된다. 이때, T2구간이 지나는 시점에서 전원전압(VDD)이 특정 레벨을 유지하게 되면, 차단신호(LEAKOFF)가 접지전압(VSS) 레벨로 천이하게 된다.

차단신호(LEAKOFF)가 로우 레벨로 천이하는 경우 누설전류 차단부(150)가 턴 오프되어 누설 전류 차단 동작을 중지하게 된다. 그리고, 레벨 쉬프터(110, 120)는 전원전압(VDD)를 레벨 쉬프팅하여 펌핑전압(VPP) 레벨을 갖는 신호를 출력하게 된다.

파워 온 동작이 시작되어 전원전압(VDD)이 V1 전압 레벨이 되는 (A) 구간에서는 누설전류 차단부(150)가 동작하여 누설 전류를 차단할 수 있도록 한다. 즉, 전원전압(VDD) 레벨이 낮은 (A) 구간에서는 누설전류 차단부(150)를 통해 누설 전류를 차단하도록 한다.

반면에, 전원전압(VDD)이 점차적으로 상승하여 전원전압(VDD)이 V2 레벨이 되는 (B) 구간에서는 누설전류 차단부(160) 또는 누설전류 차단부(170)가 동작하여 누설 전류를 차단할 수 있도록 한다. 즉, 전원전압(VDD) 레벨이 높은 (B) 구간에서는 누설전류 차단부(160, 170)를 통해 누설 전류를 차단하도록 한다.

즉, 파워 온 동작이 시작되어 T2 구간에 진입하면 전원전압(VDD) 레벨이 상승하기 시작하고, 일정시간 이후에 펌핑전압(VPP) 레벨이 상승하게 된다. 그런데, 이러한 전원이 인가되는 타이밍에 의한 시간 차는 레벨 쉬프터(110, 120)의 초기 출력값에 영향을 줄 수 있다.

파워 온 동작이 종료된 후 아이들(Idle) 상태에서 레벨 쉬프터(110, 120)의 출력은 보통 디폴트(Default) 값인 로우 레벨이다. 하지만, 초기 파워 온 시에는 센스앰프 인에이블신호(SAE)와 무관하게 레벨 쉬프터(110, 120)의 오동작으로 인하여 레벨 쉬프터(110, 120)의 출력이 일정 타이밍 동안 하이 레벨로 출력될 수 있다. 이에 따라, 본 발명의 실시예에서는 누설전류 차단부(150, 160, 170)를 통해 초기 파워 온 상태에서 오동작으로 인해 불필요한 전류를 소모되는 것을 방지할 수 있도록 한다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

센스앰프 인에이블신호에 응답하여 제 1센스앰프 구동신호와 제 2센스앰프 구동신호를 생성하며, 차단신호에 응답하여 상기 제 1센스앰프 구동신호와 상기 제 2센스앰프 구동신호의 인가단에 생성되는 누설전류를 차단하는 센스앰프 구동 제어부;
상기 제 1센스앰프 구동신호와 상기 제 2센스앰프 구동신호에 응답하여 제 1센스앰프 구동노드 및 제 2센스앰프 구동노드를 선택적으로 연결시키는 센스앰프 구동부; 및
상기 제 1센스앰프 구동노드와 상기 제 2센스앰프 구동노드를 통해 제 1구동전압과 제 2구동전압을 인가받아 비트라인쌍의 전압 차를 센싱 및 증폭하는 센스앰프를 포함하는 것을 특징으로 하는 반도체 장치.
제 1항에 있어서, 상기 센스앰프 구동 제어부는
상기 센스앰프 인에이블신호에 따라 제 1구동전압을 레벨 쉬프팅하여 제 2구동전압 레벨로 출력하는 제 1레벨 쉬프터;
상기 센스앰프 인에이블신호에 따라 제 1구동전압을 레벨 쉬프팅하여 제 2구동전압 레벨로 출력하는 제 2레벨 쉬프터;
상기 제 1레벨 쉬프터의 출력을 구동하여 상기 제 1센스앰프 구동신호를 출력하는 제 1구동부;
상기 제 2레벨 쉬프터의 출력을 구동하여 상기 제 2센스앰프 구동신호를 출력하는 제 2구동부; 및
상기 차단신호에 응답하여 상기 제 1센스앰프 구동신호와 상기 제 2센스앰프 구동신호의 인가단에 생성되는 누설전류를 차단하는 누설전류 차단부를 포함하는 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 제 1구동전압은 전원전압 레벨인 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 제 2구동전압은 펌핑전압 레벨인 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 제 1구동부는
직렬 연결된 복수의 인버터를 포함하는 것을 특징으로 하는 반도체 장치.
제 5항에 있어서, 상기 복수의 인버터는
홀수 개수인 것을 특징으로 하는 반도체 장치.
제 6항에 있어서, 상기 제 1레벨 쉬프터는
비반전 레벨 쉬프터인 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 제 2구동부는
직렬 연결된 복수의 인버터를 포함하는 것을 특징으로 하는 반도체 장치.
제 8항에 있어서, 상기 복수의 인버터는
홀수 개수인 것을 특징으로 하는 반도체 장치.
제 9항에 있어서, 상기 제 2레벨 쉬프터는
비반전 레벨 쉬프터인 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 누설전류 차단부는
상기 차단신호의 인에이블시 상기 제 1센스앰프 구동신호와 상기 제 2센스앰프 구동신호의 인가단을 풀다운 구동시키는 것을 특징으로 하는 반도체 장치.
제 11항에 있어서, 상기 누설전류 차단부는
상기 제 1센스앰프 구동신호의 인가단과 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 차단신호가 인가되는 제 1풀다운 구동소자; 및
상기 제 2센스앰프 구동신호의 인가단과 상기 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 차단신호가 인가되는 제 2풀다운 구동소자를 포함하는 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 누설전류 차단부는
상기 차단신호의 인에이블시 상기 제 1구동부와 상기 제 2구동부의 입력단을 로우 레벨로 유지시키는 것을 특징으로 하는 반도체 장치.
제 13항에 있어서, 상기 누설전류 차단부는
상기 제 1레벨 쉬프터의 출력과 상기 차단신호를 노아연산하는 제 1노아게이트; 및
상기 제 2레벨 쉬프터의 출력과 상기 차단신호를 노아연산하는 제 2노아게이트를 포함하는 것을 특징으로 하는 반도체 장치.
제 14항에 있어서, 상기 제 1구동부와 상기 제 2구동부는
짝수 개수로 직렬 연결된 복수의 인버터를 포함하는 것을 특징으로 하는 반도체 장치.
제 15항에 있어서, 상기 제 1레벨 쉬프터와 상기 제 2레벨 쉬프터는
비반전 레벨 쉬프터인 것을 특징으로 하는 반도체 장치.
제 2항에 있어서, 상기 누설전류 차단부는
상기 차단신호의 인에이블시 상기 제 1구동부와 상기 제 2구동부의 입력단을 하이 레벨로 유지시키는 것을 특징으로 하는 반도체 장치.
제 17항에 있어서, 상기 누설전류 차단부는
상기 차단신호를 반전하는 인버터;
상기 인버터의 출력과 상기 제 1레벨 쉬프터의 출력을 낸드연산하는 제 1낸드게이트; 및
상기 인버터의 출력과 상기 제 2레벨 쉬프터의 출력을 낸드연산하는 제 2낸드게이트를 포함하는 것을 특징으로 하는 반도체 장치.
제 1항에 있어서, 상기 차단신호는
파워 온 동작시 전압 레벨이 상승하다가 일정시간 동안 특정 전압 레벨을 유지하고, 전원전압 레벨이 특정 전압 레벨로 유지되는 시점에서 접지전압 레벨로 천이하는 것을 특징으로 하는 반도체 장치.
제 1항에 있어서, 상기 차단신호는 펌핑전압 보다 낮고 전원전압 보다 높은 레벨을 갖는 것을 특징으로 하는 반도체 장치.