KR20160083372A

KR20160083372A - Organic Light Emitting Display

Info

Publication number: KR20160083372A
Application number: KR1020140194428A
Authority: KR
Inventors: 구수일; 김상래
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-30
Filing date: 2014-12-30
Publication date: 2016-07-12
Also published as: KR102332275B1

Abstract

According to the present invention, an organic light emitting display device comprises: a display panel; a gate driver; and a data driver. The display panel includes a plurality of pixel groups individually including a first R pixel and a first G pixel which are adjacent to each other, and share a first sensing line; a first B pixel and a second R pixel which are adjacent to each other, and share a second sensing line; and a second G pixel and a second B pixel which are adjacent to each other, and share a third sensing line. The gate driver successively outputs a first scan signal and a second scan signal. The data driver includes a sensing unit which senses a voltage applied to respective OLED anode electrodes of the first G pixel, the first B pixel, and the second G pixel according to the first scan signal; and senses a voltage applied to respective OLED anode electrodes of the first R pixel, the second R pixel, and the second B pixel according to the second scan signal.

Description

[0001] The present invention relates to an organic light emitting display,

본 발명은 액티브 매트릭스 타입의 유기발광 표시장치에 관한 것이다.
The present invention relates to an active matrix type organic light emitting display.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The active matrix type organic light emitting display device includes an organic light emitting diode (OLED) which emits light by itself, has a high response speed, and has a high luminous efficiency, luminance, and viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The organic light emitting diode (OLED) includes an anode electrode, a cathode electrode, and organic compound layers (HIL, HTL, EML, ETL, EIL) formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, Thereby generating visible light.

유기발광 표시장치는 OLED를 각각 포함한 화소들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 화소들의 휘도를 조절한다. 화소들 각각은 자신의 게이트전극과 소스전극 사이에 걸리는 전압(Vgs)에 따라 OLED에 흐르는 구동전류를 제어하는 구동 TFT(Thin Film Transistor)를 포함하며, 구동전류에 비례하는 OLED의 발광량으로 표시 계조(휘도)를 조절한다. The organic light emitting display device arranges the pixels each including the OLED in a matrix form and adjusts the brightness of the pixels according to the gradation of the video data. Each of the pixels includes a driving TFT (Thin Film Transistor) for controlling a driving current flowing in the OLED according to a voltage (Vgs) applied between the gate electrode and the source electrode of the pixel, (Luminance).

통상 OLED는 발광시간이 경과 함에 따라서 OLED의 동작점 전압(문턱전압)이 증가하고 발광효율이 감소하는 열화 특성이 있다. 각 화소의 OLED에 인가되는 전류 누적치는 해당 화소에서 구현된 계조 누적치에 비례하므로, 상기와 같은 OLED 열화 정도는 화소마다 달라질 수 있다. 이러한 화소들 간 OLED 열화 편차는 휘도 편차를 야기하고, 이것이 심화되면 영상 고착화(Image Sticking) 현상이 발생될 수 있다.Generally, OLEDs have deterioration characteristics in which the operating point voltage (threshold voltage) of the OLED increases and the luminous efficiency decreases as the emission time passes. Since the current accumulation value applied to the OLED of each pixel is proportional to the gray accumulation value implemented in the corresponding pixel, the OLED degradation degree may vary from pixel to pixel. The OLED deterioration deviation between the pixels causes a luminance deviation, and if it is intensified, an image sticking phenomenon may occur.

OLED 열화를 보상하기 위해 OLED 열화를 센싱한 후, 이 센싱값을 기초로 외부 회로에서 비디오 데이터를 변조하는 다양한 보상 방식이 제안된 바 있다. 이러한 종래의 보상 방식에서, 데이터 드라이버는 각 화소에 구비된 OLED의 애노드전극에 걸리는 전압을 센싱하고, 이 센싱 전압을 디지털 센싱값으로 변환한 후 타이밍 콘트롤러에 전송한다. 타이밍 콘트롤러는 디지털 센싱값을 기초로 디지털 비디오 데이터를 변조하여 OLED의 열화 편차를 보상한다. 데이터 드라이버는 데이터 라인들과 별도로 센싱 라인들을 더 구비하고, 센싱 라인들을 통해 화소들에 연결된다.Various compensation schemes have been proposed for sensing OLED degradation to compensate for OLED deterioration and then modulating video data in an external circuit based on the sensed value. In this conventional compensation scheme, the data driver senses a voltage applied to the anode electrode of the OLED provided in each pixel, converts the sensed voltage to a digital sensing value, and transmits the digital sensing value to the timing controller. The timing controller modulates the digital video data based on the digital sensing value to compensate for the deterioration of the OLED. The data driver further includes sensing lines separate from the data lines and connected to the pixels through the sensing lines.

이러한 종래 유기발광 표시장치에서는, 센싱 라인의 개수를 줄이기 위해 이웃한 화소들 간에 센싱 라인을 공유하는 구조가 제안된 바 있다. 센싱 라인 공유 구조에서는 센싱 라인 개수가 데이터 라인 개수의 절반으로 줄어든다. To reduce the number of sensing lines, a conventional structure for sharing sensing lines between neighboring pixels has been proposed. In the sensing line sharing structure, the number of sensing lines is reduced to half of the number of data lines.

도 1과 같이 표시패널의 1 수평 표시라인(1HL)에 K(K는 자연수) 개의 R 화소(PR), K 개의 G 화소(PG) 및 K 개의 B 화소(PB)가 구비된 경우, 센싱 라인 공유 구조에서는 R,G,B 화소들(PR,PG,PB) 각각을 절반씩 번갈아 센싱하게 된다. 다시 말해, 종래 유기발광 표시장치는 도 2와 같이 기수 프레임에서 K/2 개씩의 일부 R,G,B 화소들(PR,PG,PB)을 센싱하고, 우수 프레임에서 K/2 개씩의 나머지 R,G,B 화소들(PR,PG,PB)을 센싱한다. 종래 유기발광 표시장치는 2 프레임에 걸쳐 측정된 각 컬러의 센싱값들 즉, 기수 R 센싱값, 우수 R 센싱값, 기수 G 센싱값, 우수 G 센싱값, 기수 B 센싱값, 우수 B 센싱값을 컬러별로 합하여 원하는 센싱값을 구한다.1, when one horizontal display line 1HL of the display panel is provided with K (K is a natural number) R pixels PR, K G pixels PG and K B pixels PB, In the shared structure, the R, G, and B pixels (PR, PG, and PB) are alternately sensed in half. In other words, the OLED display senses some R, G, and B pixels PR, PG, and PB by K / 2 in the odd number frame as shown in FIG. 2, , G, and B pixels PR, PG, and PB. The conventional organic light emitting display displays the sensed values of each color measured over two frames, i.e., the radix R sensing value, the superior R sensing value, the radix G sensing value, the excellent G sensing value, the radix B sensing value, By combining the colors, the desired sensing value is obtained.

이렇게 종래 유기발광 표시장치에서는 R,G,B 각각의 단색 컬러 기준으로 한 프레임에 절반씩만 센싱되고, 각 컬러의 모든 화소들이 센싱되기 위해서는 2 프레임이 필요하므로, 템포럴 노이즈(Temporal Noise)가 발생할 확률이 높아진다.
In the conventional OLED display device, only half of each frame is sensed on the basis of the monochromatic color of R, G, and B, and two frames are required for sensing all the pixels of each color. Temporal noise occurs The probability increases.

따라서, 본 발명의 목적은 센싱 라인의 개수를 줄이면서도 템포럴 노이즈를 최소화할 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.
Accordingly, it is an object of the present invention to provide an organic light emitting display device capable of minimizing temporal noise while reducing the number of sensing lines.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광 표시장치는 다수의 화소 그룹들이 구비되며, 각 화소 그룹이, 서로 이웃하여 제1 센싱 라인을 공유하는 제1 R 화소와 제1 G 화소, 서로 이웃하여 제2 센싱 라인을 공유하는 제1 B 화소와 제2 R 화소, 서로 이웃하여 제3 센싱 라인을 공유하는 제2 G 화소와 제2 B 화소를 포함한 표시패널과, 제1 스캔신호와 제2 스캔신호를 순차적으로 출력하는 게이트 드라이버와, 상기 제1 스캔신호에 따라 상기 제1 G 화소, 상기 제1 B 화소, 및 상기 제2 G 화소 각각의 OLED 애노드전극에 걸리는 전압을 센싱하고, 상기 제2 스캔신호에 따라 상기 제1 R 화소, 상기 제2 R 화소, 및 상기 제2 B 화소 각각의 OLED 애노드전극에 걸리는 전압을 센싱하는 센싱부를 포함한 데이터 드라이버를 구비한다.In order to achieve the above object, an OLED display according to an exemplary embodiment of the present invention includes a plurality of pixel groups, each pixel group including a first R pixel and a first G pixel, Pixel, a display panel including a first B pixel and a second R pixel that are adjacent to each other and share a second sensing line, a second G pixel and a second B pixel that are adjacent to each other and share a third sensing line, A gate driver for sequentially outputting a first scan signal and a second scan signal, and a gate driver for sensing a voltage applied to the OLED anode electrodes of the first G pixel, the first B pixel, and the second G pixel according to the first scan signal, And a sensing unit for sensing a voltage applied to the OLED anode electrodes of the first R pixel, the second R pixel, and the second B pixel according to the second scan signal.

상기 게이트 드라이버는, 상기 제1 스캔신호를 기수 프레임의 일부 기간에서만 온 레벨로 출력하고, 상기 제2 스캔신호를 우수 프레임의 일부 기간에서만 온 레벨로 출력한다.The gate driver outputs the first scan signal at an ON level only in a part of the odd frame and outputs the second scan signal at ON level only in a part of the even frame.

상기 데이터 드라이버는 데이터전압 생성부를 더 구비하고, 상기 데이터전압 생성부는, 제1 R 화소에 입력될 제1 R 데이터전압을 생성하여 제1 데이터 라인에 공급하고, 제1 G 화소에 입력될 제1 G 데이터전압을 생성하여 제2 데이터 라인에 공급하고, 제1 B 화소에 입력될 제1 B 데이터전압을 생성하여 제3 데이터 라인에 공급하고, 제2 R 화소에 입력될 제2 R 데이터전압을 생성하여 제4 데이터 라인에 공급하고, 제2 G 화소에 입력될 제2 G 데이터전압을 생성하여 제5 데이터 라인에 공급하며, 제2 B 화소에 입력될 제2 B 데이터전압을 생성하여 제6 데이터 라인에 공급한다.The data driver further includes a data voltage generator, wherein the data voltage generator generates a first R data voltage to be input to the first R pixel and supplies the first R data voltage to the first data line, G data voltage to the second data line, generates a first B data voltage to be input to the first B pixel and supplies it to the third data line, and supplies a second R data voltage to be input to the second R pixel Generates a second G data voltage to be input to the second G pixel and supplies it to the fifth data line, generates a second B data voltage to be input to the second B pixel, To the data line.

상기 제1 및 제2 R 화소와 상기 제1 및 제2 G 화소와 상기 제1 및 제2 B 화소 각각은, 게이트전극이 제1 노드에 접속되고 드레인전극이 고전위 전원전압의 입력단에 접속되며 소스전극이 제2 노드에 접속된 구동 TFT와, 상기 제2 노드에 애노드전극이 접속되고 저전위 전원전압의 입력단에 캐소드전극이 접속된 OLED와, 상기 제1 노드와 상기 제2 노드 사이에 접속된 스토리지 커패시터를 포함한다.Each of the first and second R pixels, the first and second G pixels, and the first and second B pixels has a gate electrode connected to a first node and a drain electrode connected to an input terminal of a high potential power supply voltage An OLED having a source electrode connected to a second node, an OLED having an anode electrode connected to the second node and a cathode electrode connected to an input terminal of a low potential power supply, and an OLED connected between the first node and the second node Lt; / RTI > storage capacitor.

상기 제1 R 화소는, 상기 제1 스캔신호에 따라 상기 제1 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제1 기입 스위치와, 상기 제2 스캔신호에 따라 자신의 제2 노드와 상기 제1 센싱 라인을 전기적으로 연결하는 제1 센싱 스위치를 더 포함하고, 상기 제1 G 화소는, 상기 제2 스캔신호에 따라 상기 제2 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제2 기입 스위치와, 상기 제1 스캔신호에 따라 자신의 제2 노드와 상기 제1 센싱 라인을 전기적으로 연결하는 제2 센싱 스위치를 더 포함하고, 상기 제1 B 화소는, 상기 제2 스캔신호에 따라 상기 제3 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제3 기입 스위치와, 상기 제1 스캔신호에 따라 자신의 제2 노드와 상기 제2 센싱 라인을 전기적으로 연결하는 제3 센싱 스위치를 더 포함하고, 상기 제2 R 화소는, 상기 제1 스캔신호에 따라 상기 제4 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제4 기입 스위치와, 상기 제2 스캔신호에 따라 자신의 제2 노드와 상기 제2 센싱 라인을 전기적으로 연결하는 제4 센싱 스위치를 더 포함하고, 상기 제2 G 화소는, 상기 제2 스캔신호에 따라 상기 제5 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제5 기입 스위치와, 상기 제1 스캔신호에 따라 자신의 제2 노드와 상기 제3 센싱 라인을 전기적으로 연결하는 제5 센싱 스위치를 더 포함하고, 상기 제2 B 화소는, 상기 제1 스캔신호에 따라 상기 제6 데이터 라인과 자신의 제1 노드를 전기적으로 연결하는 제6 기입 스위치와, 상기 제2 스캔신호에 따라 자신의 제2 노드와 상기 제3 센싱 라인을 전기적으로 연결하는 제6 센싱 스위치를 더 포함한다.The first R pixel includes a first write switch electrically connecting the first data line and a first node of the first data line according to the first scan signal, And a first sensing switch electrically connecting the first sensing line to the second sensing line, wherein the first G pixel includes a second sensing line electrically connected to the second sensing line, And a second sensing switch for electrically connecting the second node to the first sensing line in accordance with the first scan signal, wherein the first B pixel further comprises: A third write switch for electrically connecting the third data line to the first node thereof and a third sensing switch for electrically connecting the second node and the second sensing line according to the first scan signal, Further included, The second R pixel includes a fourth write switch for electrically connecting the fourth data line and the first node of the first data line according to the first scan signal, And a fourth sensing switch electrically connecting the first sensing line and the second sensing line, wherein the second G pixel further includes a fifth sensing line electrically connecting the fifth data line and the first node thereof to the fifth sensing line, And a fifth sensing switch for electrically connecting the second node and the third sensing line in accordance with the first scan signal, wherein the second B pixel further comprises: A sixth write switch for electrically connecting the sixth data line to the first node thereof and a sixth sensing switch for electrically connecting the second node and the third sensing line in accordance with the second scan signal, .

상기 센싱부는, 상기 제1 센싱 라인에 연결된 제1 센싱 유닛과, 상기 제2 센싱 라인에 연결된 제2 센싱 유닛과, 상기 제3 센싱 라인에 연결된 제3 센싱 유닛을 포함하고, 상기 제1 내지 제3 센싱 유닛 각각은 전류 적분기, 전류 비교기 중 어느 하 나로 구현된다.
Wherein the sensing unit includes a first sensing unit coupled to the first sensing line, a second sensing unit coupled to the second sensing line, and a third sensing unit coupled to the third sensing line, Each of the three sensing units is implemented as either a current integrator or a current comparator.

본 발명은 센싱 라인 공유 구조를 채택하여 센싱 라인의 개수를 절반으로 줄이되, R,G,B 중 제1 컬러에 대해서는 종래와 같이 기수 프레임과 우수 프레임에 나누어 절반씩 센싱하지만, 나머지 제2 및 제3 컬러에 대해서는 한 프레임(제2 컬러는 기수 프레임에 그리고, 제3 컬러는 우수 프레임) 동안에 센싱을 완료함으로써, 종래 대비 템포럴 노이즈가 발생될 확률을 크게 줄일 수 있다.
In the present invention, the sensing line sharing structure is adopted to reduce the number of sensing lines by half, and the first color of R, G, and B is half-divided into halftone frames and halftone frames, By completing the sensing during one frame (three colors are the odd frame and the third color is the odd frame) for three colors, the probability of occurrence of the temporal noise compared to the prior art can be greatly reduced.

도 1은 1 수평 표시라인에 배치된 화소들의 일 예를 보여주는 도면.
도 2는 종래 유기발광 표시장치의 센싱 라인 공유구조에서 기수 및 우수 프레임 동안 센싱되는 각 컬러별 화소 개수를 보여주는 도면.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 4 및 도 5는 본 발명의 실시예에 따른 화소들의 접속 구성을 보여주는 도면들.
도 6은 표시패널의 데이터 라인들에 연결되는 데이터전압 생성부와, 표시패널의 센싱 라인들에 연결되는 센싱부를 보여주는 도면.
도 7은 1 수평 표시라인에 배치된 화소들의 센싱에 필요한 제1 스캔신호와 제2 스캔신호의 파형을 보여주는 도면.
도 8a는 기수 프레임에서 1 수평 표시라인에 배치된 화소들의 동작을 보여주는 도면.
도 8b는 우수 프레임에서 1 수평 표시라인에 배치된 화소들의 동작을 보여주는 도면.
도 9는 본 발명에 따른 유기발광 표시장치의 센싱 라인 공유구조에서 기수 및 우수 프레임 동안 센싱되는 각 컬러별 화소 개수를 보여주는 도면.1 is a view showing an example of pixels arranged in one horizontal display line;
2 is a diagram showing the number of pixels per color sensed during odd and even frames in a sensing line shared structure of a conventional OLED display.
3 is a view illustrating an organic light emitting display according to an embodiment of the present invention.
4 and 5 are views showing a connection configuration of pixels according to an embodiment of the present invention.
6 illustrates a data voltage generating unit connected to data lines of a display panel and a sensing unit connected to sensing lines of the display panel.
FIG. 7 is a view showing waveforms of a first scan signal and a second scan signal necessary for sensing pixels arranged in one horizontal display line; FIG.
8A is a diagram showing the operation of pixels arranged in one horizontal display line in a radix frame;
8B is a diagram showing the operation of pixels arranged in one horizontal display line in an even frame.
9 is a view showing the number of pixels per color sensed during odd and even frames in the sensing line sharing structure of the organic light emitting diode display according to the present invention.

이하, 도 3 내지 도 9를 참조하여 본 발명의 실시예에 대해 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to FIGS. 3 to 9. FIG.

도 3은 본 발명의 실시예에 따른 유기발광 표시장치를 보여준다. 도 4 및 도 5는 본 발명의 실시예에 따른 화소들의 접속 구성을 보여준다. 도 6은 표시패널의 데이터 라인들에 연결되는 데이터전압 생성부와, 표시패널의 센싱 라인들에 연결되는 센싱부를 보여준다. 그리고, 도 7은 1 수평 표시라인에 배치된 화소들의 센싱에 필요한 제1 스캔신호와 제2 스캔신호의 파형을 보여준다.FIG. 3 illustrates an organic light emitting display according to an embodiment of the present invention. 4 and 5 show connection structures of pixels according to an embodiment of the present invention. 6 shows a data voltage generating unit connected to the data lines of the display panel and a sensing unit connected to the sensing lines of the display panel. 7 shows waveforms of a first scan signal and a second scan signal necessary for sensing pixels arranged in one horizontal display line.

도 1 내지 도 7을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 드라이버(12), 및 게이트 드라이버(13)를 구비한다. 1 to 7, an OLED display according to an embodiment of the present invention includes a display panel 10, a timing controller 11, a data driver 12, and a gate driver 13.

표시패널(10)에는 다수의 데이터 라인들 및 센싱 라인들(14A,14B)과, 다수의 게이트 라인들(15)이 교차되고, 이 교차영역마다 화소들(P)이 매트릭스 형태로 배치된다. A plurality of data lines and sensing lines 14A and 14B and a plurality of gate lines 15 are intersected with each other in the display panel 10 and the pixels P are arranged in a matrix form in each intersection area.

화소들(P)은 다수의 화소 그룹들을 포함하며, 각 화소 그룹은 도 4와 같은 접속 구성을 갖는다. 도 4와 같이 각 화소 그룹은 6개의 화소들(P) 즉, 제1 R 화소(PR1)와 제2 R 화소(PR2)로 이루어진 2개의 R 화소들, 제1 G 화소(PG1)와 제2 G 화소(PG2)로 이루어진 2개의 G 화소들, 제1 B 화소(PB1)와 제2 B 화소(PB2)로 이루어진 2개의 B 화소들을 포함할 수 있다. 각 화소 그룹의 구동을 위해, 6개의 데이터 라인들(14A1~14A6), 3개의 센싱 라인들(14B1,14B2,14B3), 2개의 게이트 라인들(15A,15B)이 표시패널(10)에 할당될 수 있다. 도 4와 같은 일 화소 그룹에서, 제1 R 화소(PR1)와 제1 G 화소(PG1)는 서로 이웃하여 제1 센싱 라인(14B1)을 공유하고, 제1 B 화소(PB1)와 제2 R 화소(PR2)는 서로 이웃하여 제2 센싱 라인(14B2)을 공유하며, 제2 G 화소(PG2)와 제2 B 화소(PB2)는 서로 이웃하여 제3 센싱 라인(14B3)을 공유한다. 이러한 센싱 라인 공유 구조에 의해, 센싱 라인들(14B)의 개수는 센싱 라인 비공유 구조에 비해 절반으로 줄어들기 때문에 표시패널(10)의 개구율 확보와 공정의 간소화가 용이 해진다. 그리고, 센싱 라인 공유 구조에 의해, 데이터 드라이버(12)의 센싱 채널의 개수도 센싱 라인 비공유 구조에 비해 절반으로 줄어들기 때문에 데이터 드라이버(12)의 사이즈를 줄이기가 용이 해진다.The pixels P include a plurality of pixel groups, and each pixel group has a connection configuration as shown in FIG. As shown in FIG. 4, each pixel group includes six R pixels, that is, two R pixels including a first R pixel PR1 and a second R pixel PR2, a first G pixel PG1, Two G pixels composed of a G pixel PG2, and two B pixels composed of a first B pixel PB1 and a second B pixel PB2. Six data lines 14A1 to 14A6, three sensing lines 14B1, 14B2 and 14B3 and two gate lines 15A and 15B are assigned to the display panel 10 for driving each pixel group . In the one pixel group as shown in FIG. 4, the first R pixel PR1 and the first G pixel PG1 are adjacent to each other and share the first sensing line 14B1, and the first B pixel PB1 and the second R pixel The pixels PR2 share the second sensing line 14B2 adjacent to each other and the second G pixel PG2 and the second B pixel PB2 neighbor to each other and share the third sensing line 14B3. With this sensing line sharing structure, the number of sensing lines 14B is reduced to half compared with the non-shared sensing line structure, so that it is easy to secure the aperture ratio of the display panel 10 and to simplify the process. Since the number of sensing channels of the data driver 12 is also reduced by half compared with the non-shared sensing line structure, the size of the data driver 12 can be easily reduced by the sensing line sharing structure.

화소(P) 각각은 도시하지 않은 전원생성부로부터 고전위 전원전압(EVDD)과 저전위 전원전압(EVSS)을 공급받는다. 본 발명의 화소(P)는 외부 보상을 위해 OLED, 구동 TFT(DT), 하나의 기입 스위치(SW)와 하나의 센싱 스위치(SC), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)를 구성하는 TFT들은 P 타입으로 구현되거나 또는, N 타입으로 구현될 수 있다. 또한, 각 화소(P)를 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.Each of the pixels P is supplied with a high potential power supply voltage EVDD and a low potential power supply potential EVSS from a power supply not shown. The pixel P of the present invention may include an OLED, a driver TFT DT, a write switch SW, a sensing switch SC, and a storage capacitor Cst for external compensation. The TFTs constituting each pixel P may be implemented as P type or N type. In addition, the semiconductor layer of the TFTs constituting each pixel P may include amorphous silicon, polysilicon, or an oxide.

제1 및 제2 R 화소(PR1,PR2)와 제1 및 제2 G 화소(PG1,PG2)와 제1 및 제2 B 화소(PB1,PB2) 각각은, 도 5와 같이 게이트전극이 제1 노드(N1)에 접속되고 드레인전극이 고전위 전원전압(EVDD)의 입력단에 접속되며 소스전극이 제2 노드(N2)에 접속된 구동 TFT(DT)와, 제2 노드(N2)에 애노드전극이 접속되고 저전위 전원전압(EVSS)의 입력단에 캐소드전극이 접속된 OLED와, 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 스토리지 커패시터(Cst)를 포함할 수 있다. 여기서, 제1 및 제2 R 화소(PR1,PR2) 각각에 포함된 OLED는 R OLED이고, 제1 및 제2 G 화소(PG1,PG2) 각각에 포함된 OLED는 G OLED이며, 제1 및 제2 B 화소(PB1,PB2) 각각에 포함된 OLED는 B OLED이다.Each of the first and second R pixels PR1 and PR2 and the first and second G pixels PG1 and PG2 and the first and second B pixels PB1 and PB2 has a gate electrode A driving TFT DT connected to the node N1 and having a drain electrode connected to the input terminal of the high potential power supply voltage EVDD and a source electrode connected to the second node N2, And a storage capacitor Cst connected between the first node N1 and the second node N2. The storage capacitor Cst is connected between the first node N1 and the second node N2. The OLED has a cathode electrode connected to the input terminal of the low potential power supply voltage EVSS. Here, the OLED included in each of the first and second R pixels PR1 and PR2 is R OLED, the OLED included in each of the first and second G pixels PG1 and PG2 is a G OLED, The OLED included in each of the two B pixels PB1 and PB2 is a B OLED.

화소(P) 각각은 화상 구현을 위한 노멀 구동시와, 센싱값 획득을 위한 센싱 구동시에 서로 다르게 동작할 수 있다. 센싱 구동은 노멀 구동이 시작되기 이전의 소정 시간 동안 수행되거나 또는, 노멀 구동 중의 수직 블랭크 기간들에서 수행될 수 있다. 또한, 센싱 구동은 노멀 구동이 완료되고 난 이후의 소정 시간 동안 수행될 수도 있다.Each of the pixels P may operate differently at the time of normal driving for image implementation and at the sensing operation for sensing value acquisition. The sensing drive may be performed for a predetermined time before the normal drive is started, or may be performed in the vertical blank periods during the normal drive. Also, the sensing drive may be performed for a predetermined time after the normal drive is completed.

노멀 구동은 타이밍 콘트롤러(11)의 제어하에 데이터 드라이버(12)와 게이트 드라이버(13)의 일 동작으로 이루어질 수 있다. 센싱 구동은 타이밍 콘트롤러(11)의 제어하에 데이터 드라이버(12)와 게이트 드라이버(13)의 다른 동작으로 이루어질 수 있다. 센싱 결과를 기반으로 편차 보상을 위한 보상 데이터를 도출하는 동작과, 보상 데이터를 이용하여 디지털 비디오 데이터를 변조하는 동작은 타이밍 콘트롤러(11)에서 수행된다.The normal driving can be performed by one operation of the data driver 12 and the gate driver 13 under the control of the timing controller 11. [ The sensing operation may be performed by different operations of the data driver 12 and the gate driver 13 under the control of the timing controller 11. [ The operation of deriving the compensation data for the deviation compensation based on the sensing result and the operation of modulating the digital video data using the compensation data are performed in the timing controller 11. [

데이터 드라이버(12)는 도 6과 같이 데이터전압 생성부(121)와, 센싱부(122)를 포함한다.The data driver 12 includes a data voltage generating unit 121 and a sensing unit 122 as shown in FIG.

데이터전압 생성부(121)는 도 6과 같이 데이터 라인들(14A1~14A6)에 연결된 다수의 디지털-아날로그 컨버터(이하, DAC)들을 포함한다. DAC는 노멀 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 디지털 비디오 데이터(RGB)를 화상 구현용 데이터전압으로 변환하여 데이터 라인들(14A)에 공급한다. DAC는 센싱 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터타이밍 제어신호(DDC)에 따라 센싱용 데이터전압을 생성하여 데이터 라인들(14A)에 공급한다. The data voltage generating unit 121 includes a plurality of digital-to-analog converters (hereinafter referred to as DACs) connected to the data lines 14A1 to 14A6 as shown in FIG. The DAC converts the digital video data RGB into an image data voltage for image implementation in accordance with a data timing control signal DDC applied from the timing controller 11 during normal driving and supplies the data voltage to the data lines 14A. The DAC generates a sensing data voltage in accordance with a data timing control signal (DDC) applied from the timing controller 11 during sensing driving and supplies the sensing data voltage to the data lines 14A.

구체적으로, 도 6의 DAC는 센싱 구동시, 제1 R 화소(PR1)에 입력될 제1 R 데이터전압을 생성하여 제1 데이터 라인(14A1)에 공급하고, 제1 G 화소(PG1)에 입력될 제1 G 데이터전압을 생성하여 제2 데이터 라인(14A2)에 공급하고, 제1 B 화소(PB1)에 입력될 제1 B 데이터전압을 생성하여 제3 데이터 라인(14A3)에 공급하고, 제2 R 화소(PR2)에 입력될 제2 R 데이터전압을 생성하여 제4 데이터 라인(14A4)에 공급하고, 제2 G 화소(PG2)에 입력될 제2 G 데이터전압을 생성하여 제5 데이터 라인(14A5)에 공급하며, 제2 B 화소(PB2)에 입력될 제2 B 데이터전압을 생성하여 제6 데이터 라인(14A6)에 공급한다.Specifically, the DAC of FIG. 6 generates and supplies a first R data voltage to be input to the first R pixel PR1 to the first data line 14A1 during sensing driving, And generates and supplies a first B data voltage to be input to the first B pixel PB1 to the third data line 14A3, A second R data voltage to be input to the second R pixel PR2 is generated and supplied to the fourth data line 14A4 to generate a second G data voltage to be input to the second G pixel PG2, And supplies the generated second B data voltage to the sixth data line 14A6 to be input to the second B pixel PB2.

센싱부(122)는 도 6과 같이 센싱 채널들을 통해 센싱 라인들(14B1,14B2,14B3)들에 연결된 다수의 센싱 유닛들(SU#1~#3), 센싱 유닛들(SU#1~#3)의 출력단에 공통 연결되어 아날로그 센싱값을 디지털 처리하는 아날로그-디지털 컨버터(이하,ADC)를 포함한다.The sensing unit 122 includes a plurality of sensing units SU # 1 to SU # 3 connected to the sensing lines 14B1, 14B2 and 14B3 through sensing channels as shown in FIG. 6, sensing units SU # And an analog-to-digital converter (hereinafter referred to as an ADC) that is commonly connected to the output terminal of the analog-to-digital converter 3 to digitally process the analog sensing value.

센싱 유닛들(SU#1~#3)은 화소들(PR1~PB2)의 OLED 애노드전극에 걸리는 전압을 센싱한다. The sensing units SU # 1 to SU # 3 sense a voltage applied to the OLED anode electrodes of the pixels PR1 to PB2.

센싱 유닛들(SU#1~#3) 각각은 본원 출원인에 의해 기출원된 출원번호 제10-2013-0141334호(2013/11/20)에 제시된 센싱 커패시터와 샘플링 스위치를 포함하여 전압 센싱 구조로 구현될 수 있다. Each of the sensing units SU # 1 to SU # 3 includes a sensing capacitor and a sampling switch shown in Application No. 10-2013-0141334 (2013/11/20) filed by the applicant of the present application and has a voltage sensing structure Can be implemented.

센싱 유닛들(SU#1~#3) 각각은 본원 출원인에 의해 기출원된 대한민국 특허출원 제10-2014-0086901호에 제시된 전류 적분기 또는 전류 비교기를 포함하여 전류 센싱 구조로 구현될 수도 있다. 이러한 전류 센싱 구조에서는 센싱 대상 화소의 OLED에 구동전류가 흐를 때 그 OLED의 기생 커패시터에 축적되는 전하량을 센싱 유닛을 통해 전압으로 변환하기 때문에, 저전류 및 고속 센싱이 가능하여 센싱 시간을 줄이고 센싱의 정확도를 높이기 용이하다.Each of the sensing units SU # 1 to SU # 3 may be implemented with a current sensing structure including a current integrator or a current comparator shown in Korean Patent Application No. 10-2014-0086901, which is proposed by the present applicant. In this current sensing structure, when the driving current flows to the OLED of the pixel to be sensed, the amount of charge accumulated in the parasitic capacitor of the OLED is converted into a voltage through the sensing unit. Therefore, low current and high speed sensing are possible, It is easy to increase accuracy.

센싱 유닛들(SU#1~#3)은 템포럴 노이즈가 최소화되도록 하기 위해, 기수 프레임에서 각 화소 그룹 내의 모든 G 화소들(PG)과 일부 B 화소들(PB)에 대한 센싱을 완료하고,우수 프레임에서 각 화소 그룹 내의 모든 R 화소들(PR)과 나머지 B 화소들(PB)에 대한 센싱을 완료한다. 구체적으로, 센싱 유닛들(SU#1~#3)은 기수 프레임에서 도 6의 제1 스캔신호(SCAN1)에 따라 각 화소 그룹 내의 제1 G 화소(PG1), 제1 B 화소(PB1), 및 제2 G 화소(PG2) 각각의 OLED 애노드전극에 걸리는 전압을 센싱하고, 우수 프레임에서 도 6의 제2 스캔신호(SCAN2)에 따라 제1 R 화소(PR1), 제2 R 화소(PR2), 및 제2 B 화소(PB2) 각각의 OLED 애노드전극에 걸리는 전압을 센싱한다.The sensing units SU # 1 to SU # 3 complete the sensing for all the G pixels PG and some B pixels PB in each pixel group in the odd frame so as to minimize the temporal noise, The sensing for all the R pixels PR and the remaining B pixels PB in each pixel group in the good frame is completed. Specifically, the sensing units SU # 1 to SU # 3 generate the first G pixel PG1, the first B pixel PB1, and the first B pixel PB1 in each pixel group according to the first scan signal SCAN1 of FIG. The first R pixel PR1 and the second R pixel PR2 in accordance with the second scan signal SCAN2 of FIG. 6 in the odd frame, , And the second B pixel (PB2), respectively.

종래에는 R,G,B 각각의 단색 컬러 기준으로 한 프레임에 절반씩만 센싱하였는데 반해, 본 발명은 R,G,B 중 2가지 컬러에 대해서는 한 프레임 동안에 센싱을 완료함으로써, 종래 대비 템포럴 노이즈가 발생될 확률을 크게 줄인다. Conventionally, only half of each frame is sensed based on the monochromatic color of each of R, G, and B. On the other hand, according to the present invention, sensing is performed in one frame for two colors of R, G, and B so that temporal noise The probability of occurrence is greatly reduced.

게이트 드라이버(13)는 노멀 구동시 게이트 제어신호(GDC)를 기반으로 화상 표시용 스캔신호를 생성한 후, 프로그레시브 스캔(Proressive Scan) 방식으로 게이트 라인들(15)에 공급한다. 게이트 드라이버(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 센싱용 스캔신호를 생성한 후, 인터레이스 스캔(Interlaced Scan) 방식으로 게이트 라인들(15)에 공급한다. 인터레이스 스캔 방식이란 기수 프레임에서 기수 스캔신호들을 이용하여 기수 게이트라인들을 순차 구동시키고, 우수 프레임에서 우수 스캔신호들을 이용하여 우수 게이트라인들을 순차 구동시키는 스캔 방식을 지시한다.The gate driver 13 generates a scan signal for displaying an image based on the gate control signal GDC during normal driving and supplies the scan signal to the gate lines 15 in a progressive scan manner. The gate driver 13 generates a sensing scan signal based on the gate control signal GDC during the sensing operation and supplies the sensing signal to the gate lines 15 in an interlaced scan manner. The interlace scan scheme refers to a scan scheme that sequentially drives odd gate lines by using odd scan signals in an odd frame and successively drives outli gate lines using even scan signals in an odd frame.

인터레이스 스캔 방식에 따라, 게이트 드라이버(13)는 도 7과 같이 제1 스캔신호(SCAN1)를 기수 프레임의 일부 기간(T1)에서만 온 레벨로 출력하고, 제2 스캔신호(SCAN2)를 우수 프레임의 일부 기간(T2)에서만 온 레벨로 출력한다.According to the interlace scan method, the gate driver 13 outputs the first scan signal SCAN1 at the ON level only in the partial period T1 of the odd frame as shown in FIG. 7, and outputs the second scan signal SCAN2 as the And outputs it to the ON level only in a certain period (T2).

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성한다. 타이밍 콘트롤러(11)는 미리 설정된 타이밍에 맞추어 노멀 구동과 센싱 구동을 제어하되, 각 구동에 맞게 데이터 제어신호(DDC)와 게이트 제어신호(GDC)를 생성한다. 아울러, 타이밍 콘트롤러(11)는 센싱 구동시 센싱 유닛들(SU#1~#3)의 동작을 적절히 제어할 수 있다.The timing controller 11 controls the operation timing of the data driver 12 based on timing signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a dot clock signal DCLK and a data enable signal DE And a gate control signal GDC for controlling the operation timing of the gate driver 13. The gate control signal GDC for controlling the operation timing of the gate driver 13 is generated based on the data control signal DDC. The timing controller 11 controls the normal driving and the sensing driving in accordance with the preset timing, and generates the data control signal DDC and the gate control signal GDC for each driving. In addition, the timing controller 11 can appropriately control the operation of the sensing units SU # 1 to SU # 3 during sensing operation.

타이밍 콘트롤러(11)는 센싱 구동시 센싱용 데이터전압에 대응되는 디지털 데이터를 데이터 드라이버(12)에 전송할 수 있다. 타이밍 콘트롤러(11)는 센싱 구동시 데이터 드라이버(12)로부터 전송되는 디지털 센싱값(SD)을 기반으로 각 화소(P)의 OLED 열화를 검출하고, 화소들(P) 간 열화 편차 보상할 수 있는 보상 데이터를 메모리에 저장할 수 있다. 타이밍 콘트롤러(11)는 노멀 구동시 메모리에 저장된 보상 데이터를 참조로 화상 구현을 위한 디지털 비디오 데이터(RGB)를 변조한 후 데이터 드라이버(12)에 전송할 수 있다.The timing controller 11 can transmit the digital data corresponding to the sensing data voltage to the data driver 12 during the sensing operation. The timing controller 11 detects the OLED deterioration of each pixel P based on the digital sensing value SD transmitted from the data driver 12 during the sensing operation, The compensation data can be stored in memory. The timing controller 11 may modulate digital video data (RGB) for image implementation with reference to the compensation data stored in the memory during normal driving, and then transmit the digital video data (RGB) to the data driver 12.

도 8a는 기수 프레임에서 1 수평 표시라인에 배치된 화소들의 동작을 보여준다. 도 8b는 우수 프레임에서 1 수평 표시라인에 배치된 화소들의 동작을 보여준다. 그리고, 도 9는 본 발명에 따른 유기발광 표시장치의 센싱 라인 공유구조에서 기수 및 우수 프레임 동안 센싱되는 각 컬러별 화소 개수를 보여준다.8A shows the operation of pixels arranged in one horizontal display line in a radix frame. 8B shows the operation of the pixels arranged in one horizontal display line in the even frame. 9 shows the number of pixels per color sensed during odd and even frames in the sensing line sharing structure of the OLED display according to the present invention.

도 8a 및 도 8b를 참조하여 템포럴 노이즈를 줄이기 위한 화소 그룹의 구체적 접속 구성과 동작을 설명하면 다음과 같다. The specific connection configuration and operation of the pixel group for reducing the temporal noise will be described with reference to FIGS. 8A and 8B.

제1 R 화소(PR1)는, 전술한 R OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제1 기입 스위치(SW1)와 제1 센싱 스위치(SC1)를 더 포함한다. 제1 기입 스위치(SW1)는 제1 스캔신호(SCAN1)에 따라 제1 데이터 라인(14A1)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제1 센싱 스위치(SC1)는 제2 스캔신호(SCAN2)에 따라 자신의 제2 노드(N2)와 제1 센싱 라인(14B1)을 전기적으로 연결한다.The first R pixel PR1 further includes a first write switch SW1 and a first sensing switch SC1 in addition to the above-described R OLED, the driving TFT DT and the storage capacitor Cst. The first write switch SW1 electrically connects the first data line 14A1 and the first node N1 of the first data line 14A1 according to the first scan signal SCAN1, And electrically connects its second node N2 and the first sensing line 14B1 according to the signal SCAN2.

제1 G 화소(PG1)는, 전술한 G OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제2 기입 스위치(SW2)와 제2 센싱 스위치(SC2)를 더 포함한다. 제2 기입 스위치(SW2)는 제2 스캔신호(SCAN2)에 따라 제2 데이터 라인(14A2)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제2 센싱 스위치(SC2)는 제1 스캔신호(SCAN1)에 따라 자신의 제2 노드(N2)와 제1 센싱 라인(14B1)을 전기적으로 연결한다.The first G pixel PG1 further includes a second write switch SW2 and a second sensing switch SC2 in addition to the G OLED, the driving TFT DT and the storage capacitor Cst described above. The second write switch SW2 electrically connects the second data line 14A2 and its first node N1 in accordance with the second scan signal SCAN2 and the second sensing switch SC2 electrically connects the first scan And electrically connects the second node N2 with the first sensing line 14B1 according to the signal SCAN1.

제1 B 화소(PB1)는, 전술한 B OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제3 기입 스위치(SW3)와 제3 센싱 스위치(SC3)를 더 포함한다. 제3 기입 스위치(SW3)는 제2 스캔신호(SCAN2)에 따라 제3 데이터 라인(14A3)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제3 센싱 스위치(SC3)는 제1 스캔신호(SCAN1)에 따라 자신의 제2 노드(N2)와 제2 센싱 라인(14B2)을 전기적으로 연결한다.The first B pixel PB1 further includes a third write switch SW3 and a third sense switch SC3 in addition to the B OLED, the drive TFT DT and the storage capacitor Cst described above. The third write switch SW3 electrically connects the third data line 14A3 and the first node N1 thereof according to the second scan signal SCAN2, And electrically connects its second node N2 and the second sensing line 14B2 according to the signal SCAN1.

제2 R 화소(PR2)는, 전술한 R OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제4 기입 스위치(SW4)와 제4 센싱 스위치(SC4)를 더 포함한다. 제4 기입 스위치(SW4)는 제1 스캔신호(SCAN1)에 따라 제4 데이터 라인(14A4)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제4 센싱 스위치(SC4)는 제2 스캔신호(SCAN2)에 따라 자신의 제2 노드(N2)와 제2 센싱 라인(14B2)을 전기적으로 연결한다.The second R pixel PR2 further includes a fourth write switch SW4 and a fourth sense switch SC4 in addition to the above-described R OLED, the drive TFT DT and the storage capacitor Cst. The fourth write switch SW4 electrically connects the fourth data line 14A4 and its first node N1 in accordance with the first scan signal SCAN1, And electrically connects its second node N2 and the second sensing line 14B2 according to the signal SCAN2.

제2 G 화소(PG2)는, 전술한 G OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제5 기입 스위치(SW5)와 제5 센싱 스위치(SC5)를 더 포함한다. 제5 기입 스위치(SW5)는 제2 스캔신호(SCAN2)에 따라 제5 데이터 라인(14A5)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제5 센싱 스위치(SC5)는 제1 스캔신호(SCAN1)에 따라 자신의 제2 노드(N2)와 제3 센싱 라인(14B3)을 전기적으로 연결한다.The second G pixel PG2 further includes a fifth write switch SW5 and a fifth sense switch SC5 in addition to the G OLED, the drive TFT DT and the storage capacitor Cst described above. The fifth write switch SW5 electrically connects the fifth data line 14A5 and its first node N1 in accordance with the second scan signal SCAN2 and the fifth sensing switch SC5 electrically connects the first scan And electrically connects its second node N2 and the third sensing line 14B3 according to the signal SCAN1.

제2 B 화소(PB2)는, 전술한 B OLED, 구동 TFT(DT), 스토리지 커패시터(Cst) 외에, 제6 기입 스위치(SW6)와 제6 센싱 스위치(SC6)를 더 포함한다. 제6 기입 스위치(SW6)는 제1 스캔신호(SCAN1)에 따라 제6 데이터 라인(14A6)과 자신의 제1 노드(N1)를 전기적으로 연결하고, 제6 센싱 스위치(SC6)는 제2 스캔신호(SCAN2)에 따라 자신의 제2 노드(N2)와 제3 센싱 라인(14B3)을 전기적으로 연결한다.The second B pixel PB2 further includes a sixth write switch SW6 and a sixth sense switch SC6 in addition to the B OLED, the drive TFT DT and the storage capacitor Cst described above. The sixth write switch SW6 electrically connects the sixth data line 14A6 and the first node N1 thereof according to the first scan signal SCAN1, And electrically connects its second node N2 and the third sensing line 14B3 according to the signal SCAN2.

도 8a와 같이 기수 프레임의 일부 기간(T1) 동안 온 레벨의 제1 스캔신호(SCAN1)에 의해, 제1, 제4, 제6 기입 스위치(SW1,SW4,SW6)가 턴 온 되고, 제2, 제3, 제5 센싱 스위치(SC2,SC3,SC5)가 턴 온 된다. 그에 따라 제1 R 화소(PR1), 제2 R 화소(PR2), 및 제2 B 화소(PB2)에는 각각 제1, 제4, 제6 데이터라인(14A1,14A4,14A6)을 통해 센싱용 데이터전압이 인가된다. 그리고, 제1 G 화소(PG1), 제1 B 화소(PB1), 및 제2 G 화소(PG2)로부터의 센싱 정보가 각각 제1, 제2, 제3 센싱 라인(14B1,14B2,14B3)으로 출력된다.The first, fourth, and sixth write switches SW1, SW4, and SW6 are turned on by the first scan signal SCAN1 of the ON level during the partial period T1 of the odd frame as shown in FIG. 8A, , And the third and fifth sensing switches SC2, SC3, and SC5 are turned on. Accordingly, the first R pixel PR1, the second R pixel PR2, and the second B pixel PB2 receive data for sensing through the first, fourth, and sixth data lines 14A1, 14A4, and 14A6, Voltage is applied. The sensing information from the first G pixel PG1, the first B pixel PB1, and the second G pixel PG2 is applied to the first, second and third sensing lines 14B1, 14B2 and 14B3 .

도 8b와 같이 우수 프레임의 일부 기간(T2) 동안 온 레벨의 제2 스캔신호(SCAN2)에 의해, 제2, 제3, 제5 기입 스위치(SW2,SW3,SW5)가 턴 온 되고, 제1, 제4, 제6 센싱 스위치(SC1,SC4,SC6)가 턴 온 된다. 그에 따라 제1 G 화소(PG1), 제1 B 화소(PB1), 및 제2 G 화소(PG2)에는 각각 제2, 제3, 제5 데이터라인(14A2,14A3,14A5)을 통해 센싱용 데이터전압이 인가된다. 그리고, 제1 R 화소(PR1), 제2 R 화소(PR2), 및 제2 B 화소(PB2)로부터의 센싱 정보가 각각 제1, 제2, 제3 센싱 라인(14B1,14B2,14B3)으로 출력된다.The second, third, and fifth write switches SW2, SW3, and SW5 are turned on by the second scan signal SCAN2 of the ON level during a partial period T2 of the odd frame as shown in FIG. 8B, , The fourth and sixth sensing switches SC1, SC4 and SC6 are turned on. Accordingly, the first G pixel PG1, the first B pixel PB1, and the second G pixel PG2 receive data for sensing via the second, third, and fifth data lines 14A2, 14A3, and 14A5, Voltage is applied. The sensing information from the first R pixel PR1, the second R pixel PR2 and the second B pixel PB2 is applied to the first, second and third sensing lines 14B1, 14B2 and 14B3 .

1 수평 표시라인(1HL)에 K(K는 자연수) 개의 R 화소(PR), K 개의 G 화소(PG) 및 K 개의 B 화소(PB)가 구비된 경우, 본 발명은 상기와 같은 접속 구성 및 동작을 통해, 도 9와 같이 기수 프레임에서 K 개의 G 화소(PG)를 모두 센싱함과 아울러 K/2 개의 일부 B 화소(PB)를 센싱하고, 우수 프레임에서 K 개의 R 화소(PR)를 모두 센싱함과 아울러 K/2 개의 나머지 B 화소(PB)를 센싱한다. 여기서, R,G,B는 서로 바뀔 수 있다. 이렇게 본 발명은 R,G,B 중 제1 컬러에 대해서는 종래와 같이 기수 프레임과 우수 프레임에 나누어 절반씩 센싱하지만, 나머지 제2 및 제3 컬러에 대해서는 한 프레임(제2 컬러는 기수 프레임에 그리고, 제3 컬러는 우수 프레임) 동안에 센싱을 완료함으로써, 종래 대비 템포럴 노이즈가 발생될 확률을 크게 줄인다.
When one horizontal display line 1HL is provided with K (K is a natural number) R pixels PR, K G pixels PG and K B pixels PB, 9, all of the K G pixels PG are sensed in the odd number frame and the K / 2 partial B pixels PB are sensed, and all of the K R pixels PR in the odd frame are all detected And K / 2 remaining B pixels PB are sensed. Here, R, G, and B can be mutually changed. In the present invention, the first color of R, G, and B is divided into halftone and halftone frames in the conventional manner, while the second and third colors are divided into one frame (the second color is in the odd frame and , And the third color is an excellent frame), thereby greatly reducing the probability of occurrence of temporal noise compared to the prior art.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 드라이버 13 : 게이트 드라이버
14A : 데이터라인 14B : 센싱 라인
15A,15B : 게이트라인10: Display panel 11: Timing controller
12: Data driver 13: Gate driver
14A: Data line 14B: Sensing line
15A, 15B: gate line

Claims

Wherein each pixel group includes a first R pixel and a first G pixel that are adjacent to each other and share a first sensing line, a first B pixel sharing a second sensing line and a second B pixel sharing a second sensing line, R pixels, a display panel including a second G pixel and a second B pixel which are adjacent to each other and share a third sensing line;
A gate driver sequentially outputting the first scan signal and the second scan signal; And
A first B pixel, and a second G pixel according to the first scan signal, and controls the voltage applied to the first R pixel, the second B pixel, and the second G pixel according to the second scan signal, And a sensing unit for sensing a voltage applied to the OLED anode electrodes of the second R pixel and the second B pixel, respectively.

The method according to claim 1,
The gate driver includes:
Outputting the first scan signal at an on level only in a part of the odd frame,
And outputs the second scan signal at an ON level only in a partial period of the odd frame.

The method according to claim 1,
Wherein the data driver further comprises a data voltage generator,
Wherein the data voltage generator comprises:
A first R data voltage to be input to the first R pixel is generated and supplied to the first data line, a first G data voltage to be input to the first G pixel is generated and supplied to the second data line, And supplies the generated first R data voltage to the third data line and generates and supplies the second R data voltage to be input to the second R pixel to the fourth data line, 2 G data voltage to the fifth data line, and generates and supplies a second B data voltage to be input to the second B pixel to the sixth data line.

The method of claim 3,
Each of the first and second R pixels, the first and second G pixels, and the first and second B pixels,
A driver TFT having a gate electrode connected to a first node, a drain electrode connected to an input terminal of a high potential power supply voltage and a source electrode connected to a second node, an anode electrode connected to the second node, An OLED to which a cathode electrode is connected, and a storage capacitor connected between the first node and the second node.

5. The method of claim 4,
The first R pixel includes a first write switch electrically connecting the first data line and a first node of the first data line according to the first scan signal, Further comprising: a first sensing switch for electrically connecting the first sensing line;
Wherein the first G pixel includes a second write switch electrically connecting the second data line and a first node of the first data line according to the second scan signal, Further comprising: a second sensing switch for electrically connecting the first sensing line;
The first B pixel includes a third write switch for electrically connecting the third data line and the first node of the first B pixel in accordance with the second scan signal, Further comprising: a third sensing switch for electrically connecting the second sensing line;
The second R pixel may include a fourth write switch electrically connecting the fourth data line and the first node thereof in accordance with the first scan signal, And a fourth sensing switch for electrically connecting the second sensing line;
The second G pixel may include a fifth write switch electrically connecting the fifth data line and the first node thereof according to the second scan signal, And a fifth sensing switch for electrically connecting the third sensing line;
The second B pixel includes a sixth write switch electrically connecting the sixth data line and the first node thereof according to the first scan signal, And a sixth sensing switch for electrically connecting the third sensing line to the second sensing line.

The method according to claim 1,
The sensing unit includes:
A second sensing unit coupled to the first sensing line, a second sensing unit coupled to the second sensing line, and a third sensing unit coupled to the third sensing line;
Wherein each of the first to third sensing units is implemented by any one of a current integrator and a current comparator.