KR20160081340A - 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치 - Google Patents

감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치 Download PDF

Info

Publication number
KR20160081340A
KR20160081340A KR1020140195020A KR20140195020A KR20160081340A KR 20160081340 A KR20160081340 A KR 20160081340A KR 1020140195020 A KR1020140195020 A KR 1020140195020A KR 20140195020 A KR20140195020 A KR 20140195020A KR 20160081340 A KR20160081340 A KR 20160081340A
Authority
KR
South Korea
Prior art keywords
attenuation
attenuation value
value
path
fet
Prior art date
Application number
KR1020140195020A
Other languages
English (en)
Inventor
정진철
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140195020A priority Critical patent/KR20160081340A/ko
Priority to US14/948,957 priority patent/US20160191018A1/en
Publication of KR20160081340A publication Critical patent/KR20160081340A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0054—Attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/017—Amplitude, gain or attenuation

Landscapes

  • Networks Using Active Elements (AREA)
  • Attenuators (AREA)

Abstract

본 발명의 실시예에 따른 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치는 직렬연결되는 복수개의 디지털 감쇠기; 및 상기 복수개의 디지털 감쇠기의 출력값이 입력되면 감쇠값을 미세 튜닝하는 통합 감쇠기를 포함할 수 있다.

Description

감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치{Apparatus for attenuation using fine tunning function}
본 발명은 디지털 감쇠장치에 관한 것으로, 보다 상세하게는 미세 튜닝이 가능한 디지털 감쇠장치에 관한 것이다.
최근의 안테나 시스템은 단순/수동 안테나에서 복잡/능동 안테나로 변화되고 있다. 따라서 능동 위상배열 안테나시스템에 대한 요구가 급격히 증가하고 있다. 능동 위상배열 안테나는 안테나 내에 신호의 크기와 위상을 디지털적으로 제어할 수 있는 RF 부품이 필요하다. 이처럼 신호의 크기를 디지털적으로 제어할 수 있는 부품이 디지털 감쇠장치이다.
디지털 감쇠장치는 각 비트에 해당하는 디지털 감쇠장치들을 직렬로 복수 접속하여 필요한 감쇠값을 구현할 수 있다. 각 섹션을 디지털적으로 조합함으로써 여러 가지 감쇠값을 얻을 수 있기 때문에 디지털 방식 가변 감쇠장치라고 불린다.
그런데 시스템 운용 시 감쇠값의 미세 튜닝을 위해 최소 감쇠값 이하의 값들을 필요로 하는 경우가 있는데, 이러한 디지털 감쇠장치는 아날로그 감쇠장치와 달리 최소 감쇠값 이하의 값을 구현할 수 없다는 단점을 가진다.
특허공개번호 KR 2011-0068595호
본 발명의 실시예는 디지털 감쇠장치에 아날로그 감쇠기능을 통합적으로 구현한 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치를 제공하고자 한다.
본 발명의 실시예에 따른 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치는 직렬연결되는 복수개의 디지털 감쇠기; 및 상기 복수개의 디지털 감쇠기의 출력값이 입력되면 감쇠값을 미세 튜닝하는 통합 감쇠기를 포함할 수 있다.
또한, 상기 복수개의 디지털 감쇠기는 서로 다른 감쇠값을 가질 수 있다.
또한, 상기 복수개의 디지털 감쇠기는, 제 1 감쇠값을 가지는 제 1 디지털 감쇠기; 상기 제 1 감쇠값보다 큰 제 2 감쇠값을 가지는 제 2 디지털 감쇠기; 및 상기 제 2 감쇠값보다 큰 제 3 감쇠값을 가지는 제 3 디지털 감쇠기를 포함할 수 있다.
또한, 상기 통합 감쇠기는, 입력단에 연결되어 기준경로 또는 감쇠경로를 선택하는 제 1 스위치부; 출력단에 연결되어 상기 기준경로 또는 감쇠경로로부터의 출력을 선택하는 제 2 스위치부; 상기 감쇠경로에 구비되어 입력신호를 저항값만큼 감쇠시키는 저항부; 상기 기준경로가 선택되면 제어전압에 의해 가변되는 오프상태 가변 저항부; 및 상기 감쇠경로가 선택되면 제어전압에 의해 가변되는 온상태 가변 저항부를 포함할 수 있다.
또한, 상기 오프상태 가변 저항부는, 상기 제 1 스위치부 및 상기 제 2 스위치부에 의해 상기 기준경로가 선택되면, 게이트에 인가되는 제어전압에 의해 채널 저항이 가변되는 FET(Field Effect Transistor); 소자; 및 상기 FET 소자에 제어전압을 인가하는 전압소스를 포함할 수 있다.
또한, 상기 오프상태 가변 저항부는, 상기 FET 소자의 게이트에 연결되어 상기 게이트에 인가되는 전압을 안정화시키는 안정화부를 더 포함할 수 있다.
또한, 상기 FET 소자는 상기 기준경로에 연결되는 드레인; 접지전압단에 연결되는 소스; 상기 안정화부에 연결되는 게이트를 포함할 수 있다.
또한, 상기 온상태 가변 저항부는, 상기 제 1 스위치부 및 상기 제 2 스위치부에 의해 상기 감쇠경로가 선택되면, 게이트에 인가되는 제어전압에 의해 채널저항이 가변되는 FET 소자; 및 상기 FET 소자에 제어전압을 인가하는 전압소스를 포함할 수 있다.
또한, 상기 온상태 가변 저항부는, 상기 FET 소자의 게이트에 연결되어 상기 게이트에 인가되는 전압을 안정화시키는 안정화부를 더 포함할 수 있다.
또한, 상기 FET 소자는, 상기 감쇠경로에 연결되는 드레인; 접지전압단에 연결되는 소스; 상기 안정화부에 연결되는 게이트를 포함할 수 있다.
또한, 상기 저항부는, 고정된 저항값을 가지며 입력단과 출력단 사이에 구비되는 제 1 저항; 고정된 저항값을 가지며 상기 제 1 저항과 직렬연결되는 제 2 저항; 및 상기 제 1 저항과 상기 제 2 저항 사이에 T 형으로 연결되는 제 3 저항을 포함할 수 있다.
또한, 상기 온 상태 가변저항부는 상기 제 3 저항과 병렬연결할 수 있다.
또한, 상기 제 1 스위치부는, 드레인이 상기 입력단에 연결되고 소스가 상기 기준경로에 연결되는 제 1 FET(Field Effect Transistor)소자; 드레인이 상기 제 1 FET소자와 공통으로 상기 입력단에 연결되고 소스가 상기 감쇠경로에 연결되는 제 2 FET소자를 포함할 수 있다.
또한, 상기 제 2 스위치부는, 드레인이 상기 기준경로에 연결되고 소스가 상기 출력단에 연결되는 제 3 FET소자; 드레인이 상기 감쇠경로와 연결되고 소스가 상기 출력단에 연결되는 제 4 FET소자를 포함할 수 있다.
또한, 상기 제 1 FET소자와 상기 제 3 FET소자가 턴온되면 입력신호가 상기 기준경로로 인가되고 상기 제 2 FET소자와 상기 제 4 FET소자가 턴온되면 상기 입력신호가 상기 감쇠경로로 인가될 수 있다.
본 기술은 디지털 감쇠장치에 아날로그 감쇠기능을 추가하여 디지털 감쇠 장치의 제어의 용이성 및 정확성과 아날로그 감쇠 장치의 미세 튜닝 기능을 모두 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 4비트 디지털 감쇠 장치의 구성도이다.
도 2는 도 1의 미세 튜닝 기능을 가지는 통합 8dB 감쇠기의 세부 구성도이다.
도 3은 도 1의 통합 감쇠기의 세부 회로도이다.
도 4는 본 발명의 실시예에 따른 통합 감쇠기의 온오프시 미세 튜닝 시물레이션 결과를 나타내는 그래프이다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
본 발명에서는 디지털 감쇠장치에 아날로그 감쇠기능을 결합한 통합 감쇠 장치구조를 제공한다. 이러한 통합 구조는 디지털 감쇠장치의 장점인 제어의 용의성과 정확성의 장점과 아날로그 감쇠 장치의 감쇠값 미세 튜닝 장점을 모두 구현할 수 있다. 이를 위해, 본 발명에서는 미세 튜닝을 위해서는 FET(Field Effect Transistor)의 게이트 전압에 일정전압 이상을 인가하여 아날로그 감쇠장치로서 구동하고, 디지털 감쇠장치로 구동할 때는 FET의 게이트에 매우 낮은 음전압(예: -2 V)을 인가하여 아날로그 감쇠장치의 기능을 제거한다.
이하, 도 1 내지 도 4를 참조하여, 본 발명의 실시예들을 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 4비트 디지털 감쇠 장치(10)의 구성도이다. 본 발명에서는 4비트 디지털 감쇠 장치를 예시로 개시하고 있으나, 6비트, 8비트 등 다양한 복수 비트로 구현이 가능하다. 또한, 복수개의 디지털 감쇠기가 직렬로 연결되었을 경우, 마지막 비트의 가장 큰 감쇠값을 가지는 디지털 감쇠기에 아날로그 튜닝 기능을 가지도록 설계할 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 4비트 디지털 감쇠 장치는 1 dB 감쇠값을 가지는 디지털 감쇠기(100), 2 dB 감쇠값을 가지는 디지털 감쇠기(200), 4 dB 감쇠값을 가지는 디지털 감쇠기(300), 8 dB 감쇠값을 가지는 통합 감쇠기(400)를 구비한다.
디지털 감쇠기(100)는 입력신호를 1dB 만큼 감쇠시키고, 디지털 감쇠기(200)는 신호를 2 dB 만큼 감쇠시키며, 디지털 감쇠기(300)는 입력신호를 4 dB 만큼 감쇠시키는 통상의 디지털 감쇠기이다.
통합 감쇠기(400)는 디지털 감쇠기능과 아날로그 감쇠기능을 결합하여 감쇠값의 미세 튜닝이 가능한 통합 감쇠기이다.
이러한 구성을 갖는 본 발명의 실시예에 따른 4비트 디지털 감쇠 장치는 3 개의 디지털 감쇠기(100, 200, 300)와 하나의 통합 감쇠기(400) 각각의 온오프 조합을 통해 디지털 감쇠 장치의 입력(101)과 출력(102)에 사이에서 0 ~ 15 dB(1 dB 스텝씩)의 총 16 가지의 감쇠 특성의 만들 수 있다.
통상의 디지털 감쇠기는 각 스텝 사이의 미세 감쇠값을 만들 수 없으나, 아날로그 감쇠기는 각 스텝 사이의 미세 감쇠값을 만들 수 있는 특징을 가진다.
예를 들어, 1, 2, 4, 8 dB의 감쇠값을 갖는 4개의 디지털 감쇠기로 구성하면, 이 4 가지 값을 조합함으로써 1~15 dB까지 1 dB 스텝으로 가변이 가능하다. 예를 들어 3 dB를 구현하려면 1 dB와 2 dB 감쇠기만 온 시키면 1 + 2 = 3 dB의 감쇠장치를 구현할 수 있다. 또한 각 섹션을 모두 조합한 합계가 총 감쇠값이 되기 때문에, 여러 감쇠장치를 조합하여 높은 감쇠값을 구현할 수 있다.
본 발명에서는 복수개의 디지털 감쇠기(100, 200, 300)와 그 마지막단에 통합 감쇠기(400)를 구비하여 미세 튜닝이 가능하도록 한다. 즉, 본 발명에서는 통합 감쇠기(400)를 통해 아날로그 미세 튜닝 기능을 수행하여 각 스텝 사이의 값을 아날로그 방식으로 원하는 감쇠값을 만들 수 있도록 한다.
도 2는 도 1의 미세 튜닝 기능을 가지는 통합 감쇠기(400)의 세부 구성도이고, 도 3은 통합 감쇠기(400)의 세부 회로도이다.
이하 도 2 및 도 3을 참조하여 본 발명에 따른 통합 감쇠기(400)의 세부 구성 및 동작을 구체적으로 설명하기로 한다.
도 2를 참조하면, 통합 감쇠기(400)는 스위치부(410, 420), 저항 R1, R2, R3 온상태 가변저항부(430), 오프상태 가변저항부(440)를 포함한다.
통합 감쇠기(400)는 입력단(201)과 출력단(202) 사이에 두 개의 경로 즉, 감쇠경로(450), 기준경로(460)를 구비한다. 감쇠경로(450)는 출력단(201)과 출력단(202) 사이에 감쇠값을 결정하는 저항 R1, R2, R3과 가변저항인 온상태 가변저항부(430)를 배치하고 기준경로(460)는 고정저항 없이 가변저항인 오프상태 가변저항부(440)를 구비한 선로로 배치된다. 이때, 감쇠값은 기준경로(460)의 삽입손실에 대한 감쇠경로(450)의 삽입손실의 비에 의해 결정된다. 두 경로(450, 460)의 입력단(201)과 출력단(202)에 각각 하나씩의 스위치부(410, 420)가 연결되어 두 경로(450, 460) 중 하나를 결정한다.
스위치부(410)는 SPDT(Single Pole Double Thru) 스위치로서, 입력단(201)에 구비되어 입력신호 RF_IN를 감쇠경로(450)로 보낼지 기준경로(460)로 보낼지를 선택한다. 이때 도 3을 참조하면, 스위치부(410)는 입력단(201)에 드레인이 공통 연결되고 소스가 기준경로(460)와 감쇠경로(450)에 각각 연결되는 스위치 Q1과 스위치 Q3를 구비한다. 이때, 스위치 Q1 및 스위치 Q3는 FET (Field Effect Transistor)로 구성되고, 게이트 전압 VC에 의해 제어된다. 즉, 기준경로(460)를 선택하는 경우에는 스위치 Q1을 턴온시키고 스위치 Q3를 턴오프시키며, 감쇠경로(450)를 선택하는 경우에는 스위치 Q1을 턴오프시키고 스위치 Q3를 턴온시킨다. 스위치 Q3의 소스는 저항 R1의 일측에 연결된다.
스위치부(420)는 출력단(202)에 구비되어 출력신호 RF_OUT로서 감쇠경로(450)의 신호를 보낼지 기준경로(460)의 신호를 보낼지를 선택한다. 이때 도 3을 참조하면, 스위치부(420)는 출력단(202)에 소스가 공통 연결되고 드레인이 기준경로(460)와 감쇠경로(450)에 각각 연결되는 스위치 Q2과 스위치 Q4를 구비한다. 이때, 스위치 Q2 및 스위치 Q4는 FET (Field Effect Transistor)로 구성되고 게이트 전압 VC에 의해 제어된다. 즉, 기준경로(460)가 선택된 경우에는 스위치 Q2을 턴온시키고 스위치 Q4를 턴오프시키며, 감쇠경로(450)가 선택된 경우에는 스위치 Q2을 턴오프시키고 스위치 Q4를 턴온시킨다. 스위치 Q4의 드레인은 저항 R2의 일측에 연결된다.
저항 R1, R2, R3는 스위치부(410)과 스위치부(420) 사이에 T자 형태로 배치되고, 고정된 저항값을 갖는다. 저항 R3는 온상태 가변저항부(430)와 병렬로 연결된다. 본 발명에서는 저항 R1, R2이 동일한 저항값을 갖도록 한다. 이때, 감쇠경로(450)에 구비되는 저항을 직렬로 하나 또는 두개만 배치할 수도 있으나 큰 감쇠값 구현을 위해 본 발명에서는 T자형태로 구현한다.
온상태 가변저항부(430)는 통합 감쇠기(400)가 디지털 제어에 의해 온되었을 때, 제어 전압에 의해 가변된다. 통합 감쇠기(400)가 온 된 경우, 4비트 디지털 감쇠기(10)는 8 ~ 16 dB까지 1 dB step의 불연속적인 값이 아닌, 연속적인 감쇠값을 만들 수 있다. 이러한 연속적인 감쇠값은 미세튜닝에 이용된다. 이때 도 3을 참조하면, 온상태 가변저항부(430)는 FET Q6, 저항 R5, 전원전압 Vc1을 구비한다. FET Q6은 FET로서 드레인이 저항 R3의 일측에 연결되고 소스가 접지전압단에 연결되고 게이트가 저항 R5의 일측에 연결된다. 저항 R5와 전원소스 Vc1은 FET Q6의 게이트와 접지전압단 사이에 직렬연결된다. 이때 전원소스 Vc1에는 온 상태에서는 -0.9V 내지 -0.6V의 전압이 인가되고 오프 상태에서는 -2V의 전압이 인가된다. 이때, 저항 R5는 수 킬로옴(kohm)의 큰 저항값을 가지며 전원소스 Vc1의 안정적인 공급을 위해 구비된다.
오프상태 가변저항부(440)는 통합 감쇠기(400)가 디지털 제어에 의해 오프되었을 때, 제어 전압에 의해 가변된다. 통합 감쇠기(400)가 오프 된 경우, 4비트 디지털 감쇠기(10)는 0 ~ 8 dB까지 연속적인 감쇠값을 만들 수 있다. 이러한 연속적인 감쇠값은 미세튜닝에 이용된다. 이때 도 3을 참조하면, 오프상태 가변저항부(440)는 FET Q5, 저항 R4, 전원소스 Vc2를 구비한다. FET Q5는 FET로서 드레인이 기준경로(460)에 연결되고 소스가 접지전압단에 연결되며 저항 R4의 출력값에 의해 제어된다. 저항 R4은 고정 저항값이고, 전원소스 Vc2에는 오프상태에서는 -0.9V 내지 -0.6V의 전압이 인가되고 온 상태에서는 -2V의 전압이 인가된다. 이때, 저항 R4는 수 킬로옴(kohm)의 큰 저항값을 가지며 전원소스 Vc2의 안정적인 공급을 위해 구비된다.
이러한 구성을 갖는 통합 감쇠기(400)는 디지털 제어에 의해 온(ON)과 오프(OFF) 상태가 될 수 있다. 온 상태일 경우, 4비트 디지털 감쇠기(10)는 8 ~ 15dB(1 dB step) 값을 만들고, 오프 상태일 경우 0 ~ 7 dB (1 dB step)의 값을 만든다. 이에 대한 동작을 구체적으로 설명하면 아래와 같다.
스위치부(410, 420)에 의해 감쇠경로(450)와 기준 경로(460) 중 하나가 선택된다. 스위치 Q1, Q2가 턴온되고 스위치 Q3, Q4가 턴오프되면 기준경로(460)가 선택되고, 스위치 Q1, Q2가 턴오프되고 스위치 Q3, Q4가 턴온되면 감쇠경로(450)가 선택된다. 입력단(201)을 통해 입력된 입력신호 RF_IN는 스위치부(410, 420)의 동작에 따라 감쇠경로(450) 또는 기준 경로(460) 중 하나로 입력되어 출력단(202)로 출력된다. 즉, 통합 감쇠기(400)에 온 신호가 입력되면 감쇠 경로(450)가 선택되고, 오프 신호가 입력되면 기준 경로(460)가 선택된다.
통합 감쇠기(400)에 오프신호가 인가되어 기준경로(460)가 선택되면, FET Q5가 가변 저항값을 가지도록 제어된다.
즉, FET Q5, Q6은 자신의 게이트에 제어전압 Vc1, Vc2을 인가하여 연속적으로 드레인과 소스 사이의 채널 저항을 변화시킬 수 있다. 예를 들어, -0.9 ~ -0.6 V로 FET Q5 또는 FET Q6의 게이트 전압을 변화시키면 드레인과 게이트 사이의 저항이 높은 값에서 낮은 값으로 변하게 된다. 반면, FET Q5 또는 FET Q6의 게이트에 -2 V의 게이트 전압을 가할 경우, 드레인과 소스 사이의 저항은 매우 커서(거의 오픈 상태) 저항으로서의 역할을 하지 못한다.
통합 감쇠기(400)가 오프 되었을 때, 즉 기준 경로(460)가 선택되면 도 1의 4 비트 디지털 감쇠기(10)는 1dB 감쇠값을 가지는 디지털 감쇠기(100), 2dB 감쇠값을 가지는 디지털 감쇠기(200), 4 dB 감쇠값을 가지는 디지털 감쇠기(300)의 조합에 의해 0 ~ 7 dB(1 dB 스텝)로 동작하게 된다. 이때, FET Q5의 제어에 의해 통합 감쇠기(400)는 0 ~ 1 dB의 연속적인 감쇠값을 만들 수 있기 때문에, 4-비트 디지털 감쇠기(10)는 0 ~ 8 dB의 연속적인 감쇠특성을 만들 수 있다.
반면, 통합 감쇠기(400)가 온 되었을 때, 즉 감쇠경로(450)가 선택되면 도 1의 4 비트 디지털 감쇠기(10)는 1dB 감쇠값을 가지는 디지털 감쇠기(100), 2dB 감쇠값을 가지는 디지털 감쇠기(200), 4 dB 감쇠값을 가지는 디지털 감쇠기(300)의 조합에 의해 8 ~ 15 dB(1 dB 스텝)으로 동작하게 된다. 이때, FET Q6의 제어에 의해 통합 감쇠기(400)는 8 ~ 9 dB의 연속적인 감쇠값을 만들 수 있기 때문에, 4-비트 디지털 감쇠기(10)는 8 ~ 16 dB의 연속적인 감쇠특성을 만들 수 있다.
따라서, 본 발명의 아날로그 미세튜닝이 있는 통합 감쇠기(400)로 인해 4-비트 디지털 감쇠기(10)는 0 ~ 16 dB의 연속적인 감쇠 특성을 가질 수 있다.
도 4는 본 발명의 실시예에 따른 통합 감쇠기의 온오프시 미세 튜닝 시물레이션 결과를 나타내는 그래프이다.
도 4를 참조하면, 1dB 감쇠값을 가지는 디지털 감쇠기(100), 2dB 감쇠값을 가지는 디지털 감쇠기(200), 4 dB 감쇠값을 가지는 디지털 감쇠기(300)가 오프 되었을 때, 본 발명의 8 dB 감쇠값을 갖는 통합 감쇠기(400)는 온오프 시 디지털 감쇠 특성을 알 수 있다.
도 4의 A는 통합 감쇠기(400)가 오프 되었을 때, 기준경로가 선택되고, FET Q5의 게이트에 -0.9 ~ -0.6 V 전압을 가변시켜 인가하였을 때의 입력단(201)과 출력단(202) 사이의 감쇠특성을 보인다. FET Q5의 게이트 전압이 -0.9 V 이면, FET Q5의 채널 저항값이 커서 FET Q5는 저항으로서의 역할을 할 수 없다. 반면 FET Q5의 게이트 전압을 0 V 쪽으로 변화시키면 FET Q5의 채널 저항이 점점 줄어들게 되어서 기준경로(460)의 저항이 연속적으로 커지게 하는 역할을 하게 되고 이는 기준 경로의 감쇠값을 증가시킨다. 이때, 감쇠경로(450)에 있는 FET Q6 은 -2 V로 설정하여 매우 큰 채널 저항값을 가지도록 설정한다. 이에, 통합 감쇠기(400)가 오프일때 0 ~ 1 dB 감쇠 특성이 연속적으로 제어할 수 있음을 알 수 있다.
도 4의 B는 통합 감쇠기(400)가 온 되었을 때, 감쇠경로(450)가 선택되고, FET Q6의 게이트에 -0.9 ~ -0.6 V 전압을 가변시켜 인가하였을 때의 입력단(201)과 출력단(202) 사이의 감쇠특성을 나타낸다. FET Q6의 게이트 전압을 -0.9 V로 설정하면 FET Q6의 채널 저항이 매우 커서 통합 감쇠기값에 영향을 주지 않게 된다. FET Q6의 게이트 전압을 0 V쪽으로 변화시키면 FET Q6의 채널 저항이 점점 줄어들게 된다. 이 경우, T형의 저항성분 중, R3와 병렬 FET Q6의 저항이 줄어들게 된다.
따라서 저항 R1와 저항 R2와 저항 R3와 FET Q6로 구성된 T형 저항의 전체 값은 증가하게 되어 감쇠기의 감쇠값을 증가시킨다. 이때, 기준경로(460)에 있는 FET Q5은 -2 V로 설정하여 매우 큰 채널 저항값을 가지도록 설정한다. 이에, ㅌ통합 감쇠기(400)는 온 일때 8~9 dB 감쇠 특성이 연속적으로 제어할 수 있음을 알 수 있다.
이와 같이, 본 발명은 본 기술은 디지털 감쇠장치에 아날로그 감쇠기능을 추가하여 시스템에서 요구하는 미세튜닝 기능을 가지는 디지털 감쇠장치 회로를 제공한다. 이 회로에서는 디지털 감쇠장치에 사용되는 고정 저항에 병렬로 FET를 연결하므로서, 게이트 전압에 의해 FET의 채널 저항이 변하게 하여 디지털 감쇠장치의 감쇠값에 대한 미세 튜닝이 가능하도록 하였다.
이에, 본 발명의 이러한 구조는 디지털 감쇠장치의 장점인 제어의 용이성과 정확성을 가지면서 시스템에서 필요한 미세튜닝을 아날로그 기능으로 구현할 수 있다.
또한, 디지털 감쇠장치 내에 단순히 아날로그 감쇠기능을 하는 FET를 추가함으로써 통합 감쇠기(400)로 구현하여, 디지털 감쇠기와 아날로그 감쇠기를 별도로 구비하는 것에 비해 면적소모 및 비용 소모를 감소시킬 수 있다.
상술한 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (15)

  1. 직렬연결되는 복수개의 디지털 감쇠기; 및
    상기 복수개의 디지털 감쇠기의 출력값이 입력되면 감쇠값을 미세 튜닝하는 통합 감쇠기
    를 포함하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  2. 청구항 1에 있어서,
    상기 복수개의 디지털 감쇠기는 서로 다른 감쇠값을 가지는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  3. 청구항 1에 있어서,
    상기 복수개의 디지털 감쇠기는,
    제 1 감쇠값을 가지는 제 1 디지털 감쇠기;
    상기 제 1 감쇠값보다 큰 제 2 감쇠값을 가지는 제 2 디지털 감쇠기; 및
    상기 제 2 감쇠값보다 큰 제 3 감쇠값을 가지는 제 3 디지털 감쇠기
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  4. 청구항 1에 있어서,
    상기 통합 감쇠기는,
    입력단에 연결되어 기준경로 또는 감쇠경로를 선택하는 제 1 스위치부;
    출력단에 연결되어 상기 기준경로 또는 감쇠경로로부터의 출력을 선택하는 제 2 스위치부;
    상기 감쇠경로에 구비되어 입력신호를 저항값만큼 감쇠시키는 저항부;
    상기 기준경로가 선택되면 제어전압에 의해 가변되는 오프상태 가변 저항부; 및
    상기 감쇠경로가 선택되면 제어전압에 의해 가변되는 온상태 가변 저항부
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  5. 청구항 4에 있어서,
    상기 오프상태 가변 저항부는,
    상기 제 1 스위치부 및 상기 제 2 스위치부에 의해 상기 기준경로가 선택되면, 게이트에 인가되는 제어전압에 의해 채널 저항이 가변되는 FET(Field Effect Transistor);소자; 및
    상기 FET소자에 제어전압을 인가하는 전압소스
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  6. 청구항 5에 있어서,
    상기 오프상태 가변 저항부는,
    상기 FET소자의 게이트에 연결되어 상기 게이트에 인가되는 전압을 안정화시키는 안정화부
    를 더 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  7. 청구항 5에 있어서,
    상기 FET소자는
    상기 기준경로에 연결되는 드레인;
    접지전압단에 연결되는 소스;
    상기 안정화부에 연결되는 게이트
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  8. 청구항 4에 있어서,
    상기 온상태 가변 저항부는,
    상기 제 1 스위치부 및 상기 제 2 스위치부에 의해 상기 감쇠경로가 선택되면, 게이트에 인가되는 제어전압에 의해 채널저항이 가변되는 FET소자; 및
    상기 FET소자에 제어전압을 인가하는 전압소스
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  9. 청구항 8에 있어서,
    상기 온상태 가변 저항부는,
    상기 FET소자의 게이트에 연결되어 상기 게이트에 인가되는 전압을 안정화시키는 안정화부
    를 더 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  10. 청구항 8에 있어서,
    상기 FET소자는,
    상기 감쇠경로에 연결되는 드레인;
    접지전압단에 연결되는 소스;
    상기 안정화부에 연결되는 게이트
    를 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  11. 청구항 4에 있어서,
    상기 저항부는,
    고정된 저항값을 가지며 입력단과 출력단 사이에 구비되는 제 1 저항;
    고정된 저항값을 가지며 상기 제 1 저항과 직렬연결되는 제 2 저항; 및
    상기 제 1 저항과 상기 제 2 저항 사이에 T 형으로 연결되는 제 3 저항
    을 포함하는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  12. 청구항 11에 있어서,
    상기 온 상태 가변저항부는 상기 제 3 저항과 병렬연결되는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  13. 청구항 4에 있어서,
    상기 제 1 스위치부는,
    드레인이 상기 입력단에 연결되고 소스가 상기 기준경로에 연결되는 제 1 FET(Field Effect Transistor)소자; 및
    드레인이 상기 제 1 FET소자와 공통으로 상기 입력단에 연결되고 소스가 상기 감쇠경로에 연결되는 제 2 FET소자
    를 포함하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  14. 청구항 13에 있어서,
    상기 제 2 스위치부는,
    드레인이 상기 기준경로에 연결되고 소스가 상기 출력단에 연결되는 제 3 FET소자; 및
    드레인이 상기 감쇠경로와 연결되고 소스가 상기 출력단에 연결되는 제 4 FET소자
    를 포함하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.
  15. 청구항 14에 있어서,
    상기 제 1 FET소자와 상기 제 3 FET소자가 턴온되면 입력신호가 상기 기준경로로 인가되고 상기 제 2 FET소자와 상기 제 4FET소자가 턴온되면 상기 입력신호가 상기 감쇠경로로 인가되는 것을 특징으로 하는 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치.


KR1020140195020A 2014-12-31 2014-12-31 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치 KR20160081340A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140195020A KR20160081340A (ko) 2014-12-31 2014-12-31 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치
US14/948,957 US20160191018A1 (en) 2014-12-31 2015-11-23 Apparatus for attenuation using fine tuning function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195020A KR20160081340A (ko) 2014-12-31 2014-12-31 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치

Publications (1)

Publication Number Publication Date
KR20160081340A true KR20160081340A (ko) 2016-07-08

Family

ID=56165486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195020A KR20160081340A (ko) 2014-12-31 2014-12-31 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치

Country Status (2)

Country Link
US (1) US20160191018A1 (ko)
KR (1) KR20160081340A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210023307A (ko) * 2019-08-22 2021-03-04 (주)케이에스티테크놀로지 신호의 평탄도 조절 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672425A (zh) * 2018-12-19 2019-04-23 佛山臻智微芯科技有限公司 一种可调的数控衰减器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110068595A (ko) 2009-12-16 2011-06-22 한국전자통신연구원 고정밀 저위상변동 디지털 감쇠기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345123A (en) * 1993-07-07 1994-09-06 Motorola, Inc. Attenuator circuit operating with single point control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110068595A (ko) 2009-12-16 2011-06-22 한국전자통신연구원 고정밀 저위상변동 디지털 감쇠기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210023307A (ko) * 2019-08-22 2021-03-04 (주)케이에스티테크놀로지 신호의 평탄도 조절 시스템 및 방법

Also Published As

Publication number Publication date
US20160191018A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US7659770B2 (en) High frequency switching circuit
US10050587B2 (en) Power amplifier circuit and semiconductor integrated circuit
US20060033574A1 (en) High linearity programmable gain amplifier using switch
KR100656333B1 (ko) 자동 스위칭 기능을 갖는 전력증폭기
US9966913B2 (en) Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division
US20090015336A1 (en) Segmented power amplifier
JP2007259112A (ja) 高周波スイッチ回路および半導体装置
US7786822B2 (en) Four-state digital attenuator having two-bit control interface
US8896343B2 (en) Adjustable impedance circuit and impedance setting method for providing differential-mode impedance matching and common-mode impedance matching
WO1999056389A1 (fr) Amplificateur
KR20160081340A (ko) 감쇠값의 미세 튜닝이 가능한 디지털 감쇠장치
JP5011312B2 (ja) 高電力スイッチングのための方法及びシステム
KR20220054000A (ko) 소형 디지털 감쇠기
WO2012139665A1 (en) Variable gain amplifier
US11677392B2 (en) Bias networks for DC or extended low frequency capable fast stacked switches
US10418973B2 (en) DC control circuit for controlling resistance of a RF transistor
KR20140067381A (ko) 고주파 스위치
US11088668B2 (en) LNA with controlled phase bypass
KR102634278B1 (ko) 저잡음 증폭기
US7852967B2 (en) Automatic power output control circuit
US11616477B2 (en) Selectively switchable wideband RF summer
KR20080079735A (ko) 가변 이득 증폭기
KR101881106B1 (ko) 파이형 감쇠기
KR101539909B1 (ko) 고주파 스위치
CN114421901A (zh) 一种利用放大器电路替代开关的装置及方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid