KR20160080873A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20160080873A
KR20160080873A KR1020140192575A KR20140192575A KR20160080873A KR 20160080873 A KR20160080873 A KR 20160080873A KR 1020140192575 A KR1020140192575 A KR 1020140192575A KR 20140192575 A KR20140192575 A KR 20140192575A KR 20160080873 A KR20160080873 A KR 20160080873A
Authority
KR
South Korea
Prior art keywords
lower substrate
liquid crystal
crystal display
display device
circuit patterns
Prior art date
Application number
KR1020140192575A
Other languages
English (en)
Other versions
KR102248877B1 (ko
Inventor
고성곤
여구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140192575A priority Critical patent/KR102248877B1/ko
Publication of KR20160080873A publication Critical patent/KR20160080873A/ko
Application granted granted Critical
Publication of KR102248877B1 publication Critical patent/KR102248877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 서로 대향하여 합착되며 화상표시부와 베젤부가 정의된 하부기판 및 상부기판과, 상기 하부기판에 구비된 박막 트랜지스터 및 컬러필터와, 상기 컬러필터의 상부에 구비되고, 상기 박막 트랜지스터와 접촉하는 화소전극과, 상기 하부기판의 베젤부에 구비된 복수 개의 회로패턴 및, 상기 베젤부의 회로패턴들 사이에 구비된 더미패턴을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 블랙 매트릭스 또는 블랙 컬럼 스페이서 없이도 외곽 베젤부의 시감을 개선할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛의 투과되는 특성 또한 달라진다.
액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대향하도록 배치하고, 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
이러한 일반적인 액정표시장치의 경우, 하부기판에는 박막 트랜지스터를 형성하고, 상부 기판에는 블랙 매트릭스(Black Matrix)와 컬러필터(Color Filter)를 형성하며, 상기 하부기판과 상부기판의 패턴면을 마주보게 합착하여 그 사이에 액정을 주입함으로써 액정 화면을 구현하게 된다.
그리고, 상부기판의 배면에는 ITO(Indium Tin Oxide)를 형성하고, 기구부와 접지부(Ground line)를 형성하여 패널의 정전기 경로(ESD Path)로 활용한다.
더욱이, 상기 상부기판에 형성된 블랙 매트릭스를 이용하여 패널 외곽부의 베젤부(BA)를 형성한다.
그러나, 이와 같은 일반적인 액정표시장치의 경우, 블랙 매트릭스 사용시에 블랙 매트릭스를 형성하기 위한 별도의 마스크 및 재료가 추가로 필요하기 때문에 제조 공정이 복잡해져서 생산 효율이 저하되는 문제가 있었다.
이와 같은 문제점이 있는 블랙 매트릭스를 대체하기 위해 블랙 컬럼 스페이서(Black Column Spacer)를 사용하는 COT(Color filter on Transistor) 구조의 액정표시장치가 제안되었다. 이때, COT(Color filter on Transistor) 구조의 액정표시장치는 컬러필러(Color Filter)를 상부기판 대신에 하부기판에 형성하는 액정표시장치를 의미한다.
그러나, 이와 같이 블랙 컬럼 스페이서를 사용하는 COT(Color filter on Transistor) 구조의 액정표시장치의 경우에, 추가적인 컬럼 스페이서(CS; Column Spacer)를 형성하기 위해 별도의 마스크 공정이 필요하였다.
이러한 별도의 마스크 공정이 요구되는 블랙 컬럼 스페이서를 사용하지 않은 기존의 COT 구조의 액정표시장치에 대해 도 1 내지 3을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 액정표시장치의 개략적인 평면도로서, 패널 외곽에 구비된 베젤부에 대해 개략적으로 도시한 도면이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 COT 구조의 액정표시장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 액정표시장치의 패널 외곽의 베젤부의 구동 회로패턴들을 개략적으로 도시한 평면도이다.
종래기술에 따른 액정표시장치(10)는, 도 1 및 2에 도시된 바와 같이, 화상표시부(AA)와 이 화상표시부(AA)의 외곽부에 구비된 베젤부(BA)를 포함한다.
종래기술에 따른 액정표시장치(10)는, 도 2에 도시된 바와 같이, 박막 트랜지스터 어레이부 및 컬러필터가 형성된 하부기판(11)과, 블랙패턴 및 공통전극(미도시)이 형성된 상부기판(41)을 합착하여 구성된다.
이에 대해 상세히 설명하면, 상기 하부기판(11)의 표시부(AA)의 스위칭영역(미도시)에는 게이트 전극(13)과 반도체층(17)과 소스전극(19) 및 드레인 전극(21)을 포함한 박막 트랜지스터(T)가 형성되고, 표시부(AA)의 화소영역(미도시)에는 컬러필터(25)와, 드레인 전극(21)과 접촉하는 화소전극(31)이 형성된다.
상기 하부기판(11) 위에는 박막 트랜지스터(T)와 화소영역(미도시)의 일부에 대응하여 각각 컬럼 스페이서(35)가 형성된다.
상기 컬럼 스페이서(35)를 포함한 하부기판(11) 위에는 하부 배향막(미도시)이 형성된다.
그리고, 상기 하부기판(11)의 베젤부(BA)에는 GIP 구동회로에 사용되는 회로패턴(33)들이 형성된다.
한편, 상기 상부기판(41) 중 상기 박막 트랜지스터(T)와 게이트 배선(미도시) 및 데이터 배선(미도시)에 대응되는 영역에는 블랙 매트릭스(미도시)가 형성된다.
그리고, 상기 상부기판(41)의 전면에는 투명한 공통전극(미도시)이 형성되고, 상기 공통전극(미도시) 위에는 박막 트랜지스터(T)와 화소영역(미도시)의 일부에 대응하여 컬럼 스페이서(35)가 형성된다.
상기 컬럼 스페이서(35)가 형성된 상부기판(41) 전면에는 상부 배향막(미도시)이 형성된다.
더욱이, 상기 하부기판(11)과 상부기판(41) 사이에는 액정층(미도시)이 개재되어 있으며, 상기 하부기판(11)과 상부기판(41) 사이의 테두리부에는 씰패턴(51)이 형성되어 상기 액정층(미도시)을 밀봉하게 된다.
이와 같이, 종래기술에 따른 COT 구조의 액정표시장치의 경우, 기존에 사용되었던 블랙 컬럼 스페이서를 사용하지 않기 때문에 별도로 신규 재료가 추가되는 문제는 해결되었으나, 패널의 외곽부에 위치하는 베젤부(BA)에 위치하는 회로패턴들이 관찰자의 육안으로 관찰됨으로써 베젤부의 시감 문제가 발생하게 된다.
본 발명의 목적은 블랙 매트릭스(Black Matrix) 또는 블랙 컬럼 스페이서 (Black Column Spacer) 없이도 패널 외곽 베젤부(BA)의 시감을 개선할 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 서로 대향하여 합착되며 화상표시부와 베젤부가 정의된 하부기판 및 상부기판과, 상기 하부기판에 구비된 박막 트랜지스터 및 컬러필터와, 상기 컬러필터의 상부에 구비되고, 상기 박막 트랜지스터와 접촉하는 화소전극과, 상기 하부기판의 베젤부에 구비된 복수 개의 회로패턴 및, 상기 베젤부의 회로패턴들 사이에 구비된 더미패턴을 포함하는 액정표시장치를 제공할 수 있다.
이러한 액정표시장치에 있어서, 상기 더미패턴은 화소전극과 동일 물질층으로 구성될 수 있다.
이러한 액정표시장치에 있어서, 상기 더미패턴은 하부기판의 회로패턴들과 독립적으로 분리될 수 있다.
이러한 액정표시장치에 있어서, 상기 회로패턴들이 구비되지 않은 베젤부의 다른 지역의 전면에 더미패턴이 추가로 형성될 수 있다.
다른 측면에서, 본 발명은 화상표시부와 베젤부가 정의된 하부기판 및 상부기판을 제공하는 단계와, 상기 하부기판에 박막 트랜지스터 및 컬러필터를 형성하는 단계와, 상기 컬러필터의 상부에 평탄화막을 형성하는 단계와, 상기 평탄화막 상에 상기 박막 트랜지스터와 접촉하는 화소전극을 형성하는 단계와, 상기 베젤부에 대응하는 평탄화막 상에 복수 개의 회로패턴을 형성함과 동시에 상기 회로패턴들 사이의 평탄화막 상에 더미패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공할 수 있다.
이러한 액정표시장치 제조방법에 있어서, 상기 더미패턴은 화소전극과 동일 물질층으로 구성될 수 있다.
이러한 액정표시장치 제조방법에 있어서, 상기 더미패턴은 하부기판의 베젤부 중 회로패턴이 형성되지 않은 지역의 전면에 추가로 형성될 수 있다.
이러한 액정표시장치 제조방법에 있어서, 상기 더미패턴은 하부기판의 회로패턴들과 독립적으로 분리될 수 있다.
본 발명에 따른 액정표시장치 및 그 제조방법은 블랙 매트릭스 및 블랙 컬럼 스페이서 없이 패널 외곽의 베젤부에 구비된 회로패턴들 사이에 더미패턴을 형성하고, 회로패턴들이 형성되지 않은 베젤부의 다른 영역의 전면에 더미패턴을 추가로 형성해 줌으로써, 패널 외곽의 베젤부의 시감을 개선할 수 있다.
도 1은 종래기술에 따른 액정표시장치의 개략적인 평면도로서, 패널 외곽에 구비된 베젤부에 대해 개략적으로 도시한 도면이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 COT 구조의 액정표시장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 액정표시장치의 패널 외곽의 베젤부의 구동 회로패턴들을 개략적으로 도시한 평면도이다.
도 4는 본 발명의 일 실시 예에 따른 액정표시장치의 개략적인 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 액정표시장치의 패널 외곽의 베젤부의 구동 회로패턴들 및 더미패턴을 개략적으로 도시한 평면도이다.
도 6a 내지 6h는 본 발명의 일 실시 예에 따른 액정표시장치의 제조 공정 단면도들이다.
도 7은 본 발명의 다른 실시 예에 따른 액정표시장치의 개략적인 단면도이다.
도 8은 본 발명의 다른 실시 예에 따른 액정표시장치의 패널 외곽의 베젤부 전면에 구비된 더미패턴을 개략적으로 도시한 평면도이다.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
본 발명의 일 실시 예에 따른 액정표시장치에 대해 도 4, 5를 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 일 실시 예에 따른 액정표시장치의 개략적인 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 액정표시장치의 패널 외곽의 베젤부의 구동 회로패턴들 및 더미패턴을 개략적으로 도시한 평면도이다.
본 발명의 일 실시 예에 따른 COT 구조의 액정표시장치(100)는, 도 4 및 5에 도시된 바와 같이, 화상이 구현되는 화상표시부(AA)와, 화상표시부(AA)의 외곽 테두리부에 위치하는 베젤부(BA)로 구분된다.
상기 화상표시부(AA)의 외곽에 위치하는 베젤부(BA)에는 하부기판(101)과 상부기판(141)을 합착시키는 씰패턴(151)이 구비되어 있다. 그리고, 상기 베젤부(BA)에 해당하는 하부기판(101)에는 GIP 구동 회로패턴(127)들이 구비되어 있으며, 상기 회로패턴(127)들 사이에는 더미패턴(129)이 구비되어 있다.
이를 보다 구체적으로 설명하면, 본 발명의 일 실시 예에 따른 COT 구조의 액정표시장치(100)는, 도 4에 도시된 바와 같이, 박막 트랜지스터 어레이 (thin film transistor array) 및 컬러필터 어레이(color filter array)가 형성된 하부기판 (101)과, 상기 하부기판(101)과 대응하여 배치되는 상부기판(141) 및, 이들 기판 (101, 141)이 균일한 셀갭(cell gap)이 유지되도록 합착되며 상기 하부기판 (101)과 상부기판(141) 사이의 셀갭에 형성되는 액정층(미도시)을 포함한다.
화상표시부(AA)와 베젤부(BA)가 정의된 하부기판(101) 상에는 일측 방향으로 게이트 배선(미도시) 및 이 게이트 배선으로부터 연장된 게이트 전극(103)이 형성되어 있다.
그리고, 게이트 전극(103) 및 게이트 배선(미도시)을 포함한 하부기판(101) 전면에는 게이트 절연막(105)이 형성되어 있다.
상기 게이트 전극(103) 위의 게이트 절연막(105) 상에는 반도체층(107)과 함께, 서로 분리된 오믹 콘택층(108)이 적층되어 있다.
상기 반도체층(107) 및 오믹 콘택층(108) 위에는 서로 분리된 소스전극 (113a) 및 드레인 전극(113b)이 형성되어 있다. 이때, 상기 소스전극(113a)으로부터 데이터 배선(미도시)이 연장되어 있으며, 이 데이터 배선(미도시)은 상기 게이트 배선(미도시)과 교차되는 타측 방향으로 형성되어 있다.
상기 게이트 전극(103)과, 반도체층(107)과, 소스전극(113a) 및 드레인 전극 (113b)은 박막 트랜지스터(T)를 이룬다.
그리고, 상기 소스전극(113a) 및 드레인 전극(113b)을 포함한 하부기판(101) 전면에는 보호막(115)이 형성되어 있다.
상기 화상표시부(AA)의 화소영역(미도시)에 해당하는 상기 하부기판(101) 위에는 적색(Red), 녹색(Green) 및 청색(Blue) 컬러필터(117R, 117G, 미도시)들로 구성된 컬러필터(117)가 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green) 및 청색 (Blue) 컬러필터(117R, 117G, 미도시)들의 경계지역에 해당하는 하부기판(101) 위에는 블랙 매트릭스(미도시)가 형성되거나, 또는 상기 적색(Red), 녹색 (Green) 및 청색(Blue) 컬러필터(117R, 117G, 미도시)들 간에 오버랩되는 부위가 블랙 매트릭스 기능, 즉 광을 차단시켜 주는 역할을 할 수도 있다.
그리고, 상기 컬러필터(117)을 포함한 보호막(115) 전면에는 평탄화막(121)이 형성되어 있다. 이때, 상기 평탄화막(121)은 하부기판(101)의 표면을 평탄화시키는 역할을 한다.
더욱이, 상기 평탄화막(121)과 칼라필터(117) 및 보호막(115)에는 박막 트랜지스터(T)의 드레인 전극(113b) 일부를 노출시키는 드레인 콘택홀(미도시, 도 6e의 123 참조)이 형성되어 있다.
그리고, 상기 드레인 콘택홀(123)을 포함한 평탄화막(121) 상에는 상기 드레인 전극(115)과 전기적으로 접촉되는 화소전극(125)이 형성되어 있다. 이때, 상기 화소전극(125)은 화상표시부(AA)의 화소영역(미도시)마다 형성된다.
더욱이, 도 5에 도시된 바와 같이, 상기 베젤부(BA)에 대응하는 하부기판 (101)의 평탄화막(121) 상에는 GIP 구동 회로패턴들(127)이 이격되어 형성되어 있으며, 상기 회로패턴들(127) 사이의 평탄화막(121) 상에는 더미패턴(129)이 형성되어 있다. 이때, 상기 더미패턴 (129)은 상기 회로패턴들(127)과 독립적으로 분리 형성되어 있다. 그리고, 상기 회로패턴들(127)과 더미패턴들(129)은 상기 화소전극 (125)과 동일 물질층으로 구성되어 있다.
상기 평탄화막(121) 상에는 상기 하부기판(101)과 상부기판(141)이 일정한 셀갭(Cell gap)을 유지할 수 있도록 컬럼 스페이서(131)이 형성되어 있다. 이때, 상기 컬럼 스페이서(131)는 화상표시부(AA) 내의 박막 트랜지스터(T), 게이트 배선 (미도시) 또는 데이터 배선(미도시)과 오버랩되는 위치에 형성될 수 있다, 그리고, 상기 컬럼 스페이서(131)는 베젤부(BA)에 위치하는 평탄화막(121) 상에 형성될 수 있다.
그리고, 상기 컬럼 스페이서(131) 및 화소전극(125)을 포함한 하부기판(101) 상의 노출된 표면 상에는 하부 배향막(미도시)이 형성될 수 있다.
한편, 상기 하부기판(101) 상에는 일정한 셀갭을 가지고 상부기판(141)이 배치되어 있으며, 이들 기판(101, 141)의 외곽 테두리부를 따라 씰패턴(151)이 형성됨으로써 상기 하부기판(101)과 상부기판(141)이 합착되어 있다. 이때, 상기 상부기판(141) 전면에는 공통전극(미도시) 및 상부 배향막(미도시)이 형성될 수 있다. 그리고, 상기 공통전극(미도시)은 액정 구동 모드에 따라 상부기판(141) 또는 하부기판(101)에 선택적으로 형성될 수도 있다.
그리고, 상기 컬럼 스페이서(131)에 의해 일정한 셀갭이 유지되는 하부기판 (101)과 상부기판(141) 사이에는 액정층(미도시)이 형성되어 있다.
이와 같이, 본 발명의 일 실시 예에 따른 액정표시장치는 블랙 매트릭스 및 블랙 컬럼 스페이서 없이 패널 외곽의 베젤부에 구비된 회로패턴들 사이에 더미패턴을 회로패턴들과 분리되게 형성해 줌으로써, 패널 외곽의 베젤부로부터의 시감을 개선할 수 있다.
이러한 구성으로 이루어지는 본 발명의 일 실시 예에 따른 액정표시장치 제조방법에 대해 도 6a 내지 6h를 참조하여 설명하면 다음과 같다.
도 6a 내지 6h는 본 발명의 일 실시 예에 따른 액정표시장치의 제조 공정 단면도들이다.
먼저 화상표시부(AA)와 베젤부(BA)가 정의된 투명한 하부기판(101) 상에 스퍼터링 증착법 등의 증착방법을 통해 게이트 금속층(미도시)을 형성한다. 이때, 상기 게이트 금속층(미도시)으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등으로 이루어진 단일층 또는 이중층 구조가 사용될 수 있다.
다음으로, 도 6a에 도시된 바와 같이, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 상기 게이트 금속층(미도시)을 패터닝함으로써, 게이트 배선(미도시)과, 이 게이트 배선으로부터 연장된 게이트 전극(103)을 형성한다. 이때, 상기 게이트 배선 형성시에 공통배선(미도시), 공통배선으로부터의 기준 전압을 공급받는 공통전극(미도시) 등의 패턴들을 형성할 수도 있다. 그리고, 상기 공통전극 (미도시)은 액정 구동 모드, 예를 들어 TN 모드의 경우에 상부기판(131) 상에 형성할 수도 있다.
이후에, 상기 패턴들이 형성된 하부기판(101) 위에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(105)을 형성한다. 이때, 상기 게이트 절연막(105)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질을 이용할 수 있다.
다음으로, 상기 게이트 절연막(105) 위에 비정질 실리콘층(미도시) 및 n+ 비정질 실리콘층(미도시)을 순차적으로 형성한다.
이후에, 도 6b에 도시된 바와 같이, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 상기 n+ 비정질 실리콘층(미도시) 및 비정질 실리콘층(미도시)을 패터닝 함으로써, 반도체층(107) 및 오믹콘택층(108)을 형성한다.
다음으로, 도 6c에 도시된 바와 같이, 상기 오믹 콘택층(108) 및 반도체층 (107)을 포함한 하부기판(101) 전면에 소스/드레인 금속층(미도시)을 형성한 후, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 상기 소스/드레인 금속층(미도시)을 패터닝함으로써, 상기 게이트 배선(미도시)과 교차되는 데이트배선(미도시)과, 서로 분리된 소스전극(113a) 및 드레인 전극(113b)을 형성한다. 이때, 상기 소스/드레인 금속층(미도시)으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등을 이용한다. 따라서, 상기 게이트 전극(103)과, 반도체층(107)과, 소스전극(113a) 및 드레인 전극(113b)은 박막 트랜지스터(T)를 이룬다.
이후에, 상기 소스전극(113a) 및 드레인 전극(113b)을 포함한 게이트 절연막 (105) 위에 PECVD 등의 증착방법으로 보호막(115)을 형성한다. 이때, 상기 보호막 (115)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질을 이용할 수 있다.
다음으로, 도 6d에 도시된 바와 같이, 상기 보호막(115) 중 상기 화상표시부 (AA)의 화소영역(미도시)에 해당하는 보호막(115) 위에 적색(Red), 녹색(Green) 및 청색(Blue) 컬러필터(117R, 117G, 미도시)들로 구성된 컬러필터(117)를 형성한다. 이때, 컬러필터(117)를 형성하기 전 단계에서, 상기 적색(Red), 녹색(Green) 및 청색 (Blue) 컬러필터(117R, 117G, 미도시)들의 경계지역에 해당하는 하부기판(101) 위에 블랙 매트릭스(미도시)를 형성할 수도 있고, 또는 상기 적색(Red), 녹색 (Green) 및 청색(Blue) 컬러필터(117R, 117G, 미도시)들 간에 오버랩되는 부위를 블랙 매트릭스 기능, 즉 광을 차단시켜 주는 역할을 수행하도록 할 수도 있다.
이후에, 도 6e에 도시된 바와 같이, 상기 컬러필터(117)을 포함한 보호막 (115) 전면에 평탄화막(121)을 형성한다. 이때, 상기 평탄화막(121)은 하부기판 (101)의 표면을 평탄화시키는 역할을 한다. 그리고, 상기 평탄화막(121)의 재료로는 게이트 절연막(105)과 같은 무기 절연물질이나, 유전상수가 작은 아크릴(Acry)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질을 이용할 수 있다.
다음으로, 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 상기 평탄화막(121), 컬러필터(117) 및 보호막(115)을 순차적으로 패터닝함으로써, 상기 드레인 전극(113b) 일부를 노출시키는 드레인 콘택홀(123)을 형성한다.
이후에, 상기 드레인 콘택홀(123)을 포함한 평탄화막(121) 위에 스퍼터링 등의 증착방법으로 투명전극 물질층(미도시)을 증착한다.
다음으로, 도 6f에 도시된 바와 같이, 제5 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 상기 투명전극 물질층(미도시)을 패터닝함으로써, 상기 드레인 전극(113b)과 접촉되는 화소전극(125)을 형성한다. 이때, 상기 투명전극 물질층 재료로는 인듐주석산화물(Indium Tin Oxide: ITO)이나 주석산화물(Tin Oxide: TO) 또는 인듐아연산화물 (Indium Zinc Oxide)을 이용할 수 있다. 그리고, 상기 화소전극(125)은 화상표시부(AA)의 화소영역(미도시)마다 형성된다.
더욱이, 상기 투명전극 물질층(미도시) 패터닝시에, 상기 베젤부(BA)에 대응하는 하부기판(101)의 평탄화막(121) 상에 GIP 구동 회로패턴들(127)이 이격되어 형성되며, 상기 회로패턴들(127) 사이의 평탄화막(121) 상에는 더미패턴(129)이 형성된다. 이때, 상기 더미패턴(129)은 상기 회로패턴들(127)과 독립적으로 분리 형성된다. 그리고, 상기 회로패턴들(127)과 더미패턴들(129)은 상기 화소전극(125)과 동일 물질층, 즉 투명전극 물질층(미도시)으로 구성된다.
이후에, 도 6g에 도시된 바와 같이, 상기 평탄화막(121) 상에 상기 하부기판 (101)과 상부기판(141)이 일정한 셀갭(Cell gap)을 유지할 수 있도록 컬럼 스페이서(131)를 형성한다. 이때, 상기 컬럼 스페이서(131)는 화상표시부(AA) 내의 박막 트랜지스터(T), 게이트 배선(미도시) 또는 데이터 배선(미도시)과 오버랩되는 위치에 형성할 수 있다, 그리고, 상기 컬럼 스페이서(131)는 베젤부(BA)에 위치하는 평탄화막(121) 상에 형성할 수 있다.
다음으로, 상기 컬럼 스페이서(131) 및 화소전극(125)을 포함한 하부기판 (101) 상의 노출된 표면상에 하부 배향막(미도시)을 형성할 수 있다.
이후에, 도면에는 도시하지 않았지만, 상부기판(141)의 전면에 공통전극(미도시)을 형성하고, 이어 상부 배향막(미도시)을 형성할 수 있다. 이때, 상기 공통전극(미도시)은 액정 구동 모드에 따라 상부기판(141) 또는 하부기판(101)에 선택적으로 형성될 수도 있다.
다음으로, 도 6h에 도시된 바와 같이, 상기 하부기판(101) 상에 일정한 셀갭으로 상부기판(141)을 배치한 상태에서 이들 기판(101, 141) 사이에 액정층(미도시)을 형성한다.
이후에, 상기 하부기판(101)과 상부기판(141)의 외곽 테두리부를 따라 씰패턴(151)을 형성하여 상기 하부기판(101)과 상부기판(141)을 합착함으로써, 본 발명의 일 실시 예에 따른 COT 구조의 액정표시장치 제조공정을 완료한다.
이와 같이, 본 발명의 일 실시 예에 따른 액정표시장치 제조방법은 블랙 매트릭스 및 블랙 컬럼 스페이서 없이 패널 외곽의 베젤부에 구비된 회로패턴들 사이에 더미패턴을 회로패턴들과 분리되게 형성해 줌으로써, 패널 외곽의 베젤부로부터의 시감을 개선할 수 있다.
한편, 본 발명의 다른 실시 예에 따른 액정표시장치에 대해 도 7을 참조하여 설명하면 다음과 같다.
도 7은 본 발명의 다른 실시 예에 따른 액정표시장치의 개략적인 단면도이 고, 도 8은 본 발명의 다른 실시 예에 따른 액정표시장치의 패널 외곽의 베젤부 전면에 구비된 더미패턴을 개략적으로 도시한 평면도이다.
본 발명의 다른 실시 예에 따른 COT 구조의 액정표시장치(200)는, 도 7 및 8에 도시된 바와 같이, 화상이 구현되는 화상표시부(AA)와, 화상표시부(AA)의 외곽 테두리부에 위치하는 베젤부(BA)로 구분된다.
상기 화상표시부(AA)의 외곽에 위치하는 베젤부(BA)에는 하부기판(201)과 상부기판(241)을 합착시키는 씰패턴(251)이 구비되어 있다. 그리고, 상기 베젤부(BA)에 해당하는 하부기판(201)의 전면에는 더미패턴(229)이 구비되어 있다.
이를 보다 구체적으로 설명하면, 본 발명의 다른 실시 예에 따른 COT 구조의 액정표시장치(200)는, 도 7에 도시된 바와 같이, 박막 트랜지스터 어레이 (thin film transistor array) 및 컬러필터 어레이(color filter array)가 형성된 하부기판(201)과, 상기 하부기판(101)과 대응하여 배치되는 상부기판(241) 및, 이들 기판 (201, 241)이 균일한 셀갭(cell gap)이 유지되도록 합착되며 상기 하부기판(201)과 상부기판(241) 사이의 셀갭에 형성되는 액정층(미도시)을 포함한다.
화상표시부(AA)와 베젤부(BA)가 정의된 하부기판(201) 상에는 일측 방향으로 게이트 배선(미도시) 및 이 게이트 배선으로부터 연장된 게이트 전극(203)이 형성되어 있다.
그리고, 게이트 전극(203) 및 게이트 배선(미도시)을 포함한 하부기판(201) 전면에는 게이트 절연막(205)이 형성되어 있다.
상기 게이트 전극(203) 위의 게이트 절연막(205) 상에는 반도체층(207)과 함께, 서로 분리된 오믹 콘택층(208)이 적층되어 있다.
상기 반도체층(207) 및 오믹 콘택층(208) 위에는 서로 분리된 소스전극 (213a) 및 드레인 전극(213b)이 형성되어 있다. 이때, 상기 소스전극(213a)으로부터 데이터 배선(미도시)이 연장되어 있으며, 이 데이터 배선(미도시)은 상기 게이트 배선(미도시)과 교차되는 타측 방향으로 형성되어 있다.
상기 게이트 전극(203)과, 반도체층(207)과, 소스전극(213a) 및 드레인 전극 (213b)은 박막 트랜지스터(T)를 이룬다.
그리고, 상기 소스전극(213a) 및 드레인 전극(213b)을 포함한 하부기판(201) 전면에는 보호막(215)이 형성되어 있다.
상기 화상표시부(AA)의 화소영역(미도시)에 해당하는 상기 하부기판(201) 위에는 적색(Red), 녹색(Green) 및 청색(Blue) 컬러필터(217R, 217G, 미도시)들로 구성된 컬러필터(217)가 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green) 및 청색 (Blue) 컬러필터(217R, 217G, 미도시)들의 경계지역에 해당하는 하부기판(201) 위에는 블랙 매트릭스(미도시)가 형성되거나, 또는 상기 적색(Red), 녹색 (Green) 및 청색(Blue) 컬러필터(217R, 217G, 미도시)들 간에 오버랩되는 부위가 블랙 매트릭스 기능, 즉 광을 차단시켜 주는 역할을 할 수도 있다.
그리고, 상기 컬러필터(217)을 포함한 보호막(215) 전면에는 평탄화막(221)이 형성되어 있다. 이때, 상기 평탄화막(221)은 하부기판(201)의 표면을 평탄화시키는 역할을 수행한다.
더욱이, 상기 평탄화막(221)과 칼라필터(217) 및 보호막(215)에는 박막 트랜지스터(T)의 드레인 전극(213b) 일부를 노출시키는 드레인 콘택홀(미도시)이 형성되어 있다.
그리고, 상기 드레인 콘택홀(미도시)을 포함한 평탄화막(221) 상에는 상기 드레인 전극(215)과 전기적으로 접촉되는 화소전극(225)이 형성되어 있다. 이때, 상기 화소전극(225)은 화상표시부(AA)의 화소영역(미도시)마다 형성된다.
상기 베젤부(BA)에 대응하는 하부기판(201)의 평탄화막(221) 상에는, 도 4에서와 같이, 구동 회로패턴들(미도시)이 서로 이격되어 형성되어 있다. 그리고, 상기 구동 회로패턴들(미도시) 사이에 있는 평탄화막(221) 상에는 도 4에서와 같은 더미패턴(미도시, 도 4 129 참조)이 형성되어 있지만, 상기 GIP 구동 회로패턴들 (미도시)이 전혀 형성되지 않은 베젤부(BA)의 다른 지역에는 더미패턴(229)이 형성되어 있다. 즉, 도 8에 도시된 바와 같이, 상기 GIP 구동 회로패턴들 (미도시)이 전혀 형성되지 않은 상기 베젤부(BA)의 다른 지역에 대응하는 하부기판(201)의 평탄화막(121)의 전면에는 더미패턴(229)이 형성되어 있다. 이때, 상기 더미패턴 (229)은 상기 화소전극(225)과 동일 물질층으로 구성되어 있다.
상기 평탄화막(221) 상에는 상기 하부기판(201)과 상부기판(241)이 일정한 셀갭(Cell gap)을 유지할 수 있도록 컬럼 스페이서(231)이 형성되어 있다. 이때, 상기 컬럼 스페이서(231)는 화상표시부(AA) 내의 박막 트랜지스터(T), 게이트 배선 (미도시) 또는 데이터 배선(미도시)과 오버랩되는 위치에 형성될 수 있다, 그리고, 상기 컬럼 스페이서(231)는 베젤부(BA)에 위치하는 평탄화막(221) 상에 형성될 수 있다.
그리고, 상기 컬럼 스페이서(231) 및 화소전극(225)을 포함한 하부기판(201) 상의 노출된 표면 상에는 하부 배향막(미도시)이 형성될 수 있다.
한편, 상기 하부기판(201) 상에는 일정한 셀갭을 가지고 상부기판(241)이 배치되어 있으며, 이들 기판(201, 241)의 외곽 테두리부를 따라 씰패턴(251)이 형성됨으로써 상기 하부기판(201)과 상부기판(241)이 합착되어 있다. 이때, 상기 상부기판(241) 전면에는 공통전극(미도시) 및 상부 배향막(미도시)이 형성될 수 있다. 그리고, 상기 공통전극(미도시)은 액정 구동 모드에 따라 상부기판(241) 또는 하부기판(201)에 선택적으로 형성될 수도 있다.
그리고, 상기 컬럼 스페이서(231)에 의해 일정한 셀갭이 유지되는 하부기판 (201)과 상부기판(241) 사이에는 액정층(미도시)이 형성되어 있다.
이와 같이, 본 발명의 다른 실시 예에 따른 액정표시장치는 블랙 매트릭스 및 블랙 컬럼 스페이서 없이 패널 외곽의 베젤부 중 구동회로패턴들이 전혀 형성되어 있지 않은 지역에 대응하는 하부기판 전면에 더미패턴을 추가로 형성해 줌으로써, 패널 외곽의 베젤부로부터의 시감을 개선할 수 있다.
이상 도면을 참조하여 실시 예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
117: 컬러필터 125: 화소전극
127: 회로패턴 129: 더미패턴
131: 컬럼 스페이서 151: 씰패턴

Claims (8)

  1. 서로 대향하여 합착되며 화상표시부와 베젤부가 정의된 하부기판 및 상부기판;
    상기 하부기판에 구비된 박막 트랜지스터 및 컬러필터;
    상기 컬러필터의 상부에 구비되고, 상기 박막 트랜지스터와 접촉하는 화소전극;
    상기 하부기판의 베젤부에 구비된 복수 개의 회로패턴; 및
    상기 베젤부의 회로패턴들 사이에 구비된 더미패턴을 포함하는 액정표시장치.
  2. 제1 항에 있어서, 상기 더미패턴은 화소전극과 동일 물질층으로 구성된 액정표시장치.
  3. 제1 항에 있어서, 상기 더미패턴은 하부기판의 베젤부 전면에 형성된 액정표시장치.
  4. 제1 항에 있어서, 상기 더미패턴은 하부기판의 회로패턴들과 독립적으로 분리된 액정표시장치.
  5. 화상표시부와 베젤부가 정의된 하부기판 및 상부기판을 제공하는 단계;
    상기 하부기판에 박막 트랜지스터 및 컬러필터를 형성하는 단계;
    상기 컬러필터의 상부에 평탄화막을 형성하는 단계;
    상기 평탄화막 상에 상기 박막 트랜지스터와 접촉하는 화소전극을 형성하는 단계; 및
    상기 베젤부에 대응하는 평탄화막 상에 복수 개의 회로패턴을 형성함과 동시에 상기 회로패턴들 사이의 평탄화막 상에 더미패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  6. 제5 항에 있어서, 상기 더미패턴은 화소전극과 동일 물질층으로 이루어진 액정표시장치 제조방법.
  7. 제5 항에 있어서, 상기 더미패턴은 하부기판의 베젤부 중 회로패턴들이 형성되지 않은 베젤부의 다른 지역의 전면에 추가로 형성하는 액정표시장치 제조방법.
  8. 제5 항에 있어서, 상기 더미패턴은 하부기판의 회로패턴들과 독립적으로 분리하는 액정표시장치 제조방법.
KR1020140192575A 2014-12-29 2014-12-29 액정표시장치 및 그 제조방법 KR102248877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140192575A KR102248877B1 (ko) 2014-12-29 2014-12-29 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192575A KR102248877B1 (ko) 2014-12-29 2014-12-29 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160080873A true KR20160080873A (ko) 2016-07-08
KR102248877B1 KR102248877B1 (ko) 2021-05-06

Family

ID=56503203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192575A KR102248877B1 (ko) 2014-12-29 2014-12-29 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102248877B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672844B2 (en) 2017-04-21 2020-06-02 Samsung Display Co., Ltd. Organic light emitting diode display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233434A (ja) * 2003-01-28 2004-08-19 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005173401A (ja) * 2003-12-12 2005-06-30 Chi Mei Electronics Corp 画像表示装置
KR20130054772A (ko) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233434A (ja) * 2003-01-28 2004-08-19 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005173401A (ja) * 2003-12-12 2005-06-30 Chi Mei Electronics Corp 画像表示装置
KR20130054772A (ko) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672844B2 (en) 2017-04-21 2020-06-02 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
KR102248877B1 (ko) 2021-05-06

Similar Documents

Publication Publication Date Title
KR102122402B1 (ko) 씨오티 구조 액정표시장치 및 이의 제조방법
KR102203769B1 (ko) 액정표시장치 및 그 제조방법
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
CN106200090B (zh) 显示面板及其制造方法
JP6162322B2 (ja) 表示装置
US20130087797A1 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR102115464B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20150078248A (ko) 표시소자
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101374108B1 (ko) 액정 표시 패널과 그 제조 방법
KR20110040222A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US9261743B2 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR102248877B1 (ko) 액정표시장치 및 그 제조방법
KR20080020309A (ko) 액정 표시 패널 및 이의 제조 방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR102398551B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널
KR102127236B1 (ko) 컬러필터 기판 및 그의 제조방법
JP2012137685A (ja) 液晶表示装置
KR20090053615A (ko) 액정표시소자 및 그 제조방법
KR102227696B1 (ko) 씨오티 구조 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant