KR20160077157A - 광전자 패키징 어셈블리 - Google Patents

광전자 패키징 어셈블리 Download PDF

Info

Publication number
KR20160077157A
KR20160077157A KR1020167013998A KR20167013998A KR20160077157A KR 20160077157 A KR20160077157 A KR 20160077157A KR 1020167013998 A KR1020167013998 A KR 1020167013998A KR 20167013998 A KR20167013998 A KR 20167013998A KR 20160077157 A KR20160077157 A KR 20160077157A
Authority
KR
South Korea
Prior art keywords
chip
packaging substrate
laser
assembly
laser chip
Prior art date
Application number
KR1020167013998A
Other languages
English (en)
Other versions
KR101844535B1 (ko
Inventor
명 진 임
안쉥 리우
발렌틴 예파네치니코브
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160077157A publication Critical patent/KR20160077157A/ko
Application granted granted Critical
Publication of KR101844535B1 publication Critical patent/KR101844535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01S5/02236—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Led Device Packages (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

고 성능 컴퓨팅 애플리케이션에서의 광학 데이터 전송, 데이터 센터에서의 보드 대 보드, 메모리 대 CPU, 칩 대 칩 인터커텍트를 위한 스위치/FPGA(field programmable gate array), 및 메모리 확장에 대해 유용한 광전자 패키징 어셈블리가 제공된다. 패키징 어셈블리는 미세한 피치 플립 칩 인터커넥트 및 칩 스태킹 어셈블리에 양호한 열 기계적 신뢰도를 제공한다. 광학적 상호접속을 위해 언더필 댐 및 광학적 돌출 영역이 제공된다.

Description

광전자 패키징 어셈블리{OPTOELECTRONIC PACKAGING ASSEMBLIES}
본 발명의 실시예는 전반적으로 광전자 패키징 어셈블리, 반도체 디바이스 스태킹 어셈블리, 광학 트랜시버 모듈, 및 광학 데이터 전송 및 통신에 관한 것이다.
컴퓨터, 칩, 서버 보드, 서버, 및 디바이스 간에 전기 데이터 송신으로부터 광학 데이터 송신으로의 천이는 신호가 전송될 수 있는 대역폭 및 거리에 있어 상당한 향상을 제공하지만, 열 관리, 재료 호환성, 광학 정렬, 및 비용 효과와 같은 영역에서 과제를 제공한다. 연산, 저장 및 네트워크 리소스를 결합하는 서버 랙들(server racks) 간의 입력/출력을 위한 100Gbps의 대역폭을 제공하는 하이브리드 레이저를 포함하는 어셈블리가 생성된다. 이들 어셈블리는 광학 트랜시버 모듈이 도전적인 성능 요구를 충족하는 방식으로 패키지화될 것을 필요로 한다. 일반적으로, 반도체 칩을 위한 패키지는 칩을 손상으로부터 보호하고 반도체 칩을 전원 및 (예를 들어, 입력/출력 기능을 수행하는) 다른 전자 구성요소에 접속하는 전자 접속부를 공급한다. 반도체 칩이 보다 높은 대역폭 성능을 향하는 추세이고 엔드 유저가 보다 작은 폼 팩터(form factors)를 필요로 하므로, 광전자 디바이스의 패키징은 크기, 열 관리, 전력 전달, 인터커넥트 밀도, 비용, 정렬, 및 통합 과제를 충족해야 한다.
본 명세서에서 기술되고 도시된 재료는 본 발명의 측면을 예시하기 위한 것이고 본 발명의 측면을 제한하는 것을 의미하지 않는다. 설명의 간략화 및 명확성을 위해, 도면에 도시된 구성요소는 반드시 축적대로 도시되어 있지 않다. 또한, 참조 부호는 적절한 경우, 도면들에 걸쳐 대응하거나 또는 유사한 구성요소를 나타내도록 반복되어 있다.
도 1a 및 도 1b는 언더필 댐을 채용하는 광전자 스태킹 패키징 어셈블리의 뷰를 개략적으로 도시한다.
도 2a 및 도 2b는 언더필 댐을 채용하는 추가의 광전자 스태킹 패키징 어셈블리의 뷰를 개략적으로 도시한다.
도 3a 및 도 3b는 언더필 댐을 채용하는 광전자 패키징 어셈블리의 뷰를 개략적으로 도시한다.
도 4a 및 도 4b는 언더필 댐을 채용하는 추가의 광전자 패키징 어셈블리의 뷰를 개략적으로 도시한다.
도 5는 광전자 레이저 칩을 개략적으로 도시한다.
도 6a 및 도 6b는 렌즈(들)를 포함한는 광전자 패키징 어셈블리를 개략적으로 도시한다.
도 7은 광전자 패키징 어셈블리를 개략적으로 도시한다.
후술하는 상세한 설명에서, 본 발명의 실시예의 이해를 제공하기 위해 특정의 세부 사항이 제공된다. 당 분야에서 통상의 지식을 가진 자에게 명백한 바와 같이, 실시예들은 하나 이상의 이들 특정의 세부 사항 없이 실시될 수 있고 일 실시예의 특정의 세부 사항은 종종 다른 개시된 실시예와 함께 실시될 수 있다. 다른 예에서, 잘 알려진 특징은 설명을 모호하게 하지 않도록 상세하게 기술되어 있지 않다.
본 명세서에서 기술된 광전자 패키징 어셈블리는, 예를 들어, 고 성능 컴퓨팅 애플리케이션에서의 광학 데이터 전송, 데이터 센터에서의 보드 대 보드, 메모리 대 CPU, 칩 대 칩 인터커텍트를 위한 스위치/FPGA(field programmable gate array), 및 메모리 확장에 대해 유용하다. 본 발명의 실시예는 광학적 데이터 전송을 위해 작은 폼 팩터, 저 비용 및 향상된 신뢰도를 제공한다.
도 1a는 IC(집적 회로) 칩(100)이 레이저 칩(105)에 직접 플립 칩 본딩되는 광전자 패키징 어셈블리를 제공한다. 본 발명의 실시예에서, IC(집적 회로) 칩(100)(또는 다이)은 패키징 기판(110)에 직접 본딩되지 않는다. IC 칩(100)은 레이저 칩(105)을 위한 드라이버이다. 실시예에서 IC 칩(100)은 분배 드라이버이고 레이저 빔을 변조할 수 있는 레이저 칩(105) 내의 복수의 광학 변조기(도시되지 않음)를 구동할 수 있다. 본 발명의 다른 실시예에서, 드라이버 IC 칩(100)은 씨닝된(thinned) 다이이고, 예를 들어, 그 가장 작은 치수로 50±10㎛(약 50㎛)의 두께를 갖는다. 추가적으로, 드라이버 IC 칩(100)은 높이 50㎛ 이하로 또는 높이 100㎛와 20㎛ 사이에서 씨닝될 수 있다. 선택적으로, 열 확산기(a heat spreader) 또는 히트 싱크(a heat sink)와 같은 열 관리 구성요소(115)는 레이저 칩(105)의 표면과 열 접촉한다. 선택적으로, 열 인터페이스 재료(도시되지 않음)와 같은 재료층은 열 관리 구성요소(115)와 레이저 칩(105) 사이에 있다. 선택적으로, 레이저 칩(105)은 레이저 칩(105)으로부터의 광(121)을 스티어링하는(steer) 광학 구성요소(120)를 포함한다. 광학 구성요소(120)는 레이저 칩(105)으로부터 레이저 광을 지향하고 광을 90도 전환하는, 45도 미러와 같은 광학장치일 수 있다. 레이저 칩(105)상에서의 전기 도전성의 필러, 범프, 핀, 또는 포스트(125)는 드라이버 칩(100)상에서의 대응하는 전기 도전성의 필러, 범프, 핀, 또는 포스트(130)와 연결되고 레이저 칩(105)을 드라이버 칩(100)과 전기적으로 동작 가능하게 접속한다. 레이저 칩(105)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(135)는 패키징 기판(110)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(140)와 연결되고 레이저 칩(105)을 기판(110)과 전기적으로 동작 가능하게 접속한다. 도전성의 필러, 범프, 핀, 또는 포스트(125 및 135)는 선택적 솔더 재료(145 및 147)를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(130 및 140)와 각각 전기적으로 접속되고 연결된다. 다른 실시예에서, 솔더 재료(145 및 147)는 존재하지 않고, 도전성의 필러, 범프, 핀, 또는 포스트(125 및 135)는, 예를 들어, 열 압축 본딩, 열 초음파 본딩, 및/또는 에폭시 본딩 프로세스를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(130 및 140)와 각각 전기적으로 접속되고 연결된다.
레이저 칩(105)의 표면은 칩 온 기판 댐(a cip-on-substrate dam)(150)을 또한 포함한다. 언더필(underfill)(155)은 기판(110)과 레이저 칩(105) 사이에 위치한다. 칩 온 기판 댐(150)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 레이저 칩(105)의 광학적 돌출(overhang) 영역(160)으로의 언더필(155)의 흐름을 방지하는데 도움을 준다. 칩 온 기판 댐(150)은, 예를 들어, 솔더 재료(148)를 통해 패키징 기판(110)의 대응하는 금속 영역(165)에 선택적으로 본딩된다. 다른 본딩 재료가 가능하다. 선택적 금속 영역(165)은 패키징 기판(110)에 동작 가능하게 전기적으로 접속되지 않는다.
추가의 실시예에서, 레이저 칩(105)의 표면은 칩 온 칩 댐(a chip-on-chip dam)(170)을 포함한다. 언더필층(175)은 레이저 칩(105)과 IC 칩(100) 사이에 위치한다. 칩 온 칩 댐(170)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 원치 않는 영역으로의 언더필(175)의 흐름을 방지하는데 도움을 준다.
선택적으로, 패키징 기판(110)은 표면상의 패시베이션층(180)을 포함한다. 패시베이션층(180)은 솔더 재료 및 언더필층에 대해 경계를 제공하는 피쳐(features)(181)를 포함할 수 있다. 피쳐(181)는, 예를 들어, 상승 영역, 범프, 또는 필러일 수 있다.
커넥터(185)는 패키징 기판(110)을 보드(190)에 접속한다. 커넥터(185)는, 예를 들어, LIF(Low Insertion Force) 커넥터 또는 소켓 커넥터와 같이, 광전자 어셈블리 패키지가 보드(190)에 탈착 가능하게 부착되게 하는 전기 커넥터이다. 보드(190)는, 예를 들어, 프로세서 및/또는 메모리와 같이, 다른 IC 디바이스에 전기적 접속부를 제공하고, 예를 들어, 인쇄 회로 보드 또는 다른 타입의 마더보드 또는 센서 보드이다.
도 1b는 레이저 칩(105)의 측면의 뷰이고, 이 뷰는 IC 칩(100)과 패키징 기판(110)을 포함하지 않는다. 도 1b의 뷰에서 패키징 기판(110)상에서 도전성 포스트(140)와 연결되는 다수의 도전성 필러(135)가 제공된다. 추가적으로, 도 1b의 뷰에서 IC 칩(100)상에서 도전성 포스트(130)와 연결되는 다수의 도전성 필러(125)가 제공된다. 다른 개수의 도전성 필러(125, 135)가 또한 가능하다. 도 1b에서 칩 온 기판 댐(150) 및 칩 온 칩 댐(170)을 또한 볼 수 있다. 광학 전송 홀(195)은 레이저 광이 레이저 칩(105)으로부터 출사하게 한다. 본 발명의 실시예에서, 광학 전송 홀(195)은 수직으로 반전된 테이퍼 홀이다.
도 2a는 IC 칩(200)이 레이저 칩(205)에 직접 플립 칩 본딩되는 추가의 광전자 패키징 어셈블리를 도시한다. 본 발명의 실시예에서, IC 칩(200)은 패키징 기판(210)에 직접 본딩되지 않는다. IC 칩(200)은 레이저 칩(205)을 위한 드라이버이다. 실시예에서 IC 칩(200)은 분배 드라이버이고 레이저 빔을 변조할 수 있는 레이저 칩(205) 내의 복수의 광학 변조기(도시되지 않음)를 구동할 수 있다. 본 발명의 다른 실시예에서, 드라이버 IC 칩(200)은 씨닝된 다이이고, 예를 들어, 그 가장 작은 치수로 50±10㎛(약 50㎛)의 두께를 갖는다. 추가적으로, 드라이버 IC 칩(200)은 높이 50㎛ 이하로 또는 높이 100㎛와 20㎛ 사이에서 씨닝될 수 있다. 선택적으로, 열 확산기 또는 히트 싱크와 같은 열 관리 구성요소(215)는 레이저 칩(205)의 표면과 열 접촉한다. 선택적으로, 열 인터페이스 재료(도시되지 않음)와 같은 재료층은 열 관리 구성요소(215)와 레이저 칩(205) 사이에 있다. 선택적으로, 레이저 칩(205)은 레이저 칩(205)으로부터의 광(221)을 스티어링하는 광학 구성요소(220)를 포함한다. 광학 구성요소(220)는 레이저 칩(205)으로부터 레이저 광을 지향하고 광을 90도 전환하는, 45도 미러와 같은 광학장치일 수 있다. 레이저 칩(205)상에서의 전기 도전성의 필러, 범프, 핀, 또는 포스트(225)는 드라이버 칩(200)상에서의 대응하는 전기 도전성의 필러, 범프, 핀, 또는 포스트(230)와 연결되고 레이저 칩(205)을 드라이버 칩(200)과 전기적으로 동작 가능하게 접속한다. 레이저 칩(205)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(235)는 패키징 기판(210)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(240)와 연결되고 레이저 칩(205)을 기판(210)과 전기적으로 동작 가능하게 접속한다. 도전성의 필러, 범프, 핀, 또는 포스트(225 및 235)는 선택적 솔더 재료(245 및 247)를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(230 및 240)와 각각 전기적으로 접속되고 연결된다. 다른 실시예에서, 솔더 재료(245 및 247)는 존재하지 않고, 도전성의 필러, 범프, 핀, 또는 포스트(225 및 235)는, 예를 들어, 열 압축 본딩, 열 초음파 본딩, 및/또는 에폭시 본딩 프로세스를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(230 및 240)와 각각 전기적으로 접속되고 연결된다.
레이저 칩(205)의 표면은 칩 온 기판 댐(250)을 또한 포함한다. 언더필(255)은 기판(210)과 레이저 칩(205) 사이에 위치한다. 칩 온 기판 댐(250)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 레이저 칩(205)의 광학적 돌출 영역(260)으로의 언더필(255)의 흐름을 방지하는데 도움을 준다.
추가의 실시예에서, 레이저 칩(205)의 표면은 칩 온 칩 댐(270)을 포함한다. 언더필층(275)은 레이저 칩(205)과 IC 칩(200) 사이에 위치한다. 칩 온 칩 댐(270)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 원치 않는 영역으로의 언더필(275)의 흐름을 방지하는데 도움을 준다.
선택적으로, 패키징 기판(210)은 표면상의 패시베이션층(280)을 포함한다. 패시베이션층(280)은 솔더 재료 및 언더필층에 대해 경계를 제공하는 피쳐(281)를 포함할 수 있다. 피쳐(281)는, 예를 들어, 상승 영역, 범프, 또는 필러일 수 있다.
커넥터(285)는 패키징 기판(210)을 보드(290)에 접속한다. 커넥터(285)는, 예를 들어, LIF 커넥터 또는 소켓 커넥터와 같이, 광전자 어셈블리 패키지가 보드(290)에 탈착 가능하게 부착되게 하는 전기 커넥터이다. 보드(290)는, 예를 들어, 프로세서 및/또는 메모리와 같이, 다른 IC 디바이스에 전기적 접속부를 제공하고, 예를 들어, 인쇄 회로 보드 또는 다른 타입의 마더보드 또는 센서 보드이다.
도 2b는 레이저 칩(205)의 측면의 뷰이고, 이 뷰는 IC 칩(200)과 패키징 기판(210)을 포함하지 않는다. 도 2b의 뷰에서 패키징 기판(210)상에서 도전성 포스트(240)와 연결되는 다수의 도전성 필러(235)가 제공된다. 추가적으로, 도 2b의 뷰에서 IC 칩(200)상에서 도전성 포스트(230)와 연결되는 다수의 도전성 필러(225)가 제공된다. 다른 개수의 도전성 필러(225, 235)가 또한 가능하다. 도 2b에서 칩 온 기판 댐(250) 및 칩 온 칩 댐(270)을 또한 볼 수 있다. 광학 전송 홀(295)은 레이저 광이 레이저 칩(205)으로부터 출사하게 한다. 본 발명의 실시예에서, 광학 전송 홀(295)은 수직으로 반전된 테이퍼 홀이다.
도 3a는 검출기 칩(305)(또는 다이)이 패키징 기판(310)에 본딩되는 추가의 광전자 패키징 어셈블리를 도시한다. 선택적으로, 열 확산기 또는 히트 싱크와 같은 열 관리 구성요소(315)는 검출기 칩(305)의 표면과 열 접촉한다. 또한 선택적으로, 열 인터페이스 재료(도시되지 않음)와 같은 재료층은 열 관리 구성요소(315)와 검출기 칩(305) 사이에 있다. 검출기 칩(305)은 검출기 칩(305)에 존재하는 하나 이상의 포토디텍터(또는 포토센서)로 광(321)을 스티어링하는 선택적 광학 구성요소(320)를 포함할 수 있다. 광학 구성요소(320)는 광을 90도 전환하는, 45도 미러와 같은 광학장치일 수 있다. 다른 개수의 광학 구성요소(320)가 또한 가능하다. 추가의 다른 실시예에서, 레이저 광은 90도 전환되지 않고 칩에 입사할 수 있고 미러가 존재하지 않을 수 있다. 검출기 칩(305)상에서의 전기 도전성의 필러, 범프, 핀, 또는 포스트(335)는 패키징 기판(310)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(340)와 연결되고 검출기 칩(305)을 기판(310)과 전기적으로 동작 가능하게 접속한다. 도전성의 필러, 범프, 핀, 또는 포스트(335)는 선택적 솔더 재료(347)를 통해 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(340)와 전기적으로 접속되고 연결된다. 다른 실시예에서, 솔더 재료(347)는 존재하지 않고, 도전성의 필러, 범프, 핀, 또는 포스트(335)는, 예를 들어, 열 압축 본딩, 열 초음파 본딩, 및/또는 에폭시 본딩 프로세스를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(340)와 전기적으로 접속되고 연결된다.
검출기 칩(305)의 표면은 칩 온 기판 댐(350)을 또한 포함한다. 언더필(355)은 기판(310)과 검출기 칩(305) 사이에 위치한다. 칩 온 기판 댐(350)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 검출기 칩(305)의 광학적 돌출 영역(360)으로의 언더필(355)의 흐름을 방지하는데 도움을 준다. 칩 온 기판 댐(350)은, 예를 들어, 솔더 재료(348)를 통해 패키징 기판(310)의 대응하는 금속 영역(365)에 선택적으로 본딩된다. 다른 본딩 재료가 가능하다. 선택적 금속 영역(365)은 패키징 기판(310)에 동작 가능하게 전기적으로 접속되지 않는다.
선택적으로, 패키징 기판(310)은 표면상의 패시베이션층(380)을 포함한다. 패시베이션층(380)은 솔더 재료 및 언더필층에 대해 경계를 제공하는 피쳐(381)를 포함할 수 있다. 피쳐(381)는, 예를 들어, 상승 영역, 범프, 또는 필러일 수 있다.
커넥터(385)는 패키징 기판(310)을 보드(390)에 접속한다. 커넥터(385)는, 예를 들어, LIF 커넥터 또는 소켓 커넥터와 같이, 광전자 어셈블리 패키지가 보드(390)에 탈착 가능하게 부착되게 하는 전기 커넥터이다. 보드(390)는, 예를 들어, 프로세서 및/또는 메모리와 같이, 다른 IC 디바이스에 전기적 접속부를 제공하고, 예를 들어, 인쇄 회로 보드 또는 다른 타입의 마더보드 또는 센서 보드이다.
도 3b는 검출기 칩(305)의 측면의 뷰이고, 이 뷰는 패키징 기판(310)을 포함하지 않는다. 도 3b의 뷰에서 패키징 기판(310)상에서 도전성 포스트(340)와 연결되는 다수의 도전성 필러(335)가 제공된다. 다른 개수의 도전성 필러(335)가 또한 가능하다. 도 3b에서 칩 온 기판 댐(350)을 또한 볼 수 있다. 광학 전송 홀(395)은 레이저 광이 검출기 칩(305)으로부터 출사하게 한다. 본 발명의 실시예에서, 광학 전송 홀(395)은 수직으로 반전된 테이퍼 홀이다.
도 4a는 검출기 칩(405)(또는 다이)이 패키징 기판(410)에 본딩되는 추가의 광전자 패키징 어셈블리를 제공한다. 선택적으로, 열 확산기 또는 히트 싱크와 같은 열 관리 구성요소(415)는 검출기 칩(405)의 표면과 열 접촉한다. 또한 선택적으로, 열 인터페이스 재료(도시되지 않음)와 같은 재료층은 열 관리 구성요소(415)와 검출기 칩(405) 사이에 있다. 검출기 칩(405)은 검출기 칩(405)에 존재하는 하나 이상의 포토디텍터(또는 포토센서)로 광(421)을 스티어링하는 광학 구성요소(420)를 포함할 수 있다. 광학 구성요소(420)는 광을 90도 전환하는, 45도 미러와 같은 광학장치일 수 있다. 다른 개수의 광학 구성요소(420)가 또한 가능하다. 추가의 다른 실시예에서, 레이저 광은 90도 전환되지 않고 칩에 입사할 수 있고 미러가 존재하지 않을 수 있다. 검출기 칩(405)상에서의 전기 도전성의 필러, 범프, 핀, 또는 포스트(435)는 패키징 기판(410)상에서의 도전성의 필러, 범프, 핀, 또는 포스트(440)와 연결되고 검출기 칩(405)을 기판(410)과 전기적으로 동작 가능하게 접속한다. 도전성의 필러, 범프, 핀, 또는 포스트(435)는 선택적 솔더 재료(447)를 통해 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(440)와 전기적으로 접속되고 연결된다. 다른 실시예에서, 솔더 재료(447)는 존재하지 않고, 도전성의 필러, 범프, 핀, 또는 포스트(435)는, 예를 들어, 열 압축 본딩, 열 초음파 본딩, 및/또는 에폭시 본딩 프로세스를 통해, 대응하는 도전성의 필러, 범프, 핀, 또는 포스트(440)와 전기적으로 접속되고 연결된다.
검출기 칩(405)의 표면은 칩 온 기판 댐(450)을 또한 포함한다. 언더필(455)은 기판(410)과 검출기 칩(405) 사이에 위치한다. 칩 온 기판 댐(450)은, 예를 들어, 모세혈관 언더필 프로세스와 같은 언더필 프로세스 동안 검출기 칩(405)의 광학적 돌출 영역(460)으로의 언더필(455)의 흐름을 방지하는데 도움을 준다.
선택적으로, 패키징 기판(410)은 표면상의 패시베이션층(480)을 포함한다. 패시베이션층(480)은 솔더 재료 및 언더필층에 대해 경계를 제공하는 피쳐(481)를 포함할 수 있다. 피쳐(481)는, 예를 들어, 상승 영역, 범프, 또는 필러일 수 있다.
커넥터(485)는 패키징 기판(410)을 보드(490)에 접속한다. 커넥터(485)는, 예를 들어, LIF 커넥터 또는 소켓 커넥터와 같이, 광전자 어셈블리 패키지가 보드(490)에 탈착 가능하게 부착되게 하는 전기 커넥터이다. 보드(490)는, 예를 들어, 프로세서 및/또는 메모리와 같이, 다른 IC 디바이스에 전기적 접속부를 제공하고, 예를 들어, 인쇄 회로 보드 또는 다른 타입의 마더보드 또는 센서 보드이다.
도 4b는 패키징 기판(410)에 동작 가능하게 접속되는 검출기 칩(405)의 측면의 뷰이다. 도 4b의 뷰에서 패키징 기판(410)상에서 도전성 포스트(440)와 연결되는 다수의 도전성 필러(435)가 제공된다. 다른 개수의 도전성 필러(435)가 또한 가능하다. 도 4b에서 칩 온 기판 댐(450)을 또한 볼 수 있다. 광학 전송 홀(495)은 레이저 광이 검출기 칩(405)에 압사하게 한다.
도 5는 레이저 칩(505)의 내부 피쳐를 도시한다. 레이저 칩(505)은 레이저(510)로부터 선택적 광학 구성요소(520)로 광을 유도하는 레이저(510) 및 도파관(515)으로 구성된다. 광학 구성요소(520)는 레이저 칩(505)으로부터 레이저 광을 지향하고 광을 90도 전환하는, 45도 미러와 같은 광학장치일 수 있다. 다른 개수의 광학 구성요소(520)가 또한 가능하다. 레이저 광은 도파관(515)을 통해 광이 진행하는 방향에 수직하는 방향으로 출력된다. 추가의 다른 실시예에서, 레이저 광은 도파관(515)을 통해 광이 진행하는 방향에 평행한 방향으로 칩으로부터 출사될 수 있다. 본 발명의 실시예에서, 레이저(510)는, 예를 들어, VCSEL(vertical cavity surface emitting laser), 다이오드 레이저 또는 하이브리드 반도체 레이저이다. 하이브리드 반도체 레이저는 실리콘 광학 구성요소 및 발광 구성요소를 모두 포함하는 레이저 디바이스이다. 발광 구성요소는, 예를 들어, 인듐 인화물로 구성될 수 있다. 12개의 레이저(510)가 도시되어 있으나, 다른 개수의 레이저(510)가 가능하다. 본 발명의 실시예에서, 레이저 칩(505)은 2개 내지 32개의 레이저를 포함한다. 복수의 광학 변조기(525)는 각각의 도파관(515)에 대해 제공된다. 본 발명의 실시예에서, 각각의 도파관(515)에 대해 2개 내지 20개, 5개 내지 15개 또는 7개 내지 15개의 광학 변조기가 제공된다.
도 6a는 광전자 패키징 어셈블리의 광학적 돌출 영역을 도시한다. 광학적 돌출 영역은 패키징 기판 너머로 연장되는 광전자 칩의 영역이다. 레이저 칩(605) 및 검출기 칩(607)은 패키징 기판(610)상에서 패키지화된다. 레이저 칩(605) 및 검출기 칩(607)의 광학적 돌출 영역은 하나 이상의 광학 입력/출력 커플링 어셈블리(도시되지 않음)로의 광 입력/출력을 위한 렌즈 피스(lens pieces)(615 및 616)의 부착을 허용한다. 광학 입력/출력 커플링 어셈블리(도시되지 않음)는, 예를 들어, 다른 디바이스에 접속되는 경우 광전자 패키지가 포함되는 디바이스가 다른 디바이스와 광학적으로 통신(데이터를 전송하고 데이터를 수신)하게 하는 양쪽 단부상에서 커넥터 어셈블리를 갖는 광섬유 케이블과 광전자 어셈블리를 상호접속한다. 본 발명의 실시예에서, 렌즈 피스(615 및 616)는 실리콘을 포함한다. 도 6b는 광전자 칩(605) 및 부착된 렌즈(615)의 상이한 측면의 뷰이다(어셈블리는 광전자 칩(607) 및 렌즈 피스(616)에 대해 유사함). 렌즈 피스(615 및 616)는 복수의 렌즈(618)를 포함한다. 12개의 렌즈(618)가 도시되어 있으나, 다른 보다 많거나 적은 개수의 렌즈(618)가 또한 가능하다. 선택적으로, 렌즈(618)는 렌즈 피스(615 및 616)상의 멀티 렌즈 어레이의 부분이다. 렌즈(618)는 광 출력(또는 입력)을 위해 레이저 칩(605)(또는 검출기 칩(607))의 수직으로 반전된 테이퍼 홀과 정렬되고 본딩 재료(620)를 통해 레이저 칩(605)(또는 검출기 칩(607))에 부착된다. 본 발명의 실시예에서, 본딩 재료(620)는 비도전성 페이스트(a non-conductive paste : NCP) 또는 비도전성막(a non-conductive film : NCF) 접착제 재료와 같은 저온 경화 가능한 접착제이다. 렌즈 피스(615 및 616) 간의 본딩은, 예를 들어, z 높이 제어를 이용하는 열 압축 본딩 프로세스를 통해 저온 경화 가능한 접착제를 이용하여 형성될 수 있다. 본 발명의 실시예에서, 렌즈 피스(615 및 616)는 레이저 칩(605) 또는 검출기 칩(607)상의 정렬 기준에 대응하는 정렬 기준이 제공된다.
도 7은 패키징 기판(710)이 레이저 칩(705) 및 검출기 칩(707)을 포함하는 광전자 패키징 어셈블리를 도시한다. 레이저 드라이버(700)는 패키징 기판(710)과 레이저 칩(705) 사이에 위치한다. 레이저 드라이버(700)는 레이저 칩(705)에 동작 가능하게 접속된다. 수신기 칩(715)은 패키징 기판(710)을 통해 검출기 칩(707)에 동작 가능하게 접속된다. 수신기 칩(715)은, 예를 들어, 데이터 입력의 각각의 채널에 대해 트랜스임피던스 증폭기를 포함할 수 있다. 통상적으로, 트랜스임피던스 증폭기(TIA)는 포토디텍터로부터의 전류 신호를 전압 신호로 변환하고 이를 증폭한다. 수신기 칩(715)은 트랜스임피던스 증폭기로부터 신호를 증폭하는 (트랜스임피던스 증폭기 당) 직렬 접속의 복수의 증폭기를 또한 포함할 수 있다. 렌즈 피스(720 및 721)는 레이저 칩(705) 및 검출기 칩(707)에 각각 부착된다. 마이크로콘트롤러 칩(725) 및 비아 IC 다이(730)는 (전압 조정을 위해) 패키징 기판상에 또한 제공된다. 다른 실시예에서, 수신기 칩(715), 마이크로콘트롤러 칩(725) 및 비아 IC 다이(730)의 기능의 일부 또는 전부는 하나의 다이에 결합된다. 본 발명의 다른 실시예에서, 수신기 칩(715)이 패키징 기판(710)에 직접 부착되지 않는 스태킹 어셈블리에 수신기 칩(715)은 검출기 칩(707)에 직접 접속된다.
전기 도전성의 필러, 범프, 핀, 또는 포스트는, 예를 들어, 구리, 금, 알루미늄, 텅스텐, 플래티늄, 또는 그 합금 등의 금속과 같은 도전성 재료로 구성된다. 솔더 없이 형성되는 도전성의 필러, 패드, 범프, 컬럼, 핀, 또는 도전성 구조들 간의 전기 상호접속 및 금속간 본딩은, 예를 들어, 칩의 열 압축 본딩, 열 초음파 본딩, 및/또는 에폭시 본딩을 통해 달성될 수 있다. 본 발명의 실시예에서, 필러, 패드, 범프, 컬럼, 핀, 또는 도전성 구조들은 금 또는 구리로 구성될 수 있고 이들을 연결하기 위해 열 압축 본딩이 사용된다. 패시베이션층은, 예를 들어, S1O2, SiN, 및 SiON로 구성될 수 있다. 언더필 재료는, 예를 들어, 필터 파티클을 갖거나 갖지 않는 에폭시, 또는 필터 파티클을 갖거나 갖지 않는 폴리머 또는 무기 재료와 같은 유동성 유전체 재료일 수 있다.
검출기 칩은 하나 이상의 포토센서 또는 포토디텍터를 포함하는 기판이다. 본 발명의 실시예에서 검출기 칩은, 예를 들어, 2개 내지 32개의 포토디텍터와 같은 복수의 포토디텍터를 포함한다. 포토센서 및 포토디텍터는, 예를 들어, 애벌란시 포토다이오드 또는 PIN 다이오드를 포함한다.
당 분야에서 통상의 지식을 가진 자라면 본 개시 내용 전반에 걸쳐 도시되고 기술된 각종의 구성요소에 대한 대체로서 변경 및 변형이 가능하다는 것을 이해할 것이다. 본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"에 대한 지칭은 실시예와 결합하여 기술된 특정의 특징, 구조, 재료, 또는 특성이 본 발명의 적어도 일 실시예에 포함되는 것을 의미하지만, 이들이 반드시 모든 실시예에 존재한다는 것을 나타내지는 않는다. 다른 실시예에서는 각종의 추가적인 층들 및/또는 구조들이 포함될 수 있고 및/또는 기술된 특징이 생략될 수 있다.

Claims (15)

  1. 패키징 기판과,
    상기 패키징 기판에 전자적으로 접속되는 레이저 칩 - 상기 레이저 칩은 상기 패키징 기판 위로 돌출됨(overhang) - 과,
    상기 레이저 칩에 동작 가능하게 접속되지만 상기 패키징 기판에 직접 접속되지 않는 레이저 드라이버 칩 - 상기 레이저 드라이버 칩은 상기 레이저 칩과 상기 패키징 기판 사이에 있음 - 과,
    상기 레이저 칩과 상기 패키징 기판 사이에 있는 언더필(underfill) 재료와,
    상기 패키징 기판 위로 돌출되는 상기 레이저 칩의 영역에 근접한 상기 레이저 칩에 부착되는 댐(a dam)을 포함하는
    어셈블리.
  2. 제 1 항에 있어서,
    상기 레이저 칩은 상기 패키징 기판 위로 돌출되는 상기 레이저 칩의 상기 영역에서 광을 방출할 수 있는
    어셈블리.

  3. 제 1 항에 있어서,
    상기 패키징 기판 위로 돌출되는 상기 레이저 칩의 상기 영역은 렌즈 피스(a lens piece)를 포함하는
    어셈블리.
  4. 제 3 항에 있어서,
    상기 렌즈 피스는 복수의 렌즈를 포함하는
    어셈블리.
  5. 제 3 항에 있어서,
    저온 경화 가능한 접착제를 통해 실리콘 렌즈 피스가 상기 레이저 칩에 부착되는
    어셈블리.
  6. 제 1 항에 있어서,
    상기 레이저 칩은 2 내지 15개의 레이저를 포함하는
    어셈블리.
  7. 제 1 항에 있어서,
    상기 댐은 상기 패키징 기판에 본딩되는
    어셈블리.
  8. 제 1 항에 있어서,
    상기 레이저 칩은 복수의 레이저를 포함하고, 각각의 레이저는 도파관에 동작 가능하게 접속되며, 각각의 도파관은 복수의 연관된 광학 변조기를 갖고, 각각의 광학 변조기는 연관되는 도파관에서 전파하는 광 빔을 변조할 수 있는
    어셈블리.
  9. 패키징 기판과,
    상기 패키징 기판에 전자적으로 접속되는 검출기 칩 - 상기 검출기 칩은 상기 패키징 기판 위로 돌출됨 - 과,
    상기 레이저 칩과 상기 패키징 기판 사이에 있는 언더필 재료와,
    상기 패키징 기판 위로 돌출되는 상기 레이저 칩의 영역에 근접한 상기 레이저 칩에 부착되는 댐을 포함하는
    어셈블리.
  10. 제 9 항에 있어서,
    상기 검출기 칩은 상기 패키징 기판 위로 돌출되는 상기 검출기 칩의 상기 영역에서 입력된 광을 수광할 수 있는
    어셈블리.
  11. 제 9 항에 있어서,
    상기 패키징 기판 위로 돌출되는 상기 검출기 칩의 상기 영역은 렌즈 피스를 포함하는
    어셈블리.
  12. 제 11 항에 있어서,
    상기 렌즈 피스는 복수의 렌즈를 포함하는
    어셈블리.
  13. 제 11 항에 있어서,
    저온 경화 가능한 접착제를 통해 실리콘 렌즈 피스가 상기 레이저 칩에 부착되는
    어셈블리.
  14. 제 9 항에 있어서,
    상기 검출기 칩은 2 내지 15개의 포토디텍터를 포함하는
    어셈블리.
  15. 제 9 항에 있어서,
    상기 댐은 상기 패키징 기판에 본딩되는
    어셈블리.
KR1020167013998A 2013-12-27 2013-12-27 광전자 패키징 어셈블리 KR101844535B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/078092 WO2015099781A1 (en) 2013-12-27 2013-12-27 Optoelectronic packaging assemblies

Publications (2)

Publication Number Publication Date
KR20160077157A true KR20160077157A (ko) 2016-07-01
KR101844535B1 KR101844535B1 (ko) 2018-04-02

Family

ID=53479440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013998A KR101844535B1 (ko) 2013-12-27 2013-12-27 광전자 패키징 어셈블리

Country Status (7)

Country Link
US (1) US10014654B2 (ko)
EP (1) EP3087598A4 (ko)
JP (1) JP6227782B2 (ko)
KR (1) KR101844535B1 (ko)
CN (1) CN105793979B (ko)
DE (1) DE112013007722T5 (ko)
WO (1) WO2015099781A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10148063B2 (en) * 2014-01-31 2018-12-04 Hewlett Packard Enterprise Development Lp Thermally conductive and electrically insulating interposer having active optical device mounted thereon
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
CN107732651B (zh) * 2016-08-12 2020-08-04 美国亚德诺半导体公司 光发射器封装件
KR20220013379A (ko) * 2019-05-28 2022-02-04 뷰리얼 인크. 수직 고체 상태 디바이스
US10707644B1 (en) * 2019-06-05 2020-07-07 Shanghai Orient-Chip Technology Co., Ltd. Laser diode device
CN110828443A (zh) * 2019-11-13 2020-02-21 中国科学院微电子研究所 无衬底光电混合集成结构及其制备方法
WO2022020257A1 (en) * 2020-07-20 2022-01-27 Apple Inc. Photonic integrated circuits with controlled collapse chip connections

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610235B2 (ja) 1998-07-22 2005-01-12 キヤノン株式会社 面型発光素子装置
US6344664B1 (en) * 1999-12-02 2002-02-05 Tera Connect Inc. Electro-optical transceiver system with controlled lateral leakage and method of making it
US6736553B1 (en) * 2001-01-12 2004-05-18 Optical Communication Products, Inc. VCSEL array optical subassembly module with alignment mechanism
GB2374160B (en) * 2001-04-06 2003-03-26 Bookham Technology Plc Guiding an optical fibre in a mounting channel using a guide channel
JP2002343983A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd 光素子実装体
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
JP2004235547A (ja) 2003-01-31 2004-08-19 Kyocera Corp カメラモジュールおよび該カメラモジュール製造方法
TWI231977B (en) 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
US6955481B2 (en) * 2003-09-17 2005-10-18 International Business Machines Corporation Method and apparatus for providing parallel optoelectronic communication with an electronic device
US20050207458A1 (en) * 2004-03-22 2005-09-22 Tieyu Zheng Optoelectronic module with integrated cooler
US7200295B2 (en) 2004-12-07 2007-04-03 Reflex Photonics, Inc. Optically enabled hybrid semiconductor package
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7526009B2 (en) 2005-05-07 2009-04-28 Samsung Electronics Co., Ltd. End-pumped vertical external cavity surface emitting laser
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JP4852310B2 (ja) 2006-01-06 2012-01-11 日本オプネクスト株式会社 光伝送モジュール
JP4910408B2 (ja) * 2006-01-31 2012-04-04 ソニー株式会社 半導体装置
WO2008044580A1 (en) * 2006-09-28 2008-04-17 Fujifilm Corporation Solid-state image sensor
TWI344196B (en) * 2006-11-15 2011-06-21 Ind Tech Res Inst Melting temperature adjustable metal thermal interface materials and use thereof
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US8866185B2 (en) * 2007-09-06 2014-10-21 SemiLEDs Optoelectronics Co., Ltd. White light LED with multiple encapsulation layers
GB2463226B (en) * 2008-07-22 2011-01-12 Conjunct Ltd Optical sub-assembly
JP5037450B2 (ja) * 2008-08-08 2012-09-26 シャープ株式会社 表示素子・電子素子モジュールおよび電子情報機器
US8238401B2 (en) * 2008-08-25 2012-08-07 Gerald Ho Kim Silicon-based lens support structure for diode laser
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5185895B2 (ja) 2009-07-29 2013-04-17 パナソニック株式会社 光電変換サブマウント基板及びその製造方法
US8796843B1 (en) * 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
US8748910B2 (en) * 2009-12-18 2014-06-10 Marvell World Trade Ltd. Systems and methods for integrating LED displays and LED display controllers
PT2567257T (pt) * 2010-05-06 2021-07-20 Immunolight Llc Composição de ligação adesiva e método de utilização
US8373259B2 (en) * 2010-07-27 2013-02-12 Intel Corporation Optical connection through single assembly overhang flip chip optics die with micro structure alignment
CN103097932B (zh) 2010-09-14 2015-04-15 Fci公司 光学耦合设备、光学系统和组装方法
JP2012145743A (ja) 2011-01-12 2012-08-02 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
JP5664905B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 光電変換モジュール
US8703534B2 (en) 2011-01-30 2014-04-22 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN102738351B (zh) * 2011-04-02 2015-07-15 赛恩倍吉科技顾问（深圳）有限公司 发光二极管封装结构及其制造方法
EP2701214A4 (en) * 2011-04-20 2014-11-26 Elm Inc LIGHT-EMITTING DEVICE AND METHOD FOR THE PRODUCTION THEREOF
EP2780775A4 (en) 2011-11-15 2015-08-26 Henkel IP & Holding GmbH ELECTRONIC DEVICES ASSEMBLED WITH THERMAL INSULATION LAYERS
US9310553B2 (en) * 2011-11-16 2016-04-12 Intel Corporation Optical connection techniques and configurations
JP6147250B2 (ja) * 2012-05-30 2017-06-14 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US9041015B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
KR20140124631A (ko) 2013-04-17 2014-10-27 삼성전자주식회사 플립 칩 반도체 패키지
JP6116437B2 (ja) * 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
CN104766903B (zh) * 2013-12-03 2018-06-29 光澄科技股份有限公司 集成模块及其形成方法
US9305908B2 (en) * 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods

Also Published As

Publication number Publication date
EP3087598A1 (en) 2016-11-02
CN105793979A (zh) 2016-07-20
US20170005453A1 (en) 2017-01-05
JP2017502502A (ja) 2017-01-19
EP3087598A4 (en) 2017-09-20
US10014654B2 (en) 2018-07-03
JP6227782B2 (ja) 2017-11-08
WO2015099781A1 (en) 2015-07-02
WO2015099781A8 (en) 2016-05-12
CN105793979B (zh) 2019-05-28
DE112013007722T5 (de) 2016-09-15
KR101844535B1 (ko) 2018-04-02

Similar Documents

Publication Publication Date Title
KR101844535B1 (ko) 광전자 패키징 어셈블리
US9435967B2 (en) Optical connection techniques and configurations
US6754407B2 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US8559474B2 (en) Silicon carrier optoelectronic packaging
US8265432B2 (en) Optical transceiver module with optical windows
TWI671560B (zh) 封裝光電模組
US9057853B2 (en) Apparatus having an embedded 3D hybrid integration for optoelectronic interconnects
US10483413B2 (en) Photoelectric module and optical device
US10735101B2 (en) Method for manufacturing an optical communication device
US20120207426A1 (en) Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
EP2859394B1 (en) Tsv substrate with mirror and its application in high-speed optoelectronic packaging
US20100147358A1 (en) Method of transferring elements, element disposition substrate, device and method of manufacturing the same
TWI721112B (zh) 光電子收發器總成
TWI451147B (zh) 光電模組
KR100966859B1 (ko) 광전변환모듈 및 그의 제조 방법
Shirazy et al. A comparative analysis of short-and long-wavelength multi-chip optical transmitter modules for optical PCBs applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant