KR20160072646A - In-cell tourch type liquid crystal display device and method for fabricating the same - Google Patents

In-cell tourch type liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20160072646A
KR20160072646A KR1020140180565A KR20140180565A KR20160072646A KR 20160072646 A KR20160072646 A KR 20160072646A KR 1020140180565 A KR1020140180565 A KR 1020140180565A KR 20140180565 A KR20140180565 A KR 20140180565A KR 20160072646 A KR20160072646 A KR 20160072646A
Authority
KR
South Korea
Prior art keywords
touch
touch block
block
wiring
wirings
Prior art date
Application number
KR1020140180565A
Other languages
Korean (ko)
Other versions
KR101695069B1 (en
Inventor
장주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140180565A priority Critical patent/KR101695069B1/en
Publication of KR20160072646A publication Critical patent/KR20160072646A/en
Application granted granted Critical
Publication of KR101695069B1 publication Critical patent/KR101695069B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

The present invention provides an in-cell touch typed liquid crystal display device comprising: a substrate having a plurality of unit pixels containing sub-pixels of red (R), green (G) and blue (B); a touch block A which is formed on at least two unit pixel areas and has a touch block, and a touch block B below the touch block A or the lowest touch block; touch wires which are provided in the touch block A and the touch block B below the touch block A or the lowest touch block; dummy wires which are provided to correspond to the touch wires provided in the touch block A, the touch block B below the touch block A, or the lowest touch block; and a common electrode connected to the touch wires in the touch block and to the dummy wires.

Description

인셀 터치형 액정표시장치 및 제조방법{IN-CELL TOURCH TYPE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an in-cell touch type liquid crystal display device and a method of manufacturing the same,

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 인셀 터치 형 액정표시장치에서 터치 블럭(Touch Block)들 간 콘택 저항 차이를 개선하고자 한 인셀 터치형 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device, and more particularly, to an in-line touch type liquid crystal display device for improving a contact resistance difference between touch blocks in an in- And a manufacturing method thereof.

일반적인 터치 디스플레이 패널은 터치 패널 및 상기 터치 패널과 겹쳐진 디스플레이 유닛(unit)을 포함한다. 이러한 터치 패널은 작동 인터 페이스(operation interface)로 설계된다.A general touch display panel includes a touch panel and a display unit overlapped with the touch panel. Such a touch panel is designed as an operation interface.

상기 터치 패널은 디스플레이 유닛에 의해 발생된 이미지가 터치 패널에 의해 가려지지 않고 사용자에게 직접 보일 수 있도록 투명하다. 상기와 같이 잘 알려진 터치 패널 기술은 터치 디스플레이 패널의 무게와 두께를 증가시킬 수 있고 빛의 침투율(light penetration ratio)을 감소시킬 수 있으며 터치 디스플레이 패널의 반사율과 흐림도(haze)를 증가시킬 수 있다.The touch panel is transparent so that the image generated by the display unit can be directly seen by the user without being masked by the touch panel. The well-known touch panel technology can increase the weight and thickness of the touch display panel, reduce the light penetration ratio, and increase the reflectance and haze of the touch display panel .

온셀(on-cell) 및 인셀(in-cell) 터치 기술은 위에서 설명한 기존 터치 기술의 단점들을 극복하기 위해 제안되었다. On-cell and in-cell touch technologies have been proposed to overcome the disadvantages of the existing touch technology described above.

상기 온셀 기술은 컬러필터 기판의 뒷면에 센서를 배치하여 완전한 컬러필터 기판을 형성하는 것이다. The on-cell technique is to arrange a sensor on the back surface of a color filter substrate to form a complete color filter substrate.

상기 온셀 기술중 하나는 터치 센서를 박막 위에 배치하고 상기 박막을 2개의 기판 중 상부 기판에 붙이는 것이다.One of the on-cell techniques is to place a touch sensor on a thin film and attach the thin film to an upper substrate of two substrates.

그리고, 인셀(In-Cell) 기술은 그 센서를 액정표시패널의 셀 구조 내에 배치하는 것이다. 현재 레지스티브(resistive), 캐패시티브(capacitive), 옵티브 (optical)의 3개의 주된 인셀 기술들이 있는데, 상기 레지스티브 터치 기술은 터치 디스플레이 패널 상의 터치 위치(touch position)를 결정하기 위해 2개의 전도성 (conductive) 기판과 2개의 기판 사이에 존재하는 공통 층(common layer)의 전압 변화를 이용한다.And, the in-cell technology is to place the sensor in the cell structure of the liquid crystal display panel. Currently, there are three main Insel technologies: resistive, capacitive, and optical. The resistive touch technology uses two (2) pixels to determine the touch position on the touch display panel A change in voltage of a common layer existing between a conductive substrate and two substrates is used.

인셀 기술은 디스플레이 유닛이 터치 패널로 기능할 수 있도록 터치 센서를 디스플레이 유닛 내에 통합하는 것이다. 따라서, 터치 디스플레이 패널은 조립 공정을 단순화하기 위하여 추가적인 터치 패널과 접합될 필요가 없다. The Insel technology integrates the touch sensor into the display unit so that the display unit can function as a touch panel. Thus, the touch display panel need not be joined to an additional touch panel to simplify the assembly process.

이러한 인셀 터치 기술을 이용한 종래기술에 따른 인셀 터치형 액정표시장치에 대해 도 1 내지 3을 참조하여 설명하면 다음과 같다.A conventional in-cell touch-type liquid crystal display device using the in-cell touch technology will be described with reference to FIGS. 1 to 3. FIG.

도 1은 종래기술에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.1 is a schematic plan view of pixels of an in-line touch type liquid crystal display device according to the related art.

도 2는 종래기술에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.2 is a schematic plan view of a thin film transistor array substrate of an in-line touch type liquid crystal display device according to the related art.

도 1 및 2를 참조하면, 종래기술에 따른 인셀 터치형 액정표시장치는, 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소가 하나의 단위화소(P)를 이루며, 이러한 단위화소(P)의 복수 개가 매트릭스 형태인 수직방향 및 수평 방향으로 반복하여 배열된 구조로 이루어진다.1 and 2, a conventional in-cell touch-type liquid crystal display device includes a red (R) sub pixel, a green (G) sub pixel and a blue (B) sub pixel constituting one unit pixel , And a plurality of such unit pixels P are repeatedly arranged in the vertical direction and the horizontal direction in a matrix form.

그리고, 상기 액정표시장치는 복수 개의 단위화소(P)들, 예를 들어 4개의 단위화소(P)가 하나의 터치 블럭(Touch Block)을 이루며, 이러한 터치 블럭들, 예를 들어 최상위 블럭인 터치 블럭 A와, 그 아래의 터치 블럭 B 내지 최하위 터치 블럭(미도시)이 수직방향으로 배열되어 있다. 이때, 상기 4개의 단위화소(P)는 제1 상, 하부 화소들 및 제2 상, 하부 화소들로 구성되어 있다.In the liquid crystal display device, a plurality of unit pixels P, for example, four unit pixels P constitute one touch block, and these touch blocks, for example, A block A and a touch block B to a touch block (not shown) are arranged in a vertical direction. At this time, the four unit pixels P are composed of first, lower, and second upper and lower pixels.

수직 방향으로 배열되는 터치 블럭들, 즉 상기 터치 블럭 A 및 터치 블럭 B 내지 최하위 터치 블럭(미도시)은 수평방향으로도 반복하여 배열되어 있다. The touch blocks arranged in the vertical direction, that is, the touch block A and the touch block B to the lowest touch block (not shown) are repeatedly arranged in the horizontal direction.

더욱이, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치 블럭 들에는 제1, 2 상, 하부 단위화소(P)들마다 제1 터치 배선(31a)과 제2 터치 배선(31b)이 배치되어 있다.The first touch wiring 31a is connected to the first, second, and lower unit pixels P in the touch block A and the touch blocks B to B, And the second touch wiring 31b are disposed.

상기 제1 터치 배선(31a)은 최상위 터치 블럭인 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭들에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(31a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(35)에만 접속되어 있고, 나머지 터치 블럭들 내의 제1 상, 하부 단위화소(P)의 공통전극(35)에는 접속되어 있지 않고 절연된 상태로 배열되어 있다. The first touch wiring 31a is formed integrally with the uppermost touch block A (Touch Block A) and the touch blocks B (Touch Block B) below the touch block A to the lowest touch blocks. At this time, the first touch wiring 31a is connected only to the common electrode 35 of the first upper and lower unit pixels P in the touch block A, which is the uppermost touch block, and the first touch wiring 31a is connected to the first, Are not connected to the common electrode 35 of the unit pixel P but are arranged in an insulated state.

그리고, 상기 제2 터치 배선(31b) 중 상기 터치 블럭 A 내에 배열되는 부분은 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 부분과 분리되어 있다. 이때, 상기 터치 블럭 A 내의 제2 터치 배선(31b) 부분은 제2 상, 하부 단위화소(P)의 공통전극(35)에만 접속되어 있으며, 상기 터치 블럭 B로부터 최하위 터치 블럭에 배치되는 제2 터치 배선의 나머지 부분은 일체로 구성되어 있다. 특히, 상기 터치 블럭 B 부터 최하위 터치 블럭(미도시)까지 일체로 구성된 제2 터치 배선(31b) 중 상기 터치 블럭 B 내에 배치되는 부분은 상기 터치 블럭 B내의 제2 상, 하부 단위화소(P)의 공통전극(35)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(35)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.A part of the second touch wiring 31b arranged in the touch block A is separated from the second touch wiring part formed integrally with the touch block B in the lowest touch block. In this case, the second touch wiring 31b in the touch block A is connected only to the common electrode 35 of the second upper and lower unit pixels P, The remaining part of the touch wiring is constituted integrally. Particularly, a portion of the second touch interconnection 31b, which is integrally formed from the touch block B to the lowest touch block (not shown), disposed in the touch block B is connected to the second upper and lower unit pixels P in the touch block B, And is not connected to the common electrode 35 of the second upper and lower unit pixels P in the touch blocks below them but is arranged in an insulated state.

도 2에 도시된 바와 같이, 각 서브 화소에는 게이트 배선(13)이 수평 방향으로 배열되어 있으며, 상기 게이트 배선(13)과 교차하는 수직 방향으로 데이터배선 (21)이 배열되어 있다.As shown in FIG. 2, gate lines 13 are arranged in the horizontal direction in each sub-pixel, and data lines 21 are arranged in a direction perpendicular to the gate lines 13.

상기 게이트 배선(13)과 데이터배선(21)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.A thin film transistor T is formed at a crossing point between the gate wiring 13 and the data wiring 21.

상기 서브 화소들의 전면에는 화소전극(27)이 배열되어 있으며, 상기 화소전극(27)과 오버랩되게 공통전극(35)이 배열되어 있다.Pixel electrodes 27 are arranged on the front surfaces of the sub-pixels, and common electrodes 35 are arranged so as to overlap the pixel electrodes 27.

상기 서브 화소들 중에서, 녹색(G) 서브 화소와 청색(B) 서브 화소 사이에는 제1 터치배선(31a)이 데이터 배선(21)과 평행하게 배열되어 있으며, 상기 제1 터치배선(31a)은 각 서브 화소의 게이트 배선(13)에 전기적으로 연결되어 있다.Among the sub-pixels, the first touch wiring 31a is arranged in parallel with the data wiring 21 between the green (G) sub-pixel and the blue (B) sub-pixel, and the first touch wiring 31a And is electrically connected to the gate wiring 13 of each sub-pixel.

도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다. 도면에서는 제1 터치 배선(31a)에 대해서만 도시되어 있지만, 제2 터치 배선(31b)도 도시되어 있는 것이다. 그리고, 여기서는 제1 터치 배선(31a)을 중심으로 설명하기로 한다.FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 2, and is a schematic cross-sectional view of a conventional in-cell touch-type liquid crystal display device. Although only the first touch wiring 31a is shown in the drawing, the second touch wiring 31b is also shown. Here, the first touch wiring 31a will be mainly described.

도 3을 참조하면, 종래기술에 따른 인셀 터치형 액정표시장치는, 박막 트랜지스터 어레이 기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(13)과, 상기 게이트 배선(13)과 교차하여 화소영역을 정의하는 다수의 데이터배선(21)과, 상기 게이트 배선(13)과 데이터배선(21)의 교차 지점에 마련되고, 게이트 전극(13a)과 액티브층(17)과 소스전극(21a) 및 드레인 전극(21b)으로 이루어진 박막 트랜지스터(T)를 포함한다. 3, the conventional in-line touch type liquid crystal display includes a plurality of gate lines 13 extending in one direction and spaced apart from each other in parallel on a thin film transistor array substrate 11, A gate electrode 13a and an active layer 17 are provided at intersections of the gate wiring 13 and the data wiring 21, And a thin film transistor T composed of a source electrode 21a and a drain electrode 21b.

상기 박막 트랜지스터(T)를 포함한 기판 전면에 제1 보호막(23)이 형성되어 있으며, 상기 제1 보호막(23) 위에는 평탄화막(25)이 형성되어 있다. 그리고, 상기 평탄화막(25) 및 제1 보호막(23)에는 상기 박막 트랜지스터(T)의 드레인 전극(21b) 일부를 노출시키는 드레인 콘택홀(미도시)이 형성되어 있다.A first protective layer 23 is formed on the entire surface of the substrate including the thin film transistor T and a planarization layer 25 is formed on the first protective layer 23. A drain contact hole (not shown) for exposing a part of the drain electrode 21b of the thin film transistor T is formed in the planarization film 25 and the first protective film 23.

상기 평탄화막(25) 위에는 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(21b)과 전기적으로 연결되는 화소전극(27)이 형성되어 있다.A pixel electrode 27 electrically connected to the drain electrode 21b is formed on the planarization layer 25 through the drain contact hole (not shown).

상기 제1 보호막(23) 상부에는 상기 화소전극(27)을 덮는 제2 보호막(29)이 형성되어 있으며, 상기 제2 보호막(29) 위에는 제1 터치 배선(31)이 형성되어 있다. 이때, 상기 제1 터치 배선(31a)은 상기 데이터배선(21)과 평행하게 배치되어 있다.A second protective layer 29 covering the pixel electrode 27 is formed on the first protective layer 23 and a first touch wiring 31 is formed on the second protective layer 29. At this time, the first touch wirings 31a are arranged in parallel with the data wirings 21.

그리고, 상기 제2 보호막(29) 위에는 상기 제1 터치 배선(31) 일부를 노출시키는 층간 절연막(33)이 형성되어 있다.An interlayer insulating film 33 for exposing a part of the first touch wiring 31 is formed on the second protective film 29.

상기 층간 절연막(33) 상에는 상기 화소전극(27)과 오버랩되는 다수의 공통전극(35)이 형성되어 있으며, 상기 공통전극(35)은 상기 터치 배선(31)과 연결되어 있다. 이때, 상기 제1 터치 배선(31a)은 터치 블럭 A 내의 각 단위화소(P)에 구비된 게이트 배선(13)에 전기적으로 연결되어 있다.A plurality of common electrodes 35 overlapping the pixel electrodes 27 are formed on the interlayer insulating layer 33 and the common electrodes 35 are connected to the touch wiring 31. At this time, the first touch wiring 31a is electrically connected to the gate wiring 13 provided in each unit pixel P in the touch block A.

이와 같이, 종래기술에 따른 인셀 터치 구조의 액정표시장치의 경우, 터치 성능 확보 및 러빙 약화에 기인하여 발생하는 디스클리네이션(Disclination) 불량을 개선하기 위해 터치배선을 한 단위화소(P) 내의 녹색(G) 서브 화소와 청색(B) 서브 화소 사이에 배치한다.As described above, in the case of the liquid crystal display device of the in-cell touch structure according to the related art, in order to improve the defective dislocation caused by securing the touch performance and weakening the rubbing, (G) sub-pixel and the blue (B) sub-pixel.

이와 같은 터치 배선의 숫자가 많을수록 터치 블럭(Touch Block)과 추가되는 기생 캐패시턴스(Cst)가 많아지게 되어 터치 성능이 저하되므로, 터치 성능 확보를 위해서는 터치 배선의 수를 최소화해야 한다.As the number of the touch wiring lines increases, the number of touch wiring lines (touch blocks) and the parasitic capacitance (Cst) to be added are increased.

그리고, 터치 배선이 평탄화막 위에 위치하기 때문에, 러빙시에 터치 배선의 단차에 기인하여 러빙(Rubbing) 약화가 발생하여, 적색(R) 서브 화소와 녹색(G) 서브 화소 사이에 위치할 경우 녹색 서브 화소에 디스클리네이션(Disclination) 불량이 발생할 수 있기 때문에, 터치 배선을 녹색(G) 서브 화소와 청색(R) 서브 화소에 위치해야 한다.When the rubbing weakens due to the step difference of the touch wiring at the time of rubbing and is located between the red (R) sub pixel and the green (G) sub pixel when the touch wiring is located on the planarizing film, The touch wiring must be located in the green (G) sub-pixel and the blue (R) sub-pixel because a dislocation defect may occur in the sub-pixel.

그러나, 종래기술에 따른 인셀 터치 타입의 액정표시장치의 경우, 최상위 터치 블럭(Touch Block) A과 최하위 터치 블럭(Touch Block) 간에 공통전극의 콘택 저항 편차가 발생하게 됨으로써, 터치배선과의 신호 간섭으로 인하여 터치 배선에서의 어두움 현상이 발생하게 된다. 특히, 최상위 터치 블럭(Touch Block)에서의 저항은 약 수백 오옴(Ω) 정도이지만, 최하위 터치 블럭(Touch Block)에서의 저항은 약 수천 오옴(Ω) 정도이기 때문에, 이들 터치 블럭들 간의 콘택 저항이 최대 10 배 차이가 나는 문제가 발생하게 된다.However, in the case of the conventional in-line touch type liquid crystal display device, the contact resistance of the common electrode is generated between the uppermost touch block A and the lowest touch block, A dark phenomenon occurs in the touch wiring. Particularly, since the resistance at the top touch block is about several hundreds of ohms, but the resistance at the lowest touch block is about several thousands ohms, the contact resistance between these touch blocks The problem is that the difference is up to 10 times.

따라서, 종래기술의 경우, 모델 특성상 패널의 공통전극이 구동 집적회로 (D-IC)의 출력 범프(output bump)를 통하여 연결되어 있으므로, 각 터치 블럭 간의 콘택(contact) 저항 차이 등에 취약하며, 터치 블럭(Touch Block)들 간의 콘택 저항 차이로 인해, 터치 블럭의 전극의 불안정 구동에 기인하여 깃발 얼룩을 발생하게 된다.Therefore, in the prior art, since the common electrodes of the panel are connected through the output bump of the driving integrated circuit (D-IC) due to the characteristics of the model, they are vulnerable to differences in contact resistance between the respective touch blocks, Due to the contact resistance difference between the touch blocks, unstable driving of the electrode of the touch block causes flag unevenness.

본 발명의 목적은 인셀 터치 타입의 액정표시장치의 터치 블럭들 간의 콘택 저항 차이를 줄여 깃발 얼룩을 개선할 수 있는 인셀 터치 타입의 액정표시장치 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an in-cell touch-type liquid crystal display device capable of reducing the difference in contact resistance between touch blocks of an in-cell touch-type liquid crystal display device,

전술한 과제를 해결하기 위하여, 본 발명은, 기판상에 배열된 화소들이 하나의 터치 블럭(Touch Block)을 이루는 터치 블럭 A와 그 아래의 터치 블럭 B 내지 최하위 터치 블럭과, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들 및, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들과 대응하여 구비된 더미배선들; 및 상기 터치 블럭 내의 터치 배선들과 더미배선들에 접속된 공통전극을 포함하는 인셀 터치형 액정표시장치를 제공할 수 있다.According to an aspect of the present invention, there is provided a touch block including a touch block A, a touch block B, a touch block B, a touch block A, a touch block A, Touch Block A and Touch Block B to Touch Block B to Touch Block B to Touch Block B to Touch Block B to Touch Block B to Touch Block B to Touch Block B to Touch Block B Dummy wirings provided corresponding to the touch wirings provided in the lowest touch block; And a common electrode connected to the touch wirings in the touch block and the dummy wirings.

이러한 인셀 터치형 액정표시장치에 있어서, 상기 터치 배선들 중 제1 터치 배선은 상기 최상위 터치 블럭 A 내의 각 화소의 공통전극에 연결되며, 그 아래의 터치 블럭 B 내지 최하위 터치 블럭 내의 각 화소의 공통전극과는 절연될 수 있다. In this in-line touch type liquid crystal display device, the first touch wiring among the touch wirings is connected to a common electrode of each pixel in the uppermost touch block A, and common to the pixels in the lower touch block B to the lowest touch block It can be insulated from the electrode.

이러한 인셀 터치형 액정표시장치에 있어서, 상기 더미 배선들 각각은 각 터치 블럭 내에서 상기 터치 배선들 각 각과 대향하여 배치되며, 각 터치 블럭에 배치된 이들 더미 배선 각각은 서로 분리될 수 있다.In such an in-line touch-type liquid crystal display device, each of the dummy wirings is disposed to face each of the touch wirings in each of the touch blocks, and each of the dummy wirings disposed in each of the respective touch blocks can be separated from each other.

이러한 인셀 터치형 액정표시장치에 있어서, 상기 터치 배선들의 수는 수평방향으로 배열되는 화소들 수와 동일할 수 있다. In such an in-line touch type liquid crystal display device, the number of touch wirings may be equal to the number of pixels arranged in the horizontal direction.

이러한 인셀 터치형 액정표시장치에 있어서, 상기 터치 배선과 더미 배선은 각 화소를 구성하는 청색 서브 화소를 사이에 두고 배치될 수 있다.In such an in-cell touch-type liquid crystal display device, the touch wiring and the dummy wiring may be arranged with blue sub-pixels constituting each pixel sandwiched therebetween.

다른 측면에서, 본 발명은, 기판상에 구비된 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되는 화소전극과, 상기 화소전극을 덮는 보호막과, 상기 보호막 상에 구비된 터치 배선과 더미 배선과, 상기 보호막 상에서 상기 터치 배선과 더미 배선을 각각 노출시키는 층간 절연막과, 상기 층간 절연막 상에서 상기 터치 배선과 더미 배선에 연결되는 공통전극을 포함하는 인셀 터치형 액정표시장치를 제공할 수 있다.According to another aspect of the present invention, there is provided a display device comprising: a thin film transistor provided on a substrate; a pixel electrode electrically connected to a drain electrode of the thin film transistor; a protection film covering the pixel electrode; An interlayer insulating film for exposing the touch wiring and the dummy wiring on the protective film, and a common electrode connected to the touch wiring and the dummy wiring on the interlayer insulating film.

또 다른 측면에서, 본 발명은, 기판상에 인접하는 적어도 2개 이상의 단위화소 영역에 터치 블럭을 구비하는 터치 블럭 A와 그 아래의 터치 블럭 B 내지 최하위 터치 블럭을 정의하는 단계와, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 터치 배선들을 배열하는 단계와, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들과 각각 대응하는 더미배선들을 배열하는 단계 및, 상기 터치 블럭들 내의 터치 배선들과 더미배선들에 공통전극을 연결하는 단계를 포함하는 인셀 터치형 액정표시장치 제조방법을 제공함에 있다.According to another aspect of the present invention, there is provided a method of controlling a touch block, the method comprising: defining a touch block A having a touch block in at least two or more unit pixel regions adjacent to the substrate, Arranging touch wirings in a touch block A and a touch block B to a touch block B and a touch block B in a lowest touch block B; The method comprising the steps of: arranging dummy wirings corresponding to the touch wirings provided in the lowest touch block, and connecting the common wirings to the touch wirings and the dummy wirings in the touch blocks; And a display device manufacturing method.

본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치하여 각 화소 내의 공통전극과 전기적으로 접속되도록 함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다. According to the present invention, a dummy wiring is additionally disposed in each pixel constituting an in-cell touch-type liquid crystal display device together with a touch wiring so as to be electrically connected to a common electrode in each pixel, thereby reducing a contact resistance between touch wirings, The defects such as flag spots can be reduced.

그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다. In addition, the present invention can improve the profitability of the model by improving the yield of the panel and module by improving the flag stain occurring in the gray pattern at the time of image formation of the in-cell touch type liquid crystal display device.

도 1은 종래기술에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 2는 종래기술에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.
도 4는 본 발명에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 5는 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.
도 7a 내지 7i는 본 발명에 따른 인셀 터치형 액정표시장치의 제조 공정 단면도들이다.
도 8은 본 발명에 따른 인셀 터치형 액정표시장치의 불량율을 개략적으로 나타낸 그래프이다.
도 9는 본 발명에 따른 인셀 터치형 액정표시장치의 접촉 저항을 개략적으로 나타낸 그래프이다.
1 is a schematic plan view of pixels of an in-line touch type liquid crystal display device according to the related art.
2 is a schematic plan view of a thin film transistor array substrate of an in-line touch type liquid crystal display device according to the related art.
FIG. 3 is a cross-sectional view taken along the line III-III in FIG. 2, and is a schematic cross-sectional view of a conventional in-cell touch-type liquid crystal display device.
4 is a schematic plan view of pixels of an in-line touch type liquid crystal display device according to the present invention.
5 is a schematic plan view of a thin film transistor array substrate of an in-cell touch type liquid crystal display device according to the present invention.
FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5, and is a schematic cross-sectional view of an in-cell touch-type liquid crystal display device according to the present invention.
7A to 7I are cross-sectional views illustrating manufacturing steps of an in-line touch type liquid crystal display device according to the present invention.
8 is a graph schematically showing a defective ratio of the in-cell touch type liquid crystal display device according to the present invention.
9 is a graph schematically showing the contact resistance of an in-cell touch-type liquid crystal display device according to the present invention.

이하, 본 발명의 실시 예들에 대해 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference numerals whenever possible, even if they are shown in different drawings. In the following description of the embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, a, b 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.In describing the constituent elements of the invention, terms such as first, second, a, and b may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected to or connected to the other component, It should be understood that an element may be "connected," "coupled," or "connected." In the same context, when an element is described as being formed on an "upper" or "lower" side of another element, the element may be formed either directly or indirectly through another element As will be understood by those skilled in the art.

도 4는 본 발명에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.4 is a schematic plan view of pixels of an in-line touch type liquid crystal display device according to the present invention.

도 4를 참조하면, 본 발명에 따른 인셀 터치형 액정표시장치는, 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소가 하나의 단위화소(P)를 이루며, 이러한 단위화소(P)의 복수 개가 매트릭스 형태인 수직방향 및 수평 방향으로 반복하여 배열된 구조로 이루어진다.Referring to FIG. 4, an in-line touch type liquid crystal display device according to the present invention includes red (R), green (G) and blue (B) subpixels as one unit pixel P, A plurality of unit pixels P are repeatedly arranged in a vertical direction and a horizontal direction in a matrix form.

그리고, 상기 액정표시장치는 복수 개의 단위화소(P)들, 예를 들어 4개의 단위화소(P)가 하나의 터치 블럭(Touch Block)을 이루며, 이러한 터치 블럭들, 예를 들어 최상위 블럭인 터치 블럭 A와, 그 아래의 터치 블럭 B 내지 최하위 터치 블럭(미도시)이 수직방향으로 배열되어 있다. 이때, 상기 4개의 단위화소(P)는 제1 상, 하부 화소들 및 이들과 인접하여 제2 상, 하부 화소들로 구성되어 있다. In the liquid crystal display device, a plurality of unit pixels P, for example, four unit pixels P constitute one touch block, and these touch blocks, for example, A block A and a touch block B to a touch block (not shown) are arranged in a vertical direction. At this time, the four unit pixels P are composed of the first and second pixels, and the second and third pixels adjacent to the first and second pixels.

여기서, 상기 터치 블럭(Touch Block)은 4개의 단위화소(P)로 한정되는 것이 아니라, 경우에 따라 4개 이상의 단위화소(P)들로 구성될 수 있다. 본 발명에서는 4개 단위화소(P)를 하나의 터치 블럭(Touch Block)으로 구성한 경우를 실례로 들어 설명하기로 한다.Here, the touch block is not limited to four unit pixels P but may be composed of four or more unit pixels P in some cases. In the present invention, a case in which four unit pixels P are constituted by one touch block will be described as an example.

수직 방향으로 배열되는 터치 블럭들, 즉 상기 터치 블럭 A 및 터치 블럭 B 내지 최하위 터치 블럭(미도시)은 수평방향으로도 반복하여 배열되어 있다. 즉, 상기 터치 배선들의 수는 수평방향으로 배열되는 화소들의 수와 비례한다. The touch blocks arranged in the vertical direction, that is, the touch block A and the touch block B to the lowest touch block (not shown) are repeatedly arranged in the horizontal direction. That is, the number of touch wirings is proportional to the number of pixels arranged in the horizontal direction.

더욱이, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 들에는 제1, 2 상, 하부 단위화소(P)마다 제1, 2 터치 배선(125a, 125b)이 배치되어 있으며, 상기 제1, 2 터치배선(125a, 125b)와 대향하여 더미 배선(127)이 각각 배치되어 있다.Further, the first and second touch wirings 125a (125a) are provided for the first, second, and lower unit pixels (P) on the touch block A and the touch blocks B And a dummy wiring 127 is disposed so as to face the first and second touch wirings 125a and 125b.

상기 제1 터치 배선(125a)은 최상위 터치 블럭인 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에만 접속되어 있고, 나머지 터치 블럭들, 즉 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 들 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에는 접속되어 있지 않고 절연된 상태로 되어 있다. The first touch wiring 125a is integrated with the touch block A (touch block A) and the touch block B (touch block B) down to the lowest touch block. At this time, the first touch wiring 125a is connected only to the common electrode 131 of the first upper and lower unit pixels P in the touch block A, which is the uppermost touch block, and the remaining touch blocks, Is not connected to the common electrode 131 of the first and lower unit pixels P in the touch blocks B to B, and is insulated.

그리고, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 A 내에 배열되는 제2 터치 배선의 일부는 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분과 분리되어 배치되어 있다. 이때, 상기 터치 블럭 A의 제2 터치 배선(125b)의 일부는 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되어 있다. 특히, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분은 상기 터치 블럭 B 내의 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.A part of the second touch interconnection arranged in the touch block A among the second touch interconnection lines 125b is disposed separately from the rest of the second touch interconnection integrally formed in the lowest touch block from the touch block B. At this time, a part of the second touch wiring 125b of the touch block A is connected only to a common electrode (not shown in FIG. 6, 131) of the second upper and lower unit pixels P. Particularly, among the second touch wirings 125b, the remaining part of the second touch wirings formed integrally in the lowest touch block from the touch block B is connected to the common electrode (not shown) of the second upper and lower unit pixels P in the touch block B (See 131 in FIG. 6), and are not connected to the common electrode 131 of the second upper and lower unit pixels P in the touch blocks below them, but are arranged in an insulated state.

각 단위화소(P) 내의 청색(B) 서브 화소를 기준으로 일측에 각각 배치되는 상기 제1 및 제2 터치 배선(125a, 125b)과 각각 대향하여 청색(B) 서브 화소의 타측에는 더미 배선(127)이 각각 배치되는데, 상기 더미 배선(127)은 각 터치 블럭마다 독립적으로 분리되어 있다.The other side of the blue (B) sub-pixel opposes the first and second touch wirings 125a and 125b disposed on one side with respect to the blue (B) sub-pixel in each unit pixel P, 127, respectively, are separated from one another, and the dummy wirings 127 are independently separated for each touch block.

상기 각 터치 블럭 내에 독립적으로 배치되는 더미 배선(127)은 각 터치 블럭 내의 각 단위화소(P)의 공통전극(도 6의 131 참조)과 접속되어 있다.The dummy wirings 127 independently arranged in the respective touch blocks are connected to common electrodes (refer to 131 in Fig. 6) of the unit pixels P in each touch block.

도 5는 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다. 도면에서는 제1 터치 배선(125a)에 대해서만 도시되어 있지만, 제2 터치 배선(125b)도 도시되어 있는 것이다. 그리고, 여기서는 제1 터치 배선(125a)을 중심으로 설명하기로 한다.5 is a schematic plan view of a thin film transistor array substrate of an in-cell touch type liquid crystal display device according to the present invention. Although only the first touch wiring 125a is shown in the drawing, the second touch wiring 125b is also shown. Here, the first touch wiring 125a will be mainly described.

도 5에 도시된 바와 같이, 단위화소(P)를 구성하는 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소 각 각에는 게이트 배선(103)이 수평 방향으로 배열되어 있으며, 상기 게이트 배선(109)과 교차하는 수직 방향으로 데이터배선(109)이 배열되어 있다.5, the gate wirings 103 are arranged in the horizontal direction for each of the red (R), green (G) and blue (B) sub-pixels constituting the unit pixel P And the data lines 109 are arranged in a direction perpendicular to the gate lines 109.

상기 게이트 배선(103)과 데이터배선(109)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.A thin film transistor T is formed at the intersection of the gate wiring 103 and the data wiring 109.

상기 서브 화소들의 전면에는 화소전극(121)이 배열되어 있으며, 상기 화소전극(121)과 오버랩되게 공통전극(미도시, 도 5의 131 참조, 131a)이 배열되어 있다. 이때, 상기 공통전극(131a)은 복수 개의 단위화소(P) 전면에 배열되어 있다.Pixel electrodes 121 are arranged on the front surfaces of the sub-pixels, and common electrodes (not shown in FIG. 5, 131a) are arranged to overlap with the pixel electrodes 121. At this time, the common electrode 131a is arranged in front of a plurality of unit pixels P.

상기 제1 터치배선(125a)은 각 단위화소(P)를 구성하는 서브 화소들 중에서, 녹색(G) 서브 화소와 청색(B) 서브 화소 사이, 즉 청색(B) 서브 화소의 일측에 상기 데이터 배선(109)과 평행하게 배열되어 있으며, 상기 제2 터치배선(미도시, 도 4의 125b 참조)은 청색(B)의 타측에 상기 데이터 배선(109)과 평행하게 배열되어 있다.The first touch wiring 125a is provided between the green (G) sub-pixel and the blue (B) sub-pixel among the sub-pixels constituting each unit pixel P, The second touch wiring (not shown in FIG. 4, 125b) is arranged on the other side of the blue (B) in parallel with the data line 109.

그리고, 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)은 각 화소 (P) 내의 공통전극(131)에 전기적으로 연결되어 있다.The first and second touch wirings 125a and 125b and the dummy wirings 127 are electrically connected to the common electrode 131 in each pixel P. [

도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5, and is a schematic cross-sectional view of an in-cell touch-type liquid crystal display device according to the present invention.

본 발명에서는 복수 개의 터치 블럭들 내의 제1 상, 하부 단위화소(P) 내에 배치되는 제1 터치 배선(125a) 및 더미 배선(127)을 중심으로 설명하기로 한다. 이때, 제1 터치 배선(125a)은 제2 터치배선(125b)과 각 터치 블럭에서의 배열 상태만 다르고 구조 자체가 동일하므로, 제2 터치 배선(125b)의 설명은 생략하기로 한다.The first touch wiring 125a and the dummy wiring 127 disposed in the first upper and lower unit pixels P in the plurality of touch blocks will be mainly described. At this time, the first touch wiring 125a is different from the second touch wiring 125b in the arrangement state in each touch block and the structure itself is the same, so the description of the second touch wiring 125b will be omitted.

도 6을 참조하면, 본 발명에 따른 인셀 터치 타입의 액정표시장치(100)는, 투명한 기판(101)에 일측 방향으로 게이트 배선(106)이 형성되어 있다.Referring to FIG. 6, in a liquid crystal display device 100 of an in-cell touch type according to the present invention, a gate wiring 106 is formed on a transparent substrate 101 in one direction.

상기 기판(101)에는 상기 게이트 배선(103)과 교차하여 화소영역(P)을 정의하는 데이터배선(109)이 형성되어 있다.On the substrate 101, a data line 109 crossing the gate line 103 and defining a pixel region P is formed.

상기 게이트 배선(103)과 데이터배선(109)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.A thin film transistor T is formed at the intersection of the gate wiring 103 and the data wiring 109.

그리고, 상기 박막 트랜지스터(T)는 기판(101) 상에 형성된 게이트 배선 (103)으로부터 수직방향으로 연장된 게이트 전극(103a)과 이 게이트 전극(103a) 상부에 형성된 게이트 절연막(105)과 액티브층(107) 및 오믹콘택층(108)과 함께 상기 액티브층(107)의 채널영역만큼 서로 이격된 소스전극(109a) 및 드레인 전극(109b)을 포함한다. The thin film transistor T includes a gate electrode 103a extending in the vertical direction from the gate wiring 103 formed on the substrate 101, a gate insulating film 105 formed on the gate electrode 103a, And a source electrode 109a and a drain electrode 109b spaced apart from each other by the channel region of the active layer 107 together with the ohmic contact layer 108 and the ohmic contact layer 108. [

상기 기판(101)의 화소 영역에는 화소전극(121)이 형성되어 있으며, 상기 화소전극(121)은 제1 보호막(113) 및 평탄화막(115) 내에 있는 드레인 콘택홀(117)을 통해 박막 트랜지스터(T)와 전기적으로 연결되어 있다.A pixel electrode 121 is formed in the pixel region of the substrate 101. The pixel electrode 121 is electrically connected to the thin film transistor 120 through the first contact hole 113 and the drain contact hole 117 in the planarization film 115. [ (T).

상기 화소전극(121)을 포함한 평탄화막(115) 상에는 제2 보호막(123)이 형성되어 있으며, 상기 제2 보호막(123) 위에는 제1 터치 배선(125a)과 더미 배선 (127)이 데이터 배선(109)과 평행하게 형성되어 있다. 이때, 상기 제1 터치 배선 (125a)과 더미 배선(127)은 각 단위화소(P)의 청색 서브 화소를 사이에 두고 나란하게 배열되어 있다.A second protective film 123 is formed on the planarization film 115 including the pixel electrode 121. A first touch wiring 125a and a dummy wiring 127 are formed on the second protective film 123 by a data line 109, respectively. At this time, the first touch wiring 125a and the dummy wiring 127 are arranged side by side with the blue sub-pixel of each unit pixel P interposed therebetween.

그리고, 상기 제1 터치 배선(125a)과 더미 배선(127)을 포함한 제2 보호막 (123) 위에는 상기 제1 터치 배선(125a)과 더미 배선(127) 각 각을 노출시키는 터치 배선 콘택홀(130a) 및 더미 배선 콘택홀(130b)이 구비된 층간 절연막(129)이 형성되어 있다.A touch wiring contact hole 130a for exposing the first touch wiring 125a and the dummy wiring 127 is formed on the second protective film 123 including the first touch wiring 125a and the dummy wiring 127. [ And an interlayer insulating film 129 having a dummy wiring contact hole 130b are formed.

더욱이, 상기 층간 절연막(129) 위에는 상기 터치 배선 콘택홀(130a) 및 더미 배선 콘택홀(130b)을 통해 상기 제1 터치 배선(125a) 및 더미 배선(127)과 전기적으로 연결되는 공통전극(131, 131a)이 형성되어 있다. 이때, 상기 공통전극(131, 131a)은 복수 개의 화소 전면에 형성되어 있으며, 서로 이격된 다수 개의 막대 형상의 공통전극(131a)은 각 단위화소(P)에 위치하여 상기 화소전극(121)과 오버랩되어 있다.The common electrode 131 electrically connected to the first touch wiring 125a and the dummy wiring 127 through the touch wiring contact hole 130a and the dummy wiring contact hole 130b is formed on the interlayer insulating film 129, And 131a are formed. In this case, the common electrodes 131 and 131a are formed on the entire surface of the plurality of pixels, and a plurality of rod-shaped common electrodes 131a spaced from each other are positioned in the unit pixels P, Overlapping.

이와 같이, 상기 공통전극(131, 131a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다. 상기 공통전극(131a)은 각 서브 화소에서 제2 보호막(123) 및 층간 절연막(129)을 사이에 두고 대면적의 화소전극(121)과 중첩되어 프린지 필드(fringe field)를 형성하게 된다. As described above, a reference voltage for driving the liquid crystal, that is, a common voltage is supplied to each of the common electrodes 131 and 131a. The common electrode 131a overlaps the pixel electrode 121 with a large area through the second protective film 123 and the interlayer insulating film 129 in each sub pixel to form a fringe field.

상기 공통전극(131, 131a)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.A lower alignment layer (not shown) is formed on the entire surface of the substrate including the common electrodes 131 and 131a.

한편, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터 기판, 즉 기판(101)과 서로 이격되어 합착되는 컬러필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)가 형성되어 있다.Although not shown in the figure, a black matrix (not shown) for blocking the light from being transmitted to the region excluding the pixel region is formed on the color filter substrate (not shown) BM (black matrix) (not shown).

그리고, 상기 컬러필터 기판(미도시)의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터(미도시)들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터들 사이의 컬러필터 기판(미도시)에는 상기 블랙매트릭스가 형성되어 있다. Color filters (not shown) of red, green, and blue colors are formed in the pixel region of the color filter substrate (not shown). At this time, the black matrix is formed on the color filter substrate (not shown) between the red, green, and blue color filters.

상기 컬러필터 기판과 박막 트랜지스터 기판인 기판(101)의 합착시에, 상기 블랙매트릭스는 상기 기판(101)의 화소영역을 제외한 지역, 예를 들어 박막 트랜지스터(T), 게이트 배선(103) 및 데이터배선(109) 상부와 오버랩되게 배치된다. When the color filter substrate and the substrate 101 as a thin film transistor substrate are attached to each other, the black matrix is formed in a region excluding the pixel region of the substrate 101, for example, the thin film transistor T, the gate wiring 103, And overlaps with the upper portion of the wiring 109.

그리고, 도면에는 도시하지 않았지만, 상기 컬러필터 위에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다. Although not shown in the figure, an upper alignment film (not shown) is formed on the color filter to align the liquid crystal in a predetermined direction.

상기 박막 트랜지스터(T)를 통해 화소전극(121)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(131, 131a)과 화소전극(121) 사이에 프린지 필드 (fringe field)가 형성되어, 기판(101)과 컬러필터 기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.When a data signal is supplied to the pixel electrode 121 through the thin film transistor T, a fringe field is formed between the common electrode 131 and the common electrode 131a and the pixel electrode 121, Since the liquid crystal molecules arranged in the horizontal direction between the substrate 101 and the color filter substrate (not shown) are rotated by dielectric anisotropy, the light transmittance of the liquid crystal molecules transmitted through the pixel region changes according to the degree of rotation, .

이와 같이, 본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다. As described above, according to the present invention, dummy wirings are additionally disposed in the pixels constituting the in-cell touch-type liquid crystal display device together with the touch wirings, thereby reducing the contact resistance between the touch wirings and reducing the contact resistance variation, Can be improved.

본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치하여 각 화소 내의 공통전극과 전기적으로 접속되도록 함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다. According to the present invention, a dummy wiring is additionally disposed in each pixel constituting an in-cell touch-type liquid crystal display device together with a touch wiring so as to be electrically connected to a common electrode in each pixel, thereby reducing a contact resistance between touch wirings, The defects such as flag spots can be reduced.

그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다. In addition, the present invention can improve the profitability of the model by improving the yield of the panel and module by improving the flag stain occurring in the gray pattern at the time of image formation of the in-cell touch type liquid crystal display device.

이와 같은 구성으로 이루어진 본 발명에 따른 인셀 터치형 액정표시장치 제조방법에 대해 도 7a 내지 도 7i를 참조하여 설명하면 다음과 같다.A method of manufacturing an in-cell touch type liquid crystal display device according to the present invention having the above-described structure will be described with reference to FIGS. 7A to 7I.

본 발명에서는 복수 개의 터치 블럭들 내의 제1 상, 하부 단위화소(P) 내에 배치되는 제1 터치 배선(125a) 및 더미 배선(127)을 중심으로 설명하기로 한다.The first touch wiring 125a and the dummy wiring 127 disposed in the first upper and lower unit pixels P in the plurality of touch blocks will be mainly described.

도 7a 내지 7i는 본 발명에 따른 인셀 터치형 액정표시장치의 제조 공정 단면도들이다.7A to 7I are cross-sectional views illustrating manufacturing steps of an in-line touch type liquid crystal display device according to the present invention.

도 7a에 도시된 바와 같이, 다수의 단위화소 영역이 정의된 투명한 기판 (101) 상에 제1 금속층(미도시)을 스퍼터링 방법에 의해 증착한 후, 포토리소 그리피 기술을 이용하여, 상기 제1 금속층(미도시)을 식각하여 게이트 배선(103)과 이 게이트 배선(103)으로부터 수직방향으로 연장된 게이트 전극(103a)을 형성한다. 이때, 상기 제1 금속층 (미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다. As shown in FIG. 7A, a first metal layer (not shown) is deposited on a transparent substrate 101 on which a plurality of unit pixel regions are defined by a sputtering method, and then, using the photolithography technique, A metal layer (not shown) is etched to form a gate wiring 103 and a gate electrode 103a extending in the vertical direction from the gate wiring 103. [ As the first metal layer (not shown), a metal such as aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), molybdenum tungsten At least one selected from the group of conductive metals including titanium (MoTi), copper / moly titanium (Cu / MoTi) is used.

다음으로, 도 7b에 도시된 바와 같이, 상기 기판(101) 상에 상기 게이트 배선(103) 및 게이트 전극(103a)을 덮으며, 질화실리콘(SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 게이트 절연막(105)을 형성한다.Next, as shown in FIG. 7B, a gate insulating film 103 made of silicon nitride (SiNx) or a silicon oxide film (SiO 2 ) is formed on the substrate 101 so as to cover the gate wiring 103 and the gate electrode 103a, (105).

이후에, 상기 게이트 절연막(105) 상에 비정질 실리콘층(a-Si:H)(미도시)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (미도시)을 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+)은 화학기상 증착법(CVD; Chemical Vapor Deposition method) 또는 기타 다른 증착 방법들을 사용할 수도 있다. Thereafter, an amorphous silicon layer (a-Si: H) (not shown) and an amorphous silicon layer (n + or p +) (not shown) containing impurities are sequentially stacked on the gate insulating film 105. At this time, the amorphous silicon layer (a-Si: H) and the impurity-containing amorphous silicon layer (n + or p +) may be formed by chemical vapor deposition (CVD) or other deposition methods.

다음으로, 도 7b에 도시된 바와 같이, 상기 비정질실리콘층(a-Si:H)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써, 상기 게이트 전극(103a) 위의 게이트 절연막(105) 상에 액티브층(107)과 오믹콘택층(108)을 형성한다.Next, as shown in FIG. 7B, by selectively etching the amorphous silicon layer (a-Si: H) and the amorphous silicon layer (n + or p +) containing impurities by photolithography, The active layer 107 and the ohmic contact layer 108 are formed on the gate insulating film 105 on the gate insulating film 103a.

이후에, 도 7c에 도시된 바와 같이, 상기 게이트 절연막(105) 상에 상기 액티브층(107)과 오믹콘택층(108)을 덮는 제2 금속층(미도시)을 형성한다. 이때, 상기 제2 금속층(미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리 /몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다. Thereafter, a second metal layer (not shown) is formed on the gate insulating layer 105 to cover the active layer 107 and the ohmic contact layer 108, as shown in FIG. 7C. The second metal layer may include at least one selected from the group consisting of Al, tungsten, copper, molybdenum, chromium, titanium, molybdenum, At least one selected from the group of conductive metals including titanium (MoTi), copper / moly titanium (Cu / MoTi) is used.

다음으로, 상기 제2 금속층(미도시)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써 상기 게이트 배선(103)과 교차하여 배열되는 데이터배선(109)과 함께 이 데이터배선(109)으로부터 연장된 소스전극(109a) 및, 이 소스전극 (109a)과 이격된 드레인 전극(109b)을 형성한다. 이때, 상기 소스전극(109a) 및 드레인 전극(109b) 형성시에, 그 아래의 오믹콘택층(108) 일부도 식각됨으로 인해 상기 액티브층(107)의 채널영역(미도시)을 기준으로 서로 분리된다.Next, the second metal layer (not shown) is selectively etched by using a photolithography technique to form a source line 109 extending from the data line 109 along with the data line 109 arranged to cross the gate line 103 An electrode 109a and a drain electrode 109b spaced apart from the source electrode 109a are formed. At this time, when the source electrode 109a and the drain electrode 109b are formed, a part of the ohmic contact layer 108 below the source electrode 109a and the drain electrode 109b is also etched so that the active layer 107 is separated from the channel region do.

이후에, 상기 소스전극(109a) 및 드레인 전극(109b)을 포함한 기판 상부에 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 이루어진 제1 보호막(113)을 형성한다.A first protective film 113 made of a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ), which is an inorganic insulating material, is formed on the substrate including the source electrode 109a and the drain electrode 109b.

다음으로, 도 7d에 도시된 바와 같이, 상기 제1 보호막(113) 위에 유기 절연물질, 예를 들어 폴리 이미드(Poly-Imide) 또는 포토 아크릴(Photo-Acryl) 재질을 이용하여 평탄화막(115)을 형성한다.Next, as shown in FIG. 7D, a planarization layer 115 (not shown) is formed on the first protective layer 113 using an organic insulating material such as polyimide or photo- ).

이후에, 도 7e에 도시된 바와 같이, 상기 평탄화막(115) 및 그 아래의 제1 보호막(113)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써 상기 드레인 전극(109b) 일부를 노출시키는 드레인 콘택홀(117)을 형성한다.7E, the planarization film 115 and the first passivation film 113 below the planarization film 115 are selectively etched by photolithography to expose a portion of the drain electrode 109b, Thereby forming a hole 117.

다음으로, 도 7f에 도시된 바와 같이, 상기 드레인 콘택홀(117)을 포함한 평탄화막(115) 상부에 제1 투명 도전물질층(미도시)을 형성한 후, 포토리소그라피 기술을 이용하여 상기 제1 투명 도전물질층(미도시)을 식각함으로써 상기 드레인 콘택홀(117)을 통해 상기 드레인 전극(109b)과 전기적으로 연결되는 화소전극(121)을 형성한다. 이때, 제1 투명 도전층(미도시)으로는 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다. Next, as shown in FIG. 7F, a first transparent conductive material layer (not shown) is formed on the planarization layer 115 including the drain contact hole 117, and then a photoresist layer A pixel electrode 121 electrically connected to the drain electrode 109b through the drain contact hole 117 is formed by etching a layer of a transparent conductive material (not shown). At this time, as the first transparent conductive layer (not shown), any one selected from a transparent material group including ITO (Indium Tin Oxide) and IZO (Indium Zinc Oxide) is used.

그리고, 상기 화소전극(121)은 상기 게이트 배선(103)과 데이터배선(109)이 교차하여 이루는 화소영역 전면에 형성된다.The pixel electrode 121 is formed on the entire surface of the pixel region formed by intersecting the gate line 103 and the data line 109.

이후에, 도 7g에 도시된 바와 같이, 상기 평탄화막(115) 상에 상기 화소전극 (121)을 덮는 제2 보호막(123)을 형성한다. 이때, 상기 제2 보호막(123)은 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 형성한다.7G, a second passivation layer 123 is formed on the planarization layer 115 to cover the pixel electrode 121. Then, as shown in FIG. At this time, the second protective film 123 is formed of a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ), which is an inorganic insulating material.

다음으로, 상기 제 2 보호막(123) 상에 제3 금속층(미도시)을 증착한다. 이때, 상기 제3 금속층(미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리 /몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다. Next, a third metal layer (not shown) is deposited on the second protective layer 123. As the third metal layer (not shown), a metal such as aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), molybdenum tungsten At least one selected from the group of conductive metals including titanium (MoTi), copper / moly titanium (Cu / MoTi) is used.

이후에, 포토리소그라피 기술을 이용하여 상기 제3 금속층을 식각함으로써 제1, 2 터치 배선(125a, 미도시, 도 4의 125b 참조) 및 더미 배선(127)을 형성한다.Thereafter, the third metal layer is etched by photolithography to form first and second touch wirings 125a (not shown in FIG. 4, 125b) and dummy wirings 127. Next,

이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭들에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(미도시, 도 7i의 131 참조)에만 접속되고, 나머지 터치 블럭들 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 않고 절연된 상태로 배치된다. At this time, the first touch wiring 125a is formed integrally with a touch block A (touch block A) and a touch block B (lower touch block B), which are the uppermost touch block, to the lowest touch blocks. At this time, the first touch wiring 125a is connected only to the common electrode (not shown in FIG. 7I, 131) of the first upper and lower unit pixels P in the touch block A, which is the uppermost touch block, The first unit pixel P is not connected to the common electrode 131 of the first unit pixel P and is arranged in an insulated state.

그리고, 도면에는 도시하지 않았지만, 상기 제2 터치 배선(미도시, 도 4의 125b 참조) 중 상기 터치 블럭 A 내에 배열되는 제2 터치 배선의 일부는 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분과 분리되어 배치되어 있다. 이때, 상기 터치 블럭 A의 제2 터치 배선(125b)의 일부는 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되어 있다. 특히, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분은 상기 터치 블럭 B 내의 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.Although not shown in the drawing, a part of the second touch wiring arranged in the touch block A among the second touch wiring (not shown in FIG. 4, 125b) is integrally formed in the lowest touch block from the touch block B And is disposed separately from the remaining portion of the second touch wiring. At this time, a part of the second touch wiring 125b of the touch block A is connected only to a common electrode (not shown in FIG. 6, 131) of the second upper and lower unit pixels P. Particularly, among the second touch wirings 125b, the remaining part of the second touch wirings formed integrally in the lowest touch block from the touch block B is connected to the common electrode (not shown) of the second upper and lower unit pixels P in the touch block B (See 131 in FIG. 6), and are not connected to the common electrode 131 of the second upper and lower unit pixels P in the touch blocks below them, but are arranged in an insulated state.

더욱이, 상기 더미 배선(127)은 각 단위화소(P) 내의 청색(B) 서브 화소를 기준으로 일측에 각각 배치되는 상기 제1, 2 터치 배선(125a, 미도시, 도 4의 125b 참조)과 각각 대향하여, 청색(B) 서브 화소의 타측에 각각 배치되는데, 이들 더미 배선(127)은 각 터치 블럭마다 독립적으로 분리되어 있다. 그리고, 상기 각 터치 블럭 내에 독립적으로 배치되는 더미 배선(127) 각각은 각 터치 블럭 내의 각 화소 (P)의 공통전극(131)과 접속된다.The dummy wiring 127 is connected to the first and second touch wirings 125a (not shown in FIG. 4, 125b) arranged on one side with respect to the blue (B) sub pixel in each unit pixel P, (B) sub-pixels. These dummy wirings 127 are independently separated for each touch block. Each of the dummy wirings 127 independently arranged in each touch block is connected to the common electrode 131 of each pixel P in each touch block.

다음으로, 도 7h에 도시된 바와 같이, 상기 제2 보호막(123) 상에 상기 제1 터치 배선(125a) 및 더미 배선(127)을 덮는 층간 절연막(129)을 형성한다. 이때, 상기 층간 절연막(129)은 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막 (SiO2)으로 형성한다.7H, an interlayer insulating film 129 is formed on the second protective film 123 to cover the first touch wiring 125a and the dummy wiring 127. Next, as shown in FIG. At this time, the interlayer insulating layer 129 is formed of a silicon nitride layer (SiNx) or a silicon oxide layer (SiO 2 ), which is an inorganic insulating material.

이후에, 포토리소그라피 기술을 이용하여 상기 층간 절연막(129)을 식각함으로써 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)을 각각 노출시키는 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 형성한다.Thereafter, the interlayer insulating film 129 is etched by photolithography to expose the first and second touch wirings 125a and 125b and the dummy wirings 127, respectively, Thereby forming a contact hole 130b.

다음으로, 상기 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 포함한 층간 절연막(129) 위에 제2 투명 도전물질층(미도시)을 형성한다.Next, a second transparent conductive material layer (not shown) is formed on the interlayer insulating film 129 including the touch wiring contact hole 130a and the dummy wiring contact hole 130b.

이후에, 도 7i에 도시된 바와 같이, 포토리소그라피 기술을 이용하여 상기 제2 투명 도전물질층(미도시)을 식각함으로써 상기 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 통해 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)과 전기적으로 연결되는 공통전극(131)을 형성한다. 이때, 제1 투명 도전층(미도시)으로는 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다. Thereafter, as shown in FIG. 7I, the second transparent conductive material layer (not shown) is etched by using a photolithography technique to form the contact holes 130a and 130b through the touch wiring contact hole 130a and the dummy wiring contact hole 130b. A common electrode 131 electrically connected to the first and second touch wirings 125a and 125b and the dummy wiring 127 is formed. At this time, as the first transparent conductive layer (not shown), any one selected from a transparent material group including ITO (Indium Tin Oxide) and IZO (Indium Zinc Oxide) is used.

그리고, 상기 공통전극(131) 중에서, 각 단위화소(P)를 구성하는 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소의 화소전극(121)과 오버랩되는 부분(131a)들은 서로 이격된 다수의 막대 형태로 구성되어 있다. Of the common electrode 131, a portion overlapping the pixel electrode 121 of the red (R), green (G) and blue (B) sub-pixels constituting each unit pixel P 131a are formed in the form of a plurality of rods spaced apart from each other.

다음으로, 도면에는 도시하지 않았지만, 상기 공통전극(131, 131a)을 포함한 층간 절연막(129) 상부에 하부 배향막(미도시)을 형성함으로써, 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판 제조공정을 완료한다. Next, though not shown in the drawing, a lower orientation film (not shown) is formed on the interlayer insulating film 129 including the common electrodes 131 and 131a to form a thin film transistor array The substrate manufacturing process is completed.

이후에, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터 기판, 즉 기판 (101)과 서로 이격되어 합착되는 컬러필터 기판(미도시) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위해 블랙매트릭스(BM; black matrix) (미도시)를 형성한다.Although not shown in the drawing, a thin film transistor substrate, that is, a color filter substrate (not shown) which is separated from and adhered to the substrate 101, To form a matrix (BM) (not shown).

다음으로, 상기 컬러필터 기판(미도시)의 화소영역에 적색(Red), 녹색 (Green), 청색(Blue) 색상의 컬러필터(미도시)를 형성한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터들(미도시) 사이의 컬러필터 기판(미도시)에는 상기 블랙매트릭스(미도시)가 위치한다. Next, color filters (not shown) of red, green, and blue colors are formed in the pixel region of the color filter substrate (not shown). At this time, the black matrix (not shown) is positioned on the color filter substrate (not shown) between the red, green, and blue color filters (not shown).

그리고, 상기 블랙매트릭스(미도시)는 상기 컬러필터 기판과 박막 트랜지스터 기판인 기판(101)의 합착시에, 상기 기판(101)의 화소영역을 제외한 지역, 예를 들어 박막 트랜지스터(T), 게이트 배선(103) 및 데이터배선(109) 상부와 오버랩되게 배치한다. When the color filter substrate and the substrate 101, which are thin film transistor substrates, are bonded together, the black matrix (not shown) is formed in a region excluding the pixel region of the substrate 101, for example, And overlaps with the upper portion of the wiring 103 and the data wiring 109.

이후에, 도면에는 도시하지 않았지만, 상기 컬러필터(미도시) 상에 액정을 일정한 방향으로 배열시켜 주기 위해 상부 배향막(미도시)을 형성함으로써 컬러필터 어레이 기판을 제조하는 공정을 완료한다. Thereafter, although not shown in the drawing, a process of manufacturing a color filter array substrate is completed by forming an upper alignment film (not shown) so as to align the liquid crystal molecules in a predetermined direction on the color filter (not shown).

다음으로, 도면에는 도시하지 않았지만, 상기 기판(101)과 컬러필터 기판 (미도시) 사이에 액정층(미도시)을 형성함으로써 본 발명에 따른 인셀 터치형 액정표시장치를 제조하게 된다.Next, although not shown in the drawings, a liquid crystal layer (not shown) is formed between the substrate 101 and a color filter substrate (not shown) to manufacture an in-cell touch type liquid crystal display device according to the present invention.

도 8은 본 발명에 따른 인셀 터치형 액정표시장치의 불량율을 개략적으로 나타낸 그래프이다.8 is a graph schematically showing a defective ratio of the in-cell touch type liquid crystal display device according to the present invention.

도 8에 도시된 바와 같이, 복수 개의 터치 블럭 내의 각 단위화소(P)마다 제1, 2 터치 배선(125a, 125b) 각 각과 청색(B) 서브 화소를 사이에 두고 더미 배선(127) 을 배치한 상태에서 각 화소 내의 공통전극(131)과 전기적으로 접속되도록 형성한 경우에, 종래 기술의 인셀 터치형 액정표시장치와 본 발명의 인셀 터치형 액정표시장치의 불량률을 비교해 본 결과, 종래기술에서는 약 83%의 불량률이 나타났으나, 본 발명에서는 불량률이 거의 0%로 나타남을 알 수 있다.8, dummy wirings 127 are arranged with each of first and second touch wirings 125a and 125b and blue (B) sub-pixels sandwiched between each unit pixel P in a plurality of touch blocks The insulator touch type liquid crystal display device of the present invention and the insulator touch type liquid crystal display device of the present invention are compared with each other in the conventional art in the case where the insulator touch type liquid crystal display device is formed to be electrically connected to the common electrode 131 in each pixel A defective rate of about 83% was found, but in the present invention, the defective rate is almost 0%.

그리고, 도 9는 본 발명에 따른 인셀 터치형 액정표시장치의 접촉 저항을 개략적으로 나타낸 그래프이다.9 is a graph schematically showing the contact resistance of the in-line touch type liquid crystal display device according to the present invention.

도 9에 도시된 바와 같이, 복수 개의 터치 블럭 내의 각 단위화소(P)마다 제1, 2 터치 배선(125a, 125b) 각 각과 청색(B) 서브 화소를 사이에 두고 더미 배선(127) 을 배치한 상태에서 각 화소 내의 공통전극(131)과 전기적으로 접속되도록 형성한 경우에, 종래 기술의 인셀 터치형 액정표시장치와 본 발명의 인셀 터치형 액정표시장치의 최상위 터치 블럭과 최하위 터치 블럭 간의 접촉 저항(contact resistance)을 비교해 본 결과, 종래기술에서는 최상위 터치 블럭 내에서의 콘택 저항이 약 440 Ω 정도이지만, 최하위 터치 블럭 내에서의 콘택 저항이 약 4420 Ω 정도로 크게 나타남으로써, 최상위 터치 블럭 내에서의 콘택 저항과 최하위 터치 블럭 내에서의 콘택 저항 간의 차이가 크게 나타남을 알 수 있다. 9, dummy wirings 127 are arranged with each of the first and second touch wirings 125a and 125b and the blue (B) sub-pixel sandwiched between the unit pixels P in the plurality of touch blocks Contact between the uppermost touch block and the lowermost touch block of the in-line touch type liquid crystal display device of the related art and the in-cell touch type liquid crystal display device of the present invention in the case of being formed to be electrically connected to the common electrode 131 in each pixel As a result of the comparison of the contact resistance, the contact resistance in the uppermost touch block is about 440 Ω in the conventional art, but the contact resistance in the lowest touch block is about 4420 Ω. Thus, And the contact resistance in the lowest touch block are largely different from each other.

그러나, 본 발명에서는 최상위 터치 블럭 내에서의 콘택 저항이 약 318 Ω 정도이고, 최하위 터치 블럭 내에서의 콘택 저항이 약 361 Ω 정도로 작게 나타남으로써, 최상위 터치 블럭 내에서의 콘택 저항과 최하위 터치 블럭 내에서의 콘택 저항 간의 차이가 거의 없음을 알 수 있다.However, in the present invention, the contact resistance in the uppermost touch block is about 318 OMEGA, and the contact resistance in the lowest touch block is about 361 OMEGA, so that the contact resistance in the uppermost touch block and the contact resistance in the lowest touch block It can be seen that there is almost no difference between the contact resistances in the first embodiment.

이와 같이, 본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다. As described above, according to the present invention, dummy wirings are additionally disposed in the pixels constituting the in-cell touch-type liquid crystal display device together with the touch wirings, thereby reducing the contact resistance between the touch wirings and reducing the contact resistance variation, Can be improved.

그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다. In addition, the present invention can improve the profitability of the model by improving the yield of the panel and module by improving the flag stain occurring in the gray pattern at the time of image formation of the in-cell touch type liquid crystal display device.

이상 도면을 참조하여 실시 예들을 설명하였으나 본 발명은 이에 제한되지 않는다.Although the embodiments have been described with reference to the drawings, the present invention is not limited thereto.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.It is to be understood that the terms "comprises", "comprising", or "having" as used in the foregoing description mean that the constituent element can be implanted unless specifically stated to the contrary, But should be construed as further including other elements. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used terms, such as predefined terms, should be interpreted to be consistent with the contextual meanings of the related art, and are not to be construed as ideal or overly formal, unless expressly defined to the contrary.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 인셀 터치형 액정표시장치 121: 화소전극
125a, 125b: 제1, 2 터치 배선 127: 더미 배선
131, 131a: 공통전극
100: Insel-touch type liquid crystal display device 121: Pixel electrode
125a, 125b: first and second touch wirings 127: dummy wiring
131, 131a: common electrode

Claims (6)

적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함하는 단위화소가 복수 개 구비된 기판;
인접하는 적어도 2개 이상의 상기 단위화소 영역에 형성되어 터치 블럭을 구비하는 터치 블럭 A와 그 아래의 터치 블럭 B 내지 최하위 터치 블럭;
상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들;
상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들과 대응하여 구비된 더미배선들; 및
상기 터치 블럭 내의 터치 배선들과 더미배선들에 접속된 공통전극을 포함하는 인셀 터치형 액정표시장치.
A substrate having a plurality of unit pixels including a red (R) sub pixel, a green (G) sub pixel, and a blue (B) sub pixel;
A touch block A formed in at least two adjacent unit pixel areas and having a touch block, a touch block B under the touch block A,
Touch wirings included in the touch block A (touch block A) and the touch blocks B (touch block B) below the touch block A to the lowest touch block;
Dummy wirings provided corresponding to the touch wirings provided in the touch block A (touch block A) and the touch blocks B (touch block B) below the touch block A and the lowest touch block; And
And a common electrode connected to the touch wirings and the dummy wirings in the touch block.
제1항에 있어서, 상기 더미 배선들 각각은 각 터치 블럭 내에서 상기 터치 배선들 각 각과 대향하여 배치되며, 각 터치 블럭에 배치된 이들 더미 배선 각각은 서로 분리된 것을 특징으로 하는 인셀 터치형 액정표시장치. The touch panel according to claim 1, wherein each of the dummy wirings is disposed to face each of the touch wirings in each touch block, and each of the dummy wirings disposed in each of the touch blocks is separated from each other. Display device. 제1항에 있어서, 상기 더미배선은 각각의 단위화소 내에 상기 터치배선과 나란하게 형성된 것을 특징으로 하는 인셀 터치형 액정표시장치. 2. The in-line touch type liquid crystal display device according to claim 1, wherein the dummy wiring is formed in each unit pixel so as to be in parallel with the touch wiring. 기판상에 구비되며, 서로 교차되게 배열되어 각 단위화소 영역을 정의하는 게이트 배선과 데이터배선;
기판상에 구비되며, 게이트 전극과 액티브층 및 소스전극 그리고 드레인 전극으로 구성된 박막 트랜지스터;
상기 박막 트랜지스터를 포함한 기판상에서 상기 박막 트랜지스터의 드레인 전극 일부를 노출시키는 평탄화 막;
상기 평탄화 막 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극;
상기 평탄화막 상에 구비되며, 상기 화소전극을 덮는 보호막;
상기 보호막 상에 구비된 터치 배선과 더미 배선;
상기 보호막 상에서 상기 터치 배선과 더미 배선을 각각 노출시키는 층간 절연막; 및
상기 층간 절연막 상에서 상기 터치 배선과 더미 배선에 연결되는 공통전극을 포함하는 인셀 터치형 액정표시장치.
A gate wiring and a data wiring provided on the substrate and arranged to cross each other to define each unit pixel region;
A thin film transistor provided on the substrate and consisting of a gate electrode, an active layer, a source electrode, and a drain electrode;
A planarization film exposing a part of a drain electrode of the thin film transistor on a substrate including the thin film transistor;
A pixel electrode electrically connected to the drain electrode on the planarization film;
A protective film provided on the planarization film and covering the pixel electrode;
A touch wiring and a dummy wiring provided on the protective film;
An interlayer insulating film for exposing the touch wiring and the dummy wiring on the protective film; And
And a common electrode connected to the touch wiring and the dummy wiring on the interlayer insulating film.
제4항에 있어서, 상기 터치 배선과 더미 배선은 상기 데이터배선과 평행하게 배치된 것을 특징으로 하는 인셀 터치형 액정표시장치.5. The in-line touch type liquid crystal display device according to claim 4, wherein the touch wiring and the dummy wiring are arranged in parallel with the data wiring. 기판상에 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함하는 단위화소 복수 개를 배열하는 단계;
인접하는 적어도 2개 이상의 상기 단위화소 영역에 터치 블럭을 구비하는 터치 블럭 A와 그 아래의 터치 블럭 B 내지 최하위 터치 블럭을 정의하는 단계;
상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 터치 배선들을 배열하는 단계;
상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 내에 구비된 터치 배선들과 각각 대응하는 더미배선들을 배열하는 단계; 및
상기 터치 블럭들 내의 터치 배선들과 더미배선들에 공통전극을 연결하는 단계를 포함하는 인셀 터치형 액정표시장치 제조방법.
Arranging a plurality of unit pixels including a red (R) sub pixel, a green (G) sub pixel, and a blue (B) sub pixel on a substrate;
Defining a touch block A having a touch block in at least two adjacent unit pixel areas and a touch block B to a lower touch block B under the touch block A;
Arranging touch wirings within the touch block A and a touch block B to a lowest touch block B;
Arranging dummy wirings corresponding to the touch wirings provided in the touch block A (touch block A) and the touch blocks B (touch block B) below the touch block A, respectively; And
And connecting common electrodes to the touch wirings and the dummy wirings in the touch blocks.
KR1020140180565A 2014-12-15 2014-12-15 In-cell tourch type liquid crystal display device and method for fabricating the same KR101695069B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140180565A KR101695069B1 (en) 2014-12-15 2014-12-15 In-cell tourch type liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140180565A KR101695069B1 (en) 2014-12-15 2014-12-15 In-cell tourch type liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20160072646A true KR20160072646A (en) 2016-06-23
KR101695069B1 KR101695069B1 (en) 2017-01-10

Family

ID=56353326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180565A KR101695069B1 (en) 2014-12-15 2014-12-15 In-cell tourch type liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101695069B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665912A (en) * 2016-07-29 2018-02-06 三星显示有限公司 Display device and its manufacture method
KR20180013531A (en) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 Display device including in cell touch panel having dummy touch link line
KR20180036336A (en) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 In-cell touch liquid crystal display device and method for fabricating the same
CN108107637A (en) * 2017-11-23 2018-06-01 深圳市华星光电技术有限公司 A kind of thin-film transistor LCD device array substrate and preparation method thereof
CN108628047A (en) * 2018-04-02 2018-10-09 上海中航光电子有限公司 A kind of array substrate, display panel and display device
WO2018219142A1 (en) * 2017-05-31 2018-12-06 京东方科技集团股份有限公司 Touch panel display and driving method thereof
US10620467B2 (en) 2016-11-25 2020-04-14 Lg Display Co., Ltd. Liquid crystal display panel
US10684715B2 (en) 2016-10-31 2020-06-16 Samsung Electronics Co., Ltd. Display apparatus and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009796A (en) * 2006-07-25 2008-01-30 삼성전자주식회사 Array substrate and display panel having the same
KR20110000377A (en) * 2009-06-26 2011-01-03 현대제철 주식회사 Apparatus and method for calculating grinding rate of roll, method for grinding of roll
KR20110075411A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Touch sensor in-cell type liquid crystal display device and method of fabricating the same
JP2012043354A (en) * 2010-08-23 2012-03-01 Sony Corp Display unit with touch detection function, touch detection device, and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009796A (en) * 2006-07-25 2008-01-30 삼성전자주식회사 Array substrate and display panel having the same
KR20110000377A (en) * 2009-06-26 2011-01-03 현대제철 주식회사 Apparatus and method for calculating grinding rate of roll, method for grinding of roll
KR20110075411A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Touch sensor in-cell type liquid crystal display device and method of fabricating the same
JP2012043354A (en) * 2010-08-23 2012-03-01 Sony Corp Display unit with touch detection function, touch detection device, and electronic device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013531A (en) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 Display device including in cell touch panel having dummy touch link line
US11910689B2 (en) 2016-07-29 2024-02-20 Samsung Display Co., Ltd. Display device including capping pattern and method of manufacturing the same
US11527583B2 (en) 2016-07-29 2022-12-13 Samsung Display Co., Ltd. Display device including capping pattern and method of manufacturing the same
CN107665912A (en) * 2016-07-29 2018-02-06 三星显示有限公司 Display device and its manufacture method
CN107665912B (en) * 2016-07-29 2022-02-25 三星显示有限公司 Display device and method for manufacturing the same
KR20180036336A (en) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 In-cell touch liquid crystal display device and method for fabricating the same
US10684715B2 (en) 2016-10-31 2020-06-16 Samsung Electronics Co., Ltd. Display apparatus and manufacturing method thereof
US10620467B2 (en) 2016-11-25 2020-04-14 Lg Display Co., Ltd. Liquid crystal display panel
US10936117B2 (en) 2017-05-31 2021-03-02 Hefei Boe Optoelectronics Technology Co., Ltd. Touch display panel and driving method thereof
WO2018219142A1 (en) * 2017-05-31 2018-12-06 京东方科技集团股份有限公司 Touch panel display and driving method thereof
WO2019100502A1 (en) * 2017-11-23 2019-05-31 深圳市华星光电技术有限公司 Thin film transistor liquid crystal display array substrate and manufacturing method therefor
US10914998B2 (en) 2017-11-23 2021-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate of thin-film transistor liquid crystal display device and method for manufacturing the same
CN108107637A (en) * 2017-11-23 2018-06-01 深圳市华星光电技术有限公司 A kind of thin-film transistor LCD device array substrate and preparation method thereof
CN108628047A (en) * 2018-04-02 2018-10-09 上海中航光电子有限公司 A kind of array substrate, display panel and display device

Also Published As

Publication number Publication date
KR101695069B1 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
KR101695069B1 (en) In-cell tourch type liquid crystal display device and method for fabricating the same
KR102554095B1 (en) In-cell touch liquid crystal display device and method for fabricating the same
GB2557403B (en) In-cell touch liquid crystal display device and method of manufacturing the same
KR101925983B1 (en) Liquid crystal display device and method of fabricating thereof
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
US9417474B2 (en) Liquid crystal display and manufacturing method thereof
JP2015049426A (en) Liquid crystal display device
KR102615232B1 (en) In-cell touch liquid crystal display device and method for fabricating the same
KR20080015696A (en) Liquid crystal display
KR101953141B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20110130854A (en) Liquid crystal display device and manufacturing method of the same
JP2007310351A (en) Array substrate for liquid crystal display and method of manufacturing the same
US20160124275A1 (en) Liquid crystal display having improved transmittance
JPWO2016021319A1 (en) Active matrix substrate, liquid crystal panel, and manufacturing method of active matrix substrate
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
JP5016404B2 (en) Display substrate and display panel having the same
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR102302886B1 (en) Horizontal electric field type liquid crystal display device
CN107636581A (en) Location input device and the display device with position input function
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR20070025528A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20150073240A (en) Liquid Crystal Display Device and METHOD FOR FABRICATING THE SAME
KR102251487B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant