KR20160070297A

KR20160070297A - 유기발광다이오드 표시장치

Info

Publication number: KR20160070297A
Application number: KR1020140176125A
Authority: KR
Inventors: 유준호; 김근철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-09
Filing date: 2014-12-09
Publication date: 2016-06-20
Also published as: KR102299155B1

Abstract

상술한 과제 해결 수단으로 본 발명의 유기발광다이오드 표시장치는 유기발광다이오드, 고전위전압원으로부터 제공받는 고전위전압을 드레인전극으로 입력받아서 유기발광다이오드에 제공되는 구동전류를 제어하는 구동트랜지스터, 구동트랜지스터의 드레인전극과 고전위전압원 사이에 위치하며 게이트전극으로 제공받는 발광제어신호에 응답하여 고전위전압원과 구동트랜지스터의 드레인전극을 연결하는 제1 트랜지스터 및 발광제어신호를 출력하는 스테이지를 포함한다. 스테이지는 스캔신호 생성부 및 발광제어신호 생성부를 포함한다. 발광제어신호 생성부는 전원 입력 이후부터 영상표시기간 이전까지 저전위전압을 유지하는 가변전압을 가변전압단자로 입력받고 에미션클럭에 응답하여 가변전압을 출력한다.

Description

유기발광다이오드 표시장치{Organic Light Emitting Diode}

본 발명은 유기발광다이오드 표시장치에 관한 것이다.

평판 표시장치(FPD; Flat Panel Display)는 소형화 및 경량화에 유리한 장점으로 인해서 데스크탑 컴퓨터의 모니터 뿐만 아니라, 노트북컴퓨터, PDA 등의 휴대용 컴퓨터나 휴대 전화 단말기 등에 폭넓게 이용되고 있다. 이러한 평판 표시장치는 액정표시장치{Liquid Crystal Display; LCD), 플라즈마 표시장치(Plasma Display Panel; PDP), 전계 방출표시장치{Field Emission Display; FED) 및 유기발광다이오드 표시장치(Organic Light Emitting diode Display; 이하, OLED) 등이 있다.

이 중에서 유기발광다이오드 표시장치는 응답속도가 빠르고, 발광효율이 높은 휘도를 표현할 수 있으며 시야각이 큰 장점이 있다. 일반적으로 유기발광다이오드 표시장치는 스캔신호에 의해서 턴-온 되는 트랜지스터를 이용하여 데이터전압을 구동트랜지스터의 게이트 전극에 인가하고, 구동트랜지스터에 공급되는 데이터전압을 스토리지 커패시터에 충전한다. 그리고 발광제어신호를 이용하여 스토리지 커패시터에 충전된 데이터전압을 출력함으로써 유기발광다이오드를 발광시킨다.

파워-오프(power-off) 상태에서, 유기발광다이오드 표시장치의 구동트랜지스터 및 유기발광다이오드들의 초기 상태는 서로 다를 수 있다. 임의의 화소들은 파워-온(power on)이 되는 순간에 정상적인 데이터가 제공되기 이전에도 구동트랜지스터가 동작하여 유기발광다이오드 표시장치가 원치않게 발광하는 경우가 발생할 수 있다. 따라서, 표시패널이 정상적인 영상을 표시하기 이전에, 패널에 부분적으로 깜박거림이 발생하기도 한다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 정상적인 영상 표시 이전에 화면에 깜박거림이 발생하는 것을 개선하기 위한 유기발광다이오드 표시장치를 제공하기 위한 것이다.

본 발명은 전원이 공급된 이후부터 영상표시기간 이전까지 발광제어신호를 저전위레벨로 유지하여, 구동트랜지스터가 동작할지라도 유기발광다이오드가 발광하는 것을 방지할 수 있다.

도 1은 본 발명에 의한 유기발광다이오드 표시장치의 구성을 나타내는 도면.
도 2는 도 1에 도시된 화소구조의 일례를 나타내는 도면.
도 3은 본 발명에 의한 파워 온 시퀀스를 나타내는 도면.
도 4는 본 발명에 의한 파워 오프 시퀀스를 나타내는 도면.
도 5는 도 2에 도시된 화소를 구동하기 위한 스캔신호 및 발광제어신호의 타이밍을 나타내는 도면.
도 6은 본 발명에 의한 제i 스테이지의 회로 구성도.
도 7은 도 6에 도시된 제i 스테이지의 동작 타이밍도.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다

도 1은 본 발명에 의한 표시장치의 구성을 나타내는 블록도이다.

도 1을 참조하면, 본 발명에 의한 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120) 및 스캔 구동부(130,140)가 포함된다.

표시패널(10)은 서브 픽셀들이 형성되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시영역(100A)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 화소(P)들은 수평라인들 각각에 복수 개가 매트릭스 형태로 배치된다. 각각의 화소(P)들은 서로 직교하는 데이터라인부(DL) 및 게이트라인부(GL)와 접속한다. 각 화소(P)에 접속하는 데이터라인부(DL)는 초기화라인(14a) 및 데이터라인(14b)을 포함하고, 게이트라인부(GL)는 이전단 게이트라인(15a), 현재단 게이트라인(15b) 및 에미션라인(15c)을 포함한다. 화소(P)들 각각은 유기발광다이오드(OLED), 구동트랜지스터(DT) 및 제1 내지 제3 트랜지스터(T1,T2,T3), 스토리지 커패시터(Cst) 및 보조커패시터(Csub) 포함한다. 구동트랜지스터(DT) 및 제1 내지 제3 트랜지스터(T1,T2,T3)는 산화물 반도체층을 포함한 산화물 박막트랜지스터(Thin Film Transitor;이하, TFT)로 구현될 수 있다.

타이밍 콘트롤러(110)는 영상보드에 연결된 LVDS 또는 MIPI 인터페이스 수신회로 등을 통해 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DLCK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(T110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터제어신호(DDC) 및 스캔구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트제어신호(GDC)를 생성한다.

데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다.

스캔 구동부(130,140)는 레벨 시프터(130) 및 쉬프트 레지스터(140)를 포함한다. 스캔 구동부(130)는 레벨 시프터(130)와 쉬프트 레지스터(140)가 구분되고, 쉬프트 레지스터(140)가 표시패널(100)의 비표시영역(100B)에 형성되는 게이트-인-패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.

레벨 시프터(130)는 레벨 시프터(130)는 IC 형태로 표시패널(100)에 접속되는 인쇄회로기판(미도시)에 형성된다. 레벨 시프터(130)는 타이밍 콘트롤러(11)의 제어하에 클럭신호들(CLK) 및 스타트신호(VST)를 레벨 쉬프팅한 후 쉬프트 레지스터(140)에 공급한다. 쉬프트 레지스터(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에서 다수의 박막 트랜지스터(이하 TFT)조합으로 형성된다. 쉬프트 레지스터(140)는 클럭신호들(CLK) 및 스타트신호(VST)에 대응하여 스캔 신호를 시프트하고 출력하는 스테이지들로 구성된다. 쉬프트 레지스터(140)에 포함된 스테이지들은 출력단들을 통해 스캔 신호(Scan) 및 발광제어신호(EM)를 순차적으로 출력한다.

도 2는 도 1에 도시된 화소(P)의 일례를 나타내는 도면이다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DT), 제1 내지 제3 트랜지스터(T1~T3), 스토리지 커패시터(Cst) 및 보조 커패시터(Csub)를 구비한다.

유기발광다이오드(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광다이오드(OLED)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 유기발광다이오드(OLED)의 애노드전극은 구동트랜지스터(DT)의 소스전극에 접속되고, 캐소드전극은 접지단(VSS)에 연결된다.

구동트랜지스터(DT)는 자신의 게이트-소스 간의 전압으로 유기발광다이오드(OLED)에 인가되는 구동전류를 제어한다. 이를 위해서 구동트랜지스터(DT)의 게이트전극은 데이터전압(Vdata)의 입력단에 연결되고, 드레인전극은 구동전압(VDD)의 입력단에 연결되며, 소스전극은 저전압구동전압(VSS)과 연결된다.

제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여, 구동전압(VDD) 입력단과 구동트랜지스터(DT) 간의 전류 경로를 제어한다. 이를 위해서 제1 트랜지스터(ST1)의 게이트 전극은 에미션라인(EL)에, 드레인전극은 구동전압(VDD) 입력단에, 소스전극은 구동트랜지스터(DT)에 연결된다.

제2 트랜지스터(T2)는 이전단 스캔신호(Scan(n-1))에 응답하여, 초기화라인(14a)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)로 제공한다. 이를 위해서 제2 트랜지스터(T2)의 게이트 전극은 이전단 게이트라인(GL[n-1])에, 드레인전극은 초기화라인(14a)에 소스전극은 제2 노드(n2)에 연결된다.

제3 트랜지스터(1T3)는 현재단 스캔신호(Scan(n))에 응답하여, 데이터라인(14b)으로부터 제공받는 기준전압(Vref) 또는 데이터전압(Vdata)을 구동트랜지스터(DT)에 제공한다. 이를 위해서, 제3 트랜지스터(T3)의 게이트 전극은 현재단 게이트라인(GLn)에, 드레인전극은 데이터라인(14b)에, 소스전극은 구동트랜지스터(DT)에 연결된다.

스토리지 커패시터(Cst)는 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 한 프레임동안 유지하여 구동트랜지스터(DT)가 일정한 전압을 유지하도록 한다. 이를 위해서 스토리지 커패시터(Cst)는 구동트랜지스터(DT)의 게이트 전극과 소스 전극에 연결된다. 보조커패시터(Csub)는 제2 노드(n2)에서 스토리지 커패시터(Cst)와 직렬로 연결되어, 데이터전압(Vdata)의 효율을 높여준다.

도 3은 본 발명에 의한 파워-온 시퀀스(Power On Sequence)를 나타내는 도면이다.

도 3을 참조하면, 유기발광다이오드 표시장치의 기준전압(Vref)은 파워-온(power on)이 된 이후에 구동준비기간 동안에 기저전압(GND)을 유지한다. 그리고 기준전압(Vref)은 영상표시기간 동안에는 기준전압레벨을 유지한다. 기준전압레벨은 패널에 따라서 달라질 수 있고, 일례로 3V의 전압레벨일 수 있다.

초기화전압(Vini)은 구동준비기간 동안에 기저전압(GND)을 유지한다. 그리고 초기화전압(Vini)은 영상표시기간 동안에는 초기화전압레벨을 유지한다. 초기화전압레벨은 네거티브(-) 바이어스 전압일 수 있다.

데이터 구동부(120)는 구동준비기간 동안에는 데이터전압(Data)을 출력하지 않고, 영상표시기간 동안에 데이터전압(Data)을 출력한다.

스캔신호(SCAN)는 구동준비기간 동안에 출력되지 않고, 영상표시기간 내에서 출력된다. 스캔신호(SCAN)는 각 영상 프레임의 초기에서 스캔기간에 출력될 수 있다.

발광제어신호(EM)는 구동준비기간 동안에 출력되지 않고, 영상표시기간 내에서 출력된다. 발광제어신호(EM)는 각 영상 프레임의 발광기간 동안에 출력되어서 도 2에 도시된 제1 트랜지스터(T1)의 게이트전극에 제공된다.

발광제어신호(EM)는 구동준비기간 동안에 출력되지 않기 때문에, 도 2에 도시된 구동트랜지스터(DT)의 드레인전극은 구동준비기간 동안에 고전위전압(VDD)을 제공받지 못한다. 이에 따라서 구동준비기간 동안에는, 구동트랜지스터(DT)가 의도치 않게 동작한다고 할지라도 고전위전압(VDD)을 유기발광다이오드(OLED)에 제공하지 않는다. 즉, 구동준비기간 동안에는 구동트랜지스터(DT)의 동작 유무에 상관없이 유기발광다이오드(OLED)가 발광하지 않기 때문에, 영상표시기간 이전에 표시패널에 깜박거림이 발생하는 것을 방지할 수 있다.

구동준비기간 동안에 발광제어신호(EM)가 출력되는 것을 방지하기 위해서, 발광제어신호(EM)를 출력하는 스테이지는 구동준비기간 동안에 저전위전압을 제공받는다. 구동준비기간 동안에 스테이지에 제공되는 가변전압(VAC)에 대해서는 후술하기로 한다.

도 4는 본 발명에 의한 파워-오프 시퀀스(Power Off Sequence)를 나타내는 도면이다.

본 발명에 의한 파워-오프 시퀀스에 의하면, 기준전압(Vref) 및 초기화전압(Vini)은 파워-오프(Power off)가 될 때 기저전압(GND)으로 낮아진다. 기준전압(Vref) 및 초기화전압(Vini)은 Display Off 신호 또는 Sleep In State 신호에 동기되거나, Display Off 신호 또는 Sleep In State 신호가 인가되고 일정기간 경과 후에 낮아질 수 있다.

파워-오프(Power off)가 될 때 발광제어신호(EM)는 일정기간 경과 후에 저전위전압레벨로 낮아진다. 발광제어신호는 슬립모드제어신호(sleep in state)와 동기하여 전압레벨이 낮아질 수 있다.

데이터 구동부(120)는 파워-오프 이후에 일정기간, 예컨대 1프레임 이상 블랙데이터전압(Black data) 전압을 출력하고, 스캔 구동부(130,140)는 블랙데이터전압이 출력되는 동안에 화소(P)에 제공된다. 이에 따라서 파워-오프 이후에 일정기간 동안, 구동트랜지스터(DT)의 게이트전극(n1)은 초기화된다.

이와 같은 유기발광다이오드 표시장치에서 영상표시기간 동안의 화소(P) 동작을 살펴보면 다음과 같다. 도 5는 도 2의 화소(P)에 인가되는 신호들(EM,SCAN,INIT,DATA)과, 그에 따른 구동트랜지스터(DT)의 게이트전극과 소스전극의 전위변화를 나타내는 파형도이다.

도 5를 참조하면, 본 발명에 따른 화소(P)의 동작은 구동트랜지스터(DT)의 게이트-소스 전위를 특정 전압으로 초기화하는 초기화기간(Ti), 구동트랜지스터(DT)의 문턱전압을 검출 및 저장하는 샘플링기간(Ts), 데이터전압(Vdata)을 인가하는 라이팅 기간(Tw), 문턱전압과 데이터전압(Vdata)을 이용하여 유기발광다이오드(OLED)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하여 발광하는 발광기간(Te)을 포함한다.

초기화기간(Ti) 동안에 제2 트랜지스터(T2)는 이전단 스캔신호(Scan[n-1])에 응답하여 초기화라인(14a)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)에 공급한다. 따라서, 제2 노드(n2)의 전압인 구동트랜지스터(DT)의 소스전압(Vs)은 초기화전압(Vini)의 전위를 갖는다. 그리고 제3 트랜지스터(T3)는 현재단 스캔신호(Scan[n])에 응답하여 데이터라인(14b)으로부터 제공받는 기준전압(Vref)을 구동트랜지스터(DT)의 게이트전극의 제1 노드(n1)에 공급한다. 따라서, 제1 노드(n1)의 전압인 구동트랜지스터(DT)의 게이트전압(Vg)은 기준전압(Vref)의 전위를 갖는다.

초기화기간(Ti)에서 제2 노드(n2)에 공급되는 초기화전압(Vini)은 화소(P)를 일정 수준으로 초기화하기 위한 것으로서, 이때 초기화전압(Vini)의 크기는 유기발광다이오드(OLED)가 발광하지 않도록 유기발광다이오드(OLED)의 동작전압 보다 작은 전압값으로 설정된다. 예컨대, 초기화전압(Vini)은 -1 내지 +1(V)의 크기를 갖는 전압으로 설정할 수 있다.

샘플링기간(Ts) 동안에, 제3 트랜지스터(T3)는 현재단 스캔신호(Scan[n])에 응답하여 데이터라인(14b)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)로 공급한다. 그리고 제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여 구동전압(EVDD)을 구동트랜지스터(DT)로 공급한다. 이때, 구동트랜지스터 게이트전극전압(Vg)은 기준전압(Vref)를 유지한다. 그리고 제2 노드(n2)가 플로팅(floating) 상태임에 따라서, 제2 노드(n2)의 전압은 구동전압(EVDD)에서 제1 트랜지스터(T1)와 구동트랜지스터(DT)를 통해 흐르는 전류가 축적된다. 샘플링기간(Ts)을 통해서 상승한 전압은 기준전압(Vref)과 구동트랜지스터(DT)의 문턱전압(Vth) 간의 차이에 해당하는 크기를 갖는 전압으로 포화(saturation)된다. 즉, 샘플링 기간(Ts)을 통해서, 구동트랜지스터(DT)의 게이트-소스 간의 전위차는 문턱전압(Vth)의 크기가 된다.

라이팅 기간(Tw) 동안에 제1 및 제2 트랜지스터(T1,T2)는 턴-오프 된다. 그리고 제3 트랜지스터(T3)는 턴-온 되면서 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 제1 노드(n1)로 공급한다. 이때, 플로팅(floating) 상태인 제2 노드(n2) 전압은 스토리지 커패시터(Cs) 및 보조커패시터(Csub)의 비율에 의해서 커플링(Coupling)되어서 상승하거나 하강한다.

발광기간(Te) 동안에 제2 트랜지스터(T2)는 턴-오프 상태를 유지하고, 제3 트랜지스터(T3)는 턴-오프되며, 제1 트랜지스터(T1)는 턴-온된다. 발광기간 동안에 스토리지 커패시터(Cs)에 저장된 데이터전압(Vdata)은 유기발광다이오드(OLED)로 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 비례하는 밝기로 발광한다. 이때, 라이팅 기간(Tw)에서 결정된 제1 노드(n1) 및 제2 노드(2)의 전압에 의해서 구동트랜지스터(DT)에 전류가 흐르게 되어 유기발광다이오드(OLED)로 원하는 전류가 공급되고, 이에 따라서 유기발광다이오드(OLED)는 데이터전압(Vdata)에 의해 밝기를 조절할 수 있다.

도 6은 본 발명에 따른 제i 스테이지의 회로 구성도이다.

도 6을 참조하면, 본 발명에 의한 쉬프트 레지스터(140)는 다수의 스테이지들(STG[1]~STG[i])을 포함한다. 각 스테이지들(STG[1] ~ STG[i])은 5상의 게이트클록들(GCLK1 ~ GCLK5), 5상의 에미션클록들(ECLK1 ~ ECLK5), 저전위전압 및 스타트신호(VST)를 이용하여 스캔신호(Scan) 및 발광제어신호(EM)를 출력한다.

제i 스테이지(STG[i])의 스캔신호 생성부(140a)는 스타트신호(VST or G[i-1]) 및 제i 게이트클럭(GCLKi), 제(i+2) 게이트클럭(GCLK[i+2]) 및 제(i+3) 게이트클럭(GCLK[i+3])을 이용하여 제i 스캔신호(Scani)를 생성한다.

제i 스테이지(STG[i])에 입력되는 제i 게이트클럭(GCLKi)은 제i 스캔신호(Scani)의 출력기간을 결정한다. 제(i+2) 게이트클럭(GCLK[i+2])은 제i 스캔신호(Scani)의 종료시점을 결정하고, 제(i+4) 게이트클럭(GCLK[i+4])은 제i 스캔신호(Scani)의 출력 이전에 제1 Q노드(Q)를 충전시키는 동작을 수행한다.

제i 스테이지(STG[i])의 발광제어신호 생성부(140b)는 제i 스캔신호(Scani), 제i 에미션클럭(ECLKi), 제(i+2) 에미션클럭(ECLK[i+2]), 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+4) 에미션클럭(ECLK[i+4])을 이용하여 제i 발광제어신호(EMi)를 생성한다.

제i 스테이지(STG[i])에 입력되는 제i 에미션클럭(ECLKi)은 제i 발광제어신호(EMi)의 출력 타이밍을 결정한다. 제(i+2) 에미션클럭(ECLK[i+2])은 이전 프레임에 출력되던 발광제어신호(EM)의 종료시점을 결정한다. 제(i+1) 에미션클럭(ECLK[i+1]) 및 제(i+4) 에미션클럭(ECLK[i+4])은 제i 발광제어신호(EMi)가 하이레벨을 유지하도록 제어한다.

본 발명의 실시 예에서 게이트클럭(GCLK) 및 에미션클럭(ECLK)은 5상으로 구현되고, 각 클럭신호들은 연속적이다. 따라서, (i+k)(k는 1<k<5인 자연수)가 5보다 큰 클럭신호는 5를 감산한 서수의 클럭신호를 이용한다. 예컨대, 제3 스테이지(STG3)에서 제(i+4) 게이트클럭(GCLK[i+4])은 제2 게이트클럭(GCLK2)에 해당한다.

이와 같은 규칙성에 의해서, 제1 스테이지(STG1)의 스캔신호 생성부(140a)는 스타트신호(VST), 제1 게이트클럭(GCLK1), 제3 게이트클럭(GCLK3) 및 제5 게이트클럭(GCLK5)을 이용하여 제1 스캔신호(Scan1)를 출력한다. 그리고 제1 스테이지(STG1)의 발광제어신호 생성부(140b)는 제1 스캔신호(Scan1), 제1 에미션클럭(ECLK1), 제2 에미션클럭(ECLK2), 제3 에미션클럭(ECLK3) 및 제5 에미션클럭(ECLK5)을 이용하여 제1 발광제어신호(EM1)를 출력한다. 또한, 제1 스테이지(STG1)의 발광제어신호 생성부(140b)는 에미션리셋(ERST)을 이용하여 제1 발광제어신호(EM1)를 초기화한다.

다수의 스테이지들(STG[1] ~ STG[i])은 전단의 출력단으로부터 출력되는 스캔 신호를 후단이 이용하도록 종속적으로 접속된다. 예컨대, 제i 스테이지(STG[i])로부터 출력되는 스캔 신호(G[i])는 제(i+1) 스테이지(STG[i+1])의 스타트신호(VST) 입력단자에 공급된다.

제i 스테이지(STG[i])의 세부적인 회로 구성을 살펴보면 다음과 같다. 도 6에서 고전위전압(VDD)에 의해서 항시 턴-온 상태를 유지하는 보조트랜지스터(Tbv)들은 회로의 안정화를 위한 것으로, 보조트랜지스터(Tbv)들은 항상 턴-온 상태를 유지하기 때문에 등가회로적으로 쇼트 상태인 것으로 간주하여 설명하기로 한다.

제i 스테이지(STG[i])의 스캔신호 생성부(140a)는 제1 내지 제4 단자(4)를 통해서 입력받는 클럭신호들을 이용하여 제i 스캔신호(Scani)로 출력하기 위한 제1 내지 제8 트랜지스터(T101~T108)를 포함한다.

제1 트랜지스터(T101)의 제1 전극은 고전위전압원(VDD)과 연결되고, 제2 전극은 제2 트랜지스터(T102)의 제1 전극과 연결되며, 게이트전극은 제1 단자(1)와 연결된다. 제2 트랜지스터(T102)의 제2 전극은 제1 Q노드(Q1)와 연결되고, 게이트전극은 제4 단자(4)와 연결된다. 제1 및 제2 트랜지스터(T102)는 서로 직렬로 연결되기 때문에, 제1 및 제2 트랜지스터(T102)는 동시에 턴-온 될 때, 고전위전압(VDD)을 제1 Q노드(Q1)에 충전한다. 즉, 제1 및 제2 트랜지스터(T102)는 스타트신호(VST)(또는 제(i-1) 스캔신호(Scan[i-1])) 및 제(i+4) 게이트클럭(GCLK[i+4])이 동기될 때에 제1 Q노드(Q1)를 충전한다.

제3 트랜지스터(T103)의 제1 전극은 제1 Q노드(Q1)와 연결되고, 제2 전극은 저전위전압(VSS)과 연결되며, 게이트전극은 제1 QB노드(QB1)에 연결된다. 따라서, 제3 트랜지스터(T103)는 제1 QB노드(QB1)의 전위에 대응하여 Q노드의 전위를 저전위전압(VSS)으로 방전한다.

제4 트랜지스터(T104)는 제1 전극을 통해서 고전위전압(VDD)을 제공받고, 제2 전극은 제1 QB노드(QB1)와 연결되며, 게이트전극은 제(i+2) 게이트클럭(GCLK[i+2])과 연결된다. 이에 따라서, 제4 트랜지스터(T104)는 제(i+2) 게이트클럭(GCLK[i+2])에 응답하여, 제1 QB노드(QB1)를 충전한다. 즉, 제4 트랜지스터(T104)는 제(i+2) 게이트클럭(GCLK[i+2])에 응답하여, 제1 출력단(n11)을 방전시켜서, 저전위레벨의 제i 스캔신호(Scani)를 출력한다.

제5 트랜지스터(T105)의 제1 전극은 제1 QB노드(QB1)에 연결되고, 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제1 단자(1)를 통해서 스타트신호를 입력받는다. 제5 트랜지스터(T105)는 스타트신호(VST) 또는 제(i-1) 스캔신호(Scan[i+1])에 응답하여 제1 QB노드(QB1)를 저전위전압으로 충전한다.

제6 트랜지스터(T106)의 게이트전극은 제1 Q노드(Q)에 연결되고, 제1 전극이 제2 단자(2)에 연결되며, 제2 전극이 제1 출력단(n11)에 연결된다. 이에 따라서, 제6 트랜지스터(T106)는 제1 Q노드(Q1)의 전위에 대응하여 제i 게이트클럭(GCLKi)을 출력한다.

제7 트랜지스터(T107)는 제1 QB노드(QB)에 게이트전극이 연결되고 제1 전극을 통해서 저전위전압(VSS)을 제공받으며, 제2 전극이 제1 출력단(n11)에 연결된다. 이에 따라서, 제7 트랜지스터(T107)는 제1 QB노드(QB1)의 전위에 대응하여 제1 출력단(n11)의 전위를 저전위전압(VSS)으로 방전한다.

제8 트랜지스터(T108)는 제1 전극이 제1 QB노드(QB1)에 연결되고, 제2 전극이 저전위전압(VSS)에 연결되며, 게이트전극이 제1 Q노드(Q1)에 연결된다. 이에 따라서, 제8 트랜지스터(T108)는 제1 Q노드(Q1)의 전위에 대응하여 제1 Q노드(Q1)의 전위를 저전위전압(VSS)으로 방전한다.

제i 스테이지(STG[i])의 발광제어신호 생성부(140b)는 제5 내지 제9 단자(9)를 통해서 입력받는 클럭신호들을 이용하여 제i 발광제어신호(EMi)를 출력하기 위한 제9 내지 제14 트랜지스터(T9~T14)를 포함한다.

클럭 응답 트랜지스터(T109)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 Q노드(Q2)에 연결되며, 게이트전극은 제i 에미션클럭(ECLKi)에 연결된다. 이에 따라서, 클럭 응답 트랜지스터(T109)는 제i 에미션클럭(ECLKi)에 응답하여, 제2 Q노드(Q2)를 충전한다.

제10 트랜지스터(T110)의 제1 전극은 제2 Q노드(Q2)에 연결되고 제2 전극은 저전위전압(VSS)에 연결되며, 게이트전극은 제2 QB노드(QB2)에 연결된다. 이에 따라서, 제10 트랜지스터(T110)는 제2 QB노드(QB2)의 전위에 대응하여, 제2 Q노드(Q2)의 전위를 저전위전압(VSS)으로 방전한다.

제11 트랜지스터(T11)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제13 트랜지스터(T11)의 제2 전극에 연결되며, 게이트전극은 제2 출력단(n12)에 연결된다.

풀업 트랜지스터(T112)의 제1 전극은 고전위전압(VDD)에 연결되고, 제2 전극은 제2 출력단(n12)에 연결되며, 게이트전극은 제2 Q노드(Q2)에 연결된다. 이에 따라서, 풀업 트랜지스터(T112)는 제2 Q노드(Q2)의 전위에 대응하여, 제2 출력단(n12)으로 고전위전압(VDD)에 대응하는 제i 발광제어신호(EMi)를 출력한다.

풀다운 트랜지스터들인 제13 및 제14 트랜지스터(T114)들은 서로 직렬로 연결되며, 제13 및 제14 트랜지스터(T114)들 각각의 게이트전극은 제2 QB노드(QB2)에 연결되고, 제13 트랜지스터(T113)의 제1 전극은 제2 출력단(n12)에 연결되며, 제14 트랜지스터(T114)의 제2 전극은 저전위전압(VSS)에 연결된다. 이에 따라서, 제13 및 제14 트랜지스터(T114)는 제2 QB노드(QB2)의 전위에 대응하여, 제2 출력단(n12)의 전위를 저전위전압(VSS)으로 방전한다.

도 7은 도 6에 도시된 스테이지의 동작 타이밍도이다. 스테이지(STG1)의 동작 과정을 도 5 내지 도 7을 참조하여 살펴보면 다음과 같다.

먼저, 스캔신호 생성부(140a)가 제1 스캔신호(Scan1)를 출력하는 과정을 살펴보면 다음과 같다.

스타트신호(VST)는 제1 내지 제5 게이트클럭(GCLK1~GCLK5)과 동일한 위상을 갖는다. 제1 기간(t1) 동안에, 제1 및 제2 트랜지스터(T102)는 각각 하이레벨의 스타트신호(VST) 및 제5 게이트클럭(GCLK5)에 응답하여 턴-온되어서, 제1 Q노드(Q1)를 충전한다.

제1 과도기 기간(t2) 이후에 제3 및 제4 기간(t4) 동안에, 제1 및 제2 트랜지스터(T102)는 다시 턴-온되고, 제1 Q노드(Q1)는 다시 충전된다. 제1 Q노드(Q1)는 제1 기간(t1)에 이어서 제3 및 제4 기간(t4) 동안에 충분히 충전되어서, 제3 게이트클럭(GCLK3)에 의해서 제1 Q노드(Q1)가 방전되기 이전까지 제6 트랜지스터(T106)는 턴-온 상태를 유지한다. 따라서 제6 트랜지스터(T106)는 제6 기간(t6) 이전까지 제1 게이트클럭(GCLK1)을 제1 출력단(n11)으로 출력한다. 제1 게이트클럭(GCLK1)은 제3 기간(t3), 제5 및 제6 기간(t6) 동안 하이레벨을 유지하고, 이에 따라서 제3 기간(t3), 제5 및 제6 기간(t6) 동안 제1 스캔신호(Scan1)는 하이레벨을 유지한다.

제3 기간(t3)은 제1 게이트라인(GL1)의 초기화 기간(Ti)이고, 제5 기간(t5)은 제1 게이트라인(GL1)의 샘플링 기간(Ts)이며, 제6 기간(t6)은 제1 게이트라인(GL1)의 데이터기입 기간(Tw)이다.

제6 기간(t6) 이후에, 제3 게이트클럭(GCLK3)은 하이레벨의 전위로 스윙되어서, 제4 트랜지스터(T104)는 턴-온된다. 따라서 제4 트랜지스터(T104)는 고전위전압(VDD)을 제1 QB노드(QB1)로 제공한다. 제1 QB노드(QB1)가 충전되어서 제7 트랜지스터(T107)는 턴-온되고, 제1 출력단(n11)의 전압은 저전위전압(VSS)으로 방전된다. 즉, 제7 기간(t7) 동안에 제1 출력단(n11)은 저전위전압(VSS)의 제1 스캔신호(Scan1)를 출력한다. 제7 기간(t7)은 제1 게이트라인(GL1)의 발광기간(Te)이다.

발광제어신호 생성부(140b)가 제1 발광제어신호(EM1)를 출력하는 과정을 살펴보면 다음과 같다.

제1 기간(t1) 동안에, 제11 트랜지스터(T111)는 제3 에미션클럭(ECLK3)에 의해서 턴-온되어서 스타트신호(VST)를 제13 및 제14 트랜지스터(T114)에 제공한다. 제1 기간(t1) 동안에 스타트신호(VST)는 하이레벨을 유지하기 때문에, 제13 및 제14 트랜지스터(T114)는 턴-온된다. 즉, 이전 프레임 기간의 발광기간(Te) 동안에 하이레벨을 유지하던 제2 출력단(n12)이 전위는 저전위전압(VSS)으로 방전된다. 따라서, 제j 프레임의 시작인 제1 기간(t1) 동안에는 저전위전압의 제1 발광제어신호(EM1)가 출력된다.

제1 과도기 기간(t2)이 이후에 제3 기간(t3) 동안에 제17 트랜지스터(T117)는 제5 에미션클럭(ECLK5)에 응답하여 턴-온되고, 제17 트랜지스터(T117)가 턴-온되어서 제2 QB노드(QB2)는 저전위전압(VSS)이 유지된다.

제5 기간(t5) 동안에, 제9 트랜지스터(T109)는 제1 에미션클럭(ECLK1)에 의해서 턴-온된다. 즉, 제9 트랜지스터(T109)는 하이레벨의 제1 에미션클럭(ECLK1)에 응답하여 고전위전압(VDD)을 제공받아서 제2 Q노드(Q2)를 충전한다. 제2 Q노드(Q2)가 충전됨에 따라서, 제12 트랜지스터(T112)는 턴-온되고, 고전위전압(VDD)은 제12 트랜지스터(T112)를 경유하여 제2 출력단(n12)으로 출력된다. 즉, 제5 기간(t5) 동안에 제2 출력단(n12)은 고전위전압(VDD)의 전압레벨을 갖는 제1 발광제어신호(EM1)를 출력한다.

제6 기간(t6) 동안에, 제15 및 스캔동기화 트랜지스터(T115,T116) 각각은 에미션리셋(ERST) 및 고전위의 제1 스캔신호(Scan1)에 응답하여 턴-온된다. 따라서, 제2 QB노드(QB2)는 충전되고, 이에 따라서 제13 및 제14 트랜지스터(T113,T114)는 턴-온된다. 제13 및 제14 트랜지스터(T113,T114)가 턴-온 되어서, 제5 기간(t5) 동안에 고전위전압(VDD)의 전압레벨을 출력하던 제2 출력단(n12)은 저전위전압(VSS)으로 방전된다. 즉, 제6 기간(t6) 동안에, 고전위의 에미션리셋(ERST) 및 고전위의 제1 스캔신호(Scan1)는 제1 발광제어신호(EM1)를 저전위로 방전하면서, 제2 출력단(n12)을 초기화한다.

제7 기간(t7) 동안에, 제9 트랜지스터(T109)는 다시 고전위 전압레벨의 제1 에미션클럭(ECLK1)에 응답하여 고전위전압(VDD)을 제2 출력단(n12)으로 출력한다.

또한, 제7 기간(t7) 동안에, 제19 트랜지스터(T119)는 고전위 전압레벨의 제2 에미션클럭(ECLK2)에 응답하여 턴-온되고 제2 QB노드(QB2)를 저전위로 유지한다. 즉, 제7 기간(t7) 동안에 제19 트랜지스터(T119)는 제13 및 제14 트랜지스터(T114)를 턴-오프 상태로 유지시킨다.

그리고 발광기간(Te동안에 제6 단자(6) 및 제8 단자(8)는 각각 일정한 간격으로 제2 에미션클럭(ECLK2) 및 제5 에미션클럭(ECLK5)을 입력받는다. 즉, 발광기간(Te) 동안에 제17 트랜지스터(T117) 및 제19 트랜지스터(T119)는 교번적으로 턴-온되어서, 제2 QB노드(QB2)를 저전위전압으로 유지하고, 이에 따라서 제13 및 제14 트랜지스터(T114)가 턴-온되는 것을 억제한다. 즉, 제2 및 제5 에미션클럭(ECLK2,ECLK5)은 발광기간(Te) 동안에 제2 출력단(n12)을 통해서 안정적으로 고전위의 제1 발광제어신호(EM1)가 출력되도록 한다.

발광기간(Te) 동안에 제1 스캔신호(Scan1)는 저전위를 유지하기 때문에 제2 QB노드(QB2)는 플로팅(floating) 상태가 된다. 따라서 발광기간(Te) 동안에 제2 QB노드(QB2)의 전위는 불안정한 상태일 수 있는데, 제1 실시 예의 쉬프트 레지스터(140)는 제2 및 제5 에미션클럭(ECLK2~ECLK5)을 이용하여 발광기간(Te) 동안에 제2 QB노드(QB2)의 전위를 안정화시킬 수 있다. 따라서, 제1 실시 예의 쉬프트 레지스터(140)는 발광기간(Te) 동안에 제2 출력단(n12)을 통해서 안정적으로 고전위의 제1 발광제어신호(EM1)를 출력한다.

상술한 바와 같이 발광제어신호 생성부(140b)의 제2 풀업 트랜지스터(T112)는 가변전압단자(6)를 통해서 가변전압(VAC)을 출력단(n12)으로 출력한다. 가변전압(VAC)은 도 3에 도시된 바와 같이 영상표시기간 이전에는 저전위상태를 유지한다. 일례로 전원이 공급되는 시점에는 기저전압(GND)을 유지하며, 일정기간 이후에는 네거티브 바이어스(negative bias)를 유지한다.

영상표시기간 이전에는 제2 풀업 트랜지스터(T112) 및 클럭 응답 트랜지스터(T109)는 동작하지 않는 상태를 유지하여야 한다. 하지만, 트랜지스터의 게이트-소스 전위는 불특정 상태이기 때문에 의도치 않게 동작할 수 있다. 영상표시기간 이전에 클럭 응답 트랜지스터(T109)가 동작하면, 제2 Q노드(Q2)는 가변전압을 제공받는다. 따라서 가변전압이 하이레벨전압이면 영상표시기간에도 제2 Q노드(Q2)가 충전될 수 있다. 제2 Q노드(Q2)가 충전되면 제2 풀업 트랜지스터(T112) 역시 동작하여 가변전압(VAC)을 제2 출력단(n12)으로 출력한다. 즉, 가변전압(VAC)이 하이레벨의 전압이면, 클럭 응답 트랜지스터(T109)의 오동작에 의해서 하이레벨의 발광제어신호(EM)가 출력될 수 있다. 그리고 발광제어신호(EM)가 하이레벨로 출력되는 동안에 구동트랜지스터(DT) 역시 오동작을 일으키면 유기발광다이오드(OLED)가 동작하여 발광한다. 즉, 영상표시기간 이전에 화소(P)가 발광하여 깜박거림 현상이 발생할 수 있다.

하지만, 본 발명은 영상표시기간 이전에는 가변전압(VAC)의 전위를 저전위전압으로 유지한다. 특히, 일정기간 이상 네거티브 바이어스를 유지하기 때문에 클럭 응답 트랜지스터(T109)가 오동작한다고 할지라도 제2 Q노드(Q2)는 충전되지 않는다. 제2 Q노드(Q2)가 충전되지 않기 때문에 제2 풀업 트랜지스터(T112)는 동작하지 않아서, 제2 출력단(n12)은 발광제어신호(EM)를 출력하지 않는다. 또한, 제2 풀업 트랜지스터(T112)가 오동작한다고 할지라도 영상표시기간 이전에는 가변전압(VAC)이 저전위전압이기 때문에 제2 출력단(n12)은 하이레벨의 발광제어신호(EM)를 출력하지 않는다.

이와 같이, 본 발명은 영상표시기간 이전에 발광제어신호(EM)가 출력되는 것을 방지할 수 있기 때문에, 도 2에 도시된 고전위전압(VDD)과 구동트랜지스터(DT) 간의 전류 경로를 확실하게 차단할 수 있다. 따라서, 영상표시기간 이전에 유기발광다이오드(OLED)가 발광하여 깜빡거림 현상이 발생하는 것을 방지할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

유기발광다이오드;
고전위전압원으로부터 제공받는 고전위전압을 드레인전극으로 입력받아서 상기 유기발광다이오드에 제공되는 구동전류를 제어하는 구동트랜지스터;
상기 구동트랜지스터의 드레인전극과 고전위전압원 사이에 위치하며, 게이트전극으로 제공받는 발광제어신호에 응답하여 상기 고전위전압원과 상기 구동트랜지스터의 드레인전극을 연결하는 제1 트랜지스터; 및
상기 발광제어신호를 출력하는 스테이지를 포함하고,
상기 스테이지는
스캔신호 생성부; 및
전원 입력 이후부터 영상표시기간 이전까지 저전위전압을 유지하는 가변전압을 가변전압단자로 입력받고, 에미션클럭에 응답하여 상기 가변전압을 출력하는 발광제어신호 생성부를 포함하는 유기발광다이오드 표시장치.
제 1 항에 있어서,
상기 가변전압은 영상표시기간 이전까지 적어도 일정기간 동안 네거티브 바이어스를 유지하는 유기발광다이오드 표시장치.
제 1 항에 있어서,
상기 발광제어신호 생성부는
게이트전극으로 에미션클럭을 제공받고, 제1 전극이 상기 가변전압단자에 연결되며, 제2 전극이 Q노드에 연결되는 클럭응답 트랜지스터;
게이트전극이 상기 Q노드에 연결되고, 제1 전극이 상기 가변전압단자에 연결되며, 제2 전극이 출력단에 연결되는 풀업 트랜지스터; 및
게이트전극으로 상기 스캔신호 생성부의 출력을 제공받고, 제1 전극이 상기 출력단에 연결되며, 제2 전극이 저전위전압원에 연결되는 풀다운 트랜지스터를 포함하는 유기발광다이오드 표시장치.
제 1 항에 있어서,
상기 유기발광다이오드 표시장치는
게이트전극을 통해서 제(n-1) 스캔신호를 입력받고, 제1 전극이 초기화라인에 연결되며, 제2 전극이 상기 구동트랜지스터의 소스전극에 연결되는 제2 트랜지스터; 및
게이트전극을 통해서 제n 스캔신호를 입력받고, 제1 전극이 데이터라인에 연결되며, 제2 전극이 상기 구동트랜지스터의 게이트전극에 연결되는 제3 트랜지스터를 더 포함하는 유기발광다이오드 표시장치.
제 4 항에 있어서,
상기 초기화라인은 영상표시기간 이전까지 기저전압을 제공하는 유기발광다이오드 표시장치.
제 4 항에 있어서,
상기 데이터라인은 영상표시기간 이전까지 기저전압을 제공하는 유기발광다이오드 표시장치.