KR20160059049A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160059049A
KR20160059049A KR1020140160055A KR20140160055A KR20160059049A KR 20160059049 A KR20160059049 A KR 20160059049A KR 1020140160055 A KR1020140160055 A KR 1020140160055A KR 20140160055 A KR20140160055 A KR 20140160055A KR 20160059049 A KR20160059049 A KR 20160059049A
Authority
KR
South Korea
Prior art keywords
electrode
layer
pixel
region
insulating film
Prior art date
Application number
KR1020140160055A
Other languages
English (en)
Other versions
KR102349285B1 (ko
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140160055A priority Critical patent/KR102349285B1/ko
Priority to US14/860,061 priority patent/US9780155B2/en
Publication of KR20160059049A publication Critical patent/KR20160059049A/ko
Application granted granted Critical
Publication of KR102349285B1 publication Critical patent/KR102349285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판; 상기 기판 상에 형성된 박막 트랜지스터의 활성층; 상기 활성층 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된, 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극과 동일층에 형성된 커패시터의 제1 전극; 상기 게이트 전극 및 상기 제1 전극 상에 형성된 층간 절연막; 상기 층간 절연막 상에 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과 동일층에 형성된 커패시터의 제2 전극; 상기 층간 절연막 상면과 직접 접촉하는 제1 영역, 및 상기 소스 전극 및 드레인 전극 중 하나의 상면과 직접 접촉하는 제2 영역을 포함하는 화소 전극; 상기 소스 전극 및 드레인 전극과 상기 제2 전극을 덮고, 상기 박막트랜지스터 및 커패시터와 중첩되지 않는 영역에 상기 화소 전극의 제1 영역을 노출시키는 개구를 포함하는 화소 정의막; 상기 화소 전극 상에 형성된 유기 발광층; 및 상기 유기 발광층 상에 형성된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치 및 그 제조 방법{Organic light-emitting display apparatus and manufacturing method of the same}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light-emitting display apparatus)는 정공 주입 전극과 전자 주입 전극, 그리고 정공 주입 전극과 전자 주입 전극 사이에 형성되어 있는 유기 발광층을 포함하고, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 재결합하고 소멸하면서 빛을 내는 자발광형 표시 장치이다. 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목 받고 있다.
본 발명의 실시예들은 제조 비용을 절감할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예는 기판; 상기 기판 상에 형성된 박막 트랜지스터의 활성층; 상기 활성층 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된, 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극과 동일층에 형성된 커패시터의 제1 전극; 상기 게이트 전극 및 상기 제1 전극 상에 형성된 층간 절연막; 상기 층간 절연막 상에 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과 동일층에 형성된 커패시터의 제2 전극; 상기 층간 절연막 상면과 직접 접촉하는 제1 영역, 및 상기 소스 전극 및 드레인 전극 중 하나의 상면과 직접 접촉하는 제2 영역을 포함하는 화소 전극; 상기 소스 전극 및 드레인 전극과 상기 제2 전극을 덮고, 상기 박막트랜지스터 및 커패시터와 중첩되지 않는 영역에 상기 화소 전극의 제1 영역을 노출시키는 개구를 포함하는 화소 정의막; 상기 화소 전극 상에 형성된 유기 발광층; 및 상기 유기 발광층 상에 형성된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.
본 실시예에서, 상기 화소 전극은 반투과 전극이고, 상기 대향 전극은 반사 전극일 수 있다.
본 실시예에서, 상기 화소 전극은 상기 기판으로부터 제1 투명도전성 산화물층, 반투과 금속층, 제2 투명도전성 산화물층이 순차로 적층될 수 있다.
본 실시예에서, 상기 제1 및 제2 투명 도전성 산화물층은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 실시예에서, 상기 반투과 금속층은 은(Ag) 또는 은 합금을 포함할 수 있다.
본 실시예에서, 상기 층간 절연막은 실리콘 산화막 및 실리콘 질화막이 기판으로부터 순차로 적층된 구조일 수 있다.
본 실시예에서, 상기 소스 전극과 드레인 전극, 상기 제2 전극과 동일층에 배치된 패드 전극을 더 포함할 수 있다.
본 실시예에서, 상기 화소 정의막은 상기 패드 전극의 단부를 덮을 수 있다.
본 실시예에서, 상기 패드 전극의 단부를 덮는 화소 정의막의 두께는 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮을 수 있다.
본 실시예에서, 상기 화소 정의막은 유기 절연물을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 기판 상에 박막 트랜지스터의 활성층을 형성하는 제1 마스크 공정; 상기 제1 마스트 공정의 결과물 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 박막트랜지스터의 게이트 전극과 커패시터의 제1 전극을 형성하는 제2 마스크 공정; 상기 제2 마스크 공정의 결과물 상에 층간 절연막을 형성하고, 상기 활성층의 일부를 노출시키는 제3 마스크 공정; 상기 제3 마스크 공정의 결과물 상에 소스 전극과 드레인 전극, 커패시터의 제2 전극을 형성하는 제4 마스크 공정; 상기 제4 마스크 공정의 결과물 상에, 상기 층간 절연막 상면과 직접 접촉하는 제1 영역과, 상기 소스 전극 및 드레인 전극 중 하나의 상면과 직접 접촉하는 제2 영역을 포함하는 화소 전극을 형성하는 제5 마스크 공정; 및 상기 제5 마스크 공정의 결과물 상에, 상기 소스 전극 및 드레인 전극, 상기 화소 전극의 단부를 덮는 화소 정의막을 형성하는 제6 마스크 공정;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
본 실시예에서, 상기 제2 마스크 공정 후, 상기 게이트 전극과 중첩되지 않는 활성층 영역에 이온 불순물을 도핑할 수 있다.
본 실시예에서, 상기 제6 마스크 공정에서, 상기 화소 정의막에 상기 화소 전극의 제1 영역을 노출시키는 개구를 형성하고, 상기 개구는 상기 박막트랜지스터 및 상기 커패시터와 중첩되지 않는 영역에 형성될 수 있다.
본 실시예에서, 상기 화소 전극은 반투과 전극으로 형성하고, 상기 대향 전극은 반사 전극으로 형성할 수 있다.
본 실시예에서, 상기 화소 전극은 상기 층간 절연막으로부터 제1 투명도전성 산화물층, 반투과 금속층, 제2 투명도전성 산화물층을 순차로 적층하여 형성할 수 있다.
본 실시예에서, 상기 반투과 금속층은 은(Ag) 또는 은 합금을 포함하도록 형성할 수 있다.
본 실시예에서, 상기 제1 및 제2 투명 도전성 산화물층은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하도록 형성할 수 있다.
본 실시예에서, 상기 제4 마스크 공정에서 상기 소스 전극 및 드레인 전극과 동일층에 패드 전극을 동시에 형성할 수 있다.
본 실시예에서, 상기 제6 마스크 공정에서, 상기 패드 전극의 단부를 덮는 화소 정의막의 두께를 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮게 형성할 수 있다.
본 실시예에서, 상기 제6 마스크 공정에서 하프톤(half-tone) 마스크를 사용하여 상기 화소 정의막을 형성할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따른 유기 발광 표시 장치는 제조 비용을 절감할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 발광 화소와 패드의 일부를 개략적으로 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 발광 화소와 패드의 일부를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 기판(10) 상에는 복수의 화소(P)가 포함되어 화상을 표시하는 표시 영역(DA)이 구비된다. 표시 영역(DA)은 밀봉 라인(SL) 내부에 형성되고, 밀봉 라인(SL)을 따라 표시 영역(DA)을 봉지하는 봉지 부재(미도시)가 구비된다.
도 2를 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL1), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TR1), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP1), 및 패드 영역(PAD1)이 구비된다.
트랜지스터 영역(TR1)에는 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다.
기판(10)은 유리 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판 등 투명 기판으로 구비될 수 있다.
기판(10)의 상부에 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위한 버퍼층(11)이 더 구비될 수 있다. 버퍼층(11)은 실리콘질화물 및/또는 실리콘산화물 등으로 단수층 또는 복수층으로 형성될 수 있다.
버퍼층(11) 상의 박막 트랜지스터 영역(TR1)에 활성층(212)이 구비된다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘을 포함하는 반도체로 형성될 수 있다. 활성층(212)은 채널영역(212c)과, 채널영역(212c) 외측에 이온 불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)을 포함할 수 있다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
활성층(212) 상에는 게이트 절연막(13)이 구비된다. 게이트 절연막(13)은 실리콘질화물 및/또는 실리콘산화물 등으로 단수층 또는 복수층으로 형성될 수 있다.
게이트 절연막(13) 상에 게이트 전극(214)이 구비된다. 게이트 전극(214)은, 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단수층 또는 복수층으로 형성될 수 있다.
도 2에는 도시되어 있지 않지만, 게이트 전극(214)과 동일층에 게이트 전극(214)과 동일한 재료로 예들 들어, 스캔 라인과 같은 배선 등이 형성될 수 있다. 유기 발광 표시 장치(1)의 화면이 커질수록 배선의 두께를 두껍게 하여야 대화면화에 따른 신호 지연을 방지할 수 있다. 본 실시예에서, 게이트 전극(214)과 배선의 두께는 6,000 내지 12,000 옴스트롱(Å) 범위에서 형성될 수 있다. 게이트 전극(214)과 배선의 두께는 적어도 6,000 옴스트롱(Å) 이상일 때 50인치 이상의 대화면에서 신호 지연 방지 효과를 기대할 수 있다. 한편, 게이트 전극(214)과 배선의 두께를 증착으로 12,000 옴스트롱(Å) 보다 두껍게 형성하는 것은 공정상 어렵다.
게이트 전극(214) 상에는 층간 절연막(15)이 위치한다. 층간 절연막(15)은 실리콘질화막 및/또는 실리콘산화막이 단수층 또는 복수층으로 형성될 수 있다
층간 절연막(15) 위에 소스 전극(216a) 및 드레인 전극(216b)이 구비된다. 소스 전극(216a) 및 드레인 전극(216b)은 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 단수층 또는 복수층으로 형성할 수 있다.
소스 전극(216a) 및 드레인 전극(216b) 상에는, 소스 전극(216a) 및 드레인 전극(216b)을 덮는 화소 정의막(20)이 위치한다. 화소 정의막(20)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
화소 전극(120)은 소스 전극(216a) 및 드레인 전극(216b) 중 하나와 접속한다.
픽셀 영역(PXL1)에서 층간 절연막(15) 상에 화소 전극(120)이 구비된다.
화소 전극(120)은 반투과 금속층(120b)을 포함한다. 또한, 화소 전극(120)은 반투과 금속층(120b)의 하부에 형성된 제1 투명 도전성 산화물층(120a)과, 반투과 금속층(120b)의 상부에 형성된 제2 투명 도전성 산화물층(120c)을 포함할 수 있다.
반투과 금속층(120b)은 은(Ag) 또는 은 합금으로 형성될 수 있다. 반투과 금속층(120b)은 후술할 반사 전극인 대향 전극(122)과 함께 마이크로 캐비티(micro-cavity) 구조를 형성함으로써 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
제1 및 제2 투명 도전성 산화물층(120a, 120c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 제1 투명 도전성 산화물층(120a)은 층간 절연막(15)과 반투과 금속층(120b)의 접착력을 강화하고, 제2 투명 도전성 산화물층(120c)은 반투과 금속층(120b)을 보호하는 배리어층으로 기능할 수 있다.
화소 전극(120)은 화소 전극(120)의 하부 면이 층간 절연막(15) 상부 면에 직접 접촉하는 제1 영역(120-1)과, 화소 전극(120)의 하부 면이 소스 전극(126a) 및 드레인 전극(126b) 중 하나의 상부 면과 직접 접촉하는 제2 영역(120-2)을 포함한다. 도 2에는 제2 영역(120-2)이 소스 전극(126a)과 직접 접촉하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제2 영역(120-2)은 드레인 전극(126b)과 직접 접촉할 수 있다.
화소 전극(120)의 제1 영역(120-1)은 박막 트랜지스터와 후술할 커패시터와 중첩되지 않는 영역에 형성된다. 따라서, 유기 발광층(121)에서 방출되어 화소 전극(120)의 제1 영역(120-1)을 통하여 진행하는 광은 박막 트랜지스터와 커패시터에 의해 방해 받지 않고 기판(10) 측으로 방출될 수 있다.
제2 영역(120-2)를 포함한 화소 전극(120)의 단부는 화소 정의막(20)에 의해 커버된다.
화소 정의막(20)에는 박막 트랜지스터와 커패시터와 중첩되지 않는 영역에 화소 전극(120)의 제1 영역(120-1)을 노출시키는 개구(C8)가 형성된다. 화소 전극(120)의 단부와, 소스 전극(126a) 및 드레인 전극(126b)을 커버하는 화소 정의막(120)의 두께는 50㎛ 이상 70㎛이하일 수 있다.
개구(C8)에 의해 상면이 노출된 화소 전극(120) 상에는 유기 발광층(121)을 포함하는 중간층(미도시)이 구비된다. 유기 발광층(121)은 저분자 유기물 또는 고분자 유기물일 수 있다.
유기 발광층(121)이 저분자 유기물일 경우, 중간층(미도시)은 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등을 더 포함할 수 있다. 이외에도 필요에 따라 다양한 층들을 더 포함할 수 있다. 이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
유기 발광층(121)이 고분자 유기물일 경우, 중간층(미도시)은 홀 수송층(HTL)을 더 포함할 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다. 또한, 유기 발광층(121)과 화소 전극(120) 및 대향 전극(122) 사이에는 무기 재료가 더 구비될 수도 있다.
도 2에는 유기 발광층(121)이 개구(C8) 안쪽에 위치하는 것으로 도시되어 있으나 이는 설명의 편의를 위한 것이며 본 발명은 이에 한정되지 않는다. 유기 발광층(121)은 개구(C8)의 안쪽뿐 아니라 화소 정의막(20)에 형성된 개구(C8)의 식각면을 따라 화소 정의막(20)의 상면까지 연장되어 형성될 수 있다.
유기 발광층(121) 상에는 복수의 픽셀에 공통으로 형성된 대향 전극(122)이 구비된다. 본 실시예에 따른 유기 발광 표시 장치(1)의 경우, 화소 전극(120)은 애노드로 사용되고, 대향 전극(122)은 캐소드로 사용되었다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
대향 전극(122)은 반사 물질을 포함하는 반사 전극일 수 있다. 이때 상기 대향 전극(122)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 재료를 포함할 수 있다. 대향 전극(122)이 반사 전극으로 구비됨으로써, 유기 발광층(121)에서 방출된 빛은 대향 전극(122)에 반사되어 반투과 금속인 화소 전극(120)을 투과하여 기판(10) 측으로 방출된다.
대향 전극(122)은 각 화소 마다 별개로 형성되는 것이 아니라, 표시 영역(DA, 도 1) 전체를 하나로 덮는 공통 전극으로 구성된다.
마이크로 캐비티에 의해 기판(10) 측으로 방출되는 광은 색편이 현상이 일어날 수 있다. 색편이 현상은 층간 절연막(15)의 물질 및 두께에 영향을 받을 수 있다. 본 실시예에서, 층간 절연막(15)의 전체 두께는 대략 6000옴스트롱(Å)이고, 기판(10)에 가까운 측에 대략 4000옴스트롱(Å)의 실리콘 산화막을 형성하고, 화소 전극(120)에 가까운 측에 대략 2000옴스트롱(Å)의 실리콘 질화막을 형성하였다. 이 경우, 층간 절연막으로 각각 3000옴스트롱(Å)의 실리콘 산화막과 실리콘 질화막을 형성한 구조에 비하여, 색편이 현상이 개선되었다.
커패시터 영역(CAP1)에는 게이트 전극(214)과 동일층에 배치된 제1 전극(314)과, 소스 전극(216a) 및 드레인 전극(216b)과 동일층에 배치된 제2 전극(316)을 구비한 커패시터가 배치된다. 제1 전극(314)과 제2 전극(316) 사이에 층간 절연막(15)이 배치된다.
제1 전극(314)은 게이트 전극(214)과 동일한 물질로 형성될 수 있다.
표시 영역(DA)의 외곽에는 외장 드라이버의 접속 단자인 패드 전극(416)이 배치되는 패드 영역(PAD1)이 위치한다.
패드 전극(416)은 소스 전극(216a) 및 드레인 전극(216b), 커패시터의 제2 전극(316)과 동일 재료로 형성된다.
패드 전극(416)은 층간 절연막(15) 상에 위치하고, 패드 전극(416)의 단부는 화소 정의막(20)에 의해 커버된다. 패드 전극(416)의 단부를 덮는 화소 정의막(20)의 두께는 박막 트랜지스터 영역(TR1) 및 커패시터 영역(CPA1)에서 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316)을 덮는 화소 정의막(20)의 두께보다 낮다.
화소 정의막(20)은 패드 전극(416)의 단부를 커버함으로써 패드 전극(416) 단부가 열화되는 것을 방지하지만, 화소 정의막(20)의 두께가 두꺼울 경우 외장 드라이버의 접속 시 접속 불량을 일으킬 수 있기 때문에, 소스 전극(126a) 및 드레인 전극(126b)을 커버하는 화소 정의막(120)의 두께보다 얇게 하는 것이 바람직하다.
한편, 도 2에는 도시되어 있지 않으나, 본 실시예에 따른 유기 발광 표시 장치(1)는 픽셀 영역(PXL1), 커패시터 영역(CAP1), 및 박막 트랜지스터 영역(TR1)을 포함하는 표시 영역을 봉지하는 봉지 부재(미도시)를 더 포함할 수 있다. 봉지 부재는 글라스재를 포함하는 기판, 금속 필름, 또는 유기 절연막 및 무기 절연막이 교번하여 배치된 봉지 박막 등으로 형성될 수 있다.
이하, 도 3a 내지 3f을 참조하여 본 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 설명한다.
도 3a는 본 실시예에 따른 유기 발광 표시 장치(1)의 제1 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 반도체층(미도시)을 형성한 후, 반도체층(미도시)을 패터닝하여 박막 트랜지스터의 활성층(212)을 형성한다.
상기 도면에는 도시되어 있지 않지만, 반도체층(미도시) 상에 포토레지스터(미도시)가 도포된 후, 제1 포토마스크(미도시)를 이용한 포토리소그라피 공정에 의해 반도체층(미도시)을 패터닝하여, 전술한 활성층(212)이 형성된다. 포토리소그라피에 의한 제1 공정은 제1 포토마스크(미도시)에 노광 장치(미도시)로 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된다.
반도체층(미도시)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 한편, 반도체층(미도시)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
도 3b는 본 실시예에 따른 유기 발광 표시 장치(1)의 제2 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3a의 제1 마스크 공정의 결과물 상에 게이트 절연막(13)을 형성하고, 게이트 절연막(13) 상에 제1 금속층(미도시)을 형성한 후 이를 패터닝한다. 제1 금속층(미도시)을 적층한 후 이를 패터닝한다. 제1 금속층(미도시)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
패터닝 결과, 게이트 절연막(13) 상에 게이트 전극(214)과 커패시터의 제1 전극(314)이 형성된다.
상기와 같은 구조물 위에 이온 불순물이 도핑 된다. 이온 불순물은 B 또는 P 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 박막 트랜지스터의 활성층(212)을 타겟으로 하여 도핑한다.
게이트 전극(214)을 셀프-얼라인(self-align) 마스크로 사용하여 활성층(212)에 이온불순물을 도핑함으로써 활성층(212)은 이온불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)과, 그 사이에 채널 영역(212c)을 구비하게 된다.
도 3c는 본 실시예에 따른 유기 발광 표시 장치(1)의 제3 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3b의 제2 마스크 공정의 결과물 상에 층간 절연막(15)을 형성하고, 층간 절연막(15)을 패터닝하여 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)을 노출시키는 개구(C3, C4)를 형성한다.
도 3d는 본 실시예에 따른 유기 발광 표시 장치(1)의 제4 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3d를 참조하면, 도 3c의 제3 마스크 공정의 결과물 상에 제2 금속층(미도시)을 형성하고, 제2 금속층(미도시)을 패터닝하여 소스 전극(216a), 드레인 전극(216b), 커패시터의 제2전극(316), 패드 전극(416)을 동시에 형성한다.
제2 금속층(미도시)은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
도 3e는 본 실시예에 따른 유기 발광 표시 장치(1)의 제5 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3e를 참조하면, 도 3d의 제4 공정의 결과물 상에 제1 투명 도전성 산화물층(120a), 반투과 금속층(120b), 제2 투명 도전성 산화물층(120c)을 순차로 형성하고, 이를 동시에 패터닝하여 화소 전극(120)을 형성한다.
화소 전극(120)의 제1 영역(120-1)은 박막 트랜지스터 및 커패시터와 중첩되지 않는 영역에, 층간 절연막(15) 상부 면에 직접 접촉하도록 형성한다.
화소 전극(120)의 제2 영역(120-2)은 소스 전극(126a)의 상부 면과 직접 접촉하도록 형성한다.
만약 은(Ag)과 같이 환원성이 강한 금속을 포함하는 화소 전극(120)을 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316), 패드 전극(416)의 패터닝과 동일한 공정에서 진행하게 되면, 식각 공정이 길어짐으로써 은(Ag) 입자가 많이 석출되고, 석출된 은(Ag) 입자는 암점을 발생시키는 파티클 성 불량 요인이 될 수 있다. 그러나, 본 실시예에서 화소 전극(120)의 패터닝은 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316), 패드 전극(416)의 패터닝을 한 후, 별도 공정에서 형성되기 때문에, 은(Ag) 입자의 석출을 줄일 수 있다.
도 3f는 본 실시예에 따른 유기 발광 표시 장치(1)의 제6 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3f를 참조하면, 도 3e의 제5 공정의 결과물 상에 화소 정의막(20)을 형성한 후, 화소 전극(120)의 제1 영역(120-1)을 노출시키는 개구(C8) 및 패드 전극(418)을 노출시키는 개구(C7)를 형성하는 제6 공정을 실시한다.
화소 정의막(20)은 예를 들어, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연막으로 형성될 수 있다.
하프톤(half-tone) 마스크(미도시)를 이용하여, 패드 전극(416)의 단부를 덮는 화소 정의막(20)의 두께를 박막 트랜지스터 영역(TR1) 및 커패시터 영역(CPA1)에서 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316)을 덮는 화소 정의막(20)의 두께보다 낮게 형성한다. 패드 전극(416)의 단부를 덮는 화소 정의막(20)을 ?게 형성하여 외장 드라이버의 접속 시 접속 불량을 일으킬 수 있다.
도 3f의 6마스크 공정의 결과물 상에 유기 발광층(121, 도 2 참조)을 포함하는 중간층(미도시)형성하고, 유기 발광층(121) 상에 대향 전극(122)을 반사 전극으로 형성한다.
상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)는, 화소 전극(120)을 반투과 금속층(120b)으로 형성하고 대향 전극(122)을 반사 전극으로 형성함으로써 마이크로 캐비티(micro-cavity)에 의한 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
또한, 6단계의 마스크 공정으로 유기 발광 표시 장치를 제조 할 수 있기 때문에 제조 비용을 절감할 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 유기 발광 표시 장치
10: 기판 11: 버퍼층
13: 게이트 절연막 15: 층간 절연막
20: 화소 정의막 120: 화소 전극
120-1: 제1 영역 120-2: 제2 영역
121: 유기 발광층 122: 대향 전극
212: 활성층 212a: 소스 영역
212b: 드레인 영역 212c: 채널 영역
214: 게이트 전극 216a: 소스 전극
216b: 드레인 전극 314: 커패시터의 제1 전극
316: 커패시터의 제2 전극 416: 패드 전극
C8: 개구

Claims (20)

  1. 기판;
    상기 기판 상에 형성된 박막 트랜지스터의 활성층;
    상기 활성층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된, 박막 트랜지스터의 게이트 전극과, 상기 게이트 전극과 동일층에 형성된 커패시터의 제1 전극;
    상기 게이트 전극 및 상기 제1 전극 상에 형성된 층간 절연막;
    상기 층간 절연막 상에 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극과 동일층에 형성된 커패시터의 제2 전극;
    상기 층간 절연막 상면과 직접 접촉하는 제1 영역, 및 상기 소스 전극 및 드레인 전극 중 하나의 상면과 직접 접촉하는 제2 영역을 포함하는 화소 전극;
    상기 소스 전극 및 드레인 전극과 상기 제2 전극을 덮고, 상기 박막트랜지스터 및 커패시터와 중첩되지 않는 영역에 상기 화소 전극의 제1 영역을 노출시키는 개구를 포함하는 화소 정의막;
    상기 화소 전극 상에 형성된 유기 발광층; 및
    상기 유기 발광층 상에 형성된 대향 전극;을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 화소 전극은 반투과 전극이고, 상기 대향 전극은 반사 전극인 유기 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 화소 전극은 상기 기판으로부터 제1 투명도전성 산화물층, 반투과 금속층, 제2 투명도전성 산화물층이 순차로 적층된 유기 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 투명 도전성 산화물층은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 유기 발광 표시 장치.
  5. 제 3 항에 있어서,
    상기 반투과 금속층은 은(Ag) 또는 은 합금을 포함하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 층간 절연막은 실리콘 산화막 및 실리콘 질화막이 기판으로부터 순차로 적층된 구조인 유기 발광 표시 장치.
  7. 제 1 항에 있어서,
    상기 소스 전극과 드레인 전극, 상기 제2 전극과 동일층에 배치된 패드 전극을 더 포함하는 유기 발광 표시 장치.
  8. 제 7 항에 있어서,
    상기 화소 정의막은 상기 패드 전극의 단부를 덮는 유기 발광 표시 장치.
  9. 제 8 항에 있어서,
    상기 패드 전극의 단부를 덮는 화소 정의막의 두께는 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮은 유기 발광 표시 장치.
  10. 제 1 항에 있어서,
    상기 화소 정의막은 유기 절연물을 포함하는 유기 발광 표시 장치.
  11. 기판 상에 박막 트랜지스터의 활성층을 형성하는 제1 마스크 공정;
    상기 제1 마스트 공정의 결과물 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 박막트랜지스터의 게이트 전극과 커패시터의 제1 전극을 형성하는 제2 마스크 공정;
    상기 제2 마스크 공정의 결과물 상에 층간 절연막을 형성하고, 상기 활성층의 일부를 노출시키는 제3 마스크 공정;
    상기 제3 마스크 공정의 결과물 상에 소스 전극과 드레인 전극, 커패시터의 제2 전극을 형성하는 제4 마스크 공정;
    상기 제4 마스크 공정의 결과물 상에, 상기 층간 절연막 상면과 직접 접촉하는 제1 영역과, 상기 소스 전극 및 드레인 전극 중 하나의 상면과 직접 접촉하는 제2 영역을 포함하는 화소 전극을 형성하는 제5 마스크 공정; 및
    상기 제5 마스크 공정의 결과물 상에, 상기 소스 전극 및 드레인 전극, 상기 화소 전극의 단부를 덮는 화소 정의막을 형성하는 제6 마스크 공정;을 포함하는 유기 발광 표시 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제2 마스크 공정 후, 상기 게이트 전극과 중첩되지 않는 활성층 영역에 이온 불순물을 도핑하는 유기 발광 표시 장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 제6 마스크 공정에서, 상기 화소 정의막에 상기 화소 전극의 제1 영역을 노출시키는 개구를 형성하고, 상기 개구는 상기 박막트랜지스터 및 상기 커패시터와 중첩되지 않는 영역에 형성되는 유기 발광 표시 장치의 제조 방법.
  14. 제 11 항에 있어서,
    상기 화소 전극은 반투과 전극으로 형성하고, 상기 대향 전극은 반사 전극으로 형성하는 유기 발광 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 화소 전극은 상기 층간 절연막으로부터 제1 투명도전성 산화물층, 반투과 금속층, 제2 투명도전성 산화물층을 순차로 적층하여 형성하는 유기 발광 표시 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 반투과 금속층은 은(Ag) 또는 은 합금을 포함하도록 형성하는 유기 발광 표시 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 제1 및 제2 투명 도전성 산화물층은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 징크옥사이드(ZnO), 인듐옥사이드(In2O3), 인듐갈륨옥사이드(IGO), 및 알루미늄징크옥사이드(AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하도록 형성하는 유기 발광 표시 장치의 제조 방법.
  18. 제 11 항에 있어서,
    상기 제4 마스크 공정에서 상기 소스 전극 및 드레인 전극과 동일층에 패드 전극을 동시에 형성하는 유기 발광 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 제6 마스크 공정에서, 상기 패드 전극의 단부를 덮는 화소 정의막의 두께를 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮게 형성하는 유기 발광 표시 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제6 마스크 공정에서 하프톤(half-tone) 마스크를 사용하여 상기 화소 정의막을 형성하는 유기 발광 표시 장치의 제조 방법.
KR1020140160055A 2014-11-17 2014-11-17 유기 발광 표시 장치 및 그 제조 방법 KR102349285B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140160055A KR102349285B1 (ko) 2014-11-17 2014-11-17 유기 발광 표시 장치 및 그 제조 방법
US14/860,061 US9780155B2 (en) 2014-11-17 2015-09-21 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160055A KR102349285B1 (ko) 2014-11-17 2014-11-17 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160059049A true KR20160059049A (ko) 2016-05-26
KR102349285B1 KR102349285B1 (ko) 2022-01-11

Family

ID=55962405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160055A KR102349285B1 (ko) 2014-11-17 2014-11-17 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9780155B2 (ko)
KR (1) KR102349285B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
US20180026055A1 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200110554A (ko) * 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060111129A (ko) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 전면 발광형 유기 발광 표시장치
JP2010003668A (ja) * 2008-06-23 2010-01-07 Samsung Electronics Co Ltd 有機発光表示装置及びその製造方法
KR20120080887A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120139386A (ko) * 2011-06-17 2012-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR100958640B1 (ko) 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR101885329B1 (ko) 2012-01-05 2018-08-06 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
US20130280836A1 (en) 2012-04-20 2013-10-24 Emagin Corporation Method and system for producing high resolution patterns in registration on the surface of a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060111129A (ko) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 전면 발광형 유기 발광 표시장치
JP2010003668A (ja) * 2008-06-23 2010-01-07 Samsung Electronics Co Ltd 有機発光表示装置及びその製造方法
KR20120080887A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120139386A (ko) * 2011-06-17 2012-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US9780155B2 (en) 2017-10-03
US20160141346A1 (en) 2016-05-19
KR102349285B1 (ko) 2022-01-11

Similar Documents

Publication Publication Date Title
KR102077143B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102369300B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101881895B1 (ko) 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102327087B1 (ko) 유기 발광 표시 장치
KR101837625B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101880720B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101954984B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102349285B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101930845B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102393371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140072711A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102483959B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR20150033444A (ko) 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법
KR102339284B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR20140102564A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140137948A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
US9190627B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20140141382A (ko) 유기 발광 표시 장치
KR20140141444A (ko) 유기 발광 표시 장치
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR102417123B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102393369B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160009772A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant