KR20160054387A - Bipolar junction transistor - Google Patents

Bipolar junction transistor Download PDF

Info

Publication number
KR20160054387A
KR20160054387A KR1020150068018A KR20150068018A KR20160054387A KR 20160054387 A KR20160054387 A KR 20160054387A KR 1020150068018 A KR1020150068018 A KR 1020150068018A KR 20150068018 A KR20150068018 A KR 20150068018A KR 20160054387 A KR20160054387 A KR 20160054387A
Authority
KR
South Korea
Prior art keywords
base layer
layer
junction
bipolar junction
guard rings
Prior art date
Application number
KR1020150068018A
Other languages
Korean (ko)
Other versions
KR102225299B1 (en
Inventor
이형석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20160054387A publication Critical patent/KR20160054387A/en
Application granted granted Critical
Publication of KR102225299B1 publication Critical patent/KR102225299B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

The present invention relates to a method for preparing a bipolar junction transistor. Provided is the bipolar junction transistor comprising a substrate, a collector layer on the substrate, a base layer on the collector layer, and an emitter layer on the base layer, a junction termination expansion zone arranged on one side of the base layer and arranged on the collector layer, and at least one guard ring arranged on the junction termination expansion zone. The junction termination expansion zone and the guard rings have the same conductivity as the base layer. The junction termination expansion zone has a smaller doping concentration than the doping concentration of the base layer, and the guard rings have the doping concentration that is greater than or equal to the doping concentration of the base layer. The present invention is designed to provide the bipolar junction transistor having a junction termination capable of improving breakdown voltage.

Description

바이폴라 접합 트랜지스터{BIPOLAR JUNCTION TRANSISTOR}[0001] BIPOLAR JUNCTION TRANSISTOR [0002]

본 발명은 바이폴라 접합 트랜지스터에 관한 것으로, 상세하게는 실리콘 카바이드 바이폴라 접합 트랜지스터에 관한 것이다. The present invention relates to a bipolar junction transistor, and more particularly, to a silicon carbide bipolar junction transistor.

전력용 반도체로서 바이폴라 접합 트랜지스터에서 중요한 요소중의 하나는 항복 전압(breakdown voltage)이다. 실제로 반도체 소자의 접합(junction)은 무한하지 않으므로, 활성영역(active region)이 끝나는 영역에는 전계가 집중되어 쉽게 애벌런치 항복이 일어난다. 그러므로 활성영역이 끝나는 영역에 반도체 소자의 항복 전압을 향상시키기 위한 접합마감(junction termination) 영역을 형성하여야 한다. 활성영역은 실제 반도체 소자가 동작하는 부분으로 소자의 특성을 결정짓는 부분이며, 접합마감 영역은 반도체 소자의 항복 전압 특성을 개선시키는 영역이다. 따라서, 최적의 항복 전압 및 낮은 파워 손실을 얻기 위해서는, 고전압 하에서의 효율적인 접합마감(junction termination)이 필요하다. 특히, 실리콘 카바이드(SiC) 바이폴라 접합 트랜지스터의 경우, 베이스-콜렉터 접합의 식각된 종단(etched termination) 및 베이스의 에지에 인접한 부위의 전계 값에 따라 항복 전압이 달라질 수 있다. 따라서, 항복 전압을 높이기 위해서는 베이스-콜렉터 접합의 식각된 종단 및 베이스의 에지와 인접한 부위의 전계를 줄이기 위한 접합마감의 최적화가 중요하다.One of the important factors in a bipolar junction transistor as a power semiconductor is the breakdown voltage. In fact, since junctions of semiconductor devices are not infinite, an electric field is concentrated in an area where an active region ends, and avalanche breakdown easily occurs. Therefore, a junction termination region for improving the breakdown voltage of the semiconductor device should be formed in the region where the active region ends. The active region is a portion where the actual semiconductor device operates and determines the characteristics of the device. The junction closed region is an area for improving the breakdown voltage characteristic of the semiconductor device. Thus, in order to obtain an optimal breakdown voltage and a low power loss, an efficient junction termination under high voltage is required. In particular, in the case of silicon carbide (SiC) bipolar junction transistors, the breakdown voltage may vary depending on the etched termination of the base-collector junction and the field value of the region adjacent to the edge of the base. Therefore, in order to increase the breakdown voltage, it is important to optimize the junction finish to reduce the electric field at the etched end of the base-collector junction and the edge and the edge of the base.

본 발명이 해결하고자 하는 과제는 항복 전압을 향상시킬 수 있는 접합마감을 갖는 바이폴라 접합 트랜지스터를 제공하는데 있다.A problem to be solved by the present invention is to provide a bipolar junction transistor having a junction finish capable of improving a breakdown voltage.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 바이폴라 접합 트랜지스터는 기판, 상기 기판 상의 콜렉터층, 상기 콜렉터층 상의 베이스층, 상기 베이스층 상의 이미터층, 상기 콜렉터층 내에 배치되는 접합마감 확장 영역, 및 상기 접합마감 확장 영역 내에 배치되는 적어도 하나의 가드링들을 포함할 수 있다.According to an aspect of the present invention, there is provided a bipolar junction transistor including a substrate, a collector layer on the substrate, a base layer on the collector layer, an emitter layer on the base layer, An extension region, and at least one guard ring disposed within the junction finish extension region.

일 예로, 상기 접합마감 확장 영역은 상기 베이스층 일측에 배치될 수 있다.For example, the bonding finish extension region may be disposed on one side of the base layer.

일 예로, 상기 접합마감 확장 영역 및 상기 가드링들은 상기 베이스층과 동일한 도전형을 가질 수 있다.In one example, the junction finish extension region and the guard rings may have the same conductivity type as the base layer.

일 예로, 상기 접합마감 확장 영역은 상기 베이스층보다 작은 도핑 농도를 가질 수 있다.In one example, the junction finish extension region may have a smaller doping concentration than the base layer.

일 예로, 상기 가드링들은 상기 베이스층보다 크거나 같은 도핑 농도를 가질 수 있다.In one example, the guard rings may have a doping concentration that is greater than or equal to the base layer.

본 발명의 실시예들에 따른 바이폴라 접합 트랜지스터는 베이스-콜렉터 접합에 집중되는 전계의 강도를 완화시키는 접합마감 확장 영역, 및 그의 내부에 전계를 분산시키는 가드링들을 포함할 수 있다. 이로 인해, 본 발명의 실시예들에 따른 실리콘 바이폴라 접합 트랜지스터는 베이스층과 콜렉터층의 에지 부분의 최대 전계 값을 억제할 수 있다. 따라서 바이폴라 접합 트랜지스터의 항복 전압이 향상될 수 있다. 또한, 접합마감 확장 영역 및 가드링들의 형성을 위한 공정을 바이폴라 접합 트랜지스터 형성 공정과 동시에 진행할 수 있어, 공정을 단순화할 수 있다.The bipolar junction transistor according to embodiments of the present invention may include a junction finish extension region that alleviates the strength of the electric field concentrated in the base-collector junction, and guard rings that disperse the electric field therein. Therefore, the silicon bipolar junction transistor according to the embodiments of the present invention can suppress the maximum electric field value of the edge portion of the base layer and the collector layer. Thus, the breakdown voltage of the bipolar junction transistor can be improved. Further, the process for forming the junction extension region and the guard rings can be performed simultaneously with the process for forming the bipolar junction transistor, thereby simplifying the process.

도 1은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터의 항복 전압을 비교한 그래프이다.1 is a cross-sectional view illustrating a bipolar junction transistor according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a bipolar junction transistor according to another embodiment of the present invention.
3 is a graph comparing breakdown voltages of a bipolar junction transistor according to an embodiment of the present invention.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.In order to fully understand the structure and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. It will be apparent to those skilled in the art that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof. Those of ordinary skill in the art will understand that the concepts of the present invention may be practiced in any suitable environment. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms 'comprises' and / or 'comprising' mean that the stated element, step, operation and / or element does not imply the presence of one or more other elements, steps, operations and / Or additions.

본 명세서에서 어떤 면(또는 층)이 다른 면(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 면(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 면(또는 층)이 개재될 수도 있다.In the present specification, when it is mentioned that a surface (or layer) is on another surface (or layer) or substrate, it may be directly formed on the other surface (or layer) or substrate, or a third surface Or layer) may be interposed.

본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 영역, 면들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 면들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 면(또는 층)을 다른 영역 또는 면(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서의 제 1 면으로 언급된 면이 다른 실시예에서는 제 2 면으로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예들은 그것의 상보적인 실시예들도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다. Although the terms first, second, third, etc. have been used in various embodiments herein to describe various regions, faces (or layers), etc., it is to be understood that these regions, Can not be done. These terms are only used to distinguish certain regions or faces (or layers) from other regions or faces (or layers). Thus, the face referred to as the first face in either embodiment may be referred to as the second face in other embodiments. Each of the embodiments described and exemplified herein also include its complementary embodiments. Like numbers refer to like elements throughout the specification.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.In addition, the embodiments described herein will be described with reference to cross-sectional views and / or plan views, which are ideal illustrations of the present invention. In the drawings, the thicknesses of the films and regions are exaggerated for an effective description of the technical content. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are generated according to the manufacturing process. For example, the etched area shown at right angles may be rounded or may have a shape with a certain curvature. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.The terms used in the embodiments of the present invention may be construed as commonly known to those skilled in the art unless otherwise defined.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터를 설명하기 위한 단면도이다. 여기서, 도 1은 수직적(vertical) npn 바이폴라 접합 트랜지스터의 액티브 영역(active region)을 나타낸다. 일 실시예에서는 npn 바이폴라 접합 트랜지스터를 예로 들어 설명하지만, 본 발명의 원리가 이에 한정되는 것은 아니다. 다른 실시예에 따르면, 바이폴라 접합 트랜지스터는 pnp 바이폴라 접합 트랜지스터일수도 있다.1 is a cross-sectional view illustrating a bipolar junction transistor according to an embodiment of the present invention. Here, FIG. 1 shows an active region of a vertical npn bipolar junction transistor. In one embodiment, an npn bipolar junction transistor is described as an example, but the principles of the present invention are not limited thereto. According to another embodiment, the bipolar junction transistor may be a pnp bipolar junction transistor.

도 1을 참조하여, 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터(10a)는 기판(110), 콜렉터층(120), 베이스층(130), 이미터층(140), 콜렉터 컨택(122), 베이스 컨택(132), 베이스 컨택 고도핑 영역(134), 이미터 컨택(142), 접합마감 확장 영역(150) 및 가드링들(152)을 포함할 수 있다.Referring to FIG. 1, a bipolar junction transistor 10a according to an embodiment of the present invention includes a substrate 110, a collector layer 120, a base layer 130, an emitter layer 140, a collector contact 122, Base contact 132, base contact high doping region 134, emitter contact 142, junction finish extension region 150, and guard rings 152.

기판(110)은 실리콘 카바이드(SiC)를 포함할 수 있다. 기판(110)은 n형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이와는 다르게, 바이폴라 접합 트랜지스터가 pnp 구조를 갖는 경우, 기판(110)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다.The substrate 110 may comprise silicon carbide (SiC). The substrate 110 may be doped with impurities to have an n-type conductivity. Alternatively, when the bipolar junction transistor has a pnp structure, the substrate 110 may be doped with an impurity to have a p-type conductivity.

기판(110) 상에 콜렉터층(120), 베이스층(130) 및 이미터층(140)이 순차적으로 적층될 수 있다. 베이스층(130)은 콜렉터층(120)보다 작은 폭을 가질 수 있다. 이로 이해, 콜렉터층(120) 상면의 일부가 노출될 수 있다. 이미터층(140)은 베이스층(130)보다 작은 폭을 가질 수 있다. 이로 인해, 베이스층(130) 상면의 일부가 노출될 수 있다. 즉, 콜렉터층(120), 베이스층(130) 및 이미터층(140)의 외측은 계단 형상을 가질 수 있다. 콜렉터층(120), 베이스층(130) 및 이미터층(140)은 실리콘 카바이드(SiC)를 포함할 수 있다. 이때, 콜렉터층(120) 및 이미터층(140)은 n형의 도전형을 갖고, 베이스층(130)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이로 인해, 콜렉터층(120), 베이스층(130) 및 이미터층(140)은 수직적(vertical) npn 구조의 바이폴라 트랜지스터를 형성할 수 있다.A collector layer 120, a base layer 130, and an emitter layer 140 may be sequentially stacked on the substrate 110. The base layer 130 may have a smaller width than the collector layer 120. In this way, a part of the upper surface of the collector layer 120 can be exposed. The emitter layer 140 may have a smaller width than the base layer 130. As a result, a part of the upper surface of the base layer 130 can be exposed. That is, the outside of the collector layer 120, the base layer 130, and the emitter layer 140 may have a stepped shape. The collector layer 120, the base layer 130, and the emitter layer 140 may comprise silicon carbide (SiC). At this time, the collector layer 120 and the emitter layer 140 have an n-type conductivity, and the base layer 130 can be doped with an impurity to have a p-type conductivity. Accordingly, the collector layer 120, the base layer 130, and the emitter layer 140 can form a bipolar transistor having a vertical npn structure.

기판(110)의 하면 상에 콜렉터 컨택(122)이 배치될 수 있다. 콜렉터 컨택(122)은 기판(110)을 거쳐 콜렉터층(120)과 전기적으로 연결될 수 있다. 예를 들어, 콜렉터 컨택(122)은 콜렉터층(120)과 오믹 컨택(ohmic contact)될 수 있다.The collector contact 122 may be disposed on the lower surface of the substrate 110. [ The collector contact 122 may be electrically connected to the collector layer 120 via the substrate 110. For example, the collector contact 122 may be in ohmic contact with the collector layer 120.

베이스층(130)의 노출된 일면 상에 베이스 컨택(132)이 배치될 수 있다. 베이스 컨택(132)과 베이스층(130) 사이에 베이스 컨택 고도핑 영역(134)이 배치될 수 있다. 베이스 컨택(132)과 베이스층(130)은 베이스 컨택 고도핑 영역(134)을 통하여 전기적으로 연결될 수 있다. 예를 들어, 베이스 컨택 고도핑 영역(134)에 의해 베이스층(130) 및 베이스 컨택(132)이 오믹 컨택(ohmic contact)될 수 있다. 베이스 컨택 고도핑 영역(134)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 베이스 컨택 고도핑 영역(134)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 높을 수 있다. 베이스 컨택 고도핑 영역(134)은 베이스층(130) 일부를 도핑하여 형성될 수 있다. 일 예로, 노출된 베이스층(130)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 베이스 컨택 고도핑 영역(134)이 형성될 수 있다. The base contact 132 may be disposed on one exposed surface of the base layer 130. [ A base contact high doping region 134 may be disposed between the base contact 132 and the base layer 130. [ The base contact 132 and the base layer 130 may be electrically connected through the base contact high doped region 134. For example, the base layer 130 and the base contact 132 may be ohmic contacted by the base contact high doping region 134. The base contact high doping region 134 may be doped with an impurity to have a p-type conductivity type. At this time, the concentration at which the base contact high-doped region 134 is doped may be higher than the concentration at which the base layer 130 is doped. The base contact high doping region 134 may be formed by doping a part of the base layer 130. For example, an ion implantation may be performed on the exposed base layer 130 to form a base contact highly doped region 134.

이미터층(140) 상에 이미터 컨택(142)이 배치될 수 있다. 이미터 컨택(142)은 이미터층(140)과 전기적으로 연결될 수 있다. 예를 들어, 콜렉터 컨택(122)은 콜렉터층(120)과 오믹 컨택(ohmic contact)될 수 있다.Emitter contact 142 may be disposed on emitter layer 140. The emitter contact 142 may be electrically connected to the emitter layer 140. For example, the collector contact 122 may be in ohmic contact with the collector layer 120.

콜렉터층(120) 상부에 접합마감 확장 영역(150)이 배치될 수 있다. 이때, 접합마감 확장 영역(150)의 상면은 노출될 수 있다. 접합마감 확장 영역(150)이 배치되는 위치는 베이스층(130)의 일측일 수 있다. 접합마감 확장 영역(150)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 접합마감 확장 영역(150)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 접합마감 확장 영역(150)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 낮을 수 있다. 예를 들어, 접합마감 확장 영역(150)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 낮은 도핑 농도를 가질 수 있다. 접합마감 확장 영역(150)은 콜렉터층(120) 일부를 도핑하여 형성될 수 있다. 일 예로, 노출된 콜렉터층(120)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 접합마감 확장 영역(150)이 형성될 수 있다. 도시된 바와는 다르게, 접합마감 확장 영역(150)은 복수 개로 제공될 수도 있다. 이에 대해서는, 다른 실시예에서 상세하게 설명한다.The junction finish extension region 150 may be disposed above the collector layer 120. At this time, the upper surface of the bonding finish extension area 150 may be exposed. The location where the bonding finish extension region 150 is disposed may be one side of the base layer 130. The bonding finish extension region 150 may have the same conductivity type as the base layer 130. For example, the junction termination extension region 150 may be doped with impurities to have a p-type conductivity type. At this time, the concentration at which the bonding finish extension region 150 is doped may be lower than the concentration at which the base layer 130 is doped. For example, the junction termination extension region 150 may have a lower doping concentration than the base layer 130 having a doping concentration of 10 17 to 10 18 cm -3 . The junction finish extension region 150 may be formed by doping a part of the collector layer 120. For example, an ion implantation process may be performed on the exposed collector layer 120 to form a junction finish extension region 150. As shown, the junction finish extension area 150 may be provided in plurality. This will be described in detail in another embodiment.

접합마감 확장 영역(150) 상부에 적어도 하나의 가드링들(152)이 배치될 수 있다. 이때, 가드링들(152)의 상면은 노출될 수 있다. 가드링들(152)은 수평적 관점에서 일정한 간격으로 이격될 수 있다. 예를 들어, 가드링들(152) 사이의 간격은 1 내지 10 마이크로 미터일 수 있다. 가드링들(152)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 가드링들(152)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 가드링들(152)의 도핑 농도는 베이스층(130)의 도핑 농도보다 높을 수 있다. 또는, 가드링들(152)의 도핑 농도는 베이스층(130)의 도핑 농도와 같을 수도 있다. 예를 들어, 가드링들(152)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 높거나 같은 도핑 농도를 가질 수 있다. 가드링들(152)은 접합마감 확장 영역(150) 일부를 도핑하여 형성될 수 있다. 일 예로, 접합마감 확장 영역(150)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 가드링들(152)이 형성될 수 있다. 이때, 가드링들(152)을 형성하는 이온 주입 공정(ion implantation)은 베이스 컨택 고도핑 영역(134)을 형성하는 이온 주입 공정(ion implantation)과 동시에 진행될 수 있다.At least one guard ring 152 may be disposed above the bonding finish extension region 150. At this time, the upper surface of the guard rings 152 may be exposed. The guard rings 152 may be spaced apart at regular intervals in a horizontal view. For example, the spacing between the guard rings 152 may be between 1 and 10 micrometers. The guard rings 152 may have the same conductivity type as the base layer 130. For example, the guard rings 152 may be doped with impurities to have a p-type conductivity. At this time, the doping concentration of the guard rings 152 may be higher than the doping concentration of the base layer 130. Alternatively, the doping concentration of the guard rings 152 may be the same as the doping concentration of the base layer 130. For example, the guard rings 152 may have a doping concentration that is greater than or equal to the base layer 130 having a doping concentration of 10 17 to 10 18 cm -3 . The guard rings 152 may be formed by doping a part of the junction finish extension region 150. [ As an example, ion implantation may be performed on top of the junction finish extension region 150 to form guard rings 152. The ion implantation process for forming the guard rings 152 may be performed at the same time as the ion implantation process for forming the base contact heavily doped region 134.

도 2는 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)를 설명하기 위한 단면도이다. 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)는 접합마감 확장 영역의 구성이 다른 것을 제외하고, 도 1에서 도시되어 있는 바이폴라 접합 트랜지스터(10a)와 실질적으로 동일 또는 유사할 수 있다. 설명의 간소화를 위해, 중복되는 구성의 설명은 생략한다.2 is a cross-sectional view illustrating a bipolar junction transistor 10b according to another embodiment of the present invention. The bipolar junction transistor 10b according to another embodiment of the present invention may be substantially the same as or similar to the bipolar junction transistor 10a shown in FIG. 1, except that the configuration of the junction finish extension region is different. For the sake of simplicity of description, a description of overlapping configurations is omitted.

도 2를 참조하여, 본 발명의 다른 실시예에 따른 바이폴라 접합 트랜지스터(10b)는 복수의 접합마감 확장 영역들(150a, 150b)을 가질 수 있다. 콜렉터층(120) 상부에 접합마감 확장 영역들(150a, 150b)이 배치될 수 있다. 이때, 접합마감 확장 영역들(150a, 150b)의 상면은 노출될 수 있다. 접합마감 확장 영역(150a, 150b)이 배치되는 위치는 베이스층(130)의 일측일 수 있다. 접합마감 확장 영역들(150a, 150b)은 상호 수평적으로 평행하도록 배치될 수 있다. 접합마감 확장 영역들(150a, 150b)은 각각 상호 인접한 접합마감 확장 영역들(150a, 150b)끼리 접할 수 있다. 접합마감 확장 영역들(150a, 150b)은 베이스층(130)의 외측방향으로 배열될 수 있다. 접합마감 확장 영역(150a, 150b)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 접합마감 확장 영역들(150a, 150b)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 접합마감 확장 영역들(150a, 150b)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 낮을 수 있다. 예를 들어, 접합마감 확장 영역(150a, 150b)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 낮은 도핑 농도를 가질 수 있다. 접합마감 확장 영역들(150a, 150b)이 도핑되는 농도는 상호 다를 수 있다. 접합마감 확장 영역들(150a, 150b)은 콜렉터층(120) 일부를 도핑하여 형성될 수 있다. 일 예로, 노출된 콜렉터층(120)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 접합마감 확장 영역들(150a, 150b)이 도핑될 수 있다. Referring to FIG. 2, the bipolar junction transistor 10b according to another embodiment of the present invention may have a plurality of junction finishing extension regions 150a and 150b. The junction finish extension regions 150a and 150b may be disposed on the collector layer 120. [ At this time, the upper surfaces of the bonding finish extension areas 150a and 150b may be exposed. The positions where the bonding finish extension regions 150a and 150b are disposed may be one side of the base layer 130. [ The junction finishing extension areas 150a and 150b may be arranged to be horizontally parallel to each other. The bonding finish extension regions 150a and 150b may be in contact with each other, and adjacent bonding finish extension regions 150a and 150b may be in contact with each other. The bonding finish extension areas 150a and 150b may be arranged in the outward direction of the base layer 130. [ The junction finish extension regions 150a and 150b may have the same conductivity type as the base layer 130. [ For example, junction junction extension regions 150a and 150b may be doped with impurities to have a p-type conductivity type. At this time, the concentration at which the bonding finish extension regions 150a and 150b are doped may be lower than the concentration at which the base layer 130 is doped. For example, the junction finish extension regions 150a and 150b may have a lower doping concentration than the base layer 130 having a doping concentration of 10 17 to 10 18 cm -3 . Concentrations at which the junction finishing extension regions 150a and 150b are doped may be different from each other. The junction finishing extension regions 150a and 150b may be formed by doping a part of the collector layer 120. [ For example, ion implantation may be performed on top of the exposed collector layer 120 so that the junction finishing extension regions 150a and 150b may be doped.

접합마감 확장 영역들(150a, 150b) 내에 가드링들(152)이 각각 배치될 수 있다. 이때, 가드링들(152)의 상면은 노출될 수 있다. 가드링들(152)은 접합마감 확장 영역들(150a, 150b) 내에서 각각 수평적 관점에서 일정한 간격으로 이격될 수 있다. 예를 들어, 가드링들(152) 사이의 간격은 1 내지 10 마이크로미터일 수 있다. 가드링들(152)은 베이스층(130)과 동일한 도전형을 가질 수 있다. 예를 들어, 가드링들(152)은 p형의 도전형을 갖도록 불순물로 도핑될 수 있다. 이때, 가드링들(152)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도보다 높을 수 있다. 또는, 가드링들(152)이 도핑되는 농도는 베이스층(130)이 도핑되는 농도와 같을 수도 있다. 예를 들어, 가드링들(152)은 1017 내지 1018 cm-3의 도핑 농도를 갖는 베이스층(130)보다 높거나 같은 도핑 농도를 가질 수 있다. 가드링들(152)은 접합마감 확장 영역들(150) 일부를 도핑하여 형성될 수 있다. 일 예로, 접합마감 확장 영역(150)의 상부에 이온 주입 공정(ion implantation)을 수행하여, 가드링들(152)이 도핑될 수 있다. 이때, 가드링들(152)을 형성하는 이온 주입 공정(ion implantation)은 베이스 컨택 고도핑 영역(134)을 형성하는 이온 주입 공정(ion implantation)과 동시에 진행될 수 있다.The guard rings 152 may be disposed in the bonding finish extension areas 150a and 150b, respectively. At this time, the upper surface of the guard rings 152 may be exposed. The guard rings 152 may be spaced apart from each other in the bonding finish extension areas 150a and 150b at regular intervals from a horizontal viewpoint. For example, the spacing between the guard rings 152 may be between 1 and 10 micrometers. The guard rings 152 may have the same conductivity type as the base layer 130. For example, the guard rings 152 may be doped with impurities to have a p-type conductivity. At this time, the concentration at which the guard rings 152 are doped may be higher than the concentration at which the base layer 130 is doped. Alternatively, the concentration at which the guard rings 152 are doped may be the same as the concentration at which the base layer 130 is doped. For example, the guard rings 152 may have a doping concentration that is greater than or equal to the base layer 130 having a doping concentration of 10 17 to 10 18 cm -3 . The guard rings 152 may be formed by doping a part of the junction finishing extension regions 150. As an example, an ion implantation process may be performed on top of the junction finish extension region 150, so that the guard rings 152 may be doped. The ion implantation process for forming the guard rings 152 may be performed at the same time as the ion implantation process for forming the base contact heavily doped region 134.

본 발명에 따라, 베이스-콜렉터 접합에 집중되는 전계의 강도를 완화시키는 접합마감 확장 영역 내에 다수의 가드링들을 배치하는 경우, 베이스층 및 콜렉터층 사이의 공핍 영역 내에 유기되는 전계가 분산되어 최대 전계값이 낮아질 수 있다. 따라서, 바이폴라 접합 트랜지스터의 항복 전압이 증가할 수 있다. 도 3은 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터의 항복 전압을 비교한 그래프이다. 도 3의 그래프에서는 접합마감 확장 영역 내에 가드링들을 포함하지 않는 바이폴라 접합 트랜지스터(비교예 1)와 접합마감 확장 영역 내에 가드링들을 더 포함하는 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터(실시예 1)에 대하여, BVCBO(이미터를 개방한 상태에서 콜렉터-베이스 양단에 역방향 전압을 인가한 경우의 항복 전압)를 비교하였다. 도 3을 참조하여, 비교예 1의 바이폴라 접합 트랜지스터는 1250 내지 1500 볼트에서 전류가 흐르기 시작하였다. 실시예 1의 바이폴라 접합 트랜지스터는 1750 내지 2000 볼트에서 전류가 흐르기 시작하였다. 즉, 본 발명의 일 실시예에 따른 바이폴라 접합 트랜지스터는 항복 전압이 상승한 것을 알 수 있다.According to the present invention, when a plurality of guard rings are disposed in the junction-finishing extension region that relaxes the strength of the electric field concentrated on the base-collector junction, the electric field induced in the depletion region between the base layer and the collector layer is dispersed, The value can be lowered. Thus, the breakdown voltage of the bipolar junction transistor may increase. 3 is a graph comparing breakdown voltages of a bipolar junction transistor according to an embodiment of the present invention. In the graph of FIG. 3, the bipolar junction transistor according to an embodiment of the present invention, which further includes guard rings in the junction closing extension region and the bipolar junction transistor (Comparative Example 1) that does not include guard rings 1), BVCBO (breakdown voltage when a reverse voltage is applied across the collector-base in a state where the emitter is open) is compared. Referring to FIG. 3, in the bipolar junction transistor of Comparative Example 1, the current started to flow at 1250 to 1500 volts. The bipolar junction transistor of Example 1 started to flow at 1750 to 2000 volts. That is, the breakdown voltage of the bipolar junction transistor according to an embodiment of the present invention is increased.

또한, 본 발명의 실시예들에서 접합마감 확장 영역 및 가드링들을 형성하는 공정(예를 들어, 이온 주입 공정(ion implantation) 및 이온 확장을 위한 어닐링 공정(annealing))은 베이스 컨택 고도핑 영역을 형성하는 이온 주입 공정(ion implantation) 및 어닐링 공정(annealing)과 동시에 수행될 수 있다. 따라서, 추가적인 공정 없이 항복 전압이 증가한 바이폴라 접합 트랜지스터가 형성될 수 있다.Further, in embodiments of the present invention, the process of forming the bond finish extension region and the guard rings (e.g., ion implantation and annealing for ion expansion) And may be performed simultaneously with ion implantation and annealing to form a gate electrode. Thus, a bipolar junction transistor with an increased breakdown voltage can be formed without additional processing.

상술한 실시예에서는 실리콘 카바이드(SiC)를 사용하는 바이폴라 접합 트랜지스터에 대하여 서술했지만, 본 발명의 원리가 이에 한정되는 것은 아니다. 본 발명의 원리는 접합마감이 필요한 반도체 소자(예를 들어, 다른 반도체 재료를 사용한 바이폴라 접합 트랜지스터, 또는 절연 게이트 바이폴라 트랜지스터(IGBT, insulated gate bipolar transistor) 등)에 적용할 수 있다.Although a bipolar junction transistor using silicon carbide (SiC) has been described in the above embodiments, the principles of the present invention are not limited thereto. The principles of the present invention are applicable to semiconductor devices that require a junction finish (e.g., bipolar junction transistors using other semiconductor materials, or insulated gate bipolar transistors (IGBTs), etc.).

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

110: 기판 120: 콜렉터층
122: 콜렉터 컨택 130: 베이스층
132: 베이스 컨택 134: 베이스 컨택 고도핑 영역
140: 이미터층 142: 이미터 컨택
150: 접합마감 확장 영역 152: 가드링110: substrate 120: collector layer
122: collector contact 130: base layer
132: base contact 134: base contact high doping region
140: emitter layer 142: emitter contact
150: joining finish extension area 152: guard ring

Claims (1)

기판;
상기 기판 상의 콜렉터층;
상기 콜렉터층 상의 베이스층;
상기 베이스층 상의 이미터층;
상기 콜렉터층 내에 배치되는 접합마감 확장 영역, 상기 접합마감 확장 영역은 상기 베이스층 일측에 배치되고; 및
상기 접합마감 확장 영역 내에 배치되는 적어도 하나의 가드링들을 포함하고,
상기 접합마감 확장 영역 및 상기 가드링들은 상기 베이스층과 동일한 도전형을 갖되,
상기 접합마감 확장 영역은 상기 베이스층보다 작은 도핑 농도를 갖고,
상기 가드링들은 상기 베이스층보다 크거나 같은 도핑 농도를 갖는 바이폴라 접합 트랜지스터.Board;
A collector layer on said substrate;
A base layer on the collector layer;
An emitter layer on said base layer;
A junction finish extension region disposed in the collector layer, the junction finish extension region being disposed on one side of the base layer; And
At least one guard ring disposed within the junction finish extension area,
Wherein the junction finish extension region and the guard rings have the same conductivity type as the base layer,
Wherein the bonding finish extension region has a smaller doping concentration than the base layer,
Wherein the guard rings have a doping concentration that is greater than or equal to the base layer.
KR1020150068018A 2014-11-05 2015-05-15 Bipolar junction transistor KR102225299B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140153114 2014-11-05
KR20140153114 2014-11-05

Publications (2)

Publication Number Publication Date
KR20160054387A true KR20160054387A (en) 2016-05-16
KR102225299B1 KR102225299B1 (en) 2021-03-11

Family

ID=56109140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150068018A KR102225299B1 (en) 2014-11-05 2015-05-15 Bipolar junction transistor

Country Status (1)

Country Link
KR (1) KR102225299B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289904A (en) * 2008-05-28 2009-12-10 Toshiba Corp Semiconductor device
US20100264427A1 (en) * 2008-09-30 2010-10-21 Northrop Grumman Systems Corporation Bipolar Junction Transistor Guard Ring Structures and Method of Fabricating Thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289904A (en) * 2008-05-28 2009-12-10 Toshiba Corp Semiconductor device
US20100264427A1 (en) * 2008-09-30 2010-10-21 Northrop Grumman Systems Corporation Bipolar Junction Transistor Guard Ring Structures and Method of Fabricating Thereof

Also Published As

Publication number Publication date
KR102225299B1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
JP5859319B2 (en) Semiconductor elements and reverse conducting IGBTs.
US10109725B2 (en) Reverse-conducting semiconductor device
US9711626B2 (en) Reverse-conducting IGBT
US9318587B2 (en) Injection control in semiconductor power devices
US9281392B2 (en) Charge compensation structure and manufacturing therefor
JP6253723B2 (en) Semiconductor device with switchable and non-switchable diode regions
US9859408B2 (en) Power semiconductor transistor having fully depleted channel region
JP5753814B2 (en) Diode, semiconductor device and MOSFET
US20220139908A1 (en) Semiconductor device
KR101279203B1 (en) Power semiconductor device
JP6784148B2 (en) Manufacturing method of semiconductor devices, insulated gate bipolar transistors, and insulated gate bipolar transistors
US9865717B2 (en) Semiconductor device
KR20140031893A (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP2002246597A (en) Semiconductor device
CN109564939B (en) Semiconductor device with a plurality of semiconductor chips
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
EP3355359B1 (en) Semiconductor device and semiconductor device manufacturing method
US10600898B2 (en) Vertical bidirectional insulated gate turn-off device
KR20160054387A (en) Bipolar junction transistor
KR101994728B1 (en) Power semiconductor device
KR102335490B1 (en) Semiconductor device and method manufacturing the same
JP2023026911A (en) Semiconductor device
KR20190100992A (en) Super junction MOSFET transistor with improved latch up characteristics
KR102013226B1 (en) A insulated gate bipolar transistor
KR20150056433A (en) Power semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant