KR20160048538A

KR20160048538A - 엑스레이를 검출하는 장치 및 방법, 엑스레이 이미징 시스템

Info

Publication number: KR20160048538A
Application number: KR1020140145393A
Authority: KR
Inventors: 김영; 박재철; 이강호
Original assignee: 삼성전자주식회사
Priority date: 2014-10-24
Filing date: 2014-10-24
Publication date: 2016-05-04
Also published as: EP3013034A1; US20160116611A1; US9547092B2

Abstract

엑스레이를 검출하는 장치는, 피검체를 투과한 엑스레이를 검출하는 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 포함하는 검출부, 상기 픽셀 어레이로부터 상기 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)하는 리드아웃부, 및 상기 픽셀 어레이의 복수의 픽셀들이 리셋 전원 소스에 공통으로 연결되도록 스위칭함으로써 상기 엑스레이가 검출된 후 상기 픽셀 어레이의 리셋을 제어하는 리셋 제어부를 포함한다.

Description

엑스레이를 검출하는 장치 및 방법, 엑스레이 이미징 시스템{Apparatus and method for detecting X-ray, X-ray imaging system}

엑스레이를 검출하는 장치 및 방법, 엑스레이 이미징 시스템에 관한다.

엑스레이 이미징 시스템은 엑스레이를 인체와 같은 피사체에 투과시키고, 그 투과된 엑스레이를 검출함으로써 피사체의 내부의 구조에 대한 이미지를 획득하는 시스템이다. 엑스레이 기술은 의료 분야, 산업 분야, 과학 분야 등에서 실용적인 용도로 사용되고 있다. 특히, 의료 분야에서 엑스레이 기술은 환자의 건강을 진단하는 도구로써 사용되고 있다. 엑스레이 기술을 이용하여 인체의 해부학적 구조에 관한 엑스레이 이미지를 획득함으로써, 엑스레이 기술은 인체 내부의 병리현상, 질병 또는 비정상적인 해부학적 구조를 파악하는데 도움을 줄 수 있다.

픽셀 어레이의 리셋 후에 서로 다른 라인들에 연결된 픽셀들의 리셋 전압들 간의 차이가 발생하는 오프셋 현상을 방지할 수 있는 엑스레이를 검출하는 장치 및 방법, 엑스레이 이미징 시스템을 제공하는데 있다.

일 측면에 따르면, 엑스레이를 검출하는 장치는, 피검체를 투과한 엑스레이를 검출하는 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 포함하는 검출부; 상기 픽셀 어레이로부터 상기 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)하는 리드아웃부; 및 상기 픽셀 어레이의 복수의 픽셀들이 리셋 전원 소스에 공통으로 연결되도록 스위칭함으로써 상기 엑스레이가 검출된 후 상기 픽셀 어레이의 리셋을 제어하는 리셋 제어부를 포함한다.

또한, 상기 리셋 제어부는, 상기 검출부 및 상기 리드아웃부 사이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭한다.

또한, 상기 리셋 제어부는, 상기 픽셀 어레이의 m 개(m 은 자연수)의 컬럼 라인들 각각에 연결된 상기 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 스위치는, 상기 리셋 전원 소스에 공통 연결된다.

또한, 상기 리셋 제어부는, 상기 검출부의 양단에 한 쌍의 상기 리드아웃부가 연결된 경우, 상기 m 개의 컬럼 라인들 각각의 양 단마다 연결된 m 쌍의 스위치들을 포함한다.

또한, 상기 리셋 제어부는, 상기 검출부의 일단에 하나의 상기 리드아웃부가 연결된 경우, 상기 m 개의 컬럼 라인들 각각의 일 단에 연결된 m 개의 스위치들을 포함한다.

또한, 상기 픽셀들 각각은, 상기 검출된 엑스레이의 세기에 따라 충전된 전하량이 변화되는 스토리지 커패시터를 포함하고, 상기 스토리지 커패시터는, 상기 픽셀들에 공통 연결된 상기 리셋 전원 소스로부터 공급된 전원에 의해 상기 전하량이 리셋된다.

또한, 상기 리드아웃부는, 상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고, 상기 픽셀 어레이를 상기 로우 라인 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 라인 선택부를 더 포함하고, 상기 라인 선택부는, 상기 픽셀 어레이를 리셋하기 위한 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택한다.

또한, 상기 리셋 제어부는, 상기 픽셀 어레이를 리셋하기 위한 리셋 모드에서, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리셋 전원 소스에 공통 연결되도록 상기 스위칭을 제어한다.

또한, 상기 리셋 제어부는, 상기 전기 신호들을 리드아웃하기 위한 리드아웃 모드인 경우, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리드아웃부에 연결되도록 상기 스위칭을 제어한다.

또한, 상기 리셋 전원 소스는, 상기 검출부, 상기 리드아웃부 및 상기 리셋 제어부의 외부에 구비된 LDO(Low Drop Out), DC/DC 컨버터 및 AD/DC 컨버터 중 적어도 하나일 수 있다.

또한, 상기 리셋 제어부는, 상기 검출부 내에서, 상기 픽셀 어레이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭한다.

다른 일 측면에 따르면, 엑스레이를 검출하는 방법은, 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 이용하여 피검체를 투과한 엑스레이를 검출하는 단계; 상기 픽셀 어레이로부터 상기 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)하는 단계; 및 상기 픽셀 어레이의 복수의 픽셀들에 대한 리셋 전원 소스의 공통 연결을 스위칭함으로써 상기 픽셀 어레이의 리셋을 제어하는 단계를 포함한다.

또한, 상기 제어하는 단계는, 검출부 및 리드아웃부 사이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭한다.

또한, 상기 제어하는 단계는, 상기 픽셀 어레이의 m 개(m 은 자연수)의 컬럼 라인들 각각에 연결된 상기 적어도 하나의 스위치와 상기 리셋 전원 소스의 연결을 스위칭함으로써 상기 리셋을 제어한다.

또한, 상기 리드아웃하는 단계는, 상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고, 상기 픽셀 어레이를 상기 로우 라인 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 단계를 더 포함하고, 상기 선택하는 단계는, 상기 픽셀 어레이를 리셋하기 위한 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택한다.

또한, 상기 제어하는 단계는, 상기 픽셀 어레이를 리셋하기 위한 리셋 모드에서, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리셋 전원 소스에 공통 연결되도록 상기 스위칭을 제어한다.

또한, 상기 제어하는 단계는, 상기 전기 신호들을 리드아웃하기 위한 리드아웃 모드인 경우, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리드아웃부에 연결되도록 상기 스위칭을 제어한다.

또한, 상기 제어하는 단계는, 상기 검출부 내에서, 상기 픽셀 어레이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 공급을 스위칭함으로써 상기 리셋을 제어한다.

또한, 상기 픽셀 어레이의 상기 리셋은 49 msec 이내에 완료될 수 있다.

또 다른 일 측면에 따르면, 검출 장치는, 피검체를 투과한 방사선(radiation)을 검출하는 복수의 픽셀들을 포함하는 픽셀 어레이; 상기 픽셀 어레이로부터, 상기 검출된 방사선에 대응되는 전기 신호들을 리드아웃(read-out)하는 리드아웃부; 상기 복수의 픽셀들과 연결된 복수의 데이터 라인들; 및 리드아웃 모드에서는 상기 데이터 라인들과 상기 리드아웃부를 연결하고, 리셋 모드에서는 상기 데이터 라인들과 리셋 전원 소스를 연결하는 복수의 스위치들을 포함한다.

또한, 상기 스위치들은, 상기 픽셀 어레이 및 상기 리드아웃부 사이에 연결된다.

또한, 상기 픽셀들 각각은, 상기 검출된 방사선의 세기에 따라 충전된 전하량이 변화되는 스토리지 커패시터를 포함하고, 상기 스토리지 커패시터는, 상기 픽셀들에 공통 연결된 상기 리셋 전원 소스로부터 공급된 전원에 의해 상기 전하량이 리셋된다.

또한, 상기 리드아웃부는, 상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고, 상기 픽셀 어레이를 상기 로우 라인 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 라인 선택부를 더 포함하고, 상기 라인 선택부는, 상기 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택한다.

또한, 상기 리셋 전원 소스는, 상기 픽셀 어레이 및 상기 리드아웃부의 외부에 구비된 LDO(Low Drop Out), DC/DC 컨버터 및 AD/DC 컨버터 중 적어도 하나일 수 있다.

상기된 바에 따르면, 엑스레이 검출 장치 내의 픽셀 어레이의 픽셀들을 빠른 속도로 리셋할 수 있으며, 픽셀 어레이의 리셋 후에 서로 다른 라인들에 연결된 픽셀들의 리셋 전압들 간의 차이가 발생하는 오프셋 현상을 제거 또는 감소시킬 수 있다.

도 1은 일 실시예에 따른 엑스레이 이미징 시스템을 도시한 도면이다.
도 2a는 일 실시예에 따른 엑스레이 검출 장치의 하드웨어 구성을 도시한 블록도이다.
도 2b는 다른 실시예에 따른 엑스레이 검출 장치의 하드웨어 구성을 도시한 블록도이다.
도 3은 일 실시예에 따른 리셋 제어부의 하드웨어 구성을 도시한 블록도이다.
도 4는 일 실시예에 따른 엑스레이 검출 장치의 외부에 구비된 리셋 전원 소스를 도시한 도면이다.
도 5는 일 실시예에 따른 검출부의 회로 구성을 도시한 도면이다.
도 6은 일 실시예에 따른 검출부의 픽셀 어레이의 하나의 픽셀의 회로 구성을 도시한 도면이다.
도 7은 일 실시예에 따른 검출부의 엑스레이 검출 동작을 설명하기 위한 검출부의 단면을 도시한 도면이다.
도 8a는 일 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.
도 8b는 도 8a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.
도 9a는 다른 일 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.
도 9b는 도 9a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.
도 10a는 또 다른 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.
도 10b는 도 10a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.
도 11a는 또 다른 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.
도 11b는 도 11a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.
도 12는 일 실시예에 따른 리셋 모드 및 리드아웃 모드에서의 리셋 제어부의 동작을 설명하기 위한 도면이다.
도 13은 일 실시예에 따른 엑스레이 이미징 시스템에서 엑스레이 검출 장치의 내부 구조를 설명하기 위한 도면이다.
도 14는 다른 실시예에 따른 엑스레이 이미징 시스템에서 엑스레이 검출 장치의 내부 구조를 설명하기 위한 도면이다.
도 15는 일 실시예에 따른 엑스레이 이미징 시스템에서 반복적으로 수행되는 엑스레이 조사 동작부터 리셋 동작까지의 동작 타이밍을 설명하기 위한 도면이다.
도 16은 일 실시예에 따른 엑스레이를 검출하는 방법의 흐름도이다.
도 17은 일 실시예에 따른 엑스레이 이미징 방법의 흐름도이다.

이하 첨부된 도면을 참조하면서 오로지 예시를 위한 실시예들을 상세히 설명하기로 한다. 하기 실시예는 기술적 사상을 구체화하기 위한 것일 뿐 권리범위를 제한하거나 한정하는 것이 아님은 물론이다. 상세한 설명 및 실시예로부터 해당 기술분야에 속하는 전문가가 용이하게 유추할 수 있는 것은 권리범위에 속하는 것으로 해석된다.

본 명세서에서 사용되는 “구성된다” 또는 “포함한다” 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 도는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.

또한, 본 명세서에서 사용되는 “제 1” 또는 “제 2” 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 이러한 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하거나 설명의 편의를 위한 목적으로 사용될 수 있다.

도 1은 일 실시예에 따른 엑스레이 이미징 시스템을 도시한 도면이다.

도 1을 참고하면, 엑스레이 이미징 시스템(1)은 엑스레이 조사 장치(10), 엑스레이 검출 장치(20) 및 제어 장치(30)를 포함할 수 있다. 도 1에 도시된 엑스레이 이미징 시스템(1)에는 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.

엑스레이 이미징 시스템(1)은 환자(2)의 피검 부위에 대한 엑스레이 이미지를 촬영하는 시스템이다. 환자(2)의 피검 부위는 예를 들어, 환자(2)의 유방 부위일 수 있고, 이와 같은 경우, 엑스레이 이미징 시스템(1)은 마모그래피 시스템(mammography system)에 해당될 수 있다. 하지만, 엑스레이 이미징 시스템(1)은 유방 부위 외에도 환자(2)의 다른 신체 부위에 대한 의료용 엑스레이 이미지를 획득할 수 있다. 또한, 엑스레이 이미징 시스템(1)은 환자(2)를 대상으로 하는 의학적 용도뿐만 아니라, 사물의 내부 구조를 파악하기 위한 산업적 용도 등에도 사용될 수 있다. 다시 말하면, 엑스레이 이미징 시스템(1)의 피검체는 환자(2)뿐만 아니라, 사물 등이 해당될 수도 있다.

엑스레이(X-ray)는 진공 방전에 있어서 음극에서 고속으로 튀어나오는 전자 선(electron ray)을 중금속에 충돌시키면 발생되는 파장이 짧은 전자파로써, 물체에 대하여 투과도가 매우 강할 뿐 아니라 형광 작용이 있다. 따라서, 환자(2)의 피검 부위에 엑스레이를 조사할 경우 엑스레이의 일부는 피검 부위에 흡수되어 감쇠(attenuation)되기 때문에 피검 부위 내부의 밀도나 두께 등의 변화를 획득해 낼 수 있다. 엑스레이 이미징 시스템(1)은 엑스레이의 이와 같은 성질을 이용하여 환자(2)의 피검 부위 내부의 형태, 구조를 나타내는 엑스레이 이미지를 획득한다.

엑스레이 조사 장치(10)는 엑스레이를 발생하여, 발생된 엑스레이를 환자(2)의 피검 부위를 향해 조사하는 하드웨어이다. 일반적으로, 엑스레이는 엑스레이의 강도를 나타내는 엑스레이 선량(dose)에 따라 환자(2)의 피검 부위를 투과할 수 있는 정도가 달라질 수 있다는 점이 알려져 있다. 여기서, 조사될 엑스레이의 선량의 조건은 제어 장치(30)에 의해 조절될 수 있다.

엑스레이 검출 장치(20)는 환자(2)의 피검 부위를 투과한 엑스레이를 검출하는 하드웨어이다. 엑스레이 검출 장치(20)는 플랫 패널 디텍터(FPD, Flat Panel Detector)를 구비함으로써, 검출된 엑스레이를 디지털 신호로 변환할 수 있다. 엑스레이 검출 장치(20)는 엑스레이 디텍터(X-ray detector)의 용어로도 일컬어질 수 있다.

보다 상세하게 설명하면, 엑스레이 검출 장치(20)는 피검체(환자(2))를 투과한 엑스레이를 검출하기 위한 픽셀 어레이를 갖는 플랫 패널 디텍터(FPD)를 이용하여, 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)함으로써 검출된 엑스레이를 디지털 신호로 변환할 수 있다. 이때, 엑스레이 검출 장치(20)는 픽셀 어레이의 복수의 픽셀들에 공통 연결된 리셋 전원 소스(reset power source)의 공급을 스위칭함으로써 엑스레이가 검출된 후 픽셀 어레이를 리셋할 수 있다.

제어 장치(30)는 엑스레이 이미징 시스템(1) 내의 장치들, 예를 들어 엑스레이 조사 장치(10) 및 엑스레이 검출 장치(20)의 전반적인 동작을 제어하는 하드웨어로서, 프로세서를 구비한 컴퓨팅 디바이스로 구현될 수 있다. 따라서, 제어 장치(30)는 엑스레이 조사 장치(10)에서 조사될 엑스레이의 포커싱 위치, 조사될 엑스레이의 선량 등을 제어할 수 있고, 제어 장치(30)는 엑스레이 검출 장치(20)의 엑스레이 검출, 엑스레이 검출 장치(20)의 리셋 등을 제어할 수 있다. 또한, 제어 장치(30)는 엑스레이 검출 장치(20)에 의해 검출된 엑스레이 신호들을 이용하여 환자(2)의 피검 부위에 대한 엑스레이 이미지를 생성할 수 있다.

한편, 제어 장치(30)에는 엑스레이 이미징 시스템(1)에 대한 사용자 조작 및 엑스레이 이미징 시스템(1)에서의 처리 정보의 표시를 위한 유저 인터페이스부, 검출된 엑스레이 및 생성된 엑스레이 이미지 등의 저장을 위한 메모리부 등과 같은 범용적인 하드웨어 구성요소들이 포함될 수도 있다.

도 2a는 일 실시예에 따른 엑스레이 검출 장치의 하드웨어 구성을 도시한 블록도이다.

도 2a를 참고하면, 엑스레이 검출 장치(20)는 검출부(210), 리드아웃부(220), 리셋 제어부(230) 및 리셋 전원 소스(240)를 포함한다. 한편, 도 2a에 도시된 엑스레이 검출 장치(20)에는 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 2a에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.

검출부(210)는 피검체를 투과한 엑스레이를 검출하는 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 포함한다. 검출부(210)의 픽셀 어레이는 환자(2)의 피검 부위를 투과한 엑스레이를 검출할 수 있다. 검출부(210)는 픽셀에 조사된 엑스레이를 전기 신호로 광전변환(photoelectric convert)함으로써 엑스레이를 검출할 수 있다. 검출부(210)의 상세 구조 및 동작에 대해서는, 이하의 도 5 내지 도 7 등에서 자세히 설명하기로 한다.

리드아웃부(220)는 픽셀 어레이의 소정 라인 단위로, 검출된 엑스레이에 대응되는 전기 신호들을 검출부(210)로부터 리드아웃(read-out)한다. 여기서, 소정 라인 단위는 픽셀 어레이의 컬럼(column) 라인 단위 또는, 로우(row) 라인 단위일 수 있다. 이하의 실시예들에서는, 리드아웃부(220)가 로우 라인 단위로, 검출된 엑스레이에 대응되는 전기 신호들을 검출부(210)로부터 리드아웃하는 것으로 예를 들어 설명하겠으나, 이에 제한되지 않고 리드아웃부(220)는 컬럼 라인 단위로도 전기 신호들을 리드아웃할 수 있다. 로우 또는 컬럼 라인 단위로 전기 신호들을 리드아웃하는 경우는, 라인 종류만 변경되었을 뿐, 리드아웃부(220)와 검출부(210)의 연결 관계는 동일할 것이다. 리드아웃부(220)에 의해 리드아웃된 전기 신호들은 도 1의 제어 장치(30)로 전송되고, 제어 장치(30)는 리드아웃된 전기 신호들을 이용하여 엑스레이 이미지를 생성할 수 있다.

리드아웃부(220)는 제 1 컬럼부터 제 m 컬럼까지 (m은 자연수) 픽셀 어레이의 각각의 컬럼마다 연결된 리드아웃 소자들이 배치된 리드아웃 집적회로(ROIC, Read-Out Integrated Circuit)로 구현될 수 있다. 리드아웃부(220)의 리드아웃 동작을 위한 회로 구성 및 동작은 당해 기술분야의 통상의 기술자에게 자명하므로, 자세한 설명은 생략하도록 한다.

리셋 제어부(230)는 검출부(210)의 픽셀 어레이의 복수의 픽셀들에 공통 연결된 리셋 전원 소스(240)의 공급을 스위칭함으로써 엑스레이가 검출된 후 픽셀 어레이의 리셋을 제어한다.

리셋 제어부(230)는 검출부(210)의 픽셀 어레이를 리셋하기 위한 리셋 모드인 경우, 픽셀 어레이의 복수의 픽셀들이 리셋 전원 소스(240)에 공통 연결되도록 스위칭을 제어한다. 그러나, 리셋 제어부(230)는 검출부(210)로부터 전기 신호들을 리드아웃하기 위한 리드아웃 모드인 경우, 픽셀 어레이의 복수의 픽셀들이 리드아웃부(220)에 연결되도록 스위칭을 제어한다.

리셋 제어부(230)는 검출부(210) 및 리드아웃부(220) 사이에 연결된 스위치로 구현될 수 있다. 리셋 제어부(230)는 검출부(210)의 픽셀 어레이의 m 개의 컬럼들 각각에 연결된 스위치를 포함하고, 스위치들은 리셋 전원 소스(240)에 공통 연결된 구조로 구현될 수 있다.

보다 상세하게 설명하면, 리셋 제어부(230)는 검출부(210)의 양단에 한 쌍의 상기 리드아웃부(220)가 연결된 경우, 검출부(210)의 픽셀 어레이의 m 개의 컬럼들 각각의 양 단마다 연결된 m 쌍의 스위치들을 포함할 수 있다. 또는, 리셋 제어부(230)는 검출부(210)의 일단에 리드아웃부(220)가 연결된 경우, 검출부(210)의 픽셀 어레이의 m개의 컬럼들 각각의 일 단마다 연결된 m 개의 스위치들을 포함할 수 있다.

리셋 제어부(230)의 상세 구조 및 동작에 대해서는, 이하의 도 3 및 도 8a 내지 도 12 등에서 자세히 설명하기로 한다.

리셋 전원 소스(240)는 리셋 모드에서 검출부(210)의 픽셀 어레이의 픽셀들 각각의 리셋을 위하여 공통적으로 공급될 전원 소스이다. 단일의 리셋 전원 소스(240)에 의하여 검출부(210)의 픽셀 어레이에 전체적으로 리셋 전원이 공급되므로, 검출부(210)의 픽셀 어레이의 픽셀들간의 오프셋 현상이 감소될 수 있고, 또한 검출부(210)의 리셋을 위한 동작 시간도 짧아질 수 있다.

리셋 전원 소스(240)는 LDO(Low Drop Out) 레귤레이터, DC/DC 컨버터, AC/DC 컨버터 등에 의해 생성된 전원일 수 있다. 도 2a에 도시된 일 실시예에 따르면, 리셋 전원 소스(240)는 엑스레이 검출 장치(20) 내부에 구비되도록 구현될 수 있다.

도 2b는 다른 일 실시예에 따른 엑스레이 검출 장치의 하드웨어 구성을 도시한 블록도이다.

도 2b를 참고하면, 엑스레이 검출 장치(20)는, 도 2a와 마찬가지로 검출부(210), 리드아웃부(220) 및 리셋 제어부(230)를 포함할 수 있다. 도 2b에 도시된 엑스레이 검출 장치(20)의 검출부(210), 리드아웃부(220), 리셋 제어부(230) 및 리셋 전원 소스(240)의 동작 및 기능은, 앞서 도 2a에서 설명된 바와 동일하다.

다만, 도 2b의 엑스레이 검출 장치(20)는 도 2a와 달리, 리셋 전원 소스(240)를 내부에 구비하지 않을 수 있다. 예를 들어, 리셋 전원 소스(240)는 도 1의 제어 장치(30) 내부에 구비되거나, 도 1의 엑스레이 조사 장치(10)에 구비될 수 있다. 또는, 리셋 전원 소스(240)는 엑스레이 이미징 시스템(1) 외부에 별도로 구비된 전원 소스일 수 있다. 다시 말하면, 도 2b의 리셋 전원 소스(240)는 엑스레이 검출 장치(20)의 외부에 존재하면 되고, 어느 특정 위치에 제한되지 않는다.

이하에서 설명될 엑스레이 검출 장치(20)는 리셋 전원 소스(240)의 위치와 관계 없이, 엑스레이의 검출 동작, 리드아웃 동작 및 리셋 동작을 수행할 수 있다.

도 3은 일 실시예에 따른 리셋 제어부의 하드웨어 구성을 도시한 블록도이다.

도 3을 참고하면, 리셋 제어부(230)는 리셋 스위치 제어부(231) 및 리셋 스위치부(233)를 포함한다. 한편, 도 3에 도시된 리셋 제어부(230)는 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 3에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.

리셋 스위치 제어부(231)는 제어 장치(30)로부터 리셋 스위치부(233)의 스위칭 동작을 제어하기 위한 스위칭 신호를 수신하고, 수신된 스위칭 신호에 기초하여 리셋 스위치부(233)를 제어한다. 리셋 스위치부(233)는 검출부(210) 및 리셋 전원 소스(240)가 연결된 리셋 모드 또는 검출부(210) 및 리드아웃부(220)가 연결된 리드아웃 모드로 스위칭하는 스위치를 포함한다. 리셋 스위치부(233)의 스위치는 리셋 스위치 제어부(231)의 스위칭 신호에 의해 제어될 수 있다. 리셋 제어부(230)의 리셋 동작 또는 리드아웃 동작은 제어 장치(30)에 의해 제어될 수 있다.

도 3에 도시된 바와 같이, 제어 장치(30)는 리셋 모드를 나타내는 리셋 모드 신호를 리셋 스위치 제어부(231)로 제공하고, 리셋 스위치 제어부(231)는 리셋 모드 신호에 기초하여, 검출부(210)의 픽셀 어레이가 리셋 전원 소스(240)에 연결되도록 리셋 스위치부(233)를 스위칭하는 제 1 스위칭 신호를 생성할 수 있다. 리셋 스위치부(233)는 리셋 스위치 제어부(231)로부터 수신된 제 1 스위칭 신호에 따라, 검출부(210)의 픽셀 어레이 및 리셋 전원 소스(240)가 연결되도록 스위칭될 수 있다. 제어 장치(30)는 마찬가지로, 리드아웃 동작을 위하여, 리드아웃 모드를 나타내는 리드아웃 모드 신호를 리셋 스위치 제어부(231)로 제공할 수 있다. 이에 따라, 리셋 스위치 제어부(231)는 리드아웃 모드 신호에 기초하여, 검출부(210)의 픽셀 어레이가 리드아웃부(220)에 연결되도록 리셋 스위치부(233)를 스위칭하는 제 2 스위칭 신호를 생성할 수 있고, 리셋 스위치부(233)는 제 2 스위칭 신호에 따라 검출부(210)의 픽셀 어레이가 리드아웃부(220)에 연결되도록 스위칭 될 수 있다.

도 3과는 다른 예로서, 제어 장치(30)는 리셋 스위치부(233)의 스위칭 동작을 제어하기 위한 앞서 설명된 제 1 스위칭 신호 및 제 2 스위칭 신호를 직접 생성할 수 있다. 구체적으로, 제어 장치(30)는 리셋 모드인 경우 제 1 스위칭 신호를 리셋 스위치부(233)에 직접 전송하여 리셋 스위치부(233)의 리셋 모드에 따른 스위칭 동작을 제어하고, 리드아웃 모드인 경우 제 2 스위칭 신호를 리셋 스위치부(233)에 직접 전송하여 리셋 스위치부(233)의 리드아웃 모드에 따른 스위칭 동작을 제어할 수 있다. 이와 같은 다른 예에 따르면, 도 3과 달리 리셋 제어부(230)는 리셋 스위치 제어부(231)를 구비하지 않을 수 있으나, 이에 제한되지 않는다.

도 4는 일 실시예에 따른 엑스레이 검출 장치의 외부에 구비된 리셋 전원 소스를 도시한 도면이다.

도 4를 참고하면, 리셋 전원 소스(240)는 제어 장치(30)의 내부의 LDO 레귤레이터, DC/DC 컨버터, AC/DC 컨버터 등의 전원공급장치(power supply)에 해당될 수 있다. 리셋 전원 소스(240)는 리셋 모드에서 검출부(210)의 픽셀 어레이의 리셋을 위하여 리셋 제어부(230)의 스위칭에 의해 검출부(210)로 제공될 수 있다.

도 5는 일 실시예에 따른 검출부의 회로 구성을 도시한 도면이다.

도 5를 참고하면, 검출부(210)는 복수의 픽셀들(211)이 m 컬럼 및 n 로우를 갖는 매트릭스 형태로 배열된 픽셀 어레이를 포함할 수 있다. 픽셀 어레이의 컬럼의 개수 m 및 로우의 개수 n은 다양하게 변경될 수 있다. (m, n은 자연수)

일 실시예에 따르면, 픽셀 어레이에서 컬럼 라인은 리드아웃부(220)에 연결된 데이터 라인(DL)으로서, 픽셀들(211) 각각에서 광전변환된 전기 신호가 리드아웃부(220)로 전송되는 라인일 수 있다. 또한, 픽셀 어레이에서 컬럼 라인은 리셋 전원 소스(240)로부터 공급되는 리셋 전원이 리셋 제어부(230)를 통해 픽셀들(211) 각각에 전달되는 라인일 수 있다. 한편, 픽셀 어레이에서 로우 라인은 픽셀들(211) 각각의 게이트를 구동하여 원하는 픽셀들(211)을 활성화시키기 위한 게이트 라인(GL)이다.

다른 실시예에 따르면, 앞서 설명된 바와 달리, 픽셀 어레이에서 컬럼 라인은 픽셀들(211) 각각의 게이트 라인(GL)에 해당되고, 로우 라인은 픽셀들(211) 각각의 데이터 라인(DL)에 해당되도록 구현될 수도 있다. 다만, 이하에서는 설명의 편의를 위하여, 앞서 설명된 일 실시예와 같이 컬럼 라인이 데이터 라인(DL)이고 로우 라인이 게이트 라인(GL)인 것으로 가정하여 설명하도록 하겠으나, 검출부(210)의 회로 구성은 이에 제한되지 않는다.

도 6은 일 실시예에 따른 검출부의 픽셀 어레이의 하나의 픽셀의 회로 구성을 도시한 도면이다.

도 6을 참고하면, 검출부(210)의 픽셀 어레이의 하나의 픽셀(211)은 트랜지스터(215) 및 스토리지 커패시터(217)를 포함할 수 있다. 여기서, 트랜지스터(215)는 TFT(thin film transistor)로 구현될 수 있다. 트랜지스터(215)의 게이트는 게이트 라인(GL)(611)에 연결되어 게이트 구동 신호에 따라 트랜지스터(215)를 턴온(turn-on)한다. 트랜지스터(215)의 턴온은 픽셀(211)의 어드레스에 따라 게이트 라인(GL)이 선택되었음을 의미할 수 있다. 게이트 구동 신호는, 원하는 로우 라인에 연결된 픽셀들을 선택하기 위한 신호이다. 게이트 구동 신호는, 일 예에 따르면, 제어 장치(30)에서 직접 생성되어 라인 선택부(도 8의 810, 도 9의 910, 도 10의 1010 또는 도 11의 1110)에 전송되고, 라인 선택부(810, 910, 1010 또는 1110)는 전송된 게이트 구동 신호에 기초하여 게이트 라인(GL)을 선택할 수 있다. 다른 예에 따르면, 제어 장치(30)는 게이트 구동 신호를 생성하지 않고 단지 원하는 로우 라인을 지정하는 신호만을 라인 선택부(810, 910, 1010 또는 1110)에 전송할 수 있다. 그리고, 라인 선택부(810, 910, 1010 또는 1110)는 수신된 로우 라인을 지정하는 신호를 디코딩하여 게이트 구동 신호를 생성하고, 생성된 게이트 구동 신호에 기초하여 게이트 라인(GL)을 선택할 수 있다.

스토리지 커패시터(217)는, 전하가 충전된 상태에서, 조사된 엑스레이로 인해 방전된 전하량만큼의 전압 변화가 발생함에 따라, 엑스레이를 검출하는 소자이다. 스토리지 커패시터(217)의 전하 충전은 리셋 모드 하에서 리셋 전원 소스(240)로부터 데이터 라인(DL)(612)을 통해 공급된 전원에 의해 수행될 수 있다. 리드아웃 모드에서 게이트 구동 신호에 의해 트랜지스터(215)가 턴온된 경우, 조사된 엑스레이로 인해 생긴 스토리지 커패시터(217)의 전압의 변화에 대한 정보는 데이터 라인(DL)(612)을 통해 리드아웃부(220)로 제공될 수 있다.

도 7은 일 실시예에 따른 검출부의 엑스레이 검출 동작을 설명하기 위한 검출부의 단면을 도시한 도면이다.

도 7에 도시된 검출부(210)의 단면을 참고하면, 검출부(210)는 포토컨덕터(photoconductor) 층(710) 및 TFT 패널 층(720)으로 형성된다. 도 7에 도시된 검출부(210)의 단면에서, 한 쌍의 전하 수집 전극(740) 및 픽셀 회로(750)는 검출부(210)의 한 픽셀에 해당된다.

포토컨덕터 층(710) 내부는 HgI₂로 채워져 있고, 포토컨덕터 층(710)과 TFT 패널 층(720)이 맞닿는 경계 면에는 전하 수집 전극(charge collection electrode)(740)이 포토컨덕터 층(710) 내부쪽으로 구비되어 있다. 그리고, 엑스레이가 입사되는 포토컨덕터 층(710)의 상부에는 상부 전극(top electrode)(730)이 구비되어 있다.

TFT 패널 층(720)에는 픽셀 회로(750)가 구비되어 있다. 여기서, 픽셀 회로(750)는 도 6에서 설명된 픽셀(211)의 회로 구성을 갖는다. 따라서, 픽셀 회로(750)는 TFT(215) 및 스토리지 캐패시터(217)를 포함할 수 있다.

포토컨덕터 층(710)으로 입사된 엑스레이는 포토컨덕터 층(710) 내의 전하 수집 전극(740)에 축적된 홀(hole)을 릴리즈(release)시킨다. 이에 따라, 전하 수집 전극(740)에 연결된 스토리지 커패시터(217)에 충전된 전하량의 변화가 발생되어 스토리지 커패시터(217)의 전압이 변경될 수 있다. 검출부(210)는 입사된 엑스레이의 세기에 대응되는 스토리지 커패시터(217)의 전압 변화를 이용하여, 입사된 엑스레이를 전기 신호로 광전변환할 수 있다.

도 8a는 일 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.

도 8a를 참고하면, 리드아웃부(220)는 검출부(210)의 양 단 각각에 연결된, 한 쌍의 리드아웃 집적회로들(ROIC 1 및 ROIC 2)(830 및 850)로 구현될 수 있다. 이에 따라, 검출부(210)의 픽셀 어레이의 복수의 픽셀들은 제 1 영역(212)과 제 2 영역(213)으로 구분될 수 있다. 리드아웃부(220)의 리드아웃 집적회로 1(ROIC 1)(830)은 제 1 영역(212)에 속한 픽셀들로부터 검출된 엑스레이에 대응되는 전기 신호를 리드아웃하고, 리드아웃부(220)의 리드아웃 집적회로 2(ROIC 2)(850)는 제 2 영역(213)에 속한 픽셀들로부터 검출된 엑스레이에 대응되는 전기 신호를 리드아웃한다. 여기서, 제 1 영역(212)과 제 2 영역(213) 각각에 속한 픽셀들의 개수는 동일하거나 다를 수 있다.

한 쌍의 리드아웃 집적회로들(ROIC 1 및 ROIC 2)(830 및 850)과 검출부(210) 사이에는, 리셋 제어부(230)의 한 쌍의 리셋 스위치부들(리셋 스위치부 1 및 리셋 스위치부 2)(820 및 840)이 각각 연결될 수 있다. 한 쌍의 리셋 스위치부들(820 및 840)는 각각 리셋 전원 소스(240)에 공통 연결될 수 있다. 리셋 스위치부 1(820)은 제 1 영역(212)에 속한 픽셀들의 리셋 동작을 제어하고, 리셋 스위치부 2(840)는 제 2 영역(213)에 속한 픽셀들의 리셋 동작을 제어한다.

라인 선택부(810)는 앞서 도 6에서 설명된 예 또는 다른 예에 따른 게이트 구동 신호에 기초하여 픽셀 어레이의 라인을 선택한다. 여기서, 라인은 픽셀 어레이의 로우 라인에 해당될 수 있으나, 이에 제한되지 않는다. 한편, 리셋 전원 소스(240)는 앞서 설명한 바와 같이, 엑스레이 검출 장치(20)의 내부에 구비되거나 또는 외부에 구비될 수 있다.

도 8b는 도 8a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.

도 8b를 참고하면, 검출부(210)의 픽셀 어레이는 제 1 영역(212)에 속한 픽셀들 및 제 2 영역(213)에 속한 픽셀들로 구분될 수 있다. 여기서, 픽셀 어레이의 픽셀들 각각은 모두 도 6 등에서 설명된 회로 구성으로 구현될 수 있다. 검출부(210)의 제 1 영역(212) 및 제 2 영역(213)에 속한 픽셀들은 로우 라인들을 통해 라인 선택부(810)에 연결된다. 이때, 픽셀들에 연결된 로우 라인들은 게이트 라인들(GL)로서, 픽셀 회로 내에 구비된 트랜지스터의 게이트에 연결된다. 결과적으로, 라인 선택부(810)는 로우 라인들을 통해 로우 단위로 픽셀들을 선택할 수 있다.

리셋 스위치부 1(820)은 검출부(210)의 픽셀 어레이의 픽셀들에 연결된 컬럼 라인들(데이터 라인들(DL))의 일 단에 연결되고, 리셋 스위치부 2(840)는 컬럼 라인들의 다른 일 단에 연결된다. 예를 들어, 리셋 스위치부 1(820)는 제 1 영역(212)에 속한 픽셀들에만 연결되고, 리셋 스위치부 2(840)는 제 2 영역(213)에 속한 픽셀들에만 연결될 수 있다. 리셋 스위치부 1(820)은 제 1 영역(212)에 속한 픽셀들의 m 개의 컬럼 라인들 각각에 연결된 m 개의 리셋 스위치들을 포함한다. 또한, 리셋 스위치부 2(840)는 제 2 영역(213)에 속한 픽셀들의 m 개의 컬럼 라인들 각각에 연결된 m 개의 리셋 스위치들을 포함한다.

리셋 전원 소스(240)는 리셋 스위치부 1(820) 및 리셋 스위치부 2(840)에 공통적으로 연결된다. 따라서, 리셋 전원 소스(240)는 리셋 스위치부 1(820) 및 리셋 스위치부 2(840)를 통해 검출부(210)의 제 1 영역(212) 및 제 2 영역(213)에 속한 픽셀들에 공통 연결될 수 있다.

리드아웃부(220)의 ROIC 1(830)은 리셋 스위치부 1(820)를 통해 제 1 영역(212)에 속한 픽셀들에 연결되고, 리드아웃부(220)의 ROIC 2(850)는 리셋 스위치부 2(840)를 통해 제 2 영역(213)에 속한 픽셀들에 연결될 수 있다. 위치로 보면, 리드아웃부(220)의 ROIC 1(830)와 검출부(210)의 제 1 영역(212) 사이에는 리셋 스위치부 1(820)가 연결되고, 리드아웃부(220)의 ROIC 2(850)와 검출부(210)의 제 2 영역(213) 사이에는 리셋 스위치부 2(840)가 연결된다.

리셋 스위치부 1(820)의 컬럼 i (i는 1 이상 m 이하의 자연수)의 리셋 스위치는 제 1 영역(212)에 속한 컬럼 i의 픽셀들과 리셋 전원 소스(240)의 연결 및 제 1 영역(212)에 속한 컬럼 i의 픽셀들과 ROIC 1(830)의 연결 중 어느 하나를 스위칭한다. 마찬가지로, 리셋 스위치부 2(840)의 컬럼 i의 리셋 스위치는 제 2 영역(213)에 속한 컬럼 i의 픽셀들과 리셋 전원 소스(240)의 연결 및 제 2 영역(213)에 속한 컬럼 i의 픽셀들과 ROIC 2(850)의 연결 중 어느 하나를 스위칭한다.

먼저, 리드아웃 모드에서의 전반적인 동작에 대해 설명하면, 라인 선택부(810)는 픽셀 어레이의 픽셀들을 로우 단위로 리드아웃하기 위하여, 픽셀 어레이의 로우 라인들을 순차적으로 선택할 수 있다. 이때, 라인 선택부(810)는 리드아웃 모드에서, 제 1 영역(212)의 로우 라인들 및 제 2 영역(213)의 로우 라인들을 병렬적으로 선택할 수 있다.

리드아웃 모드에서, 리셋 스위치부 1(820)의 컬럼 i의 리셋 스위치는 제 1 영역(212)에 속한 컬럼 i의 픽셀들과 ROIC 1(830)가 연결되도록 스위칭된다. 마찬가지로, 리드아웃 모드에서 리셋 스위치부 2(840)의 컬럼 i의 리셋 스위치는 제 2 영역(213)에 속한 컬럼 i의 픽셀들과 ROIC 2(850)가 연결되도록 스위칭된다.

라인 선택부(810)에 의해 제 1 영역(212)의 특정 로우 라인이 선택되고, 리셋 스위치부 1(820)가 ROIC 1(830)에 연결되도록 스위칭된 경우, ROIC 1(830)는 선택된 로우 라인의 픽셀들의 전기 신호들을 리드아웃할 수 있다. 마찬가지로, 라인 선택부(810)에 의해 제 2 영역(213)의 특정 로우 라인이 선택되고, 리셋 스위치부 2(840)가 ROIC 2(850)에 연결되도록 스위칭된 경우, ROIC 2(850)는 선택된 로우 라인의 픽셀들의 전기 신호들을 리드아웃할 수 있다.

다음으로, 리셋 모드에서의 전반적인 동작에 대해 설명하면, 라인 선택부(810)는 픽셀 어레이의 모든 픽셀들이 동시에 리셋될 수 있도록, 픽셀 어레이의 모든 로우 라인들을 동시에 선택할 수 있다. 다만, 리셋 모드에서, 라인 선택부(810)는 픽셀 어레이의 로우 라인들을 순차적으로 선택할 수도 있다.

리셋 모드에서, 리셋 스위치부 1(820)의 컬럼 i의 리셋 스위치는 제 1 영역(212)에 속한 컬럼 i의 픽셀들과 리셋 전원 소스(240)가 연결되도록 스위칭된다. 마찬가지로, 리셋 모드에서 리셋 스위치부 2(840)의 컬럼 i의 리셋 스위치는 제 2 영역(213)에 속한 컬럼 i의 픽셀들과 리셋 전원 소스(240)가 연결되도록 스위칭된다.

라인 선택부(810)에 의해 픽셀 어레이의 모든 픽셀들이 동시에 리셋될 수 있도록 픽셀 어레이의 모든 로우 라인들이 동시에 선택되고, 리셋 스위치부 1(820) 및 리셋 스위치부 2(830)가 픽셀 어레이의 모든 픽셀들이 리셋 전원 소스(240)에 연결되도록 스위칭된 경우, 리셋 모드에서 픽셀 어레이의 모든 픽셀들에는 컬럼 라인들을 통해 리셋 전원 소스(240)가 공통적으로 공급될 수 있다. 따라서, 픽셀 어레이의 모든 픽셀들은 동시에 같은 전원(리셋 전원 소스(240))으로 리셋될 수 있다. 여기서, 픽셀 어레이의 픽셀들의 리셋은, 픽셀 회로의 내의 스토리지 커패시터에 리셋 전원 소스(240)가 공급됨으로써, 수행될 수 있다.

이처럼, 픽셀 어레이의 모든 픽셀들에게 동시에 같은 전원(리셋 전원 소스(240))이 공급됨에 의해 빠른 속도로 리셋 동작이 수행될 수 있으며, 또한 픽셀들간의 오프셋을 감소시킬 수 있다.

도 9a는 다른 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.

도 9a를 참고하면, 도 8a와 달리, 리드아웃부(220)는 검출부(210)의 일 단에 연결된 리드아웃 집적회로 3(ROIC 3)(930)로 구현될 수 있다. 이에 따라, 검출부(210)의 픽셀 어레이의 복수의 픽셀들은 영역 별로 구분되지 않는다. 리드아웃부(220)의 ROIC 3(930)은 픽셀 어레이의 모든 픽셀들로부터 검출된 엑스레이에 대응되는 전기 신호를 리드아웃할 수 있다. ROIC 3(930)과 검출부(210) 사이에는, 리셋 제어부(230)의 리셋 스위치부 3(920)이 연결될 수 있다. 리셋 스위치부 3(920)은 리셋 전원 소스(240)에 연결될 수 있고, 픽셀 어레이의 모든 픽셀들의 리셋 동작을 제어한다. 한편, 리셋 전원 소스(240)는 앞서 설명한 바와 같이, 엑스레이 검출 장치(20)의 내부에 구비되거나 또는 외부에 구비될 수 있다.

라인 선택부(910)는 앞서 도 6에서 설명된 예 또는 다른 예에 따른 게이트 구동 신호에 기초하여 픽셀 어레이의 라인을 선택한다. 여기서, 라인은 픽셀 어레이의 로우 라인에 해당될 수 있으나, 이에 제한되지 않는다.

도 9b는 도 9a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.

도 9b를 참고하면, 검출부(210)의 픽셀 어레이는 도 8b와 달리, 영역 별로 구분되지 않는다. 여기서, 픽셀 어레이의 픽셀들 각각은 모두 도 6 등에서 설명된 회로 구성으로 구현될 수 있다.

리셋 스위치부 3(920)은 도 8b와 달리, 검출부(210)의 픽셀 어레이의 픽셀들에 연결된 컬럼 라인들(데이터 라인들(DL))의 일 단에만 연결된다. 이러한 구조적 차이에 의해 도 8b와 달리, 리셋 스위치부 3(920)이 픽셀 어레이의 모든 픽셀에 연결되고, 리드아웃 및 리셋 동작의 스위칭을 수행할 수 있다. 리드아웃 및 리셋 동작의 원리는 도 8b와 유사하므로 자세한 설명은 생략하도록 한다.

도 10a는 또 다른 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.

도 10a를 참고하면, 도 8a와 유사하게, 리드아웃부(220)는 검출부(210)의 양 단 각각에 연결된, 한 쌍의 리드아웃 집적회로들(ROIC 1 및 ROIC 2)(1030 및 1050)로 구현될 수 있다. 하지만, 도 10a에 도시된 리셋 제어부(230)의 리셋 스위치부들(1020 및 1040)은, 검출부(210)의 외부에 위치하는 도 8a의 리셋 스위치부들(820 및 840)과 달리, 검출부(210)의 내부에 위치하도록 구현된다. 비록 그렇다 할지라도, 도 10a의 리셋 스위치부들(1020 및 1040)은 모두, 도 8a의 리셋 스위치부들(820 및 840)과 유사하게, 검출부(210)의 픽셀 어레이와 리드아웃 집적회로들(1030 및 1050) 사이에 연결된다. 한편, 도 10a의 엑스레이 검출 장치(20)의 전반적인 동작은 도 8a에서 설명된 동작과 동일하므로, 도 8a에서 설명된 내용은 도 10a에 대해서도 적용될 수 있다.

도 10b는 도 10a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.

도 10b의 엑스레이 검출 장치(20)의 전체적인 회로 구성은, 리셋 스위치부들(1020 및 1040)의 연결 위치만을 제외하고, 도 8b에서 설명된 엑스레이 검출 장치(20)의 회로 구성과 유사하다.

도 10b에 도시된 리셋 제어부(230)의 리셋 스위치부들(1020 및 1040)은, 도 8b의 리셋 스위치부들(820 및 840)과 달리, 검출부(210)의 내부에 위치하도록 구현된다. 비록 그렇다 할지라도, 도 10b의 리셋 스위치부들(1020 및 1040)은 모두, 도 8b의 리셋 스위치부들(820 및 840)과 유사하게, 검출부(210)의 픽셀 어레이와 리드아웃 집적회로들(1030 및 1050) 사이에 연결되어, 리셋 모드에서의 리셋 전원 소스(240)의 공급 또는 리드아웃 모드에서의 리드아웃 집적회로들(1030 및 1050)의 리드아웃을 스위칭한다. 한편, 도 10b의 엑스레이 검출 장치(20)의 전반적인 동작은 도 8b에서 설명된 동작과 동일하므로, 도 8b에서 설명된 내용은 도 10b에 대해서도 적용될 수 있다.

도 11a는 또 다른 일 실시예에 따른 엑스레이 검출 장치의 회로 구성의 개요도이다.

도 11a를 참고하면, 도 9a와 유사하게, 리드아웃부(220)는 검출부(210)의 일 단에 연결된 리드아웃 집적회로 3(ROIC 3)(1130)로 구현될 수 있다. 하지만, 도 11a에 도시된 리셋 제어부(230)의 리셋 스위치부 3(1120)은, 검출부(210)의 외부에 위치하는 도 9a의 리셋 스위치부 3(920)과 달리, 검출부(210)의 내부에 위치하도록 구현된다. 비록 그렇다 할지라도, 도 11a의 리셋 스위치부 3(1120)은, 도 9a의 리셋 스위치부 3(920)과 유사하게, 검출부(210)의 픽셀 어레이와 ROIC 3(1130) 사이에 연결된다. 한편, 도 11a의 엑스레이 검출 장치(20)의 전반적인 동작은 도 9a에서 설명된 동작과 동일하므로, 도 9a에서 설명된 내용은 도 11a에 대해서도 적용될 수 있다.

도 11b는 도 11a에 도시된 엑스레이 검출 장치의 상세 회로 구성을 도시한 도면이다.

도 11b의 엑스레이 검출 장치(20)의 전체적인 회로 구성은, 리셋 스위치부 3(1120)의 연결 위치만을 제외하고, 도 9b에서 설명된 엑스레이 검출 장치(20)의 회로 구성과 유사하다. 도 11b에 도시된 리셋 제어부(230)의 리셋 스위치부 3(1120)은, 도 9b의 리셋 스위치부 3(920)과 달리, 검출부(210)의 내부에 위치하도록 구현된다. 비록 그렇다 할지라도, 도 11a의 리셋 스위치부 3(1120)은, 도 9a의 리셋 스위치부 3(920)과 유사하게, 검출부(210)의 픽셀 어레이와 ROIC 3(1130) 사이에 연결되어, 리셋 모드에서의 리셋 전원 소스(240)의 공급 또는 리드아웃 모드에서의 ROIC 3(1130)의 리드아웃을 스위칭한다. 한편, 도 11b의 엑스레이 검출 장치(20)의 전반적인 동작은 도 9b에서 설명된 동작과 동일하므로, 도 9b에서 설명된 내용은 도 11b에 대해서도 적용될 수 있다.

도 12는 일 실시예에 따른 리셋 모드 및 리드아웃 모드에서의 리셋 제어부의 동작을 설명하기 위한 도면이다.

도 12의 (a)에는 리셋 모드에서의 리셋 제어부(230)의 동작이 도시되어 있다. 도 12의 (a)를 참고하면, 리셋 모드에서 리셋 제어부(230)의 리셋 스위치는 검출부(210)의 픽셀 어레이의 픽셀들이 리셋 전원 소스(240)에 연결되도록 스위칭된다. 이에 따라, 리셋 전원 소스(240)가 픽셀 회로의 스토리지 커패시터에 공급됨으로써, 검출부(210)의 픽셀들은 리셋된다.

도 12의 (b)에는 리드아웃 모드에서의 리셋 제어부(230)의 동작이 도시되어 있다. 도 12의 (b)를 참고하면, 리드아웃 모드에서 리셋 제어부(230)의 리셋 스위치는 검출부(210)의 픽셀 어레이의 픽셀들이 리드아웃부(220)에 연결되도록 스위칭된다. 이에 따라, 검출부(210)의 픽셀들의 스토리지 커패시터의 전압에 대한 정보는 리드아웃부(220)에 의해 리드아웃된다.

리셋 제어부(230)의 리셋 스위치는, 트랜지스터 소자들로 구현될 수 있다. 예를 들어, 리셋 제어부(230)의 리셋 스위치는, 검출부(210)의 컬럼 i의 컬럼 라인과 리셋 전원 소스(240) 사이의 트랜지스터로 구현된 제 1 스위치, 및 검출부(210)의 컬럼 i의 컬럼 라인과 리드아웃부(220) 사이의 트랜지스터로 구현된 제 2 스위치를 포함할 수 있다. 리셋 제어부(230)의 리셋 스위치에 포함된 제 1 스위치 및 제 2 스위치 각각은 리셋 모드 또는 리드아웃 모드에서 상보적으로 동작할 수 있다. 다만, 리셋 제어부(230)의 리셋 스위치는 검출부(210)와 리셋 전원 소스(240)의 연결 및 검출부(210)와 리드아웃부(220)의 연결 중 어느 하나를 스위칭하는 한, 앞서 설명된 바에 제한되지 않고 다른 구성의 회로 소자로도 구현될 수 있다.

도 13은 일 실시예에 따른 엑스레이 이미징 시스템에서 엑스레이 검출 장치의 내부 구조를 설명하기 위한 도면이다.

도 13을 참고하면, 엑스레이 이미징 시스템(1)에서 엑스레이 검출 장치(20)는 매트릭스 형태로 배열된 복수의 회로 세트들(1310)을 포함한다. 이와 달리, 엑스레이 검출 장치(20)는 하나의 회로 세트만을 포함하는 것으로도 구현될 수 있다.

하나의 회로 세트(1310)는 도 8a 또는 도 8b에서 설명된 회로 구성으로 구현될 수 있다. 도 13에서 리셋 전원 소스(240)는 엑스레이 검출 장치(20)의 외부에 존재하는 것으로 도시되었으나, 이에 제한되지 않고 엑스레이 검출 장치(20)의 내부에도 존재할 수 있다. 한편, 도 13의 엑스레이 검출 장치(20)의 전반적인 동작, 특히 회로 세트(1310)의 동작은 도 8a 또는 도 8b에서 설명된 동작과 유사하므로, 도 8a 또는 도 8b에서 설명된 내용은 도 13에 대해서도 적용될 수 있다.

도 14는 다른 일 실시예에 따른 엑스레이 이미징 시스템에서 엑스레이 검출 장치의 내부 구조를 설명하기 위한 도면이다.

도 14의 엑스레이 이미징 시스템(1)은 엑스레이 검출 장치(20) 내의 회로 세트(1410)의 회로 구성만 도 13과 차이가 있을 뿐이다.

하나의 회로 세트(1410)는 도 9a 또는 도 9b에서 설명된 회로 구성으로 구현될 수 있다. 도 14의 엑스레이 검출 장치(20)의 전반적인 동작, 특히 회로 세트(1410)의 동작은 도 9a 또는 도 9b에서 설명된 동작과 유사하므로, 도 9a 또는 도 9b에서 설명된 내용은 도 14에 대해서도 적용될 수 있다.

도 13 또는 도 14의 엑스레이 검출 장치(20)는 도 8a 내지 도 9b에서 설명된 회로 구성으로 구현된 회로 세트(1310) 또는 회로 세트(1410)를 포함하는 것으로 도시되었으나, 이에 제한되지 않고, 또 다른 실시예에 따르면 도 13 또는 도 14의 엑스레이 검출 장치(20)는 도 10a 내지 도 11b에서 설명된 회로 구성으로 구현된 회로 세트(1310) 또는 회로 세트(1410)를 포함할 수도 있다.

도 15는 일 실시예에 따른 엑스레이 이미징 시스템에서 반복적으로 수행되는 엑스레이 조사 동작부터 리셋 동작까지의 동작 타이밍을 설명하기 위한 도면이다.

도 15를 참고하면, 엑스레이 이미징 시스템(1)은 15 frame per 2 second = 7.5 frame/sec의 동작 속도를 갖는 것으로 가정한다. 그리고, 1회의 사이클은 엑스레이의 조사 시작 시점부터 다음의 엑스레이 조사 시작 이전까지의 시간 동안인 것으로 가정한다.

k 사이클에서 엑스레이 조사 장치(10)에 의해 엑스레이가 조사된 후, 다음의 k+1 사이클에서 엑스레이가 조사되기까지는 133msec의 시간이 소요된다. (k는 1 이상의 자연수) 이때, 한 사이클의 시간인 133msec 동안 1 frame의 엑스레이 이미지가 획득될 수 있다.

제 1 사이클에서의 엑스레이 이미징 시스템(1)의 동작을 설명하면, 엑스레이 조사 장치(10)에 의해 엑스레이는 50msec 동안 환자(2)의 피검 부위를 향해 조사된다. 엑스레이가 조사된 후, 피검 부위를 통과한 엑스레이는 리드아웃 모드 하에서 엑스레이 검출 장치(20)에 의해 약 34msec 동안 리드아웃된다. 이때, 제어 장치(30)는 리드아웃 모드 동안, 검출부(210) 및 리드아웃부(220)가 연결되도록 리셋 제어부(230)의 스위칭 동작을 제어할 수 있다. 리드아웃이 완료된 후, 검출부(210)의 픽셀 어레이의 픽셀들은 49msec 이내의 시간 동안 리셋될 타이밍을 갖는다. 이때, 제어 장치(30)는 리셋 모드 동안, 검출부(210) 및 리셋 전원 소스(240)가 연결되도록 리셋 제어부(230)의 스위칭 동작을 제어할 수 있다.

한편, 엑스레이 검출 장치(20)의 리셋 동작은 주어진 49msec의 시간보다도 훨씬 짧은 5msec ~ 20msec의 시간 이내에 수행될 수 있다. 이는 엑스레이 검출 장치(20)의 리셋 모드에서는, 라인 선택부(810, 910, 1010 또는 1110)에 의해 모든 로우 라인들이 동시에 선택되어 검출부(210)의 모든 픽셀들이 동시에 활성화(또는 턴-온)되고, 리셋 제어부(230)의 스위칭에 의해 검출부(210)의 활성화된(또는 턴-온된) 모든 픽셀들로 리셋 전원 소스(240)가 동시에 공급되어 검출부(210)의 모든 픽셀들이 한번에 리셋될 수 있기 때문이다. 결국, 앞서 설명된 바와 같이, 짧은 시간 내에 리셋이 수행될 수 있을 뿐만 아니라, 검출부(210)의 픽셀 어레이의 픽셀들간의 오프셋 현상도 감소시킬 수 있다. 만약, 주어진 49msec의 리셋 구간 동안 5msec 이내의 시간 동안 리셋이 완료될 경우, 나머지 44msec 이상의 시간 동안 엑스레이 검출 장치(20)는 도 7의 포토컨덕터(710) 등과 같은 다른 회로 소자들의 리셋을 수행할 여유를 가질 수 있게 된다.

도 16은 일 실시예에 따른 엑스레이를 검출하는 방법의 흐름도이다. 도 16의 엑스레이 검출 방법은 도 1 내지 도 15에서 설명된 엑스레이 이미징 시스템(1), 특히 엑스레이 검출 장치(20)에서 시계열적으로 처리되는 과정이다. 따라서, 이하 생략된 내용이라 하더라도 앞서 설명된 내용들은 도 16의 엑스레이 검출 방법에도 적용될 수 있다.

1601 단계에서, 검출부(210)는 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 이용하여 피검체(환자(2))를 투과한 엑스레이를 검출한다.

1602 단계에서, 리드아웃부(220)는 픽셀 어레이로부터 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃한다.

1603 단계에서, 리셋 제어부(230)는 픽셀 어레이의 복수의 픽셀들에 공통 연결된 리셋 전원 소스(240)의 공급을 스위칭함으로써 픽셀 어레이의 리셋을 제어한다.

도 17은 일 실시예에 따른 엑스레이 이미징 방법의 흐름도이다. 도 17의 엑스레이 이미징 방법은 도 1 내지 도 15에서 설명된 엑스레이 이미징 시스템(1)에서 시계열적으로 처리되는 과정이다. 따라서, 이하 생략된 내용이라 하더라도 앞서 설명된 내용들은 도 17의 엑스레이 검출 방법에도 적용될 수 있다.

1701 단계에서, 엑스레이 조사 장치(10)는 피검체(환자(2))의 피검 부위를 향해 엑스레이를 조사한다.

1702 단계에서, 제어 장치(30)는 현재 모드가 리드아웃 모드인지 여부를 판단한다. 만약 리드아웃 모드가 아닌 것으로 판단된 경우, 1701 단계가 수행된다. 그러나, 리드아웃 모드인 것으로 판단된 경우, 1703 단계로 진행된다.

1703 단계에서, 제어 장치(30)는 검출부(210)의 픽셀 어레이의 로우 라인들이 순차적으로 선택되기 위한 로우 어드레스 신호를 생성하고, 라인 선택부(810, 910, 1010 또는 1110)는 로우 어드레스 신호에 기초한 게이트 구동 신호를 생성하여 픽셀 어레이의 로우 라인들을 순차적으로 선택한다. 리셋 제어부(230)는 리드아웃 모드에서, 검출부(210)와 리드아웃부(220)가 연결되도록 리셋 스위치들을 제어한다.

1704 단계에서, 리드아웃부(220)는 검출부(210)의 픽셀 어레이의 픽셀들로부터 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃한다.

1705 단계에서, 제어 장치(30)는 현재 모드가 리셋 모드인지 여부를 판단한다. 만약 리셋 모드가 아닌 것으로 판단된 경우, 1704 단계가 수행된다. 그러나, 리셋 모드인 것으로 판단된 경우, 1706 단계로 진행된다.

1706 단계에서, 제어 장치(30)는 검출부(210)의 픽셀 어레이의 모든 로우 라인들이 선택되기 위한 로우 어드레스 신호를 생성하고, 라인 선택부(810, 910, 1010 또는 1110)는 로우 어드레스 신호에 기초한 게이트 구동 신호를 생성하여 픽셀 어레이의 모든 로우 라인들을 선택한다. 리셋 제어부(230)는 리셋 모드에서, 검출부(210)와 리셋 전원 소스(240)가 연결되도록 리셋 스위치들을 제어한다.

1707 단계에서, 검출부(210)는 픽셀 어레이의 픽셀들에 공통 연결된 리셋 전원 소스(240)로부터 공급된 전원에 의해 동시에 리셋된다.

1708 단계에서, 제어 장치(30)는 피검체(환자(2))의 피검 부위에 대한 엑스레이 조사가 모두 완료되었는지 여부를 판단한다. 만약 엑스레이 조사가 완료되지 않은 것으로 판단된 경우, 1701 단계가 수행된다. 이때, 다시 수행된 1701 단계에서는 피검 부위에 대하여 이전과는 다른 각도로 엑스레이가 조사되거나 또는 다른 피검 부위에 대한 엑스레이 조사가 수행될 수 있다. 엑스레이 조사가 완료된 것으로 판단된 경우, 1709 단계로 진행된다.

1709 단계에서, 제어 장치(30)는 리드아웃부(220)에 의해 리드아웃된 전기 신호들을 이용하여 피검체에 대한 엑스레이 이미지를 생성한다.

본 명세서에서 사용된 “리셋”의 용어는 “리프레시” 등과 같이 유사한 의미를 갖는 다른 용어로도 대체될 수 있다.

본 명세서에서는 CT(computed tomography), Tomosynthesis, BTS(Breast Tomosysthesis) 등 엑스레이 방사선을 사용하는 의료 장치를 예로 들어 리셋 방법을 설명하였으나, 다른 방사선을 사용하는 의료 장치(예를 들어, PET(positron emission tomography))에도 설명한 리셋 방법이 동일하게 적용 될 수 있다.

한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 또한, 상술한 본 발명의 실시예에서 사용된 데이터의 구조는 컴퓨터로 읽을 수 있는 기록매체에 여러 수단을 통하여 기록될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드 디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.

이제까지 실시예들을 중심으로 기술적 사상을 설명하였다. 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점을 포함하는 것으로 해석되어야 할 것이다.

1: 엑스레이 이미징 시스템 2: 환자
10: 엑스레이 조사 장치 20: 엑스레이 검출 장치
30: 제어 장치 210: 검출부
220: 리드아웃부 230: 리셋 제어부
240: 리셋 전원 소스

Claims

피검체를 투과한 엑스레이를 검출하는 복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 포함하는 검출부;
상기 픽셀 어레이로부터 상기 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)하는 리드아웃부; 및
상기 픽셀 어레이의 복수의 픽셀들이 리셋 전원 소스에 공통으로 연결되도록 스위칭함으로써 상기 엑스레이가 검출된 후 상기 픽셀 어레이의 리셋을 제어하는 리셋 제어부를 포함하는, 엑스레이를 검출하는 장치.
제 1 항에 있어서,
상기 리셋 제어부는
상기 검출부 및 상기 리드아웃부 사이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭하는, 장치.
제 2 항에 있어서,
상기 리셋 제어부는
상기 픽셀 어레이의 m 개(m 은 자연수)의 컬럼 라인들 각각에 연결된 상기 적어도 하나의 스위치를 포함하고,
상기 적어도 하나의 스위치는
상기 리셋 전원 소스에 공통 연결된, 장치.
제 3 항에 있어서,
상기 리셋 제어부는
상기 검출부의 양단에 한 쌍의 상기 리드아웃부가 연결된 경우, 상기 m 개의 컬럼 라인들 각각의 양 단마다 연결된 m 쌍의 스위치들을 포함하는, 장치.
제 3 항에 있어서,
상기 리셋 제어부는
상기 검출부의 일단에 하나의 상기 리드아웃부가 연결된 경우, 상기 m 개의 컬럼 라인들 각각의 일 단에 연결된 m 개의 스위치들을 포함하는, 장치.
제 1 항에 있어서,
상기 픽셀들 각각은
상기 검출된 엑스레이의 세기에 따라 충전된 전하량이 변화되는 스토리지 커패시터를 포함하고,
상기 스토리지 커패시터는
상기 픽셀들에 공통 연결된 상기 리셋 전원 소스로부터 공급된 전원에 의해 상기 전하량이 리셋되는, 장치.
제 1 항에 있어서,
상기 리드아웃부는
상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고,
상기 픽셀 어레이를 상기 로우 라인 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 라인 선택부를 더 포함하고,
상기 라인 선택부는
상기 픽셀 어레이를 리셋하기 위한 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택하는, 장치.
제 1 항에 있어서,
상기 리셋 제어부는
상기 픽셀 어레이를 리셋하기 위한 리셋 모드에서, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리셋 전원 소스에 공통 연결되도록 상기 스위칭을 제어하는, 장치.
제 1 항에 있어서,
상기 리셋 제어부는
상기 전기 신호들을 리드아웃하기 위한 리드아웃 모드인 경우, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리드아웃부에 연결되도록 상기 스위칭을 제어하는, 장치.
제 1 항에 있어서,
상기 리셋 전원 소스는
상기 검출부, 상기 리드아웃부 및 상기 리셋 제어부의 외부에 구비된 LDO(Low Drop Out), DC/DC 컨버터 및 AD/DC 컨버터 중 적어도 하나인, 장치.
제 1 항에 있어서,
상기 리셋 제어부는
상기 검출부 내에서, 상기 픽셀 어레이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭하는, 장치.
복수의 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 이용하여 피검체를 투과한 엑스레이를 검출하는 단계;
상기 픽셀 어레이로부터 상기 검출된 엑스레이에 대응되는 전기 신호들을 리드아웃(read-out)하는 단계; 및
상기 픽셀 어레이의 복수의 픽셀들에 대한 리셋 전원 소스의 공통 연결을 스위칭함으로써 상기 픽셀 어레이의 리셋을 제어하는 단계를 포함하는, 엑스레이를 검출하는 방법.
제 12 항에 있어서,
상기 제어하는 단계는
검출부 및 리드아웃부 사이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 상기 공통 연결을 스위칭하는, 방법.
제 13 항에 있어서,
상기 제어하는 단계는
상기 픽셀 어레이의 m 개(m 은 자연수)의 컬럼 라인들 각각에 연결된 상기 적어도 하나의 스위치와 상기 리셋 전원 소스의 연결을 스위칭함으로써 상기 리셋을 제어하는, 방법.
제 12 항에 있어서,
상기 리드아웃하는 단계는
상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고,
상기 픽셀 어레이를 상기 로우 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 단계를 더 포함하고,
상기 선택하는 단계는
상기 픽셀 어레이를 리셋하기 위한 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택하는, 방법.
제 12 항에 있어서,
상기 제어하는 단계는
상기 픽셀 어레이를 리셋하기 위한 리셋 모드에서, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리셋 전원 소스에 공통 연결되도록 상기 스위칭을 제어하는, 방법.
제 12 항에 있어서,
상기 제어하는 단계는
상기 전기 신호들을 리드아웃하기 위한 리드아웃 모드인 경우, 상기 픽셀 어레이의 상기 복수의 픽셀들이 상기 리드아웃부에 연결되도록 상기 스위칭을 제어하는, 방법.
제 12 항에 있어서,
상기 제어하는 단계는
상기 검출부 내에서, 상기 픽셀 어레이에 연결된 적어도 하나의 스위치를 이용하여 상기 리셋 전원 소스의 공급을 스위칭함으로써 상기 리셋을 제어하는, 방법.
제 12 항에 있어서,
상기 픽셀 어레이의 상기 리셋은
49 msec 이내에 완료되는, 방법.
제 19 항에 있어서,
상기 픽셀 어레이의 상기 리셋은
20 msec 이내에 완료되는, 방법.
피검체를 투과한 방사선(radiation)을 검출하는 복수의 픽셀들을 포함하는 픽셀 어레이;
상기 픽셀 어레이로부터, 상기 검출된 방사선에 대응되는 전기 신호들을 리드아웃(read-out)하는 리드아웃부;
상기 복수의 픽셀들과 연결된 복수의 데이터 라인들; 및
리드아웃 모드에서는 상기 데이터 라인들과 상기 리드아웃부를 연결하고, 리셋 모드에서는 상기 데이터 라인들과 리셋 전원 소스를 연결하는 복수의 스위치들을 포함하는, 검출 장치.
제 21 항에 있어서,
상기 스위치들은
상기 픽셀 어레이 및 상기 리드아웃부 사이에 연결되는, 검출 장치.
제 21 항에 있어서,
상기 픽셀들 각각은
상기 검출된 방사선의 세기에 따라 충전된 전하량이 변화되는 스토리지 커패시터를 포함하고,
상기 스토리지 커패시터는
상기 픽셀들에 공통 연결된 상기 리셋 전원 소스로부터 공급된 전원에 의해 상기 전하량이 리셋되는, 검출 장치.
제 21 항에 있어서,
상기 리드아웃부는
상기 픽셀 어레이의 로우(row) 라인 단위로 상기 전기 신호들을 리드아웃하고,
상기 픽셀 어레이를 상기 로우 라인 단위로 구동하기 위한 로우 어드레스 신호에 따라 상기 픽셀 어레이의 로우 라인들을 선택하는 라인 선택부를 더 포함하고,
상기 라인 선택부는
상기 리셋 모드인 경우, 상기 픽셀 어레이의 모든 로우 라인들을 선택하는, 검출 장치.
제 21 항에 있어서,
상기 리셋 전원 소스는
상기 픽셀 어레이 및 상기 리드아웃부의 외부에 구비된 LDO(Low Drop Out), DC/DC 컨버터 및 AD/DC 컨버터 중 적어도 하나인, 검출 장치.
제 21 항에 있어서,
상기 방사선은
엑스레이를 포함하는, 검출 장치.