KR20160045749A

KR20160045749A - 시그널링 정보를 전송하기 위한 장치, 시그널링 정보를 수신하기 위한 장치, 시그널링 정보를 전송하기 위한 방법 및 시그널링 정보를 수신하기 위한 방법

Info

Publication number: KR20160045749A
Application number: KR1020167006290A
Authority: KR
Inventors: 권우석; 오세진; 고우석; 홍성룡; 문경수
Original assignee: 엘지전자 주식회사
Priority date: 2013-09-26
Filing date: 2014-09-22
Publication date: 2016-04-27
Also published as: US20160227005A1; EP3050266A4; CN105814854A; CN105814854B; CA2924973A1; EP3050266A1; US20220006885A1; KR101731355B1; EP3050266B1; CA2924973C; US10623534B2; WO2015046836A1; US11159657B2; US20200274955A1

Abstract

본 발명의 일 실시예에 따른 시그널링 정보 송신 방법은, 시그널링 정보를 포함하는 링크 계층 패킷을 생성하는 단계, 여기서, 상기 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고, 여기서, 상기 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 상기 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함하고, 상기 시그널링 정보는 상기 링크 계층 패킷의 페이로드에 포함되고, 여기서, 상기 고정 헤더는 상기 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 상기 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함하고, 상기 생성된 링크 계층 패킷을 전송하는 단계를 포함한다.

Description

시그널링 정보를 전송하기 위한 장치, 시그널링 정보를 수신하기 위한 장치, 시그널링 정보를 전송하기 위한 방법 및 시그널링 정보를 수신하기 위한 방법 {APPARATUS FOR TRANSMITTING SIGNALING INFORMATION, APPARATUS FOR RECEIVING SIGNALING INFORMATION, METHOD FOR TRANSMITTING SIGNALING INFORMATION AND METHOD FOR RECEIVING SIGNALING INFORMATION}

본 발명은 시그널링 정보를 전송하기 위한 장치, 시그널링 정보를 수신하기 위한 장치, 시그널링 정보를 전송하기 위한 방법 및 시그널링 정보를 수신하기 위한 방법에 관한 것이다.

최근 디지털 방송 시스템에서 IP를 이용한 방송 환경이 점점 증가하고 있다. 차세대 방송 시스템에서는 방송망과 인터넷 망을 연동하여 방송 서비스를 제공하는 하이브리드 방송 시스템이 구축될 전망이 있다. 따라서, 기존의 IP를 이용한 디지털 방송 시스템의 기술을 계승 및 발전시키는 방안들이 고려되고 있다. 하지만, 기존의 MPEG-2 TS를 이용하는 기존 방송 시스템에서 IP 방송 시스템으로 완전히 전환되는 것은 산업적인 측면 또는 정책적인 측면에서 상당한 기간이 소요되게 되므로 IP 및 MPEG-2 TS를 동시에 지원하는 방송 시스템이 고려되어야 한다.

본 발명이 이루고자 하는 기술적 과제는, 전술한 문제점을 해결하기 위한 것으로, 차세대 방송 시스템에서 상위 계층에서 전달되는 패킷의 종류에 관계 없이 처리될 수 있는 링크 계층 패킷의 구조를 발명하는 것에 있다.

또한, 본 발명이 이루고자 하는 기술적 과제는, 상술한 링크 계층 패킷이 사용되는 경우에 시그널링 정보를 효과적으로 전송하는 방법을 발명하는 것에 있다.

또한, 본 발명이 이루고자 하는 기술적 과제는, 상술한 링크 계층 패킷을 이용하여 시그널링 정보를 전송하는 경우 링크 계층 패킷의 헤더 및 페이로드의 구조를 발명하는 것에 있다.

전술한 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 시그널링 정보 송신 방법은 시그널링 정보를 포함하는 링크 계층 패킷을 생성하는 단계, 여기서, 상기 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고, 여기서, 상기 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 상기 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함하고, 상기 시그널링 정보는 상기 링크 계층 패킷의 페이로드에 포함되고, 여기서, 상기 고정 헤더는 상기 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 상기 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함하고, 상기 생성된 링크 계층 패킷을 전송하는 단계를 포함한다.

바람직하게는, 상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 섹션 테이블인 것을 특징으로 한다.

바람직하게는, 상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 디스크립터인 것을 특징으로 한다.

바람직하게는, 상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 GSE-LLC인 것을 특징으로 한다.

바람직하게는, 상기 고정 헤더는 하나 이상의 디스크립터가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 하나의 링크 계층 패킷의 페이로드에 포함된 디스크립터의 개수를 나타내는 카운트 필드 (Concatenation Count field)를 더 포함하는 것을 특징으로 한다.

바람직하게는, 상기 고정 헤더는 GSE-LLC 데이터가 하나 이상의 세그먼트로 분할되고 상기 하나 이상의 세그먼트 중 하나의 세그먼트가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트가 속해있는 GSE-LLC 데이터를 식별하는 세그먼트 식별 엘레먼트를 더 포함하는 것을 특징으로 한다.

바람직하게는, 상기 링크 계층 패킷은 확장 헤더를 더 포함하고 상기 확장 헤더는 상기 GSE-LLC 데이터의 재조합을 위해 필요한 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트의 순서 정보를 나타내는 세그먼트 순서 엘레먼트 및 상기 링크 계층 패킷의 전체 길이를 나타내는 패킷 길이 엘레먼트를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 링크 계층 패킷의 전체 길이는 상기 링크 계층 패킷의 헤더 길이와 상기 링크 계층 패킷의 페이로드 길이를 더한 값을 나타내고, 여기서, 상기 링크 계층 패킷의 페이로드 길이는 상기 링크 계층 패킷의 페이로드를 구성하는 섹션 테이블의 길이를 나타내고, 상기 섹션 테이블의 길이는 상기 섹션 테이블의 시작 부분부터 일정 오프셋(offset)만큼 이동한 위치에 존재하는 섹션 길이 필드가 나타내는 값, 상기 일정 오프셋(offset) 및 상기 섹션 길이 필드의 길이를 더한 값을 나타내고, 여기서, 상기 섹션 길이 필드는 상기 섹션 길이 필드 이후부터 해당 섹션의 마지막 부분까지의 길이를 나타내는 것을 특징으로 한다.

바람직하게는, 상기 링크 계층 패킷의 페이로드에는 신속한 방송 서비스 스캔 및 획득을 위한 시그널링 정보를 포함하는 고속 정보 테이블 또는 고속 정보 디스크립터가 포함되는 것을 특징으로 한다.

전술한 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 시그널링 정보 수신 장치는 시그널링 정보를 포함하는 링크 계층 패킷을 수신하는 단계, 여기서, 상기 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고, 여기서, 상기 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 상기 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함하고, 상기 시그널링 정보는 상기 링크 계층 패킷의 페이로드에 포함되고, 여기서, 상기 고정 헤더는 상기 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 상기 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함하고, 상기 수신한 링크 계층 패킷에서 시그널링 정보를 파싱하는 단계를 포함한다.

바람직하게는, 상기 링크 계층 패킷은 확장 헤더를 더 포함하고 상기 확장 헤더는 상기 GSE-LLC 데이터의 재조합을 위한 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트의 순서 정보를 나타내는 세그먼트 순서 엘레먼트 및 상기 링크 계층 패킷의 전체 길이를 나타내는 패킷 길이 엘레먼트를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 방송 수신기는 상위 계층에서 전달되는 패킷의 종류에 관계 없이, 링크 계층의 패킷을 통합적으로 처리할 수 있는 효과가 있다.

본 발명에 따르면, 링크 계층 패킷을 통하여 시그널링 정보를 전송할 수 있는 효과가 있다.

본 발명에 따르면, 시그널링 정보의 형태에 따라 각 형태에 가장 효율적인 링크 계층 패킷의 헤더 및 페이로드 구조를 제공할 수 있는 효과가 있다.

본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스(future broadcast service)를 위한 방송 신호 송신 장치의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(input formatting) 모듈을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅(input formatting)모듈 을 나타낸 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅(input formatting) 모듈을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션(coding & modulation)모듈을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐(frame structure) 모듈을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션(waveform generation) 모듈을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치의 구조를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션(synchronization & demodulation) 모듈을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 프레임 파싱(frame parsing) 모듈을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩(demapping & decoding) 모듈을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서(output processor)를 나타낸 도면이다.
도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서(output processor)를 나타낸 도면이다.
도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션(coding & modulation) 모듈을 나타낸 도면이다.
도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩(demapping & decoding) 모듈을 나타낸 도면이다.
도 16는 시그널 스페이스 디버시티(Signal Space Diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합들을 나타낸 개념도이다.
도 17은 본 발명에 따른 블록 타임 인터리버(block time interleaver)와 대각 타임 인터리버(diagonal time interleaver)의 컬럼 와이즈 쓰기(column-wise writing) 동작을 나타낸 도면이다.
도 18은 시그널 스페이스 디버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제1 시나리오(S1)를 나타낸 개념도이다.
도 19는 시그널 스페이스 디버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제2 시나리오(S2)를 나타낸 개념도이다.
도 20은 시그널 스페이스 디버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제3 시나리오(S3)를 나타낸 개념도이다.
도 21은 시그널 스페이스 디버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제4 시나리오(S4)를 나타낸 개념도이다.
도 22는 본 발명의 일 실시예에 따른 램덤 제너레이터(random generator)의 구조를 나타낸 도면이다.
도 23은 본 발명의 일 실시예에 따른 램덤 제너레이터를 나타낸 도면이다.
도 24는 본 발명의 다른 실시예에 따른 램덤 제너레이터를 나타낸 도면이다.
도 25는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 26은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 개념도이다.
도 27은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
도 28은 본 발명의 일 실시예에 따른 디인터리빙된 메모리 인데스의 생성 과정을 나타낸 도면이다.
도 29는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.
도 30은 본 발명의 일 실시예에 따른 슈퍼 프레임 구조(super-frame structure)를 나타낸 도면이다.
도 31은 본 발명의 일 실시예에 따른 프리앰블 삽입 블록을 나타낸 도면이다.
도 32는 본 발명의 일 실시예에 따른 프리앰블 구조를 나타낸 도면이다.
도 33은 본 발명의 일 실시예에 따른 프리앰블 검출기를 나타낸 도면이다.
도 34는 본 발명의 일 실시예에 따른 상관성(correlation) 검출기를 나타낸 도면이다.
도 35는 본 발명의 일 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.
도 36은 본 발명의 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.
도 37은 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.
도 38은 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프이다.
도 39는 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프이다.
도 40은 본 발명의 일 실시예에 따른 시그널링 정보 인터리빙 과정을 나타낸 도면이다.
도 41은 본 발명의 다른 실시예에 따른 시그널링 정보 인터리빙 과정을 나타낸 도면이다.
도 42는 본 발명의 일 실시예에 따른 시그널링 디코더를 나타낸 도면이다.
도 43은 본 발명의 일 실시예에 따른 시그널링 디코더의 성능을 나타낸 그래프이다.
도 44는 본 발명의 또 다른 실시예에 따른 프리앰블 삽입 블록을 나타낸 도면이다.
도 45는 본 발명의 일 실시예에 따른 프리앰블에 있어서 시그널링 데이터의 구조를 나타낸 도면이다.
도 46은 일 실시예에 따른 프리앰블 상에서 전송된 시그널링 데이터를 처리 하는 과정을 나타낸 도면이다.
도 47은 일 실시예에 따른 시간 영역에서 반복되는 프리앰블 구조를 나타낸 도면이다.
도 48은 본 발명의 일 실시예에 따른 프리앰블 검출기 및 프리앰블 검출기에 포함된 상관성 검출기를 나타낸 도면이다.
도 49는 본 발명의 다른 실시예에 따른 프리앰블 검출기를 나타낸 도면이다.
도 50은 본 발명의 일 실시예에 따른 프리앰블 검출기 및 프리앰블 검출기에 포함된 시그널링 디코더를 나타낸 도면이다.
도 51은 본 발명의 일 실시예에 따른 방송 시스템의 프레임 구조를 나타낸 도면이다.
도 52는 본 발명의 일 실시예에 따른 DP를 나타낸 도면이다.
도 53은 본 발명의 일 실시예에 따른 타입1 DP들을 나타낸 도면이다.
도 54는 본 발명의 일 실시예에 따른 타입2 DP들을 나타낸 도면이다.
도 55는 본 발명의 일 실시예에 따른 타입3 DP들을 나타낸 도면이다.
도 56은 본 발명의 일 실시예에 따른 RB들을 나타낸 도면이다.
도 57은 본 발명의 일 실시예에 따른 RB의 프레임 매핑 과정을 나타낸 도면이다.
도 58은 본 발명의 일 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.
도 59는 본 발명의 일 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.
도 60은 본 발명의 일 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.
도 61은 본 발명의 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.
도 62는 본 발명의 또 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.
도 63은 본 발명의 또 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.
도 64은 본 발명의 다른 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.
도 65는 본 발명의 또 다른 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.
도 66은 본 발명의 다른 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.
도 67 은 본 발명의 또 다른 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.
도 68은 본 발명의 일 실시예에 따른 시그널링 정보를 나타낸 도면이다.
도 69는 본 발명의 일 실시예에 따른 DP개수에 따른 PLS의 비트의 수를 도시한 그래프이다.
도 70은 본 발명의 일 실시예에 따른 DP의 디매핑 과정을 나타낸 도면이다.
도 71은 본 발명의 또 다른 실시예에 따라 FEC 인코더 모듈에서 PLS 데이터에 대해 LDPC인코딩을 수행하기 위해 적용가능한 세 가지 타입의 모 코드(mother code)의 예시적인 구조를 나타낸 도면이다.
도 72는 본 발명의 또 다른 실시예에 따라 LDPC 인코딩에 사용되는 모 코드 타입을 선택하고 쇼트닝(shortening)의 크기를 결정하는 과정의 흐름도이다.
도 73은 본 발명의 또 다른 실시예에 따른 어댑테이션 패리티(adaptation parity)의 인코딩 과정을 나타낸 도면이다.
도 74는 본 발명의 또 다른 실시예에 따라 FEC 인코더 모듈에 입력된 PLS 데이터를 LDPC 인코딩하기 전에 입력된 PLS 데이터를 분리하기 위한 페이로드 분할 모드(payload splitting mode)를 나타낸 도면이다.
도 75는 본 발명의 또 다른 실시예에 따른 프레임 스트럭쳐 모듈(1200)에 의해 PLS 반복을 수행하고 프레임을 출력하는 과정을 나타낸 도면이다.
도 76은 본 발명의 또 다른 실시예에 따른 신호 프레임 구조를 나타낸 도면이다.
도 77은 본 발명의 또 다른 실시예에 따른 방송 신호 전송 방법의 흐름도이다.
도 78은 본 발명의 또 다른 실시예에 따른 방송 신호 수신 방법의 흐름도이다.
도 79는 본 발명의 또 다른 실시예에 따른 웨이브폼 제너레이션 모듈과 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.
도 80은 본 발명의 일 실시예에 따른 CP bearing SP와 CP not bearing SP의 정의를 나타낸 도면이다.
도 81은 본 발명의 일 실시예에 따른 참조 인덱스 테이블을 나타낸 도면이다.
도 82는 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.
도 83은 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.
도 84는 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.
도 85는 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.
도 86는 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용하여 CP 패턴 생성 방법 #3에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.
도 87은 패턴 반전(reversal) 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.
도 88은 본 발명의 일 실시예에 따른 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.
도 89는 본 발명의 일 실시예에 따른 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.
도 90은 본 발명의 일 실시예에 따른 수신모드와 관련된 정보를 도시한 테이블을 나타낸다.
도 91은 본 발명의 일 실시예에 따른 방송 신호의 대역폭을 나타낸 도면이다.
도 92는 본 발명의 일 실시예에 따른 전송 파라미터들을 포함하는 테이블을 나타낸다.
도 93은 본 발명의 일 실시예에 따른 유효 신호 대역폭(effective signal bandwidth, eBW)을 최적화할 수 있는 전송 파라미터들을 포함하는 테이블을 나타낸다.
도 94는 본 발명의 다른 실시예에 따른 eBW을 최적화하기 위한 전송 파라미터들을 포함하는 테이블을 나타낸다.
도 95는 본 발명의 또 다른 실시예에 따른 eBW을 최적화하기 위한 전송 파라미터들을 포함하는 테이블을 나타낸다.
도 96은 본 발명의 또 다른 실시예에 따른 전송 파라미터들을 나타낸다.
도 97은 본 발명의 일 실시예에 따른 전송(Tx) 신호의 PSD(Power Spectral Density)를 나타내 그래프이다.
도 98은 본 발명의 다른 실시예에 따른 수신 모드와 관련된 정보를 나타낸 테이블이다.
도 99는 본 발명의 일 실시예에 따른 최대 채널 추정 범위와 가드 인터벌 간의 관계를 나타낸 도면이다.
도 100은 본 발명의 일 실시예에 따른 파일럿 파라미터를 정의한 테이블을 나타낸 도면이다.
도 101은 본 발명의 다른 실시예에 따른 파일럿 파라미터를 정의한 테이블을 나타낸 도면이다.
도 102는 본 발명의 일 실시예에 따른 SISO 파일럿 패턴을 나타낸 도면이다.
도 103은 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴을 나타낸 도면이다.
도 104는 본 발명의 일 실시예에 따른 MIXO-2 파일럿 패턴을 나타낸 도면이다.
도 105는 본 발명의 일 실시예에 따른 MIMO 인코딩 구성도이다.
도 106은 본 발명의 일 실시예에 따른 MIMO 인코딩 방식을 나타낸 도면이다.
도 107은 발명의 일 실시예에 따른 non-uniform QAM에 따른 I 또는 Q측의 PAM 그리드를 나타낸 도면이다.
도 108은 발명의 일 실시예에 따른 비균일 64 QAM에 매핑된 심볼들에 PH-eSM PI 방식을 적용할 때의 MIMO 인코딩 입출력을 나타낸 도면이다.
도 109는 본 발명의 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.
도 110은 본 발명의 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.
도 111은 본 발명의 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.
도 112은 본 발명의 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.
도 113은 발명에 따른 QAM-6의 실시예를 나타낸 도면이다.
도 114는 발명에 따른 5/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 115는 발명에 따른 6/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 116은 발명에 따른 7/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 117은 발명에 따른 8/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 118은 발명에 따른 9/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 119는 발명에 따른 11/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 120은 발명에 따른 12/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 121은 발명에 따른 13/15 코드레이트에 대한 NUQ-64의 실시예를 나타낸 도면이다.
도 122는 본 발명의 또 다른 실시예에 따른 널 패킷 삭제 블록(16000)을 나타낸 도면이다.
도 123은 본 발명의 또 다른 실시예에 따른 널 패킷 삽입 블록(17000)을 나타낸 도면이다.
도 124는 본 발명의 일 실시예에 따른 널 패킷 확산(spreading) 방법을 나타낸 도면이다.
도 125는 발명의 일 실시예에 따른 널 패킷 오프셋 방법을 나타낸 도면이다.
도 126은 본 발명의 일 실시예에 따른 널 패킷 확산 방법을 도시한 흐름도이다.
도 127은 본 발명의 일 실시예에 따른, 하이브리드 기반의 차세대 방송 시스템을 위한 프로토콜 스택 (Protocol Stack) 을 나타낸 도면이다.
도 128는 본 발명의 일 실시예에 따른 링크 계층 (link layer)의 인터페이스 (interface)를 나타낸 도면이다.
도 129은 본 발명의 일 실시예에 따른 링크 계층의 패킷의 구조를 나타낸 도면이다.
도 130는 본 발명의 일 실시예에 따른 패킷 타입 엘레먼트의 값에 따른 패킷의 타입을 나타낸 도면이다.
도 131은 본 발명의 일 실시예에 따른, 링크 계층으로 IP 패킷이 전달되는 경우, 링크 계층의 패킷의 헤더의 구조를 나타낸 도면이다.
도 132는 본 발명의 일 실시예에 따른, C/S 필드의 값에 따른 의미와 헤더의 구성 정보를 나타낸 도면이다.
도 133은 본 발명의 일 실시예에 따른 카운트 필드의 값에 따른 의미를 나타낸 도면이다.
도 134는 본 발명의 일 실시예에 따른 Seg_Len_ID 필드의 값에 따른 의미 및 세그먼트의 길이를 계산하는 식을 나타낸 도면이다.
도 135는 본 발명의 일 실시예에 따른 노멀 패킷 (normal packet)을 캡슐화 (encapsulation) 하는 과정 및 링크 계층 패킷의 길이를 계산하는 식을 나타낸 도면이다.
도 136은 본 발명의 일 실시예에 따른 연결 (concatenated packet)을 캡슐화 (encapsulation) 하는 과정 및 링크 계층 패킷의 길이를 계산하는 식을 나타낸 도면이다.
도 137은 본 발명의 일 실시예에 따른 IPv4 패킷을 포함하는 연결 패킷 (concatenated packet) 의 길이를 구하는 과정 및 IP 패킷의 길이 필드 (length field)가 위치하는 오프셋 (offset) 값을 계산하는 식을 나타낸 도면이다.
도 138은 본 발명의 일 실시예에 따른 IPv6 패킷을 포함하는 연결 패킷 (concatenated packet) 의 길이를 구하는 과정 및 IP 패킷의 길이 필드 (length field)가 위치하는 오프셋 (offset) 값을 계산하는 식을 나타낸 도면이다.
도 139는 본 발명의 일 실시예에 따른 분할 패킷 (segmented packet)을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 140은 본 발명의 일 실시예에 따른 IP 패킷의 분할 (segmentation) 과정 및 이에 따른 링크 계층 패킷의 헤더 정보를 나타낸 도면이다.
도 141은 본 발명의 일 실시예에 따른 CRC (Cyclic Redundancy Check)을 포함하는 IP 패킷의 분할 (segmentation) 과정을 나타낸 도면이다.
도 142은 본 발명의 일 실시예에 따른 MPEG-2 TS (transport stream)이 링크 계층으로 입력되는 경우, 링크 계층 패킷의 헤더 구조를 나타낸 도면이다.
도 143은 본 발명의 일 실시예에 따른 카운트 필드의 값에 따른 링크 계층 패킷의 페이로드에 포함되는 MPEG-2 TS 패킷의 개수를 나타내는 도면이다.
도 144는 본 발명의 일 실시예에 따른 MPEG-2 TS 패킷의 헤더를 나타낸 도면이다.
도 145는 본 발명의 일 실시예에 따른 송수신기에서 Transport Error Indicator 필드의 용도를 변경하는 과정을 나타낸 도면이다.
도 146은 본 발명의 일 실시예에 따른 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 147은 본 발명의 일 실시예에 따른 동일한 PID를 갖는 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 148는 본 발명의 일 실시예에 따른 Common PID reduction 과정 및 Common PID reduction 과정을 거치는 경우 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.
도 149은 본 발명의 일 실시예에 따른 Common PID reduction이 적용된 경우, 카운트 필드의 값에 따른 연결된 (concatenated) MPEG-2 TS 패킷의 개수 및 이에 따른 링크 계층 패킷의 길이를 나타낸 도면이다.
도 150는 본 발명의 일 실시예에 따른 눌 패킷 (null packet)이 포함된 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 151은 본 발명의 일 실시예에 따른 제거된 눌 패킷 (null packet)을 카운트 (count) 하는 지시자 (indicator) 를 처리하는 과정 및 이 과정에서 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.
도 152는 본 발명의 다른 실시예에 따른 눌 패킷 (null packet)이 포함된 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 153은 본 발명의 일 실시예에 따른 눌 패킷 (null packet)을 포함하는 스트림 (stream) 에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.
도 154는 본 발명의 일 실시예에 따른 눌 패킷 (null packet)을 포함하는 스트림 (stream) 에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정을 거칠 때, 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.
도 155는 본 발명의 일 실시예에 따른 시그널링 전송을 위한 링크 계층 패킷의 구조를 나타낸 도면이다.
도 156은 본 발명의 일 실시예에 따른 framed packet 전송을 위한 링크 계층 패킷의 구조를 나타낸 도면이다.
도 157은 본 발명의 일 실시예에 따른 framed packet의 신택스 (syntax)를 나타낸 도면이다.
도 158은 본 발명의 일 실시예에 따른, 차세대 방송 시스템의 수신기를 나타낸 도면이다.
도 159는 본 발명의 일 실시예에 따른 섹션 테이블 (section table)의 일반적인 포맷 (format)을 나타낸 도면이다.
도 160은 본 발명의 일 실시예에 따른 시그널링 (signaling)의 전송을 위한 링크 계층 패킷 (link layer packet)의 구조를 나타낸 도면이다.
도 161은 본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값에 따른 의미와 시그널링 타입 필드에 뒤따르는 고정 헤더 및 확장 헤더에 관한 내용을 나타낸 도면이다.
도 162는 본 발명의 일 실시예에 따른 Concatenation Count (Count) 필드값에 따른 링크 계층 패킷의 페이로드를 구성하고 있는 디스크립터의 개수를 나타낸 도면이다.
도 163은 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 섹션 테이블 (section table)인 경우 섹션 테이블을 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.
도 164은 본 발명의 일 실시예에 따른 네트워크 정보 테이블 (network information table; NIT)의 syntax를 나타낸 도면이다.
도 165은 본 발명의 일 실시예에 따른 네트워크 정보 테이블 (network information table; NIT)에 포함되어 있는 전송 시스템 디스크립터 (delivery system descriptor)의 syntax를 나타낸 도면이다.
도 166은 본 발명의 일 실시예에 따른 고속 정보 테이블 (Fast Information Table; FIT)의 syntax를 나타낸 도면이다.
도 167는 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 디스크립터 (descriptor)인 경우 디스크립터를 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.
도 168은 본 발명의 일 실시예에 따른 고속 정보 디스크립터 (fast information descriptor)의 syntax를 나타낸 도면이다.
도 169은 본 발명의 일 실시예에 따른 전송 시스템 디스크립터 (delivery system descriptor)를 나타낸 도면이다.
도 170는 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 DVB-GSE 표준에서 사용되는 GSE-LLC 형태인 경우 하나의 GSE-LLC 데이터를 하나의 링크 계층 패킷의 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.
도 171은 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 DVB-GSE 표준에서 사용되는 GSE-LLC 형태인 경우 하나의 GSE-LLC 데이터를 여러 개의 링크 계층 패킷의 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.
도 172는 본 발명의 일 실시예에 따른 시그널링 정보 송신 방법을 나타낸 도면이다.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.

본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는, 단순한 용어의 명칭이 아닌 그 용어가 가지는 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 함을 밝혀두고자 한다.

본 명세서에서 ‘시그널링 (signaling)’ 이라 함은 방송 시스템, 인터넷 방송 시스템 및/또는 방송/인터넷 융합 시스템에서 제공되는 서비스 정보 (Service Information; SI)를 전송/수신하는 것을 나타낸다. 서비스 정보는 현재 존재하는 각 방송 시스템에서 제공되는 방송 서비스 정보 (예를 들면, ATSC-SI 및/또는 DVB-SI)를 포함한다.

본 명세서에서 ‘방송 신호’ 라 함은, 지상파 방송, 케이블 방송, 위성 방송, 및/또는 모바일 방송 이외에도, 인터넷 방송, 브로드밴드 방송, 통신 방송, 데이터 방송 및/또는 VOD (Video On Demand) 등의 양방향 방송에서 제공되는 신호 및/또는 데이터를 포함하는 개념으로 정의한다.

본 명세서에서 ‘PLP’ 라 함은, 물리적 계층에 속하는 데이터를 전송하는 일정한 유닛을 의미한다. 따라서, 본 명세서에서 ‘PLP’로 명명된 내용은, ‘데이터 유닛’ 또는 ‘데이터 파이프 (data pipe)’ 로 바꾸어 명명될 수도 있다.

디지털 방송 (DTV) 서비스에서 활용될 유력한 어플리케이션 (application) 중의 하나로, 방송 망과 인터넷 망과의 연동을 통한 하이브리드 방송 서비스를 꼽을 수 있다. 하이브리드 방송 서비스는 지상파 방송망을 통해서 전송되는 방송 A/V (Audio/Video) 컨텐츠와 연관된 인핸스먼트 데이터 (enhancement data) 혹은 방송 A/V 컨텐츠의 일부를 인터넷 망을 통하여 실시간으로 전송함으로써, 사용자로 하여금 다양한 컨텐츠를 경험할 수 있도록 한다.

본 발명은, 차세대 디지털 방송 시스템에서, IP packet, MPEG-2 TS packet 과 그 외 방송시스템에서 사용 할 수 있는 packet 을 physical layer로 전달할 수 있도록 encapsulation 하는 방법을 제시하는 것을 목적으로 한다. 또한, 동일한 헤더 포맷으로 layer 2 signaling도 함께 전송 할 수 있도록 하는 방법도 제안한다.

이하에서 설명할 내용은, 장치에서 구현될 수 있다. 예를 들면, 시그널링 처리부, 프로토콜 처리부, 프로세서 및/또는 패킷 생성부에서 아래의 설명되는 과정을 수행할 수 있다.

본 발명은 차세대 방송 서비스를 위한 방송 신호를 송수신 할 수 있는 장치 및 방법을 제공하기 위한 것이다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 포함하는 개념이다. 본 발명의 일 실시예에 따른 송신 장치 및 방법은 지상파 방송 서비스를 위한 베이스(base) 프로파일, 모바일 방송 서비스를 위한 핸드헬드(handheld) 프로파일, UHDTV 서비스를 위한 어드벤스드(advanced) 프로파일로 구분할 수 있다. 이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두를 위한 프로파일로서 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 이는 설계자의 의도에 따라 변경될 수 있다.

본 발명은 상술한 차세대 방송 서비스를 위한 방송 신호를 비MIMO(non-MIMO, Multi Input Multi Output) 방식 또는 MIMO 방식으로 처리하는 것을 일 실시예로 할 수 있다. 본 발명의 일 실시예에 따른 비MIMO 방식은 MISO(Multi Input Single Output) 방식, SISO(Single Input Single Output) 방식 등을 포함할 수 있다.

이하에서, MISO 또는 MIMO의 다중 안테나는 설명의 편의를 위해 2개의 안테나를 예로서 설명할 수 있으나, 이러한 본 발명의 설명은 2개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.

도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100), 프레임 스트럭쳐 모듈(1200), 웨이브폼 제너레이션 모듈(1300) 및 시그널링 제너레이션 모듈(1400)을 포함할 수 있다. 이하 송신 장치의 각 모듈의 동작을 중심으로 설명한다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 입력 신호로서 MPEG-TS 스트림, IP 스트림 (v4/v6) 그리고 GS (Generic stream)를 입력받을 수 있다. 또한 입력 신호를 구성하는 각 스트림의 구성에 관한 관리 정보(management information)를 수신하고, 수신된 관리 정보를 참조하여 최종적인 물리 계층(physical layer) 신호를 생성할 수 있다.

본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 인풋 스트림들을 코딩 및 모듈레이션을 수행하기 위한 기준 또는 서비스 및 서비스 컴포넌트 기준에 따라 나누어 복수의 로지컬 데이터 파이프들 (logical data pipes, 또는 데이터 파이프들 또는 DP 데이터)로 출력할 수 있다. 데이터 파이프는 서비스 데이터 또는 관련된 메타 데이터를 전송하는 물리 계층의 로지컬 채널(logical channel)로서, 하나 또는 복수의 서비스들 또는 서비스 컴포넌트들을 전송할 수 있다. 또한 각 데이터 파이프를 통해 전송되는 데이터를 DP 데이터라 호칭할 수 있다.

또한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 생성된 각각의 데이터 파이프를 코딩 및 모듈레이션을 수행하기 위해 필요한 블록 단위로 나누고, 전송효율을 높이거나 스케쥴링을 하기 위해 필요한 과정들을 수행할 수 있다. 인풋 포맷팅 모듈(1000)의 동작에 대한 구체적인 내용은 후술한다.

본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 인풋 포맷팅 모듈(1000)으로부터 입력받은 각각의 데이터 파이프에 대해서 FEC(forward error correction) 인코딩을 수행하여 전송 채널에서 발생할 수 있는 에러를 방송 신호 수신 장치에서 보정(correction)할 수 있도록 한다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 FEC 출력 비트 데이터를 심볼 데이터로 전환하고, 인터리빙을 수행하여 채널에 의한 버스트 에러(burst error)를 보정할 수 있다. 도 1에 도시된 바와 같이 두 개 이상의 Tx 안테나를 통해 데이터를 전송하기 위하여 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 처리한 데이터를 각 안테나 출력을 위한 데이터 경로(data path)로 나누어 출력할 수 있다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 코딩 앤 모듈레이션 모듈(1100)에서 출력된 데이터를 신호 프레임에 매핑할 수 있다. 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 인풋 포맷팅 모듈(1000)에서 출력된 스케쥴링 정보를 이용하여 매핑을 수행할 수 있으며, 추가적인 다이버시티 이득(diversity gain)을 얻기 위하여 신호 프레임 내의 데이터에 대하여 인터리빙을 수행할 수 있다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 프레임 스트럭쳐 모듈(1200)에서 출력된 신호 프레임들을 전송할 수 있는 형태의 신호로 변환할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 전송 장치의 검출을 위해 프리앰블 시그널(또는 프리앰블)을 신호에 삽입하고, 전송 채널을 추정하여 왜곡을 보상할 수 있도록 참조 신호(reference signal)를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 다중 경로 수신에 따른 채널 딜레이 스프레드 (channel delay spread)에 의한 영향을 상쇄시키기 위해서 가드 인터벌 (guard interval)을 두고 해당 구간에 특정 시퀀스를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 부가적으로 출력 신호의 PAPR(peak-to-average power ratio)과 같은 신호특성을 고려하여 효율적인 전송에 필요한 과정을 수행할 수 있다.

본 발명의 일 실시예에 따른 시그널링 제너레이션 모듈(1400)은 입력된 관리 정보(management 정보) 및 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100) 및 프레임 스트럭쳐 모듈(1200)에서 발생된 정보를 이용하여 최종적인 물리 계층 시그널링을 생성한다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 시그널링 정보를 디코딩하여 수신된 신호를 디코딩할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 제공할 수 있다. 따라서 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 서로 다른 서비스를 위한 신호들을 시간 영역에서 멀티플렉싱하여 전송할 수 있다.

도 2 내지 도 4는 도 1에서 설명한 본 발명의 실시예들에 따른 인풋 포맷팅 모듈(1000)을 나타낸 도면이다. 이하 각 도면에 대해 설명한다.

도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

도 2는 인풋 신호가 싱글 인풋 스트림인 경우의 인풋 포맷팅 모듈을 나타낸다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈은 모드 어댑테이션 모듈(2000)과 스트림 어댑테이션 모듈(2100)을 포함할 수 있다.

도 2에 도시된 바와 같이 모드 어댑테이션 모듈(2000)은 인풋 인터페이스 (input interface) 블록(2010), CRC-8 인코더 블록(2020) 및 BB 헤더 삽입 (BB header insertion) 블록(2030)을 포함할 수 있다. 이하 모드 어댑테이션 모듈(2000)의 각 블록에 대해 설명한다.

인풋 인터페이스 블록(2010)은 입력된 싱글 인풋 스트림을 추후 FEC(BCH/LDPC)를 수행하기 위한 베이스 밴드 (baseband, BB) 프레임 길이의 데이터들로 나눠서 출력할 수 있다.

CRC-8 인코더 블록(2020)은 각 BB 프레임 데이터에 대해서 CRC 인코딩을 수행하여 리던던시 데이터(리던던시(redundancy) data)를 추가할 수 있다.

이후, BB 헤더 삽입 블록(2030)은 모드 어댑테이션 타입 (Mode Adaptation Type, (TS/GS/IP)), 유저 패킷 길이 (User Packet Length), 데이터 필드 길이 (Data Field Length), 유저 패킷 싱크 바이트 (User Packet Sync Byte), 데이터 필드안에 있는 유저 패킷 싱크 바이트의 스타트 어드레스 (Start Address of User Packet Sync Byte in Data Field), 고효율 모드 인디케이터 (High Efficiency Mode Indicator), 인풋 스트림 동기화 필드 (Input Stream Synchronization Field) 등의 정보를 포함하는 헤더를 BB 프레임에 삽입할 수 있다.

도 2에 도시된 바와 같이, 스트림 어댑테이션 모듈(2100)은 패딩 삽입(padding insertion) 블록(2110) 및 BB 스크램블러 (scrambler) 블록(2120)을 포함할 수 있다. 이하 스트림 어댑테이션 모듈(2100)의 각 블록에 대해 설명한다.

패딩 삽입 블록(2110)은 모드 어댑테이션 모듈(2000)로부터 입력받은 데이터가 FEC 인코딩에 필요한 입력 데이터 길이보다 작은 경우, 데이터에 패딩 비트를 삽입하여 필요한 입력 데이터 길이를 가지도록 출력할 수 있다.

BB 스크램블러 블록(2120)은 입력된 비트 스트림을 PRBS (Pseudo Random Binary Sequence)로 XOR 연산하여 랜덤마이징을 수행할 수 있다.

상술한 블록들은 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

도 2에 도시된 바와 같이, 인풋 포맷팅 모듈은 최종적으로 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

도 3은 입력된 신호가 다수의 인풋 스트림들 (input streams)인 경우의 인풋 포맷팅 모듈의 모드 어댑테이션 모듈(3000)을 나타낸 도면이다.

다수의 인풋 스트림들을 처리하기 위한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈(3000)은 각 인풋 스트림을 독립적으로 처리할 수 있다.

도 3를 참조하면, 다수의 인풋 스트림들의 스트림을 각각 처리 하기 위한 모드 어댑테이션 모듈(3000)은 인풋 인터페이스 (input interface) 블록, 인풋 스트림 싱크로나이저 (input stream synchronizer) 블록(3100), 지연 보상(compensating delay) 블록(3200), 널 패킷 삭제 (null packet deletion) 블록(3300), CRC-8인코더 블록 및 BB 헤더 삽입 블록을 포함할 수 있다. 이하 모드 어댑테이션 모듈(3000)의 각 블록에 대해 설명한다.

인풋 인터페이스 블록, CRC-8 인코더 블록 및 BB 헤더 삽입 블록의 동작들은 도 2에서 설명한 블록들의 동작에 대응하므로 설명을 생략한다.

인풋 스트림 싱크로나이저 블록(3100)은 ISCR(Input Stream Clock Reference) 정보를 전송하여, 방송 신호 수신 장치에서 TS 혹은 GS 스트림을 복원하는데 필요한 타이밍(timing) 정보를 발생시킬 수 있다.

지연 보상 블록(3200)은 전송 장치에서 타이밍 정보를 포함하는 데이터의 처리에 따른 데이터 파이프 간 지연이 발생한 경우, 수신 장치에서 동기를 맞출 수 있도록 입력 데이터를 지연시켜서 출력할 수 있다.

널 패킷 삭제 블록(3300)은 입력 데이터에서 불필요하게 전송된 입력 널 패킷을 제거하고, 제거된 위치에 따라 제거된 널 패킷의 개수를 입력 데이터에 삽입하여 전송할 수 있다.

도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

구체적으로, 도 4는 입력 신호가 다수의 인풋 스트림들에 해당하는 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈을 나타낸 도면이다.

입력 신호가 다수의 인풋 스트림들에 해당하는 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈은 스케쥴러(scheduler)(4000), 1-프레임 지연 (1-frame delay) 블록(4100), 인밴드 시그널링 또는 패딩 삽입 (In-band signaling or padding insertion) 블록(4200), 물리 계층 시그널링 생성(physical layer signaling generation) 블록(4300) 및 BB 스크램블러 (scrambler) 블록(4400)을 포함할 수 있다. 이하 스트림 어댑테이션 모듈의 각 블록에 대해 설명한다.

스케쥴러 (4000)는 듀얼 극성 (dual polarity)을 가지는 다중 안테나를 사용하는 MIMO 시스템을 위한 스케쥴링을 수행할 수 있다. 또한 스케쥴러(4000)는 도 1에서 설명한 코딩 앤 모듈레이션 모듈 내의 비트 투 셀 디먹스 (bit to cell demux) 블록, 셀 인터리버 (cell interleaver) 블록, 타임 인터리버 (time interleaver) 블록 등 각 안테나 경로를 위한 신호 처리 블록들에 사용될 파라미터들을 발생시킬 수 있다.

1-프레임 지연 블록(4100)은 데이터 파이프 내에 삽입될 인밴드 시그널링 정보를 위해서 다음 프레임에 대한 스케쥴링 정보가 현재 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.

인밴드 시그널링 또는 패딩 삽입 블록(4200)은 한 개의 전송 프레임만큼 지연된 데이터에 지연되지 않은 물리 계층 시그널링 (physical layer signaling, PLS)-다이나믹 시그널링 (dynamic signaling) 정보를 삽입할 수 있다. 이 경우, 인밴드 시그널링 또는 패딩 삽입 블록(4200)은 패딩을 위한 공간이 있는 경우에 패딩 비트를 삽입하거나, 인밴드 시그널링 정보를 패딩 공간에 삽입할 수 있다. 또한, 스케쥴러(4000)는 인밴드 시그널링 정보와 별개로 현재 프레임에 대한 PLS-다이나믹 시그널링 정보를 출력할 수 있다. 따라서 후술할 셀 맵퍼(cell mapper)는 스케쥴러(4000)에서 출력된 스케쥴링 정보에 따라 입력 셀들을 매핑할 수 있다.

물리 계층 시그널링 생성 블록(4300)은 인밴드 시그널링 정보를 제외하고 전송 프레임의 프리앰블 심볼 (preamble symbol)을 통해 전송되거나 데이터 심볼(data symbol)을 통해 확산되어 전송될 물리 계층 시그널링 데이터를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 물리 계층 시그널링 데이터는 시그널링 정보로 호칭될 수 있다. 또한 본 발명의 일 실시예에 따른 물리 계층 시그널링 데이터는 PLS-프리(pre) 정보와 PLS-포스트(post) 정보로 구분될 수 있다. PLS-프리 정보는 PLS-포스트 정보를 인코딩 하는데 필요한 파라미터들과 정적 PLS 시그널링 데이터(static PLS signaling data)를 포함할 수 있으며, PLS-포스트 정보는 데이터 파이프를 인코딩 하는데 필요한 파라미터를 포함할 수 있다. 상술한 데이터 파이프를 인코딩 하는데 필요한 파라미터는 정적 PLS 시그널링 데이터(static PLS signaling data)와 동적 PLS 시그널링 데이터 (dynamic PLS signaling data)로 구분될 수 있다. 정적 PLS 시그널링 데이터는 슈퍼 프레임(super-frame)에 포함된 모든 프레임에 공통적으로 적용될 수 있는 파라미터로 슈퍼 프레임 단위로 변경될 수 있다. 동적 PLS 시그널링 데이터는 슈퍼 프레임에 포함된 프레임마다 다르게 적용될 수 있는 파라미터로, 프레임 단위로 변경될 수 있다. 따라서 수신 장치는 PLS-프리 정보를 디코딩하여 PLS-포스트 정보를 획득하고, PLS-포스트 정보를 디코딩하여 원하는 데이터 파이프를 디코딩할 수 있다.

BB 스크램블러 블록(4400)은 최종적으로 웨이브폼 제너레이션 블록 (waveform generation block)의 출력 신호의 PAPR(Peak-to-Average Power Ratio) 값이 낮아지도록 PRBS (Pseudo-Random Binary Sequence)를 발생시켜서 입력 비트 스트림과 XOR 연산을 할 수 있다. 도 4에 도시된 바와 같이 BB 스크램블러 블록(4400)의 스크램블링은 데이터 파이프와 PLS 정보 모두에 대해 적용될 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

도 4에 도시된 바와 같이, 스트림 어댑테이션 모듈은 최종적으로 각 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 5의 코딩 앤 모듈레이션 모듈은 도 1에서 설명한 코딩 앤 모듈레이션 모듈(1100)의 일 실시예에 해당한다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스 등을 제공할 수 있다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치에서 제공하는 서비스의 특성에 따라 QoS (quality of service)가 다르기 때문에 각 서비스에 대응하는 데이터가 처리되는 방식이 달라져야 한다. 따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 경로별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 독립적으로 처리할 수 있다. 결과적으로 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 각 데이터 파이프를 통해 전송하는 서비스 또는 서비스 컴포넌트 별로 QoS를 조정할 수 있다.

따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 SISO 방식을 위한 제1 블록(5000), MISO 방식을 위한 제2 블록(5100), MIMO 방식을 위한 제3 블록(5200) 및 PLS-프리/포스트 정보를 처리하기 위한 제4 블록(5300)을 포함할 수 있다. 도 5에 도시된 코딩 앤 모듈레이션 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 제1 블록(5000) 및 제4 블록(5300)만을 포함할 수도 있고, 제2 블록(5100) 및 제4 블록(5300)만을 포함할 수도 있고, 제3 블록(5200) 및 제4 블록(5300)만을 포함할 수도 있다. 즉, 설계에 따라 코딩 앤 모듈레이션 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 코딩 앤 모듈레이션 모듈의 각 블록에 대해 설명한다.

제1 블록(5000)은 입력된 데이터 파이프를 SISO 처리하기 위한 블록으로 FEC 인코더 (encoder) 블록(5010), 비트 인터리버 (bit interleaver) 블록(5020), 비트 투 셀 디먹스 (bit to cell demux) 블록(5030), 성상도 맵퍼(constellation mapper) 블록(5040), 셀 인터리버 (cell interleaver) 블록(5050) 및 타임 인터리버(time interleaver) 블록(5060)을 포함할 수 있다.

FEC 인코더 블록(5010)은 수신 장치에서 전송 채널에서 발생된 오류를 보정할 수 있도록 입력된 데이터 파이프에 대하여 BCH 인코딩과 LDPC 인코딩을 수행하여 리던던시를 추가할 수 있다.

비트 인터리버 블록(5020)은 전송 채널 상에서 발생할 수 있는 버스트 에러(burst error)에 대해 강인성을 갖도록 FEC 인코딩이 수행된 데이터의 비트 스트림을 인터리빙 규칙에 따라 인터리빙할 수 있다. 따라서 QAM 심볼에 딥 페이딩 (deep fading) 혹은 이레이져 (erasure)가 가해진 경우, 각 QAM 심볼에는 인터리빙된 비트들이 매핑되어 있으므로 전체 코드워드 (codeword) 비트들 중에서 연속된 비트들에 오류가 발생하는 것을 막을 수 있다.

비트 투 셀 디먹스 블록(5030)은 입력된 비트 스트림들의 순서와 성상도 매핑 규칙을 모두 고려하여 FEC 블록 내 각 비트들이 적절한 강인성 (robustness)을 갖고 전송될 수 있도록 입력 비트 스트림의 순서를 결정하여 출력할 수 있다.

비트 인터리버 블록(5020)은 FEC 인코더 블록(5010)과 성상도 맵퍼 블록(5040) 사이에 위치하며, 수신 장치의 LDPC 디코딩을 고려하여, FEC 인코더 블록(5010)에서 수행한 LDPC 인코딩의 출력 비트를 성상도 맵퍼의 서로 다른 신뢰성(reliability) 및 최적의 값을 갖는 비트 포지션과 연결시킬 수 있다. 따라서 비트 투 셀 디먹스 블록(5030)은 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

성상도 맵퍼 블록(5040)은 입력된 비트 워드(bit word)를 하나의 성상도(constellation)에 매핑할 수 있다. 이 경우 성상도 맵퍼 블록은 추가적으로 로테이션 앤 Q-딜레이 (rotation & Q-delay)를 수행할 수 있다. 즉, 성상도 맵퍼 블록은 입력된 성상도들을 로테이션 각 (rotation angle)에 따라 로테이션한 후에 인-페이즈 (In-phase) 성분과 쿼드러처-페이즈 (Quadrature-phase) 성분으로 나눈 후에 쿼드러처-페이즈 성분만을 임의의 값으로 딜레이시킬 수 있다. 이후 페어로 된 인-페이즈 성분과 쿼드러처-페이즈 성분을 이용해서 새로운 성상도로 재매핑할 수 있다.

또한 성상도 맵퍼 블록(5040)은 최적의 성상도 포인트들을 찾기 위하여 2차원 평면상의 성상도 포인트들을 움직일 수 있다. 이 과정을 통해 코딩 앤 모듈레이션 모듈(1100)의 커패시티(capacity)은 최적화 될 수 있다. 또한, 성상도 맵퍼 블록(5040)은 IQ 밸런스드 성상도 포인트들(IQ-balanced constellation points)과 로테이션 방식을 이용하여 상술한 동작을 수행할 수 있다. 성상도 맵퍼 블록(5040)은 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

셀 인터리버 블록(5050)은 한 개의 FEC 블록에 해당하는 셀들을 랜덤하게 섞어서 출력하여, 각 FEC 블록에 해당하는 셀들이 각 FEC 블록마다 서로 다른 순서로 출력되도록 할 수 있다.

타임 인터리버 블록(5060)은 여러 개의 FEC 블록에 속하는 셀들을 서로 섞어서 출력할 수 있다. 따라서 각 FEC 블록의 셀들은 타임 인터리빙 뎁스(time interleaving depth)만큼의 구간내에 분산되어 전송되므로 다이버시티 이득(diversity gain)을 획득할 수 있다.

제2 블록(5100)은 입력된 데이터 파이프를 MISO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제1 블록(5000)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 성상도 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있다. 그러나, MISO 프로세싱 (MISO processing) 블록(5110)을 더 포함한다는 점에서 제1 블록(5000)과 차이가 있다. 제2 블록(5100)은 제1 블록(5000)과 마찬가지로 입력 동작부터 타임 인터리버 동작까지 동일한 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.

MISO 프로세싱 블록(5110)은 입력된 셀들에 대해서 전송 다이버시티(transmit diversity)를 제공하는 MISO 인코딩 매트릭스(matrix)에 따라 인코딩을 수행하고, MISO 프로세싱 된 데이터를 두 개의 경로를 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MISO 프로세싱은 OSTBC(orthogonal space time block coding)/OSFBC(orthogonal space frequency block coding, 일명 Alamouti coding)을 포함할 수 있다.

제3 블록(5200)은 입력된 데이터 파이프를 MIMO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제2 블록(5100)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 성상도 맵퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있다. 그러나 MIMO 프로세싱 블록(5220)을 포함한다는 점에서 제2 블록(5100)의 데이터 처리 과정의 차이가 있다.

즉, 제3 블록(5200)의 경우, FEC 인코더 블록 및 비트 인터리버 블록은 제 1 및 2 블록(5000, 5100)과 그 기능은 다를지라도 기본적인 역할은 동일하다.

비트 투 셀 디먹스 블록(5210)은 MIMO 프로세싱의 입력 비트 스트림의 개수와 동일한 개수의 출력 비트 스트림을 생성하여 MIMO 프로세싱을 위한 MIMO 경로를 통해 출력할 수 있다. 이 경우, 비트 투 셀 디먹스 블록(5210)은 LDPC와 MIMO 프로세싱의 특성을 고려하여 수신 장치의 디코딩 성능을 최적화하도록 설계될 수 있다.

성상도 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 역시 그 기능은 다를 수 있지만 기본적인 역할은 제 1 및 2 블록(5000, 5100)에서 설명한 바와 동일하다. 또한 도 5에 도시된 바와 같이, 성상도 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 MIMO 프로세싱을 위한 MIMO 경로의 개수만큼 존재할 수 있다. 이 경우, 성상도 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 각 경로를 통해 입력되는 데이터들에 대하여 각각 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

MIMO 프로세싱 블록(5220)은 입력된 두 개의 입력 셀들에 대해서 MIMO 인코딩 매트릭스를 사용하여 MIMO 프로세싱을 수행하고 MIMO 프로세싱된 데이터를 두 개의 경로들을 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MIMO 인코딩 매트릭스는 공간 다중화(spatial multiplexing), 골든 코드 (Golden code), 풀-레이트 풀 다이버시티 코드 (Full-rate full diversity code), 선형 분산 부호(Linear dispersion code) 등을 포함할 수 있다.

제4 블록(5300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 프로세싱을 수행할 수 있다.

제4 블록(5300)에 포함된 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 성상도 맵퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 및 MISO 프로세싱 블록 등은 상술한 제2 블록(5100)의 블록들과 그 기능은 다를 수 있지만 기본적인 역할은 동일하다.

제4 블록(5300)에 포함된 쇼트닝/펑쳐링 된 FEC 인코더(Shortened/punctured FEC encoder) 블록(5310)은 입력 데이터의 길이가 FEC 인코딩을 수행하는데 필요한 길이보다 짧은 경우를 대비한 PLS 경로를 위한 FEC 인코딩 방식을 사용하여 PLS 데이터를 처리할 수 있다. 구체적으로, FEC 인코더 블록은 입력 비트 스트림에 대해서 BCH 인코딩을 수행하고, 이후 노멀 LDPC(normal LDPC) 인코딩에 필요한 입력 비트 스트림의 길이만큼 제로 패딩(zero padding)을 하고, LDPC 인코딩을 한 후에 패딩한 제로 값들을 제거하여 유효 코드레이트(effective coderate)가 데이터 파이프 레이트보다 같거나 낮도록 패리티 비트들을 펑쳐링 (puncturing)할 수 있다.

상술한 제1 블록(5000) 내지 제4 블록(5300)에 포함된 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

도 5에 도시된 바와 같이, 코딩 앤 모듈레이션 모듈은 최종적으로 각 경로별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈을 나타낸 도면이다.

도 6에 도시된 프레임 스트럭쳐 모듈은 도 1에서 설명한 프레임 스트럭쳐 모듈(1200)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 블록은 적어도 하나 이상의 셀-맵퍼 (cell-mapper)(6000), 적어도 하나 이상의 딜레이 보상 (delay compensation) 모듈(6100) 및 적어도 하나 이상의 블록 인터리버 (block interleaver)(6200)을 포함할 수 있다. 셀-맵퍼 (6000), 딜레이 보상 모듈(6100) 및 블록 인터리버 (6200)의 개수는 변경 가능하다. 이하 프레임 스트럭쳐 블록의 각 모듈에 대해 설명한다.

셀-맵퍼 (6000)는 코딩 앤 모듈레이션 모듈로부터 출력된 SISO 또는 MISO 또는 MIMO 처리된 데이터 파이프에 대응하는 셀들, 데이터 파이프간 공통으로 적용될 수 있는 커먼 데이터(common data)에 대응하는 셀들, PLS-프리/포스트 정보에 대응하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 할당 할 수 있다. 커먼 데이터는 전부 또는 일부 데이터 파이프 간에 공통으로 적용될 수 있는 시그널링 정보를 의미하며, 특정 데이터 파이프를 통해 전송될 수 있다. 커먼 데이터를 전송하는 데이터 파이프를 커먼 데이터 파이프(common data pipe)라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.

본 발명의 일 실시예에 따른 송신 장치가 2개의 출력 안테나를 사용하고, 상술한 MISO 프로세싱에서 알라모우티 코딩(Alamouti coding)을 사용하는 경우, 알라모우티 코딩에 의한 직교성(orthogonality)를 유지하기 위해서 셀-맵퍼(6000)는 페어-와이즈 셀 매핑(pair-wise cell mapping)을 수행할 수 있다. 즉, 셀-맵퍼 (6000)는 입력 셀들에 대해서 연속된 두 개의 셀들을 하나의 단위로 처리하여 프레임에 매핑할 수 있다. 따라서 각 안테나의 출력 경로에 해당하는 입력 경로 내의 페어로 된 셀들은 전송 프레임 내에서 서로 인접한 위치에 할당될 수 있다.

딜레이 보상 블록(6100)은 다음 전송 프레임에 대한 입력 PLS 데이터 셀들을 한 프레임만큼 지연하여 현재 전송 프레임에 해당하는 PLS 데이터를 획득할 수 있다. 이 경우, 현재 프레임의 PLS 데이터는 현재 신호 프레임 내의 프리앰블 부분을 통해 전송될 수 있으며, 다음 신호 프레임에 대한 PLS 데이터는 현재 신호 프레임 내의 프리앰블 부분 또는 현재 신호 프레임의 각 데이터 파이프내의 인밴드 시그널링을 통해서 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

블록 인터리버(6200)는 신호 프레임의 단위가 되는 전송 블록 내의 셀들을 인터리빙함으로써 추가적인 다이버시티 이득을 획득할 수 있다. 또한 블록 인터리버(6200)는 상술한 페어-와이즈 매핑이 수행된 경우, 입력 셀들에 대해서 연속된 두 개의 셀 들을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 따라서 블록 인터리버(6200)에서 출력되는 셀들은 동일한 두 개의 연속된 셀들이 될 수 있다.

페어-와이즈 매핑 및 페어-와이즈 인터리빙 (pair-wise interleaving)이 수행되는 경우, 적어도 하나 이상의 셀-맵퍼와 적어도 하나 이상의 블록 인터리버는 각각의 경로를 통해 입력되는 데이터에 대해서 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

도 6에 도시된 바와 같이, 프레임 스트럭쳐 모듈은 웨이브폼 제너레이션 모듈에 적어도 하나의 신호 프레임을 출력할 수 있다.

도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸 도면이다.

도 7에 도시된 웨이브폼 제너레이션 모듈은 도 1에서 설명한 웨이브 폼 제너레이션 모듈(1300)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈에서 출력된 신호 프레임들을 입력받고 출력하기 위한 안테나의 개수만큼 신호 프레임들을 변조하여 전송할 수 있다.

구체적으로 도 7에 도시된 웨이브폼 제너레이션 모듈은 m 개의 Tx 안테나를 사용하는 송신 장치의 웨이브폼 제너레이션 모듈의 실시예로서, m개의 경로만큼 입력된 프레임을 변조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫 번째 처리 블록(7000)의 동작을 중심으로 설명한다.

첫 번째 처리 블록(7000)은 참조 신호 삽입 및 PAPR 리덕션 (reference signal insertion & PAPR reduction) 블록(7100), 인버스 웨이브폼 트랜스폼 (Inverse waveform transform) 블록(7200), PAPR 리덕션 인 타임(PAPR reduction in time) 블록(7300), 가드 시퀀스 삽입 (Guard sequence insertion) 블록(7400), 프리앰블 삽입 (preamble insertion) 블록(7500), 웨이브폼 프로세싱 (waveform processing) 블록(7600), 타 시스템 삽입 (other system insertion) 블록(7700) 및 DAC(Digital Analog Conveter) 블록(7800)을 포함할 수 있다.

참조 신호 삽입 및 PAPR 리덕션 블록(7100)은 각 신호 블록마다 정해진 위치에 참조 신호들을 삽입하고, 시간 영역에서의 PAPR(Peak-to-Average Power Ratio) 값을 낮추기 위해서 PAPR 리덕션 스킴 (reduction scheme)을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 참조 신호 삽입 및 PAPR 리덕션 블록(7100)은 액티브 서브 캐리어(active subcarrier) 일부를 사용하지 않고 보존하는 방법을 사용할 수 있다. 또한 참조 신호 삽입 및 PAPR 리덕션 블록(7100)은 방송 송수신 시스템에 따라 PAPR 리덕션 스킴을 선택적 특징으로서 사용하지 않을 수도 있다.

인버스 웨이브폼 트랜스폼 블록(7200)은 전송 채널의 특성과 시스템 구조를 고려하여 전송효율 및 유연성이 향상되는 방식으로 입력 신호를 변환하여 출력할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우 인버스 웨이브폼 트랜스폼 블록(7200)은 역 FFT 연산 (Inverse FFT operation)을 통하여 주파수 영역의 신호를 시간 영역으로 변환하는 방법을 사용할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템 (single carrier system)인 경우, 인버스 웨이브폼 트랜스폼 블록은 웨이브폼 제너레이션 모듈 내에서 사용되지 않을 수도 있다.

PAPR 리덕션 블록(7300)은 입력된 신호에 대해서 시간 영역에서 PAPR를 낮추기 위한 방법을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, PAPR 리덕션 블록(7300)은 간단하게 최대 진폭(peak amplitude)를 클리핑(clipping)하는 방법을 사용할 수도 있다. 또한 PAPR 리덕션 블록(7300)은 선택적인 블록으로 본 발명의 일 실시예에 따른 방송 송수신 시스템에 따라 사용되지 않을 수도 있다.

가드 시퀀스 삽입 블록(7400)은 전송 채널의 딜레이 스프레드 (delay spread)에 의한 영향을 최소화하기 위해서 인접한 신호 블록간에 가드 인터벌(guard interval)을 두고, 필요한 경우 특정 시퀀스를 삽입할 수 있다. 따라서 수신 장치는 동기화나 채널추정을 용이하게 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, 가드 시퀀스 삽입 블록(7400)은 OFDM 심볼의 가드 인터벌 구간에 사이클릭 프리픽스(cyclic prefix)를 삽입할 수도 있다.

프리앰블 삽입 블록(7500)은 수신 장치가 타겟 시스템 신호 (target system signal)을 빠르고 효율적으로 획득할 수 있도록 송수신 장치간 약속된 노운 타입 (known type)의 신호 (프리앰블 또는 프리앰블 심볼)을 전송 신호에 삽입할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템에 대응하는 경우, 프리앰블 삽입 블록(7500)은 여러 개의 OFDM 심볼들로 구성된 신호 프레임을 정의하고, 매 신호 프레임의 시작 부분에 프리앰블 심볼을 삽입할 수 있다. 즉, 프리앰블은 기본적인 PLS 데이터를 전송할 수 있으며, 프레임의 시작 부분에 위치한다.

웨이브폼 프로세싱 블록(7600)은 입력된 베이스밴드 신호에 대해서 채널의 전송특성에 맞도록 웨이브폼 프로세싱을 수행할 수 있다. 웨이브폼 프로세싱 블록(7600)은 일 실시예로서 전송신호의 대역외 방출(out-of-band emission)의 기준을 얻기 위해 SRRC(square-root-raised cosine) 필터링(filtering)을 수행할 수도 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 프로세싱 블록(7600)은 사용되지 않을 수도 있다.

타 시스템 삽입 블록(7700)은 동일한 RF 신호 대역폭내에 서로 다른 두 개 이상의 방송 서비스를 제공하는 방송 송수신 시스템들의 데이터를 함께 전송할 수 있도록 복수의 방송 송수신 시스템의 신호들을 시간 영역에서 멀티플렉싱할 수 있다. 이 경우 서로 다른 두개 이상의 시스템이란 서로 다른 방송 서비스를 전송하는 시스템을 의미한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 또한 각 방송 서비스와 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.

DAC 블록(7800)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(7800)에서 출력된 신호는 m 개의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직(vertical) 또는 수평 극성(horizontal polarity)를 가질 수 있다.

또한 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해 대체될 수 있다.

도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 방송 신호 수신 장치의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 도 1에서 설명한 차세대 방송 서비스를 위한 송신 장치에 대응될 수 있다. 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 싱크로나이제이션 앤 디모듈레이션 (synchronization & demodulation) 모듈(8000), 프레임 파싱(frame parsing) 모듈(8100), 디매핑 앤 디코딩(demapping & decoding) 모듈(8200), 아웃풋 프로세서 (output processor)(8300) 및 시그널링 디코딩(signaling decoding) 모듈(8400)을 포함할 수 있다. 이하 수신 장치의 각 모듈의 동작에 대해 설명한다.

싱크로나이제이션 앤 디모듈레이션 모듈(8000)은 블록은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 수신 장치에 대응하는 시스템에 대한 신호 검출 및 동기화를 수행하고, 송신 장치에서 수행한 방식의 역과정에 해당하는 복조를 수행할 수 있다.

프레임 파싱 모듈(8100)은 입력된 신호 프레임에 대해 파싱하고 사용자가 선택한 서비스를 전송하는 데이터를 추출할 수 있다. 프레임 파싱 모듈(8100)은 송신 장치에서 인터리빙을 수행한 경우, 이에 대한 역과정으로서 디인터리빙을 수행할 수 있다. 이 경우, 추출해야 할 신호 및 데이터의 위치는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 송신 장치에서 수행한 스케쥴링 정보 등을 복원하여 획득할수 있다.

디매핑 앤 디코딩 모듈(8200)은 입력 신호를 비트 도메인 데이터로 변환한 다음, 필요한 경우 디인터리빙 과정을 수행할 수 있다. 디매핑 앤 디코딩 모듈(8200)은 전송 효율을 위해 적용된 매핑에 대해 디매핑을 수행하고, 전송 채널 중에 발생된 에러에 대해서 디코딩을 통해 에러 보정 (error correction)을 수행할 수 있다. 이 경우, 디매핑 앤 디코딩 모듈(8200)은 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 디매핑과 디코딩에 필요한 전송 파라미터들을 획득할 수 있다.

아웃풋 프로세서(8300)는 송신 장치에서 전송효율을 높이기 위해 적용한 다양한 압축/신호처리 과정의 역과정을 수행할 수 있다. 이 경우, 아웃풋 프로세서(8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터로부터 필요한 제어 정보를 획득할 수 있다. 아웃풋 프로세서(8300)의 최종 출력은 송신 장치에 입력된 신호에 해당하며, MPEG-TS, IP 스트림(v4 또는 v6) 및 GS(generic stream)이 될 수 있다.

시그널링 디코딩 모듈(8400)은 복조된 신호로부터 PLS 정보를 획득할 수 있다. 상술한 바와 같이, 프레임 파싱 모듈(8100), 디매핑 앤 디코딩 모듈(8200) 및 아웃풋 프로세서(8300)는 시그널링 디코딩 모듈(8400)에서 출력된 데이터를 이용하여 해당 모듈의 기능을 수행할 수 있다.

도 9는 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.

도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 8에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈의 일 실시예에 해당한다. 또한 도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 7에서 설명한 웨이브폼제너레이션 모듈의 역동작을 수행할 수 있다.

도 9에 도시된 바와 같이 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 m 개의 Rx 안테나를 사용하는 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈의 실시예로서, m개의 경로만큼 입력된 신호를 복조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(9000)의 동작을 중심으로 설명한다.

첫번째 처리 블록(9000)은 튜너(9100), ADC 블록(9200), 프리앰블 검출기(preamble dectector)(9300), 가드 시퀀스 검출기(guard sequence detector)(9400), 웨이브폼 트랜스폼(waveform transmform) 블록(9500), 시간/주파수 동기(Time/freq sync) 블록(9600), 참조 신호 검출기(Reference signal detector)(9700), 채널 등화부(Channel equalizer)(9800) 및 인버스 웨이브폼 트랜스폼(Inverse waveform transform) 블록(9900)을 포함할 수 있다.

튜너(9100)는 원하는 주파수 대역을 선택하고 수신한 신호의 크기를 보상하여 ADC 블록(9200)으로 출력할 수 있다.

ADC 블록(9200)은 튜너(9100)에서 출력된 신호를 디지털 신호로 변환할 수 있다.

프리앰블 검출기(9300)는 디지털 신호에 대해 수신 장치에 대응하는 시스템의 신호인지 여부를 확인하기 위하여 프리앰블(또는 프리앰블 신호 또는 프리앰블 심볼)을 검출할 수 있다. 이 경우, 프리앰블 검출기(9300)는 프리엠블을 통해 수신되는 기본적인 전송 파라미터들을 복호할 수 있다.

가드 시퀀스 검출기(9400)는 디지털 신호 내의 가드 시퀀스를 검출할 수 있다. 시간/주파수 동기 블록(9600)은 검출된 가드 시퀀스를 이용하여 시간/주파수 동기화를 수행할 수 있으며, 채널 등화부 (9800)는 검출된 가드 시퀀스를 이용하여 수신/복원된 시퀀스를 통해서 채널을 추정할 수 있다.

웨이브폼 트랜스폼 블록(9500)은 송신 장치에서 인버스 웨이브폼 트랜스폼이 수행되었을 경우 이에 대한 역변환 과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 FFT 변환과정을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템인 경우, 수신된 시간 영역의 신호가 주파수 영역에서 처리되거나, 시간 영역에서 모두 처리되는 경우, 웨이브폼 트랜스폼 블록(9500)은 사용되지 않을 수 있다.

시간/주파수 동기 블록(9600)은 프리앰블 검출기(9300), 가드 시퀀스 검출기(9400), 참조 신호 검출기(9700)의 출력 데이터를 수신하고, 검출된 신호에 대해서 가드 시퀀스 추출, 블록 윈도우 포지셔닝(block window positioning)을 포함하는 시간 동기화 및 캐리어 주파수 동기화를 수행할 수 있다. 이때, 주파수 동기화를 위해서 시간/주파수 동기 블록(9600)은 웨이브폼 트랜스폼 블록(9500)의 출력 신호를 피드백하여 사용할 수 있다.

참조 신호 검출기(9700)는 수신된 참조 신호를 검출할 수 있다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 동기화를 수행하거나 채널 추정(channel estimation)을 수행할 수 있다.

채널 등화부 (9800)는 가드 시퀀스나 참조 신호로부터 각 Tx 안테나로부터 각 Rx 안테나까지의 전송 채널을 추정하고, 추정된 채널을 이용하여 각 수신 데이터에 대한 채널 등화(equalization)을 수행할 수 있다.

인버스 웨이브폼 트랜스폼 블록(9900)은 효율적인 동기 및 채널 추정/등화를 위해서 웨이브폼 트랜스폼 블록(9500)이 웨이브폼 트랜스폼을 수행한 경우, 다시 원래의 수신 데이터 도메인으로 복원해주는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템인 경우, 웨이브폼 트랜스폼 블록(9500)은 동기/채널 추정/등화를 주파수 영역에서 수행하기 위해서 FFT를 수행할 수 있으며, 인버스 웨이브폼 트랜스폼 블록(9900)은 채널 등화가 이루어진 신호에 대해 IFFT를 수행하여 전송된 데이터 심볼들을 복원할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 인버스 웨이브폼 트랜스폼 블록(9900)은 사용되지 않을 수도 있다.

도 10은 본 발명의 일 실시예에 따른 프레임 파싱 모듈을 나타낸 도면이다.

도 10에 도시된 프레임 파싱 모듈은 도 8에서 설명한 프레임 파싱 모듈의 일 실시예에 해당한다. 또한 도 10에 도시된 프레임 파싱 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈의 역동작을 수행할 수 있다.

도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프레임 파싱 모듈은 적어도 하나 이상의 블록 디인터리버(block deinterleaver)(10000) 및 적어도 하나 이상의 셀 디맵퍼 (cell demapper)(10100)을 포함할 수 있다.

블록 디인터리버 (10000)는 m개의 Rx안테나의 각 데이터 경로로 입력되어 싱크로나이제이션 앤 디모듈레이션 모듈에서 처리된 데이터에 대하여, 각 신호 블록 단위로 데이터에 대한 디인터리빙을 수행할 수 있다. 이 경우, 도 8에서 설명한 바와 같이, 송신 장치에서 페어-와이즈 인터리빙이 수행된 경우, 블록 디인터리버(10000)는 각 입력 경로에 대해서 연속된 두 개의 데이터를 하나의 페어로 처리할 수 있다. 따라서 블록 디인터리버 (10000)는 디인터리빙을 수행한 경우에도 연속된 두개의 출력 데이터를 출력할 수 있다. 또한 블록 디인터리버 (10000)는 송신 장치에서 수행한 인터리빙 과정의 역과정을 수행하여 원래의 데이터 순서대로 출력할 수 있다.

셀 디맵퍼 (10100)는 수신된 신호 프레임으로부터 커먼 데이터에 대응하는 셀들과 데이터 파이프에 대응하는 셀들 및 PLS 데이터에 대응하는 셀 들을 추출할 수 있다. 필요한 경우, 셀 디맵퍼 (10100)는 여러 개의 부분으로 분산되어 전송된 데이터들을 병합(merging)하여 하나의 스트림으로 출력할 수 있다. 또한 도 6에서 설명한 바와 같이 송신 장치에서 두 개의 연속된 셀 입력 데이터가 하나의 페어로 처리되어 매핑된 경우, 셀 디맵퍼(10100)는 이에 해당하는 역과정으로 연속된 두개의 입력 셀들을 하나의 단위로 처리하는 페어-와이즈 셀 디매핑을 수행할 수 있다.

또한 셀 디맵퍼 (10100)는 현재 프레임을 통해 수신한 PLS 시그널링 데이터에 대해서, 각각 PLS-프리 및PLS-포스트 정보를 각각 추출하여 출력할 수 있다.

도 11은 본 발명의 일 실시예에 따른 디매핑 앤 디코딩(demapping & decoding) 모듈을 나타낸 도면이다.

도 11에 도시된 디매핑 앤 디코딩 모듈은 도 8에서 설명한 디매핑 앤 디코딩 모듈의 일 실시예에 해당한다. 또한 도 11에 도시된 디매핑 앤 디코딩 모듈은 도 5에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치의 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 경로 별로 SISO, MISO 및 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 따라서 도 11에 도시된 디매핑 앤 디코딩 모듈 역시 송신 장치에 대응하여 프레임 파싱 모듈에서 출력된 데이터를 각각 SISO, MISO, MIMO 방식에 따라 처리하기 위한 블록들을 포함할 수 있다.

도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제1 블록(11000), MISO 방식을 위한 제2 블록(11100), MIMO 방식을 위한 제3 블록(11200) 및 PLS 프리/포스트 정보를 처리하기 위한 제4 블록(11300)을 포함할 수 있다. 도 11에 도시된 디매핑 앤 디코딩 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 제1 블록(11000)및 제4 블록(11300)만을 포함할 수도 있고, 제2 블록(11100) 및 제4 블록(11300)만을 포함할 수도 있고, 제3 블록(11200) 및 제4 블록(11300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 디매핑 앤 디코딩 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 디매핑 앤 디코딩 모듈의 각 블록에 대해 설명한다.

제1 블록(11000)은 입력된 데이터 파이프를 SISO 방식으로 처리하기 위한 블록으로 타임 디인터리버(time de-ineterleaver) 블록(11010), 셀 디인터리버(cell de-interleaver) 블록(11020), 성상도 디맵퍼(constellation demapper) 블록(11030), 셀 투 비트 먹스(cell to bit mux) 블록(11040), 비트 디인터리버(bit de-interleaver) 블록(11050) 및 FEC 디코더(decoder) 블록(11060)을 포함할 수 있다.

타임 디인터리버 블록(11010)은 도 5에서 설명한 타임 인터리버 블록(5060)의 역과정을 수행할 수 있다. 즉, 타임 디인터리버 블록(11010)은 시간 영역에서 인터리빙된 입력 심볼을 원래의 위치로 디인터리빙할 수 있다.

셀 디인터리버 블록(11020)은 도 5에서 설명한 셀 인터리버 블록(5050)의 역과정을 수행할 수 있다. 즉, 셀 디인터리버 블록(11020)은 하나의 FEC 블록 내에서 확산된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다.

성상도 디맵퍼 블록(11030)은 도 5에서 설명한 성상도 맵퍼 블록(5040)의 역과정을 수행할 수 있다. 즉, 성상도 디맵퍼 블록(11030)은 심볼 영역의 입력 신호를 비트 영역의 데이터로 디매핑할 수 있다. 또한, 성상도 디맵퍼 블록(11030)은 하드 디시젼 (hard decision)을 수행하여 결정된 비트 데이터를 출력할 수도 있고, 소프트 디지젼 (soft decision) 값이나 확률 값에 해당하는 각 비트의 LLR(Log-likelihood ratio)을 출력할 수 있다. 만약 송신 장치에서 추가적인 다이버시티 이득을 얻기 위해 로테이션된 성상도를 적용한 경우, 성상도 디맵퍼 블록(11030)은 이에 상응하는 2차원 LLR 디매핑(2-Dimensional LLR demapping)을 수행할 수 있다. 이때 성상도 디맵퍼 블록(11030)은 LLR을 계산할 때 송신 장치에서 I 또는 Q 성분에 대해서 적용한 딜레이 값이 보상될 수 있도록 계산을 수행할 수 있다.

셀 투 비트 먹스 블록(11040)은 도 5에서 설명한 비트 투 셀 디먹스 블록(5030)의 역과정을 수행할 수 있다. 즉, 셀 투 비트 먹스 블록(11040)은 비트 투 셀 디먹스 블록(5030)에서 매핑된 비트 데이터들을 원래의 비트 스트림 형태로 복원할 수 있다.

비트 디인터리버 블록(11050)은 도 5에서 설명한 비트 인터리버 블록(5020)의 역과정을 수행할 수 있다. 즉, 비트 디인터리버 블록(11050)은 셀 투비트 먹스 블록(11040)에서 출력된 비트 스트림을 원래의 순서대로 디인터리빙할 수 있다.

FEC 디코더 블록(11060)은 도 5에서 설명한 FEC 인코더 블록(5010)의 역과정을 수행할 수 있다. 즉, FEC 디코더 블록(11060)은 LDPC 디코딩과 BCH 디코딩을 수행하여 전송 채널상 발생된 에러를 보정할 수 있다.

제2 블록(11100)은 입력된 데이터 파이프를 MISO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제1 블록(11000)과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 성상도 디맵퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있다. 그러나, MISO 디코딩 블록(11110)을 더 포함한다는 점에서 제1 블록(11000)과 차이가 있다. 제2 블록(11100)은 제1 블록(11000)과 마찬가지로 타임 디인터리빙 동작에서부터 출력 동작에 이르기까지 동일한 과정을 수행하므로, 해당 블록들에 대한 설명은 생략한다.

MISO 디코딩 블록(11110)은 도 5에서 설명한 MISO 프로세싱 블록(5110)의 역과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 STBC를 사용한 시스템인 경우, MISO 디코딩 블록(11110)은 알라모우티 디코딩(Alamouti decoding)을 수행할 수 있다.

제3 블록(11200)은 입력된 데이터 파이프를 MIMO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제2 블록(11100)과 동일하게 타임 디인터리버 블록, 셀 디인터리버 블록, 성상도 디맵퍼 블록, 셀 투 비트 먹스 블록, 비트 디인터리버 블록 및 FEC 디코더 블록을 포함할 수 있다. 그러나, MIMO 디코딩 블록(11210)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다. 제3 블록(11200)에 포함된 타임 디인터리버, 셀 디인터리버, 성상도 디맵퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 동작은 제 1 내지 제2 블록(11000-11100)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.

MIMO 디코딩 블록(11210)은 m개의 Rx 안테나 입력 신호에 대해서 셀 디인터리버의 출력 데이터를 입력으로 받고, 도 5에서 설명한 MIMO 프로세싱 블록(5220)의 역과정으로서 MIMO 디코딩을 수행할 수 있다. MIMO 디코딩 블록(11210)은 최적의 디코딩 성능을 얻기 위해서 ML 디코딩(Maximum likelihood decoding)을 수행하거나, 복잡도를 감소시킨 스피어 디코딩(Sphere decoding)을 수행할 수 있다. 또는 MIMO 디코딩 블록(11210)은 MMSE 검출을 수행하거나 반복 디코딩(iterative decoding)을 함께 수행하여 향상된 디코딩 성능을 확보할 수 있다.

제4 블록(11300)은 PLS-프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 디코딩을 수행할 수 있다. 제4 블록(11300)은 도 5에서 설명한 제4 블록(5300)의 역과정을 수행할 수 있다.

제4 블록(11300)에 포함된 타임 디인터리버, 셀 디인터리버, 성상도 디맵퍼, 셀 투 비트 먹스, 비트 디인터리버 블록들의 동작은 제 1 내지 제3 블록(11000-11200)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.

제4 블록(11300)에 포함된 쇼트닝/펑쳐링 된 FEC 디코더(Shortened/Punctured FEC decoder) (11310)은 도 5에서 설명한 FEC 인코더 블록(5310)의 역과정을 수행할 수 있다. 즉, FEC 디코더(11310)은 PLS 데이터의 길이에 따라 쇼트닝/펑쳐링 (shortening/puncturing)되어 수신된 데이터에 대해서 디쇼트닝/디펑쳐링(deshortening/de-puncturing)을 수행한 후에 FEC 디코딩을 수행할 수 있다. 이 경우, 데이터 파이프에 사용된 FEC 디코더를 동일하게 PLS 데이터에도 사용할 수 있으므로, PLS 데이터만을 위한 별도의 FEC 디코더 하드웨어가 필요하지 않아 시스템 설계가 용이하고 효율적인 코딩이 이루어진다.

도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

도 12내지 도 13은 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 12에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 12에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 싱글 데이터 파이프를 수신하여 싱글 아웃풋 스트림을 출력하기 위한 것으로, 도 2에서 설명한 인풋 포맷팅 모듈의 역동작을 수행할 수 있다.

도 12에 도시된 아웃풋 프로세서는 BB 디스크램블러 (descrambler) 블록(12000), 패딩 제거 (Padding removal) 블록(12100), CRC-8 디코더 블록(12200) 및 BB 프레임 프로세서 (BB frame processor) 블록(12300)을 포함할 수 있다.

BB 디스크램블러 블록(12000)은 입력된 비트 스트림에 대해서 송신 장치에서 사용한 것과 동일한 PRBS를 발생시켜서 비트 스트림과 XOR 연산을 하여 디스크램 블링을 수행할 수 있다.

패딩 제거 블록(12100)은 송신단에서 필요에 따라 삽입된 패딩 비트들을 제거할 수 있다.

CRC-8 디코더 블록(12200)은 패딩 제거 블록(12100)으로부터 수신된 비트 스트림에 대해서 CRC 디코딩을 수행하여 블록 에러를 확인할 수 있다.

BB 프레임 프로세서 블록(12300)은 BB 프레임 헤더에 전송된 정보를 디코딩하고 디코딩된 정보를 이용하여 MPEG-TS, IP 스트림(v4 또는 v6) 또는 제네릭 스트림(generic stream)을 복원할 수 있다.

도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 13에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 13에 도시된 아웃풋 프로세서는 디매핑 앤 디코딩 모듈로부터 출력된 멀티플 데이터 파이프들을 수신하는 경우에 해당한다. 멀티플 데이터 파이프들에 대한 디코딩은 복수의 데이터 파이프들에 공통으로 적용될수 있는 커먼 데이터 및 이와 연관된 데이터 파이프를 병합하여 디코딩하는 경우 또는 수신 장치가 복수 개의 서비스 혹은 서비스 컴포넌트(스케일러블 영상 서비스(scalable video service)를 포함)를 동시에 디코딩하는 경우를 포함할 수 있다.

도 13에 도시된 아웃풋 프로세서는 도 12에서 설명한 아웃풋 프로세서의 경우와 마찬가지로 BB 디스크램블러 블록, 패딩 제거 블록, CRC-8 디코더 블록 및 BB 프레임 프로세서 블록을 포함할 수 있다, 각 블록들은 도 12에서 설명한 블록들의 동작과 구체적인 동작은 다를 수 있으나 기본적인 역할은 동일하다.

도 13에 도시된 아웃풋 프로세서에 포함된 디-지터 버퍼 (De-jitter buffer) 블록(13000)은 다수의 데이터 파이프간의 동기화를 위해서 송신 장치에 의해 삽입된 딜레이를 복원된 TTO(time to output) 파라미터에 따라 보상할 수 있다.

또한 널 패킷 삽입 (null packet insertion) 블록(13100)은 복원된 DNP(deleted null packet) 정보를 참고하여 스트림 내 제거된 널 패킷을 복원할 수 있으며, 커먼 데이터를 출력할 수 있다.

TS 클럭 재생성(TS clock regeneration) 블록(13200)은 ISCR(Input Stream Time Reference) 정보를 기준으로 출력 패킷들의 시간동기를 복원할 수 있다.

TS 재결합 (TS recombining) 블록(13300)은 널 패킷 삽입 블록(13100)에서 출력된 커먼 데이터 및 이와 관련된 데이터 파이프들을 재결합(recombining)하여 원래의 MPEG-TS, IP 스트림 (v4 또는 v6) 혹은 제네릭 스트림(generic stream)으로 복원하여 출력할 수 있다. TTO, DNP, ISCR 정보는 BB 프레임 헤더를 통해 획득될 수 있다.

인밴드 시그널링 디코더(In-band signaling decoder) 블록(13400)은 데이터 파이프의 각 FEC 프레임 내 패딩 비트 필드 (padding bit field)를 통해서 전송되는 인밴드 물리 계층 시그널링 정보를 디코딩하여 출력할 수 있다.

도 13에 도시된 아웃풋 프로세서는 PLS-프리 경로와 PLS-포스트 경로에 따라 입력되는 PLS-프리 정보 및 PLS-포스트 정보를 각각 BB 디스크램블링을 하고 디스크램블링된 데이터에 대해 디코딩을 수행하여 원래의 PLS 데이터를 복원할 수 있다. 복원된 PLS 데이터는 수신 장치에 포함된 시스템 제어부에 전달되며, 시스템 제어부는 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈, 프레임 파싱 모듈, 디매핑 앤 디코딩 모듈 및 아웃풋 프로세서 모듈에 필요한 파라미터들을 제공할 수 있다.

도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 1 및 5에서 설명한 코딩 앤 모듈레이션 모듈의 다른 실시예에 해당한다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 5에서 설명한 바와 같이, 각 데이터 파이프를 통해 전송하는 서비스나 서비스 컴포넌트 별로 QoS를 조정하기 위하여, SISO 방식을 위한 제1 블록(14000), MISO 방식을 위한 제2 블록(14100), MIMO 방식을 위한 제3 블록(14200) 및 PLS-프리/포스트 정보를 처리하기 위한 제4 블록(14300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 14에 도시된 제1 블록 내지 제4 블록(14000-14300)은 도 5에서 설명한 제1 블록 내지 제4 블록(5000-5300)과 유사하다.

하지만, 제1 블록 내지 제3 블록(14000-14200)에 포함된 성상도 맵퍼 블록(14010)의 기능이 도 5의 제1 블록 내지 제3 블록(5000-5200)에 포함된 성상도 맵퍼 블록(5040)의 기능과 다르다는 점, 제1 블록 내지 제4 블록(14000-14300)의 셀 인터리버 및 타임 인터리버 사이에 로테이션 및 I/Q 인터리버 (rotation & I/Q interleaver) 블록(14020)이 존재한는 점 및 MIMO 방식을 위한 제3 블록(14200)의 구성이 도 5에 도시된 MIMO 방식을 위한 제3 블록(5200)의 구성과 다르다는 점에 있어서 차이가 있다. 이하에서는 도 14에 도시된 제1 블록 내지 제4 블록(14000-14300)과 도 5에서 설명한 제1 블록 내지 제3 블록(5000-5200) 사이의 상술한 차이점을 중심으로 설명한다.

도 14에 도시된 성상도 맵퍼 블록(14010)은 입력된 비트 워드를 콤플렉스 심볼로 매핑할 수 있다. 다만, 도 5에 도시된 성상도 맵퍼 블록(5040)과는 달리 성상도 로테이션을 수행하지 않을 수 있다. 도 14에 도시된 성상도 맵퍼 블록(14010)은 상술한 바와 같이 제1 블록 내지 제3 블록(14000-14200)에 공통적으로 적용될 수 있다.

로테이션 및 I/Q 인터리버 블록(14020)은 셀 인터리버에서 출력된 셀 인터리빙된 데이터의 각 콤플렉스 심볼의 인-페이즈 (In-phase)와 쿼드러처-페이즈(Quadrature-phase) 컴포넌트들을 독립적으로 인터리빙하여 심볼 단위로 출력할 수 있다. 로테이션 및 I/Q 인터리버 블록(14020)의 입력 데이터 및 출력 심볼의 개수는 2개 이상이며 이는 설계자의 의도에 따라 변경 가능하다. 또한 로테이션 및 I/Q 인터리버 블록(14020)은 인-페이즈 성분에 대해서는 인터리빙을 수행하지 않을 수도 있다.

로테이션 및 I/Q 인터리버 블록(14020)은 상술한 바와 같이 제1 블록 내지 제4 블록(14000-14300)에 공통적으로 적용될 수 있다. 이 경우, 로테이션 및 I/Q 인터리버 블록(14020)이 PLS-프리/포스트 정보를 처리하기 위한 제4 블록(14300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

MIMO 방식을 위한 제3 블록(14200)은 도 14에 도시된 바와 같이, Q-블록 인터리버 (Q-block interleaver) 블록(14210) 및 콤플렉스 심볼 제너레이터(complex symbol generator) 블록(14220)을 포함할 수 있다.

Q-블록 인터리버 블록(14210)은 FEC 인코더로부터 입력받은 FEC 인코딩이 수행된 FEC 블록의 패리티 부분에 대해 퍼뮤테이션(permutation)을 수행할 수 있다. 이를 통해 LDPC H 매트릭스의 패리티 부분을 정보 부분과 같은 사이클릭 구조(cyclic structure)로 만들수 있다. Q-블록 인터리버 블록(14210)은 LDPC H 매트릭스의 Q 크기를 갖는 출력 비트 블록들의 순서를 퍼뮤테이션 한 뒤, 행-열 블록 인터리빙 (row-column block interleaving)을 수행하여 최종 비트 스트림을 생성하여 출력할 수 있다.

콤플렉스 심볼 제너레이터 블록(14220)은 Q-블록 인터리버 블록(14210)에서 출력된 비트 열들을 입력받고, 콤플렉스 심볼로 매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 제너레이터 블록(14220)은 적어도 두 개의 경로를 통해 심볼들을 출력할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

도 14에서 설명한 바와 같이 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은 각 경로별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 15는 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈을 나타낸 도면이다.

도 15에 도시된 디매핑 앤 디코딩 모듈은 도 11에서 설명한 디매핑 앤 디코딩 모듈의 다른 실시예에 해당한다. 또한 도 15에 도시된 디매핑 앤 디코딩 모듈은 도 14에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 SISO 방식을 위한 제1 블록(15000), MISO 방식을 위한 제2 블록(15100), MIMO 방식을 위한 제3 블록(15200) 및 PLS-프리/포스트 정보를 처리하기 위한 제4 블록(15300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 디매핑 앤 디코딩 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 15에 도시된 제1 블록 내지 제4 블록(15000-15300)은 도 11에서 설명한 제1 블록 내지 제4 블록(11000-11300)과 유사하다.

하지만, 제1 블록 내지 제4 블록(15000-15300)의 타임 디인터리버 및 셀 디인터리버 사이에 I/Q 디인터리버 및 디로테이션 (I/Q deinterleaver and derotation) 블록 (15010)이 포함되어 있다는 점, 제1 블록 내지 제3 블록(15000-15200)에 포함된 성상도 디맵퍼 블록(15020)의 기능이 도 11의 제1 블록 내지 제3 블록(11000-11200)에 포함된 성상도 디맵퍼 블록(11030)의 기능과 다르다는 점 및 MIMO 방식을 위한 제3 블록(15200)의 구성이 도 11에 도시된 MIMO 방식을 위한 제3 블록(11200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 11과 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다. 이하에서는 도 15에 도시된 제1 블록 내지 제4 블록(15000-15300)과 도 11에서 설명한 제1 블록 내지 제4 블록(11000-11300) 사이의 상술한 차이점을 중심으로 설명한다

I/Q 디인터리버 및 디로테이션 블록(15010)은 도 14에서 설명한 로테이션 및 I/Q 인터리버 블록(14020)의 역과정을 수행할 수 있다. 즉, I/Q 디인터리버 및 디로테이션 블록(15010)은 송신 장치에서 I/Q 인터리빙되어 전송된 I 및 Q 컴포넌트들에 대해 각각 디인터리빙을 수행할 수 있으며, 복원된 I/Q 컴포넌트들을 갖는 콤플렉스 심볼을 다시 디로테이션하여 출력할 수 있다.

I/Q 디인터리버 및 디로테이션 블록(15010)은 상술한 바와 같이 제1 블록 내지 제4 블록(15000-15300)에 공통적으로 적용될 수 있다. 이 경우, I/Q 디인터리버 및 디로테이션 블록(15010)이 PLS-프리/포스트 정보를 처리하기 위한 제4 블록(15300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

성상도 디맵퍼 블록(15020)은 도 14에서 설명한 성상도 맵퍼 블록(14010)의 역과정을 수행할 수 있다. 즉, 성상도 디맵퍼 블록(15020)은 디로테이션을 수행하지 않고, 셀 디인터리빙된 데이터들에 대하여 디매핑을 수행할 수 있다.

MIMO 방식을 위한 제3 블록(15200)은 도 15에 도시된 바와 같이, 콤플렉스 심볼 파싱 (complex symbol parsing) 블록(15210) 및 Q-블록 디인터리버(Q-block deinterleaver) 블록(15220)을 포함할 수 있다.

콤플렉스 심볼 파싱 블록(15210)은 도 14에서 설명한 콤플렉스 심볼 제너레이터 블록(14220)의 역과정을 수행할 수 있다. 즉, 콤플렉스 데이터 심볼을 파싱하고, 비트 데이터로 디매핑하여 출력할 수 있다. 이 경우, 콤플렉스 심볼 파싱 블록(15210)은 적어도 두 개의 경로를 통해 콤플렉스 데이터 심볼들을 입력받을 수 있다.

Q-블록 디인터리버 블록(15220)은 도 14에서 설명한 Q-블록 디인터리버 블록(14210)의 역과정을 수행할 수 있다. 즉, Q-블록 디인터리버 블록(15220)은 행-열 디인터리빙(row-column deinterleaving)에 의해서 Q 사이즈 블록들을 복원한 뒤, 퍼뮤테이션된 각 블럭들의 순서를 원래의 순서대로 복원한 후, 패리티 디인터리빙을 통해서 패리티 비트들의 위치를 원래대로 복원하여 출력할 수 있다.

도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 앤 디코딩 모듈은 각 경로 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 송신 방법은 동일한 RF 채널 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 수신 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템은 유연한(flexible) 방송 송수신 시스템을 제공할 수 있다.

도 30은 시그날 스페이스 디버시티(Signal Space Diversity, SSD)를 고려하지 않은 경우에 있어, 본 발명의 일 실시예에 따른 인터리버들의 조합들을 나타낸 도면이다.

SSD 를 고려하지 않은 경우에, 인터리버들의 조합들은 도시된 4개의 시나리오로(S1 ~ S4) 나타내어질 수 있다. 각각의 시나리오들은 전술한 셀 인터리버, 타임 인터리버 및/또는 블락 인터리버를 포함할 수 있다.

본 발명은, 상기 인터리버의 조합들에 국한되지 않고, 인터리버들이 대체, 삭제, 추가된 다양한 추가 조합을 제안할 수 있다. 이러한 추가적 인터리버의 조합은 시스템 성능, 수신기 동작, 메모리의 복잡도, 강인성(robustness) 등을 고려하여 결정될 수 있다. 예를 들어 4개의 시나리오에서 각각 셀 인터리버가 생략된 새로운 시나리오가 추가적으로 제안될 수 있다. 이 추가적 시나리오는 도면에 설명되지 않았지만, 본 발명의 범위 내이며, 그 시나리오의 동작은 각각의 구성 인터리버들의 동작을 합한 것과 같을 수 있다.

도 16에서, 대각 타임 인터리버(diagonal time interleaver) 및 블락 타임 인터리버(block time interleaver)는 전술한 타임 인터리버에 대응하는 인터리버일 수 있다. 또한, 본 도면에서, 페어 와이즈 프리퀀시 인터리버(pair-wise frequency interleaver)는 전술한 블록 인터리버에 대응하는 인터리버일 수 있다. 각각의 인터리버들은 기존에 사용되었던 셀 인터리버, 타임 인터리버 및/또는 블락 인터리버이거나, 본 발명이 새롭게 제안한 셀 인터리버, 타임 인터리버 및/또는 블락 인터리버일 수 있다. 전술한 4개의 시나리오들은 기존의 인터리버들과 새롭게 제안된 인터리버들의 조합을 포함할 수 있다. 도 16에서 음영처리가 된 인터리버들은 새롭게 제안된 인터리버이거나, 기존의 다른 역할이나 기능을 가진 인터리버를 의미할 수 있다.

상기 표는 전술한 4개의 시나리오에서 사용될 수 있는 다양한 인터리버들을 나타낸 것이다. “타입(Types)” 항목은 각 인터리버들의 타입을 정의한다. 예를 들어, 셀 인터리버는 타입 A 및/또는 타입 B 인터리버를 포함할 수 있고, 블락 타임 인터리버 역시 타입 A 및/또는 타입 B 인터리버를 포함할 수 있다. “개발현황(Development Status)” 항목은 각 인터리버의 타입별 개발 상태를 의미할 수 있다. 예를 들어, 타입 A 셀 인터리버는 본 발명에 의해 새롭게 제안된 셀 인터리버이고, 타입 B 셀 인터리버는 기존에 사용되었던 셀 인터리버임을 의미할 수 있다. “인터리빙 시드 변화(interleaving seed variation)” 항목은 각 인터리버의 인터리빙 시드가 변화될 수 있는지 여부를 의미하며, “예”의 경우 변화할 수 있음을 의미할 수 있다. “싱글 메모리 디인터리빙(single memory deinterleaving)” 항목은 각 인터리버에 대응하는 디인터리버가 싱글 메모리 디인터리빙을 제공하는지 여부를 나타낼 수 있다. “예”의 경우 싱글 메모리 디인터리빙이 제공됨을 의미할 수 있다.

타입 B 셀 인터리버는 기존 기술(T2, NGH)에서 사용되었던 프리퀀시 인터리버에 해당할 수 있고, 타입 A 블락 타임 인터리버는 DVB-T2에 대응할 수 있고, 타입 B 블락 타임 인터리버는 DVB-NGH 에서 사용되었던 인터리버에 해당할 수 있다.

상기 표는 타입 A 셀 인터리버, 타입 B 셀 인터리버, 프리퀀시 인터리버에 대해 설명한다. 전술한 바와 같이, 프리퀀시 인터리버는 전술한 블락 인터리버에 대응될 수 있다.

셀 인터리버의 기본적인 동작은 표 1에 나타낸 바와 같다. 셀 인터리버는 하나의 FEC 블록에 해당하는 복수의 셀들에 대해 인터리빙하여 그 결과를 출력할 수 있다. 이때 각 FEC 블록에 해당하는 셀들은, 각 FEC 블록마다 서로 다른 순서로 출력될 수 있다. 셀 디인터리버는 하나의 FEC 블록 내에서 인터리빙된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다. 셀 인터리버 및 셀 디인터리버는 전술한 바와 같이 생략되거나, 동일하거나 비슷한 기능을 가진 다른 블록/모듈에 의해 대체될 수 있다.

타입 A 셀 인터리버는 본 발명이 새롭게 제안하는 인터리버로서, 각 FEC 블록에 대해 서로 다른 인터리빙 시드(interleaving seed)를 적용하여 인터리빙을 수행할 수 있다. 구체적으로, 하나의 FEC 블록에 해당하는 셀들을 소정의 주기에 따라 인터리빙하여 출력할 수 있다. 타입 A 셀 디인터리버는 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있다.

타입 B 셀 인터리버는, 기존 기술(T2, NGH)에서 프리퀀시 인터리버(frequency interleaver)로 사용되던 인터리버를 셀 인터리버로서 사용하여 구현할 수 있다. 타입 B 셀 인터리버는 하나의 FEC 블록에 해당하는 셀들을 인터리빙하여 출력할 수 있다. 타입 B 셀 인터리버는 짝수(even) FEC 블록과 홀수(odd) FEC 블록에 대해 각기 다른 인터리빙 시드를 적용하여 인터리빙을 수행할 수 있다. 이에 따라, 타입 B 셀 인터리버는 타입 A 셀 인터리버와 비교할 때, 각 FEC 블록마다 서로 다른 인터리빙 시드를 적용한다는 단점을 가진다. 타입 B 셀 디인터리버는 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있다.

일반적인 프리퀀시 인터리버는 전술한 블락 인터리버에 대응될 수 있다. 블락 인터리버(즉, 프리퀀시 인터리버)의 기본적인 동작은 전술한 바와 같다. 블록 인터리버는 전송(Tx) 프레임의 단위가 되는 전송(Tx) 블록에 포함된 셀들을 인터리빙하여 추가적인 디버시티 이득(diversity gain)을 얻을 수 있다. 페어 와이즈 블록 인터리버는 연속된 두 개의 셀들을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 따라서, 페어 와이즈 블록 인터리버의 출력 셀들은 서로 연속하여 배열되는 두 개의 연속 셀들일 수 있다. 이 출력 셀들은 두 개의 안테나 경로에서와 같이 동일하게 동작하거나, 서로 독립적으로 동작할 수 있다.

일반적인 블록 디인터리버(프리퀀시 디인터리버)의 동작 역시, 전술한 블록 디인터리버의 기본적인 동작과 같을 수 있다. 블록 디인터리버는 블록 인터리버의 동작의 역과정을 수행하여 원래의 데이터 순서를 복원할 수 있다. 블록 디인터리버는 각 전송 블록(transmission block, TB) 단위로 데이터에 대한 디인터리빙을 수행할 수 있다. 송신측에서 페어 와이즈 블록 인터리버가 사용된 경우, 블록 디인터리버는 각 입력 경로의 연속된 두 개의 데이터를 페어(pair)로 묶어서 디인터리빙을 수행할 수 있다. 연속된 두 개의 데이터를 페어로 묶여서 디인터리빙이 수행될 경우, 출력 데이터는 연속된 두 개의 데이터일 수 있다. 블록 인터리버 및 블록 디인터리버는 전술한 바와 같이 생략되거나, 동일하거나 비슷한 기능을 가진 다른 블록/모듈에 의해 대체될 수 있다.

페어 와이즈 프리퀀시 인터리버(pair-wise frequency interleaver)는 본 발명이 제안하는 새로운 프리퀀시 인터리버일 수 있다. 이 새로운 프리퀀시 인터리버는 전술한 블록 인터리버의 기본적인 동작이 변형된 동작을 수행할 수 있다. 이 새로운 프리퀀시 인터리버는 실시예에 따라 매 OFDM 심볼에 대해 서로 다른 인터리빙 시드를 적용하여 동작할 수 있다. 또 다른 실시예에 따라 OFDM 심볼을 페어(pair)로 묶어서 인터리빙이 수행될 수 있다. 이 경우 하나의 OFDM 심볼 페어마다 서로 다른 인터리빙 시드가 적용될 수 있다. 즉, 페어로 묶인 OFDM 심볼들에는 인터리빙 시드가 같을 수 있다. OFDM 심볼 페어는 연속된 두 개의 OFDM 심볼을 묶어서 구현될 수 있다. OFDM 심볼의 두 개의 데이터 캐리어를 페어로 묶어서 인터리빙이 수행될 수도 있다.

새로운 프리퀀시 인터리버는 두 개의 메모리를 사용하여 인터리빙을 수행할 수 있다. 이 경우, 짝수 번째 페어는 제1 메모리를 이용하여, 홀수 번째 페어는 제2메모리를 이용하여 인터리빙될 수 있다. 페어 와이즈 프리퀀시 디인터리버는 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있다. 여기서 페어 와이즈 프리퀀시 디인터리버는 새로운 프리퀀시 인터리버에 대응되는 새로운 프리퀀시 디인터리버를 의미할 수 있다.

상기 표는 타입 A 블록 타임 인터리버, 타입 B 블록 타임 인터리버, 타입 A 대각 타임 인터리버, 타입 B 대각 타임 인터리버에 대해 설명한다. 대각 타임 인터리버(diagonal time interleaver) 및 블록 타임 인터리버(block time interleaver) 는 전술한 타임 인터리버에 대응하는 인터리버일 수 있다.

일반적인 타임 인터리버는 복수개의 FEC 블록에 대응하는 셀들을 서로 섞어서 출력하는 과정을 수행할 수 있다. 타임 인터리빙을 통해 각 FEC 블록 내의 셀들은 타임 인터리빙 깊이(time interleaving depth)만큼 분산되어 전송될 수 있다. 타임 인터리빙을 통해 다이버시티 이득(diversity gain)을 얻을 수 있다. 일반적인 타임 디인터리버는 타임 인터리버의 동작의 역과정을 수행할 수 있다. 타임 디인터리버는 시간 영역에서 인터리빙된 셀들을 원래의 위치로 디인터리빙할 수 있다. 타임 인터리버 및 타임 디인터리버는 전술한 바와 같이 생략되거나, 동일하거나 비슷한 기능을 가진 다른 블록/모듈에 의해 대체될 수 있다.

표에 도시된 블록 타임 인터리버는 기존 기술(T2, NGH)에서 사용된 타임 인터리버와 유사한 동작을 수행할 수 있다. 이 중 타입 A 블록 타임 인터리버는 하나의 입력 FEC 블록에 대해 인터리빙 깊이(interleaving depth)가 2 이상인 인터리버를 의미할 수 있다. 또한, 타입 B 블록 타임 인터리버는 하나의 입력 FEC 블록에 대해 인터리빙 깊이가 1인 인터리버를 의미할 수 있다. 여기서 인터리빙 깊이는 컬럼 와이즈 쓰기(column-wise writing)의 주기를 의미할 수 있다.

표에 도시된 대각 타임 인터리버는 본 발명이 새롭게 제안하는 타임 인터리버일 수 있다. 대각 타임 인터리버는, 전술한 블록 타임 인터리버와는 다르게 대각 방향으로 읽기(reading) 동작을 수행할 수 있다. 즉, 대각 타임 인터리버는 컬럼 와이즈 쓰기 동작을 수행하여 FEC 블록을 메모리에 저장하고, 다이아고날 와이즈 읽기(diagonal-wise reading) 동작을 수행하여 메모리에 저장된 셀들을 읽을 수 있다. 여기서 사용되는 메모리는 실시예에 따라 2개일 수 있다. 다이고날 와이즈 읽기 동작은, 메모리에 저장된 인터리빙 어레이에서 소정의 간격을 두고 대각선 방향으로 떨어져 있는 셀들을 읽어나가는 동작을 의미할 수 있다. 이러한 다이고날 와이즈 읽기 동작을 통해 인터리빙이 이루어질 수 있다. 대각 타임 인터리버는 트위스티드 로우 컬럼 블록 인터리버(twisted row-column block interleaver)라고 불릴 수도 있다.

이 중 타입 A 대각 타임 인터리버는 하나의 입력 FEC 블록에 대해 인터리빙 깊이(interleaving depth)가 2 이상인 인터리버를 의미할 수 있다. 또한, 타입 B 대각 타임 인터리버는 하나의 입력 FEC 블록에 대해 인터리빙 깊이가 1인 인터리버를 의미할 수 있다. 여기서 인터리빙 깊이는 컬럼 와이즈 쓰기의 주기를 의미할 수 있다.

도 17 은 본 발명에 따른 블록 타임 인터리버와 대각 타임 인터리버의 컬럼 와이즈 쓰기 동작을 나타낸 도면이다.

타입 A 블록 타임 인터리버와 타입 A 대각 타임 인터리버의 컬럼 와이즈 쓰기 동작은, 도면에서 도시된 바와 같이, 인터리빙 깊이가 2 이상일 수 있다.

타입 B 블록 타임 인터리버와 타입 B 대각 타임 인터리버의 컬럼 와이즈 쓰기 동작은, 도면된 바와 같이, 인터리빙 깊이가 1 일 수 있다.

도 18은 시그널 스페이스 다이버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제1 시나리오(S1)를 나타낸 개념도이다.

본 도면의 (a)는 제1 시나리오에 따른 인터리빙 구조를 도시한다. 제1 시나리오의 인터리빙 구조는 타입 B 셀 인터리버, 타입 A 또는 타입 B 대각 타임 인터리버, 및/또는 페어 와이즈 프리퀀시 인터리버(pair-wise frequency interleaver)를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 전술한 새로운 프리퀀시 인터리버일 수 있다.

타입 B 셀 인터리버는 한 개의 FEC 블록에 해당하는 셀들을 랜덤하게 섞어서 출력할 수 있다. 이 때, 각 FEC 블록에 해당하는 셀들은 각 FEC 블록마다 서로 다른 순서로 출력될 수 있다. 타입 B 셀 인터리버는 전술한 바와 같이 홀수와 짝수 번째 입력 FEC 블록들에 대해 각각 서로 다른 인터리빙 시드를 적용하여 인터리빙을 수행할 수 있다. 이러한 셀 인터리빙은 데이터를 메모리에 쓰기(writing) 동작을 수행함과 동시에, 데이터를 메모리에서 읽기(reading) 동작을 수행함으로써 실현될 수 있다.

타입 A 및 타입 B 대각 타임 인터리버는 복수 개의 FEC 블록에 속하는 셀들에 대해 컬럼 와이즈 쓰기(column wise writing) 동작과 대각 방향 읽기(diagonal wise reading) 동작을 수행할 수 있다. 이러한 대각 타임 인터리빙을 통해 각 FEC 블록 내에서 다른 위치에 놓인 셀들은 다이고날 인터리빙 깊이(diagonal interleaving depth) 만큼의 구간 내에서 분산되어 전송됨으로써, 다이버시티 이득(diversity gain)을 얻을 수 있다.

이후, 대각 타임 인터리버의 출력은 전술한 셀 맵퍼 등 다른 블록/모듈들을 통과하여 페어 와이즈 프리퀀시 인터리버로 입력될 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 새로운 프리퀀시 인터리버일 수 있다. 따라서 페어 와이즈 프리퀀시 인터리버(새로운 프리퀀시 인터리버)는 OFDM 심볼에 포함된 셀들을 인터리빙하여 추가적인 다이버시티 이득을 제공할 수 있다.

본 도면의 (b)는 제1 시나리오에 따른 디인터리빙 구조를 도시한다. 제1 시나리오의 디인터리빙 구조는 (페어 와이즈) 프리퀀시 디인터리버, 타입 A 또는 타입 B 대각 타임 디인터리버, 및/또는 타입 B 셀 디인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 디인터리버는 전술한 새로운 프리퀀시 디인터리버에 상응할 수 있다. 페어 와이즈 프리퀀시 디인터리버는 새로운 프리퀀시 인터리버 동작의 역과정을 통해 데이터의 디인터리빙을 수행할 수 있다.

이후, 페어 와이즈 프리퀀시 디인터리버의 출력은 전술한 셀 디맵퍼 등 다른 블록/모듈들을 통과하여 타입 A 및 타입 B 대각 타임 디인터리버로 입력될 수 있다. 타입 A 대각 타임 디인터리버는 타입 A 대각 타임 인터리버의 동작의 역과정을 수행할 수 있다. 타입 B 대각 타임 디인터리버는 타입 B 대각 타임 인터리버의 동작의 역과정을 수행할 수 있다. 이 때, 타입 A 및 타입 B 대각 타임 디인터리버는 싱글 메모리를 사용하여 타임 디인터리빙을 수행할 수 있다.

타입 B 셀 디인터리버는 하나의 FEC 블록 내에서 인터리빙된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다.

도 19는 시그널 스페이스 다이버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제2 시나리오(S2)에 대한 개념도이다.

본 도면의 (a)는 제2 시나리오에 따른 인터리빙 구조를 도시한다. 제2 시나리오의 인터리빙 구조는 타입 A 셀 인터리버, 타입 A 또는 타입 B 블록 타임 인터리버, 및/또는 페어 와이즈 프리퀀시 인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 전술한 새로운 프리퀀시 인터리버일 수 있다.

타입 A 셀 인터리버는 전술한 바와 같이 매 입력 FEC 블록들 마다 서로 다른 인터리빙 시드를 적용하여 인터리빙을 수행할 수 있다.

타 입 A 및 타입 B 블록 타임 인터리버는 전술한 바와 같이, 복수 개의 FEC 블록에 속하는 셀들을 컬럼 와이즈 쓰기(column wise writing) 동작과 로우 와이즈 읽기(row-wise reading) 동작을 통해 인터리빙을 수행할 수 있다. 다른 위치에 놓인 셀들은 인터리빙 깊이(interleaving depth) 만큼의 구간 내에서 분산되어 전송됨으로써, 다이버시티 이득(diversity gain)을 얻을 수 있다.

이 후, 블록 타임 인터리버의 출력은 전술한 셀 맵퍼 등 다른 블록/모듈들을 통과하여 페어 와이즈 프리퀀시 인터리버로 입력될 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 전술한 새로운 프리퀀시 인터리버일 수 있다. 따라서 페어 와이즈 프리퀀시 인터리버(새로운 프리퀀시 인터리버)는 OFDM 심볼 내의 셀들을 인터리빙함으로써 추가적인 다이버시티 이득을 제공할 수 있다.

본 도면의 (b) 는 제2 시나리오에 따른 디인터리빙 구조를 도시한다. 제2 시나리오의 디인터리빙 구조는 (페어 와이즈) 프리퀀시 디인터리버, 타입 A 또는 타입 B 대각 타임 디인터리버, 및/또는 타입 A 셀 디인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 디인터리버는 전술한 새로운 프리퀀시 디인터리버에 상응할 수 있다.

페어 와이즈 프리퀀시 디인터리버는 전술한 새로운 프리퀀시 인터리버의 동작의 역과정을 수행하여 데이터에 대한 디인터리빙을 수행할 수 있다.

이 후, 페어 와이즈 프리퀀시 디인터리버의 출력은 전술한 셀 디맵퍼 등 다른 블록/모듈들을 통과하여 타입 A, 타입 B 블록 타임 디인터리버로 입력될 수 있다. 타입 A 블록 타임 디인터리버는 타입 A 블록 타임 인터리버의 동작의 역과정을 수행할 수 있다. 타입 B 블록 타임 디인터리버는 타입 B 블록 타임 인터리버의 동작의 역과정을 수행할 수 있다. 이 때, 타입 A 또는 타입 B 블록 타임 디인터리버는 싱글 메모리를 사용하여 타임 디인터리빙을 수행할 수 있다.

타입 A 셀 디인터리버는 하나의 FEC 블록 내에서 인터리빙된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다.

도 20은 시그널 스페이스 디버시티(Signal Space Diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제3 시나리오(S3)를 나타낸 개념도이다.

본 도면의 (a)는 제3 시나리오에 따른 인터리빙 구조를 도시한다. 제3 시나리오의 인터리빙 구조는 타입 A 셀 인터리버, 타입 A 또는 타입 B 대각 타임 인터리버, 및/또는 페어 와이즈 프리퀀시 인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 전술한 새로운 프리퀀시 인터리버일 수 있다.

타입 A 셀 인터리버, 타입 A, 타입 B 대각 타임 인터리버 및 페어 와이즈 프리퀀시 인터리버의 동작은 전술한 도면들의 동작과 같을 수 있다.

본 도면의 (b)는 제3 시나리오에 따른 디인터리빙 구조를 도시한다. 제3 시나리오의 디인터리빙 구조는 (페어 와이즈) 프리퀀시 디인터리버, 타입 A 또는 타입 B 대각 타임 디인터리버, 및/또는 타입 A 셀 디인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 디인터리버는 전술한 새로운 프리퀀시 디인터리버에 상응할 수 있다.

페어 와이즈 프리퀀시 디인터리버, 타입 A, 타입 B 대각 타임 디인터리버, 및 타입 A 셀 디인터리버의 동작은 전술한 바와 같을 수 있다.

도 21은 시그널 스페이스 디버시티(signal space diversity, SSD)를 고려하지 않은 경우에 있어, 인터리버들의 조합 중 제4 시나리오(S4)를 나타낸 개념도이다.

본 도면의 (a)는 제4 시나리오에 따른 인터리빙 구조를 도시한다. 제4 시나리오의 인터리빙 구조는 타입 A 또는 타입 B 대각 타임 인터리버, 및/또는 페어 와이즈 프리퀀시 인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 인터리버는 전술한 새로운 프리퀀시 인터리버일 수 있다.

타입 A, 타입 B 대각 타임 인터리버 및 페어 와이즈 프리퀀시 인터리버의 동작은 전술한 바와 같을 수 있다.

본 도면의 (b)는 제4 시나리오에 따른 디인터리빙 구조를 도시한다. 제4 시나리오의 디인터리빙 구조는 (페어 와이즈) 프리퀀시 디인터리버, 및/또는 타입 A 또는 타입 B 대각 타임 디인터리버를 포함할 수 있다. 여기서, 페어 와이즈 프리퀀시 디인터리버는 전술한 새로운 프리퀀시 디인터리버에 상응할 수 있다.

페어 와이즈 프리퀀시 디인터리버 및 타입 A 또는 타입 B 대각 타임 디인터리버의 동작은 전술한 바와 같을 수 있다.

도 22는 본 발명의 일 실시예에 따른 램덤 제너레이터(random generator)의 구조를 나타낸 도면이다.

도 22는 랜덤 제너레이터가 PP 방식을 이용하여 초기 오프셋 값을 생성하는 경우를 도시한다.

본 발명의 일 실시예에 따른 랜덤 제너레이터는 레지스터(32000) 및 XOR 연산기(32100)을 포함할 수 있다 일반적으로 PP 방법은 1,..., 2n-1의 값들을 랜덤하게 출력할 수 있다. 따라서 본 발명의 일 실시예에 따른 랜덤 제너레이터는 0을 포함하는 2n개의 심볼 인덱스를 출력하여 레지스터 시프팅(shifting) 과정을 위한 레지스터 초기값을 설정하기 위해 레지스터 리셋 과정을 수행할 수 있다.

본 발명의 일 실시예에 따른 랜덤 제너레이터는 PP 방식을 위한 각 원시 다항식(primitive polynomial) 마다 서로 다른 레지스터와 XOR 연산기를 포함할 수 있다.

아래의 표 4는 전술한 PP 방식을 위한 원시 다항식, 및 레지스터 리셋 과정과 레지스터 시프팅 과정을 위한 리셋값 및 초기값을 나타낸다.

위 표는 n차 원시 다항식(n=9,...,15)에 대응하는 레지스터 리셋값과 레지스터 초기값을 나타낸다. 위 표에 도시된 바와 같이 k=0는 레지스터 리셋값을 의미하고, k=1은 레지스터 초기값을 의미한다. 또한 2≤k≤2n-1는 시프팅된 레지스터 값을 의미한다.

도 23은 본 발명의 일 실시예에 따른 램덤 제너레이터를 나타낸 도면이다.

도 23은 표 4의 n차 원시 다항식에서 n이 9 내지 12일 때 랜덤 제너레이터의 구조를 도시한다.

도 24는 본 발명의 다른 실시예에 따른 램덤 제너레이터를 나타낸 도면이다.

도 24는 표 4의 n차 원시 다항식에서 n이 13 내지 15일 때 랜덤 제너레이터의 구조를 도시한다.

도 25는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.

도 25는 본 발명의 일 실시예에 따라 방송 신호 수신기에 싱글 메모리가 적용된 경우, 전체 심볼의 개수가 10이고, 한 개의 심볼에 포함된 셀의 개수가 10이며, p가 3인 경우의 프리퀀시 인터리빙 과정을 도시한다.

도 25의 (a)는 RPI 방식을 이용하여 출력된 각 심볼의 출력 값들을 도시한다. 특히 각 OFDM 심볼의 제1 메모리 인덱스 값, 즉 0, 7, 4, 1, 8...는 전술한 RPI의 랜덤 제너레이터에서 생성된 초기 오프셋 값으로 설정될 수 있다. 인터리빙 메모리 인덱스에 지시된 숫자는 각 심볼에 포함된 셀들이 인터리빙되어 출력되는 순서를 나타낸다.

도 25의 (b)는 입력된 OFDM 심벌의 셀들을 생성된 인터리빙 메모리 인덱스를 이용하여 심볼 단위로 인터리빙한 결과를 나타낸다.

도 26은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 개념도이다.

도 26에서는 방송 신호 수신기에 싱글 메모리가 적용된 경우의 프리퀀시 디인터리빙 과정을 도시한 도면으로, 한 개의 심볼에 포함된 셀의 개수가 10인 실시예를 나타낸다.

본 발명의 일 실시예에 따른 방송 신호 수신기(또는 프레임 파싱 모듈 또는 블록 인터리버)는 전술한 주파수 인터리빙을 통하여 인터리빙된 심볼들을 입력 순서대로 순차적으로 쓰는 과정(writing)을 통해 디인터리빙 메모리 인덱스를 생성하고, 읽는 과정(reading)을 통해 디인터리빙된 심벌들을 출력할 수 있다. 이때 본 발명의 일 실시예에 따른 방송 신호 수신기는 읽는 과정을 수행한 디인터리빙 메모리 인덱스에 쓰는 과정을 수행할 수 있다.

도 27은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.

도 27에서는 본 발명의 일 실시예에 따라 전체 심볼의 개수가 10이고, 한 개의 심볼에 포함된 셀의 개수가 10이며, p가 3인 경우의 디인터리빙 과정을 도시한다.

도 27의 (a)는 발명의 일 실시예에 따라 싱글 메모리에 입력되는 심볼들을 도시한 도면이다. 본 도면의 (a)에 도시된 싱글 메모리 입력 심볼들은 각 입력 심볼 별로 싱글 메모리에 저장된 값들을 의미한다. 이때 각 입력 심볼 별로 싱글 메모리에 저장된 값들은 이전 심볼들에 대해 읽기를 수행하면서 현재 입력되는 심볼 셀들에 대해 순차적으로 쓰기를 수행하여 얻은 결과를 나타낸다.

도 27의 (b)는 디인터리빙 메모리 인덱스를 생성하는 과정을 나타낸 도면이다.

디인터리빙 메모리 인덱스는 싱글 메모리에 저장된 값들을 디인터리빙하기 위해 사용되는 인덱스로서, 디인터리빙 메모리 인덱스에 지시된 숫자는 각 심볼에 포함된 셀들이 디인터리빙되어 출력되는 순서를 나타낸다.

이하에서는 전술한 프리퀀시 디인터리빙 과정을 도면에 도시된 심볼들 중 #0 및 #1 입력 심볼을 중심으로 설명한다.

본 발명의 일 실시예에 따른 방송 신호 수신기는 #0 입력 심벌을 싱글 메모리에 순차적으로 쓰는 과정을 수행한다. 이후 본 발명의 일 실시예에 따른 방송 신호 수신기는 #0 입력 심볼을 디인터리빙하기 위하여 0, 3, 6, 9...의 순으로 전술한 디인터리빙 메모리 인덱스를 순차적으로 생성할 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신기는 생성된 디인터리빙 메모리 인덱스에 따라 싱글 메모리에 쓰여진 (또는 저장된) #0 입력 심볼을 읽는 과정을 수행한다. 이미 쓰여진 값들 저장할 필요가 없기 때문에 새롭게 입력되는 #1 심볼을 다시 순차적으로 쓸 수 있다.

이후 #0 입력 심볼에 대해 읽는 과정과 #1 입력 심볼에 대해 쓰는 과정이 모두 완료되면, 쓰여진 #1 입력 심볼을 디인터리빙하기 위하여 디인터리빙 메모리 인덱스를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신기는 싱글 메모리를 사용하므로 방송 신호 송신기에서 적용한 매 심볼에 적용된 인터리빙 패털을 사용하여 인터리빙을 수행할 수는 없다. 이후, 입력되는 심볼들은 동일한 방식으로 디인터리빙 처리가 될 수 있다.

도 28은 본 발명의 일 실시예에 따른 디인터리빙된 메모리 인데스의 생성 과정을 나타낸 도면이다.

특히 도 28은 본 발명의 일 실시예에 따른 방송 신호 수신기가 싱글 메모리를 사용하므로 방송 신호 송신기에서 적용한 매 심볼에 적용된 인터리빙 패터을 사용하여 인터리빙을 수행할 수는 없는 경우의 새로운 인터리빙 패턴을 생성하는 방법을 도시하고 있다.

도 28의 (a)는 j번째 입력 심볼의 디인터리빙 메모리 인덱스 도시한 도면이고, (b)는 상술한 디인터리빙 메모리 인덱스의 생성 과정을 수학식과 함께 나타낸 도면이다.

도 28의 (b)에 도시된 바와 같이 각 입력 심볼의 RPI 변수를 사용하는 것을 일 실시예로 할 수 있다.

#0 입력 심볼의 디인터리빙 메모리 인덱스 생성과정은 방송 신호 송신기에서와 동일하게 RPI의 변수로서 p=3, I0=0을 사용하는 것을 일 실시예로 할 수 있다. #1 입력 심볼의 경우, RPI의 변수로서 p2=3x3, I0=1을 사용하는 것을 일 실시예로 할 수 있으며, #2 입력 심볼의 경우, RPI의 변수로서 p3=3x3x3, I0=7을 사용하는 것을 일 실시예로 할 수 있다. 또한 #3 입력 심볼의 경우, RPI의 변수로서 p4=3x3x3x3, I0=4를 사용하는 것을 일 실시예로 할 수 있다.

즉, 본 발명의 일 실시예에 따른 방송 신호 수신기는 각 싱글 메모리에 저장된 심볼들을 디인터리빙 하기 위하여, RPI의 p 값과 초기 오프셋 값을 매 심볼마다 변경하여 효과적으로 디인터리빙을 수행할 수 있다. 또한, 매 심볼에 사용되는 p 값은 p의 지수승으로 쉽게 도출할 수 있으며, 초기 오프셋 값들은 모 인터리빙 시드(mother interleaving seed)를 이용하여 순차적으로 획득할 수 있다. 이하 초기 오프셋 값을 산출하는 방법을 설명한다.

#0 입력 심볼에서 사용되는 초기 오프셋 값은 I0=0으로 정의하는 것을 일 실시예로 할 수 있다. #1 입력 심볼에서 사용되는 초기 오프셋 값은 I0=1이며, 이 값은 #0 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성 과정에서 일곱 번째로 생성된 값과 동일하다. 즉, 본 발명의 일 실시예에 따른 방송 신호 수신기는 #0 입력 심볼에 대한 디인터리빙 메모리 인덱스를 생성하는 과정에서 상기 값을 저장하여 사용할 수 있다.

#2 입력 심볼에서 사용되는 초기 오프셋 값은 I0=7이고, 이 값은 #1 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성 과정에서 네 번째로 생성된 값과 동일하며, #3 입력 심볼에서 사용되는 초기 오프셋 값은 I0=4이고, 이 값은 #2 입력 심볼에 대한 디인터리빙 메모리 인덱스 생성 과정에서 첫 번째로 생성된 값과 동일하다.

따라서 본 발명의 일 실시예에 따른 방송 신호 수신기는 각 심볼에 사용될 초기 오프셋 값에 해당하는 값을 이전 심볼의 디인터리빙 메모리 인덱스를 생성하는 과정에서 저장하고 사용할 수 있다.

결과적으로, 상술한 방법은 다음의 수학식으로 표현될 수 있다.

: 디인터리빙을 위한 j 번재 RPI에서의 초기 오프셋 값

: j번재 OFDM 심볼 내 k 번째 입력 셀 인덱스에 대한 디인터리빙 출력 메모리 인텍스

: j번재 OFDM 심볼 내

번째 디인터리빙 출력 메모리 인텍스

이 경우, 각 초기 오프셋 값에 해당 하는 값의 위치는 위의 수학식 1로부터 쉽게 유도할 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신기는 두 개의 인접한 셀을 하나의 셀로 인식하고 주파수 인터리빙을 수행할 수 있다. 이를 페어 와이즈 인터리빙이라고 호칭할 수 있다. 이 경우 두 개의 인접한 셀들을 하나의 셀로 간주하여 인터리빙이 수행되므로, 메모리 인덱스를 생성하는 횟수가 절반으로 줄어드는 장점이 있다.

아래의 수학식 2는 페어 와이즈 RPI를 나타낸다.

아래의 수학식 3는 페어 와이즈 디인터리빙 방법을 나타낸다.

도 29는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정을 나타낸 도면이다.

도 29는 전술한 프리퀀시 인터리버에 의해 복수의 OFDM 심볼들을 포함하는 상이한 서로소(relative prime)들을 이용하여 다이버시티 성능을 개선하기 위한 인터리빙 방법을 도시한다.

즉, 도 29에 도시된 바와 같이, 서로소 값은 매 프레임/슈퍼 프레임 마다 변경되어 주파수 다이버시티 성능을 더욱 개선하도록, 특히 반복되는 인터리빙 패턴을 피하도록 한다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 디코딩된 DP 데이터를 출력 처리할 수 있다. 보다 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 헤더 압축 모드에 따라 디코딩된 DP 데이터 내의 각 데이터 패킷의 헤더를 압축해제하고 데이터 패킷을 재결합할 수 있다. 구체적인 내용은 도 16 내지 도 32에서 설명한다.

도 30은 본 발명의 일 실시예에 따른 슈퍼 프레임 구조(super-frame structure)를 나타낸 도면이다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 복수의 방송 서비스에 대응하는 데이터를 나르는 복수의 슈퍼 프레임을 순차적으로 전송할 수 있다.

도 30에 도시된 바와 같이, 서로 다른 타입의 프레임들(17100)과 FEF(future extension frame) (17110)은 시간 영역에서 멀티플렉싱되어 슈퍼 프레임(17000)에서 전송될 수 있다. 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 바와 같이 프레임 단위로 서로 다른 방송 서비스들의 신호를 멀티플렉싱하여 동일한 RF 채널에서 전송할 수 있다. 서로 다른 방송 서비스들은 그 특성 및 목적에 따라 상이한 수신 조건 및 커버리지를 요구할 수 있다. 따라서 신호 프레임들은 서로 다른 방송 서비스들의 데이터를 전송하기 위해 타입별로 분류할 수 있고, 각 신호 프레임에 포함된 데이터는 서로 다른 전송 파라미터에 의해 처리될 수 있다. 또한 신호 프레임들은 신호 프레임을 통해 전송되는 방송 서비스 별로 서로 다른 FFT 사이즈와 가드 인터벌을 가질 수 있다. 도 30에 도시된 FEF(17110)는 차세대 새로운 방송 서비스 시스템에 이용가능한 프레임이다.

본 발명의 일 실시예에 따른 서로 다른 타입의 신호 프레임(17100)들은 설계자의 의도에 따라 슈퍼 프레임에 할당될 수도 있다. 특히 서로 다른 타입의 신호 프레임(17100)들은 멀티플렉싱된 패턴으로 반복적으로 할당될 수 있다. 또는 동일한 타입의 복수의 신호 프레임들이 슈퍼 프레임에 순차적으로 할당된 다음, 서로 다른 타입의 신호 프레임들이 슈퍼 프레임에 순차적으로 할당될 수 있다. 신호 프레임 할당 방식은 설계자의 의도에 따라 변경 가능하다.

도 30에 도시된 바와 같이, 각 신호 프레임은 프리앰블(17200), 엣지(edge) 데이터 OFDM 심볼(17210) 및 복수의 데이터 OFDM 심볼(17220)을 포함할 수 있다.

프리앰블(17200)은 해당 신호 프레임과 관련된 시그널링 정보, 예를 들어 전송 파라미터를 전송할 수 있다. 즉 프리앰블은 기본 PLS 데이터를 전송하고 신호 프레임의 시작 부분에 위치한다. 또한 프리앰블(17200)은 도 1에서 설명한 PLS 데이터를 전송할 수 있다. 즉 프리앰블은 기본 PLS 데이터만 전송하거나 기본 PLS 데이터와 도 1에서 설명한 PLS 데이터를 모두 전송할 수 있다. 프리앰블을 통해 전송되는 정보는 설계자에 의해 변경 가능하다. 프리앰블을 통해 전송되는 시그널링 정보를 프리앰블 시그널링 정보라고 호칭할 수 있다.

엣지 데이터 OFDM 심볼(17210)은 해당 프레임의 시작 부분이나 끝에 위치하는 OFDM 심볼로서, 데이터 심볼의 모든 파일럿 캐리어에서 파일럿을 전송하기 위해 사용될 수 있다. 엣지 데이터 OFDM 심볼은 알려진 데이터 시퀀스 또는 파일럿의 형태일 수 있다. 엣지 데이터 OFDM 심볼(17210)의 위치는 설계자에 의해 변경 가능하다.

복수의 데이터 OFDM 심볼(17220)들은 방송 서비스의 데이터를 전송할 수 있다.

도 30에 도시된 프리앰블(17200) 각 신호 프레임의 시작을 지시하는 정보를 포함하며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블(17200)을 검출하여 해당 신호 프레임의 동기를 맞출 수 있다. 또한 프리앰블(17200)은 해당 신호 프레임의 디코딩을 위한 주파수 동기화 및 기본 전송 파라미터에 대한 정보를 포함할 수 있다.

따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 슈퍼 프레임에서 멀티플렉싱된 서로 다른 타입의 신호 프레임들을 수신하여도 신호 프레임들의 프리앰블을 디코딩하여 신호 프레임들을 구별하고, 원하는 방송 서비스를 획득할 수 있다.

즉, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 시간 영역에서 프리앰블(17200)을 검출하여 해당 신호가 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템에 존재하는지 여부를 확인할 수 있다. 이 후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블(17200)로부터 신호 프레임 동기화를 위한 정보를 획득하고, 주파수 오프셋을 보상할 수 있다. 또한본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블(17200)을 통해 전송된 시그널링 정보를 디코딩하여 해당 신호 프레임의 디코딩을 위한 기본 전송 파라미터들을 획들할 수 있다. 이 후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 해당 신호 프레임을 통해 전송된 방송 서비스 데이터를 얻기 위한 시그널링 정보를 디코딩하여 원하는 방송 서비스 데이터를 얻을 수 있다.

도 31은 본 발명의 일 실시예에 따른 프리앰블 삽입 블록을 나타낸 도면이다.

도 31에 도시된 프리앰블 삽입 블록은 도 7에서 설명한 프리앰블 삽입 블록(7500)의 일 실시예에 해당하며, 도 30에서 설명한 프리앰블을 생성할 수 있다.

도 31에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리앰블 삽입 블록 시그널링 시퀀스 선택 블록(18000), 시그널링 시퀀스 인터리빙 블록(18100), 매핑 블록(18200), 스크램블링 블록(18300), 캐리어 할당 블록(18400), 캐리어 할당 테이블 블록(18500), IFFT 블록(18600), 가드(guard) 삽입 블록(18700) 및 멀티플렉싱 블록(18800)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 수정되거나 프리앰블 삽입 블록에 포함되지 않을 수 있다. 이하 프리앰블 삽입 블록의 각 블록에 대해 설명한다.

시그널링 시퀀스 선택 블록(18000)은 프리앰블을 통해 전송될 시그널링 정보를 수신하고, 이에 적합한 시그널링 시퀀스를 선택할 수 있다.

시그널링 시퀀스 인터리빙 블록(18100)은 시그널링 시퀀스 선택 블록(18000)에 의해 선택된 시그널링 시퀀스에 따라 입력된 시그널링 정보를 전송하기 위한 시그널링 시퀀스를 인터리빙할 수 있다. 구체적인 내용은 후술한다.

매핑 블록(18200)은 인터리빙된 시그널링 정보를 변조 방식을 이용하여 매핑할 수 있다.

스크램블링 블록(18300)는 매핑된 데이터에 스크램블링 시퀀스를 곱할 수 있다.

캐리어 할당 블록(18400)은 캐리어 할당 테이블 블록(18500)에서 출력된 활성 캐리어(active carrier) 위치 정보를 이용하여 스크램블링 블록(18300)에서 출력된 데이터를 소정의 캐리어 위치에 할당할 수 있다.

IFFT 블록(18600)은 캐리어 할당 블록(18400)에서 할당되어 출력된 데이터를 시간 영역에서 OFDM 신호로 변환할 수 있다.

가드 삽입 블록(18700)은 이 OFDM 신호에 가드 인터벌을 삽입할 수 있다.

멀티플렉싱 블록(18800)은 가드 삽입 블록(18700)에서 출력된 신호와 도 7에서 설명한 가드 시퀀스 삽입 블록(7400)에서 출력된 신호 c(t)를 멀티플렉싱하여 출력 신호 p(t)를 출력할 수 있다. 출력 신호 p(t)는 도 7에서 설명한 웨이브폼 프로세싱 블록(7600)에 입력될 수 있다.

도 32는 본 발명의 일 실시예에 따른 프리앰블 구조를 나타낸 도면이다.

도 32에 도시된 프리앰블은 도 31에서 설명한 프리앰블 삽입 블록에 의해 생성될 수 있다.

본 발명의 일 실시예에 따른 프리앰블은 시간 영역에서 프리앰블 신호의 구조를 가지며, 스크램블링된 사이클릭 프리픽스 부분(scrambled cyclic postfix part)(19000) 및 OFDM 심볼(19100)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 프리앰블은 OFDM 심볼 및 스크램블링된 사이클릭 포스트픽스 부분(scrambled cyclic postfix part)을 포함할 수 있다. 이 경우, 스크램블링된 사이클릭 포스트픽스 부분은 스크램블링된 프리픽스와 달리OFDM 심볼 뒤에 오며, 스크램블링된 사이클릭 프리픽스의생성 과정과 동일한 과정을 통해 생성될 수 있으며, 이에 대해 후술한다. 스크램블링된 사이클릭 프리픽스 부분의 위치 및 생성 과정은 설계자의 의도에 따라 변경될 수 있다.

도 32에 도시된 스크램블링된 사이클릭 프리픽스 부분(19000)은 OFDM 심볼의 스크램블링 부분 또는 전체 OFDM 심볼에 의해 생성될 수 있으며, 가드 인터벌로 사용될 수 있다.

따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는, 주파수 동기화가 수행될 수 없으므로 수신된 방송 신호에 주파수 오프셋이 존재하여도 사이클릭 프리픽스 형태의 가드 인터벌을 이용하여 가드 인터벌 상관성(correlation)을 통해 프리앰블을 검출할 수 있다.

또한 본 발명의 일 실시예에 따른 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌은 OFDM 심볼에 스크램블링 시퀀스(또는 시퀀스)를 곱하여(또는 결합하여) 생성할 수 있다. 또는 본 발명의 일 실시예에 따른 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌은 OFDM 심볼을 스크램블링 시퀀스(또는 시퀀스)로 스크램블링하여 생성할 수 있다. 본 발명의 일 실시예에 따른 스크램블링 시퀀스는 임의의 타입의 신호일 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.

본 발명의 일 실시예에 따른 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌을 생성하는 방법은 다음과 같은 장점을 가진다.

첫째, 가드 인터벌을 일반적인 OFDM 심볼과 구별하여 프리앰블을 용이하게 검출할 수 있다. 상술한 바와 같이, 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌은 스크램블링 시퀀스로 스크램블링하여 생성되며 일반적인 OFDM 심볼과 구별된다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 가드 인터벌 상관성(correlation)을 수행하면, 일반적인 OFDM 심볼에 따른 상관성 피크 (correlation peak) 없이 프리앰블에 따른 상관성 피크만 생성되므로 프리앰블을을 용이하게 검출할 수 있다.

둘째, 본 발명의 일 실시예에 따른 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌이 사용되는 경우, 위험한 지연 문제가 해결될 수 있다. 예를 들어 OFDM 심볼의 지속기간 Tu에 의해 지연된 다중 경로 간섭이 존재할 때 방송 신호 수신 장치가 가드 인터벌 상관성을 수행하는 경우, 다중 경로에 따른 상관성 값이 항상 존재하므로 프리앰블 검출 성능이 저하될 수 있다. 그러나 본 발명의 일 실시예에 따른 가드 인터벌 상관성을 수행하는 경우 전술한 바와 같이 스크램블링된 사이클릭 프리픽스에 따른 피크만 생성되므로 방송 신호 수신 장치는 다중 경로에 따른 상관성 값에 의해서 영향을 받지 않고 프리앰블을 검출 할 수 있다.

마지막으로, 지속파(continuous wave, CW) 간섭의 영향을 방지할 수 있다. 수신된 신호가 CW 간섭을 포함하는 경우, 방송 신호 수신 장치가 가드 인터벌 상관성을 수행할 때 CW에 의해 발생된 DC 성분이 항상 존재하므로, 수신장치의 신호 검출 성능 및 동기화 성능이 저하될 수 있다. 그러나 본 발명의 실시예에 따른 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌을 사용하면, CW에 의해 발생된 DC 성분을 스크램블링 시퀀스으로 평균하므로 CW의 영향을 예방할 수 있다.

도 33은 본 발명의 일 실시예에 따른 프리앰블 검출기를 나타낸 도면이다.

도 33에 도시된 프리앰블 검출기는 도 9에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈에 포함된 프리앰블 검출기(9300)의 일 실시예에 해당하며, 도 30에서 설명한 프리앰블을 검출할 수 있다.

도 33에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리앰블 검출기는 상관성 검출기(20000), FFT 블록(20100), ICFO (integer carrier frequency offset) 추정기(20200), 캐리어 할당 테이블 블록(20300), 데이터 추출기(20400) 및 시그널링 디코더(20500)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 수정되거나 프리앰블 검출기에 포함되지 않을 수 있다. 이하 프리앰블 검출기의 각 블록의 동작을 중심으로 설명한다.

상관성 검출기(20000)는 상술한 프리앰블을 검출하고, 프레임 동기, OFDM 심볼 동기, 타이밍 정보 및 FCFO (fractional frequency offset)을 추정할 수 있다. 구체적인 내용은 후술한다.

FFT 블록(20100)은 상관성 검출기(20000)에서 출력된 타이밍 정보를 이용하여 프리앰블에 포함된 OFDM 심볼 부분을 주파수 영역 신호로 변환할 수 있다.

ICFO 추정기(20200)는 캐리어 할당 테이블 블록(20300)에서 출력된 활성 캐리어의 위치 정보를 수신하고, ICFO 정보를 추정할 수 있다.

데이터 추출기(20300)는 ICFO 추정기(20200)에서 출력된 ICFO 정보를 수신하여 활성 캐리어에 할당된 시그널링 정보를 추출할 수 있으며, 시그널링 디코더(20500)는 추출된 시그널링 정보를 디코딩할 수 있다.

따라서 일 실시예에 따른 방송 신호 수신 장치는 전술한 과정을 통해 프리앰블에 의해 전송된 시그널링 정보를 얻을 수 있다.

도 34는 본 발명의 일 실시예에 따른 상관성 검출기를 나타낸 도면이다.

도 34에 도시된 상관성 검출기는 도 33에서 설명한 상관성 검출기의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 상관성 검출기는 딜레이(delay) 블록(21000), 컨쥬게이트(conjugate) 블록(21100), 곱셈기(multiplier), 코릴레이터(correlator) 블록(21200), 피크 서치(peak search) 블록(21300) 및 FCFO 추정기 블록(21400)를 포함할 수 있다. 이하 상관성 검출기의 각 블록의 동작을 중심으로 설명한다.

상관성 검출기 딜레이 블록(21000)은 입력신호 r(t)를 프리앰블 내의 OFDM 심볼의 지속기간 Tu만큼 지연시킬 수 있다.

컨쥬게이트 블록(21100)은 지연된 신호 r(t)에 대한 컨쥬게이션(conjugation)을 수행할 수 있다.

곱셈기는 신호 r(t)에 컨쥬게이트된 신호 r(t)를 곱하여 신호 m(t)를 생성할 수 있다.

코릴레이터 블록(21200)는 입력된 신호 m(t)와 스크램블링 시퀀스를 연관지어(correlate) 디스크램블링된 신호 c(t)를 생성할 수 있다.

피크 서치 블록(21300)는 코릴레이터 블록(21200)에서 출력된 신호 c(t)의 피크를 검출할 수 있다. 이 경우, 프리앰블에 포함된 스크램블링된 사이클릭 프리픽스는 스크램블링 시퀀스에 의해 디스크램블링 되므로, 스크램블링된 사이클릭 프리픽스의 피크가 생성될 수 있다. 그러나 스크램블링된 사이클릭 프리픽스 이 외의 다중 경로에 의해 발생되는 OFDM 심볼 또는 컴포넌트들은 스크램블링 시퀀스에 의해 스크램블링 되므로 다중 경로에 의해 발생된 OFDM 심볼 또는 컴포넌트의 피크는 발생되지 않는다. 따라서 피크 서치 블록(21300)은 신호 c(t)의 피크를 용이하게 검출할 수 있다.

FCFO 추정기 블록(21400)은 입력된 신호에 프레임 동기 및 OFDM 심볼 동기를 획득하고, 피크에 대응되는 상관성 값으로부터 FCFO 정보를 추정할 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 스크램블링 시퀀스는 임의의 신호일 수 있으며 설계자의 의도에 따라 변경 가능하다.

도 21 내지 도 25는 첩-라이크(chirp-like) 시퀀스, 밸러스드(balanced) m-시퀀스, 자도프 추(Zadoff-Chu) 시퀀스 및 바이너리 첩-라이크(binary chirp-like) 시퀀스가 본 발명의 일 실시예에 따른 스크램블링 시퀀스로 사용되는 경우의 결과를 나타낸 도면이다.

이하 각 도면에 대해 설명한다.

도 35는 본 발명의 일 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.

도 35의 그래프는 본 발명의 일 실시예에 따른 스크램블링 시퀀스가 첩-라이크 시퀀스인 경우의 결과를 나타낸다. 첩-라이크 시퀀스는 수학식 4에 따라 계산될 수 있다.

수학식 4에 나타낸 바와 같이, 첩-라이크 시퀀스는 하나의 주기에 해당하는 4 개의 서로 다른 주파수의 사인 곡선(sinusoid)을 연결하여 생성될 수 있다.

도 35에 도시된 바와 같이, (a)는 본 발명의 일 실시예에 따른 첩-라이크 시퀀스의 파형을 나타낸 그래프이다.

(a)에 도시된 제1 파형(22000)은 첩-라이크 시퀀스의 실수부(real number part)를 나타내고, 제2 파형(22100)은 첩-라이크 시퀀스의 허수부(imaginary number part)를 나타낸다. 첩-라이크 시퀀스의 지속기간은 1024 개의 샘플에 해당하며, 실수부 시퀀스와 허수부 시퀀스의 평균은 0이다.

도 35에 도시된 바와 같이, (b)는 첩-라이크 시퀀스가 사용되는 경우 도 20 및 도 21에서 설명한 코릴레이터 블록으로부터 출력된 신호 c(t)의 파형을 나타낸 그래프이다.

첩-라이크 시퀀스는 서로 다른 주기를 가진 신호들로 구성되므로 위험한 지연은 발생되지 않는다. 또한 첩-라이트 시퀀스의 상관성 특성은 가드 인터벌 상관성과 유사하므로 기존의 방송 신호 송수신 시스템의 프리앰블과 명확히 구분된다. 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블을 용이하게 검출할 수 있다. 또한 첩-라이크 시퀀스는 올바른 심볼 타이밍 정보를 제공할 수 있어 m-시퀀스와 같은 델타-라이크(delta-like) 상관성 특성을 가진 시퀀스와 비교하여 다중 경로 채널상의 노이즈에 강인(robust)하다. 또한 첩-라이트 시퀀스를 사용하여 스크램블링을 수행하면 원래의 신호보다 다소 증가한 대역폭을 가진 신호를 생성하는 것이 가능하다.

도 36은 본 발명의 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.

도 36의 그래프들은 밸런스드 m-시퀀스가 스크램블링 시퀀스로 사용된 경우에 얻어진 그래프이다. 본 발명의 일 실시예에 따른 밸런스드 m-시퀀스는 수학식 5에 의해 산출될 수 있다.

본 발명의 일 실시예에 따라, 밸런스드 m-시퀀스는 1023 개의 샘플에 해당하는 길이를 가진 m-시퀀스에 ‘+1’의 값을 가진 샘플을 더하여 생성 될 수 있다. 밸런스드 m-시퀀스의 길이는 1024개의 샘플이며, 일 실시예에 따른 그 평균은 '0'이다. 밸런스드 m-시퀀스의 길이와 평균은 설계자의 의도에 따라 변경될 수 있다.

도 36에 도시된 바와 같이, (a)는 본 발명의 일 실시예에 따른 밸런스드 m-시퀀스의 파형을 나타내는 그래프이고, (b)는 밸런스드 m-시퀀스가 사용된 경우 도 20 및 도 21에서 설명한 코릴레이터 블록으로부터 출력된 신호 c(t)의 파형을 나타낸 그래프이다.

본 발명의 일 실시예에 따른 밸런스드 m-시퀀스의 파형이 사용되는 경우, 프리앰블 상관성 특성은 델타함수에 해당하므로 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신된 신호에 대해 심볼 동기화를 용이하게 수행할 수 있다.

도 37은 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프를 도시한다.

도 37의 그래프들은 자도프 추 시퀀스가 스크램블링 시퀀스로 사용된 경우에 얻어진 그래프이다. 본 발명의 일 실시예에 따른 자도프 추 시퀀스는 수학식 6에 의해 산출할 수 있다.

본 발명의 일 실시예에 따라, 자도프 추 시퀀스는 1023 개의 샘플에 해당하는 길이를 가지며, u 값으로 23일 가질 수 있다. 자도프 추 시퀀스의 길이와 u 값은 설계자의 의도에 따라 변경될 수 있다.

도 37에 도시된 바와 같이, (a)는 본 발명의 일 실시예에 따른 자도프 추 시퀀스가 사용되는 경우 도 20 및 도 21에서 설명한 코릴레이터 블록으로부터 출력된 신호 c(t)의 파형을 나타낸 그래프이다.

도 37에 도시된 바와 같이, (b)는 본 발명의 일 실시예에 따른 자도프 추 시퀀스의 인-페이즈(in-phase) 파형을 나타낸 그래프이고, (c)는 본 발명의 일 실시예에 따른 자도프 추 시퀀스의 쿼드러처 페이즈(quadrature phase) 파형을 나타낸 그래프이다.

본 발명의 일 실시예에 따른 자도프 추 시퀀스가 사용되는 경우, 프리앰블 상관성 특성은 델타함수에 해당하므로 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신된 신호에 대해 심볼 동기화를 용이하게 수행할 수 있다. 또한 수신된 신호의 엔빌로프(envelope)는 주파수 영역과 시간 영역에서 모두 일정하다.

도 38은 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프이다. 도 38의 그래프는 바이너리 첩-라이크 시퀀스의 파형을 도시한다. 바이너리 첩-라이크 시퀀스는 본 발명에 따른 스크램블링 시퀀스로 사용될 수 있는 신호의 일 실시예이다.

바이너리 첩-라이크 시퀀스는 수학식 7로 나타낼 수 있다. 수학식 7로 나타낸 신호는 바이너리 첩-라이크 시퀀스의 일 실시예이다.

바이너리 첩-라이크 시퀀스는 전술한 첩-라이크 시퀀스를 구성하는 각 신호 값의 실수부와 허수부가 ‘1’과 ‘-1’의 두 값만 갖도록 양자화된 시퀀스이다. 발명의 또 다른 실시예에 따른 바이너리 첩-라이크 시퀀스는 '-0.707(-1을 2의 제곱근으로 나눈 값)' 및 '0.707'(1을 2의 제곱근으로 나눈 값)의 두 신호 값만 가지는 실수부와 허수부를 가질 수 있다. 바이너리 첩-라이크 시퀀스의 실수부와 허수부의 양자화된 값은 설계자의 의도에 따라 변경될 수 있다. 수학식 7에서, i[k]는 시퀀스를 구성하는 각 신호의 실수부를 나타내고, q[k]는 시퀀스를 구성하는 각 신호의 허수부를 나타낸다.

바이너리 첩-라이크 시퀀스는 다음과 같은 장점을 가진다. 첫째, 바이너리 첩-라이크 시퀀스는 서로 다른 주기를 가지는 신호들로 구성되므로 위험한 지연을 발생시키지 않는다. 둘째, 바이너리 첩-라이크 시퀀스는 가드 인터벌 상관성과 유사한 상관성 특성을 가지므로, 기존의 방송 시스템과 비교하여 올바른 심볼 타이밍 정보를 제공하며, m-시퀀스와 같은 델타 라이크 상관성 특성을 가진 시퀀스 보다 다중 경로 채널 상에서 더 높은 노이즈 저항성을 갖는다. 셋째, 바이너리 첩-라이크 시퀀스를 사용하여 스크블링이 수행되면 원래 신호와 비교하여 대역폭이 더 작게 증가한다. 넷째, 바이너리 첩-라이크 시퀀스는 바이너리 레벨 시퀀스이므로, 첩-라이크 시퀀스를 사용하면 복잡도가 감소된 수신기를 설계할 수 있다.

바이너리 첩-라이크 시퀀스의 파형을 나타낸 그래프에서, 실선은 실수부에 해당하는 파형을 나타내고, 점선은 허수부에 해당하는 파형을 나타낸다. 바이너리 첩-라이크 시퀀스의 실수부와 허수부의 파형은 모두 첩-라이크 시퀀스와 달리 구형파(square wave)에 해당한다.

도 39는 본 발명의 또 다른 실시예에 따른 스크램블링 시퀀스가 사용된 결과를 나타낸 그래프이다. 이 그래프는 바이너리 첩-라이크 시퀀스가 사용된 경우 전술한 코릴레이터 블록으로부터 출력된 신호 c(t)의 파형을 도시한다. 그래프에서 피크는 사이클릭 프리픽스에 따른 상관성 피크일 수 있다.

도 31에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 프리앰블 삽입 블록에 포함된 시그널링 시퀀스 인터리빙 블록(18100)은, 시그널링 시퀀스 선택 블록(18000)에 의해 선택된 시그널링 시퀀스에 따라 입력 시그널링 정보를 전송하기 위한 시그널링 시퀀스들을 인터리빙할 수 있다.

이하 본 발명의 일 실시예에 따른 시그널링 시퀀스 인터리빙 블록(18100)이 프리앰블의 주파수 영역에서 시그널링 정보를 인터리빙하는 방법을 설명한다.

도 40은 본 발명의 일 실시예에 따른 시그널링 정보 인터리빙 과정을 나타낸 도면이다.

도 17에서 설명한 본 발명의 일 실시예에 따른 프리앰블은 1K 심볼의 크기를 가질 있고, 1K 심볼을 구성하는 캐리어 중 384 개의 활성 캐리어만 사용될 수 있다. 프리앰블의 크기 또는 사용되는 활성 캐리어의 개수는 설계자의 의도에 따라 변경 가능하다. 프리앰블에서 전송되는 시그널링 데이터는 두 개의 시그널링 필드, 즉 S1 및 S2로 구성된다.

도 40에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리앰블에 의해 전송된 시그널링 정보는 S1의 비트 시퀀스 및 S2의 비트 시퀀스를 통해 전송될 수 있다.

본 발명의 일 실시예에 따른 S1의 비트 시퀀스 및 S2의 비트 시퀀스는 각각 프리앰블에 포함된 시그널링 정보(또는 시그널링 필드)를 전송하기 위해 활성 캐리어에 할당될 수 있는 시그널링 시퀀스를 나타낸다.

구체적으로, S1은 3-비트 시그널링 정보를 전송할 수 있고, 64-비트 시퀀스가 두 번 반복되는 구조로 구성될 수 있다. 또한 S1는 S2의 앞과 뒤에 위치할 수 있다. S2는 싱글 256-비트 시퀀스로서, 4-비트 시그널링 정보를 전송할 수 있다. 본 발명의 일 실시예에 따라 S1과 S2의 비트 시퀀스들은 0부터 시작하여 순번으로 표현될 수 있다. 따라서 도 40에 도시된 바와 같이, S1의 첫 번째 비트 시퀀스는 S1(0)으로 표현될 수 있고, S2의 첫 번째 비트 시퀀스는 S2(0)로 표현될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

S1은 도 30에서 설명한 슈퍼 프레임에 포함된 신호 프레임들을 식별하기 위한 정보를 전송할 수 있다. 예를 들어, SISO에 따라 처리된 신호 프레임, MISO에 따라 처리된 신호 프레임 또는 FE를 지시하는 정보을 전송할 수 있다. S2는 현재 신호 프레임의 FFT 사이즈에 대한 정보, 슈퍼 프레임에 멀티플렉싱된 프레임들이 동일한 타입인지 여부를 나타내는 정보 등을 전송할 수 있다. S1 및 S2에 의해 전송될 있는 정보는 설계에 따라 변경 가능하다.

도 40 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 시그널링 시퀀스 인터리빙 블록(18100)은 주파수 영역에서 S1과 S2를 소정의 위치에 해당하는 활성 캐리어에 순차적으로 할당할 수 있다.

본 발명의 일 실시예에서는, 384개의 캐리어가 존재하며 0부터 시작하여 순차적인 번호로 나타내어진다. 따라서 본 발명의 일 실시예에 따른 첫 번째 캐리어는 도 40에 도시된 바와 같이 a(0)로 나타낼 수 있다. 도 40에서, 무색의 활성 캐리어들은 384개의 캐리어 중 S1 또는 S2가 할당되지 않는 널(null) 캐리어이다.

도 40 에 도시된 바와 같이, S1의 비트 시퀀스는 a(0) 내지 a(63)의 활성 캐리어 중 널 캐리어를 제외한 활성 캐리어에 할당될 수 있고, S2의 비트 시퀀스는 a(64) 내지 a(319)의 활성 캐리어 중 널 캐리어를 제외한 활성 캐리어에 할당될 수 있으며, S1의 비트 시퀀스는 a(320) 내지 a(383)의 활성 캐리어 중 널 캐리어를 제외한 활성 캐리어에 할당될 수 있다.

도 40에 도시된 인터리빙 방법에 따르면, 방송 신호 수신 장치는 다중 경로 간섭으로 인해 주파수 선택적 페이딩(frequency selective fading)이 발생하면 페이딩에 영향을 받는 특정 시그널링 정보는 디코딩하지 않을 수 있고, 페이딩 주기는 특정 시그널링 정보가 할당되는 영역에 집중된다.

도 41은 본 발명의 다른 실시예에 따른 시그널링 정보 인터리빙 과정을 나타낸 도면이다.

도 41에 도시된 시그널링 정보 인터리빙 과정에 따르면, 본 발명의 일 실시예에 따른 프리앰블에 의해 전송되는 시그널링크 정보는 S1의 비트 시퀀스, S2의 비트 시퀀스 및 S3의 비트 시퀀스를 통해 전송될 수 있다. 프리앰블에서 전송되는 시그널링 데이터는 세 개의 시그널링 필드, 즉 S1, S2 및 S3으로 구성된다.

도 41에 도시된 바와 같이, 본 발명의 일 실시예에 따른 S1의 비트 시퀀스, S2의 비트 시퀀스 및 S3의 비트 시퀀스는 각각 프리앰블에 포함된 시그널링 정보(또는 시그널링 필드)를 전송하기 위해 활성 캐리어에 할당될 수 있는 시그널링 시퀀스이다.

구체적으로, S1, S2 및 S3은 각각 3-비트 시그널링 정보를 전송할 수 있고, 64-비트 시퀀스가 두 번 반복되는 구조로 구성될 수 있다. 따라서 도 40에서 설명한 실시예와 비교하여 2-비트 시그널링 정보가 더 전송될 수 있다.

또한 S1과 S2는 각각 도 40에서 설명한 시그널링 정보를 전송할 수 있고, S3는 가드 길이(가드 인터벌 길이)에 대한 시그널링 정보를 전송할 수 있다. S1, S2 및 S3에 의해 전송된 시그널링 정보는 설계에 따라 변경 가능하다.

도 41에 도시된 바와 같이, S1, S2 및 S3의 비트 시퀀스는 0부터 시작하여 순차적으로, 즉 S1(0), ...와 같이 표현될 수 있다. 본 실시예에서는, 384개의 캐리어가 존재하며 0부터 시작하여 순차적인 번호로, 즉 b(0), ...와 같이 표현된다. 이는 설계자의 의도에 따라 변경 가능하다.

도 41에 도시된 바와 같이, S1, S2 및 S3은 주파수 영역에서 소정의 위치에 해당하는 활성 캐리어에 순차적으로 반복적으로 할당될 수 있다.

구체적으로, S1, S2 및 S3의 비트 시퀀스는 수학식 8에 따라 b(0) 내지 b(383)의 활성 캐리어 중 널 패킷을 제외한 활성 캐리어에 순차적으로 할당될 수 있다.

도 41에 도시된 인터리빙 방법에 따르면, 도 40에서 설명한 인터리빙 방법 보다 더 많은 양의 시그널링 정보를 전송하는 것이 가능하다. 다중 경로 간섭으로 인해 주파수 선택적 페이딩이 발생하더라도 시그널링 정보가 할당되는 영역에서 페이딩 주기가 균일하게 분포하므로 방송 신호 수신 장치는 시그널링 정보를 일정하게 디코딩 할 수 있다.

도 42는 본 발명의 일 실시예에 따른 시그널링 디코더를 나타낸 도면이다.

도 42에 도시된 시그널링 디코더는 도 33에 도시된 시그널링 디코더의 일 실시예에 해당하며, 디스크램블러(27000), 디맵퍼(27100), 시그널링 시퀀스 디인터리버(27200) 및 ML(maximum likelihood) 검출기(27300)을 포함할 수 있다. 이하 시그널링 디코더의 각 블록을 중심으로 설명한다.

디스크램블러(27000)는 데이터 추출기에서 출력된 신호를 디스크램블링 할 수 있다. 이때 디스크램블러(27000)은 데이터 추출기에서 출력된 신호에 스크램블링 시퀀스를 곱하여 스크램블링을 수행할 수 있다. 본 발명의 일 실시예에 따른 스크램블링 시퀀스는 도 21, 도 22, 도 23, 도 24 및 도 25에서 설명한 시퀀스 중의 하나에 해당할 수 있다.

디맵퍼(27100)는 디스크램블러(27000)에서 출력된 신호를 소프트 값(soft value)을 가질 출력 시퀀스에 디매핑할 수 있다.

시그널링 시퀀스 디인터리버(27200)는 도 25 및 26에서 설명한 인터리빙 과정의 역과정에 해당하는 디인터리빙을 수행하여 일정하게 인터리빙된 시퀀스를 연속된 시퀀스로 원래의 순서대로 재배열할 수 있다.

ML 검출기(27300)는 시그널링 시퀀스 디인터리버(27200)에서 출력된 시퀀스를 이용하여 프리앰블 시그널링 정보를 디코딩할 수 있다.

도 43은 본 발명의 일 실시예에 따른 시그널링 디코더의 성능을 나타낸 그래프이다.

도 43의 그래프는 완전한 동기화, 1 샘플 딜레이(sample delay), 0dB 및 270도 싱글 고스트(single ghost)의 조건에서 시그널링 디코더의 성능을 디코딩 확률과 SNR 사이의 관계로 나타낸 것이다.

구체적으로, 제1, 제2 및 제3 곡선(28000)은 각각 도 40에서 설명한 인터리빙 방법을 채용한 경우 S1, S2 및 S3에 대한 시그널링 디코더의 디코딩 성능을 나타내는 곡선으로서, S1, S2 및 S3이 활성 캐리어에 순차적으로 할당되어 전송되는 경우를 나타낸다. 제4, 제5 및 제6 곡선(28100)은 각각 도 41에서 설명한 인터리빙 방법을 채용한 경우 S1, S2 및 S3에 대한 시그널링 디코더의 디코딩 성능을 나타내는 곡선으로서, S1 , S2 및 S3이 주파수 영역에서 반복적으로 소정의 위치에 해당하는 활성 캐리어에 순차적으로 할당되어 전송되는 경우를 나타낸다. 도 43을 보면, 도 40에서 설명한 인터리빙 방법에 따라 처리된 신호가 디코딩될 때, 페이딩에 의해 크게 영향을 받는 영역에 대한 시그널링 디코딩 성능과 페이딩에 의해 영향을 받지 않는 영역에 대한 시그널링 디코딩 성능 사이에 큰 차이가 있음을 알 수 있다.

도 44는 본 발명의 또 다른 실시예에 따른 프리앰블 삽입 블록을 나타낸 도면이다.

도 44에 도시된 프리앰블 삽입 블록은 도 11에서 설명한 프리앰블 삽입 블록(7500)의 또 다른 실시예에 해당한다.

도 44에 도시된 바와 같이, 프리앰블 삽입 블록은 리드뮬러(Reed Muller) 인코더(29000), 데이터 포맷터(data formatter)(29100), 사이클릭 딜레이(cyclic delay) 블록(29200), 인터리버(29300), DQPSK (differential quadrature phase shift keying)/DBPSK (differential binary phase shift keying) 맵퍼(29400), 스크램블러(29500), 캐리어 할당 블록(29600), 캐리어 할당 테이블 블록(29700), IFFT 블록(29800), 스크램블링된 가드 삽입(scrambled guard insertion) 블록(29900), 프리앰블 리피터(repeater)(29910) 및 멀티플렉싱 블록(29920)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 수정되거나 프리앰블 삽입 블록에 포함되지 않을 수 있다. 이하 프리앰블 삽입 블록의 각 블록의 동작을 중심으로 설명한다.

프리앰블에 의해 전송될 시그널링 정보를 수신하고 시그널링 정보에 대해 리드뮬러 인코딩을 수행할 수 있다. 리드뮬러 인코딩을 수행하는 경우, 직교 시퀀스 또는 도 31에서 설명한 시퀀스를 이용한 시그널링에 비해 성능이 개선될 수 있다.

데이터 포맷터(29100)은 리드뮬러 인코딩이 수행된 시그널링 정보의 비트를 수신하고, 비트를 포맷하여 반복 및 배열할 수 있다.

DQPSK/DBPSK 맵퍼(29400)은 포맷된 시그널링 정보의 비트를 DQPSK 또는 DBPSK에 따라 매핑하여 출력할 수 있다.

DQPSK/DBPSK 맵퍼(29400)이 포맷된 시그널링 정보의 비트를 DBPSK에 따라 매핑하는 경우, 사이클릭 딜레이 블록(29200)의 동작은 생략될 수 있다. 인터리버(29300)은 포맷된 시그널링 정보의 비트를 수신하고 주파수 인터리빙을 수행하여 인터리빙된 데이터를 출력할 수 있다. 이 경우, 인터리빙버의 동작은 설계에 따라 생략될 수 있다.

DQPSK/DBPSK 맵퍼(29400)이 포맷된 시그널링 정보의 비트를 DQPSK에 따라 매핑하는 경우, 데이터 포맷터(29100)은 포맷된 시그널링 정보의 비트를 도 44에 도시된 경로 I를 통해 인터리버(29300)로 출력할 수 있다.

사이클릭 딜레이 블록(29200)은 데이터 포맷터(29100)에서 출력된 포맷된 시그널링 정보의 비트에 대해 사이클릭 딜레이(cyclic delay)를 수행한 후, 도 44에 도시된 경로 Q를 통하여 인터리버(29300)로 출력할 수 있다. 사이클릭 Q 딜레이가 수행되는 경우, 주파수 선택적 페이딩 채널 상의 성능이 개선된다.

인터리버(29300)은 경로 I 및 경로 Q를 통해 수신된 시그널링 정보와 사이클릭 Q 딜레이가 이루어진 시그널링 정보에 대해 주파수 인터리빙을 수행하여 인터리빙된 정보를 출력할 수 있다. 이 경우 인터리버(29300)의 동작은 설계에 따라 생략될 수 있다.

수학식 6 내지 7은 입력 정보 및 출력 정보 사이의 관계 또는 DQPSK/DBPSK 맵퍼(29400)이 입력된 시그널링 정보를 DQPSK 및 DBPSK에 따라 매핑할 때의 매핑 규칙을 나타낸다.

도 44에 도시된 한 바와 같이, DQPSK/DBPSK 맵퍼(29400)의 입력 정보는 si[in] 및 sq[n]으로 나타낼 수 있고, DQPSK/DBPSK 맵퍼(29400)의 출력 정보는 mi[in] 및 mq[n]으로 나타낼 수 있다.

스크램블러(29500)은 DQPSK/DBPSK 맵퍼(29400)으로부터 출력된 매핑된 시그널링 정보를 수신하여 스크램블링 시퀀스와 곱셈을 할 수 있다.

캐리어 할당 블록(29600)은 캐리어 할당 테이블 블록(29700)으로부터 출력된 위치 정보를 이용하여, 스크램블러(29500)에 의해 처리된 시그널링 정보를 소정의 캐리어에 할당할 수 있다.

IFFT 블록(29800)은 캐리어 할당 블록(29600)으로부터 출력된 캐리어들을 시간 영역에서 OFDM 신호로 변환할 수 있다.

스크램블링된 가드 삽입 블록(29900)은 OFDM 신호에 가드 인터벌을 삽입하여 프리앰블을 생성할 수 있다. 본 발명의 일 실시예에 따른 가드 인터벌은 도 32에서 설명한 스크램블링된 사이클릭 프리픽스 형태의 가드 인터벌에 해당 할 수 있고, 도 32에서 설명한 방법에 따라 생성 될 수 있다.

프리앰블 리피터(29910)은 신호 프레임에서 프리앰블을 반복적으로 배열할 수 있다. 본 발명의 일 실시예에 따른 프리앰블은 도 32에서 설명한 프리앰블 구조를 가질 수 있고, 하나의 신호 프레임을 통해 한번만 전송될 수 있다.

프리앰블 리피터(29910)이 하나의 신호 프레임에서 프리앰블을 반복적으로 할당하는 경우, OFDM 심볼 영역과 스크램블링된 사이클릭 프리픽스 영역은 서로 분리될 수 있다. 프리앰블은 전술한 바와 같이 스크램블링된 사이클릭 프리픽스 영역과 OFDM 심볼 영역을 포함할 수 있다. 본 명세서에서는 프리앰블 리피터(29910)에 의해 반복적으로 할당된 프리앰블을 프리앰블로 호칭할 수도 있다. 반복된 프리앰블 구조는 OFDM 심볼 영역과 스크램블링된 사이클릭 프리픽스 영역이 교대로 반복된 구조일 수 있다. 또는 반복된 프리앰블 구조는 OFDM 심볼 영역이 할당되고 스크램블링된 프리픽스 영역이 연속하여 두 번 이상 할당된 다음, OFDM 심볼이 할당된 구조일 수 있다. 또한 반복된 프리앰블 구조는 스크램블링된 사이클릭 프리픽스 영역이 할당되고 OFDM 심볼 영역이 연속하여 두 번 이상 할당된 다음, 스크램블링된 사이클릭 프리픽스 영역이 할당된 구조일 수 있다. 프리앰블 검출 성능 수준은 OFDM 심볼 영역 또는 스크램블링된 사이클릭 프리픽스 영역의 반복 횟수 및 OFDM 심볼 영역과 스크램블링된 프리픽스 영역이 할당되는 위치를 조정하여 조정할 수 있다.

하나의 프레임에서 동일한 프리앰블이 반복되는 경우 방송 신호 수신 장치는 SNR이 낮은 경우에도 프리앰블을 안정적으로 검출하고 시그널링 정보를 디코딩할 수 있다.

멀티플렉싱 블록(29920)은 프리앰블 리피터(29910)에서 출력된 신호와 도 7에서 설명한 가드 시퀀스 삽입 블록(7400)에서 출력된 신호 c(t)를 멀티플렉싱하여 출력 신호 p(t)를 출력할 수 있다. 신호 p(t)는 도 7에서 설명한 웨이브폼 프로세싱 블록(7600)으로 입력될 수 있다.

도 45는 본 발명의 일 실시예에 따른 프리앰블 내의 시그널링 데이터의 구조를 나타낸 도면이다.

구체적으로, 도 45는 주파수 영역에서 본 발명의 일 실시예에 따른 프리앰블 상에서 전송되는 시그널링 데이터의 구조를 나타낸다.

도 45에 도시된 바와 같이, (a)와 (b)는 도 44에서 설명한 데이터 포맷터(29100)이 리드뮬러 인코더(29000)에 의해 수행된 리드뮬러 인코딩의 코드 블록 길이에 따라 데이터를 반복하거나 할당하는 실시예를 도시한다.

데이터 포맷터(29100)은 리드뮬러 인코더(29000)에서 출력된 시그널링 정보를 코드블럭 길이에 기초하여 활성 캐리어의 개수에 대응하도록 반복하거나 상기 반복 없이 시그널링 정보를 배열할 수 있다. (a)와 (b)는 활성 캐리어의 개수가 384개인 경우에 해당한다.

따라서 본 도면의 (a)에 도시된 바와 같이 리드뮬러 인코더(29000)에서 64비트 블록의 리드뮬러 인코딩을 수행하는 경우, 데이터 포맷터(29100)은 동일한 데이터를 6회 반복할 수 있다. 리드뮬러 인코딩에 1차(fist order) 리드뮬러 코드가 사용되는 경우 시그널링크 데이터는 7비트 일 수 있다.

본 도면의 (b)에 도시된 바와 같이 리드뮬러 인코더(29000)에서 256비트 블록의 리드뮬러 인코딩을 수행하는 경우, 데이터 포맷터(29100)은 256비트 코드 블록의 앞쪽 128비트 또는 뒤쪽 124 비트를 반복하거나 128개의 짝수 번째 비트 또는 124개의 홀수 번째 비트를 반복할 수 있다. 이때 리드뮬러 인코딩에 1차 리드뮬러 코드가 사용되는 경우 시그널링 데이터는 8비트 일 수 있다.

도 44에서 설명한 바와 같이, 데이터 포맷터(29100)에 의해 포맷된 시그널링 정보는 사이클릭 딜레이 블록(29200) 및 인터리버(29300)에 의해 처리되거나, 사이클릭 딜레이 블록(29200) 및 인터리버(29300)에 의한 처리없이 DQPSK/DBPSK 맵퍼(29400)에 의해 매핑되어, 스크램블러(29500)에 의해 스크램블링되어 캐리어 할당 블록(29600)으로 입력될 수 있다.

도 45에 도시된 바와 같이, (c)는 일 실시예에 따른 캐리어 할당 블록(29600)에서 시그널링 정보를 활성 캐리어에 할당하는 방법을 나타낸 도면이다. (c)에 도시된 바와 같이, b(n)은 데이터가 할당되는 캐리어를 나타내고, 발명의 일 실시예에 있어 캐리어의 개수는 384개일 수 있다. 도 (c)에 도시된 캐리어 중 색처리된 캐리어들은 활성 캐리어들을 나타내고, 색처리되지 않은 캐리어들은 널 캐리어를 나타낸다. 도 45(c)에 도시된 활성 캐리어의 위치는 설계에 따라 변경 가능하다.

도 46은 일 실시예에 따른 프리앰블 상에서 전송된 시그널링 데이터를 처리하는 과정을 나타낸 도면이다.

프리앰블에서 전송된 데이터는 복수 개의 시그널링 시퀀스를 포함할 수 있다. 각 시그널링 시퀀스는 7비트일 수 있다. 시그널링 시퀀스의 개수와 크기는 설계자의 의도에 따라 변경 가능하다.

본 도면에서 (a)는 프리앰블에서 전송된 시그널링 데이터가 14비트인 경우 일 실시예에 따른 시그널링 데이터 처리 과정을 나타낸 도면이다. 이때 프리 엠블에서 전송된 시그널링크 데이터는 두 개의 시그널링 시퀀스를 포함할 수 있고, 각각 시그널링 1 및 시그널링 2라고 부른다. 시그널링 1 및 시그널링 2는 전술한 시그널링 시퀀스 S1 및 S2에 해당한다.

시그널링 1과 시그널링 2는 각각 상술한 리드뮬러 인코더에 의해 64비트 리드뮬러 코드로 인코딩될 수 있다. 본 도면에서, (a)는 리드뮬러 인코딩된 시그널링 시퀀스 블록(32010, 32040)을 도시한다.

인코딩된 시그널링 1 및 시그널링 2의 시그널링 시퀀스 블록(32010, 32040)은 전술한 포맷터에 의해 3번 반복될 수 있다. 본 도면에서, (a)는 시그널링 1의 반복된 시그널링 시퀀스 블록(32010, 32020, 32030) 및 반복된 시그널링 2의 반복된 시그널링 시퀀스 블록(32040, 32050, 32060)을 도시한다. 리드뮬러 인코딩된 시그널링 시퀀스 블록은 64 비트이므로, 3번 반복된 시그널링 1 및 시그널링 2의 각 시그널링 시퀀스 블록들은 192비트이다.

6 개의 블록(32010, 32020, 32030, 32040, 32050, 32060)으로 구성된 시그널링 1 및 시그널링 2는 전술한 캐리어 할당 블록에 의해 384개의 캐리어에 할당될 수 있다. 본 도면의 (a)에서, b(0)은 첫 번째 캐리어이고, b(1) 및 b(2)는 캐리어들이다. 본 발명의 일 실시예에 따라 b(0)에서 b(383)까지 384개의 캐리어가 존재한다. 도면에 도시된 캐리어 중 색처리된 캐리어들은 활성 캐리어를 의미하고, 색처리되지 않은 캐리어들은 널 캐리어를 의미한다. 활성 캐리어는 시그널링 데이터가 할당되는 캐리어를 나타내고, 널 캐리어는 시그널링 데이터가 할당되지 않는 캐리어를 나타낸다. 본 명세서에서, 활성 캐리어는 캐리어로 호칭될 수 있다. 시그널링 1의 데이터와 시그널링 2의 데이터는 교대로 캐리어에 할당될 수 있다. 예를 들어, b(0)에 시그널링 1의 데이터가 할당되고, b(7)에 시그널링 2의 데이터가 할당되며, b(24)에 시그널링 1의 데이터가 할당될 수 있다. 활성 캐리어 및 널 캐리어의 위치는 설계자의 의도에 따라 변경 가능하다.

본 도면에서, (b)는 프리앰블을 통해 전송된 시그널링 데이터가 21비트일 때 시그널링 데이터 처리 과정을 도시한다. 이 경우, 프리앰블을 통해 전송된 시그널링 데이터는 3 개의 시그널링 시퀀스를 포함할 수 있고, 이를 각각 시그널링 1, 시그널링 2 및 시그널링 3으로 호칭할 수 있다. 시그널링 1, 시그널링 2 및 시그널링 3은 전술한 시그널링 시퀀스 S1, S2 및 S3에 해당할 수 있다.

시그널링 1, 시그널링 2 및 시그널링 3은 각각 상술한 리드뮬러 인코더에 의해 64비트 리드뮬러 코드로 인코딩될 수 있다. 본 도면에서, (b)는 리드뮬러 인코딩된 시그널링 시퀀스 블록(32070, 32090, 32110)을 도시한다.

인코딩된 시그널링 1, 시그널링 2 및 시그널링 3의 시그널링 시퀀스 블록(32070, 32090, 32110)은 전술한 포맷터에 의해 2번 반복될 수 있다. 본 도면에서, (b)는 시그널링 1의 반복된 시그널링 시퀀스 블록 (32070, 32080), 시그널링 2의 반복된 시그널링 시퀀스 블록(32090, 32100) 및 시그널링 3의 반복된 시그널링 시퀀스 블록(32110, 32120)을 도시한다. 리드뮬러 인코딩된 시그널링 시퀀스 블록은 64 비트이므로, 시그널링 1, 시그널링 2 및 시그널링 3의 각 시그널링 시퀀스 블록들은 128 비트이다.

6 개의 블록(32070, 32080, 32090, 32100, 32110, 32120)으로 구성된 시그널링 1, 시그널링 2 및 시그널링 3은 전술한 캐리어 할당 블록에 의해 384개의 캐리어에 할당될 수 있다. 본 도면의 (b)에서, b(0)는 첫 번째 캐리어이고, b(1) 및 b(2)는 캐리어들이다. 본 발명의 일 실시예에서, b(0)은 첫 번째 캐리어이고, b(1) 및 b(2)는 캐리어들이다. 본 발명의 일 실시예에서는, b(0)에서 b(383)까지 384개의 캐리어가 존재한다. 도면에 도시된 캐리어 중 색처리된 캐리어들은 활성 캐리어를 의미하고, 색처리되지 않은 캐리어들은 널 캐리어를 의미한다. 활성 캐리어는 시그널링 데이터가 할당되는 캐리어를 나타내고, 널 캐리어는 시그널링 데이터가 할당되지 않는 캐리어를 나타낸다. 시그널링 1의 데이터, 시그널링 2 및 시그널링 3의 데이터는 교대로 캐리어에 할당될 수 있다. 예를 들어, b(0)에 시그널링 1의 데이터가 할당되고, b(7)에 시그널링 2의 데이터가 할당되며, b(24)에 시그널링 1의 데이터가 할당되고, b(31)에 시그널링 1의 데이터가 할당될 수 있다. 활성 캐리어 및 널 캐리어의 위치는 설계자의 의도에 따라 변경 가능하다.

본 도면의 (a) 및 (b)에 도시된 바와 같이, 시그널링크 데이터 커패시티와 데이터 보호 수준 사이의 절충(trade off)은 FEC 인코딩된 시그널링 데이터 블록의 길이를 조정하여 달성될 수 있다. 즉, 시그널링크 데이터 블록 길이가 증가하면, 시그널링크 데이터 커패시티가 증가하는 반면, 데이터 포맷터에 의한 반복 횟수와 시그널링 데이터 보호 수준은 낮아진다. 따라서 다양한 시그널링 커패시티가 선택될 수 있다.

도 47은 일 실시예에 따른 시간 영역에서 반복되는 프리앰블 구조를 나타낸 도면이다.

상술한 바와 같이, 프리앰블 리피터는 데이터와 스크램블링된 가드 인터벌을 교대로 반복 할 수 있다. 이하의 설명에서 기본 프리앰블은 데이터 영역이 스크램블링된 가드 인터벌 다음에 오는 구조를 의미한다.

본 도면에서, (a)는 프리앰블 길이가 4N인 경우 기본 프리앰블이 두 번 반복되는 구조를 나타낸 도면이다. (a)의 구조를 가진 프리앰블은 기본 프리앰블을 포함하므로, 프리앰블은 높은 신호대 잡음비(signal-to-noise ratio, SNR)을 가진 환경에서는 일반 수신기에 의해서도 검출될 수 있으며, 낮은 SNR을 가진 환경에서는 반복되는 구조를 이용하여 검출될 수 있다. (a)의 구조는 시그널링크 데이터가 이 구조로 반복되므로 수신기의 디코딩 성능을 향상시킬 수 있다.

본 도면에서, (b)는 프리앰블 길이가 5N인 경우의 프리앰블 구조를 나타낸 도면이다. (b)의 구조는 데이터부터 시작하고, 그 다음 가드 인터벌과 데이터가 교대로 할당된다. 이러한 구조는 (a)의 구조보다 데이터가 (3N) 더 많은 횟수로 반복되므로 수신기의 프리앰블 검출 성능과 디코딩 성능을 향상시킬 수 있다.

본 도면에서, (c)는 프리앰블 길이가 5N인 경우의 프리앰블 구조를 나타낸 도면이다. (b)의 구조와 달리 (c)의 구조는 가드 인터벌부터 시작하고 그 다음 데이터와 가드 인터벌이 교대로 할당된다. (c)의 구조는 프리앰블 길이가 (b)의 구조와 동일하지만 (b)의 구조보다 (2N) 더 적은 데이터 반복 횟수를 가지므로, (c)의 구조는 수신기의 디코딩 성능을 저하시킬 수 있다. 그러나 (c)의 프리앰블 구조는 데이터 영역이 스크램블링된 가드 인터벌 뒤에 나오므로 프레임이 일반 프레임과 동일하게 시작되는 장점이 있다.

도 48은 본 발명의 일 실시예에 따른 프리앰블 검출기 및 프리앰블 검출기에 포함된 상관성 검출기를 나타낸 도면이다.

도 48은 시간 영역에서 반복된 프리앰블 구조를 도시한 전술한 도면 중 (b)의 프리앰블 구조에 대해 전술한 프리앰블 검출기의 일 실시예를 도시한다.

본 실시예에 따른 프리앰블 검출기는 상관성 검출기(34010), FFT 블록(34020), ICFO 추정기(34030), 데이터 추출기(34040) 및/또는 시그널링 디코더(34050)을 포함할 수 있다.

상관성 검출기(34010)은 프리앰블을 검출할 수 있다. 상관성 검출기(34010)은 두 개의 브랜치(branch)를 포함할 수 있다. 상술한 반복된 프리앰블 구조는 스크램블링된 가드 인터벌과 데이터 영역이 교대로 할당되는 구조일 수 있다. 브랜치 1은, 프리앰블 내에서 스크램블링된 가드 인터벌이 데이터 영역 앞에 위치하는 주기(period)의 상관성을 얻기 위해 사용될 수 있다. 브랜치 2는 프리앰블 내에서 데이터 영역이 스크램블링된 가드 인터벌 앞에 위치하는 주기의 상관성을 얻기 위해 사용될 수 있다.

데이터 영역과 스크램블링된 가드 인터벌이 반복되는 시간 영역에서의 반복되는 프리앰블 구조를 도시한 상기 도면 중 (b)의 프리앰블 구조에서는, 스크램블링된 가드 인터벌이 데이터 영역 앞에 위치하는 주기가 두 번 나타나고, 데이터 영역이 스크램블링된 가드 인터벌 앞에 위치하는 주기가 두 번 나타난다. 따라서 브랜치 1과 브랜치 2 각각에서 두 개의 상관성 피크(peak)가 생성 될 수 있다. 각 브랜치에서 생성된 두 개의 상관성 피크들은 합산될 수 있다. 각 브랜치에 포함된 코릴레이터(correlator)는 합산된 상관성 피크를 스크램블링 시퀀스와 상호연관(correlate)지을 수 있다. 상호연관이 수행된 브랜치 1과 브랜치 2의 피크들은 합산될 수 있고, 피크 검출기는 합산된 브랜치 1과 브랜치 2의 피크로부터 프리앰블 위치를 검출하여 OFDM 심볼 타이밍 동기화와 부분 주파수 오프셋 동기화(fractional frequency offset synchronization)를 수행할 수 있다.

FFT 블록(34020), ICFO 추정기(34030), 데이터 추출기(34040) 및 시그널링 디코더(34050)은 상술한 해당 블록들과 동일하게 동작할 수 있다.

도 49는 본 발명의 다른 실시예에 따른 프리앰블 검출기를 나타낸 도면이다.

도 49에 도시된 프리앰블 검출기는 도 9 및 도 20에서 설명한 프리앰블 검출기(9300)의 다른 실시예에 해당하며, 도 44에서 설명한 프리앰블 삽입 블록에 해당하는 동작을 수행할 수 있다.

도 49에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 프리앰블 검출기는 도 33에서 설명한 프리앰블 검출기와 동일하게 상관성 검출기, FFT 블록, ICFO 추정기, 캐리어 할당 테이블 블록, 데이터 추출기 및 시그널링 디코더(31100)을 포함할 수 있다. 그러나 도 49에 도시된 프리앰블 검출기는 프리앰블 결합기(combiner)(31000)을 포함 한다는 점에서 도 33에 도시된 프리앰블 검출기와 구별된다. 각 블록은 설계에 따라 수정되거나 프리앰블 검출기에서 생략될 수 있다.

이하에서는 도 33에서 설명한 프리앰블 검출기와 동일한 블록에 대한 설명은 생략하고 프리앰블 결합기(31000)과 시그널링 디코더(31100)의 동작을 중심으로 설명한다.

프리앰블 결합기(31000)은 n개의 딜레이 블록(31010)과 가산기(31020)을 포함할 수 있다. 프리앰블 결합기(31000)은 도 44에서 설명한 프리앰블 리피터(29910)이 하나의 신호 프레임에 동일한 프리앰블을 반복적으로 할당하는 경우 수신된 신호들을 결합하여 신호 특성을 향상시킬 수 있다.

도 49에 도시된 바와 같이, n개의 딜레이 블록(31010)은 반복된 프리앰블들을 결합 하기 위해 각 프리앰블을 p*n-1 만큼 지연시킬 수 있다. 이때 p는 프리앰블 길이를 나타내고, n은 반복 횟수를 나타낸다.

가산기(31020)은 지연된 프리앰블들을 결합할 수 있다.

시그널링 디코더(31100)은 도 42에서 설명한 시그널링 디코더의 또 다른 실시예에 해당하는 것으로서 도 44에서 설명한 프리앰블 삽입 블록에 포함된 리드뮬러 인코더(29000), 데이터 포맷터(29100), 사이클릭 딜레이 블록(29200), 인터리버(29300), DQPSK/DBPSK 맵퍼(29400) 및 스크램블러(29500)의 동작의 역동작을 수행할 수 있다.

도 49에 도시된 바와 같이, 시그널링 디코더(31100)은 디스크램블러(31110), 디퍼렌셜(differential) 디코더(31120), 디인터리버(31130), 사이클릭 딜레이 블록(31140), l/Q 결합기(combiner)(31150), 데이터 디포맷터(deformatter)(31160) 및 리드뮬러 디코더(31170)을 포함할 수 있다.

디스크램블러(31110)은 데이터 추출기에서 출력된 신호를 디스크램블링할 수 있다.

디퍼렌셜 디코더(31120)은 디스크램블링된 신호를 수신하여 디스크램블링된 신호에 대해 DBPSK 또는 DQPSK 디매핑을 수행할 수 있다.

구체적으로, 방송 신호 송신 장치에서 DQPSK 매핑이 수행된 신호가 수신되는 경우, 디퍼렌셜 디코더(31120)은 디퍼렌셜 디코딩된(differential-decoded) 신호를 π/4 만큼 페이즈 로테이션(phase-rotation)할 있다. 따라서 디퍼렌셜 디코딩된 신호는 인-페이즈 (In-phase) 성분과 쿼드러처-페이즈 (Quadrature-phase) 성분으로 나뉘어질 수 있다.

방송 신호 수신 장치에서 인터리빙을 수행한 경우, 디인터리버(31130)은 디퍼렌셜 디코더(31120)에서 출력된 신호를 디인터리빙할 수 있다.

방송 신호 수신 장치에서 사이클릭 딜레이를 수행 한 경우, 사이클릭 딜레이 블록(31140)은 사이클릭 딜레이의 역과정을 수행할 수 있다.

l/Q 결합기(31150)은 디인터리빙된 또는 지연된 신호의 I 및 Q 성분을 결합할 수 있다.

방송 신호 송신 장치에서 DBPSK 매핑이 수행된 신호가 수신되는 경우, l/Q 결합기(31150)은 디인터리빙된 신호의 I 성분만 출력할 수 있다.

데이터 디포맷터(31160)은 l/Q 결합기(31150)에서 출력된 신호들의 비트를 결합하여 시그널링 정보를 출력할 수 있다. 리드뮬러 디코더(31170)은 데이터 디포맷터(31160)에서 출력된 시그널링 정보를 디코딩할 수 있다.

따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 과정을 통해 프리앰블에 의해 전송된 시그널링 정보를 획득할 수 있다.

도 50은 본 발명의 일 실시예에 따른 프리앰블 검출기 및 프리앰블 검출기에 포함된 시그널링 디코더를 나타낸 도면이다.

도 50은 상술한 프리앰블 검출기의 일 실시예를 도시한다.

본 실시예에 따른 프리앰블 검출기는 상관성 검출기(36010), FFT 블록(36020), ICFO 추정기(36030), 데이터 추출기(36040) 및/또는 시그널링 디코더(36050)을 포함할 수 있다.

상관성 검출기(36010), FFT 블록(36020), ICFO 추정기(36030) 및 데이터 추출기(36040)은 상술한 대응 블록들과 동일한 동작을 수행할 수 있다.

시그널링 디코더(36050)은 프리앰블을 디코딩할 수 있다. 본 실시예에 따른 시그널링 디코더(36050)은 데이터 평균 모듈(data average module)(36051), 디스크램블러(36052), 디퍼렌셜 디코더(36053), 디인터리버(36054), 사이클릭 딜레이(36055), l/Q 결합기(36056), 데이터 디포맷터(36057) 및/또는 리드뮬러 디코더(36058)을 포함할 수 있다.

데이터 평균 모듈(36051)은 프리앰블에서 데이터 블록을 반복한 경우 반복된 데이터 블록들의 평균을 산출하여 신호 특성을 향상시킬 수 있다. 예를 들어, 시간 영역에서 반복된 프리앰블 구조를 도시한 상기 도면의 (b)에 도시된 바와 같이 데이터 블록이 3번 반복되는 경우, 데이터 평균 모듈(36051)은 세 개의 데이터 블록의 평균을 산출하여 신호 특성을 향상시킬 수 있다. 데이터 평균 모듈(36051)은 평균을 낸 데이터를 다음 모듈로 출력할 수 있다.

디스크램블러(36052), 디퍼렌셜 디코더(36053), 디인터리버(36054), 사이클릭 딜레이(36055), l/Q 결합기(36056), 데이터 디포맷터(36057) 및 리드뮬러 디코더(36058)은 상술한 대응하는 블록들과 동일한 동작을 수행할 수 있다.

도 51은 본 발명의 일 실시예에 따른 방송 시스템의 프레임 구조를 나타낸 도면이다.

상술한 프레임 스트럭쳐 모듈에 포함된 셀 맵퍼는 입력된 SISO 또는 MISO 또는 MIMO 처리된 DP 데이터를 전송하는 셀들, 커먼 DP를 전송하는 셀들 및 PLS 데이터를 전송하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 배치할 수 있다. 이후 생성된 신호 프레임들은 연속적으로 전송될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 송신 방법은 동일한 RF 채널 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 수신 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템은 유연한(flexible) 방송 송수신 시스템을 제공할 수 있다.

따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 서비스와 관련된 데이터를 전달하는 복수의 슈퍼 프레임을 순차적으로 전송할 수 있다.

도 51(a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내며, 도 51(b)는 본 발명의 일 실시예에 따른 슈퍼 프레임의 구성을 나타낸다. 도 51(b)에 도시된 바와 같이, 슈퍼 프레임은 복수 개의 신호 프레임들과 NCF(non-compatible frame)를 포함 할 수 있다. 본 발명의 일 실시예에 따른 신호 프레임은 상술한 프레임 스트럭쳐 모듈에서 생성된 물리 계층 단의 TDM(time division multiplexing) 신호 프레임이며, NCF는 향후 새로운 방송 서비스 시스템을 위해 사용될 수 있는 프레임이다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 하나의 RF에서 UHD, Mobile, MISO/MIMO 등의 다양한 서비스들을 동시에 제공하기 위하여, 각 서비스를 프레임 단위로 멀티플렉싱하여 전송할 수 있다. 서로 다른 방송 서비스들은 각 방송 서비스의 특성 및 목적에 따라 서로 다른 수신 환경, 송신 과정 등이 요구될 수 있다.

680 따라서 서로 다른 서비스들은 신호 프레임 단위로 전송될 수 있고, 각 신호 프레임은 전송되는 서비스에 따라 서로 다른 프레임 타입으로 정의될 수 있다. 또한 각 신호 프레임에 포함된 데이터는 서로 다른 전송 파라미터를 이용하여 처리될 수 있고, 신호 프레임들은 각 신호 프레임이 전송하는 방송 서비스에 따라 서로 다른 FFT 사이즈 및 가드 인터벌을 가질 수 있다.

따라서 도 51(b)에 도시된 바와 같이, 서로 다른 서비스를 전송하는 서로 다른 타입의 신호 프레임들은 하나의 슈퍼 프레임 내에서 TDM 방식으로 멀티플렉싱되어 전송될 수 있다.

본 발명의 일 실시예에 따른 프레임 타입은 FFT 모드, 가드 인터벌 모드 및 파일럿 패턴의 조합으로 정의될 수 있으며, 프레임 타입에 관한 정보는 신호 프레임 내의 프리앰블 부분을 이용하여 전송될 수 있다. 구체적인 내용은 후술한다.

또한 슈퍼 프레임에 포함된 신호 프레임들의 구성 상술한 PLS를 통해 시그널링될 수 있으며, 슈퍼 프레임 단위로 변경될 수 있다.

도 51(c)는 각 신호 프레임의 구성을 나타낸 도면이다. 각 신호 프레임은 프리앰블, 헤드(head)/테일(tail) 엣지 심볼(EH/ET,) 하나 이상의 PLS 심볼들 및 복수 개의 데이터 심볼들을 포함할 수 있다. 이러한 구성은 설계자의 의도에 따라 변경 가능하다.

프리앰블은 신호 프레임의 맨 앞에 위치하며, 방송 시스템과 각 신호 프레임의 타입을 식별하기 위한 기본 전송 파라미터 및 동기화를 위한 정보 등을 전송할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 신호 프레임의 프리앰블을 가장 먼저 검출하여, 해당 방송 시스템 및 프레임 타입을 식별하고, 선택적으로 수신기 타입에 대응하는 방송 신호를 수신하여 디코딩을 할 수 있다.

헤드/테일 엣지 심볼들은 각 신호 프레임의 프리앰블 뒤 또는 신호 프레임의 가장 끝에 위치할 수 있다. 본 발명에서는 엣지 심볼이 프리앰블 뒤에 위치하는 경우 헤드 엣지 심볼이라 호칭할 수 있으며, 엣지 심볼이 신호 프레임의 가장 끝에 위치하는 경우 테일 엣지 심볼이라고 호칭할 수 있다. 엣지 심볼의 명칭, 위치 또는 개수는 설계자의 의도에 따라 변경 가능하다. 헤드/테일 엣지 심볼은 프리앰블 설계의 자유도 및 서로 다른 프레임 타입을 가진 신호 프레임들의 멀티플렉싱을 지원하기 위해 각 신호 프레임의 삽입될 수 있다. 엣지 심볼은 주파수 보간 (frequency-only interpolation) 및 데이터 심볼들간의 시간 보간(time interpolation)이 가능하도록 하기 위하여 데이터 심볼보다 많은 파일럿들을 포함할 수 있다. 따라서 엣지 심볼의 파일럿 패턴은 데이터 심볼의 파일럿 패턴보다 밀집도가 높다.

PLS 심볼은 상술한 PLS 데이터를 전송하기 위한 것으로, 추가적인 시스템 정보(예를 들어 네트워크 토폴로지(topology)/설정(configuration), PAPR 사용 등),프레임 타입 ID/구성 정보, 및 각 DP를 추출하고 디코딩하기 위해 필요한 정보를 포함할 수 있다.

데이터 심볼은 DP 데이터를 전송하기 위한 것으로, 상술한 셀 맵퍼는 복수의 DP들을 데이터 심볼에 배치할 수 있다.

이하에서는 본 발명의 일 실시예에 따른 DP를 설명한다.

도 52는 본 발명의 일 실시예에 따른 DP를 나타낸 도면이다.

상술한 바와 같이 신호 프레임의 데이터 심볼은 복수의 DP들을 포함할 수 있다. 본 발명의 일 실시예에 따른 DP는 신호 프레임 내의 매핑 방식 (또는 배치 방식)에 따라 타입 1 내지 타입 3으로 구분될 수 있다.

도 52(a)는 신호 프레임의 데이터 심볼에 매핑된 타입 1 DP들을 나타내며, 도 52(b)는 신호 프레임의 데이터 심볼에 매핑된 타입2 DP들을 나타내고, 도 52(c)는 신호 프레임의 데이터 심볼에 매핑된 타입3 DP들을 나타낸다. 도 52(a) 내지 도 52(c)는 신호 프레임의 데이터 부분만을 나타낸 것이며, 가로축은 시간 축, 세로축은 주파수 축을 의미한다. 이하 타입1 내지 타입3 DP들을 설명한다.

도 52(a)에 도시된 바와 같이, 타입 1 DP는 신호 프레임 내에 TDM 방식으로 매핑되는 DP를 의미한다.

즉, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입 1 DP들을 신호 프레임에 매핑하는 경우, 해당 DP셀들을 주파수 축 방향으로 매핑할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)는 DP0의 셀들을 주파수 축 방향으로 매핑할 수 있고, 하나의 OFDM 심볼이 다 채워지면 다시 다음 OFDM 심볼로 이동하여 주파수 축 방향으로 DP0의 셀들을 연속적으로 매핑할 수 있다. DP0의 셀들이 모두 매핑되면, DP1, DP2의 셀들 역시 동일한 방식으로 신호 프레임에 매핑될 수 있다. 이 경우, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)는 DP 사이에 임의의 간격을 두고 셀들을 매핑할 수 있다.

타입 1 DP는 DP의 셀들이 시간축에서 최대한 밀집되어 매핑되므로 다른 타입의 DP에 비해서 수신기의 동작 시간을 최소화할 수 있다. 따라서, 타입 1 DP는 배터리로 동작하는 핸드헬드 디바이스 또는 포터블 디바이스와 같이 파워 세이빙이 우선적으로 고려되어야 하는 방송 신호 수신 장치에 해당 서비스를 전송하기에 적합하다.

도 52(b)에 도시된 바와 같이, 타입2 DP는 신호 프레임 내에 FDM (Frequency Division Multiplexing) 방식으로 매핑되는 DP를 의미한다.

즉, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입2 DP들을 신호 프레임에 매핑하는 경우, 해당 DP의 셀들을 시간축 방향으로 매핑할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 DP0의 셀들을 하나의 OFDM 심볼의 첫 번째 주파수에서 시간축으로 우선 매핑할 수 있다. 이후, DP0의 셀이 시간축 상에서 신호 프레임의 마지막 OFDM 심볼까지 매핑이 되면, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)는 다시 첫 번째 OFDM 심볼의 두 번째 주파수부터 DP0의 셀들을 같은 방식으로 매핑할 수 있다.

타입2 DP는 셀들이 시간적으로 최대한 넓게 분포되어 전송되므로, 다른 타입의 DP에 비해 타임 다이버시티를 획득하기에 적합하다. 하지만 타입1 DP에 비해 타입2 DP를 추출하기 위한 수신기 동작 시간이 길기 때문에 파워 세이빙을 획득하기 어렵다. 따라서 타입2 DP는 전원공급이 안정적인 고정된 방송 신호 수신 장치에 해당 서비스를 전송하기에 적합하다.

타입2 DP는 각 DP의 셀들이 특정 주파수에 집중되므로, 주파수 선택 채널(frequency selective channel) 환경하의 수신기는 특정 DP를 수신하는데 문제가 있을 수 있다. 따라서 셀 매핑 이후, 심볼 단위로 프리퀀시 인터리빙을 적용하면, 주파수 다이버시티를 추가적으로 획득할 수 있으므로 상술한 문제점을 해결 할 수 있다.

도 52(c)에 도시된 바와 같이, 타입 3 DP는 타입1 DP 및 타입2 DP가 절충된 형태로서, 신호 프레임 내에 TFDM (Time & Frequency Division Multiplexing) 방식으로 매핑되는 DP를 의미한다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 타입 3 DP들을 신호 프레임에 매핑하는 경우, 해당 신호 프레임을 균등하게 분할하고, 각 분할된 영역을 슬롯(slot)이라 정의하고, 해당 슬롯 내에서만 시간축에 따라 해당 DP의 셀들을 시간축 방향으로 매핑할 수 있다.

구체적으로, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)는 DP0의 셀들을 첫 번째 OFDM 심볼의 첫 번째 주파수에서 시간축으로 우선 매핑할 수 있다. 이후, DP0의 셀이 시간축 상 슬롯의 마지막 OFDM 심볼까지 매핑이 되면, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 다시 첫 번째 OFDM 심볼의 두 번째 주파수부터 DP0의 셀들을 같은 방식으로 매핑할 수 있다.

이 경우, 신호 프레임을 분할하는 슬롯의 개수와 길이에 따라 타임 다이버시티와 파워 세이빙의 절충이 가능하다. 예를 들어 신호 프레임을 적은 수의 슬롯들로 분할하면 슬롯의 길이가 길어지므로, 타입2 DP와 같이 타임 다이버시티를 획득할 수 있다. 만약 신호 프레임을 많은 수의 슬롯들로 분할하면 슬롯의 길이가 짧아지므로 타입1 DP와 같이 파워 세이빙 효과를 획득할 수 있다.

도 53은 본 발명의 일 실시예에 따른 타입1 DP를 나타낸 도면이다.

도 53은 상술한 슬롯의 개수에 따른 타입1 DP를 신호 프레임에 매핑하는 실시예를 나타낸 도면이다. 구체적으로 도 53(a)는 슬롯의 개수가 1인 경우의 타입1 DP들의 매핑 결과를 나타내며, 도 53(b)는 슬롯의 개수가 4인 경우의 타입1 DP들의 매핑 결과를 나타낸다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 신호 프레임 내에 매핑된 각 DP의 셀들을 추출하기 위해서는 각 DP의 타입 정보, 각 DP마다 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 (start address) 정보 및 해당 신호 프레임에 할당되는 각 DP들의 FEC 블록 개수 정보 등의 시그널링 정보가 필요하다.

따라서 도 53(a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(예를 들어, DP0_St, DP1_St, DP2_St, DP3_St, DP4_St) 등을 포함하는 시그널링 정보를 전송할 수 있다.

도 53(b)는 신호 프레임이 4개의 슬롯들로 분할된 경우의 타입1 DP들을 매핑한 결과를 나타낸다. 각 슬롯에 매핑된 DP들의 셀들은 주파수 방향으로 매핑될 수 있다. 상술한 바와 같이 슬롯의 개수가 많으면 하나의 DP에 해당하는 셀들은 일정 간격으로 분산되어 매핑되므로 타임 다이버시티를 획득할 수 있다. 하지만 하나의 신호 프레임에 매핑되는 하나의 DP의 셀들은 슬롯의 개수로 나누어 떨어지지 않으므로 각 슬롯마다 매핑된 하나의 DP의 셀들의 개수는 다를 수 있다. 따라서 이를 고려하여 매핑 룰(rule)을 설정하면, 각 슬롯마다 각 DP의 첫 번째 셀이 매핑되는 주소는 신호 프레임 내의 임의의 위치가 될 수 있다. 구체적인 매핑 방법은 후술한다. 또한, 신호 프레임이 복수 개의 슬롯들로 분할된 경우, 방송 신호 수신 장치에서 해당 DP의 셀들을 획득하기 위해서는 슬롯의 개수를 지시하는 정보가 필요하다. 본 발명에서는 슬롯의 개수를 지시하는 정보를 N_Slot으로 표현할 수 있다. 따라서, 도 53(a)의 신호 프레임의 슬롯 개수는 N_Slot=1, 도 53(b)의 신호 프레임의 슬롯 개수는 N_Slot=4로 표현될 수 있다.

도 54는 본 발명의 일 실시예에 따른 타입2 DP를 나타낸 도면이다.

상술한 바와 같이 타입2 DP 셀들은 시간축 방향으로 매핑되며, 해당 DP의 셀들이 시간축 상 신호 프레임의 마지막 OFDM 심볼까지 매핑이 되면, 해당 DP의 셀들은 다시 첫 번째 OFDM 심볼의 두 번째 주파수부터 같은 방식으로 매핑될 수 있다.

도 53에서 설명한 바와 같이, 타입2 DP의 경우에도, 방송 신호 수신 장치에서 신호 프레임 내에 매핑된 각 DP의 셀들을 추출하기 위해서는 각 DP의 타입 정보, 각 DP마다 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보 및 해당 신호 프레임에 할당되는 각 DP들의 FEC 블록 개수 정보가 필요하다.

따라서 도 54에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(예를 들어, DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)를 전송할 수 있다. 또한 도 54는 슬롯이 1개인 경우로서, 도 54의 신호 프레임의 슬롯 개수는 N_Slot=1로 표현될 수 있다.

도 55는 본 발명의 일 실시예에 따른 타입3 DP를 나타낸 도면이다.

상술한 바와 같이 타입3 DP는 신호 프레임 내에 TFDM (Time & Frequency Division Multiplexing) 방식으로 매핑되는 DP로서, 타임 다이버시티를 원하는 수준으로 제한하거나 부여하면서 파워 세이빙 효과가 요구되는 경우 사용될 수 있다. 타입3 DP들에 대해서는 타입2 DP와 마찬가지로 OFDM 심볼 단위로 프리퀀시 인터리빙을 적용하여 주파수 다이버시티를 획득할 수 있다.

도 55(a)는 한 개의 DP를 한 개의 슬롯에 매핑하는 경우의 신호 프레임을 나타내며, 도 55(b)는 한 개의 DP를 적어도 두 개 이상의 슬롯에 매핑하는 경우의 신호 프래임을 나타낸다. 도 55의 (a) 및 (b)는 모두 슬롯이 4개인 경우로서, 신호 프레임의 슬롯 개수는 N_Slot=4로 표현될 수 있다.

또한 도 18 및 19에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(예를 들어, DP0_St, DP1_St, DP2_St, DP3_St, DP4_St)를 전송할 수 있다.

도 55(b)의 경우, 도 55(a)와는 다른 타임 다이버시티를 획득할 수 있다. 이 경우, 추가적인 시그널링 정보가 필요할 수 있다.

도 18 내지 도 20에서 설명한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 각 DP별로 DP의 첫 번째 셀이 매핑되는 주소를 지시하는 DP 스타트 어드레스 정보(DP0_St, DP1_St, DP2_St, DP3_St, DP4_St) 등을 포함하는 시그널링 정보를 전송할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 첫 번째로 매핑되는 DP0에 대해서만 DP 스타트 어드레스 정보를 전송하고, 나머지 DP들에 대해서는 DP0의 스타트 어드레스 정보를 기준으로 오프셋 값을 전송할 수도 있다. 만약 각 DP들이 균등하게 매핑되는 경우, 각 DP가 매핑되는 간격은 동일하므로, 수신기는 첫 번째 DP의 시작 위치에 대한 정보와 오프셋 값을 이용하여 각 DP의 시작 위치를 획득할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 송신 장치가 DP0의 스타트 어드레스 정보에 기초하여 일정한 크기의 오프셋 정보를 전송하는 경우, 본 발명의 일 실시예에 따른 수신 장치는 DP0의 스타트 어드레스 정보에 상술한 오프셋 정보를 더하여 DP1의 시작 위치를 알 수 있다. 동일한 방식으로, 본 발명의 일 실시예에 따른 수신 장치는 DP0의 스타트 어드레스 정보에 상술한 오프셋 정보를 두 번 더하여 DP2의 시작 위치를 산출할 수 있다. 만약 각 DP들이 균등하게 매핑되지 않았다면, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 DP0의 스타트 어드레스 정보와 DP0의 시작 위치를 기준으로 각 DP들의 간격을 나타내는 오프셋 값들(OFFSET 1, OFFSET 2, ...)을 전송할 수 있다. 이 경우, 각 오프셋 값들은 같거나 다를 수 있다. 또한, 오프셋 값은 도 68에서 후술할 PLS 시그널링 정보 또는 인밴드 시그널링 정보에 포함되어 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

이하에서는 본 발명의 일 실시예에 따른 리소스 블록(resource block, RB)을 이용한 DP 매핑 방법에 대해 설명한다.

RB는 DP를 매핑하기 위한 일정 단위의 블록으로서, 본 발명에서는 이를 데이터 매핑 유닛이라 호칭할 수 있다. RB 기반의 자원 할당(resource allocation)은 DP 스케쥴링 및 파워 세이브 컨트롤을 직관적이고 용이하게 처리할 수 있는 장점이 있다. 본 발명의 일 실시예에 따른 RB는 설계자의 의도에 따라 명칭이 변경될 수 있으며, RB의 크기는 비트 레이트 입자성(bit-rate granularity)이 문제되지 않는 범위 내에서 자유롭게 설정될 수 있다.

이하 본 발명에서는 각 RB의 크기를, OFDM 심볼 내에서 실제 데이터를 전송할 수 있는 활성 캐리어들의 개수(Number Of Active carriers, NoA)의 정수배 또는 정수로 나눈 값인 것을 일 실시예로 할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다. RB의 크기가 커지면 자원 할당이 간단해질 수 있다 그러나 RB의 크기는 실제로 지원 가능한 비트 레이트의 최소 단위를 나타내므로 적절히 고려하여 결정되어야 한다.

도 56은 본 발명의 일 실시예에 따른 RB를 나타낸 도면이다.

도 56은 DP0의 FEC 블록이 10개인 경우, RB를 통해 DP0이 신호 프레임에 매핑되는 실시예를 나타낸 도면이다. DP0의 전송 파라미터로서, LDPC 블록의 길이가 64K이고, QAM 모듈레이션 값이 256QAM인 경우로서, 신호 프레임의 FFT 모드가 32K, 스캐터드(scattered) 파일럿 패턴이 PP32-2(즉, 캐리어를 운반하는 파일럿의 간격이 Dx=32, 하나의 스캐터드 파일럿 시퀀스를 구성하는 심볼들의 개수가 Dy=2인 경우)인 경우를 예시로서 살펴본다. 이 경우, FEC 블록의 크기는 8100개의 셀들에 해당하고, NoA는 27584으로 가정할 수 있다. 만약, RB의 크기가 NoA를 4로 나눈 값이라고 가정을 하면, RB의 크기는 6896개의 셀들에 해당하며, RB의 크기는 L_RB=NoA/4로 표현될 수 있다.

이 경우, FEC 블록들의 크기와 RB의 크기를 셀 단위로 비교하면, “10xFEC 블록의 크기= 11xRB의 크기 + 5144개의 셀”의 관계가 성립한다. 따라서 10개의 FEC 블록들을 RB 단위로 하나의 신호 프레임에 매핑하기 위해서, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(또는 셀 맵퍼)은 10개의 FEC 블록들의 데이터를 11개의 RB들에 순서대로 매핑하여 현재 신호 프레임에 11개의 RB들을 매핑하고, 5144개의 셀들에 해당하는 나머지 부분을 다음 FEC 블록들과 함께 다음 신호 프레임에 매핑할 수 있다.

도 57은 본 발명의 일 실시예에 따른 RB의 프레임 매핑 과정을 나타낸 도면이다.

구체적으로 도 57은 연속적인 신호 프레임을 전송하는 경우를 나타낸 도면이다.

가변적인 비트 레이트를 지원하는 경우, 하나의 신호 프레임을 통해 전송될 수 있는 FEC 블록의 개수는 각 신호 프레임마다 다를 수 있다.

도 57(a)는 신호 프레임 N을 통해 전송되는 FEC 블록의 개수가 10인 경우, 신호 프레임 N+1을 통해 전송되는 FEC 블록의 개수가 9인 경우 및 신호 프레임 N+2를 통해 전송되는 FEC 블록의 개수가 11인 경우를 각각 나타낸 도면이다.

도 57(b)는 신호 프레임 N에 매핑될 RB가 11개인 경우, 신호 프레임 N+1에 매핑될 RB가 11개인 경우 및 신호 프레임 N+2에 매핑될 RB가 13개인 경우를 각각 나타낸 도면이다.

도 57(c)는 각 RB가 신호 프레임 N, 신호 프레임 N+1 및 신호 프레임 N+2에 매핑된 결과를 나타낸 도면이다.

도 22의 (a) 및 (b)에 도시된 바와 같이, 신호 프레임 N을 통해 전송되는 FEC 블록의 개수가 10인 경우, 10개의 FEC 블록들의 크기는 11개의 RB들의 크기에 5144개의 셀들을 합친 것과 동일하므로, 도 57(c)에 도시된 바와 같이 11개의 RB들은 신호 프레임 N에 매핑되어 전송될 수 있다.

또한 도 57(b)의 가운데 도면에 도시된 바와 같이, 나머지 5144개의 셀들은 신호 프레임 N+1에 매핑될 11개의 RB들 중 첫 번째 RB의 시작 부분을 구성하게 된다. 따라서 “5144개의 셀들 + 9 개의 FEC 블록들의 크기 = 11 RB들의 크기 + 2188개의 셀들”의 관계가 성립되므로, 신호 프레임 N+1에는 11 RB들이 매핑되어 전송되고, 나머지 2188개의 셀들은 신호 프레임 N+2에 매핑될 13개의 RB들 중 첫 번째 RB의 시작 부분을 구성하게 된다. 동일한 방식으로, “2188 개의 셀들 + 11 개의 FEC 블록들의 크기 = 13개의 RB들의 크기 + 1640개의 셀들”의 관계가 성립되므로, 신호 프레임 N+2에는 13개의 RB들이 매핑되어 전송되고, 나머지 1640개의 셀들은 다음 신호 프레임에 매핑되어 전송된다. FEC 블록의 크기와 NoA는 동일하지 않으므로 더미 셀들을 삽입할 수 있으나, 도 57에 도시된 방법을 따르는 경우, 더미 셀들을 삽입할 필요가 없으므로, 실제적인 데이터를 보다 효율적으로 전송 할 수 있다. 또한 각 신호 프레임에 매핑될 RB들은 신호 프레임에 매핑되기 이전에 타임 인터리빙 또는 이와 유사한 처리 과정을 거칠 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.

이하에서는 상술한 DP의 타입에 따라 RB 단위로 DP를 신호 프레임에 매핑하는 방법을 설명한다.

구체적으로 본 발명에서는 복수개의 DP들이 모든 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우 및 일부 RB들에만 할당된 경우로 나누어 RB 매핑 방법을 설명한다. 본 발명에서는 DP의 개수는 3, 한 개의 신호 프레임 내의 RB의 개수는 80, RB의 크기는 NoA를 4로 나눈 경우를 일 실시예로 하며, 각각 다음과 같이 표현될 수 있다.

DP의 개수, N_DP = 3

한 개의 신호 프레임 내의 RB의 개수, N_RB = 80

RB의 크기, L_RB = NoA/4

또한, 본 발명에서는 복수 개의 DP(DP0, DP1, DP2)들이 한 개의 신호 프레임 내에서 가용 가능한 RB들에 할당된 경우로서, DP0는 31개의 RB, DP1은 15개의 RB, DP2는 34개의 RB를 채운 경우를 일 실시예로 하며, 다음과 같이 표현할 수 있다.

{DP0, DP1, DP2}={31, 15, 34}

또한, 본 발명에서는 복수 개의 DP(DP0, DP1, DP2)들이 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우로서, DP0는 7개의 RB, DP1은 5개의 RB, DP2는 6개의 RB를 채운 경우를 일 실시예로 하며, 다음과 같이 표현할 수 있다.

{DP0, DP1, DP2}={7, 5, 6}

이하의 도 23 내지 도 25는 DP의 타입에 따른 RB 매핑을 나타낸다.

본 발명에서는 각 DP의 타입에 따른 따른 RB 매핑 룰을 설명하기 위해서 다음의 값들을 정의하는 것을 일 실시예로 할 수 있다.

L_Frame: 한 개의 신호 프레임 내의 OFDM 심볼들의 개수,

N_Slot: 한 개의 신호 프레임 내의 슬롯들의 개수,

L_Slot: 한 개의 슬롯 내의 OFDM 심볼들의 개수,

N_RB_Sym: 한 개의 OFDM 심볼 내의 RB들의 개수,

N_RB: 한 개의 신호 프레임 내의 RB들의 개수.

도 58은 본 발명의 일 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.

도 58은 한 개의 신호 프레임을 나타내며, 가로축은 시간축을 의미하며, 세로축은 주파수 축을 의미한다. 시간축 상 신호 프레임의 가장 처음에 위치한 색처리된 블록은 프리앰블 및 시그널링을 위한 영역이다. 상술한 바와 같이 본 발명의 일 실시예에 따른 복수개의 DP들은 신호 프레임의 데이터 심볼 부분에 RB 단위로 매핑될 수 있다.

도 58에 도시된 신호 프레임은 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.

도 58의 신호 프레임 내에 표시된 각 숫자는 신호 프레임 내에서 RB가 할당되는 순서를 의미한다. 타입1 DP는 주파수 축 방향으로 순차적으로 매핑되므로, RB들의 할당 순서 역시 주파수 축으로 연속적으로 증가함을 알 수 있다. RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다. RB들이 해당 신호 프레임 내에 실제로 매핑되는 자리의 주소(RB mapping address)를 j라 하면, j는 0부터 N_RB-1까지의 값을 가질 수 있다. 이 경우, RB 입력 순서(RB input order)를 i라고 정의하면 도 58에 도시된 바와 같이 i는 0, 1, 2,..., N_RB-1까지의 값을 가질 수 있다. N_Slot=1인 경우, RB 매핑 어드레스와 RB 입력 순서는 동일하므로(j=i), 입력되는 RB를 순서대로 j의 오름차순으로 매핑 할 수 있다. N_Slot > 1 인 경우는, 해당 신호 프레임에 매핑해야 할 RB들을 N_Slot의 개수대로 분할하여 매핑할 수 있다. 이 경우, 도 58 하단에 도시된 수학식으로 표현된 매핑 룰에 따라 RB를 매핑할 수 있다.

도 59는 본 발명의 일 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.

도 59에 도시된 신호 프레임은 도 58과 마찬가지로, 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.

도 58와 관련하여 위에서 설명한 바와 같이, RB들이 해당 신호 프레임 내에 실제로 매핑되는 자리의 주소(RB mapping address)를 j라 하면, j는 0부터 N_RB-1까지의 값을 가질 수 있다. 타입2 DP는 시간축 방향으로 순차적으로 매핑되므로, RB들의 할당 순서 역시 시간축 방향으로 연속적으로 증가함을 알 수 있다. RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

RB 입력 순서 i는 도 58에서 설명한 바와 같이, N_Slot=1인 경우는 j=i 에 해당되어 입력되는 RB를 순서대로 j의 오름차순으로 매핑 할 수 있다. N_Slot > 1 인 경우는, 해당 신호 프레임에 매핑 할 RB들을 N_Slot의 개수대로 분할하여 매핑 할 수 있다. 이 경우, 도 59 하단에 도시된 수학식으로 표현된 매핑 룰에 따라 RB를 매핑할 수 있다.

도 58 및 도 59에 도시된 매핑 룰을 표현하는 수학식은 DP의 타입에 따라 차이가 없으나, 타입1 DP는 주파수축 방향으로 매핑이 되고, 타입2 DP는 시간축 방향으로 매핑이 되므로, 매핑 방향의 차이에 따라 서로 다른 특성의 RB 매핑 결과를 나타나게 된다.

도 60는 본 발명의 일 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.

도 60에 도시된 신호 프레임은 도 58 및 도 59와 마찬가지로, 20개의 OFMD 심볼들로 구성되어 있고(L_Frame=20), 4개의 슬롯들을 포함하고 있다(N_Slot=4). 또한 한 개의 슬롯은 5개의 OFDM 심볼들을 포함하며(L_Slot=5), 한 개의 OFDM 심볼은 4개의 RB로 균등하게 분할된다(N_RB_Sym=4). 따라서 한 개의 신호 프레임 내의 전체 RB들의 개수는 L_Frame*N_RB_Sym으로 80에 해당한다.

타입3 DP의 RB 매핑 어드레스는 도 60의 하단에 도시된 수학식에 따라 도출될 수 있다. 즉, N_Slot=1인 경우, 타입3 DP의 RB 매핑 어드레스는 타입2 DP의 RB 매핑 어드레스와 동일하다. 타입2 DP와 타입3 DP는 시간축 방향으로 순차적으로 매핑된다는 점에서는 동일하나, 타임 2 DP의 경우 해당 신호 프레임의 첫 번째 주파수 끝까지 매핑된 이후에 다시 첫 번째 OFDM 심볼의 두 번째 주파수부터 순차적으로 매핑이 되고, 타입3 DP의 경우, 해당 슬롯의 첫 번째 주파수 끝까지 매핑이 되면, 다시 해당 슬롯의 첫 번째 OFDM 심볼의 두 번째 주파수부터 시간축 방향으로 순차적으로 매핑이 된다는 차이점이 있다. 이와 같은 차이점 때문에 타입3 DP를 사용하는 경우, L_Slot에 의해서 타임 다이버시티를 제한하고, L_Slot 단위로 파워 세이빙을 획득할 수 있다.

도 61은 본 발명의 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.

도 61의 (a)는 타입1 DP0, 1, 2가 한 개의 신호 프레임 내에서 이용 가능한 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 61의 (b)는 타입1 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

도 61의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.

구체적으로, DP0은 주파수 축 방향으로 각 RB의 순서에 따라 RB에 매핑이 되며, 하나의 OFDM 심볼에 전부 매핑이 되면, 시간축상 다음 OFDM 심볼에 주파수 축 방향으로 순차적으로 매핑될 수 있다. 따라서 DP0이 0부터 30까지의 RB들에 매핑이 되면, DP1은 연속적으로 31부터 45까지의 RB들에 매핑이 될 수 있으며, DP2는 46부터 79까지의 RB들에 매핑될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP 스타트 어드레스 (start address) 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 스타트 어드레스 (start address) 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.

따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 시그널링 정보를 함께 전송할 수 있다.

도 61의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.

구체적으로, 도 61의 (b)는 DP0, DP1, DP2를 각각 분할(partition)한 후, N_Slot=1인 경우와 동일한 방법으로 각 슬롯마다 순차적으로 DP를 RB 단위로 매핑한 결과를 나타낸다. 도 61의 하단은 각 DP들의 RB들을 분할하기 위한 룰(rule)을 표현하는 수학식을 도시하고 있다. 도면에 도시된 수학식에서 각 파라미터 s, N_RB_DP, N_RB_DP(s)는 다음과 같이 정의될 수 있다.

s: 슬롯 인덱스(Slot index), s=0, 1, 2,..., N_Slot-1,

N_RB_DP: 한 개의 신호 프레임에 매핑될 DP의 RB들의 개수,

N_RB_DP(s): 슬롯 인덱스 s의 슬롯에 매핑될 DP의 RB들의 개수.

본 발명의 일 실시예에 따른 DP 0의 N_RB_DP=31이므로, 도 61에 도시된 수학식에 따르면 첫 번째 슬롯 내에 매핑될 DP0의 RB들의 개수는 N_RB_DP(0)=8, 두 번째 슬롯 내에 매핑될 DP0의 RB들의 개수는 N_RB_DP(1)=8, 세번째 슬롯 내에 매핑될 DP0의 RB들의 개수는 N_RB_DP(2)=8 및 네번째 슬롯 내에 매핑될 DP0의 RB들의 개수는 N_RB_DP(3)=7이 될 수 있다. 본 발명에서는 각 슬롯마다 분할되어 매핑될 DP0의 개수를 {8,8,8,7}로 표현할 수 있다.

동일한 방식으로 DP1은 {4,4,4,3}으로, DP2는 {9,9,8,8}로 각각 분할될 수 있다.

각 슬롯별로 분할된 DP들을 해당 슬롯 내에서 순차적으로 매핑될 수 있으며, 매핑 방식은 상술한 N_Slot=1인 경우와 동일하다. 이 경우, 모든 슬롯을 균등하게 채우기 위해서 해당 DP 마다 다른 DP의 RB가 적게 할당된 슬롯 중에서 슬롯 인덱스 s가 적은 슬롯부터 순차적으로 DP가 매핑될 수 있다.

DP1의 경우, DP0의 RB들은 s=0,1,2,3의 순으로 {8,8,8,7}로 분할되어 각 슬롯에 매핑되므로, 슬롯 인덱스 s=3 인 슬롯에 DP0의 RB가 가장 적게 매핑되었음을 알 수 있다. 따라서 DP1의 RB들은 s=3,0,1,2의 순으로 {4,4,4,3}으로 분할되어 각 슬롯에 매핑될 수 있다. 동일한 방식으로, DP0 및 DP1의 RB들은 슬롯 인덱스 s=2 및 3인 슬롯에 가장 적게 할당 되었으나, s=2인 경우가 더 적으므로 DP2의 RB들은 s=2,3,0,1순으로 {9,9,8,8}으로 분할되어 각 슬롯에 매핑될 수 있다.

도 62은 본 발명의 또 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.

도 62은 상술한 타입1 DP의 RB 매핑 어드레스를 동일하게 적용한 경우의 실시예를 나타낸다. 도 62의 하단에는 상술한 RB 매핑 어드레스를 표현하는 수학식이 도시되어 있다. 도 62의 매핑 방법과 과정은 도 61에서 설명한 것과 다르지만, 매핑 결과는 동일하므로 동일한 특성을 갖는 매핑이 가능하다. 도 62의 매핑 방법에 따르면 하나의 수학식으로도 N_Slot의 값에 관계없이 RB 매핑을 수행할 수 있다.

도 63은 본 발명의 또 다른 실시예에 따른 타입1 DP의 RB 매핑을 나타낸 도면이다.

도 63의 (a)는 타입1 DP0, 1, 2가 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타내며, 도 63의 (b)는 타입1 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

도 63의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.

구체적으로, DP0은 주파수 축 방향으로 각 RB의 순서에 따라 RB에 매핑이 되며, 하나의 OFDM 심볼에 전부 매핑이 되면, 시간축상 다음에 위치하는 OFDM 심볼들에 주파수 축 방향으로 순차적으로 매핑될 수 있다. 따라서 DP0이 0부터 6까지의 RB들에 매핑이 되면, DP1은 연속적으로 7부터 11까지의 RB들에 매핑이 될 수 있으며, DP2는 12부터 17까지의 RB들에 매핑될 수 있다.

도 63의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.

도 63의 (b)는 도 61에서 설명한 RB들을 분할하기 위한 룰에 따라 각 DP들의 RB들을 분할하여 신호 프레임에 매핑한 실시예들을 나타낸다. 구체적인 과정은 상술한 바와 동일하므로 생략한다.

도 64는 본 발명의 다른 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.

도 64의 (a)는 타입2 DP0, 1, 2가 한 개의 신호 프레임 내에서 이용 가능한 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 64의 (b)는 타입2 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

도 64의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.

타입2 DP의 RB들은 해당 신호 프레임의 첫 번째 주파수 끝까지 매핑된 이후에 다시 첫 번째 OFDM 심볼의 두 번째 주파수부터 순차적으로 매핑이 되므로 타임 다이버시티를 획득할 수 있다. 따라서 DP0이 시간축 상으로 0부터 19까지의 RB에 매핑이 된 뒤, 두 번째 주파수의 20부터 30까지의 RB에 매핑이 되면 DP1은 동일한 방식으로 31부터 45까지의 RB들에 매핑이 될 수 있으며, DP2는 46부터 79까지의 RB들에 매핑될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP 스타트 어드레스 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 스타트 어드레스 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.

도 64의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.

도 64의 (b)의 첫 번째 신호 프레임은 도 61에서 설명한 각 DP들의 RB들을 분할하기 위한 룰에 따라 RB 매핑을 수행한 결과를 나타내며, 도 64의 (b)의 두 번째 신호 프레임은 상술한 타입2 DP의 RB 매핑 어드레스를 동일하게 적용한 경우의 RB 매핑을 수행한 결과를 나타낸다. 상기 두 경우의 매핑 방법과 과정은 다르지만, 매핑 결과는 동일하므로 동일한 특성을 갖는 매핑이 가능하다. 이 경우, 하나의 수학식으로도 N_Slot의 값에 관계없이 RB 매핑을 수행할 수 있다.

도 65은 본 발명의 또 다른 실시예에 따른 타입2 DP의 RB 매핑을 나타낸 도면이다.

도 65의 (a)는 타입2 DP0, 1, 2가 한 개의 신호 프레임 내에서 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타내며, 도 65의 (b)는 타입2 DP0, 1, 2가 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에만 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

도 65의 (a)는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.

구체적으로, DP0은 시간축 방향으로 각 RB의 순서에 따라 RB에 매핑이 될 수 있다. 따라서 DP0이 0부터 6까지의 RB들에 매핑이 되면, DP1은 연속적으로 7부터 11까지의 RB들에 매핑이 될 수 있으며, DP2는 12부터 17까지의 RB들에 매핑될 수 있다.

도 65의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.

도 65의 (b)는 도 61에서 설명한 각 DP들의 RB들을 분할하기 위한 룰에 따라 각 DP들의 RB들을 분할하여 매핑한 신호 프레임의 실시예들을 나타낸다. 구체적인 과정은 상술한 바와 동일하므로 생략한다.

도 66은 본 발명의 다른 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.

도 66의 (a)는 타입3 DP0, 1, 2가 각각 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 RB들에 할당된 경우의 RB 매핑 순서를 나타내며, 도 66의 (b)는 타입1 DP0, 1, 2가 각각 한 개의 신호 프레임 내에서 분할되어 각 슬롯에 포함된 일부 RB들에 할당된 경우의 RB 매핑 순서를 나타낸다. 신호 프레임 내에 표시된 번호는 각 RB가 할당되는 순서를 나타내며, RB들이 할당되는 순서가 결정되면, 각 DP들은 시간 순서대로 최종 할당된 RB들에 매핑될 수 있다.

도 66의 (a)는 N_Slot=4이고, {DP0, DP1, DP2}={31,15,34}인 경우의 RB 매핑 순서를 나타낸다.

도 66의 (a)의 첫 번째 신호 프레임은 상술한 타입3 DP의 RB 매핑 어드레스를 그대로 적용한 경우의 실시예를 나타낸다. 도 66의 (a)의 두 번째 신호 프레임은 해당 DP의 RB의 개수가 해당 슬롯을 초과한 경우, 슬롯 할당 순서를 변경하여 타임 다이버시티를 획득할 수 있는 경우의 실시예를 나타낸다. 구체적으로 도 66의 (a)의 두 번째 신호 프레임은 도 66의 (a)의 첫 번째 신호 프레임의 첫 번째 슬롯에 할당된 DP0의 RB 개수가 초과된 경우, 나머지 DP0의 RB들을 세번째 슬롯에 할당한 경우의 실시예에 해당한다.

도 66의 (b)는 N_Slot=4이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑 순서를 나타낸다.

또한, 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 각 DP의 타입 정보(DP_Type), 균등 분할된 슬롯의 개수 (N_Slot)가 필요하며, 각 DP별 DP 스타트 어드레스 정보 (DP_RB_St), 해당 신호 프레임에 매핑될 각 DP별 FEC 블록의 개수 정보(DP_N_Block), 및 첫 번째 RB내에 매핑된 FEC 블록의 스타트 어드레스 정보(DP_FEC_St)등을 포함하는 시그널링 정보가 필요하다.

도 67는 본 발명의 또 다른 실시예에 따른 타입3 DP의 RB 매핑을 나타낸 도면이다.

도 67는 N_Slot=1이고, {DP0, DP1, DP2}={7,5,6}인 경우의 RB 매핑을 나타낸 도면이다. 도 67에 도시된 바와 같이, 각 DP의 RB들은 신호 프레임 내의 임의의 블록 단위로 매핑될 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 해당 DP가 매핑된 RB들을 추출하기 위해서는 상술한 시그널링 정보 외에 추가적인 시그널링 정보가 필요하다.

따라서 본 발명에서는 각 DP의 DP end address 정보(DP_RB_Ed)를 추가적으로 전송하는 것을 일 실시예로 할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 DP의 RB들을 임의 블록 단위로 매핑하고, 상술한 시그널링 정보를 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 시그널링 정보에 포함된 DP_RB_St 정보 및 DP_RB_Ed 정보를 이용하여, 임의의 블록 단위로 매핑된 해당 DP의 RB들을 디텍팅하여 디코딩을 수행할 수 있다. 이러한 방식을 이용하는 경우, 자유로운 RB 매핑이 가능하므로, 각 DP 별로 서로 다른 특성을 갖는 RB 매핑을 수행할 수 있다.

구체적으로, 도 67에 도시된 바와 같이, DP0의 RB들은 타입2 DP와 같이 타임 다이버시티를 획득하기 위하여 시간축 방향으로 해당 블록 내에 매핑될 수 있으며, DP1의 RB들은 타입1 DP와 같이 파워 세이빙 효과를 획득하기 위하여 주파수축 방향으로 해당 블록 내에 매핑될 수 있다. 또한 DP2의 RB들은 타입3 DP와 같이 타입 다이버시티와 파워 세이빙을 고려하여 해당 블록 내에 매핑될 수 있다.

또한, DP1의 경우와 같이, RB들이 해당 블록 내에 전부 매핑되지 않는 경우라도, 상술한 DP_FEC_St 정보, DP_N_Block 정보, DP_RB_St 정보 및 DP_RB_Ed 정보 등의 시그널링 정보를 이용하면 방송 신호 수신 장치는 획득하고자 하는 RB들의 위치를 정확히 파악할 수 있으므로 효율적인 방송 신호 송수신이 가능하다.

도 68은 본 발명의 일 실시예에 따른 시그널링 정보를 나타낸 도면이다.

도 68은 상술한 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타낸 도면으로, PLS를 통한 시그널링(이하 PLS 시그널링이라 호칭한다) 또는 인밴드 시그널링을 통해 전송될 수 있다.

구체적으로, 도 68의 (a)는 PLS를 통해 전송되는 경우의 시그널링 정보를 나타내며, 도 68의 (b)는 인밴드 시그널링을 통해 전송되는 경우의 시그널링 정보를 나타낸다.

도 68에 도시된 바와 같이, DP 타입에 따른 RB 매핑과 관련된 시그널링 정보는 N_Slot 정보, DP_Type 정보, DP_N_Block 정보, DP_RB_St 정보, DP_FEC_St 정보 및 DP_N_Block 정보를 포함할 수 있다.

PLS를 통해 전송되는 시그널링 정보와 인밴드 시그널링을 통해 전송되는 시그널링 정보는 동일하다. 하지만 PLS는 서비스 획득을 위하여 해당 신호 프레임에 포함된 모든 DP들의 정보를 포함하고 있으므로, N_Slot 정보 및 DP_Type 정보를 제외한 나머지 시그널링 정보는 각 DP에 관한 정보를 정의하기 위한 DP 루프 내에서 정의될 수 있다. 반면, 인밴드 시그널링은 해당 DP를 획득하기 위하여 사용되므로 각 DP에 대해 전송되어, 각 DP에 관한 정보를 정의하기 위한 DP 루프가 필요하지 않다는 차이가 있다. 이하 각 시그널링 정보를 간략히 설명한다.

N_Slot 정보: 한 개의 신호 프레임 내의 분할된 슬롯의 개수를 지시하기 위한 정보로서 2비트의 크기를 가질 수 있다. 본 발명의 일 실시예에 따른 슬롯의 개수는 1,2,4,8이 될 수 있다.

DP_Type 정보: DP의 타입을 지시하기 위한 정보로서, DP의 타입은 상술한 타입 1, 타입2 및 타입 3 중 어느 하나가 될 수 있다. 이는 설계자의 의도에 따라 확장이 가능하며, 3비트의 크기를 가질 수 있다.

DP_N_Block_Max 정보: 해당 DP의 FEC 블록의 최대값 또는 그에 준하는 값을 지시하는 정보로서 10비트의 크기를 가질 수 있다.

DP_RB_St 정보: 해당 DP의 첫 번째 RB 어드레스를 지시하는 정보로서, RB의 어드레스는 각 RB 단위로 표현될 수 있다. 8비트의 크기를 가질 수 있다.

DP_FEC_St 정보: 신호 프레임에 매핑될 해당 DP의 FEC 블록의 첫 번째 어드레스를 지시하는 정보로서, FEC 블록의 어드레스는 셀(cell)단위로 표현될 수 있다. 13비트의 크기를 가질 수 있다.

DP_N_Block 정보: 신호 프레임에 매핑될 해당 DP의 FEC 블록의 개수 또는 이에 준하는 값을 지시하는 정보로서, 10비트의 크기를 가질 수 있다.

상술한 시그널링 정보는 신호 프레임의 길이, 타임 인터리빙의 크기, RB의 크기 등을 고려하여 설계자의 의도에 따라 명칭, 크기 등이 변경될 수 있다.

상술한 바와 같이, PLS 시그널링과 인밴드 시그널링은 각 용도에 따른 차이가 있으므로 보다 효율적인 전송을 위해서 PLS 시그널링 및 인밴드 시그널링 각각에 대하여 다음과 같은 방법으로 시그널링 정보를 생략할 수도 있다.

첫째, PLS의 경우, 해당 신호 프레임에 포함된 모든 DP의 정보를 포함하고 있다. 따라서, 각 DP들이 DP0, DP1, DP2,... 식으로 순차적으로 해당 신호 프레임 내에 빠짐없이 매핑되는 경우, 방송 신호 수신 장치는 일정한 계산을 수행하여 DP_RB_St 정보를 획득할 수 있다. 이 경우, DP_RB_St 정보를 생략할 수 있다.

둘째, 인밴드 시그널링의 경우, 방송 신호 수신 장치는 해당 DP의 DP_N_Block 정보를 이용하여, 다음 신호 프레임의 신호 프레임의 DP_FEC_St 정보를 획득할 수 있다. 따라서 DP_FEC_St 정보를 생략할 수 있다.

셋째, 인밴드 시그널링의 경우, 해당 DP의 매핑에 영향을 주는 N_Slot 정보, DP_Type 정보, DP_N_Block_Max 정보의 변경이 있다면, 해당 정보의 변경 여부를 지시하는 1 비트 신호를 이용하거나, 이를 전송할 수 있다. 이 경우, 추가적인 N_Slot 정보, DP_Type 정보, DP_N_Block_Max 정보를 생략할 수 있다.

즉, PLS에서는 DP_RB_St 정보를 생략할 수 있으며, 인밴드 시그널링에서는 DP_RB_St 정보 및 DP_N_Block 정보를 제외한 나머지 시그널링 정보를 생략할 수도 있다. 이는 설계자의 의도에 따라 변경 가능하다.

도 69는 본 발명의 일 실시예에 따른 DP 개수에 따른 PLS의 비트 수를 도시한 그래프이다.

구체적으로, 도 69는 DP들의 개수가 증가함에 따라 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보가 PLS를 통해 전송되는 경우의 PLS 시그널링을 위한 비트 수 즉, PLS 시그널링 비트 수의 증가도를 도시한 그래프이다.

점선은 관련 모든 시그널링 정보를 전송하는 경우이고 (디폴트 시그널링(default signaling)), 실선은 상술한 일정 시그널링 정보를 생략하고 전송하는 경우 (이피션트 시그널링(Efficient signaling))를 의미한다. DP들의 개수가 증가함에 따라 어떤 타입의 시그널링 정보가 생략되면 절약되는 비트의 개수가 선형적으로 증가함을 확인할 수 있다.

도 70는 본 발명의 일 실시예에 따른 DP의 디매핑 과정을 나타낸 도면이다.

도 70의 상단에 도시된 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 연속된 신호 프레임들(35000, 35100)을 전송할 수 있다. 각 신호 프레임의 구성은 상술한 바와 동일하다.

상술한 바와 같이, 방송 신호 송신 장치에서 RB 단위로 각 타입에 따른 DP들을 해당 신호 프레임에 매핑하여 전송하는 경우, 방송 신호 수신 장치는 상술한 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 이용하여, 해당 DP를 획득할 수 있다.

상술한 바와 같이, DP 타입에 따른 RB 매핑과 관련된 시그널링 정보는 신호 프레임의 PLS(35010)를 통해 전송될 수도 있으며, 인밴드 시그널링(35020)을 통해 전송될 수도 있다. 도 70의 (a)는 PLS(35010)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타내며, 도 70의 (b)는 인밴드 시그널링(35020)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 나타낸다. 인밴드 시그널링(35020)은 해당 DP에 포함된 데이터와 같이 코딩, 모듈레이션, 타임인터리빙 등의 처리가 되므로 신호 프레임내의 데이터 심볼의 일부 영역에 포함되는 것으로 표시될 수 있다. 각 시그널링 정보에 대한 설명은 상술한 바와 동일하므로 생략한다.

도 70에 도시된 바와 같이 방송 신호 수신 장치는 PLS(35010)에 포함된 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 획득하여 해당 신호 프레임(35000)에 매핑된 DP들을 디매핑하여 획득할 수 있다. 또한, 방송 신호 수신 장치는 인밴드 시그널링(35020)을 통해 전송되는 DP 타입에 따른 RB 매핑과 관련된 시그널링 정보를 획득하여 다음 신호 프레임(35100)에 매핑된 DP들을 디매핑할 수 있다.

PLS 보호 및 구조 (반복)

도 71은 본 발명의 또 다른 실시예에 따라 FEC 인코더 모듈에서 PLS 데이터에 대해 LDPC인코딩을 수행하기 위해 적용가능한 세 가지 타입의 모 코드(mother code)의 예시적인 구조를 나타낸 도면이다.

상술한 PLS 생성 모듈(4300)에서 출력된 PLS-프리 데이터 및 PLS-포스트 데이터 BB 스크램블러 모듈(4400)에 개별적으로 입력된다. 이하의 설명에서, PLS-프리 데이터 및 PLS-포스트 데이터를 PLS 데이터로 통칭할 수 있다. BB 스크램블러 모듈(4400)는 초기화를 수행하여 입력된 PLS 데이터를 랜더마이징할 수 있다. BB 스크램블러 모듈(4400)은 프레임에 위치하여 전송되는 PLS 데이터, 프레임 단위로 초기화할 수 있다.

프레임에 위치하여 전송되는 PLS가 복수의 프레임에 대한 정보를 포함하는 경우 BB 스크램블러 모듈(4400)은 PLS 데이터를 프레임 단위로 초기화할 수 있다. 그 일예로 아래에서 PLS 반복 프레임 구조를 설명한다. 본 발명의 일 실시예에 따라 PLS 반복은 현재 프레임에 대한 PLS 데이터와 다음 프레임에 대한 PLS 데이터를 현재 프레임에서 함께 전송하기 위한 프레임 구성 방식을 의미한다 PLS 반복을 적용할 경우, BB 스크램블러 모듈(4400)은 현재 프레임에 대한 PLS 데이터와 다음 프레임에 대한 PLS 데이터 개별적으로 초기화할 수 있다. 이하 PLS 반복에 대해 상세히 설명한다.

BB 스크램블러 모듈(4400)은 프레임 단위로 초기화된 PLS-프리 데이터 및 PLS-포스트 데이터에 대해 랜더마이징을 수행할 수 있다.

랜더마이징된 PLS-프리 데이터 및 PLS-포스트 데이터는 코딩 앤 모듈레이션 모듈(5300)에 입력된다. 랜더마이징된 PLS-프리 데이터 및 PLS-포스트 데이터는 각각 코딩 앤 모듈레이션 모듈(5300)에 포함된 FEC 인코더 모듈(5310)에 입력될 수 있다. FEC 인코더 모듈(5310)은 입력된 PLS-프리 데이터 및 PLS-포스트 데이터에 대해 BCH 인코딩 및 LDPC 인코딩을 각각 수행할 수 있다. 따라서 FEC 인코더 모듈(5310)은 FEC 인코더 모듈(5310)에 입력된 랜더마이징된 PLS-프리 데이터 및 랜더마이징된 PLS-포스트 데이터에 대해 각각 LDPC 인코딩을 수행할 수 있다.

BCH 인코딩에 의해 FEC 인코더 모듈(5310)에 입력되어 랜더마이징된 PLS 데이터에 BCH 패리티가 추가되어 LDPC 인코딩이 수행될 수 있다. LDPC 인코딩은 BCH 패리티를 포함하는 입력 데이터의 크기 (이하, LDPC 인코더 모듈에 입력된 데이터의 크기를 N_BCH로 호칭한다)에 따라 정보 부분 (이하, 정보 부분의 크기를 K_ldpc로 호칭한다) 내에서 서로 다른 크기를 가지는 모 코드 타입 중 하나에 기초하여 수행될 수 있다. FEC 인코더 모듈(5310)은 K_ldpc와 N_BCH의 크기의 차이(36010)에 해당하는 LDPC 모 코드의 정보 부분의 데이터를 0 또는 1로 쇼트닝하고 패리티 부분에 포함된 데이터의 일부를 펑쳐링하여, 쇼트닝된/펑쳐링된 LDPC 코드를 출력할 수 있다. LDPC 인코더 모듈은 쇼트닝/펑쳐링된 LDPC 코드에 기초하여 입력된 PLS 데이터 또는 BCH-인코딩된 PLS 데이터에 대해 LDPC 인코딩을 수행하여 출력할 수 있다.

여기서, BCH 인코딩은 설계자의 의도에 따라 생략가능하다. BCH 인코딩이 생략되는 경우, FEC 인코더 모듈(5310) FEC 인코더 모듈(5310)에 입력된 PLS 데이터를 인코딩하여 LDPC 모 코드를 생성할 수 있다. FEC 인코더 모듈(5310)은 K_ldpc 및 PLS 데이터 사이의 크기 차이(36010)에 해당하는 생성된 LDPC 모 코드의 정보 부분의 데이터를 0 또는 1로 쇼트닝하고, 및 패리티 부분에 포함된 데이터의 일부분을 펑쳐링하여, 쇼트닝된/펑쳐링된 LDPC 코드를 출력할 수 있다. FEC 인코더 모듈(5310)은 쇼트닝된/펑쳐링된 LDPC 코드에 기초하여 입력된 PLS 데이터를 LDPC 인코딩을 하여 출력할 수 있다.

도 71(a)는 모 코드 타입1의 구조를 예시한다. 여기서, 모 코드 타입1은 1/6의 코드레이트를 가진다. 도 71(b)는 모 코드 타입2의 구조를 예시한다. 여기서, 모 코드 타입2는 1/4의 코드레이트를 가진다. 도 71(c)는 모 코드 타입3의 구조를 예시한다. 여기서, 모 코드 타입3는 1/3의 코드레이트를 가진다.

도 71에 도시된 바와 같이, 각 모 코드는 정보 부분 및 패리티 부분을 포함한다. 본 발명의 일 실시예에 따라, 모 코드의 정보 부분(3600)에 해당하는 데이터의 크기는 size of K_ldpc로 정의될 수 있다. 모 코드 타입1, 모 코드 타입2 및 모 코드 타입3의 K_ldpc 각각 k_ldpc1, k_ldpc2 및 k_ldpc3로 호칭될 수 있다.

이하에서는 도 71(a)에 도시된 모 코드 타입1에 기초하여 FEC 인코더 모듈에 의해 수행되는 LDPC 인코딩 과정을 설명한다. 이하의 설명에서, 인코딩은 LDPC 인코딩을 의미할 수 있다.

BCH 인코딩이 적용되는 경우, 모 코드의 정보 부분은 BCH 패리티 비트을 포함하고 FEC 인코더 모듈의 LDPC 인코더 모듈에 입력되는 BCH 인코딩된 PLS 데이터를 포함할 수 있다.

BCH 인코딩이 적용되지 않는 경우, 모 코드의 정보 부분은 FEC 인코더 모듈의 LDPC 인코더 모듈에 입력된 PLS 데이터를 포함할 수 있다.

FEC 인코더 모듈에 입력된 PLS 데이터의 크기는 전송될 부가적인 정보 (관리 정보)의 크기 및 전송 파라미터들의 데이터의 크기에 따라 변경될 수 있다. FEC 인코더 모듈은 BCH 인코딩된 PLS 데이터에 “0” 비트를 삽입할 수 있다. BCH 인코딩이 수행되지 않을 경우, FEC 인코더 모듈은 PLS 데이터에 “0” 비트를 삽입할 수 있다.

본 발명은 또 다른 실시예에 따라 상술한 LDPC 인코딩을 수행하기 위해 사용되는 세 가지 타입의 전용(dedicated) 모 코드를 제공할 수 있다. FEC 인코더 모듈은 PLS 데이터의 크기에 따라 모 코드를 선택할 수 있고, PLS 데이터의 크기에 따라 FEC 인코더 모듈에 의해 선택된 모 코드를 전용 모 코드로 호칭할 수 있다. FEC 인코더 모듈는 선택된 전용 모 코드에 기초하여 LDPC 인코딩을 수행할 수 있다.

본 발명의 일 실시예에 따라, 모 코드 타입1의 K_ldpc1의 크기(36000)은 모 코드 타입2의 K_ldpc2의 크기의 1/2 및 모 코드 타입3의 K_ldpc3의 크기의 1/4로 가정할 수 있다. 모 코드 타입들의 K_ldpc의 크기들의 관계는 설계자의 의도에 따라 변경 가능하다. 설계자는 K_ldpc의 크기가 작은 모 코드를 설계하여 낮은 코드레이트를 가지도록 할 수 있다. 다양한 크기를 가지는 PLS 데이터의 일정한 시그널링 보호 수준을 유지하기 위해서는 PLS 데이터가 작을수록 쇼트닝 및 펑쳐링 이후의 유효 코드레이트(code rate)를 낮춰야 한다. 유효 코드레이트를 감소시키기 위해 K_ldpc가 작은 모 코드의 패리티 비율을 증가시킬 수 있다.

PLS 데이터가 지나치게 커서 FEC 인코더 모듈이 복수의 모 코드 타입 중 하나에 기초하여 인코딩할 수 없는 경우, 인코딩을 위해 PLS 데이터를 복수 개로 분할할 수 있다. 여기서, 각 PLS 데이터 부분들을 분할된(fragmented) PLS 데이터로 호칭할 수 있다. PLS 데이터가 지나치게 커서 FEC 인코더 모듈이 복수의 모 코드 타입 중 하나에 기초하여 인코딩할 수 없는 경우, FEC 인코더 모듈이 PLS 데이터를 인코딩하는 상술한 과정은 분할된 PLS 데이터를 각각 인코딩하는 과정으로 대체될 수 있다.

FEC 인코더 모듈에서 모 코드 타입1을 인코딩할 때, 매우 낮은 SNR(signal to noise ratio) 환경에서 시그널링 보호 수준을 확보하기 위해, 페이로드 분할(payload splitting)을 수행할 수 있다. 모 코드 타입1의 패리티의 길이는 페이로드 분할 모드를 실행하기 위한 부분(36020)으로 인해 증가할 수 있다. 이하 모 코드 선택 방법 및 페이로드 분할 모드에 대해 상세히 설명한다.

FEC 인코더 모듈이 K_ldpc의 크기가 큰 단일 모 코드 타입에 기초하여 다양한 크기의 PLS 데이터를 인코딩하는 경우, 코딩 이득이 급격하게 감소할 수 있다. 예를 들어, 상술한 FEC 인코더 모듈이 쇼트닝 데이터 부분을 결정하는 방법(예를 들어, K_ldpc - N_BCH)을 이용하여 쇼트닝을 수행하는 경우, K_ldpc가 일정하므로, 크기가 작은 PLS 데이터의 쇼트닝 정도가 크기가 큰 PLS 데이터 보다 더 크게 된다.

상술한 문제를 해결하기 위해 본 발명의 일 실시예에 따른 FEC 인코더 모듈은 PLS 데이터에 따라 복수의 모 코드 타입 중 최적의 코딩 이득을 획득할 수 있는 모 코드 타입을 다르게 적용할 수 있다.

본 발명의 일 실시예에 따른 FEC 인코더 모듈은 최적의 코딩 이득을 얻기 위해 FEC 인코더 모듈에 의해 쇼트닝되는 부분을 제한할 수 있다. FEC 인코더 모듈이 쇼트닝을 수행할 쇼트닝 부분의 크기(36010)를 각 모 코드의 K_ldpc(36000)의 일정 비율로 제한하므로, 각 PLS 데이터의 전용 모 코드의 코딩 이득은 일정하게 유지될 수 있다. 본 실시예는 K_ldpc의 50%까지 쇼트닝이 수행될 수 있는 예를 나타낸다. 따라서 상술한 FEC 인코더 모듈이 쇼트닝 데이터 부분을 K_ldpc와 N_BCH의 차이로 결정할 때 K_ldpc와 N_BCH의 차이가 than K_ldpc의 1/2보다 큰 경우, FEC 인코더 모듈은 FEC 인코더 모듈에 의해 쇼트닝되는 데이터 부분의 크기를 K_ldpc-N_BCH가 아닌 K_ldpc*1/2로 결정할 수 있다.

FEC 인코더 모듈이 36(b) 및 36(c)에서 설명한 모 코드 타입2 및 모 코드 타입3에 기초하여 수행하는 LDPC 인코딩 과정은 도 71(a)에서 설명한 모 코드 타입1 에 기초하여 FEC 인코더 모듈이 수행하는 상술한 LDPC 인코딩 과정과 동일한 방식으로 수행될 수 있다.

FEC 인코더 모듈은 단일 모 코드에 기초하여 다양한 크기의 PLS 데이터를 인코딩하여 최적의 코딩 이득을 획득함으로써, 확장된 LDPC 코드를 기반으로 인코딩을 수행할 수 있다.

그러나 상술한 바와 같이 확장된 LDPC 코드에 기초하여 인코딩을 수행할 때 획득할 수 있는 코딩 이득은 각각 다른 크기의 PLS 데이터에 최적화된 전용 모 코드에 기초하여 인코딩을 수행할 때 획득할 수 있는 코딩 이득보다 대략 0.5dB 만큼 작다. 따라서 본 발명의 일 실시예에 따른 FEC 인코더 모듈이 PLS 데이터에 따라 모 코드 타입 구조를 선택하여 PLS 데이터를 인코딩하는 경우, 리던던시(redundancy) 데이터는 감소하게 되고, 동일한 수신 성능을 보장할 수 있는 PLS 시그널링 보호를 설계할 수 있다.

도 72는 본 발명의 또 다른 실시예에 따라 LDPC 인코딩에 사용되는 모 코드 타입을 선택하고 쇼트닝(shortening)의 크기를 결정하는 과정의 흐름도이다.

이하 FEC 인코더 모듈이 LDPC 인코딩이 수행될 PLS 데이터 (페이로드 크기)에 따라 모 코드 타입을 선택하여 쇼트닝을 결정하는 과정에 대해 설명한다. 이하의 설명에서는 아래의 모든 동작들이 FEC 인코더 모듈에 의해 수행되는 것으로 가정한다.

LDPC 인코딩 모드가 일반(normal) 모드인지 아니면 페이로드 분할 모드인지 확인한다 (S37000). LDPC 인코딩 모드가 페이로드 분할 모드인 경우, PLS 데이터에 상관없이 모 코드1이 선택될 수 있고, 쇼트닝은 모 코드 타입1의 K_ldpc (k_ldpc1)에 기초하여 결정된다(S37060). 페이로드 분할 모드는 아래에서 상세히 설명한다.

LDPC 인코딩 모드가 일반 모드인 경우, FEC 인코더 모듈은 PLS 데이터에 따라 모 코드 타입을 선택한다. 이하 일반 모드에서 FEC 인코더 모듈에 의해 모 코드 타입을 선택하는 과정을 설명한다.

Num_ldpc은 하나의 PLS 데이터에 포함될 수 있는 분할된 PLS 데이터의 개수를 의미한다. Isize_ldpc는 FEC 인코더 모듈에 입력되는 분할된 PLS 데이터의 크기를 의미한다. Num_ldpc3는 인코딩을 위해 입력된 PLS 데이터의 크기(페이로드 크기)를 k_ldpc3으로 나눈 값의 반올림값으로 결정될 수 있다. isize_ldpc3의 값은 PLS 데이터의 크기(페이로드 크기)를 결정된 num_ldpc3으로 나눈 값의 반올림값으로 결정될 수 있다(S37010). isize_ldpc3의 값이 k_ldpc2 보다 크고 k_ldpc3 이하의 범위에 있는지를 결정한다(S37020). isize_ldpc3이 k_ldpc2 보다 크고 k_ldpc3 이하의 범위에 있는 경우, 모 코드 타입3이 결정된다. 이 경우, k_ldpc3과 isize_ldpc3의 차이 값에 기초하여 쇼트닝의 크기를 결정할 수 있다(S37021).

isize_ldpc3의 값이 k_ldpc2 보다 크고 k_ldpc3 이하인 범위 내에 있지 않은 경우, PLS 데이터의 크기(도 72에서 “페이로드 크기”로 표시함)를 k_ldpc2로 나눈 값의 반올림값이 num_ldpc2로 결정된다. isize_ldpc2의 값은 PLS 데이터(페이로드 크기)를 결정된 num_ldpc2으로 나눈 값의 반올림값으로 결정될 수 있다(S37030). isize_ldpc2의 값이 k_ldpc1 보다 크고 k_ldpc2 이하의 범위에 있는지 결정한다(S37040). isize_ldpc2의 값이 k_ldpc1 보다 크고 k_ldpc2 이하인 범위 내에 있는 경우, 모 코드 타입2가 결정된다. 이 경우, k_ldpc2와 isize_ldpc2의 차이 값에 기초하여 쇼트닝의 크기를 결정할 수 있다. (S37041).

isize_ldpc2의 값이 k_ldpc1 보다 크고 k_ldpc2 이하의 범위 내에 있지 않은 경우, PLS 데이터의 크기(페이로드 크기)를 k_ldpc1로 나눈 값의 반올림값을 num_ldpc1로 결정한다. isize_ldpc1의 값은 PLS 데이터의 크기(페이로드 크기)를 결정된 num_ldpc1로 나눈 값의 반올림값으로 결정될 수 있다(S37050). 이 경우, 모 코드 타입1이 결정되고, 쇼트닝의 크기는 k_ldpc1과 isize_ldpc1의 차이 값에 기초하여 결정될 수 있다 (S37060).

상술한 num_ldpc 및 isize_ldpc는 PLS 데이터에 따라 다른 값을 가질 수 있다. 그러나 모 코드 타입에 따른 k_ldpc1, k_ldpc2 및 k_ldpc3은 PLS 데이터의 크기에 영향을 받지 않고 일정한 값을 가진다.

도 73은 본 발명의 또 다른 실시예에 따른 어댑테이션 패리티(adaptation parity)의 인코딩 과정을 나타낸 도면이다.

도 73(a)는 PLS 데이터 input to LDPC 인코딩을 위해 FEC 인코더 모듈에 입력된 PLS데이터의 예를 나타낸다.

도 73(b)는 인코딩 을 수행한 이후 및 쇼트닝 및 펑쳐링을 수행하기 전의 LDPC 코드를 나타낸다.

도 73(c)는 FEC 인코더 모듈에서 출력되는 LDPC 코드로서 LDPC 인코딩, 쇼트닝 및 펑쳐링 (38010)이 수행된 코드(이하, 쇼트닝된/펑쳐링된 LDPC 코드)를 나타낸다.

도 73(d)는 본 발명의 또 다른 실시예에 따라 FEC 인코더 모듈에 의해 LDPC 인코딩, 쇼트닝 및 펑쳐링이 수행된 LDPC 코드에 어댑테이션 패리티 (38011)을 추가하여 출력된 코드의 구조를 예시한다. 여기서, FEC 인코더 모듈에 의해 어댑테이션 패리티 (38011)을 쇼트닝/펑쳐링된 LDPC 코드에 추가하여 코드를 출력하는 방식을 어댑테이션 패리티 방식이라 한다.

시그널링 보호 수준을 유지하기 위하여, FEC 인코더 모듈은 PLS 데이터에 LDPC 인코딩 및 쇼트닝을 수행한 다음, 일부 패리티 비트에 대해 펑쳐링(38010)을 수행하여, 쇼트닝/펑쳐링된 LDPC 코드를 출력한다. 열악한 수신 환경에서는, 시그널링 보호 수준이 방송시스템에 의해 일정하게 유지되는 강인성, 즉 일정한 타겟 TOV(threshold of visibility)과 보다 강화되어야 한다. 본 발명의 일 실시예에 따라, 시그널링 보호 수준을 강화하기 위해 어댑테이션 패리티 비트를 쇼트닝/펑쳐링된 LDPC 코드에 추가하여 LDPC 코드를 출력할 수 있다. LDPC 인코딩 후 펑쳐링된 패리티 비트(38010) 중 일부 패리티 비트(38011)은 어댑테이션 패리티 비트로 결정될 수 있다.

도 73(c)는 유효 코드레이트가 대략 1/3인 경우의 기본 타겟 TOV를 나타낸다. 본 발명의 일 실시예에 따른 FEC 인코더 모듈이 어댑테이션 패리티 비트(38011)을 추가하는 경우, 실제로 펑쳐링된 패리티 비트는 감소할 수 있다. 도 73(d)에 도시된 바와 같이, FEC 인코더 모듈은 어댑테이션 패리티 비트를 추가하여 유효 코드레이트를 대략 1/4로 조정할 수 있다. 본 발명의 일 실시예에 따라, LDPC 인코딩에 사용되는 모 코드는 추가적으로 어댑테이션 패리티 비트(38011)을 획득하기 위해 일정 개수의 패리티 비트를 포함할 수 있다. 따라서 어댑테이션 패리티 인코딩에 사용되는 모 코드의 코드레이트는 원래의 모 코드의 코드레이트보다 낮도록 설계될 수 있다.

FEC 인코더 모듈는 임의적으로 펑쳐링된 패리티 비트의 개수를 감소시켜 LDPC 코드에 포함되는 추가된 패리티(38011)을 출력할 수 있다. 시간적으로 빠른 프레임에 LDPC 코드에 포함되어 출력된 추가된 패리티(38011)을 포함시켜 다이버시티 이득을 얻을 수 있다. 도 73(b)에서, 모 코드의 정보 부분의 끝은 쇼트닝되고, 모 코드의 패리티 부분의 끝은 펑쳐링된다. 그러나 이는 단지 일 실시예에 불과하며, 모 코드 내의 쇼트닝 및 펑쳐링 부분은 설계자의 의도에 따라 변경 가능하다.

도 74는 본 발명의 또 다른 실시예에 따라 FEC 인코더 모듈에 입력된 PLS 데이터를 LDPC 인코딩하기 전에 입력된 PLS 데이터를 분리하기 위한 페이로드 분할 모드(페이로드 분할 모드)를 나타낸 도면이다. 이하의 설명에서, FEC 인코더 모듈에 입력된 PLS 데이터를 페이로드로 호칭할 수 있다.

도 74(a)는 LDPC 인코딩을 위해 FEC 인코더 모듈에 입력되는 PLS 데이터의 일예를 나타낸다.

도 74(b)는 페이로드의 각 분할된 부분들에 LDPC 인코딩을 수행하여 얻은 LDPC 코드의 구조를 예시한다. 도 74(b)에 도시된 LDPC 코드의 구조는 쇼트닝/펑쳐링을 수행하기 전의 구조이다.

도 74(c)는 본 발명의 또 다른 실시예에 따른 FEC 인코더 모듈에서 출력되는 쇼트닝/펑쳐링된 LDPC 코드의 구조를 예시한다. 도 74(c)에 도시된 쇼트닝/펑쳐링된 LDPC 코드의 구조는 FEC 인코더 모듈에 페이로드 분할 모드가 적용될 때 출력되는 쇼트닝/펑쳐링된 LDPC 코드의 구조이다.

페이로드 분할(payload splitting)은 시그널링에 대한 일정한 타겟 TOV보다 강화된 강인성을 얻기 위해 FEC 인코더 모듈에 의해 수행된다.

도 74(b)에 도시된 바와 같이, 페이로드 분할 모드는 FEC 인코더 모듈에서 LDPC 인코딩 전에 PLS 데이터를 분할하고 분할된 각 PLS 데이터에 대해 LDPC 인코딩을 수행하는 모드이다.

도 74(c)에 도시된 바와 같이, 페이로드 분할 모드에서는 입력된 PLS 데이터에 대해 FEC 인코더 모듈에서 제공된 모 코드 타입 중 가장 낮은 코드레이트를 가지는 모 코드(예를 들어, 본 실시에의 모 코드 타입1)만을 이용하여 인코딩 및 쇼트닝/펑쳐링을 수행할 수 있다.

앞에서는 FEC 인코더 모듈이 PLS 데이터의 크기에 기초하여 세 가지 모 코드 타입 중 하나를 선택하고 선택된 모 코드 타입에 기초하여 LDPC 인코딩을 수행하여 시그널비 보호 수준을 조정하는 방법에 대해 설명하였다. 그러나 FEC 인코더 모듈에 의해 제공되는 모 코드 타입 중 가장 높은 코드레이트를 가지는 모 코드 타입(예를 들어, 본 실시에의 모 코드 타입3)이 선택되는 경우, 시그널링 보호 수준은 제한될 수 있다. 이 경우, FEC 인코더 모듈은 페이로드 분할 모드를 PLS 데이터에 적용하고, PLS 데이터마다 FEC 인코더 모듈에서 제공되는 모 코드 타입 중 코드레이트가 가장 낮은 모 코드 타입만을 이용하여 LDPC 인코딩을 수행하여, 시그널링 보호 수준을 낮게 조정할 수 있다. 페이로드 분할 모드를 이용하는 경우, FEC 인코더 모듈은 쇼트닝 후 강화된 타겟 TOV에 따라 펑쳐링된 데이터를 조정할 수 있다.

전술한 본 발명의 실시예에 따라, FEC 인코더 모듈이 LDPC 인코딩에 페이로드 분할 모드를 사용하지 않는 경우, 쇼트닝/펑쳐링된 LDPC 코드의 유효 코드레이트는 대략 1/3이었다. 그러나 도 74(c)에서, FEC 인코더 모듈에 의해 페이로드 분할 모드가 적용된 출력 LDPC 코드의 유효 코드레이트는 대략 11/60이다. 따라서 페이로드 분할 모드가 적용되는 출력 LDPC 코드의 유효 코드레이트는 감소할 수 있다.

도 74(b)에서는 정보 부분의 끝에 쇼트닝이 수행되고 LDPC 코드의 패리티 부분의 끝이 펑쳐링된다. 그러나 이는 단지 일 실시예에 불과하며 LDPC 코드 내의 쇼트닝 및 펑쳐링 부분들은 설계자의 의도에 따라 변경 가능하다.

도 75는 본 발명의 또 다른 실시예에 따른 프레임 스트럭쳐 모듈(1200)에 의해 PLS 반복을 수행하고 프레임을 출력하는 과정을 나타낸 도면이다.

본 발명의 또 다른 실시예에 따라, 프레임 스트럭쳐 모듈에 의해 수행된 PLS 반복은 한 개의 프레임 두 개 이상의 프레임에 대한 정보를 포함하는 둘 이상의 PLS 데이터를 포함시키는 프레임 구조 방식에 해당한다.

이하 본 발명의 일 실시예에 따른 PLS 반복에 대해 설명한다.

도 75(a)는 FEC 인코더 모듈에 의해 인코딩된 복수의 PLS 데이터의 구조를 에시한다.

도 75(b)는 프레임 스트럭쳐 모듈에 의한 PLS 반복으로 인해 복수의 인코딩된 PLS 데이터를 포함하는 프레임의 구조를 예시한다.

도 75(c)는 현재 프레임의 PLS 데이터와 다음 프레임의 PLS 데이터를 포함하는 현재 프레임의 구조를 예시한다.

구체적으로, 도 75(c)는 n번째 프레임(현재 프레임)의 PLS 데이터(PLS n)와 n+1번째 프레임(다음 프레임)의 PLS 데이터(40000), 및 n+1번째 프레임(현재 프레임)의 PLS 데이터(PLS n+1)와 n+2번째 프레임(다음 프레임)의 PLS 데이터를 포함하는 n+1번째 프레임의 구조를 예시한다. 이하 도 75를 참조하여 구체적으로 설명한다.

도 75(a)는 n번째 프레임에 대한 PLS n, n+1번째 프레임에 대한 PLS n+1, 및 n+2번째 프레임에 대한 PLS n+2가 인코딩되는 구조를 예시한다. 본 발명의 또 다른 실시예에 따른 FEC 인코더 모듈은 인코딩 정적(static) PLS 시그널링 데이터 및 동적(dynamic) PLS 시그널링 데이터를 함께 인코딩하여 LDPC 코드를 출력할 수 있다. n번째 프레임의 피지컬(physical) 시그널링 데이터를 포함하는 PLS n은 정적 PLS 시그널링 데이터(“stat”로 표시), 동적 PLS 시그널링 데이터(“dyn”로 표시) 및 패리티 데이터(“parity”로 표시)를 포함할 수 있다. 마찬가지로, n+1번째 프레임 및 n+2번째 프레임의 피지컬 시그널링 데이터를 포함하는 PLS n+1 및 PLS n+2는 각각 정적 PLS 시그널링 데이터(“stat”로 표시), 동적 PLS 시그널링 데이터 (“dyn”로 표시) 및 패리티 데이터(“parity”로 표시)를 포함할 수 있다. 도 75(a)에서, I는 정적 PLS 시그널링 데이터 및 동적 PLS 시그널링 데이터를 포함하고, P는 패리티 데이터를 포함한다.

도 75(b)는 도 75(a)에 도시된 데이터를 분할하여 프레임들에 데이터를 위치시키기 위한 PLS 포맷팅(formatting)의 일예를 나타낸다.

송신기에서 전송된 PLS 데이터가 각 프레임에 대해 PLS 데이터가 변경되는지 여부에 따라 분할되어 프레임마다 변경되지 않는 리던던시(redundancy) 데이터를 제외하고 전송되는 경우, 수신기는 더 높은 PLS 디코딩 성능을 가질 수 있다. 따라서 PLS n 및 PLS n+1은 PLS 반복을 이용하여 n번째 프레임에 매핑되는 경우, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈은 PLS n의 정적 PLS 시그널링 데이터에서 반복되는 PLS n+1의 정적 PLS 시그널링 데이터를 제외한 PLS n+1의 동적 PLS 시그널링 데이터 및 PLS n+1의 패리티 데이터를 포함하도록 PLS n+1을 분할할 수 있다. 프레임 스트럭쳐 모듈이 현재 프레임 내에서 다음 프레임의 PLS 데이터를 전송하기 위한 분할 방식을 PLS 포맷팅이라 호칭할 수 있다.

여기서, 프레임 스트럭쳐 모듈이 n 번째 프레임에 매핑될 PLS n+1을 분할할 때, PLS n+1의 패리티 데이터는 도 75(a)에 도시된 패리티 데이터(“P”로 표시)의 일부로 결정될 수 있고, 그 크기는 스케일러블하게(scalably) 변경 가능하다. PLS 포맷팅으로 인해 프레임 스트럭쳐 모듈에 의해 결정되는 현재 프레임에서 전송되는 다음 프레임의 PLS 데이터의 패리티 비트는 스케일러블 패리티로 호칭될 수 있다.

도 75(c)는 도 75(b)에서 분할된 데이터가 n번째 프레임 및 n+1번째 프레임에 위치하는 예를 나타낸다.

각 프레임은 프리앰블, PLS-프리, PLS 및 서비스 데이터(“Data n”으로 표시)를 포함할 수 있다. 이하에서는 도 75(c)에 도시된 각 프레임의 구체적인 구조에 대해 설명한다. 도 75(c)에 도시된 n 번째 프레임은 프리앰블, PLS-프리, 인코딩된 PLS n, 인코딩된 PLS n+1(40000)의 일부 및 서비스 데이터(“Data n”으로 표시)를 포함할 수 있다. 마찬가지로 n+1번째 프레임은 프리앰블, PLS-프리, 인코딩된 PLS n+1(40010), 인코딩된 PLS n+2의 일부 및 서비스 데이터(“Data n+1”로 표시)를 포함할 수 있다. 이하의 설명에서 본 발명의 일 실시예에 따라, 프리앰블은 PLS-pre를 포함할 수 있다.

도 75(c)에서 n번째 프레임에 포함된 PLS n+1은 n+1 번째 프레임에 포함된 것과 다르다. n번째 프레임에 포함된 PLS n+1(40000)은 PLS 포맷팅에 따라 분할되며 정적 PLS 시그널링 데이터를 포함하지 않지만, PLS n+1(40010)은 정적 PLS 시그널링 데이터를 포함한다.

스케일러블 패리티가 결정되면, 프레임 스트럭쳐 모듈은 수신기에서 n+1번째 프레임을 수신하기 전에 n번째 프레임에 포함된 PLS n+1을 디코딩할 수 있도록 n번째 프레임에 포함된 PLS n+1(40000)의 강인성을 유지할 수 있고, n번째 프레임에 포함된 PLS n+1(40000) 및 n+1번째 프레임에 포함된 PLS n+1(40010)이 n+1번째 프레임에서 디코딩되는 경우 다이버시티 이득이 획득가능한 것으로 간주할 수 있다.

n번째 프레임에 포함된 PLS n+1(40000)의 패리티 비트가 증가하는 경우, n+1번째 프레임에 포함된 데이터(Data n+1)는, n+1번째 프레임이 수신되기 전에 n번째 프레임에 포함된 PLS n+1(40000)을 디코딩하여 얻은 데이터에 기초하여 빠르게 디코딩될 수 있다. 반면, PLS n+1(40000)에 포함된 스케일러블 패리티가 증가할 수 있고, 따라서 데이터 전송이 비효율적일 수 있다. 또한 n+1번째 프레임에 포함된 PLS n+1(40010)을 디코딩하기 위한 다이버시티 이득을 얻기 위해 PLS n+1(40000)의 작은 스케일러블 패리티가 n 번째 프레임에서 전송되는 경우, n+1번째 프레임을 수신하기 전에 n 번째 프레임에 포함된 PLS n+1(40000)을 미리 디코딩하여 n+1번째 프레임에 포함된 서비스 데이터(Dana n+1)를 빠르게 디코딩하는 효과가 감소할 수 있다.

수신기가 향상된 다이버시티 이득을 얻도록 하기 위해, 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈은 PLS 포맷팅 과정 n번째 프레임에 포함된 PLS n+1(40000)의 패리티의 구성을 n+1번째 프레임에 포함된 PLS n+1(40010)의 패리티와 가능한 상이하도록 결정할 수 있다.

예를 들어, PLS n+1의 패리티(P)가 5 비트를 포함하는 경우, 프레임 스트럭쳐 모듈은 n번째 프레임에 포함될 수 있는 PLS n+1의 스케일러블 패리티를 두 번째 및 네 번째 비트로 결정하고, n+1번째 프레임에 포함될 수 있는 PLS n+1의 스케일러블 패리티를 첫 번째, 세 번째 및 다섯 번째 비트로 결정할 수 있다. 이와같이 프레임 스트럭쳐 모듈이 스케일러블 패리티 비트를 중복되지 않도록 결정하면, 다이버시티 이득뿐만 아니라 코딩 이득도 얻을 수 있다. 본 발명의 또 다른 실시예에 따라, 프레임 스트럭쳐 모듈이 PLS 포맷팅을 수행할 경우, LDPC 디코딩을 하기 전에 반복적으로 전송된 정보에 대해 소프트 컴바이닝(soft-combining)을 하여 수신기의 다이버시티 이득을 극대화할 수 있다.

도 75에 도시된 프레임 구조는 단지 본 발명의 일 실시예에 불과하며 설계자의 의도에 따라 변경 가능하다. n 번째 프레임에서의 PLS n 및 PLS n+1(40000)의 순서는 단지 일 실시예에 불과하며, 설계자의 의도에 따라 PLS n+1(40000)이 PLS n 앞에 위치할 수 있다. 이는 n+1번째 프레임에 동일하게 적용될 수 있다.

도 76은 본 발명의 또 다른 실시예에 따른 신호 프레임 구조를 나타낸 도면이다.

도 76(a)에 도시된 신호 프레임(41010 및 41020)들은 각각 프리앰블(P), 헤드/테일 엣지 심볼(EH/ET), 하나 이상의 PLS 심볼(PLS) 및 복수의 데이터 심볼(“DATA Frame N” 및 “DATA Frame N+1”로 표시)을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다. 도 41(a) 및 41(b)의 각 신호 프레임 내에 표시된 “T_Sync” 수신기가 프리앰블에서 획득한 정보를 기초로 하는 PLS 디코딩을 위한 안정된 동기화를 얻기 위해 필요한 시간을 의미한다. 이하 T_Sync 시간을 확보하기 위해 프레임 스트럭쳐 모듈이 PLS 부분을 할당하는 방법에 대해 설명한다.

프리앰블은 각 신호 프레임의 맨 앞에 위치하며, 방송 시스템 및 신호 프레임의 타입을 식별하기 위한 기본 전송 파라미터, 동기화를 위한 정보, 프레임에 포함된 신호의 변조 및 코딩에 대한 정보 등을 전송할 수 있다. 기본 전송 파라미터는 FFT 사이즈, 가드 인터벌 정보, 파일럿 패턴 정보 등을 포함할 수 있다. 동기화를 위한 정보는 캐리어 및 위상(phase), 심볼 타이밍 및 프레임 정보를 포함할 수 있다. 따라서 본 발명의 또 다른 실시예에 따른 방송 신호 수신 장치는 먼저 신호 프레임의 프리앰블을 검출하고, 방송 시스템 및 프레임 타입을 식별하며, 선택적으로 수신기 타입에 대응하는 방송 신호를 수신 및 디코딩할 수 있다.

또한 수신기는 검출되어 디코딩된 프리앰블의 정보를 이용하여 시스템 정보를 획득하고, 추가적으로 동기와 과정을 수행하여 PLS 디코딩을 위한 정보를 획득할 수 있다. 수신기는 프리앰블을 디코딩하여 획득한 정보를 기초로 PLS 디코딩을 수행할 수 있다.

상술한 프리앰블의 기능을 수행하기 위해, 프리앰블은 서비스 데이터 보다 몇 dB 더 높은 강인성으로 전송될 수 있다. 또한 프리앰블은 동기화 과정 전에 검출하고 디코딩되어야 한다

도 76(a)는 PLS 심볼들이 프리앰블 심볼 또는 엣지 심볼(EH)에 연이어 매핑되는 신호 프레임의 구조를 도시한다. 수신기는 T_Sync에 해당하는 시간 후에 동기화를 완료하기 때문에 PLS 심볼을 수신한 직후에 PLS 심볼을 디코딩 하지 않을 수 있다. 이 경우, 하나 이상의 신호 프레임을 수신하기 위한 시간은 수신기가 수신된 PLS 데이터를 디코딩할 때까지 지연될 수 있다. 신호 프레임의 PLS 심볼들이 수신 되기 전에 동기화가 완료되지 않는 경우 버퍼를 사용할 수 있지만, 복수 개의 버퍼를 필요로 하는 문제가 발생할 수 있다.

도 76(b)에 도시된 신호 프레임들(41030 및 41040)도 각각 도 76(a)에 도시된 심볼들(P, EH, ET, PLS 및 DATA Frame N)을 포함할 수 있다.

본 발명의 또 다른 실시예에 따른 프레임 스트럭쳐 모듈은 신속한 서비스 획득 및 데이터 디코딩을 위해 신호 프레임(41030 또는 41040)의 헤드 엣지 심볼(EH)과 PLS 심볼(PLS) 사이에 PLS 오프셋 부분(41031 또는 41042)를 구성할 수 있다. 프레임 스트럭쳐 모듈이 신호 프레임에 PLS 오프셋 부분(41031 또는 41042)를 구성하는 경우, 프리앰블은 PLS 오프셋 정보(PLS_offset)를 포함할 수 있다. 본 발명의 일 실시예에 따라, PLS_offset의 값은 PLS 오프셋 부분을 구성하기 위해 사용된 OFDM 심볼의 길이로 정의될 수 있다.

신호 프레임의 구성된 PLS 오프셋 부분으로 인해, 수신기는 프리앰블의 검출 및 디코딩을 위한 시간에 해당하는 T_Sync를 보장할 수 있다.

이하 PLS_offset의 값을 결정하는 방법에 대해 설명한다.

신호 프레임 내의 OFDM 심볼의 길이를 T_Symbol로 정의한다. 신호 프레임이 엣지 심볼(EH)을 포함하지 않은 경우, PLS 오프셋(PLS_offset의 값)을 포함한 OFDM 심볼의 길이는 T_Sync/T_Symbol의 상한값(또는 반올림값) 이상의 값으로 결정될 수 있다.

신호 프레임이 엣지 심볼(EH)을 포함하는 경우, PLS_offset을 포함한 OFDM 심볼의 길이는 (T_Sync/T_Symbol의 상한값(또는 반올림값))-1 이상의 값으로 결정될 수 있다.

따라서 수신기는 프리앰블을 검출 및 디코딩하여 획득한 PLS_offset의 값을 포함하는 데이터에 기초하여 수신된 신호 프레임의 구조를 알 수 있다. PLS_offset의 값이 0인 경우, 본 발명의 일 실시예에 따른 신호 프레임은 PLS 심볼이 프리앰블 심볼에 연이어 순차적으로 매핑되는 구조를 가짐을 확인할 수 있다. 또는, PLS_offset의 값이 0이고, 신호 프레임이 엣지 심볼을 포함하는 경우, 수신기는 신호 프레임이 엣지 심볼 및 PLS 심볼이 프리앰블 심볼에 연이어 순차적으로 매핑되는 구조를 가짐을 알 수 있다.

프레임 스트럭쳐 모듈은 PLS 오프셋 부분(41031)을 데이터 심볼(DATA Fframe N) 또는 PLS 심볼(PLS)에 매핑되도록 구성할 수 있다. 따라서 도 76(b)에 도시된 바와 같이, 프레임 스트럭쳐 모듈은 이전 프레임(예를 들어, 프레임 N-1)의 데이터가 매핑되는 데이터 심볼을 PLS 오프셋 부분에 할당할 수 있다. 또는, 도 76(b)에 도시되지 않았지만, 프레임 스트럭쳐 모듈은 다음 프레임의 PLS 데이터가 매핑되는 PLS 심볼을 PLS 오프셋 부분에 할당할 수 있다.

프레임 스트럭쳐 모듈은 프리앰블의 시그널링 비트를 감소시키기 위해 PLS_offset에 대해 하나 이상의 양자화(quantization) 연산을 수행할 수 있다.

이하 프레임 스트럭쳐 모듈이 PLS_offset의 2 비트를 시그널링될 프리앰블에 할당하는 예를 중심으로 설명한다.

PLS_offset의 값이 “00”인 경우, PLS 오프셋 부분의 길이는 0이다. 이는 PLS 데이터가 프리앰블 바로 다음 신호 프레임 또는 엣지 심볼이 존재하는 경우 엣지 심볼 바로 다음 신호 프레임에 매핑됨을 의미하다.

PLS_offset의 값이 “01”인 경우, PLS 오프셋 부분의 길이는 1/4*L_Frame이다. 여기서, L_Frame은 하나의 프레임에 포함될 수 있는 OFDM 심볼의 개수를 의미한다.

PLS_offset의 값이 “10”인 경우, PLS 오프셋 부분의 길이는 2/4*L_Frame이다.

PLS_offset의 값이 “11”인 경우, PLS 오프셋 부분의 길이는 3/4*L_Frame이다.

상술한 프레임 스트럭쳐 모듈에서 PLS_offset의 값 및 PLS 오프셋 부분의 길이를 결정하는 방법은 단지 일 실시예에 불과하며, 그 용어 및 값들은 설계자의 의도에 따라 변경 가능하다.

상술한 바와 같이, 도 76는 프리앰블의 검출 및 디코딩 이후에 동기화를 위해 복수의 OFDM 심볼(PLS_offset)에 해당하는 시간이 걸리는 경우의 프레임 구조를 나타낸다. 프리앰블이 검출되어 디코딩된 후, 수신기는 연속형 파일럿(continual pilot) 및 가드 인터벌과 같은 정보에 기초하여 복수의 OFDM 심볼(PLS_offset)을 수신하기 위한 시간에 대해 정수(integer) 주파수 오프셋, 부분(fractional) 주파수 오프셋 및 샘플링 주파수 오프셋을 보상할 수 있다.

이하 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈이 PLS 오프셋 부분을 신호 프레임에 할당하여 T_Sync을 확보하는 경우에 얻을 수 있는 효과에 대해 설명한다.

신호 프레임이 PLS 오프셋 부분을 포함하는 경우, 수신기에 걸리는 수신 채널 스캐닝 시간 및 서비스 데이터 획득 시간이 감소할 수 있다.

구체적으로, 수신기에서 검출하여 디코딩한 프리앰블과 동일한 프레임 내의 PLS 정보는 프레임 수신 시간 내에서 디코딩될 수 있으므로, 채널 스캐닝 시간이 줄어들 수 있다. 차세대 방송 시스템에서는, 다양한 시스템이 TDM을 사용하여 피지컬 프레임에서 데이터를 전송할 수 있으므로, 채널 스캐닝의 복잡도가 증가한다. 이와 같이 본 발명의 일 실시예에 따라 PLS 오프셋 부분이 할당되는 신호 프레임의 구조가 사용되는 경우, 채널 스캐닝 시간은 더 감소할 수 있다.

또한, PLS 오프셋 부분이 할당되지 않는 신호 프레임의 구조(도 76(a))와 비교하여, PLS 오프셋 부분이 할당되는 신호 프레임의 구조(도 76(b))에서는 수신기가 신호 프레임의 길이와 PLS_offset 부분의 길이의 차이에 해당하는 서비스 데이터 획득 시간 이득을 기대할 수 있다.

상술한 PLS 오프셋 부분의 할당 효과는 수신기가 수신된 프리앰블 심볼과 같은 프레임에서 PLS 데이터를 디코딩할 수 없는 경우에 얻을 수 있다. 프레임 스트럭쳐 모듈은 PLS 오프셋 부분을 할당하지 않고 프리앰블 및 엣지 심볼을 디코딩하도록 설계가 가능한 경우, PLS_offset의 값은 0으로 설정될 수 있다.

도 77은 본 발명의 또 다른 실시예에 따른 방송 신호 전송 방법의 흐름도이다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 하나 이상의 방송 서비스 컴포넌트을 전송하기 위한 서비스 데이터를 인코딩할 수 있다(S42000). 방송 서비스 컴포넌트는 고정된 수신기를 위한 방송 서비스 컴포넌트에 해당할 수 있고, 각 방송 서비스 컴포넌트는 프레임 단위로 전송될 수 있다. 인코딩 방법은 상술한 바와 같다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 쇼트닝 및 펑쳐링에 기초하여 피지컬 시그널링 데이터를 LDPC 코드로 인코딩할 수 있다. 여기서, 피지컬 시그널링 데이터는 피지컬 시그널링 데이터의 크기에 기초하여 결정된 코드레이트를 기반으로 인코딩된다(S42010). 본 발명의 일 실시예에 따른 방송 신호 송신 장치에서 코드레이트를 결정하여 피지컬 시그널링 데이터를 인코딩하기 위해서, 도 36 내지 도 39에서 설명한 바와 같이, LDPC 인코더 모듈은 쇼트닝/펑쳐링된 LDPC 코드에 기초하여 입력된 PLS 데이터 또는 BCH 인코딩된 PLS 데이터에 대해 LDPC 인코딩을 수행하여 LDPC 인코딩된 PLS 데이터를 출력할 수 있다. LDPC 인코딩은 BCH 패리티를 포함하는 입력된 피지컬 시그널링 데이터에 따라 서로 다른 코드레이트를 가지는 모 코드 타입들 중 하나에 기초하여 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치 인코딩된 서비스 데이터를 성상도(constellation)에 매핑할 수 있다(S42020). 매핑 방법은 도 16 내지 도 35에서 설명한 받와 같다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 프리앰블 데이터, 피지컬 시그널링 데이터 및 매핑된 서비스 데이터를 포함하는 적어도 하나의 신호 프레임을 형성한다(S42030). 본 발명의 일 실시예에 따른 방송 신호 송신 장치가 신호 프레임을 형성하기 위해, 도 40 및 도 41에서 설명한 바와 같이, 단일 프레임에 두 개 이상의 프레임에 대한 정보를 포함하는 두 개 이상의 피지컬 시그널링 데이터를 포함시키는 PLS 반복이 사용될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 신호 프레임에 매핑된 현재 프레임에 대한 피지컬 시그널링 데이터의 앞 부분에 오프셋 부분울 구성하고, 이전 프레임의 서비스 데이터 또는 다음 프레임의 피지컬 시그널링 데이터를 오프셋 부분에 매핑할 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치 OFDM을 이용하여 형성된 신호 프레임을 변조할 수 있다(S42040).

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 변조된 신호 프레임을 나르는 하나 이상의 방송 신호를 전송할 수 있다(S42050).

도 78은 본 발명의 또 다른 실시예에 따른 방송 신호 수신 방법의 흐름도이다.

도 78의 방송 신호 수신 방법은 도 77과 관련하여 설명한 방송 신호 송신 방법의 역과정에 해당한다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치 하나 이상의 방송 신호를 수신할 수 있다(S43000). 이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 OFDM을 이용하여 수신된 방송 신호를 복조할 수 있따(S43010).

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 복조된 방송 신호에서 적어도 하나의 신호 프레임을 파싱할 수 있다. 여기서, 방송 신호에서 파싱된 신호 프레임은 프리앰블 데이터, 피지컬 시그널링 데이터 및 서비스 데이터를 포함할 수 있다(S43020). 본 발명의 일 실시예에 따른 방송 신호 송신 장치에서 신호 프레임을 형성하기 위해, 도 75 및 도 76에서 설명한 바와 같이, 단일 프레임에 두 개 이상의 프레임에 대한 정보를 포함하는 두 개 이상의 피지컬 시그널링 데이터를 포함시키는 PLS 반복이 이용될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 신호 프레임에 매핑된 현재 프레임에 대한 피지컬 시그널링 데이터의 앞 부분에 오프셋 부분울 구성하고, 이전 프레임의 서비스 데이터 또는 다음 프레임의 피지컬 시그널링 데이터를 오프셋 부분에 매핑할 수 있다. 이때, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 LDPC에 기초하여 피지컬 시그널링 데이터를 디코딩할 수 있다. 여기서, 피지컬 시그널링 데이터는 피지컬 시그널링 데이터의 크기에 기초하여 결정된 코드레이트를 기반으로 인코딩된 쇼트닝/펑쳐링된 LDPC 코드이다(S43030). 코드레이트를 결정하여 피지컬 시그널링 데이터를 디코딩하기 위해서, 도 71 내지 도 74에서 설명한 바와 같이, LDPC 디코더 모듈은 쇼트닝/펑쳐링된 LDPC 코드에 기초하여 입력된 PLS 데이터 또는 BCH 인코딩된 PLS 데이터를 LDPC 디코딩하여 출력할 수 있다. LDPC 디코딩은 BCH 패리티를 포함하는 피지컬 시그널링 데이터에 따라 서로 다른 코드레이트를 기반으로 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 신호 프레임에 포함된 서비스 데이터를 디매핑할 수 있다(S43040).

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 서비스 데이터 f또는 transmitting 하나 이상의 방송 서비스 컴포넌트를 전송하는 서비스 데이터를 디코딩할 수 있다(S43050).

도 79는 본 발명의 또 다른 실시예에 따른 웨이브폼 제너레이션 모듈과 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.

도 79(a)는 본 발명의 또 다른 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸다. 웨이브폼 제너레이션 모듈은 전술한 웨이브폼 제너레이션 모듈에 해당할 수 있다. 본 발명의 또 다른 실시예에 따른 웨이브폼 제너레이션 모듈은 새로운 참조 신호 삽입 및 PAPR 리덕션 블록을 포함할 수 있다. 새로운 참조 신호 삽입 및 PAPR 리덕션 블록은 전술한 참조 신호 삽입 및 PAPR 리덕션 블록에 해당할 수 있다.

본 발명은 각 신호 블록의 소정의 위치에 삽입된 CP(continuous pilot) 패턴을 생성하는 방법을 제공한다. 또한, 본 발명은 저커패시티 메모리(ROM)를 사용하여 CP들을 작동시키는 방법을 제공한다. 본 발명에 따른 새로운 참조 신호 삽입 및 PAPR 리덕션 블록은 본 발명에서 제공된 CP 패턴의 생성 및 작동 방법에 따라 동작할 수 있다.

도 79(b)은 본 발명의 또 다른 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸다. 싱크로나이제이션 앤 디모듈레이션 모듈은 전술한 싱크로나이제이션 앤 디모듈레이션 모듈에 해당할 수 있다. 싱크로나이제이션 앤 디모듈레이션 모듈은 새로운 참조 신호 검출기를 포함할 수 있다. 새로운 참조 신호 검출기는 전술한 참조 신호 검출기에 해당할 수 있다.

발명에 따른 새로운 참조 신호 검출기는 본 발명에서 제공하는 CP의 생성 및 작동 방법에 따라 CP를 이용하여 수신기의 동작을 수행할 수 있다. CP는 수신기의 동기화에 사용될 수 있다새로운 참조 신호 검출기는 수신된 참조 신호를 검출하여 수신기의 동기화 또는 채널 추정에 도움을 줄 수 있다. 여기서, 동기화는 거친(coarse) 자동 주파수 제어(auto frequency control, AFC), 미세(fine) AFC 및/또는 공통 위상 에러 정정(common phase error correction, CPE)을 통해 수행될 수 있다.

송신기에서는 OFDM 심볼의 다양한 셀들이 레퍼런스(reference) 정보를 통해 변조될 수 있다. 레퍼런스 정보는 파일럿으로 호칭될 수 있다. 파일럿은 SP(분산형 파일럿(scattered pilot)), CP(연속형 파일럿(continual pilot)), 엣지 파일럿, FSS(frame signaling symbol) 파일럿, FES(frame edge symbol) 파일럿 등을 포함할 수 있다. 각 파일럿은 파일럿 타입 또는 패턴에 따라 특정 부스팅된(boosted) 전력 수준으로 전송될 수 있다.

CP은 전술한 파일럿 중 하나일 수 있다. 적은 양의 CP는 OFDM 심볼 내에 램덤하게 분포되어 작동될 수 있다. 이 경우, 메모리에서 CP 포지션 정보가 저장되는 인덱스 테이블이 효율적일 수 있다. 인덱스 테이블은 참조 인덱스 테이블, CP 세트, CP 그룹 등으로 호칭될 수 있다. CP 세트는 FFT 사이즈 및 SP 패턴에 따라 결정될 수 있다.

CP는 각 프레임에 삽입될 수 있다. 구체적으로, CP는 각 프레임의 심볼에 삽입될 수 있다. CP는 인덱스 테이블에 따른 CP 패턴으로 삽입될 수 있다. 그러나 인덱스 테이블은 SP 패턴이 다양화되고, 활성 캐리어의 수(number of active carriers, NOC)가 증가함에 따라 증가할 수 있다.

이러한 문제를 해결하기 위해 본 발명은 저커패시티 메모리를 이용하여 방법 CP를 작동시키는 방법을 제공한다. 본 발명은 패턴 반전 방식 및 포지션 멀티플렉싱 방식을 제공한다. 이러한 방법들에 따라 수신기에 필요한 저장 커패시티가 감소할 수 있다.

CP 패턴의 설계 개념은 다음과 같을 수 있다. 각 OFDM 심볼 내의 활성 데이터 캐리어의 수(number of active data carriers, NOA)는 일정하게 유지된다. 일정한 NOA는 소정의 NOC(또는 FFT 모드) 및 SP 패턴을 따를 수 있다.

CP 패턴은 두 가지 조건, 즉 시그널링 정보 감소 및 타임 인터리버와 캐리어 매핑 사이의 상호작용의 단순화를 확인하기 위해 NOC 및 SP 패턴을 기초로 변경될 수 있다.

이어서, SP-bearing 캐리어 및 non-SP-bearing 캐리어에 위치하는 CP들이 공정하게 선택될 수 있다. 이러한 선택 과정은 주파수 선택적 채널에 대해 수행될 수 있다. 선택 과정은 CP들이 스펙트럼 상에서 대략적으로 고른 분포를 가지고 램덤하게 분포될 수 있다. NOC가 증가함에 따라 CP 포지션의 수는 증가할 수 있다. 이는 CP의 오버헤드를 보존하는 역할을 할 수 있다.

이하 패턴 반전 방식에 대해 간략히 설명한다. NOC에서 사용될 수 있는 CP 패턴 또는 SP 패턴은 인덱스 테이블을 기반으로 생성될 수 있다. CP 포지션 값들은 가장 작은 NOC를 기준으로 인덱스 테이블에 나열될 수 있다. 인덱스 테이블은 참조 인덱스 테이블로 호칭될 수 있다. 여기서, CP 포지션 값들은 랜덤하게 배치될 수. 큰 NOC의 경우, 인덱스 테이블은 인덱스 테이블의 분포 패턴을 역으로 하여 확장될 수 있다. 확장은 종래의 기법에 따른 단순 반복으로 획득되지 않을 수 있다. 일 실시예에 따라 사이클릭 시프팅(사이클릭 시프트팅)이 인덱스 테이블의 분포 패턴의 반전 보다 선행할 수 있다. 패턴 반전 방식에 따르면, 저커패시티 메모리를 이용해도 CP가 작동될 수 있다. 패턴 반전 방식은 NOC 및 SP 모드에 적용될 수 있다. 또한 패턴 반전 방식에 따라 CP 포지션들은 스펙트럼 상에 랜덤으로 고르게 분포될 수 있다. 패턴 반전 방식은 뒤에서 보다 상세히 설명한다.

이하 포지션 멀티플렉싱 방식에 대해 간략히 설명한다. 패턴 반전 방식과 마찬가지로, NOC 또는 SP 패턴에 사용될 수 있는 CP 패턴은 인덱스 테이블을 기반으로 생성될 수 있다. 첫째, CP들은 인덱스 테이블로 정렬될 수 있다. 이 인덱스 테이블을 참조 인덱스 테이블로 호칭할 수 있다. 인덱스 테이블은 모든 NOC 모드에 사용/적용되도록 충분히 큰 크기로 설계될 수 있다. 이후, 인덱스 테이블은 임의의 NOC에 대해 CP 포지션들이 스펙트럼 상에서 랜덤으로 고르게 분포하도록 다양한 방법을 통해 멀티플렉싱될 수 있다. 포지션 멀티플렉싱 방식은 뒤에서 상세히 설명한다.

도 80은 본 발명의 일 실시예에 따른 CP bearing SP와 CP not bearing SP의 정의를 나타낸 도면이다.

패턴 반전 방식 및 포지션 멀티플렉싱 방식에 대한 설명에 앞서 랜덤 CP 포지션 생성기에 대해 설명한다. 패턴 반전 방식 및 포지션 멀티플렉싱 방식을 랜덤 CP 포지션 생성기를 필요로 할 수 있다.

랜덤 CP 포지션 생성기에 대해서 몇가지 가정이 필요하다. 첫째, CP 포지션들은 소정의 NOC에서 PN 생성기에 의해 랜덤하게 선택되는 것으로 가정할 수. 즉, CP 포지션들은 PRBS 생성기를 이용하여 fosejaggk게 생성되어 참조 인덱스 테이블에 제공되는 것으로 가정할 수 있다. 각 OFDM 심볼 내의 NOA는 일정하게 유지되는 것으로 가정할 수 있다. 각 OFDM 심볼 내의 NOA는 CP bearing SP 및 CP not bearing SP를 적절하게 선택하여 일정하게 유지될 수 있다.

도 80에서, 색처리되지 않은 부분은 CP not bearing SP를 나타내고, 색처리된 부분은 CP bearing SP을 나타낸다.

도 81은 본 발명의 일 실시예에 따른 참조 인덱스 테이블을 나타낸 도면이다.

도 81에 도시된 참조 인덱스 테이블은 전술한 가정들을 이용하여 생성된 참조 인덱스 테이블일 수 있다. 참조 인덱스 테이블은 8K FFT 모드(NOC: 6817) 및 SP 모드(Dx:2, Dy:4)을 고려한다. 도 81(a)에 도시된 인덱스 테이블은 도 81(b)에 도시된 그래프로 표현될 수 있다.

도 82는 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.

이하 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에 대해 설명한다.

참조 인덱스 테이블을 생성할 때, 인덱스 테이블은 소정의 크기를 가지는 서브 인덱스테이블들로 구분될 수 있다. 서브 인덱스 테이블에 서로 다른 PN 생성기(또는 서로 다른 시드(seed))를 사용하여 CP 포지션들을 생성할 수 있다. 도 82는 8K, 16K 및 32K FFT 모드를 고려한 참조 인덱스 테이블을 나타낸다. 즉, 8K FFT 모드의 경우, PN1에 의해 한 개의 서브 인덱스 테이블이 생성될 수 있다. 16K FFT 모드의 경우, PN1 및 PN2에 의해 두 개의 two 서브 인덱스 테이블이 각각 생성될 수 있다. CP 포지션들은 전술한 가정들에 기초하여 생성될 수 있다.

예를 들어, 16K FFT 모드가 지원되는 경우, 모든 CP 포지션들을 분포시키기 위해 PN1 및 PN2 생성기를 통해 얻은 CP 포지션 값들이 순차적으로 배열될 수 있다. 32K FFT 모드가 지원되는 경우, 모든 CP 포지션들을 분포시키기 위해 PN3 및 PN4 생성기를 통해 얻은 CP 포지션 값이 추가적적으로 배열될 수 있다.

따라서 CP들은 스펙트럼 상에 랜덤으로 고르게 분포될 수 있다. 또한 CP 포지션들 사이의 상관관계 특성이 제공될 수 있다.

도 83은 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.

본 실시예에서, CP 포지션 정보는 Dx=3 및 Dy=4인 SP 패턴을 고려하여 생성될 수 있다. 또한 본 실시에는 8K/16K/32K FFT 모드(NOC: 1817/13633/27265)에서 구현될 수 있다.

CP 포지션 값들은 기본 모드와 같이 8K FFT 모드를 이용하여 서브 인덱스 테이블에 저장될 수 있다. 16K 또는 그 이상의 FFT 모드가 지원되는 경우, 서브 인덱스 테이블들은 저장된 기본 서브 인덱스 테이블에 추가될 수 있다. 추가된 서브 인덱스 테이블의 값들은 저장된 기본 서브 인덱스 테이블에 소정의 값을 추가하거나 기본 서브 인덱스 테이블을 시프팅시켜서 얻을 수 있다.

서브 인덱스 테이블(PN1, PN2 및 PN3)의 마지막에 제공된 CP 포지션 값들은 해당 서브 인덱스 테이블을 확장할 때 필요한 값들을 의미한다. 즉, CP 포지션 값들은 멀티플렉싱을 위한 값들일 수 있다. 서브 인덱스 테이블들의 마지막에 제공된 CP 포지션 값들을 도 83에서 타원으로 표시하였다.

서브 인덱스 테이블들의 마지막에 제공된 CP 포지션 값 v는 다음과 같이 표현될 수 있다.

여기서, v는

의 정수배 i로 나타낼 수 있다. 8K FFT 모드가 적용되는 경우, 서브 인덱스 테이블(PN1)의 마지막 포지션 값은 적용되지 않을 수 있다. 16K FFT 모드가 적용되는 경우, 서브 인덱스 테이블(PN1)의 마지막 포지션 값은 적용되지만, 서브 인덱스 테이블(PN2)의 마지막 포지션 값은 적용되지 않을 수 있다. 마찬가지로, 32K FFT 모드가 적용되는 경우, 서브 인덱스 테이블들(PN1, PN2 및 PN3)의 마지막 포지션 값들이 모두 적용될 수 있다.

포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1에서, 전술한 멀티플렉싱 룰(rule)은 아래의 식으로 표현될 있다. 아래의 식은 소정의 참조 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다.

수학식 12는 소정의 참조 인덱스 테이블에 기초하여 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다. 여기서, CP_8K, CP_16K, CP_32K는 각각 8K, 16K 및 32K FFT 모드에서의 CP 패턴을 나타내고, PN_1/2/3/4는 각각 서브 인덱스 테이블 명칭을 나타낸다. SPN_1/2/3/4는 각각 서브 인덱스 테이블들(PN1, PN2, PN3 및 PN4)의 크기를 나타내고, α1/2/3은 추가된 CP 포지션들을 고르게 분포시키기 위한 시프팅 값들을 나타낸다.

CP_8K(k) 및 CP_16K(k)에서, k는 SPN1-1 및 SPN12-1로 제한된다. 여기서, 상술한 바와 같이 마지막 CP 포지션 값 v는 제외되기 때문에 -1이 추가된다.

도 84는 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.

이하 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에 대해 설명한다.

포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2는 FFT 모드에 따른 CP 패턴이 지원되도록 수행될 수 있다. CP 패턴 생성 방법 #2는 PN1, PN2, PN3 및 PN4가 멀티플렉싱되어 각 FFT 모드에 적합한 CP를 지원하도록 수행될 수 있다. 여기서, PN1, PN2, PN3 및 PN4는 서브 인덱스 테이블로서 서로 다른 PN 생성기들에 의해 생성된 CP 포지션들로 구성된다. PN1, PN2, PN3 및 PN4는 CP 포지션 값들이 랜덤으로 고르게 분포되는 시퀀스로 가정될 수 있다. 참조 인덱스 테이블은 전술한 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #1과 유사한 방법을 통해 생성될 수 있지만, 구체적인 멀티플렉싱 방식은 CP 패턴 생성 방법 #1과 다를 수 있다.

파일럿 밀도(density) 블록은 Nblk로 나타낼 수 있다. 동일한 대역폭에서 할당된 파일럿 밀도 블록(Nblk)의 개수는 FFT 모드에 따라 변할 수 있다. 즉, 8K FFT 모드의 경우 파일럿 밀도 블록(Nblk)이 한 개 할당될 수 있고, 16K FFT 모드의 경우 파일럿 밀도 블록(Nblk)이 두 개 할당될 수 있고, 32K FFT 모드의 경우 파일럿 밀도 블록(Nblk)이 네 개 할당될 수 있다. PN1 내지 PN4는 FFT 모드에 따라 할당된 영역에서 멀티플렉싱되어 CP 패턴을 생성할 수 있다.

PN1 내지 PN4는 랜덤하고 고른 CP 분포가 이루어지도록 생성될 수 있다. 따라서 임의의 특정 채널에 대한 영향이 완화 될 수 있다. 특히 PN1은 해당 CP 포지션 값이 8K, 16K 및 32K의 물리 스펙트럼에서 동일한 위치에 배치되도록 설계 될 수 있다. 이경우, 단순한 PN1을 이용하여 동기화를 위한 수신 알고리즘을 구현할 수 있다.

또한 PN1 내지 PN4은 우수한 교차 상관(cross correlation) 특성 및 자기상관(auto correlation) 특성을 갖도록 설계 될 수 있다.

16K FFT 모드에서 CP 포지션이 추가적으로 결정되는 PN2의 경우, PN2이 8K FFT 모드에서 결정된 PN1의 위치에 대하여 우수한 자기상관 특성 및 고른 분포 특성을 갖도록 CP 포지션이 결정될 수 있다. 마찬가지로, 32K FFT 모드에서 CP 포지션이 추가적으로 결정되는 PN3 및 PN4의 경우, 16K FFT 모드에서 결정된 PN1 및 PN2의 위치를 기반으로 자기상관 특성 및 고른 분포 특성이 최적화 되도록 CP 포지션이 결정될 수 있다.

CP들은 스펙트럼의 양쪽 끝의 소정의 부분에 배치되지 않을 수 있다. 따라서 ICFO(integral frequencdy offset)이 생성될 때 일부 CP들의 손실을 줄이는 것이 가능하다.

도 85는 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.

8K FFT 모드의 경우에는 PN1이 생성될 수 있고, 16K FFT 모드의 경우에는 PN1 및 PN2가 생성될 수 있으며, 32K FFT 모드의 경우에는 PN1, PN2, PN3 및 PN4가 생성될 수 있다. 생성 과정은 소정의 멀티플렉싱 룰에 따라 수행될 수 있다.

도 85는 8K FFT 모드에 기초하여 한 개의 파일럿 밀도 블록(Nblk)으로 나타낼 수 있는 영역에 16K FFT 모드인 경우 두 개의 파일럿 밀도 블록(Nblk)이 포함되고 32K FFT 모드의 경우 네 개의 파일럿 밀도 블록(Nblk)이 포함될 수 있음을 나타낸다. 각 FFT 모드에 따라 생성되는 PN은 CP 패턴을 생성하기 위해 멀티플렉싱될 있다.

8K FFT 모드의 경우, PN1을 이용하여 CP 패턴을 생성할 수 있다. 즉, PN1은 8K FFT 모드에서의 CP 패턴이다.

16K FFT 모드의 경우, CP 패턴을 생성하기 위해 PN1은 첫 번째 파일럿 밀도 블록(제1 Nblk)에 배치되고, PN2는 두 번재 파일럿 밀도 블록(제2 Nblk)에 배치될 수 있다.

32K FFT 모드의 경우, CP 패턴을 생성하기 위해 PN1은 제1 파일럿 밀도 블록(제1 Nblk)에 배치되고, PN2는 제2 파일럿 밀도 블록(제2 Nblk)에 배치되며, PN3은 제3 파일럿 밀도 블록(제3 Nblk)에 배치되고, PN4는 제4 파일럿 밀도 블록(제4 Nblk)에 배치될 수 있다. 본 실시예에서 PN1, PN2, PN3 및 PN4가 순차적으로 배치되는 경우, PN2는 16K FFT 모드와 비슷한 스펙트럼 위치에 CP를 삽입하기 위해 제3 파일럿 밀도 블록(제3 Nblk)에 배치될 수 있다.

포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #2에서, 전술한 멀티플렉싱 룰은 아래의 식으로 나타낼 수 있다. 아래의 식은 소정의 참조 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다.

수학식 13은 소정의 참조 인덱스 테이블에 기초하여 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다. 여기서, CP_8K, CP_16K, CP_32K는 각각 8K, 16K 및 32K FFT 모드에서의 CP 패턴을 나타내고, PN1 내지 PN4은 시퀀스를 나타낸다. 이 시퀀스들은 4 개의 의사랜덤 시퀀스(pseudo random sequence)일 수 있다. 또한 ceil(X)은 X의 천장 함수(ceiling function)로서, X 보다 크거나 같은 정수들 중 최소 값을 출력하는 함수를 나타내고, mod(X,N)는 X를 N으로 나눈 나머지를 출력할 수 있는 모듈로 함수이다.

16K FFT 모드 및 32K FFT 모드의 경우, PN1 내지 PN4의 시퀀스들이 각 FFT 모드에 따라 결정된 오프셋 위치에서 멀티플렉싱될 수 있다. 위의 식에서, 오프셋 값들은 기본 Nblk의 소정의 정수배의 모듈로 연산 값으로 나타낼 수 잇다. 오프셋 값들은 서로 다른 값들일 수 있다.

도 86는 본 발명의 일 실시예에 따른 포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #3에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.

본 실시예에서, PN1 내지 PN4는 CP 포지션 값들이 랜덤으로 고르게 분포하는 시퀀스로 가정할 수 있다. 또한 PN1 내지 PN4는 상술한 바와 같이 8K, 16K 및 32K에 대한 상관(correlation) 특성 및 고른 분포 특성을 충족하도록 최적화될 수 있다.

본 실시에는 채널 추정을 위한 분산형(scattered) 파일럿 패턴에 관한 것이다. 또한 본 실시예는 주파수 방향으로의 거리(Dx)가 8이고, 시간 방향으로의 거리(Dy)가 2인 경우에 대한 것이다. 본 실시예는 다른 패턴에도 적용될 수 있다.

상술한 바와 같이, 8K FFT 모드의 경우에는 PN1이 생성될 수 있고, 16K FFT 모드의 경우에는 PN1 및 PN2가 생성될 수 있으며, 32K FFT 모드의 경우에는 PN1, PN2, PN3 및 PN4가 생성될 수 있다. 생성 과정은 소정의 멀티플렉싱 룰에 따라 수행될 수 있다.

도 86은 8K FFT 모드에 기초하여 한 개의 파일럿 밀도 블록(Nblk)으로 나타낼 수 있는 영역에 16K FFT 모드인 경우 두 개의 파일럿 밀도 블록(Nblk)이 포함되고 32K FFT 모드의 경우 네 개의 파일럿 밀도 블록(Nblk)이 포함될 수 있음을 나타내는 도면이다..

각 FFT 모드에 따라 생성되는 PN은 CP 패턴을 생성하기 위해 멀티플렉싱될 있다. 각 FFT 모드에서, CP는 SP와 중복되어 배치되거나(SP bearing) 또는 SP와 중복되지 않게 배치(non-SP bearing) 될 수 있다. 본 실시예에서, SP bearing CP 또는 non-SP bearing CP 배치를 위한 멀티플렉싱 룰은 주파수 영역에서 동일한 위치에 파일럿을 배치하기 위해 적용될 수 있다.

SP bearing의 경우, PN1 내지 PN4는 CP 포지션들이 SP 오프셋 패턴에 대해 랜덤으로 고르게 분포하도록 배치될 수 있다. 여기서, PN1 내지 PN4는 SP bearing 세트를 형성하는 시퀀스들이다. PN1 내지 PN4는 각 FFT 모드에 대한 멀티플렉싱 룰에 따라 배치될 수 있다. 즉, 16K FFT 모드의 경우, PN1에 추가된 PN2는 PN1이 배치되는 SP 오프셋 패턴과 다른 위치에 배치될 수 있다. PN2에 대한 포지션 오프셋은 PN2이 PN1이 배치되는 SP 오프셋 패턴과 다른 위치에 배치되도록 설정되거나, 관계 표현을 통해 결정된 패턴으로 PN2이 배치될 수 있다. 마찬가지로, 32K FFT 모드의 경우, PN3 및 PN4는 PN1 및 PN2이 SP 오프셋 패턴과 다른 위치에 배치되도록 구성될 수 있다.

non-SP bearing의 경우, PN1 내지 PN4는 관계 표현에 따라 배치될 수 있다. 여기서, PN1 내지 PN4는 a non-SP bearing 세트를 형성하는 시퀀스일 수 있다.

포지션 멀티플렉싱 방식을 이용한 CP 패턴 생성 방법 #3에서, 전술한 멀티플렉싱 룰은 다음과 같은 식으로 나타낼 수 있다. 아래의 식은 소정의 참조 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다.

위의 식들은 소정의 참조 인덱스 테이블에 기초하여 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다. 여기서, CP_8K, CP_16K, CP_32K는 각각 8K, 16K 및 32K FFT 모드에서의 CP 패턴을 나타내고, CPsp_8K, CPsp_16K, CPsp_32K는 각각 8K, 16K 및 32K FFT 모드에서의 SP bearing CP 패턴을 나타낸다. CPnonsp_8K, CPnonsp_16K, CPnonsp_32K는 각각 8K, 16K 및 32K FFT 모드에서의 non-SP bearing CP 패턴을 나타내며,

,

및

는 SP bearing 파일럿들을 위한 시퀀스를 나타낸다. 이 시퀀스들은 4 개의 의사랜덤 시퀀스일 수 있다. 이 시퀀스들은 SP being 세트에 포함될 수 있다.

,

및

는 non-SP bearing 파일럿들을 위한 시퀀스를 나타낸다. 이 시퀀스들은 4 개의 의사랜덤 시퀀스들로서 non-SP bearing 세트에 포함될 수 있다. 또한

,

및

는 CP 포지션 오프셋을 나타낸다.

수학식 14으로 나타낸 바와 같이, SP bearing CP 패턴들은 각각

,

및

를 이용하여 생성될 수 있다. non-SP bearing 패턴들은 수학식 15으로 나타낸 바와 같이

,

및

를 이용하여 생성될 수 있다. 수학식 16으로 나타낸 바와 같이, 각 FFT 모드의 CP 패턴은 SP bearing CP 패턴 및 non-SP bearing CP 패턴으로 구성될 수 있다. 즉, 참조 인덱스 테이블을 생성하기 위해 SP bearing CP 인덱스 테이블을 non-SP bearing CP 인덱스 테이블에 추가할 수 있다. 결국, non-SP bearing CP 인덱스 테이블 및 SP bearing CP 인덱스 테이블에 따라 CP 삽입이 수행될 수 있다. 여기서, non-SP bearing CP 포지션 값은 공통 CP 세트로 호칭될 수 있고, SP bearing CP 포지션 값은 추가적인 CP 세트로 호칭될 수 있다.

상술한 바와 같이, CP 포지션 오프셋은 멀티플렉싱을 위해 미리결정된 값들일 수 있다. CP 포지션 오프셋는 FFT 모드에 관계없이 동일한 주파수에 할당되거나 CP 특성을 정정하기 위해 사용될 있다.

도 87은 패턴 반전(reversal) 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다..

이하 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #1에 대해 설명한다.

상술한 바와 같이, 참조 인덱스 테이블을 생성할 때, 인덱스 테이블은 소정의 크기를 가지는 서브 인덱스테이블들로 구분될 수 있다. 서브 인덱스 테이블은 서로 다른 PN 생성기(또는 서로 다른 시드) 사용하여 생성된 CP 포지션들을 포함할 수 있다.

패턴 반전 방식에서, 8K, 16K 및 32K FFT 모드에서 필요한 두 개의 서브 인덱스 테이블은 두 개의 서로 다른 PN 생성기에 의해 생성될 수 있다. 32K FFT 모드에서 추가적으로 필요한 두 개의 서브 인덱스 테이블는 미리 생성된 두 개의 서브 인덱스 테이블을 반전시켜 생성될 수 있다.

즉, 16K FFT 모드가 지원되는 경우, PN1 및 PN2에 따른 CP 포지션들을 순차적으로 배열하여 CP 포지션 분포를 얻을 수 있다. 그러나 32K FFT 모드가 지원되는 경우에는, PN1 및 PN2에 따른 CP 포지션들을 반전시켜 CP 포지션 분포를 얻을 수 있다.

따라서 32K FFT 모드의 CP 인덱스 테이블은 16K FFT 모드의 CP 인덱스 테이블을 포함할 수 있다. 또한 16K FFT 모드의 CP 인덱스 테이블은 8K FFT 모드의 CP 인덱스 테이블을 포함할 수 있다. 일 실시예에 따라, 32K FFT 모드의 CP 인덱스 테이블은 저장될 수 있고, 8K 및 16K FFT 모드의 CP 인덱스 테이블들은 32K FFT 모드의 CP 인덱스 테이블에서 선택/추출하여 생성될 수 있다.

전술한 패턴 반전 방식에 따라, CP 포지션들은 스펙트럼 상에서 랜덤으로 고르게 분포될 수 있다. 또한 전술한 포지션 멀티플렉싱 방식과 비교하여 필요한 참조 인덱스 테이블이 줄일 수 있다. 또한, 수신기에 필요한 메모리 저장 커패시티를 감소시킬 수 있다.

도 88은 본 발명의 일 실시예에 따른 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #1에서 참조 인덱스 테이블을 생성하는 방법을 나타낸 도면이다.

32K FFT 모드 인덱스 테이블은 PN1 및 PN2의 서브 인덱스 테이블들을 반전시켜 얻은 서브 인덱스 테이블을 이용하여 생성할 수 있다.

PN1 및 PN2 서브 인덱스 테이블의 마지막에 제공된 CP 포지션 값들은 해당 서브 인덱스 테이블이 확장될 때 필요한 값을 나타낼 수 있다. 즉, CP 포지션 값들은 멀티플렉싱을 위한 값들일 수 있다. 서브 인덱스 테이블들의 마지막에 제공된 CP 포지션 값들을 도 83에서 타원으로 표시하였다.

여기서, v는

의 정수배 i로 나타낼 수 있다. 8K FFT 모드가 적용되는 경우, 서브 인덱스 테이블(PN1)의 마지막 포지션 값은 적용되지 않을 수 있다. 16K FFT 모드가 적용되는 경우, 서브 인덱스 테이블(PN1)의 마지막 포지션 값은 적용되지만, 서브 인덱스 테이블(PN2)의 마지막 포지션 값은 적용되지 않을 수 있다.

32K FFT 모드에 대한 인덱스 테이블은 16K FFT 모드에 대한 인덱스 테이블 및 16K FFT 모드에 대한 인덱스 테이블을 반전시킨 인덱스 테이블을 사용하여 생성할 수 있다. 따라서 서브 인덱스 테이블(PN1)의 마지막 포지션 값은 두 번 사용될 수 있고, 서브 인덱스 테이블(PN2)의 마지막 포지션 값은 한 번만 사용될 수 있다.

서브 인덱스 테이블의 확장 시에는, 실시예에 따라 v에 따른 필요할 수도 있고, 필요하지 않을 수도 있다. 즉, v 없이 서브 인덱스 테이블을 확장/반전시키는 실시예가 있을 수 있다.

패턴 반전 방식을 이용한 CP 패턴 생성 방법 #1에서, 전술한 멀티플렉싱 룰은 아래의 식으로 나타낼 수 있다. 아래의 식은 소정의 참조 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다.

수학식 18에 따라 각 FFT 모드의 CP 패턴을 생성할 수 있다. 여기서, 심볼들은 상술한 심볼들과 동일할 수 있다.

는 8K FFT 모드의 NOA에 가장 가까운 정수를 나타낸다. 즉, NOA이 6817일 때,

는 6816일 수 있다.

CP_8K(k), CP_16K(k) 및 CP_32K(k)에서, k는 각각 SPN1-1, SPN12-1, SPN121-1 및 SPN1212-1로 제한될 수 있다. 상술한 바와 같이, -1이 추가된 것은 마지막 CP 포지션 값 v 는 상황에 따라 제외될 수 있기 때문이다. 수학식 18에서, 네모 안의

는 패턴 반전을 나타낸다.

도 89는 본 발명의 일 실시예에 따른 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에서 참조 인덱스 테이블을 구성하는 개념을 나타낸 도면이다.

이하 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에 대해 설명한다.

상술한 바와 같이 8K, 16K 및 32K FFT 모드에서 필요한 두 개의 서브 인덱스 테이블은 두 개의 서로 다른 PN 생성기에 의해 생성될 수 있다. 32K FFT 모드에서 추가적으로 필요한 두 개의 서브 인덱스 테이블는 미리 생성된 두 개의 서브 인덱스 테이블을 반전시켜 생성될 수 있다. 그러나 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2은 단지 미리 생성된 두 개의 서브 인덱스 테이블을 반전시키는 것이 아니라 사이클릭 시프팅(cyclic-shifting) 패턴으로 필요한 2개의 서브 인덱스 테이블을 생성할 수 있다. 실시예 따라 사이클릭 시프팅 동작에 앞서 반전 동작이 생길 수 있다. 또는, 실시예에 따라 사이클릭 시프팅이 대신 단순히 시프팅이 수행될 수 있다.

따라서 32K FFT 모드에서의 CP 인덱스 테이블은 16K FFT 모드의 CP 인덱스 테이블을 포함할 수 있다. 또한 16K FFT 모드의 CP 인덱스 테이블은 8K FFT 모드의 CP 인덱스 테이블을 포함할 수 있다. 일 실시예에 따라, 32K FFT 모드에서의 CP 인덱스 테이블을 저장하고, 32K FFT 모드에서의 CP 인덱스 테이블에서 8K 및 16K FFT 모드에서의 CP 인덱스 테이블을 선택/추출하여 8K 및 16K FFT 모드에서의 CP 인덱스 테이블을 생성할 수 있다.

상술한 바와 같이, 16K FFT 모드가 지원되는 경우, PN1 및 PN2에 따른 CP 포지션 값들을 순차적으로 배열하여 CP 포지션 분포를 얻을 수 있다. 그러나 패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에 따라 32K FFT 모드가 지원되는 경우 PN1 및 PN2에 따른 CP 포지션 값들은 사이클릭 시프팅시키고 반전하여 CP 포지션 분포를 얻을 수 있다.

패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에 따라, CP 포지션들은 스펙트럼 상에 랜덤으로 고르게 분포될 수 있다. 또한 전술한 포지션 멀티플렉싱 방식과 비교하여 필요한 참조 인덱스 테이블을 줄일 수 있다. 또한, 수신기에 필요한 메모리 저장 커패시티를 감소시킬 수 있다.

패턴 반전 방식을 이용한 CP 패턴 생성 방법 #2에서, 전술한 멀티플렉싱 룰은 아래의 식으로 나타낼 수 있다. 아래의 식은 소정의 참조 인덱스 테이블로부터 각 FFT 모드에 사용될 CP 포지션을 생성하기 위한 수학식일 수 있다.

수학식 19에 따라 각 FFT 모드의 CP 패턴을 생성할 수 있다. 여기서, 심볼들은 상술한 심볼들과 동일할 수 있다.

는 6816일 수 있다.

는 사이클릭 시프트 값이다.

CP_8K(k), CP_16K(k) 및 CP_32K(k)에서, k는 각각 SPN1-1, SPN12-1, SPN121-1 및 SPN1212-1로 제한될 수 있다. 상술한 바와 같이, -1이 추가된 것은 마지막 CP 포지션 값 v 는 상황에 따라 제외될 수 있기 때문이다. 수학식 19에서, 네모 안의

는 패턴 반전 및 사이클릭 시프팅을 나타낸다.

CP 패턴은 전술한 CP 패턴 생성 방법들과 다른 방법으로 생성될 수 있다. 다른 실시예에 따라 일정 FFT 사이즈의 CP 세트(CP 패턴)은 다른 FFT 사이즈의 CP 세트로부터 유기적으로 또는 종속적으로 생성할 수 있다. 이 경우, 전체 CP 세트 또는 CP 세트의 일부는 생성 과정의 기반을 이룰 수 있다. 예를 들어, 32K FFT 모드의 CP 세트에서 CP 포지션들을 선택/추출하여 16K FFT 모드의 CP 세트를 생성할 수 있다. 동일한 방식으로 32K FFT 모드의 CP 세트에서 CP 포지션들을 선택/추출하여 8K FFT 모드의 CP 세트를 생성할 수 있다.

다른 실시예에 따라, CP 세트는 SP bearing CP 포지션 및/또는 non-SP bearing CP 포지션을 포함할 수 있다. Non-SP bearing CP 포지션들은 공통 CP 세트로 호칭할 수 있다. SP bearing CP 포지션들은 추가적인 CP 세트로 호칭할 수 있다. 즉, CP 세트는 공통 CP 세트 및/또는 추가적인 CP 세트를 포함할 수 있다. 공통 CP 세트만 CP 세트에 포함되는 경우를 일반(normal) CP 모드로 호칭할 수 있다. CP 세트가 공통 CP 세트와 추가적인 CP 세트를 모두 포함하는 경우를 확장된 CP 모드로 호칭할 수 있다.

공통 CP 세트의 값들은 FFT 사이즈에 따라 상이할 수 있다. 실시예에 따라 공통 CP 세트는 전술한 패턴 반전 방식 및/또는 포지션 멀티플렉싱 방식을 통해 생성될 수 있다.

추가적인 CP 세트의 값들은 SISO 또는 MIMO와 같은 전송 방법에 따라 상이할 수 있다. 모바일 수신과 같이 추가적인 강인성이 필요한 상황 또는 다른 이유에서, 추가적인 CP 포지션이 CP 세트에 추가될 수 있다.

결국 CP 세트(참조 인덱스 테이블)에 따라 CP 삽입이 수행될 수 있다.

일 실시예에 따른 방송 신호 송신 장치 또는 전술한 웨이브폼 트랜스폼 블록(7200)은 프레임 스트럭쳐 모듈(1200)에서 생성된 신호 프레임에 파일럿을 삽입하고 전송(Tx) 파라미터를 이용하여 방송 신호를 OFDM 변조 할 수 있다. 본 실시예에 따른 전송 파라미터들은 OFDM 파라미터로 부를 수도 있다.

본 발명은 차세대 송수신(Tx/Rx) 시스템을 위한 전송(Tx) 대역에 포함된 스펙트럼 마스크 레퍼런스(spectrum mask reference)를 충족시키고, Tx 효율을 극대화시키며, 다양한 수신 시나리오에 적용될 수 있는 Tx 파라미터들을 제안한다.

도 90은 본 발명의 일 실시예에 따른 수신 모드와 관련된 정보를 도시한 테이블을 나타낸다.

도 90의 테이블은 차세대 방송 송수신 시스템의 수신 모드에 따른 네트워크 구성(configuration)을 포함한다.

상술한 바와 같이 본 발명의 일 실시예에 따른 수신 모드는 픽스드 루프탑(Fixed Rooftop) 및 핸드헬드 포터블 (Handheld portable) 환경으로 구별될 수 있으며, 각 환경에 따른 대표 채널을 결정할 수 있다.

또한 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 수신 모드에 따라 전송 모드를 결정할 수 있다. 즉, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 서비스의 특성(즉, 수신 모드)에 따라 방송 서비스 데이터를 비MIMO 방식 (MISO 및 SISO 방식) 또는 MIMO 방식으로 처리할 수 있다. 따라서 각 전송 모드에 대한 방송 신호는 해당 처리 방식에 대응하는 전송 채널을 통해 송수신 될 수 있다.

이 경우, 각 전송 모드에 따른 방송 신호는 신호 프레임 단위로 구별되어 전송 되는 것을 일 실시예로 할 수 있다. 또한 각 신호 프레임은 복수의 OFDM 심볼들을 포함할 수 있으며, 각 OFDM 심볼들은 상술한 프리앰블 (또는 프리앰블 심볼들) 및 방송 신호에 대응하는 데이터를 전송하는 복수의 데이터 심볼들로 구성될 수 있다.

도 90의 테이블의 왼쪽 열은 상술한 세 가지 수신 모드들을 나타낸다.

픽스드 루프탑 환경의 경우, 방송 신호 수신 장치는 지상 10m 이상의 높이에 위치하는 루프탑 안테나(rooftop antenna)를 통해 방송 신호를 수신할 수 있다. 따라서 직접적인 경로(direct path)가 확보되기 때문에 라이시안 채널 (Rician channel)을 대표적으로 사용하며, 도플러 (Doppler)의 영향이 적고, 지향성 안테나(directional antenna) 사용에 따라 채널의 딜레이 스프레드(delay spread)의 범위가 제한될 수 있다.

핸드헬드 포터블 환경 및 핸드헬드 모바일 환경의 경우, 방송 신호 수신 장치는 지상 1.5m 이하의 높이에 위치하는 전방향성 안테나(omi-directional antenna)를 통해 방송 신호를 수신할 수 있다. 이 경우, 반사파에 기초한 전송 채널 환경으로서 레일레이 채널(Rayleigh channel)을 대표적으로 사용하며, 지향성 안테나보다 긴 채널의 딜레이 스프레드의 범위를 확보할 수 있다.

또한 핸드헬드 포터블 환경의 경우, 옥내/옥외의 수신환경으로서 성인 보행 속도와 같은 이동성을 고려하여 낮은 수준의 도플러 환경을 지원할 수 있다. 도 90에 도시된 핸드헬드 포터블 환경의 경우, 고정 환경과 보행자(pedestrian) 환경으로 구별될 수 있다.

반면 핸드헬드 모바일 환경의 경우, 높은 도플러 환경을 지원할 수 있도록 수신자의 보행 속도뿐 만 아니라 자동차, 기차 등의 차량 이동 속도까지 고려해야 한다.

도 90의 테이블의 오른쪽 열은 각 수신 모드에 따른 네트워크 구성을 나타낸다.

네트워크 구성은 네트워크 구조를 의미할 수 있다. 본 발명의 일 실시예에 따른 네트워크 구성은 네트워크 내 주파수 운용 방식에 따라 복수개의 주파수로 구성되는 MFN(Multi Frequency Network)과 하나의 주파수로 구성되는 SFN(Single Frequency Network) 으로 구별될 수 있다.

MFN은 넓은 지역에서 많은 주파수를 사용하여 방송 신호를 전송하는 네트워크 구조로서, 동일 지역에 위치한 복수 개의 전송 타워(transmission tower)들, 또는 방송 신호 송신기들은 서로 다른 주파수를 통해 방송 신호를 전송할 수 있다. 이 경우, 네트워크 내의 지형, 지물 등에 의해 발생하는 자연적인 에코 (natural echo)에 의한 딜레이 스프레드가 형성될 수 있다. 또한 방송 신호 수신기는 하나의 전파만을 수신하도록 설계되므로, 수신 품질은 수신한 전파의 크기에 따라 결정될 수 있다.

SFN은 동일한 지역에 위치한 복수 개의 방송 신호 송신기들이 동일한 주파수를 통해 동일한 방송 신호를 전송할 수 있는 네트워크 구조를 의미한다. 이 경우, 추가적인 인위적 에코 (man-made echo)에 의해 전송 채널의 최대 딜레이 스프레드(maximum delay spread)가 길어진다. 또한 수신할 전파와 방해하는 주파수의 전파 간의 상호 비율, 지연 시간 등에 의해 수신 품질이 영향을 받을 수 있다.

전송 파라미터들을 결정함에 있어서 가드 인터벌의 값은 심볼간 간섭(inter symbol interference)를 최소화 하기 위해 전송 채널의 최대 딜레이 스프레드를 고려하여 결정될 수 있다. 가드 인터벌은 전송되는 방송신호에 부가적으로 삽입되는 리던던트 데이터 (redundant data)이므로, 전체 전송전력 효율을 고려하여 SNR 손실을 최소화하도록 전체 심볼 듀레이션(symbol duration)을 설계해야 한다.

도 91은 본 발명의 일 실시예에 따른 방송 신호의 대역폭을 나타낸 도면이다.

도 91을 참조하면, 본 발명의 일 실시예에 따른 방송 신호의 대역폭은 웨이브폼 트랜스폼 대역폭 (waveform transform bandwidth)과 동일하며, 웨이브폼 트랜스폼 대역폭은 채널 대역폭 (channel bandwidth)와 스펙트럼 마스크를 포함할 수 있으며, 채널 대역폭은 신호 대역폭 (signal bandwidth)을 포함할 수 있다. 본 발명의 일 실시예에 따른 전송 파라미터는 차세대 방송 송수신 시스템에 할당된 해당 채널 대역폭 내에서 인접채널의 간섭을 최소화하기 위해 요구되는 스펙트럼 마스크를 만족시키면서 해당 방송 신호의 대역폭 내에서 전송 효율을 최대화하기 위하여 설계되어야 한다. 또한, 상술한 웨이브폼 제너레이션 모듈(1300)이 입력 신호를 변환할 때 다수의 반송파를 사용할 수 있으므로, 전송 파라미터는 웨이브폼 트랜스폼 대역폭(waveform transform bandwidth)에서 사용된 부 반송파의 개수에 따라 각 부 반송파의 간격을 구성 또는 조정하고, 시간 영역에서의 전체심볼의 길이를 결정하며, 차세대 방송 송수신 시스템의 수신 시나리오에 적합한 전송 모드를 분류하여 이를 기반으로 설계될 수 있다.

도 92는 일 실시예에 따른 전송 파라미터들을 포함하는 테이블을 나타낸다.

도 92의 (A)는 상술한 수신 모드 및 네트워크 구성에 따른 전송 파라미터로서 사용될 가드 인터벌의 값들을 나타낸 테이블이며, 도 92의 (B)는 상술한 수신 모드 및 네트워크 구성에 따른 전송 파라미터로서 사용될 차량 속도 (vehicle speed)의 값들을 나타낸 테이블이다.

상술한 바와 같이 가드 인터벌은 수신 시나리오에 따라 네트워크 구성 및 수신 안테나의 환경에 기반한 최대 딜레이 스프레드를 고려하여 설계될 수 있다.

전송 파라미터로서의 차량 속도는 수신 시나리오의 구분에 따라 네트워크 구성 및 수신 안테나의 환경을 고려하여 설계, 결정될 수 있다.

본 발명에서는 차세대 방송 송수신 시스템의 설계 최적화를 위해 가드 인터벌 (또는 엘리멘터리 가드 인터벌)과 차량 속도를 설정하고 최적화 스케일링 팩터(optimization scaling factor)를 이용하여 전송 파라미터를 최적화하는 방법을 제안한다.

본 발명의 일 실시예에 따른 신호 프레임에 포함된 심볼(또는 OFDM 심볼)은 특정 듀레이션 동안 전송될 수 있다. 또한 각 심볼들은 액티브 심볼 듀레이션 길이에 해당하는 유즈풀 파트(useful part)에 대응하는 가드 인터벌 영역 및 가드 인터벌에을 포함할 수 있다. 이 경우 가드 인터벌 영역은 유즈풀 영역의 앞에 위치할 수 있다

(A)에 도시된 바와 같이 본 발명의 일 실시예에 따른 가드 인터벌은 상술한 수신 모드 별로 NG_a1,NG_a2, ..., NG_b1,NG_b2, ..., NG_c1,NG_c2, ..., NG_d1,NG_d2, ..., NG_e1,NG_e2, ..., NG_f1,NG_f2, ..., NG_g1,NG_g2, ..., NG_h1,NG_h2, ...로 설정될 수 있다.

(A)에 도시된 가드 인터벌 (a) 및 (b)는 본 발명의 일 실시예에 따른 차세대 방송 송수신 시스템에 적용될 수 있는 가드 인터벌의 실시예를 의미한다. 구체적으로 가드 인터벌 (a)는 25㎲, 가드 인터벌 (b)는 30㎲을 엘리멘터리 가드 인터벌로 설정한 경우의 실시예를 나타낸다. 상술한 실시예들에서, 네트워크 구조에 기반한 최적화 및 전송 신호의 전송 효율 및 SNR손실을 최적화하기 위한 최적화 스케일링 팩터를 Lalpha1, Lalpha2, Lbeta1, 또는 Lbeta2로 설정한다.

(B)에 도시된 바와 같이 본 발명의 일 실시예에 따른 차량 속도는 상술한 수신 모드 별로, quasi static, <Vp_a1 km/h, <Vp_b1 km/h, Vm_a1 km/h ~ Vm_a2 km/h, 또는 Vm_b1 km/h ~ Vm_b2 km/h로 설정될 수 있다.

또한, (B)에 도시된 차량 속도 (a)는 본 발명의 일 실시예에 따른 차세대 방송 송수신 시스템에 적용될 수 있는 차량 속도의 실시예이다.

본 실시예에 따라, 각 수신 시나리오에 따라 엘리멘터리 차량 속도(elementary vehicle speed)를 quasi-static, 3km/h, 3km/h~200km/h로 설정하고, 네트워크 구조에 따른 최적화 및 전송 신호의 전송 효율 및 시변(time-variant) 채널 추정을 최적화하기 위한 최적화 스케일링 팩터를 Valpha1, Valpha2, Vbeta1, Vbeta1로 설정한 실시예를 나타낸다.

이하의 수학식은 본 발명에서 최적화된 전송 신호의 유효 신호 대역폭 (effective signal bandwidth, 이하 eBW라고 호칭한다)을 결정하기 위한 수학식이다.

상기 수학식 20에서,

은 웨이브폼 스케일링 팩터를 나타내며,

는 파일럿 밀도 스케일링 팩터(pilot density scaling factor)를 나타내고,

는 유효 신호 대역폭 스케일링 팩터를 나타내며, α는 부가적인 대역폭 팩터(additional bandwidth factor)를 나타낼 수 있다. 또한 Fs는 샘플링 주파수를 나타낼 수 있다.

본 발명에서는 채널 대역폭에 따른 스펙트럼 마스크에 최적화된 유효 신호 대역폭(eBW)을 결정하기 위하여 본 발명은 상술한 팩터들을 최적화 파라미터들 (또는 최적 파라미터들)로 사용할 수 있다. 구체적으로 본 발명의 수학식에 따르면, 웨이브폼 트랜스폼 대역폭 (샘플링 주파수)을 조정하여 전송 파라미터들의 전송 효율을 극대화시킬 수 있다. 이하 수학식에 도시된 각 팩터들을 구체적으로 설명한다.

웨이브폼 스케일링 팩터는 웨이브폼 변환에 사용되는 반송파의 대역폭에 따른 스케일링 값이다. 본 발명의 일 실시예에 따른 웨이브폼 스케일링 팩터는 OFDM의 경우 NFFT(nonequispaced fast Fourier transform)의 길이에 비례하는 임의의 값으로 설정될 수 있다.

파일럿 밀도 스케일링 팩터는 참조 신호 삽입 및 PAPR 리덕션 블록(7100)에서 삽입된 참조 신호의 정해진 위치에 따라 설정되는 값으로 참조 신호의 밀도에 따라 설정될 수 있다.

유효 신호 대역폭 스케일링 팩터는 전송 채널 대역폭 내의 스펙트럼 마스크의 규정을 만족시키면서 전송 신호의 대역폭을 최대화시킬 수 있는 임의의 값으로 설정될 수 있다. 이를 통해 최적의 eBW를 설계할 수 있다.

부가적인 대역폭 팩터는 전송 신호 대역폭에 필요한 부가적인 정보 및 구조를 조정하기 위해 임의의 값으로 설정될 수 있다. 또한, 부가적인 대역폭 팩터는 참조 신호를 삽입하여 스펙트럼의 엣지(edge) 채널 추정 성능(throughput)을 개선하는데 사용될 수 있다.

NoC(Number of Carrier)는 신호 대역폭을 통해 전송되는 캐리어의 총 수로서, 수학식의 중괄호에 포함된 수식으로 나타낼 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 변환에 사용되는 부반송파의 개수에 따라 유효 신호 대역폭(eBW)를 최적화할 수 있는 전송 파라미터를 사용할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 유효 신호 대역폭 스케일링 팩터를 유효 신호 대역폭(eBW)를 최적화할 수 있는 전송 파라미터로 사용할 수 있다.

유효 신호 대역폭(eBW) 스케일링 팩터는 소정의 참조 신호의 파일럿 밀도 단위로 확장하여 스펙트럼 마스크에 대해 최적화된 최대값으로 설정될 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 파일럿 밀도 단위에 따라 발생가능한 모호한 부분들의 웨이브폼 트랜스폼 대역폭(즉, 샘플링 주파수)를 조정함으로서, 스펙트럼 마스크에 대한 eBW 스케일링 팩터를 결정할 수 있다.

도 93는 본 발명의 일 실시예에 따른 eBW를 최적화할 수 있는 전송 파라미터들을 포함하는 테이블을 나타낸다.

도 93에 도시된 전송 파라미터들은 6MHz 채널 대역폭에 대해 FCC (Federal Communications Commission) 스펙트럼 마스크를 충족하는 동시에, OFDM 방식을 기반으로 차세대 방송 시스템의 eBW를 최적화할 수 있다.

(A)는 상술한 본 발명의 일 실시예에 따른 가드 인터벌(a) 및 차량 속도(a)에 대해 설정되는 전송 파라미터들(예시 (A) 참조)을 나타내며, (B)는 가드 인터벌(b) 및 차량 속도(b)에 대해 설정되는 전송 파라미터들(예시 (B) 참조)을 나타낸다.

(A’) 는 상술한 (A)에 따라 설정된 FFT 및 GI 모드의 결합을 위한 GI 듀레이션의 실시예를 나타내는 테이블이며, (B’)는 상술한 (B)에 따라 설정된 FFT(NFFT) 및 GI 모드의 결합을 위한 GI 듀레이션의 실시예를 나타내는 테이블이다.

(A) 및 (B)에 도시된 전송 파라미터들은 3가지 FFT 모드(즉, 8K, 16K 및 32K)에 대해 설정되었으나, 필요에 따라 다른 FFT 모드(즉, 1K/2K/4K/64K FFT 모드)에도 적용 가능하다. 또한, (A) 및 (B)는 각 FFT 모드에 따라 적용할 수 있는 최적화 스케일링 팩터들의 다양한 실시예들을 도시하고 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 (A) 및 (B)에 도시된 전송 파라미터들, 수신 시나리오 및 네트워크 구성을 고려하여 참조 신호를 시간 및 주파수 영역에 삽입할 수 있으며, 참조 신호는 동기화 및 채널 추정을 위한 부가적인 정보로 사용될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 가드 인터벌에 대한 채널추정범위의 비율을 고려하여 참조 신호의 밀도(Npilotdensity)와 최적화된 eBW를 설정할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 스케일링 팩터는 각 FFT 모드에 대한 FFT 사이즈에 비례하여 결정될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 웨이브폼 트랜스폼으로 IFFT에서 가드 밴드로 사용되는 널 캐리어를 제외한 나머지 총 캐리어들의 개수가 결정되면, 웨이브폼 트랜스폼 대역폭(즉, 샘플링 주파수)를 조정하여 스펙트럼 마스크를 초과하지 않는 최대 신호 대역폭을 결정할 수 있다. 샘플링 주파수는 최적화된 신호 대역폭을 결정하고, OFDM 심볼 듀레이션과 서브 캐리어 간격 (subcarrier spacing)을 결정하기 위해 사용될 수 있다. 따라서 샘플링 주파수는 앞서 설명한 가드 인터벌 및 차량 속도의 전송 채널 및 수신 시나리오뿐만 아니라, 전송 신호의 효율 및 SNR 손실 등을 모두 고려하여 결정될 수 있다. 본 도면의 (A)는 Fs의 값이 221/32MHz로 설정된 실시예를 나타내며, (B)는 Fs의 값이 (1753/256)MHz로 설정도 실시예를 나타낸다.

(A) 및 (B)에 도시된 fc는 RF 신호의 중심 주파수(central frequency)를 나타내며, Tu는 액티브 심볼 듀레이션을 나타낸다.

도 94는 본 발명의 다른 실시예에 따른 eBW을 최적화하기 위한 전송 파라미터들을 포함하는 테이블을 나타낸다.

(A)는 도 93의 (A)와 동일한 전송 파라미터들(예시 (A))을 나타낸 테이블이다. (B)는 도 93의 (B)의 테이블의 다른 실시예로서, 가드 인터벌(b) 및 차량 속도(b)에 대해 설정되는 전송 파라미터들(예시 (B-1))을 나타낸 테이블이다.

또한 (A’)는 (A)에 따라 설정된 FFT 및 GI 모드의 결합을 위한 GI 듀레이션의 실시예를 나타내는 테이블이며 및 (B’)는 상술한 (B)에 따라 설정된 FFT 및 GI 모드의 결합을 위한 GI 듀레이션의 실시예를 나타내는 테이블이다.

도 94에 도시된 각 전송 파라미터들의 기능 및 값은 도 94의 (B)의 가운데 열의 Tu 값이 도 93의 (B)와 달리 2392.6으로 변경되었다는 점을 제외하고는 도 93와 동일하므로 편의상 구체적인 설명은 생략한다.

도 95는 본 발명의 또 다른 실시예에 따른 eBW을 최적화하기 위한 전송 파라미터들을 포함하는 테이블을 나타낸다.

(A)는 도 94의 (B)의 다른 실시예를 나타내는 테이블이다. 구체적으로 (A)는 Fs의 값이 219/32MHz로 설정된 경우의 전송 파라미터들(예시 (B-2))를 나타내는 테이블이다. (B)는 상술한 (A)의 개념에 따라 설정된 FFT 및 GI 모드의 결합을 위한 GI 듀레이션의 실시예를 나타내는 테이블이다.

(A)에 나타난 전송 파라미터들은 도 94의 (B)에 도시된 전송 파라미터들과 비교할 때, fc, Tu 값은 증가했으나, eBW 값은 감소했다. 이 경우, eBW 값은 채널 대역폭에 대하여 인수로 설정이 가능한 특정 값으로 설정되는 것을 일 실시예로 할 수 있다.

도 96는 본 발명의 또 다른 실시예에 따른 전송 파라미터들을 나타낸다.

도 96의 (A)에서 알 수 있듯이, 스케일링 팩터와 5, 7, 8MHz의 채널 대역폭에 해당하는 Fs값의 설정을 6MHz의 Fs값을 기준으로 하여 계산한 스케일링 팩터의 곱으로 환산하여 도출한 결과를 나타낸다. 스케일링 팩터는 채널 대역폭의 비율에 해당할 수 있다.

도 96의 (B)는 도 93 내지 도 95에서 설명한 eBW를 최적화할 수 있는 전송 파라미터들을 나타낸 테이블을 나타낸다.

구체적으로 (B)의 상단에 위치한 테이블은 도 93의 (A) 및 도 94의 (B)에서 설명한 5, 6, 7, 8MHz의 채널 대역폭에 해당하는 전송 파라미터들을 나타낸다.

(B)의 가운데에 위치한 테이블은 도 94의 예시 (B-1)의 5, 6, 7, 8MHz의 채널 대역폭에 해당하는 전송 파라미터들을 나타낸다.

(B)의 하단에 위치한 테이블은 도 95의 예시 (B-2)의 5, 6, 7, 8MHz의 채널 대역폭에 해당하는 전송 파라미터들을 나타낸다.

(A)의 두번째 행은 (B)의 상단에 위치한 테이블에서 각 채널 대역폭에 해당하는 Fs값의 설정을 6MHz의 Fs값을 기준으로 하여 계산한 스케일링 팩터의 곱으로 환산하여 도출한 결과를 나타낸다.

(A) 의 세번째 행은 (B)의 가운데에 위치한 테이블에서 각 채널 대역폭에 해당하는 Fs값의 설정을 6MHz의 Fs값을 기준으로 하여 계산한 스케일링 팩터의 곱으로 환산하여 도출한 결과를 나타내며, (A)의 세번째 행은 (B)의 하단에 위치한 테이블에서 각 채널 대역폭에 해당하는 Fs값의 설정을 6MHz의 Fs값을 기준으로 하여 계산한 스케일링 팩터의 곱으로 환산하여 도출한 결과를 나타낸다.

도 97은 본 발명의 일 실시예에 따른 전송(Tx) 신호의 PSD(Power Spectral Density)를 나타내 그래프이다.

도 97은 채널 대역폭이 6MHz인 경우, 상술한 전송 파라미터를 사용하여 계산된 전송 신호의 PSD를 나타낸다.

(A)의 왼쪽 그래프는 도 93 내지 도 94에서 설명한 예시 (A)의 FCC 스펙트럼 마스크에 대해 최적화된 전송 신호의 PSD를 나타내며, (A)의 오른쪽 그래프는 왼쪽 그래프의 일부를 확대한 결과를 나타낸다.

(B)의 왼쪽 그래프는 도 93에서 설명한 예시 (B)의 FCC 스펙트럼 마스크에 대해 최적화된 전송 신호의 PSD를 나타내며, (B)의 오른쪽 그래프는 왼쪽 그래프의 일부를 확대한 결과를 나타낸다.

(A) 및 (B) 의 오른쪽 그래프에 도시된 바와 같이, 각 그래프는 FCC 스펙트럼 마스크의 규정을 지시하는 선 및 8K, 16K 및 32K 각각에 해당하는 전송 파라미터들을 사용하여 도출된 전송 신호의 PSD를 나타내는 선들을 나타내고 있다.

도 97에 도시된 바와 같이 전송 신호의 효율을 최적화하기 위해서는 타겟 스펙트럼 마스크의 브레이크 포인트(breakpoint)에서 각 전송 신호의 PSD는 스펙트럼 마스크의 한계점(threshold)를 초과할 필요는 없다. 또한 필요한 경우 대역 외 방출(out of band emission) 전송 신호의 PSD는 베이스밴드 필터에 의해 제한될 수도 있다.

도 98은 본 발명의 다른 실시예에 따른 수신 모드와 관련된 정보를 나타낸 테이블이다.

도 98는 도 90의 수신 모드와 관련된 정보를 도시한 테이블의 다른 실시예에 나타내며, 각 수신 모드에 해당하는 네트워크 구성, FFT 값(NFFT), 가드 인터벌 및 차량 속도를 나타낸 테이블이다. 가드 인터벌 및 차량 속도는 도 92에서 설명한 바와 같다.

픽스드 루프탑 환경의 경우 시변 전송 채널 환경에 해당하므로 도플러 영향이 적으므로 16K, 32K 등의 큰 사이즈의 FFT를 이용할 수 있다. 또한, 네트워크 구성에 적합한 가드 인터벌 및 참조 신호 등의 리던던시(redundancy) 비율에 대하여 데이터의 효율을 높이는 데이터 전송을 할 수 있다.

핸드헬드 포터블 환경의 경우, 옥내/옥외의 수신환경으로서 성인 보행 속도와 같은 이동성이 고려하여 낮은 수준의 도플러 환경이 지원될 수 있으며, 높은 주파수 민감도를 지원할 수 있는 8K, 16K, 32K 등의 FFT를 이용할 수 있다.

핸드헬드 모바일 환경의 경우, 수신자의 보행 속도뿐만 아니라 차량, 기차 등의 이동 속도까지 고려해야 하므로 높은 도플러 환경을 지원하며, 상대적으로 낮은 주파수 민감도를 지원할 수 있는 4K, 8K, 16K 등의 FFT를 이용할 수 있다.

또한 본 발명의 일 실시예에 따른 가드 인터벌은 각 수신 별 네트워크 구성을 고려하여 동일 수준의 커버리지(coverage)를 지원할 수 있도록 설정될 수 있다.

이하에서는 상술한 전송 파라미터들의 실시예들을 기반으로 하여 전송 채널 추정을 위한 참조 신호로서의 파일럿 패턴 및 파일럿 모드를 제안한다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 상술한 웨이브폼 트랜스폼 블록(7200)은 프레임 스트럭쳐 모듈(1200)에서 생성된 신호 프레임에 대해 파일럿들을 삽입하고, 전송 파라미터들을 이용하여 방송 신호들을 OFDM 변조할 수 있다. OFDM 심볼에 포함된 다양한 셀들은 레퍼런스 정보(즉, 파일럿들)을 이용하여 변조될 수 있다. 이 경우, 파일럿은 방송 신호 수신기에서 이미 알고 있는 정보들을 전송하기 위해 사용될 수 있으며, 각 파일럿은 파일럿 패턴에서 지정된 특정된 파워 레벨에서 전송될 수 있다.

본 발명의 일 실시예에 따른 파일럿들은 프레임 동기화, 주파수 및 시간 동기화, 채널 추정 등을 위해 사용될 수 있다.

본 발명의 일 실시예에 따른 파일럿 모드는 전송 파라미터들의 오버헤드를 줄이고 최적화된 방송 신호를 전송하기 위해 설정되는 파일럿을 지시하기 위한 정보이다. 상술한 파일럿 패턴 및 파일럿 모드는 상술한 수신 모드 및 네트워크 구성에 대해 동일하게 적용될 수 있다. 또한 본 발명의 일 실시예에 따른 파일럿 패턴 및 파일럿 모드는 신호 프레임 내의 데이터 심볼들에 대해 적용될 수 있다.

도 99는 본 발명의 일 실시예에 따른 최대 채널 추정 범위와 가드 인터벌 간의 관계를 나타낸 도면이다.

상술한 바와 같이 수학식 20은 전송 신호의 유효 신호 대역폭을 결정하기 위한 것으로, 최적화 파라미터로서 파일럿 밀도 스케일릭 팩터를 사용할 수 있다. 이 경우, 수학식 20은 SISO 채널 추정을 위한 파일럿 신호의 시간, 주파수의 배치 및 데이터 효율과 관련된 파일럿 밀도, Dx, Dy의 값을 최적화하여 결정할 수 있다.

파일럿 밀도는 시간 및 주파수 영역의 파일럿간 거리의 곱에 해당하며, 심볼 내 파일럿이 차지하는 파일럿 오버헤드는 파일럿 밀도의 역수에 해당한다.

Dx 는 주파수 영역에서 파일럿 간의 거리를 의미하며, Dy는 시간영역에서 파일럿 간의 거리를 의미한다. Dy는 최대 허용 도플러 스피드(maximum tolerable Doppler speed)를 결정하는데 사용될 수 있다. 따라서 Dy는 수신 시나리오의 분류에 따라 결정된 차량 속도를 반영하여 최적화된 값으로 결정될 수 있다.

상술한 바와 같이 파일럿 밀도는 파일럿 오버헤드를 결정하는데 사용될 수 있고, Dx, Dy의 값은 전송 채널의 상태 및 전송 효율을 고려하여 설정될 수 있다.

도 99에 도시된 최대 채널 추정 범위 (TChEst)는 상술한 전송 파라미터 Tu를 Dx로 나눈 값에 의해 결정될 수 있다.

최대 채널 추정 범위 내에는 일정 길이를 갖는 가드 인터벌과, 프리 에코 영역(pre-echo region) 및 포스트 에코 영역(post-echo region)이 포함될 수 있다.

주어진 가드 인터벌과 최대 채널 추정 범위의 비율은 가드 인터벌을 추정하기 위한 채널 추정 범위의 여유(margin)을 의미한다. 채널 추정 범위의 여유 값이 가드 인터벌의 길이를 초과하는 경우, 초과하는 값들은 각각 프리 에코 영역 및 포스트 에코 영역에 할당될 수 있다. 프리 에코 영역 및 포스트 에코 영역은 가드 인터벌의 길이를 벗어난 채널 임펄스 응답(channel impulse response)을 추정하기 위해 사용될 수 있으며, 동기화 과정에서 발생할 수 있는 타이밍 에러의 추정 또는 보상을 위해 사용되는 영역으로 사용될 수 있다. 하지만 여유의 크기가 커지면 파일럿 오버헤드를 증가시켜 전송 효율을 감소시킬 수 있다.

도 100 및 도 101은 상술한 가드 인터벌 (A), (B) 및 차량 속도에 따른 파일럿 파라미터를 정의한 테이블을 나타낸다. 이하 도 100 및 도 101에 도시된 각 테이블에 대해 구체적으로 설명한다.

도 100은 본 발명의 일 실시예에 따른 파일럿 파라미터를 정의한 테이블을 나타낸 도면이다.

도 100은 상술한 가드 인터벌(A) 및 차량 속도에 따른 파일럿 파라미터를 나타낸 도면으로, (A)는 SISO 및 MIXO 전송 채널에 사용되는 파일럿 패턴을 나타내는 테이블이며, (B)는 SISO 및 MIXO 전송 채널에 사용되는 파일럿 패턴의 구성을 나타내고, (C)는 MIXO 전송 채널에 사용되는 파일럿 패턴의 구성을 나타내는 테이블이다.

구체적으로 (A)는 각각의 파일럿 밀도 값에 대하여 결정된 파일럿 패턴 및 각 파일럿 패턴마다 SISO 및 MIXO 전송 채널 각각에서 정의된 Dx 및 Dy 값을 나타낸다. 본 실시예에 따른 파일럿 패턴은 PP5-4로 표시될 수 있으며, 첫번째 숫자는 Dx의 값을 나타하며 두번째 숫자는 Dy 값을 나타낸다. 동일한 파일럿 밀도에서 Dx의 값이 작아지면 파일럿 패턴은 보다 긴 딜레이 스프레드를 지원할 수 있다. Dy의 값이 작아지면 파일럿 패턴은 보다 빠른 도플러 환경에 적응적으로 대응할 수 있다.

(B) 및 (C)는 가드 인터벌의 듀레이션과 FFT 값에 따른 파일럿 패턴 구성을 포함하는 테이블이다. 구체적으로 (B) 및 (C)에 도시된 각 테이블의 첫번째 행에 도시된 숫자들은 가드 인터벌의 듀레이션을 나타내고, 첫번째 열은 도 93 내지 도 96에서 설명한 FFT 값(NFFT)를 나타낼 수 있다. (B)와 (C)는 MIXO 경우의 파일럿 패턴의 구성을 나타낸다는 점에서는 동일하나, (B)는 파일럿 오버헤드가 더 큰 MIXO-1 파일럿 패턴을 나타내며, (C)는 이동성이 더 작은 MIXO-2 파일럿 패턴을 나타낸다는 점에서 차이가 있다.

상술한 (B) 및 (C)에 도시된 가드 인터벌의 듀레이션은 도 99에서 설명한 가드 인터벌의 길이와 동일한 개념으로, 최대 딜레이 스프레드를 고려하여 25㎲, 50㎲, 100㎲, 200㎲, 및 400㎲의 값을 사용하고, FFT 사이즈는 상술한 8K, 16K 및 32K로 설정되는 것을 일 실시예로 할 수 있다.

또한, (A)에 도시된 바와 같이, Dx 의 값은 가드 인터벌의 듀레이션 및 FFT 사이즈를 고려하여 5, 10, 20, 40, 80, 또는 160으로 설정될 수 있다. 이 경우, 기본 값인 엘리멘터리 Dx 값 5는 각 전송 모드에 따라 변동 가능한 값으로 정의가 될 수 있으며, 상술한 채널 추정 범위의 여유 값(margin)을 20% 정도 고려하여 설정될 수 있다. 또한, 본 발명의 채널 추정 범위의 여유 값은 도 92의 (A) 및 (B)에 도시된 바와 같이 MFN에서는 Lalpha1, SFN에서는 Lalpha2의 값을 이용하여 조정되는 것을 일 실시예로 할 수 있다.

Dy의 값은 수신 시나리오와 수신 시나리오에 따른 전송 모드에 따라 설정될 수 있다. 따라서 Dy 값은 SISO 또는 MIXO 전송 채널에 따라 서로 다른 값으로 설정될 수 있다. 도면에 도시된 바와 같이 Dy는 SISO 전송 채널의 경우 2, 4, 8의 값으로 설정되는 것을 일 실시예로 할 수 있다.

MIXO 전송 채널은 파일럿 오버헤드가 큰 MIXO-1 버전과 이동성이 작은 MIXO-2 버전으로 구별되므로 Dy 값은 각 버전에 따라 다르게 설정될 수 있다.

파일럿 오버헤드가 큰 MIXO-1 버전은 파일럿 오버헤드를 증가시켜 SISO 전송 채널과 동일한 네트워크 구성에서 동일한 최대 딜레이 스프레드 및 최대 모바일 속도를 지원할 수 있기 위한 것이다. 이 경우 Dy의 값은 SISO 전송 채널과 동일하게 2, 4 또는 8의 값으로 설정될 수 있다. 즉, MIXO-1 전송 채널은 상술한 핸드헬드 포터블 환경뿐만 아니라 핸드헬드 모바일 환경에도 적용될 수 있다.

이동성이 작은 MIXO-2 버전은 모바일 속도 지원에서 다소 손해가 있더라도, SISO 전송 채널과 동일한 커버리지(coverage)와 캐패시티(capacity)를 보장하기 위한 것이다. 이 경우, Dy의 값은 4, 8, 또는 16의 값으로 설정될 수 있다.

도 101은 본 발명의 다른 실시예에 따른 파일럿 파라미터를 정의한 테이블을 나타낸 도면이다.

도 101은 상술한 가드 인터벌 (B) 및 차량 속도에 따른 파일럿 파라미터를 나타낸 도면으로, (A)는 SISO 및 MIXO 전송 채널에 사용되는 파일럿 패턴을 나타내는 테이블이며, (B)는 SISO 및 MIXO 전송 채널에 사용되는 파일럿 패턴의 구성을 나타내고, (C)는 MIXO 전송 채널에 사용되는 파일럿 패턴의 구성을 나타내는 테이블이다.

도 101에 도시된 파일럿 파라미터들의 기능 및 내용은 도 100과 동일하므로 구체적인 내용은 편의상 생략한다.

MIXO(MISO, MIMO)전송 채널 추정을 위한 파일럿의 구조 및 위치는 상술한 파일럿 패턴을 통해 설정할 수 있다. 본 발명에서는 각 전송 채널을 분리하기 위한 파일럿 인코딩 방식으로 널링 인코딩(nulling encoding) 및 하다마드 인코딩 (Hadamard encoding) 방식을 사용하는 것을 일 실시예로 할 수 있다.

다음의 수학식 21은 널링 인코딩 방식을 나타내기 위해 사용될 수 있다.

널링 인코딩 방식은 각 채널을 추정하는데 채널 간섭이 없으며, 채널 추정 오류를 최소화할 수 있고, 심볼 타이밍 동기화 이용시 독립된 채널을 용이하게 추정할 수 있다. 하지만 채널 추정 이득을 유도하기 위해 파일럿의 이득을 증폭시켜야 하므로 시변 채널에 기초한 파일럿에 의한 인접 데이터의 ICI(Inter Channel Interference)의 영향이 상대적으로 크다. 또한 파일럿 배치에 따라 각 채널에 할당되는 파일럿의 위치가 서로 다른 경우 유효(effective) 데이터의 SNR이 각 심볼당 변화할 수 있다. 상술한 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴은 널링 인코딩 방식의 경우에도 효과적으로 사용될 수 있으며, 이하 그 구체적인 내용을 설명한다.

다음의 수학식은 널링 인코딩 방식을 나타내기 위해 사용될 수 있다.

하다마드 인코딩의 경우 간단한 선형 계산을 통해 채널 추정이 가능하며 널링 인코딩 방식에 비해 노이즈 평균(noise average)효과에 따른 이득을 획득할 수 있다. 하지만, 독립 채널을 구하는 과정에서 생기는 채널 추정의 오류가 다른 채널에 영향을 미칠 수 있으며, 파일럿을 이용한 심볼 타이밍 동기화에 모호성(ambiguity)이 발생할 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 MIXO 파일럿 인코딩 방식으로서 상술한 두 가지의 인코딩 방식을 기설정된 모드에 대응하여 수신 시나리오 및 전송 채널의 상태에 따라 설정할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 기설정된 모드를 통해 채널 추정을 수행할 수 있다.

도 102은 본 발명의 일 실시예에 따른 SISO 파일럿 패턴을 나타낸 도면이다.

도 102에 도시된 파일럿 패턴은 도 101의 파일럿 밀도가 32로 설정된 경우의 SISO 파일럿 패턴을 나타낸다.

상술한 바와 같이 파일럿은 신호 프레임의 데이터 심볼 영역에 삽입될 수 있다. 도면에서, 파일럿 패턴의 가로축은 주파수 축을 나타내며, 세로축은 시간 축을 나타낼 수 있다. 또한, 파일럿 패턴의 양 끝에 연속적으로 배치된 파일럿들은 채널 추정시 발생하는 스펙트럼 엣지에서 왜곡을 보상하기 위해 삽입된 참조 신호들을 나타낼 수 있다.

구체적으로 (A)는 파일럿 패턴이 PP4-8인 경우를 나타내며, (B)는 파일럿 패턴이 PP8-4인 경우를 나타내고, (C)는 파일럿 패턴이 PP16-2인 경우를 나타낸다. 다시 말해, (A)에 도시된 바와 같이 파일럿은 주파수 축에서 4개의 캐리어 단위로 주기적으로 입력될 수 있으며, 각 파일럿은 시간 축에서 8개의 심볼 단위로 입력될 수 있다. (B) 및 (C) 역시 동일한 방식으로 입력된 파일럿의 패턴을 나타낸다.

도 101에 도시된 다른 파일럿 밀도에 대한 파일럿 패턴은 본 도면의 Dx, Dy의 값들을 조정하여 나타낼 수 있다.

도 103는 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴을 나타낸 도면이다.

도 103의 파일럿 패턴은 도 101의 파일럿 밀도가 32로 설정된 경우의 MIXO-1 파일럿의 패턴을 나타내는 것으로서, 송신 안테나가 두 개 존재하는 경우에 사용된다.

상술한 바와 같이, 도면에 도시된 파일럿 패턴의 가로축은 주파수 축을 나타내며, 세로축은 시간 축을 나타낼 수 있다. 또한, 파일럿 패턴의 양 끝에 연속적으로 배치된 파일럿들은 채널 추정시 발생하는 스펙트럼 엣지에서 왜곡을 보상하기 위해 삽입된 참조 신호들일 수 있다.

구체적으로 (A)는 파일럿 패턴이 PP4-8인 경우를 나타내며, (B)는 파일럿 패턴이 PP8-4인 경우를 나타내고, (C)는 파일럿 패턴이 PP16-2인 경우를 나타낼 수 있다.

본 발명에서는 각 MIXO 전송 채널들을 구별하기 위하여, 각 전송 채널로 전송되는 파일럿들을 주파수 영역에서 인접하도록 배치하는 것을 일 실시예로 할 수 있다. 이 경우, 하나의 OFDM 심볼 내에서 두 전송 채널에 할당된 파일럿들의 개수는 동일하다.

도면에 도시된 바와 같이, 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴은 동기를 추정하기 위한 참조 신호가 배치되는 경우에도, 채널 추정 파일럿 다음에는 데이터 신호를 배치하여 동일한 캐리어에서 신호간 상관성을 낮춰 동기 추정 성능에 영향이 없다는 장점이 있다.

또한, 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴의 경우, 방송 신호 송신 장치가 상술한 널링 인코딩 방식으로 파일럿 인코딩을 수행하는 경우에도 각 송신 안테나에 동일한 전송 전력을 갖는 방송 신호 송출이 가능하므로, 전송 신호의 변형(variation)을 보상하기 위한 추가적인 장치 또는 모듈 없이 방송 신호를 전송할 수 있다. 즉, 본 발명의 일 실시예에 따른 MIXO-1 파일럿 패턴을 사용하는 경우, 파일럿 인코딩 방식에 영향을 받지 않고, 파일럿 인코딩 방식에 따라 파일럿의 파워를 조정하여 방송 신호 수신 장치에서의 채널 추정 성능을 극대화시킬 수 있다.

도 101에서 설명한 다른 파일럿 밀도에 대한 파일럿 패턴은 본 도면의 Dx, Dy의 값들을 조정하여 나타낼 수 있다.

도 104은 본 발명의 일 실시예에 따른 MIXO-2 파일럿 패턴을 나타낸 도면이다.

도 104에 도시된 파일럿 패턴은 도 101의 파일럿 밀도가 32로 설정된 경우에 사용되는 MIXO-2 파일럿 패턴을 나타내는 것으로서, 송신 안테나가 두 개인 경우에 사용된다.

구체적으로 (A)는 파일럿 패턴이 PP4-16인 경우를 나타내며, (B)는 파일럿 패턴이 PP8-8인 경우를 나타내고, (C)는 파일럿 패턴이 PP16-4인 경우를 나타낼 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 MIXO-2 파일럿 패턴은, SISO 전송 채널의 경우와 동일한 캐패시티, 파일럿 오버헤드 및 커버리지를 지원하는 대신 지원되는 이동성을 절반으로 낮추기 위한 것이다.

UHDTV 서비스를 지원해야 하는 수신 시나리오에서는 전송 채널이 준정적이므로 큰 문제가 발생하지 않는다. 본 발명의 일 실시예에 따른 MIXO-2 파일럿 패턴은 UHDTV 서비스를 지원해야 하는 수신 시나리오에서 데이터 전송 효율을 극대화하기 위해 사용될 수 있다.

도 105는 본 발명의 일 실시예에 따른 MIMO 인코딩 구성도이다.

본 발명의 일 실시예에 따른 MIMO 인코딩 방식은 방송 신호 전송에 대해여 최적화되어 있다. MIMO 기술은 커패시티 증대를 얻을 수 있는 유망한 방법이지만, 채널 특성에 의존한다. 특히 방송의 경우, 채널의 강한 LOS 컴포넌트 또는 서로 다른 신호 전파 특성으로 인한 두 개의 안테나 사이의 수신 신호 전력의 차이가 MIMO로부터 커패시티 이득을 얻는 것을 어렵게 할 수 있다. 본 발명의 일 실시예에 따른 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나에 대한 로테이션 기반 프리코딩 및 위상 랜덤화로 이러한 문제를 극복한다. MIMO 인코딩은 송신기와 수신기 양쪽에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위한 것일 수 있다.

어드밴스드 프로파일 프레임(advanced profile frame)에는 MIMO 처리가 필요할 수 있는데, 이는 어드밴스드 프로파일 프레임 내의 모든 DP가 MIMO 인코더(또는 MIMO 인코딩 모듈)에 의해 처리됨을 의미한다. MIMO 처리는 DP 수준에서 적용될 수 있다. 성상도 매퍼 출력 페어(pair)인 NUQ(e1,i 및 e2,i)는 MIMO 인코더의 입력으로 제공될 수 있다. 페어가 된 MIMO 인코더 출력(g1,i 및 g2,i)은 동일한 캐리어 k 및 이들 각각의 송신 안테나의 OFDM 심볼 l를 통해 전송될 수 있다.

도시된 구성도는 MIMO 인코딩 블록을 나타내며, 여기서 i는 동일한 XFECBLOCK의 셀 페어의 인덱스이고, Ncells는 XFECBLOCK 한 개당 셀의 개수이다.

도 106은 본 발명의 일 실시예에 따른 MIMO 인코딩 방법을 나타낸 도면이다.

MIMO를 이용하면, 방송/통신 시스템이 보다 많은 데이터를 전송할 수 있다. 그러나 채널 환경에 따라 MIMO의 채널 커패시티가 달라질 수 있다. 또한 송신 안테나와 수신 안테나 간 전력 차이가 나거나 채널 간 상관성이 높은 경우, MIMO 성능이 저하될 수 있다.

이중 극성(dual polar) MIMO를 사용하는 경우, 수직/수평 극성의 전파 특성에 따라 두 성분이 서로 다른 전력비로 수신기에 도달될 수 있다. 즉, 이중 극성 MIMO를 사용하는 경우, 수직 및 수평 안네나 사이에 전력 불균형이 발생할 수 있다. 여기서, 이중 극성 MIMO란 안테나의 수직/수평 극성을 이용하는 MIMO를 의미할 수 있다.

또한 송신 및 수신 안테나 사이의 LOS 환경으로 인해 채널 성분 사이의 상관성이 높아질 수 있다.

본 발명은 MIMO 사용시에 발생하는 문제점들을 해결하기 위한 MIMO 인코딩/디코딩 기술, 즉 상관성이 있는 채널 환경 또는 전력 불균형 채널 환경에 적합한 기술을 제안한다. 여기서, 상관성이 있는 채널 환경은 MIMO가 사용되는 경우에 있어서, 채널 커패시티를 떨어트리고 시스템의 동작을 방해하는 환경일 수 있다.

특히 본 발명은 MIMO 인코딩 방식에 있어서, 기존의 PH-eSM 방식 외에, PH-eSM PI 방식과 FDFD(full-rate full-diversity) PH-eSM PI 방식을 제안한다. 제안된 방식들은 수신기의 복잡도와 전력 불균형 채널 환경을 고려한 MIMO 인코딩 방식들일 수 있다. 이 두 가지 MIMO 인코딩 방식들은 안테나 극성 구성을 제한하지 않는다.

PH-eSM PI 방식은 수신기 측에서 비교적 낮은 복잡도 증가로 커패시티 증대를 제공할 수 있다. PH-eSM PI 방식은FR-SM(full-rate spatial multiplexing), FR-SM 방법, FR-SM 인코딩 프로세스 등으로 불릴 수 있다. PH-eSM PI 방식에서, O(M2)의 복잡도로 전력 불균형을 극복하기 위해 회전각이 최적화된다. PH-eSM PI 방식에서는, 송신 안테나 간의 공간 전력 불균형에 효과적으로 대응하는 것이 가능하다.

FRFD PH-eSM PI 방식 수신기 측에서 비교적 큰 복잡도 증가로 커패시티 증대와 부가적인 다이버시티 이득을 제공할 수 있다. FRFD PH-eSM PI 방식은 FRFD-SM(full-rate full-diversity spatial multiplexing), FRFD-SM 방법, FRFD-SM 인코딩 프로세스 등으로 불릴 수 있다. FRFD PH-eSM PI 방식에서는, O(M4)의 복잡도를 추가하여 추가적인 주파수 다이버시티 이득이 획득된다. PH-eSM PI 방식과 달리 FRFD PH-eSM PI 방식에서는, 송신 안테나 사이의 전력 불균형뿐만 아니라 캐리어 사이의 전력 불균형도 효과적으로 대응하는 것이 가능하다.

PH-eSM PI 방식과 FRFD PH-eSM PI 방식은, 각각 Non-uniform QAM 에 매핑된 symbols 에 적용되는 MIMO 인코딩 방식일 수 있다. 여기서, Non-uniform QAM 에 매핑되었다는 것은 Non-uniform QAM 을 이용하여 성상도 매핑이 수행된다는 것을 의미할 수 있다. Non-uniform QAM은 NU QAM, NUQ 등으로 불릴 수 있다. PH-eSM PI 방식 및 FRFD PH-eSM PI 방식은 QAM(uniform QAM) 또는 Non-uniform 성상도에 매핑된 심볼들에도 적용될 수 있다. non-uniform QAM에 매핑된 심볼들에 적용되는 MIMO 인코딩 방식은 QAM(uniform QAM)에 매핑된 심볼들에 적용되는 MIMO 인코딩 방식보다 전력 불균형 상황에서 코드레이트 별로 BER 성능이 더 우수할 수 있다.

또한 PH-eSM 방식 역시 non-uniform QAM에 적용될 수 있다. 따라서, 본 발명은 non-uniform QAM에 매핑된 심볼들에 적용되는 PH-eSM 방식을 추가적으로 제안한다.

이하, 성상도 매핑에 대해 설명한다.

성상도 매퍼의 경우, QPSK, QAM-16, non-uniform QAM(NUQ-64, NUQ-256, NUQ-1024) 또는 non-uniform 성상도(NUC-16, NUC-64, NUC-256, NUC-1024)를 이용하여 베이스 및 핸드헬드 프로파일 내의 비트 인터리버로부터의 각 셀 워드(c0,l, c1,l, ..., cηmod-1,l) 또는 어드밴스드 프로파일 내의 셀 워드 디멀티플렉서로부터의 셀 워드(di,0,l, d i,1,l, ..., d i,ηmod-1,l, where i=1, 2)를 변조하여 전력 정규화(power-normalized) 성상도 포인트 el를 제공할 수 있다.

이러한 성상도 매핑은 DP에 대해서만 적용된다. PLS1 및 PLS2에 대한 성상도 매핑은 다를 수 있다.

QAM-16 및 NUQ는 정사각형 형상인 반면, NUC는 임의의 형상을 가진다. 각 성상도를 90도의 배수로 회전시키면, 회전된 성상도는 원래의 성상도와 겹친다. 이러한 ‘로케이션 센스(rotation-sense)’ 대칭 특성은 실수 성분과 허수 성분의 커패시티 및 평균 전력을 서로 동일하게 한다. NUQ와 NUC는 모두 각 코드레이트에 대해 특정하게 정의되며, 특정한 하나가 PLS2 내의 파라미터(DP_MOD)를 통해 시그널링된다. 복소 평면에 매핑된 각 코드레이트에 대한 형상은 후술한다. 이하, PH-eSM 방식 및 PH-eSM PI 방식에 대하여 설명한다. PH-eSM 방식 및 PH-eSM PI 방식에 사용되는 MIMO 인코딩 수식은 다음과 같이 표현된다.

즉, 위 수식은 X = PS와 같이 나타낼 수 있다. 여기서, S1 및 S2는 입력 심볼의 페어(pair)를 의미할 수 있다. 여기서, P는 MIMO 인코딩 행렬을 의미할 수 있다. 여기서, X1 및 X2는 MIMO 인코딩이 적용된 페어로 된 MIMO 인코더 출력을 의미할 수 있다.

위 수식에서,

는 다음과 같이 표현될 수 있다.

다른 실시예에 따르면, PH-eSM 방식 및 PH-eSM PI 방식에 사용되는 MIMO 인코딩 수식은 다음과 같이 표현될 수도 있다.

PH-eSM PI 방식은 두 개의 단계를 포함할 수 있다. 첫 번째 단계는 회전 행렬에 2개의 송신 안테나 경로에 대한 입력 심볼들의 페어를 곱하는 것이고, 두 번째 단계는 송신 안테나 2에 대한 심볼들에 복소 위상 회전(complex phase rotation)을 적용하는 것일 수 있다.

전송된 2개의 심볼들(예를 들어, QAM 심볼) S1 및 S2를 사용하여 전송될 신호 X1 및 X2를 생성할 수 있다. OFDM을 사용하는 송수신 시스템의 경우 전송될 주파수 반송파(f1) 상에서 X1(f1), X2(f2)가 전송될 수 있다. X1은 송신 안테나 1을 통해 전송되고, X2는 송신 안테나 2를 통해 전송될 수 있다. 따라서 두 개의 송신 안테나 사이에 전력 불균형이 존재하여도 최소의 손실로 효율적인 전송이 가능한다.

이 때 PH-eSM 방식이 QAM에 매핑된 심볼들에 적용되는 경우, a값은 QAM 차수에 따라 다음과 같이 정해질 수 있다. 이는 uniform QAM에 매핑된 심볼에 PH-eSM 방식이 적용될 때의 a 값일 수 있다.

이 때 PH-eSM PI 방식이 QAM에 매핑된 심볼들에 적용되는 경우, a 값은 QAM 차수에 따라 다음과 같이 정해질 수 있다. 이는 QAM(uniform QAM)에 매핑된 심볼에 PH-eSM PI 방식이 적용될 때의 a 값일 수 있다.

이 때 a 값은, X1, X2 가 상관성이 최대인(fully correlated) 채널을 통과하여 수신되어 디코딩되는 경우에 있어서, 유클리디안 거리(Euclidean distance)와 해밍 거리(Hamming distance)를 고려하였을 때, 방송/통신 시스템이 좋은 BER성능을 얻을 수 있게 하는 값일 수 있다. 또한, a 값은 X1, X2가 수신측에서 각각 독립적으로 디코딩되는 경우에 있어서(즉, X1으로 S1, S2를 디코딩 해내는 경우 및 X2로 S1, S2를 디코딩 해내는 경우에 있어서), 유클리디안 거리와 해밍 거리를 고려하였을 때, 좋은 BER성능을 얻을 수 있게 하는 값일 수 있다.

PH-eSM PI는 a 값이 전력 불균형 상황에 최적화되어 있다는 점에서 PH-eSM와 다르다. 즉, PH-eSM PI는 회전각 값이 전력 불균형 상황에 최적화되어 있다. 특히, PH-eSM PI는 PH-eSM 에 비하여, non-uniform QAM에 매핑된 심볼에 적용하는 데에 있어, a 값이 최적화되어 있을 수 있다.

전술한 a 값은 예시일 뿐이며, 실시예에 따라 변할 수 있다.

PH-eSM 방식 및 PH-eSM PI 방식에 사용되는 수신기는 전술한 MIMO 인코딩 수식을 이용하여 신호를 디코딩할 수 있다. 이 때, 수신기는 ML, Sub-ML(Sphere) 디코딩 등을 이용하여 신호를 디코딩할 수 있다.

이하, FRFD PH-eSM PI 방식에 대하여 설명한다. FRFD PH-eSM PI 방식에 사용되는 MIMO 인코딩 수식은 다음과 같다.

X1, X2의 2개의 안테나를 사용함으로써, 공간 다이버시티(spatial diversity)를 얻을 수 있다. 또한, f1, f2 의 2가지 주파수를 사용함으로써, 주파수 다이버시티를 얻을 수 있다.

본 발명에 따른 다른 실시예에 따르면, FRFD PH-eSM PI 방식에 사용되는 MIMO 인코딩 수식은 다음과 같이 표현할 수도 있다.

FRFD PH-eSM PI 방식는 MIMO 출력 심볼 페어를 두 개 제공하기 위해 입력으로서 NUQ 심볼(또는 Uniform QAM 심볼 또는 NUC 심볼)을 두 개 취할 수 있다..

FRFD PH-eSM PI 방식은 수신기에 보다 많은 디코딩 복잡도를 요구하나, 보다 더 좋은 성능을 보일 수 있다. FRFD PH-eSM PI 방식에 의하면, 송신기는 네 개의 송신 심볼 S1, S2, S3, S4를 이용하여 송신될 신호 X1(f1), X2(f1), X1(f2), X2(f2)를 생성한다. 이 때 a 값은 전술한 PH-eSM PI 방식에 사용된 a 값과 같은 값을 사용할 수 있다. 이는 FRFD PH-eSM 이 QAM(uniform QAM)에 매핑된 심볼에 적용되는 경우에 있어서의 a 값일 수 있다.

FRFD PH-eSM PI의 MIMO 인코딩 수식은, 전술한 PH-eSM PI의 MIMO 인코딩 수식과 달리 주파수 캐리어 f1, f2를 사용할 수 있다. 이에 따라 FRFD PH-eSM PI 방식은 송신 안테나간 전력 불균형뿐만 아니라 캐리어간 전력 불균형에도 효과적으로 대처할 수 있다.

MIMO 인코딩과 관련하여, 주파수 다이버시티를 추가적으로 얻기 위한 구조로 Golden 코드 등이 있을 수 있다. 본 발명에 따른 FRFD PH-eSM PI 방식은 Golden 코드에 비하여 복잡도는 낮으면서 주파수 다이버시티를 얻을 수 있는 장점이 있다.

도 107은 발명의 일 실시예에 따른 non-uniform QAM에 따른 I 또는 Q측의 PAM 그리드를 나타낸 도면이다.

전술한 PH-eSM PI와 FRFD PH-eSM PI는 non-uniform QAM에 매핑된 심볼에 적용될 수 있다. non-uniform QAM은 QAM(uniform QAM) 과 달리, PAM 그리드의 값을 SNR별로 조정하여 보다 많은 커패시티를 얻어내는 변조 방식일 수 있다. 이 non-uniform QAM에 매핑된 심볼에 MIMO를 적용하여 보다 많은 이득을 얻어낼 수 있다. 이 경우, PH-eSM PI 와 FRFD PH-eSM PI의 인코딩 수식은 변하지 않으나, PH-eSM PI와 FRFD PH-eSM PI가 non-uniform QAM에 매핑된 심볼에 적용될 경우, 새로운 ‘a’ 값이 필요할 수 있다. 이 새로운 ‘a’ 값은 다음과 같은 수식을 통하여 얻을 수 있다.

이 새로운 ‘a’ 값은 PH-eSM PI와 FRFD PH-eSM PI가 non-uniform QAM에 매핑된 심볼에 적용되는 경우의 a 값일 수 있다.

본 도면에서와 같이, non-uniform QAM에 사용된 I 혹은 Q측의 PAM 그리드를 정의하고, 이 그리드의 제일 큰 값 Pm과 두 번째 큰 값 Pm-1을 이용하여 새로운 ‘a’를 얻을 수 있다. 송신 안테나에서 전송되는 신호는, 이 새로운 ‘a’ 값을 이용하여, 단독으로 디코딩되기에 적합해 질 수 있다.

새로운 ‘a’ 값을 생성하기 위한 수식에서, b는 서브 성상도 분리 인자(sub-constellation separation factor)이다. b 값을 조정하여 MIMO 인코딩된 신호에 존재하게 되는 서브 성상도간의 간격을 조정할 수 있다. non-uniform QAM의 경우 성상도간의 거리(혹은 서브 성상도 간의 거리)가 달라지기 때문에 b라는 변수가 필요할 수 있다. b 값의 예로,

를 들 수 있다. 이 값은 성상도 상의 가장 전력이 큰 지점과 그 인접 지점을 기준으로 해밍 거리와 유클리디안 거리에 따라 얻을 수 있다.

non-uniform QAM의 경우 SNR(혹은 FEC의 코드 레이트)별로 최적화된 그리드 값을 사용하므로 서브 성상도 분리 인자 ‘b’역시 SNR(혹은 FEC의 코드 레이트)별로 최적화된 값을 사용할 수 있다. 즉, MIMO 인코딩 후 전송되는 성상도의 커피시티(capacity)를, ‘b’값과 SNR(혹은 FEC의 코드 레이트)에 따라 분석하여, 특정 SNR(타겟 SNR)에서 최대의 커피시티를 제공하는 ‘b’를 찾을 수 있다.

예를 들어, NU-16 QAM + NU-16 QAM MIMO이고, P={1, 3.7} 일 경우, 새로운 ‘a’ 값은

와 같이 계산될 수 있다. 이 때 b 값은

로 설정된다.

예를 들어, NU-64 QAM + NU-64 QAM MIMO 이고, P={1, 3.27, 5.93, 10.27} 일 경우, 새로운 ‘a’ 값은

와 같이 계산될 수 있다. 이 때 b 값은

로 설정된다.

예를 들어, NU-256 QAM + NU-256 QAM MIMO 이고, P={1, 1.02528, 3.01031, 3.2249, 5.2505, 6.05413, 8.48014, 11.385} 일 경우, 새로운 ‘a’ 값은

와 같이 계산되될 수 있다. 이 때 b 값은

로 설정된다.

상술한 바와 같이, PH-eSM PI 및 FRFD PH-eSM PI는 non-uniform QAM에 매핑된 심볼 에 적용될 수 있다. 마찬가지로, PH-eSM 또한 non-uniform QAM에 매핑된 심볼에 적용될 수 있다. 이 경우 PH-eSM 방식에 따라 ‘a’값을 정할 수 있다. ‘a’ 값을 정하는 수식은 다음과 같을 수 있다.

이 새로운 ‘a’ 값은 PH-eSM이 non-uniform QAM에 매핑된 심볼에 적용되는 경우의 a 값일 수 있다.

b는 상술한 바와 같이, 서브 성상도 분리 인자이다. 상술한 바와 같이, ‘b’ 값은 인코딩된 성상도의 커패시티 분석을 통해, 각 SNR(혹은 FEC의 코드 레이트)에 맞도록 최적화될 수 있다.

예를 들어, NU-16 QAM + NU-16 QAM MIMO이고, P={1, 3.7}일 경우, 새로운 ‘a’ 값은

와 같이 계산되어질 수 있다. 이 때 b 값은

로 설정된다.

예를 들어, NU-64 QAM + NU-64 QAM MIMO이고, P={1, 3.27, 5.93, 10.27}일 경우, 새로운 ‘a’ 값은

와 같이 계산되어질 수 있다. 이 때 b 값은

로 설정된다.

예를 들어, NU-256 QAM + NU-256 QAM MIMO이고, P={1, 1.02528, 3.01031, 3.2249, 5.2505, 6.05413, 8.48014, 11.385}일 경우, 새로운 ‘a’ 값은

와 같이 계산되어질 수 있다. 이 때 b 값은

로 설정된다.

이하, SNR(혹은 FEC의 Code-rate)별로 최적화된 NU-QAM에 매핑된 심볼에 적용되는 MIMO 인코딩 방식(PH-eSM PI와 FRFD PH-eSM PI)에 있어서, NU-QAM과 MIMO 인코딩 파라미터 ‘a’를 결정하는 방법에 대해 설명한다.

SNR(혹은 FEC code-rate)별로, NU-QAM에 매핑된 심볼에 PH-eSM PI와 FRFD PH-eSM PI를 적용하기 위해서는 다음과 같은 두 가지 요소를 고려해야 한다. 첫째, shaping 이득을 얻기 위하여 SNR별로 최적화된 NU-QAM을 찾아야 한다. 둘째, SNR별로 최적화된 각 NU-QAM에서 MIMO 인코딩 파라미터 ‘a’ 값을 결정해야 한다.

커패시티 분석을 통해 각 SNR별로 적합한 MIMO 인코딩 방식(PH-eSM PI와 FRFD PH-eSM PI), NU-QAM과 MIMO 인코딩 파라미터를 다음과 같이 결정할 수 있다. 여기서 커패시티라 함은 BICM 커피시티를 의미할 수 있다. 각 SNR별로 적합한 NU-QAM과 MIMO 인코딩 파라미터를 결정하는 과정은, 상관성을 가진(correlated) 채널과 전력 불균형 채널을 고려하며 진행될 수 있다.

만약, MIMO 채널에서의 커패시티 분석에 대한 연산량이 수용 가능하다면, 타겟 SNR에서 최대의 커피시티를 제공하는 최적화된 MIMO용 NU-QAM을 결정하는 것이 가능하다.

만약 연산량이 수용 가능하지 않다면, SISO에 최적화된 NU-QAM을 이용하여 MIMO용 NU-QAM이 결정될 수 있다. 먼저, 각 SNR(혹은 FEC 코드레이트)별로 SISO에 최적화된 NU-QAM에 대하여, 비전력 불균형 MIMO 채널 환경에서 BER 성능 비교가 수행될 수 있다. BER 성능비교를 통해 SISO에 최적화된 NU-QAM(FEC 코드레이트 5/15, 6/15, .... 13/15) 중, MIMO용 NU-QAM이 결정될 수 있다. 예를 들면, 12bpcu (NU-64QAM + NU-64QAM)의 코드레이트 5/15에서의 MIMO용 성상도는, SISO 코드레이트 5/15에 해당하는 NU-64QAM으로 설정될 수 있다. 또한, 예를 들어, MIMO FEC 코드레이트 6/15의 성상도의 경우, SISO FEC 코드레이트 5/15의 성상도일 있다. 즉, SISO FEC 코드레이트 5/15의 성상도는 MIMO FEC 코드레이트 6/15에 적합한 성상도 일 수 있다.

일단, NU-QAM이 결정되면, 이를 기반으로 전력 불균형 MIMO 채널에서 커패시티 분석을 통해 SNR별로 최적화된 MIMO 인코딩 파라미터 ‘a’ 가 결정될 수 있다. 예를 들어, 12bpcu, 5/15 코드레이트 환경에서 a 값은 0.1571일 수 있다.

이하, a 값에 따른 MIMO 인코딩의 성능 측정에 대해 설명한다. 성능 측정을 위해 BICM 커피시티를 측정할 수 있다. 이 작업을 통해, BICM 커피시티를 최대화할 수 있는 a 값이 결정된다.

BICM 커패시티는 다음과 같은 수식으로 표현될 수 있다.

여기서, p(bi=0) = p(bi=1) = 0.5이다. 또한, p(S=Mj)=1/M2, p(φ)=1/π이다. 여기서, S∈{성상도 크기}이고, M은 성상도 크기를 의미할 수 있다.

여기서 Y는 다음과 같이 표현될 수 있다.

즉, Y = HPIX + n이다. 여기서 n 은 AWGN일 수 있다. X는 전술한 바와 같이 X=PS로 표현될 수 있다. BICM 커패시티는 AWGN과 IID(individually identically distributed) 입력을 가정할 수 있다. 또한,

는 유니폼 랜덤 변수(uniform random variable)

를 의미할 수 있다. MIMO 사용시 발생할 수 있는 상관성을 가진 채널 환경 및 전력 불균형 채널 환경을 고려하기 위하여 위의 수식과 같은 HPI를 가정할 수 있다. 이 때, α 값은 전력 불균형(PI) 인자로써 PI에 따라, PI 9dB : 0.354817, PI 6dB : 0.501187 또는 PI 3dB : 0.70711의 값을 가질 수 있다. 여기서, Mj∈{성상도 세트| bi = j}일 수 있다.

이 수식을 통해 a 값에 따른 BICM 커패시티를 측정하여 최적의 a 값이 결정될 수 있다.

즉, MIMO 인코딩 파라미터를 결정하는 방법은 다음과 같이 두 가지 단계를 포함할 수 있다.

단계 1. SISO FEC 코드레이트의 성상도에 대해 BER 성능 비교를 통해, 찾고자 하는 MIMO FEC 코드레이트의 최적의 성능을 가지는 NU-QAM을 선정한다.

단계 2. 단계 1에서 구한 NU-QAM을 기반으로, 전술한 BICM 커패시티 분석을 통해 최적의 성능을 가지는 인코딩 파라미터 ‘a’를 결정할 수 있다.

다음 표에 코드레이트 별, 성상도에 따른 a 값이 나타나 있다. 이는 본 발명에 따른 a 값의 일 실시예일 뿐이다.

PH-eSM PI 방식은 16K 및 64K FECBLOCK으로 8 bpcu 및 12 bpcu에 대해 적용할 수 있다. PH-eSM PI 방식은 채널 이용 별 비트의 값과 FECBLOCK의 코드레이트의 각 결합에 대해 위의 표에서 정의된 MIMO 인코딩 파라미터를 사용할 수 있다. 도시한 MIMO 파라미터 테이블에 대응하는 구체적인 성상도들을 이하에 설명한다.

위 표는 각 코드레이트 별로 최적화된 성상도 및 MIMO 인코딩 파라미터 a 값을 도시한 것이다. 예를 들어, MIMO 인코딩에 있어 12 bpcu 및 6/15의 코드레이트의 경우, SISO 인코딩에 있어 코드레이트가 5/15인 경우에 사용되는 NUQ-64의 성상도를 이용할 수 있다. 즉, MIMO 인코딩의 12bpcu, 코드레이트 6/15의 경우에는, SISO 인코딩의 코드레이트 5/15의 성상도가 최적 값일 수 있다. 이 때, ‘a’ 값은 0.1396일 수 있다.

10 bpcu MIMO의 경우, PH-eSM PI 방식은 위 표에서 정의된 MIMO 인코딩 파라미터들을 이용할 수 있다. 이 파라미터들은 수평 전송과 수직 전송 사이에 전력 불균형(예를 들어, 현재 미국 일립티컬 폴 네트워크(Elliptical pole network)에서 6 dB)이 있을 때 특히 유용하다. QAM-16은 전송 전력이 의도적으로 저감되는 송신 안테나에 대해 사용될 수 있다. 이하 도시된 MIMO 파라미터 테이블에 대응하는 구체적인 성상도에 대해 설명한다.

FRFD PH-eSM PI 방식은 채널 사용 별 비트 값과 FECBLOCK의 코드레이트의 각 결합에 대해 위 표에서 정의된 PH-eSM PI 방식의 MIMO 인코딩 파라미터를 사용할 수 있다.

위 표의 ‘a’ 값들은, 유클리디안 거리와 해밍 거리를 고려하여 결정될 수 있는 값으로서, 코드레이트 및 성상도에 있어 최적의 ‘a’ 값이다. 따라서 우수한 BER 성능을 얻을 수 있다.

도 108은 발명의 일 실시예에 따른 non-uniform 64 QAM에 매핑된 심볼들에 PH-eSM PI 방식을 적용하는 경우에 있어서, MIMO 인코딩 입력/출력을 나타낸 도면이다.

본 발명의 일 실시예에 따른 FRFD PH-eSM PI를 non-uniform QAM에 매핑된 심볼에 적용하는 경우에 있어서도, 본 도면과 유사한 입력/출력 다이어그램을 얻을 수 있다. 전술한 새로운 ‘a’ 값과 MIMO 인코딩 수식의 인코딩 행렬을 이용하면, MIMO 인코더의 입력, 출력에 따라 본 도면과 같은 성상도를 얻을 수 있다.

본 도면의 MIMO 인코더 출력에는, 서브 성상도들이 위치할 수 있다. 이 때 서브 성상도 간의 간격은 전술한 서브 성상도 분리 인자 ‘b’에 의해 정해질 수 있다. MIMO 인코딩된 성상도들은 non-uniform 특성을 유지하고 있을 수 있다.

도 109는 본 발명의 일 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.

본 그래프는 8bpcu/옥외 환경에서, MIMO 인코딩 방식에 따른 커패시티를 비교한 그래프이다. 본 발명의 PH-eSM PI 및 FRFD PH-eSM PI는, 기존의 다른 방식의 MIMO 인코딩(GC 등)에 비해 커패시티 측면에서 보다 좋은 성능을 보인다. 이는 동일한 환경에서 다른 MIMO 기술에 비해 보다 효율적인 전송을 할 수 있음을 의미한다.

도 110은 본 발명의 일 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.

본 그래프는 8bpcu/옥외/HPI9 환경에서, MIMO 인코딩 방식에 따른 커패시티를 비교한 그래프이다. 본 발명의 PH-eSM PI 및 FRFD PH-eSM PI는, 기존의 MIMO 인코딩 방식들(SM, GC, PH-eSM 등)에 비해 커패시티 측면에서 보다 좋은 성능을 보인다. 이는 동일한 환경에서 다른 MIMO 기술에 비해 보다 효율적인 전송을 할 수 있음을 의미한다.

도 111은 본 발명의 일 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.

본 그래프는 8bpcu/옥외/랜덤 BI, TI 환경에서, MIMO 인코딩 방식에 따른 BER 을 비교한 그래프이다. 본 발명의 PH-eSM PI 및 FRFD PH-eSM PI는, 기존의 MIMO 인코딩 방식(GC 등)에 비해 BER 측면에서 보다 좋은 성능을 보인다. 이는 동일한 환경에서 다른 MIMO 기술에 비해 보다 효율적인 전송을 할 수 있음을 의미한다.

도 112는 본 발명의 일 실시예에 따른 MIMO 인코딩 방식들의 성능을 비교한 그래프이다.

본 그래프는 8bpcu/옥외/HPI 9/랜덤 BI, TI 환경에서, MIMO 인코딩 방식에 따른 BER을 비교한 그래프이다. 본 발명의 PH-eSM PI 및 FRFD PH-eSM PI는, 기존의 MIMO 인코딩 방식(SM, GC, PH-eSM 등)에 비해 커패시티 측면에서 보다 좋은 성능을 보인다. 이는 동일한 환경에서 다른 MIMO 기술에 비해 보다 효율적인 전송을 할 수 있음을 의미한다.

도 113은 본 발명에 따른 QAM-6의 일 실시예를 나타낸 도면이다.

본 도면은 전술한 QAM-16 의 성상도 형상을 복소 평면에 도시한 것이다. 본 도면은 모든 코드레이트에 대한 QAM 16의 성상도 형상을 도시한다.

도 114는 본 발명에 따른 5/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 5/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 115는 본 발명에 따른 6/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 6/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 116은 본 발명에 따른 7/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 7/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 117은 본 발명에 따른 8/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 8/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 118은 본 발명에 따른 9/15 및 10/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 9/15 및 10/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 119는 본 발명에 따른 11/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 11/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 120은 본 발명에 따른 12/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 12/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 121은 본 발명에 따른 13/15 코드레이트에 대한 NUQ-64의 일 실시예를 나타낸 도면이다.

본 도면은 13/15 코드레이트에 대한 QAM-64의 성상도 형상을 복소 평면에 도시한 것이다.

도 122는 본 발명의 또 다른 실시예에 따른 널 패킷 삭제 블록(16000)을 나타낸 도면이다.

도 122의 상부는 도 3과 관련하여 상술한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈의 또 다른 실시예를 나타낸 도면이고, 도 122의 하부는 모드 어댑테이션 모듈에 포함된 널 패킷 삭제 블록(16000)의 특정 블록들을 나타낸 도면이다.

상술한 바와 같이, 다수의 입력 스트림을 처리하기 위한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈은 입력 스트림들을 개별적으로 처리할 수 있다.

도 122에 도시된 바와 같이, 다수의 입력 스트림을 각각 처리하기 위한 모드 어댑테이션 모듈은 프리 프로세싱(pre-processing) 블록(스플릿터(splitter)), 인풋 인터페이스 블록, 인풋 스트림 싱크로나이저 블록, 지연 보상 블록, 헤더 압축 블록, 널 데이터 재사용 블록, 널 패킷 삭제 블록, 및 BB 프레임 헤더 삽입 블록을 포함할 수 있다. 인풋 인터페이스 블록, 인풋 스트림 싱크로나이저 블록, 지연 보상 블록 및 BB 프레임 헤더 삽입 블록의 동작은 도 3에서 설명한 바와 같으므로 그 구체적인 설명은 생략한다.

프리 프로세싱 블록은 입력된 TS, IP, GS 스트림들을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할할 수 있다. 또한 헤더 압축 블록은 헤더 압축 모드를 기반으로 입력된 신호의 헤더를 압축할 수 있다. 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 전송 전에 입력된 널 패킷을 삭제하고 그 위치에 기초하여 삭제된 널 패킷의 개수 정보를 삽입할 수 있다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 CBR TS 스트림 내에 VBR(variable bit-rate) 서비스를 수용하기 위해 널 패킷을 많이 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해 널 패킷들을 식별하여 전송하지 않을 수 있다. 수신기에서는 전송 시 삽입된 삭제된 DNP 필드를 참조하여 삭제된 널 패킷이 원래의 자리에 정확히 재삽입되어, 일정한 비트율을 확보하고, 타입 스탬프(PCR) 업데이트를 피할 수 있다.

도 122의 하부에 도시된 바와 같이, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 PCR 패킷 체크 블록(16100), PCR 영역 체크 블록(16200), 널 패킷 삭제 블로(16300) 및 널 패킷 확산 블록(16400)을 포함할 수 있다. 이하 각 블록의 동작에 대해 설명한다.

PCR 패킷 체크 블록(16100)은 입력된 TS 패킷이 디코딩 타이밍의 동기화를 위한 PCR을 포함하는지를 결정할 수 있다. 본 발명에서는 PCR을 포함하는 TS 패킷을 PCR 패킷으로 부를 수 있다.

결정의 결과로 PCR이 검출되면, PCR 패킷 체크 블록(16100)은 PCR의 위치를 변경하지 않고 널 패킷의 위치를 변경할 수 있다.

PCR 영역 체크 블록(16200)은 PCR 패킷을 포함하는 TS 패킷을 확인하여 동일한 사이클의 범위(즉, PCR 영역) 내에 널 패킷이 존재하는지 결정할 수 있다. 본 발명에서, PCR의 포함여부를 결정하는 기간을 널 패킷 위치 재구성가능 영역으로 부를 수 있다..

널 패킷 삭제 블로(16300)은 입력된 TS 패킷들 사이ㅔ 포함된 널 패킷을 확인할 수 있다.

널 패킷 확산 블록(16400)은 PCR 영역 체크 블록(16200)에서 출력된 PCR 영역 정보 내에 널 패킷을 확산할 수 있다.

본 발명은 널 패킷의 위치를 변경하는 방법의 예로서 널 패킷을 수집하는 방법과 널 패킷을 분배하는 방법을 제안한다.

도 123은 본 발명의 또 다른 실시예에 따른 널 패킷 삽입 블록(17000)을 나타낸 도면이다.

도 123의 상부는 도 13에서 설명한 아웃풋 프로세서의 또 다른 실시예를 나타낸 도면이고, 도 123의 하부는 아웃풋 프로세서에 포함된 널 패킷 삽입 블록(17000)의 특정 블록들을 나타낸 도면이다.

도 123에 도시된 아웃풋 프로세서는 도 122에서 설명한 모드 어댑테이션 모듈에서 수행된 과정의 역과정을 수행할 수 있다.

도 123에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아웃풋 프로세서는 BB 프레임 헤더 파서(parser) 블록, 널 패킷 삽입 블록, 널 데이터 리제너레이터(null data regenerator) 블록, 헤더 압축 해제 블록, 디-지터 버퍼 블록, TS 클럭 재생성 블록 및 TS 재결합 블록을 포함할 수 있다. 각 블록의 동작은 도 122의 블록들의 동작의 역과정에 해당하므로, 그 구체적인 설명은 생략한다.

도 123의 하부에 도시된 널 패킷 삽입 블록(17000)은 도 122의 널 패킷 삭제 블록(16000)에서 수행된 상술한 동작의 역과정을 수행할 수 있다.

도 123에 도시된 바와 같이, 널 패킷 삽입 블록(17000)은 DNP 체크 블록(17100), 널 패킷 삽입 블록(17200) 및 널 패킷 제너레이터 블록(17300)을 포함할 수 있다.

DNP 체크 블록(17100)은 DNP을 확인하여 삭제된 널 패킷의 개수에 대한 정보를 획득할 수 있다. 널 패킷 삽입 블록(17200)은 DNP 체크 블록(17100)에서 출력되는 삭제된 널 패킷의 개수에 대한 정보를 수신하여 삭제된 널 패킷을 삽입할 수 있다. 이 경우, 삽입되는 널 패킷은 널 패킷 제너레이터 블록(17300)에 의해 미리 삽입되어 있을 수 있다.

도 124는 본 발명의 일 실시예에 따른 널 패킷 확산(spreading) 방법을 나타낸 도면이다.

도 124의 (a)는 널 패킷 확산 방법을 사용하기 전의 TS 패킷을 나타내고, 도 124의 (b)는 널 패킷 확산 방법을 사용한 후의 TS 패킷을 나타낸다.

도 124의 (c)는 널 패킷 확산 방법에 기초하여 DNP1 및 DNP2을 표현하는 수식을 나타낸다.

도 124의 (a)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 입력된 TS 패킷이 디코딩 타이밍의 동기화를 위한 PCR을 포함하는지를 결정할 수 있다. 즉, 널 패킷 위치 재구성가능 영역 정보가 획득되면, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 해당 기간에 포함된 널 패킷의 총 개수 (NNP) 및 전송될 데이터 패킷의 총 개수 (NTSP)를 카운트한다. 도 124의 (a)에 도시된 바와 같이, 데이터 패킷의 총 개수는 8이며, 널 패킷의 총 개수는 958에 해당한다. AVRnP는 해당 기간 내의 데이터 패킷 사이에서 분리가능한 널 패킷의 평균 개수를 의미한다. 도 124의 (a)에 도시된 바와 같이, 해당 기간의 AVRnP는 119.75이다.

그 후, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 출력된 PCR 영역 정보 내에 널 패킷을 확산할 수 있다. 즉, 널 패킷이 삭제되는 경우, 널 패킷이 삭제된 위치에 널 패킷의 개수를 지시하는 DNP이 삽입된다. 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 DNP1 및 DNP2를 계산함으로써 널 패킷 확산을 수행할 수 있다. 도 124의 (b)는 DNP1 및 DNP2에 기초하여 확산된 널 패킷을 도시한다. DNP1은 도 124의 (c)에 도시된 수식을 기반으로 1 내지 NTSP-1 TS 패킷에 대응하도록 삽입된 DNP 값과 전송될 데이터 패킷의 총 개수(NTSP)를 이용하여 계산될 수 있다. DNP1은 상술한 널 패킷의 평균 개수의 정수 값을 가질 수 있다.

또한 DNP2은 도 124의 (c)에 도시된 수식을 기반으로, DNP1에 의해 처리되지 않은 나머지로서 계산될 수 있다. DNP2은 DNP1 이상의 값을 가질 수 있고, 마지막 TS 패킷의 앞 또는 널 패킷 위치 재구성가능 영역의 끝에 삽입될 수 있다.

도 124에 도시된 널 패킷 확산 방법은 TS 패킷 분할로 인해 생성된 널 패킷에 대한 최대 DNP 값이 300을 초과는 경우 상술한 문제점을 해결하는데 더 효과적일 수 있다.

도 125는 발명의 일 실시예에 따른 널 패킷 오프셋 방법을 나타낸 도면이다.

널 패킷의 개수가 지나치게 큰 경우, 도 124에서 설명한 널 패킷 확산 방법을 이용하여도 그 수는 최대 DNP 값을 초과할 수 있다.

즉, 입력된 TS 스트림을 도 125의 (a)에 도시된 바와 같이 분할하면, 다수의 널 패킷이 생성될 수 있다. 구체적으로, 다수의 TS 스트림을 하나의 큰 TS 스트림으로 결합하는 경우, 한 개의 TS 스트림이 성분 레벨에 따라 분할되거나 또는 UD 서비스에서와 같이 큰 TS 스트림이 비디오 패킷과 오디오 패킷으로 분할되면, 널 패킷은 주기적으로 삽입될 수 있다. 연속된 TS 패킷을 가진 분할된 TS 스트림 또는 TS 입력 스트림 및 삭제된 널 패킷들은 BB 프레임의 페이로드에 매핑될 수 있다. BB 프레임은 BB 프레임 헤더와 페이로드를 포함한다.

이 경우, 상술한 바와 같이, 널 패킷의 개수가 도 125의 (b)에 도시된 바와 같이 크면, 일부 경우에 DNP 값은 290 이상일 수 있다.

따라서 도 125의 (c)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 BB 프레임의 페이로드에 삽입될 TS 패킷을 결정하고, DNP 오프셋으로서 가장 기본적인 DNP 값을 결정할 수 있다.

본 발명의 일 실시예에 따라, DNP 오프셋은 동일한 BBF에 속하는 최소의 DNP 개수이다. DNP 오프셋은 BB 프레임 헤더를 통해 전송될 수 있다. 따라서 TS 패킷의 앞에 삽입되는 DNP의 개수가 감소하여 효율적인 TS 패킷 전송을 구현할 수 있고, 더 많은 널 패킷이 삭제될 수 있다.

따라서 도 125의 (c)에 도시된 바와 같이, DNP 오프셋의 값은 115이며, 첫 번째 DNP는 a 값이 0이고, 두 번째 DNP는 a 값으로 원래의 값 290에서 115를 뺀 175를 가진다. 이어서 다른 DNP에도 동일한 원리를 적용할 수 있다.

도 126은 본 발명의 일 실시예에 따른 널 패킷 확산 방법을 도시한 흐름도이다.

본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 분석을 위해 입력된 TS 패킷을 파싱할 수 있다(S20000). 이 경우, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 TS 패킷을 상술한 널 패킷 위치 재구성가능 영역의 단위로 파싱할 수 있다.

그 후, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 해당 널 패킷 위치 재구성가능 영역에 PCR 정보가 존재하는지를 결정할 수 있다(S20100). 이 경우, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 입력된 TS 패킷의 헤더 내의 어댑테이션 필드의 PCR 플래그를 확인하여 PCR 정보의 존재 유무를 결정할 수 있다.

결정의 결과 PCR 값이 존재하면, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 널 패킷 확산을 위한 카운터 및 관련 값들을 초기화하고(S20200), 입력된 데이터 TS 패킷의 개수 및 널 패킷의 개수를 셀 수 있다(S20300). 그 후, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 PCR 패킷이 존재하는 지를 결정할 수 있다(S20400). PCR 값이 존재하지 않는 것으로 결정된 경우, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 계속해서 널 패킷의 개수 및 데이터 TS 패킷의 개수를 셀 수 있다(S20300).

PCR 값이 존재하는 것으로 결정된 경우, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 널 패킷 확산을 수행할 수 있다(S20500). 이 경우, 본 발명의 일 실시예에 따른 널 패킷 삭제 블록(16000)은 상술한 DNP1 및 DNP2 값을 계산하고, 해당 값이 최대 DNP 값을 초과하는 경우 상술한 널 패킷 오프셋 방법을 이용할 수 있다.

도 127은 본 발명의 일 실시예에 따른, 하이브리드 기반의 차세대 방송 시스템을 위한 프로토콜 스택 (Protocol Stack) 을 나타낸 도면이다.

본 발명에서는 도 127에 도시된 data link (encapsulation) 부분의 구조를 제안 하고, 상위 계층 (upper layer) 에서 전달 되는 MPEG-2 TS (Transport Stream) 및/또는 IP (Internet Protocol) packet을 물리적 계층 (physical layer)으로 전달 하는 방안을 제안한다. 또한 물리적 계층 (physical layer) 의 동작에 필요 한 시그널링 (signaling) 전달 방안을 제안하며, 향후 상위 계층 (layer)에서 새로운 packet type의 전송이 고려될 때, 이를 물리적 계층 (physical layer)으로 전달 할 수 있는 기반을 구축한다.

해당 프로토콜 계층 (protocol layer)은 데이터 링크 계층 (Data Link Layer), 캡슐화 계층 (Encapsulation Layer), 계층 2 (Layer 2) 등 여러 가지 용어로 불릴 수 있다. 본 발명에서는 링크 계층 (link layer)으로 기술한다. 실제 본 발명의 적용 시에는 링크 계층 (link layer) 이라는 용어를 대체하여 사용하거나, 해당 계층 (layer) 에 새로운 명칭을 부여할 수도 있다.

본 발명에 따른 방송 시스템은, IP (Internet Protocol) 중심 브로드캐스트 네트워크 (IP centric broadcast network)와 브로드밴드 (broadband) 가 결합된 하이브리드 방송 시스템에 해당될 수 있다.

본 발명에 따른 방송 시스템은, 기존의 MPEG-2 기반의 방송 시스템 과의 호환성을 유지하도록 설계될 수 있다.

본 발명에 따른 방송 시스템은, IP 중심 브로드캐스트 네트워크 (IP centric broadcast network), 브로드밴드 (broadband) 네트워크, 및/또는 이동통신 네트워크 (mobile communication network 또는 cellular network) 의 결합에 기반한 하이브리드 방송 시스템에 해당될 수 있다.

도 127을 참조하면, 물리적 계층 (Physical layer) 은, ATSC 시스템 및/또는 DVB 시스템과 같은 방송 시스템에서 채용하는 물리적 프로토콜을 이용할 수 있다.

캡슐화 (Encapsulation) 계층에서는, 물리적 계층으로부터 획득된 정보로부터, IP 데이터그램 (datagram) 을 획득하거나, 획득된 IP 데이터그램을 특정 프레임 (예를 들어, RS Frame, GSE-lite, GSE 혹은 신호 프레임 등)으로 변환한다. 여기서, 프레임은 IP 데이터 그램들의 집합을 포함할 수 있다.

FAC(fast access channel)는 서비스 및/또는 콘텐츠에 접근할 수 있도록 하기 위한 정보 (예, 서비스 ID와 프레임 간의 매핑 정보 등)를 포함한다.

본 발명의 방송 시스템은 IP (Internet Protocol), UDP (User Datagram Protocol), TCP (Transmission Control Protocol), ALC/LCT (Asynchronous Layered Coding / Layered Coding Transport), RCP/RTCP (Rate Control Protocol / RTP Control Protocol), HTTP (Hypertext Transfer Protocol), FLUTE (File Delivery over Unidirectional Transport) 등의 프로토콜을 이용할 수 있다. 이들 프로토콜 간의 스택 (stack) 은 도 127에 도시된 구조를 참조할 수 있다.

본 발명의 방송 시스템에서 데이터는 ISOBMFF (ISO base media file format) 형태로 전송될 수 있다. ESG (Electrical Service Guide), NRT (Non Real Time), A/V (Audio / Video) 및/또는 일반 데이터는 ISOBMFF의 형태로 전송될 수 있다.

브로드캐스트 네트워크에 의한 데이터의 전송은, linear content의 전송 및/또는 non-linear content의 전송을 포함할 수 있다.

RTP/RTCP 기반 A/V, Data(closed caption, emergency alert message 등) 전송은 linear content의 전송에 해당될 수 있다.

RTP payload는 NAL (Network Abstraction Layer) 이 포함된 RTP/AV stream 형태 및/또는 ISO based media file format 으로 encapsulation 된 형태로 전송될 수 있다. RTP payload의 전송은 linear content의 전송에 해당될 수 있다. ISO based media file format 으로 encapsulation 된 형태의 전송은 A/V 등에 대한 MPEG DASH media segment를 포함할 수 있다.

FLUTE 기반 ESG의 전송, non-timed data의 전송, NRT content의 전송은 non-linear content의 전송에 해당될 수 있다. 이들은 MIME type 의 파일 형태 및/또는 ISO based media file format 으로 encapsulation 된 형태로 전송될 수 있다. ISO based media file format 으로 encapsulation 된 형태의 전송은 A/V 등에 대한 MPEG DASH media segment를 포함할 수 있다.

브로드밴드 네트워크에 의한 전송은 컨텐츠에 대한 전송과 시그널링 데이터에 대한 전송으로 분리하여 생각할 수 있다.

컨텐츠의 전송은 Linear content (A/V, data(closed caption, emergency alert message 등) 의 전송과 non-linear content (ESG, non-timed data 등)의 전송, MPEG DASH 기반 Media segment(A/V, data) 전송을 포함한다.

시그널링 데이터의 전송은, 방송망에서 전송되는 signaling table (MPEG DASH 의 MPD 포함)을 포함하는 전송이 가능하다.

본 발명의 방송 시스템에서는 방송망을 통해 전송된 linear/non-linear 콘텐츠 간의 동기화, 혹은 방송망을 통해 전송되는 컨텐츠와 broadband 을 통해 전송된 콘텐츠 간의 동기화를 지원할 수 있다. 예를 들어, 하나의 UD 콘텐츠가 방송망과 broadband 을 통해 나눠서 동시에 전송되는 경우, 수신기는 전송 프로토콜에 의존적인 timeline 을 조정하고, 방송망의 컨텐츠와 브로드밴드의 컨텐츠를 동기화 후 하나의 UD 콘텐츠로 재구성할 수 있다.

본 발명의 방송 시스템의 Applications 계층은 양방향성 (Interactivity), 개인 맞춤화(Personalization), Second Screen, ACR (automatic content recognition) 등의 기술적 특징을 구현할 수 있다. 이러한 특징은, 예를 들면, 북미 방송 표준인 ATSC2.0 에서 ATSC3.0으로 확장에서 중요한 특징이다. 예를 들면, 양방향성의 특징을 위하여, HTML5 가 사용될 수 있다.

본 발명의 방송 시스템의 Presentation 계층에서는, 컴포넌트들 사이 또는 양방향 어플리케이션들 사이의 공간적, 시간적 관계를 식별하기 위하여 HTML 및/또는 HTML5가 사용될 수 있다.

본 발명의 다른 실시예에 따른 방송 시스템은 전술한 방송 시스템에 일부를 추가하거나, 일부를 변경하는 것에 해당되므로, 개개의 구성에 관한 설명은 전술한 방송 시스템에 대한 설명으로 대체한다.

본 발명의 다른 실시예에 따른 방송 시스템은 MPEG-2 시스템과의 호환성을 유지하는 시스템 구조를 포함한다. 예를 들면, 기존 MPEG-2 시스템에서 전송하는 linear/non-linear content 을 ATSC 3.0 시스템에서 수신 및 동작 가능하도록 지원하거나, ATSC 3.0 시스템에서 수신된 데이터의 형태 즉, MPEG-2 TS 인지, 혹은 IP 데이터 그램인지에 따라, A/V, Data 에 대한 처리를 유동적으로 조절할 수 있다.

본 발명의 다른 실시예에 따른 방송 시스템의 Encapsulation 계층 (layer) 에서는, Physical layer 로부터 획득된 정보/데이터를 MPEG-2 TS 혹은 IP 데이터 그램으로 변환하거나, 혹은 IP 데이터그램을 이용하여 특정 프레임 (예를 들어, RS Frame, GSE-lite, GSE 혹은 신호 프레임 등)으로 변환한다.

본 발명의 다른 실시예에 따른 방송 시스템은 방송망을 통한 서비스/콘텐츠 획득을 위하여 MPEG-2 TS 인지, IP 데이터 그램인지에 따라 유동적으로 획득 가능하도록 하는 시그널링 정보 포함한다. 즉, 방송 시스템에서, 시그널링 정보의 획득은, MPEG-2 TS 기반에서 시그널링 정보를 획득하거나, UDP 프로토콜에 따른 데이터에서 시그널링 정보를 획득할 수 있다.

본 발명의 방송 시스템에서는 MPEG-2 TS 및/또는 IP 데이터 그램으로 encapsulation 된 방송망 기반의 linear/non-linear 콘텐츠 간의 동기화 지원할 수 있다. 또는, 방송망 및 broadband 을 통해 각각 전송된 콘텐츠 프래그먼트 간의 동기화를 지원할 수 있다. 예를 들어, 하나의 UD 콘텐츠가 방송망과 broadband 을 통해 나눠서 동시에 전송되는 경우, 수신기는 전송 프로토콜에 의존적인 timeline 을 조정하고, 방송망의 컨텐츠와 브로드밴드의 컨텐츠를 동기화 후 하나의 UD 콘텐츠로 재구성할 수 있다.

도 128는 본 발명의 일 실시예에 따른 링크 계층 (link layer)의 인터페이스 (interface)를 나타낸 도면이다.

송신기에서는, 디지털 방송에서 주로 사용하는 IP 패킷 및/또는 MPEG-2 TS packet이 입력으로 들어 오는 경우를 고려할 수 있다. 송신기는 추후 차세대 방송에서 사용 할 수 있는 새로운 프로토콜의 패킷 (packet)의 구조 역시 지원이 가능하도록 한다. 링크 계층에서 캡슐화 된 데이터와 시그널링 (signaling)은 물리적 계층으로 전달된다. 송신기는 전달된 데이터 (시그널링 데이터를 포함)에 대하여, 방송 시스템이 지원하는 물리적 계층의 프로토콜에 맞는 처리를 수행하여 해당 데이터를 포함하는 신호 (signal)를 송출하게 된다.

한편, 수신기에서는, 물리적 계층 (physical layer)에서 전달된 데이터 (data) 와 시그널링 (signaling)을 상위 계층에서 처리 가능한 데이터의 형태로 복원한다. 수신기는 패킷 (packet)의 헤더를 읽거나, 이하에서 설명할 그 이외의 방법으로, 물리적 계층 (physical layer)에서 전달되는 패킷 (packet)이 시그널링 (혹은 시그널링 데이터) 인지 데이터 (혹은 컨텐츠 데이터)인지 구분을 할 수 있다.

송신기의 링크 계층 (link layer)에서 전달되는 시그널링 (i.e. 시그널링 데이터)는, 상위 계층 (Upper layer)에서 전달되어, 수신기의 상위 계층 (upper layer)로 전달 되어야 하는 시그널링, 링크 계층 (Link layer)에서 생성되어 수신기의 링크 계층 (link layer)에서 데이터의 처리에 관한 정보를 제공하기 위한 시그널링, 및/또는 상위 계층 (Upper layer) 또는 링크 계층 (link layer) 에서 생성이 되지만, 물리적 계층 (physical layer)에서 특정 데이터 (예를 들면, 서비스, 컨텐츠 및/또는 시그널링 데이터)에 대한 빠른 탐지 (detection)을 위해 전달되어지는 시그널링을 포함할 수 있다.

도 129은 본 발명의 일 실시예에 따른 링크 계층의 패킷의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따르면, 링크 계층의 패킷은 고정 헤더 (Fixed Header), 확장 헤더 (Extended Header) 및/또는 페이로드 (payload) 를 포함할 수 있다.

고정 헤더는 크기가 고정된 헤더이다. 예를 들면, 고정 헤더는 1 바이트의 크기를 가질 수 있다. 확장 헤더는 크기가 변경 가능한 헤더이다. 고정 헤더와 확장 헤더의 뒤에 상위 계층에서 전달되는 데이터를 포함하는 페이로드가 위치하게 된다.

고정 헤더는 패킷 타입 (Packet type) 엘레먼트 (element) 및/또는 지시 파트 (Indicator Part) 엘레먼트를 포함할 수 있다.

패킷 타입 엘레먼트는 3비트의 크기를 가질 수 있다. 패킷 타입 엘레먼트는 상위 계층(링크 계층의 상위 계층)의 패킷 타입을 식별한다. 패킷 타입 엘레먼트의 값에 따라 식별되는 패킷의 타입은 후술한다.

지시 파트 엘레먼트는 페이로드의 구성 방법 및/또는 확장 헤더의 구성 정보를 포함할 수 있다. 지시 파트 엘레먼트가 가리키는 구성 방법 및/또는 구성 정보는 패킷의 타입에 따라 달라 질 수 있다.

도 130는 본 발명의 일 실시예에 따른 패킷 타입 엘레먼트의 값에 따른 패킷의 타입을 나타낸 도면이다.

예를 들면, 패킷 타입 엘레먼트의 값이 ‘000’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 IPv4 (Internet Protocol version 4)의 패킷임을 나타낸다.

패킷 타입 엘레먼트의 값이 ‘001’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 IPv6 (Internet Protocol version 6)의 패킷임을 나타낸다.

패킷 타입 엘레먼트의 값이 ‘010’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 Compressed IP packet 임을 나타낸다.

패킷 타입 엘레먼트의 값이 ‘011’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 MPEG-2 TS의 패킷임을 나타낸다.

패킷 타입 엘레먼트의 값이 ‘101’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 Packetized Stream의 패킷임을 나타낸다. 예를 들면, Packetized Stream은 MPEG media transport packet 에 해당 될 수 있다.

패킷 타입 엘레먼트의 값이 ‘110’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 시그널링 (시그널링 데이터) 을 전달하는 패킷임을 나타낸다.

패킷 타입 엘레먼트의 값이 ‘111’을 가지는 경우, 상위 계층에서 링크 계층으로 전달되는 패킷이 Framed Packet type 임을 나타낼 수 있다.

도 131은 본 발명의 일 실시예에 따른, 링크 계층으로 IP 패킷이 전달되는 경우, 링크 계층의 패킷의 헤더의 구조를 나타낸 도면이다.

IP 패킷 (packet)이 링크 계층 (link layer)의 입력 (input)으로 들어 오게 되면, 패킷 타입 엘레먼트의 값은 000B (000의 3비트) 또는 001B (001의 3비트) 이 된다.

IP 패킷이 입력되는 경우 링크 계층의 패킷의 헤더를 참조하면, 패킷 타입 엘레먼트 다음에 오는 지시 파트 엘레먼트는 C/S (Concatenation/Segmentation) 필드 (field) 및/또는 3비트의 부가 필드 (이하 ‘부가 필드’라 함) 를 포함할 수 있다.

링크 계층의 패킷은, 패킷 타입 엘레먼트 뒤에 오는 2비트의 C/S (Concatenation/Segmentation) 필드에 따라서, 고정 헤더의 부가 필드 및 확장 헤더의 정보가 결정 된다.

C/S 필드는 입력된 IP 패킷이 처리되는 형태를 표시하며, 그에 따른 확장 헤더의 길이에 대한 정보를 내포하고 있다.

일 실시예에 따르면, C/S 필드의 값이 00B (00의 2비트) 일 때, 링크 계층 패킷 (link layer packet) 의 페이로드가 노멀 패킷 (normal packet)을 포함하는 경우에 해당 한다. 노멀 패킷은 입력된 IP 패킷이 그대로 링크 계층 패킷의 페이로드가 된다는 것을 의미한다. 이 경우, 고정 헤더 부분의 부가 필드는 사용 되지 않으며, 추후 사용을 위해 예약 (reserve) 된다. 이 경우, 확장 헤더는 쓰이지 않을 수 있다.

C/S 필드의 값이 01B (01의 2비트) 일 때, 링크 계층 패킷의 페이로드가 연결 패킷 (concatenated packet)을 포함하는 경우에 해당 한다. 연결 패킷은 하나 이상의 IP 패킷들을 포함한다. 즉, 하나 이상의 IP 패킷이 링크 계층 패킷의 페이로드에 포함될 수 있다. 이 때, 확장 헤더는 쓰이지 않고, C/S 필드 뒤에 따라오는 부가 필드는 카운트 필드 (count field)로 사용 된다. 카운트 필드에 대한 상세한 내용은 후술한다.

C/S 필드의 값이 10B (10의 2비트) 일 때, 페이로드가 분할 패킷 (segmented packet)으로 구성되는 경우에 해당 한다. 분할 패킷은, 하나의 IP 패킷을 몇 개의 세그먼트 (segment)로 나뉘고, 그 중 하나의 세그먼트 (segment)를 포함하는 패킷이다. 즉, 링크 계층 패킷의 페이로드는 IP 패킷에 포함되는 복수의 세그먼트 중 어느 하나를 포함한다. C/S 필드 뒤에 따라오는 부가 필드는 세그먼트 식별자 (segment ID)로 사용 된다. 세그먼트 식별자는 세그먼트를 고유하게 식별하는 정보이다. 세그먼트 식별자는 IP 패킷이 분할 (segmentation) 되었을 때 부여되는 ID로, 추후 각각 전송되는 세그먼트를 하나로 합치는 경우 동일한 IP 패킷의 구성요소임을 알게 해 준다. 세그먼트 식별자는 3비트의 크기를 가질 수 있으며, 동시에 8개의 IP 패킷의 분할 (segmentation) 을 지원 하게 된다. 예를 들면, 하나의 IP 패킷에서 분할된 세그먼트들은 동일한 세그먼트 식별자를 가질 수 있다. 이 경우, 확장 헤더는 1바이트의 길이를 가질 수 있다. 이 경우, 확장 헤더는 Seg_SN 필드 (Segment Sequence Number field) 및/또는 Seg_Len_ID 필드 (Segment Length ID field) 를 포함할 수 있다.

Seg_SN 필드 (Segment Sequence Number field; 세그먼트 순서 번호 필드)는 4비트의 길이를 가질 수 있으며, IP 패킷에서 해당 세그먼트의 순서 번호를 나타낸다. Seg_SN 필드 IP 패킷이 분할 (segmentation) 되었을 때, 각 세그먼트의 순서를 확인하기 위해 사용 되는 필드이다. 따라서, 하나의 IP 패킷에서 분할 (segmentation)된 페이로드를 포함하는 링크 계층 패킷들은 동일한 세그먼트 식별자 (Seg_ID)를 가지지만, 서로 다른 Seg_SN 필드의 값을 가지게 된다. Seg_SN 필드는 4비트의 크기를 가질 수 있고, 이때, 하나의 IP 패킷은 최대 16개까지 분할 (segmentation)이 가능하게 된다. IP 패킷을 보다 많은 세그먼트로 분할하고자 하는 경우, Seg_SN 필드의 크기를 확장하여, 세그먼트의 순서 및/또는 개수를 나타낼 수 있다.

Seg_Len_ID 필드 (Segment Length ID field; 세그먼트 길이 식별자)는 4비트의 길이를 가질 수 있으며, 세그먼트의 길이를 식별하는 식별자이다. Seg_Len_ID 필드의 값에 따른 실제 세그먼트의 길이는 추후에 설명될 테이블에 의하여 식별될 수 있다. Seg_Len_ID 필드, 대신 실제 세그먼트의 길이 값을 시그널링하는 경우, 4비트의 Seg_Len_ID 필드를 12 비트의 세그먼트 길이 필드 (Segment length field) 로 확장할 수 있으며, 이 경우, 2바이트의 확장 헤더가 링크 계층 패킷에 포함될 수 있다.

C/S 필드의 값이 11B (11의 2비트) 일 때, C/S 필드 값이 10B 인 경우와 같이, 페이로드가 분할 패킷 (segmented packet)을 포함하는 경우에 해당 한다. 그러나, 하나의 IP 패킷 에서 나눠진 세그먼트 (segment) 중 마지막에 위치한 (마지막 순서의) 세그먼트가 페이로드에 포함됨을 의미한다. 수신기는 세그먼트 (segment)를 모아 하나의 IP 패킷을 재구성 할 때, C/S 필드의 값을 이용하여, 마지막 세그먼트를 전송하는 링크 계층 패킷을 식별하고, 해당 패킷의 페이로드에 포함된 세그먼트를 IP 패킷의 마지막 세그먼트로 인식할 수 있다. C/S 필드 뒤의 부가 필드는 세그먼트 식별자 (segment ID)로 사용 된다. 이 경우, 확장 헤더는 2 바이트의 길이를 가질 수 있다. 확장 헤더는 Seg_SN 필드 (Segment Sequence Number field) 및/또는 L_Seg_Len 필드 (Last Segment Length field) 를 포함한다.

L_Seg_Len 필드 (Last Segment Length field; 마지막 세그먼트 길이 필드)는 마지막 세그먼트의 실제 길이를 나타낸다. Seg_Len_ID 필드를 이용하여 IP 패킷의 앞부분부터 동일한 크기로 분할 (segmentation) 하게 되면, 마지막 세그먼트의 경우 이전의 다른 세그먼트와 비교해 그 크기가 달라 질 수 있다. 따라서, L_Seg_Len 필드를 이용하여, 직접적으로 세그먼트의 길이를 표시해 줄 수 있다. L_Seg_Len 필드의 할당된 비트수에 따라 달라질 수 있으나, 본원의 일 실시예에 따른 비트수의 할당에 따르면, L_Seg_Len 필드는 마지막 세그먼트의 길이가 1~4095 바이트임을 표시할 수 있다.

즉, 하나의 IP 패킷을 복수의 세그먼트로 분할하는 경우, 일정한 길이의 세그먼트로 분할할 수 있으나, 마지막 세그먼트의 길이는 IP 패킷의 길이에 따라 달라질 수 있다. 따라서, 마지막 세그먼트의 길이는 별도로 시그널링할 필요가 있다. 동일한 명칭을 가지는 필드에 대한 설명은 전술한 설명으로 대체한다.

도 132는 본 발명의 일 실시예에 따른, C/S 필드의 값에 따른 의미와 헤더의 구성 정보를 나타낸 도면이다.

C/S 필드의 값이 00 인 경우, 노멀 패킷이 링크 계층 패킷의 페이로드에 포함되며, 부가 필드는 예약(reserved) 된 상태를 나타낸다. 한편, 확장 헤더는 링크 계층 패킷에 포함되지 않을 수 있다. 이 경우, 링크 계층 패킷의 헤더의 총 길이는 1 바이트가 될 수 있다.

C/S 필드의 값이 01 인 경우, 연결 패킷이 링크 계층 패킷의 페이로드에 포함되며, 부가 필드는 카운트 필드로 사용될 수 있다. 카운트 필드에 대한 내용은 후술한다. 한편, 확장 헤더는 링크 계층 패킷에 포함되지 않을 수 있다. 이 경우, 링크 계층 패킷의 헤더의 총 길이는 1 바이트가 될 수 있다.

C/S 필드의 값이 10 인 경우, 분할 패킷이 링크 계층 패킷의 페이로드에 포함되며, 부가 필드는 세그먼트 식별자 (segment ID)로 사용될 수 있다. 한편, 확장 헤더가 링크 계층 패킷에 포함될 수 있다, 확장 헤더는 Seg_SN 필드 및/또는 Seg_Len_ID 필드를 포함할 수 있다. Seg_SN 필드 또는 Seg_Len_ID 필드에 대한 내용은 전술한 설명 또는 후술할 설명으로 대체한다. 링크 계층 패킷의 헤더의 총 길이는 2 바이트가 될 수 있다.

C/S 필드의 값이 11 인 경우, 분할 패킷 (마지막 세그먼트를 포함하는 패킷) 이 링크 계층 패킷의 페이로드에 포함되며, 부가 필드는 세그먼트 식별자 (segment ID)로 사용될 수 있다. 한편, 확장 헤더가 링크 계층 패킷에 포함될 수 있다, 확장 헤더는 Seg_SN 필드 및/또는 L_Seg_Len 필드를 포함할 수 있다. Seg_SN 필드 또는 L_Seg_Len 필드에 대한 내용은 전술한 설명 또는 후술할 설명으로 대체한다. 링크 계층 패킷의 헤더의 총 길이는 3 바이트가 될 수 있다.

도 133은 본 발명의 일 실시예에 따른 카운트 필드의 값에 따른 의미를 나타낸 도면이다.

카운트 필드 (Count field)는 링크 계층 패킷의 페이로드가 연결 패킷 (Concatenated packet) 을 포함하는 경우 사용될 수 있다. 카운트 필드는 몇 개의 IP 패킷이 하나의 페이로드에 포함되어 있는지 나타낸다. 카운트 필드의 값은 그대로 연결 (concatenation) 되는 IP 패킷 개수를 나타낼 수도 있지만, 0개 또는 하나의 연결 (concatenation) 은 의미가 없으므로, 카운트 필드는 카운트 필드의 값에 2를 더한 개수의 IP 패킷이 페이로드에 포함됨을 나타낼 수 있다. 일 실시예에 따르면, 카운트 필드에는 3비트가 할당될 수 있으므로, 최대 9개의 IP 패킷이 하나의 링크 계층 패킷의 페이로드에 포함되어 있음을 나타낼 수 있다. 더 많은 IP 패킷이 하나의 페이로드에 포함될 필요가 있는 경우, 카운트 필드의 길이를 확장하거나, 확장 헤더에서 9개 이상의 IP 패킷의 개수에 대하여 추가로 시그널링을 해 줄 수 있다.

도 134는 본 발명의 일 실시예에 따른 Seg_Len_ID 필드의 값에 따른 의미 및 세그먼트의 길이를 계산하는 식을 나타낸 도면이다.

Seg_Len_ID 필드는 여러 개의 세그먼트들 중 마지막 세그먼트를 제외한 세그먼트의 길이를 표현하기 위해 사용된다. 세그먼트의 길이를 표시하기 위해 필요로 하는 헤더의 오버 헤드 (overhead)를 줄이기 위해, 세그먼트가 가질 수 있는 크기를 16개로 제한할 수 있다.

물리적 계층 (Physical layer)에서 처리하는 FEC (Forward Error Correction)의 코드 레이트 (code rate)에 따라 결정되어 있는 패킷의 입력 크기에 맞게 세그먼트의 길이를 결정하여, 이를 Seg_Len_ID 필드의 각각의 값에 따른 길이로 지정할 수 있다. 예를 들어, Seg_Len_ID 필드가 가지는 각각의 값에 대하여, 세그먼트의 길이는 미리 정해져 있을 수 있다. 이 경우, Seg_Len_ID 필드의 각각의 값에 따른 세그먼트의 길이에 대한 정보는 송신기에서 생성되어, 수신기로 전달되고, 수신기는 이를 저장할 수 있다. 한편, Seg_Len_ID 필드의 각각의 값에 설정된 세그먼트의 길이가 달라질 수 있는데, 이때에는 송신기가 이에 대한 새로운 정보를 생성하여, 수신기로 전송하고, 수신기는 이 정보를 바탕으로 저장된 정보를 업데이트 할 수 있다.

한편, 세그먼트의 길이에 무관하게 물리적 계층 (physical layer)의 처리가 동작 하는 경우, 도시된 수식과 같이 세그먼트의 길이를 구할 수도 있다.

여기에서, Len_Unit (Length Unit)은 세그먼트 길이를 표시하는 기본 단위이며, min_Len은 세그먼트의 길이의 최소값을 의미한다. Len_Unit과 min_Len은 송신기와 수신기에서 항상 동일한 값을 가져야 하며, 한번 결정된 이후에는 변하지 않는 것이 system 운용에 효율적이다. 이러한 값은 시스템의 초기화 과정에서 물리적 계층의 FEC의 처리 능력을 고려하여 결정될 수 있다. 예를 들어, 도시된 바에 따르면, Seg_Len_ID 필드의 값에 따라 표현되는 세그먼트의 길이를 나타내고 있으며, 이때, Len_Unit 값은 256, min_Len 값은 512 이다.

도 135는 본 발명의 일 실시예에 따른 노멀 패킷 (normal packet)을 캡슐화 (encapsulation) 하는 과정 및 링크 계층 패킷의 길이를 계산하는 식을 나타낸 도면이다.

전술한 바와 같이, 입력된 IP 패킷이 물리적 계층의 처리 범위 내에 있어, 연결 (concatenation)이나 분할 (segmentation) 되지 않는 경우에는 노멀 패킷으로 캡슐화 (encapsulation) 할 수 있다. 아래의 내용은 IPv4 또는 IPv6의 IP 패킷에 동일하게 적용될 수 있다. 하나의 IP 패킷이 그대로 링크 계층 패킷의 페이로드가 되며, 패킷 타입 엘레먼트의 값은 000B (IPv4) 또는 001B (IPv6) 가 되고, C/S 필드의 값은 00B (Normal Packet) 가 된다. 고정 헤더의 나머지 3비트는 추후 또 다른 용도로 사용하기 위해 예약 (reserved) 필드로 설정될 수 있다.

링크 계층 패킷의 길이는 다음과 같이 식별 할 수 있다. IP패킷의 헤더에는 IP 패킷의 길이를 나타내는 필드가 포함되어 있다. 길이를 나타내는 필드의 경우 항상 같은 자리에 위치하게 되므로, 수신기는, 링크 계층 패킷의 처음 (시작부) 부터 일정 오프셋 (offset) 만큼 이동한 위치의 필드를 확인하여, 링크 계층 패킷의 페이로드의 길이를 알 수 있게 된다. 수신기는, IPv4의 경우 페이로드의 시작점부터 2바이트, IPv6의 경우 페이로드의 시작점부터 4바이트만큼 이동한 자리에서, 2바이트 길이를 가지는 길이 필드 (length field) 를 읽을 수 있다.

도시된 수식을 참조하면, IPv4의 길이 필드 (length field) 값을 LIPv4 라 하면, LIPv4는 IPv4 전체 길이를 나타내므로 여기에 링크 계층 패킷의 헤더의 길이 LH (1 바이트) 를 더해 주면 전체 링크 계층 패킷의 길이가 된다. 여기서 LT는 링크 계층 패킷의 길이를 나타낸다.

도시된 수식을 참조하면, IPv6의 길이 필드 (length field) 값을 LIPv6 라 하면, LIPv6는 IPv6의 IP 패킷의 페이로드의 길이만을 나타내므로, 여기에 링크 계층 패킷의 헤더의 길이와, 추가로 IPv6의 고정 헤더 길이 (40 바이트) 를 더해 주면 링크 계층 패킷의 길이가 된다. 여기서 LT는 링크 계층 패킷의 길이를 나타낸다.

도 136은 본 발명의 일 실시예에 따른 연결 (concatenated packet)을 캡슐화 (encapsulation) 하는 과정 및 링크 계층 패킷의 길이를 계산하는 식을 나타낸 도면이다.

입력된 IP 패킷이 물리적 계층 (physical layer)의 처리 범위 내에 도달하지 못하는 경우, 몇 개의 IP 패킷을 연결하여 하나의 링크 계층 패킷 (link layer packet) 으로 캡슐화 (encapsulation) 할 수 있다. 아래의 내용은, IPv4 또는 IPv6의 IP 패킷에 동일하게 적용 할 수 있다.

여러 개의 IP 패킷이 링크 계층 패킷의 페이로드가 되며, 패킷 타입 엘레먼트의 값은 000B (IPv4) 또는 001B (IPv6), C/S 필드의 값은 01B (Concatenated Packet)이 된다. 여기에 몇 개의 IP 패킷이 하나의 페이로드를 구성하고 있는지 나타내는 3비트 카운트 필드 (count field) 가 이어 진다.

수신기가 연결 패킷 (Concatenated Packet)의 길이를 구하기 위해서, 노멀 패킷 (normal packet)의 경우와 유사한 방법을 이용 할 수 있다. 카운트 필드가 나타내는 연결된 IP 패킷의 개수를 n, 링크 계층 패킷의 헤더의 길이를 LH, 각각의 IP packet의 길이를 Lk (여기에서, 1≤k≤n) 라 하면, 전체 링크 계층 패킷의 길이 LT 는 도시된 수식과 같이 계산될 수 있다.

여기에서, 연결 패킷 (concatenated packet)의 경우에는 고정 헤더의 정보만 있으므로, LH=1 (byte) 가 되고, 각각의 Lk (1≤k≤n) 값은 연결 패킷에 포함되는 각각의 IP 패킷의 헤더에 존재하는 길이 필드 (length field) 값을 읽어서 확인할 수 있다. 수신기는, 링크 계층 패킷의 헤더가 끝나고, 페이로드가 시작되는 지점에서부터, 일정한 오프셋을 가지는 위치에서 첫번째 IP 패킷의 길이 필드를 파싱하고, 이 길이 필드를 이용하여, 첫번째 IP 패킷의 길이를 식별할 수 있다. 수신기는 첫번째 IP 패킷의 길이가 종료되는 지점에서, 일정한 오프셋을 가지는 위치에서 두번째 IP 패킷의 길이 필드를 파싱하고, 이 길이 필드를 이용하여, 두번째 IP 패킷의 길이를 식별할 수 있다. 위와 같은 방식으로 링크 계층 패킷의 페이로드에 포함되는 IP 패킷의 개수만큼 반복하여, 링크 계층 패킷의 페이로드의 길이를 식별할 수 있다.

도 137은 본 발명의 일 실시예에 따른 IPv4 패킷을 포함하는 연결 패킷 (concatenated packet) 의 길이를 구하는 과정 및 IP 패킷의 길이 필드 (length field)가 위치하는 오프셋 (offset) 값을 계산하는 식을 나타낸 도면이다.

송신기에서는 IP 패킷이 입력될 때, IP 패킷의 길이 필드를 읽는 것이 어렵지 않지만, 수신기에서는 링크 계층 패킷을 구성하고 있는 IP 패킷의 개수만 헤더를 통해 알 수 있으므로, 각각의 길이 필드의 위치가 알려져 있지 않다. 그러나, IP 패킷의 헤더에는 항상 같은 위치에 길이 필드가 있으므로 다음의 방법을 이용하여 길이 필드의 위치를 탐색하여 연결 패킷 (concatenated packet)의 페이로드에 포함되는 각각의 IP 패킷의 길이를 구할 수 있다.

연결 패킷의 페이로드에 포함되는 n개의 IP 패킷을 각각 IP1, IP2, ..., IPk, ..., IPn 이라 할 때, IPk 에 해당하는 길이 필드의 위치는 연결 패킷의 페이로드의 시작점 부터 Pk 바이트 만큼 떨어져 있는 자리에 위치한다. 여기에서 Pk (1≤k≤n) 는 연결 패킷의 페이로드 시작점부터 k번째 IP 패킷의 길이 필드가 위치하고 있는 오프셋 (offset) 값으로, 도시된 식과 같이 계산될 수 있다.

여기에서, IPv4의 패킷의 P1 은 2 바이트 가 된다. 따라서, P1 부터 순차적으로 Pk 값을 갱신하면서, 그에 해당하는 Lk 값을 읽어, 전술한 도 136의 수식에 적용 하면, 최종적으로 연결 패킷의 길이를 구할 수 있다.

도 138은 본 발명의 일 실시예에 따른 IPv6 패킷을 포함하는 연결 패킷 (concatenated packet) 의 길이를 구하는 과정 및 IP 패킷의 길이 필드 (length field)가 위치하는 오프셋 (offset) 값을 계산하는 식을 나타낸 도면이다.

IPv6 패킷이 연결되는 형태로 링크 계층 패킷의 페이로드에 포함되어 있을 때, 페이로드의 길이를 구하는 과정은 다음과 같다. IPv6 패킷에 포함되어 있는 길이 필드는 IPv6 패킷의 페이로드에 대한 길이 정보 이므로, IPv6의 고정 헤더 길이인 40 바이트를 길이 필드가 나타내는 IPv6 패킷의 페이로드 길이에 더하여, IPv6 패킷의 길이를 구할 수 있다.

연결 패킷의 페이로드에 포함되는 n개의 IP packet을 각각 IP1, IP2, ..., IPk, ..., IPn 이라 할 때, IPk 에 해당하는 길이 필드의 위치는 연결 패킷의 페이로드의 시작점부터 Pk 바이트 만큼 떨어져 있는 자리에 위치한다. 여기에서 Pk (1≤k≤n)는 연결 패킷의 페이로드의 시작점부터 k번째 IP 패킷의 길이 필드가 위치하고 있는 오프셋 (offset) 값으로, 도시된 수식에 따라 계산될 수 있다. 여기에서, IPv6의 경우 P1 은 4 바이트 가 된다. 따라서, P1 부터 순차적으로 Pk 값을 갱신하면서, 그에 해당하는 Lk 값을 읽어 전술한 도 136의 수식에 적용 하면, 최종적으로 연결 패킷의 길이를 구할 수 있다.

도 139는 본 발명의 일 실시예에 따른 분할 패킷 (segmented packet)을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

다음에서 설명할 내용은 IPv4 또는 IPv6의 IP 패킷에 동일하게 적용 할 수 있다. 하나의 IP 패킷이 분리되어, 여러 링크 계층 패킷 (link layer packet)의 페이로드 (payload)가 되며, 패킷 타입 엘레먼트 (Packet Type)의 값은 000B (IPv4) 또는 001B (IPv6), C/S 필드의 값은 세그먼트의 구성에 따라 10B 또는 11B 이 된다.

C/S 필드는 IP 패킷의 맨 마지막 부분에 해당 하는 세그먼트에만 11B 가 되고, 나머지 모든 세그먼트에는 10B 가 된다. C/S 필드의 값은 전술한 바와 같이, 링크 계층 패킷의 확장 헤더에 대한 정보를 알려 주기도 한다. 즉, C/S 필드의 값이 10B 인 경우는 2 바이트, 11B 인 경우는 3바이트 길이의 헤더를 가지게 된다.

같은 IP 패킷에서 분할 (segmentation) 되었음을 알리기 위해, 각각의 링크 계층 패킷의 헤더에 포함되는 세그먼트 식별자 (Seg_ID) 값은 모두 동일한 값을 가져야 한다. 수신기에서 정상적인 IP 패킷의 재조합을 위한 세그먼트의 순서 정보를 알려 주기 위해, 순차적으로 증가하는 Seg_SN 값이 각각의 링크 계층 패킷의 헤더에 기록 된다.

IP 패킷을 분할 (segmentation) 할 때, 전술한 바와 같이, 세그먼트의 길이를 결정하여 동일한 길이로 분할 (segmentation)을 수행한다. 이후 해당 길이 정보에 맞는 Seg_Len_ID 값을 헤더에 기록하게 된다. 이 경우 마지막에 위치하는 세그먼트의 길이는 앞의 세그먼트에 비해 달라지는 경우가 발생하므로, 길이 정보를 L_Seg_Len 필드를 이용하여 직접 표시할 수 있다.

Seg_Len_ID 필드, L_Seg_Len 필드를 이용하여 표시하는 길이 정보는 세그먼트, 즉 링크 계층 패킷의 페이로드에 대한 정보만 표시하게 되므로, 수신기는, 전체 링크 계층 패킷의 길이 정보는, C/S 필드를 참고하여 링크 계층 패킷의 헤더 길이를, 링크 계층 패킷의 페이로드 길이에 더하여 식별할 수 있다.

도 140은 본 발명의 일 실시예에 따른 IP 패킷의 분할 (segmentation) 과정 및 이에 따른 링크 계층 패킷의 헤더 정보를 나타낸 도면이다.

도면은, IP 패킷이 분할 (segmentation) 되어 링크 계층 패킷으로 캡슐화되는 되는 과정에서, 각각의 링크 계층 패킷의 헤더가 가지는 필드값도 보여 주고 있다.

예를 들면, IP 계층 (layer)에서 5500 바이트 길이의 IP 패킷이 링크 계층 (link layer) 으로 입력 되며, 이 IP 패킷이 5개의 세그먼트 S1, S2, S3, S4, S5로 나눠지고, 헤더 H1, H2, H3, H4, H5가 추가 되어 각각의 링크 계층 패킷으로 캡슐화 (encapsulation) 된다.

IPv4 패킷의 경우를 가정 하면, 패킷 타입 엘레먼트 (packet type) 값은 000B 으로 지정할 수 있다. H1 ~ H4 까지는 C/S 필드 값이 10B 가 되며, H5의 C/S 필드 값은 11B 이 된다. 동일한 IP packet의 구성임을 알리는 세그먼트 식별자 (Seg_ID)는 모두 000B 이 되고, Seg_SN 필드는 H1 부터 H5 까지 순차적으로 0000B 부터 0100B 까지 표시 된다.

5500 바이트를 5로 나눈 값은 1100 바이트이므로, 이 값과 가장 가까운 1024 바이트의 길이로 세그먼트를 구성 한다고 할 때, 마지막 세그먼트인 S5의 길이는 1404 바이트(010101111100B)가 된다. 이때, Seg_Len_ID 필드는 전술한 예시에 따르면 0010B 의 값을 가질 수 있다.

도 141은 본 발명의 일 실시예에 따른 CRC (Cyclic Redundancy Check)을 포함하는 IP 패킷의 분할 (segmentation) 과정을 나타낸 도면이다.

IP 패킷이 분할 (segmentation) 되어 수신기로 전달 되었을 때, 수신기에서 조합한 패킷의 무결성을 확인할 수 있도록, 송신기는 IP 패킷 뒤에 CRC를 붙여 분할 과정을 진행할 수 있다. 일반적으로 CRC 는 패킷의 마지막에 추가 되므로, 분할 과정 이후 마지막 세그먼트에 CRC가 포함 되게 된다.

수신기는 마지막 세그먼트의 길이를 넘는 데이터를 수신하는 경우, CRC로 인식할 수 있다. 또는 CRC의 길이를 포함하는 길이를 마지막 세그먼트의 길이로 시그널링할 수도 있다.

도 142은 본 발명의 일 실시예에 따른 MPEG-2 TS (transport stream)이 링크 계층으로 입력되는 경우, 링크 계층 패킷의 헤더 구조를 나타낸 도면이다.

패킷 타입 엘레먼트 (packet type)는 MPEG-2 TS 패킷이 링크 계층 (link layer)의 입력으로 들어오는 것을 식별한다. 예를 들어, 이때, 패킷 타입 엘레먼트의 값은 011B을 가질 수 있다.

도시된 도면은, MPEG-2 TS가 입력되는 경우 링크 계층 패킷의 헤더 구조를 나타낸 것이다. MPEG-2 TS 패킷이 링크 계층에 입력되는 경우, 링크 계층 패킷의 헤더는 패킷 타입 엘레먼트, 카운트 (count) 필드, PI (PID Indicator) 필드, 및/또는 DI(Deleted Null Packet Indicator) 필드를 포함할 수 있다.

예를 들면, 링크 계층 패킷의 헤더의 패킷 엘레먼트 (packet type)에 이어 2비트 또는 3비트의 카운트 필드, 1비트 PI(PID Indicator) 필드, 1비트 DI(Deleted Null Packet Indicator) 필드가 뒤 따른다. 카운트 필드를 2비트로 사용 할 경우, 나머지 1비트는 추후 다른 용도를 위해 예약 (reserved) 필드로 남겨 둔다. 예약 필드의 위치에 따라 고정 헤더 부분은 도 142의 (a) 내지 (d)와 같이 여러 가지로 구성될 수 있다. 본 발명에서는 (a)형태의 헤더를 기준으로 기술하나, 다른 형태의 헤더에도 동일한 설명이 적용될 수 있다.

MPEG-2 TS 패킷이 링크 계층으로 입력되는 경우 (packet type = 011)에는 확장 헤더는 쓰이지 않을 수 있다.

카운트 필드는 몇 개의 MPEG-2 TS 패킷이 링크 계층 패킷의 페이로드에 포함되는지 식별한다. 하나의 MPEG-2 TS 패킷의 크기는 차세대 방송시스템의 물리적 계층 (physical layer)에서 채택 가능성이 높은 FEC 기법인 LDPC (Low-density parity-check) 입력 크기에 비해 매우 작으므로, 기본적으로 링크 계층 (link layer)에서 연결 (concatenation) 되는 것을 고려 할 수 있다. 즉, 하나 이상의 MPEG-2 TS 패킷이 링크 계층 패킷의 페이로드에 포함될 수 있다. 단, 연결 (concatenation) 되는 MPEG-2 TS 패킷의 개수를 몇 가지로 제한하여, 이를 2비트 또는 3비트로 식별할 수 있다. MPEG-2 TS 패킷의 길이는 일정한 크기 (예를 들면 188 바이트)를 가지므로, 수신기는 카운트 필드를 이용해 링크 계층 패킷의 페이로드의 크기도 유추가 가능하다. 카운트 필드의 값에 따른 MPEG-2 TS 패킷의 개수를 지정하는 예시는 후술한다.

PI (Common PID indicator) 필드는, 하나의 링크 계층 패킷의 페이로드에 포함되는 MPEG-2 TS 패킷의 PID (Packet Identifier)가 모두 같은 경우, 1로 설정되고, 그렇지 않은 경우에는 0으로 설정된다. PI (Common PID indicator) 필드는 1 비트 크기를 가질 수 있다.

DI (Null Packet Deletion Indicator) 필드는 MPEG-2 TS 패킷에 포함되어 전송되는 눌 패킷 (null packet)에 대한 삭제 처리가 된 경우 1로 설정되고, 그렇지 않은 경우에는 0으로 설정된다. DI (Null Packet Deletion Indicator) 필드는 1비트의 크기를 가질 수 있다. DI 필드가 1이 되는 경우, 링크 계층 (Link layer)에서 눌 패킷 삭제 (Null packet deletion)를 지원 하기 위해서, 수신기는 MPEG-2 TS 패킷의 일부 필드를 재사용할 수 있다.

도 143은 본 발명의 일 실시예에 따른 카운트 필드의 값에 따른 링크 계층 패킷의 페이로드에 포함되는 MPEG-2 TS 패킷의 개수를 나타내는 도면이다.

카운트 필드가 2비트일 때, 연결 (concatenation) 되는 MPEG-2 TS 패킷의 개수는 4가지 경우에 수의 존재할 수 있다. 동기 바이트 (Sync byte) (47H)을 제외한 링크 계층 패킷의 페이로드의 크기 또한 카운트 필드에 의하여 식별될 수 있다.

카운트 필드의 값에 따라 할당되는 MPEG-2 TS 패킷의 개수는 시스템 설계자에 따라 달라질 수 있다.

도 144는 본 발명의 일 실시예에 따른 MPEG-2 TS 패킷의 헤더를 나타낸 도면이다.

MPEG-2 TS 패킷의 헤더는 동기 바이트 (Sync Byte) 필드, Transport Error Indicator 필드, payload unit start indicator 필드, transport priority 필드, PID 필드, transport scrambling control 필드, adaptation field control 필드 및/또는 continuity counter 필드를 포함한다.

동기 바이트 (Sync Byte)는 패킷의 동기를 맞추기 위한 것으로, 링크 계층 (link layer)에서의 캡슐화 (encapsulation) 시에는 제외될 수 있다. 동기 바이트 바로 다음에 위치하는 Transport Error Indicator(EI)는 송신기에서는 사용 하지 않고, 수신기에서 복구 할 수 없는 에러 (error)가 발생 하였을 때, 에러가 있음을 상위 계층에 알리기 위한 목적으로 사용 된다. 이러한 목적으로 인해, Transport Error Indicator 필드는 송신기에서는 사용되지 않는 비트가 된다.

Transport Error Indicator 필드는 스트림에서 오류를 정정할 수 없는 경우, 복조 과정에서 설정되는 필드로, 패킷에 정정할 수 없는 오류가 있음을 알리는 필드이다.

payload unit start indicator 필드는 PES (Packetized elementary stream) 또는 PSI (Program-specific information)의 시작 여부를 식별한다.

transport priority 필드는 동일한 PID를 갖는 다른 패킷들 보다 우선 순위가 높은지 식별한다.

PID 필드는 패킷을 식별한다.

transport scrambling control 필드는 스크램블을 사용하는지 여부 및/또는 홀수 또는 짝수 키를 사용하여 스크램블을 사용하는지 여부를 식별한다.

adaptation field control 필드는 어댑테이션 필드의 존재 여부 등을 식별한다.

continuity counter 필드는 페이로드 패킷의 순서 번호를 나타낸다.

도 145는 본 발명의 일 실시예에 따른 송수신기에서 Transport Error Indicator 필드의 용도를 변경하는 과정을 나타낸 도면이다.

DI 필드가 1이 되는 경우, 도시된 바와 같이 송신기의 링크 계층 (link layer) 에서 Transport Error Indicator 필드를 Deletion Point Indicator(DPI) 필드로 용도를 변경할 수 있다. Deletion Point Indicator(DPI) 필드는, 수신기의 링크 계층 (link layer)에서 눌 패킷 (null packet) 관련 처리가 완료 된 이후 다시 Transport Error Indicator 필드로 복원된다. 즉, DI 필드는 눌 패킷 (null packet) 삭제 처리여부와 함께, MPEG-2 TS 헤더의 Transport Error Indicator field의 용도 변경 여부를 동시에 알려 주는 필드가 될 수 있다.

도 146은 본 발명의 일 실시예에 따른 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

기본적으로 MPEG-2 TS 패킷은 연결 (concatenation) 되는 것을 고려하고 있으므로, 하나의 링크 계층 패킷 (link layer packet)의 페이로드에 여러 개의 MPEG-2 TS 패킷이 포함될 수 있으며, 그 개수는 전술한 방법으로 지정 할 수 있다. 하나의 링크 계층 패킷의 페이로드에 포함되는 MPEG-2 TS 패킷의 개수를 n이라 할 때, 각각의 MPEG-2 TS 패킷은 Mk (1 ≤ k ≤ n) 로 표기 할 수 있다.

MPEG-2 TS 패킷은 일반적으로 4바이트의 고정 헤더와, 184 바이트의 페이로드로 구성 되어 있다. 4 바이트의 헤더 중 1 바이트는 동기 바이트 (sync byte) 로, 항상 동일한 값(47H)을 가진다. 따라서 하나의 MPEG-2 TS 패킷 ‘Mk’는 1바이트의 동기 (sync) 부분(S), 동기 바이트 (sync byte)를 제외한 3바이트의 고정 헤더 부분 (Hk), 및/또는 184 바이트의 페이로드 부분 (Pk)을 포함할 수 있다 (여기에서, 1 ≤ k ≤ n).

만일 MPEG-2 TS 패킷의 헤더에 adaptation 필드가 사용 되는 경우에는 adaptation 필드의 바로 앞까지 고정 헤더 부분으로 포함 시키고, 나머지 adaptation 부분은 페이로드 부분으로 포함 시키면 된다.

입력되는 n개의 MPEG-2 TS 패킷을 [M1, M2, M3, ... , Mn] 이라 하면, 이것은 [S, H1, P1, S, H2, P2, ..., S, Hn, Pn]의 배열을 가지게 된다. 동기 (Sync) 부분은 항상 동일한 값을 가지게 되는데, 이것은 송신기에서 보내지 않더라도 수신기에서 해당 위치를 찾아 다시 삽입할 수 있다. 따라서, 링크 계층 패킷의 페이로드를 구성할 때, 동기 (sync) 부분은 제외하여 패킷의 크기를 줄일 수 있다. 이러한 배열을 가지는 MPEG-2 TS 패킷의 집합을 링크 계층 패킷의 페이로드로 구성 할 때, 동기 (sync) 부분은 제외하고 헤더 부분과 페이로드 부분을 분리 하여 [H1, H2, ..., Hn, P1, P2, ..., Pn]으로 배치 한다.

PI 필드 값이 0, DI 필드 값이 0 인 경우, 링크 계층 패킷의 페이로드의 길이는 (n x 3) + (n x 184) 바이트가 되며, 여기에 링크 계층 패킷의 헤더 길이 1 바이트를 더하면, 전체 링크 계층 패킷 길이를 구할 수 있게 된다. 즉, 수신기는 이러한 과정을 통하여, 링크 계층 패킷의 길이를 식별할 수 있다.

도 147은 본 발명의 일 실시예에 따른 동일한 PID를 갖는 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

방송 데이터가 연속적으로 스트리밍 (streaming) 되는 경우, 하나의 링크 계층 패킷 (link layer packet)에 포함된 MPEG-2 TS 가 가지는 PID 값이 모두 동일한 경우가 발생할 수 있다. 이러한 경우, 반복되는 PID 값을 한꺼번에 표기하여 링크 계층 패킷의 크기를 줄일 수 있다. 이때, 링크 계층 패킷 (link layer packet)의 헤더 (header)에 있는 PI (PID indicator) 필드를 이용할 수 있다.

링크 계층 패킷의 헤더의 PI (Common PID Indicator) 값은 1로 설정 된다. 전술한 바와 같이, 링크 계층 패킷의 페이로드 내에서, 입력되는 n개의 MPEG-2 TS 패킷 [M1, M2, M3, ... , Mn] 은 동기 (sync) 부분은 제외하고 헤더 부분과 페이로드 부분을 분리 하여 [H1, H2, ..., Hn, P1, P2, ..., Pn]으로 배치 할 수 있다. 여기에서, MPEG-2 TS의 헤더 부분 [H1, H2, ..., Hn]는 모두 같은 PID를 가지는 경우를 고려하므로, PID는 한 번 만 표기하여 전송하여도 수신기에서는 다시 원래의 헤더로 복원할 수 있다. 공통되는 PID를 CPID (Common PID) 라 하고, MPEG-2 TS 패킷의 헤더 Hk 에서 PID를 제외한 헤더를 H’k 라 하면(1 ≤ k ≤ n), 링크 계층 패킷의 페이로드를 구성하는 MPEG-2 TS의 헤더 부분 [H1, H2, ..., Hn]을 [CPID, H’1, H’2, ..., H’n]으로 재구성 할 수 있다. 이 과정을 공통 PID 제거 (Common PID reduction) 라 명명할 수 있다.

도 148는 본 발명의 일 실시예에 따른 Common PID reduction 과정 및 Common PID reduction 과정을 거치는 경우 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.

MPEG-2 TS 패킷의 헤더 부분은 각각 13비트 크기의 PID를 포함하고 있다. 링크 계층 패킷의 페이로드를 구성하는 MPEG-2 TS 패킷이 모두 같은 PID값을 가지게 되면, 연결 (concatenation) 되는 패킷의 개수 만큼 PID 가 반복 된다. 따라서, 원래의 MPEG-2 TS 패킷의 헤더 부분 [H1, H2, ..., Hn] 에서 PID 부분을 제외 하여 [H’1, H’2, ..., H’n] 로 재구성 한 뒤, 공통된 PID의 값을 CPID (Common PID) 의 값으로 설정하고, CIPD를 재구성된 헤더 부분의 앞에 위치 시킨다.

PID 값은 13비트의 길이를 가지고 있는데, 전체 패킷이 바이트 단위의 형태로 되기 위해서 스터핑 (stuffing) 비트가 추가 될 수 있다. Stuffing 비트는 CPID의 앞부분 또는 뒷부분에 위치 할 수 있는데, 이것은 연결되는 다른 프로토콜 계층 (protocol layer)의 구성이나, 시스템의 구현에 따라 적절히 배치할 수 있다.

동일한 PID를 가지는 MPEG-2 TS 패킷의 캡슐화 (encapsulation) 의 경우에는 MPEG-2 TS 패킷의 헤더 부분에서 PID를 제외 시키고 캡슐화 (encapsulation) 과정을 수행 하므로, 다음과 같이 링크 계층 패킷의 페이로드의 길이를 구할 수 있다.

도시된 바와 같이, 동기 (sync) 바이트를 제외한 MPEG-2 TS 패킷의 헤더는 3바이트 길이를 가지는데, 이 중 13 비트의 PID 부분을 제외하면 11 비트가 된다. 따라서 n개의 패킷이 연결 (concatenation) 되어 있는 경우 (n x 11) 비트가 되는데, 연결 (concatenation) 되는 패킷의 개수를 8의 배수로 설정 하면, (n x 11) 비트는 바이트 단위의 길이가 된다. 여기에 공통 PID 길이인 13비트에, 3 비트 길이의 stuffing 비트를 추가하여 2바이트 길이를 가지는 CPID 부분으로 구성할 수 있다.

따라서, 동일한 PID를 가지는 n개의 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 한 링크 계층 패킷의 경우, 링크 계층 패킷의 헤더의 길이를 LH, CPID 부분의 길이 LCPID, 링크 계층 패킷의 전체 길이를 LT 라 할 때, 도시된 수식과 같이 LT 를 구할 수 있다.

도 147에 도시된 실시 예에 대해서, LH 는 1 바이트, LCPID는 2 바이트가 된다.

도 149은 본 발명의 일 실시예에 따른 Common PID reduction이 적용된 경우, 카운트 필드의 값에 따른 연결된 (concatenated) MPEG-2 TS 패킷의 개수 및 이에 따른 링크 계층 패킷의 길이를 나타낸 도면이다.

연결 (concatenation) 되는 MPEG-2 TS 패킷의 개수가 결정된 경우, 모든 패킷이 동일한 PID를 가지고 있는 경우, 전술한 Common PID reduction 과정이 적용될 수 있으며, 관련하여 설명한 수식에 따라, 수신기는 링크 계층 패킷의 길이를 구할 수 있다.

도 150는 본 발명의 일 실시예에 따른 눌 패킷 (null packet)이 포함된 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

MPEG-2 TS 패킷의 전송 시, 고정된 전송율로 맞추기 위해, 눌 패킷 (null packet)이 전송 스트림 내에 포함 될 수 있다. 눌 패킷은 전송 측면에서는 오버헤드 (overhead)가 되는 부분이므로, 송신기에서 보내지 않더라도, 수신기에서 이를 복원 할 수 있다. 송신기에서 눌 패킷을 삭제하여 보내고, 수신기에서 삭제된 눌 패킷의 개수와 위치를 찾아 복원 하기 위해서, 링크 계층 패킷의 헤더에 있는 DI (Null Packet Deletion Indicator) 필드를 이용할 수 있다. 이때, 링크 계층 패킷의 헤더의 DI (Null Packet Deletion Indicator)값은 1로 설정될 수 있다.

입력되는 전송 스트림 사이의 임의의 위치에 눌 패킷이 위치 할 때의 캡슐화 (encapsulation)은, 눌 패킷을 제외한 n 개의 패킷을 순차적으로 연결 (concatenation) 하는 형태로 진행될 수 있다. 눌 패킷을 제외할 때에는 연속적으로 몇 개의 눌 패킷이 제외 되었는지 카운트 (count) 한 값이 링크 계층 패킷의 페이로드에 포함될 수 있고, 수신기에서 이 카운트한 값을 바탕으로 원래의 위치에 눌 패킷을 생성하여 채워 넣을 수 있다.

눌 패킷을 제외한 n개의 MPEG-2 TS 패킷을 [M1, M2, M3, ... , Mn]이라 할 때, 눌 패킷은 M1 부터 Mn사이에 어느 위치에든 나타날 수 있다. 하나의 링크 계층 패킷에는 0 부터 n 까지의 횟수로 눌 패킷을 카운트 (count) 하는 부분이 나타나게 된다. 즉, 하나의 링크 계층 패킷 안에서 눌 패킷이 카운트 (count) 되는 부분이 나타나는 회수를 p라고 하면, p의 범위는 0부터 n까지 나타날 수 있다.

각각의 눌 패킷의 카운트 값을 Cm 으로 표시 하면, m 의 범위는 1 ≤ m ≤ p 이 되고, p=0 일 때 Cm 은 존재하지 않는다. 각각의 Cm 이 어느 MPEG-2 TS 패킷 사이에 위치하는 지는, 전술한 바와 같이, MPEG-2 TS 패킷의 헤더에서, EI(transport error indicator)를 DPI(Deletion Point Indicator)로 용도를 변경한 필드를 이용 하여 표시한다.

본 발명에서, Cm 은 1 바이트 길이를 가지고 있는 것을 제안 하며 이는 추후 packet의 길이에 여유가 생길 시 확장 되는 것도 고려할 수 있다. 1바이트 길이의 Cm 은 최대 256 개의 눌 패킷을 카운트할 수 있다. 눌 패킷의 지시자 (indicator) 역할을 하는 필드가 MPEG-2 TS 패킷의 헤더에 위치하고 있으므로, Cm 이 나타내는 값에 1을 더한 수 만큼 눌 패킷이 제외 되고 있다고 계산한다. 예를 들면, Cm =0 인 경우 1개의 눌 패킷, Cm =123 인 경우 124개의 눌 패킷이 제외 된다. 연속되는 눌 패킷이 256개를 초과하게 되면, 257 번 째 눌 패킷은 노멀 패킷 (normal packet)으로 처리를 하고, 그 이후의 눌 패킷은 전술한 방법으로 눌 패킷으로 처리할 수 있다.

도시된 바와 같이, Mi 와 Mi+1에 해당하는 MPEG-2 TS 패킷 사이에 눌 패킷이 위치하고 있으며, 이를 카운트한 값을 C1 이라 하고, Mj 와 Mj+1에 해당하는 MPEG-2 TS 패킷 사이에 눌 패킷이 위치하고 있고, 이를 카운트한 값을 Cp 라 하면, 실제 전송 순서는 [..., Mi, C1, Mi+1, ..., Mj, Cp, Mj+1, ...] 가 될 수 있다.

링크 계층 패킷의 페이로드를 구성하기 위해 눌 패킷이 아닌, MPEG-2 TS 패킷의 헤더 부분과 페이로드 부분을 분리하여 재배치 하는 과정에서 눌 패킷을 카운트 한 값 Cm (1 ≤ m ≤ p)은 MPEG-2 TS 패킷의 헤더 부분과 페이로드 부분의 사이에 배치한다. 즉, 링크 계층 패킷의 페이로드는 [H1, H2, ..., Hn, C1, ..., Cp, P1, P2, ..., Pn]와 같이 배치되며, 수신기에서는 Hk에 있는 DPI 필드에 나타나는 순서대로 1 바이트씩 카운트 값을 확인하고, 그 개수 만큼 원래의 MPEG-2 TS 패킷의 순서에 따라 눌 패킷을 복원 한다.

도 151은 본 발명의 일 실시예에 따른 제거된 눌 패킷 (null packet)을 카운트 (count) 하는 지시자 (indicator) 를 처리하는 과정 및 이 과정에서 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.

눌 패킷이 삭제 되었고, 그에 따른 카운트 값이 존재하고 있다는 의미로 DPI 필드의 값을 설정할 수 있다. 도시된 바에 따르면, 복수의 MPEG-2 TS 패킷의 헤더 중 Hi에 있는 DPI 필드의 값이 1 이 된다는 것은, Hi 와 Hi+1 사이에 눌 패킷이 제외 되어 캡슐화 (encapsulation) 되었고, 그에 따른 1 바이트 카운트 값이, 헤더 부분과 페이로드 부분 사이에 위치하고 있다는 것을 알려주는 것이다

이와 같은 과정에서, 링크 계층 패킷의 길이는 도시된 수식에 따라 계산될 수 있다. 따라서, 눌 패킷을 제외과정을 거친 n개의 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 한 링크 계층 패킷의 경우, 링크 계층 패킷의 헤더의 길이를 LH, 눌 패킷을 카운트 한 값 Cm (1 ≤ m ≤ p)의 길이를 LCount, 링크 계층 패킷의 전체 길이를 LT 라 할 때 도시된 수식에 따라 LT를 구할 수 있다.

도 152는 본 발명의 다른 실시예에 따른 눌 패킷 (null packet)이 포함된 MPEG-2 TS 패킷을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

눌 패킷을 제외한 캡슐화 (encapsulation) 방법의 또 다른 실시 예로, 링크 계층 패킷의 페이로드를 구성할 수 있다. 본 발명의 다른 실시예에서는, 링크 계층 패킷페이로드를 구성하기 위해 MPEG-2 TS 패킷의 헤더 부분과 페이로드 부분을 분리하여 재배치하는 과정에서 눌 패킷을 카운트 (count) 한 값 Cm (1 ≤ m ≤ p)을 헤더 부분에 위치하게 하고, 순서를 그대로 유지 한다는 것이다. 즉, 각각의 MPEG-2 TS의 헤더가 종료되는 지점에 눌 패킷을 카운트한 값이 포함될 수 있다. 따라서, 수신기는 각각의 MPEG-2 TS 헤더에 포함된 DPI 필드의 값을 읽어, 눌 패킷에 대한 제거가 수행된 것으로 판단되면, 해당 헤더의 마지막에 포함된 카운트 값을 읽고, 해당 카운트 값이 가리키는 만큼의 눌 패킷을 재생성하여 스트림에 포함시킬 수 있다.

도 153은 본 발명의 일 실시예에 따른 눌 패킷 (null packet)을 포함하는 스트림 (stream) 에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정을 나타낸 도면이다.

본 발명의 일 실시예에 따른 눌 패킷 (null packet)을 포함하는 스크림에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정은 전술한 눌 패킷을 제외하고 링크 계층 패킷을 캡슐화(encapsulation) 하는 과정과, 동일한 PID를 가지는 MPEG-2 TS 패킷들을 링크 계층 패킷으로 캡슐화 (encapsulation) 하는 과정을 결합하여 진행할 수 있다.

눌 패킷은 이를 나타내는 별도의 PID가 할당 되어 있으므로, 실제의 전송 스트림에 눌 패킷이 포함되어 있는 경우에는 동일한 PID로 처리가 되지 않는다. 그러나, 눌 패킷에 대한 제외 과정을 거친 이후, 눌 패킷에 대해서는 카운트 (count) 값만 링크 계층 패킷의 페이로드에 포함 되므로, 남아 있는 n 개의 MPEG-2 TS 패킷은 동일 PID를 가지므로, 전술한 방법으로 처리가 가능하다.

도 154는 본 발명의 일 실시예에 따른 눌 패킷 (null packet)을 포함하는 스트림 (stream) 에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정을 거칠 때, 링크 계층 패킷의 길이를 구하는 식을 나타낸 도면이다.

눌 패킷 (null packet)을 포함하는 스트림 (stream) 에서, 동일한 PID (packet identifier)를 포함하는 MPEG-2 TS 패킷들을 캡슐화 (encapsulation) 하는 과정을 거칠 때, 링크 계층 패킷의 길이는 도 22 및/또는 도 25의 수식을 통해 도출 할 수 있다. 이들 식을 정리하면 도시된 식으로 나타낼 수 있다.

도 155는 본 발명의 일 실시예에 따른 시그널링 전송을 위한 링크 계층 패킷의 구조를 나타낸 도면이다.

IP 헤더 캡슐화 정보, 방송 채널 스캔 정보의 갱신 등에 대한 정보와 같이, 수신기에서 IP 패킷 또는 MPEG-2 TS 패킷을 수신하기 전에 시그널링 (signaling) 정보를 전달 하기 위해, 본 발명에서는 링크 계층 (link layer)으로 시그널링 (i.e. 시그널링 데이터) 을 전달 할 수 있는 패킷 형태를 제안한다.

본 발명의 실시예에 따르면, 링크 계층 패킷의 헤더에 포함된 패킷 타입 엘레먼트의 값이 ‘110B’ 인 경우, 링크 계층 패킷의 페이로드에 시그널링 (signaling)을 위한 섹션 테이블 (section table) (또는 디스크립터; descriptor)를 포함시켜 전송 할 수 있다. 시그널링 섹션 테이블은 종래에 존재하던 DVB-SI (service information), PSI/PSIP, NRT (Non Real Time), ATSC 2.0, MH (Mobile/Handheld) 에 포함되는 시그널링 테이블/테이블 섹션을 포함할 수 있다.

도 156은 본 발명의 일 실시예에 따른 framed packet 전송을 위한 링크 계층 패킷의 구조를 나타낸 도면이다.

IP 패킷 또는 MPEG-2 TS 패킷 이외에도 일반적인 네트워크에서 사용되고 있는 패킷을 링크 계층 패킷을 통하여 전송할 수 있다. 이 경우, 링크 계층 패킷의 헤더의 패킷 타입 엘레먼트는 ‘111B’의 값을 가지고, 링크 계층 패킷의 페이로드에 framed packet이 포함되어 있음을 나타낼 수 있다.

도 157은 본 발명의 일 실시예에 따른 framed packet의 신택스 (syntax)를 나타낸 도면이다.

Framed 패킷의 신택스는 ethernet_type, length, 및/또는 packet()을 포함할 수 있다.

ethernet_type, 은 16비트의 필드이며, packet() 필드 내의 패킷의 IANA 의 등록에 따른 타입을 식별할 수 있다. 등록된 값만이 본 필드를 위하여 사용될 수 있다.

Length는 16 비트의 필드이며, packet() 구조의 전체 길이를 바이트 (byte)로 나타낼 수 있다.

,packet()은 가변 길이를 가지는 필드이며, 네트워크 (network) 패킷 을 포함할 수 있다.

도 158은 본 발명의 일 실시예에 따른, 차세대 방송 시스템의 수신기를 나타낸 도면이다.

본 발명의 일 실시예에 따른 수신기는, 수신부 (미도시), 채널 동조기 (Channel Synchronizer; 32010), 채널 등화기 (Channel Equalizer; 32020), 채널 디코더 (Channel Decoder; 32030), 시그널링 디코더 (Signaling Decoder; 32040), 베이스밴드 동작 컨트롤러 (Baseband Operation Controller; 32050), 서비스 맵 데이터베이스 (Service Map DB; 32060), 트랜스포트 패킷 인터페이스 (Transport Packet Interface; 32070), 브로드밴드 패킷 인터페이스 (Broadband Packet Interface; 32080), 커먼 프로토콜 스택 처리기 (Common Protocol Stack; 32090), 서비스 시그널링 채널 프로세싱 버퍼 및 파서 (Service Signaling Channel Processing Buffer & Parser; 32100), A/V 프로세서 (A/V Processor; 32110), 서비스 가이드 프로세서 (Service Guide Processor; 32120), 어플리케이션 프로세서 (Application Processor; 2130) 및/또는 서비스 가이드 데이터베이스 (Service Guide DB; 32140) 을 포함할 수 있다.

수신부 (미도시)는 방송 신호를 수신한다.

채널 동조기 (Channel Synchronizer; 32010)는 베이스밴드 (Baseband)에서 수신한 신호의 디코딩이 가능하도록 심볼 (symbol) 주파수와 타이밍 (timing)을 동기화한다. 여기서 베이스밴드는 방송 신호가 송/수신되는 영역을 가리킨다.

채널 등화기 (Channel Equalizer; 32020)는 수신된 신호에 대하여 채널 등화를 수행한다. 채널 등화기 (Channel Equalizer; 32020)는 수신된 신호가 다중 경로 (multipath), 도플러 효과 (Doppler effect) 등으로 인해 왜곡되었을 때 이를 보상하는 역할을 수행한다.

채널 디코더 (Channel Decoder; 32030)는 수신된 신호를 의미를 가지는 전송 프레임 (transport frame) 으로 복구한다. 채널 디코더 (Channel Decoder; 32030)는 수신한 신호에 포함된 데이터 또는 전송 프레임에 대하여 순방향 오류 정정 (forward error correction; FEC) 를 수행한다.

시그널링 디코더 (Signaling Decoder; 32040)는 수신된 신호에 포함된 시그널링 데이터를 추출하고 디코딩한다. 여기서, 시그널링 데이터는 후술할 시그널링 데이터 및/또는 서비스 정보 (Service Information; SI)를 포함한다.

베이스밴드 동작 컨트롤러 (Baseband Operation Controller; 32050)는 베이스밴드 (Baseband) 에서의 신호의 처리를 제어한다.

서비스 맵 데이터베이스 (Service Map DB; 32060)는 시그널링 데이터 및/또는 서비스 정보를 저장한다. 서비스 맵 데이터베이스 (Service Map DB; 2060)는 방송 신호에 포함되어 전송된 시그널링 데이터 및/또는 브로드밴드 패킷에 포함되어 전송된 시그널링 데이터를 저장할 수 있다.

트랜스포트 패킷 인터페이스 (Transport Packet Interface; 32070)는 전송 프레임 또는 방송 신호로부터, 트랜스포트 패킷을 추출한다. 트랜스포트 패킷 인터페이스 (Transport Packet Interface; 32070)는 트랜스포트 패킷 (transport packet) 으로부터 시그널링 데이터 또는 IP 데이터그램 (IP datagram) 을 추출한다.

브로드밴드 패킷 인터페이스 (Broadband Packet Interface; 32080)는 인터넷 망을 통하여 방송관련 패킷을 수신한다. 브로드밴드 패킷 인터페이스 (Broadband Packet Interface; 32080)는 인터넷 망을 통해 획득된 패킷 (Packet)을 추출하고, 해당 패킷으로부터 시그널링 데이터 또는 A/V 데이터를 조합 또는 추출한다.

커먼 프로토콜 스택 처리기 (Common Protocol Stack; 32090)는 수신한 패킷을 프로토콜 스택에 포함된 프로토콜에 따라 처리한다. 예를 들면, 커먼 프로토콜 스택 처리기 (Common Protocol Stack; 32090)는 전술한 방법에 따라, 각 프로토콜에서 처리를 수행하여, 수신한 패킷을 처리할 수 있다.

서비스 시그널링 채널 프로세싱 버퍼 및 파서 (Service Signaling Channel Processing Buffer & Parser; 32100)는 수신된 패킷에 포함된 시그널링 데이터를 추출한다. 서비스 시그널링 채널 프로세싱 버퍼 및 파서 (Service Signaling Channel Processing Buffer & Parser; 32100)는 IP 데이터 그램 등으로부터 서비스 및/또는 컨텐츠의 스캔 및/또는 획득과 관련된 시그널링 정보 추출하고, 이를 파싱한다. 수신된 패킷 내에서 시그널링 데이터는 일정한 위치 또는 채널에 존재할 수 있다. 이러한 위치 또는 채널을 서비스 시그널링 채널이라고 명명할 수 있다. 예를 들면, 서비스 시그널링 채널은 특정 IP주소, UDP Port 넘버, 전송 세션 식별자 등을 가질 수 있다. 수신기는 이러한 특정 IP주소, UDP Port 넘버, 전송 세션 등으로 전송되는 데이터를 시그널링 데이터로 인식할 수 있다.

A/V 프로세서 (A/V Processor; 32110)는 수신된 오디오 및 비디오 데이터에 대한 디코딩 및 프리젠테이션 (presentation) 처리를 수행한다.

서비스 가이드 프로세서 (Service Guide Processor; 32120)는 수신 신호로부터 어나운스먼트 (announcement) 정보를 추출하고, 서비스 가이드 데이터베이스 (Service Guide DB; 32140)를 관리하며, 서비스 가이드 (service guide)를 제공한다.

어플리케이션 프로세서 (Application Processor; 32130)는 수신한 패킷에 포함된 어플리케이션 (application) 데이터 및/또는 어플리케이션 관련 정보를 추출하고, 이를 처리한다.

서비스 가이드 데이터베이스 (Service Guide DB; 32140)는 서비스 가이드 데이터를 저장한다.

도 159는 본 발명의 일 실시예에 따른 섹션 테이블 (section table)의 일반적인 포맷 (format)을 나타낸 도면이다.

본 발명의 일 실시예에 따른 섹션 테이블은 table_id 필드, section_syntax_indicator 필드, section_length 필드, version_number 필드, current_next_indicator 필드, section_number 필드, last_section_number 필드 및/또는 section data 필드를 포함한다.

table_id 필드는 해당 테이블이 가지는 고유한 ID 값을 나타낸다.

section_syntax_indicator 필드는 당해 필드 이후에 따라오는 테이블 섹션의 포맷을 나타낸다. 당해 필드의 값이 0이면 당해 테이블 섹션은 short 포맷임을 나타낸다. 당해 필드의 값이 1이면 당해 테이블 섹션은 일반적인 long 포맷을 따른다. 본 발명의 일 실시예에 따른 당해 필드값은 항상 고정값 1을 가질 수 있다.

section_length 필드는 해당 섹션의 길이를 표시한다. 당해 필드 다음부터 해당 섹션의 마지막 부분까지의 길이를 바이트 단위로 나타낸다.

version_number 필드는 해당 테이블의 버전 (version)을 나타낸다.

current_next_indicator 필드가 나타내는 값이 1인 경우 해당 섹션 테이블이 유효함을 나타내고, 0인 경우에는 다음에 전송될 섹션 테이블이 유효함을 나타낸다.

section_number 필드는 해당 테이블을 구성하는 섹션의 번호를 나타낸다. 해당 테이블을 구성하는 첫 번째 섹션인 경우 section_number 필드값은 0을 나타내며 순차적으로 증가할 수 있다.

last_section_number 필드는 해당 테이블을 구성하는 섹션들 중에 마지막 섹션의 번호를 나타낸다.

section data 필드는 해당 섹션이 포함하는 데이터를 포함한다.

당해 도면에서 Specific Use로 표시한 필드는 각 테이블에 따라 다르게 구성될 수 있는 필드를 나타낼 수 있다. Specific Use로 표시한 필드에 할당되는 비트수는 그대로 유지될 수 있다.

도 160은 본 발명의 일 실시예에 따른 시그널링 (signaling)의 전송을 위한 링크 계층 패킷 (link layer packet)의 구조를 나타낸 도면이다.

본 발명의 일 실시예에 따른 시그널링 (signaling)정보를 링크 계층 패킷을 이용하여 전송하는 경우 패킷 타입 엘레먼트 (packet type)의 값은 110B를 나타낼 수 있다.

당해 도면은 시그널링 (signaling)이 전송될 때, 링크 계층 패킷의 헤더 구조를 나타낸 것이다. 당해 도면을 살펴보면, 시그널링을 전송하는 경우, 패킷 타입 엘레먼트 뒤에 2비트의 시그널링 타입 필드 (signaling type field)가 존재한다. 시그널링 타입 필드는 전송하여야 할 시그널링의 형태를 나타낸다. 시그널링 타입 필드에 따라서 뒤따르는 고정 헤더 (Fixed Header)의 나머지 3비트 부분 및 확장 헤더 (Extended Header)의 정보가 결정된다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 00B인 경우는 시그널링 타입 (signaling type)이 섹션 테이블 (section table)형태인 경우를 나타낸다. 섹션 테이블의 경우, 테이블에 포함되어 있는 필드 내에 섹션의 분리에 대한 정보 및 섹션의 길이에 대한 정보가 포함되어 있기 때문에 링크 계층 패킷은 별도의 처리 없이 패킷 타입 및 시그널링 타입만 지정하여 전송될 수 있다. 시그널링 타입 (signaling type)이 섹션 테이블 (section table)형태인 경우 고정 헤더 부분에서 패킷 타입 엘레먼트 및 시그널링 타입 필드를 제외한 나머지 3 비트는 사용되지 않고 추후 사용을 위해 reserve 될 수 있다. 시그널링 타입 (signaling type)이 섹션 테이블 (section table)형태인 경우 기본적으로 확장 헤더는 사용되지 않으나 링크 계층 패킷의 길이를 표시할 필요가 있는 경우에는 1 또는 2 바이트의 확장 헤더가 추가되고 이는 length field로 사용될 수 있다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 01B인 경우는 시그널링 타입이 디스크립터 (descriptor)형태인 경우를 나타낸다. 일반적으로, 디스크립터는 섹션 테이블의 일부분으로서 사용되는데, 간단한 시그널링에 해당하여 디스크립터만 전송하고자 하는 경우 해당 시그널링 타입으로 전송될 수 있다. 디스크립터는 섹션 테이블에 비해 그 길이가 짧을 수 있으므로 여러 개의 디스크립터가 하나의 링크 계층 패킷에 포함되어 전송될 수 있다. 본 발명의 일 실시예에 따른 고정 헤더의 지시 파트 (indicator part)에 해당하는 3비트는 하나의 링크 계층 패킷에 몇 개의 디스크립터가 포함되어 있는지를 표시하기 위해 사용될 수 있다. 시그널링 타입이 디스크립터 (descriptor)형태인 경우 확장 헤더는 사용되지 않고 디스크립터 내에 포함되어 있는 해당 디스크립터의 길이에 대한 정보를 활용하여 링크 계층 패킷의 길이는 표시될 수 있다. 링크 계층 패킷의 길이를 별도로 표시할 필요가 있는 경우에는 1 또는 2 바이트의 확장 헤더가 추가되고 이는 length field로 사용될 수 있다.

본 발명의 일 실시예에 따른 시그널링 타입 필드값 10B은 추후 또 다른 형태의 시그널링을 지원하기 위해 남겨질 수 있다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 11B인 경우는 시그널링 타입이 GSE-LLC인 경우를 나타낸다. GSE-LLC 시그널링은 분리 (segmentation)될 수 있는 구조를 가지고 있다. 따라서, 시그널링 타입이 GSE-LLC인 경우 고정 헤더 부분에서 패킷 타입 엘레먼트 및 시그널링 타입 필드를 제외한 나머지 3 비트 필드는 segment ID로 사용될 수 있다. 시그널링 타입이 GSE-LLC인 경우 2 바이트의 확장 헤더가 추가될 수 있고 상술한 2 바이트의 확장 헤더는 4 비트의 Seg_SN (Segment Sequence Number) 및 12 비트의 length field로 구성될 수 있다.

본 발명의 일 실시예에 따른 GSE-LLC는 Generic Stream Encapsulation Logical Link Control의 약어로서 OSI 모델의 데이터 링크층의 두 개의 부속 계층의 하나를 의미할 수 있다.

도 161은 본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값에 따른 의미와 시그널링 타입 필드에 뒤따르는 고정 헤더 및 확장 헤더에 관한 내용을 나타낸 도면이다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 00B인 경우는 시그널링 타입 필드 이후에 뒤따르는 필드는 존재하지 않을 수 있다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 01B인 경우 Concatenation Count (Count) 필드가 시그널링 타입 필드 이후에 뒤따라 존재할 수 있다. Concatenation Count (Count) 필드는 시그널링으로서 섹션 테이블이 아닌 디스크립터만 전송되는 경우에 존재하는 필드이다. Concatenation Count (Count) 필드는 몇 개의 디스크립터가 링크 계층 패킷의 페이로드를 구성하고 있는지를 나타낸다. Concatenation Count (Count) 필드에 대한 상세한 설명은 후술한다.

본 발명의 일 실시예에 따른 시그널링 타입 필드가 나타내는 값이 11B인 경우 Seg_ID (Segment ID) 필드, Seg_SN (Segment Sequence Number) 필드 및/또는 length 필드가 시그널링 타입 필드 이후에 뒤따라 존재할 수 있다. DVB_GSE를 이용하여 전송이 가능한 LLC 시그널링 데이터 (LLC sigmaling data)의 경우에서 LLC 시그널링 데이터는 자체적으로 분할 (segmentation)될 수 있다. Seg_ID (Segment ID) 필드는 LLC 데이터가 분할 (segmentation)되는 경우에 분할된 세그먼트를 식별하는 ID를 나타낸다. 전송된 LLC 데이터의 세그먼트를 하나로 합치는 경우 수신측은 Seg_ID (Segment ID) 필드를 이용하여 각 LLC 데이터의 세그먼트가 동일한 LLC 데이터의 구성요소임을 알 수 있다. Seg_ID (Segment ID) 필드는 3 비트의 크기를 가지며 8개의 세그먼트 (segmentation)를 식별할 수 있다. Seg_SN (Segment Sequence Number) 필드는 LLC 데이터가 분할 (segmentation)되는 경우 각 세그먼트 (segment)의 순서를 나타낸다. LLC 데이터의 앞부분에는 해당 데이터 테이블 (data table)에 대한 index를 포함되어 있으므로, 수신기가 패킷 (packet)을 수신할 때 분할된 각 세그먼트는 반드시 순서대로 정렬되어야 한다. 하나의 LLC 데이터에서 분할 (segmentation)된 페이로드 (payload)를 가지는 링크 계층 패킷들은 동일한 Seg_ID를 가지지만 서로 다른 Seg_SN를 가질 수 있다. Seg_SN (Segment Sequence Number) 필드는 4 비트의 크기를 가질 수 있다. 하나의 LLC 데이터는 최대 16개의 세그먼트로 분할 (segmentation)될 수 있다. length 필드는 현재 링크 계층 패킷에서 페이로드에 해당하는 LLC 데이터의 길이를 바이트 단위로 나타낸다. 따라서, 링크 계층 패킷의 전체 길이는 length 필드가 나타내는 값에 헤더길이인 3 바이트를 더한 값이 될 수 있다.

본 발명의 일 실시예에 따른 DVB_GSE는 DVB-Genneric Stream Encapsulation의 약어로서 DVB에 의하여 정의된 data link layer protocol을 의미할 수 있다.

도 162는 본 발명의 일 실시예에 따른 Concatenation Count (Count) 필드값에 따른 링크 계층 패킷의 페이로드를 구성하고 있는 디스크립터의 개수를 나타낸 도면이다.

본 발명의 일 실시예에 따르면 Concatenation Count (Count) 필드값에 1을 더한 숫자의 개수만큼의 디스크립터가 하나의 링크 계층 패킷의 페이로드를 구성하는 것으로 표시될 수 있다. 따라서, Concatenation Count (Count) 필드에 할당된 비트수가 3 비트이므로 최대 8개의 디스크립터가 하나의 링크 계층 패킷으로 구성하도록 시그널링될 수 있다.

도 163은 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 섹션 테이블 (section table)인 경우 섹션 테이블을 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.

본 발명의 일 실시예에 따르면 하나의 섹션 테이블 (section table)이 그대로 링크 계층 패킷의 페이로드가 될 수 있고 이 경우 패킷 타입 엘레먼트가 나타내는 값은 110B (signaling)가 되고 시그널링 타입 필드가 나타내는 값은 00B (section table)이 될 수 있다. 당해 도면에서 고정 헤더에서 패킷 타입 엘레먼트와 시그널링 타입 필드를 제외한 나머지 3 비트는 추후 또 다른 용도로 사용하기 위해 reserved field로 남겨질 수 있다.

본 발명의 일 실시예에 따른 섹션 테이블에 포함된 필드에는 해당 섹션의 길이를 나타내는 필드가 포함되어 있다. 상술한 해당 섹션의 길이를 나타내는 필드는 섹션 테이블 내에서 항상 같은 위치에 존재하므로 링크 계층 패킷의 페이로드의 처음에서부터 일정 오프셋 (offset)만큼 이동한 위치에 존재하는 필드를 확인함으로써 페이로드의 길이가 확인될 수 있다. 섹션 테이블의 경우 페이로드가 시작하는 부분부터 12 비트 이동한 자리에서 12 비트의 길이를 가지는 섹션 길이 필드 (section_length_field)가 존재한다. 섹션 길이 필드는 섹션 길이 필드 직후부터 섹션의 마지막 부분까지의 길이를 나타낼 수 있다. 따라서 섹션 길이 필드가 나타내는 값에 섹션 길이 필드에 포함되지 않은 부분과 링크 계층 패킷의 헤더 길이를 더함으로써 전체 링크 계층 패킷의 길이가 도출될 수 있다. 여기서, 섹션 길이 필드에 포함되지 않은 부분 (3 바이트)은 섹션 테이블에서 테이블 아이디 필드 (table_id field) 및 섹션 길이 필드 (section_length_field) 자체의 길이를 포함한다. 그리고, 링크 계층 패킷의 헤더 길이는 1 바이트일 수 있다. 즉, 링크 계층 패킷의 전체 길이는 섹션 길이 필드가 나타내는 값에 4 바이트를 더한 값일 수 있다.

본 발명의 일 실시예에 따른 수신 장치에서 섹션 테이블을 포함하는 링크 계층 패킷을 수신하게 되면 링크 계층 패킷의 고정 헤더 직후에 뒤따르는 8 비트 길이의 테이블 아이디 필드 (table_id field)값을 통하여 수신 장치는 해당 섹션 테이블에 대한 정보를 획득하고 이용할 수 있다.

도 164은 본 발명의 일 실시예에 따른 네트워크 정보 테이블 (network information table; NIT)의 syntax를 나타낸 도면이다.

본 발명의 일 실시예에 따르면 링크 계층 패킷의 페이로드에 시그널링을 위한 섹션 테이블을 포함시켜 전송하는 경우에 섹션 테이블로서 현재의 방송 네트워크 관련 정보를 나타내는 네트워크 정보 테이블 (network information table)가 링크 계층 패킷의 페이로드에 포함될 수 있다.

본 발명의 일 실시예에 따른 네트워크 정보 테이블 (network information table)은 table_id 필드, section_syntax_indicator 필드, section_length 필드, network_id 필드, version_number 필드, current_next_indicator 필드, section_number 필드, last_section_number 필드, network_descriptors_length 필드, descriptor(), transport_stream_loop_length 필드, broadcast_id 필드, original_network_id 필드, delivery_system_descriptor_length 필드 및/또는 delivery_system_descriptor()을 포함한다.

본 발명의 일 실시예에 따른 네트워크 정보 테이블에 포함된 필드 중 전술한 섹션 테이블 (section table)의 일반적인 포맷 (format)을 나타낸 도면에 대한 설명 부분에서 설명한 필드와 동일한 명칭을 가진 필드에 대한 설명은 전술한 설명으로 대체한다.

network_id 필드는 현재 이용되는 방송 네트워크 고유의 식별자를 나타낸다.

network_descriptors_length 필드는 네트워크 레벨에서 네트워크 관련 정보를 기술하는 디스크립터의 길이를 나타낸다.

descriptor()는 네트워크 레벨에서 네트워크 관련 정보를 기술하는 디스크립터를 나타낸다.

transport_stream_loop_length 필드는 방송 네트워크 상에서 전송되는 스트림 관련 정보의 길이를 나타낸다.

broadcast_id 필드는 이용되는 방송 네트워크 상에 존재하는 방송국 고유의 식별자를 나타낸다.

original_network_id 필드는 원래 이용되었던 방송 네트워크 고유의 식별자를 나타낸다. 원래 이용되었던 방송 네트워크가 현재 이용되는 방송 네트워크와 다를 경우에 NIT는 original_network_id 필드를 통하여 원래 이용되었던 방송 네트워크에 대한 정보를 포함할 수 있다.

delivery_system_descriptor_length 필드는 현재의 방송 네트워크 상에서의 전송 시스템 (delivery_system) 관련 세부 정보를 기술하는 디스크립터의 길이를 나타낸다.

delivery_system_descriptor()는 현재의 방송 네트워크 상에서의 전송 시스템 (delivery_system) 관련 세부 정보를 포함하는 디스크립터를 나타낸다.

도 165은 본 발명의 일 실시예에 따른 네트워크 정보 테이블 (network information table; NIT)에 포함되어 있는 전송 시스템 디스크립터 (delivery system descriptor)의 syntax를 나타낸 도면이다.

본 발명의 일 실시예에 따른 전송 시스템 디스크립터 (delivery system descriptor)는 전송 시스템 상에서 특정 방송국이 전달하는 데이터들과 연관된 시그널링 데이터 등을 전달하는 PLP (Physical Layer Pipe)의 정보를 포함할 수 있다.

본 발명의 일 실시예에 따른 전송 시스템 디스크립터는 descriptor_tag 필드, descriptor_length 필드, delivery_system_id 필드, base_PLP_id 필드, base_PLP_version 필드 및/또는 delivery_system_parameters()를 포함한다.

descriptor_tag 필드는 해당 디스크립터가 전송 시스템 디스크립터임을 나타내는 식별자를 나타낸다.

descriptor_length 필드는 해당 디스크립터의 길이를 나타낸다.

delivery_system_id 필드는 이용되는 방송 네트워크 고유의 전송 시스템 (delivery system) 식별자를 나타낸다.

base_PLP_id 필드는 broadcast_id에 의해 식별되는 특정 방송국에서 전송하는 방송 서비스를 구성하는 컴포넌트 (component)를 디코딩할 수 있는 대표 PLP (Physical Layer Pipe)의 식별자를 나타낸다. 여기서, PLP는 물리 계층 (physical layer)의 data pipe를 의미할 수 있고 특정 방송국에서 전송하는 방송 서비스에는 PSI/SI 정보 등이 포함될 수 있다.

base_PLP_version 필드는 base_PLP_id에 의해 식별되는 PLP를 통해 전송되는 데이터의 변화에 따른 버전 정보를 나타낸다. 예를 들어, base_PLP를 통하여 PSI/SI 등의 서비스 시그널링이 전달되는 경우 base_PLP_version 필드값은 서비스 시그널링의 변화가 일어나는 경우마다 1씩 증가될 수 있다.

delivery_system_parameters()는 방송 전송 시스템 특성을 나타내는 parameter를 포함할 수 있다. parameter에는 bandwidth, guard interval, transmission mode, center frequency 등이 포함될 수 있다.

도 166은 본 발명의 일 실시예에 따른 고속 정보 테이블 (Fast Information Table; FIT)의 syntax를 나타낸 도면이다.

본 발명의 일 실시예에 따르면 링크 계층 패킷의 페이로드에 시그널링을 위한 섹션 테이블을 포함시켜 전송하는 경우에 섹션 테이블로서 고속 정보 테이블 (Fast Information Table; FIT)가 링크 계층 패킷의 페이로드에 포함될 수 있다. 고속 정보 테이블을 통하여 본 발명의 일 실시예에 따른 수신 장치는 방송 서비스를 신속하고 용이하게 스캔 및 획득할 수 있다.

본 발명의 일 실시예에 따른 고속 정보 테이블은 table_id 필드, private_indicator 필드, section_length 필드, table_id_extension 필드, FIT_data_version 필드, current_next_indicator 필드, section_number 필드, last_section_number 필드, num_broadcast 필드, broadcast_id 필드, delivery_system_id 필드, base_PLP_id 필드, base_PLP_version 필드, num_service 필드, service_id 필드, service_category 필드, service_hidden_flag 필드, SP_indicator 필드, num_component 필드, component_id 필드 및/또는 PLP_id 필드를 포함한다.

본 발명의 일 실시예에 따른 고속 정보 테이블에 포함된 필드 중 전술한 섹션 테이블 (section table)의 일반적인 포맷 (format)을 나타낸 도면에 대한 설명 부분에서 설명한 필드와 동일한 명칭을 가진 필드에 대한 설명은 전술한 설명으로 대체한다.

table_id 필드는 해당 테이블이 서비스의 신속한 스캔과 관련한 정보를 포함하고 있음을 나타내고, 해당 테이블이 고속 정보 테이블에 해당한다는 것을 나타낸다.

private_indicator 필드는 항상 1로 설정될 수 있다.

table_id_extension 필드는 논리적으로 table_id 필드의 일부에 해당하고 남아있는 필드를 위한 scope을 제공할 수 있다.

FIT_data_version 필드는 고속 정보 테이블에 포함된 syntax 및 semantics에 대한 버전 정보를 나타낸다. 본 발명의 일 실시예에 따른 수신 장치는 FIT_data_version 필드를 이용하여 해당 테이블에 포함된 시그널링의 처리 여부 등을 결정할 수 있다.

num_broadcast 필드는 주파수 또는 전송되는 트랜스포트 프레임 (transport frame)을 통해 방송 서비스 또는 컨텐츠를 전송하는 방송국의 개수를 나타낸다.

broadcast_id 필드 주파수 또는 전송되는 트랜스포트 프레임 (transport frame)을 통해 방송 서비스 또는 컨텐츠를 전송하는 방송국 고유의 식별자를 나타낸다. MPEG-2 TS 기반의 데이터를 전송하는 방송국의 경우 broadcast_id는 MPEG-2 TS의 transport_stream_id와 같은 값을 가질 수 있다.

delivery_system_id 필드는 이용되는 방송 네트워크 상에서 동일한 전송 파라미터를 적용하여 처리하는 방송 전송 시스템의 식별자를 나타낸다.

base_PLP_id 필드는 broadcast_id에 의해 식별되는 특정 방송국에서 전송하는 방송 서비스 시그널링을 전달하는 PLP의 식별자를 나타낸다. base_PLP_id 필드는 broadcast_id에 의해 식별되는 특정 방송국에서 전송하는 방송 서비스를 구성하는 컴포넌트 (component)를 디코딩할 수 있는 대표 PLP (Physical Layer Pipe)의 식별자를 나타낸다. 여기서, PLP는 물리 계층 (physical layer)의 data pipe를 의미할 수 있고 특정 방송국에서 전송하는 방송 서비스에는 PSI/SI 정보 등이 포함될 수 있다.

num_service 필드는 해당 주파수 또는 트랜스포트 프레임 (transport frame) 내에서 broadcast_id에 의해 식별된 방송국이 전송하는 방송 서비스의 개수를 나타낸다.

service_id 필드는 방송 서비스를 구별할 수 있는 식별자를 나타낸다.

service_category 필드는 방송 서비스의 카테고리를 나타낼 수 있다. 예를 들어, service_category 필드값이 0x01이면 Basic TV, 0x02이면 Basic Radio, 0x03이면 RI service, 0x08이면 Sevice Guide, 0x09이면 Emergency Alerting임을 나타낼 수 있다.

service_hidden_flag 필드는 해당 방송 서비스가 히든 (hidden)인지 여부를 나타낸다. 서비스가 히든인 경우 당해 서비스는 테스트 서비스 또는 자체적으로 사용되는 서비스에 해당하므로 본 발명의 일 실시예에 따른 수신 장치는 상술한 히든 방송 서비스를 무시하거나 서비스 리스트에서 숨길 수 있다.

SP_indicator 필드는 서비스 보호 (service protection)가 해당 방송 서비스 내의 하나 이상의 컴포넌트에 적용되는지 여부를 나타낸다.

num_component 필드는 해당 방송 서비스를 구성하는 컴포넌트의 개수를 나타낸다.

component_id 필드는 방송 서비스 내의 해당 컴포넌트를 구별하는 식별자를 나타낸다.

PLP_id 필드는 방송 서비스 내에서 해당 컴포넌트가 전송되는 PLP를 구별하는 식별자를 나타낸다.

도 167는 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 디스크립터 (descriptor)인 경우 디스크립터를 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.

본 발명의 일 실시예에 따르면 하나 또는 여러 개의 디스크립터가 링크 계층 패킷의 페이로드에 포함될 수 있고 이 경우 패킷 타입 엘레먼트가 나타내는 값은 110B (signaling)가 되고 시그널링 타입 필드가 나타내는 값은 01B (descriptor)이 될 수 있다. 당해 도면에서 고정 헤더에서 패킷 타입 엘레먼트와 시그널링 타입 필드를 제외한 나머지 3 비트는 몇 개의 디스크립터가 하나의 링크 계층 패킷의 페이로드에 포함되는지를 나타내는 카운트 필드 (count field)를 나타낸다. 하나의 링크 계층 패킷의 페이로드에는 최대 8 개의 디스크립터가 포함될 수 있다.

본 발명의 일 실시예에 따르면, 모든 디스크립터는 디스크립터의 시작부분에 1 바이트의 descriptor_tag 필드 및 1 바이트의 descriptor_length 필드를 포함할 수 있다. 본 발명의 일 실시예에 따르면 상술한 descriptor_length 필드를 이용하여 연쇄된 패킷 (concatenated packet)의 길이를 구할 수 있다. descriptor_length 필드는 디스크립터 내에서 항상 같은 위치에 존재하므로 링크 계층 패킷의 페이로드의 처음에서부터 일정 오프셋 (offset)만큼 이동한 위치에 존재하는 필드를 확인함으로써 페이로드의 길이가 확인될 수 있다. 디스크립터의 경우 페이로드가 시작하는 부분부터 8 비트 이동한 자리에서 8 비트의 길이를 가지는 descriptor_length 필드가 존재한다. descriptor_length 필드는 당해 필드 직후부터 디스크립터의 마지막 부분까지의 길이를 나타낼 수 있다. 따라서, descriptor_length 필드가 나타내는 값에 descriptor_length 필드에 포함되지 않은 descriptor_tag 필드의 길이 (1 바이트) 및 descriptor_length 필드 자체의 길이 (1 바이트)를 더함으로써 하나의 디스크립터의 길이가 도출될 수 있다. 그리고, 카운트 필드 (count field)가 나타내는 디스크립터의 개수만큼 각각의 디스크립터의 길이를 더함으로써 전체 링크 계층 패킷의 길이가 도출될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 포함된 두 번째 디스크립터는 페이로드의 처음에서부터 첫 번째 디스크립터의 길이만큼 이동한 위치에서 시작되고 두 번째 디스크립터가 시작되는 위치에서 일정 오프셋만큼 이동한 위치에 두 번째 디스크립터의 descriptor_length 필드가 존재하고 이 필드를 확인함으로써 두 번째 디스크립터의 전체 길이가 도출될 수 있다. 이와 같은 과정에 의해 링크 계층 패킷의 페이로드에 포함된 하나 이상의 디스크립터 각각의 길이가 도출될 수 있고, 다스크립터 각각의 길이의 합과 링크 계층 패킷의 헤더 길이를 더함으로써 링크 계층 패킷의 전체 길이가 도출될 수 있다.

본 발명의 일 실시예에 따른 수신 장치에서 하나 이상의 디스크립터를 포함하는 링크 계층 패킷을 수신하게 되면 각 디스크립터에 포함된 8 비트 길이의 descriptor_tag 필드값을 통하여 수신 장치는 각 디스크립터에 포함된 시그널링 정보를 획득하고 이용할 수 있다.

도 168은 본 발명의 일 실시예에 따른 고속 정보 디스크립터 (fast information descriptor)의 syntax를 나타낸 도면이다.

본 발명의 일 실시예에 따르면 링크 계층 패킷의 페이로드에 시그널링을 위한 디스크립터를 포함시켜 전송하는 경우에 고속 정보 디스크립터가 링크 계층 패킷의 페이로드에 포함될 수 있다. 고속 정보 디스크립터를 통하여 본 발명의 일 실시예에 따른 수신 장치는 방송 서비스를 신속하고 용이하게 스캔 및 획득할 수 있다.

본 발명의 일 실시예에 따른 고속 정보 디스크립터는 descriptor_tag 필드, descriptor_length 필드, num_broadcast 필드, broadcast_id 필드, delivery_system_id 필드, base_PLP_id 필드, base_PLP_version 필드, num_service 필드, service_id 필드, service_category 필드, service_hidden_flag 필드 및/또는 SP_indicator 필드를 포함한다.

본 발명의 일 실시예에 따른 고속 정보 디스크립터에 포함된 필드 중 전술한 고속 정보 테이블에 포함된 필드와 동일한 명칭을 가진 필드에 대한 설명은 전술한 고속 정보 테이블에 대한 설명 부분으로 대체한다.

descriptor_tag 필드는 해당 디스크립터가 신속한 서비스 스캔과 관련된 정보를 포함하고 있는 고속 정보 디스크립터임을 나타낸다.

descriptor_length 필드는 해당 디스크립터의 길이를 나타낸다.

도 169은 본 발명의 일 실시예에 따른 전송 시스템 디스크립터 (delivery system descriptor)를 나타낸 도면이다.

본 발명의 일 실시예에 따르면 링크 계층 패킷의 페이로드에 시그널링을 위한 디스크립터를 포함시켜 전송하는 경우에 전송 시스템 디스크립터가 링크 계층 패킷의 페이로드에 포함될 수 있다. 전송 시스템 디스크립터 (delivery system descriptor)는 전송 시스템 상에서 특정 방송국이 전달하는 데이터들과 연관된 시그널링 데이터 등을 전달하는 PLP (Physical Layer Pipe)의 정보를 포함할 수 있다.

본 발명의 일 실시예에 따른 전송 시스템 디스크립터는 descriptor_tag 필드, descriptor_length 필드, delivery_system_id 필드, num_broadcast 필드, base_PLP_id 필드, base_PLP_version 필드, delivery_system_parameters_length 필드 및/또는 delivery_system_parameters()를 포함한다.

descriptor_length 필드는 해당 디스크립터의 길이를 나타낸다.

delivery_system_id 필드는 이용되는 방송 네트워크 상에서 동일한 전송 파라미터를 사용하는 전송 시스템 (delivery system)을 식별하는 식별자를 나타낸다.

delivery_system_parameters_length 필드는 당해 필드 뒤에 뒤따르는 delivery_system_parameters()의 길이를 나타낸다.

본 발명의 일 실시예에 따른 전송 시스템 디스크립터는 전술한 네트워크 정보 테이블 (network information table; NIT)에 포함되어 전송될 수 있다. 전송 시스템 디스크립터가 네트워크 정보 테이블에 포함되어 전송되는 경우에 전송 시스템 디스크립터가 갖는 syntax는 네트워크 정보 테이블에 대한 설명 부분에서 전술하였다.

도 170는 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 DVB-GSE 표준에서 사용되는 GSE-LLC 형태인 경우 하나의 GSE-LLC 데이터를 하나의 링크 계층 패킷의 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.

본 발명의 일 실시예에 따른 LLC 데이터는 인덱스 (index) 부분과 레코드 (record) 부분으로 나뉠 수 있고 레코드 부분은 또다시 몇 개의 테이블 (table)로 나뉠 수 있다. 여기서, 레코드 부분을 구성하는 테이블의 형태는 GSE table structure를 가질 수 있고 일반적인 섹션 테이블 (section table)의 구조를 가질 수도 있다.

당해 도면에서 본 발명의 일 실시예에 따른 하나의 LLC 데이터는 하나의 링크 계층 패킷의 페이로드가 될 수 있고 이 경우 패킷 타입 엘레먼트가 나타내는 값은 110B (signaling)가 되고 시그널링 타입 필드가 나타내는 값은 11B (GSE-LLC)이 될 수 있다. 본 발명의 일 실시예에 따른 GSE-LLC 형태의 시그널링을 전송하는 경우 링크 계층 패킷은 2 바이트의 확장 헤더를 가질 수 있으며, 상술한 2 바이트의 확장 헤더는 4 비트의 Seg_SN (segment sequence number) 필드 및 12 비트의 length 필드로 구성될 수 있다. 상술한 length 필드는 시스템의 구성에 따라 링크 계층 패킷 전체의 길이를 나타내는 값이 할당될 수 있고 링크 계층 패킷의 페이로드만의 길이를 나타내는 값이 할당될 수도 있다.

도 171은 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 입력된 시그널링 (signaling) 정보가 DVB-GSE 표준에서 사용되는 GSE-LLC 형태인 경우 하나의 GSE-LLC 데이터를 여러 개의 링크 계층 패킷의 페이로드에 인캡슐레이션 (encapsulation)하는 과정을 나타낸 도면이다.

본 발명의 일 실시예에 따른 LLC 데이터가 분할 (segmentation)되는 경우에는 같은 LLC 데이터로부터 분할 (segmentation)되었음을 나타내기 위해 Seg_ID 필드값은 모두 동일한 값을 가질 수 있다.

본 발명의 일 실시예에 따른 수신 장치가 분할된 LLC 데이터를 수신하여 순서에 맞게 재조합할 수 있도록 Seg_SN 필드에는 분할된 세그먼트 (segment)의 순서 정보가 포함될 수 있다. 하나의 LLC 데이터가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우에는 Seg_SN 필드값은 0이 될 수 있다.

본 발명의 일 실시예에 따른 수신 장치는 LLC 인덱스 (index) 부분을 통하여 해당 Seg_ID에 대한 LLC 데이터가 분할된 세그먼트 (segment)개수를 인식할 수 있다.

도 172는 본 발명의 일 실시예에 따른 시그널링 정보 송신 방법을 나타낸 도면이다.

본 발명의 일 실시예에 따른 시그널링 정보 송신 방법은 시그널링 정보를 포함하는 링크 계층 패킷을 생성하는 단계(S14010) 및/또는 생성된 링크 계층 패킷을 전송하는 단계(S14020)를 포함한다. 시그널링 정보를 포함하는 링크 계층 패킷을 생성하는 단계(S14010)에서 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고, 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함할 수 있다. 그리고 시그널링 정보는 링크 계층 패킷의 페이로드에 포함될 수 있다. 상술한 고정 헤더는 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 본 발명의 일 실시예에 따른 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함할 수 있다. 송신측은 상술한 과정을 통하여 생성된 링크 계층 패킷을 전송한다(S14020). 상술한 링크 계층 패킷, 패킷 타입 엘레먼트 및 시그널링 타입 엘레먼트에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 섹션 테이블일 수 있다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 디스크립터일 수 있다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 GSE-LLC일 수 있다. 상술한 시그널링 타입 엘레먼트에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 고정 헤더는 하나 이상의 디스크립터가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우, 하나의 링크 계층 패킷의 페이로드에 포함된 디스크립터의 개수를 나타내는 카운트 필드 (Concatenation Count field)를 포함할 수 있다. 상술한 카운트 필드에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 고정 헤더는 GSE-LLC 데이터가 하나 이상의 세그먼트로 분할되고 하나 이상의 세그먼트 중 하나의 세그먼트가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우, 링크 계층 패킷의 페이로드에 포함된 세그먼트가 속해있는 GSE-LLC 데이터를 식별하는 세그먼트 식별 엘레먼트를 포함할 수 있다. 상술한 세그먼트 식별 엘레먼트에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 링크 계층 패킷은 확장 헤더를 포함할 수 있고, 상술한 확장 헤더는 상술한 GSE-LLC 데이터의 재조합을 위해 필요한 링크 계층 패킷의 페이로드에 포함된 세그먼트의 순서 정보를 나타내는 세그먼트 순서 엘레먼트 및/또는 상기 링크 계층 패킷의 전체 길이를 나타내는 패킷 길이 엘레먼트를 포함할 수 있다. 상술한 세그먼트 순서 엘레먼트 및 패킷 길이 엘레먼트에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 링크 계층 패킷의 전체 길이는 링크 계층 패킷의 헤더 길이와 링크 계층 패킷의 페이로드 길이를 더한 값을 나타내고, 페이로드에 섹션 테이블이 포함되는 경우 상술한 링크 계층 패킷의 페이로드 길이는 링크 계층 패킷의 페이로드를 구성하는 섹션 테이블의 길이를 나타낼 수 있다. 상술한 섹션 테이블의 길이는 상기 섹션 테이블의 시작 부분부터 일정 오프셋(offset)만큼 이동한 위치에 존재하는 섹션 길이 필드가 나타내는 값, 상기 일정 오프셋(offset) 및 상기 섹션 길이 필드의 길이를 더한 값을 나타낼 수 있다. 상술한 섹션 길이 필드는 상술한 섹션 길이 필드 이후부터 해당 섹션의 마지막 부분까지의 길이를 나타낼 수 있다. 본 발명의 일 실시예에 따른 상술한 일정 오프셋은 섹션 테이블에 포함된 table_id 필드 길이 (8 bits), section_syntax_indicator 필드 길이 (1 bits), Specific Use 필드 길이 (1 bit) 및 reserved 필드 길이 (2 bit)를 더한 값인 12 bit가 될 수 있다. 상술한 링크 계층 패킷의 페이로드 길이를 구하는 방법에 대한 상세한 설명은 전술하였다.

본 발명의 또 다른 일 실시예에 따르면, 상술한 링크 계층 패킷의 페이로드에는 신속한 서비스 스캔 및 획득을 위한 시그널링 정보를 포함하는 고속 정보 테이블 또는 고속 정보 디스크립터가 포함될 수 있다. 상술한 고속 정보 테이블 및 고속 정보 디스크립터에 대한 상세한 설명은 전술하였다.

전술한 단계들은 설계에 따라 생략되거나, 비슷하거나 동일한 기능을 실행하는 단계들에 의해서 대체될 수 있다.

설명의 편의를 위하여 각 도면을 나누어 설명하였으나, 각 도면에 서술되어 있는 실시 예들을 병합하여 새로운 실시 예를 구현하도록 설계하는 것도 가능하다. 그리고, 통상의 기술자의 필요에 따라, 이전에 설명된 실시 예들을 실행하기 위한 프로그램이 기록되어 있는 컴퓨터에서 판독 가능한 기록 매체를 설계하는 것도 본 발명의 권리범위에 속한다.

본 발명에 따른 장치 및 방법은 상술한 바와 같이 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상술한 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

또한 본 발명에 따른 방법을 네트워크 디바이스에 구비된, 프로세서가 읽을 수 있는 기록매체에, 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 범위는 특허청구 범위에 나타나며, 그와 동등한 범위 내에 있는 모든 변경은 본 발명의 범위에 포함되는 것으로 해석되어야 한다

그리고, 당해 명세서에서는 물건 발명과 방법 발명이 모두 설명되고 있으며, 필요에 따라 양 발명의 설명은 보충적으로 적용될 수가 있다.

Claims

시그널링 정보를 포함하는 링크 계층 패킷을 생성하는 단계,
여기서, 상기 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고,
여기서, 상기 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 상기 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함하고, 상기 시그널링 정보는 상기 링크 계층 패킷의 페이로드에 포함되고,
여기서, 상기 고정 헤더는 상기 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 상기 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함하고;
상기 생성된 링크 계층 패킷을 전송하는 단계;
를 포함하는 시그널링 정보 송신 방법.
제 1 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 섹션 테이블인 것을 특징으로 하는 시그널링 정보 송신 방법.
제 1 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 디스크립터인 것을 특징으로 하는 시그널링 정보 송신 방법.
제 1 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 GSE-LLC인 것을 특징으로 하는 시그널링 정보 송신 방법.
제 3 항에 있어서,
상기 고정 헤더는 하나 이상의 디스크립터가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 하나의 링크 계층 패킷의 페이로드에 포함된 디스크립터의 개수를 나타내는 카운트 필드 (Concatenation Count field)를 더 포함하는 것을 특징으로 하는 시그널링 정보 송신 방법.
제 4 항에 있어서,
상기 고정 헤더는 GSE-LLC 데이터가 하나 이상의 세그먼트로 분할되고 상기 하나 이상의 세그먼트 중 하나의 세그먼트가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트가 속해있는 GSE-LLC 데이터를 식별하는 세그먼트 식별 엘레먼트를 더 포함하는 것을 특징으로 하는 시그널링 정보 송신 방법.
제 6 항에 있어서,
상기 링크 계층 패킷은 확장 헤더를 더 포함하고 상기 확장 헤더는 상기 GSE-LLC 데이터의 재조합을 위해 필요한 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트의 순서 정보를 나타내는 세그먼트 순서 엘레먼트 및 상기 링크 계층 패킷의 전체 길이를 나타내는 패킷 길이 엘레먼트를 포함하는 것을 특징으로 하는 시그널링 정보 송신 방법.
제 2 항에 있어서,
상기 링크 계층 패킷의 전체 길이는 상기 링크 계층 패킷의 헤더 길이와 상기 링크 계층 패킷의 페이로드 길이를 더함으로써 계산되고,
여기서, 상기 링크 계층 패킷의 페이로드 길이는 상기 링크 계층 패킷의 페이로드를 구성하는 섹션 테이블의 길이를 나타내고, 상기 섹션 테이블의 길이는 상기 섹션 테이블의 시작 부분부터 일정 오프셋(offset)만큼 이동한 위치에 존재하는 섹션 길이 필드가 나타내는 값, 상기 일정 오프셋(offset) 및 상기 섹션 길이 필드의 길이를 더함으로써 계산되고,
여기서, 상기 섹션 길이 필드는 상기 섹션 길이 필드 이후부터 해당 섹션의 마지막 부분까지의 길이를 나타내는 것을 특징으로 하는 시그널링 정보 송신 방법.
제 2 항 또는 제 3 항에 있어서,
상기 링크 계층 패킷의 페이로드에는 신속한 방송 서비스 스캔 및 획득을 위한 시그널링 정보를 포함하는 고속 정보 테이블 또는 고속 정보 디스크립터가 포함되는 것을 특징으로 하는 시그널링 정보 송신 방법.
시그널링 정보를 포함하는 링크 계층 패킷을 수신하는 단계,
여기서, 상기 링크 계층 패킷은 고정 헤더 및 페이로드를 포함하고,
여기서, 상기 시그널링 정보는 방송 프로그램 및 데이터에 대한 정보와 상기 방송 프로그램 및 데이터의 수신에 필요한 정보를 포함하고, 상기 시그널링 정보는 상기 링크 계층 패킷의 페이로드에 포함되고,
여기서, 상기 고정 헤더는 상기 링크 계층 패킷의 페이로드에 포함된 데이터의 종류를 식별하는 패킷 타입 엘레먼트 및 상기 링크 계층 패킷의 페이로드에 포함된 시그널링 정보의 형태를 식별하는 시그널링 타입 엘레먼트를 포함하고;
상기 수신한 링크 계층 패킷에서 시그널링 정보를 파싱하는 단계;
를 포함하는 시그널링 정보 수신 장치.
제 10 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 섹션 테이블인 것을 특징으로 하는 시그널링 정보 수신 장치.
제 10 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 디스크립터인 것을 특징으로 하는 시그널링 정보 수신 장치.
제 10 항에 있어서,
상기 시그널링 타입 엘레먼트에 의해 식별된 시그널링 정보의 형태는 GSE-LLC인 것을 특징으로 하는 시그널링 정보 수신 장치.
제 12 항에 있어서,
상기 고정 헤더는 하나 이상의 디스크립터가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 하나의 링크 계층 패킷의 페이로드에 포함된 디스크립터의 개수를 나타내는 카운트 필드 (Concatenation Count field)를 더 포함하는 것을 특징으로 하는 시그널링 정보 수신 장치.
제 13 항에 있어서,
상기 고정 헤더는 GSE-LLC 데이터가 하나 이상의 세그먼트로 분할되고 상기 하나 이상의 세그먼트 중 하나의 세그먼트가 하나의 링크 계층 패킷의 페이로드에 포함되는 경우 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트가 속해있는 GSE-LLC 데이터를 식별하는 세그먼트 식별 엘레먼트를 더 포함하는 것을 특징으로 하는 시그널링 정보 수신 장치.
제 15 항에 있어서,
상기 링크 계층 패킷은 확장 헤더를 더 포함하고 상기 확장 헤더는 상기 GSE-LLC 데이터의 재조합을 위한 상기 링크 계층 패킷의 페이로드에 포함된 세그먼트의 순서 정보를 나타내는 세그먼트 순서 엘레먼트 및 상기 링크 계층 패킷의 전체 길이를 나타내는 패킷 길이 엘레먼트를 포함하는 것을 특징으로 하는 시그널링 정보 수신 장치.
제 11 항에 있어서,
상기 링크 계층 패킷의 전체 길이는 상기 링크 계층 패킷의 헤더 길이와 상기 링크 계층 패킷의 페이로드 길이를 더함으로써 계산되고,
여기서, 상기 링크 계층 패킷의 페이로드 길이는 상기 링크 계층 패킷의 페이로드를 구성하는 섹션 테이블의 길이를 나타내고, 상기 섹션 테이블의 길이는 상기 섹션 테이블의 시작 부분부터 일정 오프셋(offset)만큼 이동한 위치에 존재하는 섹션 길이 필드가 나타내는 값, 상기 일정 오프셋(offset) 및 상기 섹션 길이 필드의 길이를 더함으로써 계산되고,
여기서, 상기 섹션 길이 필드는 상기 섹션 길이 필드 이후부터 해당 섹션의 마지막 부분까지의 길이를 나타내는 것을 특징으로 하는 시그널링 정보 수신 장치.
제 11 항 또는 제 12 항에 있어서,
상기 링크 계층 패킷의 페이로드에는 신속한 방송 서비스 스캔 및 획득을 위한 시그널링 정보를 포함하는 고속 정보 테이블 또는 고속 정보 디스크립터가 포함되는 것을 특징으로 하는 시그널링 정보 수신 장치.