KR20160042323A - 디스플레이 장치의 제조 방법 - Google Patents
디스플레이 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20160042323A KR20160042323A KR1020140135968A KR20140135968A KR20160042323A KR 20160042323 A KR20160042323 A KR 20160042323A KR 1020140135968 A KR1020140135968 A KR 1020140135968A KR 20140135968 A KR20140135968 A KR 20140135968A KR 20160042323 A KR20160042323 A KR 20160042323A
- Authority
- KR
- South Korea
- Prior art keywords
- sealing
- substrate
- sealing member
- thickness
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000007789 sealing Methods 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000003566 sealing material Substances 0.000 claims description 21
- 239000011521 glass Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 90
- 239000010408 film Substances 0.000 description 54
- 239000010409 thin film Substances 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 8
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
디스플레이 장치의 제조 방법을 제공한다. 본 디스플레이 장치의 제조 방법은, 표시부를 포함하는 제1 기판을 준비하고, 제2 기판상에 개구를 포함하면서 두께가 단차진 밀봉 부재를 형성하며, 밀봉 부재의 일부 영역이 표시부의 일부 영역과 접하면서 밀봉 부재가 표시부를 감싸도록 제1 기판과 제2 기판을 합착한다.
Description
본 발명은 디스플레이 장치의 제조방법에 관한 것이다.
표시 장치는 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 사용되는 장치이다. 이러한 표시 장치는 이미지 또는 영상과 같은 시각 정보를 표현하기 위하여 다양한 형태로 제작되고 있다.
특히, 디스플레이 장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 광시야각, 빠른 응답속도 등 액정표지 장치에 있어서 문제점으로 지적된 결점을 해결할 수 있는 차세대 표시로 주목받고 있다.
이러한 디스플레이 장치의 경우 하부 기판과 상부 기판을 접합할 시 밀봉 부재를 이용할 수 있다. 밀봉 부재에 레이저를 조사하여 하부 기판과 상부 기판을 접합시키는데, 밀봉 부재 아래에 이물질이 있는 경우 불량이 발생할 수 있다.
본 발명의 일 실시예는 회로 영역의 기능 저하를 방지하는 디스플레이 장치의 제조 방법을 제공한다.
일 유형에 따른 디스플레이 장치의 제조 방법은, 표시부를 포함하는 제1 기판을 준비하는 단계; 제2 기판상에 개구를 포함하면서 두께가 단차진 밀봉 부재를 형성하는 단계; 및 상기 밀봉 부재의 일부 영역이 상기 표시부의 일부 영역과 접하면서 상기 밀봉 부재가 상기 표시부를 감싸도록 상기 제1 기판과 제2 기판을 합착하는 단계;를 포함한다.
그리고, 상기 밀봉 부재의 내벽 두께는 상기 밀봉 부재의 외벽 두께보다 작을 수 있다.
또한, 상기 밀봉 부재는, 제1 두께를 갖는 제1 밀봉 영역과 상기 제1 두께보다 큰 제2 두께를 갖는 제2 밀봉 영역을 포함할 ㅅ n있다.
그리고, 상기 합착하는 단계는, 상기 제1 밀봉 영역의 적어도 일부는 상기 표시부에 있는 전원 배선 및 픽셀 정의막 중 적어도 하나와 접할 수 있다.
또한, 상기 밀봉 부재를 형성하는 단계는, 상기 제2 기판상에 밀봉 물질을 증착하는 단계; 및 상기 밀봉 물질의 일부 영역을 식각하여 단차진 밀봉 부재를 형성하는 단계;를 포함할 수 있다.
그리고, 상기 밀봉 부재를 형성하는 단계는, 상기 제2 기판상에 밀봉 물질을 증착하는 단계; 및 상기 밀봉 물질의 일부 영역을 마스크로 차단한 상태에서 상기 밀봉 물질의 나머지 영역에 상기 밀봉 물질을 더 증착하여 단차진 밀봉 부재를 형성하는 단계;를 포함할 수 있다.
또한, 상기 밀봉 부재는 글래스 프릿을 포함할 수 있다.
그리고, 상기 밀봉 부재는, 스크린 인쇄법에 의하여 형성될 수 있다.
한편, 다른 유형에 따른 디스플레이 장치의 제조 방법은, 복수 개의 표시부를 포함하는 제1 마더 기판을 준비하는 단계; 제2 기판상에 개구를 포함하면서 두께가 단차진 복수 개의 밀봉 부재를 형성하는 단계; 및 상기 밀봉 부재 각각의 일부 영역이 상기 표시부 각각의 일부 영역과 접하면서 상기 밀봉 부재 각각이 상기 표시부 각각을 감싸도록 상기 제1 마더 기판과 상기 제2 마더 기판을 합착하는 단계;를 포함한다.
그리고, 이웃하는 밀봉 부재 사이를 절단함으로써 상기 복수 개의 표시부를 분리하는 단계;를 포함할 수 있다.
또한, 상기 밀봉 부재 각각의 내벽 두께는 상기 밀봉 부재 각각의 외벽 두께보다 작을 수 있다.
그리고, 상기 밀봉 부재 각각은, 제1 두께를 갖는 제1 밀봉 영역과 상기 제1 두께보다 큰 제2 두께를 갖는 제2 밀봉 영역을 포함할 수 있다.
또한, 상기 합착하는 단계는, 상기 제1 밀봉 영역의 적어도 일부는 상기 표시부에 있는 전원 배선 및 픽셀 정의막 중 적어도 하나와 접할 수 있다.
디스플레이 장치의 제조 방법은 표시부의 크기를 유지하면서 데드 스페이스(dead space)를 줄일 수 있다.
밀봉 부재의 두께가 단차지기 때문에 표시부와 밀봉 부재가 중첩된다 하더라도 밀봉 부재에 의한 표시부의 불량을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 구성도이다.
도 2는 도 1의 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 도 1에 도시된 디스플레이 장치의 일부를 확대 도시한 단면도이다.
도 4 내지 도 7은 일 실시예에 따른 디스플레이 장치의 제조 방법을 설명하는 도면이다.
도 2는 도 1의 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 3은 본 발명의 도 1에 도시된 디스플레이 장치의 일부를 확대 도시한 단면도이다.
도 4 내지 도 7은 일 실시예에 따른 디스플레이 장치의 제조 방법을 설명하는 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 배치된 경우도 포함한다.
일 실시예에 있어서, 상기 디스플레이 장치(100)는 유기 발광 디스플레이 장치(organic light emitting display device, OLED)를 예를 들어 설명하나, 소정의 전원이 인가되어서 화상을 구현하는 디스플레이 장치, 예컨대, 액정 디스플레이 장치(liquid crystal display device, LCD)나, 전계 방출 디스플레이 장치(field emission display device, FED)나, 전자 종이 디스플레이 장치(electronic paper display device, EPD) 등 어느 하나의 디스플레이 장치에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 개략적으로 도시한 구성도이고, 도 2는 도 1의 디스플레이 장치(100)를 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(100)는 표시부(40)를 포함하는 제1 기판(10), 제1 기판(10)과 대면하는 제2 기판(20), 표시부(40)를 감싸며 제1 기판(10)과 제2 기판(20)을 접합시키는 밀봉 부재(30)를 포함한다.
제1 기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 유연성이 있는 플렉서블한 기판일 수도 있다. 상기 플렉서블한 기판은 글래스 기판에 비하여 비중이 작아 가볍고, 잘 깨어지지 않으며, 휘어질 수 있는 특성을 가진 소재, 예컨대, 플렉서블 플라스틱 필름과 같은 고분자 소재로 제조하는 것이 바람직하다.
제1 기판(10)의 표시부(40)은 기판(10) 상에 구동용 박막트랜지스터인 트랜지스터(TA, TB), 캐패시터(Cst), 및 유기 발광소자(OELD) 등을 포함할 수 있다. 표시부(40)에 대한 구체적인 설명은 후술하기로 한다.
제2 기판(20)은 제1 기판(10)에 대응하는 것으로, 글라스재, 금속재 또는 플라스틱재 등과 같은 다양한 재료로 형성된 것일 수 있다. 도면에는 도시되어 있지 않지만, 제2 기판(20) 상에는 다양한 기능을 하는 기능막을 형성할 수 있다. 예컨대, 상기한 기능막은 편광판이나, 터치 스크린(touch screen)이나, 커버 윈도우(cover window)중 적어도 어느 하나를 포함할 수 있다.
터치 스크린은 상기 제2 기판(20) 상에 직접적으로 터치 스크린 패턴이 형성된 구조, 이를테면, 온-셀 터치 스크린 패널(on-cell touch screen panel)일 수 있다. 편광판은 외광이 표시부(40)으로부터 반사되어 나오는 것을 방지한다. 커버 윈도우는 디스플레이 장치를 보호할 수 있다.
제1 기판(10)과 제2 기판(20)은 밀봉 부재(30)를 통해 접합될 수 있다. 밀봉 부재(30)은 표시부(40)의 일부와 중첩되게 배치되면서 표시부(40)을 외부로부터 밀폐시킬 수 있다. 그리하여, 밀봉 부재(30)은 표시부(40)을 외부로부터 보호한다. 제1 기판(10), 제2 기판(20), 및 밀봉 부재(30)에 의하여 밀폐된 내부 공간(S)에는 흡습제나 충진재 등이 배치될 수 있다.
밀봉 부재(30)의 일부를 표시부의 일부와 중첩시킴으로써 밀봉 부재(30)에 의한 데드 스페이스를 줄일 수 있다. 또한, 밀봉 부재(30)의 일부와 표시부의 일부가 중첩되기 때문에 데드 스페이스를 줄이면서 표시부의 면적은 유지할 수 있다.
상기 제2 기판(20)에 의하여 커버되지 않은 제1 기판(10)의 일 가장자리에는 패드부(50)가 실장될 수 있다. 패드부(50)와 표시부(40)를 연결하는 금속 배선이 제1 기판(10)과 밀봉 부재(30) 사이에는 배치될 수 있다.
한편, 상기 밀봉 부재(30)는 소정의 열 에너지를 인가하여 용융되는 물질로 구성될 수 있다. 상기 밀봉 부재(30)는 광에 의하여 경화되는 물질일 수 있다. 예컨대, 상기 밀봉 부재(30)는 글래스 프릿(glass frit)을 포함한다.
예를 들어, 제1 기판(10)과 제2 기판(20)을 얼라인한 후, 제2 기판(20)을 통해 UV광이나 레이저광 등의 광을 조사할 수 있다. 광의 조사에 의해 밀봉 부재(30)는 용융되고, 이때 제1 기판(10)과 제2 기판(20)은 합착할 수 있다. 밀봉 부재(30)는 녹으면서 압축되기 때문에 밀봉 부재(30)의 두께는 감소될 수 있다. 한편, 제1 기판(10)과 제2 기판(20)의 합착시 밀봉 부재(30)와 표시부(40)가 중첩되는 영역에 이물질 등이 존재하는 경우, 압축에 의해 이물질이 표시부(40)를 누르게 되고, 이로 인해 표시부(40), 특히, 회로 영역이 쇼트될 수 있어 불량이 발생할 수 있다.
상기한 불량 발생을 줄이기 위해, 일 실시예에 따른 밀봉 부재(30)는 단차진 영역을 포함할 수 있다. 예를 들어, 밀봉 부재(30)의 두께 중 표시부(40)와 대응하는 영역(이하 '제1 밀봉 영역'이라고 한다.)의 두께는 표시부(40)가 아닌 영역과 대응하는 영역(이하 '제2 밀봉 영역'이라고 한다.)의 두께와 다를 수 있다. 제1 밀봉 영역의 두께는 제2 밀봉 영역의 두께보다 작을 수 있다. 그리하여, 밀봉 부재(30)를 이용한 제1 기판(10)과 제2 기판(20)을 합착할 때, 밀봉 부재(30)가 표시부(40)를 누르지 않고, 밀봉 부재(30)의 일부 영역이 비표시 영역으로 흐르면서 합착될 수 있다. 그리하여, 표시부(40)의 불량을 감소시킬 수 있을 뿐만 아니라, 데드 스페이스를 줄일 수 있다.
도 3은 본 발명의 도 1에 도시된 디스플레이 장치(100)의 일부를 확대 도시한 단면도이다.
제1 기판(10)은 액티브 영역(active area, AA)과, 상기 액티브 영역(AA)의 바깥쪽으로 연장된 회로 영역(circuit area, CA)과, 상기 회로 영역(CA)의 바깥쪽으로 연장된 접합 영역(cell seal area, CSA)을 포함한다. 상기 접합 영역의 바깥쪽으로는 컷팅 영역을 포함하는 가장자리 영역(edge area, EA)이 형성될 수 있다. 상기한 액티브 영역(AA)과, 회로 영역(CA)은 표시부가 되고, 그 이외의 영역을 주변 영역이라고 할 수 있다.
상기 액티브 영역(AA)은 화상을 표시하는 영역을 포함하며, 상기 회로 영역(CA)은 액티브 영역(AA)의 소자와 전기적으로 신호를 전달하는 회로 패턴이 형성된 영역을 포함하며, 접합 영역(CSA)은 제1 기판(10)과 제2 기판(20)을 접합하는 영역을 포함한다. 일 실시예에 따른 디스플레이 장치는 표시부와 접합 영역이 중첩되게 배치될 수 있다. 예를 들어, 표시부의 일부, 회로 영역(CA)의 일부와 접합 영역(CSA)의 일부가 중첩되게 배치될 수 있다. 그리하여, 데드 스페이스를 줄이면서 표시부의 면적은 축소되지 않을 수 있다.
상기 제1 기판(10) 상에는 버퍼막(203)이 형성될 수 있다. 상기 버퍼막(203)은 상기 제1 기판(10)의 표면을 평활하게 하고, 수분이나, 외기의 침투를 방지하는 역할을 한다. 상기 버퍼막(203)은 실리콘 옥사이드와 같은 무기막이나, 폴리이미드와 같은 유기막이나, 무기막 및 유기막이 적층된 구조일 수 있다.
상기 액티브 영역(AA) 및 회로 영역(CA)에는 적어도 하나의 박막 트랜지스터(TFT)가 각각 형성될 수 있다. 상기 각 영역에는 박막 트랜지스터(TFT)는 복수로 구성될 수 있다. 본 실시예에 있어서, 서로 다른 종류의 박막 트랜지스터(TFT)가 각각 액티브 영역(AA) 및 회로 영역(CA)에 배치된 경우를 예로 들어 설명하도록 하나, 이는 예시적인 것일 뿐, 이에 한정되지 않는다.
액티브 영역(AA)에 배치된 제 1 박막 트랜지스터(TFT1)는 제 1 반도체 활성층(204), 제 1 게이트 전극(205), 제 1 소스 전극(206), 및 제 1 드레인 전극(207)을 포함한다. 상기 제 1 게이트 전극(205)과, 제 1 반도체 활성층(204) 사이에는 이들 간의 절연을 위한 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)이 개재되어 있다.
회로 영역(CA)에 배치된 제 2 박막 트랜지스터(TFT2)는 제 2 반도체 활성층(210), 제 2 게이트 전극(211), 제 2 소스 전극(212), 및 제 2 드레인 전극(213)을 포함한다. 상기 제 2 반도체 활성층(210)과 제 2 게이트 전극(211) 사이에는 이들 간의 절연을 위한 제 1 게이트 절연막(208)이 개재되어 있다.
제 1 박막 트랜지스터(TFT1)와 제 2 박막 트랜지스터(TFT2)와 비교할 때, 상기 제 1 박막 트랜지스터(TFT1)는 반도체 활성층과 게이트 전극 사이에 제 2 게이트 절연막(209)이 더 포함되어 있다. 즉, 제 1 박막 트랜지스터(TFT1)는 제 2 박막 트랜지스터(TFT2)보다 두꺼운 게이트 절연막을 가지고 있다. 두꺼운 게이트 절연막을 가지고 있는 경우, 게이트 전극에 인가되는 게이트 전압의 구동 범위가 더 넓어질 수 있다.
제 1 박막 트랜지스터(TFT1)는 유기 발광 소자(OLED)를 구동하는 구동 박막 트랜지스터일 수 있다. 구동 박막 트랜지스터의 구동 범위가 넓어진다는 것은 유기 발광 소자(OLED)로부터 발광되는 빛이 보다 풍부한 계조를 가질 수 있도록 제어할 수 있다는 것을 의미한다.
상기 제 1 게이트 전극(205)과, 제 2 게이트 전극(211)은 동일한 층에 형성되지 않는다. 따라서, 제 1 박막 트랜지스터(TFT1)와, 제 2 박막 트랜지스터(TFT2)를 인접하게 배치하여도, 간섭이 발생하지 않기 때문에 동일한 면적에 보다 많은 소자를 배치할 수 있다.
상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)은 버퍼막(203) 상에 형성될 수 있다. 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)은 비정질 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)과 같은 무기 반도체나, 유기 반도체가 사용될 수 있다.
일 실시예에 있어서, 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)는 산화물 반도체로 형성될 수 있다. 예컨대, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 하프늄(Hf)과 같은 4, 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함한다.
제 1 게이트 절연막(208)은 버퍼막(203) 상에 형성되며, 상기 제 1 반도체 활성층(204) 및 제 2 반도체 활성층(210)을 커버한다.
제 2 게이트 전극(211)은 제 1 게이트 절연막(208) 상에 형성되며, 제 2 반도체 활성층(210)의 일 부분과 중첩될 수 있다.
제 2 게이트 절연막(209)은 상기 제 2 게이트 전극(211)을 커버한다.
상기 제 1 게이트 전극(205)은 제 2 게이트 절연막(209) 상에 형성되며, 제 1 반도체 활성층(204)의 일 부분과 중첩될 수 있다.
상기 제 1 게이트 전극(205) 및 제 2 게이트 전극(211)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr 등의 단일막, 또는, 다층막을 포함하거나, Al:Nd, Mo:W와 같은 합금을 포함한다.
상기 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)은 실리콘 산화물이나, 실리콘 질화물이나, 금속 산화물과 같은 무기막을 포함한다. 상기 제 1 게이트 절연막(208) 및 제 2 게이트 절연막(209)은 단일층, 또는 복층으로 형성될 수 있다.
상기 제 1 게이트 전극(205)을 커버하도록 층간 절연막(214)이 형성된다. 상기 층간 절연막(214)은 실리콘 산화물, 또는, 실리콘 질화물 등과 같은 무기막으로 형성될 수 있다. 일 실시예에 있어서, 상기 층간 절연막(214)은 폴리이미드와 같은 유기막으로 형성할 수 있다.
상기 층간 절연막(214) 상에는 제 1 소스 전극(206)과, 제 1 드레인 전극(207)이 형성되며, 이들은 콘택 홀을 통하여 제 1 반도체 활성층(204)과 콘택된다. 또한, 상기 층간 절연막(214) 상에는 제 2 소스 전극(212)과, 제 2 드레인 전극(213)이 형성되며, 이들은 콘택 홀을 통하여 제 2 반도체 활성층(210)과 콘택된다.
제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 전도성 물질 등을 포함한다.
상기와 같은 박막 트랜지스터(TFT)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터(TFT)의 구조가 적용 가능하다. 예를 들면, 상기 박막 트랜지스터(TFT)는 탑 게이트(top gate) 구조로 형성된 것이나, 제 1 게이트 전극(205)이 제 1 반도체 활성층(204) 하부에 배치된 바텀 게이트(bottom gate) 구조로 형성될 수 있다.
회로 영역(CA)에는 커패시터(215)가 형성될 수 있다. 상기 액티브 영역(AA)에도 복수의 커패시터가 형성될 수 있음은 물론이다.
상기 커패시터(215)는 제 1 커패시터 전극(216), 제 2 커패시터 전극(217), 및, 이들 사이에 개재되는 제 2 게이트 절연막(209)을 포함한다. 상기 제 1 커패시터 전극(216)은 제 2 게이트 전극(211)과 동일한 물질로 형성될 수 있으며, 상기 제 2 커패시터 전극(217)은 제 1 게이트 전극(205)과 동일한 물질로 형성될 수 있다.
평탄화막(218)은 상기 박막 트랜지스터(TFT1, TFT2), 및 커패시터(215)를 커버한다. 상기 평탄화막(218)은 상기 층간 절연막(214) 상에 형성된다. 상기 평탄화막(218)은 그 위에 형성될 유기 발광 소자(OLED)의 발광 효율을 높이기 위하여 박막의 단차를 없애고, 평탄화시키는 역할을 한다. 일 실시예에 있어서, 상기 평탄화막(218)은 제 1 드레인 전극(207)의 일부를 노출시키는 관통홀을 가질 수 있다.
상기 평탄화막(218)은 절연체로 형성될 수 있다. 예컨대, 상기 평탄화막(218)은 무기물, 유기물, 또는 유기/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있으며, 다양한 증착 방법에 의하여 형성될 수 있다.
상기 평탄화막(218)은 아크릴계 수지(polyacrlates resin), 에폭시 수지(epoxy resin), 벤조사이클로부(benzocyclobutene, BCB) 등과 같은 유기물, 또는, 실리콘 질화물(SiNx) 등과 같은 무기물로 형성될 수 있다.
상기 평탄화막(218)과, 층간 절연막(214)중 어느 하나는 생략할 수 있다.
유기 발광 소자(OLED)는 상기 평탄화막(218) 상에 형성된다. 상기 유기 발광 소자(OLED)는 제 1 전극(219), 유기 발광층을 포함하는 중간층(220), 및 제 2 전극(221)을 포함한다.
픽셀 정의막(222)은 상기 평탄화막(218) 및 상기 제 1 전극(219)의 일부를 커버하며, 픽셀 영역(pixel Area, PA)과 비픽셀 영역(non-pixel area, NPA)을 정의한다.
상기 픽셀 정의막(222)은 유기물이나, 무기물로 형성하게 된다. 이를테면, 상기 픽셀 정의막(222)은 폴리이미드, 폴리아마이드, 벤조사이클로부텐, 아크릴 수지, 페놀 수지 등과 같은 유기물이나, SiNx와 같은 무기물로 형성할 수 있다. 상기 픽셀 정의막(222)은 단일막, 또는, 다중막으로 구성될 수 있다.
유기 발광 소자(OLED)의 제 1 전극(219)과, 제 2 전극(221)에서 주입되는 정공과 전자는 중간층(220)의 유기 발광층에서 결합하면서 빛이 발생할 수 있다.
상기 중간층(220)은 유기 발광층을 구비할 수 있다. 선택적인 다른 예로서, 상기 중간층(220)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다. 본 실시예에서는 이에 한정되지 않고, 상기 중간층(220)이 유기 발광층을 구비하고, 기타 다양한 기능층을 더 구비할 수 있다.
상기 제 2 전극(221)은 상기 중간층(220) 상에 형성될 수 있다. 상기 제 2 전극(221)은 제 1 전극(219)과 전계를 형성하여, 상기 중간층(220)에서 빛이 방출될 수 있게 한다. 제 1 전극(219)은 픽셀마다 패터닝될 수 있으며, 제 2 전극(221)은 모든 픽셀에 걸쳐 공통된 전압이 인가되도록 형성될 수 있다.
제 1 전극(219) 및 제 2 전극(221)은 투명 전극 또는 반사형 전극을 구비할 수 있다.
제 1 전극(219)은 애노드로 기능하는 것으로서, 다양한 도전성 소재로 형성될 수 있다. 상기 제 1 전극(219)은 투명 전극이나, 반사형 전극으로 형성될 수 있다.
이를테면, 상기 제 1 전극(219)이 투명 전극으로 사용시, 상기 제 1 전극(219)은 ITO, IZO, ZnO, In2O3 등의 투명 도전막을 포함한다. 상기 제 1 전극(219)이 반사형 전극으로 사용시, 상기 제 1 전극(219)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성하고, 이후, 상기 반사막의 상부에 ITO, IZO, ZnO, In2O3 등의 투명 도전막을 형성할 수 있다.
상기 제 2 전극(221)은 캐소드로 기능할 수 있다. 상기 제 2 전극(221)은 제 1 전극(219)과 마찬가지로 투명 전극, 또는, 반사형 전극으로 형성될 수 있다.
예컨대, 상기 제 2 전극(221)이 투명 전극으로 사용시, 일 함수가 작은 금속, 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(220) 상에 증착되고, 이후, 상기 금속 및 이들의 화합물 위에 ITO, IZO, ZnO, In2O3 등의 투명 도전막이 더 형성할 수 있다. 상기 제 2 전극(221)이 반사형 전극으로 사용시, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 형성할 수 있다.
상기 제 1 전극(219)은 애노드로, 상기 제 2 전극(221)은 캐소드로 기능할 수 있으나, 이에 한정되지 않는다. 예를 들면, 제 1 전극(219)이 캐소드로, 제 2 전극(221)이 애노드로 기능할 수 있다.
각 유기 발광 소자(OLED)마다 하나의 픽셀을 형성할 수 있으며, 각 픽셀별로 적색, 녹색, 청색 또는 백색의 색을 구현할 수 있다. 그러나, 본 개시는 이에 한정되지 않는다. 상기 중간층(220)은 픽셀의 위치에 관계없이 제 1 전극(219) 전체에 공통으로 형성될 수 있다. 이때, 유기 발광층은 예를 들어 적색, 녹색, 및 청색의 빛을 방출하는 발광 물질을 포함하는 층이 수직으로 적층되거나, 적색, 녹색, 및 청색의 빛을 방출하는 발광 물질이 혼합되어 형성될 수 있다. 백색광을 방출할 수 있다면, 다른 색의 조합이 가능함은 물론이다. 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나, 컬러 필터를 더 구비할 수 있다.
보호층(미도시)은 제 2 전극(221) 상에 배치될 수 있다. 보호층은 유기 발광 소자(OLED)를 커버한다. 보호층(미도시)은 무기 절연막 및/또는 유기 절연막을 사용할 수 있다.
스페이서(234)는 비픽셀 영역(NPA)에 배치될 수 있다. 상기 스페이서(234)는 상기 제1 기판(10)과 제2 기판(20) 사이에 배치된다. 상기 스페이서(234)는 외부 충격에 의하여 표시 특성이 저하되지 않기 위하여 설치될 수 있다.
상기 제1 기판(10) 상에는 제2 기판(20)이 결합된다. 상기 제2 기판(20)은 외부의 수분이나 산소 등으로부터 유기 발광 소자(OLED) 및 다른 박막을 보호하는 역할을 한다.
상기 제2 기판(20)은 강성을 가지는 글래스 기판이나, 폴리머 기판이나, 유연성을 가지는 필름일 수 있다. 상기 제2 기판(20)은 유기막과 무기막이 교대로 적층된 구조일 수 있다.
상기 제2 기판(20) 상에는 터치 스크린의 역할을 할 수 있도록 복수의 터치 전극(235)이 형성될 수 있다. 이외에, 상기 제2 기판(20) 상에는 편광 필름, 컬러 필터, 커버 윈도우와 같은 기능막이 더 형성될 수 있다.
상기 회로 영역(CA)에는 다양한 회로 패턴이 형성될 수 있다. 예컨대, 전원 공급 패턴, 정전기 방지 패턴 및 기타 다양한 회로 패턴이 형성될 수 있다.
상기 회로 영역(CA)에는 회로 배선(223)이 형성된다. 상기 회로 배선(223)은 평탄화막(218) 상에 형성될 수 있다. 상기 회로 배선(223)은 상기 제 1 전극(219)과 동일한 소재로 형성될 수 있다. 상기 회로 배선(223)은 액티브 영역(AA)의 소자, 예컨대, 제 2 전극(221)에 전기적으로 연결된 배선일 수 있다.
상기 회로 배선(223)은 전원 배선(224)과 연결된다. 상기 전원 배선(224)은 층간 절연막(214) 상에 형성될 수 있다. 상기 전원 배선(224)은 제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)과 동일한 소재로 형성될 수 있다. 상기 전원 배선(224)은 외부로부터 전원이 인가되는 배선일 수 있다. 일 실시예에 있어서, 상기 전원 배선(224)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)으로 된 삼층 구조일 수 있다.
상기 회로 배선(223)과 전원 배선(224)은 서로 다른 층에 배치될 수 있다.
예컨대, 상기 회로 배선(223)은 평탄화막(218) 상에 형성될 수 있다. 상기 회로 배선(223)은 상기 제 1 전극(223)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 상기 전원 배선(224)은 층간 절연막(214) 상에 형성될 수 있다. 상기 전원 배선(224)은 제 1 소스 전극(206), 제 2 소스 전극(212), 제 1 드레인 전극(207), 및 제 2 드레인 전극(213)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
상기 회로 배선(223)의 일단은 상기 전원 배선(224) 상에 접촉된다. 일 실시예에 있어서, 상기 회로 배선(223)의 적어도 일부는 상기 전원 배선(224)에 중첩될 수 있다.
상기 접합 영역(CSA)에는 밀봉 부재(30)가 배치된다. 상기 밀봉 부재(30)는 상기 제1 기판(10)과 제2 기판(20) 사이에 배치된다. 상기 밀봉 부재(30)의 일부 영역은 회로 영역과 중첩되게 배치되면서 회로 영역(CA)의 둘레를 따라 배치될 수 있다. 예를 들어, 밀봉 부재의 제1 밀봉 영역(31)은 회로 영역(CA)의 화소 정의막(222) 및 전원 배선(224) 중 적어도 하나와 접할 수 있다. 도면에는 제1 밀봉 영역(31)이 화소 정의막(222)와 접하는 것으로 도시되어 있으나, 이에 한정되지 않는다. 밀봉 영역(31)은 전원 배선(224)와 접할 수도 있다.
상기 밀봉 부재(30)는 글래스 프릿(glass frit)을 포함한다. 글래스 프릿은 글래스 분말에 산화물 분말을 포함한다. 산화물 분말이 포함된 글래스 프릿에 유기물을 첨가하여 젤 상태의 페이스트를 제조하고, 대략 300? 내지 500?의 온도 범위에서 소성한다. 글래스 프릿을 소성하면, 유기물은 대기 중으로 소멸되고, 젤 상태의 페이스트는 경화되어서 고체 상태의 프릿으로 존재할 수 있다.
상기 밀봉 부재(30)의 하부에는 금속 패턴층(228)이 형성될 수 있다. 상기 금속 패턴층(228)은 레이저의 열을 흡수하거나, 레이저를 반사시켜서 상기 밀봉 부재(30)에 열을 전달하는 역할을 한다.
상기 금속 패턴층(228)은 제 2 박막 트랜지스터(TFT2)의 제 2 게이트 전극(211)과 동일한 층에 동일한 물질로 형성될 수 있다. 일 실시예에 있어서, 상기 금속 패턴층(228)은 제 1 박막 트랜지스터(TFT1)의 제 1 게이트 전극(205)과 동일한 층에 동일한 물질로 형성될 수 있다.
상기 금속 패턴층(228)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr 등을 포함하는 단일막, 또는 다층막일 수 있다. 상기 금속 패턴층(228)은 Al:Nd, Mo:W와 같은 합금일 수 있다.
상기 금속 패턴층(228) 상에는 적어도 하나의 절연층, 예컨대, 제 1 절연층(230)과, 제 2 절연층(231)을 포함한다. 상기 제 1 절연층(230)과, 제 2 절연층(231)이 금속 패턴층(228) 상에 배치된 경우, 금속 패턴층(228)이 레이저에 의하여 급격한 온도 상승으로 인한 힐록(hillock) 현상 및 기포 발생을 방지할 수 있다.
제 1 절연층(230) 및 제 2 절연층(231)은 복수의 개구(229)를 포함한다. 복수의 개구(229)는 제 1 씰링부(226)와 절연층(230)(231)의 접촉 면적을 넓히기 위한 구성일 수 있다. 이에 따라, 제 1 씰링부(226)와, 절연층(230)(231)의 접합 강도가 향상될 수 있다.
제 1 절연층(230)은 제 2 게이트 절연막(209)과 동일한 물질로 동일한 층에 형성될 수 있다. 제 2 절연층(231)은 층간 절연막(214)과 동일한 물질로 동일한 층에 형성될 수 있다.
도 4 내지 도 7은 일 실시예에 따른 디스플레이 장치의 제조 방법을 설명하는 도면이다.
디스플레이 장치를 제조하기 위해서는 우선, 도 4에 도시된 바와 같이, 제1 마더 기판(1000)상에 다수의 표시부(40) 및 패드부(50)를 형성한다. 표시부(40)가 형성된 영역을 포함한 영역이 표시 영역(DA), 표시 영역(DA) 이외의 영역이 주변 영역일 수 있다.
그리고, 도 5에 도시된 바와 같이, 제2 마더 기판(2000)상에 복수 개의 밀봉 부재(30)를 형성할 수 있다. 각 밀봉 부재(30)는 앞서 기술한 표시부를 감쌀 수 있는 개구(h)를 포함할 수 있다. 개구(h)의 단면 형상은 표시부의 단면 형상과 같을 수 있고, 개구(h)의 크기는 표시부의 크기보다 약간 작을 수 있다.
한편 각 밀봉 부재(30)의 두께가 단차지도록 밀봉 부재(30)를 형성할 수 있다. 예를 들어, 밀봉 부재(30)가 제1 두께(d1)를 갖는 제1 밀봉 영역(31)과 제2 두께(d2)를 갖는 제2 밀봉 영역(32)을 포함하도록 밀봉 부재(30)를 형성할 수 있다. 제1 두께(d1)는 제2 두께(d2)보다 작을 수 있다. 제1 밀봉 영역(31)은 개구(h)쪽에 형성되고, 제2 밀봉 영역(32)은 외부쪽에 형성될 수 있다. 그리하여, 제1 밀봉 영역(31)이 밀봉 부재(30)의 내벽이 되고, 제2 밀봉 영역(32)이 밀봉 부재(30)의 외벽이 될 수 있다.
밀봉 부재(30)는 스크린 인쇄법에 의하여 형성될 수 있다. 밀봉 부재(30)를 형성할 때, 제2 마더 기판(2000)상에 제2 두께(d2)를 갖도록 밀봉 물질을 증착하고, 밀봉 물질의 일부 영역을 식각하여 단차진 밀봉 부재(30)를 형성할 수 있다. 식각된 밀봉 물질의 두께는 제1 두께(d1)일 수 있다. 또는 제2 마더 기판(2000)상에 제1 두께(d1)를 갖는 밀봉 물질을 증착하고, 밀봉 물질의 일부 영역을 마스크로 차단한 상태에서 밀봉 물질의 나머지 영역에 밀봉 물질을 더 증착하여 단차진 밀봉 부재(30)를 형성할 수 있다. 밀봉 물질이 더 증착된 밀봉 영역의 두께는 제2 두께(d1)일 수 있다. 상기한 밀봉 물질은 글래스 프릿을 포함할 수 있다.
그리고 나서, 도 6에 도시된 바와 같이, 밀봉 부재(30)를 이용하여 제1 마더 기판(1000)과 제2 마더 기판(2000)을 합착시킨다. 제1 마더 기판(1000)과 제2 마더 기판(2000)을 합착할 때, 각 밀봉 부재(30)의 일부 영역이 각 표시부(40)와 접하면서 상기한 표시부(40)를 감싸도록 제1 마더 기판(1000)과 제2 마더 기판(2000)을 합착할 수 있다. 밀봉 부재(30)의 일부 영역은 표시부(40)에 있는 전원 배선(224) 및 픽셀 정의막(222) 중 적어도 하나와 접할 수 있다. 제1 마더 기판(1000)에 제2 마더 기판(2000)이 합착되면, 레이저 또는 UV광을 이용하여 밀봉 부재(30)를 경화시킨다.
광의 조사에 의해 밀봉 부재(30)는 용융되고, 이때 제1 마더 기판(1000)과 제2 마더 기판(2000)을 합착할 수 있다. 진공 상태에서 합착될 수 있다. 밀봉 부재(30)는 녹으면서 압축되기 때문에 밀봉 부재(30)의 두께는 감소될 수 있다. 한편, 제1 마더 기판(1000)과 제2 마더 기판(2000)의 합착시 밀봉 부재(30)와 표시부(40)가 중첩되는 영역에 이물질 등이 존재한다 하더라도, 표시부(40)와 접하는 밀봉 부재(30)의 두께는 작기 때문에 압축에 의해 이물질이 표시부(40)를 누르지 않게 된다. 그리하여, 회로 영역이 쇼트되는 불량을 줄일 수 있다.
도 7에 도시된 바와 같이, 이웃하는 밀봉 부재(30) 사이를 절단하여 복수 개의 표시부(40)를 분리할 수 있다. 그리하여 복수 개의 디스플레이 장치를 만들 수 있다. 절단 공정은 스크라이버 또는 레이저를 이용할 수 있다.
상기와 같이 밀봉 부재의 일부 영역이 표시부의 일부 영역과 접하기 때문에 데드 스페이스를 줄일 수 있을 뿐만 아니라, 표시부의 크기를 그대로 유지할 수 있다. 도 4 내지 도 7에서는 복수 개의 표시부가 형성된 제1 마더 기판과 복수 개의 밀봉 부재가 형성된 제2 마더 기판을 이용하여 디스플레이 장치를 제조한다고 하였으나, 이에 한정되지 않는다. 하나의 표시부가 형성된 제1 기판과 하나의 밀봉 부재가 형성된 제2 기판을 합착함으로써 디스플레이 장치를 제조할 수 있음도 물론이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 디스플레이 장치 10: 제1 기판
20: 제2 기판 30: 밀봉 부재
31: 제1 밀봉 영역 32: 제2 밀봉 영역
40: 표시부 222: 화소 정의막
224: 전원 배선
20: 제2 기판 30: 밀봉 부재
31: 제1 밀봉 영역 32: 제2 밀봉 영역
40: 표시부 222: 화소 정의막
224: 전원 배선
Claims (13)
- 표시부를 포함하는 제1 기판을 준비하는 단계;
제2 기판상에 개구를 포함하면서 두께가 단차진 밀봉 부재를 형성하는 단계; 및
상기 밀봉 부재의 일부 영역이 상기 표시부의 일부 영역과 접하면서 상기 밀봉 부재가 상기 표시부를 감싸도록 상기 제1 기판과 상기 제2 기판을 합착하는 단계;를 포함하는 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재의 내벽 두께는 상기 밀봉 부재의 외벽 두께보다 작은 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재는,
제1 두께를 갖는 제1 밀봉 영역과 상기 제1 두께보다 큰 제2 두께를 갖는 제2 밀봉 영역을 포함하는 디스플레이 장치의 제조 방법. - 제 3항에 있어서,
상기 합착하는 단계는,
상기 제1 밀봉 영역의 적어도 일부는 상기 표시부에 있는 전원 배선 및 픽셀 정의막 중 적어도 하나와 접하는 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재를 형성하는 단계는,
상기 제2 기판상에 밀봉 물질을 증착하는 단계; 및
상기 밀봉 물질의 일부 영역을 식각하여 단차진 밀봉 부재를 형성하는 단계;를 포함하는 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재를 형성하는 단계는,
상기 제2 기판상에 밀봉 물질을 증착하는 단계; 및
상기 밀봉 물질의 일부 영역을 마스크로 차단한 상태에서 상기 밀봉 물질의 나머지 영역에 상기 밀봉 물질을 더 증착하여 단차진 밀봉 부재를 형성하는 단계;를 포함하는 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재는 글래스 프릿을 포함하는 디스플레이 장치의 제조 방법. - 제 1항에 있어서,
상기 밀봉 부재는,
스크린 인쇄법에 의하여 형성되는 디스플레이 장치의 제조 방법. - 복수 개의 표시부를 포함하는 제1 마더 기판을 준비하는 단계;
제2 기판상에 개구를 포함하면서 두께가 단차진 복수 개의 밀봉 부재를 형성하는 단계; 및
상기 밀봉 부재 각각의 일부 영역이 상기 표시부 각각의 일부 영역과 접하면서 상기 밀봉 부재 각각이 상기 표시부 각각을 감싸도록 상기 제1 마더 기판과 상기 제2 마더 기판을 합착하는 단계;를 포함하는 디스플레이 장치의 제조 방법. - 제 9항에 있어서,
이웃하는 밀봉 부재 사이를 절단함으로써 상기 복수 개의 표시부를 분리하는 단계;를 포함하는 디스플레이 장치의 제조 방법. - 제 9항에 있어서,
상기 밀봉 부재 각각의 내벽 두께는 상기 밀봉 부재 각각의 외벽 두께보다 작은 디스플레이 장치의 표시 장치. - 제 9항에 있어서,
상기 밀봉 부재 각각은,
제1 두께를 갖는 제1 밀봉 영역과 상기 제1 두께보다 큰 제2 두께를 갖는 제2 밀봉 영역을 포함하는 디스플레이 장치의 제조 방법. - 제 12항에 있어서,
상기 합착하는 단계는,
상기 제1 밀봉 영역의 적어도 일부는 상기 표시부에 있는 전원 배선 및 픽셀 정의막 중 적어도 하나와 접하는 디스플레이 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140135968A KR20160042323A (ko) | 2014-10-08 | 2014-10-08 | 디스플레이 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140135968A KR20160042323A (ko) | 2014-10-08 | 2014-10-08 | 디스플레이 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160042323A true KR20160042323A (ko) | 2016-04-19 |
Family
ID=55917055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140135968A KR20160042323A (ko) | 2014-10-08 | 2014-10-08 | 디스플레이 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160042323A (ko) |
-
2014
- 2014-10-08 KR KR1020140135968A patent/KR20160042323A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102514414B1 (ko) | 유기 발광 표시 장치 | |
| KR102541445B1 (ko) | 디스플레이 장치 | |
| KR102223676B1 (ko) | 디스플레이 장치 | |
| KR102419179B1 (ko) | 유기 발광 표시 장치 | |
| US20200119116A1 (en) | Flexible organic electroluminescent device and method for fabricating the same | |
| KR101473309B1 (ko) | 표시 장치 및 유기 발광 표시 장치 | |
| KR102491875B1 (ko) | 디스플레이 장치 | |
| TWI578593B (zh) | 有機發光二極體裝置及其製造方法 | |
| KR101967600B1 (ko) | 플렉서블 유기전계발광소자 및 그 제조방법 | |
| US11056670B2 (en) | Organic light-emitting diode (OLED) display and method of fabricating the same | |
| KR20160006861A (ko) | 디스플레이 장치 | |
| KR20160017273A (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| KR20190081481A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20210025567A (ko) | 전계 발광 표시 장치 | |
| KR20160042323A (ko) | 디스플레이 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |