KR20160039635A - 실리콘에서의 고농도 도핑 - Google Patents

실리콘에서의 고농도 도핑 Download PDF

Info

Publication number
KR20160039635A
KR20160039635A KR1020167004555A KR20167004555A KR20160039635A KR 20160039635 A KR20160039635 A KR 20160039635A KR 1020167004555 A KR1020167004555 A KR 1020167004555A KR 20167004555 A KR20167004555 A KR 20167004555A KR 20160039635 A KR20160039635 A KR 20160039635A
Authority
KR
South Korea
Prior art keywords
crystalline silicon
dopant
hydrogen
region
doped
Prior art date
Application number
KR1020167004555A
Other languages
English (en)
Other versions
KR102289901B1 (ko
Inventor
브레트 제이슨 할람
매튜 브루스 에드워즈
스트워트 로스 웬햄
필립 조지 해머
캐서린 에밀리 찬
치 문 종
페이 슈엔 루
리 마이
리 후이 송
아들린 수지안토
앨리슨 마리 웬햄
광 퀴 쑤
Original Assignee
뉴사우스 이노베이션즈 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2013902773A external-priority patent/AU2013902773A0/en
Application filed by 뉴사우스 이노베이션즈 피티와이 리미티드 filed Critical 뉴사우스 이노베이션즈 피티와이 리미티드
Publication of KR20160039635A publication Critical patent/KR20160039635A/ko
Application granted granted Critical
Publication of KR102289901B1 publication Critical patent/KR102289901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/521—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘 디바이스는 복수의 결정질 실리콘 영역을 구비한다. 하나의 결정질 실리콘 영역은 도핑된 결정질 실리콘 영역이다. 도핑된 결정질 실리콘 영역에서 도핑 원자들의 일부 혹은 전부를 비활성화하는 것은 상기 도핑된 결정질 실리콘 영역 내로 수소 원자를 도입함으로써 달성되고, 이에 의해 수소는 개별적인 도펀트 원자를 비활성화하기 위해 도펀트 원자들의 일부 혹은 전부와 쿨롱 결합한다.
도펀트- 수소 결합의 적어도 일부를 단절시키기 위해 상기 도핑된 결정질 실리콘 영역을 가열 및 광 조사하면서 고농도의 중성 수소 원자를 생성하는 조건들을 유지함으로써 비활성화된 도펀트 원자들이 재활성화될 수 있고, 이에 의해 일부 수소 원자가 도펀트 원자와 재결합하는 일 없이 상기 도핑된 영역으로부터 확산한다.

Description

실리콘에서의 고농도 도핑{HIGH CONCENTRATION DOPING IN SILICON}
본 발명은 태양 전지의 제조 방법에 관한 것이고, 특히 본 발명은 실리콘 재료의 새로운 수소화 방법을 제공한다.
결정형 실리콘의 수소화 공정은 결함이나 오염 물질이 소수 전하 캐리어에 대해 재결합 위치로서 작용하는 것을 방지하는 방식으로, 실리콘 격자 내에서 수소 원자가 결정 결함 또는 오염 물질과 결합하는 것을 포함한다. 이것은 특정 재결합 위치의 부동태화로 알려져 있다. 이것은 특히 종종 불량한 결정 품질 및/또는 순도를 갖는 값싼 실리콘이 사용되는 경우 및 태양 전지와 같이 장기간의 소수 캐리어 수명을 필요로 하는 반도체 디바이스에 있어서 중요하며, 따라서 고효율 태양 전지에서 용인할 수 있는 수준의 품질을 가능하게 하기 위해서는 부동태화가 필요하다.
일반적으로 저렴한 실리콘은 실리콘 결정 결함 및/또는 원치 않는 불순물의 밀도가 훨씬 더 높다. 이들은 실리콘의 소수 캐리어 수명을 저하시키며, 따라서 그와 같은 재료로 만들어진 태양 전지의 효율성을 저하시킨다. 그러므로 소수 캐리어의 수명을 개선하기 위한 결함 및 오염 물질의 부동태화는, 반도체 등급의 실리콘으로 형성되는 플로트 존(FZ) 웨이퍼와 같이 마이크로 일렉트로닉스 산업에서 통상적으로 사용되는 것보다 낮은 품질의 실리콘을 사용할 경우 고효율 태양 전지를 제조할 수 있도록 하는데 있어서 중요한 부분이다.
최근, 수소화 공정과 그 가능성에 대한 전체적인 이해 없이 상업적으로 제조된 태양 전지 구조의 설계는 전지 전체에 대한 수소화 공정을 가능하게 하기 위해 이상적이지 않으며, 이것은 표준 상업적 등급의 p-형 웨이퍼를 이용한 기술에 있어서 낮은 벌크 수명에 반영되고 있다.
수소가 실리콘을 통해 이동하는 능력은 도펀트 원자와의 상호 작용에 의해 크게 저해된다. 예를 들면, n-형 실리콘의 평형 상태에서 거의 대부분의 수소는 음전하 상태(H-)에 있으며, p-형 실리콘에서 대부분의 수소는 양전하 상태에 있다. 그러나, 실리콘의 각각의 극성에서 이들 전하 상태의 수소는 수소 원자와 각각의 도펀트 원자 사이에 강한 인력을 초래할 수 있고, 수소 원자가 이러한 도펀트 원자를 지나 이동하는 것을 어렵게 한다. 이것은 도펀트 원자의 중성화를 초래할 수 있고, 따라서 수소가 더 이상 실리콘을 통해 이동할 수 없다. 실리콘 내에서 수소의 이와 같은 거동은 과거에는 이해되지 못하거나 간과되었고, 그에 따라 수소화 공정에 대한 시도는 전지 설계자들에 의해 기대되는 것보다 효율이 낮게 나타났다.
예를 들면, H+는 이온화된 붕소 원자 (B-)와 상호 작용하여 중성의 붕소-수소 (B-H) 컴플렉스를 형성할 수 있다. 마찬가지로, H-는 이온화된 인 원자 (P+)와 상호 작용하여 중성의 인-수소 (P-H) 컴플렉스를 형성할 수 있다.
보론(B)은 실리콘 격자 내의 치환 위치에 들어갈 경우 p-형 재료를 생성하도록 실리콘을 도핑하기 위해 사용될 수 있는 3가 원소이다. 그러므로 각각의 보론 원자는 자유 "정공"(11)을 생성하며, 보론 원자는 고정 음전하 상태가 된다. 만약 원자 수소가 이러한 p-형 영역 내로 이동하고 양전하 상태 (H+)가 되면, B-와 H+ 원자들 간에는 강한 정전기력이 존재하고, B-H 결합을 형성하도록 반응할 높은 가능성이 있으며, 따라서 그 위치에 수소 원자를 포획하지만 이와 동시에 보론 원자가 더 이상 존재하지 않는 것처럼 전기적으로 작용하도록 보론 원자를 비활성화시킨다.
반대로, 인(P)은 실리콘 격자 내의 치환 위치에 들어갈 경우 n-형 재료를 생성하도록 실리콘을 도핑하기 위해 사용될 수 있는 5가 원소이다. 그러므로 각각의 인 원자는 자유 "전자"를 생성하며, 인 원자는 고정 양전하 상태가 된다. 만약 원자 수소가 이러한 n-형 영역 내로 이동하고 수소가 음전하 상태 (H-)가 되면, P+와 H- 원자들 간에는 강한 정전기력이 존재하고, P-H 결합을 형성하도록 반응할 높은 가능성이 있으며, 따라서 그 위치에 수소 원자를 포획하지만 이와 동시에 인 원자가 더 이상 존재하지 않는 것처럼 전기적으로 작용하도록 인 원자를 비활성화시킨다.
도펀트-수소 컴플렉스를 분리하기에 충분한 열 에너지가 있는 경우(예컨대 150℃ 초과)에도 도펀트 원자와 원자 수소(인에 대해서는 H-이고, 보론에 대해서는 H+) 간의 쿨롱 인력은 수소 원자가 빠져나가는 것을 방지하며 도펀트-수소 컴플렉스의 신속한 재형성이 일어나기 쉽기 때문에, 도펀트-수소 컴플렉스의 분리는 어렵다.
과거의 불량한 수소화 공정의 주된 이유는 실리콘 내에서 수소가 깊이 침투하는 것을 방해하는 이미터(emitter) 내에서의 과도한 도핑, 편면 또는 양쪽 표면으로부터의 수소 소스의 부재, 싱크(sink)로 작용하는 알루미늄 합금 영역 및/또는 금속과 실리콘 계면, 특정 종류의 결함 및 불순물에 결합하는 것을 가능하게 하는 수소 원자에 대한 적절한 전하 상태를 획득하지 못하는 것, 및 수소 포획 수단이 없는 것을 포함한다는 것을 알 수 있다.
따라서 과도한 도핑은 불리한 것일 수 있지만, 수소화를 향상시키기 위해 사용될 수 있는 메커니즘을 이해하는 것은 과도한 도핑된 영역을 다른 방식에서 유리하게 사용하는 가능성을 또한 나타낸다.
발명의 제1 관점에 따라, 복수의 결정질 실리콘 영역을 구비한 결정질 실리콘 디바이스를 처리하기 위한 방법이 제공된다. 결정질 실리콘 디바이스는 그 영역에서 일부 도펀트 원자가 수소 원자와 결합(쿨롱 인력으로)함으로써 비활성화되는 도핑된 결정질 실리콘 영역(예컨대 보론, 알루미늄, 갈륨과 같은 3가 도펀트 또는 인과 같은 5가 도펀트)인 적어도 하나의 결정질 실리콘 영역을 구비할 수 있다. 이 방법은 도펀트-수소 결합의 적어도 일부를 단절시키기 위해 도핑된 결정질 실리콘 영역을 가열 및 광 조사함으로써 비활성화된 도펀트의 일부를 재활성화하는 것을 포함할 수 있다. 중성 전하 상태를 갖는 수소 원자 및/또는 도펀트 원자와 동일한 전하 극성으로 대전된 수소 원자의 비교적 고농도를 생성하는 조건들이 동시에 유지될 수 있다. 그 결과, 일부 수소가 도펀트 원자와 재결합하는 일 없이 도핑된 영역으로부터 확산할 수 있다.
도핑된 결정질 실리콘 영역이 중성 전하 상태를 갖는 수소 원자 및/또는 도펀트 원자와 동일한 전하 극성으로 대전된 수소 원자의 증가한 농도를 유지하기 위하여 후속해서 냉각될 때 광 조사는 유지될 수 있다.
제2 관점에 따라, 결정질 실리콘 디바이스를 처리하기 위한 방법이 제공된다. 이 방법은 도핑된 결정질 실리콘 영역에 요구되는 최종적인 활성 도펀트 원자 농도보다 높은 도펀트 원자 농도를 갖는 도핑된 결정질 실리콘 영역을 생성하기 위하여 디바이스의 결정질 실리콘 영역을 제1 도펀트 극성(예컨대 p-형 또는 n-형)의 도펀트 원자로 도핑하는 것을 포함할 수 있다. 후속해서, 도핑된 결정질 실리콘 영역에서 도펀트 원자의 일부 혹은 전부가 상기 도핑된 결정질 실리콘 영역내로 수소 원자를 도입함으로써 비활성화될 수 있다. 그 결과, 수소 원자의 일부는 각각의 도펀트 원자를 비활성화하기 위하여 제1 도펀트 타입의 도펀트 원자의 일부 혹은 전부와 결합(쿨롱 인력으로)할 수 있다.
도핑된 결정질 실리콘 영역은 결정질 실리콘 디바이스의 표면 영역일 수 있다.
제3 관점에 따라, 결정질 실리콘 디바이스는 제1 도펀트로 도핑된 실리콘 영역을 포함하고 도펀트의 적어도 일부는 수소와 결합되는 것에 의해서 비활성화된다. 비활성화 후에 상기 도핑된 결정질 실리콘 영역은 비활성화 이전의 면적 저항률보다 적어도 25% 높은 면적 저항률을 가질 수 있다.
제4 관점에 따라, 결정질 실리콘 디바이스는 제1 도펀트 극성의 제1 도펀트 및 이와 반대인 도펀트 극성의 제2 도펀트로 동시에 도핑된 결정질 실리콘 영역을 포함한다. 제1 극성의 도펀트의 상대 농도는 제2 극성의 도펀트의 농도보다 높을 수 있다. 제1 극성의 도펀트의 적어도 일부는, 비활성화 후에 그 영역이 제1 도펀트 종류의 것을 초과하는 제2 도펀트 종류의 순 활성 도핑을 가지며 따라서 그 영역이 제2 도펀트 종류에 의해 결정되는 극성을 나타내도록 수소 원자와 결합하는 것에 의해서 비활성화될 수 있다.
제5 관점에 따라, 결정질 실리콘 디바이스는 제1 도펀트 극성의 제1 도펀트 및 이와 반대인 도펀트 극성의 제2 도펀트로 동시에 도핑된 결정질 실리콘 영역을 포함한다. 제1 극성의 도펀트의 상대 농도는 제2 극성의 도펀트의 농도와 동일할 수 있다. 제1 극성의 도펀트의 적어도 일부는, 비활성화 후에 상기 도핑된 결정질 실리콘 영역이 제2 도펀트 극성의 순 도핑 극성을 갖도록 수소 원자와 결합하는 것에 의해서 비활성화될 수 있다.
비활성화된 도펀트 원자의 일부 혹은 전부는 후속해서 상기 도핑된 결정질 실리콘 영역을 광 조사하면서 가열하는 것에 의해서 재활성화될 수 있고, 이에 의해 방출된 수소 원자의 적어도 일부가 기존에 결합되었던 도펀트 원자의 쿨롱 인력으로부터 빠져나올 수 있는 전하 상태를 가질 수 있도록 상기 도핑된 결정질 실리콘 영역에서 소수 캐리어의 비율을 증가시키는 정공 쌍들이 발생한다. 바람직하게는 광 조사를 유지하면서 상기 도핑된 결정질 실리콘 영역을 후속하여 냉각하는 것은 도펀트 원자가 수소 원자에 의해 재활성화되는 경향을 최소화한다.
선택된 결정질 실리콘 영역에서의 비활성화된 도펀트 원자의 일부 혹은 전부는 상기 선택된 결정질 실리콘 영역의 도펀트 원자들이 그 선택 영역에 인접한 결정질 실리콘 영역을 가열 및 광 조사하는 것에 의해서 또한 후속해서 재활성화될 수 있고, 이에 의해 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역에서 발생한 소수 캐리어가 상기 선택된 결정질 실리콘 영역으로 확산하고 따라서 상기 선택된 결정질 실리콘 영역에서 도펀트의 재활성화가 가능하도록 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역에서 소수 캐리어의 비율을 증가시키는 정공 쌍들이 발생한다. 또한, 상기 선택된 결정질 실리콘 영역이 120℃ 이하로 냉각되게 하는 것은 만약 소수 캐리어가 인접한 결정질 실리콘 영역으로부터 계속 확산하는 경우에 도펀트가 다시 비활성화되는 것을 방지할 것이다. 도펀트 원자 및/또는 선택된 결정질 실리콘 영역 및 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역의 가열 및/또는 광 조사는 레이저로 실행될 수 있다. 더욱더 큰 면적 또는 전지 전체를 처리하기 위하여 레이저가 복수의 결정질 실리콘 영역에 대해 스캔될 수 있다.
수소 원자는 결정질 실리콘 디바이스의 표면 상에 실리콘 질화물, 실리콘 산화질화물, 알루미늄 산화물 등과 같은 수소를 함유하는 유전체를 형성하고 후속하여 수소 원자가 실리콘 내로 이동하도록 결정질 실리콘 디바이스를 가열하는 것에 의해서 결정질 실리콘 디바이스 내로 도입될 수 있다. 바람직하게는 유전체 수소 소스는 결정질 실리콘 디바이스의 전면과 배면 각각에 형성(적어도 일시적으로)될 것이다. 결정질 실리콘 디바이스의 표면 영역에서 도펀트 원자를 의도적으로 비활성화하기 위하여, 광 조사 없이 또는 낮은 광 조사 상태(예컨대 광원으로부터 방출되는 불가피한 광으로만 조사)에서 결정질 실리콘 디바이스를 가열하는 것에 의해서 수소 원자가 결정질 실리콘 디바이스 내로 도입될 수 있다.
유전체 층과 같은 실리콘 외부의 수소 소스에 대해, 이 방법은 수소가 그곳을 통하여 확산해야만 하는 실리콘 표면 n-형 확산층이 1 x 1020 원자/㎤ 이하의 피크 순 활성 도핑 농도를 갖는 경우에 더욱 효과적일 수 있다. 마찬가지로, 이 방법은 수소가 그곳을 통하여 확산해야만 하는 실리콘 표면 p-형 확산층이 1 x 1020 원자/cm3 이하의 피크 순 활성 도핑 농도를 갖는 경우에 더욱 효과적일 수 있다.
수소 원자가 결정질 실리콘 디바이스 내로 도입된 후에, 결정질 실리콘 디바이스의 가열은 적어도 하나의 광원에 의해 결정질 실리콘 디바이스의 적어도 일부를 동시에 광 조사하면서 결정질 실리콘 디바이스의 적어도 하나의 영역을 적어도 40℃로 가열하는 것을 포함하고, 이에 의해 실리콘 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자(환언하면, 실리콘의 밴드 갭 1.12 eV보다 큰 에너지 수준을 갖는 광자)의 누적 파워는 적어도 20 mW/cm2이다.
적어도 하나의 광원으로부터의 광 조사는, 실리콘 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자의 누적 파워가 적어도 50　mW/cm2, 또는 60　mW/cm2, 또는 70　mW/cm2, 또는 80　mW/cm2, 또는 90　mW/cm2, 또는 100　mW/cm2, 또는 150　mW/cm2, 200　mW/cm2, 또는 300　mW/cm2, 또는 400　mW/cm2, 또는 500　mW/cm2, 또는 600　mW/cm2, 또는 700　mW/cm2, 또는 800　mW/cm2, 또는 900　mW/cm2, 또는 1000　mW/cm2, 또는 1500　mW/cm2, 2000　mW/cm2, 또는 3000　mW/cm2, 또는 5000　mW/cm2, 또는 10000　mW/cm2, 또는 15000　mW/cm2, 또는 20000　mW/cm2, 또는 실리콘이 용융되기 시작하는 최대 광 강도까지의 수준으로 제공될 수 한다.
바람직하게는, 전술한 누적 파워의 각각의 범위에 대해, 결정질 실리콘 디바이스의 가열은 디바이스의 적어도 하나의 영역을 적어도 100℃로 가열하는 것을 포함한다. 실리콘 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자의 누적 파워가 적어도 20 mW/cm2이 되게 하는 적어도 하나의 광원에 의해 결정질 실리콘 디바이스의 적어도 일부를 동시에 광 조사하면서 결정질 실리콘 디바이스을 가열한 후에 결정질 실리콘 디바이스를 냉각하는 것이 후속된다. 대안으로, 결정질 실리콘 디바이스의 가열은 상기 디바이스를 적어도 140℃로 가열하는 것을 포함한다. 또한, 결정질 실리콘 디바이스의 가열은 상기 디바이스에 존재하는 구조의 열 민감성 및 필요 조건에 따라 상기 디바이스를 적어도 180℃, 또는 200℃ 또는 400℃로 가열하는 것을 포함한다. 구조의 열 민감성이 문제가 되지 않는 경우에는 더욱더 높은 온도, 즉 적어도 500℃, 또는 적어도 600℃, 또는 적어도 700℃, 또는 적어도 800℃, 또는 적어도 900℃, 또는 적어도 1000℃, 또는 적어도 1200℃, 또는 결정질 실리콘이 용융하기 시작하는 온도까지 가열될 수 있다. 일반적으로, 해당 디바이스에 대한 온도가 낮을수록 최적의 수소화를 위해 상응하는 광 강도가 더욱 큰 것이 필요하게 될 것이다.
가열 후 냉각 기간 중에 그리고 모든 후속 수소화 열 처리 중에 수소가 이전에 결합되었던 결함의 재활성화 또는 도펀트의 재활성화를 최소화하기 위해, 냉각 하는 동안 수소 전하 상태를 유지하도록 소수 캐리어 농도는 열과 빛을 이용하여 제어될 수 있다.
결정질 실리콘 디바이스에 적용되는 광 조사 강도는 열처리 및 냉각 중에 변화될 수 있다. 결정질 실리콘 디바이스에 적용되는 광 조사의 강도는 수소화 또는 다른 열 처리 후의 냉각 과정에서 증가하거나 또는 감소할 수 있다. 특히, 결정질 실리콘 디바이스에 적용되는 광 조사 강도는 디바이스의 온도의 감소에 따라 증가하거나 감소할 수 있다.
수소화 공정 중에, 또는 수소화 공정 후 200℃를 넘는 온도에서 실행되는 처리 중에 및/또는 그와 같은 처리 후 냉각하는 중에, 결정질 실리콘 디바이스에 적용된 광 조사의 광원은 LED 어레이일 수 있다. 결정질 실리콘 디바이스에 적용된 광 조사 광원은 또한 하나 이상의 적외선 램프일 수 있다. 결정질 실리콘 디바이스에 적용된 광 조사는 펄스 방식일 수 있다. 결정질 실리콘 디바이스에 적용된 광 조사의 강도는 페르미 준위를 중간-갭 보다 0.1 내지 0.2 ev 큰 값으로 유지하도록 제어될 수 있다.
이 방법은 적어도 하나의 정류 접합을 갖는 광전 변환 소자의 제조에 이용하기 위한 실리콘을 처리하기 위해 사용될 수 있다.
필요 이상 초과하여 도입되는 도펀트는 보론, 알루미늄 혹은 갈륨과 같은 p-형 (3가) 도펀트, 또는 인과 같은 n-형 (5가) 도펀트일 수 있다. 이 방법은 실리콘에서 도펀트로서 보론이 사용되는 경우에 특히 효과적이다. 또한, 도핑 영역은 보론 및 인으로 도핑될 수 있다.
수소화 공정 동안에 추후 비활성화 및/또는 재활성화를 위해 태양 전지의 실리콘 웨이퍼 내로 도펀트의 의도적인 첨가는, 예컨대 선택적인 이미터를 형성하는 국소적인 수소화뿐만 아니라 실리콘 웨이퍼에 대해 내부적으로 수소 소스로 후속하여 작용하도록 수소를 저장 및 방출하도록 활성 도펀트 농도를 변화시킬 수 있다.
실리콘 웨이퍼의 특정 영역 내로 보론과 같은 추가의 도펀트를 의도적으로 첨가하는 것은 최종적으로 필요한 것보다 낮은 수준으로 이들 영역에서의 면적 저항률을 감소시키고, 이에 의해 특정 영역에서 면적 저항률을 증가시키기 위해 첨가된 도펀트의 일부 혹은 전부를 수소에 의해 추후에 비활성화하는 것을 가능하게 한다. 이 영역들은 실리콘 웨이퍼 혹은 실리콘 웨이퍼 표면에 대한 내부적인 수소 부동태화 소스로 작용할 수 있는 원자 수소를 동시에 방출하면서 비활성화된 도펀트의 일부를 후속하여 재활성화하기 위해 빛과 열로 선택적으로 적절하게 처리될 수 있다. 하나의 예는 추가된 원자의 일부 혹은 전부의 수소 비활성화에 후속하여 추가 도펀트로 실리콘 웨이퍼의 전체 표면 영역을 확산시키는 것이다. 그 후에 빛과 열을 적용하는 것은 실리콘에 대한 내부의 전체적인 혹은 국소적인 수소 소스를 제공하거나 대부분의 도펀트 원자들이 재활성화되는 국소적인 영역에 가장 낮은 면적 저항률을 갖는 변화하는 면적 저항률 프로파일을 구비한 도핑 구조를 생성하도록 전체 표면 영역에 걸쳐서 또는 국소적인 영역에서 도펀트의 일부 혹은 전부를 재활성화시키기 위해 이용될 수 있다.
표면 층들은 의도적으로 첨가된 극성이 반대인 보론 및 인과 같은 두 가지 도펀트를 포함할 수 있으며, 이에 의해 상기 표면 층은 보론 비활성화 이전에는 p-형이고, 수소에 의한 비활성 후에는 n-형이며, 보론 원자의 국소적인 재활성화 후에는 국소적인 p-형 영역 및 n-형 영역을 갖게 된다. 빛과 열의 국소적인 적용에 따라, 보론 도펀트는 이러한 영역들을 n-형에서 p-형으로 전환할 수 있도록 국소적으로 재활성화된다. p-형 영역들은, 동일한 웨이퍼 상의 인접한 디바이스를 직렬 연결하기 위해 p-형 영역의 양측에 인접한 n-형 영역을 절연하는 p-형의 절연 영역을 생성하거나 전도성 비아를 생성하는 것과 같은 다른 목적을 위해서 웨이퍼의 한쪽 표면으로부터 반대쪽 표면으로 침투할 수 있고, 보론 도펀트를 국소적으로 재활성화기 위해 빛과 열의 적용에서 사용된 패턴에 기초한 점, 점선, 선 혹은 다른 기하학적 구조를 포함할 수 있다.
도 1은 p-형 실리콘 결정 격자 구조(보론 도핑된)를 개략적으로 도시한 도면,
도 2는 수소화 후에 도 1의 p-형 실리콘 결정 격자 구조를 개략적으로 도시한 도면,
도 3은 n-형 실리콘 결정 격자 구조(인 도핑된)를 개략적으로 도시한 도면,
도 4는 수소화 후에 도 3의 n-형 실리콘 결정 격자 구조를 개략적으로 도시한 도면,
도 5는 열 및 빛의 적용으로 보론 도펀트의 활성화를 나타내는 도 2의 p-형 실리콘 결정 격자 구조를 개략적으로 도시한 도면,
도 6은 열 및 빛의 적용으로 인 도펀트의 활성화를 나타내는 도 4의 n-형 실리콘 결정 격자 구조를 개략적으로 도시한 도면,
도 7은 본 발명의 실시예가 형성될 수 있는 텍스처 n-형 웨이퍼를 개략적으로 도시한 도면,
도 8은 전면 및 배면의 초기 도핑 후에 도 7의 웨이퍼를 개략적으로 도시한 도면,
도 9는 유전체 층들이 추가된 후에 도 8의 웨이퍼를 개략적으로 도시한 도면,
도 10은 상면 유전체의 패턴화 후에 도 8의 웨이퍼를 개략적으로 도시한 도면,
도 11은 이미터 영역의 수소화 후에 도 10의 웨이퍼를 개략적으로 도시한 도면,
도 12는 이미터 금속화가 적용된 후에 도 11의 웨이퍼를 개략적으로 도시한 도면,
도 13은 배면 유전체의 패턴화 후에 도 12의 웨이퍼를 개략적으로 도시한 도면,
도 14는 배면 도핑 영역의 수소화 후에 도 13의 웨이퍼를 개략적으로 도시한 도면,
도 15는 배면 금속화가 적용된 후에 도 14의 웨이퍼를 개략적으로 도시한 도면,
도 16은 본 발명의 실시예가 형성될 수 있는 텍스처 p-형 웨이퍼를 개략적으로 도시한 도면,
도 17은 전면 및 배면의 초기 도핑 후에 도 16의 웨이퍼를 개략적으로 도시한 도면,
도 18은 유전체 층들이 추가된 후에 도 17의 웨이퍼를 개략적으로 도시한 도면,
도 19는 상면 유전체의 패턴화 후에 도 18의 웨이퍼를 개략적으로 도시한 도면,
도 20은 이미터 영역의 수소화 후에 도 19의 웨이퍼를 개략적으로 도시한 도면,
도 21은 이미터 금속화가 적용된 후에 도 20의 웨이퍼를 개략적으로 도시한 도면,
도 22는 배면 유전체의 패턴화 후에 도 21의 웨이퍼를 개략적으로 도시한 도면,
도 23은 배면 도핑 영역의 수소화 후에 도 22의 웨이퍼를 개략적으로 도시한 도면,
도 24는 배면 금속화가 적용된 후에 도 23의 웨이퍼를 개략적으로 도시한 도면,
도 25 내지 도 27은 도 10, 도 11 및 도 12에 도시된 것에 대한 웨이퍼의 패턴화, 금속화 및 수소화를 위한 대안적인 시퀀스를 개략적으로 도시한 도면,
도 28 내지 도 30은 도 10, 도 11 및 도 12에 도시된 것에 대한 웨이퍼의 패턴화, 금속화 및 수소화를 위한 다른 대안적인 시퀀스를 개략적으로 도시한 도면,
도 31 내지 도 35는 도 10, 도 11 및 도 12에 도시된 것에 대한 웨이퍼의 패턴화, 금속화 및 수소화를 위한 또 다른 대안적인 시퀀스를 개략적으로 도시한 도면,
도 36 및 도 37은 가열 및 냉각 구역들에 광 조사를 제공하도록 변경된 벨트 로의 두가지 예들을 개략적으로 도시한 도면,
도 38은 국소적인 수소화의 예를 도시하는 도면.
첨부 도면을 참조하여 예시적인 본 발명의 실시예들을 설명한다.
여기에서 설명하는 공정들은 도펀트를 비활성화 또는 활성화하는 것에 의해 간단한 수소화 공정을 통해 활성 도펀트 밀도를 변경하는 한편 실리콘 내부의 소스로서 수소를 저장하거나 방출하는 것을 용이하게 하기 위한 방법을 제공한다. 이것은 도펀트 원자들을 활성화하는 공정을 통해서 원자 수소를 방출함으로써 나중에 수소화 목적을 위해 이용될 수 있는 실리콘 안에 내부적으로 수소 소스를 생성하기 위한 기회를 제공한다. 이러한 방식은 선택적인 이미터 구조를 생성하기 위하여 국소적인 도핑 영역을 국소적인 크기로 활성화하기 위해서도 사용될 수 있다. 이것은 필요할 때 원하는 국소적인 구역에서 도펀트의 비활성화 또는 활성화를 용이하게 하는 방식으로 수소의 전하 상태를 조작하기 위해 단지 열과 빛을 사용하여, 선택적인 이미터를 형성하기 위한 매우 간단한 메커니즘을 제공한다.
배경 기술에서 설명한 바와 같이, 보론(B)은 도 1에 도시된 바와 같이 실리콘 격자 내의 치환 위치에 들어갈 경우 p-형 재료를 생성하도록 실리콘을 도핑하기 위해 사용될 수 있는 3가 원소이다. 그러므로 이러한 각각의 보론 원자는 자유 "정공"(11)을 생성하며, 보론 원자는 고정 음전하 상태가 된다. 정공들이 생성되었던 도핑 위치로부터 멀어지게 이동할 추가적인 정공(12, 13)들이 도 1에 도시되어 있다. 도 2를 참조하면, 만약 중성의 원자 수소(22)가 이러한 p-형 영역 내로 이동하고 예컨대 전자를 포기하여 수소가 실리콘 격자를 통과할 때 정공(12)과 결합할 수 있는 양전하 상태 (H+)가 되면, B-와 H+ 원자들 간에는 강한 정전기력이 존재하고, B-H 결합을 형성하도록 반응할 높은 가능성이 있으며, 따라서 그 위치에 수소 원자를 포획하지만 이와 동시에 보론 원자가 더 이상 존재하지 않는 것처럼 전기적으로 작용하도록 보론 원자를 비활성화시킨다. 마찬가지로, 만약 음전하의 수소 이온(23)이 이러한 p-형 영역 내로 이동하면, 수소는 두 개의 전자를 포기함으로써 수소가 실리콘 격자를 통과할 때 정공(13)과 결합할 수 있는 양전하 상태 (H+)가 될 수 있다.
마찬가지로, 인(P)은 도 3에 도시된 바와 같이 실리콘 격자 내의 치환 위치에 들어갈 경우 n-형 재료를 생성하도록 실리콘을 도핑하기 위해 사용될 수 있는 5가 원소이다. 그러므로 이러한 각각의 인 원자는 자유 "전자"(31)를 생성하며, 인 원자는 고정 양전하 상태가 된다. 도 4를 참조하면, 만약 중성의 원자 수소(22)가 이러한 n-형 영역 내로 이동하고 수소가 음전하 상태 (H-)가 되도록 전자가 수소 원자와 결합하면, P+와 H- 원자들 간에는 강한 정전기력이 존재하고, P-H 결합을 형성하도록 반응할 높은 가능성이 있으며, 따라서 그 위치에 수소 원자를 포획하지만 이와 동시에 인 원자가 더 이상 존재하지 않는 것처럼 전기적으로 작용하도록 인 원자를 비활성화시킨다. 마찬가지로, 만약 양전하의 수소 이온(23)이 이러한 n-형 영역 내로 이동하면, 수소는 두 개의 전자를 H+ 원자와 결합함으로써 음전하 상태 (H-)가 될 수 있고, P+와 H- 원자들 간에는 강한 정전기력이 존재할 것이다.
비록 도펀트-수소 컴플렉스를 분리하기에 충분한 열 에너지가 있는 경우라도 도펀트-수소 컴플렉스의 분리는 어렵고, 도펀트 원자와 원자 수소(인에 대해서는 H- 및 보론에 대해서는 H+) 간의 쿨롱 인력은 수소 원자가 빠져나가는 것을 방지하며, 도펀트-수소 컴플렉스의 신속한 재형성이 일어날 것이다. 따라서, 만약 과도한 도펀트가 실리콘 디바이스에 첨가되면, 수소는 도펀트를 비활성화하기 위해 적절한 전하 상태로 도입될 수 있다. p-형 실리콘에서 수소에 대한 지배적인 전하 상태는 H+이고 따라서 실리콘 표면에 가까운 보론 도펀트 원자들을 비활성화하는 것이 비교적 간단하지만, H+는 높은 이동성을 갖지 않을 것이며 포획되기 전에 멀리 이동하지 못할 것이다. 단순한 경우에 전하 상태는 H+가 도핑되는 영역 내로 더욱 침투할 수 있도록 가열함으로써 변경될 수 있고, 도펀트와 결합하였을 때 열원을 제거하면 수소를 결합 상태로 잡아둘 것이다. 그러나 수소가 특히 냉각하는 중에 재결합하게 되기 때문에, 도펀트 원자들을 활성화하기 위해 도펀트 원자들과 결합된 수소를 해제시키려 할 경우에 가열하는 것만으로는 덜 효과적이다. 마찬가지로 n-형 실리콘에서, H-가 지배적인 전하 상태이고 가열은 n-형 도펀트 원자들의 비활성화 영역의 크기를 증가시키는 데 도움이 될 것이지만, 가열은 활성화에 특히 효과적이지 않을 것이다.
도 5 및 도 6을 참조하면, 소수 캐리어 농도(p-형 실리콘 내의 전자 또는 n-형 실리콘 내의 정공)를 증가시킴으로써, 중성 전하 상태에서의 수소 농도를 크게 증가시키거나 도핑 영역의 이온화된 도펀트 원자처럼 수소 원자들이 동일한 전하 상태를 취하도록 하는 것이 가능하다(보론 도핑된 재료의 경우에 이온화된 보론 원자들은 음전하가 될 것이며, 수소 원자들도 음전하로 되어 수소와 보론은 서로 반발하게 된다). 이것은 실리콘 웨이퍼를 가열함으로써 어느 정도 달성될 수 있지만, 많은 추가적인 소수 캐리어를 발생시키기 위하여 웨이퍼가 동시에 밝은 빛으로 조사될 경우 훨씬 더 효과적이다. 밝은 빛이 없는 상태에서, 소수 캐리어 농도를 충분히 증가시키기 위해 필요한 온도는 지나치게 높고, 제조할 디바이스에 대한 손상을 초래할 수 있으며 효과는 냉각 중에 자연적으로 반전될 것이다. 열과 빛의 조합으로, 수소 원자 핵에 부착된 단일 전자를 갖는 수소 원자들의 농도를 크게 증가시키는 데 충분하게 소수 캐리어 농도가 증가될 수 있고, 따라서 중성 전하 상태를 부여한다. 또한 수소 원자 핵에 부착된 두 개의 전자를 갖는 수소 원자들의 농도를 현저하게 증가시키는 것도 가능하며, 따라서 중성 전하 상태를 부여한다. 그러므로, 격자 안의 고정 음이온 또는 양이온으로부터의 강한 쿨롱 힘에 의해 더 이상 방해받지 않는 수소 원자를 생성하는 것이 가능한데, 만약 그렇지 않다면 결합하게 되는 도펀트 원자들로부터 멀어지게 수소가 이동할 수 있는 이동을 현저하게 감소시킨다. 또한 중성 수소 원자(및 수소 음이온)들은 수소 원자와 함께 전자가 존재함으로 인해 많은 종류의 재결합 위치에 대한 결합에 더욱 효과적이다. 도 5에 도시된 바와 같이, 수소와 보론 원자들을 함께 유지하는 쿨롱 힘은 열 에너지(51)에 의해서 방해를 받을 수 있고 H+ 이온들을 방출하는 한편, 실리콘 격자와 충돌하는 양성자(52, 53)들은 정공 쌍들을 형성하도록 전자들을 방출할 수 있다. 따라서, 발생한 전자들의 일부는 그 후에 중성 수소 원자를 형성하기 위해 H+ 이온과 결합하도록 자유롭게 될 것이다. 도 5에서, 충분한 전자들이 있다면 수소는 수소 음이온을 형성하도록 하나 이상의 전자와 결합할 수 있다는 것을 알 수 있다. n-형 재료를 위한 상응하는 공정이 도 6에 도시되어 있는데, 수소와 보론 원자들을 함께 유지하는 쿨롱 힘은 또한 열 에너지(61)에 의해서 방해를 받을 수 있고 H- 이온들을 방출한다. 실리콘 격자와 충돌하는 양성자(62, 63)들은 정공 쌍들을 형성하기 위해 전자들을 방출할 수 있고 후속해서 H- 이온들은 중성 수소 원자들을 형성하기 위해 발생된 정공(비록 도 6에는 발생된 정공이 도펀트에 인접하게 도시되어 있지만, 실제로는 멀리 이동한 것일 수 있음)들 중의 하나에 그들의 전자들 중 중의 하나를 줄 수 있다.
따라서, 디바이스 상의 영역들을 과도 도핑함으로써 달성되는 4가지 이점들이 있다.
1) 활성 도펀트 농도는 필요할 때 도펀트의 비활성화 또는 재활성화에 의해서 제어될 수 있다.
2) 상기 1)은 활성 도핑 농도를 변화시킨 국소적인 영역들을 생성하기 위하여 국소적인 구역에서 일어날 수 있고 예컨대 극성을 변화시키는 것은 선택적인 이미터 또는 격리 영역을 위해 유용할 수 있다.
3) 후속하여 수소로 비활성화되는 초과 도핑 영역들은 나중에 결함의 수소화를 위한 내부적인 수소 소스로서 사용될 수 있다.
4) 후속하여 수소로 비활성화되는 초과 도핑 영역들은 디바이스 제조 중에 또는 디바이스 완성 후에 국소적인 결함이나 영역의 수소화를 위한 국소적인 내부 수소 소스를 용이하게 하도록 추후에 사용될 수 있다.
예들
1. 추가 보론(B)의 의도적인 첨가 및 선택적인 이미터를 형성하기 위해 국소적인 구역에서 수소에 의한 후속적인 비활성화
보론(또는 다른 도펀트)이 실리콘에 의도적으로 첨가될 수 있다. 디바이스의 일부 구역 또는 모든 구역에서 수소의 전하 상태를 조절하고 수소의 양 및 이동성을 증가시키기 위해 충분한 열 에너지(일반적으로 150℃ 내지 500℃)를 제공함으로써, 보론은 보론과 수소가 함께 결합(또는 보론 재활성화가 필요하다면 단절 또는 분리)할 수 있도록 하는 것에 의해서 비활성화(또는 필요에 따라 재활성화)될 수 있다. 이것은 선택적인 이미터를 형성하기 위해 하나의 이미터에서 저항을 프로파일링하는 것과 같은 많은 중요한 실행들을 갖는데, 아래에 설명하는 것으로 제한하는 것이 아니라 이들을 포함하는 다수의 방식으로 이루어질 수 있다.
(i) 예 1 - 국소적인 비활성화
1) 도 7을 참조하면, n-형 웨이퍼(70)가 텍스처(71) 처리된다.
2) 45 내지 55 Ω/□(1 내지 80 Ω/□ 범위 내의 임의 값이 될 수 있음)의 면적 저항률을 갖는 p+ 영역을 개념적으로 달성하기 위해 상면의 보론 확산은 도 8에 도시된 이미터 층(82)을 생성한다.
3) 도 8에 또한 도시된 바와 같이 45 내지 55 Ω/□(1 내지 80 Ω/□ 범위 내의 임의 값이 될 수 있음)의 면적 저항률을 갖는 n+ 영역을 개념적으로 달성하기 위해 배면에 인 확산(93)이 추가될 수도 있다.
4) 도 9에 도시된 바와 같이 그 다음에 전면 유전체 층(93) 및 배면 유전체 층(94)이 부착될 수 있다. 유전체 층(93, 94)들은 수소 소스로서 작용하며 실리콘 질화물, 실리콘 산화질화물, 알루미늄 산화물 등과 같은 수소 함유 유전체 재료에서 선택될 수 있다.
5) 도 10에 도시된 바와 같이 전면 유전체 층(93)은 이미터 금속화를 위한 개구(105)를 생성하기 위하여 패턴화된다. 패턴화는 레이저(101)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
6) 도 11을 참조하면, 이미터의 수소화는 어둠에서 또는 밝지 않은 빛에서 디바이스를 400℃로 가열하는 것에 의해서, 유전체 층(93)이 제거되지 않은(즉, 수소 소스가 존재하는) 실리콘의 구역(112)에서 실행된다. 이 공정은 수소가 존재하는 곳에서 보론이 비활성화되는 방식으로 전하 상태를 조절한다. 보론은 실리콘 격자에서 활성인 네거티브 보론 원자와 결합하는 수소에 의해서 비활성화된다. 존재하는 H+의 양을 최대화하는 방식으로 실행되는 수소화는 H+가 B-와 결합할 수 있도록 하며, 이에 의해 보론을 비활성화하고 이들 영역에 더욱더 높은 면적 저항률의 재료를 생성하는 한편, 금속 접점의 추후 생성을 위한 개구(105)를 형성하기 위하여 유전체 수소 소스가 제거된 낮은 면적 저항률 영역(82)을 남긴다. 양전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 열원에 의해 발생하는 빛을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(93)로부터 수소의 방출 및 적당한 수소 이동성을 위해 필요한 300℃ 내지 500℃ 범위 이상의 실질적으로 높은 온도를 회피하는 것에 의해서 전자 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다.
7) 도 12에 도시된 바와 같이 그 다음에 금속 접점(128)은 예컨대 도금 또는 정렬된 스크린 인쇄에 의해, 노출된 p+ 영역(82)에 적용될 수 있다.
8) 도 13에 도시된 바와 같이 배면 유전체 층(93)은 배면 금속화를 위한 개구(136)를 생성하기 위해 패턴화된다. 패턴화는 레이저(132)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
9) 도 14를 참조하면, 배면의 n+ 영역의 수소화는 어둠에서 또는 밝지 않은 빛에서 디바이스를 400℃로 가열하는 것에 의해서, 유전체 층(94)이 제거되지 않은(즉, 수소 소스가 존재하는) 실리콘의 구역(141)에서 실행된다. 이 공정은 수소가 존재하는 곳에서 인이 비활성화되는 방식으로 수소 소스로부터 수소의 방출을 여전히 허용하면서 H- 농도를 최대화하도록 전하 상태를 조절한다. 인은 실리콘 격자에서 활성인 포지티브 인 원자와 결합하는 수소에 의해서 비활성화된다. 존재하는 H-의 양을 최대화하는 방식으로 실행되는 수소화는 H-가 P+와 결합할 수 있도록 하며, 이에 의해 인을 비활성화하고 이들 영역에 더욱더 높은 면적 저항률의 재료를 생성하는 한편, 금속 접점의 추후 생성을 위한 개구(136)를 형성하기 위하여 유전체 수소 소스(94)가 제거된 낮은 면적 저항률 영역(83)을 남긴다. 음전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 열원에 의해 발생하는 빛을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(94)로부터 수소의 방출 및 적당한 수소 이동성을 위해 바람직한 300℃ 내지 500℃ 범위 이상의 실질적으로 높은 온도를 회피하는 것에 의해서 정공 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다.
간단 명료함을 위해, 전면에서 보론 및 배면에서 인의 동시 비활성화를 용이하게 하도록 보론 및 인 비활성화를 위한 동일한 조건들이 설명되었으며, 단계 9)는 생략될 수 있지만 수소화 단계(단계 6)) 이전에 실행할 배면 개구 단계(단계 8))는 필요하다. 그러나, 최적의 성능을 위해, 도 7 내지 도 15를 참조하여 전술한 바와 같이 두 공정들이 별개로 실행되도록 보론과 인에 대한 다른 수소화(비활성화) 공정 조건들이 유리할 수 있다.
10) 도 15에 도시된 바와 같이, 그 다음에 금속 접점(156)은 예컨대 도금 또는 정렬된 스크린 인쇄에 의해, 노출된 n+ 영역(83)에 적용될 수 있다.
(ii) 예 2 - 국소적인 비활성화
1) 도 16을 참조하면, p-형 웨이퍼(160)가 텍스처(161) 처리된다.
2) 45 내지 55 Ω/□(1 내지 80 Ω/□ 범위 내의 임의 값이 될 수 있음)의 면적 저항률을 갖는 n+ 영역을 개념적으로 달성하기 위해 상면의 인 확산은 도 17에 도시된 이미터 층(172)을 생성한다.
3) 도 17에 또한 도시된 바와 같이 45 내지 55 Ω/□(1 내지 80 Ω/□ 범위 내의 임의 값이 될 수 있음)의 면적 저항률을 갖는 p- 영역을 개념적으로 달성하기 위해 배면에 보론 확산(173)이 추가될 수도 있다.
4) 도 18에 도시된 바와 같이 그 다음에 전면 유전체 층(183) 및 배면 유전체 층(184)이 부착될 수 있다. 유전체 층(183, 184)들은 수소 소스로서 작용하며 실리콘 질화물, 실리콘 산화질화물, 알루미늄 산화물 등과 같은 수소 함유 유전체 재료에서 선택될 수 있다.
5) 도 19에 도시된 바와 같이 전면 유전체 층(183)은 이미터 금속화를 위한 개구(195)를 생성하기 위하여 패턴화된다. 패턴화는 레이저(191)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
6) 도 20을 참조하면, 이미터의 수소화는 어둠에서 또는 밝지 않은 빛에서 디바이스를 400℃로 가열하는 것에 의해서, 유전체 층(183)이 제거되지 않은(즉, 수소 소스가 존재하는) 실리콘의 구역(202)에서 실행된다. 이 공정은 수소가 존재하는 곳에서 인이 비활성화되는 방식으로 전하 상태를 조절한다. 인은 실리콘 격자에서 활성인 포지티브 인 원자와 결합하는 수소(H-)에 의해서 비활성화된다. 존재하는 H-의 양을 최대화하는 방식으로 실행되는 수소화는 H-가 P+와 결합할 수 있도록 하며, 이에 의해 인을 비활성화하고 이들 영역에 더욱더 높은 면적 저항률의 재료를 생성하는 한편, 금속 접점의 추후 생성을 위한 개구(195)를 형성하기 위하여 유전체 수소 소스가 제거된 낮은 면적 저항률 영역(172)을 남긴다. 음전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 열원에 의해 발생하는 히터로부터의 빛을 최소화하여 캐리어의 빛 발생을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(183)로부터 수소의 방출 및 적당한 수소 이동성을 위해 일반적으로 필요한 300℃ 내지 500℃ 범위 이상의 실질적으로 높은 온도를 회피하는 것에 의해서 정공 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다.
7) 도 21에 도시된 바와 같이 그 다음에 금속 접점(218)은 예컨대 도금 또는 정렬된 스크린 인쇄에 의해, 노출된 n+ 영역(172)에 적용될 수 있다.
8) 도 22에 도시된 바와 같이 배면 유전체 층(184)은 배면 금속화를 위한 개구(226)를 생성하기 위해 패턴화된다. 패턴화는 레이저(222)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
9) 도 23을 참조하면, 배면의 p+ 영역의 수소화는 어둠에서 또는 밝지 않은 빛에서 디바이스를 400℃로 가열하는 것에 의해서, 유전체 층(184)이 제거되지 않은(즉, 수소 소스가 존재하는) 실리콘의 구역(231)에서 실행된다. 이 공정은 수소가 존재하는 곳에서 보론이 비활성화되는 방식으로 실리콘 내로 수소의 적당한 방출을 유지하면서 H+ 농도를 최대화한다. 보론은 실리콘 격자에서 활성인 네거티브 보론 원자와 결합하는 수소(H+)에 의해서 비활성화된다. 존재하는 H+의 양을 최대화하는 방식으로 실행되는 수소화는 H+가 B-와 결합할 수 있도록 하며, 이에 의해 보론을 비활성화하고 이들 영역에 더욱더 높은 면적 저항률의 재료를 생성하는 한편, 금속 접점의 추후 생성을 위한 개구(136)를 형성하기 위하여 유전체 수소 소스(94)가 제거된 낮은 면적 저항률 영역(83)을 남긴다. 양전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 아주 적은 빛을 방사하는 히터의 사용을 필요로 하는 웨이퍼 상에 입사하는 빛을 최소화함으로써 최소화되는 캐리어의 빛 발생을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(184)로부터 수소의 방출 및 적당한 수소 이동성을 위해 바람직한 약 300℃ 내지 500℃ 범위 이상의 온도를 회피하는 것에 의해서 전자 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다. 간편함을 위해, 전면에서 인 및 배면에서 보론의 동시 비활성화를 가능하게 하기 위하여 인 및 보론 비활성화를 위한 동일한 조건들이 설명되었다. 그러나, 최적의 성능을 위해, 두 공정들이 별개로 실행되도록 인과 보론에 대한 다른 수소화(비활성화) 공정 조건들이 유리할 수 있다.
10) 도 24에 도시된 바와 같이, 그 다음에 금속 접점(246)은 예컨대 도금 또는 정렬된 스크린 인쇄에 의해, 노출된 p+ 영역(83)에 적용될 수 있다.
(iii) 예 3 - 비활성화 및 국소적인 재활성화
1) 도 25를 참조하면, 상면 유전체(93)의 패턴화 전에 약간 도핑된 이미터 층(252)을 형성하기 위해 도 9에 도시된 것과 유사한 n-형 웨이퍼(70)에 수소화가 실행된다. 이 공정은 수소가 존재하는 곳에서 보론이 비활성되는 방식으로 전하 상태를 조절한다. 보론은 실리콘 격자에서 활성인 네거티브 보론 원자와 결합하는 수소(H+)에 의해 비활성화된다. 존재하는 H+의 양을 최대화하는 방식으로 실행되는 수소화는 H+를 B-와 결합할 수 있게 할 것이며, 이에 의해 이들 영역에서 보론을 비활성화시키고 더욱더 높은 면적 저항률 재료를 생성한다. 이전과 같이, 양전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 열원에 의해 발생하는 빛을 최소화하여 캐리어의 빛 발생을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(93)로부터 수소의 방출 및 적당한 수소 이동성을 위해 바람직한 약 300℃ 내지 500℃ 이상의 온도를 회피하는 것에 의해서 전자 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다.
2) 도 26에 도시된 바와 같이 전면 유전체 층(93)은 이미터 금속화를 위한 개구(265)를 생성하기 위하여 패턴화된다. 패턴화는 레이저(101)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다. 전면 유전체 층(93)에 개구를 형성하기 위하여 레이저가 사용된다면, 아래에 놓인 p-형 실리콘에서 보론은 개구 형성 단계 중에 실리콘에 적용된 빛과 열을 제어하는 것에 의해서, 도 27에 도시된 P+ 영역(272)을 생성하도록 동시에 재활성화될 수 있다. 레이저 빛은 유전체를 국소적으로 삭마할 뿐만아니라 전자 농도를 증가시키도록 실리콘의 표면 내에 정공 쌍과 열을 발생시키며, 따라서 국소적인 면적에서 결합된 더 많은 수소(이전에 설명한 바와 같이 보론 원자와 결합된 수소)가 방출되고 중성 전하 상태를 갖거나 심지어 H- 전하 상태를 갖게 되어 B 원자로부터 빠져나도록 허용한다는 것을 유의해야 한다. 그러므로, 이것은 보론 원자를 재활성화한다. 대안으로 만약 개구(265)가 다른 수단에 의해서 형성된다면, 국부적인 조사로 가열하는 후속 단계가 개구(165) 아래의 영역(272)에서 보론을 재활성화하기 위해 이용될 수 있다.
3) 도 12에 도시된 바와 같이, 금속 접점(128)이 도 12에서 노출된 p+ 영역(82)에 적용되는 동일한 방식으로, 그 다음에 금속 접점(128)은 예컨대 도금 또는 정렬된 스크린 인쇄에 의해 노출된 p+ 영역(272)에 적용될 수 있다.
상기 1) 내지 3) 단계와 유사한 시퀀스가 도 13 내지 도 15를 참조하여 설명한 배면 n+ 영역(83)의 수소화, 배면 유전체 층(94)의 개구 형성, 배면 n+ 영역(83)에서 인의 비활성 및 배면 접점(156)의 생성을 변경하기 위해 적용될 수도 있지만, 이것은 최적의 전하 상태 조절을 위해 다른 수소화 처리 조건들을 필요로 할 수 있다. 상기 1) 내지 3) 단계에서 설명한 방법은 도 16 내지 도 24에 도시한 p-형 웨이퍼에 형성되는 디바이스의 형성을 위해 설명한 공정들을 변경하도록 적용될 수도 있다.
(iv) 예 4 - 금속화된 디바이스에 대한 비활성화
이러한 처리 방법은 유전체 수소 소스가 이미 패턴화된 후에 보론(또는 인) 도펀트의 비활성화에 의존하고, 이에 의해 유전체 코팅이 없는 영역은 실질적인 수준의 수소를 수용하지 않고(즉, 수소 소스가 없고) 따라서 그 영역의 비활성화를 국소적으로 방지한다.
1) 도 7 및 도 8을 참조하여 앞서 설명한 바와 같이, 이 공정의 제1 단계는 표면 유전체 층(93) 및 낮은 면적 저항률의 n+ 이미터(82)(1 내지 100 Ω/□)를 구비한 n-형 웨이퍼(70)에 생성되는 디바이스에 대한 것과 동일하다.
2) 도 28에 도시된 바와 같이(도 9를 참조하여 설명한 단계에 대한 것과 같이) 전면 유전체 층(93)은 이미터 금속화를 위한 개구(105)를 생성하기 위해 패턴화된다. 패턴화는 레이저(101)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
3) 도 29에 도시된 바와 같이(도 12를 참조하여 설명한 단계와 유사) 이 단계에서, 수소 소스가 여전히 존재하는 곳에서 도펀트를 비활성화하기 위하여 수소화 공정이 국소적으로 실행될 수 있거나, 대안으로 금속 접점(298)은 노출된 p+ 영역(82)에 예컨대 도금 또는 정렬된 스크린 인쇄에 의해서 먼저 적용될 수 있다. 그러나, 후자의 경우에 이미터(82)는 아직 수소화되지 않았으며 여전히 전체 p+ 영역이다.
4) 도 30을 참조하면, 만약 수소화 공정이 이미 적용되지 않았다면 유전체 소스가 없는 영역 및/또는 금속 접점(298) 아래의 p+ 영역(82)을 남겨두고, 100 Ω/□ 초과(일반적으로 120 내지 200 Ω/□)의 면적 저항을 갖는 더욱더 높은 저항의 p-형 이미터(302)를 제조하기 위하여 이미터(82)에서 보론의 대부분을 비활성화시키기 위해 수소화 공정이 실행된다. 이것은 고 농도의 H+가 B-와 결합할 수 있고 수소 소스 유전체 층(93)에 직접 노출된 이미터(302)의 부분에서 B-를 비활성화하는 수소의 전하 상태를 조절하는 것을 필요로 한다. 이것은 어둠에서 또는 밝지 않은 빛에서 바람직하게 300 내지 400℃ 범위의 온도에서 수소화를 실행함으로써 이루어질 수 있다. 금속화된 영역에 수소 소스가 없는 것은 이러한 영역에서 도펀트가 비활성화되는 것을 방지할 것이며, 빛이 없는 것은 나머지 수소 소스 유전체 층(93) 아래의 영역을 초과하여 수소의 대부분이 이동하는 것을 제한할 것이다.
유사한 시퀀스 변경이 도 13 내지 도 15를 참조하여 설명한 배면 n+ 영역(83)의 수소화, 배면 유전체 층(94)의 개구 형성, 배면 n+ 영역(141)에서 인의 비활성 및 배면 접점(156)의 생성을 변경하기 위해 적용될 수도 있지만, 이것은 최적의 전하 상태 조절을 위해 다른 수소화 처리 조건들을 필요로 할 수 있다. 이 방법들은 도 16 내지 도 24에 도시한 p-형 웨이퍼에 형성되는 디바이스의 형성을 위해 설명한 공정들을 변경하도록 적용될 수도 있다.
(iv) 예 5 - 금속화된 디바이스에 대한 비활성화
금속화 후에 금속 접점 아래에 더욱더 높은 저항의 p-형 재료(즉, 100 Ω/□ 초과)를 가진 구조를 만들기 위하여 금속화 이전에 모든 보론을 100 Ω/□ 초과하게 비활성하고, 후속하여 도펀트를 재활성화하도록 금속 접점 아래의 재료를 처리하는 것이다. 상기 공정들에 대한 변경은 아래에 설명하는 것들이다.
1) 과도 도핑된 표면 영역(82, 83) 및 적용된 수소 소스 유전체 층(93, 94)을 구비한 도 9의 웨이퍼로 시작하며, 도 31에 도시된 배열을 달성하기 위하여 예컨대 밝지 않은 빛 또는 어두운 조건에서 디바이스를 400℃로 가열함으로써(도 11을 참조하여 설명한 공정에 따라), 수소 소스 유전체 층(93) 아래 실리콘(312)의 영역에서 이미터의 수소화가 실행된다. 이 경우에 유전체 층은 개방되지 않았으며 따라서 수소화는 100 Ω/□ 초과(일반적으로 120 내지 200 Ω/□)의 면적 저항을 갖는 p-형 층(312)을 형성하도록 전체 P+ 영역(82)에 적용된다. 이 공정은 수소가 존재하는 곳에서 보론이 비활성되는 방식으로 수소 전하 상태를 조절한다. 보론은 실리콘 격자에서 활성인 네거티브 보론 원자와 결합하는 수소에 의해 비활성화된다. 존재하는 H+의 양을 최대화하는 방식으로 실행되는 수소화는 H+를 B-와 결합할 수 있게 할 것이며, 이에 의해 이들 영역에서 보론을 비활성화시키고 더욱더 높은 면적 저항률 재료를 생성한다. 양전하 상태에서 원자 수소의 비율은 예컨대 실리콘의 밴드갭(1.12eV) 이상의 에너지 수준을 갖는 광자를 가진 히터로부터 발생하는 빛을 최소화하는 것에 의해서, 그리고 유전체 수소 소스(93)로부터 수소의 방출 및 적당한 수소 이동성을 위해 필요한 일반적인 범위인 300℃ 내지 500℃ 이상의 온도를 회피하는 것에 의해서 전자 농도를 낮게 유지함으로써 최대화된다는 것을 유의해야 한다.
2) 도 32에 도시된 바와 같이 전면 유전체 층(93)은 이미터 금속화를 위한 개구(325)를 생성하기 위해 패턴화된다. 패턴화는 레이저(321)에 의해, 스크린 인쇄 또는 잉크젯 패턴화 또는 다른 적합한 공지된 공정들에 의해서 실행될 수 있다.
3) 도 33에 도시된 바와 같이, 금속 접점(338)이 예컨대 도금 또는 정렬된 스크린 인쇄에 의해 노출된 p+ 영역(312)에 적용될 수 있다.
4) 도 34를 참조하면, 그 다음에 금속 접점(338)의 근방에 P+ 영역(342)을 생성하도록 보론을 재활성화하기 위하여 실리콘의 온도 및 전자 농도를 높이기 위해(빛 및 열적으로 발생되는 캐리어를 통해) 금속화된 영역(338)의 근방에 레이저가 국소적으로 사용될 수 있다. 이러한 실행에서 레이저의 사용을 통한 도펀트의 국소적인 재활성화는 실리콘 내에 흡수될 레이저 빛의 일부를 요구하고(수소 전하 상태를 조절하는 정공 쌍을 발생시키기 위해) 따라서 레이저(341)는 금속 접점에 바로 인접한 실리콘 상에 국소적으로 입사하는 것이 필요하며, 이에 의해 금속 접점(338)에 인접하여(즉, 금속 접점의 그늘 바로 외측에) 발생한 정공 쌍은 금속 접점(338) 아래에서 확산할 수 있고 따라서 수소 전하의 필요한 제어를 용이하게 하고 도펀트의 재활성화를 가능하게 하도록 전자 농도를 국소적으로 높인다. 실리콘의 작은 국소 영역만이 레이저에 의해 가열되기 때문에, 레이저가 제거될 경우 수소화 공정이 반전되는 적은 기회가 제공되도록 수소 전하 상태의 수명 및/또는 정공 쌍의 수명과 관련한 냉각은 충분히 신속하다.
5) 상기 4)에서 설명한 것과 같이 전면에 레이저를 적용하는 것에 대한 대안으로서, 도 35에 도시된 바와 같이 레이저(351)는 P+ 영역(352)을 생성하기 위하여 배면에 적용될 수 있다.
내부 수소 소스를 생성
앞서 설명한 바와 같은 수소화 공정은 B-H 결합의 형성을 증가 또는 감소시키고(보론 원자들의 비활성화) 또한 B-H 결합의 파괴를 증가 또는 감소시키는 것(보론 원자들의 재활성화)을 가능하게 할 수 있도록 수소의 전하 상태를 조절하기 위한 방식으로 실행될 수 있다.
보론과 같은 추가 도펀트 원자들은 실리콘 내로 확산, 성장, 식재될 수 있으며 유전체와 같은 수소 소스의 존재하에서 추가 도펀트는 고농도의 H+가 B-와 결합시키고 B-를 비활성화시킬 수 있는 수소의 전하 상태를 조절하는 공정에 의해 비활성화될 수 있다. 보론 도펀트에 대하여, 이것은 어둠 또는 밝지 않은 빛에서 200℃ 내지 500℃ 범위의 온도에서 수소화를 실행함으로써 이루어질 수 있다. 따라서, 비활성화된 각 보론 원자는 수소 원자와 결합하며, 따라서 수소 원자들은 수소화 공정에 의해 비활성화된 영역에서 실리콘 웨이퍼 전체에 걸쳐 배치될 수 있고, 본질적으로 웨이퍼에 수소의 내부 저장소를 생성한다. 그 다음에 이들 수소 저장소는 수소화 공정을 통해 결합을 파괴하는 충분한 열 에너지를 제공하는 동시에 개별적인 보론 원자들로부터 빠져나올 수 있는 중성 또는 음전하 상태에서 원자 수소의 비율을 증가시키는 데에 충분하게 전자 농도를 증가시킴으로써(예컨대, 충분히 높은 강도의 빛으로 조사하는 것을 통해서) 접근될 수 있다. 따라서, 방출된 수소는 다시 이동할 수 있고 디바이스의 제조 완료 이전 또는 이후에 실리콘의 표면 결함, 체적 결함 또는 입계 결함의 부동태화 또는 전체 수소화 혹은 국소적인 수소화와 같은 다른 목적을 위해 이용될 수 있다. 전체 수소화는 빛을 조사하면서 전체 디바이스를 가열함으로써 달성될 수 있지만, 완성되거나 거의 완성된 디바이스의 일부 구조들은 온도에 민감하기 때문에 작은 영역만을 부동태 처리하는 것이 필요할 경우 국소적인 처리가 또한 가능하며 국소적인 처리가 바람직할 수 있다. 도 34 및 도 35를 참조하여 설명한 것과 같은 처리 방법들이 채용될 수 있으며 금속 접점에 가까운 영역에 국한되도록 할 필요는 없다. 예컨대 전체 태양 전지가 스캔되었을 때까지 태양 전지의 영역을 점진적으로 가열 및 조사하도록 태양 전지의 표면에 걸쳐 레이저를 스캐닝함으로써 전체 태양 전지를 처리하는 것이 가능하다. 레이저의 초점 및 파워를 조정하는 것에 의해, 이 공정은 스캔의 임의의 지점에서 가열 면적 및 기간을 제한함으로써 완성된 모듈에 존재하는 캡슐화된 층과 같은 구조물에 대한 손상을 회피하도록 배열될 수 있다.
벨트로 변경
벨트로(belt furnace)는 반도체 디바이스의 열 처리를 위해 일반적으로 사용된다. 가열 및 냉각이 조명 하에서 실행될 수 있도록 가열 및 냉각 스테이지에 광원을 통합하도록 벨트로를 변경함으로써, 벨트로는 수소화를 실행하거나 처리되는 디바이스에 수소를 재분배하기 위해 사용될 수 있다. 이와 같이 변경된 벨트로는 다크 처리를 조명의 일부 또는 전부를 사용할 수 없는 다크 모드에서 또한 사용될 수 있다.
도 36을 참조하면, 제1 변경예의 벨트로(3601)이 도시되어 있다. 통상적인 벨트로와 마찬가지로, 도 36의 벨트로는 예컨대 로딩 및 언로딩을 위해 각 단부로부터 연장하고 벨트로를 통과하는 세라믹 롤러 또는 금속 링크식 벨트와 같은 내열성 벨트(3602)를 구비한다. 벨트로는 가열 구역(3605) 및 냉각 구역(3606)을 구비한다. 벨트가 그 구역들을 통과한다. 일부 통상적인 벨트로와 마찬가지로, 가열 구역은 벨트(3602)에서 그 벨트 상에 놓인 것 예컨대 태양 전지를 제조하는 공정에서 수소화가 수행되는 웨이퍼(3611)를 직접 가열하는 가열 램프(3603)를 갖고 있다. 일반적으로 가열 램프(3603)는 방사열을 발생시키며 적외선 램프와 같은 대량의 방사열을 발생시키는 고출력 광일 수 있다. 변경된 벨트로에서, 히터는 또한 높은 레벨의 빛을 제공하도록 선택된(또는 상이하게 구동되는) 고출력 광일 수 있다. 대안으로, 추가 조명(3609)이 선택 사항으로 제공될 수도 있다. 이상적으로 0.1 내지 100 선즈의 광 레벨이 가열 구역(3605)에 제공된다. 통상적인 벨트로의 냉각 구역에서, 냉각은 어둠에서 실행된다. 그러나 이 변경예의 벨트로(3601)에는, 벨트로에서 처리되는 태양 전지가 냉각되는 동안 빛을 받을 수 있도록 냉각 구역(3606)에 램프(3604)가 제공된다. 유리하게는, 냉각 구역의 램프(3604)는 가열 구역의 램프보다 적은 가열을 제공할 수 있다. 이것은 차가운 또는 더욱 효율적인(예컨대, 적외선이 아닌) 램프를 사용하거나, 적외선 램프를 사용하며 가열 효과를 최소화하는 조치 또는 추가적인 강제 냉각을 제공하는 조치를 취함으로써 달성될 수 있다. 예컨대 냉각 구역(3606)의 램프(3604)는 그 평균 열 출력을 감소시키기 위한 펄스 방식(광 유도 전하 상태의 수명 및/또는 발생한 정공 쌍의 수명에 대한 유리함을 갖는)일 수 있다. 대안으로, 냉각 구역(3606)은 선택 사항으로서 램프(3604)의 가열 효과에 대항하고 디바이스에서 수소 부동태화된 결함이 안정되는 온도 이하로 타겟 디바이스를 더욱 신속하게 냉각시키기 위해 입구 팬(3607) 및 출구 팬(3608)을 사용하여 냉각 구역을 통해 진행하는 냉각 공기에 의해서 냉각될 수 있다. 냉각 공기는 냉동 가스일 수 있다. 대안으로, 다른 기체가 냉각을 보조하기 위해 저온으로 도입될 수 있다.
도 37을 참조하면, 제2 변경예의 벨트로(3601)이 도시되어 있다. 통상적인 벨트로 및 제1 변경예와 마찬가지로, 도 37의 벨트로는 내열성 벨트(3602)를 구비한다(예컨대 로딩 및 언로딩을 위해 각 단부로부터 연장하고 벨트로를 통과하는 금속 링크식 벨트). 벨트로는 벨트가 그곳을 통과하는 가열 구역(3605) 및 냉각 구역(3606)을 구비한다. 일부 통상적인 벨트로와 마찬가지로, 이 예에서 가열 구역은 벨트(3602) 아래로부터 그 벨트 상에 놓인 것 예컨대 태양 전지를 제조하는 공정에서 수소화가 수행되는 웨이퍼(3611)를 직접 가열하는 플레이트 히터(3610)를 구비한다. 이 예에서 플레이트 히터 또는 저항 히트가 사용되는 통상적인 벨트의 가열 구역에 조명이 전혀 없을 수 있으므로, 추가 조명(3609)이 가열 구역(3605)에 구비된다. 또한, 이상적으로 최대 100 선즈의 광 레벨이 가열 구역(3605)에 제공된다. 통상적인 벨트로의 냉각 구역에서, 냉각은 어둠에서 실행된다. 그러나 제1 변경예와 마찬가지로 이 변경예의 벨트로(3601)에는, 벨트로에서 처리되는 태양 전지가 냉각되는 동안 빛을 받을 수 있도록 냉각 구역(3606)에 램프(3604)가 제공된다. 도 37의 냉각 구역(306)은 도 36의 냉각 구역과 동일한 것일 수 있다.
국소적인 수소화
도 38을 참조하면, 양쪽 표면에 보호 캡슐화 층(3840)을 포함하는 완성된 전지가 도시되어 있다. 국소적인 수소화 공정 또는 수소의 재분배는 전지의 제조 과정 중 임의 시점 및 도 38에 도시된 바와 같이 전지가 완성된 이후에 실행될 수 있다. 국소적인 처리는 과도한 열 또는 수소화가 적절하지 않은 것에 의해 손상될 수 있는 전지 구조의 손상 부분을 회피하기 위하여 전지의 작은 영역에 대한 수소화를 실행하는 것을 포함한다. 그 후에 더욱더 큰 영역을 수소화하는 것이 필요하다면, 이것은 처리할 디바이스의 영역에 대해 예컨대 전체 디바이스의 과도한 가열을 방지하는 속도로 열원 및 광원을 스캔함으로써 점증적으로 달성될 수 있다.
도 38을 참조하면, 가열은 디바이스의 작은 구역(3841)을 가열 및 조사하는 레이저(3842)에 의해 달성될 수 있다. 레이저가 디바이스의 표면에 대해 느리게 스캔될 때 과도한 가열을 방지하고 더욱더 넓은 영역을 가열하기 위하여 레이저의 초점이 흐려질 수 있다. 또한 레이저는 온도 및 광 조사 조건의 추가 제어를 허용하도록 펄스 방식일 수 있다. 레이저가 새로운 구역으로 이동할 때(예컨대, 인접한 구역을 스캔하는 것에 의해서), 열이 디바이스의 벌크를 통해 전도되기 때문에 기존의 구역은 신속하게 냉각될 것이다. 구역의 가열 및 조사 중에 생성된 수소 전하 상태 및/또는 정공 쌍이 수소화의 반전을 회피하기에 충분하게 구역이 냉각될 때까지 그 상태를 유지하는 충분한 수명을 갖도록 냉각이 충분히 신속하게 일어나기 때문에, 냉각하는 동안 기존 구역을 직접 조사하는 것은 필요하지 않다.
또한 국소적인 열원 및 광원은 레이저 대신에 다른 종류의 광원이 될 수 있다. 예컨대, 광원은 임의 시간에 디바이스의 선택된 영역만을 조사하도록 초점이 맞춰지고 차폐되는 적외선 광원일 수 있다. 또한 광원은 수소화되는 구역에 적용되는 온도 및 조도를 제어하도록 펄스 방식일 수 있다.
이 기술은 적절한 수소 소스 재료가 제조되는 전지에 통합되어 제공되므로 다른 용도 중에서 특히 실제 사용중에 열화된 태양 전지를 수리 또는 회생하기 위해 설치된 태양 전지 어레이에 대해 사용될 수 있다는 장점을 갖는다. 이 기술은 전체 디바이스의 과도한 가열이 전지를 손상시키는 제조 공정의 지점에서 처리되는 전지을 손상시키는 것을 방지하기 위하여 제조 과정에서 사용될 수도 있다. 예컨대 과도하게 가열되면 아래의 놓인 결합부에 금속 침투를 초래할 수 있는 금속화된 영역을 가열하는 것을 방지하면서, 금속화된 영역에서 떨어져 있는 영역들을 처리하는 것이 가능하다.

Claims (39)

  1. 적어도 하나의 결정질 실리콘 영역이 그 영역에서 일부 도펀트 원자가 수소 원자와 결합함으로써 비활성화되는 도핑된 결정질 실리콘 영역인, 복수의 결정질 실리콘 영역을 구비한 결정질 실리콘 디바이스의 처리 방법으로서,
    도펀트 원자와 수소 원자 간의 결합의 적어도 일부를 단절시키기 위해 상기 도핑된 결정질 실리콘 영역을 가열 및 광 조사함으로써 비활성화된 도펀트의 일부를 재활성화하면서 상대적으로 고농도의 중성 수소 원자를 생성하는 조건들을 유지하는 것을 포함하며, 이에 의해 일부 수소 원자가 도펀트 원자와 재결합하는 일 없이 상기 도핑된 영역으로부터 확산하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  2. 제1항에 있어서,
    상기 도핑된 결정질 실리콘 영역을 가열한 후에는 냉각 시기가 제공되며, 냉각 중에는 고농도의 중성 수소 원자를 유지하도록 광 조사가 유지되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  3. 결정질 실리콘 디바이스의 처리 방법으로서,
    도핑된 결정질 실리콘 영역에 요구되는 최종적인 활성 도펀트 원자 농도보다 높은 도펀트 원자 농도를 갖는 도핑된 결정질 실리콘 영역을 생성하기 위하여 결정질 실리콘 디바이스의 영역을 제1 도펀트 극성의 도펀트 원자로 도핑하고, 도핑된 결정질 실리콘 영역 내로 수소 원자를 도입함으로써 상기 도핑된 결정질 실리콘 영역에서 도펀트 원자의 일부 혹은 전부를 비활성화하는 것을 포함하고, 이에 의해 일부의 수소 원자가 각각의 도펀트 원자를 비활성화하기 위하여 제1 도펀트 타입의 도펀트 원자의 일부 혹은 전부와 결합하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  4. 제1항 내지 제3항 중 한 항에 있어서,
    도핑된 결정질 실리콘 영역은 디바이스의 표면 영역인 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  5. 제1항 내지 제4항 중 한 항에 있어서,
    비활성화된 도펀트 원자들의 일부 혹은 전부는 후속해서 상기 도핑된 결정질 실리콘 영역을 광 조사하면서 가열하는 것에 의해서 재활성화되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  6. 제5항에 있어서,
    도핑된 결정질 실리콘 영역은 광 조사를 유지하면서 냉각되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  7. 선행항들 중 한 항에 있어서,
    도펀트 원자의 가열 및 광 조사는 레이저로 실행되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  8. 제1항 내지 제4항 중 한 항에 있어서,
    선택된 결정질 실리콘 영역에서의 비활성화된 도펀트 원자들의 일부 혹은 전부는 상기 선택된 결정질 실리콘 영역의 도펀트 원자들이 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역을 가열 및 광 조사하는 것에 의해서 후속해서 재활성화될 수 있고, 이에 의해 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역에서 발생한 소수 캐리어들이 상기 선택된 결정질 실리콘 영역으로 확산하게 되도록 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역에서 소수 캐리어들의 비율을 증가시키는 정공 쌍들이 발생되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  9. 제8항에 있어서,
    선택된 결정질 실리콘 영역은 상기 선택된 결정질 실리콘 영역의 도펀트 원자와 동일한 전하 상태의 수소 원자 혹은 중성 수소 원자의 수명 내에서, 또는 소수 캐리어들의 캐리어 수명 내에서 120℃ 이하로 냉각되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  10. 제8항 또는 제9항에 있어서,
    선택된 결정질 실리콘 영역 및 상기 선택된 결정질 실리콘 영역에 인접한 결정질 실리콘 영역의 가열 및/또는 광 조사는 레이저로 실행되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  11. 제7항 또는 제10항에 있어서,
    레이저가 태양 전지의 넓은 면적을 처리하기 위하여 복수의 결정질 실리콘 영역에 대해 스캔되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  12. 선행항들 중 한 항에 있어서,
    수소 원자들은, 결정질 실리콘의 표면 상에 유전체 수소 소스를 형성하고 후속하여 수소 원자가 결정질 실리콘 내로 이동하도록 결정질 실리콘 디바이스를 가열하는 것에 의해서 결정질 실리콘 내로 도입되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  13. 제12항에 있어서,
    수소 원자들은, 결정질 실리콘의 표면 영역에서 도펀트 원자를 비활성화하기 위하여 광 조사 없이 또는 낮은 광 조사 상태로 결정질 실리콘 디바이스를 가열하는 것에 의해서 유전체 수소 소스로부터 결정질 실리콘 디바이스 내로 도입되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  14. 제12항 또는 제13항에 있어서,
    유전체 수소 소스는 결정질 실리콘 디바이스의 결정질 실리콘 전면과 배면 각각에 형성되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  15. 제12항 내지 제14항 중 한 항에 있어서,
    유전체 수소 소스는 실리콘 질화물, 비정질 실리콘, 실리콘 산화질화물, 실리콘 알루미늄 산화물의 하나의 층 또는 하나 이상의 층들을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  16. 제12항 내지 제15항 중 한 항에 있어서,
    결정질 실리콘 디바이스는 수소가 그곳을 통하여 확산해야 하는 결정질 실리콘 표면 n-형 확산층을 포함하며, 결정질 실리콘 n-형 확산층은 1 x 1020 원자/㎤ 이하의 순 활성 도핑 농도를 갖는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  17. 제12항 내지 제16항 중 한 항에 있어서,
    결정질 실리콘 디바이스는 수소가 그곳을 통하여 확산해야 하는 결정질 실리콘 표면 p-형 확산층을 포함하며, 결정질 실리콘 n-형 확산층은 1 x 1019 원자/㎤ 이하의 순 활성 도핑 농도를 갖는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  18. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 적어도 하나의 광원으로 결정질 실리콘 디바이스의 적어도 일부를 광 조사하면서 동시에 결정질 실리콘 디바이스의 적어도 하나의 실리콘 결정질 영역을 적어도 40℃로 가열하는 것을 포함하고, 이에 의해 결정질 실리콘 디바이스 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자의 누적 파워가 적어도 20 mW/cm2인 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  19. 선행항들 중 한 항에 있어서,
    적어도 하나의 광원으로부터의 결정질 실리콘 디바이스의 광 조사는, 결정질 실리콘 디바이스 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자의 누적 파워가 적어도 50　mW/cm2, 또는 60　mW/cm2, 또는 70　mW/cm2, 또는 80　mW/cm2, 또는 90　mW/cm2, 또는 100　mW/cm2, 또는 150　mW/cm2, 200　mW/cm2, 또는 300　mW/cm2, 또는 400　mW/cm2, 또는 500　mW/cm2, 또는 600　mW/cm2, 또는 700　mW/cm2, 또는 800　mW/cm2, 또는 900　mW/cm2, 또는 1000　mW/cm2, 또는 1500　mW/cm2, 2000　mW/cm2, 또는 3000　mW/cm2, 또는 5000　mW/cm2, 또는 10000　mW/cm2, 또는 15000　mW/cm2, 또는 20000　mW/cm2, 또는 결정질 실리콘이 용융되기 시작하는 광 강도까지의 수준으로 제공되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  20. 선행항들 중 한 항에 있어서,
    누적 파워의 각각의 범위에 대해, 결정질 실리콘 디바이스의 가열은 디바이스의 적어도 하나의 영역을 적어도 100℃로 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  21. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 디바이스를 적어도 140℃로 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  22. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 디바이스를 적어도 180℃로 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  23. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 디바이스를 적어도 200℃로 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  24. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 디바이스를 적어도 400℃로 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  25. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열은 디바이스를 적어도 500℃, 또는 적어도 600℃, 또는 적어도 700℃, 또는 적어도 800℃, 또는 적어도 900℃, 또는 적어도 1000℃, 또는 적어도 1200℃, 또는 결정질 실리콘이 용융되기 시작하는 온도까지 가열하는 것을 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  26. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스의 가열 후에, 실리콘 결정질 디바이스 내에서 정공 쌍을 발생시키기에 충분한 에너지를 갖는 모든 입사 광자의 누적 파워가 적어도 20 mW/cm2이 되게 하는 적어도 하나의 광원으로 결정질 실리콘 디바이스의 적어도 일부를 광 조사하면서 동시에 결정질 실리콘 디바이스를 냉각하는 것이 실행되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  27. 선행항들 중 한 항에 있어서,
    가열 후 냉각 기간 중에 그리고 모든 후속 수소화 열 처리 중에 수소 원자가 이전에 결합되었던 결함의 재활성화를 최소화하기 위해, 냉각하는 동안 수소 전하 상태를 유지하도록 소수 캐리어 농도는 열과 빛을 이용하여 제어되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  28. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스에 적용된 광 조사의 광원은 LED 어레이인 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  29. 제1항 내지 제28항 중 한 항에 있어서,
    결정질 실리콘 디바이스에 적용된 광 조사의 광원은 하나 이상의 적외선 램프인 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  30. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스에 적용된 광 조사는 펄스 방식인 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  31. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스에 적용된 광 조사의 강도는 페르미 준위를 중간-갭 보다 0.1 내지 0.2 ev 큰 값으로 유지하도록 제어되는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  32. 선행항들 중 한 항에 있어서,
    결정질 실리콘 디바이스는 적어도 하나의 정류 접합을 구비한 광전 변환 소자를 포함하는 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  33. 선행항들 중 한 항에 있어서,
    상기 도핑된 결정질 실리콘 영역은 보론, 알루미늄 혹은 갈륨에서 선택된 p-형 (3가) 도펀트로 도핑된 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  34. 제1항 내지 제32항 중 한 항에 있어서,
    상기 도핑된 결정질 실리콘 영역은 보론으로 도핑된 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  35. 제1항 내지 제32항 중 한 항에 있어서,
    상기 도핑된 결정질 실리콘 영역은 인으로 도핑된 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  36. 제1항 내지 제32항 중 한 항에 있어서,
    상기 도핑된 결정질 실리콘 영역은 보론 및 인으로 도핑된 것을 특징으로 하는 결정질 디바이스의 처리 방법.
  37. 제1 도펀트로 도핑된 실리콘 영역을 포함하고 도펀트의 적어도 일부는 수소와 결합되는 것에 의해서 비활성화되며, 비활성화 후에 상기 도핑된 결정질 실리콘 영역은 비활성화 이전의 면적 저항률보다 적어도 25% 높은 면적 저항률을 나타내는, 반도체 디바이스.
  38. 제1 도펀트 극성의 제1 도펀트 및 이와 반대인 도펀트 극성의 제2 도펀트로 동시에 도핑된 결정질 실리콘 영역을 포함하고, 제1 극성의 도펀트의 상대 농도는 제2 극성의 도펀트의 농도보다 크며, 비활성화 후에 상기 도핑된 결정질 실리콘 영역이 제2 도펀트 극성의 순 도핑 극성을 갖도록 제1 극성의 도펀트의 적어도 일부는 수소와 결합하는 것에 의해서 비활성화되는, 반도체 디바이스.
  39. 제1 도펀트 극성의 제1 도펀트 및 이와 반대인 도펀트 극성의 제2 도펀트로 동시에 도핑된 결정질 실리콘 영역을 포함하고, 제1 극성의 도펀트의 상대 농도는 제2 극성의 도펀트의 농도와 동일하며, 비활성화 후에 상기 도핑된 결정질 실리콘 영역이 제2 도펀트 극성의 순 도핑 극성을 갖도록 제1 극성의 도펀트의 적어도 일부는 수소와 결합하는 것에 의해서 비활성화되는, 반도체 디바이스.
KR1020167004555A 2013-07-26 2014-07-24 실리콘에서의 고농도 도핑 KR102289901B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2013902773 2013-07-26
AU2013902773A AU2013902773A0 (en) 2013-07-26 High concentration doping in silicon
PCT/AU2014/050146 WO2015010167A1 (en) 2013-07-26 2014-07-24 High concentration doping in silicon

Publications (2)

Publication Number Publication Date
KR20160039635A true KR20160039635A (ko) 2016-04-11
KR102289901B1 KR102289901B1 (ko) 2021-08-18

Family

ID=52392516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004555A KR102289901B1 (ko) 2013-07-26 2014-07-24 실리콘에서의 고농도 도핑

Country Status (8)

Country Link
US (1) US9947821B2 (ko)
EP (1) EP3025367A4 (ko)
KR (1) KR102289901B1 (ko)
CN (1) CN105474364B (ko)
AU (1) AU2014295816B2 (ko)
SG (1) SG11201600282SA (ko)
TW (1) TWI625769B (ko)
WO (1) WO2015010167A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019536288A (ja) 2016-11-22 2019-12-12 ニューサウス イノベーションズ ピーティーワイ リミテッド Ｐｖデバイスにおける水素誘起再結合（ｈｉｒ）および表面不動態化低下を軽減する高度な水素不動態化
KR102637697B1 (ko) * 2018-05-02 2024-02-19 실리콘 퀀텀 컴퓨팅 피티와이 리미티드 반도체 표면에 도펀트 원자를 선택적으로 통합하는 방법
CN110323130A (zh) * 2019-07-12 2019-10-11 吉林大学 一种铬掺杂黑硅材料及其制备方法
CN112071929A (zh) * 2020-09-15 2020-12-11 新疆晶科能源有限公司 太阳能电池及磷、氢掺杂单晶硅的制备方法
CN115332393A (zh) * 2022-08-23 2022-11-11 三一集团有限公司 局域掺杂方法及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584028A (en) * 1984-09-24 1986-04-22 Rca Corporation Neutralization of acceptor levels in silicon by atomic hydrogen
WO2004107433A1 (en) * 2003-05-23 2004-12-09 Accent Optical Technologies, Inc. Apparatus and method for photo-thermal dopant activation in semiconductors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304509A (en) * 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
US7553772B1 (en) * 2005-01-31 2009-06-30 Lsi Corporation Process and apparatus for simultaneous light and radical surface treatment of integrated circuit structure
US8124502B2 (en) * 2008-10-23 2012-02-28 Applied Materials, Inc. Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
US9136126B2 (en) * 2009-02-11 2015-09-15 Newsouth Innovations Pty Limited Method of forming doped regions in a photovoltaic device
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
SG11201407270XA (en) 2012-05-21 2014-12-30 Newsouth Innovations Pty Ltd Advanced hydrogenation of silicon solar cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584028A (en) * 1984-09-24 1986-04-22 Rca Corporation Neutralization of acceptor levels in silicon by atomic hydrogen
WO2004107433A1 (en) * 2003-05-23 2004-12-09 Accent Optical Technologies, Inc. Apparatus and method for photo-thermal dopant activation in semiconductors

Also Published As

Publication number Publication date
EP3025367A1 (en) 2016-06-01
US9947821B2 (en) 2018-04-17
TW201519289A (zh) 2015-05-16
WO2015010167A1 (en) 2015-01-29
US20160225930A1 (en) 2016-08-04
CN105474364B (zh) 2018-11-16
KR102289901B1 (ko) 2021-08-18
EP3025367A4 (en) 2017-04-26
SG11201600282SA (en) 2016-02-26
AU2014295816B2 (en) 2018-09-13
CN105474364A (zh) 2016-04-06
TWI625769B (zh) 2018-06-01
AU2014295816A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
US9847443B2 (en) Advanced hydrogenation of silicon solar cells
US10505069B2 (en) Method for processing silicon material
KR102230171B1 (ko) 실리콘에서의 열처리
KR20160039635A (ko) 실리콘에서의 고농도 도핑
US11031520B2 (en) Advanced hydrogen passivation that mitigates hydrogen-induced recombination (HIR) and surface passivation deterioration in PV devices
US11588071B2 (en) Method for improving the performance of a heterojunction solar cell
KR20180000882A (ko) 인라인 퍼니스 장치
Gabilli et al. Self‐annealed ion implanted solar cells
KR101351340B1 (ko) 태양전지 제조방법
KR101189540B1 (ko) 레이저를 이용한 태양전지의 선택적 에미터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant